DE10313399A1 - Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung - Google Patents

Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung

Info

Publication number
DE10313399A1
DE10313399A1 DE10313399A DE10313399A DE10313399A1 DE 10313399 A1 DE10313399 A1 DE 10313399A1 DE 10313399 A DE10313399 A DE 10313399A DE 10313399 A DE10313399 A DE 10313399A DE 10313399 A1 DE10313399 A1 DE 10313399A1
Authority
DE
Germany
Prior art keywords
microvia
conductor
prepreg layer
copper foil
roller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10313399A
Other languages
English (en)
Inventor
Hans-Juergen Schaefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SCHAEFER, HANS-JUERGEN, DIPL.-ING., 47057 DUISBURG,
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE10313399A priority Critical patent/DE10313399A1/de
Publication of DE10313399A1 publication Critical patent/DE10313399A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/16—Drying; Softening; Cleaning
    • B32B38/164—Drying
    • B32B2038/168—Removing solvent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/08—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the cooling method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/20—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of continuous webs only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/08—Impregnating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0251—Non-conductive microfibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0293—Non-woven fibrous reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1509—Horizontally held PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Es wird ein Microvia Conductor Prepreg Layer zur Herstellung von HDI-Multilayern und optoelektronischen Schaltungselementen durch bevorzugte Verpressung von Einzellagen beschrieben, bei dem auf der Kupferfolie ein Glasfaservlies mit lösungsmittelhaltigem Epoxidharzlack beschichtet, das Lösungsmittel getrocknet und das Vlies dann bei Temperaturen von 100 bis 130 DEG C mit einer Schmelzviskosität von 20 bis 40 Pas einlaminiert wird. Für die gemeinsame Verpressung von Einzellagen wird dieser Microvia Conductor Prepreg Layer mit Folie beidseitig laminiert, mittels Laser gebohrt und galvanisch mit Kupfer oder im Siebdruck mit Leitpaste gefüllt, die Leiter laserstrukturiert und geätzt, der Microvia Conductor Prepreg Layer nach dem Trocknen in einem Pressvorgang mehrlagig beidseitig auf eine Multilayerkernschaltung verpresst. Zur Erzeugung eines optoelektronischen Schaltungselementes wird auf die Kupferfolienoberfläche ein thermisch härtbarer Trockenfilm auflaminiert, der mittels Laser strukturiert und die organischen optischen Leiter werdenchemisch-galvanisch verkupfert. Außerdem lassen sich ungehauste Silizium Chips durch Verpressen in Polymer einbetten.

Description

  • Unter Multilayern versteht man Mehrlagenschaltungen, die durch Verpressen von so genannten Innenlagenschaltungen mit Prepregs in Vakuum-Hochdrucketagenpressen verpresst werden. Die Kontaktierung der einzelnen Lagen findet erst zum Schluss statt, wenn alle gemeinsam mit Bohrungen versehen und mit galvanisch abgeschiedenem Kupfer kontaktiert werden.
  • In den letzten Jahren kommen immer mehr HDI Multilayer oder SBU-Multilayer zum Einsatz. HDI bedeutet High Density Interconnections und SBU bedeutet Sequential Build Up Es werden also Multilayer mit hoher Schaltungsdichte benötigt, die sequentiell durch Aufbringen von jeweils zwei Außenschichten hergestellt werden.
  • Zur Herstellung derartiger Schichten hat sich insbesondere eine mit Dielektrikum beschichtete Kupferfolie durchgesetzt. Für diese beschichtete Kupferfolie und entsprechende Verfahren sind folgende Patente angemeldet bzw. erteilt worden:
    MULTIPLE LAYER PRINTED CIRCUIT BOARDS AND METHOD OF MANUFACTURE US 5,362,534 vom 08.11.1994
    PROCESS FOR PRODUCING MULTILAYER PRINTED CIRCUIT BOARD US 5,806,177 vom 15.09.1998
    INSULATING RESIN COMPOSITION FOR BUILD-UP BY COPPER FOIL LAMINATION AND METHOD FOR PRODUCTION OF MULTILAYER PRINTED CIRCUIT BOARD USING THE COMPOSITION US 5,837,155 vom 17.11.1998.
    Sowie die PCT/EP 99 /01936 mit dem Titel: METHOD AND APPARATUS FOR TWOLAYER COATING OF COPPER FOILS WITH MELTABLE COATING.
  • Es werden also zwei Verfahren beschrieben, bei denen zuerst die Kernschaltung beschichtet und die Leiter eingeebnet werden und anschließend eine beschichtete Kupferfolie auflaminiert wird. Bei zwei weiteren Verfahren wird die Kupferfolie mit zwei Dielektrikaschichten beschichtet.
  • Während die beschichtete Kupferfolie in den Patenten US 5,806,177 und US 5,837,155 mit einem Rollenlaminator auflaminiert wird, wird die zweischichtig beschichtete Kupferfolie gemäß US 5362,534 und PCT/EP 99/01936 in Mehretagenpressen aufgepresst. Im Gegensatz zu den bisherigen Multilayern, wird beim HDI-Multilayer ein bereits gebohrtes Kernlaminat verpresst. Das heißt, es muss vor dem Verfüllen der Bohrungen mit geschmolzenem Dielektrikum die Luft entfernt werden. Dies gelingt mit der derzeitigen beschichteten Kupferfolie nur sehr unvollkommen. Die Bohrungen sind bereits verkupfert, sodass sie um ca. 20 µm über dem Laminat erhaben sind. Der Druck des Pressgeleges (Laminate und Pressbleche) führt dazu, dass die Bohrungen von dem Dielektrikum auf der Kupferfolie abgedeckt werden und dass trotz hohem Vakuum eine Luftfreiheit der Bohrungen nicht hergestellt werden kann. Lufteinschlüsse können die Funktionssicherheit des HDI-Multilayers erheblich beeinflussen. Es kann sich hier insbesondere Feuchtigkeit einlagern, die beim Lötprozess zur Delaminierung der Schaltung und zum Totalausfall führt. Dies insbesondere, wenn beim Blei freiem Löten mit höheren Temperaturen gearbeitet werden muss. Zur Zeit behilft man sich mit dem Tempern der fertigen Multilayer. Außerdem kann es beim Verfüllen der vergrabenen Bohrungen zur Reduktion der Dielektrikumschicht über den Leitern kommen. Die Bohrungen können auch Einfallstellen aufweisen. Darüber hinaus wird bei mehrschichtigem Aufbau mit Unverstärkten Dielektrikum die Dimensionsstabilität insbesondere bei Temperaturbeaufschlagung negativ beeinflusst. Um insbesondere die Dimensionsstabilität zu verbessern wurden Prepregs aus Epoxidharz beschichteten Glasgewebe eingesetzt. Diese ließen sich jedoch wesentlich schlechter mittels Laser bohren. Zur Verbessehrung der Dimensionsstabilität werden auch Vliese aus Aramidfasern eingesetzt. Diese lassen sich wie das Epoxidharzdielektrikum mittels Laser bohren. Das Problem bei Vliesen ist das Saugvermögen, welches bis zum fünf- fachen des Vliesgewichtes erreichen kann. Daher werden Vliese auch besonders in der Oberflächenveredlung eingesetzt. Bei der Verwendung als verpressfähiges Prepreg muss der zu erzielende Lackauftrag von ca. 100 Gew.-% bezogen auf das Trägermaterial durch starkt verdünnte Lacklösungen erzielt werden. Ein mechanisches Abquetschen mittels Walzen ist wegen der mangelnden Festigkeit nur sehr schwer möglich. Der Lack imprägniert die Oberfläche der Einzelfasern, was zu einem volumigen Vliesprepreg führt, welches ein hohes Luftvolumen einschließt. Dieses hochvolumige Vliesprepreg führt beim Verpressen zur Reduzierung der Kupferhaftung durch Lackmangel auf der Oberfläche. Die Feuchtigkeit und die Luft kann nur unter Vakuumanwendung wieder herausgeholt werden. Die mangelhafte Kupferhaftung und die Lufteinschlüsse könnent zum Ausfall der Schaltung führen.
  • Die Probleme der sequentiellen Herstellung sind darüber hinaus in der Mehrfachverpressung und in der Mehrfachgalvanisierung sowie in der Lasergeschwindigkeit und in der Ausbeute zu suchen. Ist die letzte Microvia Bohrlage fehlerhaft, so muss der ganze HDI-Multilayer verworfen werden. Dies veranlasst die Leiterplattenhersteller nach Möglichkeiten der Einzelherstellung der Microvia Bohrlagen zu suchen.
  • In der Fachzeitschrift Produktion von Leiterplatten und Systemen Nr. 8/02 des Eugen G. Leuze Verlags werden auf den Seiten 1316 und 1317 Verfahren zur Einzellagenverpressung beschrieben. Das Verfahren mit der Bezeichnung "SSP Single Step Process" von der Fa. Ibeden beschreibt ein Verfahren, welches von einem dünnen einseitig mit Kupferfolie kaschiertem Epoxidglaslaminat ausgeht. Es werden nach der Lamination mit dem Dryflim zunächst von der Epoxidglaslaminatseite die Vias mittels Laser gebohrt und anschließen galvanisch mit Kupfer vollständig gefüllt und mit Nickel abgedeckt. Anschließend wird das Leiterbild belichtet und geätzt. Die Laminatseite muss nunmehr mit einem Kleber versehen werden und kann dann mit den anderen in gleicher Weise hergestellten Microvia Bohrlagen in einer Vakuumpresse zu einem HDI-Multilayer verpresst werden. Die Nachteile dieses Herstellungsverfahrens liegen in der aufwendigeren Bohrbarkehit des Laminates mittels Laser, hervorgerufen durch die Verwendung von Glasgewebe, in der Einbettung der Leiter in eine Klebschicht, die auch die Kupferkontakte der Vias überdeckt, sowie in der unverstärkten Klebschicht, welche die Dimensionsstabilität in x, y, z Richtung negativ beeinflusst. Das Verfüllen von vergrabenen Bohrungen einer Multilayer-Kernleiterplatte ist nicht möglich.
  • Das zweite Verfahren mit der Bezeichnung "PALAP Patterned Prepreg Lay Up Process" der Firma Denso beschreibt ein Verfahren zur Einzellagenverpressung, welches von einer mit einem Thermoplast beschichteten Kupferfolie ausgeht Auf dieser beschichteten Kupferfolie wird nach dem Laminieren mit Photo-Dryfilm ein Leiterbild erzeugt und geätzt.
  • Anschließend werden in den Thermoplast die Vias mittels Laser erzeugt. Diese Vias werden nun mit einer Kupferleitpaste gefüllt. Anschließend wird der Photo Dryfilm gestrippt und die Microvia Bohrlagen können in einem Pressvorgang mit einer Vakuum Multilayerpresse zu einem HDI-Multilayer verpresst werden. Dieses Herstellungsverfahren hat insbesondere die Problematik, dass die HDI-Multilayer über keinerlei Verstärkung verfügen und somit in hohem Maße insbesondere bei vielen Schichten hohe Dimensionsveränderungen in y, y, z Richtung aufweisen. Außerdem ist eine gleichmäßige Dielektrikumdicke über den Leitern nicht gewährleistet. Ein Verfüllen von vergrabenen Bohrungen in Multilayer-Kernschaltungen ist ebenfalls nicht möglich.
  • Eine weitere Problematik besteht darin, dass in Zukunft optische Leiter verfügbar gemacht werden müssen, was zu Electrical/Optical Hybridschaltungen führt. Hier ist insbesondere eine enge Verbindung mit den elektrischen und den optischen Leitern erforderlich. Ein weiteres Problem stellt die Forderung "Chip in Polymer" dar. Nachdem es mit dem Multilayer gelungen ist, die Leiter auf mehrere Ebenen zu verteilen, ist es nunmehr das Ziel, auch Intergrierte Schaltungen (Chips) in das Innere einer Multilayerschaltung zu verlegen. Dies lässt sich nicht durch Lackbeschichtung oder durch Verpressung mit Glasgewebeprepregs lösen. Daher wurde hierfür auch ein Forschungsprogramm aufgelegt.
  • Die Lösung all dieser Probleme erfolgt durch den erfindungsgemäßen Microvia Conductor Prepreg Layer gemäß dem Patentanspruch 1), ein Verfahren zur Herstellung von HDI- Multilayern durch gemeinsame Verpressung von Einzellagen 6), ein Verfahren zur Herstellung von Optoelectronischen Schaltungselementen 11), ein Verfahren zur Herstellung von in Polymer eingebetteten Chips 12) sowie durch ein Verfahren zur Herstellung der Microvia Conductor Prepreg-Layer gemäß Patentanspruch 13) und eine Vorrichtung gemäß Patentanspruch 17) Besonders bevorzugte Varianten des Microvia Conductor Prepreg Layers, der Verfahren und der Vorrichtung sind jeweils Gegenstand der entsprechenden abhängigen Patentansprüche.
  • Es wird ein Microvia Conductor Prepreg Layer zur Herstellung von HDI-Multilayern und optoelektronischen Verbindungen durch bevorzugte Verpressung von Einzellagen sowie ein Verfahren und eine Vorrichtung zu deren Herstellung beschrieben.
  • Der Microvia Conductor Prepreg Layer besteht aus einer Kupferfolie, auf deren getreateter Seite ein mit Epoxidharz beschichtetes Glasvlies und auf der glatten Seite zur Erzielung einer optolektronischen Verbindung ein thermisch härtbarter mittels Laser- oder UV-Strahlung strukturierbarer Trockenfim auflaminiert ist.
  • Die elektrolytisch abgeschiedene Kupferfolie (1) wird einer Beschichtungseinheit (2) zugeführt, die aus einer Walzenbeschichtungsanlage (3) und einer Laminieranlage (4) besteht. Die Walzenbeschichtungsanlage (3) verfügt über eine verchromten Dosierwalze (5) und eine gummierten Auftragswalze (6) sowie über eine verchromte Führungswalze (7). Die Laminieranlage verfügt über eine gummierte Andruckwalze (8) und eine verchromte Laminierwalze (9). Zwischen diesen beiden Anlagen ist ein Trockner (10) angeordnet. Die Kupferfolie (1) wird über eine Transportband (11) durch den Trockner (10) geführt. Auf diese Kupferfolie (1) wird vor der Beschichtung Glasvlies (12) mit einer Andruckwalze (8) auf die mit einem Transportband (11) umfasste verchromten Führungswalze (7) aufgelegt und dann gemeinsam mit lösungsmittelhaltigem Dielektrikum (13) mittels einer Walzenbeschichtungsanlage (3) beschichtet, die über eine mit einer glatten Gummierung ausgestatteten Auftragswalze (6) verfügt, die eine Härte von 50 bis 70 shore A aufweist. Das Dielektrikum weist hierbei eine bevorzugte Viskosität von 200 bis 2000 m Pa.s auf und wird im Walzenspalt ohne Andruck aufgetragen. Die beschichtete Kupferfolie wird mit dem Transportband (11) in einem Trockner (10) geführt, der mit Infrarotstrahlern und Umluft betrieben wird. Hierbei wird die Viskosität des Dielektrikums stark herabgesetzt, sodass es zu einer optimalen Beschichtung der Kupferfolienoberfläche und des Vlieses kommt. Die eigentliche Laminierung des Dielektrikums (13) in das Vlies (12)erfolgt im geschmolzenen Zustand. Diese Laminierstation (4) verfügt über eine gummierte Andruckwalze (8) mit einer Härte von 20 bis 40 Shore A. Die Laminierung erfolgt nach dem Trockner bei Temperaturen von 100 bis 170°C und einer Schmelzviskosität von 5 bis 30 Pa.s mittels einer Trennfolie (14), die von oberhalb der Laminieranlage (4) zugeführt wird. Von der Unterseite kann über eine verchromte Laminierwalze (9) eine Folie (14)oder ein mittels Laser oder Strahlung strukturierbarer Trockenfilm (15) zur Erzeugung von optoelektronischen Schaltungselementen auflaminiert werden. Anschließen wird in einem Kühler (16) auf Raumtemperatur abgekühlt und mit einer Schneideinheit (17) der Microvia Conductor Prepreg Layer (18) auf Format geschnitten.
    • Beispiel 1 Herstellung eines Microvia-Conductor Prepreg Layers gemäß Patentanspruch 1 Walzenbeschichtungsanlage (3) Fig. 1
  • Kupferfolie: 18 µm Fa. Gould
    Gummierung: Rauhigkeit 10 µm Härte 50 Shore A
    Dosierwalze (5): verchromt mit Unterwanne,
    Dosierspalt: 140 µm
    Epoxidharzlack: Fa. Duroplast-Chemie Rezeptur: A 143 Gew. Tl. EPOSID VP (868) 70 Gew.-%
    37 Gew. Tl. EPODUR DICY 10 Gew.-%. in Methylglykol
    0,7 Gew. Tl. EPODUR EMI 50 PM
    Gelierzeit 170°C: 200 sec. Viskosität: 300 m Pa.s
    Lackauftrag Trockengewicht: 60 g pro qm
    Lackschichtdicke: 50 µm
  • Vlies (12) 20 g/qm Glasvlies Typ FF Sheet Fa. Nitto Boseki Co. Ltd. Japan Laminieranlage (4) Fig. 2 Trennfolie (14): TEDLAR 30 µm Dupont
    Andruckwalze (8): Gummierung 30 Shore A glatte Oberfläche Rauhigkeit 10 µm
    Umlufttrockner (10): 130°C Länge 10 m
    Geschwindigkeit: 10 m pro min Microvia Conductor Prepreg-Layer Prepregdicke: 60 µm
    Harzgehalt: 75%, Restgelierzeit bei 170°C: 200 sec TG. 40°C
    • Beispiel 2 Herstellung eines HDI-Multilayers durch gemeinsame Verpressung von Einzellagen nach Patentanspruch 6) von Microvia Conductor Prepreg Layer (18) nach Anspruch 1 in einer Vakuum-Multilayerpresse
  • Fig. 3
    Microvia Conductor Prepreg Layer (18)
    18 µm Kupferkaschierung, 60 µm Prepregdicke, Gesamtdicke 80 µm.
  • Fig. 4
    Der Microvia Conductor Prepreg Layer (18) wird mit Folien (14) kaschiert.
  • Fig. 5
    In den einseitig mit 18 µm Cu kaschierten MICOP-Layer (18)werden von der Laminatseite mittels Kohlendioxidlaser Bohrungen (19) eingebracht, die die Kupferfolie (1) nicht durchbrechen.
  • Fig. 6
    Die beidseitig aufliegenden Folien (14) werden an den Rändern miteinander verschweißt. Die Microvia Bohrungen (19) werden dann mit mittels des Novigant Prozesses von Atotech galvanisch verkupfert oder mittels Siebdruck mit Kupfer- oder Silberleitpaste gefüllt (20), wobei die durch die Laserbohrung gehärteten Bohrlochwandungen das Eindringen von Galvanoflüssigkeit verhindern Nach dem Abziehen der Folie werden die Leiter (21) mittels UV Laser strukturiert., und das verbliebene Restkupfer sowie die überstehende Leitpaste bzw. galvanisch Kupfer an der Laminatseite weggeätzt. Die Einzellagen werden nun gespült und getrocknet.
  • Die Microvia Conductor Prpreg Layer (18) werden dann beidseitigt auf eine Kernschaltung (22) aufgelegt und in einer Vakuum Multilayerpresse in einem Pressgang verpresst, wobei die vergrabenen Bohrungen (23) vollständig mit Dielektrikum gefüllt werden.
    • Auswertung
  • Der aus den erfindungsgemäßen Microvia Conductor Prepreg Layern hergestellte HDI-Multilayer verfügt über gefüllte vergrabene Bohrungen, eine hohe Dimensionsstabilität in x, y und z Richtung und hat aufgrund der Kontrolle der Einzellagen vor dem Verpressen eine hohe Ausbeute.
    • Beispiel 3 Herstellung eines optoelektronischen Schaltungselementes gemäß Patentanspruch (11)
  • Fig. 7
    Nach dem Verpressen der Microvia Conductor Prepreg Layer (18) auf eine Kernschaltung (22) wird auf der Kupfefolienseiterseite ein thermisch härtbarer Trockenfilm (15) auflaminiert.
  • Fig. 8
    Der Trockenfilm (15) wird mittels Kohlendioxidlaser strukturiert und mit einer 0,5 µm dicken chemischen abgeschiedenen Kupferschicht (24) verkupfert.
  • Fig. 9
    Anschließend werden die freien Kupferstege (25) mittels UV Laser entfernt.
  • Fig. 10
    Die durch die Laserstrukturierung entstandenen Lichtwellenleiter (26) werden nun galvanisch verkupfert. Sie sind somit von allen Seiten umschlossen und können als optoelektronisches Schaltungselement zusammen mit kupferkaschierten Microvia Conductor Prepreg Layer verpresst werden.
    • Beispiel 4 Herstellung eines Schaltungselementes mit in Polymer eingebetteten integrierten Schaltungen (Chip in Polymer) gemäß Patentanspruch (12)
  • Beschichtung eines Microvia Conductor Prepreglayers gemäß Beispiel 1. Rezeptur A Walzenspalt: 280 µm
    Lackauftrag trocken: 120 g pro qm
    Lackschichtdicke: 100 µm
    Glasvlies: FF sheet 40 g pro qm. Fa. NITTO BOSEKI Japan
    Prepregdicke: 120 µm
    Beschichtungsgeschewindigkeit: 5 m pro min.
    Trockentemperatur: 120°C
    Harzgehalt: 75%, Restgelierzeit bei 170°C: 200 sec TG. 40°C
    • Einbetten der integrierten Schaltungen (Chip) in Polymer
  • Fig. 11
    Auflegen eines Microvia Conductor Prepreg-Layers (18) auf eine mit ungehausten integrierten Silizium Schaltungen (Chips) (27) belegten Kernschaltung (22).
  • Fig. 12
    Verlegen des Microvia Conductor Prepreg-Layers und die bestückte Kernschaltung zwischen zwei Edelstahlpressbleche (28) in einer Vakuum Multilayerpresse (29), evakuieren und auf Kontaktdruck zusammenfahren.
  • Verpressen und Einkapseln der ungehausten integrierten Siliziumschaltungen (Chips) bei 100°C und bei 2 bar Druck. Endaushärtung bei 20 bar Druck und 160°C 60 min.

Claims (17)

1. Microvia Conductor Prepreg Layer zur Herstellung von HDI-Multilayern und optelektronischen Schaltungselementen insbesondere durch bevorzugte Verpressung von Einzellagen, dadurch gekennzeichnet, dass eine bevorzugt 5 bis 35 µm dicke Kupferfolie (1) mit einem bevorzugt 20 bis 200 µm dickem mit Epoxidharzdielektrikum (13) beschichtetem Glasvlies (12) laminiert ist.
2. Microvia-Conductor Prepreg Layer nach Anspruch 1, dadurch gekennzeichnet, dass er einen Erweichungsbereich von bevorzugt TG 20°C bis TG 80°C aufweist. und über ein Zusammendrückbarkeit bei 100°C und 2 bar bei einer Fläche von 50 × 50 mm von 50 bis 70% der Dicke verfügt.
3. Microvia Conductor Prepreg Layer nach Anspruch 1, insbesondere dadurch gekennzeichnet, dass er einen bevorzugten Glasanteil von 20 bis 50 Gew.-% aufweist, wobei bevorzugt ein Glasvlies mit Filamenten von 5 bis 20 µm und einem Gewicht von 20 bis 60 g pro qm verwendet wird.
4. Microvia Conductor Prepreg Layer nach Anspruch 1, dadurch gekennzeichnet, dass er bei 100 bis 130°C über eine Schmelzviskosität von 10 bis 30 Pa.s verfügt.
5. Microvia Conductor Prepreg Layer nach Anspruch 1, dadurch gekennzeichnet, dass die Laserbohrgeschwindigkeit bevorzugt der doppelten Geschwindigkeit verglichen mit der bei Glasgewebearmierung üblichen Geschwindigkeit entspricht.
6. Microvia Conductor Prepreg Layer nach Anspruch 1 zur Herstellung von HDI Multilayern durch gemeinsame Verpressung von Einzellagen, dadurch gekennzeichnet, dass die Microvia-Bohrungen (19)mittels Kohlendioxid-Laser von der Prepregseite eingebracht werden können.
7. Microvia Conductor Prepreg Layer nach den Ansprüchen 1 und 6 zur Herstellung von HDI Multilayern im Einzelpressverfahren, dadurch gekennzeichnet, dass die Microvia Borungen (24) die Kupferfolie (1) nicht durchbrechen und vollständig mit galvanisch abgeschiedenem Kupfer gefüllt werden können.
8. Microvia Conductor Prepreg Layer nach den Ansprüchen 1 und 6 zur Herstellung von HDI Multilayern durch gemeinsame Verpressung von Einzellagen, dadurch gekennzeichnet, dass die Kontaktierung mit der Kupferfolie über Leitpasten (20) erfolgen kann, die in die Micovia-Bohrungen (19) einfüllbar sind.
9. Microvia Conductor Prepreg Layer nach den Ansprüchen 1 und 6 zur Herstellung von HDI Multilayern durch gemeinsame Verpressung von Einzellagen, dadurch gekennzeichnet, dass er nach der Strukturierung der Leiter (26) und der Kontaktierungspunkte in einem Pressvorgang in mehreren Schichten auf mit Kontaktierungsbohrungen versehene Mulilayerkernschaltungen (27) derart verpresst wird, dass die vergrabenen Bohrungen (28 der Kernschaltung (27) mit Epoxidharzdielektrikum (12) gefüllt werden.
10. Microvia Conductor Prepreg Layer nach den Ansprüchen 1 und 6 insbesondere zur Herstellung von HDI Multilayern durch gemeinsame Verpressung von Einzellagen, dadurch gekennzeichnet, dass der Microvia Conductor Prepreg Layer beidseitig mit Thermoplastfolien unter Vakuum laminiert, an den Rändern thermisch verschweißt, mittels Laser gebohrt, die Bohrungen galvanisch mit Kupfer oder mittels Leitpaste gefüllt, die Thermoplastfolie abgezogen, die Leiter mittels Laser strukturiert und geätzt, und die so erzeugten Microvia Conductor Prepreg Layer auf Multilayerkernschaltungen (27) in einem Pressvorgang aufgepresst werden.
11. Microvia Conductor Prepreg Layer nach Anspruch 1 zur Herstellung eines Optoelektronischen Schaltungselementes, dadurch gekennzeichnet, dass auf der Kupferfolienoberfläche (1) eine Folie auflaminiert wird, die bevorzugt mit einem mittels Laser strukturierbarem Lack beschichtet ist (22).
12. Microvia Conductor Prepreg Layer nach Anspruch 1 insbesondere zur Herstellung von eingebetteten integrierten Schaltungen (Chips), dadurch gekennzeichnet, dass er nach dem Verpressen auf eine mit Siliziumchips (27) bestückte Multilayer Kernschaltungen (22) eine konstante Dielektrikumsdicke über den Chips und eine Zusammendrückbarkeit von mehr als 50% der Oberfläche um mehr als 50% der Dicke gewährleistet
13. Verfahren zur Herstellung von Microvia Conductor Prepreg Layer nach Anspruch 1, dadurch gekennzeichnet, dass lösungsmittelhaltiges Epoxidharzdielektrikum (13) mittels einer Walzenbeschichtungsanlage (3) bei Raumtemperatur auf eine mit einem Glasvlies belegten Kupferfolie (1) aufgetragen, mittels eines Transportbandes (11)durch einen Trockner (10) transportiert und nach der Trocknung und Lösungsmittelentfernung mittels einer Laminieranlage (4) und einer Folie (14) heiß derart laminiert wird, dass die eingeschlossene Luft herausgedrückt wird.
14. Verfahren zur Herstellung von Microvia Conductor Prepreg Layern nach Anspruch 13, dadurch gekennzeichnet, dass die Gummierung der Andruckwalze (8) der Laminieranlage (4) eine bevorzugte Härte von 20 bis 40 Shore A aufweist.
15. Verfahren zur Herstellung eines Micovia-Conductor Prepreg Layers als optoelektronisches Schaltungselement gemäß den Ansprüchen 1 und 11, dadurch gekennzeichnet, dass der auf die Kupferoberfläche auflaminierte thermisch härtbare Trockenfilm(15) nach der Laserstrukturierung des Lackes und des Kupfers mittels UV Laser, chemisch-galvanisch verkupfert und über Microvias (19) mit den Kupferleitern (21)eines auflaminierten kupferkaschierten Micovia-Conductor Prepreg Layers (18) verbunden wird.
16. Verfahren zur Herstellung eines Microvia-Conductor Prepreg Layers zum Einbetten von auf Kernschaltungen aufgebrachten ungehausten Siliziumchips nach den Ansprüchen 1 und 12, insbesondere dadurch gekennzeichnet, dass der Microvia Conductor Prepreg Layer (18) auf die bestückte Kernschaltung (22) aufgelegt, zwischen Pressblechen (28) in einer Multilayer Vakuumpresse (29) auf Kontaktdruck zusammengepresst wird, nach der Evakuierung die Chips (27) bei einer Temperatur von 80 bis 130°C und einem Druck von 1,5 bis 5 bar eingebettet und bei 150 bis 170°C in 0,5 bis 1 Stunde ausgehärtet werden.
17. Vorrichtung zur Herstellung von Microvia-Conductor Prepreg Layern nach den Ansprüchen 1 und 13, dadurch gekennzeichnet, dass eine Walzenbeschichtungsanlagen (2) bestehend aus einer Beschichtungseinheit (3) und einer nachgeordneten Laminiereinheit (4) verwendet wird, dass die Führungswalzen (7) mit einem Band (11) umhüllt sind, das den Transport in den Trockner (10) übernimmt, der zwischen beiden Anlagen angeordnet ist, und dass die zu beschichtenden Materialien wie Kupferfolie (1) und Vlies (12) mit einer Andruckwalze (8) hierauf aufgebracht werden, die Beschichtungswalze mit einer glatten Gummierung (6) versehen ist, die Laminiereinheit (4) für das Laminieren mittels Trennfolie (14) aus einer gummierten Andruckwalze (8) und einer verchromten Laminierwalze (9) besteht, und dass nach der Laminiereinheit (4) ein Luftkühler (16) angeordnet ist.
DE10313399A 2002-05-27 2003-03-25 Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung Withdrawn DE10313399A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10313399A DE10313399A1 (de) 2002-05-27 2003-03-25 Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10223575 2002-05-27
DE10232456 2002-07-17
DE10239653 2002-08-26
DE10304214 2003-02-03
DE10313399A DE10313399A1 (de) 2002-05-27 2003-03-25 Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE10313399A1 true DE10313399A1 (de) 2003-12-11

Family

ID=29554293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10313399A Withdrawn DE10313399A1 (de) 2002-05-27 2003-03-25 Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE10313399A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103398553A (zh) * 2013-07-23 2013-11-20 西安大天新材料有限公司 树脂制造工艺中的干燥方法
CN105128058A (zh) * 2015-09-30 2015-12-09 杭州育福龙医疗器械有限公司 全自动滚刀式涂布切片机
WO2017142765A1 (en) * 2016-02-16 2017-08-24 Microsoft Technology Licensing, Llc Laser diode chip on printed circuit board
CN108672949A (zh) * 2018-05-31 2018-10-19 安徽扬子职业技术学院 一种用于汽车板材的压延和定向裁剪一体式设备
CN108724689A (zh) * 2018-05-10 2018-11-02 深圳市志凌伟业技术股份有限公司 一种大尺寸贴合机
US10234545B2 (en) 2010-12-01 2019-03-19 Microsoft Technology Licensing, Llc Light source module
US10399295B2 (en) 2009-05-01 2019-09-03 3M Innovative Properties Company Passive electrical article
CN112638055A (zh) * 2020-12-19 2021-04-09 合肥高地创意科技有限公司 一种柔性线路板零部件加工用覆膜装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10399295B2 (en) 2009-05-01 2019-09-03 3M Innovative Properties Company Passive electrical article
US10234545B2 (en) 2010-12-01 2019-03-19 Microsoft Technology Licensing, Llc Light source module
CN103398553A (zh) * 2013-07-23 2013-11-20 西安大天新材料有限公司 树脂制造工艺中的干燥方法
CN103398553B (zh) * 2013-07-23 2015-05-13 西安大天新材料有限公司 树脂制造工艺中的干燥方法
CN105128058A (zh) * 2015-09-30 2015-12-09 杭州育福龙医疗器械有限公司 全自动滚刀式涂布切片机
WO2017142765A1 (en) * 2016-02-16 2017-08-24 Microsoft Technology Licensing, Llc Laser diode chip on printed circuit board
CN108432354A (zh) * 2016-02-16 2018-08-21 微软技术许可有限责任公司 印刷电路板上的激光二极管芯片
US10257932B2 (en) 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
CN108724689A (zh) * 2018-05-10 2018-11-02 深圳市志凌伟业技术股份有限公司 一种大尺寸贴合机
CN108724689B (zh) * 2018-05-10 2020-01-17 深圳市志凌伟业技术股份有限公司 一种大尺寸贴合机
CN108672949A (zh) * 2018-05-31 2018-10-19 安徽扬子职业技术学院 一种用于汽车板材的压延和定向裁剪一体式设备
CN112638055A (zh) * 2020-12-19 2021-04-09 合肥高地创意科技有限公司 一种柔性线路板零部件加工用覆膜装置

Similar Documents

Publication Publication Date Title
DE69931212T2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE4003344C1 (de)
US6459046B1 (en) Printed circuit board and method for producing the same
US7955454B2 (en) Method for forming wiring on insulating resin layer
DE4006063C2 (de) Verfahren zur Herstellung einer Leiterplatte
DE69938322T2 (de) Mit Harz beschichtete Verbundfolie, ihre Herstellung und Verwendung
DE69933225T2 (de) Leiterplattensubstrat mit hoher dichte und herstellungsmethode
DE19681758B4 (de) Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
DE60307360T2 (de) Verwendung einer Trennfolie
AT513047B1 (de) Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
JP2006303489A (ja) 連続方式で回路基板を製造する方法および装置
EP0440929A2 (de) Verfahren zur Herstellung einer starre und flexible Bereiche aufweisenden Leiterplatte
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
JP5333623B2 (ja) 認識マーク
DE60110200T2 (de) Verfahren zur Herstellung von Prepregs
DE10313399A1 (de) Micorvia Conductor Prepreg-Layer zur Herstellung von HDI-Multilayern durch gemeinsame Verpressung von Einzellagen, von optoelektronischen und Chip in Polymer Schaltungselementen sowie Verfahren und Vorrichtung zu deren Herstellung
DE4012100A1 (de) Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
TWI292290B (de)
KR100737057B1 (ko) 회로 기판의 제조 방법
CN111800943A (zh) 线路板及其制作方法
JPH06342977A (ja) 印刷配線板の製造方法
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
TWI303959B (en) Manufacturing method of substrate, release sheet, manufacturing method of substrate, and manufacturing method using the same
DE102017217327B4 (de) Röntgendetektor aufweisend ein Trägerelement mit Schutzelement entlang der Seitenflächen
JP2009239141A (ja) 絶縁シートの穿孔方法および配線基板の製造方法

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SCHAEFER, HANS-JUERGEN, DIPL.-ING., 47057 DUISBURG,

8139 Disposal/non-payment of the annual fee