DE10296986B4

DE10296986B4 - Verfahren und Vorrichtung zum Programmieren eines BIOS

Info

Publication number: DE10296986B4
Application number: DE10296986T
Authority: DE
Inventors: Matthew San Luis Obispo Harding; Peter San Luis Obispo Hawkins
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2001-06-29
Filing date: 2002-06-21
Publication date: 2009-01-08
Anticipated expiration: 2022-06-22
Also published as: HK1059324A1; TWI233057B; GB2392529B; GB2392529A; CN100432948C; DE10296986T5; US6651188B2; GB0327176D0; CN1514970A; WO2003003212A2; WO2003003212A3; US20030005277A1

Abstract

Verfahren zum Programmieren eines BIOS, gekennzeichnet durch die folgenden Schritte:
Anschließen eines Programmiermoduls (441) mit einem Nurlesespeicher an einer Leiterplatte, die einen Speicherbaustein (112) enthält;
Booten eines Computersystems durch Lesen von Inhalt aus dem Programmiermodul (441);
Kopieren eines Reserve-BIOS-Programms (113) vom Programmiermodul (441) in den Speicherbaustein (112);
Kopieren eines primären BIOS (113) in den Speicherbaustein (112);
Entfernen des Programmiermoduls (441) von der Leiterplatte; und
anschließendes Booten des Computersystems von dem Speicherbaustein (112);
Validieren des primären BIOS (113), wobei die höchstwertigen Adreßbits zur Steuerlogik (111) geroutet werden, zum automatischen Auswählen einer ersten Boot-Sequenz im primären BIOS (113) zur Ausführung, wenn das primäre BIOS (113) Validiert wird, und zum automatischen Auswählen einer zweiten Boot-Sequenz in dem Reserve-BIOS (114) zur Ausführung, wenn das primäre BIOS (113) nicht validiert wird, wobei das Reserve-BIOS (113) vor unbeabsichtiger Verfälschung geschützt ist, indem erforderlich ist, dass das Programmiermodul an der...

Description

HINTERGRUND DER ERFINDUNG
1. Technisches Gebiet
Die Erfindung betrifft allgemein Computer und insbesondere die Programmierung eines BIOS.
2. Allgemeiner Stand der Technik
Computer werden gewöhnlich durch Ausführen eines Eingabe-/Ausgabe-Grundsystems (BIOS – Basic Input/Output System) initialisiert. Das BIOS ist nichtflüchtiger Code, der bestimmt, was der Computer ohne Zugreifen auf Programme von einem Datenträger unternehmen kann. Auf PCs (Personal Computers) enthält das BIOS allen Code, der zur Durchführung eines Selbsttests und zur Steuerung der Tastatur, des Anzeigeschirms, von Plattenlaufwerken, der seriellen Kommunikation und einer Anzahl verschiedener Funktionen erforderlich ist. Das BIOS lädt dann das Betriebssystem von der Platte. Ursprünglich wurde das BIOS in einem Nurlesespeicher (ROM) plaziert und konnte nicht modifiziert werden, ohne den ROM physisch auszuwechseln. Mit zunehmender Komplexität der von dem BIOS durchgeführten Funktionen und leichterer Umkonfiguration von Computer nach der Herstellung wurde das BIOS auf beschreibbaren programmierbaren ROMs, wie z. B. Flash-Speicher, plaziert.
Da das BIOS nun am Einsatzort umgeschrieben werden kann, nachdem der Computer funktionsfähig wird, und ein Computer nicht ohne ein gültiges BIOS gebootet werden kann, entstehen dadurch Zuverlässigkeits- und Sicherheitsfragen. Ein Computer kann gesperrt werden, wenn das BIOS durch inkorrektes Umschreiben verfälscht wird, wie z. B. durch Benutzerfehler, Stromversorgungs unterbrechung oder Softwarefehlfunktion. Um dabei zu helfen, einen unbehebbaren Zustand zu verhindern, enthalten viele Systeme eine Reservekopie des System-BIOS, auf die man sich verlassen kann, wenn das primäre BIOS fehlerhaft ist. Die erfordern jedoch im allgemeinen einen physischen Eingriff durch den Benutzer, um das Reserve-BIOS zu aktivieren. Zum Beispiel kann das Reserve-BIOS durch einen mechanischen Schalter oder eine Brücke auf dem Motherboard freigegeben werden. Systeme, die eine bestimmte Art von automatischer Behebung aufweisen, erfordern immer noch die physische Anwesenheit und den Eingriff eines Bedieners, um z. B. Boot-Optionen zu wählen oder einen Behebungsdatenträger einzulegen. Wenn das fehlerhafte BIOS durch ein Herunterladen zu einem abgesetzten System ohne Anwesenheit eines Bedieners verursacht wurde, kann die Korrekturmaßnahme (Aussenden eines Technikers zu dem Standort) sowohl im Hinblick auf Geld als auch Ausfallzeit sehr koststpielig sein. Ein zusätzlicher Nachteil des Konventions-BIOS-Redundanzansatzes besteht darin, daß gewöhnlich die beiden BIOS-Kopien in zwei getrennten Speicherbausteinen gespeichert werden, wodurch die Herstellungskosten steigen.
In der US 5,793,943 A wird ein duales BIOS-ROM-System zur Initialisierung des Computers umfaßt. Bei der Inbetriebnahme oder beim Neustart eines Computers wird das primäre BIOS-ROM freigegeben. Der Computer analysiert den gesamten Programminhalt des primären BIOS-ROMs. Falls ein Datenfehler erfaßt wird, wird der primäre BIOS-ROM mittels einer Chip-Freigabeschaltung gesperrt und ein zweiter BIOS-ROM freigegeben, der im wesentlichen dieselben Initialisierungsbefehle wie der primäre BIOS-ROM enthält.
Die US 5,522,076 A offenbart einen als ein BIOS-ROM verwendeten Flash-Speicher, der einen Hauptblock mit einem BIOS und einen Boot-Block mit einem Minimalprogramm zur Ausführung bei der Initialisierung des Systems umfaßt. Bei der Inbetriebnahme wird eine Routine zur Erfassung einer Tastenbetätigung im Boot-Block ausgeführt, um zu prüfen, ob eine vorbestimmte Taste gedrückt wurde. Wird festgestellt, daß die Taste gedrückt wurde, wird ein Programm auf einer Floppy-Disk in das System geladen und ausgeführt, wodurch der Inhalt zum BIOS- ROM des Flash-Speichers übertragen wird.
Die US, 5,797,023 A offenbart eine Vorrichtung zur für eine fehlertolerante Inbetriebnahme eines Computersystems unter Verwendung eines BIOS-Speichers, der ein primäres Konfigurationsprogramm für das Computersystem enthält, und eines getrennten Speichers, der einen Teil des primären Konfigurationsprogramms enthält. Auf den Teil des Konfigurationsprogramms wird in Reaktion auf einen Prüfsummendetektor der Daten des BIOS-Speichers ohne menschlichen Eingriff zugegriffen.
In der WO 0 079 390 A1 werden Verfahren zur Aktualisierung von Boot-Software in einem Mikroprozessor offenbart.
Es ist die Aufgabe der vorliegenden Erfindung ein einfach werkseitig programmierbares, sicheres und anwenderfreundliches Doppel-BIOS-System sowie ein entsprechendes Verfahren bereitzustellen.
Diese Aufgabe wird gelöst mit einem Verfahren mit den Merkmalen gemäß Anspruch 1 sowie mit einer Vorrichtung mit den Merkmalen gemäß Anspruch 6.
Vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Blockschaltbild eines Doppel-BIOS-Systems.
2A, 2B, 2C zeigen ein Flußdiagramm einer Verfahrensausführungsform.
3A, 3B, 3C zeigen ein ausführlicheres Flußdiagramm einer Verfahrensausführungsform.
4 zeigt ein Blockschaltbild eines Doppel-BIOS-Systems mit einem Modul zum Programmieren des BIOS-Inhalts.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Verschiedene Ausführungsformen ermöglichen ein automatisches Freigeben eines Reserve-BIOS-Bildes immer dann, wenn das primäre BIOS-Bild fehlerhaft ist, ohne jegliches Eingreifen durch einen Bediener. Es kann auch ermöglichen, beide BIOS-Bilder in einer physischen Einrichtung zu speichern, wodurch Board-Fläche und Kosten vermindert werden. Im Betrieb kann die Ausführung in dem Reserve-BIOS beginnen, wodurch das primäre BIOS validiert werden kann. Wenn das primäre BIOS die Validierungsprüfung besteht, kann die Steuerung dann an das primäre BIOS abgegeben werden, um die Bootsequenz durchzuführen. Wenn das primäre BIOS die Validierungsprüfung nicht besteht, wodurch angezeigt wird, daß es verfälscht wurde, kann das Reserve-BIOS einen Warnanzeiger erzeugen und die Bootsequenz durchführen. Wenn das primäre BIOS die Validierungsprüfung besteht, aber die Bootsequenz nicht korrekt abschließt, wodurch angezeigt wird, daß es auf eine Art und Weise fehlerhaft ist, die der Validierungsprüfung entgangen ist, kann das System mit dem Reserve-BIOS gebootet werden. Die Bootsequenz für das primäre und das Reserve-BIOS-Bild muß nicht identisch sein.
1 zeigt Funktionskomponenten einer Ausführungsform eines Doppel-BIOS-Systems 10. Mit dem Speicherbaustein 112 kann der Code sowohl für das Reserve-BIOS 113 als auch das primäre BIOS 114 gehalten werden. Bei einer Ausführungsform kann der Speicherbaustein 112 ein programmierbarer Nurlesespeicher (PROM), wie z. B. ein Flash-Speicherbaustein, sein. Bei einer Ausführungsform kann der Speicherbaustein 112 eine einzige integrierte Schaltung sein. Mit der Steuerlogik 111 kann der Betrieb des Speicherbausteins 112 gesteuert werden, um die Merkmale des Doppel-BIOS-Systems 10 freizugeben. Im Betrieb können die Adressleitungen ADR eines Buses zum Lesen des Inhalts des Speicherbausteins 112 über Datenleitungen DATA verwendet werden, um Anweisungen zur Initialisierung des Systems abzurufen. Bei einer Ausführungsform enthalten die Adressleitungen ADR alle 32 Bit eines 32-Bit-Adressbuses. Um ein leichtes Umwechseln zwischen dem Reserve-BIOS 113 und dem primären BIOS 114 zu ermöglichen, können die niedrigstwertigen Adressbit (LSAB) direkt zu dem Speicherbaustein 112 geroutet werden, während die höchstwertigen Adressbit (MSAB) zu der Steuerlogik 111 geroutet werden können. Die Steuerlogik 111 kann dann ausgewählte der höchstwertigen Bit (SELECTION MSB) ausgeben, um entweder das Reserve-BIOS 113 oder das primäre BIOS 114 auszuwählen. Die Anzahl von Bit in LSAB kann so ausgelegt werden, daß die maximale Größe jedes BIOS berücksichtigt wird. Bei einer Ausführungsform besteht LSAB aus 16 Adressleitungen, um eine direkte Adressierung eines BIOS-Adressraums von 64k zu ermöglichen. In einer 32-Bit-Adressenumgebung können dadurch 16 Bit für MSAB übrigbleiben. Die Anzahl von Bit in SELECTION MSB kann jedoch auf nur diejenigen reduziert werden, die ihren Zustand während BIOS-Operationen ändern werden, während die übrigen Adressbiteingaben hoher Ordnung für den Speicherbaustein 112 ignoriert werden kann. Die Anzahl von für SELECTION MSB erforderlichen Bit hängt von den spezifischen Adressenbereichen ab, die für das Reserve-BIOS 113 und das primäre BIOS 114 gewählt werden. Bei einer Ausführungsform enthält SELECTION MSB nur ein Bit, um ein Umwechseln zwischen den beiden Adressenbereichen zu ermöglichen.
Die Steuerlogik 111 kann außerdem mehrere Steuereingaben aus dem Bus aufweisen. Bei einer Ausführungsform können dazu Write Enable, Chip Select zu der BIOS-Einrichtung und CPU-INIT gehören. Die Steuerlogik 111 kann dann mehrere Steuersignale an den Speicherbaustein 112 ausgeben. Bei einer Ausführungsform können dazu Write Enable (WE) und Chip Select (CS) gehören. Diese beiden aus der Steuerlogik 111 ausgegebenen Signale folgen jedoch möglicherweise nicht den äquivalenten Signalen, die in die Steuerlogik 111 eingegeben werden, weil die Steuerlogik 111 diese möglicherweise manipuliert, um die automatische Doppel-BIOS-Funktion zu steuern.
Das Reserve-BIOS 113 kann sich in einem Adressraum des Speicherbausteins 112 befinden, der durch die Steuerlogik 111 als Nurlese decodiert wird, während sich das primäre BIOS 114 in einem Adressraum des Speicherbausteins 112 befinden kann, der von der Steuerlogik 111 als Lesen/Schreiben decodiert wird. Der Nurlesezustand kann durchgesetzt werden, indem das Reserve-BIOS schreibgeschützt wird. Man erreicht dies z. B. durch Zurücksetzen der Leitung Write Enable zu dem Speicherbaustein 112 immer dann, wenn ein beliebiger Teil des Reserve-BIOS 113 adressiert wird, so daß die Möglichkeit einer Verfälschung des Reserve-BIOS 113 mit einer Schreiboperation verhindert wird. Bei dieser Ausführungsform kann das primäre BIOS 114 durch Umprogrammieren revidiert werden, aber das Reserve-BIOS 113 kann unverändert bleiben, so daß jedes beliebige erkannte Problem mit dem primären BIOS 114 vermieden werden kann, indem das System mit dem älteren, bewährten Reserve-BIOS 113 gebootet wird. Mit dem Validierer 115 kann das primäre BIOS 114 validiert werden, um zu bestimmen, ob das primäre BIOS 114 verfälscht wurde; d. h. ob Teile von ihm nicht korrekt programmiert wurden. Bei einer Ausführungsform enthält der Validierer 115 Code, der sich in dem Reserve-BIOS 113 befindet, um einen Prüfsummenprozeß an dem primären BIOS 114 durchzuführen. Die Steuerlogik 111 kann die Leitung Chip Select zu dem Speicherbaustein 112 immer dann setzen, wenn auf den Speicherbaustein 112 zugegriffen wird, gleichgültig, welches BIOS adressiert wird.
2A–C zeigen ein Flußdiagramm einer Verfahrensausführungsform 20. Der BIOS-Eintrittspunkt ist im Block 221 gezeigt. Der Eintritt in diesen Punkt kann z. B. als Ergebnis einer Systemrücksetzung, eines CPU-Initialisierungssignals oder eines Sprungs zum Bootvektor erfolgen. Bei einer Ausführungsform befindet sich der BIOS-Eintrittspunkt an der obersten Position des adressierbaren Speicherraums. Block 222 bestimmt, ob das Reserve-BIOS oder das primäre BIOS ausgeführt wird. Bei einer Ausführungsform kann dies bestimmt werden, indem ein Bit untersucht wird, das gesetzt wird, um zu steuern, welches BIOS ausgeführt werden soll. Bei einer anderen Ausführungsform kann dies bestimmt werden, indem ein oder mehrere Adressbit hoher Ordnung untersucht werden. Wenn das Reserve-BIOS abläuft, kann das Reserve-BIOS im Block 224 das primäre BIOS validieren, um zu bestimmen, ob das primäre BIOS verfälscht ist, und kann außerdem einen Neuversuchszähler prüfen, der die Anzahl erfolgloser Versuche des primären BIOS, ausgeführt zu werden, verfolgt. Eine Verfälschung des primären BIOS kann auf verschiedene Ursachen zurückzuführen sein, wie z. B. Fehler beim Schreiben des Codes in den Teil des Speicherbausteins, der den Code des primären BIOS enthält. Eine andere Ursache kann ein Ausfall mindestens einer Speicherzelle in dem Teil des Speicherbausteins, der den Code des primären BIOS enthält, sein. Bei einer Ausführungsform kann die Validierung durch Ausführen einer Prüfsumme an dem Code mindestens eines Teils des primären BIOS durchgeführt werden. Bei einer anderen Ausführungsform kann das Reserve-BIOS eine ausführlichere Validierungsprüfung an dem primären BIOS ausführen. Wenn sich das primäre BIOS als verfälscht erweist oder wenn der Neuversuchszähler einen hier als 'X' bezeichneten vorbestimmten Wert erreicht, kann das Reserve-BIOS im Block 225 einen Fehleranzeiger, wie z. B. ein 'Invalid'-Flag setzen, um anzuzeigen, daß das primäre BIOS nicht verläßlich ist und daß das Reserve-BIOS zum Booten des Systems verwendet werden wird. Mit Block 226 können Einstellungen vorgenommen werden, um den Umstand zu berücksichtigen, daß die Bilder des primären und des Reserve-BIOS verschieden sein können. Wenn das primäre BIOS zuvor revidiert wurde, kann es andere Parameter verändert haben, wodurch es mit dem unveränderten Reserve-BIOS inkompatibel wird. Wenn das primäre BIOS z. B. andere CMOS-Einstellungen als das Reserve-BIOS erfordert, müssen diese Einstellungen möglicherweise im Block 226 modifiziert werden, damit sie mit dem Reserve-BIOS kompatibel sind. Nach diesen Einstellungen (falls sie notwendig sind) kann die Bootsequenz im Block 223 in dem Reserve-BIOS fortgesetzt werden und sich zu dem Punkt 'A', der in 2B fortgesetzt wird, bewegen.
Wieder mit Bezug auf Block 224 kann, wenn sich das primäre BIOS als gültig erweist und der Neuversuchszähler noch nicht den vorbestimmten Wert erreicht hat, im Block 227 ein Watchdog-Timer gestartet werden, mit dem später ein Fehler in dem BIOS erkannt werden kann, der nicht durch die Validierungsprüfung erkannt wurde. Außerdem kann der Neuversuchszähler, der im Block 224 geprüft wurde, erhöht werden. Im Block 228 kann ein Anzeiger 'Primary BIOS' gesetzt werden, um die Steuerung auf das primäre BIOS umzuschalten. Bei einer Ausführungsform kann dies darin bestehen, ein Hardwarebit zu setzen. Im Block 229 kann ein CPU-Initialisierunssignal erzeugt werden, um eine Ausführung zurück zu dem BIOS-Eintrittspunt im Block 221 zu erzwingen. Bei einer Ausführungsform kann dieses Initialisierungssignal unter der Steuerung des BIOS-Codes erzeugt werden. Bei einr anderen Ausführungsform kann es in Hardware als Ergebnis des Setzens des Select-Bit im Block 228 erzeugt werden. Nachdem sich die Ausführung zu dem BIOS-Eintrittspunkt bewegt hat, kann der Block 222 nochmals bestimmen, ob das primäre oder das Reserve-BIOS ausgeführt wird. Da im Block 228 der Anzeiger 'primary BIOS' gesetzt wurde, wird nun das primäre BIOS ausgeführt und die Bootsequenz kann im Block 223 fortgesetzt werden. Von dort aus kann die Ausführung am Punkt 'A' in 2B fortgesetzt werden.
Im Block 230 von 2B wird die gewählte Bootsequenz ausgeführt. Wenn die Bootsequenz ordnungsgemäß ausgeführt wird, ist sie abgeschlossen, bevor der Watchdog-Timer die Zeitgrenze erreicht, und sie löscht den Neuversuchszähler und sperrt den Watchdog-Timer im Block 231, bevor sie die Steuerung im Block 232 an das Betriebssystem abgibt. Wenn erwartet wird, daß die Bootsequenz länger als die längste Periode dauern wird, auf die der Watchdog-Timer eingestellt werden kann, kann die Bootsequenz so programmiert werden, daß sie den Watchdog-Timer periodisch neu startet. Andernfalls kann der Watchdog-Timer auf einen einzigen Wert gesetzt werden, der Zeit schafft, damit die Bootsequenz bis zum Abschluß ablaufen kann. 2C zeigt die Sequenz, die auftritt, wenn der Watchdog-Timer die Zeitgrenze erreicht (siehe Block 240). Eine Zeitüberschreitung des Watchdog-Timers kann anzeigen, daß die Ausführung des BIOS nicht planmäßig verläuft und daß etwas mit dieser Ausführung nicht stimmt. Damit kann man bestimmte Fehler in dem BIOS erkennen, die einer Erkennung bei der Validierungsprüfung entgangen sind. Eine Zeitüberschreitung kann das Reserve-BIOS im Block 241 neu wählen und die Steuerung vom Block 241 in 2C zum Block 221 in 2A an den BIOS-Eintrittspunkt zurückgeben. Dadurch kann die zuvor beschriebene Validierungs- und Zeitüberschreitungsequenz neu gestartet werden. Wenn der Watchdog-Timer die Zeitgrenze überschreitet, wodurch ein Ausführungsausfall des primären BIOS angezeigt wird, kann das primäre BIOS eine vorbestimmte Anzahl von Malen neu versucht werden, indem der Neuversuchszähler verwendet wird, der im Block 224 geprüft und im Block 227 erhöht wird. Wenn die ausgewiesene Anzahl von Neuversuchen auftritt, erreicht der Neuversuchszähler einen Wert von 'X', wodurch die Ausführung des Reserve-BIOS in den Blöcken 225–226, 223 und 230– 232 verursacht wird. Der Neuversuchszähler kann initialisiert werden (nicht gezeigt), bevor die erste Bootsequenz mit dem primären BIOS versucht wird.
3A–C zeigen ein Flußdiagramm 30 einer Ausführungsform, die den BIOS-Code zwischen hohem und niedrigem Speicher verteilt. Viele Prozessoren sind so ausgelegt, daß sie, immer dann, wenn das System zurückgesetzt wird, automatisch zu einer Speicherstelle an der obersten Position des adressierbaren Speicherraums springen. Bei der in 3A gezeigten Ausführungsform erfolgt die Bestimmung, welches BIOS-Bild ausgeführt werden soll, in den Blöcken 331–339, während man sich immer noch im oberen Speicher befindet, der größte Teil des primären und sekundären BIOS-Codes befindet sich jedoch in dem unteren eins Megabyte des adressierbaren Speicherraums und die Ausführung der Bootsequenz wird in den Blöcken 340–342 durchgeführt. Bei der dargestellten Ausführungsform können die primäre und die Reserve-Bootsequenz in dem unteren Speicher als in den unteren 1 Megabyte des adressierbaren Speicherraums befindlich betrachtet werden, während der Validierungs- und der BIOS-Auswahlcode als in dem hohen Speicher am oberen Ende des adressierbaren Speicherraums befindlich betrachtet werden können.
Block 331 stellt eine Aktion dar, die den Eintritt in den BIOS-Code auslöst. Bei einer Ausführungsform kann dies ein Systemneustart, ein Rücksetzen oder ein CPU-Initialisierungssignal sein. Die genaue Adresse des Eintrittspunkts kann durch den Entwurf des Prozessors bestimmt werden, ungeachtet des BIOS-Codes, der implementiert wird. Im Block 332 kann die Ausführung von dieser vorbestimmten Adresse zu dem BIOS-Bild in der Nähe der obersten Position des 32-Bit-Adressraums springen. Bei einer Ausführungsform wird der Inhalt des BIOS aus dem programmierbaren Nurlesespeicher (PROM) in den Hauptspeicher kopiert und die Ausführung wird dann im Hauptspeicher fortgesetzt. Dadurch kann die Ausführung beschleunigt werden, wenn der PROM-Speicher, der das BIOS-Bild enthält, eine langsamere Zugriffsgeschwindigkeit als der Hauptspeicher aufweist. Dieser Teil des Hauptspeichers kann als Spiegelspeicher bezeichnet werden, da sein Inhalt nun den des PROM, der das BIOS-Bild enthält, wiederspiegelt. Block 333 kann ein Entscheidungspunkt sein, um zu bestimmen, ob sich das BIOS-Bild in dem unteren eins Megabyte des Adressraums in dem Spiegelspeicher befindet. Wenn dies der Fall ist, kann die Ausführung im Block 339 zu dem BIOS-Eintrittspunkt in diesem Spiegelspeicher in den unteren 1 Megabyte springen. Wenn das BIOS-Bild nicht im Spiegelspeicher in dem unteren eins Megabyte vorliegt, kann der Code den „Big-Real-Modus" freigeben, um einen Zugriff auf ein BIOS-Bild im oberen Adressbereich zu erlauben. Der Big-Real-Modus ist ein wohlbekannter Betriebsmodus, der ein Hybrid zwischen dem Real-Modus und dem Protected-Modus ist. Der Real-Modus, der aus den Zeiten stammt, als der Computeradressraum stärker begrenzt war, gestattet nur ein Megabyte Adressraum, während der Protected-Modus durch eine 32-Bit-Adresse möglichen Zugriff auf die vollen 4 Gigabyte Adressraum gestattet. Der Big-Real-Modus weist einen Teil der Einfachheit des Real-Modus auf, ermöglicht aber dennoch einen Zugriff auf die 4 Gigabyte Adressbereich. Bei der Ausführungsform von 3A wird im Block 334 der Big-Real-Modus freigegeben. Das primäre BIOS-Bild wird dann validiert. Bei einer Ausführungsform besteht die Validierung aus der Durchführung einer Prüfsumme an dem Code und einem Vergleich dieser mit einer vorbestimmten Prüfsumme für diesen Code. Außerdem kann im Block 335 der Neuversuchszähler geprüft werden, um zu sehen ob er einen als 'X' gezeigten vorbestimmten Wert erreicht hat. Wenn im Block 335 der primäre BIOS-Code validiert wird, wodurch angezeigt wird, daß der Code die Validierungsprüfung bestanden hat, und der Neuversuchszähler nicht den vorbestimmten Wert erreicht hat, kann Block 336 den Rücksetztzähler erhöhen und den Watchdog-Timer starten und dann die Hardware für das Decodieren des primären BIOS in dem Bereich des unteren eins Megabyte vorbereiten. Block 339 springt dann zu dem BIOS-Eintrittspunkt in diesem unteren Bereich. Bei einer Ausführungsform umfaßt das Vorbereiten der Hardware für das Decodieren des primären BIOS das Setzen von Bit in der Steuerlogik 111 zum Auswählen des primären BIOS 114 in dem Speicherbaustein 112 (siehe 1). Wenn der primäre BIOS-Code im Block 335 nicht validiert wird, d. h. er die Validierungsprüfung nicht besteht, wodurch angezeigt wird, daß der Code verfälscht wurde, oder wenn der Neuversuchszähler anzeigt, daß das primäre BIOS eine spezifizierte Anzahl von Malen neu versucht wurde, kann Block 337 ein 'Invalid'-Flag setzen, um den Benutzer zu warnen, daß das primäre BIOS-Bild ungültig ist und daß das Reservebild verwendet wird. Bei einer Ausführungsform kann diese Warnung die Form einer Nachricht an den Benutzer annehmen. Block 338 kann dann die Hardware für das Decodieren des Reserve-BIOS in dem Bereich des unteren eins Megabyte vorbereiten, und Block 339 springt dann zu dem BIOS-Eintrittspunkt in diesem unteren Bereich. Bei einer Ausführungsform umfaßt das Vorbereiten der Hardware für das Decodieren des Reserve-BIOS das Setzen von Bit in der Steuerlogik 111 für eine Auswahl des Reserve-BIOS 112 in dem Speicherbaustein 112 (1).
Nach dem Springen zu dem unteren Speicher in Block 339 kann Block 340 bestimmen, ob das 'Invalid'-Flag gesetzt wurde. Wenn nicht, kann die gewählte Bootsequenz dann im Block 342 fortgesetzt werden. Wenn es gesetzt wurde, kann Block 341 etwaige notwendige Einstellungen durchführen, um die Unterschiede zwischen dem primären BIOS und dem Reserve-BIOS zu berücksichtigen, wie z. B. durch Löschen und Neuschreiben der CMOS-Einstellungen. Bei einer Ausführungsform können alle das BIOS betreffende Einstellungen anfänglich für das primäre BIOS eingestellt werden und müssen nur dann verändert werden, wenn ein defektes primäres BIOS-Bild einen Wechsel zu dem Reserve-BIOS verursacht.
Nachdem die gewählte Bootsequenz im Block 342 gestartet wurde, kann sie durch den Punkt 'B' zum Block 343 in 3B fortgesetzt werden. Falls die Bootsequenz ordnungsgemäß ausgeführt wird, ist sie abgeschlossen, bevor der Watchdog-Timer die Zeitgrenze erreicht, und sie löscht den Neuversuchszähler und sperrt den Watchdog-timer im Block 344, bevor sie die Steuerung im Block 345 an das Betriebssystem abgibt. Wenn erwartet wird, daß die Bootsequenz länger als die längste Periode, auf die der Watchdog-Timer eingestellt werden kann, dauert, kann die Bootsequenz so programmiert werden, daß sie den Watchdog-Timer periodisch neu startet. Andernfalls kann der Watchdog-Timer auf einen einzigen Wert gesetzt werden, der Zeit schafft, damit die Bootsequenz bis zum Abschluß ablaufen kann. 3C zeigt die Sequenz, die auftritt, wenn der Watchdog-Timer die Zeitgrenze erreicht (siehe Block 350). Eine Zeitüberschreitung des Watchdog-Timers kann anzeigen, daß die Ausführung des BIOS nicht wie geplant abläuft und daß etwas mit dieser Ausführung nicht stimmt. Damit können bestimmte Fehler in dem BIOS erkannt werden, die der Erkennung bei der Validierungsprüfung entgangen sind. Eine Zeitüberschreitung kann das Reserve-BIOS im Block 351 neu auswählen und die Steuerung von dem Block 352 in 3C zu dem Block 331 in 3A an den BIOS-Eintrittspunkt zurückgeben. Dadurch kann die Validierungs- und Zeitüberschreitungssequenz, die zuvor beschrieben wurde neu gestartet werden. Wenn der Watchdog-Timer die Zeitgrenze überschreitet, wodurch ein Ausführungsausfall des primären BIOS angezeigt wird, kann das primäre BIOS eine vorbestimmte Anzahl von Malen neu versucht werden, indem der Neuversuchszähler verwendet wird, der im Block 335 geprüft und im Block 336 erhöht wird. Wenn die ausgewiesene Anzahl von Neuversuchen auftritt, erreicht der Neuversuchszähler einen Wert von 'X', der eine Ausführung des Reserve-BIOS in den Blöcken 339–345 verursacht. Der Neuversuchszähler kann initialisiert werden (nicht gezeigt), bevor die erste Bootsequenz mit dem primären BIOS versucht wird.
4 zeigt ein System 40, das dem System 10 in 1 sehr ähnlich sein kann, aber zusätzlich ein Modul zum Programmieren des primären und/oder des sekundären BIOS-Bildes enthält. Die Programmiereinrichtung 441 kann zum Programmieren des Inhalts des Reserve-BIOS 113 und auch zum Programmieren des Inhalts des primären BIOS 114 verwendet werden. Bei einer Ausführungsform kann die Programmiereinrichtung 441 einen vorprogrammierten Nurlesespeicherchip (ROM-Chip) auf einem Modul mit einem Verbinder enthalten. Die Schnittstelle 442 kann ein Verbinder auf derselben Leiterplatte sein, die den Speicherbaustein 112 enthält, der es der Einrichtung 441 gestattet, mechanisch und elektrisch an das System angeschlossen oder von diesem entfernt zu werden. Bei einer Ausführungsform erhält die gesamte Einrichtung 441 ihre elektrische Stromversorgung, Eingangssignale und mechanische Halterung durch die Schnittstelle 442 und/oder die Leiterplatte, so daß keine externe Verbindungen zur Programmierung des Speicherbausteins 112 notwendig sind.
Wenn ein System anfänglich konstruiert wird, kann der Speicherbaustein 112 leer, d. h. nicht mit einem BIOS programmiert sein. Da ein BIOS-Programm oder sein Äquivalent notwendig sein kann, um das Computersystem zu booten, kann das Einführen der Einrichtung 441 in die Schnittstelle 442 das Äquivalent eines BIOS-Programms bereitstellen und außerdem dem Speicherbaustein 112 gestatten, für zukünftige Boot-Operationen mit einem BIOS programmiert zu werden. Nachdem der Speicherbaustein 112 programmiert wurde, kann die Einrichtung 441 entfernt werden. Die Schnittstelle 442 kann Datenleitungen (DATA) und Adressleitungen (ADR) zu der Einrichtung 441 von einem Systembus bereitstellen, so daß der Inhalt des ROM über einen Standardbus durch den Systemprozessor gelesen werden kann. Der Verbinder 442 kann außerdem Handshaking-Signale auf den Leitungen PROG bereitstellen, um es der Steuerlogik 111 zu ermöglichen, zu der Einrichtung 441 umzuschalten. Bei einer Ausführungsform kann die Schnittstelle 442 eine Modul-Präsenzerkennungsleitung zu der Steuerlogik 111 sein, um der Steuerlogik 111 eine Anzeige zu geben, wann die Einrichtung 441 in die Schnittstelle 442 eingesteckt ist. Nach dem Empfang dieser Anzeige, daß der ROM eingesteckt ist, kann die Steuerlogik 111 den Zugriff auf den Speicherbaustein 112 blockieren, indem sie das Signal Chip Enable zu dem Speicherbaustein 112 zurücksetzt, und kann einen Zugriff auf die Einrichtung 441 bereitstellen, indem das Signal Chip Enable zu der Einrichtung 441 gesetzt wird. Wenn ein Rücksetzen, ein Systemneustart oder ein CPU-Initialisierungssignal bewirkt, daß die Ausführung wie zuvor beschrieben zu hohem Speicher springt, kann diese Aktion dem ROM ermöglichen, als Reaktion Anweisungen an den Systemprozessor zu liefern. Der ROM kann das Äquivalent des anfänglichen BIOS-Codes enthalten, der es dem Systemprozessor gestattet, Kontrolle über grundlegende Systembetriebsmittel zu erhalten. Der ROM kann außerdem Code enthalten, der es der Steuerlogik 111 gestattet, den Zugriff auf den Speicherbaustein 112 wieder zuzulassen. Mit dieser Möglichkeit kann ein BIOS-Programm aus dem ROM in den Speicherbaustein 112 kopiert werden. Der ROM kann außerdem Code zum Validieren des Inhalts des Speicherbausteins 112 durch Verifizieren, daß das BIOS korrekt kopiert wurde, enthalten.
Entweder für anfängliches BIOS-Programmieren oder zur Revision des Reserve-BIOS 113 kann das Einführen der Einrichtung 441 ein Programmieren des Reserve-BIOS 113 in den Speicherbaustein 112 gestatten. Bei einer Ausführungsform kann auch das primäre BIOS 114 aus der Einrichtung 441 programmiert werden. Bei einer anderen Ausführungsform kann, sobald das Reserve-BIOS 113 programmiert wurde, das primäre BIOS 114 durch das System während des Systembetriebs in den Speicherbaustein 112 heruntergeladen werden. Bei beiden Ausführungsformen kann das primäre BIOS 114 durch Herunterladen des revidierten primären BIOS in den Speicherbaustein 112 durch das System während des Systembetriebs revidiert werden. Durch diese Merkmale kann das primäre BIOS 114 während der Systemoperationen aufgerüstet werden, ohne daß spezielle Geräte oder technische Hilfe notwendig sind, und sie können auch eine Aufrüstung des primären BIOS 114 ohne Anwesenheit eines Bedieners durch Verwendung eines Fernherunterladens ermöglichen. Gleichzeitig kann das Reserve-BIOS 113 vor unbeabsichtigter Verfälschung geschützt werden, indem gefordert wird, daß die Einrichtung 441 eingeführt wird, bevor das Reserve-BIOS 113 umprogrammiert werden kann.
Die Erfindung kann in Schaltkreisen oder als ein Verfahren implementiert werden. Die Erfindung kann auch als Anweisungen auf einem maschinenlesbaren Medium implementiert werden, das durch mindestens einen Prozessor gelesen und ausgeführt werden kann, um die hier beschriebenen Funktionen durchzuführen. Ein maschinenlesbares Medium umfaßt jeglichen Mechanismus zum Speichern oder Übertragen von Informationen in einer Form, die durch eine Maschine (z. B. einen Computer) lesbar ist. Maschinenlesbare Medien sind z. B. Nurlesespeicher (ROM); Direktzugangsspeicher (RAM); Magnetplattenspeichermedien; optische Speichermedien; Flash-Speicherbausteine; elektrische, optische, akustische oder andere Arten propagierter Signale (z. B. Trägerwellen, Infrarotsignale, Digitalsignale usw.) und andere.

Claims

Verfahren zum Programmieren eines BIOS, gekennzeichnet durch die folgenden Schritte: Anschließen eines Programmiermoduls (441) mit einem Nurlesespeicher an einer Leiterplatte, die einen Speicherbaustein (112) enthält; Booten eines Computersystems durch Lesen von Inhalt aus dem Programmiermodul (441); Kopieren eines Reserve-BIOS-Programms (113) vom Programmiermodul (441) in den Speicherbaustein (112); Kopieren eines primären BIOS (113) in den Speicherbaustein (112); Entfernen des Programmiermoduls (441) von der Leiterplatte; und anschließendes Booten des Computersystems von dem Speicherbaustein (112); Validieren des primären BIOS (113), wobei die höchstwertigen Adreßbits zur Steuerlogik (111) geroutet werden, zum automatischen Auswählen einer ersten Boot-Sequenz im primären BIOS (113) zur Ausführung, wenn das primäre BIOS (113) Validiert wird, und zum automatischen Auswählen einer zweiten Boot-Sequenz in dem Reserve-BIOS (114) zur Ausführung, wenn das primäre BIOS (113) nicht validiert wird, wobei das Reserve-BIOS (113) vor unbeabsichtiger Verfälschung geschützt ist, indem erforderlich ist, dass das Programmiermodul an der Leiterplatte angeschlossen wird und wenn das primäre BIOS andere CMOS-Einstellungen als das Reserve-BIOS erfordert, Modifizieren der Einstellungen, so dass sie mit dem Reserve-BIOS kompatibel sind.
Verfahren nach Anspruch 1, wobei das Anschließen des Programmiermoduls (441) das Empfangen aller notwendigen elektrischen Stromversorgung für das Programmiermodul (441) aus der Leiterplatte umfaßt.
Verfahren nach Anspruch 1, wobei das Anschließen des Programmiermoduls (441) das Empfangen aller notwendigen mechanischen Halterung für das Programmiermodul (441) aus der Leiterplatte umfaßt.
Verfahren nach Anspruch 1, das des weiteren ein Umprogrammieren des Reserve-BIOS-Programms (114) vom Programmiermodul (441) umfaßt.
Verfahren nach Anspruch 1, wobei das Validieren des primären BIOS (113) das Vergleichen des primären BIOS (113) mit dem Reserve-BIOS (114) umfaßt.
Vorrichtung zum Programmieren eines BIOS, umfassend: einen Speicherbaustein (112), der ein primäres BIOS (114) und ein Reserve-BIOS (113) enthält; einen Validierer (115) zum Validieren mindestens eines Teils des primären BIOS (114); und an den Speicherbaustein (112) angekoppelte Steuerlogik (111), wobei die höchstwertigen Adreßbits zur Steuerlogik (111) geroutet werden zum automatischen Auswählen einer ersten Bootsequenz in dem primären BIOS (113) zur Ausführung, wenn das primäre BIOS validiert wird, und zum automatischen Auswählen einer zweiten Bootsequenz in dem Reserve-BIOS (114) zur Ausführung, wenn das primäre BIOS (113) nicht validiert wird; ein Programmiermodul (441) mit einem Nurlesespeicher, in dem das Reserve-BIOS (114) und das primäre BIOS gespeichert sind, zum wahlweisen Verbinden mit einer Leiterplatte, die den Speicherbaustein umfasst, wobei das Reserve-BIOS (114) schreibgeschützt ist, außer bei einer Programmieroperation durch das Programmiermodul, wobei die Vorrichtung eine Einrichtung umfasst, die die CMOS-Einstellungen modifiziert, so dass sie mit dem Reserve-BIOS kompatibel sind, wenn das primäre BIOS andere CMOS-Einstellungen erfordert als das Reserve-BIOS.
Vorrichtung nach Anspruch 6, wobei der Validierer (115) Code in dem Reserve-BIOS (114) zur Durchführung eines Validierungsprozesses an der ersten Bootsequenz enthält.
Vorrichtung nach Anspruch 6, wobei der Speicherbaustein (112) sowohl das primäre BIOS (113) als auch das Reserve-BIOS (114) auf einer einzigen integrierten Schaltung umfaßt.
Vorrichtung nach Anspruch 6, wobei die Programmiereinrichtung (441) so verbunden ist, daß sie ihre gesamte elektrische Stromversorgung aus der Leiterplatte erhält.
Vorrichtung nach Anspruch 6, wobei die Programmiereinrichtung (441) so verbunden ist, daß sie ihre gesamte mechanische Halterung von der Leiterplatte erhält.