DE10250575A1 - IGBT mit monolithisch integrierter antiparalleler Diode - Google Patents
IGBT mit monolithisch integrierter antiparalleler Diode Download PDFInfo
- Publication number
- DE10250575A1 DE10250575A1 DE10250575A DE10250575A DE10250575A1 DE 10250575 A1 DE10250575 A1 DE 10250575A1 DE 10250575 A DE10250575 A DE 10250575A DE 10250575 A DE10250575 A DE 10250575A DE 10250575 A1 DE10250575 A1 DE 10250575A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- igbt
- igbt according
- areas
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 239000002800 charge carrier Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 9
- 230000010354 integration Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241001136792 Alle Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft einen IGBT mit monolithisch integrierter antiparalleler Diode, bei dem die Diodenkathode durch mindestens ein Emittershortgebiet (39) gebildet ist, das im Wesentlichen ausschließlich im Bereich des Hochvoltrands (31) liegt, so dass p-Emittergebiete (35) des IGBTs im Wesentlichen keine Emitter-Shorts aufweisen. Die Gegenelektrode der Diode besteht erfindungsgemäß ausschließlich aus p-Halbleiterwannen (33) auf der Vorderseite des Bauteils. Besonders bei Anwendungen, wie zum Beispiel Lampballast, bei denen die Diode des IGBTs zunächst im Durchlass betrieben wird, kein hartes Kommutieren erfolgt und die Stromumkehr relativ langsam vonstatten geht, können die Emittershortgebiete (39) als Streifen oder als Punkte unter dem Hochvoltrand ausgeführt sein. Diese Maßnahmen erhöhen den horizontalen Bahnwiderstand und verringern dadurch den Snapback-Effekt bei einem IGBT, ohne dass die Robustheit im Randbereich vermindert wird. Gemäß einem zweiten Aspekt kann ein erfindungsgemäßer IGBT mit einer integrierten antiparallelen Diode in einer Dünnwafertechnologie hergestellt werden, mit der die Dicke des die Innenzone definierenden Substrats kleiner als 200 mum und die Dicke des Emittergebiets bzw. der Emittergebiete und des bzw. der Emittershortgebiete weniger als 1 mum beträgt. Zu bevorzugen ist dann ein transparenter Emitter.
Description
- Die Erfindung betrifft einen IGBT (Bipolartransistor mit isoliertem Gate) mit monolithisch integrierter antiparalleler Diode gemäß dem Oberbegriff der unabhängigen Patentansprüche 1 und 12.
- Ein derartiger IGBT ist zum Beispiel in Proceedings of 1990 International Symposium on Power Semiconductor Devices and ICs, Tokyo auf den Seiten 131 bis 136 unter dem Titel: "EFFECTS
OF SHORTED COLLECTOR ON CHARACTERISTICSOF IGBTs" von J. Akiyama et al. beschrieben. - Bei dem in diesem Artikel beschriebenen IGBT sind streifenförmige Emitter- (bzw. Kollektor-)Shortgebiete gebildet, die in einem Winkel von 45° zur ebenfalls streifenförmigen Zellstruktur gedreht sind. Die Emittershortgebiete werden im folgenden auch kurz als Emitter-Shorts bezeichnet.
- Allgemein werden für die Realisierung eines IGBTs mit antiparallel geschalteter Diode im Stand der Technik folgende Möglichkeiten vorgeschlagen:
- (a) In einem ersten Konzept werden ein IGBT und eine Diode separat in einem Gehäuse untergebracht. Damit liegt keine monolithische Integration vor. Vorteilhaft dabei ist aber, dass die jeweiligen Technologien für den IGBT und die Diode unabhängig voneinander entwickel- und optimierbar sind. Ein Nachteil liegt darin, dass eine größere Chipfläche erforderlich ist, da für den IGBT und die Diode jeweils ein Hochvoltrand benötigt wird, dieser also zweimal vorhanden sein muss. Außerdem liegen durch die separate Ausführung ein größerer Montageaufwand und ein höherer Bauelementeausschuss vor. Schließlich ist noch bei kleinen Chips, wenn insbesondere die Diode nur eine geringe Stromtragfähigkeit benötigt, die minimale Chipgröße durch die Montage und/oder den Radius des Hochvoltrands begrenzt.
- (b) In einem zweiten Konzept zur Realisierung eines IGBTs mit
antiparallel geschalteter Diode wird die Diode mit einer Driftzone
unter dem Hochvoltrand des IGBTs integriert. Derartige IGBT-Strukturen
mit integrierter antiparalleler Diode sind in
US 5 475 243 undUS 6 222 248 beschrieben. Die1A und1B zeigen in einer Draufsicht bzw. einer Detaildarstellung eines schematischen Querschnittes eine solche IGBT-Struktur mit einem IGBT10 , der unter einer oberen Metallisierungs-Lage18 aus Aluminium p-leitende Bereiche16 von Transistorzellen (IGBT-Kathoden), die die Anode der Diode bilden, innerhalb eines durch einen ringförmigen Hochvoltrand11 umgebenen Gebiets aufweist. Ein p-leitender Emitter15 des IGBTs10 ist auf der Chipunterseite vorgesehen, und die nleitende Kathode17 der Diode ist außerhalb des Hochvoltrands11 gelegen und bildet einen Anodenemitter. Um letzteren auf Kollektorpotential zu legen, verbindet ein Bonddraht13 von außerhalb des Hochvoltrandes11 diesen mit einem Leadframe (Leiterrahmen). Ein Doppelpfeil gibt den Verlauf des Diodenstromes an. Der Vorteil des Konzepts (b) ist die monolithische Integration der Diode, wobei nur ein Hochvoltrand benötigt wird. Ein Nachteil besteht insbesondere bei großen Chips darin, dass die Diode nur kleine Ströme aufgrund des Verhältnisses von Randlänge zu Diodenfläche leiten kann. Ferner ist der zusätzliche Bonddraht13 erforderlich, was den Montageaufwand erhöht. - (c) In einem dritten Konzept ist die antiparallel geschaltete
Diode in einer Unterbrechung des p-leitenden Emitters auf der Chipunterseite
in integrierter Weise realisiert. Diese Ausführung kann noch mit speziell
gestalteten Diodenbereichen auf der Chipvorderseite kombiniert werden.
Eine solche, dem Oberbegriff des vorliegenden Patentanspruchs 1
entsprechende bekannte Gestaltung mit einer bei Thyristoren schon
seit längerem üblichen "Emittervershortung" (vgl. hierzu auch
US 6 271 545 B1 ,US 5 284 780 ,US 5 105 244 ,US 5 702 961 undUS 5 141 889 ) ist in der oben schon erwähnten Druckschrift: "EFFECTS ON SHORTED COLLECTOR ON CHARACTERISTICS OF IGBTs" erläutert und in den2A und2B dargestellt. In der Oberseite eines Chips20 liegen unter einer Metallisierung28 und einer in2A nicht. näher dargestellten Isolierschicht12 abwechselnd Transistorzellen26 und Diodenzellen27 (letztere optional). Die Transistorzellen26 sind in der in2B gezeigten üblichen Weise aufgebaut und umfassen in der n-leitenden Innenzone des Chips20 eine p-leitende Wanne bzw. Bodyzone23 , eine n-leitende Sourcezone24 und eine Gateelektrode14 . Die gesamte Chiprückseite ist von abwechselnden streifenförmigen p-leitenden Emittern25 des IGBTs und von streifenförmigen n-leitenden Emitter-Shorts29 bedeckt. Vorteile dieses Konzepts (c) bestehen in der monolithischen Integration und in einer praktisch beliebigen Einstellbarkeit der Stromtragfähigkeit der Diode im Verhältnis zur Stromtragfähigkeit des IGBTs. Ein Nachteil ist allerdings, dass eine größere Chip-Fläche notwendig ist, um gleich gute Kollektor-Emitter-Spannungen Vce im Sättigungsfall zu erreichen, da die Emitter-Shorts nicht emittieren und deren Flächenanteil für den IGBT-Betrieb praktisch verloren geht. Ein weiterer Nachteil besteht in einer ausgeprägten "Snapback"-Kennlinie nach dem Einschalten von 0 V aus, insbesondere bei Realisierung eines Feldstoppbauteils. Als weiterer Nachteil kommt die zur Bildung der Emittershorts vorzunehmende Rückseitenfototechnik hinzu, bei der zudem die Emittershorts zur IGBT-Diodenvorderseite justiert werden müssen. - Angesichts der obigen Nachteile des Standes der Technik ist es Aufgabe der Erfindung, einen gattungsgemäßen IGBT mit monolithisch integrierter antiparalleler Diode zu realisieren, der insbesondere für eine verhältnismäßig geringe Diodenstromtragfähigkeit geeignet ist.
- Diese Aufgabe wird bei einem IGBT nach dem Oberbegriff des Patentanspruchs 1 bzw. 12 erfindungsgemäß durch die in den jeweiligen kennzeichnenden Teilen angegebenen Merkmale gelöst.
- Gemäß einem ersten Aspekt ist ein gattungsgemäßer IGBT dadurch gekennzeichnet, dass das bzw. die Emittershortgebiet(e) nur im Bereich des Hochvoltrands integriert ist bzw. sind, so dass die Emittergebiete innerhalb des Hochvoltrands keine Emitter-Shorts aufweisen und dass die Gegenelektrode der antiparallelen Diode ausschließlich durch Halbleiterwannen auf der Vorderseite des Chips gebildet ist.
- Bei einem Ausführungsbeispiel des erfindungsgemäßen IGBTs kann das bzw. können die Emitteshortgebiet(e) in den Randbereichen des IGBTs über den Hochvoltrand nach außen bis zum Chipende reichen.
- Bei einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen IGBTs sind alle Emittergebiete zusammenhängend integriert, und die Emittershortgebiete sind inselförmig gebildet.
- Die Emittershortgebiete können streifenförmig integriert sein, beispielsweise in Form ringförmiger Streifen, die ein zusammenhängendes inneres Emittergebiet ringförmig umgeben. Die Streifen können dabei auch schräg, beispielsweise unter einem Winkel von 30°, zum Hochvoltrand verlaufen. Bei einem anderen Beispiel können alle Emittershortgebiete punktförmig integriert sein. Dabei kann eine Vielzahl von punktförmigen Emittershortgebieten ein zentrales zusammenhängend integriertes Emittergebiet ringförmig umgeben. Alternativ können auch nur ein oder zwei Emittershortgebiete punktförmig integriert sein. Es sind selbstverständlich auch noch andere Gestaltungen der Emittershortgebiete in Bezug auf das Emittergebiet möglich.
- Gemäß einem zweiten Aspekt ist ein gattungsgemäßer IGBT dadurch gekennzeichnet, dass die Emittergebiete und die Emittershortgebiete weniger als 1 Mikrometer dick sind und die Emittergebiete mit einer Dosis zwischen 1·1012 und 1·1015 cm–2 dotiert sind. Vorzugsweise beträgt die Lebensdauer der Minoritätsladungsträger im Halbleitersubstrat mindestens 10 μs.
- Ein derartiger IGBT kann in Dünnwafertechnologie hergestellt werden (vgl.
EP 0 330 122 B1 , die einen IGBT mit transparentem Emitter beschreibt). Bei dieser Realisierungsform des erfindungsgemäßen IGBTs ist die durch das Substrat gebildete Innenzone weniger 200 μm dick. - Die Emittershortgebiet(e) können auch nicht justiert zu den Transistorzellen integriert sein. Dies gilt selbstverständlich für beliebig gestaltete Emitter-Shorts, also beispielsweise für Streifenform und für Punktform.
- Vorzugsweise bei der dem zweiten Aspekt der Erfindung entsprechenden IGBT-Struktur ist ein Feldstoppgebiet des zweiten Leitungstyps zwischen dem die Innenzone bildenden Substrat und dem bzw. den Emittergebiet(en) und dem bzw. den Emittershortgebiet(en) integriert.
- Bei einem Ausführungsbeispiel des erfindungsgemäßen IGBTs ist der erste Leitungstyp der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp.
- Bei einem erfindungsgemäßen IGBT ist das die Innenzone bildende Substrat schwach dotiert, und das bzw. die Emittergebiet e) ist bzw. sind mit einer wesentlich höheren Dotierungskonzentration als die Innenzone dotiert.
- Der erfindungsgemäße IGBT kann insbesondere dort vorteilhaft eingesetzt werden, wo die geforderte Stromtragfähigkeit der Diode geringer ist als die des IGBTs. Beispiele hierfür sind Lampballastapplikationen und SMPS-Anwendungen (SMPS = Switch Mode Power Supply). Hierbei wird die hohe Stromtragfähigkeit des IGBT, die im Vergleich mit einem MOSFET mit einer kleineren Siliziumfläche und wesentlich geringeren Herstellungskosten erreicht wird, mit den Vorteilen der eine integrierte Rückwärtsdiode des MOSFETs bildenden antiparallel geschalteten integrierten Diode kombiniert.
- Die obigen und weitere vorteilhafte Merkmale werden aus der nachfolgenden, auf die Zeichnung bezogenen, Beschreibung von erfindungsgemäßen Ausführungsbeispielen eines IGBTs noch deutlicher. In der beiliegenden Zeichnung zeigen im Einzelnen:
-
1A und1B jeweils eine Draufsicht und eine Teil-Querschnittsdarstellung eines bereits beschriebenen bekannten IGBTs; -
2A und2B einen Querschnitt und eine Detaildarstellung eines weiteren bekannten IGBTs; -
3A und3B jeweils in Draufsicht und in einem schematischen Querschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen IGBTs; -
4A ,4B ,4C ,4D ,4E und4F jeweils Draufsichten auf sechs weitere alternative Ausführungsbeispiele eines erfindungsgemäßen IGBTs und -
5A und5B graphisch das Verhalten des Kollektorstroms abhängig von der Kollektorspannung einerseits bei einem im Durchlass betriebenen IGBT mit großer Emittervershortung jeweils mit einem starken Feldstopp, schwachem Feldstopp und ohne Feldstopp und andererseits bei einem im Durchlass betriebenen IGBT mit Feldstopp jeweils bei einem kleinen Shortabstand, bei einem großen Shortabstand und ohne Emitter-Short. - In
3A und3B sind in Form einer schematischen Draufsicht und eines schematischen Querschnitts ein erstes Ausführungsbeispiel eines erfindungsgemäßen IGBTs30 mit monolithisch integrierter antiparalleler Diode veranschaulicht. Auf der Oberseite eines eine schwach dotierte n-leitende Innenzone bildenden Substrats32 liegen nebeneinander beispielsweise streifenförmig angeordnete Transistorzellen36 jeweils innerhalb von p-leitenden Wannen33 . Die Transistorzellen36 sind in gleicher Weise wie die Transistorzellen26 (vgl.2B ) aufgebaut. Es ist aber nicht zwingend erforderlich, dass alle Wannen33 wie die Wannen23 Sourcezonen enthalten und damit Transistorzellen36 bilden. Vielmehr können auch einzelne Wannen33 ohne Sourcezonen vorgesehen sein. Der aktive Bereich des IGBT ist mit einer Metalllage38a abgedeckt und zum Chiprand hin von einem ringförmigen Hochvoltrand31 nach außen umgeben. Auf der Rückseite des IGBTs ist ein pleitendes Emittergebiet35 angeordnet. Das p-leitende Emittergebiet35 ist bis in den Bereich unterhalb des Hochvoltrandes31 ausgedehnt. Eine Elektrode der monolithisch integrierten antiparallelen Diode ist in Form eines n-leitenden Emittershortgebietes39 gebildet, das vorzugsweise bis zum Außenrand des Bauteils hin an das Emittergebiet35 anschließt. Dieses Emittershortgebiet39 erstreckt sich nur im Bereich des Hochvoltrands31 , und die Emittergebiete35 weisen keine Emitter-Shorts auf, wie dies in3B gezeigt ist. Die Gegenelektrode der Diode ist ausschließlich durch die Halbleiterwannen33 auf der Vorderseite des Chips gebildet. Diese Wannen33 müssen aber nicht alle Sourcezonen aufweisen. Es ist vielmehr ausreichend, wenn der überwiegende Teil der Gegenelektrode durch Halbleiterwannen mit Sourcezone gebildet wird. Unter "überwiegendem Teil" sind dabei 80 % der Fläche der Gegenelektrode und mehr und vorzugsweise 90% dieser Fläche und mehr zu verstehen. - Das Emittershortgebiet
39 kann sich über den Hochvoltrand31 hinaus bis an den Rand des Bauteils erstrecken, wodurch die Notwendigkeit für eine genaue Justierung entfällt. Das Emittergebiet35 kann wenigstens teilweise auch in den Bereich des Hochvoltrandes31 des Bauelements ausgedehnt sein (vgl.3B ), so dass auf diese Weise auch aus diesem Bereich Beiträge zur Anhebung der Konzentration freier Ladungsträger im Durchlasszustand des IGBTs erhalten werden. Um jedoch im Sperrzustand den anodenseitigen Verstärkungsfaktor im Bereich des Hochvoltrandes31 des IGBTs zu reduzieren und die freien Ladungsträger besser ausräumen zu können, geht das Emittershortgebiet39 bis an den Rand des Bauteils, wie dies bereits oben erwähnt wurde. -
3A zeigt einen im Zentrum das Bauteils gelegenen Punkt X. Verglichen mit dem eingangs anhand der2 beschriebenen bekannten IGBTs ist der horizontale Bahnwiderstand Rh vom Punkt X zum Emittershortgebiet39 wesentlich größer. Bei steigender Vorwärtsspannung wird die IGBT-Zündspannung Uv von 0,7 V zuerst am Punkt X erreicht, wobei die Strom/Spannungskennlinie des Bauteils von der MOS-Kennlinie auf die IGBT-Kennlinie zurückspringt (Snapbackpunkt gemäß den5A und5B ). Der Abstand zwischen dem Punkt X und dem Emittershortgebiet39 sollte besonders groß sein, damit die Zündung bei einem möglichst niedrigen Strom erfolgt. - Eine eventuell vorhandene n+-leitende Feldstoppzone
34 zwischen dem Substrat32 einerseits und den Emittergebieten35 und dem bzw. den Emittershortgebieten39 andererseits verringert den horizontalen Bahnwiderstand und erhöht damit den für ein Erreichen der Zündspannung von 0,7 V benötigten Zündstrom. Je höher die Dotierungskonzentration in der Feldstopp zone34 ist, desto stärker ist der Effekt der Zündstromerhöhung. - In den
5A und5B ist das Snapback-Verhalten von IGBTs mit integrierter Diode dargestellt und zwar in5A anhand der ICE/VDE-Durchlasskennlinien (ICE = Kollektor-Emitter-Strom; VCE = Kollektor-Emitter-Spannung) eines IGBTs mit starker Emittervershortung, wobei die dünn ausgezogene Kennlinie für einen Transistor mit starkem Feldstopp, die gestrichelte Kennlinie für einen Transistor mit schwachem Feldstopp und die dicke ausgezogene Kennlinie für einen Transistor ohne Feldstopp gelten. Es ist ersichtlich, dass der Snapback-Effekt am ausgeprägtesten bei einem IGBT mit starkem Feldstopp auftritt. Die ICE/VCE-Durchlasskennlinien in5B zeigen, wie der Snapback-Effekt mit den durch die Erfindung vorgeschlagenen Maßnahmen verringert werden kann. Zugrunde liegt ein IGBT mit Feldstopp, und die dünn ausgezogene Durchlasskennlinie zeigt, dass der Snapback-Effekt um so geringer wird, je größer der Shortabstand, das heißt der Abstand vom Emittershortgebiet39 zum Punkt X ist (vgl. die3A ,3B und auch die noch zu erläuternden4A –4C ). - Bei dem IGBT
30 können eine oder mehrere der nachfolgenden erfindungsgemäßen Merkmale realisiert werden, mit denen die im Stand der Technik auftretenden Nachteile des Flächenverlusts und der ausgeprägten Snapbackkennlinie vermieden sind: - (a) Auf der
Seite des IGBT-Emittergebiets
35 liegen keine zusätzlichen Diodengebiete. Für den Stromfluss durch die Diode werden nur die eingebauten Kurzschlüsse zwischen den n-leitenden Emittershortgebieten39 und den pleitenden Wannen33 in der Oberseite des Bauteils genutzt. - (b) Auf den im Stand der Technik als Designregel vorgegebenen Abstand zwischen Diodengebiet und IGBT-Gebiet wird verzichtet.
- (c) Die n-leitenden Emittershortgebiete
39 , also die Dioden-Kathodengebiete, werden ausschließlich im Bereich unter dem Hochvoltrand31 integriert. - (d) Bereiche unter dem Hochvoltrand
31 können zusätzlich zu den n-leitenden Emittershortgebieten39 auch p-leitende Emittergebiete35 enthalten. - (e) Zur schnellen Zündausbreitung
im IGBT-Gebiet sind alle pleitenden Emittergebiete
35 des Chips zusammenhängend. Mit anderen Worten, die n-leitenden Emittershortgebiete39 sind inselförmig. - (f) Die Anordnung der n-leitenden Emittershortgebiete braucht nicht justiert zu den IGBT-Zellen zu sein.
- Es gibt Anwendungen, zum Beispiel die oben erwähnte Lampballastanwendung, bei denen zunächst die Diode im Durchlass betrieben und nicht hart kommutiert wird, wobei die Stromumkehr relativ langsam erfolgt. Üblicherweise wird dabei noch im Diodenbetrieb der MOS-Kanal des IGBTs eingeschaltet. In diesem Fall sind die im Diodenbetrieb injizierten Ladungsträger für den Schaltvorgang nützlich, denn sie verringern die Einschaltüberspannung des IGBTs und damit den Snapback-Effekt. Bei einem erfindungsgemäßen IGBT, wie er in
3B dargestellt ist, verbessert die Einbringung der Emittershortgebiete39 allein im Bereich des Hochvoltrands31 die Zündeigenschaften des IGBTs im Vergleich zu einem schachbrettartigen oder streifenförmigen Einbringen von Emittershortgebieten (vgl.2 ). Der Grund dafür ist der im Vergleich zu den schachbrettartigen oder streifenförmigen Emittershortgebieten29 größere Abstand vom Punkt X zu dem Emittershortgebiet39 bzw. den Emittershortgebieten und der daraus resultierende größere horizontale Bahnwiderstand. Der Effekt des erhöhten Bahnwiderstands ist oben bereits erläutert worden. - Ferner trägt die bereits beschriebene Maßnahme, das p-leitende Emittergebiet
35 auch in den Bereich des Hochvoltrandes31 des Bauelements auszudehnen, um somit auch aus diesem Bereich Beiträge zur Anhebung der Konzentration freier Ladungsträger im Durchlasszustand des IGBTs zu erhalten, zu einer zusätzlichen Minimierung der Durchlassspannung Vcsat im eingeschalteten Zustand bei. Um im Sperrzustand den anodenseitigen Verstärkungsfaktor im Bereich des Hochvoltrandes31 des IGBTs30 zu reduzieren und die freien Ladungsträger besser auszuräumen, können erfindungsgemäß in diesem Bereich die n-leitenden Emittershortgebiete39 bis zum Rand des Bauteils gehen. -
4A zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen IGBTs40a . Hier sind unter einem Hochvoltrand41a mehrere, z. B. zwei ringförmige parallel laufende streifenförmige Emittershortgebiete49a gebildet. Wie oben anhand von3B erwähnt wurde, können im Bereich des Hochvoltrands41a des IGBTs40a auch p-leitende Emittergebiete45a liegen. -
4B zeigt ein weiteres Ausführungsbeispiel eines IGBTs40b gemäß der Erfindung. Unter einem Hochvoltrand41b ist eine Vielzahl punktförmiger n-Emittershortgebiete49b auf der Bauteilerückseite ringförmig angeordnet. -
4C zeigt ein weiteres Ausführungsbeispiel40c eines erfindungsgemäßen IGBTs mit einem einzigen punktförmigen n-Emittershortgebiet49c unter dem Hochvoltrand41c . Durch diese singuläre Anordnung des Emittershortgebiets49c in einer Ecke des Chips wird der Abstand und damit der Bahnwiderstand Rh zum Punkt X maximal. - In den
4D ,4E und4F sind weitere Ausführungsbeispiele eines erfindungsgemäßen IGBT40d bzw.40e bzw.40f dargestellt, bei denen Emittershortgebiete49d ,49e und49f nicht justiert zu den auf der Chipoberseite liegenden Transistorzellen integriert sind. Dabei sind in4D die Emittershortgebiete49d streifenförmig nicht justiert und in4E die Emittershortgebiete49e punktförmig nicht justiert integriert. -
4F zeigt ein zu4D ähnliches Ausführungsbeispiel mit streifenförmigen Emittershortgebieten49f . Diese Emittershortgebiete49f verlaufen schräg unter beispielsweise einem Winkel von 30° zu dem Hochvoltrand41f . - Bei einem erfindungsgemäßen IGBT mit einer monolithisch integrierten antiparallelen Diode kann somit die Geometrie, insbesondere für Anwendungen, in denen zunächst die Diode im Durchlass betrieben wird, kein hartes Kommutieren erfolgt und die Stromumkehr relativ langsam vonstatten geht (wie zum Beispiel bei Verwendung des IGBTs in Lampballast-Anwendungen), an spezielle Anforderungen angepasst werden. Die gleichzeitige Nutzung der IGBT-Zellen als Dioden-Anode bedeutet eine Flächeneinsparung. Weiterhin erhöht die Beschränkung der Dioden-n-Emitter-Shorts auf den Randbereich des Bauteils den horizontalen Bahnwiderstand, ohne die Steigerung der Robustheit im Randbereich zu vermindern. Wenn keine hohe Stromtragfähigkeit der Diode erforderlich ist, kann der Emitter-Short in einer Chipecke platziert werden, so dass der horizontale Bahnwiderstand maximal wird (vgl.
4C ). - Gemäß einem zweiten Aspekt kann ein erfindungsgemäßer IGBT mit einer integrierten antiparallelen Diode in einer Dünnwafertechnologie hergestellt sein, bei der die Dicke des die Innenzone definierenden Substrats kleiner als 200 μm ist und die Dicke des Emittergebiets bzw. der Emittergebiete und des bzw. der Emittershortgebiete weniger als 1 μm beträgt. Die Emittergebiete sind dann mit einer Dosis zwischen 1·1012 und 1·1015 cm–2 Ladungsträgern dotiert, wobei die Lebensdauer der Minoritätsladungsträger im Substrat
32 mindestens 10 μs beträgt. Ein Ausheilen wird nach der Implantation bei Temperaturen unter 600° C vorgenommen. Im übrigen kann der IGBT nach diesem zweiten Aspekt in gleicher Weise aufgebaut sein wie die vorstehend beschriebenen IGBTs der3A ,38 und4A bis4E . - Bei dem IGBT nach dem zweiten Aspekt liegt ein sogenannter transparenter Emitter vor. Bei diesem in Dünnwafertechnologie hergestellten IGBT ist ein Feldstoppgebiet
34 besonders vorteilhaft, um den Fluss eines sogenannten "Tailstroms" zu verringern und damit die Abspaltzeit zu verkürzen. - Die in den oben beschriebenen Ausführungsbeispielen angegebenen Leitungstypen können auch jeweils umgekehrt sein. Es kann also beispielsweise auch von einem p-leitenden Substrat ausgegangen werden. Als Halbleitermaterial für das Substrat können neben Silizium beispielsweise Siliziumcarbid, Verbindungshalbleiter usw. gewählt werden.
-
- 10, 20
- IGBTs mit antiparalleler Diode gemäß des
- Standes der Technik
- 11, 21
- Hochvoltrand
- 12
- Isolierschicht
- 13
- Bondverbindung zum Leadframe
- 14
- Gateelektrode
- 15, 25
- IGBT und p-Emittergebiete
- 16, 26
- p-Gebiete der Transistorzellen auf der
- Bauteilevorderseite
- 17, 27
- n-Diodenkathode und optionale Diodenzel
- len auf der Bauteilevorderseite
- 18, 28
- Aluminiummetallisierung auf der Bauteil
- vorderseite
- 24
- Sourcezone
- 30, 40a, 40b,40c, 40d, 40e, 40f
- IGBT gemäß der Erfindung
- 31, 41a, 41b, 41c, 41d, 41e, 41f
- Hochvoltrand
- 32
- Innenzone (niedrig dotiertes Substrat)
- 23, 33
- p-Wannen auf der Bauteilevorderseite
- 34
- Feldstopp
- 35, 45a, 45b
- p-Emittergebiet(e)
- 36
- Transistorzellen
- 38a, 38b
- Aluminiummetallisierung auf der Bautei
- levorder- und -rückseite
- 39, 49a, 49b, 49c, 49d, 49e, 49f
- n-Emittershortgebiet bzw. -gebiete auf
- der Bauteilerückseite
- Ice
- Kollektorstrom
- Vce
- Kollektorspannung
- Rh
- horizontaler Bahnwiderstand
- Uh
- horizontaler Spannungsabfall am jeweili
- gen Bahnwiderstand
Claims (18)
- IGBT mit monolithisch integrierter antiparalleler Diode, bei dem auf der Vorderseite eines eine Innenzone bildenden Halbleitersubstrats (
32 ) Halbleiterwannen (33 ) eines ersten Leitungstyps (p) Transistorzellen (36 ) innerhalb eines umlaufenden Hochvoltrands (31 ) liegen, wobei die Halbleiterwannen mindestens überwiegend Transistorzellen (36 ) enthalten, und bei dem auf der Rückseite des Halbleitersubstrats (32 ) wenigstens ein Emittergebiet (35 ) des ersten Leitungstyps (p) angeordnet ist, wobei eine Elektrode der Diode in Form wenigstens eines in der Ebene des wenigstens einen Emittergebiets (35 ) liegenden Emittershortgebiets (39 ,49a ,49b ,49c ,49d ,49e ) des zweiten Leitungstyps (n) gebildet ist, dadurch gekennzeichnet, dass das wenigstens eine Emittershortgebiet (39 ,49a ,49b ,49c ,49d ,49e ) nur im Bereich des Hochvoltrands (31 ) integriert ist, dass das wenigstens eine Emittergebiet (35 ) innerhalb des Hochvoltrands keine Emittershortgebiete (39 ,49a ,49b ,49c ,49d ,49e ) aufweist, und dass die Gegenelektrode der antiparallelen Diode durch die Halbleiterwannen (33 ) auf der Vorderseite gebildet ist. - IGBT nach Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Emittershortgebiet (
39 ) in den Randbereichen des IGBTs bis zum Chipende reicht bzw. reichen. - IGBT nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Randbereiche des IGBTs im Bereich des Hochvoltrands (
31 ) ein oder mehrere Emittergebiete (35 ) enthalten. - IGBT nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Emittershortgebiete (
49a ,49b ,49c ) vorgesehen sind. - IGBT nach Anspruch 4, dadurch gekennzeichnet, dass das wenigstens eine Emittergebiet (
35 ) zusammenhängend integriert ist und dass die Emittershortgebiete inselförmig integriert sind. - IGBT nach Anspruch 5, dadurch gekennzeichnet, dass die Emittershortgebiete (
49a ,49d ,49f ) streifenförmig integriert sind. - IGBT nach Anspruch 6, dadurch gekennzeichnet, dass die streifenförmigen Emittershortgebiete (
49f ) schräg zum Hochvoltrand (41f ) verlaufen. - IGBT nach Anspruch 6, dadurch gekennzeichnet, dass die Emittershortgebiete (
49a ) in Form ringförmiger Streifen integriert sind. - IGBT nach Anspruch 5, dadurch gekennzeichnet, dass die Emittershortgebiete (
49b ,49c ,49e ) punktförmig integriert sind. - IGBT nach Anspruch 9, dadurch gekennzeichnet, dass die Emittershortgebiete (
49b ) einen unter dem Hochvoltrand (31 ) liegenden Ring aus punktförmigen Inseln bilden. - IGBT nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das wenigstens eine Emittershortgebiet (
49d ,49e ) nicht justiert zu den Transistorzellen (36 ) integriert ist bzw. sind. - IGBT mit monolithisch integrierter antiparalleler Diode, bei dem auf der Vorderseite eines eine Innenzone bildenden Halbleitersubstrats (
32 ) Halbleiterwannen (33 ) eines ersten Leitungstyps (p) Transistorzellen (36 ) innerhalb eines umlaufenden Hochvoltrands (31 ) liegen, wobei die Halbleiterwannen mindestens überwiegend Transistorzellen (36 ) enthalten, und bei dem auf der Rückseite des Halbleitersubstrats (32 ) wenigstens ein Emittergebiet (35 ) des ersten Leitungstyps (p) angeordnet ist, wobei eine Elektrode der Diode in Form wenigstens eines der Ebene des wenigstens einen Emittergebiets (35 ) liegenden Emittershortgebiets (39 ,49a ,49b ,49c ,49d ,49e ) des zweiten Leitungstyps (n) gebildet ist, dadurch gekennzeichnet, dass die Emittergebiete (35 ) und das wenigstens eine Emittershortgebiet (39 ) weniger als 1 Mikrometer dick sind und die Emittergebiete (35 ) mit einer Dosis zwischen 1·1012 und 1·1015 cm–2 Ladungsträgern dotiert sind. - IGBT nach Anspruch 12, dadurch gekennzeichnet, dass die Lebensdauer der Minoritätsladungsträger im Halbleitersubstrat (
32 ) mindestens 10 μs beträgt. - IGBT nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Dicke der durch das Substrat (
32 ) gebildeten Innenzone kleiner als 200 μm ist. - IGBT nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Feldstoppgebiet (
34 ) des zweiten Leitungstyps zwischen dem Substrat (32 ) und dem wenigstens einen Emittergebiet (35 ) und dem wenigstes einen Emittershortgebiet integriert ist. - IGBT nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das die Innenzone bildende Substrat (
32 ) schwach dotiert und das bzw. die die Emittergebiet(e) (35 ) mit einer gegenüber der Innenzone wesentlich höheren Dotierungskonzentration stark dotiert ist. - IGBT nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das wenigstens eine Emittergebiet bei einer Temperatur unterhalb 600° C ausgeheilt ist.
- IGBT nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Leitungstyp der p-Leitungstyp und der zweite Leitungstyp der n-Leitungstyp ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10250575A DE10250575B4 (de) | 2002-10-30 | 2002-10-30 | IGBT mit monolithisch integrierter antiparalleler Diode |
US10/698,082 US7112868B2 (en) | 2002-10-30 | 2003-10-30 | IGBT with monolithic integrated antiparallel diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10250575A DE10250575B4 (de) | 2002-10-30 | 2002-10-30 | IGBT mit monolithisch integrierter antiparalleler Diode |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10250575A1 true DE10250575A1 (de) | 2004-05-19 |
DE10250575B4 DE10250575B4 (de) | 2010-04-15 |
Family
ID=32114969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10250575A Expired - Fee Related DE10250575B4 (de) | 2002-10-30 | 2002-10-30 | IGBT mit monolithisch integrierter antiparalleler Diode |
Country Status (2)
Country | Link |
---|---|
US (1) | US7112868B2 (de) |
DE (1) | DE10250575B4 (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005019178A1 (de) * | 2005-04-25 | 2006-11-02 | Infineon Technologies Ag | Halbleiterbauelement, insbesondere rückwärts leitender IGBT |
DE102005053487A1 (de) * | 2005-11-09 | 2007-05-31 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
DE102006050338A1 (de) * | 2006-10-25 | 2008-04-30 | Infineon Technologies Austria Ag | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off |
DE102004035788B4 (de) * | 2003-07-24 | 2010-04-08 | Mitsubishi Denki K.K. | Verfahren zum Herstellen eines Isolierschicht-Bipolartransistors mit eingebauter Freilaufdiode |
DE112007000010B4 (de) * | 2006-03-22 | 2013-02-07 | Denso Corporation | Halbleitervorrichtung mit IGBT-Zelle und Diodenzelle, sowie Verfahren zur Gestaltung hiervon |
DE102008045488B4 (de) * | 2007-09-28 | 2014-12-04 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102005063559B4 (de) * | 2005-11-09 | 2016-06-02 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
DE102022210413A1 (de) | 2022-09-30 | 2024-04-04 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zu dessen herstellung |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5055907B2 (ja) * | 2005-10-05 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
JP5034461B2 (ja) * | 2006-01-10 | 2012-09-26 | 株式会社デンソー | 半導体装置 |
JP5011748B2 (ja) * | 2006-02-24 | 2012-08-29 | 株式会社デンソー | 半導体装置 |
US7557386B2 (en) * | 2006-03-30 | 2009-07-07 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
EP2003694B1 (de) * | 2007-06-14 | 2011-11-23 | Denso Corporation | Halbleiterbauelement |
JP5560538B2 (ja) * | 2008-05-22 | 2014-07-30 | 富士電機株式会社 | 半導体装置の製造方法 |
EP2184781A1 (de) * | 2008-11-05 | 2010-05-12 | ABB Technology AG | Rückwärtsleitende Halbleitervorrichtung |
DK2249392T3 (da) * | 2009-04-29 | 2020-08-17 | Abb Power Grids Switzerland Ag | Omvendt ledende halvlederenhed |
US8564097B2 (en) | 2010-04-15 | 2013-10-22 | Sinopower Semiconductor, Inc. | Reverse conducting IGBT |
JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
WO2011157814A2 (en) | 2010-06-17 | 2011-12-22 | Abb Technology Ag | Power semiconductor device |
US9478646B2 (en) | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
US9111989B2 (en) | 2013-03-26 | 2015-08-18 | Infineon Technologies Austria Ag | Insulated gate bipolar transistor including emitter short regions |
US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
JP6565815B2 (ja) | 2016-07-21 | 2019-08-28 | 株式会社デンソー | 半導体装置 |
JP6565814B2 (ja) | 2016-07-21 | 2019-08-28 | 株式会社デンソー | 半導体装置 |
DE102018114375B4 (de) * | 2018-06-15 | 2024-06-13 | Infineon Technologies Ag | Leistungselektronikanordnung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
DE58909474D1 (de) * | 1988-02-24 | 1995-11-30 | Siemens Ag | Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors. |
EP0409010A1 (de) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiterbauelement |
US5284780A (en) * | 1989-09-28 | 1994-02-08 | Siemens Aktiengesellschaft | Method for increasing the electric strength of a multi-layer semiconductor component |
US5141889A (en) * | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
US5475243A (en) * | 1991-07-02 | 1995-12-12 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT and a current-regenerative diode |
KR970054363A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법 |
JP2001508945A (ja) * | 1997-01-31 | 2001-07-03 | シーメンス アクチエンゲゼルシヤフト | 非対称サイリスタ |
JP4198251B2 (ja) * | 1999-01-07 | 2008-12-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
DE69930715T2 (de) * | 1999-01-25 | 2007-03-29 | Stmicroelectronics S.R.L., Agrate Brianza | Elektronische Halbleiterleistung mit integrierter Diode |
JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
-
2002
- 2002-10-30 DE DE10250575A patent/DE10250575B4/de not_active Expired - Fee Related
-
2003
- 2003-10-30 US US10/698,082 patent/US7112868B2/en not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004035788B4 (de) * | 2003-07-24 | 2010-04-08 | Mitsubishi Denki K.K. | Verfahren zum Herstellen eines Isolierschicht-Bipolartransistors mit eingebauter Freilaufdiode |
US7750365B2 (en) | 2003-07-24 | 2010-07-06 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with built-in freewheeling diode |
DE102005019178A1 (de) * | 2005-04-25 | 2006-11-02 | Infineon Technologies Ag | Halbleiterbauelement, insbesondere rückwärts leitender IGBT |
DE102005053487B4 (de) * | 2005-11-09 | 2011-06-09 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
US7470952B2 (en) | 2005-11-09 | 2008-12-30 | Infineon Technologies Ag | Power IGBT with increased robustness |
DE102005053487A1 (de) * | 2005-11-09 | 2007-05-31 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
DE102005063559B4 (de) * | 2005-11-09 | 2016-06-02 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
DE112007000010B4 (de) * | 2006-03-22 | 2013-02-07 | Denso Corporation | Halbleitervorrichtung mit IGBT-Zelle und Diodenzelle, sowie Verfahren zur Gestaltung hiervon |
DE102006050338A1 (de) * | 2006-10-25 | 2008-04-30 | Infineon Technologies Austria Ag | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off |
DE102006050338B4 (de) * | 2006-10-25 | 2011-12-29 | Infineon Technologies Austria Ag | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off |
US8344415B2 (en) | 2006-10-25 | 2013-01-01 | Infineon Technologies Austria Ag | Semiconductor component |
US8860133B2 (en) | 2006-10-25 | 2014-10-14 | Infineon Technologies Austria Ag | Semiconductor component |
US9312334B2 (en) | 2006-10-25 | 2016-04-12 | Infineon Technologies Austria Ag | Semiconductor component |
DE102008045488B4 (de) * | 2007-09-28 | 2014-12-04 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102022210413A1 (de) | 2022-09-30 | 2024-04-04 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zu dessen herstellung |
Also Published As
Publication number | Publication date |
---|---|
US7112868B2 (en) | 2006-09-26 |
DE10250575B4 (de) | 2010-04-15 |
US20040144992A1 (en) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10250575B4 (de) | IGBT mit monolithisch integrierter antiparalleler Diode | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE10259373B4 (de) | Überstromfeste Schottkydiode mit niedrigem Sperrstrom | |
DE3689680T2 (de) | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren. | |
EP1320133B1 (de) | IGBT mit Trench-Gate-Struktur | |
DE102012104503B4 (de) | Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung | |
DE102005049799A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
EP0929910A1 (de) | Vertikaler leistungs-mosfet | |
EP0987766A1 (de) | Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
EP0507974B1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement | |
EP1097482B1 (de) | J-fet-halbleiteranordnung | |
DE4121375A1 (de) | Abschaltbares leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung | |
EP1092238A1 (de) | Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente | |
DE19534388B4 (de) | IGBT-Transistorbauteil | |
DE2753320C2 (de) | Thyristor | |
DE102006002438A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE2852402A1 (de) | Lateral-halbleiterbauelement | |
EP0559945B1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DE69520281T2 (de) | Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand | |
DE69318346T2 (de) | Schutzdiode für ein vertikales Halbleiterbauelement | |
DE102005029263A1 (de) | Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit | |
EP0600241A2 (de) | MOS-gesteuerte Diode | |
DE3924930A1 (de) | Mos halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |