DE10246949A1 - Verbesserte Trench-Isolation und Herstellungsverfahren - Google Patents

Verbesserte Trench-Isolation und Herstellungsverfahren Download PDF

Info

Publication number
DE10246949A1
DE10246949A1 DE10246949A DE10246949A DE10246949A1 DE 10246949 A1 DE10246949 A1 DE 10246949A1 DE 10246949 A DE10246949 A DE 10246949A DE 10246949 A DE10246949 A DE 10246949A DE 10246949 A1 DE10246949 A1 DE 10246949A1
Authority
DE
Germany
Prior art keywords
trench
layers
layer
filling
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10246949A
Other languages
English (en)
Other versions
DE10246949B4 (de
Inventor
Ralf Lerner
Uwe Eckoldt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE10246949A priority Critical patent/DE10246949B4/de
Priority to EP03757692A priority patent/EP1554751A1/de
Priority to AU2003273747A priority patent/AU2003273747A1/en
Priority to US10/530,343 priority patent/US7271074B2/en
Priority to PCT/DE2003/003332 priority patent/WO2004034462A1/de
Priority to DE10393917T priority patent/DE10393917D2/de
Publication of DE10246949A1 publication Critical patent/DE10246949A1/de
Application granted granted Critical
Publication of DE10246949B4 publication Critical patent/DE10246949B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Es wird eine Schichtenanordnung innerhalb eines Isoliergrabens (Trench-Isolation) für Schaltkreise zur elektrischen Isolation von Hochspannungsleistungsbauelementen von auf demselben Chip integrierten Niederspannungslogikelementen angegeben und die Herstellung derselben beschrieben. Damit wird die Spannungsfestigkeit für hohe Spannungen verbessert und es werden Fehlereinflüsse durch Substratscheibenverbiegungen verhindert.

Description

  • Die Erfindung betrifft eine Grabenstruktur zur Isolation von Hochspannungsleistungsbauelementen die auf ein und demselben Schaltkreis mit Niederspannungslogikelementen integriert sind (Trench-Isolation).
  • Zur Integration von Niederspannungslogikelementen und Hochspannungsleistungselementen in ein und demselben Siliziumschaltkreis ist es nötig, Chipbereiche mit unterschiedlichen Potentialen voneinander zu isolieren. Eine Möglichkeit dazu ist die sogenannte dielektrische Trench-Isolation. Dabei wird zunächst eine vertikal wirkende Isolation zwischen Bauelement und Substrat durch eine vergrabene Schicht, die üblicherweise aus Siliziumoxid (SiO2) besteht, realisiert. (Prinzipiell sind auch andere Isolatorschichten denkbar.) Später im Prozeß wird die lateral wirksame Isolation durch Erzeugung eines Grabens – im einfachsten Fall durch Ätzen -, der bis auf bzw. in die vergrabene isolierende Schicht reicht und anschließend mit Isoliermaterial wieder aufgefüllt wird, hergestellt. Aus den EP 1 184 902 A1 und EP 1 220 312 A1 sind Grabenstrukturen bekannt, bei denen nur ein Teil des Grabens durch Isoliermaterial aufgefüllt ist, wobei das restliche Volumen mit Füllschichten, die auch elektrisch leitfähig sein können, versehen ist, z.B. mit Polysilizium. Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der üblicherweise verwendeten Materialien, wie Siliziumaktivschicht, SiO2 als Isolator und Polysilizium als Füllschicht, kann die Dicke der Isolierschicht nicht beliebig groß sein. Bedingt durch die unterschiedliche thermische Ausdehnung käme es sonst zu einer inakzeptablen Verbiegung der Siliziumscheibe, die deren Prozessierbarkeit entscheidend beeinträchtigen würde, bzw. unmöglich werden ließ.
  • Aus diesen Gründen ist die Dicke der isolierenden Schicht in den Gräben begrenzt. Zur Erzielung hoher Spannungsfestigkeiten ist es daher üblich, mehrere Isolationsgräben nebeneinander – quasi in Serie – zu verwenden. Dazu wird entsprechend mehr Platz benötigt. Auch die Struktur der Seitenwände des Grabens haben neben Art, Dicke und Homogenität der Isolationsschicht Einfluß auf die erreichbare laterale elektrische Durchbruchspannung. Siliziumspitzen und -ecken müssen vermieden werden, da diese zu Feldstärkeüberhöhungen führen und somit das Isolationsvermögen des Trenches herabsetzen.
  • Zweck der Erfindung ist die Einsparung von teurer Chipfläche durch Verringerung der Gesamtbreite das Isoliergrabensystems bei gleichzeitig großer Zuverlässigkeit der lateralen Trench-Isolation gegenüber hohen Spannungen.
    •
  • Es ist Aufgabe der Erfindung eine Schichtenanordnung im Isoliergraben anzugeben, welche eine erhöhte Isolierfestigkeit aufweist und die geschilderten Nachteile der Scheibenverbiegung umgeht.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß in einem verbreiterten Graben eine alternierende Folge von mehreren Isolatorschichten und Füllschichten angeordnet wird, wobei die Füllschichten in ihrer Zusammensetzung so gewählt werden, daß sich für den Grabenbereich gemittelt über alle Schichten in der Summe eine thermische Ausdehnung nahe der des Siliziums ergibt. Damit wird die unerwünschte Verbiegung der Substratscheibe verhindert, womit auch die Gefahr der Generation von Kristalldefekten verringert bzw. verhindert wird, was einer Ausbeuteerhöhung gleichkommt. Die in der Summe dickeren Isolatorschichten führen zu einer deutlichen Erhöhung der Durchbruchspannung. Es hat sich gezeigt, daß auch vorhandene Unebenheiten der Siliziumgrabenseitenwände keinen signifikanten Einfluß auf die Durchbruchspannung mehr haben.
  • Bei der Herstellung eines erfindungsgemäßen Isoliergrabens wird beispielsweise so vorgegangen, daß zunächst der Graben unter Zuhilfenahme einer strukturierten Fotolackschicht durch Plasmaätzen erzeugt wird. Es folgt das Einbringen einer ersten isolierenden Schicht, z.B. aus SiO2, durch CVD-Verfahren oder durch thermische Oxidation. Danach wird die erste Füllschicht, z.B. auch mittels CVD-Verfahren, abgeschieden. Nun muß die Füllschicht am Boden des Grabens entfernt werden. Damit wird ein leitfähiger Kanal am Grabenboden verhindert, der die nachfolgenden Isolierschichten kurzschließen würde. Das kann z.B. durch ein übliches anisotrop angreifendes Ätzverfahren gut erreicht werden. Zweckmäßigerweise kann dabei die Füllschicht auf der Oberfläche der Siliziumscheibe mit entfernt werden. Durch eine weitere Oxidschichtabscheidung wird dann die zweite Isolierschicht aufgebracht. Diese kann bei Verwendung einer Polysilziumschicht als erste Füllschicht auch durch thermische Oxidation des Polysiliziums hergestellt werden. Diese Oxidschicht kann auch als Stoppschicht für die abschließende Oberflächeneinebenung, bzw. -glättung nach dem Einbringen der zweiten Füllschicht benutzt werden. Wenn sie infolge des Abtragsprozesses beim Glätten erreicht wird, erfolgt ein starker Rückgang der Ätzrate. Nach dem Planarisierungsschritt kann zum Schluß diese zweite Isolationsoxidschicht auf dem üblichen Weg entfernt werden.
    •
  • Das erfindungsgemäße Vorgehen soll anhand von schematischen Skizzen näher erläutert werden.
  • Es bedeuten:
  • l einen Querschnitt durch eine bekannte Isoliergrabenanordnung,
  • 2 einen Querschnitt durch einen erfindungsgemäßen Isoliergrabenaufbau im Stadium nach dem Einbringen der ersten Füllschicht,
  • 3 einen Querschnitt durch einen erfindungsgemäßen Isoliergrabenaufbau im Stadium nach dem Einbringen der zweiten Isolierschicht,
  • 4 einen Querschnitt durch einen erfindungsgemäßen Isoliergrabenaufbau im Stadium nach dem Einbringen der zweiten Füllschicht,
  • 5 einen Querschnitt durch einen erfindungsgemäßen Isoliergrabenaufbau im Stadium nach der Planarisierung.
  • Die Figuren sind selbsterklärend und bedürfen keiner weiteren Erläuterung.
    • 1
    1:
    Substratscheibe, z.B. Silizium
    2:
    Vergrabene elektrisch isolierende Schicht, z.B. SiO2,
    "Buried Oxide (Box)"
    3:
    Aktive Siliziumschicht, "Devicewafer"
    4:
    Elektrisch isolierende Schicht
    5:
    Füllschicht
    6:
    Aktiver Siliziumbereich auf Potential 1
    7:
    Aktiver Siliziumbereich auf Potential 2
    8:
    Isolierender Graben ( "Trench" )
    2
    1:
    Substratscheibe, z.B. Silizium
    2:
    Vergrabene elektrisch isolierende Schicht, z.B. SiO2,
    "Buried Oxide (Box)"
    3:
    Aktive Siliziumschicht, "Devicewafer"
    4:
    Erste elektrisch isolierende Schicht
    5:
    Erste Füllschicht
    6:
    Aktiver Siliziumbereich auf Potential 1
    7:
    Aktiver Siliziumbereich auf Potential 2
    3
    1:
    Substratscheibe, z.B. Silizium
    2:
    Vergrabene elektrisch isolierende Schicht, z.B. SiO2,
    "Buried Oxide (Box)"
    3:
    Aktive Siliziumschicht, "Devicewafer"
    4:
    Erste elektrisch isolierende Schicht
    5:
    Erste Füllschicht
    6:
    Aktiver Siliziumbereich auf Potential 1
    7:
    Aktiver Siliziumbereich auf Potential 2
    9:
    zweite elektrisch isolierende Schicht
    4
    1:
    Substratscheibe, z.B. Silizium
    2:
    Vergrabene elektrisch isolierende Schicht, z.B. SiO2,
    "Buried Oxide (Box)"
    3:
    Aktive Siliziumschicht, "Devicewafer"
    6:
    Aktiver Siliziumbereich auf Potential 1
    7:
    Aktiver Siliziumbereich auf Potential 2
    9:
    Zweite elektrisch isolierende Schicht
    10:
    Zweite Füllschicht
    11:
    Oberfläche, durch zweite Füllschicht gebildet
    5
    1:
    Substratscheibe, z.B. Silizium
    2:
    Vergrabene elektrisch isolierende Schicht, z.B. SiO2,
    "Buried Oxide (Box)"
    3:
    Aktive Siliziumschicht, "Devicewafer"
    4:
    Elektrisch isolierende Schicht
    5:
    Erste Füllschicht
    6:
    Aktiver Siliziumbereich auf Potential 1
    7:
    Aktiver Siliziumbereich auf Potential 2
    10:
    Zweite elektrisch isolierende Schicht
    11:
    Zweite Füllschicht

Claims (7)

  1. Isolationsgraben zur elektrischen Isolation von Hochspannungsleistungselementen, die gemeinsam mit Niederspannungslogikelementen in ein und demselben Siliziumschaltkreis integriert sind (Trench-Isolation), wobei der Graben zu einem Teil mit elektrisch isolierendem Material und zum anderen Teil mit einem Füllmaterial, das auch elektrisch nicht hochisolierend sein kann (Füllschichten), gefüllt ist und bis auf bzw. in eine vertikal verlaufende elektrisch isolierende Schicht reicht, dadurch gekennzeichnet, daß im Graben mit Ausrichtung parallel zu den Grabenwänden eine alternierende Reihe von sich abwechselnden elektrisch isolierenden Schichten (Isolierschichten) und Füllschichten) vorhanden ist, und die Füllschichten so zusammengesetzt sind, daß in der Summe über alle im Graben befindlichen Schichten der thermische Ausdehungskoeffizient des Substratmaterials derart angenähert ist, daß eine schädliche Verbiegung der Substratscheibe nicht auftritt.
  2. Isolationsgraben nach Anspruch 1, dadurch gekennzeichnet, daß die Isolatorschichten Siliziumoxidschichten sind.
  3. Isolationsgraben nach Anspruch 1, dadurch gekennzeichnet, daß die Füllschichten in ihrer Grundsubstanz aus Polysilizium bestehen.
  4. Verfahren zur Herstellung eines Isolationsgrabens zur elektrischen Isolation von Hochspannungsleistungselementen, die gemeinsam mit Niederspannungslogikelementen in ein und demselben Siliziumschaltkreis integriert sind (Trenchisolation), wobei der Graben zu einem Teil mit elektrisch isolierendem Material und zum anderen Teil mit einem Füllmaterial, das auch elektrisch nicht hochisolierend sein kann (Füllschichten) gefüllt ist und bis auf, bzw. in eine vertikal verlaufende elektrisch isolierende Schicht reicht, dadurch gekennzeichnet, daß nach der Abscheidung einer ersten die Grabenwandungen bedeckenden Isolatorschicht eine erste Füllschicht eingebracht und so begrenzt wird, daß diese auf dem Grabenboden nicht vorhanden ist, daß danach eine zweite Isolatorschicht und dieser folgend eine zweite Füllschicht eingebracht wird und je nach der Höhe der zu isolierenden Spannung in der Folge so weiter verfahren wird, bis der Graben voll gefüllt ist, wonach eine Einebnung und Glättung (Planarisierung) der Grabenoberfläche vorgenommen wird, wobei die zuletzt aufgebrachte Isolatorschicht als sogen. Stoppschicht Verwendung finden kann.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Isolatorschichten Siliziumoxidschichten aufgebracht werden.
  6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Füllschichten Schichten eingebracht werden, die in ihrer Grundsubstanz aus Polysilizium bestehen.
  7. Verfahren nach den Ansprüchen 4, 5 und 6, dadurch gekennzeichnet, daß die Isolatorschichten durch Oxidation der in der Grundsubstanz aus Polysilizium bestehenden Füllschichten erzeugt werden.
DE10246949A 2002-10-08 2002-10-08 Verbesserte Trench-Isolation und Herstellungsverfahren Expired - Fee Related DE10246949B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10246949A DE10246949B4 (de) 2002-10-08 2002-10-08 Verbesserte Trench-Isolation und Herstellungsverfahren
EP03757692A EP1554751A1 (de) 2002-10-08 2003-10-08 Trenchisolation in substratscheiben mit logik- und leistungshalbleitern
AU2003273747A AU2003273747A1 (en) 2002-10-08 2003-10-08 Trench insulation in substrate disks comprising logic semiconductors and power semiconductors
US10/530,343 US7271074B2 (en) 2002-10-08 2003-10-08 Trench insulation in substrate disks comprising logic semiconductors and power semiconductors
PCT/DE2003/003332 WO2004034462A1 (de) 2002-10-08 2003-10-08 Trenchisolation in substratscheiben mit logik- und leistungshalbleitern
DE10393917T DE10393917D2 (de) 2002-10-08 2003-10-08 Trenchisolation in Substratscheiben mit Logik- und Leistungshalbleitern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10246949A DE10246949B4 (de) 2002-10-08 2002-10-08 Verbesserte Trench-Isolation und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE10246949A1 true DE10246949A1 (de) 2004-04-22
DE10246949B4 DE10246949B4 (de) 2012-06-28

Family

ID=32038344

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10246949A Expired - Fee Related DE10246949B4 (de) 2002-10-08 2002-10-08 Verbesserte Trench-Isolation und Herstellungsverfahren
DE10393917T Expired - Lifetime DE10393917D2 (de) 2002-10-08 2003-10-08 Trenchisolation in Substratscheiben mit Logik- und Leistungshalbleitern

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10393917T Expired - Lifetime DE10393917D2 (de) 2002-10-08 2003-10-08 Trenchisolation in Substratscheiben mit Logik- und Leistungshalbleitern

Country Status (5)

Country Link
US (1) US7271074B2 (de)
EP (1) EP1554751A1 (de)
AU (1) AU2003273747A1 (de)
DE (2) DE10246949B4 (de)
WO (1) WO2004034462A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
DE102006031539B4 (de) 2006-07-07 2011-09-29 Infineon Technologies Austria Ag Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
US7705440B2 (en) * 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
KR100971532B1 (ko) * 2008-05-27 2010-07-21 삼성전자주식회사 구동 트랜지스터를 포함하는 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624463A (en) * 1969-10-17 1971-11-30 Motorola Inc Method of and apparatus for indicating semiconductor island thickness and for increasing isolation and decreasing capacity between islands
US4079506A (en) * 1974-12-11 1978-03-21 Hitachi, Ltd. Method of preparing a dielectric-isolated substrate for semiconductor integrated circuitries
US4173674A (en) * 1975-05-12 1979-11-06 Hitachi, Ltd. Dielectric insulator separated substrate for semiconductor integrated circuits
US4310965A (en) * 1979-04-13 1982-01-19 Hitachi, Ltd. Process for producing a dielectric insulator separated substrate
EP1184902A1 (de) * 2000-08-31 2002-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871689A (en) * 1987-11-17 1989-10-03 Motorola Inc. Multilayer trench isolation process and structure
JPH0775245B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
JPH07505013A (ja) * 1991-11-15 1995-06-01 アナログ・デバイセズ・インコーポレイテッド 絶縁体を充填した深いトレンチを半導体基板に製作する方法
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
EP0635884A1 (de) * 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US6362064B2 (en) * 1998-04-21 2002-03-26 National Semiconductor Corporation Elimination of walkout in high voltage trench isolated devices
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP4083502B2 (ja) * 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物
TWI230432B (en) * 2003-05-05 2005-04-01 Nanya Technology Corp Method for improving sneakage at shallow trench isolation and STI structure thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624463A (en) * 1969-10-17 1971-11-30 Motorola Inc Method of and apparatus for indicating semiconductor island thickness and for increasing isolation and decreasing capacity between islands
US4079506A (en) * 1974-12-11 1978-03-21 Hitachi, Ltd. Method of preparing a dielectric-isolated substrate for semiconductor integrated circuitries
US4173674A (en) * 1975-05-12 1979-11-06 Hitachi, Ltd. Dielectric insulator separated substrate for semiconductor integrated circuits
US4310965A (en) * 1979-04-13 1982-01-19 Hitachi, Ltd. Process for producing a dielectric insulator separated substrate
EP1184902A1 (de) * 2000-08-31 2002-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne

Also Published As

Publication number Publication date
US20070105338A1 (en) 2007-05-10
WO2004034462A1 (de) 2004-04-22
EP1554751A1 (de) 2005-07-20
DE10393917D2 (de) 2005-08-25
US7271074B2 (en) 2007-09-18
DE10246949B4 (de) 2012-06-28
AU2003273747A1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3855469T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Gräben als Isolationszonen
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE19929684A1 (de) Von einem Schmalkanaleffekt freier Transistor und Verfahren für dessen Ausbildung durch Verwendung einer in die Flachgrabenisolation eingebetteten, leitenden Abschirmung
EP0714129A2 (de) Halbleiterbauelement
DE10014660A1 (de) Halbleiteranordnung
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE102017130683B4 (de) Kontaktloch und Verfahren zum Herstellen des Kontaktlochs
DE10246949B4 (de) Verbesserte Trench-Isolation und Herstellungsverfahren
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung
DE19651982A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
EP1334515B1 (de) Verfahren zur herstellung eines integrierten halbleiter-bauelements
EP0838089B1 (de) Integrierte schaltungsanordnung mit mindestens zwei gegeneinander isolierten bauelementen und verfahren zu deren herstellung
DE102004017073B4 (de) Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten
DE102015202764B4 (de) Verfahren zur Herstellung einer Graben-Halbleitervorrichtung mit einem Isolierblock in einem Halbleitergraben und Halbleitervorrichtung
DE19960563A1 (de) Halbleiterstruktur und entsprechendes Herstellungsverfahren
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE112018000744B4 (de) Kondensatorstruktur mit einer erweiterten dielektrischen schicht und verfahren zum ausbilden einer kondensatorstruktur
DE102004004942A1 (de) Passivierung isolierender Trenngräben von integrierten Schaltungen
DE19944306B4 (de) Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung
WO2002095820A2 (de) Hohlraumstruktur in einer integrierten schaltung
DE10146146B4 (de) Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021760000

Ipc: H01L0021762000

Effective date: 20120216

R020 Patent grant now final

Effective date: 20120929

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee