DE10245575A1 - Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions - Google Patents

Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions Download PDF

Info

Publication number
DE10245575A1
DE10245575A1 DE2002145575 DE10245575A DE10245575A1 DE 10245575 A1 DE10245575 A1 DE 10245575A1 DE 2002145575 DE2002145575 DE 2002145575 DE 10245575 A DE10245575 A DE 10245575A DE 10245575 A1 DE10245575 A1 DE 10245575A1
Authority
DE
Germany
Prior art keywords
doping
field effect
effect transistor
contact regions
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002145575
Other languages
German (de)
Inventor
Frank Dr. Wirbeleit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IDT Europe GmbH
Original Assignee
Zentrum Mikroelektronik Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden GmbH filed Critical Zentrum Mikroelektronik Dresden GmbH
Priority to DE2002145575 priority Critical patent/DE10245575A1/en
Priority to DE10252882A priority patent/DE10252882A1/en
Publication of DE10245575A1 publication Critical patent/DE10245575A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Below the channel region (8) of the field effect transistor, a doped island (6) is located. Compared with the channel region, this has an opposite conductivity and is separate from the contact regions. An Independent claim is included for the method of manufacture.

Description

Die Erfindung betrifft einen Feldeffekttransistor, bestehend aus einem Halbleitersubstrat geringer Ladungsträgerdichte und zumindest zwei bis zur Substratoberfläche reichenden Kontaktregionen, die in das Halbleitersubstrat oder in ein wiederum in dieses Halbleitersubstrat dotiertes Gebiet mit vergleichbar geringer Ladungsträgerdichte dotiert sind, wobei die Kontaktregionen, die im Vergleich zu dem umgebenden Material eine hohe Ladungsträgerdichte und zu dem umgebenden Material entgegengesetzt gepolte Ladungsträger aufweisen, mit jeweils einer Elektrode kontaktiert sind und der Zwischenraum zwischen den Kontaktregionen auf der Substratoberseite zur Erzeugung eines in seiner Leitfähigkeit steuerbaren Kanals zwischen den Kontaktregion mit einer Gate-Isolation versehen ist, die mit einer Gate-Elektrode kontaktiert ist.The invention relates to a field effect transistor, consisting of a semiconductor substrate with low carrier density and at least two contact regions reaching to the substrate surface, which in the semiconductor substrate or in turn in this semiconductor substrate doped area with a comparably low charge carrier density are doped, the contact regions compared to the surrounding material a high charge carrier density and to the surrounding Have material of opposite polarity, with each an electrode are contacted and the space between the Contact regions on the top of the substrate to produce an in its conductivity controllable channel between the contact region with a gate insulation is provided, which is contacted with a gate electrode.

Die Erfindung betrifft ebenso ein Verfahren zur Herstellung des Feldeffekttransistors, in dem ein Bereich des Halbleitersubstrates in der Größe des Feldeffekttransistors mittels einer Maskierungstechnik und mittels Dotierungsverfahren mit einer Gate-Isolationen und zwei hochdotierten Kontaktregionen versehen wird und durch Aufdampfen und Ätzen einer Metallschicht Verbindungen zwischen diesen hochdotierten Kontaktregionen sowie elektrische Kontakte an diesen sowie an der Gate-Isolation hergestellt werden.The invention also relates to a Method of manufacturing the field effect transistor in which an area of the semiconductor substrate in the size of the field effect transistor using a masking technique and using a doping process with a gate insulation and two highly doped contact regions is provided and by vapor deposition and etching of a metal layer connections between these highly doped contact regions as well as electrical contacts be produced on these as well as on the gate insulation.

Für die Dotierung selbst sind verschiedene Verfahren bekannt.For Different methods are known for the doping itself.

Während bei dem Diffundieren ein Gas des Dotierstoffes über das mit der Maske überzogene Halbleitersubstrat strömt und sich an der Substratoberfläche zersetzt, so dass die Dotieratome an den maskenfreien Stellen in das Halbleitersubstrat diffundieren können, werden bei der Implantation die ionisierten Dotieratome zum Halbleitersubstrat beschleunigt und dringen an den maskenfreien Stellen ein. Das Dotierungsprofil wird bei dem Diffundieren über die Dotierstoffkonzentration und die Temperatur sowie bei der Implantation über die Geschwindigkeit der Dotierionen mittels Beschleunigungsspannung und den Ionenstrom gesteuert.While during the diffusion a gas of the dopant over the semiconductor substrate coated with the mask flows and on the substrate surface decomposes so that the doping atoms in the mask-free areas can diffuse the semiconductor substrate during implantation accelerates the ionized doping atoms to the semiconductor substrate and penetrate the mask-free areas. The doping profile is diffusing over the dopant concentration and the temperature as well as during implantation via the Velocity of the doping ions by means of acceleration voltage and controlled the ion current.

Feldeffekttransistoren sind, je nach Anlage des Kanals in den Ausführungen als Anreicherungs- und Verarmungstyp bekannt. Der Anreicherungstyp weist, unabhängig von der gewählten Form der Dotierung und damit vorhandenen Art der Ladungsträger, ohne Spannung an der Steuerelektrode einen hochohmigen Kanal zwischen den Kontaktregionen auf, da der Kanal durch das undotierte Halbleitersubstrat mit geringer Ladungsträgerdichte bzw. ein implantiertes Gebiet vergleichbarer elektrischer Leitfähigkeit gebildet wird. Mit steigender Steuerspannung sinkt, ab einem bestimmten Schwellwert der Steuerspannung, der Kanalwiderstand. Das elektrische Feld, das sich an der Steuerelektrode aufbaut, bewirkt die Verschiebung der Minoritätsladungsträger in der Raumladungszone unter der Gate-Isolation und zwischen den Kontaktregionen, bis deren Konzentration die Konzentration der Majoritätsladungsträger übersteigt und ein Stromfluss in dem Kanal zwischen den beiden Kontaktregionen einsetzt. Die Übertragungskennlinie, die den Stromfluss zwischen den Elektroden, welche an den beiden hochdotierten Kontaktregionen angeschlossen sind, über den Kanal in Abhängigkeit von der Steuerspannung darstellt, ist ab der Schwellspannung nahezu eine gleichmäßig ansteigende Gerade.Field effect transistors are, depending on Installation of the channel in the versions known as an enrichment and depletion type. The enrichment type indicates independently from the chosen one Form of doping and thus existing type of charge carrier, without Voltage at the control electrode between a high-resistance channel the contact regions since the channel passes through the undoped semiconductor substrate with low charge density or an implanted area of comparable electrical conductivity is formed. As the control voltage increases, it drops from a certain one Threshold of the control voltage, the channel resistance. The electric field that builds up on the control electrode causes the shift the minority charge carrier in the Space charge zone under the gate insulation and between the contact regions, until their concentration exceeds the concentration of the majority carriers and a current flow in the channel between the two contact regions starts. The transmission characteristic, which the current flow between the electrodes, which at the two highly doped contact regions are connected via the Channel depending represents from the control voltage, is almost from the threshold voltage a steadily increasing Just.

Im Verarmungstyp ist der Kanal analog den Kontaktregionen dotiert, so dass in dem Kanal ohne Steuerspannung ein definierter, von 0 verschiedener Stromfluss zu messen ist, der mit zu nehmender Steuerspannung bis zu einer bestimmten Wert stetig sinkt, da infolge des elektrischen Feldes an der Steuerelektrode Ladungsträgerverschiebungen im Halbleitersubstrat erfolgen, die die Leitfähigkeit im Kanal herabsetzen. Die Übertragungskennlinie ist eine nahezu gleichmäßig abfallende Gerade.In the depletion type, the channel is analog doped the contact regions so that in the channel without control voltage a defined, non-zero current flow is to be measured, the decreases steadily with increasing control voltage up to a certain value, there due to the electric field at the control electrode charge carrier shifts in the semiconductor substrate, which reduce the conductivity in the channel. The transmission characteristic is an almost evenly falling one Just.

Unabhängig von der Ausführung des Feldeffekttransistors ist auf Grund dieser Übertragungskennlinien durch ihn als digitales Schaltelement in integrierten Schaltungen stets nur ein Schaltungszustand zu realisieren, so dass für jeden weiteren Schaltungszustand ein weiterer Transistor notwendig ist. Diese Tatsache wirkt sich sehr nachteilig auf die Größe und Taktzeiten der integrierten Schaltungen, vor allem bei komplizierten Schaltungen aus.Regardless of the execution of the Field effect transistor is due to these transmission characteristics always as a digital switching element in integrated circuits to realize only one circuit state, so that for everyone further circuit state, another transistor is necessary. This fact has a very negative effect on the size and cycle times of the integrated circuits, especially in the case of complicated circuits out.

Komplexere Schaltzustände infolge unsteter Übertragungskennlinien sind bei Feldeffekttransistoren und ähnlich aufgebauten, auf der Basis von Gallium/Arsen-Strukturen arbeitenden Transistoren bekannt, die mit Ladungsträgerschichten im Bereich einiger Nanometer arbeiten und die Wechselwirkungen von Kernund Elektronenspins in diesen Nanostrukturen ausnutzen. Derartige Quanten- oder Spintransistoren arbeiten nur bei tiefen Temperaturen und stellen sehr hohe Anforderungen an die Reinheit und Regelmäßigkeit der Schichtstrukturen, was erheblichen technologischen Aufwand bedingt. Ein weiterer Nachteil dieser Transistoren ist die Störanfälligkeit des Übertragungsverhaltens gegenüber äußeren Einflüssen.More complex switching states as a result variable transmission characteristics are with field effect transistors and similarly constructed, on the Based on transistors working with gallium / arsenic structures, the one with charge carrier layers work in the range of a few nanometers and the interactions of Exploit nuclear and electron spins in these nanostructures. such Quantum or spin transistors only work at low temperatures and place very high demands on purity and regularity the layer structures, which requires considerable technological effort. Another disadvantage of these transistors is that the transmission behavior is susceptible to interference against external influences.

Der Erfindung liegt demzufolge die Aufgabe zugrunde, mit einem Feldeffekttransistor, der über ein, gegenüber den bekannten Feldeffekttransistoren, komplexeres, stabiles Übertragungsverhalten verfügt, die Anwendungsbreite der Feldeffekttransistoren zu erhöhen und den Aufwand bekannter elektronischer Schaltungsanordnungen zu minimieren, wobei die Herstellung dieses Feldeffekttransistors in das bestehende Technologieniveau integrierbar ist.The invention is therefore the Based on the task, with a field effect transistor that has a across from the well-known field effect transistors, more complex, stable transmission behavior that To increase the field of application of the field effect transistors and to minimize the effort of known electronic circuit arrangements, wherein the production of this field effect transistor in the existing technology level can be integrated.

Anordnungsseitig wird die Aufgabe erfindungsgemäß dadurch gelöst, dass unter dem Bereich des Kanals des Feldeffekttransistors eine Dotierinsel als ein im Vergleich zum Bereich des Kanals entgegengesetzt leitfähiges Gebiet, von den Kontaktregionen getrennt angeordnet ist.The task on the arrangement side according to the invention solved, that under the area of the channel of the field effect transistor a Doping island as opposed to the area of the channel conductive Area separated from the contact regions.

Dieser Feldeffekttransistor verhält sich bei dem Anlegen einer kleinen Steuerspannung an die Steuerelektrode zunächst wie ein Feldeffekttransistor ohne Dotierinsel, d.h. der Stromfluss im Kanal steigt ab einer Schwellspannung mit zunehmender Steuerspannung stetig an. Ab einem bestimmten Betrag der Steuerspannung erhöht sich der Kanalwiderstand im Kanal, da unter Einfluss des elektrischen Feldes in der Dotierinsel Ladungsträgerverschiebungen stattfinden, die wiederum die Ladungsträgerverteilung im Kanal beeinflusst und gemeinsam mit dem elektrischen Feld der Steuerelektrode die elektrische Leitfähigkeit im Kanal herabsetzt. In diesem Abschnitt weist die Übertragungskennlinie einen annähernd geradlinigen Abfall der Stromstärke mit zunehmender Steuerspannung auf. Erst durch eine weiter ansteigende Steuerspannung können Ladungsträger aus dem Bereich unterhalb der Dotierinsel zum Anstieg des Stromflusses zwischen den Kontaktregionen beitragen, indem durch die Ladungsträgerverschiebung in der Dotierinsel die Ladungsträgerverteilung auch in diesem Bereich beeinflusst und die elektrische Leitfähigkeit erhöht wird. Somit geht der Feldeffekttransistor wieder in das bekannte Übertragungsverhalten über. Eine derartige Übertragungskennlinie mit wechselndem positivem und negativem Anstieg tritt mit Vorhandensein der Dotierinsel sowohl bei den bekannten Anreicherungs- als auch Verarmungstypen auf, wobei Anstieg und Abfall der Stromstärke sich im Vergleich der beiden Feldeffekttransistortypen unabhängig von der Art der Dotierung gegensätzlich verhalten. Sie ermöglicht die Realisierung mehrerer Schaltzustände durch einen Transistor.This field effect transistor behaves when a small control voltage is applied to the control electrode first like a field effect transistor without doping island, i.e. the current flow in the channel increases from a threshold voltage with increasing control voltage steadily on. Above a certain amount of control voltage increases the channel resistance in the channel, as influenced by the electrical Field in the doping island. which in turn is the charge carrier distribution influenced in the channel and together with the electric field of the Control electrode reduces the electrical conductivity in the channel. In this section the transmission characteristic shows an almost straight line Decrease in current with increasing control voltage. Only through a further increase Control voltage can Load carrier the area below the doping island for increasing the current flow between the contact regions contribute by shifting the charge carriers the charge carrier distribution in the doping island also affects in this area and the electrical conductivity elevated becomes. Thus, the field effect transistor changes back into the known transmission behavior. A such transmission characteristic with alternating positive and negative increases occurs with presence the doping island in both the known enrichment and Depletion types, with increases and decreases in current intensity in comparison of the two field effect transistor types regardless of contrary to the type of doping behavior. It enables the realization of several switching states by a transistor.

In einer weiteren Ausgestaltung der Erfindung ist zumindest eine weitere Dotierinsel vorhanden, so dass die Dotierinseln unter dem Kanalbereich und untereinander liegend, voneinander so wie von den Kontaktregionen getrennt angeordnet sind.In a further embodiment of the According to the invention there is at least one further doping island, so that the doping islands below and below the channel area, from each other as are separated from the contact regions.

Bei niedrigeren Steuerspannungen ist das beschriebene Übertragungsverhalten zu beobachten, wie es durch das Vorhandensein einer Dotierinsel auftritt. Mit kontinuierlich steigender Steuerspannung setzt sich die beschriebene Übertragungskennlinie des erfindungsgemäßen Feldeffekttransistors periodisch fort, da unterhalb der weiteren Dotierinsel durch die dargestellten Ladungsträgerverschiebung der Kanal erneut ausgeweitet wird. Das Schaltverhalten eines derartigen Feldeffekttransistors ähnelt dem der beschriebenen Quantentransistoren.At lower control voltages is the described transmission behavior to observe how it is due to the presence of a doping island occurs. With continuously increasing control voltage settles the transmission characteristic described of the field effect transistor according to the invention periodically continued, because below the further doping island through the shown Carrier displacement of the Channel is expanded again. The switching behavior of such Field effect transistor resembles that of the quantum transistors described.

Ebenso kann in einer weiteren Ausführung der Erfindung durch zumindest eine weitere Dotierinsel, die in der Umgebung der vorhandenen Dotierinsel angeordnet ist, eine komplexere Übertragungskennlinie und damit detailliertes Schaltverhalten bewirkt werden. Somit können komplizierte elektronische Schaltungen mit weniger Schaltungsaufwand realisiert und neue Schaltungsprinzipien erschlossen werden.In a further embodiment, the Invention by at least one further doping island in the area the existing doping island is arranged, a more complex transmission characteristic and thus detailed switching behavior can be effected. Hence, complicated electronic circuits implemented with less circuitry and new circuit principles are opened up.

Verfahrensseitig wird die Aufgabe erfindungsgemäß dadurch gelöst, dass mit den benannten Dotierungsverfahren nach der Dotierung des Halbleitersubstrats und vor jeder weiteren Dotierung die Dotierung einer Dotierinsel erfolgt, die unterhalb des Bereichs des Kanals liegt. Der besondere Vorteil der Erfindung ist darin begründet, dass die nachfolgende Dotierung der Kontaktregionen sowie andere Kanaldotierungen zur allseitigen Einengung der Dotierinsel und somit zur elektrischen Isolierung von den späteren Kontaktregionen führen. Dadurch weist die Dotierinsel eine kleinere Abmessung als der Zwischenraum zwischen den Kontaktregionen auf, ohne dass in der Geometrie des Herstellungsprozesses kleinere Abstände realisiert werden müssen. Des Weiteren kann die Dotierinsel mit den bekannten Verfahren für die Dotierung in tieferen Ebenen, insbesondere der Implantation, erzeugt werden.The task becomes procedural according to the invention solved, that with the named doping method after doping the semiconductor substrate and before each further doping, the doping of a doping island that is below the area of the channel. The special one Advantage of the invention is that the following Doping of the contact regions and other channel doping for all-round narrowing of the doping island and thus to the electrical one Isolation from the later ones Lead contact regions. As a result, the doping island has a smaller dimension than the intermediate space between the contact regions without the geometry of the Manufacturing process smaller distances must be realized. Furthermore can the doping island with the known methods for doping in deeper levels, especially the implantation.

Da die Trennung der Dotierinsel nicht durch veränderte Geomet rien der zu dotierenden Gebiete, sondern durch Einengung der Dotierinseln infolge der anschließenden Dotierungen im Prozessablauf selbst erfolgt, wird in einer besonders vorteilhaften Ausführung der Erfindung für die Bildung der Dotierfenster an den zur Dotierung der Dotierinseln vorgesehenen Bereichen eine der Masken oder deren inverse Maske verwendet, die zur Herstellung der Feldeffekttransistoren erforderlich sind. Welche der Masken verwendet werden kann, ist abhängig vom Typ des Feldeffekttransistors, jedoch können beide Masken mit der für die Gate-Isolierung hergestellten Schablone mittels der bekannten Maskierungstechnik erzeugt werden.Because the separation of the doping island is not through changed Geometry of the areas to be endowed, but by narrowing the Doping islands due to the subsequent doping in the process itself takes place in a particularly advantageous embodiment of the Invention for the formation of the doping window on the doping of the doping islands areas provided one of the masks or its inverse mask used, which are required to manufacture the field effect transistors are. Which of the masks can be used depends on the Type of field effect transistor, however, both masks can be used for that for gate isolation produced template using the known masking technique be generated.

In einer weiteren Gestaltung der Erfindung erfolgt die Dotierung der Dotierinsel und weiterer Dotierinseln durch Implantation mit veränderlichem Implantationswinkel bezüglich der Substratoberfläche. Die Änderung des Implantationswinkels in diskreten Schritten führt zur Erzeugung jeweils einer weiteren Dotierinsel, wobei sich alle so erzeugten Dotierinseln in einer parallel zur Substratoberfläche liegenden Ebene befinden.In a further design of the According to the invention, the doping island and further doping islands are doped through implantation with variable Implantation angle with respect the substrate surface. The change the implantation angle in discrete steps leads to Generation of a further doping island, whereby all are so generated doping islands in a plane lying parallel to the substrate surface are located.

Ebenso stellt die Dotierung der Dotierinsel und weiterer Dotierinseln durch Implantation mit veränderlicher Implantationsenergie eine weitere Gestaltung der Erfindung dar. Die diskrete Variation dieses Prozessparameters führt zu mindestens einer weiteren Dotierinsel, die unterhalb der ersten Dotierinsel liegt. Der Abstand der Dotierinseln ist durch den Sprung der Implantationsenergie bestimmt.The doping of the doping island and further doping islands through implantation with variable implantation energy a further embodiment of the invention. The discrete variation this process parameter leads to at least one further doping island, which is below the first Dotierinsel lies. The distance between the doping islands is due to the jump the implantation energy determined.

In einer vorteilhaften Ausgestaltung der Erfindung wird die Dotierinsel durch zwei nacheinander folgende Implantationen derart ausgeführt, dass die erste Implantation mit einem Winkel größer als 0 Grad und kleiner als 90 Grad, gemessen zur Substratoberfläche, und die zweite Implantation spiegelbildlich zur ersten Implantation, bezogen auf das Lot zur Substratoberfläche als Spiegelachse, durchgeführt wird. Damit wird eine weitere Einengung der Dotierinsel bewirkt, was deren elektrische Isolation verstärkt. Diese Einengung der Dotierinseln ist besonders für die benannte Dotierung mehrerer Dotierinseln neben- oder untereinander von Bedeutung.In an advantageous embodiment of the invention, the doping island is carried out by two successive implantations such that the first implantation is at an angle greater than 0 degrees and less than 90 degrees, measured relative to the substrate surface, and the second implantation is a mirror image of the first implantation, based on the Perpendicular to the substrate surface as a mirror axis. This causes a further narrowing of the doping island, which increases its electrical insulation. This narrowing of the doping islands is special important for the named doping of several doping islands next to or with each other.

Die Aufgabe wird erfindungsgemäß auch durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer Signalwandlerschaltung gelöst, wobei die Gate-Elektrode den Eingang der Signalwandlerschaltung und Source einen Betriebsspannungseingang bildet und Drain auf Masse gelegt ist. Entsprechend der beschriebenen Übertragungskennlinie wird ein linear ansteigendes Eingangssignal in ein Dreiecksignal transformiert, das für nachfolgende Schaltungen zur Verfügung steht.According to the invention, the object is also achieved by a use of the field effect transistor according to the invention in a signal converter circuit solved, the gate electrode being the input of the signal converter circuit and source forms an operating voltage input and drain to ground is laid. In accordance with the transmission characteristic described, a linearly increasing input signal transformed into a triangular signal, that for subsequent circuits are available.

Die Aufgabe wird weiterhin durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer Schwellwertschaltung gelöst, in der die Gate-Elektrode den Eingang der Schwellwertschaltung und Source einen Betriebsspannungseingang bildet und Drain zum einen über einen ersten Widerstand an Masse und zum anderen an einem ersten logischen Eingang einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung liegt, deren zweiter logischer Eingang der Eingang für eine Referenzspannung und deren Ausgang der Ausgang der Schwellwertschaltung ist.The task continues through a use of the field effect transistor according to the invention in a threshold value circuit solved, in which the gate electrode the input of the threshold circuit and Source forms an operating voltage input and drain on the one hand via a first resistance to ground and second to a first logic Input of a conjunctively or negatively conjunctively linking Logic circuit, whose second logical input is the input for one Reference voltage and its output the output of the threshold circuit is.

Die logisch verknüpfende Schaltung erzeugt am Ausgang einen High- bzw. im Falle der Invertierung einen Low-Zustand, wenn am ersten logischen Eingang ab einer Schwellspannung ein High-Zustand erkannt wird, da der zweite logische Eingang durch die entsprechend bemessene Referenzspannung auf High liegt. In vorteilhafter Weise ist hierbei der erste Widerstand so eingestellt, dass die über ihn abfallende Spannung bei dem Wert des Source-Drain-Stromes IDS von IS der Schwellspannung entspricht. Da IS dem ersten Umkehrpunkt in der Übertragungskennlinie entspricht, führt sowohl ein weiterer Anstieg als auch ein Abfall der Gate-Source-Spannung UGS zum Abfall des Source-Drain-Stromes IDS und damit zu einem Abfall der Spannung am ersten Widerstand unter die Schwellspannung. Damit wird am logischen Ausgang der Schwellwertschaltung mit der benannten Einstellung des ersten Widerstandes genau bei der Spannung VS und nicht, wie in den bekannten Schwellwertschaltungen bei der Spannung gleich oder größer VS ein High-Signal erzeugt. Wird dagegen der erste Widerstand so eingestellt, dass die über ihn abfallende Spannung VTor kleiner als VS ist, so wird am logischen Ausgang solange ein High-Zustand erzeugt, solange der Source-Drain-Strom IDS größer als ITor ist, wodurch die Erzeugung eines Torimpulses für nachfolgende Schaltungen möglich ist.The logically linking circuit generates a high or, in the case of inversion, a low state if a high state is detected at the first logical input from a threshold voltage, since the second logical input is high due to the appropriately dimensioned reference voltage. In this case, the first resistor is advantageously set such that the voltage dropping across it corresponds to the threshold voltage at the value of the source-drain current I DS of I S. Since I S corresponds to the first reversal point in the transmission characteristic, both a further rise and a fall in the gate-source voltage U GS lead to a drop in the source-drain current I DS and thus to a drop in the voltage across the first resistor below threshold. Thus, a high signal is generated at the logic output of the threshold circuit with the named setting of the first resistor exactly at the voltage V S and not, as in the known threshold value circuits at the voltage equal to or greater than V S. If, on the other hand, the first resistor is set such that the voltage V Tor falling across it is less than V S , a high state is generated at the logic output as long as the source-drain current I DS is greater than I Tor , which means that it is possible to generate a gate pulse for subsequent circuits.

Die erfindungsgemäße Aufgabenstellung wird auch durch eine Verwendung eines erfindungsgemäßen Feldeffekttransistors in einer Oszillatorschaltung gelöst, in der die Gate-Elektrode den Eingang der Oszillatorschaltung bildet, Drain auf Masse gelegt ist sowie Source zum einen einen Betriebsspannungseingang bildet, zum zweiten auf das Gate rückgekoppelt ist und zum dritten den Ausgang der Oszillatorschaltung bildet.The task according to the invention is also by using a field effect transistor according to the invention in solved an oscillator circuit, in which the gate electrode forms the input of the oscillator circuit, Drain is connected to ground and source on the one hand an operating voltage input forms, the second is fed back to the gate and the third forms the output of the oscillator circuit.

Die Rückkopplung bewirkt ein selbständiges Einschwingen einer derartigen Oszillatorschaltung um die Spannung VS, indem mit anfänglich steigender Gate-Source-Spannung UGS und damit steigendem Source-Drain-Strom IDS die Rückkopplung auf Gate eine weitere Erhöhung von UGS über VS hinaus bewirkt, wodurch wiederum IDS entsprechend des Kennlinienverlaufs deutlich abfällt. Das führt erneut über die Rückkopplung zum Abfall von UGS und somit dem Anstieg von IDS und so zu einer periodischen Fortsetzung des Übertragungsverhaltens im Spannungsbereich um VS.The feedback causes such an oscillator circuit to settle automatically by the voltage V S , in that with an initially increasing gate-source voltage U GS and thus an increasing source-drain current I DS, the feedback on gate further increases U GS above V S causes, in turn, I DS drops significantly according to the characteristic curve. Again, this leads to the drop in U GS via the feedback and thus the increase in I DS and thus to a periodic continuation of the transmission behavior in the voltage range around V S.

Schließlich wird die erfindungsgemäße Aufgabenstellung durch eine Verwendung des erfindungsgemäßen Feldeffekttransistors in einer statischen Speicherzelle gelöst, in der die Gate-Elektrode den Eingang der Speicherzelle und Source einen Betriebsspannungseingang bildet und Drain über einen zweiten Widerstand an Masse liegt und mit dem Eingang Gate verbunden ist.Finally, the task according to the invention by using the field effect transistor according to the invention in solved a static memory cell in which the gate electrode the input the memory cell and source form an operating voltage input and drain over a second resistor is connected to ground and to the gate input connected is.

Ist der zweite Widerstand so eingestellt, dass die über ihn abfallende Spannung im Bereich zwischen VT und VH liegt, den Ga te-Source-Spannungswerten bei der IDS Null ist und im weiteren Verlauf einen Minimalwert einnimmt, führt die Verbindung von Drain mit Gate in dieser Schaltungsausführung dazu, dass nach der Initialisierung mit einer Gate-Source-Spannung größer VT zum Nachführen der Spannung UGS führt, bis VS erreicht ist. Der folgende Abfall von IDS führt wiederum zum Abfall von UGS, wodurch sich nach einer bestimmten Zeit ein Gleichgewichtszustand bei VS einstellt, ohne dass am Gate eine Spannung anliegt. Dieser Speicherzustand wird erst durch Anlegen einer Spannung am Gate, die kleiner VT ist, gelöscht. Der über den zweiten Widerstand im Speicherzustand fließende Strom kann deutlich unter dem Wert der üblichen stationären Speicher liegen.If the second resistor is set in such a way that the voltage drop across it is in the range between V T and V H , the gate-source voltage values at I DS are zero and then assume a minimum value, the drain is connected Gate in this circuit design means that after initialization with a gate-source voltage greater than V T, the voltage U GS is tracked until V S is reached. The subsequent drop in I DS in turn leads to a drop in U GS , which results in an equilibrium state at V S after a certain time without a voltage being present at the gate. This memory state is only deleted by applying a voltage at the gate that is less than V T. The current flowing through the second resistor in the storage state can be significantly below the value of the usual stationary storage.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In den zugehörigen Zeichnungen zeigtThe invention is based on the following of an embodiment are explained in more detail. In the associated Shows drawings

1 den Querschnitt eines schematisch dargestellten Feldeffekttransistors des Anreicherungstyps, 1 the cross section of a schematically illustrated field effect transistor of the enhancement type,

2 die prinzipielle Darstellung einer Übertragungskennlinie eines Feldeffekttransistors nach 1, 2 the basic representation of a transfer characteristic of a field effect transistor after 1 .

3 das Halbleitersubstrat zur Herstellung des Feldeffekttransistors nach 1, 3 the semiconductor substrate for producing the field effect transistor after 1 .

4 die Implantation eines thermisch ausgeheilten Wannenprofiles im Halbleitersubstrat nach 3, 4 the implantation of a thermally healed tub profile in the semiconductor substrate 3 .

5 das dotierte Halbleitersubstrat nach 4 mit der Hartmaske zur Dotierinselimplantation, 5 the doped semiconductor substrate 4 with the hard mask for doping island implantation,

6 das Halbleitersubstrat nach 4 mit implantierter Dotierinsel und Oxidschicht, 6 the semiconductor substrate after 4 with implanted doping island and oxide layer,

7 das Halbleitersubstrat nach 6 mit der elektrisch getrennten Gate-Elektrode 7 the semiconductor substrate after 6 with the electrically isolated gate electrode

8 das Halbleitersubstrat nach 7 mit den implantierten Kontaktregionen, 8th the semiconductor substrate after 7 with the implanted contact regions,

9 das Halbleitersubstrat nach 8 mit seitlicher Gate-Isolation, 9 the semiconductor substrate after 8th With side gate insulation,

10 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Signalwandler, 10 Circuit arrangement for using a field effect transistor after 1 as a signal converter,

11 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Schwellwertschalter, 11 Circuit arrangement for using a field effect transistor after 1 as a threshold switch,

12 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als Oszillator und 12 Circuit arrangement for using a field effect transistor after 1 as an oscillator and

13 Schaltungsanordnung zur Verwendung eines Feldeffekttransistors nach 1 als statischer Speicher. 13 Circuit arrangement for using a field effect transistor after 1 as a static memory.

Wie in 1 dargestellt weist der Feldeffekttransistor ein schwach dotiertes p-leitendes Halbleitersubstrat, im Folgenden Bulk 1 genannt, auf, in das oberflächlich zwei hochdotierte nleitende Kontaktregionen, im Folgenden Source 2 und Drain 3 genannt, dotiert wurden. Der Zwischenraum zwischen Source 2 und Drain 3 wird durch die Steuerelektrode, im Folgenden Gate-Elektrode 4 genannt, durch eine Halbleiteroxidschicht, im Folgenden Gate-Isolation 5 genannt, elektrisch isoliert abgedeckt. Unter der Gate-Elektrode 4, in einer Ebene unterhalb von Source 2 und Drain 3 weist der Feldeffekttransistor eine nlietende Dotierinsel 6 auf, die ein im Vergleich zur umgebenden Dotierung entgegengesetzt leitfähiges Gebiet mit im Vergleich zu Source- und Draindotierung vergleichbarer Dotierkonzentration darstellt. Source 2 und Drain 3 ist von der Dotierinsel 6 auf Grund deren Größe durch ein p-leitendes Gebiet des Bulks 1 elektrisch isoliert. Gate-Elektrode 4, Source 2 und Drain 3 sind durch Aluminiumkontakte 7 elektrische kontaktiert. Im Betrieb ist Source 2 mit dem Substrat verbunden und liegt am Minuspol, während Drain 3 über einen Arbeitswiderstand mit dem Pluspol einer Spannungsquelle verbunden ist. Liegt an der Gate-Elektrode 4 keine Steuerspannung an, fliest kein Strom zwischen Source 2 und Drain 3. Mit steigender positiver Steuerspannung tritt auf Grund der geringen Dicke der Gate-Isolation 5 an der Gate-Elektrode 4 bereits bei kleinen Spannungswerten eine hohe elektrische Feldstärke an der Oberfläche des Substrates auf. Das führt im p-leitenden Substrat zur Verschiebung der Elektronen an die Oberfläche bis deren Konzentration die Konzentration der Fehlstellen überschreitet, so dass unter der Gate-Isolation 5 ein dünner n-leitender Kanal 8 entsteht und der Stromfluss einsetzt. Unter Einfluss des elektrischen Feldes finden ab einer bestimmten Steuerspannung in der Dotierinsel 6 ebenfalls Ladungsträgerverschiebungen statt, die wiederum die Ladungsträgerverteilung im Kanal 8 beeinflusst und gemeinsam mit dem elektrischen Feld der Gate-Elektrode 4 die elektrische Leitfähigkeit im Kanal 8 herabsetzt. Mit weiter steigender Steuerspannung entsteht unter der Dotierinsel 6 ebenso wie unter der Gate-Isolation 5 ein n-leitender Kanal 8, der zum erneuten Anstieg des Stromflusses führt, so dass das Übertragungsverhalten erneut dem eines bekannten Feldeffekttransistors des Anreicherungstyps entspricht.As in 1 shown, the field effect transistor has a weakly doped p-type semiconductor substrate, hereinafter bulk 1 called, on which superficially two highly doped conductive contact regions, in the following source 2 and drain 3 called, were endowed. The gap between source 2 and drain 3 is by the control electrode, hereinafter gate electrode 4 called, by a semiconductor oxide layer, hereinafter gate insulation 5 called, covered electrically insulated. Under the gate electrode 4 , on a level below Source 2 and drain 3 the field effect transistor has a riveting doping island 6 which represents a region which is opposite to the surrounding doping and has a doping concentration comparable to that of source and drain doping. source 2 and drain 3 is from the doping island 6 due to their size through a p-type area of the bulk 1 electrically isolated. Gate electrode 4 , Source 2 and drain 3 are through aluminum contacts 7 electrical contacts. Source is in operation 2 connected to the substrate and lies at the negative pole, while drain 3 is connected to the positive pole of a voltage source via a load resistor. This is due to the gate electrode 4 no control voltage on, no current flows between source 2 and drain 3 , With increasing positive control voltage occurs due to the small thickness of the gate insulation 5 at the gate electrode 4 a high electric field strength on the surface of the substrate even at low voltage values. This leads to the shift of the electrons to the surface in the p-conducting substrate until their concentration exceeds the concentration of the defects, so that under the gate insulation 5 a thin n-type channel 8th arises and the flow of electricity begins. Under the influence of the electric field, a certain control voltage is found in the doping island 6 also load carrier shifts take place, which in turn the charge carrier distribution in the channel 8th influenced and together with the electric field of the gate electrode 4 the electrical conductivity in the sewer 8th decreases. As the control voltage continues to rise, arises under the doping island 6 as well as under the gate insulation 5 an n-channel 8th , which leads to a renewed increase in the current flow, so that the transmission behavior again corresponds to that of a known field-effect transistor of the enhancement type.

Der in 1 dargestellte und beschriebene Feldeffekttransistor wird integriert in die elektronische Schaltung gemeinsam mit den anderen Bauteilen aus einem, wie in 3 dargestellten, schwach p-dotierten Silizium-Halbleitersubstrat hergestellt.The in 1 The field effect transistor shown and described is integrated into the electronic circuit together with the other components from one, as in 3 shown, weakly p-doped silicon semiconductor substrate produced.

In 4 ist das Halbleitersubstrat nach einer Implantation eines oberflächennahen, aber vergleichsweise tiefen Profiles mit im Vergleich zum Halbleitersubstrat höherer Dotierkonzentration, der Wannenimplantation, und anschließender thermischer Ausheilungsprozesse des Wannenprofiles dargestellt. Infolge der thermischen Prozesse wird auf der Oberfläche des Substrats eine nicht näher dargestellte parasitäre Oxidschicht gebildet, die im folgenden Prozessablauf wieder entfernt und durch eine Oxidschicht 9 ersetzt wird, die als Gate-Isolation 5 ersetzt wird.In 4 the semiconductor substrate is shown after an implantation of a near-surface but comparatively deep profile with a higher doping concentration compared to the semiconductor substrate, the tub implantation, and subsequent thermal healing processes of the tub profile. As a result of the thermal processes, a parasitic oxide layer (not shown in detail) is formed on the surface of the substrate, which is removed again in the following process sequence and by an oxide layer 9 that is replaced as gate isolation 5 is replaced.

5 stellt das derart implantierte Halbleitersubstrat, der Bulk 1, mit der Oxidschicht 9 dar, nachdem mittels einer Maskiertechnik eine Hartmaske 10 aufgetragen und in dem Bereich der Gate-Elektrode 4 ein Fenster erzeugt wurde, durch das in einer Ebene unterhalb der zukünftigen Source- und Draindotierung eine n-leitende Dotierinsel 6 implantiert wird, die der Ausdehnung des Maskenfensters 11 entspricht. 5 represents the semiconductor substrate implanted in this way, the bulk 1 , with the oxide layer 9 after a hard mask using a masking technique 10 applied and in the area of the gate electrode 4 a window was created through which an n-type doping island was located in a level below the future source and drain doping 6 is implanted, the extent of the mask window 11 equivalent.

In 6 ist die anschließend mit den bekannten Implantations verfahren erzeugte Dotierinsel 6 im Bereich und in der Größe der späteren Gate-Elektrode 4 nach der Entfernung der Hartmaske 10 mittels eines nicht näher beschriebenen Verfahrens und nach einer thermischen Aktivierung der Dotanden der Dotierinsel 6 zu sehen, nachdem die in der Transistortechnologie typischen flachen Kanalimplantationen ausgeführt wurden.In 6 is the doping island subsequently produced using the known implantation methods 6 in the area and in the size of the future gate electrode 4 after removing the hard mask 10 by means of a method not described in more detail and after thermal activation of the dopants of the doping island 6 can be seen after the flat channel implantation typical of transistor technology has been carried out.

Auf die vorhandene Oxidschicht 9 des Bulks 1 wird, wie in 7 ersichtlich, durch geeignete, nicht näher beschriebene Abscheideverfahren ein Polysilizium aufgetragen, das mittels erneuter Maskierungsschritte derart strukturiert wird, dass die Gate-Elektrode 4 und die Implantationsfenster 12 für die nachfolgende Implantation von Source 2 und Drain 3 gebildet sind.On the existing oxide layer 9 of the bulk 1 will, as in 7 can be seen, a suitable, not described deposition process applied a polysilicon, which is structured by means of renewed masking steps such that the gate electrode 4 and the implantation window 12 for the subsequent implantation of Source 2 and drain 3 are formed.

Die in 8 dargestellte Implantation der Gebiete von Source 2 und Drain 3 führt deutlich sichtbar zu der beschriebenen Eingrenzung der Dotierinsel 6 infolge der weiteren Implantationsprozesse.In the 8th shown implantation of the areas of Source 2 and drain 3 leads clearly to the described limitation of the doping island 6 as a result of the further implantation processes.

Abschließend wird, wie in 9 zu sehen, die Gate-Elektrode 4 seitlich zu Source und Drain hin isoliert 13, damit gleichzeitig deren Kontaktfenster 14 erzeugt und beide Kontaktregionen 2, 3 abschließend implantiert sowie thermisch aktiviert. Diese erneute Implantation führt zur weiteren allseitigen Einengung und damit zur elektrischen Trennung der Dotierinsel 6 gegen Source 2 und Drain 3. Durch das anschließende, nicht näher beschriebene Aufbringen von Aluminiumkontakten 7 ist die elektrische Kontaktierung von Source 2, Drain 3 und Gate-Elektrode 4 vorbereitet und deren Verbindung entsprechend der integrierten Schaltung hergestellt.In conclusion, as in 9 to see the gate electrode 4 laterally isolated from source and drain 13, so that at the same time their contact window 14 generated and both contact regions 2 . 3 finally implanted and thermally activated. This renewed implantation leads to further narrowing on all sides and thus to the electrical isolation of the doping island 6 against source 2 and drain 3 , By the subsequent application of aluminum contacts, which is not described in detail 7 is the electrical contacting of source 2 , Drain 3 and gate electrode 4 prepared and their connection according to the integrated circuit.

10 stellt die Verwendung des Feldeffekttransistors 15 in einer Signalwandlerschaltung dar, wobei die Gate-Elektrode 4 den Eingang 16 der Signalwandlerschaltung und Source 2 einen Betriebsspannungseingang 17 bildet und Drain 3 auf Masse gelegt ist. Wie in 2 dargestellt führt eine gleichmäßig ansteigende Gate-Source-Spannung UGS zu einer anfangs gleichmäßig an steigenden Ausgangsspannung, die ab der Steuerspannung Vs wieder gleichmäßig abfällt, so dass ein linear ansteigendes Eingangssignal in ein Dreiecksignal transformiert und für nachfolgende Schaltungen zur Verfügung steht. 10 represents the use of the field effect transistor 15 in a signal converter circuit, the gate electrode 4 the entrance 16 the signal converter circuit and source 2 an operating voltage input 17 forms and drain 3 is grounded. As in 2 shown, an evenly increasing gate-source voltage U GS leads to an initially evenly increasing output voltage, which drops evenly again from the control voltage Vs, so that a linearly increasing input signal is transformed into a triangular signal and is available for subsequent circuits.

Die erfindungsgemäße Verwendung des erfindungsgemäßen Feldeffekttransistors 15 in einer Schwellwertschaltung wird in 11 dargestellt. In dieser Schwellwertschaltung bildet die Gate-Elektrode 4 den Eingang 16 der Schwellwertschaltung und Source 2 einen Betriebsspannungseingang 17. Drain 3 liegt zum einen über einen ersten Widerstand 19 an Masse und zum anderen an einem ersten logischen Eingang 20 einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung 21, deren zweiter logischer Eingang 22 der Eingang für eine Referenzspannung und deren Ausgang der Ausgang 18 der Schwellwertschaltung ist. Wird der zweite logische Eingang 22 durch eine entsprechend bemessene Referenzspannung auf High gesetzt, erzeugt die logisch verknüpfende Schaltung 21 am Ausgang 18 einen High- bzw. im Falle der Invertierung einen Low-Zustand, wenn am ersten logischen Eingang 20 ab einer Schwellspannung ein High-Zustand erkannt wird. In vorteilhafter Weise ist hierbei der erste Widerstand 19 so eingestellt, dass gemäß der in 2 dargestellten Übertragungskennlinie die über ihn abfallende Spannung bei dem Source-Drain-Stromwert IS der Schwellspannung entspricht. Da IS dem ersten Umkehrpunkt in der Übertragungskennlinie entspricht, führt sowohl ein weiterer Anstieg der Gate-Source-Spannung Ucs als auch deren Abfall zum Absinken des Source-Drain-Stromes IDS und damit zu einem Abfall der Spannung am ersten Widerstand 19 unter die Schwellspannung. Damit wird am logischen Ausgang 18 der Schwellwertschaltung genau bei der Spannung VS und nicht, wie in den bekannten Schwellwertschaltungen bei der Spannung gleich oder größer VS ein High-Signal erzeugt. Wird dagegen der erste Widerstand 19 so eingestellt, dass die über ihn abfallende Spannung VTor über VS hinaus ansteigt, so wird am logischen Ausgang 18 ein High-Zustand erzeugt, so lange der Source-Drain-Strom IDS ausreicht, um einen High-Zustand am ersten logischen Eingang 20 zu erzeugen, wodurch die Erzeugung eines Torimpulses für nachfolgende Schaltungen möglich ist.The use of the field effect transistor according to the invention 15 in a threshold circuit is in 11 shown. The gate electrode forms in this threshold value circuit 4 the entrance 16 the threshold circuit and source 2 an operating voltage input 17 , drain 3 on the one hand lies above a first resistance 19 to ground and the other to a first logic input 20 a conjunctive or negated conjunctive logic circuit 21 , whose second logical input 22 the input for a reference voltage and its output the output 18 the threshold circuit. Becomes the second logical input 22 set to high by an appropriately dimensioned reference voltage, generates the logically linking circuit 21 at the exit 18 a high or, in the case of inversion, a low state if at the first logic input 20 a high state is detected from a threshold voltage. The first resistor is advantageous here 19 set so that according to the in 2 shown transmission characteristic corresponds to the voltage drop across it at the source-drain current value I S of the threshold voltage. Since I S corresponds to the first reversal point in the transmission characteristic, both a further increase in the gate-source voltage Ucs and its drop lead to a decrease in the source-drain current I DS and thus to a drop in the voltage at the first resistor 19 below the threshold voltage. This is at the logical output 18 the threshold circuit at the voltage V S and not, as in the known threshold circuits at the voltage equal to or greater than V S, generates a high signal. In contrast, the first resistance 19 set so that the voltage V Tor falling across it rises above V S , so at the logic output 18 generates a high state as long as the source-drain current I DS is sufficient to produce a high state at the first logic input 20 to generate, whereby the generation of a gate pulse for subsequent circuits is possible.

In 12 wird eine Oszillatorschaltung, den erfindungsgemäßen Feldeffekttransistor 15 enthaltend, dargestellt. Hierin bildet die Gate-Elektrode 4 den Eingang 16 der Oszillatorschaltung, ist Drain 3 auf Masse gelegt und stellt Source 2 zum einen einen Betriebsspannungseingang 17 dar, ist zum zweiten auf die Gate-Elektrode 4 rückgekoppelt und bildet zum dritten den Ausgang 18 der Oszillatorschaltung. Die Rückkopplung bewirkt ein selbständiges Einschwingen der Oszillatorschaltung um die Spannung VS, indem mit anfänglich steigender Gate-Source-Spannung UGS und damit steigendem Source-Drain-Strom IDS die Rückkopplung auf die Gate-Elektrode 4 eine weitere Erhöhung von UGS über VS hinaus bewirkt, wodurch wiederum IDS entsprechend des Übertragungskennlinienverlaufs in 2 deutlich abfällt. Das führt erneut über die Rückkopplung zum Abfall von UGS und somit dem Anstieg von IDS und so zu einer periodischen Fortsetzung des Übertragungsverhaltens im Spannungsbereich um VS.In 12 becomes an oscillator circuit, the field effect transistor according to the invention 15 containing, shown. Herein forms the gate electrode 4 the entrance 16 the oscillator circuit, is drain 3 grounded and represents source 2 on the one hand an operating voltage input 17 second is on the gate electrode 4 fed back and forms the third to the output 18 the oscillator circuit. The feedback causes the oscillator circuit to settle independently by the voltage V S , in that with the gate-source voltage U GS initially increasing and the source-drain current I DS increasing, the feedback to the gate electrode 4 causes a further increase in U GS beyond V S , which in turn causes I DS to correspond to the transmission characteristic curve in 2 drops significantly. Again, this leads to the drop in U GS via the feedback and thus the increase in I DS and thus to a periodic continuation of the transmission behavior in the voltage range around V S.

13 stellt eine weitere Verwendung des erfindungsgemäßen Feldeffekttransistors 15 als statischen Speicher dar. In dieser Schaltung ist Drain 3 mit der Gate-Elektrode 4 verbunden, die als Eingang 16 der Speicherzelle fungiert, und liegt über einen zweiten Widerstand 23 an Masse während Source 2 einen Betriebsspannungseingang 17 bildet. Ist dieser zweite Widerstand 23 so eingestellt, dass die über ihn abfallende Spannung im Bereich der in 2 dargestellten Übertragungskennlinie zwischen VT und VH liegt, führt die Verbindung von Drain 3 mit der Gate-Elektrode 4 dazu, dass nach der Initialisierung mit einer Gate-Source-Spannung, die größer VT ist, zum Nachführen der Spannung UGS bis VS erreicht ist. Der folgende Abfall von IDS führt wiederum zum Abfall von UGS, wodurch sich nach einer bestimmten Zeit ein Gleichgewichtszustand bei VS einstellt, ohne dass an der Gate-Elektrode 4 eine Spannung anliegt. Dieser Speicherzustand wird erst durch Anlegen einer Spannung am Gate, die kleiner VT ist, gelöscht. 13 represents a further use of the field effect transistor according to the invention 15 as a static memory. In this circuit is drain 3 with the gate electrode 4 connected that as an input 16 the memory cell acts, and is connected via a second resistor 23 to ground during source 2 an operating voltage input 17 forms. Is this second resistance 23 set so that the voltage drop across it in the range of 2 shown transmission characteristic lies between V T and V H , leads the connection of drain 3 with the gate electrode 4 to the fact that after initialization with a gate-source voltage which is greater than V T , the voltage U GS to V S is tracked. The subsequent drop in I DS in turn leads to a drop in U GS , which results in an equilibrium state at V S after a certain time without the gate electrode 4 there is a voltage. This memory state is only deleted by applying a voltage at the gate that is less than V T.

11
BulkBulk
22
Sourcesource
33
Draindrain
44
Gate-ElektrodeGate electrode
55
Gate-IsolationGate insulation
66
DotierinselDotierinsel
77
Aluminiumkontaktealuminum contacts
88th
Kanalchannel
99
Oxidschichtoxide
1010
Hartmaskehard mask
1111
Maskenfenstermask window
1212
Implantationsfenster von Source und Drainimplantation window of source and drain
1313
seitliche Isolation der Gate-Elektrodelateral Isolation of the gate electrode
1414
Kontaktfenstercontact window
1515
FeldeffekttransistorField Effect Transistor
1616
Eingangentrance
1717
BetriebsspannungseingangOperating voltage input
1818
Ausgangoutput
1919
erster Widerstandfirst resistance
2020
erster logischer Eingangfirst logical input
2121
verknüpfende Logikschaltunglinking logic circuit
2222
zweiter logischer Eingangsecond logical input
2323
zweiter Widerstandsecond resistance

Claims (12)

Feldeffekttransistor, bestehend aus einem Halbleitersubstrat geringer Ladungsträgerdichte und zumindest zwei bis zur Substratoberfläche reichenden Kontaktregionen, die in das Halbleitersubstrat oder in ein wiederum in dieses Halbleitersubstrat dotiertes Gebiet mit vergleichbar geringer Ladungsträgerdichte dotiert sind, wobei die Kontaktregionen, die im Vergleich zu dem umgebenden Material eine hohe Ladungsträgerdichte und zu dem umgebenden Material entgegengesetzt gepolte Ladungsträger aufweisen, mit jeweils einer Elektrode kontaktiert sind und der Zwischenraum zwischen den Kontaktregionen auf der Substratoberseite zur Erzeugung eines in seiner Leitfähigkeit steuerbaren Kanals zwischen den Kontaktregion mit einer Gate-Isolation versehen ist, die mit einer Gate-Elektrode kontaktiert ist, dadurch gekennzeichnet, dass unter dem Bereich des Kanals (8) des Feldeffekttransistors eine Dotierinsel (6) als ein im Vergleich zum Bereich des Kanals (8) entgegengesetzt leitfähiges Gebiet, von den Kontaktregionen getrennt angeordnet ist.Field effect transistor, consisting of a semiconductor substrate of low charge carrier density and at least two contact regions reaching to the substrate surface, which are doped in the semiconductor substrate or in an area doped in this semiconductor substrate with a comparably low charge carrier density, the contact regions, which have a high compared to the surrounding material Have charge carrier density and charge carriers which are polarized opposite to the surrounding material, are contacted with one electrode each and the space between the contact regions on the top of the substrate is provided with a gate insulation which is provided with a Electrode is contacted, characterized in that under the area of the channel ( 8th ) of the field effect transistor a doping island ( 6 ) as a compared to the area of the channel ( 8th ) opposite conductive area, separated from the contact regions. Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass zumindest eine weitere Dotierinsel (6) vorhanden ist, so dass die Dotierinseln (6) unter dem Bereich des Ka nals (8) und untereinander liegend, voneinander sowie von den Kontaktregionen getrennt angeordnet sind.Field effect transistor according to claim 1, characterized in that at least one further doping island ( 6 ) is present, so that the doping islands ( 6 ) under the area of the channel ( 8th ) and lying one below the other, separately from each other and from the contact regions. Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass zumindest eine weitere Dotierinsel (6) in der seitlichen Umgebung der vorhandenen Dotierinsel (6) angeordnet ist.Field effect transistor according to claim 1, characterized in that at least one further doping island ( 6 ) in the lateral area of the existing doping island ( 6 ) is arranged. Verfahren zur Herstellung eines Feldeffekttransistors, in dem ein Bereich des Halbleitersubstrates in der Größe des Feldeffekttransistors mittels einer Maskierungstechnik und mittels Dotierungsverfahren mit einer Gate-Isolationen und zwei hochdotierten Kontaktregionen versehen wird und durch Aufdampfen und Ätzen einer Metallschicht Verbindungen zwischen diesen hochdotierten Kontaktregionen sowie elektrische Kontakte an diesen sowie an der Gate-Isolation hergestellt werden, dadurch gekennzeichnet, dass nach der Dotierung des Halbleitersubstrats und vor jeder weiteren Dotierung die Dotierung einer Dotierinsel (6) erfolgt, die unterhalb des Bereichs des Kanals (8) liegt.Method for producing a field effect transistor in which a region of the semiconductor substrate in the size of the field effect transistor is provided with a gate insulation and two highly doped contact regions by means of a masking technique and by means of doping methods, and connections between these highly doped contact regions and electrical contacts are applied by vapor deposition and etching of a metal layer this as well as on the gate insulation, characterized in that after the doping of the semiconductor substrate and before each further doping, the doping of a doping island ( 6 ) takes place below the area of the channel ( 8th ) lies. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 dadurch gekennzeichnet, dass für die Bildung der Dotierfenster an den zur Dotierung der Dotierinseln (6) vorgesehenen Bereichen eine der Masken oder deren inverse Maske verwendet wird, die zur Herstellung der Feldeffekttransistoren (12) erforderlich sind.A method for producing a field effect transistor according to claim 4, characterized in that for the formation of the doping window at the for doping the doping islands ( 6 ) provided areas one of the masks or their inverse mask is used, which is used to manufacture the field effect transistors ( 12 ) required are. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 oder 5 dadurch gekennzeichnet, dass die Dotierung der Dotierinsel (6) und weiterer Dotierinseln (6) durch Implantation mit veränderlichem Implantationswinkel bezüglich der Substratoberfläche erfolgt.Method for producing a field effect transistor according to claim 4 or 5, characterized in that the doping of the doping island ( 6 ) and other doping islands ( 6 ) by implantation with a variable implantation angle with respect to the substrate surface. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 oder 5 dadurch gekennzeichnet, dass die Dotierung der Dotierinsel (6) und weiterer Dotierinseln (6) durch Implantation mit veränderlicher Implantationsenergie erfolgt.Method for producing a field effect transistor according to claim 4 or 5, characterized in that the doping of the doping island ( 6 ) and other doping islands ( 6 ) by implantation with variable implantation energy. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 4 dadurch gekennzeichnet, dass die Dotierinsel (6) durch zwei nacheinander ausgeführte Implantationen derart erfolgt, dass die erste Implantation mit einem Winkel größer als 0 Grad und kleiner als 90 Grad, gemessen zur Substratoberfläche, und die zweite Implantation spiegelbildlich zur ersten Implantation, bezogen auf das Lot zur Substratoberfläche als Spiegelachse, durchgeführt wird.A method for producing a field effect transistor according to claim 4, characterized in that the doping island ( 6 ) by two successive implantations in such a way that the first implantation is carried out at an angle greater than 0 degrees and less than 90 degrees, measured to the substrate surface, and the second implantation is performed in mirror image to the first implantation, based on the solder to the substrate surface as a mirror axis , Verwendung des Feldeffekttransistors nach Anspruch 1 oder 2 in einer Signalwandlerschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Signalwandlerschaltung und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) auf Masse gelegt ist.Use of the field effect transistor according to claim 1 or 2 in a signal converter circuit, characterized in that the gate electrode ( 4 ) the entrance ( 16 ) the signal converter circuit and source ( 2 ) an operating voltage input ( 17 ) forms and drain ( 3 ) is grounded. Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 in einer Schwellwertschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Schwellwertschaltung und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) zum einen über einen ersten Widerstand (19) an Masse und zum anderen an einem ersten logischen Eingang (20) einer konjunktiv oder negiert konjunktiv verknüpfenden Logikschaltung (21) liegt, deren zweiter logischer Eingang (22) der Eingang für eine Referenzspannung und deren Ausgang der Ausgang (18) der Schwellwertschaltung ist.Use of the field effect transistor according to claims 1 to 3 in a threshold circuit, characterized in that the gate electrode ( 4 ) the entrance ( 16 ) the threshold switching and Source ( 2 ) an operating voltage input ( 17 ) forms and drain ( 3 ) firstly via a first resistor ( 19 ) to ground and, secondly, to a first logic input ( 20 ) a conjunctive or negated conjunctive logic circuit ( 21 ), whose second logical input ( 22 ) the input for a reference voltage and its output the output ( 18 ) of the threshold circuit. Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 in einer Oszillatorschaltung dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Oszillatorschaltung bildet, Drain (3) auf Masse gelegt ist und Source (2) zum einen einen Betriebsspannungseingang (17) bildet, zum zweiten auf die Gate-Elektrode (4) rückgekoppelt ist und zum dritten den Ausgang (18) der Oszillatorschaltung bildet.Use of the field effect transistor according to claims 1 to 3 in an oscillator circuit, characterized in that the gate electrode ( 4 ) the entrance ( 16 ) of the oscillator circuit, drain ( 3 ) is grounded and Source ( 2 ) on the one hand an operating voltage input ( 17 ) forms the second on the gate electrode ( 4 ) is fed back and thirdly the output ( 18 ) of the oscillator circuit. Verwendung des Feldeffekttransistors nach Anspruch 1 bis 3 als statische Speicherzelle dadurch gekennzeichnet, dass die Gate-Elektrode (4) den Eingang (16) der Speicherzelle und Source (2) einen Betriebsspannungseingang (17) bildet und Drain (3) über einen zweiten Widerstand (23) an Masse liegt sowie mit dem Eingang (16) Gate-Elektrode (4) verbunden ist.Use of the field effect transistor according to claim 1 to 3 as a static memory cell, characterized in that the gate electrode ( 4 ) the entrance ( 16 ) the memory cell and source ( 2 ) an operating voltage input ( 17 ) forms and drain ( 3 ) via a second resistor ( 23 ) is grounded and with the input ( 16 ) Gate electrode ( 4 ) connected is.
DE2002145575 2002-09-27 2002-09-27 Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions Ceased DE10245575A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2002145575 DE10245575A1 (en) 2002-09-27 2002-09-27 Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions
DE10252882A DE10252882A1 (en) 2002-09-27 2002-11-12 SRAM memory cell has 2 dual channel FETs coupled with gate electrodes connected together to form cell's bit input/output, drains forming operating voltage inputs, sources connected to bit input/output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002145575 DE10245575A1 (en) 2002-09-27 2002-09-27 Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions

Publications (1)

Publication Number Publication Date
DE10245575A1 true DE10245575A1 (en) 2004-04-15

Family

ID=32009988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002145575 Ceased DE10245575A1 (en) 2002-09-27 2002-09-27 Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions

Country Status (1)

Country Link
DE (1) DE10245575A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037087A1 (en) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Self-biasing transistor structure and SRAM cells with fewer than six transistors
WO2009099557A1 (en) * 2008-01-31 2009-08-13 Advanced Micro Devices, Inc. A body controlled double channel transistor and circuits comprising the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429956A (en) * 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US5512770A (en) * 1994-04-26 1996-04-30 United Microelectronics Corporation MOSFET device structure three spaced-apart deep boron implanted channel regions aligned with gate electrode of NMOSFET device
US5600168A (en) * 1994-04-20 1997-02-04 Lg Semicon Co., Ltd. Semiconductor element and method for fabricating the same
US5712501A (en) * 1995-10-10 1998-01-27 Motorola, Inc. Graded-channel semiconductor device
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET
DE19744687A1 (en) * 1997-03-27 1998-10-01 Mitsubishi Electric Corp FET with short gate length
US6001695A (en) * 1998-03-02 1999-12-14 Texas Instruments - Acer Incorporated Method to form ultra-short channel MOSFET with a gate-side airgap structure
US6221724B1 (en) * 1998-11-06 2001-04-24 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having punch-through suppression
US6319807B1 (en) * 2000-02-07 2001-11-20 United Microelectronics Corp. Method for forming a semiconductor device by using reverse-offset spacer process
US20020025641A1 (en) * 2000-08-31 2002-02-28 Nam-Sung Kim Method for fabricating a MOSFET and a MOSFET

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600168A (en) * 1994-04-20 1997-02-04 Lg Semicon Co., Ltd. Semiconductor element and method for fabricating the same
US5512770A (en) * 1994-04-26 1996-04-30 United Microelectronics Corporation MOSFET device structure three spaced-apart deep boron implanted channel regions aligned with gate electrode of NMOSFET device
US5429956A (en) * 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US6285061B1 (en) * 1994-09-30 2001-09-04 United Microelectronics Corp. Structure and method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US5712501A (en) * 1995-10-10 1998-01-27 Motorola, Inc. Graded-channel semiconductor device
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET
DE19744687A1 (en) * 1997-03-27 1998-10-01 Mitsubishi Electric Corp FET with short gate length
US6001695A (en) * 1998-03-02 1999-12-14 Texas Instruments - Acer Incorporated Method to form ultra-short channel MOSFET with a gate-side airgap structure
US6221724B1 (en) * 1998-11-06 2001-04-24 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having punch-through suppression
US6319807B1 (en) * 2000-02-07 2001-11-20 United Microelectronics Corp. Method for forming a semiconductor device by using reverse-offset spacer process
US20020025638A1 (en) * 2000-02-07 2002-02-28 United Microelectronics Corp. Reducing lithography limitation by reverse-offset spacer process
US20020025641A1 (en) * 2000-08-31 2002-02-28 Nam-Sung Kim Method for fabricating a MOSFET and a MOSFET

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037087A1 (en) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Self-biasing transistor structure and SRAM cells with fewer than six transistors
US7442971B2 (en) 2004-07-30 2008-10-28 Advanced Micro Devices, Inc. Self-biasing transistor structure and an SRAM cell having less than six transistors
WO2009099557A1 (en) * 2008-01-31 2009-08-13 Advanced Micro Devices, Inc. A body controlled double channel transistor and circuits comprising the same
US7880239B2 (en) 2008-01-31 2011-02-01 Globalfoundries Inc. Body controlled double channel transistor and circuits comprising the same
CN101952964B (en) * 2008-01-31 2012-10-03 格罗方德半导体公司 A body controlled double channel transistor and circuits comprising the same
US8507953B2 (en) 2008-01-31 2013-08-13 Globalfoundries Inc. Body controlled double channel transistor and circuits comprising the same

Similar Documents

Publication Publication Date Title
DE102018204283B4 (en) PROGRAMMABLE LOGIC ELEMENTS AND PROCEDURES FOR OPERATING THE SAME
DE102020105207A1 (en) Heavily doped buried layer to reduce the MOSFET-OFF capacitance
DE2455730B2 (en) Field effect transistor
DE2047777A1 (en) Surface field effect transistor with adjustable threshold voltage
DE2619663B2 (en) Field effect transistor, method of its operation and use as a high-speed switch and in an integrated circuit
DE102018216855A1 (en) A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device
DE3411020C2 (en)
DE112018005908T5 (en) SEMICONDUCTOR COMPONENT
DE4130555A1 (en) SEMICONDUCTOR DEVICE WITH HIGH BREAKTHROUGH VOLTAGE AND LOW RESISTANCE, AND PRODUCTION METHOD
DE1639372A1 (en) Field effect transistor
DE4006299C2 (en) Step-cut Static Influence Transistor (SIT) with insulated gate and process for its manufacture
DE3105693C2 (en)
DE1564524B2 (en)
DE2814695A1 (en) METHOD OF MANUFACTURING AN INTEGRATED CIRCUIT
DE10245575A1 (en) Field effect transistor includes doped island below channel region in semiconductor of opposite conductivity, separated from contact regions
DE19943390A1 (en) Semiconductor component comprises vertical stack comprising source, drain and intermediate layer, gate comprising insulating and conducting layer connecting source and drain and tunnel current flowing in section of gate
DE10207740B4 (en) Method for producing a p-channel field effect transistor on a semiconductor substrate
DE3731000C2 (en) Integrated semiconductor device with p-channel and n-channel field effect transistors
DE2911726A1 (en) Narrow channel FET mfr. - includes etching field oxide beneath photoresist mask to form wide aperture through which substrate is depletion implanted
DE2924702C2 (en) Method and apparatus for manufacturing semiconductor devices
DE102020133745A1 (en) INTEGRATED CIRCUIT WITH PN TRANSITION AND VERTICALLY ALIGNED FIELD EFFECT TRANSISTOR AND PROCESS FOR PRODUCING THE SAME
DE2216060A1 (en) Charge-coupled unit with a deep channel
EP0000883B1 (en) Insulated gate field effect transistor
DE10214157A1 (en) Bipolar transistor for current supply switch has collector provided by semiconductor substrate and 2 successive layers of similar conductivity type with different doping levels
DE102006035073B4 (en) Semiconductor device with a thin film transistor and CMOS transistors, method for producing such a device and use of such a device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection