DE10218498B4 - Method for producing a semiconductor layer and electronic component - Google Patents

Method for producing a semiconductor layer and electronic component Download PDF

Info

Publication number
DE10218498B4
DE10218498B4 DE2002118498 DE10218498A DE10218498B4 DE 10218498 B4 DE10218498 B4 DE 10218498B4 DE 2002118498 DE2002118498 DE 2002118498 DE 10218498 A DE10218498 A DE 10218498A DE 10218498 B4 DE10218498 B4 DE 10218498B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
openings
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002118498
Other languages
German (de)
Other versions
DE10218498A1 (en
Inventor
Stefan Dr. Bader
Volker Dr. Härle
Stephan Miller
Andreas Weimar
Alfred Lell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE2002118498 priority Critical patent/DE10218498B4/en
Publication of DE10218498A1 publication Critical patent/DE10218498A1/en
Application granted granted Critical
Publication of DE10218498B4 publication Critical patent/DE10218498B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

Verfahren zur Herstellung einer Halbleiterschicht (7) mit den Schritten
a) Bereitstellen eines Substrats (8),
b) Aufbringen einer Maskenschicht (1) mit einer Mehrzahl von Öffnungen (2) auf dem Substrat (8), und
c) Aufwachsen mindestens einer Halbleiterschicht (7), wobei die Maskenschicht (1) von dem Halbleitermaterial lateral überwachsen wird,
dadurch gekennzeichnet, daß
die Öffnungen (2) in der Maskenschicht streifenförmig geformt und in mindestens zwei Gruppen (3a, 3b) angeordnet sind, wobei die Gruppen (3a, 3b) durch einen Trennbereich (4) voneinander lateral beabstandet sind,
und die Maskenschicht (1) innerhalb des Trennbereichs (4) eine Mehrzahl von Öffnungen (5) aufweist.Method for producing a semiconductor layer (7) with the steps
a) providing a substrate (8),
b) applying a mask layer (1) having a plurality of openings (2) on the substrate (8), and
c) growing at least one semiconductor layer (7), wherein the mask layer (1) is laterally overgrown by the semiconductor material,
characterized in that
the openings (2) in the mask layer are strip-shaped and arranged in at least two groups (3a, 3b), the groups (3a, 3b) being laterally spaced from each other by a separation area (4),
and the mask layer (1) has a plurality of openings (5) within the separation area (4).

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiterschicht nach dem Oberbegriff des Patentanspruchs 1 sowie ein elektronisches Bauelement. Insbesondere bezieht sich die Erfindung auf ein epitaktisches Herstellungsverfahren für eine Halbleiterschicht, bei dem durch laterales Wachstum eines Halbleitermaterials auf einem Substrat eine Halbleiterschicht geformt wird.The The invention relates to a method for producing a semiconductor layer according to the preamble of claim 1 and an electronic Component. In particular, the invention relates to an epitaxial Manufacturing process for a semiconductor layer in which by lateral growth of a semiconductor material a semiconductor layer is formed on a substrate.

Ein derartiges Verfahren wird oftmals als LEO-Verfahren (Lateral Epitaxial Overgrowth) oder ELOG-Verfahren (Epitaxial Lateral Overgrowth) bezeichnet und ist beispielsweise aus Song at al., phys. stat. sol. (a) 180, 247 (2000), bekannt. Hierin ist die Herstellung einer Galliumnitrid-Schicht auf einem Saphirsubstrat beschrieben. Auf dem Saphirsubstrat wird zunächst eine dünne Initialschicht (seed layer) und darauf eine streifenförmige Siliziumnitrid-Maskenschicht aufgebracht. Bei der nachfolgenden Abscheidung von Trimethylgallium und Ammoniak wächst zunächst eine Mehrzahl von Galliumnitrid-Schichten zwischen den Maskenstreifen auf. Sobald die Galliumnitrid-Schichten die Dicke der Maskenschicht erreicht haben, tritt neben dem vertikalen Wachstum ein laterales Wachstum auf, so daß die Maskenschicht von den Galliumnitrid-Schichten lateral überwachsen wird. Dieser Prozeß wird fortgesetzt, bis eine geschlossene Galliumnitrid-Schicht entsteht.One Such method is often called LEO (Lateral Epitaxial Overgrowth) or ELOG (Epitaxial Lateral Overgrowth) method and is, for example, from Song at al., phys. stat. sol. (a) 180, 247 (2000). This is the production of a gallium nitride layer described on a sapphire substrate. On the sapphire substrate becomes first a thin one Initial layer (seed layer) and then a strip-shaped silicon nitride mask layer applied. In the subsequent deposition of trimethylgallium and ammonia is growing first a plurality of gallium nitride layers between the mask stripes on. Once the gallium nitride layers the thickness of the mask layer have reached, in addition to the vertical growth, a lateral Growth on, so that the mask layer from the gallium nitride layers overgrown laterally becomes. This process will continued until a closed gallium nitride layer is formed.

Es hat sich gezeigt, daß die Versetzungsdichte in der durch laterales Überwachsen hergestellten Galliumnitrid-Schicht vorteilhaft gering ist und sich insbesondere gegenüber einer auf das Saphirsubstrat unmittelbar aufgewachsenen Schicht durch eine höhere Kristallqualität auszeichnet.It has been shown that the Dislocation density in the gallium nitride layer produced by lateral overgrowth is advantageously low and especially against one on the sapphire substrate directly grown through a layer higher crystal quality distinguished.

Weitere Verfahren zum lateralen Überwachsen von GaN-Epitaxieschichten werden in der US 6,320,209 B1 und der US 6,156,584 beschrieben. Aus den Druckschriften EP 1 172 464 A1 und O.H. Nam et. al., „Lateral epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy", Appl. Phys. Lett. 71 (18) 1997, 2638-2640 sind Verfahren zur Herstellung epitaktischer GaN-Schichten mittels lateralem Überwachsen bekannt, bei denen streifenförmige Masken mit in Gruppen angeordneten Streifen verwendet werden.Other methods of lateral overgrowth of GaN epitaxial layers are described in US Pat US 6,320,209 B1 and the US 6,156,584 described. From the pamphlets EP 1 172 464 A1 and OH Nam et. al., "Lateral epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy", Appl. Phys. Lett., 71 (18) 1997, 2638-2640, methods for producing epitaxial GaN layers by means of lateral overgrowth are known, in which strip-shaped Masks with strips arranged in groups are used.

Weiterhin ist allgemein bekannt, daß epitaktisches Wachstum bei einer erhöhten Temperatur, beispielsweise in der Größenordnung von 1000°C stattfindet. Nach dem Epitaxieprozeß wird in der Regel das Substrat mit den darauf aufgewachsenen Epitaxieschichten auf eine für die weitere Verarbeitung zweckmäßige Temperatur und schließlich auf Umgebungstemperatur abgekühlt. Dabei können unterschiedliche thermische Ausdehnungskoeffizienten von Substrat und Halbleiterschicht zu thermisch induzierten mechanischen Spannungen führen, wobei die Gefahr einer Beschädigung der Halbleiterschicht, beispielsweise durch Risse, besteht. Um diese Gefahr zu verringern, ist eine möglichst gute Anpassung der thermischen Ausdehnungskoeffizienten zwischen Halbleiterschicht und Substrat erforderlich.Farther is generally known that epitaxial Growth at an elevated level Temperature, for example, in the order of 1000 ° C takes place. After the epitaxy process becomes usually the substrate with the epitaxial layers grown thereon on one for further processing appropriate temperature and finally cooled to ambient temperature. It can different thermal expansion coefficients of substrate and semiconductor layer to thermally induced mechanical stresses to lead, being the risk of damage the semiconductor layer, for example by cracks, consists. Around To reduce danger is one possible good adaptation of the thermal expansion coefficient between Semiconductor layer and substrate required.

Bei Nitrid-Verbindungshalbleitern ist die Zahl der als Substrat geeigneten Materialien vergleichsweise gering, wobei die genannte thermische Anpassung nur bedingt möglich ist. Dadurch wird einerseits die maximal erreichbare Schichtdicke der Halbleiterschicht limitiert und andererseits die Ausbeute an rißfrei aufgewachsenen Halbleiterschichten und folglich auch die Ausbeute an damit herstellbaren Halbleiterbauelementen verringert.at Nitride compound semiconductors is the number of suitable as a substrate Materials comparatively low, said thermal Adaptation only conditionally possible is. As a result, on the one hand, the maximum achievable layer thickness the semiconductor layer limited and on the other hand the yield crack-free grown semiconductor layers and consequently also the yield reduced with it manufacturable semiconductor devices.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren der genannten Art zur Herstellung einer Halbleiterschicht anzugeben. Insbesondere sollen damit größere Schichtdicken und/oder eine höhere Ausbeute erzielbar sein. Die Aus beute kann auch an der Anzahl der mit der Halbleiterschicht fertigbaren Halbleiterbauelemente gemessen werden.Of the Invention is based on the object, an improved method specify the type mentioned for the production of a semiconductor layer. In particular, so larger layer thicknesses and / or a higher one Yield be achievable. The prey can also be determined by the number of measured with the semiconductor layer manufacturable semiconductor devices become.

Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.These The object is achieved by a method according to claim 1. advantageous Further developments of the invention are the subject of the dependent claims.

Die Erfindung basiert auf der Überlegung, daß Halbleiterschichten mit einer Schichtdicke, die größer als die kritische Schichtdicke ist, herstellbar sind, sofern die Schichtflächen derart begrenzt sind, daß mechanische Spannungen in der Halbleiterschicht teilweise abgebaut werden. Zumindest müssen diese Spannungen so gering gehalten werden, daß die Halbleiterschicht nicht beschädigt wird. Als kritische Schichtdicke wird dabei die Schichtdicke einer entsprechenden Halbleiterschicht bezeichnet, die mit herkömmlichen Verfahren rißfrei hergestellt werden kann.The Invention is based on the consideration that semiconductor layers with a layer thickness greater than the critical layer thickness is, can be produced, provided the layer surfaces in such a way are limited that mechanical Tensions in the semiconductor layer are partially degraded. At least have to these voltages are kept so low that the semiconductor layer is not damaged becomes. The critical layer thickness is the layer thickness of a corresponding semiconductor layer referred to with conventional Process crack-free can be produced.

Bei der Erfindung ist vorgesehen, die Halbleiterschichten mittels eines ELOG-Verfahrens herzustellen, wobei die ELOG-Strukturen in zwei oder mehr Gruppen angeordnet sind, so daß die Schichtfläche der herzustellenden Halbleiterschicht in zwei oder mehr begrenzte Teilflächen unterteilt ist.at the invention is provided, the semiconductor layers by means of a ELOG process, wherein the ELOG structures in two or more groups are arranged so that the layer surface the semiconductor layer to be produced in two or more limited subareas is divided.

Weiter basiert die Erfindung auf der Überlegung, daß Risse aufgrund thermisch induzierter mechanischer Spannungen in der Halbleiterschicht zwar allgemein unerwünscht sind, aber dann keinen besonderen Nachteil darstellen, wenn sie lokal auf eine festgelegte, vorzugsweise möglichst kleine Fläche begrenzt sind. Bei einem ELOG-Verfahren der oben beschriebenen Art können durch die Wahl geeigneter Maskenstrukturen derartige, gleichsam als Sollbruchstellen fungierende Flächen festgelegt werden.Furthermore, the invention is based on the consideration that cracks due to thermally induced mechanical stresses in the semiconductor layer, although generally undesirable, but then no be constitute a special disadvantage, if they are limited locally to a fixed, preferably the smallest possible area. In an ELOG method of the type described above, by the choice of suitable mask structures such, as it were functioning as predetermined breaking points surfaces can be set.

Erfindungsgemäß ist ein Verfahren zur Herstellung einer Halbleiterschicht durch Bereitstellen eines Substrats, Aufbringen einer Maskenschicht mit einer Mehrzahl von Öffnungen auf dem Substrat und Aufwachsen mindestens einer Halbleiterschicht, wobei die Maskenschicht von dem Halbleitermaterial lateral überwachsen wird, vorgesehen. Die Öffnungen in der Maskenschicht sind dabei in mindestens zwei Gruppen angeordnet, die durch einen Trennbereich lateral voneinander beabstandet sind. Weiterhin sind die Öffnungen in den mindestens zwei Gruppen streifenförmig geformt und verlaufen bevorzugt jeweils in die gleiche Richtung.According to the invention is a Method for producing a semiconductor layer by providing a substrate, applying a mask layer having a plurality of openings on the substrate and growing at least one semiconductor layer, wherein the mask layer laterally overgrow the semiconductor material is provided. The openings in the mask layer are arranged in at least two groups, which are laterally spaced apart by a separation area. Furthermore, the openings in the at least two groups strip-shaped and run preferably in the same direction.

Weiterhin sind bei der Erfindung auch innerhalb des Trennbereichs Öffnungen in der Maskenschicht gebildet. Aufgrund dieser Öffnungen findet auch innerhalb des Trennbereichs epitaktisches Wachstum der Halbleiterschicht statt. Dies dient aber nicht zur Herstellung einer rißfreien Halbleiterschicht wie außerhalb des Trennbereichs, sondern zur Verbesserung der Schichtdickenhomogenität.Farther are in the invention also within the separation area openings formed in the mask layer. Because of these openings also takes place inside the separation region epitaxial growth of the semiconductor layer instead. However, this does not serve to produce a crack-free semiconductor layer such as outside the separation area, but to improve the layer thickness homogeneity.

Da innerhalb des Trennbereichs teilweise laterales Wachstum stattfinden kann, werden bei der Erfindung insbesondere unerwünschte Schwankungen der Schichtdicke der Halbleiterschicht vorteilhaft reduziert.There Partial lateral growth take place within the separation area can be in the invention, in particular undesirable fluctuations the layer thickness of the semiconductor layer advantageously reduced.

Durch laterales Überwachsen werden zunächst im Bereich der beiden Gruppen von streifenförmigen Öffnungen zwei durch den Trennbereich voneinander separierte Halbleiterschichten mit einer vorteilhaft geringen Versetzungsdichte epitaktisch aufgewachsen. Der Wachstumsprozeß wird fortgesetzt, bis der Trennbereich ebenfalls überwachsen ist und schließlich eine gemeinsame geschlossene Halbleiterschicht entsteht.By lateral overgrowth be first in the region of the two groups of strip-shaped openings two through the separation area from each other separated semiconductor layers with an advantageously low dislocation density grown epitaxially. The growth process will continue until the Also overgrow separation area is and finally a common closed semiconductor layer is formed.

Die Anordnung von streifenförmigen Öffnungen der Maskenschicht in zwei Gruppen mit einem dazwischen liegenden Trennbereich bewirkt dabei eine Veränderung oder Störung des Kristallgefüges der aufgewachsenen Halbleiterschicht im Trennbereich, so daß sich hier leichter Risse aufgrund mechanischer Spannungen ausbilden können als in den benachbarten Gebieten. Damit bildet die Halbleiterschicht im Trennbereich eine Soll bruchstelle, die die angrenzenden Bereiche der Halbleiterschicht vor einer Beschädigung durch Rißbildung schützt.The Arrangement of strip-shaped openings the mask layer in two groups with an intermediate one Separation area causes a change or disturbance of the Crystal texture of the grown semiconductor layer in the separation area, so that here can easily form cracks due to mechanical stress in the neighboring areas. Thus, the semiconductor layer forms in the separation area a predetermined breaking point, the adjacent areas the semiconductor layer from damage by cracking protects.

Mit Vorteil wird so die flächenmäßige Ausbeute an rißfreien Bereichen der Halbleiterschicht erhöht. Weiterhin wird durch die Lokalisierung möglicherweise auftretender Risse in dem vorgegebenen Trennbereich vermieden, daß sich Risse unkontrolliert über größere Bereiche der Halbleiterschicht erstrecken. Damit wird auch die Fertigungsausbeute an Halbleiterbauelementen, die aus der Halbleiterschicht gebildet werden können, erhöht, da die Wahrscheinlichkeit, daß ein Riß durch Anteile der Halbleiterschicht außerhalb des Trennbereichs verläuft, vorteilhaft reduziert ist. Dies gilt insbesondere für automatisierte Fertigungsverfahren, bei denen die zu verwendenden Bereiche der Halbleiterschicht fest vorgegeben sind.With The advantage is the areal yield on crack-free Increased areas of the semiconductor layer. Furthermore, by the Localization may be occurring cracks in the predetermined separation area avoided that cracks uncontrolled over larger areas the semiconductor layer extend. This is also the production yield to semiconductor devices formed from the semiconductor layer can be elevated, since the probability that one Break through Portions of the semiconductor layer outside of the separation region is advantageous is reduced. This is especially true for automated manufacturing processes, in which the areas of the semiconductor layer to be used are fixed are predetermined.

Es versteht sich, daß auch die Ausbildung von mehr als zwei Gruppen von streifenförmigen Öffnungen, die jeweils durch einen Trennbereich voneinander beabstandet sind, im Rahmen der Erfindung liegt. Insbesondere bei großflächigen Substraten ist eine solche Ausgestaltung der Erfindung vorteilhaft. Im folgenden wird die Erfindung der Einfachheit halber anhand von zwei Gruppen streifenförmiger Öffnungen beschrieben.It it goes without saying that too the formation of more than two groups of strip-shaped openings, each separated by a separation area, within the scope of the invention. Especially with large-area substrates Such an embodiment of the invention is advantageous. Hereinafter For reasons of simplicity, the invention is based on two groups strip-shaped openings described.

Vorzugsweise sind bei der Erfindung die streifenförmigen Öffnungen in den beiden Gruppen parallel, weitergehend auch zueinander parallel angeordnet, beispielsweise in Form einer Mehrzahl paralleler rechteckförmiger Streifen. Zudem sind jeweils gleiche Streifenbreiten der Öffnungen und gleiche Abstände zwischen benachbarten Öffnungen zweckmäßig. Durch diese regelmäßige Anordnung wird sowohl die Ausbeute der Halbleiterschicht mit einer hohen Kristallqualität als auch deren automatisierte Verarbeitung vorteilhaft unterstützt.Preferably in the invention, the strip-shaped openings in the two groups are parallel, further arranged also parallel to each other, for example in the form of a plurality of parallel rectangular strips. In addition are each equal strip widths of the openings and equal distances between adjacent openings appropriate. By this regular arrangement both the yield of the semiconductor layer with a high crystal quality as well their automated processing supported advantageous.

Dabei ist es vorteilhaft, jeweils eine streifenförmige Öffnung der einen Gruppe und eine streifenförmige Öffnung der anderen Gruppe längs einer gemeinsamen Gerade anzuordnen, so daß die Hauptersteckungsrichtungen der beiden Öffnungen zusammenfallen. Besonders bevorzugt sind eine oder mehrere der oben genannten Öffnungen der Maskenschicht innerhalb des Trennbereichs ebenfalls längs dieser gemeinsamen Gerade und somit zwischen den Stirnseiten der entsprechenden streifenförmigen Öffnungen angeordnet.there It is advantageous, in each case a strip-shaped opening of a group and a strip-shaped opening of the other Group along to arrange a common straight line, so that the Hauptersteckungsrichtungen the two openings coincide. Particularly preferred are one or more of the above said openings the mask layer within the separation area also along this common straight line and thus between the end faces of the corresponding strip-shaped openings arranged.

Der durch den Trennbereich gebildete Abstand zwischen den beiden Gruppen ist bevorzugt größer als der Abstand zwischen zwei benachbarten streifenförmigen Öffnungen in den jeweiligen Gruppen. Besonders bevorzugt ist der Abstand zwischen den zwei Gruppen mehr als doppelt so groß wie der Abstand zweier benachbarter streifenförmiger Öffnungen.Of the distance between the two groups formed by the separation area is preferably greater than the distance between two adjacent strip-shaped openings in the respective Groups. Particularly preferred is the distance between the two groups more than twice the size the distance between two adjacent strip-shaped openings.

Bei unterschiedlichen Abständen zwischen benachbarten streifenförmigen Öffnungen kann hierfür der mittlere Abstand oder der größte auftretende Abstand herangezogen werden. Allgemein sollte der Trennbereich so breit sein, daß bei oder nach der Abkühlung nach der Epitaxie Risse in den Halbleiterschichten im wesentlichen im Trennbereich entstehen. Dieser Abstand kann auch experimentell ermittelt werden.At different distances between adjacent strip-shaped openings for this purpose, the average distance or the largest occurring Distance be used. In general, the separation area should be so wide that during or after the cooling after the epitaxy cracks in the semiconductor layers arise substantially in the separation area. This distance can also be determined experimentally.

Bei der Wahl der Breite des Trennbereiches ist zu berücksichtigen, daß zur Bildung der Sollbruchstelle ein möglichst großer Abstand zwischen den Gruppen streifenförmiger Öffnungen zweckmäßig ist. Zur nachfolgenden Bearbeitung der Halbleiterschicht ist aber eine geschlossene, vorzugsweise möglichst ebene Halbleiterschicht vorteilhaft. Beispielsweise erfordert die Aufbringung photolithographischer Masken auf der Halbleiterschicht eine möglichst ebene Oberfläche. Bei zu großen Abständen zwischen den Gruppen streifenförmiger Öffnungen steigt die minimal erforderliche Schichtdicke zur Ausbildung einer geschlossenen Halbleiterschicht und damit die Wachstumsdauer, bis eine geschlossene Halbleiterschicht entsteht. Der oben genannte Bereich für den durch den Trennbereich gebildeten Abstand, bezogen auf den Abstand zweier benachbarter streifenförmiger Öffnungen, ist in dieser Hinsicht besonders vorteilhaft.at the choice of the width of the separation area must be taken into account that to Forming the breaking point the largest possible distance between the groups strip-shaped openings is appropriate. to subsequent processing of the semiconductor layer is but a closed, preferably as level as possible Semiconductor layer advantageous. For example, the application requires photolithographic masks on the semiconductor layer one possible flat surface. Too big intervals between the groups of strip-shaped openings increases the minimum required layer thickness to form a closed Semiconductor layer and thus the growth time until a closed Semiconductor layer is formed. The above area for the by the separation distance formed, based on the distance between two adjacent strip-shaped openings, is particularly advantageous in this regard.

Bei einer vorteilhaften Ausgestaltung der Erfindung wird die Maskenschicht in zwei Schritten aufgebracht. In einem ersten Schritt wird eine geschlossene Maskenschicht abgeschieden. Nachfolgend wird die Maskenschicht in einem zweiten Schritt strukturiert, wobei insbesondere die genannten Öffnungen in der Maskenschicht ausgebildet werden. Als Maskenmaterial kann beispielsweise im ersten Schritt eine geschlossene Siliziumoxid- oder Siliziumnitrid-Schicht gebildet werden. Auch metallische Maskenschichten, die beispielsweise Nickel enthalten können, sind bei der Erfindung geeignet. Die Strukturierung kann bei der Erfindung mittels eines herkömmlichen photolithographischen Verfahrens erfolgen.at An advantageous embodiment of the invention is the mask layer applied in two steps. In a first step, a closed mask layer deposited. The following is the mask layer structured in a second step, wherein in particular said openings be formed in the mask layer. As a mask material can For example, in the first step, a closed silica or silicon nitride layer are formed. Also metallic mask layers, which may contain nickel, for example, are in the invention suitable. The structuring can in the invention by means of a conventional Photolithographic process done.

Eine vorteilhafte Weiterbildung der Erfindung besteht darin, vor der Ausbildung der Maskenschicht eine Initialschicht (seed layer) auf dem Substrat aufzuwachsen. Vorzugsweise wird hierfür ein Material der nachfolgend auf zuwachsenden Halbleiterschicht, ein Material aus dem selben Halbleitersystem oder ein Material, das zumindest teilweise die Bestandteile der nachfolgend aufzubringenden Halbleiterschicht enthält, verwendet.A advantageous development of the invention is, before Forming the mask layer on an initial layer (seed layer) grow up the substrate. Preferably, this is a material of following growth of semiconductor layer, a material the same semiconductor system or a material that is at least partially the components of the subsequently applied semiconductor layer contains used.

Die Erfindung eignet sich insbesondere zur Herstellung einer Halbleiterschicht, die einen Nitrid-Verbindungshalbleiter enthält. Unter einem Nitrid-Verbindungshalbleiter sind insbesondere Nitrid-Verbindungen von Elementen der dritten und/oder fünften Hauptgruppe des Periodensystems der chemischen Elemente wie beispielsweise GaN, InN, AlN, InGaN, AlGaN oder AlInGaN zu verstehen. Als Substrat eignet sich beispielsweise ein Siliziumkarbid- oder ein Saphirsubstrat. Als Initialschicht wird in diesem Fall vorzugsweise ebenfalls eine Schicht eines Nitrid-Verhindungshalbleiters verwendet.The Invention is particularly suitable for the production of a semiconductor layer, which contains a nitride compound semiconductor. Under a nitride compound semiconductor are in particular nitride compounds of elements of the third and / or fifth Main group of the Periodic Table of the chemical elements such as GaN, InN, AlN, InGaN, AlGaN or AlInGaN. As a substrate For example, a silicon carbide or a sapphire substrate is suitable. As an initial layer in this case is preferably also a Layer of a nitride Verhinderungshalbleiters used.

Mit einer erfindungsgemäß hergestellten Halbleiterschicht werden vorzugsweise elektronische Halbleiterbauelemente gefertigt. Nitrid-Verbindungshalbleiterschichten eignen sich insbesondere für optoelektronische, beispielsweise strahlungsemittierende Bauelemente. Bei solchen Bauelementen, die in der Regel als Lumineszenzdiode, zum Beispiel in Form einer Leucht- oder Laserdiode, ausgebildet sind, ist eine aktive strahlungserzeugende Schicht vorgesehen, die GaN, InGaN, AlGaN oder AlInGaN enthalten kann. Diese aktive Schicht kann innerhalb der oben beschriebenen, mittels Überwachsen hergestellten Halbleiterschicht ausgebildet oder bevorzugt auf dieser Halbleiterschicht aufgewachsen sein. Es versteht sich, daß im Rahmen der Erfindung derartige Bauelementstrukturen auch noch andere Halbleiterschichten, beispielsweise Wellenleiter-, Quantentopf-, Mantel- und/oder Kontaktschichten umfassen können.With a semiconductor layer produced according to the invention Preferably, electronic semiconductor devices are manufactured. Nitride compound semiconductor layers are particularly suitable for optoelectronic, For example, radiation-emitting components. In such components, usually as a light-emitting diode, for example in the form of a Luminous or laser diode, are formed, is an active radiation-generating Layer containing GaN, InGaN, AlGaN or AlInGaN can. This active layer may be within the range described above, by overgrowth formed semiconductor layer or preferably formed on this Semiconductor layer grown. It is understood that in the context the invention such device structures also other semiconductor layers, For example waveguide, quantum well, cladding and / or contact layers may include.

Weitere Merkmale, Vorzüge und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von vier Ausführungsbeispielen in Verbindung mit den 1 bis 5.Other features, advantages and advantages of the invention will become apparent from the following description of four embodiments in conjunction with the 1 to 5 ,

Es zeigen:It demonstrate:

1 eine schematische Aufsicht auf eine Maskenschicht bei einem Verfahren zum lateralen Überwachsen einer Halbleiterschicht, 1 a schematic plan view of a mask layer in a method for the lateral overgrowth of a semiconductor layer,

2 eine schematische Aufsicht auf die Maskenschicht bei einem ersten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, 2 a schematic plan view of the mask layer in a first embodiment of a method according to the invention,

3 eine schematische Aufsicht auf die Maskenschicht bei einem zweiten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, 3 a schematic plan view of the mask layer in a second embodiment of a method according to the invention,

4a bis 4e eine schematische Darstellung eines dritten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens anhand von fünf Zwischenschritten, und 4a to 4e a schematic representation of a third embodiment of a method according to the invention with reference to five intermediate steps, and

5 eine schematische perspektivische Ansicht eines Ausführungsbeispiels einer erfindungsgemäß hergestellten Halbleiterschicht. 5 a schematic perspective view of an embodiment of a semiconductor layer produced according to the invention.

Gleiche oder gleichwirkende Elemente sind in den Figuren mit den selben Bezugszeichen versehen.Same or equivalent elements are in the figures with the same Provided with reference numerals.

In 1 ist eine schematische Aufsicht auf eine Maskenschicht 1 bei einem Verfahren zum lateralen Überwachsen einer Halbleiterschicht gezeigt. Die Maskenschicht 1 ist schraffiert dargestellt, Öffnungen 2 in der Maskenschicht 1 unschraffiert.In 1 is a schematic plan view of a mask layer 1 in a method of laterally overgrowing a semiconductor layer. The mask layer 1 hatched, openings 2 in the mask layer 1 unhatched.

In der Maskenschicht 1 sind mehrere streifenartige, bei dem gezeigten Ausführungsbeispiel rechteckförmige Öffnungen 2 gebildet, die in zwei Gruppen 3a und 3b angeordnet sind.In the mask layer 1 are a plurality of strip-like, in the embodiment shown rectangular openings 2 formed in two groups 3a and 3b are arranged.

Zwischen diesen beiden Gruppen 3a und 3b von Öffnungen 2 ist ein Trennbereich 4 so gebildet, daß die beiden Gruppen 3a und 3b voneinander beabstandet sind. Bei dem epitaktischen Aufwachsen der Halbleiterschicht bilden sich zunächst mehrere Halbleiterschichten im Bereich der Öffnungen 2 in der Maskenschicht, die nachfolgend lateral zu zwei Halbleiterschichten in den Bereichen der beiden Gruppen 3a und 3b über der Maskenschicht 1 zusammenwachsen. Der Wachstumsprozeß wird danach fortgesetzt, bis durch laterales Überwachsen sich die beiden Halbleiterschichten über dem Trennbereich zu einer einzigen geschlossenen Halbleiterschicht zusammenschließen.Between these two groups 3a and 3b of openings 2 is a separation area 4 formed so that the two groups 3a and 3b spaced apart from each other. During the epitaxial growth of the semiconductor layer, first of all a plurality of semiconductor layers form in the region of the openings 2 in the mask layer, which subsequently follow laterally to two semiconductor layers in the regions of the two groups 3a and 3b above the mask layer 1 grow together. The growth process is then continued until, by lateral overgrowth, the two semiconductor layers over the separation region join together to form a single closed semiconductor layer.

Da der Trennbereich 4 eine Diskontinuität in der Struktur der Maskenschicht 2 darstellt und vorzugsweise der Abstand b zwischen den beiden Gruppen 3a und 3b wesentlich größer ist als der Abstand a zwischen zwei benachbarten streifenförmigen Öffnungen, wird die Kristallstuktur der Halbleiterschicht in dem Trennbereich verändert und insbesondere die Homogenität der Kristallstruktur reduziert.Because of the separation area 4 a discontinuity in the structure of the mask layer 2 represents and preferably the distance b between the two groups 3a and 3b is substantially larger than the distance a between two adjacent strip-shaped openings, the crystal structure of the semiconductor layer is changed in the separation region and in particular reduces the homogeneity of the crystal structure.

Beim Abkühlen des Substrats mit der darauf aufgebrachten Halbleiterschicht nach der Epitaxie fungiert der Trennbereich 4 als Sollbruchstelle, in dem bevorzugt Risse auftreten können, wobei die Halbleiterschicht im Bereich der Gruppen 3a und 3b vorteilhafterweise unbeschädigt bleibt.Upon cooling the substrate with the semiconductor layer deposited thereon after epitaxial growth, the separation region functions 4 as a predetermined breaking point, in which cracks may preferably occur, wherein the semiconductor layer in the region of the groups 3a and 3b advantageously remains undamaged.

In 2 ist ein Beispiel einer Maskenschicht 1 für ein erstes Ausführungsbeispiel eines erfindungsgemäßen Herstellungsverfahren gezeigt. Wie bei der in 1 dargestellten Maskenschicht 1 sind jeweils eine streifenförmige Öffnung 2 der einen Gruppe 3a und eine streifenförmige Öffnung 2 der anderen Gruppe 3b längs einer gemeinsamen Gerade, beispielhaft dargestellt anhand der Linie 10, angeordnet.In 2 is an example of a mask layer 1 for a first embodiment of a manufacturing method according to the invention. As with the in 1 illustrated mask layer 1 are each a strip-shaped opening 2 one group 3a and a strip-shaped opening 2 the other group 3b along a common straight line, exemplified by the line 10 arranged.

Im Unterschied zu dem in 1 dargestellten Ausführungsbeispiel sind erfindungsgemäß auch innerhalb des Trennbereiches 4 Öffnungen 5 gebildet. Die Größe dieser Öffnungen 5 ist aber deutlich geringer als die Größe der streifenförmigen Öffnungen 2, insbesondere in der Richtung, in der die streifenförmigen Öffnungen 2 verlaufen. Die Öffnungen 5 sind zwischen den Stirnseiten einander gegenüber liegender Öffnungen 2 längs der entsprechenden gemeinsamen Gerade angeordnet.Unlike the in 1 illustrated embodiment according to the invention also within the separation area 4 openings 5 educated. The size of these openings 5 but is significantly less than the size of the strip-shaped openings 2 , in particular in the direction in which the strip-shaped openings 2 run. The openings 5 are between the ends of opposing openings 2 arranged along the corresponding common straight line.

Diese zusätzlichen Öffnungen 5 dienen dazu, bei der aufwachsenden Halbleiterschicht 7 möglichst homogene Schichtdicke zu erreichen. Bei einer vollständigen Bedeckung des Substrats innerhalb des Trennbereichs 4 findet dort kein epitaktisches Wachstum statt. Dadurch ergibt sich ein ungleichmäßiges, insbesondere an den Rändern des Trennbereichs 4 erhöhtes Angebot an Epitaxiematerial, das zu einer ungleichmäßigen Schichtdicke führen kann. Eine damit einhergehende Schichtdickeninhomogenität der Halbleiterschicht im Bereich der Gruppen 3a, b ist unerwünscht und für die weitere Prozessierung der Halbleiterschicht zu Bauelementen nachteilig.These additional openings 5 serve, in the growing semiconductor layer 7 To achieve the most homogeneous layer thickness. For a complete coverage of the substrate within the separation area 4 There is no epitaxial growth there. This results in an uneven, especially at the edges of the separation area 4 increased supply of epitaxial material, which can lead to an uneven layer thickness. An associated layer thickness inhomogeneity of the semiconductor layer in the region of the groups 3a , b is undesirable and disadvantageous for the further processing of the semiconductor layer to components.

Bei der Erfindung wird durch die Öffnungen 5 innerhalb des Trennbereichs 4 ein ungleichmäßiges Angebot an Epitaxiematerial ausgeglichen, da auch innerhalb des Trennbereichs teilweise epitaktisches Wachstum stattfinden kann. Damit wird das Aufwachsen einer gleichmäßig dicken Halbleiterschicht, d.h. eine homogene Schichtdicke erreicht.In the invention, through the openings 5 within the separation area 4 an uneven supply of epitaxial material is compensated, since even within the separation area can take place partially epitaxial growth. Thus, the growth of a uniformly thick semiconductor layer, ie a homogeneous layer thickness is achieved.

Weiterhin entsteht aufgrund des Zusammenwachsens einer Vielzahl von Halbleiterkristallbereichen im Trennbereich 4 eine stark gestörte Kristallregion, die auch als Koaleszenzregion bezeichnet wird. Diese Koaleszenzregion bildet eine Schwachstelle der Halbleiterschicht 7, in der sich Risse bevorzugt bilden und ausbreiten können.Furthermore, due to the coalescence of a plurality of semiconductor crystal regions in the separation region 4 a strongly disturbed crystal region, which is also called Coaleszenzregion. This coalescence region forms a weak point of the semiconductor layer 7 in which cracks can form and spread preferentially.

Besonders bevorzugt ist bei der Erfindung die Maskenschicht so strukturiert, daß die Dichte der Koaleszenzflächen, also der Grenzflächen, an denen Halbleiterkristallbereiche zusammenwachsen, im Trennbereich größer ist als im Bereich der angrenzenden Gruppen streifenförmiger Öffnungen. Damit bildet der Trennbereiches 4 eine Sollbruchstelle. Bei einem Abkühlprozeß nach der Epitaxie können daher insbesondere im Trennbereich Risse entstehen, ohne die angrenzenden Bereich der Halbleiterschicht zu schädigen.In the invention, the mask layer is particularly preferably structured in such a way that the density of the coalescence surfaces, that is to say the boundary surfaces, at which semiconductor crystal regions grow together, is greater in the separation region than in the region of the adjacent groups of strip-shaped openings. This forms the separation area 4 a breaking point. In the case of a cooling process after the epitaxy, cracks can therefore occur, in particular in the separation region, without damaging the adjacent region of the semiconductor layer.

3 zeigt ein zweites Ausführungsbeispiel einer Maskenschicht 1 für ein erfindungsgemäßes Herstellungsverfahren. Hier sind im Unterschied zu den bisher beschriebenen Ausführungsbeispielen die streifenförmigen Öffnungen 2 in mehr als zwei Gruppen zusammengefaßt. Vorliegend sind diese Öffnungen 2 in acht in Form einer Matrix angeordneten Gruppen 3a bis 3h gebildet. Die Gruppen sind durch insgesamt vier Trennbereiche 4a bis 4d voneinander beabstandet, wobei drei Trennbereiche 4a, 4b und 4c parallel zueinander verlaufen und der vierte Trennbereich 4d dazu orthogonal angeordnet ist. Eine solche Maskenstruktur ermöglicht insbesondere bei großflächigen Substraten eine vorteilhaft hohe Ausbeute der Halbleiterschicht bzw. eine möglichst große Schichtdicke. Ähnliche Anordnung mit einer unterschiedlichen Anzahl von streifenförmigen Öffnungen und/oder Zeilen bzw. Spalten der matrixartigen Anordnung von Gruppen streifenförmiger Öffnungen liegen ebenfalls im Rahmen der Erfindung. 3 shows a second embodiment of a mask layer 1 for a production process according to the invention. Here, in contrast to the previously described embodiments, the strip-shaped openings 2 grouped in more than two groups. These are these openings 2 in eight groups arranged in the form of a matrix 3a to 3h educated. The groups are divided by a total of four divisions 4a to 4d spaced apart, with three separation areas 4a . 4b and 4c parallel to each other and the fourth separation area 4d orthogonal to it. Such a mask structure makes it possible, in particular for large-area substrates, to achieve an advantageously high level Yield of the semiconductor layer or the largest possible layer thickness. Similar arrangement with a different number of strip-shaped openings and / or rows or columns of the matrix-like arrangement of groups of strip-shaped openings are also within the scope of the invention.

Die 4a bis 4e zeigen schematisch ein Ausführungsbeispiel eines erfindungsgemäßen Herstellungsverfahrens anhand von fünf Zwischenschritten.The 4a to 4e schematically show an embodiment of a manufacturing method according to the invention with reference to five intermediate steps.

Im ersten Schritt, 4a, wird ein Substrat 8 bereitgestellt. Zur epitaktischen Abscheidung von Nitrid-Verbindungshalbleitern, wie GaN, InN, AlN, InGaN, AlGaN oder InAlGaN, auf die sich das Ausführungsbeispiel im folgenden insbesondere bezieht, eignen sich beispielsweise Siliziumkarbid- oder Saphirsubstrate. Auf dem Substrat kann in diesem Schritt optional eine Initialschicht 6, beispielsweise ebenfalls eine Nitrid-Verbindungshalbleiterschicht abgeschieden werden. Der Übersichtlichkeit halber ist diese Schicht im folgenden nicht dargestellt.In the first step, 4a , becomes a substrate 8th provided. For example, silicon carbide or sapphire substrates are suitable for the epitaxial deposition of nitride compound semiconductors, such as GaN, InN, AlN, InGaN, AlGaN or InAlGaN, to which the exemplary embodiment particularly refers in the following. Optionally, an initial layer may be present on the substrate in this step 6 For example, a nitride compound semiconductor layer may also be deposited. For the sake of clarity, this layer is not shown below.

Im nächsten Schritt, 4b, wird die Maskenschicht 1 auf dem Substrat bzw. gegebenenfalls der Initialschicht 6 ausgebildet. Dazu kann zunächst eine geschlossene Schicht, beispielsweise eine Siliziumoxid- oder Siliziumnitrid-Schicht aufgebracht werden. Nachfolgend wird diese Schicht so strukturiert, daß eine Mehrzahl von streifenförmigen Öffnungen 2 entsteht, die in zwei voneinander lateral durch den Trennbereich 4 beabstandeten Gruppen 3a, 3b angeordnet sind. Vor zugsweise weist die Maskenschicht 1 eine 1 bis 3 entsprechende Struktur auf.In the next step, 4b , becomes the mask layer 1 on the substrate or optionally the initial layer 6 educated. For this purpose, first of all a closed layer, for example a silicon oxide or silicon nitride layer, can be applied. Subsequently, this layer is structured so that a plurality of strip-shaped openings 2 formed in two laterally by the separation area 4 spaced groups 3a . 3b are arranged. Preferably, the mask layer 1 a 1 to 3 corresponding structure.

Im nächsten Schritt, 4c, beginnt der Aufwachsprozeß des Halbleitermaterials. Dabei wächst zunächst die Halbleiterschicht 7 nur in den Bereichen der Öffnungen 2 auf. Eine geringfügige Bedeckung der Maskenschicht 1, die hier vernachlässigt wird, kann dabei auch auftreten. Aufgrund der unterschiedlichen Materialien und der fehlenden Gitteranpassung findet aber auf der Maskenschicht 1 selbst kein Kristallwachstum im eigentlichen Sinne statt.In the next step, 4c , the growth process of the semiconductor material begins. At first, the semiconductor layer grows 7 only in the areas of the openings 2 on. A slight covering of the mask layer 1 , which is neglected here, can also occur. Due to the different materials and the lack of lattice matching takes place on the mask layer 1 itself no crystal growth in the true sense instead.

Sobald die Dicke der Halbleiterschicht 7 die Dicke der Maskenschicht 1 erreicht hat, tritt ein ausgeprägtes laterales Wachstum auf. Dabei wächst die Halbleiterschicht 7 im Bereich der beiden Gruppen 3a und 3b lateral zusammen, 4d. Weiterhin bildet sich auch innerhalb der Öffnungen 5 im Trennbereich 4 eine Halbleiterschicht, die nachfolgend lateral den Trennbereich 4 überwächst.Once the thickness of the semiconductor layer 7 the thickness of the mask layer 1 has reached a pronounced lateral growth occurs. At the same time, the semiconductor layer grows 7 in the range of the two groups 3a and 3b laterally together, 4d , Furthermore, it also forms inside the openings 5 in the separation area 4 a semiconductor layer, which laterally laterally separates the separation area 4 on growing.

Abschließend wird das Verfahren fortgesetzt, bis eine geschlossene Halbleiterschicht 7 entsteht, 4e.Finally, the process is continued until a closed semiconductor layer 7 arises 4e ,

Aufgrund der wesentlich größeren Zahl zusammenwachsender Grenzflächen entsteht eine Vielzahl von Koaleszenzflächen 11, so daß die Dichte der Koaleszenzflächen 11 innerhalb des Trennbereichs 4 im Vergleich zu den angrenzenden Bereichen der Gruppen 3a und 3b deutlich erhöht wird. Damit bildet der Trennbereich 4 eine Schwachstelle in der Kristallschicht, in der sich Risse bevorzugt bilden und ausbreiten, so daß der Trennbereich 4 als Sollbruchstelle fungiert.Due to the significantly larger number of coalescing interfaces, a large number of coalescence surfaces is created 11 so that the density of the coalescing surfaces 11 within the separation area 4 compared to the adjacent areas of the groups 3a and 3b is significantly increased. This forms the separation area 4 a weak spot in the crystal layer in which cracks preferentially form and spread so that the separation area 4 acts as a breaking point.

Die Zusammensetzung der Halbleiterschicht 7 kann bei der Erfindung während des Auf- und Überwachens gleichbleibend sein oder variiert werden. Weiterhin können dabei auch mehrere Halbleiterschichten aufeinander aufgewachsen werden.The composition of the semiconductor layer 7 can be consistent or varied in the invention during the up and monitoring. Furthermore, several semiconductor layers can be grown on top of each other.

Wird die so epitaktisch hergestellte Halbleiterschicht mit dem Substrat nach dem Epitaxieprozeß abgekühlt, beispielsweise von 1000°C auf 20°C, so treten aufgrund der verschiedenen thermischen Ausdehnungskoeffizienten von Substrat und Halbleitermaterial mechanische Spannungen in der Halbleiterschicht auf. Diese Spannungen können zu Rissen in der Halbleiterschicht führen und bei herkömmlich hergestellten Halbleiterschichten diese unbrauchbar machen oder die Ausbeute stark reduzieren. Zudem begrenzen derartige Spannungen bei herkömmlichen Herstellungsverfahren die maximal erreichbare Schichtdicke.Becomes the epitaxially produced semiconductor layer with the substrate cooled after the epitaxial process, for example from 1000 ° C to 20 ° C, so occur due to the different thermal expansion coefficients of substrate and semiconductor material mechanical stresses in the Semiconductor layer on. These stresses can cause cracks in the semiconductor layer to lead and conventionally manufactured Semiconductor layers make them useless or the yield strong to reduce. In addition, limit such voltages in conventional Production method, the maximum achievable layer thickness.

Eine erfindungsgemäß hergestellte Halbleiterschicht ist nach der Abkühlung in 5 dargestellt. Aufgrund der durch die Strukturierung der Maskenschicht 1 bedingten höheren Dichte der Koaleszenzflächen 11 im Trennbereich 4 sind durch mechanische Spannungen entstehende Risse 9 im Trennbereich 4 lokalisiert, die angrenzenden Bereiche der Halbleiterschicht außerhalb des Trennbereichs 4 bleiben von diesen Rissen unbeschädigt und können insbesondere mit automatisierten Fertigungsverfahren leicht weiter verarbeitet werden.A semiconductor layer produced according to the invention is after cooling in 5 shown. Due to the structuring of the mask layer 1 conditional higher density of coalescence surfaces 11 in the separation area 4 are cracks caused by mechanical stress 9 in the separation area 4 localized, the adjacent areas of the semiconductor layer outside the separation area 4 remain undamaged by these cracks and can be easily further processed, especially with automated manufacturing processes.

Die Erläuterung der Erfindung anhand der beschriebenen Ausführungsbeispiele stellt selbstverständlich keine Einschränkung der Erfindung auf diese dar.The explanation of the invention with reference to the described embodiments is of course no restriction the invention on this.

Claims (20)

Verfahren zur Herstellung einer Halbleiterschicht (7) mit den Schritten a) Bereitstellen eines Substrats (8), b) Aufbringen einer Maskenschicht (1) mit einer Mehrzahl von Öffnungen (2) auf dem Substrat (8), und c) Aufwachsen mindestens einer Halbleiterschicht (7), wobei die Maskenschicht (1) von dem Halbleitermaterial lateral überwachsen wird, dadurch gekennzeichnet, daß die Öffnungen (2) in der Maskenschicht streifenförmig geformt und in mindestens zwei Gruppen (3a, 3b) angeordnet sind, wobei die Gruppen (3a, 3b) durch einen Trennbereich (4) voneinander lateral beabstandet sind, und die Maskenschicht (1) innerhalb des Trennbereichs (4) eine Mehrzahl von Öffnungen (5) aufweist.Method for producing a semiconductor layer ( 7 ) with the steps a) providing a substrate ( 8th ), b) applying a mask layer ( 1 ) having a plurality of openings ( 2 ) on the substrate ( 8th ), and c) growing at least one semiconductor layer ( 7 ), the mask layer ( 1 ) is laterally overgrown by the semiconductor material, characterized in that the openings ( 2 ) in the mask layer in strip form and in at least two groups ( 3a . 3b ), the groups ( 3a . 3b ) through a separation area ( 4 ) are laterally spaced from each other, and the mask layer ( 1 ) within the separation area ( 4 ) a plurality of openings ( 5 ) having. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (7) nach Schritt c) abgekühlt wird, wobei der Trennbereich (4) so dimensioniert ist, daß er bei oder nach dem Abkühlen eine Sollbruchstelle in der Halbleiterschicht (7) bildet.Method according to claim 1, characterized in that the semiconductor layer ( 7 ) is cooled after step c), wherein the separation region ( 4 ) is dimensioned so that it has a predetermined breaking point in the semiconductor layer during or after cooling ( 7 ). Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in Schritt c) eine Mehrzahl von Koaleszenzflächen in der Halbleiterschicht (7) ausgebildet werden, wobei die Dichte der Koaleszenzflächen innerhalb des Trennbereichs (4) im Vergleich zu den angrenzenden Bereichen der Halbleiterschicht (7) erhöht ist.Method according to claim 1 or 2, characterized in that in step c) a plurality of coalescing surfaces in the semiconductor layer ( 7 ), wherein the density of the coalescing surfaces within the separation region ( 4 ) compared to the adjacent regions of the semiconductor layer ( 7 ) is increased. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Mehrzahl der streifenförmigen Öffnungen (2) so ausgebildet sind, daß jeweils eine streifenförmige Öffnung (2) der ei nen Gruppe (3a) und eine streifenförmige Öffnung (2) der anderen Gruppe (3b) längs einer gemeinsamen Gerade (10) angeordnet sind.Method according to one of claims 1 to 3, characterized in that a plurality of the strip-shaped openings ( 2 ) are formed so that in each case a strip-shaped opening ( 2 ) of a group ( 3a ) and a strip-shaped opening ( 2 ) of the other group ( 3b ) along a common straight line ( 10 ) are arranged. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß mindestens eine Öffnung (5) innerhalb des Trennbereichs (4) zwischen zwei längs einer gemeinsamen Gerade (10) angeordneten streifenförmigen Öffnungen (2) angeordnet ist.Method according to claim 4, characterized in that at least one opening ( 5 ) within the separation area ( 4 ) between two along a common line ( 10 ) arranged strip-shaped openings ( 2 ) is arranged. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der durch den Trennbereich (4) gebildete Abstand (b) zwischen den beiden Gruppen (3a, 3b) streifenförmiger Öffnungen (2) größer, insbesondere doppelt so groß oder mehr als doppelt so groß wie der Abstand (a) zweier benachbarter Öffnungen (2) in einer Gruppe ist.Method according to one of claims 1 to 5, characterized in that the through the separation area ( 4 ) formed distance (b) between the two groups ( 3a . 3b ) strip-shaped openings ( 2 ) larger, in particular twice as large or more than twice as large as the distance (a) of two adjacent openings ( 2 ) is in a group. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in Schritt b) die Maskenschicht (1) aufgebracht wird mit den Schritten – Abscheiden einer geschlossenen Maskenschicht und – Ausbilden der Öffnungen (2) in der Maskenschicht.Method according to one of Claims 1 to 6, characterized in that in step b) the mask layer ( 1 ) is applied with the steps - depositing a closed mask layer and - forming the openings ( 2 ) in the mask layer. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Maskenschicht (1) ein Siliziumoxid oder ein Siliziumnitrid enthält.Method according to one of Claims 1 to 7, characterized in that the mask layer ( 1 ) contains a silicon oxide or a silicon nitride. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß vor Schritt b) eine Initialschicht (6) auf das Substrat aufgewachsen wird und die Maskenschicht (1) auf die Initialschicht (6) aufgebracht wird.Method according to one of claims 1 to 8, characterized in that before step b) an initial layer ( 6 ) is grown on the substrate and the mask layer ( 1 ) on the initial layer ( 6 ) is applied. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Initialschicht (6) einen Nitrid-Verbindungshalbleiter enthält.Method according to claim 9, characterized in that the initial layer ( 6 ) contains a nitride compound semiconductor. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Halbleiterschicht (7) einen Nitrid-Verbindungshalbleiter enthält.Method according to one of claims 1 to 10, characterized in that the semiconductor layer ( 7 ) contains a nitride compound semiconductor. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß der in der Halbleiterschicht (7) enthaltene und/oder der in der Initialschicht (6) enthaltene Nitrid-Verbindungshalbleiter eine Nitridverbindung von Elementen der dritten und/oder fünften Hauptgruppe ist.Method according to one of claims 10 or 11, characterized in that the in the semiconductor layer ( 7 ) and / or in the initial layer ( 6 ) nitride compound semiconductor is a nitride compound of elements of the third and / or fifth main group. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Nitridverbindung GaN, AlN, InN, InGaN, AlGaN oder AlInGaN ist.Method according to claim 12, characterized in that that the Nitride compound is GaN, AlN, InN, InGaN, AlGaN or AlInGaN. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Substrat (8) Siliziumkarbid oder Saphir enthält.Method according to one of claims 1 to 13, characterized in that the substrate ( 8th ) Contains silicon carbide or sapphire. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß auf die Halbleiterschicht weitere, insbesondere mindestens einen Nitrid-Verbindungshalbleiter enthaltende Halbleiterschichten aufgebracht werden.Method according to one of claims 1 to 14, characterized that on the semiconductor layer further, in particular at least one nitride compound semiconductor containing semiconductor layers are applied. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Zusammensetzung der Halbleiterschicht (7) in senkrechter Richtung zur Schichtebene variiert.Method according to one of claims 1 to 15, characterized in that the composition of the semiconductor layer ( 7 ) varies in a direction perpendicular to the layer plane. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß das Verfahren fortgesetzt wird mit einem Zerteilen der Halbleiterschicht (7) in eine Mehrzahl von Halbleiterkörpern.Method according to one of claims 1 to 16, characterized in that the method is continued with a dicing of the semiconductor layer ( 7 ) in a plurality of semiconductor bodies. Elektronisches Bauelement, dadurch gekennzeichnet, daß es einen Halbleiterkörper gefertigt nach Anspruch 17 oder einen Halbleiterkörper, der aus einer nach einem der Ansprüche 1 bis 16 hergestellten Halbleiterschicht gefertigt ist, enthält.Electronic component, characterized that it a semiconductor body manufactured according to claim 17 or a semiconductor body, the one according to one of the claims 1 to 16 produced semiconductor layer is made contains. Elektronisches Bauelement nach Anspruch 18, dadurch gekennzeichnet, daß es ein optoelektronisches, insbesondere ein strahlungsemittierendes Bauelement ist.Electronic component according to claim 18, characterized characterized in that it an optoelectronic, in particular a radiation-emitting component is. Elektronisches Bauelement nach Anspruch 19, dadurch gekennzeichnet, daß es eine Lumineszenzdiode, insbesondere eine Leuchtdiode oder eine Laserdiode ist.Electronic component according to claim 19, characterized characterized in that it a light-emitting diode, in particular a light-emitting diode or a laser diode is.
DE2002118498 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component Expired - Fee Related DE10218498B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002118498 DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002118498 DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Publications (2)

Publication Number Publication Date
DE10218498A1 DE10218498A1 (en) 2003-11-20
DE10218498B4 true DE10218498B4 (en) 2007-02-22

Family

ID=29264829

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002118498 Expired - Fee Related DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Country Status (1)

Country Link
DE (1) DE10218498B4 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336040A (en) 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Method of fabricating plurality of semiconductor chips and electronic semiconductor baseboard
DE10327612B4 (en) * 2003-04-30 2010-08-05 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips
DE102014114109A1 (en) 2014-09-29 2016-03-31 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
DE102015110071B4 (en) * 2015-06-23 2023-09-07 Pictiva Displays International Limited Organic light emitting diode and operating method for an organic light emitting diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032801A2 (en) * 1980-01-22 1981-07-29 Kabushiki Kaisha Toshiba Method of dicing a semiconductor wafer
EP0343720A2 (en) * 1988-05-23 1989-11-29 Koninklijke Philips Electronics N.V. Semiconductor wafer and method of dividing it
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6156584A (en) * 1997-03-28 2000-12-05 Rohm Co., Ltd. Method of manufacturing a semiconductor light emitting device
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6320209B1 (en) * 1998-04-28 2001-11-20 Sharp Kabushiki Kaisha Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032801A2 (en) * 1980-01-22 1981-07-29 Kabushiki Kaisha Toshiba Method of dicing a semiconductor wafer
EP0343720A2 (en) * 1988-05-23 1989-11-29 Koninklijke Philips Electronics N.V. Semiconductor wafer and method of dividing it
US6156584A (en) * 1997-03-28 2000-12-05 Rohm Co., Ltd. Method of manufacturing a semiconductor light emitting device
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6320209B1 (en) * 1998-04-28 2001-11-20 Sharp Kabushiki Kaisha Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAM, O.-H., [u.a.]: Lateral epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy. In: Appl. Phys. Lett., 1997, Vol. 71, No. 18, S. 2638-2640 *

Also Published As

Publication number Publication date
DE10218498A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
DE69918643T2 (en) GaN film with reduced stress density and manufacturing process
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE102010039147B4 (en) Semiconductor structure and a method of forming the same
EP2483914B1 (en) Method for producing a light-emitting diode
EP1908099B1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
EP0903792A2 (en) Method of manufacturing a plurality of semiconductor bodies
DE102012103686B4 (en) Epitaxial substrate, method for producing an epitaxial substrate and optoelectronic semiconductor chip with an epitaxial substrate
DE10114029A1 (en) III-V semiconductor and process for its manufacture
DE102005005635A1 (en) Radiation-emitting optoelectronic component with a quantum well structure and method for its production
DE112014003533T5 (en) Semiconductor wafer and method for producing the semiconductor wafer
DE19715572A1 (en) Selective epitaxy of III-V nitride semiconductor layers
DE112008002817T5 (en) Method for producing an electronic component
WO2003054939A1 (en) Method for depositing iii-v semiconductor layers on a non iii-v substrate
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
WO2014048805A1 (en) Optoelectronic component and method for producing an optoelectronic component
DE102009019281A1 (en) Group III Nitride Semiconductor, Group III Nitride Semiconductor Surface Treatment Process, Method of Making Same, and Group III Nitride Semiconductor Structure
DE102012217631A1 (en) Optoelectronic component with a layer structure
DE10218498B4 (en) Method for producing a semiconductor layer and electronic component
WO2004057680A1 (en) Radiation-emitting semiconductor body and method for production thereof
DE19838810B4 (en) Method for producing a plurality of Ga (In, Al) N light-emitting diode chips
DE10142656A1 (en) Production of a III-V nitride semiconductor layer based on gallium nitride comprises applying a mask layer on a substrate to form masked regions and non-masked regions, and growing nitride semiconductor layer over the non-masked regions
EP2245657B1 (en) Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
DE10327612B4 (en) Method for producing a plurality of semiconductor chips
DE112019007835T5 (en) Semiconductor wafer and method of making same
DE102019134756A1 (en) METHOD OF MANUFACTURING A LIGHTING DEVICE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee