DE10216873A1 - Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung - Google Patents

Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung

Info

Publication number
DE10216873A1
DE10216873A1 DE10216873A DE10216873A DE10216873A1 DE 10216873 A1 DE10216873 A1 DE 10216873A1 DE 10216873 A DE10216873 A DE 10216873A DE 10216873 A DE10216873 A DE 10216873A DE 10216873 A1 DE10216873 A1 DE 10216873A1
Authority
DE
Germany
Prior art keywords
integrated circuit
conductor
connection
contact surface
conductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10216873A
Other languages
English (en)
Inventor
Thomas Doderer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10216873A priority Critical patent/DE10216873A1/de
Priority to US10/417,568 priority patent/US20030197249A1/en
Publication of DE10216873A1 publication Critical patent/DE10216873A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/023—Fin lines; Slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine integrierte Schaltung (1) auf einem Substratmaterial mit einer Anschlussfläche (2) zum Kontaktieren der integrierten Schaltung (1). Die integrierte Schaltung (1) weist eine Kontaktfläche (3) zum Anschluss der integrierten Schaltung (1) an externe Leitungen auf. Zwischen der Kontaktfläche (3) und der Anschlussfläche (2) ist eine Streifenleitung zum Übertragen hochfrequenter Signale vorgesehen.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, die über eine Kontaktfläche mit externen Leitungen verbindbar ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung einer solchen integrierten Schaltung.
  • Insbesondere die zunehmende Verbreitung von mobilen Geräten erfordert, dass die darin enthaltenen integrierten Schaltungen ein geringes Gewicht und eine geringe Größe aufweisen. Dies kann u. a. dadurch erreicht werden, dass das Gehäuse verkleinert wird oder indem man sogenannte Wafer-Level-Packages (WLP) vorsieht, die im wesentlichen kein eigenes gehäuse mehr aufweisen und nur noch aus den auf einem Substrat hergestellten integrierten Schaltungen bestehen. Zur Kontaktierung dieser WLPs sind Kontaktflächen vorgesehen, die sich auf der Oberfläche des Substrats befinden und mit der integrierten Schaltung in elektrischer Verbindung stehen.
  • Wafer-Level-Packages werden hergestellt, indem der gesamte Wafer so bearbeitet wird, dass nach dem Sägen des Wafers fertig "verpackte" Bauelemente entstehen, die im wesentlichen ohne weitere Prozessschritte montierbar sind. Um aus den Chips, in denen die integrierten Schaltungen angeordnet sind, WLPs herzustellen, ist eine Umverdrahtung notwendig, um die auf der integrierten Schaltung angeordneten Anschlussflächen (Pads), die mit der elektronischen Schaltung in direkter Verbindung stehen, kontaktieren zu können. Dies ist notwendig, da die Anschlussflächen in der integrierten Schaltung so klein sind, dass sie nur mit erheblichem Aufwand extern, z. B. durch Löt-Bumps, Verbindungsdrähte o. ä., kontaktiert werden können. Darüber hinaus sind diese Anschlussflächen, da sie mit planaren Herstellungsverfahren hergestellt worden sind, gegenüber mechanischen Einflüssen sehr empfindlich, so dass sie in besonderer Weise geschützt werden müssen. Dazu werden die Anschlussflächen der integrierten Schaltung mit Leiterverbindungen verbunden, die zu Kontaktflächen führen.
  • Die Kontaktflächen sind größer als die Anschlussflächen und gegenüber externen mechanischen und anderen Einflüssen weitgehend resistent.
  • Üblicherweise werden diese Wafer-Level-Packages auf Modulplatinen angebracht, die sogenannte Kontakt-Bumps aufweisen. Die Kontaktflächen werden daher in einem Abstand angeordnet, der sich an dem Abstand der Kontakt-Bumps der Modulplatinen orientiert. Dieser Abstand ist im allgemeinen erheblich größer als der Abstand der Anschlussflächen auf der integrierten Schaltung.
  • Da die integrierten Schaltungen über die Umverdrahtungsleitungen kontaktiert werden, werden folglich alle elektrischen Signale zum Chip und vom Chip über diese Leitungen übertragen. Da die Umverdrahtungsleitungen durch einfache Leitungen ausgeführt werden, kann sich insbesondere im Hochfrequenzbereich eine Verschlechterung der Signalqualität ergeben, z. B. durch Übersprechen, Dämpfung, Dispersion, Laufzeit und anderes.
  • Dies tritt insbesondere bei besonders langen Leitungsverbindungen auf, wie sie durch eine Länge, die in der Größenordnung der Chipabmessungen liegt, gegeben ist.
  • Um der Verschlechterung der Signalqualität entgegenzuwirken, ist üblicherweise vorgesehen, die individuellen Umverdrahtungsleitungen in derselben Länge auszuführen. Dabei werden aber nur die Laufzeitunterschiede der einzelnen Leitungen minimiert, jedoch andere Beeinträchtigungen der Signalqualität unbeeinflusst gelassen.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine kontaktierbare integrierte Schaltung vorzusehen, bei der die Signalqualität beim Übertragen über die Umverdrahtungsleitung möglichst wenig beeinträchtigt wird.
  • Diese Aufgabe wird durch die integrierte Schaltung nach Anspruch 1, sowie dem Herstellungsverfahren nach Anspruch 7 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Erfindungsgemäß ist demnach eine integrierte Schaltung auf einem Substratmaterial vorgesehen, die eine Anschlussfläche zum Kontaktieren der integrierten Schaltung aufweist. Die integrierte Schaltung weist weiterhin ein Kontaktfläche auf, um die integriert Schaltung an externe Leitungen oder an Kontakt-Bumps einer Modulplatine anzuschließen. Zwischen der Kontaktfläche und der Anschlussfläche ist eine Streifenleitung zum Übertragen hochfrequenter Signale vorgesehen.
  • Streifenleitungen sind bekanntermaßen Leitungen, die zum Übertragen von hochfrequenten Signalen geeignet sind. Sie weisen in aller Regel zwei parallel geführte Leiter auf, von denen einer der Leiter vorzugsweise einem festen Potential zugeordnet ist, er kann jedoch auch potentialfrei, d. h. ohne Verbindung zu einer Potentialquelle, angeordnet sein.
  • Durch Einsatz von Streifenleitungen für die Umverdrahtung werden Beeinträchtigungen der Signalqualität minimiert. Insbesondere Flankensteilheit, Dämpfung und Übersprechen lassen sich bei Verwenden eines Streifenleiters reduzieren.
  • Die Verwendung eines Streifenleiters für die Umverdrahtungsleitungen in einem Wafer-Level-Package ist insbesondere deshalb sinnvoll, da die Umverdrahtungsleitungen eine Länge aufweisen, die in der Größenordnung der Chipabmessungen liegt und aus diesem Grunde für die hochfrequente Signalübertragung erheblich sind.
  • Es kann weiterhin vorgesehen sein, dass auf der integrierten Schaltung eine Isolationsschicht angeordnet ist, die die Kontaktfläche trägt, wobei die Streifenleitung auf der Isolationsschicht als koplanare Streifenleitung ausgebildet ist. Unter einer koplanaren Streifenleitung versteht man eine Streifenleitung, die zwei parallel geführte Leiterbahnen aufweist, die bezüglich der Oberfläche des Substratmaterials nebeneinander angeordnet sind. Dies hat den Vorteil, dass die Streifenleitung in einem einzigen Prozessschritt, nämlich dem Aufbringen der Metallisierung auf die Isolationsschicht, hergestellt werden kann.
  • Es kann weiterhin vorgesehen sein, dass die Streifenleitung durch die Leiterverbindung und eine vertikal zur Leiterverbindung angeordnete weitere Leiterstruktur gebildet ist. Um die vertikale Anordnung der Leiter des Streifenleiters zu erreichen, wird zwischen der Leiterverbindung und der Leiterstruktur vorzugsweise eine dielektrische Schicht angeordnet. Diese Anordnung hat den Vorteil, dass insbesondere bei einer größeren Anzahl von Anschlussflächen bzw. Kontaktflächen der integrierten Schaltung die Leitungen sehr eng nebeneinander angeordnet sind, so dass im Wesentlichen nicht ausreichend Platz zur Verfügung steht, um koplanare Streifenleitungen vorzusehen.
  • Vorzugsweise kann auch vorgesehen sein, das Substratmaterial größer vorzusehen, als für die Aufnahme der integrierten Schaltung notwendig ist. Das Substratmaterial weist dabei einen ersten Bereich, in dem die integrierte Schaltung angeordnet ist, und einen zweiten Bereich, der keine wirksamen Elemente aufweist, auf. Die Anschlussfläche ist dabei in dem ersten Bereich vorgesehen und die Kontaktfläche im Wesentlichen über dem zweiten Bereich. Dies hat den Vorteil, um bei mehreren vorgesehen Kontaktflächen den Abstand der Kontaktflächen ausreichend groß zu gestalten, um den Einfluss hochfrequenter Signale auf benachbarte Kontaktflächen bzw. Leitungsverbindungen zu reduzieren.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Herstellungsverfahren für eine kontaktierbare integrierte Schaltung vorgesehen. Das Herstellungsverfahren sieht vor, eine dielektrische Schicht auf die integrierte Schaltung aufzubringen, darauf eine Kontaktfläche anzuordnen, die mit einer Leiterverbindung mit der Anschlussfläche der integrierten Schaltung verbunden werden kann. Ein Streifenleiter wird gebildet, indem eine Leiterstruktur isoliert von der Leiterverbindung angeordnet wird. Die Leiterstruktur ist vorzugsweise so vorgesehen, dass die im Wesentlichen über die gesamte Länge der Leiterverbindung den gleichen Abstand aufweist.
  • Mit der Herstellungsverfahren kann in besonders einfacher Weise ein Wafer-Level-Package zur Verfügung gestellt werden, das für hochfrequente Signale besonders geeignet ist. Insbesondere bei der Herstellung einer koplanaren Streifenleitung kann die Leiterverbindung und die Leiterstruktur in einem Prozessschritt gefertigt werden, so dass bei der Herstellung von hochfrequenztauglichen Wafer-Level-Packages kein zusätzlicher Aufwand bei der Herstellung besteht.
  • Die Erfindung wird im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die beigefügten Zeichnungen näher erläutert.
  • Es zeigen:
  • Fig. 1a bis 1g Beispiele für verschiedene Bauformen von Streifenleitungen;
  • Fig. 2 eine Draufsicht auf eine integrierte Schaltung gemäß einer Ausführungsform der Erfindung;
  • Fig. 3 einen Querschnitt entlang der Schnittlinie A-A der Ausführungsform nach Fig. 2;
  • Fig. 4 eine weitere Ausführungsform der vorliegenden Erfindung mit einer vertikalen Streifenleitung; und
  • Fig. 5 einen Querschnitt der Ausführungsform nach Fig. 4.
  • In Fig. 1 sind verschiedene Konfigurationen von Streifenleitern dargestellt. Fig. 1a bis 1c zeigen vertikal aufgebaute Streifenleitungen, wobei die in Fig. 1a dargestellte Streifenleitung eine geschirmte Streifenleitung ist.
  • In Fig. 1d bis 1g sind verschiedene koplanare Streifenleitungen, sowohl symmetrisch als auch unsymmetrisch dargestellt.
  • In einem Streifenleiter werden hochfrequente elektrische Signale zwischen zwei Leiterbahnen geführt. Als Übertragungsmedium dient dabei das zwischen den Leitern angeordnete Dielektrikum.
  • Die Art des Streifenleiters kann je nach Art der Signalübertragung (zeitlich unveränderlich oder hochfrequent) ausgewählt werden. Streifenleitungen beeinträchtigen im Hochfrequenzbereich (insbesondere bei Frequenzen oberhalb etwa 100 MHz) die Signalqualität generell weniger als die konventionellen Eindrahtleitungen. Außerdem wird das Übersprechen zwischen den Leitungen minimiert.
  • Eine erste Ausführungsform der Erfindung ist in Fig. 2 dargestellt. Fig. 2 zeigt eine Draufsicht auf eine integrierte Schaltung 1 mit Anschlusspads 2, die mit der integrierten Schaltung in direkter Verbindung stehen und im wesentlichen im Planarprozeß mit den Leiterbahnen der integrierten Schaltung hergestellt werden. Weiterhin sind Kontaktflächen 3 vorgesehen, über die die integrierte Schaltung mit externen Kontaktiereinrichtungen verbunden werden kann. Solche Kontaktiereinrichtungen können Löt-Bumps, Kabelverbindungen oder ähnliches sein.
  • Zwischen den Anschlusspads 2 und den Kontaktflächen 3 sind jeweils Streifenwellenleiter angeordnet. Je nach Art der dort vorzugsweise zu übertragenden Signale sind die Streifenwellenleiter unterschiedlich ausgeführt. In Fig. 2 dargestellt sind verschiedene Arten von koplanaren Streifenleitungen, die Anschlußpads 2 und Kontaktflächen 3 verbinden. Zwischen den Anschlusspads 2 und den Kontaktflächen 3 können einfache Zweibandleitungen 4, 5 angeordnet sein. Diese umfassen im Wesentlichen eine direkte Leitungsverbindung 41, 51 zwischen dem Anschlusspad 2 und der Kontaktfläche 3. Im Wesentlichen parallel dazu ist eine weitere Leiterstruktur 42, 52 angeordnet, die jedoch nicht mit dem entsprechenden Anschlusspad 2 und der entsprechenden Anschlussfläche 3 in Verbindung steht. Die weitere Leiterstruktur 42, 52 ist vorzugsweise mit einem festen Potential verbunden, besonders bevorzugt einem Massepotential. Die weitere Leiterstruktur 42, 52 kann auch potentialfrei angeordnet sein, d. h. sie ist ohne Verbindung zu weiteren elektrisch aktiven Komponenten.
  • Werden sehr hochfrequente Signale übertragen, ist eine geschirmte Streifenleitung 6 notwendig. Diese weist im Gegensatz zu den einfachen koplanaren Streifenleitungen 4, 5 beidseitig der Leiterverbindung 61 zwischen dem Anschlusspad 2 und der Kontaktfläche 3 jeweils eine Leiterstruktur 62 auf, die im Wesentlichen parallel zu der Leiterverbindung 61 geführt sind.
  • Wie bei der unsymmetrischen Streifenleitung 7 dargestellt, kann eine Leiterstruktur 72 eine nahezu beliebige Breite aufweisen, wenn die der Leiterverbindung 71 gegenüber liegende Kante im Wesentlichen parallel zur Leiterverbindung 71 verläuft.
  • Die unsymmetrische Streifenleitung 8 kann auch durch eine flächige Leiterstruktur 81 gebildet sein, wobei Außenkanten der Leiterstruktur 81 parallel zu zwei oder mehreren Leitungsverbindungen 81 zwischen Anschlusspads 2 und Kontaktflächen 3 verlaufen. Die flächige Leiterstruktur 82 wird auf ein festes Potential gelegt oder potentialfrei gehalten und dient somit gleichzeitig als Abschirmfläche bezüglich darunter angeordneter integrierter Schaltungen. Die Leiterstruktur 82 schirmt von der integrierten Schaltung emittierte elektromagnetische Strahlung wirksam von den darüber liegenden Bereichen ab und verhindert ebenso das Einwirken von elektromagnetischer Strahlung auf die integrierte Schaltung.
  • Die koplanare Streifenleitung hat den Vorteil, dass sie bei der Herstellung einen geringen Aufwand im Vergleich zur konventionellen Eindrahtleitung darstellt. Solche Umverdrahtungsleitungen haben jedoch, insbesondere bei Wafer-Level- Packages, insbesondere bei Leitungen, in denen Hochfrequenzsignale übertragen werden, den Vorteil, dass eine deutliche Verbesserung der übertragenen Signalqualität erreicht wird. Dadurch ist eine höhere Ausbeute an funktionsfähigen Schaltungen zu erwarten. Außerdem wird die obere Grenzfrequenz, mit der ein so aufgebauter Chip betrieben werden kann, deutlich nach oben verschoben. Darüber hinaus wird an die an den Chip gesendete Signalqualität, insbesondere die Amplitude des Signals, geringere Anforderungen gestellt, da bei der Übertragung geringere Signalverluste auftreten. Das gleiche gilt ebenso bei den Ausgangssignalen, die in der integrierten Schaltung auf dem Chip generiert werden.
  • Der zusätzliche Aufwand bei der Herstellung der Umverdrahtungsleitungen liegt lediglich in der Stellung eines neuen Maskenlayouts für die Metallisierungsebene, mit der die Anschlusspads 2 mit den Kontaktflächen 3 verbunden werden.
  • Darüber hinaus erlauben die Streifenleitungen die Integration weiterer passiver Bauelemente, wie z. B. Filter, Richtkoppler, Transformatoren oder Verzweigungen. Diese können einfach durch entsprechende Strukturierung der Schichten, die die Streifenleitung definieren erzeugt werden.
  • In Fig. 3 ist ein Querschnitt entlang der Schnittlinie A-A dargestellt. Die integrierte Schaltung ist dabei in dem Substrat 10 aufgebaut. Über der integrierten Schaltung befindet sich eine isolierende Schicht 11, auf der die Verbindungsleitungen bzw. die Leiterstrukturen aufgebracht sind.
  • In Fig. 4 ist eine weitere Ausführungsform der vorliegenden Erfindung dargestellt. Zwischen den Anschlusspads 2 und den Kontaktflächen 3 sind, wie schon zuvor, Leiterverbindungen geführt. Um eine Streifenleitung zu bilden, werden dazu parallel Leiterstrukturen nicht wie im vorherigen Ausführungsbeispiel in horizontaler Ebene parallel, sondern vertikal über der jeweiligen Leiterverbindung ausgeführt. Zwischen der Leiterverbindung und der Leiterstruktur befindet sich vorzugsweise ein Dielektrikum, das eine möglichst geringe Dielektrizitätskonstante hat, damit die kapazitive Kopplung zwischen den Leitungen minimiert wird. Außerdem muss der dielektrische Verlustfaktor, der bei hohen Frequenzen im Dielektrikum auftritt, möglichst klein sein.
  • Die Leiterstruktur kann im Wesentlichen die gleiche Form wie die Leiterverbindung aufweisen und vertikal bezüglich der Substratoberfläche über der Leiterverbindung angeordnet sein.
  • Es ist jedoch auch möglich, dass die Leiterstruktur 9 flächig ausgebildet ist, wie durch die schraffierte Fläche in Fig. 4 dargestellt, wobei die Fläche der Leiterstruktur zumindest teilweise über der Leiterverbindung, wie in Bereich 9 dargestellt, angeordnet ist, um eine Streifenleitung zu bilden. Die flächige Ausgestaltung der Leiterstruktur hat, wie bereits zuvor ausgeführt, den Vorteil, dass integrierte Schaltungen vor Einwirken elektromagnetischer Strahlung geschützt werden können und dass die Emission von elektromagnetischer Strahlung durch die integrierte Schaltung in die Umgebung minimiert werden kann.
  • In Fig. 5 ist ein Schnittbild entlang einer Linie B-B einer vertikal aufgebauten Streifenleitung dargestellt. Die Leiterverbindung 12 ist auf einer isolierenden Schicht 11 aufgebracht und verbindet das Anschlusspad 2 mit der Kontaktfläche 3. Die Kontaktfläche 3 ist von außen kontaktierbar (nicht gezeigt), d. h. die über der Verbindungsleitung 12 aufgebrachte dielektrische Schicht 14 weist über der Kontaktfläche 3 eine Öffnung auf. Die dielektrische Schicht 14 dient dazu, einen im Wesentlichen über die gesamte Länge und Breite im Wesentlichen gleichen Abstand zur Leiterstruktur 13 zu bilden. Auf der dielektrischen Schicht 14 wird die Leiterstruktur im Wesentlichen so ausgebildet, dass sie die Leiterverbindung 12 nahezu über die gesamte Länge verdeckt, wobei darauf geachtet werden muss, dass die Leiterstruktur nicht mit dem Anschlusspad 2, der Leiterverbindung und der Kontaktfläche 3 in Verbindung kommt. Die Leiterstruktur 13 ist vorzugsweise mit einem festen Potential verbunden, das besonders bevorzugt ein Massepotential der integrierten Schaltung ist, die Leiterstruktur 13 kann jedoch auch potentialfrei gehalten werden, d. h. frei "floatend".
  • Um eine so kontaktierbare integrierte Schaltung herzustellen, ist vorgesehen, dass eine dielektrische Schicht aufgebracht wird, die Öffnungen über den Anschlusspads 2 aufweist. Anschließend werden Kontaktflächen 3 aufgebracht und Leiterverbindungen, um das Anschlußpad 2 mit der Kontaktfläche 3 zu verbinden. Im folgenden wird eine Leiterstruktur 13 isoliert von der Leiterverbindung 12 angebracht, die so angeordnet ist, um mit der Leiterverbindung einen Streifenleiter zu bilden. Dazu wird über der Leiterverbindung eine weitere dielektrische Schicht 14 aufgebracht, damit eine darauf abgeschiedene Leiterstruktur durch die dielektrische Schicht 14 im Wesentlichen mit gleichem Abstand über die gesamte Länge und Breite der Leiterverbindung angeordnet wird. Selbstverständlich kann das Verfahren auch so ausgestaltet sein, dass die Leiterstruktur unterhalb der Leiterverbindung liegt.
  • Die Kontaktfläche, die Leiterverbindung und/oder die Leiterstruktur ist mithilfe eines Sputterverfahrens, eines Aufdampfverfahrens oder eines galvanischen Verfahrens auf dem Chip abzuscheiden. Zur Herstellung der dielektrischen Schicht 14 eignen sich insbesondere Dünnschicht-Abscheidungsverfahren, wie z. B. Sputtern, Verdampfen oder chemische Verfahren, es können jedoch auch andere Verfahren verwendet werden, mit der sich dielektrische Schichten möglichst gleicher Dicke erzeugen lassen.
  • Gegenüber der koplanaren Anordnung der Streifenleiter haben die vertikal angeordneten Streifenleiter den Vorteil, dass sie weniger Fläche benötigen, was insbesondere bei integrierten Schaltungen mit vielen externen Anschlüssen vorteilhaft ist. Die vertikale Anordnung von Streifenleitern hat insbesondere den weiteren Vorteil, dass durch die zusätzliche dielektrische Schicht ein besonderer Schutz der integrierten Schaltung gegen elektrostatische und mechanische Einflüsse gewährleistet ist, was insbesondere bei der Verwendung der integrierten Schaltung als Wafer-Level-Package von Bedeutung ist.
  • Wafer-Level-Packages haben üblicherweise eine Größe, die sich an der integrierten Schaltung orientiert. Insbesondere bei einer größeren Anzahl von notwendigen Kontaktflächen zur Kontaktierung der Schaltung, kann es notwendig sein mehr Platz zur Anordnung der Kontaktflächen zur Verfügung zu stellen. Dies kann vorteilhaft dadurch erreicht werden, indem man das Substrat größer dimensioniert, so dass die integrierte Schaltung nur einen Teil der gesamten Fläche des Chips belegt, wodurch jedoch für die Anordnung der Kontaktflächen zusätzlicher Platz geschaffen wird.
  • Außerdem kann vorgesehen sein, Kontaktflächen auf beiden Seiten des Substrats vorzusehen, um das Wafer-Level-Package in einer Sandwich-Zusammenfügung mit anderen Bauelementen zu verbinden. Dazu können die Leiterverbindungen von der Vorderseite des Substrats, auf der die integrierte Schaltung angeordnet ist, auf die Rückseite, entweder um die Schnittränder oder durch das Substrat, geführt werden. Bezugszeichenliste 1 integrierte Schaltung
    2 Anschlusspad
    3 Kontaktfläche
    4, 5, 6, 7, 8, 9 Streifenleiter
    10 Substrat
    11 isolierende Schicht
    12 Leiterverbindung
    13 Leiterstruktur
    14 dielektrische Schicht
    41, 51, 61, 71, 81 Leiterverbindungen
    42, 52, 62, 72, 82 Leiterstruktur

Claims (9)

1. Integrierte Schaltung (1) auf einem Substratmaterial mit einer Anschlussfläche (2) zum Kontaktieren der integrierten Schaltung (1), wobei auf der integrierten Schaltung (1) eine Kontaktfläche (3) zum Anschluss der integrierten Schaltung an externe Leitungen angeordnet ist, wobei zwischen der Kontaktfläche (3) und der Anschlussfläche (2) eine Streifenleitung (4, 5, 6, 7, 8, 9) zum Übertragen hochfrequenter Signale vorgesehen ist.
2. Integrierte Schaltung (1) nach Anspruch 1, wobei auf der integrierten Schaltung eine Isolationsschicht (11) angeordnet ist, auf der die Kontaktfläche (3) angeordnet ist, wobei die Streifenleitung (9) auf der Isolationsschicht (11) als koplanare Streifenleitung ausgebildet ist.
3. Integrierte Schaltung (1) nach Anspruch 1, wobei auf der integrierten Schaltung (1) eine Isolationsschicht angeordnet ist, auf der die Kontaktfläche und eine Leiterverbindung (12) zur Anschlussfläche (2) angeordnet ist, wobei die Streifenleitung durch die Leiterverbindung (12) und eine vertikal zur Leiterverbindung angeordnete weitere Leiterstruktur (13), die an ein bestimmtes Spannungspotential anlegbar ist, gebildet ist.
4. Integrierte Schaltung (1) nach Anspruch 3, wobei zwischen der Leiterverbindung (12) und der Leiterstruktur (13) eine dielektrische Schicht (14) vorgesehen ist.
5. Integrierte Schaltung (1) nach Anspruch 4, wobei die leitfähige Schicht (13) über der Leiterverbindung (12) angeordnet ist, wobei eine Öffnung vorgesehen ist, um die Kontaktfläche (3) zu kontaktieren.
6. Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 5, wobei das Substratmaterial mit einem ersten Bereich, in dem die integrierte Schaltung (1) angeordnet ist, und einem zweiten Bereich, der keine wirksamen Elemente aufweist, vorgesehen ist, wobei die Anschlussfläche in dem ersten Bereich vorgesehen ist und die Kontaktfläche im wesentlichen über dem zweiten Bereich vorgesehen ist.
7. Verfahren zur Herstellung einer kontaktierbaren integrierten Schaltung, wobei die integrierte Schaltung mit einer Anschlussfläche versehen ist, mit den Schritten:
- Aufbringen einer nichtelektrischen Schicht (11);
- Aufbringen einer Kontaktfläche (3);
- Aufbringen einer Leiterverbindung (12), um die Anschlussfläche (2) mit der Kontaktfläche (3) zu verbinden;
- Anordnen einer Leiterstruktur (13) isoliert von der Leiterverbindung (12), um mit der Leiterverbindung (12) einen Streifenleiter zu bilden.
8. Verfahren nach Anspruch 7, wobei der Schritt des Anordnens einer Leiterstruktur (13) umfasst, dass eine weitere dielektrische Schicht (14) über der Leiterverbindung (12) aufgebracht wird, wobei die Leiterstruktur (13) auf der weiteren dielektrischen Schicht (14) aufgebracht wird.
9. Verfahren nach Anspruch 7 oder 8, wobei das Aufbringen der Kontaktfläche (3), der Leiterverbindung (12) und/oder der Leiterstruktur (13) mit Hilfe von Sputtern oder Aufdampfen durchgeführt wird.
DE10216873A 2002-04-17 2002-04-17 Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung Withdrawn DE10216873A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10216873A DE10216873A1 (de) 2002-04-17 2002-04-17 Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung
US10/417,568 US20030197249A1 (en) 2002-04-17 2003-04-17 Contactable integrated circuit and method of producing such a circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10216873A DE10216873A1 (de) 2002-04-17 2002-04-17 Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung

Publications (1)

Publication Number Publication Date
DE10216873A1 true DE10216873A1 (de) 2003-11-13

Family

ID=28798454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10216873A Withdrawn DE10216873A1 (de) 2002-04-17 2002-04-17 Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung

Country Status (2)

Country Link
US (1) US20030197249A1 (de)
DE (1) DE10216873A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020203971A1 (de) * 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4006282C2 (de) * 1989-02-28 1994-07-07 Toshiba Kawasaki Kk Leiterbahnaufbau zum Abgleichen der Impedanz einer Signalübertragungsleitung
JPH10284638A (ja) * 1997-04-04 1998-10-23 Nec Corp セラミック・チップサイズパッケージの構造
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
DE19960246A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Gehäuseanordnung eines Halbleiterbausteins

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185650A (en) * 1989-02-28 1993-02-09 Kabushiki Kaisha Toshiba High-speed signal transmission line path structure for semiconductor integrated circuit devices
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
US5994766A (en) * 1998-09-21 1999-11-30 Vlsi Technology, Inc. Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
JP4462758B2 (ja) * 2000-12-27 2010-05-12 京セラ株式会社 高周波用配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4006282C2 (de) * 1989-02-28 1994-07-07 Toshiba Kawasaki Kk Leiterbahnaufbau zum Abgleichen der Impedanz einer Signalübertragungsleitung
JPH10284638A (ja) * 1997-04-04 1998-10-23 Nec Corp セラミック・チップサイズパッケージの構造
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
DE19960246A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Gehäuseanordnung eines Halbleiterbausteins

Also Published As

Publication number Publication date
US20030197249A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
DE69727373T2 (de) Halbleitervorrichtung
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE69420917T2 (de) Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement
DE69413601T2 (de) Halbleiteranordnung mit einem Halbleiterelement von Flip-Chip-Typ
DE102009044967B4 (de) System auf einem Chip mit HF-Abschirmung auf dem Chip
DE60208323T2 (de) Gestapeltes HF-Modul
DE60317905T2 (de) Halbleiterbauelement
DE68908687T2 (de) Gedruckte Schaltungsplatte.
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10317101A1 (de) On-Chip-Rauschunterdrückungssystem und ein Verfahren, dieses herzustellen
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE19648728A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE69508379T2 (de) Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet
DE102019123780B4 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE102019115307A1 (de) Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
DE102021102228A1 (de) Hochfrequenz-Vorrichtungen und Verfahren zur Herstellung von Hochfrequenz-Vorrichtungen
DE10012700A1 (de) Halbleitervorrichtung
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE102005062967A1 (de) Hochfrequenzleiter für Verpackungen integrierter Schaltungen
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal