DE10209915A1 - Verfahren zum Flip-Chip-Bonden - Google Patents

Verfahren zum Flip-Chip-Bonden

Info

Publication number
DE10209915A1
DE10209915A1 DE10209915A DE10209915A DE10209915A1 DE 10209915 A1 DE10209915 A1 DE 10209915A1 DE 10209915 A DE10209915 A DE 10209915A DE 10209915 A DE10209915 A DE 10209915A DE 10209915 A1 DE10209915 A1 DE 10209915A1
Authority
DE
Germany
Prior art keywords
chip
substrate
connecting material
contact
contact elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10209915A
Other languages
English (en)
Inventor
Hans Hesse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hesse and Knipps GmbH
Original Assignee
Hesse and Knipps GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hesse and Knipps GmbH filed Critical Hesse and Knipps GmbH
Priority to DE10209915A priority Critical patent/DE10209915A1/de
Priority to EP02026557A priority patent/EP1328015A3/de
Priority to TW091135198A priority patent/TWI236753B/zh
Priority to US10/340,863 priority patent/US6946745B2/en
Priority to SG200300087A priority patent/SG117430A1/en
Publication of DE10209915A1 publication Critical patent/DE10209915A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Chip (1) mit mehreren Kontaktelementen (3) zur Herstellung einer elektrisch leitenden Verbindung zwischen Chip (1) und einem Substrat, insbesondere mittels Ultraschallverschweißung, wobei auf der dem Substrat zugewandten Seite des Chips (1) zwischen den Kontaktelementen (3) bzw. auf der Fläche ohne Kontaktelemente ein Verbindungsmaterial (2) angeordnet ist. Die Erfindung betrifft weiterhin ein Substrat mit mehreren Kontaktflächen zur Herstellung einer elektrisch leitenden Verbindung zwischen einem Chip und dem Substrat, insbesondere mittels Ultraschallverschweißung, wobei auf der dem Chip zugewandten Seite des Substrats zwischen den Kontaktflächen wenigstens bereichsweise ein Verbindungsmaterial angeordnet ist. Die Erfindung betrifft ebenfalls ein Verfahren zum Verbinden eines Chips (1) mit einem Substrat, bei dem zwischen den Kontaktelementen (3) des Chips (1) und den korrespondierenden Kontaktelementen (3)/Kontaktflächen des Substrats eine Ultraschall-Schweißverbindung hergestellt wird, wobei mittels eines zwischen den Kontaktelementen (3) des Chips (1) und/oder zwischen den Kontaktflächen eines Substrats angeordneten Verbindungsmaterials (2) eine weitere, insbesondere elektrisch nichtleitende Verbindung zwischen dem Substrat und dem Chip (1) hergestellt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einem Chip mit mehreren Kontaktelementen bzw. Kontaktflächen und einem Substrat (Flip-Chip-Montage), insbesondere mittels Einbringen von Ultraschallenergie zum Verbinden eines Chips mit einem Substrat, bei dem die elektrisch leitende Verbindung zwischen den Kontaktelementen des Flip-Chips und den korrespondierenden Kontaktelementen/Kontaktflächen des Substrats direkt als Ultraschall-Schweissverbindung hergestellt wird. Die Erfindung betrifft weiterhin den Chip und das Substrat, die beim Verfahren eingesetzt werden.
  • Beim Flip-Chip-Bonden haben die Kontaktelemente auf den Kontaktflächen bzw. den Bond-Pads eine typ. Höhe von 15 µm-75 µm, sie werden in Form von Stud- Bumps, Solder-Bumps oder mit dem "Platingverfahren" hergestellt. Für das Ultraschall-Flip-Chip-Bonden werden vornehmlich Stud-Bumps und Kontaktelemente nach dem "Platingverfahren" verwendet. Der nach dem Bonden verbleibende Abstand bzw. Spalt zwischen dem Substrat und dem Silizium bzw. dem Chip beträgt typ. zwischen 50%-70% der Ausgangsspaltgröße. Um Kräfte zwischen Substrat und Chip, die durch unterschiedliche Ausdehnungskoeffizienten von Substrat und Chip ("thermal mismatch") entstehen, aufnehmen zu können (die Schubspannungen würden den Chip vom Substrat lösen), ist es bekannt, durch einen zusätzlichen Kleber, der nach dem Bonden mit einer sehr feinen Nadel zwischen Chip und Substrat eingebracht wird, die mechanische Stabilität der Gesamtanordnung zu erhöhen. Dieses Verfahren wird als Unterfüllen bzw. Underfill bezeichnet.
  • Insbesondere bei sehr geringem Abstand zwischen Chip und Substrat und einem geringen Abstand (Pitch) zwischen den einzelnen Kontaktelementen kann dieses Underfill-Verfahren nicht mehr eingesetzt werden, da kaum noch ein Platz verbleibt, um die Nadel zum Einbringen des Klebers zu positionieren.
  • Aufgabe der Erfindung ist es, eine Chip- bzw. Substratkonstruktion und ein Verfahren bereitszustellen, mit denen eine sichere Befestigung zwischen Chip und Trägersubstrat erreicht wird und bei dem der Prozeßschritt "Underfill" eingespart wird.
  • Diese Aufgabe wird dadurch gelöst, dass auf der dem Substrat zugewandten Seite des Chips zwischen den Kontaktelementen und insbesondere auf der freien Chipfläche und/oder auf der dem Chip zugewandten Seite des Substrats zwischen den Kontaktflächen und insbesondere auf der durch den Chip bedeckten restlichen Fläche wenigstens bereichsweise ein Verbindungsmaterial angeordnet ist.
  • Die Aufgabe wird weiterhin dadurch gelöst, dass mittels des zwischen den Kontaktelementen des Flip-Chips und/oder des zwischen den Kontaktflächen des Substrats angeordneten Verbindungsmaterials eine weitere, insbesondere elektrisch nichtleitende Verbindung, zwischen dem Substrat und dem Flip-Chip hergestellt wird.
  • Das Verbindungsmaterial dient dazu, eine sichere, den Schubspannungen standhaltende Verbindung zwischen Chip und Substrat herzustellen, um zu gewährleisten, dass bei einer thermischen Belastung der Anordnung ein Ablösen des Chips bzw. ein Aufbrechen der elektrischen Kontakte verhindert wird.
  • Das Verbindungsmaterial ist bevorzugt nichtleitend und weist Eigenschaften auf, die es gestatten, dass z. B. das Verbindungsmaterial als Kleber, insbesondere zweikomponentiger Kleber dient oder auch als Ultraschall-Schweissmaterial, z. B. als ultraschallschweissbarer Kunststoff.
  • Es kann nachträglich auf die o. g. Flächen eines Chips oder eines Substrates aufgebracht werden, bevorzugt wird das Verbindungsmaterial jedoch gleich im Herstellungsprozess des Chips oder des Substrates auf diesem aufgebracht. Dies kann durch einen üblichen Verfahrensschritt bei der Herstellung des Chips oder Substrats geschehen, z. B. im Lithographieverfahren, mittels Dünnschichttechnik, Ätztechnik oder andere dem Fachmann bekannte Herstellungsverfahren.
  • Der besondere Vorteil einer solchen Konstruktion, bei der ein Verbindungsmaterial vor dem eigentlichen Bonden auf dem einen oder anderen Element (Chip/Substrat) angebracht wird liegt darin, dass sich das Verbindungsmaterial schon beim Bonden zwischen den beiden Bondelementen befindet und nicht erst nachträglich durch Unterfüllen zwischen die Bondpartner gebracht werden muss. Dementsprechend können die Abstände zwischen den Kontaktelementen bzw. zwischen Chip und Substrat beliebig klein ausgeführt werden. Desweitern kann der Verfahrensschritt des Unterfüllens entfallen, was sowohl zu Kostenersparnis als auch zu kürzeren Zykluszeiten führt.
  • Neben der Alternative, das Verbindungsmaterial vor dem Bonden auf das Substrat aufzubringen, wird bevorzugt das Verbindungsmaterial vor dem Bonden auf der Seite des Flip-Chips aufgebracht, die beim Bonden dem Substrat zugewandt ist. Idealerweise kann das Aufbringen des Verbindungsmaterial schon bei der Herstellung des Chips erfolgen.
  • In der genannten zweiten Alternative kann das Verbindungsmaterial so ausgefegt werden, dass dessen Höhe über der Chip-Grundfläche geringer ist, als die Höhe der Kontaktelemente des Chips. Die Höhe kann z. B. 5 bis 9 Mikrometer beträgen, wenn die Kontaktelemente eine Höhe von wenigstens 15 Mikrometern aufweisen.
  • Dies hat den Vorteil, dass beim Prozessschritt des Bondens zunächst die Stirnflächen der Kontaktelemente des Chips mit den korrespondierenden Kontaktflächen des Substrates in Kontakt kommen, so daß zunächst eine Konzentration der Ultraschall-Einleitung auf diese Stellen erfolgt.
  • Die geringere Höhe des Verbindungsmaterials im Vergleich zuden Kontaktelementen des Chips kann auch realisiert werden, wenn das Verbindungsmaterial auf dem Substrat statt auf dem Flip-Chip gemäß der erstgenannten Alternative aufgebracht ist. In diesem Fall wird das Verbindungsmaterial auf dem Substrat über die Kontaktflächen hinausragen.
  • Durch Anlegen einer Andruckkraft und einer Ultraschallschwingung wird sodann die elektrische Verbindung zwischen Flip-Chip und Substrat hergestellt, wobei sich die Kontaktelemente verformen und zusammengepresst werden. Hierbei verringert sich der Abstand zwischen Flip-Chip und Substrat, so dass dann erst das nicht leitende Verbindungsmaterial mit dem Substrat oder einer weiteren Verbindungsmaterialschicht auf dem Substrat in Berührung kommt.
  • Es kann dann vorgesehen sein, dass schon durch die Berührung eine feste Verbindung zwischen Flip-Chip und Substrat erfolgt, z. B. durch eine Klebewirkung zwischen Verbindungsmaterial und Substrat oder durch eine Klebewirkung zwischen den jeweiligen Verbindungsmaterialien auf Chip und Substrat, die einen zweikomponentigen Kleber bilden.
  • Alternativ kann es auch vorgesehen sein, dass sich die sichere Verbindung zwischen Chip und Substrat erst nach einer Ultraschallverschweissung des Verbindungsmaterials mit dem gegenüberliegenden Partnerelement (Substrat, Chip oder weiteres Verbindungsmaterial) ergibt. In diesem Fall ist der komplette Bondprozess z. B. zweistufig, wobei in der ersten Stufe die elektrisch leitende Ultraschallverbindung und anschliessend die nichtleitende Verbindung hergestellt wird. Es ist möglich, dass die beiden Stufen zeitgleich erfolgen.
  • Bei einer Abfolge der Verschweissung in zeitlich aufeinander folgenden Stufen kann es vorgesehen sein, dass die Verschweissung des Verbindungsmaterials mit anderen Schweissparametern, insbesondere mit einer anderen Ultraschallfrequenz und/oder Andruckkraft, erfolgt, als bei der Verschweissung der Kontaktelemente. So können für jeden Prozessschritt die optimalen Schweissparameter ausgewählt werden.
  • In einer Weiterbildung der Erfindung kann es vorgesehen sein, dass das Verbindungsmaterial, sei es auf dem Chip oder dem Substrat angebracht, Materialaussparungen, insbesondere in Form von Kanälen aufweist. Diese Aussparungen oder Kanäle dienen dazu, Material sowohl der Kontaktelemente als auch des Verbindungsmaterials aufzunehmen, welches durch das Bonden verpresst wird. Dieses verpresste Material findet Platz in den Aussparungen/Kanälen ohne dass sich elektrische Fehlkontakte ausbilden.
  • Das Verbindungsmaterial kann flächig oder auch nur punktuell zwischen den Kontaktelementen (Chip) bzw. Kontaktflächen (Substrat) angeordnet sein. Bei einer flächigen Anordnung ist es bevorzugt vorgesehen, dass das Verbindungsmaterial die Kontaktelemente bzw. Kontaktflächen, insbesondere in einem Abstand, umgibt.
  • Durch den bevorzugten Abstand wird wiederum ein Bereich oder Kanal ausgebildet, der eine Kontaktfläche bzw. ein Kontaktelement umgibt und dazu dient spannungs- und kräftefrei sowohl Material der Kontaktelemente als auch das Verbindungsmaterials bei der Verpressung bzw. Verformung beim Bonden aufzunehmen.
  • Ein Ausführungsbeispiel der Erfindung ist in den nachfolgenden Abbildungen dargestellt. Es zeigen:
  • Fig. 1 eine Aufsicht auf die Unterseite eines Flip-Chips.
  • Fig. 2 eine geschnittene Seitenansicht eines Flip-Chips;
  • Die Abb. 1 und 2 zeigen, dass als Ersatz für den Underfill als Verbindungsmaterial zwischen Chip 1 und einem nicht dargestellten Substrat z. B. ein ultraschallverschweißbarer Kunststoff 2, insbesondere in Bereichen zwischen den Kontaktelementen 3 (Bondpads), eingesetzt ist.
  • Alternativ hierzu kann auch ein Kleber, insbesondere Zweikomponentenkleber verwendet werden, der auf beiden Verbindungspartnern aufgebracht ist (staubtrocken), und dessen Klebewirkung erst einsetzt, wenn beide Seiten in Kontakt treten, d. h., wenn die metallischen Kontaktelemente 3 entsprechend verformt sind. Desweiteren kann das Verbindungsmaterial auch eine ultraschallverschweißbare Kunststoffbeschichtung sein, die als letzte Maske beim Waferprozess verwendet wurde.
  • Im vorliegenden Ausführungsbeispiel ist das Verbindungsmaterial 2 flächig zwischen den Kontaktelementen 3 angeordnet. Zwischen den Kontaktelementen 3 und dem Verbindungsmaterial 2 werden Zwischenräume 4 oder Kanäle 4 belassen, die beim Verschweissen mit Ultraschall Platz für verformtes Material, sowohl von den Kontaktelementen 3 als auch des Verbindungsmaterials 2 zur Verfügung stellen, welches sich beim Schweissen plastisch verformt und seitlich ausweicht.
  • Vorteilhaft ist es, wenn bei der Bearbeitung des Wafers bereits zusätzliches Material als Verbindungsmaterial 2 nach dem "Plating" aufgebracht wird, so dass der Prozessschritt "UNDERFILL" überflüssig ist und die mechanische Festigkeit der Verbindung zwischen Chip 1 und Substrat entweder durch Einwirken von Ultraschall oder durch einen chemischen Prozess, der nach Erzeugen der elektrisch leitenden Verbindung, d. h. nach Verformen der Kontaktelemente bis zur ganzflächigen Berührung in Aktion tritt.
  • Damit beim Ultraschallschweissen zunächst die elektrischen Kontakte hergestellt werden und anschliessend erst die Verklebung/Verschweissung stattfindet, ist es hier vorteilhaft vorgesehen, dass das Verbindungsmaterial 2 eine geringere Höhe aufweist, als die Kontaktelemente 3. Auch ist es vorgesehen, beim Herstellen der elektrischen Kontakte und der zusätzlichen Verbindung mit verschiedenen Ultraschallenergien und/oder Ultraschallfrequenzen zu arbeiten.
  • Gegenüber der Verwendung von anisotropen Leitklebern hat das erfindungsgemäße Verfahren den Vorteil, dass die Verbindung niederohmiger ist, da keine stochastisch angeordneten Silberspäne als Strompfad verwendet werden, sondern das Verbindungsmaterial einen direkten Kontakt zwischen Chip und Substrat herstellt.
  • Ferner ist das erfindungsgemäße Verfahren für kleine Kontaktabstände/Pitches verwendbar, wohingegen bei anisotropen Leitklebern eine kleinste mittlere Weglänge eingehalten werden muss, um eine Isolation sicherzustellen.

Claims (16)

1. Chip (1) mit mehreren Kontaktelementen (3) zur Herstellung einer elektrisch leitenden Verbindung zwischen Chip (1) und einem Substrat, insbesondere mittels Ultraschallverschweissung, dadurch gekennzeichnet, dass auf der dem Substrat zugewandten Seite des Chips (1) zwischen den Kontaktelementen (3) wenigstens bereichsweise ein Verbindungsmaterial (2) angeordnet ist.
2. Substrat mit mehreren Kontaktflächen zur Herstellung einer elektrisch leitenden Verbindung zwischen einem Chip und dem Substrat, insbesondere mittels Ultraschallverschweissung, dadurch gekennzeichnet, dass auf der dem Chip zugewandten Seite des Substrats zwischen den Kontaktflächen wenigstens bereichsweise ein Verbindungsmaterial angeordnet ist.
3. Chip oder Substrat nach Anspruch 1 bzw. 2, dadurch gekennzeichnet, dass die Höhe des Verbindungsmaterials (2) geringer ist, als die Höhe der Kontaktelemente (3) des Chips (1).
4. Chip oder Substrat nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Verbindungsmaterial (2) Materialaussparungen (4), insbesondere in Form von Kanälen (4) aufweist.
5. Chip oder Substrat nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Verbindungsmaterial (2) ein Kontaktelement (3 )/eine Kontaktfläche, insbesondere in einem Abstand umgibt.
6. Chip oder Substrat nach Anspruch 5, dadurch gekennzeichnet, dass durch einen Abstand zwischen Verbindungsmaterial (2) und Kontaktelement (3)/- fläche ein Kanal (4) ausgebildet ist, der das Kontaktelement (3)/die Kontaktfläche umgibt.
7. Chip oder Substrat nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Verbindungsmaterial (2) ein mittels Ultraschall verschweissbarer Kunststoff ist.
8. Chip oder Substrat nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Verbindungsmaterial (2) ein Kleber ist, insbesondere ein Teil eines zweikomponentigen Klebers.
9. System aus einem Chip und einem Substrat, insbesondere nach Anspruch 8, dadurch gekennzeichnet, dass der Chip (1) und das Substrat auf ihren einander zugewandten Seiten jeweils einen Teil eines zweikomponentigen Klebers (2) aufweisen.
10. Chip, Substrat oder System nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Verbindungsmaterial (2) beim Herstellungsprozess des Chips (1) und/oder Substrates an dem jeweiligen Element (1) aufgebracht wird.
11. Verfahren zum Verbinden eines Chips (1), insbesondere nach einem der vorherigen Ansprüche, mit einem Substrat, bei dem zwischen den Kontaktelementen (3) des Chips (1) und den korrespondierenden Kontaktelementen (3)/Kontaktflächen des Substrats eine Ultraschall- Schweissverbindung hergestellt wird, dadurch gekennzeichnet, dass mittels eines zwischen den Kontaktelementen (3) des Chips (1) und/oder zwischen den Kontaktflächen eines Substrates angeordneten Verbindungsmaterials (2) eine weitere, insbesondere elektrisch nichtleitende Verbindung, zwischen dem Substrat und dem Chip (1) hergestellt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die zusätzliche Verbindung durch eine Klebewirkung des Verbindungsmaterials (2)hergestellt wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die zusätzliche Verbindung durch eine Ultraschall-Verschweissung des Verbindungsmaterials (2) mit dem Chip (1)/Substrat erfolgt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Ultraschall- Verschweissung oder Verklebung des Verbindungsmaterials (2) zeitgleich oder zeitlich nach der Verschweissung der Kontaktelemente (3) erfolgt.
15. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Verschweissung des Verbindungsmaterials (2) mit anderen Schweissparametern, insbesondere mit einer anderen Ultraschallfrequenz und/oder Andruckkraft, erfolgt als bei der Verschweissung der Kontaktelemente (3).
16. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass bei der Verschweissung und/oder Verklebung Material des Verbindungsmaterials (2) und/oder des Kontaktelementenmaterials (3) in die Materialaussparungen (4) bzw. Kanäle (4) verpresst wird.
DE10209915A 2002-01-11 2002-03-07 Verfahren zum Flip-Chip-Bonden Withdrawn DE10209915A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10209915A DE10209915A1 (de) 2002-01-11 2002-03-07 Verfahren zum Flip-Chip-Bonden
EP02026557A EP1328015A3 (de) 2002-01-11 2002-11-28 Verfahren zum Flip-Chip-Bonden
TW091135198A TWI236753B (en) 2002-01-11 2002-12-04 Chip, substrate, and method of connecting a chip with a substrate
US10/340,863 US6946745B2 (en) 2002-01-11 2003-01-10 Method and components for flip-chip bonding
SG200300087A SG117430A1 (en) 2002-01-11 2003-01-10 Method for flip-chip bonding

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10201004 2002-01-11
DE10209915A DE10209915A1 (de) 2002-01-11 2002-03-07 Verfahren zum Flip-Chip-Bonden

Publications (1)

Publication Number Publication Date
DE10209915A1 true DE10209915A1 (de) 2003-07-24

Family

ID=7712012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10209915A Withdrawn DE10209915A1 (de) 2002-01-11 2002-03-07 Verfahren zum Flip-Chip-Bonden

Country Status (1)

Country Link
DE (1) DE10209915A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4105869A1 (de) * 1991-02-25 1992-08-27 Edgar Schneider Ic-karte und verfahren zu ihrer herstellung
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
WO2000034032A1 (en) * 1998-12-07 2000-06-15 Dexter Corporation Underfill film compositions
DE10020374A1 (de) * 1999-07-02 2001-01-25 Fujitsu Ltd Kopfbaugruppe einer Plattenvorrichtung mit einem Kopf-IC-Chip, der durch Ultraschallbonden an eine Aufhängung montiert ist
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4105869A1 (de) * 1991-02-25 1992-08-27 Edgar Schneider Ic-karte und verfahren zu ihrer herstellung
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
DE19527661C2 (de) * 1995-07-28 1998-02-19 Optrex Europ Gmbh Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6399178B1 (en) * 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
WO2000034032A1 (en) * 1998-12-07 2000-06-15 Dexter Corporation Underfill film compositions
DE10020374A1 (de) * 1999-07-02 2001-01-25 Fujitsu Ltd Kopfbaugruppe einer Plattenvorrichtung mit einem Kopf-IC-Chip, der durch Ultraschallbonden an eine Aufhängung montiert ist

Similar Documents

Publication Publication Date Title
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE112015005836B4 (de) Leistungsmodul
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
EP1328015A2 (de) Verfahren zum Flip-Chip-Bonden
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
EP1220314B1 (de) Leistungshalbleitermodul
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE19860716C1 (de) Verbindungsanordnung
DE10209915A1 (de) Verfahren zum Flip-Chip-Bonden
DE4311762C2 (de) Verfahren zur Verbindung elektrischer Kontaktstellen
DE102004003275B4 (de) Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
EP3555913A1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
DE102008011394A1 (de) Montageverfahren für elektronische Bauelemente und Montagebaugruppe
AT517747B1 (de) Verfahren zum Heften von Chips mit Kontaktelement auf ein mit einer Funktionsschicht mit Öffnungen für die Chipkontaktelementen versehenes Substrat

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee