DE102022208583A1 - POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT - Google Patents

POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT Download PDF

Info

Publication number
DE102022208583A1
DE102022208583A1 DE102022208583.3A DE102022208583A DE102022208583A1 DE 102022208583 A1 DE102022208583 A1 DE 102022208583A1 DE 102022208583 A DE102022208583 A DE 102022208583A DE 102022208583 A1 DE102022208583 A1 DE 102022208583A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
metallization layer
cooling
power
main substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102022208583.3A
Other languages
German (de)
Inventor
Wei Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Priority to DE102022208583.3A priority Critical patent/DE102022208583A1/en
Publication of DE102022208583A1 publication Critical patent/DE102022208583A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Leistungshalbleitermodul (10) umfasst: ein Hauptsubstrat (20), das eine erste Metallisierungsschicht (22a) und eine zweite Metallisierungsschicht (22b), die parallel zu der ersten Metallisierungsschicht (22a) verläuft, umfasst; einen ersten Halbleiterchip (12a), der auf der ersten Metallisierungsschicht (22a) angeordnet ist; und einen zweiten Halbleiterchip (12b), der auf der zweiten Metallisierungsschicht (22b) angeordnet ist. Die erste Metallisierungsschicht (22a) ist dazu strukturiert, einen ersten DC-Bereich (24a) und einen ersten AC-Bereich (26a) bereitzustellen; wobei der erste Halbleiterchip (12a) an die erste Metallisierungsschicht (22a) gebondet ist, so dass Leistungselektroden (14a) des ersten Halbleiterchips (12a) mit dem ersten DC-Bereich (24a) und dem ersten AC-Bereich (26a) elektrisch verbunden sind. Die zweite Metallisierungsschicht (22b) ist dazu strukturiert, einen zweiten DC-Bereich (24b) und einen zweiten AC-Bereich (26b) bereitzustellen; wobei der zweite Halbleiterchip (12b) an die zweite Metallisierungsschicht (22b) gebondet ist, so dass Leistungselektroden (14b) des zweiten Halbleiterchips (12b) mit dem zweiten DC-Bereich (24b) und dem zweiten AC-Bereich (26b) elektrisch verbunden sind. Das Leistungshalbleitermodul (10) umfasst mindestens einen Kühlkanal (32) zwischen dem ersten Halbleiterchip (12a) und dem zweiten Halbleiterchip (12b).A power semiconductor module (10) comprises: a main substrate (20) comprising a first metallization layer (22a) and a second metallization layer (22b) running parallel to the first metallization layer (22a); a first semiconductor chip (12a) arranged on the first metallization layer (22a); and a second semiconductor chip (12b) arranged on the second metallization layer (22b). The first metallization layer (22a) is structured to provide a first DC region (24a) and a first AC region (26a); wherein the first semiconductor chip (12a) is bonded to the first metallization layer (22a) such that power electrodes (14a) of the first semiconductor chip (12a) are electrically connected to the first DC region (24a) and the first AC region (26a). . The second metallization layer (22b) is structured to provide a second DC region (24b) and a second AC region (26b); wherein the second semiconductor chip (12b) is bonded to the second metallization layer (22b) such that power electrodes (14b) of the second semiconductor chip (12b) are electrically connected to the second DC region (24b) and the second AC region (26b). . The power semiconductor module (10) includes at least one cooling channel (32) between the first semiconductor chip (12a) and the second semiconductor chip (12b).

Description

Die Erfindung betrifft ein Leistungshalbleitermodul und ein Verfahren zur Herstellung des Leistungshalbleitermoduls.The invention relates to a power semiconductor module and a method for producing the power semiconductor module.

In Kraftfahrzeuganwendungen mit elektrischen Antrieben, wie etwa Elektroautos und Elektro-LKWs, werden Leistungshalbleitermodule zum Montieren von Wechselrichtern verwendet, die aus einem DC-Strom, der durch eine elektrische Batterie bereitgestellt werden kann, den AC-Strom erzeugen, der zum Ansteuern eines Elektromotors erforderlich ist. Momentan umfassen solche Leistungshalbleitermodule Si-Halbleiter. Aufgrund ihrer höheren Betriebsspannungen und den möglichen höheren Schaltfrequenzen, die zu geringeren Verlusten und einer effizienteren Anwendung der Leistungshalbleitermodule führen können, wird jedoch auch in Betracht gezogen, Halbleiter mit großer Bandlücke zu verwenden.In automotive applications with electric drives, such as electric cars and electric trucks, power semiconductor modules are used to mount inverters that generate the AC current required to drive an electric motor from a DC current that can be provided by an electric battery is. Currently, such power semiconductor modules include Si semiconductors. However, due to their higher operating voltages and possible higher switching frequencies, which can result in lower losses and more efficient use of the power semiconductor modules, wide bandgap semiconductors are also being considered.

Solche auf Halbleitern mit großer Bandlücke basierenden Leistungshalbleitermodule können von neuen Moduldesigns profitieren, da höhere Schaltfrequenzen in der Regel zu einer anderen und/oder stärkeren elektromagnetischen Strahlung und Verlusten führen. Ferner kann ein Betrieb bei höheren Spannungen bessere lokale Kühlfähigkeiten erfordern.Such power semiconductor modules based on semiconductors with a wide band gap can benefit from new module designs, as higher switching frequencies usually lead to different and/or stronger electromagnetic radiation and losses. Furthermore, operation at higher voltages may require better local cooling capabilities.

Daher besteht eine Aufgabe der vorliegenden Erfindung darin, ein Leistungshalbleitermodul bereitzustellen, das die oben genannten Probleme verringert. Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen angeführt.It is therefore an object of the present invention to provide a power semiconductor module that reduces the above problems. This object is solved by the subject matter of the independent claims. Advantageous embodiments are set out in the dependent claims.

Ein erster Aspekt der Erfindung betrifft ein Leistungshalbleitermodul. Ein Leistungshalbleitermodul ist eine Vorrichtung zum mechanischen und elektrischen Miteinanderverbinden von Leistungshalbleiterchips. Hier und im Folgenden bezieht sich der Begriff „Leistungs-“ auf Vorrichtungen und Elemente, die zum Verarbeiten von Spannungen von mehr als 100 V und/oder mehr als 10 A eingerichtet sind.A first aspect of the invention relates to a power semiconductor module. A power semiconductor module is a device for mechanically and electrically connecting power semiconductor chips together. Here and below, the term "power" refers to devices and elements configured to handle voltages greater than 100V and/or greater than 10A.

Gemäß einer Ausführungsform der Erfindung umfasst das Leistungshalbeitermodul ein Hauptsubstrat, das eine erste Metallisierungsschicht und eine zweite Metallisierungsschicht, die im Wesentlichen parallel zu der ersten Metallisierungsschicht verläuft, umfasst. Die Metallisierungsschicht kann durch eine Isolationsschicht (d. h. elektrisch isolierende Schicht), wie zum Beispiel eine Keramikschicht, Kunststoffschicht und/oder Formmassenschicht, getrennt sein. Zum Beispiel kann das Hauptsubstrat durch eine Leiterplatte bereitgestellt werden, d. h. kann zwei Metallisierungsschichten auf Seiten einer Kunststoffschicht umfassen. Es kann auch der Fall sein, dass das Hauptsubstrat durch ein DBC-Substrat (DBC - direct bonded copper), d. h. zwei Kupferschichten auf einer Keramikschicht, bereitgestellt wird. Die erste Metallisierungsschicht und die zweite Metallisierungsschicht können aus Metall, wie zum Beispiel Kupfer, hergestellt sein. Es kann auch der Fall sein, dass das Hauptsubstrat einen Leiterrahmen, d. h. eine Metallplatte, die zum Bilden der AC- und DC-Bereiche gestanzt worden ist, umfasst.According to one embodiment of the invention, the power semiconductor module comprises a main substrate, which comprises a first metallization layer and a second metallization layer, which runs essentially parallel to the first metallization layer. The metallization layer may be separated by an insulating layer (i.e. electrically insulating layer) such as a ceramic layer, plastic layer and/or molding compound layer. For example, the main substrate can be provided by a printed circuit board, i. H. may comprise two metallization layers on sides of a plastic layer. It may also be the case that the main substrate is covered by a DBC substrate (DBC - direct bonded copper), i. H. two copper layers on a ceramic layer. The first metallization layer and the second metallization layer may be made of metal such as copper. It may also be the case that the main substrate is a lead frame, i. H. a metal plate that has been stamped to form the AC and DC sections.

Gemäß einer Ausführungsform der Erfindung umfasst das Leistungshalbleitermodul ferner einen ersten Halbleiterchip, der auf der ersten Metallisierungsschicht angeordnet ist, und einen zweiten Halbleiterchip, der auf der zweiten Metallisierungsschicht angeordnet ist. Solche Chips können ein Kunststoffgehäuse aufweisen, das ein aus einem Halbleitermaterial hergestelltes Die umschließt, das die Funktionalität des Chips bereitstellt. Die Halbleiterchips können Transistoren oder Thyristoren umfassen und/oder sein. Jeder Chip stellt auch Leistungselektroden, denen durch die Vorrichtung der Hauptstrom zugeführt werden soll (wie beispielsweise Drain- und Source-Elektroden oder Emitter- und Kollektor-Elektroden) und Steuerelektroden zum Schalten des Hauptstroms (wie zum Beispiel eine Gate-Elektrode oder eine Basiselektrode) bereit. Die Chips können passive Elemente, wie zum Beispiel Dioden-Chips, oder aktive Elemente, wie zum Beispiel aktiv schaltbare Halbleiterchips, sein. Im Fall von Dioden-Chips sind Steuerelektroden eine Anode und Kathode.According to one embodiment of the invention, the power semiconductor module further comprises a first semiconductor chip, which is arranged on the first metallization layer, and a second semiconductor chip, which is arranged on the second metallization layer. Such chips may have a plastic package enclosing a die made of a semiconductor material that provides the functionality of the chip. The semiconductor chips can include and/or be transistors or thyristors. Each chip also provides power electrodes to which the main current is to be supplied by the device (such as drain and source electrodes or emitter and collector electrodes) and control electrodes for switching the main current (such as a gate electrode or a base electrode). ready. The chips can be passive elements, such as diode chips, or active elements, such as actively switchable semiconductor chips. In the case of diode chips, control electrodes are an anode and cathode.

Gemäß einer Ausführungsform der Erfindung ist die erste Metallisierungsschicht dazu strukturiert, einen ersten DC-Bereich und einen ersten AC-Bereich bereitzustellen. Die beiden Bereiche können bezüglich einer Isolationsschicht des Hauptsubstrats zwischen den Metallisierungsschichten voneinander getrennt sein. Der erste Halbleiterchip ist an die erste Metallisierungsschicht gebondet, so dass Leistungselektroden des ersten Halbleiterchips mit dem ersten DC-Bereich und dem ersten AC-Bereich elektrisch verbunden sind.According to an embodiment of the invention, the first metallization layer is structured to provide a first DC region and a first AC region. The two areas can be separated from one another with respect to an insulating layer of the main substrate between the metallization layers. The first semiconductor chip is bonded to the first metallization layer such that power electrodes of the first semiconductor chip are electrically connected to the first DC region and the first AC region.

Analog dazu ist die zweite Metallisierungsschicht dazu strukturiert, einen zweiten DC-Bereich und einen zweiten AC-Bereich bereitzustellen. Die beiden Bereiche können bezüglich einer Isolationsschicht des Hauptsubstrats zwischen den Metallisierungsschichten voneinander getrennt sein. Der zweite Halbleiterchip ist an die zweite Metallisierungsschicht gebondet, so dass Leistungselektroden des zweiten Halbleiterchips mit dem zweiten DC-Bereich und dem zweiten AC-Bereich elektrisch verbunden sind.Similarly, the second metallization layer is structured to provide a second DC region and a second AC region. The two areas can be separated from one another with respect to an insulating layer of the main substrate between the metallization layers. The second semiconductor chip is bonded to the second metallization layer such that power electrodes of the second semiconductor chip are electrically connected to the second DC region and the second AC region.

Es kann auch der Fall sein, dass die erste Metallisierungsschicht einen ersten Steuerbereich umfasst, der von dem ersten DC-Bereich und dem ersten AC-Bereich getrennt sein kann. Eine Steuerelektrode des ersten Halbleiterchips kann an den ersten Steuerbereich gebondet sein. Analog dazu kann die zweite Metallisierungsschicht einen zweiten Steuerbereich umfassen, der von dem zweiten DC-Bereich und dem zweiten AC-Bereich getrennt sein kann. Eine Steuerelektrode des zweiten Halbleiterchips kann an den zweiten Steuerbereich gebondet sein.It may also be the case that the first metallization layer comprises a first control region that may be separate from the first DC region and the first AC region. A control electrode of the first semiconductor chip may be bonded to the first control region. Similarly, the second metallization layer may include a second control region that may be separate from the second DC region and the second AC region. A control electrode of the second semiconductor chip may be bonded to the second control region.

Es kann der Fall sein, dass die Leistungselektroden und wahlweise die Steuerelektrode eines Halbleiterchips auf der gleichen Seite des Halbleiterchips vorgesehen sind.It may be the case that the power electrodes and optionally the control electrode of a semiconductor chip are provided on the same side of the semiconductor chip.

„Auf der Isolationsschicht voneinander getrennt“ kann bedeuten, dass die entsprechenden Komponenten elektrisch voneinander isoliert sind, wenn der jeweilige Halbleiterchip und elektrische Verbindungen mit den Metallisierungsschichten nicht vorhanden sind."Separated from one another on the insulating layer" can mean that the corresponding components are electrically isolated from one another if the respective semiconductor chip and electrical connections with the metallization layers are not present.

Hier und im Folgenden kann sich Bonden auf einen Prozess zum elektrischen und mechanischen Verbinden zweier metallischer Elemente, wie zum Beispiel Löten, Schweißen und Sintern, beziehen.Here and below, bonding may refer to a process of electrically and mechanically connecting two metallic elements, such as soldering, welding, and sintering.

Gemäß einer Ausführungsform der Erfindung umfasst das Leistungshalbleitermodul mindestens einen Kühlkanal zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip. Solch ein Kühlkanal ist so ausgeführt, dass ein Kühlfluid durch das Leistungshalbleitermodul strömen kann. Dieses Kühlfluid kann ein Gas, wie zum Beispiel Luft, oder eine Flüssigkeit, wie zum Beispiel Wasser, sein. Der Kühlkanal kann von den Metallisierungsschichten und/oder dem Halbleiterchip elektrisch isoliert sein. Dies kann mit Isolationsmaterial des Leistungshalbleitermoduls, wie zum Beispiel vom Hauptsubstrat, und/oder Formmasse, in der Elemente des Leistungshalbleitermoduls eingeschlossen sind, erfolgen.According to one embodiment of the invention, the power semiconductor module includes at least one cooling channel between the first semiconductor chip and the second semiconductor chip. Such a cooling channel is designed in such a way that a cooling fluid can flow through the power semiconductor module. This cooling fluid can be a gas such as air or a liquid such as water. The cooling channel can be electrically insulated from the metallization layers and/or the semiconductor chip. This can be done with insulating material of the power semiconductor module, such as from the main substrate, and/or molding compound in which elements of the power semiconductor module are enclosed.

Ein Kühlkanal in der Mitte des Leistungshalbeitermoduls zwischen den Halbleiterchips verbessert das Kühlen der Halbleiterchips, die Chips aus einem Material mit großer Bandlücke sein können, die aufgrund höherer Schaltfrequenzen mehr Wärme als herkömmliche Halbleiterchips erzeugen können. Der Kühlkanal kann darüber hinaus zum Kühlen von Elementen, die auf Außenseiten des Leistungshalbleitermoduls vorgesehen sind, verwendet werden.A cooling channel in the middle of the power semiconductor module between the semiconductor chips improves the cooling of the semiconductor chips, which may be wide bandgap material chips that may generate more heat than conventional semiconductor chips due to higher switching frequencies. The cooling channel can also be used to cool elements that are provided on the outside of the power semiconductor module.

Gemäß einer Ausführungsform der Erfindung sind der erste AC-Bereich und der zweite AC-Bereich auf einer ersten kleinen Seite des Hauptsubstrats miteinander verbunden, so dass der erste Halbleiterchip und der zweite Halbleiterchip über die erste Metallisierungsschicht und die zweite Metallisierungsschicht zum Bilden einer Halbbrücke elektrisch verbunden sind.According to an embodiment of the invention, the first AC region and the second AC region are connected to each other on a first small side of the main substrate, so that the first semiconductor chip and the second semiconductor chip are electrically connected via the first metallization layer and the second metallization layer to form a half bridge are.

Die Schichten des Hauptsubstrats erstrecken sich im Wesentlichen parallel zu einer Ebene. Auch die Seiten des Hauptsubstrats, an die die Halbleiterchips gebondet sind, erstrecken sich in dieser Ebene. Die kleinen Seiten des Hauptsubstrats befinden sich an einer Grenze des Hauptsubstrats, das eine im Wesentlichen rechteckige Form aufweisen kann. An einer dieser kleinen Seiten können die AC-Bereiche miteinander verbunden sein und/oder können mit einem AC-Anschluss des Leistungshalbleitermoduls verbunden sein. Zum Beispiel können die AC-Bereiche über eine Grenze der Zwischenisolationsschicht hervorstehen und dort aneinandergebondet sein. An der anderen und/oder gegenüberliegenden kleinen Seite kann jeder der DC-Bereiche einen DC-Anschluss des Leistungshalbleitermoduls bereitstellen.The layers of the main substrate extend essentially parallel to a plane. The sides of the main substrate to which the semiconductor chips are bonded also extend in this plane. The small sides of the main substrate are at a boundary of the main substrate, which may have a substantially rectangular shape. The AC areas can be connected to one another on one of these small sides and/or can be connected to an AC connection of the power semiconductor module. For example, the AC regions may protrude beyond a boundary of the interlayer insulation layer and be bonded together there. Each of the DC areas can provide a DC connection of the power semiconductor module on the other and/or opposite small side.

Auf diese Weise wird aus dem ersten und zweiten Halbleiterchip eine Halbbrücke gebildet. Solche Halbbrücken können zum Erzeugen der Phase eines AC-Stroms aus einem DC-Strom verwendet werden. Das Leistungshalbleitermodul kann als ein Halbbrückenmodul betrachtet werden.In this way, a half bridge is formed from the first and second semiconductor chips. Such half-bridges can be used to generate the phase of an AC current from a DC current. The power semiconductor module can be viewed as a half-bridge module.

Da die beiden Leistungshalbleiterchips auf gegenüberliegenden Seiten des Leistungshalbleitermoduls angeordnet sind, sind sie beide für Kühlelemente besser erreichbar. Des Weiteren kann eine aus den AC-Bereichen und DC-Bereichen gebildete Induktionsschleife kleiner als für herkömmliche Leistungshalbleitermodule ausgeführt sein. Dies führt zu einer geringeren Streuinduktivität von Leiterschleifen, die durch das Leistungshalbleitermodul zusammen mit weiteren elektrischen Komponenten, mit denen das Leistungshalbeitermodul verbunden ist, gebildet sind. Dies kann günstig sein, wenn die Leistungshalbleiterchips mit höheren Frequenzen als gewöhnliche Vorrichtungen geschaltet werden.Since the two power semiconductor chips are arranged on opposite sides of the power semiconductor module, they are both more accessible for cooling elements. Furthermore, an induction loop formed from the AC areas and DC areas can be made smaller than for conventional power semiconductor modules. This leads to a lower leakage inductance of conductor loops that are formed by the power semiconductor module together with other electrical components to which the power semiconductor module is connected. This can be beneficial when the power semiconductor chips are switched at higher frequencies than conventional devices.

Ein weiterer Vorteil ist ein kompakteres Design des Leistungshalbleitermoduls. Der in der Regel im Wesentlichen quaderförmige Raum, der von dem Leistungshalbleitermodul eingenommen wird, kann mehr als Würfel als ein flacher Kasten ausgeführt sein.Another advantage is a more compact design of the power semiconductor module. The generally cuboid space occupied by the power semiconductor module can be designed more as a cube than a flat box.

Gemäß einer Ausführungsform der Erfindung ist der mindestens eine Kühlkanal zwischen dem ersten DC-Bereich und dem ersten AC-Bereich angeordnet. Es kann auch der Fall sein, dass mindestens ein Kühlkanal zwischen dem zweiten DC-Bereich und dem zweiten AC-Bereich angeordnet ist. Insbesondere kann es einen Kühlkanal geben, der zwischen dem ersten DC-Bereich und dem ersten AC-Bereich und zwischen dem zweiten DC-Bereich und dem zweiten AC-Bereich angeordnet ist. Hinsichtlich einer Ebene, die parallel zu der ersten und zweiten Metallisierungsschicht verläuft und/oder die als eine Erstreckungsebene des Hauptsubstrats angesehen werden kann, kann der mindestens eine Kühlkanal über Innenseiten einer oder beider Metallisierungsschichten hervorstehen, so dass eine Wand des Kühlkanals näher an dem jeweiligen Halbleiterchip liegt als die Innenseite der jeweiligen Metallisierungsschicht. Der Raum zwischen dem jeweiligen DC-Bereich und dem jeweiligen AC-Bereich kann genutzt werden und/oder die Kühlfähigkeit kann erhöht werden.According to one embodiment of the invention, the at least one cooling channel is arranged between the first DC area and the first AC area. It can also be the case that at least one cooling channel is arranged between the second DC area and the second AC area. In particular, there can be a cooling channel between the first DC area and the first AC area Area and is arranged between the second DC area and the second AC area. With regard to a plane that runs parallel to the first and second metallization layer and/or which can be regarded as an extension plane of the main substrate, the at least one cooling channel can protrude beyond the inside of one or both metallization layers, so that a wall of the cooling channel is closer to the respective semiconductor chip lies as the inside of the respective metallization layer. The space between each DC section and each AC section can be utilized and/or the cooling capability can be increased.

Gemäß einer Ausführungsform der Erfindung ist ein Kühlkanal zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet. Es kann der Fall sein, dass nur ein einziger Kühlkanal zwischen den Halbleiterchips angeordnet ist. Dann können beide Halbleiterchips mit einem einzigen Kühlkanal gekühlt werden. Dies kann die Stabilität des Leistungshalbleitermoduls erhöhen und/oder die Herstellung vereinfachen.According to one embodiment of the invention, a cooling channel is arranged between the first semiconductor chip and the second semiconductor chip. It may be the case that only a single cooling channel is arranged between the semiconductor chips. Then both semiconductor chips can be cooled with a single cooling channel. This can increase the stability of the power semiconductor module and/or simplify production.

Gemäß einer Ausführungsform der Erfindung sind mindestens zwei Kühlkanäle zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet. Es besteht auch die Möglichkeit, dass ein eigens vorgesehener Kühlkanal für jeden Halbleiterchip vorhanden ist. Die Kühlkanäle können individuell angeordnet sein, um das Kühlen des jeweiligen Halbleiterchips zu optimieren.According to one embodiment of the invention, at least two cooling channels are arranged between the first semiconductor chip and the second semiconductor chip. There is also the possibility that a specially provided cooling channel is present for each semiconductor chip. The cooling channels can be arranged individually in order to optimize the cooling of the respective semiconductor chip.

Gemäß einer Ausführungsform der Erfindung überlappen sich die Kühlkanäle aus einer Blickrichtung orthogonal zu einer Erstreckungsebene des Hauptsubstrats. Die Kühlkanäle können miteinander gestapelt sein. Dies kann das Volumen des Leistungshalbleitermoduls verkleinern.According to one embodiment of the invention, the cooling channels overlap from a viewing direction orthogonal to an extension plane of the main substrate. The cooling channels can be stacked with each other. This can reduce the volume of the power semiconductor module.

Gemäß einer Ausführungsform der Erfindung können die Kühlkanäle aus der Blickrichtung orthogonal zu einer Erstreckungsebene des Hauptsubstrats voneinander beabstandet sein. Dies kann die Stabilität des Leistungshalbleitermoduls erhöhen und/oder die Wärmeübertragung von den Halbleiterchips erhöhen.According to one embodiment of the invention, the cooling channels can be spaced apart from one another when viewed in the direction orthogonal to an extension plane of the main substrate. This can increase the stability of the power semiconductor module and/or increase the heat transfer from the semiconductor chips.

Gemäß einer Ausführungsform der Erfindung sind der erste Halbleiterchip und der zweite Halbleiterchip bezüglich des Hauptsubstrats einander gegenüber angeordnet. Bezüglich einer Blickrichtung auf die Erstreckungsebene des Hauptsubstrats können sich der erste Halbleiterchip und der zweite Halbleiterchip teilweise und/oder im Wesentlichen ganz überlappen.According to an embodiment of the invention, the first semiconductor chip and the second semiconductor chip are arranged opposite one another with respect to the main substrate. The first semiconductor chip and the second semiconductor chip can partially and/or essentially completely overlap with respect to a viewing direction onto the extension plane of the main substrate.

Gemäß einer Ausführungsform der Erfindung ist der mindestens eine Kühlkanal in einem Überlappungsvolumen zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet. Dies kann den Abstand zu den Halbleiterchips gering halten.According to one embodiment of the invention, the at least one cooling channel is arranged in an overlap volume between the first semiconductor chip and the second semiconductor chip. This can keep the distance to the semiconductor chips small.

Gemäß einer Ausführungsform der Erfindung ist der mindestens eine Kühlkanal in einer Formmasse gebildet, in der das Leistungshalbleitermodul zumindest teilweise geformt und/oder eingebettet ist. Nach der Montage und/oder dem Bonden der Komponenten des Leistungshalbeitermoduls kann das Leistungshalbleitermodul in einer Formmasse teilweise eingeschlossen und/oder eingebettet werden. Die Formmasse kann mechanische Stabilität bereitstellen, kann den elektrischen Widerstand zwischen Komponenten erhöhen und/oder kann dabei helfen, die Wärmeübertragung von dem Leistungshalbleitermodul zu erhöhen. In dieser Formmasse kann der Kühlkanal vorgesehen sein. Die Wände des Kühlkanals können aus der Formmasse hergestellt sein.According to one embodiment of the invention, the at least one cooling channel is formed in a molding compound in which the power semiconductor module is at least partially formed and/or embedded. After the components of the power semiconductor module have been assembled and/or bonded, the power semiconductor module can be partially enclosed and/or embedded in a molding compound. The molding compound may provide mechanical stability, may increase electrical resistance between components, and/or may help increase heat transfer from the power semiconductor module. The cooling channel can be provided in this molding compound. The walls of the cooling channel can be made from the molding compound.

Gemäß einer Ausführungsform der Erfindung umfasst das Hauptsubstrat eine Isolationsschicht zwischen der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht. Diese kann eine Keramikschicht eines DBCs oder eine Kunststoffschicht einer PCB sein. Ein Kühlkanal kann zwischen dem ersten Halbleiterchip und der Isolationsschicht angeordnet sein, und/oder ein weiterer Kühlkanal kann zwischen dem zweiten Halbleiterchip und der Isolationsschicht angeordnet sein. Ein erster Kühlkanal kann zwischen dem ersten Halbleiterchip und der Isolationsschicht angeordnet sein, und ein zweiter Kühlkanal kann zwischen dem zweiten Halbleiterchip und der Isolationsschicht angeordnet sein.According to an embodiment of the invention, the main substrate comprises an insulating layer between the first metallization layer and the second metallization layer. This can be a ceramic layer of a DBC or a plastic layer of a PCB. A cooling channel can be arranged between the first semiconductor chip and the insulation layer, and/or a further cooling channel can be arranged between the second semiconductor chip and the insulation layer. A first cooling channel can be arranged between the first semiconductor chip and the insulating layer, and a second cooling channel can be arranged between the second semiconductor chip and the insulating layer.

Gemäß einer Ausführungsform der Erfindung umfasst das Hauptsubstrat mindestens zwei Isolationsschichten zwischen der ersten Metallisierungsschicht und der zweiten Metallisierungsschicht. Dies kann der Fall sein, wenn das Hauptsubstrat eine mehrschichtige PCB ist. Dann kann der mindestens eine Kühlkanal zwischen den mindestens zwei Isolationsschichten angeordnet sein. Es kann auch der Fall sein, dass das Hauptsubstrat drei oder mehr Isolationsschichten umfasst und dass Kühlkanäle zwischen verschiedenen Isolationsschichten des Hauptsubstrats angeordnet sind. Auf eine solche Weise ist es nicht erforderlich, das Material der Isolationsschichten zu entfernen, was die mechanische Stabilität des Leistungshalbleitermoduls erhöhen kann.According to one embodiment of the invention, the main substrate comprises at least two insulating layers between the first metallization layer and the second metallization layer. This can be the case when the main substrate is a multi-layer PCB. The at least one cooling channel can then be arranged between the at least two insulation layers. It may also be the case that the main substrate comprises three or more insulating layers and that cooling channels are arranged between different insulating layers of the main substrate. In such a way it is not necessary to remove the material of the insulating layers, which can increase the mechanical stability of the power semiconductor module.

Gemäß einer Ausführungsform der Erfindung ist ein erstes Kühlelement an eine Rückseite des ersten Halbleiterchips gebondet, wobei sich diese Rückseite gegenüber einer Leistungselektrodenseite mit den Leistungselektroden des ersten Halbleiterchips befindet. Analog dazu kann ein zweites Kühlelement an eine Rückseite des zweiten Halbleiterchips gebondet sein, wobei sich diese Rückseite gegenüber einer Leistungselektrodenseite mit den Leistungselektroden des zweiten Halbleiterchips befindet.According to an embodiment of the invention, a first cooling element is bonded to a rear side of the first semiconductor chip, this rear side being located opposite a power electrode side with the power electrodes of the first semiconductor chip. Analogously, a second cooling element can be bonded to a rear side of the second semiconductor chip, with this rear side facing one another located above a power electrode side having the power electrodes of the second semiconductor chip.

Wie bereits erwähnt wurde, kann der Halbleiterchip alle seine Elektroden auf einer ersten Seite haben. Die zweite Seite oder Rückseite kann mit dem jeweiligen Kühlelement gekühlt werden. Solche Kühlelemente können Kühler aufweisen und/oder wassergekühlt und/oder luftgekühlt sein.As already mentioned, the semiconductor chip can have all of its electrodes on a first side. The second side or back can be cooled with the respective cooling element. Such cooling elements can have coolers and/or be water-cooled and/or air-cooled.

Gemäß einer Ausführungsform der Erfindung ist jedes von dem ersten Kühlelement und dem zweiten Kühlelement aus einem weiteren Substrat hergestellt, das zwei Metallisierungsschichten und eine Isolationsschicht dazwischen umfasst. Das weitere Substrat kann aus den gleichen Materialien wie das Hauptsubstrat, wie zum Beispiel oben beschrieben, hergestellt sein. Eine äußere Metallisierungsschicht, Kühlstifte und/oder Kühlrippen können befestigt sein.According to an embodiment of the invention, each of the first cooling element and the second cooling element is made of a further substrate comprising two metallization layers and an insulating layer between them. The further substrate can be made of the same materials as the main substrate, for example as described above. An outer layer of metallization, cooling pins and/or cooling fins may be attached.

Gemäß einer Ausführungsform der Erfindung basieren der erste Halbleiterchip und der zweite Halbleiterchip auf einem Halbleiter mit großer Bandlücke. Das Die kann aus einem Material mit großer Bandlücke hergestellt sein. Zum Beispiel basieren der erste Halbleiterchip und der zweite Halbleiterchip auf GaN (Galliumnitrid) oder SiC (Siliciumcarbid). Wie oben bereits erwähnt wurde, gestatten solche Chips höhere Schaltfrequenzen und/oder höhere Betriebsspannungen.According to an embodiment of the invention, the first semiconductor chip and the second semiconductor chip are based on a wide-bandgap semiconductor. The die may be made of a wide bandgap material. For example, the first semiconductor chip and the second semiconductor chip are based on GaN (gallium nitride) or SiC (silicon carbide). As mentioned above, such chips allow for higher switching frequencies and/or higher operating voltages.

Gemäß einer Ausführungsform der Erfindung stehen ein erster DC-Anschluss, der mit dem ersten DC-Bereich elektrisch verbunden ist, und ein zweiter DC-Anschluss, der mit dem zweiten DC-Bereich elektrisch verbunden ist, von einer zweiten kleinen Seite des Hauptsubstrats, die der ersten kleinen Seite gegenüberliegt, hervor. Insbesondere können der erste und zweite DC-Anschluss parallel zueinander und/oder parallel zu der Ebene des Hauptsubstrats ausgerichtet sein. Aus Blickrichtung auf die Ebene können sich die erste und zweite Elektrode überlappen. Dies kann auch die Größe von Induktionsschleifen reduzieren.According to an embodiment of the invention, a first DC terminal electrically connected to the first DC domain and a second DC terminal electrically connected to the second DC domain are exposed from a second small side of the main substrate, the opposite the first small page. In particular, the first and second DC connection can be aligned parallel to one another and/or parallel to the plane of the main substrate. When viewed from the plane, the first and second electrodes may overlap. This can also reduce the size of induction loops.

Gemäß einer Ausführungsform der Erfindung ist der erste DC-Anschluss aus einem Teil des ersten DC-Bereichs hergestellt, und der zweite DC-Anschluss ist aus einem Teil des zweiten DC-Bereichs hergestellt. Die erste und zweite Metallisierungsschicht können über die Zwischenisolationsschicht hervorstehen, und die Teile dieser Schichten, die über die Zwischenisolationsschicht hervorstehen, können die DC-Anschlüsse bereitstellen.According to an embodiment of the invention, the first DC port is made of a part of the first DC domain and the second DC port is made of a part of the second DC domain. The first and second metallization layers may protrude beyond the intermediate insulating layer, and the portions of these layers that protrude beyond the intermediate insulating layer may provide the DC connections.

Gemäß einer Ausführungsform der Erfindung steht ein AC-Anschluss, der mit dem ersten AC-Bereich und dem zweiten AC-Bereich elektrisch verbunden ist, von der ersten kleinen Seite des Hauptsubstrats hervor. Der AC-Anschluss kann aus Teilen der ersten und zweiten Metallisierungsschicht, die über die Zwischenisolationsschicht hervorstehen, hergestellt sein.According to an embodiment of the invention, an AC terminal, which is electrically connected to the first AC section and the second AC section, protrudes from the first small side of the main substrate. The AC connector may be made of portions of the first and second metallization layers that protrude beyond the intermediate insulating layer.

Gemäß einer Ausführungsform der Erfindung sind zwischen dem Hauptsubstrat und dem ersten Kühlelement erste Abstandshalter zum mechanischen Abstützen des ersten Kühlelements auf dem Hauptsubstrat angeordnet. Analog dazu sind zwischen dem Hauptsubstrat und dem zweiten Kühlelement zweite Abstandshalter zum mechanischen Abstützen des zweiten Kühlelements auf dem Hauptsubstrat angeordnet. Die Abstandshalter können auch zum direkten Kühlen der AC-Bereiche und DC-Bereiche, die auf dem Hauptsubstrat vorgesehen sind, verwendet werden. Auf solch eine Weise kann vermieden werden, dass die damit verbundenen DC- und AC-Anschlüsse, die zum elektrischen Verbinden der Leistungshalbleitermodule mit weiteren Vorrichtungen verwendet werden, zu heiß werden.According to one embodiment of the invention, first spacers for mechanically supporting the first cooling element on the main substrate are arranged between the main substrate and the first cooling element. Analogous to this, second spacers for mechanically supporting the second cooling element on the main substrate are arranged between the main substrate and the second cooling element. The spacers can also be used to directly cool the AC sections and DC sections provided on the main substrate. In such a way, it can be avoided that the associated DC and AC terminals, which are used for electrically connecting the power semiconductor modules to other devices, become too hot.

Gemäß einer Ausführungsform der Erfindung sind die ersten Abstandshalter an die erste Metallisierungsschicht des Hauptsubstrats und an eine Metallisierungsschicht des ersten Kühlelements gebondet. Analog dazu sind die zweiten Abstandshalter an die zweite Metallisierungsschicht des Hauptsubstrats und an eine Metallisierungsschicht des zweiten Kühlelements gebondet. Diese Bondprozesse können die gleichen sein und/oder gleichzeitig durchgeführt werden wie der Bondprozess zwischen dem Chip und dem Hauptsubstrat und zwischen Chip und Kühlelement.According to an embodiment of the invention, the first spacers are bonded to the first metallization layer of the main substrate and to a metallization layer of the first cooling element. Analogously, the second spacers are bonded to the second metallization layer of the main substrate and to a metallization layer of the second cooling element. These bonding processes can be the same and/or performed simultaneously as the bonding process between the chip and the main substrate and between the chip and the cooling element.

Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Leistungshalbleitermoduls, wie zum Beispiel vorstehend und nachfolgend beschrieben. Merkmale, Ausführungsformen und/oder Vorteile, die das obige Leistungshalbleitermodul betreffen, können auch Merkmale, Ausführungsformen bzw. Vorteile des Verfahrens zum Montieren des Leistungshalbleitermoduls betreffen, und umgekehrt.A further aspect of the invention relates to a method for producing a power semiconductor module, as described above and below, for example. Features, embodiments and/or advantages relating to the above power semiconductor module can also relate to features, embodiments or advantages of the method for assembling the power semiconductor module, and vice versa.

Gemäß einer Ausführungsform umfasst das Verfahren: Bonden des ersten Halbleiterchips an die erste Metallisierungsschicht und Bonden des zweiten Halbleiterchips an die zweite Metallisierungsschicht; und Formen des Hauptsubstrats, des ersten Halbleiterchips und des zweiten Halbleiterchips zumindest teilweise in einer Formmasse, derart, dass der mindestens eine Kühlkanal gebildet wird. Der mindestens eine Kühlkanal kann während und/oder nach dem Formen des Leistungshalbleitermoduls gebildet werden.According to one embodiment, the method comprises: bonding the first semiconductor chip to the first metallization layer and bonding the second semiconductor chip to the second metallization layer; and molding the main substrate, the first semiconductor chip and the second semiconductor chip at least partially in a molding compound such that the at least one cooling channel is formed. The at least one cooling channel can be formed during and/or after the molding of the power semiconductor module.

Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren ferner: vor dem Formen, Positionieren einer Schablone mit der Form des Kühlkanals in dem Hauptsubstrat. Diese Schablone kann eine Komponente sein, die die äußere Form des mindestens einen zu bildenden Kühlkanals aufweist, wie zum Beispiel ein rechteckiger Zylinder. Die Schablone kann zwischen den Halbleiterchips positioniert werden.According to an embodiment of the invention, the method further comprises: before forming, posi tioning a template with the shape of the cooling channel in the main substrate. This template can be a component having the external shape of the at least one cooling channel to be formed, such as a rectangular cylinder. The stencil can be positioned between the semiconductor chips.

Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren ferner Entfernen der Schablone von dem Leistungshalbleitermodul nach dem Formen zum Bilden des mindestens einen Kühlkanals.According to an embodiment of the invention, the method further comprises removing the stencil from the power semiconductor module after molding to form the at least one cooling channel.

Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren ferner: maschinelles Einarbeiten des mindestens einen Kühlkanals in die Formmasse nach dem Formen. Zum Beispiel kann der Kühlkanal in das Halbleitermodul, insbesondere in die Formmasse, gebohrt und/oder gefräst werden.According to one embodiment of the invention, the method further comprises: machining the at least one cooling channel into the molding compound after molding. For example, the cooling channel can be drilled and/or milled into the semiconductor module, in particular into the molding compound.

Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren ferner Folgendes: Bereitstellen eines ersten Kühlelements mit dem an dem ersten Kühlelement befestigten ersten Halbleiterchip; und Bonden des ersten Halbleiterchips zusammen mit dem ersten Kühlelement an die erste Metallisierungsschicht. Das Verfahren kann ferner Folgendes umfassen: Bereitstellen eines zweiten Kühlelements mit dem an dem zweiten Kühlelement befestigten zweiten Halbleiterchip; und Bonden des zweiten Halbleiterchips zusammen mit dem zweiten Kühlelement an die zweite Metallisierungsschicht. In diesem Fall kann die Schablone in das Hauptsubstrat platziert werden, bevor das eine oder die beiden Kühlelemente an dem Hauptsubstrat befestigt werden.According to an embodiment of the invention, the method further comprises the following: providing a first cooling element with the first semiconductor chip attached to the first cooling element; and bonding the first semiconductor chip together with the first cooling element to the first metallization layer. The method may further include: providing a second cooling element with the second semiconductor die attached to the second cooling element; and bonding the second semiconductor chip together with the second cooling element to the second metallization layer. In this case, the template can be placed in the main substrate before the one or both cooling elements are attached to the main substrate.

Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren ferner Folgendes: Bonden des ersten Halbleiterchips an die erste Metallisierungsschicht und Bonden des zweiten Halbleiterchips an die zweite Metallisierungsschicht; und danach Befestigen eines ersten Kühlelements an den ersten Halbleiterchip und Befestigen eines zweiten Kühlelements an den zweiten Halbleiterchip.According to an embodiment of the invention, the method further comprises: bonding the first semiconductor chip to the first metallization layer and bonding the second semiconductor chip to the second metallization layer; and thereafter attaching a first cooling element to the first semiconductor chip and attaching a second cooling element to the second semiconductor chip.

Diese und weitere Aspekte der Erfindung werden mit Bezug auf die nachfolgend beschriebenen Ausführungsformen ersichtlich und erläutert. Nachfolgend werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die angehängten Figuren detaillierter beschrieben.

  • 1 zeigt ein Schaltschema eines Leistungshalbleitermoduls gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt eine schematische Querschnittsansicht eines Leistungshalbleitermoduls gemäß einer Ausführungsform der Erfindung.
  • 3 zeigt eine schematische Querschnittsansicht eines Leistungshalbleitermoduls gemäß einer weiteren Ausführungsform der Erfindung.
  • 4 zeigt eine Draufsicht auf ein Leistungshalbleitermodul gemäß einer weiteren Ausführungsform der Erfindung.
  • 5A, 5B und 5C zeigen schematische Querschnittsansichten eines Leistungshalbleitermoduls gemäß einer Ausführungsform der Erfindung während verschiedener Herstellungsschritte.
  • 6A, 6B und 6C zeigen schematische Querschnittsansichten eines Leistungshalbleitermoduls gemäß einer weiteren Ausführungsform der Erfindung während verschiedener Herstellungsschritte.
These and other aspects of the invention will be appreciated and explained with reference to the embodiments described below. In the following, embodiments of the present invention are described in more detail with reference to the attached figures.
  • 1 shows a circuit diagram of a power semiconductor module according to an embodiment of the invention.
  • 2 12 shows a schematic cross-sectional view of a power semiconductor module according to an embodiment of the invention.
  • 3 FIG. 1 shows a schematic cross-sectional view of a power semiconductor module according to a further embodiment of the invention.
  • 4 shows a plan view of a power semiconductor module according to a further embodiment of the invention.
  • 5A , 5B and 5C show schematic cross-sectional views of a power semiconductor module according to an embodiment of the invention during different manufacturing steps.
  • 6A , 6B and 6C show schematic cross-sectional views of a power semiconductor module according to a further embodiment of the invention during different manufacturing steps.

Die in den Zeichnungen verwendeten Bezugszeichen und ihre Bedeutungen sind in zusammenfassender Form in der nachfolgenden Bezugszeichenliste aufgeführt. Grundsätzlich sind in den Figuren identische Teile mit gleichen Bezugszeichen versehen.The reference symbols used in the drawings and their meanings are summarized in the following list of reference symbols. In principle, identical parts are provided with the same reference symbols in the figures.

1 zeigt ein Schaltschema eines Leistungshalbleitermoduls 10. Ein erster Halbleiterchip 12a und ein zweiter Halbleiterchip 12b sind zwischen einem DC+-Anschluss DC+ und einem DC-Anschluss DC- in Reihe geschaltet, um eine Halbbrücke zu bilden. Ein AC-Anschluss AC ist zwischen den Halbleiterchips 12a, 12b verbunden. Die Halbleiterchips 12a, 12b sind über ihre Leistungselektroden 14a, 14b miteinander, mit dem AC-Anschluss und mit dem DC+- und DC--Anschluss verbunden. 1 12 shows a circuit diagram of a power semiconductor module 10. A first semiconductor chip 12a and a second semiconductor chip 12b are connected in series between a DC+ terminal DC+ and a DC terminal DC- to form a half bridge. An AC terminal AC is connected between the semiconductor chips 12a, 12b. The semiconductor chips 12a, 12b are connected to one another, to the AC connection and to the DC+ and DC- connection via their power electrodes 14a, 14b.

Der erste Halbleiterchip 12a und der zweite Halbleiterchip 12b können auf einem Halbleiter mit großer Bandlücke basieren, wie zum Beispiel GaN und SiC. Solche Halbleiterchips 12a, 12b mit großer Bandlücke bieten die Möglichkeit, das Leistungshalbeitermodul 10 mit höheren Spannungen und/oder höheren Schaltfrequenzen zu betreiben.The first semiconductor chip 12a and the second semiconductor chip 12b may be based on a wide bandgap semiconductor such as GaN and SiC. Such semiconductor chips 12a, 12b with a large band gap offer the possibility of operating the power semiconductor module 10 with higher voltages and/or higher switching frequencies.

Jeder der Halbleiterchips 12a, 12b kann einen Leistungshalbleiterschalter, wie zum Beispiel einen Thyristor oder Transistor, bereitstellen. In diesem Fall umfasst jeder der Halbleiterchips 12a, 12b darüber hinaus eine Steuerelektrode 16a, 16b zum Schalten von Strom durch die jeweiligen Halbleiterchips 12a, 12b. Es ist auch möglich, dass die Halbleiterchips 12a, 12b Leistungsdioden sind.Each of the semiconductor chips 12a, 12b can provide a power semiconductor switch such as a thyristor or transistor. In this case, each of the semiconductor chips 12a, 12b further comprises a control electrode 16a, 16b for switching current through the respective semiconductor chips 12a, 12b. It is also possible for the semiconductor chips 12a, 12b to be power diodes.

1 zeigt des Weiteren Induktivitäten 18a, 18b, die entweder durch zusätzliche Komponenten am Leistungshalbleitermodul 10 oder durch die elektrische Verbindung der Halbleiterchips 12a, 12b, wie zum Beispiel der AC-Bereiche (siehe unten), bereitgestellt werden können. Im letzteren Fall können die Induktivitäten 18a, 18b als Streuinduktivitäten betrachtet werden. Wenn das Leistungshalbeitermodul 10 wie in den folgenden Zeichnungen gezeigt ausgeführt ist, können auch diese Streuinduktivitäten 18a, 18b reduziert werden. 1 12 also shows inductances 18a, 18b, which can be provided either by additional components on the power semiconductor module 10 or by the electrical connection of the semiconductor chips 12a, 12b, such as the AC areas (see below). In the latter case, the inductances 18a, 18b as leakage inductances to be viewed as. If the power semiconductor module 10 is designed as shown in the following drawings, these leakage inductances 18a, 18b can also be reduced.

2 zeigt ein Leistungshalbleitermodul 10 mit einem Hauptsubstrat 20, das eine erste Metallisierungsschicht 22a und eine zweite Metallisierungsschicht 22b parallel zu der ersten Metallisierungsschicht 22a umfasst. Zum Beispiel kann das Hauptsubstrat 20 durch eine Leiterplatte oder durch ein DBC-Substrat (DBC, direct bonded copper) bereitgestellt werden. Es ist auch ein auf einem Leiterrahmen basierendes Hauptsubstrat möglich. 2 shows a power semiconductor module 10 with a main substrate 20, which comprises a first metallization layer 22a and a second metallization layer 22b parallel to the first metallization layer 22a. For example, the main substrate 20 can be provided by a printed circuit board or by a DBC (DBC, direct bonded copper) substrate. A main substrate based on a lead frame is also possible.

Das Hauptsubstrat 20 und insbesondere die Metallisierungsschichten 22a, 22b definieren eine Ebene, zu der alle der Schichten des Hauptsubstrats 20 und auch die unten erwähnten Schichten im Wesentlichen parallel verlaufen. Diese Ebene kann als eine Haupterstreckungsebene des Leistungshalbleitermoduls 10 betrachtet werden.The main substrate 20 and in particular the metallization layers 22a, 22b define a plane to which all of the layers of the main substrate 20 and also the layers mentioned below run essentially parallel. This level can be regarded as a main extension level of the power semiconductor module 10 .

Die erste Metallisierungsschicht 22a ist dazu strukturiert, einen ersten DC-Bereich 24a und einen ersten AC-Bereich 26a bereitzustellen. Analog dazu ist die zweite Metallisierungsschicht 22b dazu strukturiert, einen zweiten DC-Bereich 24b und einen zweiten AC-Bereich 26b bereitzustellen. Die Bereiche 24a, 24b, 26a, 26b können als Leiterpfade und/oder -bahnen betrachtet werden, die einen Teil der elektrischen Schaltungsanordnung des Leistungshalbeitermoduls 10 bereitstellen.The first metallization layer 22a is structured to provide a first DC region 24a and a first AC region 26a. Similarly, the second metallization layer 22b is structured to provide a second DC region 24b and a second AC region 26b. The areas 24a, 24b, 26a, 26b can be considered as conductive paths and/or traces that provide part of the electrical circuitry of the power semiconductor module 10 .

Der erste Halbleiterchip 12a ist an die erste Metallisierungsschicht 22a gebondet, so dass die Leistungselektroden 14a des ersten Halbleiterchips 12a mit dem ersten DC-Bereich 24a und dem ersten AC-Bereich 26a elektrisch verbunden sind. Ferner ist der zweite Halbleiterchip 12b an die zweite Metallisierungsschicht 22b gebondet, so dass die Leistungselektroden 14b des zweiten Halbleiterchips 12b mit dem zweiten DC-Bereich 24b und dem zweiten AC-Bereich 26b elektrisch verbunden sind.The first semiconductor chip 12a is bonded to the first metallization layer 22a such that the power electrodes 14a of the first semiconductor chip 12a are electrically connected to the first DC region 24a and the first AC region 26a. Furthermore, the second semiconductor chip 12b is bonded to the second metallization layer 22b, so that the power electrodes 14b of the second semiconductor chip 12b are electrically connected to the second DC region 24b and the second AC region 26b.

Der erste Halbleiterchip 12a und der zweite Halbleiterchip 12b können beide einen im Wesentlichen quaderförmigen Körper mit einer Höhe aufweisen, die wesentlich (wie zum Beispiel um mindestens das 5-Fache) kleiner als eine Breite und eine Länge ist. Die quaderförmigen Körper können parallel zu der durch das Hauptsubstrat 20 definierten Ebene ausgerichtet sein.The first semiconductor chip 12a and the second semiconductor chip 12b may both have a substantially parallelepiped-shaped body with a height that is substantially (such as at least 5 times) smaller than a width and a length. The cuboid bodies can be aligned parallel to the plane defined by the main substrate 20 .

Wenn die Halbleiterchips 12a, 12b Steuerelektroden 16a, 16b aufweisen, können diese auf der gleichen Seite des Körpers der Halbleiterchips 12a, 12b vorgesehen sein. Die Metallisierungsschichten 22a, 22b können auch dazu strukturiert sein, weitere Bereiche bereitzustellen, die an die Steuerelektroden 16a, 16b gebondet sind und/oder die zum Leiten von Steuersignalen zu den Halbleiterchips 12a, 12b verwendet werden.If the semiconductor chips 12a, 12b have control electrodes 16a, 16b, these may be provided on the same side of the body of the semiconductor chips 12a, 12b. The metallization layers 22a, 22b may also be patterned to provide further areas that are bonded to the control electrodes 16a, 16b and/or that are used to conduct control signals to the semiconductor chips 12a, 12b.

Der erste AC-Bereich 26a und der zweite AC-Bereich 26b sind auf einer ersten kleinen Seite 28 des Hauptsubstrats 20 miteinander verbunden. Kleine Seiten des Hauptsubstrats 20 können als die Seiten des Hauptsubstrats 20 definiert werden, die im Wesentlichen orthogonal zu der durch das Hauptsubstrat 20 definierten Ebene verlaufen. Der AC-Anschluss, der mit dem ersten AC-Bereich 26a und dem zweiten AC-Bereich 26b elektrisch verbunden ist, steht von der ersten kleinen Seite 28 des Hauptsubstrats 20 hervor.The first AC region 26a and the second AC region 26b are connected to each other on a first small side 28 of the main substrate 20 . Minor sides of the main substrate 20 can be defined as the sides of the main substrate 20 that are substantially orthogonal to the plane defined by the main substrate 20 . The AC terminal electrically connected to the first AC section 26a and the second AC section 26b protrudes from the first small side 28 of the main substrate 20 .

Der DC+-Anschluss, der mit dem ersten DC-Bereich 24a elektrisch verbunden ist, und der DC-Anschluss, der mit dem zweiten DC-Bereich 24b elektrisch verbunden ist, stehen von einer zweiten kleinen Seite 30 des Hauptsubstrats 20 hervor. Die zweite kleine Seite 30 kann gegenüber der ersten kleinen Seite 28, wo der AC-Anschluss vorgesehen ist, angeordnet sein.The DC+ terminal electrically connected to the first DC region 24a and the DC terminal electrically connected to the second DC region 24b protrude from a second minor side 30 of the main substrate 20 . The second small side 30 may be located opposite the first small side 28 where the AC connector is provided.

Der AC-Anschluss kann aus einem Teil des ersten AC-Bereichs 26a und/oder des zweiten AC-Bereichs 26b hergestellt sein. Ferner kann der DC+-Anschluss aus einem Teil des ersten DC-Bereichs 24a hergestellt sein, und der DC--Anschluss kann aus einem Teil des zweiten DC-Bereichs 24b hergestellt sein. Es ist jedoch auch möglich, dass der AC-Anschluss, der DC+-Anschluss und/oder der DC--Anschluss an diese Bereiche gebondet sind und/oder durch weitere elektrisch leitende Elemente, wie zum Beispiel Kupferstäbe, bereitgestellt werden.The AC connector may be made of part of the first AC section 26a and/or the second AC section 26b. Further, the DC+ terminal may be made of part of the first DC region 24a, and the DC- terminal may be made of part of the second DC region 24b. However, it is also possible for the AC connection, the DC+ connection and/or the DC- connection to be bonded to these areas and/or to be provided by further electrically conductive elements, such as copper rods.

Das Leistungshalbleitermodul 10 umfasst einen Kühlkanal 32 zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b. Bei der Ausführungsform von 1 ist ein einziger Kühlkanal 32 vorhanden. Der Kühlkanal 32 weist eine rechteckige Form auf. Der Kühlkanal 32 ist zwischen dem ersten DC-Bereich 24a und dem ersten AC-Bereich 26a sowie zwischen dem zweiten DC-Bereich 24b und dem zweiten AC-Bereich 26b angeordnet. Der Kühlkanal 32 ist höher als der Abstand zwischen den Metallisierungsschichten 22a, 22b. Der Kühlkanal 32 ist in einem Überlappungsvolumen zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b angeordnet.The power semiconductor module 10 includes a cooling channel 32 between the first semiconductor chip 12a and the second semiconductor chip 12b. In the embodiment of 1 a single cooling channel 32 is present. The cooling channel 32 has a rectangular shape. The cooling channel 32 is arranged between the first DC section 24a and the first AC section 26a and between the second DC section 24b and the second AC section 26b. The cooling channel 32 is higher than the distance between the metallization layers 22a, 22b. The cooling channel 32 is arranged in an overlap volume between the first semiconductor chip 12a and the second semiconductor chip 12b.

Das Hauptsubstrat 20 und andere Komponenten des Leistungshalbleitermoduls 10 sind in einer Formmasse 34 geformt. Der Kühlkanal 32 wird durch ein Volumen in dem Leistungshalbleitermodul 10 gebildet, das von der Formmasse umgeben ist. Die Formmasse 34 isoliert den Kühlkanal 32 elektrisch und kann auch dabei helfen, Wärme von den Halbleiterchips 12a, 12b zu dem Kühlkanal zu übertragen. Zum Beispiel kann die Formmasse eine Wärmeleitfähigkeit von 1W/mK bis 3 W/mK aufweisen.The main substrate 20 and other components of the power semiconductor module 10 are molded in a molding compound 34 . The cooling channel 32 is formed by a volume in the power semiconductor module 10 that is surrounded by the molding compound. The molding compound 34 electrically insulates the cooling channel 32 and may also help conduct heat from the semiconductor chips 12a, 12b to the cooling channel transferred to. For example, the molding compound can have a thermal conductivity of 1 W/mK to 3 W/mK.

Eine Isolationsmaterialschicht zwischen der ersten Metallisierungsschicht 22a und der zweiten Metallisierungsschicht 22b kann aus der Formmasse 34 hergestellt sein.An insulating material layer between the first metallization layer 22a and the second metallization layer 22b may be made of the molding compound 34 .

Der erste Halbleiterchip 12a und der zweite Halbleiterchip 12b sind bezüglich des Hauptsubstrats 20 einander gegenüber angeordnet. Mit anderen Worten sind sie auf verschiedenen Seiten des Hauptsubstrats 20 angeordnet, und bezüglich einer Blickrichtung auf das Hauptsubstrat 20 und/oder auf die durch das Hauptsubstrat 20 definierte Ebene überlappen sie sich im Wesentlichen. Der Kühlkanal ist dazwischen angeordnet.The first semiconductor chip 12a and the second semiconductor chip 12b are arranged opposite to each other with respect to the main substrate 20 . In other words, they are arranged on different sides of the main substrate 20, and with respect to a viewing direction of the main substrate 20 and/or of the plane defined by the main substrate 20, they essentially overlap. The cooling channel is arranged in between.

2 zeigt ferner Kühlelemente 36a, 36b des Leistungshalbleitermoduls 10, die wie die Halbleiterchips 12a, 12b bezüglich des Hauptsubstrats 20 gegenüber einander angeordnet sind. 2 12 also shows cooling elements 36a, 36b of the power semiconductor module 10, which, like the semiconductor chips 12a, 12b, are arranged opposite one another with respect to the main substrate 20. FIG.

Das erste Kühlelement 36a kann an eine Rückseite des ersten Halbleiterchips 12a gebondet sein, die einer Leistungselektrodenseite mit den Leistungselektroden 14a des ersten Halbleiterchips 12a gegenüberliegt. Das zweite Kühlelement 36b kann an eine Rückseite des zweiten Halbleiterchips 12b gebondet sein, die einer Leistungselektrodenseite mit den Leistungselektroden 14b des zweiten Halbleiterchips 12b gegenüberliegt.The first cooling member 36a may be bonded to a backside of the first semiconductor chip 12a, which is opposite to a power electrode side having the power electrodes 14a of the first semiconductor chip 12a. The second cooling member 36b may be bonded to a backside of the second semiconductor chip 12b, which is opposite to a power electrode side having the power electrodes 14b of the second semiconductor chip 12b.

Die Kühlelemente 36a, 36b können eine beliebige Art von Kühlelementen sein und/oder können auf Luft- und Wasserkühlung basieren. Ferner kann eine aktive und passive Kühlung möglich sein. Das gleiche Kühlfluid kann verwendet werden, während es durch den Kühlkanal 32 geleitet wird.The cooling elements 36a, 36b can be any type of cooling element and/or can be based on air and water cooling. Active and passive cooling can also be possible. The same cooling fluid can be used while being directed through the cooling passage 32 .

Wie in 1 gezeigt ist, ist jedes von dem ersten Kühlelement 36a und dem zweiten Kühlelement 36b aus einem weiteren Substrat 38a, 38b, das zwei Metallisierungsschichten 40a, 40b und eine Isolationsschicht 42 dazwischen umfasst, hergestellt. Die Metallisierungsschicht 40b kann, wie gezeigt, mit Kühlrippen versehen sein.As in 1 As shown, each of the first cooling element 36a and the second cooling element 36b is fabricated from a further substrate 38a, 38b comprising two metallization layers 40a, 40b and an insulating layer 42 therebetween. As shown, the metallization layer 40b can be provided with cooling fins.

Das erste Kühlelement 36a und das zweite Kühlelement 36b und/oder das weitere Substrat 38a und das weitere Substrat 38b können teilweise in der Formmasse 34 eingebettet sein.The first cooling element 36a and the second cooling element 36b and/or the additional substrate 38a and the additional substrate 38b can be partially embedded in the molding compound 34 .

Zum Erhöhen der mechanischen Stabilität und weiteren Verbessern der Kühlleistung des Leistungshalbeitermoduls 10 sind Abstandshalter 44a, 44b vorgesehen, die zwischen dem Hauptsubstrat 20 und den Kühlelementen 36a, 36b angeordnet sind. Jeder der Abstandshalter 44a, 44b kann ein Stift oder ein Stab sein, der mit dem Hauptsubstrat 20 und mit den Kühlelementen 36a, 36b in Kontakt ist. Die Abstandshalter 44a, 44b können aus einem elektrisch isolierenden Material mit guten Wärmeleiteigenschaften hergestellt sein. Zum Beispiel kann die Wärmeleitfähigkeit der Abstandshalter 44a, 44b höher als die der Halbleiterchips 12a, 12b sein.In order to increase the mechanical stability and further improve the cooling performance of the power semiconductor module 10, spacers 44a, 44b are provided, which are arranged between the main substrate 20 and the cooling elements 36a, 36b. Each of the spacers 44a, 44b may be a pin or rod that contacts the main substrate 20 and the cooling elements 36a, 36b. The spacers 44a, 44b can be made of an electrically insulating material with good thermal conductivity properties. For example, the thermal conductivity of the spacers 44a, 44b can be higher than that of the semiconductor chips 12a, 12b.

Erste Abstandshalter 44a sind zwischen dem Hauptsubstrat 20 und dem ersten Kühlelement 36a angeordnet, um zum Beispiel das erste Kühlelement 36a auf dem Hauptsubstrat 20 mechanisch abzustützen. Zweite Abstandshalter 44b sind zwischen dem Hauptsubstrat 20 und dem zweiten Kühlelement 36b angeordnet, um zum Beispiel das zweite Kühlelement 36b auf dem Hauptsubstrat 20 mechanisch abzustützen.First spacers 44a are arranged between the main substrate 20 and the first cooling element 36a in order to mechanically support the first cooling element 36a on the main substrate 20, for example. Second spacers 44b are disposed between the main substrate 20 and the second cooling element 36b to mechanically support the second cooling element 36b on the main substrate 20, for example.

Als ein Beispiel sind einige oder alle erste Abstandshalter 44a an die erste Metallisierungsschicht 22a des Hauptsubstrats 20 und an die Metallisierungsschicht 40a des ersten Kühlelements 36a gebondet. Es kann auch der Fall sein, dass einige oder alle der ersten Abstandshalter 44a an die Isolationsschicht 42 des ersten Kühlelements 36a gebondet und/oder damit verbunden sind. Des Weiteren sind einige oder alle der zweiten Abstandshalter 44b an die zweite Metallisierungsschicht 22b des Hauptsubstrats 20 und an die Metallisierungsschicht 40a des zweiten Kühlelements 36b gebondet. Es kann auch der Fall sein, dass einige oder alle der zweiten Abstandshalter 44b an die Isolationsschicht 42 des zweiten Kühlelements 36b gebondet und/oder damit verbunden sind.As an example, some or all of the first spacers 44a are bonded to the first metallization layer 22a of the main substrate 20 and to the metallization layer 40a of the first cooling element 36a. It may also be the case that some or all of the first spacers 44a are bonded and/or connected to the insulating layer 42 of the first cooling element 36a. Furthermore, some or all of the second spacers 44b are bonded to the second metallization layer 22b of the main substrate 20 and to the metallization layer 40a of the second cooling element 36b. It may also be the case that some or all of the second spacers 44b are bonded and/or connected to the insulation layer 42 of the second cooling element 36b.

Einige oder alle der Abstandshalter 44a, 44b Können vollständig oder teilweise in der Formmasse 34 eingebettet sein. Wie in 2 gezeigt ist, sind alle Abstandshalter 44a, 44b vollständig in der Formmasse 34 eingebettet.Some or all of the spacers 44a, 44b may be fully or partially embedded in the molding compound 34. As in 2 is shown, all spacers 44a, 44b are completely embedded in the molding compound 34.

3 und 4 zeigen schematisch einen Kühlfluidstrom 46a, 46b, 46c durch das und entlang dem Leistungshalbleitermodul 10. 3 and 4 schematically show a cooling fluid flow 46a, 46b, 46c through and along the power semiconductor module 10.

3 ist eine Querschnittsansicht orthogonal zu der in 2. In 3 sind die Komponenten des Hauptsubstrats 20 in zwei Blöcke mit dem Kühlkanal 32 dazwischen zusammengefasst worden. 3 is a cross-sectional view orthogonal to that in FIG 2 . In 3 For example, the components of the main substrate 20 have been consolidated into two blocks with the cooling channel 32 in between.

Zwei Kühlfluidströme 46a, 46c passieren entlang den oder durch die Kühlelemente(n) 36a, 36b. Zum Beispiel kann das Kühlfluid Luft sein und durch Rippen passieren, wie zum Beispiel in 3 gezeigt ist. Es sind jedoch auch andere Arten von Kühlelementen 36a, 36b möglich, zum Beispiel mit Kanälen, durch die das Kühlfluid strömt. In diesem Fall ist auch Flüssigkeitskühlung, d. h. Flüssigkeit als ein Kühlfluid, möglich.Two cooling fluid streams 46a, 46c pass along or through the cooling element(s) 36a, 36b. For example, the cooling fluid can be air and can pass through fins, such as in 3 is shown. However, other types of cooling elements 36a, 36b are also possible, for example with channels through which the cooling fluid flows. In this case liquid cooling, ie liquid as a cooling fluid, is also possible.

Ein weiteres Kühlfluid 46b passiert durch den Kühlkanal 32. Hier ist wieder Flüssigkeitskühlung, d. h. Flüssigkeit als ein Kühlfluid, möglich. Des Weiteren kann es Flüssigkeitskühlung in dem Kühlkanal 32 geben, d. h., ein Kühlfluid kann durch den Kühlkanal strömen, und Luft- und/oder Gaskühlung hinsichtlich der Kühlelemente 36a, 36b geben.Another cooling fluid 46b passes through the cooling channel 32. Liquid cooling, ie liquid as a cooling fluid, is possible here again. Furthermore, there can be liquid cooling in the cooling channel 32, ie a cooling fluid can flow through the cooling channel, and there can be air and/or gas cooling with regard to the cooling elements 36a, 36b.

Zusammengefasst, das Leistungshalbleitermodul 10 wird von zwei Seiten und aus seinem Inneren gekühlt. Da der Kühlkanal 32 die Halbleiterchips 12a, 12b direkt passiert, werden diese effizient gekühlt.In summary, the power semiconductor module 10 is cooled from two sides and from its inside. Since the cooling channel 32 passes directly through the semiconductor chips 12a, 12b, these are efficiently cooled.

5A bis 5C zeigen schematische Querschnittsansichten eines Leistungshalbleitermoduls 10 während Schritten in einem Herstellungsprozess des Leistungshalbleitermoduls 10. 5A until 5C show schematic cross-sectional views of a power semiconductor module 10 during steps in a manufacturing process of the power semiconductor module 10.

5A zeigt drei Teile des Leistungshalbeitermoduls 10, die zu Beginn bereitgestellt werden, das Hauptsubstrat 20 und zwei weitere Substrate 38a, 38b für die Kühlelemente 36a, 36b. 5A Figure 13 shows three parts of the power semiconductor module 10 that are initially provided, the main substrate 20 and two further substrates 38a, 38b for the cooling elements 36a, 36b.

Das Hauptsubstrat 20 ist eine PCB mit zwei Metallisierungsschichten 22a, 22b und einer Isolationsschicht 48 dazwischen. Die weiteren Substrate 38a, 38b können auch eine PCB sein.The main substrate 20 is a PCB with two layers of metallization 22a, 22b and an insulating layer 48 in between. The further substrates 38a, 38b can also be a PCB.

Vor der Montage der drei Teile werden die Abstandshalter 44a und der erste Halbleiterchip 12a an dem ersten Kühlelement 36a und/oder dem ersten Substrat 38a befestigt. Analog dazu werden die Abstandshalter 44b und der zweite Halbleiterchip 12b an dem zweiten Kühlelement 36b und/oder dem zweiten Substrat 38b befestigt.Before assembling the three parts, the spacers 44a and the first semiconductor chip 12a are attached to the first cooling element 36a and/or the first substrate 38a. Analogously, the spacers 44b and the second semiconductor chip 12b are attached to the second cooling element 36b and/or the second substrate 38b.

Somit werden zu Beginn der Herstellung das Hauptsubstrat 20, das erste Kühlelement 36a mit dem an dem ersten Kühlelement 36a befestigten ersten Halbleiterchip 12a und das zweite Kühlelement 36b mit dem an dem zweiten Kühlelement 36b befestigten zweiten Halbleiterchip 12b getrennt voneinander bereitgestellt.Thus, at the start of manufacture, the main substrate 20, the first cooling element 36a with the first semiconductor chip 12a attached to the first cooling element 36a, and the second cooling element 36b with the second semiconductor chip 12b attached to the second cooling element 36b are provided separately from one another.

5B zeigt das Leistungshalbleitermodul 10 nach der Montage der drei Teile. Der erste Halbleiterchip 12a wird zusammen mit dem ersten Kühlelement 36a an die erste Metallisierungsschicht 22a gebondet. Die Abstandshalter 44a können auch gleichzeitig an die/der erste(n) Metallisierungsschicht 22a gebondet und/oder befestigt werden. Der zweite Halbleiterchip 12b wird zusammen mit dem zweiten Kühlelement 36b an die zweite Metallisierungsschicht 22b gebondet. Die Abstandshalter 44b können auch gleichzeitig an die/der zweite(n) Metallisierungsschicht 22b gebondet und/oder befestigt werden. 5B shows the power semiconductor module 10 after the assembly of the three parts. The first semiconductor chip 12a is bonded to the first metallization layer 22a together with the first cooling element 36a. The spacers 44a may also be simultaneously bonded and/or attached to the first metallization layer(s) 22a. The second semiconductor chip 12b is bonded to the second metallization layer 22b together with the second cooling element 36b. The spacers 44b may also be simultaneously bonded and/or attached to the second metallization layer(s) 22b.

Vor oder nach diesem Befestigungs- und/oder Bonding-Schritt, wird eine Schablone 50 mit der Form des Kühlkanals 32 in das Hauptsubstrat 20 positioniert. Es kann eine Schablone 50 für jeden Kühlkanal 32 geben. Solch eine Schablone 50 kann im Wesentlichen eine Quaderform und/oder einen rechteckigen Querschnitt aufweisen. Sie kann so gebildet sein, dass sie aus dem Leistungshalbleitermodul 10 entfernt werden kann. Es ist jedoch auch möglich, dass sie nach dem Aushärten der Formmasse geschmolzen und auf diese Weise entfernt wird.Before or after this attachment and/or bonding step, a template 50 with the shape of the cooling channel 32 is positioned in the main substrate 20 . There can be one template 50 for each cooling channel 32 . Such a template 50 can essentially have a cuboid shape and/or a rectangular cross-section. It can be formed in such a way that it can be removed from the power semiconductor module 10 . However, it is also possible for it to be melted after the molding composition has hardened and removed in this way.

5C zeigt das Leistungshalbeitermodul 10 nach dem Formen. Das Hauptsubstrat 20 und die weiteren Substrate 38a, 38b sind teilweise in einer Formmasse 34 geformt worden. Des Weiteren ist nach dem Formen zum Bilden des mindestens einen Kühlkanals 32 die mindestens eine Schablone 50 (hier zwei) von dem Leistungshalbleitermodul 10 entfernt worden. 5C 12 shows the power semiconductor module 10 after molding. The main substrate 20 and the further substrates 38a, 38b have been partially formed in a molding compound 34. Furthermore, the at least one template 50 (here two) has been removed from the power semiconductor module 10 after the molding to form the at least one cooling channel 32 .

Zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b sind zwei Kühlkanäle 32a, 32b angeordnet und sind in einem Überlappungsvolumen zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b angeordnet. Aus der orthogonal zu einer Erstreckungsebene des Hauptsubstrats 20 verlaufenden Blickrichtung sind die Kühlkanäle 32a, 32b voneinander beabstandet. Die Kühlkanäle 32a, 32b sind in der Formmasse 34 gebildet, in der das Leistungshalbeitermodul 10 zumindest teilweise geformt ist. Die Wände der Kühlkanäle 32a, 32b werden durch die Formmasse 34 bereitgestellt.Two cooling channels 32a, 32b are arranged between the first semiconductor chip 12a and the second semiconductor chip 12b and are arranged in an overlap volume between the first semiconductor chip 12a and the second semiconductor chip 12b. The cooling channels 32a, 32b are spaced apart from one another from the viewing direction running orthogonally to an extension plane of the main substrate 20. The cooling channels 32a, 32b are formed in the molding compound 34 in which the power semiconductor module 10 is at least partially formed. The walls of the cooling channels 32a, 32b are provided by the molding compound 34.

Der Kühlkanal 32a ist zwischen dem ersten DC-Bereich 24a, dem ersten AC-Bereich 26a, der Isolationsschicht 48 und dem ersten Halbleiterchip 12a angeordnet. Der Kühlkanal 32b ist zwischen dem zweiten DC-Bereich 24b, dem zweiten AC-Bereich 26b, der Isolationsschicht 48 und dem zweiten Halbleiterchip 12b angeordnet.The cooling channel 32a is arranged between the first DC region 24a, the first AC region 26a, the insulating layer 48 and the first semiconductor chip 12a. The cooling channel 32b is arranged between the second DC region 24b, the second AC region 26b, the insulating layer 48 and the second semiconductor chip 12b.

6A bis 6C zeigen schematische Querschnittsansichten einer weiteren Ausführungsform eines Leistungshalbleitermoduls 10 während Schritten in einem Herstellungsprozess des Leistungshalbleitermoduls 10. 6A until 6C show schematic cross-sectional views of a further embodiment of a power semiconductor module 10 during steps in a manufacturing process of the power semiconductor module 10.

6A zeigt drei Teile des Leistungshalbeitermoduls 10, die zu Beginn bereitgestellt werden, das Hauptsubstrat 20 und zwei weitere Substrate 38a, 38b für die Kühlelemente 36a, 36b. 6A Figure 13 shows three parts of the power semiconductor module 10 that are initially provided, the main substrate 20 and two further substrates 38a, 38b for the cooling elements 36a, 36b.

Das Hauptsubstrat 20 ist eine mehrschichtige PCB mit mehr als zwei (hier vier) Metallisierungsschichten 22a, 22b, 22c, 22d und mehr als einer (hier drei) Isolationsschichten 48, 48a, 48b dazwischen.The main substrate 20 is a multilayer PCB with more than two (here four) layers of metallization 22a, 22b, 22c, 22d and more than one (here three) layers of insulation 48, 48a, 48b in between.

Vor der Montage der drei Teile werden die Abstandshalter 44a und der erste Halbleiterchip 12a sowie die Abstandshalter 44b und der zweite Halbleiterchip 12b an dem Hauptsubstrat 20, insbesondere an den äußeren Metallisierungsschichten 22a, 22b, befestigt. Der erste Halbleiterchip 12a und/oder die Abstandshalter 44a können an die erste Metallisierungsschicht 22a gebondet werden. Der zweite Halbleiterchip 12b und/oder die Abstandshalter 44b können an die zweite Metallisierungsschicht 22b gebondet werden.Before the assembly of the three parts, the spacers 44a and the first semiconductor chip 12a and the spacers 44b and the second semiconductor chip 12b are attached to the main substrate 20, in particular to the outer metallization layers 22a, 22b. The first semiconductor chip 12a and/or the spacers 44a can be bonded to the first metallization layer 22a. The second semiconductor chip 12b and/or the spacers 44b can be bonded to the second metallization layer 22b.

6B zeigt das Leistungshalbleitermodul 10 nach der Montage der drei Teile. Das erste Kühlelement 36a wird an dem/den ersten Halbleiterchip 12a und wahlweise den/die Abstandshaltern 44a befestigt oder gebondet. Danach oder gleichzeitig wird das zweite Kühlelement 36b an dem/den zweiten Halbleiterchip 12b und wahlweise den/die Abstandshalter(n) 44b befestigt oder gebondet. 6B shows the power semiconductor module 10 after the assembly of the three parts. The first cooling element 36a is attached or bonded to the first semiconductor chip(s) 12a and optionally the spacer(s) 44a. Thereafter or simultaneously, the second cooling element 36b is attached or bonded to the second semiconductor chip(s) 12b and optionally the spacer(s) 44b.

Des Weiteren werden nach der Montage das Hauptsubstrat 20, der erste Halbleiterchip 12a und der zweite Halbleiterchip 12b zumindest teilweise in einer Formmasse 34 geformt. Ferner wird der Raum, in dem Kühlkanäle später gebildet werden, mit Formmasse 34 aufgefüllt.Furthermore, after assembly, the main substrate 20, the first semiconductor chip 12a and the second semiconductor chip 12b are at least partially formed in a molding compound 34. Furthermore, the space in which cooling channels are later formed is filled with molding compound 34 .

6C zeigt das Leistungshalbleitermodul 10 nach dem Bilden der Kühlkanäle 32c, 32d. Der mindestens eine Kühlkanal 32, 32c, 32d ist nach dem Formen, zum Beispiel durch Bohren und/oder Fräsen, in die Formmasse 34 eingearbeitet worden. 6C shows the power semiconductor module 10 after the formation of the cooling channels 32c, 32d. The at least one cooling channel 32, 32c, 32d has been incorporated into the molding compound 34 after the molding, for example by drilling and/or milling.

Die beiden Kühlkanäle 32c, 32d sind zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b angeordnet und sind in einem Überlappungsvolumen zwischen dem ersten Halbleiterchip 12a und dem zweiten Halbleiterchip 12b angeordnet. Aus einer orthogonal zu einer Erstreckungsebene des Hauptsubstrats 20 verlaufenden Blickrichtung überlappen sich die Kühlkanäle 32c, 32d und/oder sind miteinander gestapelt. Die Kühlkanäle 32c, 32d sind in der Formmasse 34 gebildet, in der das Leistungshalbeitermodul 10 zumindest teilweise geformt ist. Die Wände der Kühlkanäle 32a, 32b werden durch die Formmasse 34 bereitgestellt.The two cooling channels 32c, 32d are arranged between the first semiconductor chip 12a and the second semiconductor chip 12b and are arranged in an overlap volume between the first semiconductor chip 12a and the second semiconductor chip 12b. From a viewing direction running orthogonally to an extension plane of the main substrate 20, the cooling channels 32c, 32d overlap and/or are stacked with one another. The cooling channels 32c, 32d are formed in the molding compound 34 in which the power semiconductor module 10 is at least partially formed. The walls of the cooling channels 32a, 32b are provided by the molding compound 34.

Der Kühlkanal 32c ist zwischen dem ersten DC-Bereich 24a, dem ersten AC-Bereich 26a, der inneren Isolationsschicht 48 und der ersten äußeren Isolationsschicht 48a angeordnet. Der Kühlkanal 32b ist zwischen dem zweiten DC-Bereich 24b, dem zweiten AC-Bereich 26b, der Isolationsschicht 48 und der zweiten äußeren Isolationsschicht 48b angeordnet.The cooling channel 32c is arranged between the first DC region 24a, the first AC region 26a, the inner insulating layer 48 and the first outer insulating layer 48a. The cooling channel 32b is arranged between the second DC region 24b, the second AC region 26b, the insulation layer 48 and the second outer insulation layer 48b.

Es sei darauf hingewiesen, dass die Metallisierungsschichten 22a, 22b des Hauptsubstrats 20 und/oder die Metallisierungsschichten 40a, 40b der Substrate 38a, 38b der Kühlelemente 36a, 36b eine Dicke von etwa 0,3 mm bis 3 mm aufweisen können. Die Höhe der einen oder mehreren Kühlkanäle 32 kann zwischen 0,3 mm bis 3 mm betragen. Die Höhe kann die Erstreckung des jeweiligen Kühlmittelkanals in einer orthogonal zu der Erstreckungsebene des Hauptsubstrats 20 verlaufenden Richtung sein.It should be pointed out that the metallization layers 22a, 22b of the main substrate 20 and/or the metallization layers 40a, 40b of the substrates 38a, 38b of the cooling elements 36a, 36b can have a thickness of approximately 0.3 mm to 3 mm. The height of the one or more cooling channels 32 can be between 0.3 mm and 3 mm. The height can be the extent of the respective coolant channel in a direction running orthogonally to the plane of extent of the main substrate 20 .

Es sei ferner darauf hingewiesen, dass die in 5A bis 5C und 6A und 6C gezeigten Herstellungsverfahren auf alle hierin beschriebenen Leistungshalbleitermodule 10 angewandt werden können, insbesondere auf das in 2, 5C und 6C gezeigte Leistungshalbleitermodul 10. Des Weiteren kann das Hauptsubstrat von 2 zum Beispiel wie in 5C oder 6C ausgeführt sein, und umgekehrt. Es kann auch eine Schablone 50 für das in 2 und 6C gezeigte Leistungshalbleitermodul 10 verwendet werden. Alternativ kann der Kühlkanal 32 in 2 und 5C maschinell eingearbeitet werden.It should also be noted that the 5A until 5C and 6A and 6C Manufacturing methods shown can be applied to all power semiconductor modules 10 described herein, in particular to the 2 , 5C and 6C Power semiconductor module 10 shown. Furthermore, the main substrate of 2 for example as in 5C or 6C be executed and vice versa. A template 50 for the in 2 and 6C Power semiconductor module 10 shown can be used. Alternatively, the cooling channel 32 in 2 and 5C be incorporated mechanically.

Obgleich die Erfindung in den Zeichnungen und in der vorhergehenden Beschreibung ausführlich dargestellt und beschrieben worden ist, sind solch eine Darstellung und Beschreibung als veranschaulichend oder beispielhaft und nicht als einschränkend zu betrachten; die Erfindung ist nicht auf die offenbarten Ausführungsformen beschränkt. Andere Variationen der offenbarten Ausführungsformen können durch den Fachmann durch die Ausübung der beanspruchten Erfindung, genaue Betrachtung der Zeichnungen, der Offenbarung und der angehängten Ansprüche verstanden und ausgeführt werden. In den Ansprüchen schließt das Wort „umfassen/umfassend“ keine anderen Elemente oder Schritte aus, und der unbestimmte Artikel „ein/eine/einer“ schließt keinen Plural aus. Ein einziger Prozessor oder eine einzige Steuerung oder eine einzige andere Einheit können die Funktionen mehrerer in den Ansprüchen angeführter Elemente erfüllen. Die bloße Tatsache, dass bestimmte Maßnahmen in verschiedenen voneinander abhängigen Ansprüchen aufgeführt sind, bedeutet nicht, dass eine Kombination dieser Maßnahmen nicht zum Vorteil genutzt werden kann. Jegliche Bezugszeichen in den Ansprüchen sollten nicht als den Schutzumfang einschränkend ausgelegt werden.While the invention has been shown and described in detail in the drawings and in the foregoing description, such representation and description are to be regarded as illustrative or exemplary and not in a restrictive manner; the invention is not limited to the disclosed embodiments. Other variations of the disclosed embodiments may be understood and implemented by those skilled in the art through practice of the claimed invention, study of the drawings, the disclosure, and the appended claims. In the claims, the word "comprising" does not exclude other elements or steps, and the indefinite article "a/an" does not exclude a plural. A single processor or controller or other unit can perform the functions of several elements recited in the claims. The mere fact that certain measures are recited in different dependent claims does not mean that a combination of these measures cannot be used to advantage. Any reference signs in the claims should not be construed as limiting the scope.

BezugszeichenlisteReference List

1010
Leistungshalbleitermodulpower semiconductor module
12a12a
erster Halbleiterchipfirst semiconductor chip
12b12b
zweiter Halbleiterchipsecond semiconductor chip
DC+DC+
DC+-AnschlussDC+ connector
DC-DC
DC--AnschlussDC connection
ACAC
AC-AnschlussAC connection
14a14a
Leistungselektrodepower electrode
14b14b
Leistungselektrodepower electrode
16a16a
Steuerelektrodecontrol electrode
16b16b
Steuerelektrodecontrol electrode
18a18a
Induktivitätinductance
18b18b
Induktivitätinductance
2020
Hauptsubstratmain substrate
22a22a
erste Metallisierungsschichtfirst metallization layer
22b22b
zweite Metallisierungsschichtsecond metallization layer
22c22c
Metallisierungsschichtmetallization layer
22d22d
Metallisierungsschichtmetallization layer
24a24a
erster DC-Bereichfirst DC area
24b24b
zweiter DC-Bereichsecond DC area
26a26a
erster AC-Bereichfirst AC area
26b26b
zweiter AC-Bereichsecond AC area
2828
erste kleine Seitefirst small page
3030
zweite kleine Seitesecond small page
3232
Kühlkanalcooling channel
3434
Formmassemolding compound
36a36a
erstes Kühlelementfirst cooling element
36b36b
zweites Kühlelementsecond cooling element
38a38a
weiteres Substratanother substrate
38b38b
weiteres Substratanother substrate
40a40a
Metallisierungsschichtmetallization layer
40b40b
Metallisierungsschichtmetallization layer
4242
Isolationsschichtinsulation layer
44a44a
Abstandshalterspacers
44b44b
Abstandshalterspacers
46a46a
erster äußerer Kühlfluidstromfirst outer cooling fluid stream
46b46b
innerer Kühlfluidstrominternal cooling fluid flow
46c46c
zweiter äußerer Kühlfluidstromsecond outer cooling fluid stream
4848
Isolationsschichtinsulation layer
48a48a
Isolationsschichtinsulation layer
48b48b
Isolationsschichtinsulation layer
5050
Schablonetemplate

Claims (19)

Leistungshalbleitermodul (10), umfassend: ein Hauptsubstrat (20), das eine erste Metallisierungsschicht (22a) und eine zweite Metallisierungsschicht (22b), die parallel zu der ersten Metallisierungsschicht (22a) verläuft, umfasst; einen ersten Halbleiterchip (12a), der auf der ersten Metallisierungsschicht (22a) angeordnet ist; einen zweiten Halbleiterchip (12b), der auf der zweiten Metallisierungsschicht (22b) angeordnet ist; wobei die erste Metallisierungsschicht (22a) dazu strukturiert ist, einen ersten DC-Bereich (24a) und einen ersten AC-Bereich (26a) bereitzustellen; wobei der erste Halbleiterchip (12a) an die erste Metallisierungsschicht (22a) gebondet ist, so dass Leistungselektroden (14a) des ersten Halbleiterchips (12a) mit dem ersten DC-Bereich (24a) und dem ersten AC-Bereich (26a) elektrisch verbunden sind; wobei die zweite Metallisierungsschicht (22b) dazu strukturiert ist, einen zweiten DC-Bereich (24b) und einen zweiten AC-Bereich (26b) bereitzustellen; wobei der zweite Halbleiterchip (12b) an die zweite Metallisierungsschicht (22b) gebondet ist, so dass Leistungselektroden (14b) des zweiten Halbleiterchips (12b) mit dem zweiten DC-Bereich (24b) und dem zweiten AC-Bereich (26b) elektrisch verbunden sind; wobei das Leistungshalbleitermodul (10) mindestens einen Kühlkanal (32) zwischen dem ersten Halbleiterchip (12a) und dem zweiten Halbleiterchip (12b) umfasst.Power semiconductor module (10), comprising: a main substrate (20) comprising a first metallization layer (22a) and a second metallization layer (22b) running parallel to the first metallization layer (22a); a first semiconductor chip (12a) arranged on the first metallization layer (22a); a second semiconductor chip (12b) arranged on the second metallization layer (22b); wherein the first metallization layer (22a) is patterned to provide a first DC region (24a) and a first AC region (26a); wherein the first semiconductor chip (12a) is bonded to the first metallization layer (22a) such that power electrodes (14a) of the first semiconductor chip (12a) are electrically connected to the first DC region (24a) and the first AC region (26a). ; wherein the second metallization layer (22b) is patterned to provide a second DC region (24b) and a second AC region (26b); wherein the second semiconductor chip (12b) is bonded to the second metallization layer (22b) such that power electrodes (14b) of the second semiconductor chip (12b) are electrically connected to the second DC region (24b) and the second AC region (26b). ; wherein the power semiconductor module (10) comprises at least one cooling channel (32) between the first semiconductor chip (12a) and the second semiconductor chip (12b). Leistungshalbleitermodul (10) nach Anspruch 1, wobei der mindestens eine Kühlkanal (32) zwischen dem ersten DC-Bereich (24a) und dem ersten AC-Bereich (26a) und/oder zwischen dem zweiten DC-Bereich (24b) und dem zweiten AC-Bereich (26b) angeordnet ist.Power semiconductor module (10) after claim 1 , wherein the at least one cooling channel (32) is arranged between the first DC area (24a) and the first AC area (26a) and/or between the second DC area (24b) and the second AC area (26b). . Leistungshalbleitermodul (10) nach Anspruch 1 oder 2, wobei ein Kühlkanal (32) zwischen dem ersten Halbleiterchip (12a) und dem zweiten Halbleiterchip (12b) angeordnet ist.Power semiconductor module (10) after claim 1 or 2 , wherein a cooling channel (32) between the first semiconductor chip (12a) and the second semiconductor chip (12b) is arranged. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei mindestens zwei Kühlkanäle (32) zwischen dem ersten Halbleiterchip (12a) und dem zweiten Halbleiterchip (12b) angeordnet sind.Power semiconductor module (10) according to one of the preceding claims, wherein at least two cooling channels (32) are arranged between the first semiconductor chip (12a) and the second semiconductor chip (12b). Leistungshalbleitermodul (10) nach Anspruch 4, wobei sich die Kühlkanäle (32c, 32d) aus einer Blickrichtung orthogonal zu einer Erstreckungsebene des Hauptsubstrats (20) überlappen; oder wobei die Kühlkanäle (32a, 32b) aus der Blickrichtung orthogonal zu einer Erstreckungsebene des Hauptsubstrats (20) voneinander beabstandet sind.Power semiconductor module (10) after claim 4 , wherein the cooling channels (32c, 32d) overlap from a viewing direction orthogonal to an extension plane of the main substrate (20); or wherein the cooling channels (32a, 32b) are spaced apart from one another when viewed orthogonally to an extension plane of the main substrate (20). Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei sich der erste Halbleiterchip (12a) und der zweite Halbleiterchip (12b) aus einer Blickrichtung orthogonal zu einer Erstreckungsebene des Hauptsubstrats (20) überlappen; wobei der mindestens eine Kühlkanal (32) in einem Überlappungsvolumen zwischen dem ersten Halbleiterchip (12a) und dem zweiten Halbleiterchip (12b) angeordnet ist.Power semiconductor module (10) according to one of the preceding claims, wherein the first semiconductor chip (12a) and the second semiconductor chip (12b) from a viewing direction orthogonal to an extension plane of the main substrates (20) overlap; wherein the at least one cooling channel (32) is arranged in an overlap volume between the first semiconductor chip (12a) and the second semiconductor chip (12b). Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Kühlkanal (32) in einer Formmasse (34), in der das Leistungshalbleitermodul (10) zumindest teilweise geformt ist, gebildet ist.Power semiconductor module (10) according to one of the preceding claims, wherein the at least one cooling channel (32) is formed in a molding compound (34) in which the power semiconductor module (10) is at least partially formed. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei das Hauptsubstrat (20) eine Isolationsschicht (48) zwischen der ersten Metallisierungsschicht (22a) und der zweiten Metallisierungsschicht (22b) umfasst; wobei ein Kühlkanal (32) zwischen dem ersten Halbleiterchip (12a) oder dem zweiten Halbleiterchip (12b) und der Isolationsschicht (48) angeordnet ist.Power semiconductor module (10) according to any one of the preceding claims, wherein the main substrate (20) comprises an insulating layer (48) between the first metallization layer (22a) and the second metallization layer (22b); wherein a cooling channel (32) is arranged between the first semiconductor chip (12a) or the second semiconductor chip (12b) and the insulating layer (48). Leistungshalbleitermodul (10) nach Anspruch 8, wobei ein erster Kühlkanal (32a, 32c) zwischen dem ersten Halbleiterchip (12a) und der Isolationsschicht (48) angeordnet ist und ein zweiter Kühlkanal (32b, 32d) zwischen dem zweiten Halbleiterchip (12b) und der Isolationsschicht (48) angeordnet ist.Power semiconductor module (10) after claim 8 , wherein a first cooling channel (32a, 32c) is arranged between the first semiconductor chip (12a) and the insulating layer (48) and a second cooling channel (32b, 32d) is arranged between the second semiconductor chip (12b) and the insulating layer (48). Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei das Hauptsubstrat (20) mindestens zwei Isolationsschichten (48) zwischen der ersten Metallisierungsschicht (22a) und der zweiten Metallisierungsschicht (22b) umfasst; wobei der mindestens eine Kühlkanal (32c, 32d) zwischen den mindestens zwei Isolationsschichten (48) angeordnet ist.Power semiconductor module (10) according to any one of the preceding claims, wherein the main substrate (20) comprises at least two insulating layers (48) between the first metallization layer (22a) and the second metallization layer (22b); wherein the at least one cooling channel (32c, 32d) is arranged between the at least two insulating layers (48). Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei ein erstes Kühlelement (36a) an eine Rückseite des ersten Halbleiterchips (12a) gebondet ist, die sich gegenüber einer Leistungselektrodenseite mit den Leistungselektroden (14a) des ersten Halbleiterchips (12a) befindet; wobei ein zweites Kühlelement (36b) an eine Rückseite des zweiten Halbleiterchips (12b) gebondet ist, wobei sich diese Rückseite gegenüber einer Leistungselektrodenseite mit den Leistungselektroden (14b) des zweiten Halbleiterchips (12b) befindet.Power semiconductor module (10) according to any one of the preceding claims, wherein a first cooling element (36a) is bonded to a back side of the first semiconductor chip (12a) which is opposite to a power electrode side having the power electrodes (14a) of the first semiconductor chip (12a); wherein a second cooling element (36b) is bonded to a back side of the second semiconductor chip (12b), which back side is opposite to a power electrode side having the power electrodes (14b) of the second semiconductor chip (12b). Leistungshalbleitermodul (10) nach Anspruch 6, wobei jedes von dem ersten Kühlelement (36a) und dem zweiten Kühlelement (36b) aus einem weiteren Substrat (38a, 38b) hergestellt ist, das zwei Metallisierungsschichten (40a, 40b) und eine Isolationsschicht (42) dazwischen umfasst.Power semiconductor module (10) after claim 6 wherein each of the first cooling element (36a) and the second cooling element (36b) is made of a further substrate (38a, 38b) comprising two layers of metallization (40a, 40b) and an insulating layer (42) therebetween. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei das Hauptsubstrat (20) durch eine Leiterplatte bereitgestellt wird; oder wobei das Hauptsubstrat (20) durch ein direkt gebondetes Kupfersubstrat bereitgestellt wird; oder wobei das Hauptsubstrat (20) durch einen Leiterrahmen bereitgestellt wird.Power semiconductor module (10) according to any one of the preceding claims, wherein the main substrate (20) is provided by a circuit board; or the main substrate (20) being provided by a directly bonded copper substrate; or wherein the main substrate (20) is provided by a lead frame. Leistungshalbleitermodul (10) nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12a) und der zweite Halbleiterchip (12b) auf einem Halbleiter mit großer Bandlücke basieren; und/oder wobei der erste Halbleiterchip (12a) und der zweite Halbleiterchip (12b) auf GaN oder SiC basieren.Power semiconductor module (10) according to any one of the preceding claims, wherein the first semiconductor chip (12a) and the second semiconductor chip (12b) are based on a wide-bandgap semiconductor; and or wherein the first semiconductor chip (12a) and the second semiconductor chip (12b) are based on GaN or SiC. Verfahren zur Herstellung eines Leistungshalbleitermoduls (10) nach einem der vorhergehenden Ansprüche, wobei das Verfahren Folgendes umfasst: Bonden des ersten Halbleiterchips (12a) an die erste Metallisierungsschicht (22a) des Hauptsubstrats (20) und Bonden des zweiten Halbleiterchips (12b) an die zweite Metallisierungsschicht (22b) des Hauptsubstrats (20); Formen des Hauptsubstrats (20), des ersten Halbleiterchips (12a) und des zweiten Halbleiterchips (12b) zumindest teilweise in einer Formmasse (34), derart, dass der mindestens eine Kühlkanal (32) gebildet wird.Method for manufacturing a power semiconductor module (10) according to one of the preceding claims, the method comprising the following: bonding the first semiconductor chip (12a) to the first metallization layer (22a) of the main substrate (20) and bonding the second semiconductor chip (12b) to the second metallization layer (22b) of the main substrate (20); Molding the main substrate (20), the first semiconductor chip (12a) and the second semiconductor chip (12b) at least partially in a molding compound (34) in such a way that the at least one cooling channel (32) is formed. Verfahren nach Anspruch 15, ferner umfassend: vor dem Formen, Positionieren einer Schablone (50) mit der Form des Kühlkanals (32) in dem Hauptsubstrat (20); Entfernen der Schablone (50) von dem Leistungshalbleitermodul (10) nach dem Formen zum Bilden des mindestens einen Kühlkanals (32).procedure after claim 15 further comprising: prior to molding, positioning a template (50) having the shape of the cooling channel (32) in the main substrate (20); removing the template (50) from the power semiconductor module (10) after molding to form the at least one cooling channel (32). Verfahren nach Anspruch 15, ferner umfassend: maschinelles Einarbeiten des mindestens einen Kühlkanals (32) in die Formmasse (34) nach dem Formen.procedure after claim 15 , further comprising: machining the at least one cooling channel (32) into the molding compound (34) after molding. Verfahren nach einem der Ansprüche 15 bis 17, ferner umfassend: Bereitstellen eines ersten Kühlelements (36a) mit dem an dem ersten Kühlelement (36a) befestigten ersten Halbleiterchip (12a); Bonden des ersten Halbleiterchips (12a) zusammen mit dem ersten Kühlelement (36a) an die erste Metallisierungsschicht (22a); Bereitstellen eines zweiten Kühlelements (36b) mit dem an dem zweiten Kühlelement (36b) befestigten zweiten Halbleiterchip (12b); Bonden des zweiten Halbleiterchips (12b) zusammen mit dem zweiten Kühlelement (36b) an die zweite Metallisierungsschicht (22b).Procedure according to one of Claims 15 until 17 , further comprising: providing a first cooling element (36a) with the first semiconductor chip (12a) attached to the first cooling element (36a); Bonding the first semiconductor chip (12a) together with the first cooling element (36a) to the first metallization layer (22a); providing a second cooling element (36b) with the second semiconductor chip (12b) attached to the second cooling element (36b); Bonding the second semiconductor chip (12b) together men with the second cooling element (36b) to the second metallization layer (22b). Verfahren nach einem der Ansprüche 15 bis 18, ferner umfassend: Bonden des ersten Halbleiterchips (12a) an die erste Metallisierungsschicht (22a) und Bonden des zweiten Halbleiterchips (12b) an die zweite Metallisierungsschicht (22b); danach Befestigen eines ersten Kühlelements (36a) an den ersten Halbleiterchip (12a) und Befestigen eines zweiten Kühlelements (36b) an den zweiten Halbleiterchip (12b).Procedure according to one of Claims 15 until 18 , further comprising: bonding the first semiconductor chip (12a) to the first metallization layer (22a) and bonding the second semiconductor chip (12b) to the second metallization layer (22b); thereafter attaching a first cooling element (36a) to the first semiconductor chip (12a) and attaching a second cooling element (36b) to the second semiconductor chip (12b).
DE102022208583.3A 2022-08-18 2022-08-18 POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT Ceased DE102022208583A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022208583.3A DE102022208583A1 (en) 2022-08-18 2022-08-18 POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022208583.3A DE102022208583A1 (en) 2022-08-18 2022-08-18 POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT

Publications (1)

Publication Number Publication Date
DE102022208583A1 true DE102022208583A1 (en) 2023-08-03

Family

ID=87160597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022208583.3A Ceased DE102022208583A1 (en) 2022-08-18 2022-08-18 POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT

Country Status (1)

Country Link
DE (1) DE102022208583A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264520A1 (en) 2007-12-25 2010-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor module
EP3147941A1 (en) 2015-09-23 2017-03-29 ABB Technology AG Semi-finished product and method for producing a power semiconductor module
DE102017209515A1 (en) 2017-06-06 2018-12-06 Bayerische Motoren Werke Aktiengesellschaft Power converter module and method of making the same
US20210111104A1 (en) 2019-10-11 2021-04-15 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264520A1 (en) 2007-12-25 2010-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor module
EP3147941A1 (en) 2015-09-23 2017-03-29 ABB Technology AG Semi-finished product and method for producing a power semiconductor module
DE102017209515A1 (en) 2017-06-06 2018-12-06 Bayerische Motoren Werke Aktiengesellschaft Power converter module and method of making the same
US20210111104A1 (en) 2019-10-11 2021-04-15 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods

Similar Documents

Publication Publication Date Title
DE102013207804B4 (en) Method for producing a power module with heat-conducting structures directly connected by means of arc welding
EP3008753B1 (en) Power module
DE112012003296B4 (en) Semiconductor module and semiconductor device with the semiconductor module
DE102012219686B4 (en) Power module with low leakage inductance
DE69635440T2 (en) Semiconductor device comprising a circuit substrate and a housing
EP0221399A2 (en) Semiconductor power module
DE102014114520B4 (en) An electronic module with several encapsulation layers and a method for its production
DE102019206523A1 (en) Power module with housed power semiconductors for controllable electrical power supply to a consumer
DE102016105096B4 (en) SEMICONDUCTOR DEVICE WITH A PASSIVE COMPONENT FORMED IN A REDISTRIBUTION LAYER
DE112018006370T5 (en) SEMICONDUCTOR EQUIPMENT
DE102016214607B4 (en) Electronic module and method for its manufacture
DE102015108253B4 (en) Electronic module and method of manufacturing the same
DE102021125094A1 (en) SEMICONDUCTOR PACKAGE WITH A CHIP CARRIAGE WITH A PAD OFFSET FEATURE
DE102022208583A1 (en) POWER SEMICONDUCTOR MODULE WITH INTERNAL COOLING DUCT
DE102021213497A1 (en) Semiconductor package, semiconductor module, power converter, electric axle drive and motor vehicle
DE102022105834A1 (en) SEMICONDUCTOR DEVICE HAVING ELECTRICAL COMPONENT BUILT INTO A CIRCUIT BOARD
DE102022201215B3 (en) Half-bridge module with reverse-biased diodes
DE102022202252B3 (en) Power semiconductor module with two opposite half bridges
DE102021213782A1 (en) POWER SEMICONDUCTOR MODULE WITH OPPOSING SWITCH CHIPS
DE102022202898A1 (en) POWER SEMICONDUCTOR MODULE WITH TWO OPPOSING HALF-BRIDGES
DE102021211519B4 (en) Electronic assembly
DE102022202254A1 (en) Modular half-bridge module
DE102023110306A1 (en) POWER MODULE
DE102022200878A1 (en) STACKED DIODE POWER SEMICONDUCTOR MODULE
DE102023112320A1 (en) MULTI-COMPONENT POWER MODULE ARRANGEMENT

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R230 Request for early publication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final