DE102021206898B4 - Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung Download PDF

Info

Publication number
DE102021206898B4
DE102021206898B4 DE102021206898.7A DE102021206898A DE102021206898B4 DE 102021206898 B4 DE102021206898 B4 DE 102021206898B4 DE 102021206898 A DE102021206898 A DE 102021206898A DE 102021206898 B4 DE102021206898 B4 DE 102021206898B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor components
intermediate carrier
solder
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021206898.7A
Other languages
English (en)
Other versions
DE102021206898A1 (de
Inventor
Hans-Hermann Oppermann
Charles-Alix Manier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102021206898.7A priority Critical patent/DE102021206898B4/de
Priority to CN202210762311.6A priority patent/CN115548208A/zh
Priority to US17/809,755 priority patent/US20230005877A1/en
Publication of DE102021206898A1 publication Critical patent/DE102021206898A1/de
Application granted granted Critical
Publication of DE102021206898B4 publication Critical patent/DE102021206898B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Substrat (1) und einer Mehrzahl von Halbleiterbauelementen (2, 3), wobei jedes der Halbleiterbauelemente ein oder mehrere Lotpads (6, 7, 8, 9) aufweist,mit folgenden Schritten:zunächst werden mehrere separate Halbleiterbauelemente mit einem gemeinsamen Zwischenträger (4) mechanisch fest verbunden,darauf wird der Zwischenträger mit den darauf befestigten Halbleiterbauelementen (2, 3) gegenüber dem Substrat derart angeordnet, dass zumindest bei einer Mehrzahl der Halbleiterbauelemente jeweils wenigstens ein Lotpad eines Halbleiterbauelements einem diesem zugeordneten Lotpad des Substrats gegenüberliegt, wobei jeweils das Lotpad des Halbleiterbauelements und das diesem zugeordnete Lotpad des Substrats eine Lotstelle bilden,und darauf werden die einander zugeordneten Lotpads der Halbleiterbauelemente und des Substrats durch Aufschmelzen und Erstarren des Lotwerkstoffs miteinander verbunden.

Description

  • Die Erfindung liegt auf dem Gebiet der Elektrotechnik und spezieller der Halbleitertechnik und ist mit besonderem Vorteil auf dem Gebiet der Herstellung komplexer Halbleiteranordnungen einsetzbar.
  • Für die Herstellung komplexer Halbleiteranordnungen mit einer Vielzahl von gleichartigen oder auch nicht gleichartigen Halbleiterbauelementen werden oft viele Bauelemente zunächst auf einem Halbleiterwafer hergestellt, danach vereinzelt und auf einem Substrat gebondet, das heißt positioniert, fixiert und je nach den bestehenden Erfordernissen kontaktiert.
  • Die laufend größer werdende Bestückungsdichte von Halbleiterbauelementen stellt inzwischen besonders hohe Anforderungen an eine Bilderkennung und Positioniergenauigkeit bei der automatischen Positionierung und Bestückung. Besonders bei geforderten Genauigkeiten im Bereich von einem Mikrometer und weniger steigt nicht nur die Anforderung an die Genauigkeit des Bestückungsautomaten, sondern es wird grundsätzlich auch mehr Zeit für die Bestückung mit einzelnen Elementen benötigt. Bei bekannten Technologien werden die Halbleiterbauelemente, beispielswiese in Form von Chips oder Chiplets einzeln einem gesägten Wafer entnommen und beispielsweise mittels eines Vakuumwerkzeugs transportiert, um sie positionsgenau relativ zu einem Zielsubstrat auszurichten und mit dem Substrat durch Kleben, Löten, Press- oder Reibschweißen oder durch andere Verfahren zu verbinden. Die Chipgröße ist dabei oft sehr klein, beispielsweise mit Kantenlängen von weniger als 250 µm. Die Handhabung solcher Chips stellt besondere technische Anforderungen. Besonders bei der Bestückung größerer Einheiten mit Tausenden von Chips steigen die Bestückungszeiten auf ein unvertretbares Maß an.
  • Bisher ist für die genaue Positionierung einzelner Chips bei der Montage auf einem Substrat die lotunterstützte Selbstjustage bekannt, bei der Chips jeweils auf einem Substrat abgelegt werden, wobei auf der Chipseite als auch auf der Substratseite jeweils Lotpads oder benetzungsfähige Pads, die in diesem Zusammenhang ebenfalls als Lotpads bezeichnet werden, vorgesehen sind, das heißt metallisierte definierte Anschlussflächen, die miteinander unter Zwischenfügung eines Lotwerkstoffs verbunden werden. Während des Umschmelzens, das heißt des Aufschmelzens und Erstarrens des Lotwerksstoffs, benetzt dieser die Lotpads und versucht, aufgrund der Oberflächenspannung, die Gesamtoberfläche des flüssigen Lotwerkstoffs zu minimieren, wobei der Lotwerkstoff Justagekräfte auf die Lotpads ausübt, die diese mitsamt der Bauteile zueinander symmetrisch und passgenau ausrichten. Zudem können Stopper und Anschläge auf der Chip- oder Substratseite vorgesehen sein, die eine relative Positionierung der miteinander verlöteten Teile definieren.
  • Die lotunterstützte Selbstjustage erspart dadurch, dass die einzelnen Chips jeweils zum Substrat in einem einzigen, parallelen Schritt ausgerichtet und mit diesem verlötet werden, lange Prozesszeiten für die Feinjustage und den Verbindungsprozess für die Einzelchips. Es verbleiben aber immer noch lange Montagezeiten für die Vielzahl der Einzelchips auf das Substrat.
  • Aus der DE 102014201635 B3 ist ein Verfahren zur Bestückung eines Substrats mit Halbleiterbauelementen bekannt, bei dem Halbleiterbauelemente zunächst mittels eines Klebstoffs auf einem Träger befestigt und von diesem auf ein Substrat übertragen werden. Dabei werden die Halbleiterbauelemente an dem Träger mittels einzelner Klebepunkte oder Klebemuster gehalten, die ein späteres Abtrennen des Trägers von den Halbleiterbauelementen vereinfachen.
  • Aus der WO 2007/113139 A1 ist ein Verfahren bekannt, bei dem zunächst einzelne Bauelemente mit einem Prozess selbstorganisierter Positionierung auf einem Trägerbauteil fixiert und danach auf einen Schaltungsträger übertragen werden.
  • Aus der WO 2021/122682 A1 ist ein Verfahren zur Übertragung von Bauelementen von einem ersten Träger über einen Zwischenträger zu einem Substrat bekannt, wobei zu der Methode der Positionierung auf dem Substrat keine näheren Ausführungen gemacht werden.
  • Der vorliegenden Erfindung liegt vor dem Hintergrund des Standes der Technik die Aufgabe zugrunde, bei unverminderter Zuverlässigkeit und Positioniergenauigkeit eine Vielzahl von Chips auf einem Substrat mit geringerem Montageaufwand und verkürzter Montagezeit zu verbinden.
  • Die Aufgabe wird gemäß der Erfindung mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen des Verfahrens sind Gegenstand der Unteransprüche. Der Patentanspruch 10 bezieht sich auf eine spezielle Anordnung mit einem Zwischenträger und mehreren Halbleiterbauelementen, die die Bestückung eines Substrats mit den Halbleiterbauelementen mit hoher Genauigkeit ermöglicht.
  • Demgemäß bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Substrat und einer Mehrzahl von auf dem Substrat jeweils an Zielpositionen einzeln befestigten Halbleiterbauelementen, wobei jedes der Halbleiterbauelemente ein oder mehrere Lotpads aufweist und wobei das Substrat eine Mehrzahl von Lotpads aufweist, die jeweils mit Lotpads der Halbleiterbauelemente mittels eines Lotwerkstoffs verbunden sind mit folgenden Schritten:
    • zunächst werden mehrere separate Halbleiterbauelemente mit einem gemeinsamen Zwischenträger mechanisch fest verbunden,
    • darauf wird der Zwischenträger mit den darauf befestigten Halbleiterbauelementen gegenüber dem Substrat derart angeordnet, dass zumindest bei einer Mehrzahl der Halbleiterbauelemente jeweils wenigstens ein Lotpad eines Halbleiterbauelements einem diesem zugeordneten Lotpad des Substrats gegenüberliegt, wobei jeweils das Lotpad des Halbleiterbauelements und das diesem zugeordnete Lotpad des Substrats eine Lotstelle bilden,
    • und darauf werden einander zugeordnete Lotpads der Halbleiterbauelemente und des Substrats durch Aufschmelzen und Erstarren des zwischen diesen angeordneten Lotwerkstoffs miteinander verbunden, wobei der Zwischenträger während der Phase, in der der Lotwerkstoff flüssig ist, in einer oder mehreren Richtungen frei beweglich gehalten wird, so dass sich durch die Oberflächenspannung des Lotwerkstoffs zwischen den jeweiligen Lotpads des Substrats und der Halbleiterbauelemente eine vorbestimmte Vorzugsposition des Zwischenträgers relativ zu dem Substrat einstellt, in der die Halbleiterbauelemente relativ zum Substrat bis zur Beendigung der Justage jeweils Zielpositionen einnehmen.
  • Der Begriff Lotpad wurde der Einfachheit halber für die beiden Kontaktseiten in gleicher Weise verwendet. Korrekt wäre die Beschreibung, dass auf einer Seite ein Pad mit einer belotungsfähigen Metallisierung plus Lot, und auf der gegenüberliegenden Seite ein Pad mit einer belotungsfähigen Metallisierung und manchmal zusätzlich mit einem Oxidschutz (Gold) verwendet wird. Grundsätzlich kann das Lot auf den Chips oder aber auf der Gegenseite (Zielsubstrat) vorhanden sein und die lötfähige Metallisierung jeweils gegenüber. Grundsätzlich ist aber auch der Fall möglich, dass das Lot auf beiden Seiten vorliegt. Im Weiteren wird der Einfachheit halber immer von „Lotpads“ gesprochen, wobei aber alle oben genannten Fälle damit gemeint sind.
  • Der Lotwerkstoff sollte dazu vorteilhaft in einer Phase an allen Lotstellen gleichzeitig flüssig sein, die der Justage durch die Oberflächenspannung des Lotwerkstoffs dienen, damit der Zwischenträger gegenüber dem Substrat beweglich ist. Dies kann im Extremfall nur eine einzelne Lotstelle sein, jedoch werden es in vielen Fällen mehrere oder alle zu verbindenden Lotstellen sein. Eventuell verbleibende, bei der Justage noch nicht verbundene Lotstellen können in einem weiteren Schritt verlötet werden.
  • Ziel des Verfahrens ist es, eine Mehrzahl von Halbleiterbauelementen positionsgenau auf einem Substrat anzuordnen und mit diesem zu befestigen und gegebenenfalls elektrisch zu kontaktieren. Zur Kontaktierung bestimmter Anschlüsse der Halbleiterbauelemente mit dem Substrat oder einem Leiter oder einem Element auf dem Substrat können dabei die Lotpads dienen.
  • Zudem können einzelne oder einige oder alle der Lotpads während der flüssigen Phase beim Löten des Lotwerkstoffs zur Erzeugung von Justagekräften dienen. Je nach der Anfangspositionierung des Zwischenträgers zum Substrat werden durch die Oberflächenspannung des verflüssigten Lotwerkstoffs an jeder Lotstelle die jeweils einander gegenüberliegenden Lotpads aufeinander zugezogen, wobei tendenziell ihr Abstand zueinander verringert wird und/oder bei einem seitlichen Versatz der Lotpads entsteht eine Justagekraft, die eine Verschiebung des Zwischenträgers gegenüber dem Substrat quer zur Annährungsrichtung des Zwischenträgers an das Substrat oder auch parallel zur Trennebene, die sich zwischen dem Zwischenträger und dem Substrat bildet, erzeugt. Dieses lotunterstützte Selbstjustierverfahren wurde bislang ausschließlich für die Positionierung einzelner Chips oder Chiplets auf einem Substrat verwendet. Bei der Einzelpositionierung als auch bei der gemeinsamen Positionierung einer Vielzahl von Chips gegenüber einem Substrat wurde bislang lediglich angestrebt, die Positionierung durch optische Justage und Bildanalyse zu optimieren. Es hat sich herausgestellt, dass selbst bei geringen Unregelmäßigkeiten von einzelnen Lotpads in der Anordnung der Chips auf dem Zwischenträger eine resultierende Justagekraft an einer Mehrzahl von Lotstellen günstig ist und ausreicht, eine gewünschte Genauigkeit bei der Positionierung jedes einzelnen Halbleiterbauelementes, das sich auf dem Zwischenträger befindet, zu erreichen. Ein Vorteil, der sich bei diesem Verfahren einstellt, liegt beispielsweise darin, dass die tatsächliche Justagekraft durch alle oder auch nur durch einzelne Lotstellen aufgebracht werden kann, die an einem oder mehreren und insbesondere an weniger als allen zu positionierenden Chips entstehen. Die Zahl der Halbleiterbauelemente auf dem Zwischenträger kann dabei größer als 5, insbesondere größer als 50, weiter insbesondere größer als 100, größer als 1000 oder größer als 10 000 sein. Entsprechende Positionieranschläge oder -anschlagselemente brauchen insgesamt nur in geringer Zahl, beispielsweise weniger als 1/10 der Zahl der Halbleiterbauelemente, vorgesehen zu werden, da lediglich die Positionierung des Zwischenträgers an sich relativ zum Substrat in der angestrebten Genauigkeit ausreicht, um jedes einzelne der Halbleiterbauelemente zu positionieren. Die Herstellung der Lotdepots kann beispielsweise sehr präzise durch eine strukturierte galvanische Abscheidung auf den Lotpads erfolgen, z. B. mit einem zinnreichen (Sn, SnAg) oder indiumreichen Lot oder einer Lotlegierung. Eine besonders geeignete hochschmelzende Lotlegierung lässt sich durch die Abscheidung von AuSn-Lot oder auch Gold und Zinn in zwei Schichten erzeugen, wobei sich die Lotlegierung durch Umschmelzen einstellt. Andere bekannte Lotlegierungen sind hierfür ebenso geeignet.
  • Als Lotverfahren kann dabei beispielsweise das bekannte Reflow-Lötverfahren verwendet werden, bei dem anfänglich Lotdepots in Form eines pastenförmigen Lotwerkstoffs oder eine Lot-Preform (Lotkugeln) entweder an den Halbleiterbauelementen oder am Substrat oder an beiden Elementen angeordnet und diese nachfolgend durch Wärmeeinwirkung verflüssigt werden. In der Lotpaste kann dazu bereits ein Flussmittel enthalten sein, wobei als Lotwerkstoff ein Gold/Zinn-Lot verwendet werden kann. Die Lotpads sind üblicherweise durch Metallisierungen gebildet, die beispielsweise aus einem Werkstoff mit Titan und/oder Platin und/oder Gold bestehen, um optimierte Verhältnisse der Oberflächenspannung bei verflüssigtem Lotwerkstoff zu erreichen. Vor dem Aufschmelzen wird der Lotwerkstoff auf die Lotpads in geeigneter Form aufgebracht. Die Verwendung von Lotpasten ist denkbar, genauso wie die von Lotkugeln. Eine höhere Genauigkeit und teilweise preiswerter ist die Verwendung einer Mikogalvanik oder das Aufdampfen von Loten.
  • In einer besonderen Implementierung des erfindungsgemäßen Verfahrens kann beispielsweise vorgesehen sein, dass eine Mehrzahl der Halbleiterelemente auf dem Zwischenträger in einer Ebene oder in mehreren, gegeneinander parallel versetzten Ebenen nebeneinander angeordnet sind und wobei die Ebenen des Zwischenträgers parallel zu einer oder mehreren gegeneinander versetzten Ebenen des Substrats ausgerichtet werden, wobei der Zwischenträger während des Lötvorgangs zunächst in einer Position relativ zum Substrat gehalten wird, in der an einer oder an mehreren der Lotstellen, insbesondere an weniger als allen Lotstellen, durch die Oberflächenspannung des Lotwerkstoffs eine Justagekraft erzeugt wird, die parallel zu wenigstens einer der Ebenen gerichtet ist. Auf einem Zwischenträger ist dabei normalerweise nur eine Sorte von Halbleiterchips angeordnet. Bei mehreren Halbleiterchip-Sorten werden diese üblicherweise nacheinander mit einem Zwischenträger zum Substrat gebondet, wobei die vorherigen Halbleiter dünner sind als die nachfolgenden, um eine Kollision des Zwischenträgers mit den bereits gebondeten Chips zu verhindern.
  • Bei einer derartigen Gestaltung des Verfahrens kann dann vorgesehen sein, dass durch die Positionierung des Zwischenträgers während des Lötvorgangs der Zwischenträger durch Justagekräfte, die durch eine Oberflächenspannung des Lotwerkstoffs erzeugt werden, derart parallel zu der oder den Ebenen des Zwischenträgers verschoben wird, dass wenigstens ein seitliches Anschlagselement eines der Halbleiterbauelemente an einem seitlichen Anschlagselement des Substrats zur Anlage kommt.
  • Beispielsweise kann dann zur relativen Positionierung des Zwischenträgers und des Substrats ein einziges Anschlagselement oder eine einzige Anschlagsfläche oder-kante an einem Element pro Freiheitsgrad ausreichen. Das bedeutet, es sind in zwei Richtungen innerhalb der Ebene des Substrats oder des Zwischenträgers jeweils wenigstens ein Anschlagselement vorhanden, wobei durchaus auch eine Mehrzahl von Anschlagselementen vorgesehen sein kann. Als vorteilhaft erweist es sich jedoch, wenn die Zahl der Anschlagselemente deutlich geringer ist als die Zahl der zu positionierenden Halbleiterbauelemente. Zudem kann vorgesehen sein, dass während des Lötvorgangs der Zwischenträger soweit an das Substrat angenähert wird, dass ein oder zwei oder mehr als zwei vertikale, eine Relativbewegung senkrecht zu der oder den Ebenen des Zwischenträgers begrenzende, Anschlagelemente eines oder mehrerer Halbleiterelemente jeweils an einem gemeinsamen oder mehreren vertikalen Anschlagelementen des Substrats zur Anlage kommt oder kommen.
  • Als Anschlagselement kann dabei auch eine Kante oder Seitenfläche eines Halbleiterbauelements angesehen werden. Ein vertikales Anschlagselement auf der Zwischenträgerseite kann beispielsweise auch an der Oberfläche des Substrats selbst anschlagen.
  • Damit wird auch der Abstand zwischen den Halbleiterbauelementen und dem Substrat mit der gewünschten Genauigkeit eingestellt, noch während die Halbleiterbauelemente mit dem Zwischenträger verbunden sind. Beispielsweise können dabei drei vertikale Anschlagselemente oder drei Paar von Anschlagselementen, von denen jeweils eines auf dem Substrat und eines auf einem Halbleiterbauelement angeordnet ist, zur endgültigen und genauen Positionierung des gesamten Zwischenträgers relativ zum Substrat ausreichen. Damit sind dann auch alle einzelnen Halbleiterbauelemente bezüglich der Richtung senkrecht zur Ebene des Zwischenträgers oder Substrats relativ zu dem Substrat wunschgemäß positioniert. Als Anschlagselemente können dabei Stege oder Stäbe dienen, die jeweils an dem Substrat oder an Halbleiterbauelementen angeordnet sind, und auf der jeweils anderen Seite können diese Stege oder Stäbe oder sonstigen Anschlagselemente jeweils an diesen gegenüberliegenden weiteren Anschlagselementen zur Anlage kommen, die beispielsweise auch durch die Ebene/Oberfläche des Substrats oder auf der Seite des Zwischenträgers die Ebenen/Oberflächen der Halbleiterbauelemente selbst gebildet sein können. Derartige Anschlagselemente können auf die Halbleiterbauelemente oder das Substrat aufgeklebt oder anderweitig dort befestigt werden oder sie können einstückig mit diesen Elementen beispielsweise durch Epitaxie, lithographische Maskierung und Ätzen oder andere Verfahren hergestellt werden. Auch additive Herstellungsverfahren wie beispielsweise 3D-Druck kann für das Aufbringen solcher Anschlagselemente verwendet werden.
  • Im Rahmen des Herstellungsverfahrens kann weiter vorgesehen sein, dass nach dem Lötvorgang der Zwischenträger von einigen oder allen Halbleiterbauelementen durch Krafteinwirkung mit oder ohne Einwirkung auf einen die Halbleiterbauelemente mit dem Zwischenträger verbindenden Klebstoff getrennt wird. Die Einwirkung auf den Klebstoff kann beispielsweise durch Laserablation erfolgen.
  • Es kann weiter bei dem Verfahren vorgesehen sein, dass nach dem Lötvorgang der Zwischenträger von einigen Halbleiterbauelementen durch Krafteinwirkung mit oder ohne Einwirkung auf einen die Halbleiterbauelemente mit dem Zwischenträger verbindenden Klebstoff getrennt wird und dass der Zwischenträger gemeinsam mit einem oder mehreren Halbleiterbauelementen, welche mechanische Anschläge zur vorherigen Positionierung des Zwischenträgers relativ zum Substrat bilden oder enthalten, von dem Substrat entfernt wird.
  • Da die einzelnen Halbleiterbauelemente vorzugsweise mittels eines Klebstoffs an dem Zwischenträger befestigt sind, kann einerseits der Klebstoff derart ausgewählt werden, dass der Zwischenträger gegen die Klebkraft von dem oder den Halbleiterbauelementen abhebbar ist, wobei die Halbleiterbauelemente an dem Substrat mittels der Lotstellen fester haften als an dem Zwischenträger. Es kann dazu beispielsweise vorgesehen sein, die einzelnen Halbleiterbauelemente nur mittels einzelner relativ kleiner Klebpunkte oder Klebflächen an dem Zwischenträger zu befestigen, und/oder es kann auch vorgesehen sein, die Klebverbindungen zu schwächen, beispielsweise durch eine Versprödung des Klebers mittels der Einwirkung von elektromagnetischer Strahlung oder anderer steuerbarer äußerer Einflüsse wie beispielsweise Temperatureinflüsse oder ähnlichem.
  • Dabei kann die Fixierung der einzelnen Halbleiterbauelemente an dem Zwischenträger auch selektiv unterschiedlich stark sein, sodass einzelne der Halbleiterbauelemente mit dem Zwischenträger von dem Substrat abgehoben werden, während andere Halbleiterbauelemente dabei an dem Substrat haften bleiben. Beispielsweise kann vorgesehen sein, dass solche Halbleiterbauelemente, die an dem Zwischenträger haften und vom Substrat abgehoben werden, ausschließlich zur Ausbildung oder Bereitstellung von mechanischen Anschlägen dienen, um beim Lötvorgang die Halbleiterbauelemente und den Zwischenträger relativ zum Substrat zu positionieren.
  • Die Halbleiterbauelemente können auch von dem Zwischenträger getrennt werden durch die Bestrahlung mit UV-Licht durch den dann transparenten Zwischenträger. Durch die UV-Belichtung verliert der Kleber seine Haftwirkung und der Zwischenträger lässt sich von den Halbleiterchips trennen.
  • Für die Verringerung der Klebekraft kann auch ein Laser, z. B. ein UV-Laser eingesetzt werden. Hierbei wird der transparente Zwischenträger von der Rückseite her mit dem UV-Laser abgerastert, wobei sich die Klebeschicht vom Zwischenträger trennt.
  • In einer weiteren Ausgestaltung kann beispielsweise vorgesehen sein, dass zunächst die Halbleiterbauelemente auf einem gemeinsamen Ausgangswafer hergestellt werden, dass darauf der Ausgangswafer mit einem Handling-Wafer derart verbunden wird, dass jedes der Halbleiterbauelemente an dem Handling-Wafer gehalten ist, dass danach die Halbleiterbauelemente durch ein an sich bekanntes Verfahren voneinander getrennt werden und dass danach der Handling-Wafer als Zwischenträger benutzt wird.
  • Dabei sind zunächst auf dem Wafer die dort gebildeten Halbleiterbauelemente durch den Herstellungsprozess sehr genau und zuverlässig relativ zueinander positioniert. Durch die Verbindung des Ausgangswafers mit dem Handling-Wafer wird hieran nichts geändert, und dadurch sind die einzelnen Halbleiterbauelemente an dem Handling-Wafer ebenso genau relativ zueinander positioniert. Dieser Zustand bleibt auch nach der Abtrennung der einzelnen Halbleiterbauelemente voneinander mittels Sägen, Ätzen oder anderer Verfahren erhalten. Wird danach der Handling-Wafer als Zwischenträger verwendet, so kann durch Positionierung eines einzelnen oder einiger ausgewählter Halbleiterbauelemente relativ zu einem Substrat die Positionierung aller an dem Zwischenträger befestigen Halbleiterbauelemente relativ zum Substrat erreicht werden. Und werden die Halbleiterbauelemente einzeln mit dem Substrat durch eine oder mehrere Lotverbindungen fest verbunden, so ist eine Befestigung der Halbleiterbauelemente an den gewünschten Zielpositionen am Substrat durch einen einzigen Justagevorgang des Zwischenträgers relativ zum Substrat erreicht.
  • Das oben beschriebene Herstellungsverfahren kann weiter dadurch ausgestaltet werden, dass die Halbleiterbauelemente, während sie jeweils auf einer ihrer Seiten mit dem Handling-Wafer verbunden sind, auf ihrer anderen gegenüberliegenden Seite mit einem weiteren Handling-Wafer verbunden werden, dass darauf die Verbindungen mit dem Handling-Wafer aufgetrennt werden und dass der weitere Handling-Wafer darauf als Zwischenträger fungiert.
  • Das Einbeziehen eines weiteren Handling-Wafers nach dem Befestigen der Halbleiterbauelemente auf einem ersten Handling-Wafer erlaubt es, die Halbleiterbauelemente von der Seite aus zugänglich zu machen, die zunächst mit dem ersten Handling-Wafer verbunden ist. Diese Seite der Halbleiterbauelemente kann danach mit dem Substrat verbunden werden.
  • Hierbei können die Klebestellen des weiteren Handling-Wafers so strukturiert werden, dass nur eine Auswahl von Halbleiterbauelementen zu dem weiteren Handling-Wafer temporär fixiert wird. Wird diese Auswahl von Halbleiterbauelementen vom ersten Handling-Wafer getrennt, kann nur diese Auswahl zum Substrat gebondet werden.
  • Durch das fakultative Umbonden der Halbleiterbauelemente auf einen weiteren Handling-Wafer ist somit im Rahmen des erfindungsgemäßen Verfahrens eine Befestigung der Halbleiterbauelemente an einem Substrat sowohl mit ihrer Vorder- als auch mit der Rückseite möglich.
  • Die Erfindung bezieht sich außer auf das oben genannte Verfahren und seine Ausgestaltungsmöglichkeiten zudem auch auf eine Anordnung mit einem Zwischenträger, mit dem mehrere Halbleiterbauelemente fest verbunden sind und mit einem Substrat, wobei sowohl die Halbleiterbauelemente als auch das Substrat durch einen Lotwerkstoff miteinander verbundene Lotpads und mechanische Anschlagselemente zur relativen Positionierung des Zwischenträgers mit den Halbleiterbauelementen relativ zu dem Substrat aufweisen und wobei die Positionierung der Lotpads auf den Halbleiterbauelementen und dem Substrat sowie die Positionierung der Anschlagselemente derart gewählt ist, dass bei einer Verflüssigung des jeweils zwischen einander gegenüberliegenden Lotpads angeordneten Lotwerkstoffs durch seine Oberflächenspannung an wenigstens einer Lotstelle Justagekräfte erzeugt werden, die die Anschlagselemente der Halbleiterbauelemente und des Substrats aneinander anliegend halten.
  • Dabei kann es vorgesehen sein, dass wenigstens eine einzelne Lotstelle so gestaltet ist, dass sie durch die Oberflächenspannung des Lotwerkstoffs Justagekräfte erzeugt, während andere Lotstellen, beispielsweise fast alle anderen oder tatsächlich alle anderen Lotstellen so gestaltet sind, dass sie keine resultierenden Justagekräfte zumindest in Querrichtung, das heißt in der Ebene des Substrats und/oder des Zwischenträgers erzeugen. Dies ist dann der Fall, wenn die Lotpads jeder der Lotstellen mit Ausnahme der einzelnen Lotstelle einander direkt und ohne seitlichen Versatz gegenüberliegen. Bei denjenigen Lotstellen, die Justagekräfte erzeugen, sind die Lotpads der einzelnen Lotstelle seitlich gegeneinander verschoben, sodass der Lotwerkstoff in verflüssigter Form die Form eines abgescherten Kegelstumpfs einnimmt. Es ist damit zu rechnen, dass praktisch alle Lotstellen bei verflüssigtem Lotwerkstoff Kräfte erzeugen, die die beiden Lotpads aneinander annähern, sodass es in den meisten Fällen sinnvoll sein wird, auch vertikale Anschlagselemente zur Definition des Abstands der einzelnen Halbleiterbauelemente zu dem Substrat vorzusehen.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen in Figuren einer Zeichnung gezeigt und nachfolgend beschrieben.
  • Dabei zeigt
    • 1 vier Stadien der horizontalen Ausrichtung von Chips gegenüber einem Substrat durch kollektives Reflow-Löten,
    • 2 drei Stadien der vertikalen Ausrichtung von Chips gegenüber einem Substrat beim Reflow-Löten mit vertikalen Anschlägen in den Lotbumps,
    • 3 vier Stadien der Ausrichtung von Chips gegenüber einem Substrat in horizontaler Richtung mit separaten Anschlagselementen auf dem Substrat,
    • 4 vier Stadien der Ausrichtung entsprechend den Stadien aus der 3, wobei hier mehrere unterschiedlich große Lotpads und Lotstellen vorgesehen sind,
    • 5 drei Stadien bei der Ausrichtung von Chips gegenüber einem Substrat in vertikaler Richtung mit separaten Anschlagselementen, die auf dem Substrat befestigt sind,
    • 6 vier Stadien der Ausrichtung von Chips gegenüber einem Substrat mit separaten Anschlagselementen auf dem Substrat, wobei einzelne Chips auf dem Zwischenträger keine Lotstellen aufweisen und nach der Ausrichtung entfernt werden,
    • 7 in perspektivischer Ansicht einen Ausgangswafer mit auf diesem befindlichen Halbleiterbauelementen,
    • 8 in einer Frontansicht einen Ausgangswafer mit einem Handling-Wafer und einer zwischen diesen liegenden Kleberschicht,
    • 9 Halbleiterbauelemente, die auf einem Handling-Wafer haften,
    • 10 das Auflegen eines Handling-Wafers aus 9 auf einen weiteren Handling-Wafer,
    • 11 den Verbund von dem Handling-Wafer, den Halbleiterbauelementen und dem weiteren Handling-Wafer, sowie
    • 12 das Abheben des Handling-Wafers von den Halbleiterbauelementen und dem weiteren Handling-Wafer, sodass nun der weitere Handling-Wafer als Zwischenträger mit darauf haftenden Halbleiterbauelementen fungieren kann.
  • Die 1 zeigt eine Konstellation mit einem Substrat 1, auf dem Chips 2, 3 positioniert, befestigt und kontaktiert werden sollen, sowie einen Zwischenträger 4 und eine Kleberschicht 5. Die Chips 2, 3 sind anfänglich mittels des Klebers auf dem Zwischenträger 4 (Conveyor) befestigt. In einem vorangehenden Schritt sind die Chips 2, 3 von einem gemeinsamen Ausgangswafer, in dem sie hergestellt worden sind, abgetrennt, nachdem sie mit dem Zwischenträger 4 verbunden worden sind. Dieser Prozess ist genauer anhand der 7-9 beschrieben. Am Ende des Prozesses sind die Chips 2, 3 auf dem Zwischenträger 4 ebenso relativ zueinander positioniert wie vorher an dem Ausgangswafer.
  • Die einzelnen Chips 2, 3 tragen Lotpads beziehungsweise Metallisierungen 6, 7, 8, 9, die jeweils mit gegenüberliegenden Lotpads 10, 11, 12, 13 des Substrats 1 und einem Lotwerkstoff 14, 15, 16, 17 einzelne Lotstellen 6, 10, 7, 11, 8, 12, 9, 13 bilden. In der 1 sind in der obersten Darstellung der Konstellation die Lotpads 6, 10 sowie 7, 11, 8, 12 und 9, 13 jeweils horizontal parallel zur Fügeebene zwischen dem Substrat und dem Zwischenträger gegeneinander ein Stück weit versetzt. Zwischen den einzelnen Paaren von Lotpads ist ein Lotwerkstoff symbolisch in der Form von Kugeln 14, 15, 16, 17 angedeutet. Tatsächlich würde man galvanisch abgeschiedenes und umgeschmolzenes Lot verwenden, welches eher als Kugelsegment (Kappe) auf dem Pad sitzt. Der Lotwerkstoff wird im Normalfall anfänglich als Lotbump oder Lotvorrat entweder auf einem Lotpad des Substrats oder auf einem Lotpad eines Chips 2, 3 oder auf beiden deponiert.
  • Während des Lotvorgangs, der typischerweise durch Reflow-Löten erfolgt, wird der Lotwerkstoff, der anfänglich beispielsweise in Form eines abgeschiedenen Lotdepots vorliegt, verflüssigt, sodass sich die Konstellation wie in der zweiten Teilfigur von oben der 1 darstellt, wo die Lotpads 6, 10 durch den verflüssigten Lotwerkstoff 14 miteinander verbunden sind.
  • Durch die Oberflächenspannung des flüssigen Lotwerkstoffs 14 wirken Kräfte, die bestrebt sind, die Oberfläche des verflüssigten Lotwerkstoffs zu verkleinern. Dies führt dazu, dass der Zwischenträger 4 gemeinsam mit den Chips 2, 3 in der 1 auf das Substrat zu sowie nach rechts gegenüber dem Substrat 1 verschoben wird, sodass die Lotpads 6, 10 paarweise aneinander angenähert werden, bis eine symmetrische Konfiguration besteht, wie sie in der dritten Teilfigur von oben der 1 gezeigt ist. Der Lotwerkstoff 14 bildet dort jeweils eine senkrechte Säule zwischen den nicht im Einzelnen dargestellten Lotpads 6, 10 der Chips 2, 3 und des Substrats 1. Somit findet eine an sich bekannte Selbstjustage der Chips gegenüber dem Substrat durch das Reflow-Löten statt. In einem letzten Schritt wird dann der Zwischenträger 4 von den am Substrat 1 befestigen Chips 2, 3 abgelöst, wozu beispielsweise die Kleberschicht 5 vorher durch die Wirkung elektromagnetischer Strahlung, beispielsweise Laserstrahlung, zerstört oder zersetzt werden kann. Hierzu kann vorgesehen sein, dass der Zwischenträger 4 für die verwendete Strahlung durchlässig ist und aus einem entsprechenden Material besteht. Alternativ oder zusätzlich kann auch vorgesehen sein, dass die Kleberschicht 5 nicht durchgängig besteht, sondern aus einzelnen Klebepunkten oder Klebemustern besteht, sodass die Klebkraft begrenzt ist und der Zwischenträger 4 ohne Abreißen der Chips 2, 3 vom Substrat 1 ablösbar ist.
  • In der untersten Teilfigur der 1 ist die Konstellation dargestellt, in der die Chips 2, 3 einzeln auf dem Substrat 1 durch den Lotwerkstoff die Lotstellen befestigt und kontaktiert sind.
  • Die 2 zeigt in drei Darstellungen verschiedene Zustände während der Positionierung von Chips 2, 3 gegenüber einem Substrat 1, wobei dort die Positionierung in vertikaler Richtung zwischen den Chips und dem Substrat im Vordergrund steht. Die oberste der drei Darstellungen der 2 zeigt die Chips 2, 3, die an dem Zwischenträger 4 befestigt sind, wobei als mögliche Variante an den Lotstellen 6, 10, 14 und 8, 12, 16 jeweils in den Lotwerkstoff 14, 16 feste, senkrechte Anschläge in Form von Metallblöcken 18, 19 integriert sind.
  • Diese Metallblöcke 18, 19 werden während des Lötverfahrens nicht aufgeschmolzen, sodass bei der Verflüssigung des Lots, die in der zweiten Darstellung von oben in 2 gezeigt ist, die Chips 2, 3 durch die Oberflächenspannung des verflüssigten Lotwerkstoffs zum Substrat 1 hingezogen werden, bis die Lotpads 6, 10 sich auf den kleinsten möglichen Abstand zueinander angenähert haben, wobei die Anschläge 18, 19 zwischen diesen eingeklemmt sind. In diesem Zustand wird dann der Lotwerkstoff durch Abkühlung wieder verfestigt, sodass die positionierte Konstellation der Chips 2, 3 mit dem Substrat 1 in diesem Zustand stabilisiert ist. Darauf wird der Zwischenträger 4 unter Zerstörung oder mit Entfernung des Klebers 5 entfernt, sodass, wie in der unteren Darstellung der 2 gezeigt, lediglich die Chips 2, 3 jeweils einzeln auf dem Substrat 1 mittels der Lotverbindungen befestigt übrigbleiben. Der Abstand zwischen den Chips 2, 3 und dem Substrat 1 ist dann durch die senkrechten Anschläge/Metallblöcke 18, 19 gegeben, die in die jeweiligen Lotstellen integriert sind.
  • Die 3 zeigt eine Konstellation mit vier Teildarstellungen, bei der eine horizontale Positionierung der Chips 2, 3 gegenüber dem Substrat 1 stattfindet, wobei die Oberflächenspannungskräfte des Lots beim Lötvorgang genutzt werden und die genaue Endposition durch separate Anschlagskörper 20 definiert ist, die in dem gezeigten Beispiel auf dem Substrat befestigt sind. Entsprechende Anschlagskörper könnten ebenso gut an den Chips 2, 3 befestigt sein. Die relative Positionierung des Substrats 1 zu den Chips 2, 3 findet durch das Anschlagen einer Kante eines Chips 2 an dem Anschlagskörper/Anschlagselement 20 statt. In der zweiten Darstellung der 3 ist dabei der verflüssigte Lotwerkstoff zwischen den jeweiligen Lotpads der Lotstellen dargestellt, wobei durch das verflüssigte Lot eine Kraft auf den Zwischenträger 4 und die Chips 2, 3 wirkt, die durch den Pfeil 21 angedeutet ist und durch die der Zwischenträger mit den Chips in der Figur nach rechts verschoben wird.
  • In der dritten Darstellung der 3 ist der Zwischenträger mit den Chips bereits horizontal so weit verschoben, dass die Kante die Chips 2 gegen den Anschlagskörper 20 gestoßen ist und an diesem anliegt. Die Lotstellen sind auch in diesem Zustand noch so dargestellt, dass die Lotpads 6, 10 einander nicht symmetrisch gegenüberliegen, sodass der verflüssigte Lotwerkstoff 14 auch in diesem Zustand noch die Tendenz hat, eine Positionierungs-/Verschiebungskraft zu erzeugen, die dafür sorgt, dass die Chips und der Zwischenträger stabil in der Zielposition gehalten und gegen den Anschlagskörper 20 gedrückt werden. Nach dem Erstarren des Lotwerkstoffs 14 kann dann der Zwischenträger 4 mit oder ohne die Kleberschicht 5 entfernt werden, sodass, wie in der untersten Darstellung der 3 dargestellt ist, die einzelnen Chips 2, 3 unabhängig voneinander an dem Substrat befestigt und mit diesem elektrisch kontaktiert zurückbleiben. Wichtig zu bemerken ist hierbei, dass nicht jeder der Chips 2, 3 für sich an ein Anschlagselement anschlägt, sondern dass durch eine geringe Zahl von Anschlagselementen 20 die unmittelbare Positionierung eines oder weniger der Chips gegenüber dem Substrat erfolgen kann, wobei mittelbar durch die gemeinsame Befestigung der Chips oder auch Chiplets auf dem Zwischenträger 4 eine Positionierung aller Chips oder Chiplets in den Zielpositionen erreicht wird.
  • In der 4 ist eine ähnliche Konstellation wie in 3 gezeigt, wobei Chips 2, 3 durch seitliche Anschläge 20 an dem Substrat 1 ausgerichtet werden. Die einzelnen Lotstellen an den verschiedenen Chips 2, 3 sind verschieden geartet, wobei eine Lotstelle mit außerordentlich großen Lotpads am rechten Chip 3 beispielhaft gezeigt ist. Es ergibt sich, dass durch die einzelnen Lotstellen unterschiedlich starke Positionierungskräfte durch das verflüssigte Lot erzeugt werden. Bei gleichem seitlichem Versatz der Lotpads ist bei einer großen Lotstelle 22 die Positionierungskraft geringer als bei mehreren kleinen Lotstellen, die durch den Lotwerkstoff 14, 15 in der zweiten Darstellung von oben der 4 dargestellt sind. Die Lotstelle 22 kann auch in einer Art und Weise ausgeführt sein, dass sie keine resultierende Kraft auf den Zwischenträger ausübt. Insgesamt wird durch die resultierende Kraft der einzelnen Lotstellen bei verflüssigtem Lotwerkstoff der Zwischenträger mit den Chips 2, 3 in eine Endposition gezogen, die gemäß der 4 durch ein Anschlagselement 20 gegeben ist, an das der Chip 2 anschlägt. Die rechte Kante des Chips 2 bildet somit auf der Seite des Zwischenträgers ein Anschlagselement. Nach Entfernen des Zwischenträgers 4 ebenso wie gemäß der 3 bleiben wieder die einzelnen Chips 2, 3 einzeln und jeweils für sich an dem Substrat 1 befestigt übrig.
  • In der 5 ist in drei Darstellungen untereinander die Positionierung von Chips 2, 3 gegenüber einem Substrat 1 gezeigt, wobei ein Anschlagskörper 23 für die vertikale Positionierung der Chips an dem Substrat vorgesehen ist. In diesem Beispiel ist anders als gemäß der 2 der Anschlagskörper 23 nicht in die Lotstellen beziehungsweise Lotbumps mit integriert, sondern besteht von den Lotstellen unabhängig zwischen dem Chip 2 und dem Substrat 1. Dieser Anschlagskörper 23 ist in dem gezeigten Beispiel auf dem Substrat 1 befestigt, könnte jedoch ebenso gut auf dem Chip 2 befestigt sein.
  • In dem gezeigten Beispiel bildet auch die dem Substrat zugewandte Fläche des Chips 2 ein Anschlagselement.
  • In einer weiteren Variante könnten auch sowohl auf einem Chip 2 als auch auf dem Substrat als Anschlagselemente fungierende Abstandselemente vorgesehen sein, die auch jeweils aneinander anstoßen und anliegen könnten.
  • Gemäß der zweiten Darstellung von oben der 5 werden im Rahmen der Verflüssigung des Lotwerkstoffs 14 die Chips 2, 3 mit dem Zwischenträger 1 an das Substrat durch die Oberflächenspannungskräfte des Lotwerkstoffs angenähert, bis der Chip 2 an das Anschlagselement 23 anstößt und durch die Oberflächenspannung in Anlage zu dem Anschlagselement gehalten wird. In diesem Zustand wird der Lotwerkstoff 14 abgekühlt und erstarrt. Darauf kann der Zwischenträger 1 von der oder mit der Klebeschicht 5 abgehoben werden, sodass die Chips 2, 3 jeweils unabhängig voneinander positioniert und mit dem Substrat 1 verbunden sowie elektrisch kontaktiert zurückbleiben.
  • Die 6 zeigt in vier untereinander angeordneten Darstellungen eine Positionierung von Chips 2, 3 gegenüber einem Substrat 1, wobei ein seitlicher Anschlagskörper 20 auf dem Substrat vorgesehen ist, an dem ein Chip 2 im Rahmen der Wirkung von Oberflächenspannungskräften im Zuge des Lötvorgangs anstößt. Die oberste Darstellung der 6 zeigt dabei die Lotstellen am Chip 3 mit einem Lotvorrat, der noch nicht verflüssigt ist und zwischen den Paaren von Lotpads angeordnet ist. In der zweiten Darstellung von oben der 6 ist dann der Lotwerkstoff 19 verflüssigt, sodass der Zwischenträger 1 mit den Chips 2, 3 durch Oberflächenspannung in der Darstellung nach rechts in Richtung des Pfeils 21 parallel zur Fügeebene gezogen wird, bis der Chip 2, wie in der dritten Darstellung von oben der 6 gezeigt, an dem Anschlagskörper 20 anschlägt. In dieser Stellung wird der Lotwerkstoff 19 abgekühlt, sodass er erstarrt und den Chip 3 gegenüber dem Substrat 1 in der Zielposition positioniert. Die Besonderheit bei dieser Konstellation besteht darin, dass der Chip 2 keine Lotstellen aufweist und mit dem Substrat demgemäß nicht durch den Lotwerkstoff verbunden wird, sondern lediglich der Positionierung des Chips 3 auf dem Substrat 1 durch Zusammenwirken mit dem Anschlagselement 20 dient. Demgemäß bleibt nach Entfernen des Zwischenträgers 1 lediglich der Chip 3 auf dem Substrat 1 befestigt und mit diesem kontaktiert zurück. Der Positionierung in horizontaler Richtung, wie in den Figuren durch die Pfeile 21 angedeutet, dient das Anschlagselement 20, während weitere Anschlagskörper einer Positionierung in vertikaler Richtung senkrecht zu den Pfeilen 21 dienen können. Es können jedoch auch Anschlagskörper oder Anschlagselemente vorgesehen sein, die gleichzeitig dem Anschlag in verschiedenen Richtungen dienen können und entsprechend geformt sind. Grundsätzlich kann Aufwand dadurch gespart werden, dass die Anzahl der Anschlagskörper sowohl für die vertikale Positionierung, das heißt senkrecht zur Fügeebene zwischen dem Zwischenträger beziehungsweise den Chips und dem Substrat, als auch parallel zu dieser Fügeebene geringer ist als die Zahl der zu positionierenden separaten Chips oder Chiplets, insbesondere geringer als die Hälfte der Anzahl der Chips oder geringer als 10 % der Anzahl der Chips. Der Kleber 5, mit dem der Zwischenträger mit den einzelnen Chips 2, 3 verbunden ist, wird so gewählt, dass er bei der Temperatur des Lötens beständig ist, sodass die Chips sich auf dem Zwischenträger/Conveyor nicht verschieben. Der Kleber kann dann später durch andere Mittel gelöst werden wie beispielsweise durch Versprödung mittels der Einwirkung elektromagnetischer Strahlung oder einfach durch Krafteinwirkung, insbesondere dann, wenn die Kleberschicht nicht durchgängig gestaltet ist.
  • Wie im Beispiel der 4 gezeigt, können die Lotstellen an einzelnen Chips oder auch mehrere Lotstellen an einem Chip unterschiedlich gestaltet sein, wobei einige der Lotstellen auf die Optimierung von Justagekräften hin gestaltet sein können, während andere Lotstellen beispielsweise große Kontaktflächen mit großen Lotpads aufweisen, um später für eine gute Haftung der Chips am Substrat, für eine hohe Stromaufnahme oder für einen guten thermischen Kontakt für die Kühlung zu dienen. Die Metallisierungen der Lotpads können beispielsweise besonders günstig aus Titan, Platin oder Gold bestehen, um eine besonders innige Verbindung mit dem Lotwerkstoff auch zur Ausbildung einer hohen Oberflächenspannung einzugehen. Die Lotdepots, die vorteilhaft auf den Lotpads abgeschieden werden können, können beispielsweise Gold/Zinn-Legierungen enthalten. Werden keine mechanische Anschlagselemente zum Anschlag in horizontaler Richtung vorgesehen, so wird die Justage durch den Lötvorgang und die wirkende Oberflächenspannung derart erfolgen, dass die Lotpads im Gleichgewichtszustand jeweils übereinander und symmetrisch zueinander angeordnet werden. Das Abscheiden der entsprechenden Metallisierungen zur Schaffung der Lotpads muss für diesen Fall im Vorfeld derart geschehen, dass die Lotpads an der Zielposition der Chips auf dem Substrat die entsprechende Relativposition zueinander einnehmen. Zum Aufnehmen der einzelnen Chips von dem Ausgangswafer zum Zwischenträger kann der Kleberwerkstoff beispielsweise auf dem Zwischenträger aufstrukturiert oder aufgedruckt werden. Die Chips können dann vom Ausgangswafer zum Zwischenträger übernommen und dort durch den Kleber festgehalten werden. Der Zwischenträger kann dann auch in sogenannte Conveyor-Kacheln aufgeteilt werden, die jeweils eine Mehrzahl von Halbleiterbauelemente tragen und einzeln gemäß dem erfindungsgemäßen Verfahren gegenüber dem Substrat positioniert werden können. Die einzelnen Abschnitte des Zwischenträgers können dann auch jeweils separat voneinander von den Chips entfernt werden. Beispielsweise können mit dem beschriebenen Verfahren große Anzahlen von Chips auf einer Substratfläche äquidistant verteilt werden, wie dies beispielsweise für optische Anzeigen oder Bildschirme notwendig ist, bei denen LED-Anordnungen in großer Zahl gleichmäßig auf der Fläche eines Substrats verteilt, fixiert und kontaktiert werden müssen.
  • Die 7 zeigt in perspektivischer Ansicht einen Ausgangswafer 25, in oder an dem bereits durch ein an sich bekanntes Verfahren eine Vielzahl von Halbleiterbauelementen 2, 3 geschaffen worden ist. Die Halbleiterbauelemente sind in dem Ausgangswafer in Form einer ein- oder zweidimensionalen Matrix mit definierten Entfernungen zueinander angeordnet.
  • In der 7 ist dargestellt, dass ein Handling-Wafer 4a auf den Ausgangswafer aufgelegt wird.
  • Zwischen den Wafern 4a, 25 ist, wie in 8 dargestellt, ein Klebstoff in Form von Klebstoffflächensegmenten 5 derart angeordnet, dass jeweils die Halbleiterbauelemente 2, 3 durch den Klebstoff mit dem Handling-Wafer 4a verbunden sind.
  • Im nächsten Schritt wird der Ausgangswafer 25 zersägt oder durch Ätzen geteilt, sodass danach die Halbleiterbauelemente an dem Handling-Wafer einzeln haften, wie in 8 und 9 gezeigt. Der Handling-Wafer 4a kann in einem nächsten Schritt mit den Halbleiterbauelementen 2, 3 mittels einer weiteren Kleberschicht 5a mit einem weiteren Handling-Wafer 4b verklebt werden.
  • Danach kann der Handling-Wafer 4a von den Halbleiterbauelementen 2, 3 getrennt werden, sodass nun die Elemente 2, 3 mit ihrer frei gewordenen Oberseite mit einem Substrat verbunden werden können, wie in den 11 und 12 gezeigt. Die Elemente 2, 3 müssen in diesem Fall an ihren frei liegenden Oberseiten Lotpads zur Verlötung mit dem Substrat aufweisen. Wichtig für die Erfindung ist, dass die relative Positionierung der Chips/Halbleiterbauelemente zueinander während des beschriebenen Prozesses bis zur Befestigung an dem Substrat unverändert definiert bleibt.

Claims (10)

  1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Substrat (1) und einer Mehrzahl von auf dem Substrat jeweils an Zielpositionen einzeln befestigten Halbleiterbauelementen (2, 3), wobei jedes der Halbleiterbauelemente ein oder mehrere Lotpads (6, 7, 8, 9) aufweist und wobei das Substrat eine Mehrzahl von Lotpads (10, 11, 12, 13) aufweist, die jeweils mit Lotpads der Halbleiterbauelemente mittels eines Lotwerkstoffs (14, 15, 16, 17) verbunden sind mit folgenden Schritten: zunächst werden mehrere separate Halbleiterbauelemente mit einem gemeinsamen Zwischenträger (4) mechanisch fest verbunden, darauf wird der Zwischenträger mit den darauf befestigten Halbleiterbauelementen (2, 3) gegenüber dem Substrat derart angeordnet, dass zumindest bei einer Mehrzahl der Halbleiterbauelemente jeweils wenigstens ein Lotpad eines Halbleiterbauelements einem diesem zugeordneten Lotpad des Substrats gegenüberliegt, wobei jeweils das Lotpad des Halbleiterbauelements und das diesem zugeordnete Lotpad des Substrats eine Lotstelle bilden, und darauf werden einander zugeordnete Lotpads der Halbleiterbauelemente und des Substrats durch Aufschmelzen und Erstarren des zwischen diesen angeordneten Lotwerkstoffs miteinander verbunden, wobei der Zwischenträger während der Phase, in der der Lotwerkstoff flüssig ist, in einer oder mehreren Richtungen frei beweglich gehalten wird, so dass sich durch die Oberflächenspannung des Lotwerkstoffs zwischen den jeweiligen Lotpads des Substrats und der Halbleiterbauelemente eine vorbestimmte Vorzugsposition des Zwischenträgers relativ zu dem Substrat einstellt, in der die Halbleiterbauelemente relativ zum Substrat jeweils Zielpositionen einnehmen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Lotwerkstoff durch ein Reflow-Lötverfahren aufgeschmolzen wird, wobei zu diesem Zweck der Lotwerkstoff (14, 15, 16, 17) vor dem Aufschmelzen an den Lotpads (10, 11, 12, 13) des Substrats (1) und/oder an den Lotpads (6, 7, 8, 9) der Halbleiterbauelemente (2, 3) oder teilweise an Lotpads des Substrats und teilweise an Lotpads der Halbleiterbauelemente haftend angeordnet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Mehrzahl der Halbleiterelemente (2, 3) auf dem Zwischenträger (4) in einer Ebene oder in mehreren, gegeneinander parallel versetzten Ebenen nebeneinander angeordnet sind und wobei die Ebenen des Zwischenträgers parallel zu einer oder mehreren gegeneinander versetzten Ebenen des Substrats (1) ausgerichtet werden, dadurch gekennzeichnet, dass der Zwischenträger während des Lötvorgangs zunächst in einer Position relativ zum Substrat gehalten wird, in der an einer oder an mehreren der Lotstellen, insbesondere an weniger als allen Lotstellen, durch die Oberflächenspannung des Lotwerkstoffs (14, 15, 16, 17) eine Justagekraft erzeugt wird, die parallel zu wenigstens einer der Ebenen gerichtet ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass durch die Positionierung des Zwischenträgers (4) während des Lötvorgangs der Zwischenträger durch Justagekräfte, die durch eine Oberflächenspannung des Lotwerkstoffs (14, 15, 16, 17) erzeugt werden, derart parallel zu der oder den Ebenen des Zwischenträgers verschoben wird, dass wenigstens ein seitliches Anschlagselement eines der Halbleiterbauelemente (2, 3) an einem seitlichen Anschlagselement (20) des Substrats (1) zur Anlage kommt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass während des Lötvorgangs der Zwischenträger (4) soweit an das Substrat (1) angenähert wird, dass ein oder zwei oder mehr als zwei vertikale, eine Relativbewegung senkrecht zu der oder den Ebenen des Zwischenträgers begrenzende, Anschlagelemente eines oder mehrerer Halbleiterelemente (2, 3) jeweils an einem gemeinsamen oder mehreren vertikalen Anschlagelementen (18, 19, 23) des Substrats (1) zur Anlage kommt oder kommen.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass nach dem Lötvorgang der Zwischenträger (4) von einigen oder allen Halbleiterbauelementen (2, 3) durch Laser- oder Krafteinwirkung mit oder ohne Einwirkung auf einen die Halbleiterbauelemente mit dem Zwischenträger verbindenden Klebstoff (5) getrennt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass nach dem Lötvorgang der Zwischenträger (4) von einigen Halbleiterbauelementen (2, 3) durch Laser- oder Krafteinwirkung mit oder ohne Einwirkung auf einen die Halbleiterbauelemente mit dem Zwischenträger (4) verbindenden Klebstoff (5) getrennt wird und dass der Zwischenträger gemeinsam mit einem oder mehreren Halbleiterbauelementen (2, 3), welche mechanische Anschläge zur vorherigen Positionierung des Zwischenträgers relativ zum Substrat (1) bilden oder enthalten, von dem Substrat entfernt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zunächst die Halbleiterbauelemente (2, 3) auf einem gemeinsamen Ausgangswafer hergestellt werden, dass darauf der Ausgangswafer mit einem Handling-Wafer (4a) derart verbunden wird, dass jedes der Halbleiterbauelemente an dem Handling-Wafer gehalten ist, dass danach die Halbleiterbauelemente durch ein an sich bekanntes Verfahren voneinander getrennt werden und dass danach der Handling-Wafer als Zwischenträger (4) benutzt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Halbleiterbauelemente (2, 3), während sie jeweils auf einer ihrer Seiten mit dem Handling-Wafer (4a) verbunden sind, auf der anderen Seite mit einem weiteren Handling-Wafer (4b) verbunden werden, dass darauf die Verbindungen mit dem Handling-Wafer (4a) aufgetrennt werden und dass der weitere Handling-Wafer (4b) darauf als Zwischenträger (4) fungiert.
  10. Anordnung mit einem Zwischenträger (4), mit dem mehrere Halbleiterbauelemente (2, 3) fest verbunden sind und mit einem Substrat (1), wobei sowohl die Halbleiterbauelemente als auch das Substrat durch einen Lotwerkstoff (14, 15, 16, 17) miteinander verbundene Lotpads (6, 7, 8, 9, 10, 11, 12, 13) und mechanische Anschlagselemente (18, 19, 20, 23) zur relativen Positionierung des Zwischenträgers mit den Halbleiterbauelementen relativ zu dem Substrat aufweisen und wobei die Positionierung der Lotpads auf den Halbleiterbauelementen und dem Substrat sowie die Positionierung der Anschlagselemente derart gewählt ist, dass bei einer Verflüssigung des jeweils zwischen einander gegenüberliegenden Lotpads angeordneten Lotwerkstoffs durch seine Oberflächenspannung an wenigstens einer Lotstelle Justagekräfte erzeugt werden, die die Anschlagselemente der Halbleiterbauelemente und des Substrats aneinander anliegend halten.
DE102021206898.7A 2021-06-30 2021-06-30 Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung Active DE102021206898B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021206898.7A DE102021206898B4 (de) 2021-06-30 2021-06-30 Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung
CN202210762311.6A CN115548208A (zh) 2021-06-30 2022-06-29 用于制造半导体装置的方法
US17/809,755 US20230005877A1 (en) 2021-06-30 2022-06-29 Method for manufacturing a semiconductor arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021206898.7A DE102021206898B4 (de) 2021-06-30 2021-06-30 Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE102021206898A1 DE102021206898A1 (de) 2023-01-05
DE102021206898B4 true DE102021206898B4 (de) 2023-02-09

Family

ID=84492821

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021206898.7A Active DE102021206898B4 (de) 2021-06-30 2021-06-30 Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (3)

Country Link
US (1) US20230005877A1 (de)
CN (1) CN115548208A (de)
DE (1) DE102021206898B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007113139A1 (de) 2006-03-31 2007-10-11 Siemens Aktiengesellschaft Verfahren zum platzieren von elektrisch kontaktierbaren bauelementen auf einem schaltungsträger sowie zur durchführung dieses verfahrens geeignetes montagesystem
DE102014201635B3 (de) 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
WO2021122682A1 (en) 2019-12-16 2021-06-24 Huawei Technologies Duesseldorf Gmbh Massive parallel assembly method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007113139A1 (de) 2006-03-31 2007-10-11 Siemens Aktiengesellschaft Verfahren zum platzieren von elektrisch kontaktierbaren bauelementen auf einem schaltungsträger sowie zur durchführung dieses verfahrens geeignetes montagesystem
DE102014201635B3 (de) 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
WO2021122682A1 (en) 2019-12-16 2021-06-24 Huawei Technologies Duesseldorf Gmbh Massive parallel assembly method

Also Published As

Publication number Publication date
CN115548208A (zh) 2022-12-30
DE102021206898A1 (de) 2023-01-05
US20230005877A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
DE102014114982B4 (de) Verfahren zum Bilden einer Chip-Baugruppe
EP1747706B1 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE102014201635B3 (de) Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
WO2004032247A2 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung
EP0404789B1 (de) Montageverfahren zur herstellung von led-zeilen
DE112011101129B4 (de) Ultraschall-Bondsysteme und Verfahren zu ihrer Verwendung
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE102021206898B4 (de) Anordnung und Verfahren zur Herstellung einer Halbleiteranordnung
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE60320513T2 (de) Herstellungsverfahren für einen elektronischen Modul mit einem aktiven Bauteil auf einem Substrat
WO2018228976A1 (de) Verfahren zum selbstjustierten bestücken eines anschlussträgers mit einem bauteil, vorrichtung und optoelektronisches bauteil
WO2020229013A1 (de) Multi-chip trägerstruktur
DE102015105666A1 (de) Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil
WO2023148222A1 (de) Zielträger, halbleiteranordnung und verfahren zum transferieren eines halbleiterbauelements und haltestruktur
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10334634B3 (de) Verfahren zum seitlichen Kontaktieren eines Halbleiterchips
EP2559061B1 (de) Verfahren zur ausbildung von lotdepots auf erhöhten kontaktmetallisierungen eines substrats
DE102021119155A1 (de) Verfahren zum aufbringen eines elektrischen verbindungsmaterials oder flussmittels auf ein bauelement
DE102016208498A1 (de) Elektronische Baugruppe mit zwischen zwei Schaltungsträgern befindlichen Bauelement und Verfahren zu deren Herstellung
DE102022122744A1 (de) Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe
DE102004048202B4 (de) Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
DE69013985T2 (de) Chip-Baustein niedriger Kapazität, insbesondere PIN-Chip-Diode.

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final