DE102021120230A1 - CURRENT CLAMP - Google Patents

CURRENT CLAMP Download PDF

Info

Publication number
DE102021120230A1
DE102021120230A1 DE102021120230.2A DE102021120230A DE102021120230A1 DE 102021120230 A1 DE102021120230 A1 DE 102021120230A1 DE 102021120230 A DE102021120230 A DE 102021120230A DE 102021120230 A1 DE102021120230 A1 DE 102021120230A1
Authority
DE
Germany
Prior art keywords
esd
fet
circuit
protection circuit
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021120230.2A
Other languages
German (de)
Inventor
Ken-Hao Fan
Yu-Ti Su
Tzu-Cheng Kao
Ming-Fu Tsai
Chia-Lin Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/367,867 external-priority patent/US20220149020A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021120230A1 publication Critical patent/DE102021120230A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

Eine ESD-Stromklemmenvorrichtung (ESD: elektrostatische Entladung) weist Folgendes auf: eine ESD-Detektionsschaltung; eine Steuerschaltung, die mit der ESD-Detektionsschaltung verbunden ist; einen Feldeffekttransistor (FET), der mit der Steuerschaltung verbunden ist; und ein Impedanz-Element, das mit dem FET verbunden ist. Der FET weist Folgendes auf: einen Drain-Anschluss, der mit einem ersten Stromversorgungsknoten verbunden ist; einen Gate-Anschluss, der mit der Steuerschaltung verbunden ist; einen Source-Anschluss, der über das Impedanz-Element mit einem zweiten Stromversorgungsknoten verbunden ist; und einen Bulk-Anschluss, der mit dem zweiten Stromversorgungsknoten verbunden ist.An ESD (Electrostatic Discharge) current clamp device includes: an ESD detection circuit; a control circuit connected to the ESD detection circuit; a field effect transistor (FET) connected to the control circuit; and an impedance element connected to the FET. The FET includes: a drain connected to a first power supply node; a gate terminal connected to the control circuit; a source connected to a second power supply node via the impedance element; and a bulk port connected to the second power supply node.

Description

Verweis auf verwandte AnmeldungReference to related application

Die vorliegende Anmeldung beansprucht die Priorität der am 30. April 2021 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/182.695 und dem Titel „Power Clamp“ („Stromklemme“), die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.This application claims priority to US Provisional Patent Application Serial No. 63/182,695, filed April 30, 2021, entitled "Power Clamp," which is incorporated herein by reference.

ESD-Stromklemmenvorrichtungen (ESD: elektrostatische Entladung), in denen ein Big-Feldeffekttransistor (bigFET) verwendet wird, haben eine ausgezeichnete ESD-Schutzleistung gezeigt. Der Stromverlust in dem bigFET beschränkt jedoch seine Schutzleistung. Mit der weiteren Verkleinerung von integrierten Schaltkreisen wird diese Beschränkung für die Leistung von integrierten Schaltkreisen noch signifikanter.ESD (ESD: Electrostatic Discharge) current clamp devices using a big field effect transistor (bigFET) have demonstrated excellent ESD protection performance. However, current leakage in the bigFET limits its protection performance. As integrated circuits continue to shrink, this limitation on integrated circuit performance becomes even more significant.

Figurenlistecharacter list

Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.

  • 1 ist ein Schaltbild, das einen integrierten Schaltkreis mit einer beispielhaften ESD-Stromklemmenvorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 2 ist ein Schaltbild, das eine Schnittansicht eines FET einer ESD-Stromklemmenvorrichtung bei einer von null verschiedenen Source-Bulk-Spannung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 3 ist ein Schaltbild, das eine beispielhafte ESD-Stromklemmenvorrichtung mit einer Diode als einem Impedanz-Element gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 4 ist ein Schaltbild, das eine beispielhafte ESD-Stromklemmenvorrichtung mit einer Kombination aus einem Widerstand und einer Diode als einem Impedanz-Element gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 5 ist ein Schaltbild, das eine beispielhafte ESD-Stromklemmenvorrichtung mit einer Kombination aus einem Induktor und einer Diode als einem Impedanz-Element gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 6 ist ein Schaltbild, das eine beispielhafte ESD-Stromklemmenvorrichtung mit einem Widerstand als einem Impedanz-Element gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 7 ist ein Ablaufdiagramm, das ein Verfahren zum Betreiben einer ESD-Stromklemmenvorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 8 ist ein Schaltbild, das eine beispielhafte ESD-Stromklemmenvorrichtung mit einer ersten Schaltung, die eine ESD-Stromklemmenvorrichtung aufweist, und einer zweiten Schaltung, die eine Diode aufweist, gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 9 ist ein Schaltbild, das eine ESD-Schutzschaltung zeigt, die einen Spannungsteiler, eine erste Schaltung mit einer ersten Stromklemmenvorrichtung und eine zweite Schaltung mit einer zweiten Stromklemmenvorrichtung aufweist.
  • 10 ist ein Ablaufdiagramm, das ein Verfahren zum Betreiben einer ESD-Schutzschaltung mit einer ersten Schaltung, die eine ESD-Stromklemmenvorrichtung aufweist, und einer zweiten Schaltung, die eine Diode aufweist, gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
  • 11 ist ein Ablaufdiagramm, das ein Verfahren zum Betreiben einer ESD-Schutzschaltung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt.
Aspects of the present invention are best understood from the following detailed description when read in conjunction with the accompanying drawings. It should be noted that, in accordance with standard industry practice, various features are not drawn to scale. Rather, the dimensions of the various features may be arbitrarily exaggerated or minimized in the interest of clarity of explanation.
  • 1 FIG. 12 is a circuit diagram showing an integrated circuit with an exemplary ESD current clamp device, in accordance with some embodiments of the present invention.
  • 2 12 is a circuit diagram showing a cross-sectional view of a FET of an ESD current clamp device at a non-zero source-bulk voltage, in accordance with some embodiments of the present invention.
  • 3 12 is a circuit diagram showing an exemplary ESD current clamp device having a diode as an impedance element, according to some embodiments of the present invention.
  • 4 12 is a circuit diagram showing an exemplary ESD current clamp device having a combination resistor and diode as an impedance element, in accordance with some embodiments of the present invention.
  • 5 12 is a circuit diagram showing an exemplary ESD current clamp device having a combination of an inductor and a diode as an impedance element, in accordance with some embodiments of the present invention.
  • 6 12 is a circuit diagram showing an exemplary ESD current clamp device having a resistor as an impedance element, according to some embodiments of the present invention.
  • 7 FIG. 12 is a flowchart showing a method of operating an ESD current clamp device in accordance with some embodiments of the present invention.
  • 8th 12 is a circuit diagram showing an exemplary ESD current clamping device having a first circuit including an ESD current clamping device and a second circuit including a diode, in accordance with some embodiments of the present invention.
  • 9 Figure 12 is a circuit diagram showing an ESD protection circuit including a voltage divider, a first circuit having a first current clamping device, and a second circuit having a second current clamping device.
  • 10 12 is a flowchart showing a method of operating an ESD protection circuit having a first circuit including an ESD current clamp device and a second circuit including a diode, in accordance with some embodiments of the present invention.
  • 11 FIG. 12 is a flowchart showing a method of operating an ESD protection circuit in accordance with some embodiments of the present invention.

Detaillierte BeschreibungDetailed description

Die nachstehende Beschreibung liefert viele verschiedene beispielhafte Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle vereinfachte Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu erläutern. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.The following description provides many different exemplary embodiments or examples for implementing various features of the provided subject matter. Specific simplified examples of components and arrangements are described below to illustrate the present invention. These are, of course, merely examples and are not intended to be limiting. For example, the fabrication of a first member over or on a second member in the description below may include embodiments where the first and second members are fabricated in direct contact, and may also include embodiments where additional members are formed between the first and can be made with the second element so that the first and second elements are not in direct contact. Furthermore, in the present invention, reference numbers and/or letters may be repeated in the various examples. This repetition is for the sake of simplicity and clarity and does not in itself imply a relationship between precede the various embodiments and/or configurations discussed.

Die in dieser Patentbeschreibung verwendeten Begriffe haben im Allgemeinen ihre übliche Bedeutung auf dem Fachgebiet und in dem speziellen Zusammenhang, in dem jeder Begriff verwendet wird. Die Verwendung von Beispielen in der vorliegenden Beschreibung, wie etwa von Beispielen für Begriffe, die hier erörtert werden, ist nur erläuternd und beschränkt in keiner Weise den Schutzumfang und den Sinn der Erfindung oder eines beispielhaften Begriffs. Ebenso ist die vorliegende Erfindung nicht auf verschiedene Ausführungsformen beschränkt, die in dieser Patentbeschreibung beschrieben werden.Terms used in this specification generally have their ordinary meanings in the art and in the specific context in which each term is used. The use of examples in the present specification, such as examples of terms discussed herein, is illustrative only and does not limit the scope and spirit of the invention or an exemplary term in any way. Likewise, the present invention is not limited to various embodiments described in this specification.

Zwar können die Begriffe „erste(r)/erstes“, „zweite(r)/ zweites“ usw. hier zum Beschreiben verschiedener Elemente verwendet werden, aber diese Elemente sollten nicht durch diese Begriffe beschränkt werden. Diese Begriffe dienen lediglich zum Unterscheiden eines Elements von einem anderen. Zum Beispiel könnte ein erstes Element als ein zweites Element bezeichnet werden, und ebenso könnte ein zweites Element als ein erstes Element bezeichnet werden, ohne von dem Schutzumfang der Ausführungsformen abzuweichen. Der hier verwendete Begriff „und/oder“ umfasst sämtliche Kombinationen aus einem oder mehreren der aufgeführten assoziierten Elemente.While the terms "first," "second," etc. may be used herein to describe various elements, such elements should not be limited by those terms. These terms are used only to distinguish one element from another. For example, a first element could be termed a second element, and likewise a second element could be termed a first element, without departing from the scope of the embodiments. As used herein, the term "and/or" includes any combination of one or more of the associated items listed.

In diesem Dokument kann der Begriff „gekoppelt“ auch für „elektrisch gekoppelt“ stehen, und der Begriff „verbunden“ kann auch für „elektrisch verbunden“ stehen. Die Begriffe „gekoppelt“ und „verbunden“ können auch verwendet werden, um anzugeben, dass zwei oder mehr Elemente miteinander zusammenarbeiten oder miteinander interagieren.In this document, the term "coupled" can also mean "electrically coupled" and the term "connected" can also mean "electrically connected". The terms "coupled" and "connected" can also be used to indicate that two or more elements work together or interact with one another.

Eine ESD-Stromklemmenvorrichtung, in der ein bigFET verwendet wird, bietet eine ausgezeichnete ESD-Schutzleistung. Der Stromverlust in dem bigFET ist jedoch nicht vernachlässigbar. Bei den in der vorliegenden Erfindung beschriebenen Ausführungsformen werden Methoden zum Unterdrücken des Leckstroms in Stromklemmenvorrichtungen bereitgestellt, ohne dass Größe und Kosten der Vorrichtungen steigen.An ESD current clamp device using a bigFET offers excellent ESD protection performance. However, the current loss in the bigFET is not negligible. The embodiments described in the present invention provide methods for suppressing leakage current in current clamp devices without increasing the size and cost of the devices.

Kommen wir zu 1, die ein Schaltbild ist, das einen integrierten Schaltkreis mit einer beispielhaften ESD-Stromklemmenvorrichtung 100 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Stromklemmenvorrichtung 100 kann mit einer Kernschaltung 160 verbunden werden und kann die Kernschaltung 160 während eines ESD-Ereignisses dadurch schützen, dass sie den ESD-Strom von der Versorgungsdomäne zu der Erddomäne überbrückt. Da der Schwerpunkt der vorliegenden Erfindung auf der ESD-Stromklemmenvorrichtung 100 liegt, wird die Kernschaltung 160 in den nachfolgenden Zeichnungen weggelassen.We come to 1 10, which is a circuit diagram showing an integrated circuit including an exemplary ESD current clamp device 100, in accordance with some embodiments of the present invention. The ESD current clamping device 100 can be connected to a core circuit 160 and can protect the core circuit 160 during an ESD event by shunting the ESD current from the supply domain to the ground domain. Since the focus of the present invention is on the ESD current clamp device 100, the core circuit 160 is omitted from the subsequent drawings.

In 1 weist die ESD-Stromklemmenvorrichtung 100 eine ESD-Detektionsschaltung 102 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 102 einen Widerstand 104 und einen Kondensator 106 aufweisen. Der Widerstand 104 und der Kondensator 106 können miteinander zu einer Widerstands-Kapazitäts-Zeitkonstantenschaltung (RC-Zeitkonstantenschaltung) verbunden werden. Die ESD-Detektionsschaltung 102 ist zwischen eine erste Versorgungsspannung VDD und eine zweite Versorgungsspannung VSS geschaltet. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen der Kernschaltung 160 geeignet ist. Die VSS kann eine Erdspannung sein. Die RC-Zeitkonstantenschaltung ist nicht auf nur einen Widerstand und nur einen Kondensator beschränkt, die in der Figur gezeigt sind. Die RC-Zeitkonstantenschaltung kann jede geeignete Anzahl von Kondensatoren oder kapazitiven Vorrichtungen aufweisen. Die RC-Zeitkonstantenschaltung kann außerdem jede geeignete Anzahl von Widerständen oder resistiven Vorrichtungen aufweisen.In 1 the ESD current clamp device 100 has an ESD detection circuit 102 . In some embodiments, the ESD detection circuit 102 may include a resistor 104 and a capacitor 106 . Resistor 104 and capacitor 106 may be connected together to form a resistance-capacitance (RC) time constant circuit. The ESD detection circuit 102 is connected between a first supply voltage VDD and a second supply voltage VSS. In some embodiments, VDD may be any voltage suitable for core circuit 160 operations. The VSS can be a ground voltage. The RC time constant circuit is not limited to only one resistor and only one capacitor shown in the figure. The RC time constant circuit can include any suitable number of capacitors or capacitive devices. The RC time constant circuit can also include any suitable number of resistors or resistive devices.

Die ESD-Stromklemmenvorrichtung 100 weist eine Steuerschaltung 108 auf. Die Steuerschaltung 108 hat eine Eingangsseite 114 und eine Ausgangsseite 116. Bei einigen Ausführungsformen kann die Steuerschaltung 108 ein Inverter mit einem p-Kanal-Metalloxidhalbleiter-Transistor (PMOS-Transistor) 110 und einem n-Kanal-Metalloxidhalbleiter-Transistor (NMOS-Transistor) 112 sein. Die Source-Seite des PMOS-Transistors 110 kann mit der Versorgungsspannung VDD verbunden werden. Die Drain-Seite des PMOS-Transistors 110 kann mit der Ausgangsseite 116 des Inverters 108 verbunden werden. Die Source-Seite des NMOS-Transistors 112 kann mit der Versorgungsspannung VSS verbunden werden. Die Drain-Seite des NMOS-Transistors 112 kann mit der Ausgangsseite 116 des Inverters 108 verbunden werden. Die Eingangsseite 114 des Inverters 108 kann mit der ESD-Detektionsschaltung 102 verbunden werden.The ESD current clamp device 100 includes a control circuit 108 . The control circuit 108 has an input side 114 and an output side 116. In some embodiments, the control circuit 108 may be an inverter having a p-channel metal-oxide-semiconductor (PMOS) transistor 110 and an n-channel metal-oxide-semiconductor (NMOS) transistor. be 112 The source side of the PMOS transistor 110 can be connected to the supply voltage VDD. The drain side of the PMOS transistor 110 can be connected to the output side 116 of the inverter 108 . The source side of the NMOS transistor 112 can be connected to the supply voltage VSS. The drain side of the NMOS transistor 112 can be connected to the output side 116 of the inverter 108 . The input side 114 of the inverter 108 can be connected to the ESD detection circuit 102 .

Die ESD-Stromklemmenvorrichtung 100 weist einen Feldeffekttransistor (FET) 118 auf. Ein Drain-Anschluss des FET 118 kann mit der ESD-Detektionsschaltung 102, der Steuerschaltung 108 und der Versorgungsspannung VDD verbunden werden. Ein Source-Anschluss des FET 118 kann über ein Impedanz-Element mit der Versorgungsspannung VSS verbunden werden, wie später dargelegt wird. Ein Gate-Anschluss des FET 118 kann mit der Ausgangsseite 116 der Steuerschaltung 108 verbunden werden. Ein Bulk-Anschluss, der in 1 mit der Bezugszahl 122 bezeichnet ist, des FET 118 kann mit der Versorgungsspannung VSS verbunden werden.The ESD current clamping device 100 includes a field effect transistor (FET) 118 . A drain of the FET 118 can be connected to the ESD detection circuit 102, the control circuit 108 and the supply voltage VDD. A source terminal of the FET 118 can be connected to the supply voltage VSS via an impedance element, as will be explained later. A gate terminal of the FET 118 can be connected to the output side 116 of the control circuit 108 . A bulk connector that is in 1 designated by reference numeral 122, of FET 118 may be connected to the supply voltage VSS.

Bei einigen Ausführungsformen kann der FET 118 ein bigFET sein. Der bigFET kann eine NMOS-Vorrichtung (z. B. ein NMOS-Transistor) mit einer großen Kanalbreite zum Senken des ESD-Stroms sein. Der bigFET kann auch eine PMOS-Vorrichtung (z. B. ein PMOS-Transistor) mit einer großen Kanalbreite zum Senken des ESD-Stroms sein.In some embodiments, FET 118 may be a bigFET. The bigFET may be an NMOS device (e.g., an NMOS transistor) with a wide channel width to sink ESD current. The bigFET can also be a PMOS device (e.g., a PMOS transistor) with a large channel width to sink ESD current.

Die ESD-Stromklemmenvorrichtung 100 weist ein Impedanz-Element 120 auf. Eine Seite des Impedanz-Elements 120 ist mit dem Source-Anschluss des FET 118 verbunden, und die andere Seite des Impedanz-Elements 120 ist mit der Versorgungsspannung VSS verbunden.The ESD current clamp device 100 has an impedance element 120 . One side of the impedance element 120 is connected to the source of the FET 118 and the other side of the impedance element 120 is connected to the supply voltage VSS.

Während eines normalen Betriebs ohne einen ESD-Impuls kann die Versorgungsspannung VDD mit der RC-Zeitkonstantenschaltung 102 verbunden werden. Da kein wesentlicher Strom zu oder von dem Kondensator 106 fließt, ist der Spannungszustand auf der Eingangsseite 114 des Inverters 108 High. Der Inverter 108 kann seinerseits über die Ausgangsseite 116 eine niedrige Spannung an den Gate-Anschluss des FET 118 ausgeben, wodurch der FET 118 ausgeschaltet wird. Da der FET 118 ausgeschaltet wird, kann die Versorgungsspannung VDD wie gewünscht in die Kernschaltung 160 für Operationen eingespeist werden.Supply voltage VDD may be connected to RC time constant circuit 102 during normal operation without an ESD pulse. Since no significant current flows to or from the capacitor 106, the voltage state on the input side 114 of the inverter 108 is high. In turn, the inverter 108 may output a low voltage to the gate of the FET 118 via the output side 116, causing the FET 118 to turn off. Since the FET 118 is turned off, the supply voltage VDD can be fed into the core circuit 160 for operations as desired.

Während eines ESD-Ereignisses ist der Spannungszustand auf der Eingangsseite 114 des Inverters 108 Low. Der Inverter 108 kann seinerseits über die Ausgangsseite 116 eine hohe Spannung an den Gate-Anschluss des FET 118 ausgeben, wodurch der FET 118 eingeschaltet wird. Wenn ein ESD-Impuls in der Kernschaltung 160 auftritt, kann der eingeschaltete FET 118 den ESD-Impuls an die Versorgungsspannung VSS (z. B. Masse) entladen. Der Widerstand 104 und der Kondensator 106 in der ESD-Detektionsschaltung 102 können eine RC-Zeitkonstante (z. B. einige Mikrosekunden) bereitstellen, um den FET 118 eingeschaltet zu halten, um den ESD-Impuls zur Erde zu entladen. Da bei der vorliegenden Ausführungsform das Impedanz-Element 120 zwischen dem Source-Anschluss des FET 118 und der Versorgungsspannung VSS angeordnet ist, tritt ein Spannungsabfall über dem Impedanz-Element 120 auf. Andererseits ist der Bulk des FET 118 ohne ein Impedanz-Element mit der Versorgungsspannung VSS verbunden. Daher erzeugt der Spannungsabfall über dem Impedanz-Element 120 eine Spannungsdifferenz (VSB) zwischen der Source und dem Bulk des FET 118. Die Spannungsdifferenz zwischen der Source und dem Bulk des FET 118 wird in der vorliegenden Erfindung als eine „Source-Bulk-Spannung“ bezeichnet. Die Source-Bulk-Spannung VSB induziert einen Body-Effekt in dem FET 118, wodurch der Leckstrom in dem FET 118 unterdrückt wird, wie nachstehend unter Bezugnahme auf 2 näher dargelegt wird.During an ESD event, the voltage state on the input side 114 of the inverter 108 is low. In turn, the inverter 108 may output a high voltage to the gate terminal of the FET 118 via the output side 116, causing the FET 118 to turn on. When an ESD pulse occurs in the core circuit 160, the turned-on FET 118 can discharge the ESD pulse to the supply voltage VSS (e.g., ground). Resistor 104 and capacitor 106 in ESD detection circuit 102 may provide an RC time constant (e.g., a few microseconds) to keep FET 118 on to discharge the ESD pulse to ground. In the present embodiment, since the impedance element 120 is placed between the source of the FET 118 and the supply voltage VSS, a voltage drop occurs across the impedance element 120 . On the other hand, the bulk of the FET 118 is connected to the supply voltage VSS without an impedance element. Therefore, the voltage drop across the impedance element 120 creates a voltage difference (VSB) between the source and bulk of the FET 118. The voltage difference between the source and bulk of the FET 118 is referred to in the present invention as a "source-bulk voltage". designated. The source-bulk voltage VSB induces a body effect in the FET 118, thereby suppressing the leakage current in the FET 118, as referred to below with reference to FIG 2 is explained in more detail.

Kommen wir nun zu 2, die ein Schaltbild ist, das eine Schnittansicht eines FET 200 einer ESD-Stromklemme mit einer von null verschiedenen Source-Bulk-Spannung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Bei dieser beispielhaften Ausführungsform ist der FET 200 ein NMOS-Transistor. Der NMOS-Transistor 200 von 2 kann der FET 118 von 1 sein.Now let's get to 2 10, which is a circuit diagram showing a cross-sectional view of a FET 200 of an ESD current clamp with a non-zero source-bulk voltage, in accordance with some embodiments of the present invention. In this exemplary embodiment, FET 200 is an NMOS transistor. The NMOS transistor 200 of 2 can the FET 118 of 1 be.

In 2 weist der FET 200 einen Drain-Anschluss 202, einen Gate-Anschluss 204, einen Source-Anschluss 206, einen Bulk-Anschluss 208 und einen Verarmungsbereich 212 zwischen dem Source-Anschluss 206 und dem Drain-Anschluss 202 auf. Der FET 200 kann während eines ESD-Ereignisses Strom führen. Der Transistor 200 hat eine von null verschiedene Source-Bulk-Spannung VSB 210 zwischen dem Source-Anschluss 206 und dem Bulk-Anschluss 208. Diese Source-Bulk-Spannung erzeugt einen vergrößerten Verarmungsbereich 212 im Vergleich zu einem Verarmungsbereich eines FET, der eine Source-Bulk-Spannung von null hat (nicht dargestellt). Dieser vergrößerte Verarmungsbereich erhöht wiederum eine Schwellenspannung, und die erhöhte Schwellenspannung unterdrückt einen Source-Drain-Leckstrom. 2 zeigt einen unterdrückten Source-Drain-Leckstrom Isoff 214 im Vergleich zu einem Source-Drain-Leckstrom eines FET, der eine Source-Bulk-Spannung von null hat. An einem statischen Stromverlust in einem Transistor können zwei Leckströme beteiligt sei: ein Body-Leckstrom Iboff und der Source-Drain-Leckstrom Isoff. Die Erörterung der vorliegenden Erfindung konzentriert sich zwar auf den Source-Drain-Leckstrom Isoff, aber der Effekt der offenbarten Ausführungsformen ist nicht auf die Unterdrückung des Source-Drain-Leckstroms Isoff beschränkt.In 2 FET 200 has a drain 202 , a gate 204 , a source 206 , a bulk 208 , and a depletion region 212 between the source 206 and the drain 202 . FET 200 may conduct current during an ESD event. Transistor 200 has a non-zero source-bulk voltage VSB 210 between source 206 and bulk 208. This source-bulk voltage creates an increased depletion region 212 compared to a depletion region of a FET having a source -Has zero bulk voltage (not shown). This increased depletion region, in turn, increases a threshold voltage, and the increased threshold voltage suppresses source-drain leakage current. 2 14 shows a suppressed source-drain leakage current Isoff 214 compared to a source-drain leakage current of a FET having zero source-bulk voltage. Two leakage currents can be involved in static current leakage in a transistor: a body leakage current Iboff and the source-drain leakage current Isoff. Although the discussion of the present invention focuses on the source-drain leakage current Isoff, the effect of the disclosed embodiments is not limited to the suppression of the source-drain leakage current Isoff.

Wie vorstehend unter Bezugnahme auf 1 dargelegt worden ist, wird die von null verschiedene Source-Bulk-Spannung VSB 210 des Transistors 200 in 2 von dem Impedanz-Element 120 erzeugt, das zwischen dem Source-Anschluss (z. B. dem Source-Anschluss 206 von 2) und der Versorgungsspannung VSS (z. B. Masse) angeordnet ist. Durch Verwenden des Impedanz-Elements zwischen dem Source-Anschluss und der Masse des FET der Stromklemmenvorrichtung wird der Leckstrom in dem FET der Stromklemmenvorrichtung wirksam unterdrückt, wodurch die ESD-Schutzleistung der Stromklemmenvorrichtung verbessert wird. Außerdem kann, statt neue Vorrichtungen herzustellen oder zu entwickeln, durch Verwenden einer einfachen Schaltkreis-Lösung ein ESD-Schutz bereitgestellt werden, ohne dass Größe oder Kosten der Stromklemmenvorrichtung steigen.As above with reference to 1 has been set forth, the non-zero source-bulk voltage VSB 210 of transistor 200 in 2 generated by the impedance element 120 connected between the source terminal (e.g. the source terminal 206 of 2 ) and the supply voltage VSS (e.g. ground). By using the impedance element between the source and the ground of the FET of the current clamping device, the leakage current in the FET of the current clamping device is effectively suppressed, thereby improving the ESD protection performance of the current clamping device. Also, instead of making or developing new devices, by using a simple circuit solution, an ESD Protection can be provided without increasing the size or cost of the current clamp device.

2 ist lediglich ein Beispiel, bei dem ein NMOS-Transistor als der FET 118 der Stromklemmenvorrichtung von 1 verwendet wird. Der FET 118 ist jedoch nicht auf den NMOS-Transistor beschränkt. Der FET 118 kann auch ein PMOS-Transistor oder eine andere Art von Transistor sein. 2 FIG. 12 is just an example where an NMOS transistor is used as the FET 118 of the current clamp device of FIG 1 is used. However, the FET 118 is not limited to the NMOS transistor. The FET 118 can also be a PMOS transistor or other type of transistor.

Kommen wir nun zu 3, die ein Schaltbild ist, das eine beispielhafte ESD-Stromklemme 300 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Stromklemme 300 weist eine ESD-Detektionsschaltung 302 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 302 einen Widerstand 304 und einen Kondensator 306 aufweisen, der mit dem Widerstand 304 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die ESD-Detektionsschaltung 302 ist zwischen eine erste Versorgungsspannung VDD und eine zweite Versorgungsspannung VSS geschaltet. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen einer Kernschaltung (nicht dargestellt) geeignet ist. Die VSS kann eine Erdspannung sein. Die ESD-Detektionsschaltung 302 ist der ESD-Detektionsschaltung 102 von 1 ähnlich, und der Kürze halber entfällt die detaillierte Beschreibung der ESD-Detektionsschaltung 302. Die ESD-Stromklemme 300 umfasst eine Steuerschaltung 308 mit einem PMOS-Transistor 310 und einem NMOS-Transistor 312, die einen Inverter bilden, und mit einer Eingangsseite 314, die mit der ESD-Detektionsschaltung 302 verbunden ist, und mit einer Ausgangsseite 316. Die Steuerschaltung 308 ist der Steuerschaltung 108 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der Steuerschaltung 308.Now let's get to 3 10, which is a circuit diagram showing an exemplary ESD current clamp 300 in accordance with some embodiments of the present invention. The ESD current clamp 300 has an ESD detection circuit 302 . In some embodiments, the ESD detection circuit 302 may include a resistor 304 and a capacitor 306 connected to the resistor 304 to form an RC time constant circuit. The ESD detection circuit 302 is connected between a first supply voltage VDD and a second supply voltage VSS. In some embodiments, VDD may be any voltage suitable for core circuitry (not shown) operations. The VSS can be a ground voltage. The ESD detection circuit 302 is the ESD detection circuit 102 of 1 similarly, and for the sake of brevity, the detailed description of the ESD detection circuit 302 is omitted is connected to the ESD detection circuit 302, and to an output side 316. The control circuit 308 is the control circuit 108 of 1 similar, and therefore the detailed description of the control circuit 308 is omitted here.

In 3 weist die ESD-Stromklemme 300 einen FET 318 und eine Diode 320 auf. Ein Drain-Anschluss des FET 318 kann mit der ESD-Detektionsschaltung 302, der Steuerschaltung 308 und der Versorgungsspannung VDD verbunden werden. Ein Gate-Anschluss des FET 318 kann mit der Ausgangsseite 316 der Steuerschaltung 308 verbunden werden. Ein Source-Anschluss des FET 318 kann mit einem Anschluss der Diode 320 verbunden werden. Der andere Anschluss der Diode 320 kann mit der Versorgungsspannung VSS verbunden werden. Ein Bulk-Anschluss, der in 3 mit der Bezugszahl 322 bezeichnet ist, des FET 318 kann mit der Versorgungsspannung VSS verbunden werden. Im Vergleich zu 1 spielt die Diode 320 die Rolle des Impedanz-Elements 120 von 1 zum Erzeugen einer Source-Bulk-Spannung VSB für den FET 318, um den Leckstrom in dem FET 318 zu unterdrücken. Die Diode 320 kann jede Diode sein, die eine geeignete Impedanz bereitstellt, die von der ESD-Stromklemmenvorrichtung 300 benötigt wird.In 3 ESD current clamp 300 includes FET 318 and diode 320 . A drain of FET 318 may be connected to ESD detection circuitry 302, control circuitry 308, and supply voltage VDD. A gate of the FET 318 can be connected to the output side 316 of the control circuit 308 . A source of FET 318 may be connected to a terminal of diode 320 . The other terminal of the diode 320 can be connected to the supply voltage VSS. A bulk connector that is in 3 denoted by the reference numeral 322, the FET 318 can be connected to the supply voltage VSS. Compared to 1 the diode 320 plays the role of the impedance element 120 of FIG 1 for generating a source-bulk voltage VSB for the FET 318 to suppress the leakage current in the FET 318. Diode 320 may be any diode that provides an appropriate impedance required by ESD current clamp device 300 .

Kommen wir nun zu 4, die ein Schaltbild ist, das eine beispielhafte ESD-Stromklemmenvorrichtung 400 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Stromklemmenvorrichtung 400 weist eine ESD-Detektionsschaltung 402 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 402 einen Widerstand 404 und einen Kondensator 406 aufweisen, der mit dem Widerstand 404 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die ESD-Detektionsschaltung 402 ist zwischen eine erste Versorgungsspannung VDD und eine zweite Versorgungsspannung VSS geschaltet. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen einer Kernschaltung (nicht dargestellt) geeignet ist. Die VSS kann eine Erdspannung sein. Die ESD-Detektionsschaltung 402 ist der ESD-Detektionsschaltung 102 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der ESD-Detektionsschaltung 402. Die ESD-Stromklemmenvorrichtung 400 umfasst eine Steuerschaltung 408 mit einem PMOS-Transistor 410 und einem NMOS-Transistor 412, die einen Inverter bilden, und mit einer Eingangsseite 414, die mit der ESD-Detektionsschaltung 402 verbunden ist, und mit einer Ausgangsseite 416. Die Steuerschaltung 408 ist der Steuerschaltung 108 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der Steuerschaltung 408.Now let's get to 4 10, which is a circuit diagram showing an exemplary ESD current clamp device 400 in accordance with some embodiments of the present invention. The ESD current clamp device 400 has an ESD detection circuit 402 . In some embodiments, the ESD detection circuit 402 may include a resistor 404 and a capacitor 406 connected to the resistor 404 to form an RC time constant circuit. The ESD detection circuit 402 is connected between a first supply voltage VDD and a second supply voltage VSS. In some embodiments, VDD may be any voltage suitable for core circuitry (not shown) operations. The VSS can be a ground voltage. The ESD detection circuit 402 is the ESD detection circuit 102 of 1 similarly, and therefore the detailed description of the ESD detection circuit 402 is omitted here of the ESD detection circuit 402, and to an output side 416. The control circuit 408 is the control circuit 108 of 1 similar, and therefore the detailed description of the control circuit 408 is omitted here.

In 4 weist die ESD-Stromklemmenvorrichtung 400 einen FET 418, einen Widerstand 424 und eine Diode 420 auf. Ein Drain-Anschluss des FET 418 kann mit der ESD-Detektionsschaltung 402, der Steuerschaltung 408 und der Versorgungsspannung VDD verbunden werden. Ein Gate-Anschluss des FET 418 kann mit der Ausgangsseite 416 der Steuerschaltung 408 verbunden werden. Ein Source-Anschluss des FET 418 kann mit einer Seite des Widerstands 424 verbunden werden. Die andere Seite des Widerstands 424 kann mit einem Anschluss der Diode 420 verbunden werden. Der andere Anschluss der Diode 420 kann mit der Versorgungsspannung VSS verbunden werden. Ein Bulk-Anschluss, der in 4 mit der Bezugszahl 422 bezeichnet ist, des FET 418 kann mit der Versorgungsspannung VSS verbunden werden. Im Vergleich zu 1 spielt eine Kombination aus dem Widerstand 424 und der Diode 420 die Rolle des Impedanz-Elements 120 von 1 zum Erzeugen einer Source-Bulk-Spannung VSB für den FET 418, wodurch der Leckstrom in dem FET 418 unterdrückt wird. Der Widerstand 424 kann jeder Widerstand sein, der einen geeigneten Widerstand bereitstellt, der von der ESD-Stromklemmenvorrichtung 400 benötigt wird. Die Diode 420 kann jede Diode sein, die eine geeignete Impedanz für die ESD-Stromklemmenvorrichtung 400 bereitstellt.In 4 ESD current clamping device 400 includes FET 418 , resistor 424 and diode 420 . A drain of the FET 418 can be connected to the ESD detection circuit 402, the control circuit 408 and the supply voltage VDD. A gate terminal of the FET 418 can be connected to the output side 416 of the control circuit 408 . A source of FET 418 may be connected to one side of resistor 424 . The other side of resistor 424 can be connected to a terminal of diode 420 . The other terminal of the diode 420 can be connected to the supply voltage VSS. A bulk connector that is in 4 denoted by the reference numeral 422, the FET 418 can be connected to the supply voltage VSS. Compared to 1 a combination of the resistor 424 and the diode 420 plays the role of the impedance element 120 of FIG 1 for generating a source-bulk voltage VSB for the FET 418, whereby the leakage current in the FET 418 is suppressed. Resistor 424 may be any resistor that provides an appropriate resistance required by ESD current clamp device 400 . The diode 420 can be any diode that provides an appropriate impedance for the ESD current clamp device 400 .

Kommen wir nun zu 5, die ein Schaltbild ist, das eine beispielhafte ESD-Stromklemmenvorrichtung 500 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Stromklemmenvorrichtung 500 weist eine ESD-Detektionsschaltung 502 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 502 einen Widerstand 504 und einen Kondensator 506 aufweisen, der mit dem Widerstand 504 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die ESD-Detektionsschaltung 502 ist zwischen eine erste Versorgungsspannung VDD und eine zweite Versorgungsspannung VSS geschaltet. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen einer Kernschaltung (nicht dargestellt) geeignet ist. Die VSS kann eine Erdspannung sein. Die ESD-Detektionsschaltung 502 ist der ESD-Detektionsschaltung 102 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der ESD-Detektionsschaltung 502. Die ESD-Stromklemmenvorrichtung 500 umfasst eine Steuerschaltung 508 mit einem PMOS-Transistor 510 und einem NMOS-Transistor 512, die einen Inverter bilden, und mit einer Eingangsseite 514, die mit der ESD-Detektionsschaltung 502 verbunden ist, und mit einer Ausgangsseite 516. Die Steuerschaltung 508 ist der Steuerschaltung 108 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der Steuerschaltung 508.Now let's get to 5 10, which is a circuit diagram showing an exemplary ESD current clamp device 500 in accordance with some embodiments of the present invention. The ESD current clamp device 500 has an ESD detection circuit 502 . In some embodiments, the ESD detection circuit 502 may include a resistor 504 and a capacitor 506 connected to the resistor 504 to form an RC time constant circuit. The ESD detection circuit 502 is connected between a first supply voltage VDD and a second supply voltage VSS. In some embodiments, VDD may be any voltage suitable for core circuitry (not shown) operations. The VSS can be a ground voltage. The ESD detection circuit 502 is the ESD detection circuit 102 of 1 similarly, and therefore the detailed description of the ESD detection circuit 502 is omitted here of the ESD detection circuit 502, and to an output side 516. The control circuit 508 is the control circuit 108 of 1 similar, and therefore the detailed description of the control circuit 508 is omitted here.

In 5 weist die ESD-Stromklemmenvorrichtung 500 einen FET 518, einen Induktor 524 und eine Diode 520 auf. Ein Drain-Anschluss des FET 518 kann mit der ESD-Detektionsschaltung 502, der Steuerschaltung 508 und der Versorgungsspannung VDD verbunden werden. Ein Gate-Anschluss des FET 518 kann mit der Ausgangsseite 516 der Steuerschaltung 508 verbunden werden. Ein Source-Anschluss des FET 518 kann mit einer Seite des Induktors 524 verbunden werden. Die andere Seite des Induktors 524 kann mit einem Anschluss der Diode 520 verbunden werden. Der andere Anschluss der Diode 520 kann mit der Versorgungsspannung VSS verbunden werden. Ein Bulk-Anschluss, der in 5 mit der Bezugszahl 522 bezeichnet ist, des FET 518 kann mit der Versorgungsspannung VSS verbunden werden. Im Vergleich zu 1 spielt eine Kombination aus dem Induktor 524 und der Diode 520 die Rolle des Impedanz-Elements 120 von 1 zum Erzeugen einer Source-Bulk-Spannung VSB für den FET 518, wodurch der Leckstrom in dem FET 518 unterdrückt wird. Der Induktor 524 kann jeder Induktor sein, der eine geeignete Induktivität bereitstellt, die von der ESD-Stromklemmenvorrichtung 500 benötigt wird. Die Diode 520 kann jede Diode sein, die eine geeignete Impedanz für die ESD-Stromklemmenvorrichtung 500 bereitstellt.In 5 For example, the ESD current clamping device 500 includes a FET 518, an inductor 524, and a diode 520. FIG. A drain of the FET 518 can be connected to the ESD detection circuit 502, the control circuit 508 and the supply voltage VDD. A gate of the FET 518 can be connected to the output side 516 of the control circuit 508 . A source of FET 518 may be connected to one side of inductor 524 . The other side of the inductor 524 can be connected to a terminal of the diode 520 . The other terminal of the diode 520 can be connected to the supply voltage VSS. A bulk connector that is in 5 denoted by the reference number 522, the FET 518 can be connected to the supply voltage VSS. Compared to 1 a combination of the inductor 524 and the diode 520 plays the role of the impedance element 120 of FIG 1 for generating a source-bulk voltage VSB for the FET 518, whereby the leakage current in the FET 518 is suppressed. Inductor 524 may be any inductor that provides an appropriate inductance required by ESD current clamp device 500 . The diode 520 can be any diode that provides an appropriate impedance for the ESD current clamp device 500 .

Kommen wir nun zu 6, die ein Schaltbild ist, das eine beispielhafte ESD-Stromklemmenvorrichtung 600 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Stromklemmenvorrichtung 600 weist eine ESD-Detektionsschaltung 602 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 602 einen Widerstand 604 und einen Kondensator 606 aufweisen, der mit dem Widerstand 604 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die ESD-Detektionsschaltung 602 ist zwischen eine erste Versorgungsspannung VDD und eine zweite Versorgungsspannung VSS geschaltet. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen einer Kernschaltung (nicht dargestellt) geeignet ist. Die VSS kann eine Erdspannung sein. Die ESD-Detektionsschaltung 602 ist der ESD-Detektionsschaltung 102 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der ESD-Detektionsschaltung 602. Die ESD-Stromklemmenvorrichtung 600 umfasst eine Steuerschaltung 608 mit einem PMOS-Transistor 610 und einem NMOS-Transistor 612, die einen Inverter bilden, und mit einer Eingangsseite 614, die mit der ESD-Detektionsschaltung 602 verbunden ist, und mit einer Ausgangsseite 616. Die Steuerschaltung 608 ist der Steuerschaltung 108 von 1 ähnlich, und daher entfällt hier die detaillierte Beschreibung der Steuerschaltung 608.Now let's get to 6 10, which is a circuit diagram showing an exemplary ESD current clamp device 600 in accordance with some embodiments of the present invention. The ESD current clamp device 600 has an ESD detection circuit 602 . In some embodiments, the ESD detection circuit 602 may include a resistor 604 and a capacitor 606 connected to the resistor 604 to form an RC time constant circuit. The ESD detection circuit 602 is connected between a first supply voltage VDD and a second supply voltage VSS. In some embodiments, VDD may be any voltage suitable for core circuitry (not shown) operations. The VSS can be a ground voltage. The ESD detection circuit 602 is the ESD detection circuit 102 of 1 similarly, and therefore the detailed description of the ESD detection circuit 602 is omitted here of the ESD detection circuit 602, and to an output side 616. The control circuit 608 is the control circuit 108 of 1 similar, and therefore the detailed description of the control circuit 608 is omitted here.

In 6 weist die ESD-Stromklemmenvorrichtung 600 einen FET 618 und einen Widerstand 620 auf. Ein Drain-Anschluss des FET 618 kann mit der ESD-Detektionsschaltung 602, der Steuerschaltung 608 und der Versorgungsspannung VDD verbunden werden. Ein Gate-Anschluss des FET 618 kann mit der Ausgangsseite 616 der Steuerschaltung 608 verbunden werden. Ein Source-Anschluss des FET 618 kann mit einer Seite des Widerstands 620 verbunden werden. Die andere Seite des Widerstands 620 kann mit der Versorgungsspannung VSS verbunden werden. Ein Bulk-Anschluss, der in 6 mit der Bezugszahl 622 bezeichnet ist, des FET 618 kann mit der Versorgungsspannung VSS verbunden werden. Im Vergleich zu 1 spielt der Widerstand 620 die Rolle des Impedanz-Elements 120 von 1 zum Erzeugen einer Source-Bulk-Spannung VSB für den FET 618, wodurch der Leckstrom in dem FET 618 unterdrückt wird. Der Widerstand 620 kann jeder Widerstand sein, der einen geeigneten Widerstand bereitstellt, der von der ESD-Stromklemmenvorrichtung 600 benötigt wird.In 6 the ESD current clamping device 600 has a FET 618 and a resistor 620 . A drain of the FET 618 can be connected to the ESD detection circuit 602, the control circuit 608 and the supply voltage VDD. A gate of the FET 618 can be connected to the output side 616 of the control circuit 608 . A source of FET 618 may be connected to one side of resistor 620 . The other side of the resistor 620 can be connected to the supply voltage VSS. A bulk connector that is in 6 denoted by the reference number 622, the FET 618 can be connected to the supply voltage VSS. Compared to 1 the resistor 620 plays the role of the impedance element 120 of FIG 1 for generating a source-bulk voltage VSB for the FET 618, whereby the leakage current in the FET 618 is suppressed. Resistor 620 can be any resistor that provides an appropriate resistance required by ESD current clamp device 600 .

Kommen wir nun zu 7, die ein Ablaufdiagramm ist, das ein Verfahren 700 zum Betreiben einer ESD-Stromklemmenvorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Zum besseren Verständnis der vorliegenden Erfindung wird das Verfahren 700 anhand der Ausführungsformen erörtert, die in den 1 bis 6 gezeigt sind, aber die vorliegende Erfindung ist nicht darauf beschränkt. Wie in 7 gezeigt ist, umfasst das Verfahren 700 bei einigen Ausführungsformen Schritte 710 bis 740.Now let's get to 7 10, which is a flowchart depicting a method 700 of operating an ESD current clamp device in accordance with some embodiments of the present invention. For a better understanding of the present invention, the method 700 is discussed with reference to the embodiments shown in FIGS 1 until 6 are shown, but the present invention is not limited thereto. As in 7 As shown, in some embodiments, method 700 includes steps 710 through 740.

Das Verfahren 700 umfasst einen Schritt 710 zum Schalten eines Impedanz-Elements zwischen einen Source-Anschluss eines FET einer ESD-Stromklemmenvorrichtung und einen Stromversorgungsknoten. Der Stromversorgungsknoten kann eine Masse sein. Das Verfahren 700 umfasst weiterhin einen Schritt 720 zum Verbinden eines Bulk-Anschlusses des FET der ESD-Stromklemmenvorrichtung mit dem Stromversorgungsknoten. Die Schritte 710 und 720 werden durchgeführt, um eine Source-Bulk-Spannung zwischen dem Source-Anschluss und Bulk-Anschluss des FET der ESD-Stromklemmenvorrichtung zu erzeugen. Wie in den 3 bis 6 gezeigt ist, kann das Impedanz-Element zum Beispiel eine Diode, ein Widerstand und/oder ein Induktor sein. Das Impedanz-Element kann auch eine Kombination aus einer Diode, einem Widerstand und/oder einem Induktor sein. 2 zeigt die Vorzüge des Erzeugens der Source-Bulk-Spannung. Die erzeugte Source-Bulk-Spannung bewirkt zum Beispiel einen vergrößerten Verarmungsbereich zwischen der Source und dem Drain des FET der ESD-Stromklemmenvorrichtung, und der vergrößerte Verarmungsbereich erhöht wiederum die Schwellenspannung und unterdrückt dadurch den Leckstrom der ESD-Stromklemmenvorrichtung.The method 700 includes a step 710 of connecting an impedance element between a source of a FET of an ESD current clamp device and a power supply node. The power supply node can be a ground. The method 700 further includes a step 720 of connecting a bulk terminal of the FET of the ESD current clamping device to the power supply node. Steps 710 and 720 are performed to generate a source-bulk voltage between the source and bulk of the FET of the ESD current clamp device. As in the 3 until 6 As shown, the impedance element may be a diode, a resistor, and/or an inductor, for example. The impedance element can also be a combination of a diode, a resistor and/or an inductor. 2 shows the benefits of generating the source-bulk voltage. For example, the generated source-bulk voltage causes an increased depletion region between the source and drain of the FET of the ESD current clamping device, and the increased depletion region in turn increases the threshold voltage and thereby suppresses the leakage current of the ESD current clamping device.

Das Verfahren 700 umfasst weiterhin einen Schritt 730 zum Verbinden einer Ausgangsseite der ESD-Detektionsschaltung der ESD-Stromklemmenvorrichtung mit einer Eingangsseite der Steuerschaltung der ESD-Stromklemmenvorrichtung. Wie in 1 gezeigt ist, kann die ESD-Detektionsschaltung zum Beispiel eine RC-Zeitkonstantenschaltung aufweisen, und die Steuerschaltung kann ein Inverter mit einem PMOS-Transistor und einem NMOS-Transistor sein. Der Schritt 730 wird durchgeführt, um eine RC-Zeitkonstante bereitzustellen, um den Spannungszustand der Eingangsseite des Inverters für eine bestimmte Zeit auf Low oder High zu halten.The method 700 further includes a step 730 of connecting an output side of the ESD detection circuit of the ESD current clamping device to an input side of the control circuit of the ESD current clamping device. As in 1 As shown, the ESD detection circuit may include an RC time constant circuit, for example, and the control circuit may be an inverter having a PMOS transistor and an NMOS transistor. Step 730 is performed to provide an RC time constant to keep the voltage state of the input side of the inverter low or high for a specified time.

Das Verfahren 700 umfasst weiterhin einen Schritt 740 zum Verbinden einer Ausgangsseite der Steuerschaltung der ESD-Stromklemmenvorrichtung mit dem Gate-Anschluss des FET der ESD-Stromklemmenvorrichtung, um den FET ein- oder auszuschalten. Der Schritt 740 wird zum Ein- oder Ausschalten des FET der ESD-Stromklemmenvorrichtung durchgeführt. Durch den niedrigen Spannungszustand an der Eingangsseite des Inverters kann eine hohe Spannung an den Gate-Anschluss des FET der ESD-Stromklemmenvorrichtung ausgegeben werden, wodurch der FET eingeschaltet wird. Der eingeschaltete FET kann den ESD-Impuls an den Stromversorgungsknoten (z. B. Masse) entladen. Hingegen kann durch den hohen Spannungszustand an der Eingangsseite des Inverters eine niedrige Spannung an den Gate-Anschluss des FET der ESD-Stromklemmenvorrichtung ausgegeben werden, wodurch der FET ausgeschaltet wird.The method 700 further includes a step 740 of connecting an output side of the control circuit of the ESD current clamping device to the gate terminal of the FET of the ESD current clamping device to turn the FET on or off. Step 740 is performed to turn on or off the FET of the ESD current clamp device. The low voltage state on the input side of the inverter allows a high voltage to be output to the gate terminal of the FET of the ESD current clamping device, turning the FET on. The turned-on FET can discharge the ESD pulse to the power supply node (e.g. ground). On the other hand, the high voltage state on the input side of the inverter may output a low voltage to the gate of the FET of the ESD current clamp device, thereby turning off the FET.

Kommen wir nun zu 8, die ein Schaltbild ist, das eine beispielhafte ESD-Schutzschaltung 800 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die ESD-Schutzschaltung 800 weist eine erste Schaltung mit einer ESD-Stromklemmenvorrichtung 860 und eine zweite Schaltung mit einer Diode 820 auf.Now let's get to 8th 10, which is a circuit diagram showing an exemplary ESD protection circuit 800 in accordance with some embodiments of the present invention. The ESD protection circuit 800 has a first circuit with an ESD current clamping device 860 and a second circuit with a diode 820 .

Die ESD-Stromklemmenvorrichtung 860 weist eine ESD-Detektionsschaltung 802 auf. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung 802 einen Widerstand 804 und einen Kondensator 806 aufweisen, der mit dem Widerstand 804 zu einer RC-Zeitkonstantenschaltung verbunden ist. Bei einigen Ausführungsformen ist die RC-Zeitkonstantenschaltung nicht auf nur einen Widerstand und nur einen Kondensator beschränkt. Die RC-Zeitkonstantenschaltung kann jede geeignete Anzahl von Kondensatoren oder kapazitiven Vorrichtungen aufweisen. Die RC-Zeitkonstantenschaltung kann außerdem jede Anzahl von Widerständen oder resistiven Vorrichtungen aufweisen.The ESD current clamp device 860 includes an ESD detection circuit 802 . In some embodiments, the ESD detection circuit 802 may include a resistor 804 and a capacitor 806 connected to the resistor 804 to form an RC time constant circuit. In some embodiments, the RC time constant circuit is not limited to just one resistor and just one capacitor. The RC time constant circuit can include any suitable number of capacitors or capacitive devices. The RC time constant circuit can also include any number of resistors or resistive devices.

Die ESD-Stromklemmenvorrichtung 860 weist eine Steuerschaltung 808 auf. Die Steuerschaltung 808 hat eine Eingangsseite 814 und eine Ausgangsseite 816. Bei einigen Ausführungsformen kann die Steuerschaltung 808 ein Inverter mit einem PMOS-Transistor 810 und einem NMOS-Transistor 812 sein. Die Source-Seite des PMOS-Transistors 810 kann mit der Versorgungsspannung VDD verbunden werden. Die Drain-Seite des PMOS-Transistors 810 kann mit der Ausgangsseite 816 des Inverters 808 verbunden werden. Die Source-Seite des NMOS-Transistors 812 kann über die Diode 820 mit der Versorgungsspannung VSS verbunden werden. Die Drain-Seite des NMOS-Transistors 812 kann mit der Ausgangsseite 816 des Inverters 808 verbunden werden. Die Eingangsseite 814 des Inverters 808 kann mit der ESD-Detektionsschaltung 802 verbunden werden.The ESD current clamp device 860 includes a control circuit 808 . The control circuit 808 has an input side 814 and an output side 816. In some embodiments, the control circuit 808 may be an inverter having a PMOS transistor 810 and an NMOS transistor 812. FIG. The source side of the PMOS transistor 810 can be connected to the supply voltage VDD. The drain side of the PMOS transistor 810 can be connected to the output side 816 of the inverter 808 . The source side of the NMOS transistor 812 can be connected via the diode 820 to the supply voltage VSS. The drain side of the NMOS transistor 812 can be connected to the output side 816 of the inverter 808 . The input side 814 of the inverter 808 can be connected to the ESD detection circuit 802 .

Die ESD-Stromklemmenvorrichtung 860 weist einen FET 818 auf. Ein Drain-Anschluss des FET 818 kann mit der ESD-Detektionsschaltung 802, der Steuerschaltung 808 und der Versorgungsspannung VDD verbunden werden. Ein Source-Anschluss des FET 818 kann über die Diode 820 mit der Versorgungsspannung VSS verbunden werden. Ein Gate-Anschluss des FET 818 kann mit der Ausgangsseite 816 der Steuerschaltung 808 verbunden werden. Ein Bulk-Anschluss, der in 8 mit der Bezugszahl 822 bezeichnet ist, des FET 818 kann mit der Versorgungsspannung VSS verbunden werden.The ESD current clamp device 860 includes a FET 818 . A drain of the FET 818 can be connected to the ESD detection circuit 802, the control circuit 808 and the supply voltage VDD. A source terminal of the FET 818 can be connected via the diode 820 to the supply voltage VSS. A gate terminal of the FET 818 can be connected to the output side 816 of the control circuit 808 . A bulk connector that is in 8th denoted by reference numeral 822, of FET 818 may be connected to the supply voltage VSS.

Bei einigen Ausführungsformen kann der FET 818 ein bigFET sein. Der bigFET kann eine NMOS-Vorrichtung (z. B. ein NMOS-Transistor) mit einer großen Kanalbreite zum Senken des ESD-Stroms sein. Der bigFET kann auch eine PMOS-Vorrichtung (z. B. ein PMOS-Transistor) mit einer großen Kanalbreite zum Senken des ESD-Stroms sein.In some embodiments, FET 818 may be a bigFET. The bigFET may be an NMOS device (e.g., an NMOS transistor) with a wide channel width to sink ESD current. The bigFET can also be a PMOS device (e.g., a PMOS transistor) with a large channel width to sink ESD current.

Die Diode 820 ist mit der ESD-Detektionsschaltung 802, der Steuerschaltung 808 und dem Source-Anschluss des FET 818 der ESD-Stromklemmenvorrichtung 860 verbunden. Der Bulk-Anschluss des FET 818 ist mit der Versorgungsspannung VSS verbunden. Der Spannungsabfall, der über der Diode 820 auftritt, erzeugt eine Source-Bulk-Spannung zwischen der Source und dem Bulk des FET 818 der ESD-Stromklemmenvorrichtung 860. Diese Source-Bulk-Spannung bewirkt einen vergrößerten Verarmungsbereich zwischen der Source und dem Drain des FET 818 und erhöht dadurch die Schwellenspannung und unterdrückt den Leckstrom in dem FET 818. Außerdem funktioniert die Diode 820 durch Bereitstellen von Spannungsabfällen auch als eine zweite ESD-Stromklemmenvorrichtung der ESD-Schutzschaltung 800. Die Funktion der Diode 820 lässt sich besser in Verbindung mit 9 verstehen.Diode 820 is connected to ESD detection circuitry 802 , control circuitry 808 , and the source of FET 818 of ESD current clamp device 860 . The bulk of the FET 818 is connected to the VSS supply voltage. The voltage drop that occurs across diode 820 creates a source-bulk voltage between the source and bulk of FET 818 of ESD current clamp device 860. This source-bulk voltage causes an increased depletion region between the source and drain of the FET 818, thereby increasing the threshold voltage and suppressing the leakage current in the FET 818. In addition, the diode 820 also functions as a second ESD current clamping device of the ESD protection circuit 800 by providing voltage drops 9 to understand.

Kommen wir nun zu 9, die ein Schaltbild ist, das eine beispielhafte ESD-Schutzschaltung 900 zeigt. Die ESD-Schutzschaltung 900 weist eine erste ESD-Stromklemmenvorrichtung 900a, eine zweite ESD-Stromklemmenvorrichtung 900b und einen Spannungsteiler 900c auf. Die erste ESD-Stromklemmenvorrichtung 900a weist einen Widerstand 906 und einen Kondensator 908 auf, der mit dem Widerstand 906 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die erste ESD-Stromklemmenvorrichtung 900a weist einen PMOS-Transistor 910 und einen NMOS-Transistor 912 auf, der mit dem PMOS-Transistor 910 zu einem Inverter verbunden ist. Die erste ESD-Stromklemmenvorrichtung 900a weist einen FET 914 auf, der durch eine Ausgangsspannung des Inverters ein- oder ausgeschaltet werden kann.Now let's get to 9 , which is a circuit diagram showing an example ESD protection circuit 900. FIG. The ESD protection circuit 900 comprises a first ESD current clamping device 900a, a second ESD current clamping device 900b and a voltage divider 900c. The first ESD current clamping device 900a includes a resistor 906 and a capacitor 908 connected to the resistor 906 to form an RC time constant circuit. The first ESD current clamping device 900a includes a PMOS transistor 910 and an NMOS transistor 912 connected to the PMOS transistor 910 to form an inverter. The first ESD current clamping device 900a includes a FET 914 that can be turned on or off by an output voltage of the inverter.

Ähnlich wie die erste ESD-Stromklemmenvorrichtung 900a weist die zweite ESD-Stromklemmenvorrichtung 900b einen Widerstand 916 und einen Kondensator 918 auf, der mit dem Widerstand 916 zu einer RC-Zeitkonstantenschaltung verbunden ist. Die zweite ESD-Stromklemmenvorrichtung 900b weist einen PMOS-Transistor 920 und einen NMOS-Transistor 922 auf, der mit dem PMOS-Transistor 920 zu einem Inverter verbunden ist. Die zweite ESD-Stromklemmenvorrichtung 900b weist einen FET 924 auf, der durch die Ausgangsspannung des Inverters ein- oder ausgeschaltet werden kann. Der Spannungsteiler 900c weist einen Widerstand 902 und einen Widerstand 904 auf, die in Reihe geschaltet sind.Similar to the first ESD current clamping device 900a, the second ESD current clamping device 900b includes a resistor 916 and a capacitor 918 connected to the resistor 916 to form an RC time constant circuit. The second ESD current clamping device 900b includes a PMOS transistor 920 and an NMOS transistor 922 connected to the PMOS transistor 920 to form an inverter. The second ESD current clamping device 900b includes a FET 924 that can be turned on or off by the output voltage of the inverter. The voltage divider 900c includes a resistor 902 and a resistor 904 connected in series.

Im Vergleich zu der ESD-Schutzschaltung 900 von 9 kann die ESD-Schutzschaltung 800 von 8 durch Ersetzen der zweiten ESD-Stromklemmenvorrichtung durch die Diode 820 und Weggelassen des Spannungsteilers 900c hergestellt werden. Durch Weggelassen des Spannungsteilers 900c wird ein unnötiger Stromverbrauch durch die Widerstände 902 und 904 vermieden, wodurch ein zusätzlicher Stromverbrauch der ESD-Schutzschaltung 900 vermieden wird. Außerdem wird die ESD-Stromklemmenvorrichtung 860 nur eingeschaltet, wenn elektrostatische Schläge in der Schaltung auftreten. Außerdem kann durch Weggelassen des Spannungsteilers 900c und durch Ersetzen der zweiten ESD-Stromklemmenvorrichtung 900b durch die Diode 820 der ESD-Schutz mit einer kleineren Grundfläche bereitgestellt werden, wodurch die Größe der gesamten Schaltung verringert wird. Wie vorstehend dargelegt worden ist, erzeugt die Diode 820 außerdem eine Spannungsdifferenz zwischen der Source und dem Bulk des FET der ersten ESD-Stromklemmenvorrichtung 900a, wodurch der Leckstrom in der ersten ESD-Schutzschaltung 900 unterdrückt wird.Compared to the ESD protection circuit 900 from 9 can the ESD protection circuit 800 of 8th be made by replacing the second ESD current clamping device with diode 820 and omitting voltage divider 900c. Eliminating the voltage divider 900c avoids unnecessary power consumption by the resistors 902 and 904, thereby avoiding additional power consumption of the ESD protection circuit 900. In addition, the ESD current clamp device 860 is only turned on when electrostatic shocks occur in the circuit. Also, by eliminating the voltage divider 900c and replacing the second ESD current clamp device 900b with the diode 820, the ESD protection can be provided with a smaller footprint, thereby reducing the size of the entire circuit. Also, as stated above, the diode 820 creates a voltage difference between the source and bulk of the FET of the first ESD current clamp device 900a, thereby suppressing the leakage current in the first ESD protection circuit 900. FIG.

Die vorstehend beschriebenen Vorzüge der ESD-Schutzschaltung 800 lassen sich anhand eines speziellen Beispiels besser verstehen. In diesem Beispiel wird unterstellt, dass die erste ESD-Stromklemmenvorrichtung 900a mit einer Spannung von 1,2 V arbeiten kann. Daher kann, wenn die erste ESD-Stromklemmenvorrichtung 900a bei einer Anwendung, die eine Betriebsspannung von 1,8 V erfordert, allein verwendet wird, die erste ESD-Stromklemmenvorrichtung 900a beschädigt werden. Jedoch kann durch Kombinieren mit der in 8 gezeigten Diode 820 die Diode 820 einen Spannungsabfall von 0,7 V bereitstellen, und die ESD-Schutzschaltung 800 kann bei einer Betriebsspannung bis zu 1,9 V arbeiten. Das heißt, die ESD-Schutzschaltung 800 kann in der vorstehenden Anwendung, die eine Betriebsspannung von 1,8 V erfordert, sicher verwendet werden.The benefits of the ESD protection circuit 800 described above can be better understood with a specific example. In this example, it is assumed that the first ESD current clamp device 900a can operate with a voltage of 1.2V. Therefore, if the first ESD current-clamping device 900a is used alone in an application that requires an operating voltage of 1.8V, the first ESD current-clamping device 900a may be damaged. However, by combining with the in 8th In the diode 820 shown, the diode 820 provides a voltage drop of 0.7V, and the ESD protection circuit 800 can operate at an operating voltage up to 1.9V. That is, the ESD protection circuit 800 can be safely used in the above application that requires an operating voltage of 1.8V.

Die ESD-Schutzschaltung 800 von 8 ist lediglich eine beispielhafte Ausführungsform. Bei einigen weiteren Ausführungsformen kann die Diode 820 durch eine Mehrzahl von Dioden ersetzt werden. Bei einigen weiteren Ausführungsformen kann die Diode 820 durch eine Kombination aus einer Diode mit einem Widerstand oder einem Induktor ersetzt werden.The ESD protection circuit 800 from 8th is merely an exemplary embodiment. In some other embodiments, diode 820 may be replaced with a plurality of diodes. In some other embodiments, the diode 820 may be replaced with a combination of a diode with a resistor or an inductor.

Kommen wir nun zu 10, die ein Ablaufdiagramm ist, das ein Verfahren 1000 zum Betreiben einer ESD-Schutzschaltung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Zum besseren Verständnis der vorliegenden Erfindung wird das Verfahren 1000 anhand der Ausführungsformen erörtert, die in 8 gezeigt sind, aber die vorliegende Erfindung ist nicht darauf beschränkt. Wie in 10 gezeigt ist, umfasst das Verfahren 1000 bei einigen Ausführungsformen Schritte 1010 bis 1040.Now let's get to 10 , which is a flowchart depicting a method 1000 for operating 10 shows an ESD protection circuit according to some embodiments of the present invention. For a better understanding of the present invention, the method 1000 is discussed with reference to the embodiments shown in FIG 8th are shown, but the present invention is not limited thereto. As in 10 As shown, in some embodiments, the method 1000 includes steps 1010 through 1040.

Das Verfahren 1000 umfasst einen Schritt 1010 zum Schalten einer zweiten ESD-Schutzschaltung mit einem Impedanz-Element zwischen eine erste ESD-Schutzschaltung und einen Stromversorgungsknoten, sodass das Impedanz-Element mit einem Source-Anschluss eines FET der ersten ESD-Schutzschaltung verbunden wird. Der Stromversorgungsknoten kann eine Masse sein. Das Verfahren 1000 umfasst weiterhin einen Schritt 1020 zum Verbinden eines Bulk-Anschlusses des FET der ESD-Schutzschaltung mit dem Stromversorgungsknoten. Mit den Schritten 1010 und 1020 kann eine Source-Bulk-Spannung für den FET der ESD-Schutzschaltung erzeugt werden. Wie in 8 gezeigt ist, kann das Impedanz-Element zum Beispiel eine Diode sein. Das Auswählen des Impedanz-Elements ist jedoch nicht darauf beschränkt. Bei einigen Ausführungsformen kann das Impedanz-Element eine Mehrzahl von Dioden umfassen Bei einigen Ausführungsformen kann das Impedanz-Element eine Kombination aus einer Diode, einem Widerstand und einem Induktor sein. Die Vorzüge der Schritte 1010 und 1020 sind durch Vergleichen der ESD-Schutzschaltung 800 von 8 mit der ESD-Schutzschaltung 900 von 9, die vorstehend erörtert worden sind, zu erkennen.The method 1000 includes a step 1010 of connecting a second ESD protection circuit having an impedance element between a first ESD protection circuit and a power supply node such that the impedance element is connected to a source terminal of an FET of the first ESD protection circuit. The power supply node can be a ground. The method 1000 further includes a step 1020 of connecting a bulk terminal of the FET of the ESD protection circuit to the power supply node. Steps 1010 and 1020 can generate a source-bulk voltage for the FET of the ESD protection circuit. As in 8th As shown, the impedance element may be a diode, for example. However, selecting the impedance element is not limited to this. In some embodiments, the impedance element may include a plurality of diodes. In some embodiments, the impedance element may be a combination of a diode, a resistor, and an inductor. The benefits of steps 1010 and 1020 can be seen by comparing the ESD protection circuit 800 of FIG 8th with the ESD protection circuit 900 from 9 , discussed above.

Das Verfahren 1000 umfasst weiterhin einen Schritt 1030 zum Verbinden einer Ausgangsseite einer ESD-Detektionsschaltung der ersten ESD-Schutzschaltung mit einer Eingangsseite der Steuerschaltung der ersten ESD-Schutzschaltung. Wie in 8 gezeigt ist, kann die ESD-Detektionsschaltung zum Beispiel eine RC-Zeitkonstantenschaltung aufweisen, und die Steuerschaltung kann ein Inverter mit einem PMOS-Transistor und einem NMOS-Transistor sein. Der Schritt 1030 wird durchgeführt, um eine RC-Zeitkonstante bereitzustellen, um den Spannungszustand der Eingangsseite des Inverters für eine bestimmte Zeit auf Low oder High zu halten.The method 1000 further includes a step 1030 for connecting an output side of an ESD detection circuit of the first ESD protection circuit to an input side of the control circuit of the first ESD protection circuit. As in 8th As shown, the ESD detection circuit may include an RC time constant circuit, for example, and the control circuit may be an inverter having a PMOS transistor and an NMOS transistor. Step 1030 is performed to provide an RC time constant to keep the voltage state of the input side of the inverter low or high for a specified time.

Das Verfahren 1000 umfasst weiterhin einen Schritt 1040 zum Verbinden einer Ausgangsseite der Steuerschaltung der ersten ESD-Schutzschaltung mit dem Gate-Anschluss des FET der ESD-Schutzschaltung, um den FET ein- oder auszuschalten. Der Schritt 1040 wird zum Ein- oder Ausschalten des FET der ersten ESD-Schutzschaltung durchgeführt. Durch den niedrigen Spannungszustand an der Eingangsseite des Inverters kann eine hohe Spannung an das Gate des FET ausgegeben werden, wodurch der FET eingeschaltet wird. Der eingeschaltete FET kann den ESD-Impuls an den Stromversorgungsknoten (z. B. Masse) entladen. Hingegen kann durch den hohen Spannungszustand an der Eingangsseite des Inverters eine niedrige Spannung an das Gate des FET ausgegeben werden, wodurch der FET ausgeschaltet wird.The method 1000 further includes a step 1040 of connecting an output side of the control circuit of the first ESD protection circuit to the gate terminal of the FET of the ESD protection circuit to turn the FET on or off. Step 1040 is performed to turn on or off the FET of the first ESD protection circuit. The low voltage state on the input side of the inverter allows a high voltage to be output to the gate of the FET, turning the FET on. The turned-on FET can discharge the ESD pulse to the power supply node (e.g. ground). Conversely, the high voltage state on the input side of the inverter can output a low voltage to the gate of the FET, turning the FET off.

Kommen wir nun zu 11, die ein Ablaufdiagramm ist, das ein Verfahren 1100 zum Betreiben einer ESD-Schutzschaltung gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Zum besseren Verständnis der vorliegenden Erfindung wird das Verfahren 1100 anhand der Ausführungsformen erörtert, die in den 1 bis 10 gezeigt sind, aber die vorliegende Erfindung ist nicht darauf beschränkt. Wie in 11 gezeigt ist, umfasst das Verfahren 1100 bei einigen Ausführungsformen Schritte 1110 bis 1140.Now let's get to 11 12, which is a flowchart depicting a method 1100 for operating an ESD protection circuit in accordance with some embodiments of the present invention. For a better understanding of the present invention, the method 1100 is discussed with reference to the embodiments shown in FIGS 1 until 10 are shown, but the present invention is not limited thereto. As in 11 As shown, in some embodiments, method 1100 includes steps 1110 through 1140.

Das Verfahren 1100 umfasst einen Schritt 1110 zum Bereitstellen einer ersten Versorgungsspannung für einen ersten Knoten einer ESD-Detektionsschaltung einer ESD-Schutzschaltung und einer zweiten Versorgungsspannung für einen zweiten Knoten der ESD-Detektionsschaltung der ESD-Schutzschaltung. Wie in 1 gezeigt ist, wird zum Beispiel die erste Versorgungsspannung VDD für einen Knoten 124 der ESD-Detektionsschaltung 102 der ESD-Stromklemmenvorrichtung 100 bereitgestellt, und die zweite Versorgungsspannung VSS wird für einen Knoten 126 der ESD-Detektionsschaltung 102 der ESD-Stromklemmenvorrichtung 100 bereitgestellt. Bei einigen Ausführungsformen kann die VDD jede Spannung sein, die für Operationen einer Kernschaltung, wie etwa der Kernschaltung 160 von 1, geeignet ist. Die VSS kann eine Erdspannung sein. Bei einigen Ausführungsformen kann die ESD-Detektionsschaltung eine RC-Zeitkonstantenschaltung mit einem Widerstand und einem Kondensator sein, wie etwa die ESD-Detektionsschaltung 102 von 1. Die RC-Zeitkonstantenschaltung ist jedoch nicht auf nur einen Widerstand und nur einen Kondensator beschränkt, die in der Figur gezeigt sind. Die RC-Zeitkonstantenschaltung kann jede geeignete Anzahl von Kondensatoren oder kapazitiven Vorrichtungen aufweisen. Die RC-Zeitkonstantenschaltung kann außerdem jede geeignete Anzahl von Widerständen oder resistiven Vorrichtungen aufweisen.The method 1100 includes a step 1110 for providing a first supply voltage for a first node of an ESD detection circuit of an ESD protection circuit and a second supply voltage for a second node of the ESD detection circuit of the ESD protection circuit. As in 1 As shown, for example, the first supply voltage VDD is provided to a node 124 of the ESD detection circuit 102 of the ESD current clamp device 100 and the second supply voltage VSS is provided to a node 126 of the ESD detection circuit 102 of the ESD current clamp device 100 . In some embodiments, VDD may be any voltage required for operations of a core circuit, such as core circuit 160 of FIG 1 , suitable is. The VSS can be a ground voltage. In some embodiments, the ESD detection circuit may be an RC time constant circuit with a resistor and a capacitor, such as the ESD detection circuit 102 of FIG 1 . However, the RC time constant circuit is not limited to only one resistor and only one capacitor shown in the figure. The RC time constant circuit can include any suitable number of capacitors or capacitive devices. The RC time constant circuit can also include any suitable number of resistors or resistive devices.

Das Verfahren 1100 umfasst einen Schritt 1120 zum Ausgeben einer Spannung von der ESD-Detektionsschaltung an einen Eingangsknoten einer Steuerschaltung der ESD-Schutzschaltung. Da, wie zum Beispiel in 1 gezeigt ist, während des normalen Betriebs ohne einen ESD-Impuls kein wesentlicher Strom zu oder von dem Kondensator 106 der ESD-Detektionsschaltung 102 fließt, wird eine hohe Spannung von der ESD-Detektionsschaltung 102 an den Eingangsknoten 114 der Steuerschaltung 108 der ESD-Stromklemmenvorrichtung 100 ausgegeben. Hingegen wird während eines ESD-Ereignisses eine niedrige Spannung von der ESD-Detektionsschaltung 102 an den Eingangsknoten 114 der Steuerschaltung 108 der ESD-Stromklemmenvorrichtung 100 ausgegeben. Die Steuerschaltung der ESD-Schutzschaltung kann eine Inverterschaltung, wie etwa der Inverter 108 von 1, sein.The method 1100 includes a step 1120 for outputting a voltage from the ESD detection circuit to an input node of a control circuit of the ESD protection circuit. There, as for example in 1 As shown, during normal operation without an ESD pulse, no significant current flows to or from the capacitor 106 of the ESD detection circuit 102, a high Voltage output from the ESD detection circuit 102 to the input node 114 of the control circuit 108 of the ESD current clamp device 100 . On the other hand, during an ESD event, a low voltage is output from the ESD detection circuit 102 to the input node 114 of the control circuit 108 of the ESD current clamping device 100 . The control circuitry of the ESD protection circuit may be an inverter circuit, such as inverter 108 of FIG 1 , be.

Das Verfahren 1100 umfasst weiterhin einen Schritt 1130 zum Aus- oder Einschalten des FET der ESD-Schutzschaltung. Wie zum Beispiel in 1 gezeigt ist, ist während des normalen Betriebs ohne einen ESD-Impuls der Spannungszustand an der Eingangsseite 114 des Inverters 108 High, und von dem Inverter 108 wird eine niedrige Spannung über die Ausgangsseite 116 an den Gate-Anschluss des FET 118 ausgegeben, sodass der FET 118 ausgeschaltet wird. Da der FET 118 ausgeschaltet wird, kann die Versorgungsspannung VDD wie gewünscht für die Kernschaltung 160 für Operationen bereitgestellt werden. Hingegen ist während eines ESD-Ereignisses der Spannungszustand der Eingangsseite 114 des Inverters 108 Low, und von dem Inverter 108 wird eine hohe Spannung über die Ausgangsseite 116 an den Gate-Anschluss des FET 118 ausgegeben, sodass der FET 118 eingeschaltet wird. Wenn ein ESD-Impuls in der Kernschaltung 160 auftritt, kann der eingeschaltete FET 118 den ESD-Impuls an die Versorgungsspannung VSS (z. B. Masse) entladen.The method 1100 further includes a step 1130 of turning off or on the FET of the ESD protection circuit. Like for example in 1 As shown, during normal operation without an ESD pulse, the voltage state at the input side 114 of the inverter 108 is high, and a low voltage is output from the inverter 108 through the output side 116 to the gate terminal of the FET 118, so that the FET 118 is switched off. Since the FET 118 is turned off, the supply voltage VDD can be provided to the core circuit 160 for operations as desired. On the other hand, during an ESD event, the voltage state of the input side 114 of the inverter 108 is low, and a high voltage is output from the inverter 108 via the output side 116 to the gate terminal of the FET 118, so that the FET 118 is turned on. When an ESD pulse occurs in the core circuit 160, the turned-on FET 118 can discharge the ESD pulse to the supply voltage VSS (e.g., ground).

Das Verfahren 1100 umfasst weiterhin einen Schritt 1140 zum Bereitstellen der zweiten Versorgungsspannung für einen Bulk-Anschluss des FET und für einen Anschluss eines Impedanz-Elements des FET. Wie zum Beispiel in 1 gezeigt ist, wird die Versorgungsspannung VSS für den Bulk-Anschluss 122 des FET 118 bereitgestellt. Die Versorgungsspannung VSS wird auch für einen Anschluss des Impedanz-Elements 120 bereitgestellt. Da das Impedanz-Element 120 zwischen dem Source-Anschluss des FET 118 und der Versorgungsspannung VSS angeordnet ist, tritt ein Spannungsabfall über dem Impedanz-Element 120 auf. Andererseits ist der Bulk des FET 118 mit der Versorgungsspannung VSS ohne ein Impedanz-Element verbunden. Der Spannungsabfall über dem Impedanz-Element 120 erzeugt eine von null verschiedene Source-Bulk-Spannung. Diese Source-Bulk-Spannung VSB induziert den Body-Effekt in dem FET 118, wodurch der Leckstrom in dem FET 118 unterdrückt wird.The method 1100 further includes a step 1140 for providing the second supply voltage for a bulk connection of the FET and for a connection of an impedance element of the FET. Like for example in 1 As shown, the supply voltage VSS is provided to bulk terminal 122 of FET 118 . The supply voltage VSS is also provided for a connection of the impedance element 120 . Since the impedance element 120 is placed between the source of the FET 118 and the supply voltage VSS, a voltage drop across the impedance element 120 occurs. On the other hand, the bulk of the FET 118 is connected to the supply voltage VSS without an impedance element. The voltage drop across the impedance element 120 creates a non-zero source-bulk voltage. This source-bulk voltage VSB induces the body effect in the FET 118, thereby suppressing the leakage current in the FET 118.

In den vorstehenden Erläuterungen werden beispielhafte Schritte verwendet, die nicht unbedingt in der dargestellten Reihenfolge ausgeführt werden müssen. Gegebenenfalls können Schritte hinzugefügt, ersetzt, umgeordnet und/oder weggelassen werden, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.The foregoing uses example steps that do not necessarily need to be performed in the order presented. If desired, steps may be added, substituted, rearranged, and/or omitted without departing from the spirit and scope of the present invention.

Bei einigen Ausführungsformen wird eine ESD-Stromklemmenvorrichtung offenbart. Die ESD-Stromklemmenvorrichtung weist Folgendes auf: eine ESD-Detektionsschaltung; eine Steuerschaltung, die mit der ESD-Detektionsschaltung verbunden ist; einen Feldeffekttransistor (FET), der mit der Steuerschaltung verbunden ist; und ein Impedanz-Element, das mit dem FET verbunden ist. Der FET weist Folgendes auf: einen Drain-Anschluss, der mit einem ersten Stromversorgungsknoten verbunden ist; einen Gate-Anschluss, der mit einer Ausgangsseite der Steuerschaltung verbunden ist; einen Source-Anschluss, der über das Impedanz-Element mit einem zweiten Stromversorgungsknoten verbunden ist; und einen Bulk-Anschluss, der mit dem zweiten Stromversorgungsknoten verbunden ist.In some embodiments, an ESD current clamp device is disclosed. The ESD current clamp device includes: an ESD detection circuit; a control circuit connected to the ESD detection circuit; a field effect transistor (FET) connected to the control circuit; and an impedance element connected to the FET. The FET includes: a drain connected to a first power supply node; a gate terminal connected to an output side of the control circuit; a source connected to a second power supply node via the impedance element; and a bulk port connected to the second power supply node.

Bei einigen Ausführungsformen wird eine ESD-Schutzschaltung offenbart. Die ESD-Schutzschaltung weist eine erste Schutzschaltung mit einer ESD-Stromklemmenvorrichtung; und eine zweite Schutzschaltung mit einem Impedanz-Element auf, das mit der ESD-Stromklemmenvorrichtung der ersten Schutzschaltung verbunden ist. Die ESD-Stromklemmenvorrichtung der ersten Schutzschaltung weist Folgendes auf: eine ESD-Detektionsschaltung; eine Steuerschaltung, die mit der ESD-Detektionsschaltung verbunden ist; und einen FET, der zwischen einen ersten Stromversorgungsknoten und einen zweiten Stromversorgungsknoten geschaltet ist. Der FET weist Folgendes auf: einen Drain-Anschluss, der mit dem ersten Stromversorgungsknoten verbunden ist; einen Gate-Anschluss, der mit einer Ausgangsseite der Steuerschaltung verbunden ist; einen Source-Anschluss, der über das Impedanz-Element der zweiten Schutzschaltung mit dem zweiten Stromversorgungsknoten verbunden ist; und einen Bulk-Anschluss, der mit dem zweiten Stromversorgungsknoten verbunden ist.In some embodiments, an ESD protection circuit is disclosed. The ESD protection circuit includes a first protection circuit having an ESD current clamp device; and a second protection circuit having an impedance element connected to the ESD current clamping device of the first protection circuit. The ESD current clamping device of the first protection circuit includes: an ESD detection circuit; a control circuit connected to the ESD detection circuit; and a FET connected between a first power supply node and a second power supply node. The FET has: a drain connected to the first power supply node; a gate terminal connected to an output side of the control circuit; a source connected to the second power supply node via the impedance element of the second protection circuit; and a bulk port connected to the second power supply node.

Bei einigen Ausführungsformen wird außerdem ein Verfahren zum Betreiben einer ESD-Schutzschaltung offenbart, die einen FET aufweist, der zwischen einen ersten Stromversorgungsknoten und einen zweiten Stromversorgungsknoten geschaltet ist. Das Verfahren umfasst Folgendes: Erzeugen einer Source-Bulk-Spannung zwischen einem Source-Anschluss und einem Bulk-Anschluss des FET; und Bereitstellen eines Spannungszustands für einen Gate-Anschluss des FET zum Ein- oder Ausschalten des FET.In some embodiments, a method of operating an ESD protection circuit including an FET coupled between a first power supply node and a second power supply node is also disclosed. The method includes: generating a source-bulk voltage between a source and a bulk of the FET; and providing a voltage state to a gate terminal of the FET to turn the FET on or off.

Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.The foregoing has described features of various embodiments so that those skilled in the art may better understand aspects of the present invention. Experts should be clear be that they can readily use the present invention as a basis for designing or modifying other methods and structures to achieve the same ends and/or obtain the same benefits as the embodiments presented herein. It should also be appreciated by those skilled in the art that such equivalent constructions do not depart from the spirit and scope of the present invention and that they can make various changes, substitutions and modifications therein without departing from the spirit and scope of the present invention.

Claims (20)

ESD-Stromklemmenvorrichtung mit: einer ESD-Detektionsschaltung; einer Steuerschaltung, die mit der ESD-Detektionsschaltung verbunden ist; einem FET, der mit der Steuerschaltung verbunden ist; und einem Impedanz-Element, das mit dem FET verbunden ist, wobei der FET Folgendes aufweist: einen Drain-Anschluss, der mit einem ersten Stromversorgungsknoten verbunden ist, einen Gate-Anschluss, der mit einer Ausgangsseite der Steuerschaltung verbunden ist, einen Source-Anschluss, der über das Impedanz-Element mit einem zweiten Stromversorgungsknoten verbunden ist, und einen Bulk-Anschluss, der mit dem zweiten Stromversorgungsknoten verbunden ist.ESD current clamp device with: an ESD detection circuit; a control circuit connected to the ESD detection circuit; a FET connected to the control circuit; and an impedance element connected to the FET, the FET having: a drain connected to a first power supply node, a gate terminal connected to an output side of the control circuit, a source terminal connected to a second power supply node via the impedance element, and a bulk port connected to the second power supply node. ESD-Stromklemmenvorrichtung nach Anspruch 1, wobei der zweite Stromversorgungsknoten eine Masse ist.ESD current clamp device claim 1 , where the second power supply node is a ground. ESD-Stromklemmenvorrichtung nach Anspruch 1 oder 2, wobei die ESD-Detektionsschaltung einen Widerstand und eine kapazitive Vorrichtung aufweist, die eine Widerstands-Kapazitäts-Schaltung bilden.ESD current clamp device claim 1 or 2 , wherein the ESD detection circuit comprises a resistance and a capacitive device forming a resistance-capacitance circuit. ESD-Stromklemmenvorrichtung nach einem der vorhergehenden Ansprüche, wobei die Steuerschaltung einen PMOS-Transistor und einen NMOS-Transistor aufweist, die einen Inverter bilden.ESD current clamping device according to any one of the preceding claims, wherein the control circuit comprises a PMOS transistor and an NMOS transistor forming an inverter. ESD-Stromklemmenvorrichtung nach einem der vorhergehenden Ansprüche, wobei das Impedanz-Element eine Diode, einen Widerstand und/oder einen Induktor aufweist.ESD current clamping device according to any one of the preceding claims, wherein the impedance element comprises a diode, a resistor and/or an inductor. ESD-Stromklemmenvorrichtung nach einem der vorhergehenden Ansprüche, wobei das Impedanz-Element eine Diode und einen Widerstand aufweist, die in Reihe geschaltet sind.ESD current clamping device according to any one of the preceding claims, wherein the impedance element comprises a diode and a resistor connected in series. ESD-Stromklemmenvorrichtung nach einem der vorhergehenden Ansprüche, wobei das Impedanz-Element eine Diode und einen Induktor aufweist, die in Reihe geschaltet sind.ESD current clamping device according to any one of the preceding claims, wherein the impedance element comprises a diode and an inductor connected in series. ESD-Schutzschaltung mit: einer ersten Schutzschaltung, die eine ESD-Stromklemmenvorrichtung aufweist; und einer zweiten Schutzschaltung, die ein Impedanz-Element aufweist, das mit der ESD-Stromklemmenvorrichtung der ersten Schutzschaltung verbunden ist, wobei die ESD-Stromklemmenvorrichtung der ersten Schutzschaltung Folgendes aufweist: eine ESD-Detektionsschaltung, eine Steuerschaltung, die mit der ESD-Detektionsschaltung verbunden ist, und einen FET, der zwischen einen ersten Stromversorgungsknoten und einen zweiten Stromversorgungsknoten geschaltet ist, wobei der FET Folgendes aufweist: einen Drain-Anschluss, der mit dem ersten Stromversorgungsknoten verbunden ist, einen Gate-Anschluss, der mit einer Ausgangsseite der Steuerschaltung verbunden ist, einen Source-Anschluss, der über das Impedanz-Element der zweiten Schutzschaltung mit dem zweiten Stromversorgungsknoten verbunden ist, und einen Bulk-Anschluss, der mit dem zweiten Stromversorgungsknoten verbunden ist.ESD protection circuit with: a first protection circuit including an ESD current clamp device; and a second protection circuit having an impedance element connected to the ESD current clamping device of the first protection circuit, the ESD current clamping device of the first protection circuit comprising: an ESD detection circuit, a control circuit connected to the ESD detection circuit, and a FET connected between a first power supply node and a second power supply node, the FET having: a drain connected to the first power supply node, a gate terminal connected to an output side of the control circuit, a source terminal connected to the second power supply node via the impedance element of the second protection circuit, and a bulk port connected to the second power supply node. ESD-Schutzschaltung nach Anspruch 8, wobei der zweite Stromversorgungsknoten eine Masse ist.ESD protection circuit claim 8 , where the second power supply node is a ground. ESD-Schutzschaltung nach Anspruch 8 oder 9, wobei die ESD-Detektionsschaltung einen Widerstand und eine kapazitive Vorrichtung aufweist, die eine Widerstands-Kapazitäts-Schaltung bilden.ESD protection circuit claim 8 or 9 , wherein the ESD detection circuit comprises a resistance and a capacitive device forming a resistance-capacitance circuit. ESD-Schutzschaltung nach einem der Ansprüche 8 bis 10, wobei die Steuerschaltung einen PMOS-Transistor und einen NMOS-Transistor aufweist, die einen Inverter bilden.ESD protection circuit according to one of Claims 8 until 10 , wherein the control circuit comprises a PMOS transistor and an NMOS transistor forming an inverter. ESD-Schutzschaltung nach einem der Ansprüche 8 bis 11, wobei das Impedanz-Element eine Diode, einen Widerstand und/oder einen Induktor aufweist.ESD protection circuit according to one of Claims 8 until 11 , wherein the impedance element comprises a diode, a resistor and/or an inductor. ESD-Schutzschaltung nach einem der Ansprüche 8 bis 12, wobei das Impedanz-Element eine Kombination aus einer Diode, einem Widerstand und einem Induktor aufweist.ESD protection circuit according to one of Claims 8 until 12 , wherein the impedance element comprises a combination of a diode, a resistor and an inductor. ESD-Schutzschaltung nach einem der Ansprüche 8 bis 13, wobei das Impedanz-Element weiterhin mit der ESD-Detektionsschaltung und der Steuerschaltung verbunden ist.ESD protection circuit according to one of Claims 8 until 13 , wherein the impedance element is further connected to the ESD detection circuit and the control circuit. Verfahren zum Betreiben einer ESD-Schutzschaltung, wobei die ESD-Schutzschaltung eine ESD-Detektionsschaltung, eine Steuerschaltung und einen FET aufweist, mit den folgenden Schritten: Bereitstellen einer ersten Versorgungsspannung für einen ersten Knoten der ESD-Detektionsschaltung der ESD-Schutzschaltung und einer zweiten Versorgungsspannung für einen zweiten Knoten der ESD-Detektionsschaltung; Ausgeben einer Spannung von der ESD-Detektionsschaltung an einen Eingangsknoten der Steuerschaltung der ESD-Schutzschaltung; Ein- oder Ausschalten des FET der ESD-Schutzschaltung; und Bereitstellen der zweiten Versorgungsspannung für einen Bulk-Anschluss des FET und für einen Anschluss eines Impedanz-Elements, das mit dem FET verbunden ist.Method for operating an ESD protection circuit, the ESD protection circuit having an ESD detection circuit, a control circuit and an FET, with the following steps: providing a first supply voltage for a first node of the ESD detection circuit of the ESD protection circuit and a second supply voltage for a second node of the ESD detection circuit; outputting a voltage from the ESD detection circuit to an input node of the control circuit of the ESD protection circuit; Turning on or off the FET of the ESD protection circuit; and providing the second supply voltage to a bulk terminal of the FET and to a terminal of an impedance element connected to the FET. Verfahren nach Anspruch 15, wobei ein Drain-Anschluss des FET mit dem ersten Stromversorgungsknoten verbunden wird und ein Source-Anschluss des FET über das Impedanz-Element mit der zweiten Versorgungsspannung verbunden wird.procedure after claim 15 wherein a drain of the FET is connected to the first power supply node and a source of the FET is connected to the second power supply via the impedance element. Verfahren nach Anspruch 15 oder 16, wobei die zweite Versorgungsspannung eine Erdspannung ist.procedure after claim 15 or 16 , wherein the second supply voltage is a ground voltage. Verfahren nach einem der Ansprüche 15 bis 17, wobei die ESD-Detektionsschaltung einen Widerstand und einen Kondensator aufweist, die eine Widerstands-Kapazitäts-Schaltung bilden, und die erste Versorgungsspannung für eine Widerstandseite der ESD-Detektionsschaltung bereitgestellt wird und die zweite Versorgungsspannung für eine Kondensatorseite der ESD-Detektionsschaltung bereitgestellt wird.Procedure according to one of Claims 15 until 17 , wherein the ESD detection circuit comprises a resistor and a capacitor forming a resistance-capacitance circuit, and the first supply voltage is provided for a resistance side of the ESD detection circuit and the second supply voltage is provided for a capacitor side of the ESD detection circuit. Verfahren nach einem der Ansprüche 15 bis 18, wobei die Steuerschaltung einen PMOS-Transistor und einen NMOS-Transistor aufweist, die einen Inverter bilden, und das Verfahren weiterhin Folgendes umfasst: Bereitstellen der ersten Versorgungsspannung für einen Source-Anschluss des PMOS-Transistors; und Bereitstellen der zweiten Versorgungsspannung für einen Source-Anschluss des NMOS-Transistors.Procedure according to one of Claims 15 until 18 wherein the control circuit comprises a PMOS transistor and an NMOS transistor forming an inverter, and the method further comprises: providing the first supply voltage to a source terminal of the PMOS transistor; and providing the second supply voltage for a source connection of the NMOS transistor. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Ein- und Ausschalten des FET der ESD-Schutzschaltung mit Ausgangsspannungen gesteuert wird, die von der Steuerschaltung der ESD-Schutzschaltung ausgegeben werden.Procedure according to one of Claims 15 until 19 , wherein the turning on and off of the FET of the ESD protection circuit is controlled with output voltages that are output from the control circuit of the ESD protection circuit.
DE102021120230.2A 2021-04-30 2021-08-04 CURRENT CLAMP Pending DE102021120230A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163182695P 2021-04-30 2021-04-30
US63/182,695 2021-04-30
US17/367,867 US20220149020A1 (en) 2020-11-10 2021-07-06 Package structure, semiconductor device and manufacturing method thereof
US17/367,867 2021-07-06

Publications (1)

Publication Number Publication Date
DE102021120230A1 true DE102021120230A1 (en) 2022-11-03

Family

ID=83601173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021120230.2A Pending DE102021120230A1 (en) 2021-04-30 2021-08-04 CURRENT CLAMP

Country Status (1)

Country Link
DE (1) DE102021120230A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912109B1 (en) 2000-06-26 2005-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power-rail ESD clamp circuits with well-triggered PMOS
US20130099297A1 (en) 2011-10-20 2013-04-25 Macronix International Co., Ltd. Electrostatic discharge protection device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912109B1 (en) 2000-06-26 2005-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power-rail ESD clamp circuits with well-triggered PMOS
US20130099297A1 (en) 2011-10-20 2013-04-25 Macronix International Co., Ltd. Electrostatic discharge protection device

Similar Documents

Publication Publication Date Title
DE102014118167B4 (en) Analog switches and methods of controlling analog switches
DE2119764A1 (en) Circuit arrangement for generating a reference voltage and determining a voltage level
DE4037206A1 (en) SOURCE VOLTAGE CONTROL CIRCUIT
DE19525237A1 (en) A level shifter circuit
DE2323478A1 (en) DATA TRANSFER ARRANGEMENT
DE3805811C2 (en)
DE4017617C2 (en) Voltage generating circuit with low power consumption and stable output voltage with a small circuit area
DE2254618A1 (en) CIRCUIT ARRANGEMENT FOR REFERENCE VOLTAGE GENERATION
DE1613860B2 (en) OVERVOLTAGE PROTECTION DEVICE FOR CIRCUIT ARRANGEMENT CONNECTED TO A LINE TO BE MONITORED
DE1283891B (en) Electronic circuit arrangement for switching a useful signal transmission on and off
DE102015106383A1 (en) Amplifier input stage and amplifier
DE4334513C1 (en) CMOS circuit having increased voltage rating
DE102013106744A1 (en) Voltage control circuit
DE102021101690A1 (en) METHOD OF PROTECTING A CIRCUIT, ELECTROSTATIC DISCHARGE CIRCUIT AND INTEGRATED CIRCUIT
DE3842288A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING A CONSTANT REFERENCE VOLTAGE
DE10026622A1 (en) Drive circuit for transistors in high voltage integrated circuit, has protection module connected to signal lines, that prevents logical circuit from changing the logic signal, if voltage of both signal lines are varied in transition
DE2740763A1 (en) INTEGRATED POWER SUPPLY CIRCUIT
DE102014111900B4 (en) oscillator circuit
DE10322246A1 (en) Internal voltage control device for power supply with two circuits to generate two reference voltages for internal power supply
DE102021100323A1 (en) Circuits and methods for reducing distortion in an amplifier
DE102021120230A1 (en) CURRENT CLAMP
DE102013206452B4 (en) ESD protection device with tunable withstand voltage for a high voltage programming pad
DE3817134A1 (en) FIELD EFFECT TRANSISTOR LOGIC CIRCUIT
DE1083579B (en) Logical switching element
DE102015102986B4 (en) Circuits with floating bias

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication