DE102021100986A1 - Erweiterte dichtungsringstruktur beim wafer-stapeln - Google Patents

Erweiterte dichtungsringstruktur beim wafer-stapeln Download PDF

Info

Publication number
DE102021100986A1
DE102021100986A1 DE102021100986.3A DE102021100986A DE102021100986A1 DE 102021100986 A1 DE102021100986 A1 DE 102021100986A1 DE 102021100986 A DE102021100986 A DE 102021100986A DE 102021100986 A1 DE102021100986 A1 DE 102021100986A1
Authority
DE
Germany
Prior art keywords
die
wafer
gasket
sealing ring
seal ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021100986.3A
Other languages
English (en)
Inventor
Shih-Hsorng Shen
Kuan-Hsien LEE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021100986A1 publication Critical patent/DE102021100986A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951Function
    • H01L2224/09515Bonding areas having different functions
    • H01L2224/09517Bonding areas having different functions including bonding areas providing primarily mechanical support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • H01L2224/29013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29034Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053Bonding environment
    • H01L2224/80095Temperature settings
    • H01L2224/80096Transient conditions
    • H01L2224/80097Heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/80201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80357Bonding interfaces of the bonding area being flush with the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80801Soldering or alloying
    • H01L2224/8082Diffusion bonding
    • H01L2224/8083Solid-solid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909Post-treatment of the bonding area
    • H01L2224/80948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Bei Ausführungsformen wird ein Wafer-auf-Wafer-Bonden verwendet, wobei jeder Wafer eine Dichtungsringstruktur um Die-Bereiche aufweist, die in dem Wafer definiert sind. Bei Ausführungsformen wird ein weiterer Dichtungsring bereitgestellt, der sich über eine Grenzfläche zwischen den Wafern erstreckt. Bei Ausführungsformen können die vorhandenen Dichtungsringe der Wafer erweitert werden, eine erweiterte Dichtungsringstruktur kann getrennt von den vorhandenen Dichtungsringen der Wafer bereitgestellt werden, oder beides kann kombiniert werden.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 30. Juli 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/058.623 , die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Bei der Wafer-Wafer-Bondtechnologie sind verschiedene Verfahren entwickelt worden, um zwei Package-Komponenten (wie etwa Wafer) aneinanderzubonden. Die verfügbaren Bondverfahren sind Schmelzbonden, eutektisches Bonden, Metall-Metall-Direktbonden, Hybridbonden und dergleichen. Beim Schmelzbonden wird eine Oxid-Oberfläche eines Wafers an eine Oxid- oder eine Silizium-Oberfläche eines anderen Wafers gebondet. Beim eutektischen Bonden werden zwei eutektische Materialien gemeinsam platziert und mit einem hohen Druck und einer hohen Temperatur aufgebracht. Dadurch werden die eutektischen Materialien zum Schmelzen gebracht. Wenn sich die eutektischen Materialien verfestigen, werden die Wafer aneinandergebondet. Beim Metall-Metall-Direktbonden werden zwei Metallpads bei einer erhöhten Temperatur gegeneinander gepresst, und eine Zwischendiffusion der Metallpads bewirkt ein Bonden der Metallpads. Beim Hybridbonden werden Metallpads von zwei Wafern durch Metall-Metall-Direktbonden aneinandergebondet, wobei eine Oxid-Oberfläche eines der beiden Wafer an eine Oxid- oder Silizium-Oberfläche des anderen Wafers gebondet wird.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 zeigt eine schematische Draufsicht eines Wafers gemäß einigen Ausführungsformen.
    • Die 2 bis 7 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung gemäß einigen Ausführungsformen.
    • Die 8 bis 12 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung mit einer Dichtungsringerweiterungs-Durchkontaktierung gemäß einigen Ausführungsformen.
    • 13 zeigt eine schematische Draufsicht eines Wafers gemäß einigen Ausführungsformen.
    • 14 zeigt eine Schnittansicht eines Wafers gemäß einigen Ausführungsformen.
    • Die 15 bis 19 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung durch einen Waferstapel und ein Vorrichtungs-Package gemäß einigen Ausführungsformen.
    • 20 zeigt eine Schnittansicht eines Wafers gemäß einigen Ausführungsformen.
    • Die 21 bis 25 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung durch einen Waferstapel und ein Vorrichtungs-Package gemäß einigen Ausführungsformen.
    • Die 26 bis 34 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung durch einen Waferstapel und ein Vorrichtungs-Package gemäß einigen Ausführungsformen.
    • Die 35 bis 40 zeigen verschiedene Darstellungen von Zwischenstufen beim Herstellen einer Dichtungsringerweiterung durch einen Waferstapel und ein Vorrichtungs-Package gemäß einigen Ausführungsformen.
    • Die 41 bis 47 zeigen verschiedene Darstellungen von Dichtungsringerweiterungen durch einen Waferstapel und ein Vorrichtungs-Package gemäß einigen Ausführungsformen.
    • 48 zeigt ein Vorrichtungs-Package, das in unterschiedlichen Vorrichtungskonfigurationen integriert ist, gemäß einigen Ausführungsformen.
    • 49 zeigt ein Vorrichtungs-Package, das in unterschiedlichen Vorrichtungskonfigurationen integriert ist, gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Ausführungsformen der vorliegenden Erfindung stellen vorteilhaft eine erweiterte oder verlängerte Dichtungsringstruktur für ein Waferebene-Package bereit. Dichtungsringstrukturen werden um Die-Bereiche verwendet, um eine mechanische Spannung zu erhöhen und eine Dichtung gegen ein Eindringen von Feuchte bereitzustellen. Wenn in einem Wafer-auf-Wafer-Prozess ein Wafer an einen anderen Wafer gebondet wird und die Dies von den Wafern getrennt werden, kann es zu einem Aussplittern an der Die-Grenzfläche kommen. Das Aussplittern kann sich entlang der Grenzfläche ausbreiten, und Bondpads können freigelegt werden, sodass Feuchte eindringen kann. Die Feuchte kann einen Anstieg des ohmschen Widerstands quer über die Bondgrenzfläche verursachen und kann dazu führen, dass Dies aussortiert werden müssen oder ausfallen. Um dieses Problem anzugehen, wird bei Ausführungsformen der vorliegenden Erfindung eine erweiterte Dichtungsringstruktur genutzt, um die Dichtungsringstruktur nach oben durch die Bondgrenzfläche zu führen, sodass eine Dichtungsringverbindung zwischen den zwei Wafern entsteht und die Bondgrenzfläche zwischen den zwei Wafern überbrückt wird. Der erweiterte Dichtungsring erhöht die mechanische Spannung für die Bondgrenzfläche und wirkt dem Eindringen von Feuchte zu Waferebene-Bondstellen entgegen. Die erweiterte Dichtungsringstruktur kann mit einem Metall-Metall-Bondprozess, einem Lötkontakthügel-Prozess oder einem Silizium-Durchkontaktierungsprozess hergestellt werden.
  • 1 zeigt eine schematische Draufsicht eines Wafers 100 gemäß einigen Ausführungsformen. Der Wafer 100 weist Dies 112, angrenzende Vereinzelungslinien oder Ritzgräben 114 und angrenzende Vereinzelungslinien oder Ritzgräben 116 auf, die die Dies 112 voneinander trennen. Die Ritzgräben 114 haben Längsrichtungen parallel zu der x-Richtung, und die Ritzgräben 116 haben Längsrichtungen parallel zu der y-Richtung, die senkrecht zu der x-Richtung ist. In jedem der Dies 112 können ein oder mehrere Dichtungsringe angeordnet sein, wobei äußere Begrenzungen der Dichtungsringe äußere Begrenzungen der Dies 112 definieren. Jeder der Ritzgräben 114 ist zwischen zwei Zeilen von Dies 112 angeordnet und grenzt an diese an, und jeder der Ritzgräben 116 ist zwischen zwei Spalten von Dies 112 angeordnet und grenzt an diese an. Es ist zu beachten, dass der Wafer 100 nur als ein Beispiel dienen soll und sich Größen der Dies 112, der Ritzgräben 114 und der Ritzgräben 116 usw. auf Grund der Die-Entwürfe ändern können.
  • Die Dies 112 können eine Logikvorrichtung, eine CMOS-Vorrichtung (CMOS: komplementärer Metalloxidhalbleiter), eine MEMS-Vorrichtung (MEMS: mikroelektromechanisches System), eine integrierte passive Vorrichtung (IPD), einen Treiber oder eine Speichervorrichtung, wie etwa Speicherzellen, sein, unter anderem SRAM-Zellen (SRAM: statischer Direktzugriffsspeicher), DRAM-Zellen (DRAM: dynamischer Direktzugriffsspeicher), MRAM-Zellen (MRAM: magnetoresistiver Direktzugriffsspeicher) oder dergleichen. Die Dies 112 können auch andere Arten von Vorrichtungen sein.
  • Die 2 bis 12 zeigen Zwischenstufen eines Prozesses zum Herstellen einer erweiterten Dichtungsringstruktur für die Dies 112.
  • 2 zeigt eine Schnittansicht eines Dies 112. Die Schnittansicht von 2 ist ein Teil eines Querschnitts entlang einer Linie A - A von 4, aber Einzelheiten können sich zu Erläuterungszwecken von einer Darstellung zur anderen ändern. Der Die 112 weist ein Substrat 122 auf, das ein Halbleitersubstrat, wie etwa ein Siliziumsubstrat, ein Siliziumgermaniumsubstrat, ein Silizium-Kohlenstoff-Substrat, ein III-V-Verbindungshalbleitersubstrat oder dergleichen sein kann. Auf einer Oberfläche des Substrats 122 oder in dem Substrat 122 wird ein Vorrichtungsbereich 118 erzeugt. Der Vorrichtungsbereich 118 kann aktive oder passive Vorrichtungen aufweisen, wie etwa Transistoren, Widerstände, Kondensatoren, Dioden und dergleichen. In dem Vorrichtungsbereich 118 ist eine beispielhafte Transistorvorrichtung 108 dargestellt. Bei einigen Ausführungsformen kann der Vorrichtungsbereich 118 einen verkapselten Die aufweisen.
  • Bei einigen Ausführungsformen kann eine Interconnect-Struktur 126 zum Umverteilen von Verbindungen zwischen verschiedenen aktiven und passiven Vorrichtungen verwendet werden. Die Interconnect-Struktur 126 kann Isolierschichten 128, wie etwa Zwischenschichtdielektrikum-Schichten (ILD-Schichten) und/oder Zwischenmetall-Dielektrikumschichten (IMD-Schichten), und leitfähige Strukturelemente (z. B. Metallleitungen 127 und Durchkontaktierungen 129) aufweisen, die in wechselnden Schichten über dem Substrat 122 mit einem geeigneten Verfahren hergestellt werden. Die Interconnect-Struktur 126 kann verschiedene aktive und/oder passive Vorrichtungen in dem Vorrichtungsbereich 118 des Substrats 122 zu funktionellen Schaltungen verbinden. Die Isolierschichten 128 können dielektrische Low-k-Materialien mit k-Werten aufweisen, die zum Beispiel niedriger als etwa 4,0 oder sogar 2,8 sind. Eine Dicke der Interconnect-Struktur 126 kann etwa 0,1 µm bis etwa 6 µm, z. B. etwa 4 µm, betragen, aber es können auch andere Dicken verwendet werden.
  • Insbesondere kann bei einigen Ausführungsformen die Interconnect-Struktur 126 dadurch hergestellt werden, dass zunächst eine Isolierschicht 128 über dem Substrat 122 und dem Vorrichtungsbereich 118 abgeschieden wird. Bei einigen Ausführungsformen wird die Isolierschicht 128 aus einem Polymer hergestellt, das ein lichtempfindliches Material sein kann, wie etwa Polybenzoxazol (PBO), ein Polyimid, Benzocyclobuten (BCB) oder dergleichen, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen kann die Isolierschicht 128 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, undotiertem Silicatglas (USG), Phosphorsilicatglas (PSG), Borsilicatglas (BSG) oder Borphosphorsilicatglas (BPSG); Kohlenstoff zum Aufschleudern; oder dergleichen hergestellt werden. Die Isolierschicht 128 kann durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD) oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die Isolierschicht 128 strukturiert. Durch das Strukturieren werden Öffnungen zum Freilegen von Teilen des Substrats 122 und des Vorrichtungsbereichs 118 erzeugt, die Kontakte (nicht dargestellt) mit den Vorrichtungen aufweisen. Das Strukturieren kann mit jedem geeigneten Verfahren erfolgen, wie etwa durch Belichten der Isolierschicht 128, wenn sie ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel mit einer anisotropen Ätzung. Wenn die Isolierschicht 128 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Zum Herstellen der Metallleitungen 127 und der Durchkontaktierungen 129 wird eine Seedschicht (nicht dargestellt) über der Isolierschicht 128 und in Öffnungen durch die Isolierschicht 128 hergestellt. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Struktur der Metallleitungen 127. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials bilden die Struktur der Metallleitungen 127 und der Durchkontaktierungen 129. Die Durchkontakte 129 z. B. mit dem Substrat 122 oder dem Vorrichtungsbereich 118 werden in Öffnungen durch die Isolierschicht 128 hergestellt.
  • Dann kann eine Isolierschicht 128 über den Metallleitungen 127 und den Durchkontaktierungen 129 abgeschieden werden, und der Prozess kann bei Bedarf wiederholt werden, um die Interconnect-Struktur 126 herzustellen, die eine Schaltung bildet und einen Eingang/Ausgang für das Substrat 122 und den Vorrichtungsbereich 118 bereitstellt.
  • Wenn die einzelnen Schichten der Interconnect-Struktur 126 hergestellt werden, können auch Dichtungsringstrukturen 132 hergestellt werden. Es sind zwar zwei Dichtungsringstrukturen 132A und 132B dargestellt, aber es können beliebig viele Dichtungsringstrukturen 132 verwendet werden. Die Dichtungsringstrukturen 132 können mit Durchkontaktierungsteilen 134 und Metallringteilen 136 hergestellt werden. Die Durchkontaktierungsteile 134 der Dichtungsringstrukturen 132 können gleichzeitig mit den Durchkontaktierungen 129 und mit den gleichen Prozessen und Materialien wie diese hergestellt werden, die vorstehend beschrieben worden sind. In ähnlicher Weise können die Metallringteile 136 gleichzeitig mit den Metallleitungen 127 und mit den gleichen Prozessen und Materialien wie diese hergestellt werden, die vorstehend beschrieben worden sind.
  • Bei einigen Ausführungsformen können die Durchkontaktierungsteile 134 jeweils längliche Gräben durch die Isolierschichten 128 aufweisen, die mit einem leitfähigen Material (z. B. dem leitfähigen Material der Durchkontaktierungen 129) gefüllt werden, um vertikale Ringe um den Die 112 herzustellen. Bei anderen Ausführungsformen können die Durchkontaktierungsteile 134 runde oder quadratische Vorsprünge durch die Isolierschichten 128 sein, um die unterschiedlichen Schichten der Metallringteile 136 miteinander zu verbinden. Die Metallringteile 136 bilden einen festen horizontalen Ring um eine Peripherie des Dies 112.
  • In 3 wird eine dielektrische Bondschicht 138 über der Interconnect-Struktur 126 abgeschieden. Die dielektrische Bondschicht 138 kann durch Abscheiden eines Isoliermaterials hergestellt werden. Bei einigen Ausführungsformen wird die dielektrische Bondschicht 138 aus einem Polymer hergestellt, das ein lichtempfindliches Material sein kann, wie etwa PBO, ein Polyimid, BCB oder dergleichen, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen kann die dielektrische Bondschicht 138 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen hergestellt werden. Die dielektrische Bondschicht 138 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Die dielektrische Bondschicht 138 kann eine Dicke von etwa 0,01 µm bis 2 µm, z. B. von etwa 0,9 µm, haben. Es können aber auch andere Dicken verwendet werden.
  • Dann wird die dielektrische Bondschicht 138 strukturiert, um darin Öffnungen 139 und Öffnungen 151 zu erzeugen, die obere Metallleitungen 127 der Interconnect-Struktur 126 bzw. eine obere Metallschicht der Metallringteile 136 der Dichtungsringstrukturen 132 freilegen. Das Strukturieren kann mit jedem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Bondschicht 138, wenn sie ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel mit einer anisotropen Ätzung. Wenn die dielektrische Bondschicht 138 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • 4 zeigt eine Draufsicht eines erweiterten Teils des Wafers 100 nach dem Erzeugen der Öffnungen 139 und der Öffnungen 151. Wie in 4 gezeigt ist, werden die obere Metallschicht der Metallringteile 136 der Dichtungsringstrukturen 132 und die obere Metallschicht der Metallleitungen 127 durch die dielektrische Bondschicht 138 freigelegt. Die Öffnungen 139 sind als Kreise über den Metallleitungen 127 dargestellt, und die Öffnungen 151 sind als Ringöffnungen über den Dichtungsringstrukturen 132 dargestellt.
  • In 5 kann ein leitfähiges Material 140, wie etwa Kupfer, Titan, Titannidrid, Aluminium oder dergleichen oder eine Kombination davon, mit einem geeigneten Abscheidungsverfahren, wie etwa PVD, CVD oder einem Plattierungsprozess (wie stromlose Plattierung oder Elektroplattierung) oder dergleichen, in den Öffnungen 139 und den Öffnungen 151 abgeschieden werden. Mit dem Abscheidungsverfahren können die Öffnungen 139 und die Öffnungen 151 gleichzeitig gefüllt werden. Optional kann zunächst eine leitfähige Seedschicht mit einem geeigneten Verfahren wie PVD in den Öffnungen 139 und den Öffnungen 151 abgeschieden werden. Außerdem kann vor der optionalen Seedschicht eine optionale Sperrschicht in den Öffnungen 139 und den Öffnungen 151 abgeschieden werden. Die optionale Sperrschicht kann mit jedem geeigneten Verfahren abgeschieden werden, und sie dient dazu, eine Diffusion des leitfähigen Materials in die umgebende dielektrische Bondschicht 138 zu verhindern.
  • In 6 kann überschüssiges leitfähiges Material 140 über der dielektrischen Bondschicht 138 entfernt werden, um Bondpads 142 und Dichtungsringerweiterungen 152 herzustellen. Zum Entfernen des überschüssigen leitfähigen Materials 140 kann jedes geeignete Verfahren verwendet werden, zum Beispiel ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung). Nach dem Entfernungsprozess können Oberseiten der Bondpads 142 und der Dichtungsringerweiterungen 152 auf gleicher Höhe mit einer Oberseite der dielektrischen Bondschicht 138 sein.
  • 7 zeigt eine Draufsicht eines vergrößerten Teils des Wafers 100 nach dem Herstellen der Bondpads 142 und der Dichtungsringerweiterungen 152. Wie in 7 gezeigt ist, werden die Bondpads 142 in einer regelmäßigen Struktur hergestellt, aber es kann jede Verteilung der Bondpads 142 verwendet werden. Die Dichtungsringerweiterungen 152 füllen die Öffnungen 151 und sind als Ringstrukturen über den Dichtungsringstrukturen 132 (im Phantom gezeigt) dargestellt.
  • Die 8 bis 15 zeigen die Herstellung von optionalen Bondpad-Durchkontaktierungen 146. Eine Verwendung der Bondpad-Durchkontaktierungen 146 ermöglicht ein Verwenden von integrierten Prüfpads, Mikrokondensatoren mit hoher Dichte und anderen Strukturen, die in einer dielektrischen Schicht 144 der Bondpad-Durchkontaktierungen 146 angeordnet sind. Die Bondpads 142 können durch eine entsprechende Bondpad-Durchkontaktierung 146 für jedes aktive Bondpad 142 mit den Metallleitungen 127 und den Durchkontaktierungen 129 elektrisch verbunden werden. Die Bondpad-Durchkontaktierungen 146 und deren Herstellung, die später beschrieben wird, können in alle anderen Ausführungsformen integriert werden, die später beschrieben werden, aber sie werden der Übersichtlichkeit halber nicht in den Figuren dargestellt.
  • In 8 kann eine dielektrische Schicht 144 über der Interconnect-Struktur 126 hergestellt werden. Bei einigen Ausführungsformen ist die dielektrische Schicht 144 eine Oxidschicht, die Siliziumoxid aufweisen kann. Bei anderen Ausführungsformen weist die dielektrische Schicht 144 andere silizium- und/oder sauerstoffhaltige Materialien, wie etwa SiON, SiN oder dergleichen, auf, und sie kann mit jedem geeigneten Abscheidungsverfahren hergestellt werden. Die dielektrische Schicht 144 kann mit einer geeigneten Dicke von zum Beispiel 0,01 µm bis etwa 1000 µm abgeschieden werden.
  • In 9 wird die dielektrische Schicht 144 strukturiert, um Öffnungen 145 und Öffnungen 155 darin zu erzeugen, die obere Metallleitungen 127 der Interconnect-Struktur 126 bzw. eine obere Metallschicht der Metallringteile 136 der Dichtungsringstrukturen 132 freilegen. Das Strukturieren kann mit jedem geeigneten Verfahren erfolgen. Bei einer Ausführungsform wird eine Fotomaske über der dielektrischen Schicht 144 abgeschieden, die mit fotolithografischen Verfahren strukturiert wird und als eine Maske zum Ätzen der Öffnungen 145 und der Öffnungen 155 zum Beispiel mit einer anisotropen Ätzung verwendet wird. In den Öffnungen 155 können sich bei einigen Ausführungsformen einzelne getrennte Durchkontaktierungen befinden, die getrennte Bereiche der Metallringteile 136 freilegen, und bei anderen Ausführungsformen kann sich in den Öffnungen 155 ein Graben befinden, der einen zusammenhängenden Bereich der Metallringteile 136 der Dichtungsringstrukturen 132 freilegt.
  • In 10 werden metallische Durchkontaktierungen dadurch hergestellt, dass ein leitfähiges Material 147, wie etwa Kupfer, Titan, Titannidrid, Aluminium oder dergleichen oder einer Kombination davon, in den Öffnungen 145 und den Öffnungen 155 mit einem geeigneten Abscheidungsverfahren, wie etwa PVD, CVD oder einem Plattierungsprozess (wie stromlose Plattierung oder Elektroplattierung) oder dergleichen, auf einer optionalen Seedschicht abgeschieden wird, die zuvor in den Öffnungen abgeschieden worden ist. Mit dem Abscheidungsprozess können die Öffnungen 145 und die Öffnungen 155 gleichzeitig gefüllt werden. Zunächst kann eine optionale leitfähige Seedschicht mit einem geeigneten Verfahren wie PVD in den Öffnungen 145 und den Öffnungen 155 abgeschieden werden. Außerdem kann vor der optionalen Seedschicht eine optionale Sperrschicht in den Öffnungen 145 und den Öffnungen 155 abgeschieden werden.
  • In 11 kann überschüssiges leitfähiges Material 147 über der dielektrischen Schicht 144 entfernt werden, um die Bondpad-Durchkontaktierungen 146 und Dichtungsringerweiterungs-Durchkontaktierungen 156 herzustellen. Zum Entfernen des überschüssigen leitfähigen Materials 147 kann jedes geeignete Verfahren verwendet werden, zum Beispiel ein Planarisierungsprozess, wie etwa ein CMP-Prozess. Nach dem Entfernungsprozess können Oberseiten der Bondpad-Durchkontaktierungen 146 und der Dichtungsringerweiterungs-Durchkontaktierungen 156 auf gleicher Höhe mit einer Oberseite der dielektrischen Schicht 144 sein.
  • 12 zeigt Bondpads 142 und Dichtungsringerweiterungen 152, die über den Bondpad-Durchkontaktierungen 146 bzw. den Dichtungsringerweiterungs-Durchkontaktierungen 156 angeordnet sind. Die Bondpads 142 und die Dichtungsringerweiterungen 152 können mit den Verfahren und den Materialien hergestellt werden, die vorstehend unter Bezugnahme auf die 3 bis 6 beschrieben worden sind, wobei sich ähnliche Bezugssymbole auf ähnliche Elemente beziehen. Wie vorstehend dargelegt worden ist, können in den weiteren Ausführungsformen, die später beschrieben werden, die Bondpad-Durchkontaktierungen 146 und die Dichtungsringerweiterungs-Durchkontaktierungen 156 verwendet werden, aber sie sind der Übersichtlichkeit halber nicht in den Figuren dargestellt.
  • Die 13 und 14 zeigen einen Die 212 gemäß einigen Ausführungsformen. Ähnliche Strukturelemente des Dies 212 sind mit ähnlichen Bezugszahlen bezeichnet, die vorstehend für den Die 112 verwendet worden sind, mit der Ausnahme, dass an erster Stelle die Ziffer „2“ steht. Der Die 212 ist zwar ohne Bondpad-Durchkontaktierungen, wie etwa die Bondpad-Durchkontaktierungen 146 von 12, dargestellt, aber es versteht sich, dass bei einigen Ausführungsformen Bondpad-Durchkontaktierungen vorhanden sein können. 13 zeigt eine schematische Draufsicht eines Wafers 200 gemäß einigen Ausführungsformen. Der Wafer 200 weist Dies 212, angrenzende Vereinzelungslinien oder Ritzgräben 214 und angrenzende Vereinzelungslinien oder Ritzgräben 216 auf, die die Dies 212 voneinander trennen. Die Ritzgräben 214 haben Längsrichtungen parallel zu der x-Richtung, und die Ritzgräben 216 haben Längsrichtungen parallel zu der y-Richtung, die senkrecht zu der x-Richtung ist. In jedem der Dies 212 können ein oder mehrere Dichtungsringe angeordnet sein, wobei äußere Begrenzungen der Dichtungsringe äußere Begrenzungen der Dies 212 definieren. Jeder der Ritzgräben 214 ist zwischen zwei Zeilen von Dies 212 angeordnet und grenzt an diese an, und jeder der Ritzgräben 216 ist zwischen zwei Spalten von Dies 212 angeordnet und grenzt an diese an. Es ist zu beachten, dass der Wafer 200 nur als ein Beispiel dienen soll und sich Größen der Dies 212, der Ritzgräben 214 und der Ritzgräben 116 usw. auf Grund der Die-Entwürfe ändern können.
  • Die Dies 212 können bei einigen Ausführungsformen eine ähnliche oder identische Vorrichtung wie die Dies 112 sein, und sie können ähnliche Abmessungen wie diese haben, wie etwa ähnliche Schichtdicken und dergleichen. Bei einigen Ausführungsformen können die Dies 212 von den Dies 112 verschieden sein, und sie können eine Logikvorrichtung oder eine Speichervorrichtung, wie etwa Speicherzellen, sein, unter anderem SRAM-Zellen, DRAM-Zellen, MRAM-Zellen oder dergleichen. Die Dies 212 können auch andere Arten von Vorrichtungen sein.
  • 14 zeigt eine Schnittansicht eines Dies 212. Wie vorstehend dargelegt worden ist, sind Strukturelemente des Dies 212, die denen des Dies 112 ähnlich sind, mit ähnlichen Bezugszahlen bezeichnet. Die Prozesse und Materialien, die zum Herstellen des Dies 212 verwendet werden, können die Gleichen wie die sein, die für den Die 112 verwendet werden.
  • 15 zeigt ein Verfahren zum Bonden des Wafers 200 an den Wafer 100, um den Die 212 an den Die 112 zu bonden, um einen Waferstapel 290 herzustellen. Der Übersichtlichkeit halber sind optionale Bondpad-Durchkontaktierungen 146 und Bondpad-Durchkontaktierungen für den Die 212 in 15 nicht dargestellt. Es ist zwar eine Wafer-Wafer-Bondung dargestellt, aber es versteht sich, dass die Bondung auch wie folgt erfolgen kann: Wafer an Wafer, wobei beide Wafer direkt aneinandergebondet werden; Chip an Chip, wobei zwei vereinzelte Chips (oder Dies) direkt aneinandergebondet werden; oder Chip an Wafer, wobei ein oder mehrere Chips (oder Dies) direkt aneinandergebondet werden. Dabei wird die dielektrische Bondschicht 138 eines Dies durch Schmelzbonden an eine dielektrische Bondschicht 238 eines anderen Dies gebondet, die Bondpads 142 des Dies 112 werden an Bondpads 242 des Dies 212 gebondet, und die Dichtungsringerweiterungen 152 des Dies 112 werden an Dichtungsringerweiterungen 252 des Dies 212 gebondet, ohne ein eutektisches Material, wie etwa Lot, zu verwenden. Zum Beispiel wird beim Wafer-Wafer-Bonden der Wafer 100 durch Hybridbondung an den Wafer 200 gebondet, wobei die Dies 112 vor der Vereinzelung an die Dies 212 gebondet werden. Bei der Hybridbondung der Wafer 100 und 200 wird die dielektrische Bondschicht 138 durch Schmelzbondung an die dielektrische Schicht 238 gebondet, das Metall der Bondpads 142 wird durch Metall-Metall-Bondung an das Metall der Bondpads 242 gebondet, und das Metall der Dichtungsringerweiterungen 152 wird durch Metall-Metall-Bondung an das Metall der Dichtungsringerweiterungen 252 gebondet. Die Chip-Chip-Bondung oder die Chip-Wafer-Bondung läuft ähnlich ab, mit Ausnahme des Verfahrens, das zum Ausrichten der Chips oder der Chips und des Wafers verwendet wird.
  • Der Bondprozess kann ein Vorbonden und ein Tempern umfassen. Während des Vorbondens kann eine geringe Druckkraft zum Aneinanderpressen der Wafer 100 und 200 aufgebracht werden. Das Vorbonden kann bei Raumtemperatur (zum Beispiel bei etwa 21 °C bis etwa 25 °C) durchgeführt werden, aber es können auch höhere Temperaturen verwendet werden. Nach dem Vorbonden werden die dielektrischen Schichten 138 und 238 aneinandergebondet. In einem späteren Temperprozess, in dem die gebondeten Wafer 100 und 200 bei einer Temperatur von zum Beispiel etwa 300 °C bis etwa 400 °C getempert werden, wird die Bondfestigkeit verbessert.
  • Das Tempern kann für eine Dauer von etwa 1 Stunde bis 2 Stunden durchgeführt werden. Bei einer beispielhaften Ausführungsform, kann, wenn die Temperatur steigt, die OH-Bindung in der dielektrischen Bondschicht 138 und in der dielektrischen Bondschicht 238 brechen, sodass starke Si-O-Si-Bindungen entstehen, und dadurch werden die Wafer 100 und 200 durch Schmelzbondstellen (und durch Van-der-Waals-Kräfte) aneinandergebondet. Außerdem können während des Temperns das Metall (wie etwa Kupfer) in den Bondpads 142 und den Bondpads 242 und das Metall in den Dichtungsringerweiterungen 152 und den Dichtungsringerweiterungen 252 ineinander diffundieren, sodass Metall-Metall-Bondstellen entstehen. Somit sind die resultierenden Bondstellen zwischen den Wafern 100 und 200 Hybridbondstellen.
  • Die 16a und 16b sind vergrößerte Darstellungen eines Teils von 15, der in 15 durch einen gestrichelten Kasten dargestellt ist. In 16a sind Bondpads 142 und 242 so dargestellt, dass sie mit eindeutiger Entsprechung aneinandergebondet sind. In ähnlicher Weise werden die Dichtungsringerweiterungen 152 und die Dichtungsringerweiterungen 252 aneinandergebondet, sodass ein zusammenhängender Dichtungsring durch die Bondgrenzflächen jedes der Wafer 100 und 200 entsteht.
  • Wie in 16a gezeigt ist, braucht die Bondung nicht mit einer perfekten Ausrichtung zu erfolgen, und Ausführungsformen ermöglichen vorteilhaft einen seitlichen Versatz d1 zwischen den Bondpads 142 und 242 und/oder den Dichtungsringerweiterungen 152 und 252. Der seitliche Versatz d1 darf nicht größer als ein kleinster Bondpad-Abstand sein, damit benachbarte Bondpads nicht beeinträchtigt werden, und er darf nicht größer als die Hälfte einer kleinsten Bondpadgröße sein, um eine gute Konnektivität zwischen den Bondpads zu gewährleisten. Wenn zum Beispiel der Bondpad-Abstand 2 µm beträgt und die Bondpadgröße 1 µm beträgt, kann der seitliche Versatz d1 0 bis 0,5 µm betragen. Wenn der Bondpad-Abstand 1 µm beträgt und die Bondpadgröße 2 µm beträgt, kann der seitliche Versatz d1 o bis 1 µm betragen. Der seitliche Versatz d1 trägt auch anderen Prozessschwankungen Rechnung, sodass die Ausrichtung nicht perfekt sein muss.
  • 16b ist der in 16a gezeigten Ausführungsform ähnlich, mit der Ausnahme, dass sich die Dichtungsringerweiterungen 252 von derselben Dichtungsringstruktur 232 erstrecken, während sich die Dichtungsringerweiterungen 152 von unterschiedlichen Dichtungsringstrukturen 132A und 132B erstrecken. Dies zeigt, dass bei Ausführungsformen die Dichtungsringstrukturen (z. B. die Dichtungsringstrukturen 132 und 232) unter Verwendung von unterschiedlichen Konfigurationen flexibel erweitert werden können. Zum Beispiel können bei einigen Ausführungsformen einige Dichtungsringstrukturen erweitert werden, während andere Dichtungsringstrukturen nicht erweitert werden.
  • Die vorstehend erörterten Ausführungsformen werden verwendet, wenn die Größen gleichgroß sind, sodass Ränder der zwei Dies 112 und 212 der Wafer 100 bzw. 200 ausgerichtet werden. Ähnliche Prozesse können verwendet werden, um eine Bondung mit Dies zu ermöglichen, die zwei unterschiedliche Größen haben, wobei zum Beispiel mindestens eine Dichtungsringstruktur 232 des Dies 212 zu einer Dichtungsringstruktur 132 des Dies 112 ausgerichtet wird.
  • In 17 wird der Waferstapel 290 in Packages 295 vereinzelt. Die Packages 295 können mit einem geeigneten Schneideverfahren 292 vereinzelt werden. Das Schneideverfahren 292 kann eine Trockenätzung, eine Nassätzung, eine anisotrope Ätzung oder eine Plasmaätzung unter Verwendung geeigneter Ätzmittel sein. Für das Schneideverfahren 292 kann ein Laser mit mehreren Durchgängen verwendet werden, um die Packages 295 durch Laservereinzelung voneinander zu trennen. Das Schneideverfahren 292 kann ein mechanischer Prozess sein, wie etwa ein Sägeprozess, der so eingestellt wird, dass das Schneiden mit einer gewünschten Tiefe erfolgt. Es kann auch eine Kombination der vorgenannten Schneideverfahren 292 verwendet werden. Die Vereinzelung erfolgt durch Nicht-Package-Bereiche (außerhalb von Package-Bereichen, siehe z. B. die Ritzgräben 114 und 116 von 1 und die Ritzgräben 214 und 216 von 13). Bei der Vereinzelung wird der bearbeitete Waferstapel 290 durchtrennt, sodass die Packages 295 entstehen. Durch die Dichtungsringerweiterungen 152 und 252 wird ein infolge der Vereinzelung entstehendes Aussplittern, das sich zu der Bondgrenzfläche oder zu den Bondpads 142 und 242 ausbreiten würde, reduziert oder beseitigt.
  • 18 zeigt ein vereinzeltes Package 295 mit Dichtungsringerweiterungen 152 und 252. Die Dichtungsringerweiterungen 152 und 252 dienen zum Reduzieren der Ausbreitung des Aussplitterns und zum Verhindern, dass Feuchte und Verunreinigungen entlang der Bondgrenzfläche eindringen und die Bondung der Bondpads 142 und 242 beeinträchtigen.
  • 19 zeigt eine Draufsicht des Packages 295. Die verschiedenen dargestellten Elemente können in dem endgültigen Package tatsächlich nicht sichtbar sein, aber sie sind aus Kontextgründen in dieser Darstellung gezeigt. Die Dichtungsringerweiterungen 152 umschließen die Bondpads 142 (und die Bondpad-Durchkontaktierungen 146, falls verwendet). Die Dichtungsringerweiterungen 152 verlaufen mit den Dichtungsringstrukturen 132A und 132B um die Peripherie des Dies 112. In ähnlicher Weise umschließen die Dichtungsringerweiterungen 252 die Bondpads 242 (und die entsprechenden Bondpad-Durchkontaktierungen, falls verwendet). Die Dichtungsringerweiterungen 252 verlaufen mit den Dichtungsringstrukturen 232A und 232B um die Peripherie des Dies 212. Die dargestellte Form ist zwar rechteckig, aber es kann jede geeignete Form verwendet werden, die abgerundete Ecken oder Ecken mit Eselsohren oder dergleichen haben kann.
  • Die 20 bis 25 zeigen verschiedene Darstellungen, die mit einer eutektischen Dichtungsringerweiterung assoziiert sind, gemäß einigen Ausführungsformen. Ein Wafer 300 von 20 kann mit Prozessen und Materialien hergestellt werden, die denen ähnlich sind, die unter Bezugnahme auf 3 erörtert worden sind, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen, mit der Ausnahme, dass die an erster Stelle stehende „1“ durch eine „3“ ersetzt wird. Obwohl es der Übersichtlichkeit halber nicht dargestellt ist, können die Bondpad-Durchkontaktierungen 146, die vorstehend unter Bezugnahme auf 12 erläutert worden sind, bei dieser Ausführungsform ebenfalls mit Prozessen und Materialien hergestellt werden, die den vorstehend erörterten ähnlich sind.
  • Nach der Erzeugung der Öffnungen 139 und der Öffnungen 151 (siehe 3) kann ein Kontakthügelmaterial, wie etwa ein Lot- oder eutektisches Material, in den Öffnungen 139 und 151 abgeschieden werden, um Kontakthügel 362 über einem Interconnect 326 sowie Dichtungsringerweiterungen 364 über Dichtungsringstrukturen 336 herzustellen, wie in 20 gezeigt ist. Bei einigen Ausführungsformen kann eine UBM-Schicht (UBM: Metallisierung unter dem Kontakthügel) oder eine Seedschicht in den Öffnungen 139 und 151 hergestellt werden, bevor die Kontakthügel 362 und die Dichtungsringerweiterungen 364 hergestellt werden. Die UBM-Schicht oder die Seedschicht kann wie folgt hergestellt werden. Über einer Isolierschicht 338 wird eine Fotomaskenschicht hergestellt, und in der Fotomaskenschicht werden Öffnungen erzeugt, die den Öffnungen 139 und 151 entsprechen. Anschließend wird mit einem geeigneten Abscheidungsverfahren wie ALD, PVD oder CVD die UBM-Schicht oder die Seedschicht in den Öffnungen 139 und 151 und über der Fotomaskenschicht hergestellt. Dann kann die Fotomaskenschicht entfernt werden, wodurch unerwünschte Teile der UBM-Schicht oder der Seedschicht entfernt werden.
  • Dann können die Kontakthügel 362 und die Dichtungsringerweiterungen 364 gleichzeitig mit einem geeigneten Verfahren hergestellt werden. Zum Beispiel können die Kontakthügel 362 und die Dichtungsringerweiterungen 364 durch Lotdrucken, Plattierung, Plattenübertragung und dergleichen hergestellt werden. Das Material, das für die Kontakthügel 362 und die Dichtungsringerweiterungen 364 verwendet wird, kann jedes geeignete eutektische Material sein, wie etwa ein Lot, ein Kontakthügel mit einem hohen Bleigehalt, ein bleifreier Kontakthügel, ein eutektischer Zinn-Blei-Kontakthügel, ein eutektischer Aluminium-Germanium-Kontakthügel oder dergleichen oder eine Kombination davon. Nach der Abscheidung können die Kontakthügel 362 und die Dichtungsringerweiterungen 364 aufgeschmolzen werden, um mit der Seedschicht, der UBM-Schicht oder Metallleitungen 327 des Interconnects 326 verbunden zu werden.
  • In 21 kann ein Wafer 400 an den Wafer 300 gebondet werden, um einen Wafer-auf-Wafer-Stapel 490 herzustellen. Gemäß einigen Ausführungsformen kann der Wafer 400 in einer ähnlichen Weise wie der Wafer 300 hergestellt werden, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen, mit der Ausnahme, dass die an erster Stelle stehende „3“ durch eine „4“ ersetzt wird. Bei anderen Ausführungsformen kann der Wafer 200 verwendet werden. Der Wafer 400 kann auf dem Wafer 300 platziert werden, und das eutektische Material der Kontakthügel 362 (und entsprechender Kontakthügel 462) kann aufgeschmolzen werden, um eine durchgehende Verbindung von verschmolzenen Kontakthügeln 466 (siehe 22a) herzustellen, und das eutektische Material der Dichtungsringerweiterungen 364 (und entsprechender Dichtungsringerweiterungen 464) kann aufgeschmolzen werden, um eine zusammenhängende Dichtungsringerweiterung 468 (siehe 22a) herzustellen.
  • Die 22a und 22b sind vergrößerte Darstellungen eines Teils von 21, der in 21 durch einen gestrichelten Kasten dargestellt ist. In 22a sind Kontakthügel 362 und 462 so dargestellt, dass sie mit eindeutiger Entsprechung aneinandergebondet werden, um verschmolzene Kontakthügel 466 herzustellen. In ähnlicher Weise werden die Dichtungsringerweiterungen 364 und die Dichtungsringerweiterungen 464 aneinandergebondet, um eine zusammenhängende Dichtungsringerweiterung 468 durch die Bondgrenzflächen jedes der Wafer 300 und 400 herzustellen.
  • Die 21, 22a und 22b zeigen auch, dass bei einigen Ausführungsformen ein Spalt zwischen dem Wafer 300 und dem Wafer 400 nach dem Bonden zurückbleiben kann. Der Spalt oder Hohlraum wird durch die Dichtungsringerweiterung 468 abgedichtet, um Verunreinigungen und Feuchte von dem Spalt fernzuhalten, sodass keine Unterfüllung erforderlich ist. Die Wafer 300 und 400 können mit einer Strecke d2 seitlich versetzt werden, was einer geringfügigen fehlerhaften Justierung oder einer anderen Prozessschwankung Rechnung trägt. Der seitliche Versatz d2 darf nicht größer als ein kleinster Bondpad-Abstand sein, damit benachbarte Bondpads nicht beeinträchtigt werden, und er darf auch nicht größer als die Hälfte einer kleinsten Bondpadgröße sein, um eine gute Konnektivität zwischen den Bondpads zu gewährleisten. Wenn zum Beispiel der Bondpad-Abstand 2 µm beträgt und die Bondpadgröße 1 µm beträgt, kann der seitliche Versatz d1 o bis 0,5 µm betragen. Wenn der Bondpad-Abstand 1 µm beträgt und die Bondpadgröße 2 µm beträgt, kann der seitliche Versatz d1 0 bis 1 µm betragen.
  • 22b zeigt eine vergrößerte Darstellung des gestrichelten Teils von 21 gemäß einigen Ausführungsformen. In 22b werden eine Dichtungsringstruktur 332A und eine Dichtungsringstruktur 332B an eine einzige Dichtungsringstruktur 432 des Wafers 400 gebondet. Ausführungsformen bieten vorteilhaft die Möglichkeit, Dichtungsringstrukturen in einem Wafer mittels der Dichtungsringerweiterungen flexibel an einen anderen Wafer zu bonden. Es können unterschiedliche Kombinationen von Konfigurationen zum Verlängern der unterschiedlichen Dichtungsringstrukturen zueinander verwendet werden. Außerdem können bei einigen Ausführungsformen einige Dichtungsringstrukturen nicht mittels einer Dichtungsringerweiterung erweitert werden.
  • In 23 wird der Waferstapel 490 in Packages 495 vereinzelt. Die Packages 495 können mit dem vorstehend beschriebenen Schneideverfahren 292 vereinzelt werden.
  • 24 zeigt ein vereinzeltes Package 495 mit der Dichtungsringerweiterung 468. Die Dichtungsringerweiterung 468 dient zum Reduzieren der Ausbreitung des Aussplitterns und zum Verhindern, dass Feuchte und Verunreinigungen entlang der Bondgrenzfläche und/oder zwischen den zwei Wafern eindringen und die Bondung der Kontakthügel 362 und 462 beeinträchtigen. Bei einigen Ausführungsformen kann nach der Vereinzelung ein Unterfüllungsmaterial zwischen dem Wafer 300 und dem Wafer 400 zum Füllen des Spalts bis zu der ersten Dichtungsringerweiterung 468 verwendet werden.
  • 25 zeigt eine Draufsicht des Packages 495. Die verschiedenen dargestellten Elemente können in dem endgültigen Package tatsächlich nicht sichtbar sein, aber sie sind aus Kontextgründen in dieser Darstellung gezeigt. Die verschmolzene Dichtungsringerweiterung 468 umschließt die verschmolzenen Kontakthügel 466 (und Bondpad-Durchkontaktierungen jedes Wafers, falls verwendet). Die Dichtungsringerweiterung 468 verläuft mit den Dichtungsringstrukturen 332A und 332B um die Peripherie des Dies 312. In ähnlicher Weise verläuft die Dichtungsringerweiterung 468 mit den Dichtungsringstrukturen 432A und 432B um die Peripherie des Dies 412. Die dargestellte Form ist zwar rechteckig, aber es kann jede geeignete Form verwendet werden, die abgerundete Ecken oder Ecken mit Eselsohren oder dergleichen haben kann.
  • Die 26 bis 33 zeigen Zwischenstufen eines Verfahrens zum Herstellen einer erweiterten Dichtungsringstruktur 660, die sich durch einen Waferstapel erstreckt, gemäß einigen Ausführungsformen. 26 zeigt einen Waferstapel 690 mit einem Wafer 500, der an einen Wafer 600 gebondet ist. Bei einigen Ausführungsformen sind die Wafer 500 und 600 jeweils dem Wafer 100 ähnlich, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen, mit der Ausnahme, dass die an erster Stelle stehende „1“ durch eine „5“ bzw. „6“ ersetzt wird. Dichtungsringstrukturen 532 und 632 weisen jedoch keine Dichtungsringerweiterungen auf. Bei diesen Ausführungsformen werden die Wafer 500 und 600 durch Hybridbondung aneinandergebondet, wie es vorstehend unter Bezugnahme auf 15 dargelegt worden ist, eine dielektrische Schicht 538 wird durch Schmelzbonden an eine dielektrische Schicht 638 gebondet, und Bondpads 542 werden mit einer Metall-Metall-Bondung direkt an Bondpads 642 gebondet. Bei anderen Ausführungsformen sind die Wafer 500 und 600 jeweils dem Wafer 300 ähnlich, und der Waferstapel 690 wird mittels Kontakthügeln gebondet (siehe 32, die später beschrieben wird), die aufgeschmolzen werden, um die Bondung durchzuführen. Bei diesen Ausführungsformen werden keine Dichtungsringerweiterungen (z. B. 364 von 20) verwendet.
  • In dem Waferstapel 690 von 26 sind zwar zwei Wafer dargestellt, aber es versteht sich, dass die nachstehende Beschreibung auch für Waferstapel mit weiteren Wafern, wie etwa 3 bis 8 oder mehr Wafern, verwendet werden kann. Die Wafer von 26 sind Vorderseite an Vorderseite gebondet. Es versteht sich außerdem, dass die nachfolgende Beschreibung auch für Wafer verwendet werden kann, die Vorderseite an Rückseite gebondet werden. Das heißt, der Wafer 500 kann umgedreht werden, Durchkontaktierungen (nicht dargestellt) können durch ein Substrat 522 freigelegt werden, und darüber kann ein Interconnect hergestellt werden, das dann an die Vorderseite des Wafers 600 gebondet wird.
  • Zwischen den Wafern 500 und 600 ist ein seitlicher Versatz zu beobachten, ähnlich dem, der in 16a gezeigt ist und unter Bezugnahme auf diese erörtert worden ist. Der Versatz trägt einer Spanne zum Aneinanderbonden der Wafer 500 und 600 sowie anderen Prozessschwankungen Rechnung, wie etwa Schwankungen bei den Bondpad- oder Kontakthügelstrukturen.
  • In 27 wird der obere Wafer 600 gedünnt, um überschüssige Teile des Substrats 622 zu entfernen. Das Dünnen kann mit einem geeigneten Planarisierungsprozess, wie etwa einem Schleifprozess, einem CMP-Prozess, einem Ätzprozess und dergleichen oder einer Kombination davon, erfolgen. Bei einigen Ausführungsformen können durch das Dünnen Durchkontaktierungen freigelegt werden, die in dem Substrat 622 zum Verbinden mit einem Interconnect 626 hergestellt werden. Bei anderen Ausführungsformen können Durchkontaktierungen durch das Substrat 622 zum Verbinden mit dem Interconnect 626 nach dem Dünnen hergestellt werden. Diese Durchkontaktierungen können mit einem geeigneten Verfahren (z. B. einem später beschriebenen Verfahren, das zum Erzeugen und späteren Füllen von Öffnungen 655 verwendet wird) hergestellt werden, und durch das Substrat 622 kann eine Öffnung geätzt werden, die dann mit einem Metall gefüllt wird.
  • Nach dem Dünnen des oberen Wafers 600 werden die Öffnungen 655 durch den Wafer 600 und zumindest teilweise durch den Wafer 500 geätzt, einschließlich durch einen Interconnect 526. Wenn weitere Wafer zwischen den oberen Wafer 600 und den Wafer 500 geschichtet werden, werden die Öffnungen 655 durch jeden der Zwischenwafer geätzt. Bei einigen Ausführungsformen können sich die Öffnungen 655 außerdem teilweise oder vollständig durch das Substrat 522 erstrecken, z. B. wenn sie an einem Träger (nicht dargestellt) befestigt werden. Die Öffnungen 655 können mit geeigneten Strukturierungsverfahren erzeugt werden. Bei einigen Ausführungsformen wird eine Maske über dem Substrat 622 hergestellt und strukturiert, um Öffnungen darin zu erzeugen, die den Öffnungen 655 entsprechen. Die Öffnungen in der Maske werden dann mit einem Trockenätzprozess, wie etwa einer reaktiven Ionenätzung oder einer Plasmaätzung, auf jede der Schichten des Waferstapels 690 übertragen. Die Maske kann mehrere Schichten aufweisen. Durch Dünnen des oberen Wafers 600 vor dem Erzeugen der Öffnungen 655 kann das Seitenverhältnis der Öffnungen 655 verbessert werden.
  • Die Öffnungen 655 bilden einen Graben, der die Peripherie eines Dies 512 und eines Dies 612 umrundet. Wie in 27 gezeigt ist, können die Öffnungen 655 außerhalb der Dichtungsringstrukturen 532 und 632 angeordnet werden. Bei einigen Ausführungsformen können die Öffnungen 655 zwischen Dichtungsringstrukturen 532A und 532B und zwischen Dichtungsringstrukturen 632A und 632B angeordnet werden. Bei anderen Ausführungsformen können die Öffnungen 655 zwischen den Dichtungsringstrukturen 532 und den Bondpads 542 sowie zwischen den Dichtungsringstrukturen 632 und den Bondpads 642 angeordnet werden. Bei einigen Ausführungsformen können diese Anordnungen kombiniert werden.
  • In 28 werden erweiterte Dichtungsringstrukturen 660 durch Abscheiden eines Füllmaterials in den Öffnungen 655 hergestellt. Bei einigen Ausführungsformen kann das Füllmaterial ein leitfähiges Material sein, wie etwa eines der Materialien, die vorstehend für die Bondpad-Durchkontaktierungen 146 erörtert worden sind. Bei anderen Ausführungsformen kann das Füllmaterial ein Isoliermaterial sein, wie etwa Keramik, ein Nitrid oder ein Oxid. Das gewählte Material kann eine Beständigkeit gegen mechanische Spannungen und Feuchte haben. Die erweiterten Dichtungsringstrukturen 660 können mit einem geeigneten Abscheidungsverfahren wie PVD, CVD oder Plattierung hergestellt werden. Wenn das Material der erweiterten Dichtungsringstrukturen 660 ein leitfähiges Material ist, können eine Seedschicht und/oder eine Sperrschicht verwendet werden, wie etwa die, die vorstehend für die Bondpad-Durchkontaktierungen 146 erörtert worden sind. Beim Abscheiden kann das Material der erweiterten Dichtungsringstrukturen 660 die Öffnungen 655 überfüllen, und anschließend kann ein Entfernungsprozess durchgeführt werden, um die überschüssigen Teile des Materials der erweiterten Dichtungsringstrukturen 660 zu entfernen und Oberseiten der erweiterten Dichtungsringstrukturen 660 mit einer (nunmehr) Oberseite des Substrats 622 auf gleiche Höhe zu bringen. Der Entfernungsprozess kann jeder geeignete Prozess sein, wie etwa ein Schleifprozess, ein CMP-Prozess, ein Rückätzprozess oder dergleichen oder eine Kombination davon.
  • In 29 können optionale Bondpads 670 so hergestellt werden, dass sie die erweiterten Dichtungsringstrukturen 660 bedecken. Die optionalen Bondpads 670 können mit Verfahren und Materialien hergestellt werden, die denen ähnlich sind, die vorstehend für die Bondpads 142 erörtert worden sind. Die Bondpads 670 können zum elektrischen Erden der erweiterten Dichtungsringstrukturen 660 verwendet werden.
  • In 30 wird der Waferstapel 690 in Packages 695 vereinzelt. Die Packages 695 können mit einem der vorgenannten geeigneten Schneideverfahren 292 vereinzelt werden.
  • 31 zeigt ein vereinzeltes Package 695 mit der erweiterten Dichtungsringstruktur 660. Die erweiterte Dichtungsringstruktur 660 dient zum Reduzieren der Ausbreitung des Aussplitterns und zum Verhindern, dass Feuchte und Verunreinigungen entlang der Bondgrenzfläche und/oder zwischen die zwei Wafer eindringen und die Bondung der Bondpads 542 und 642 beeinträchtigen.
  • 32 zeigt eine vorstehend erwähnte alternative Ausführungsform, bei der der Wafer 500 und der Wafer 600 dem Wafer 300 ähnlich sind und die jeweils Kontakthügel 562 und Kontakthügel 662 haben. In dem vereinzelten Package 695 von 32 werden die Kontakthügel 562 und 662 miteinander verbunden, um ein zusammenhängendes Verbindungselement von dem Wafer 600 bis zu dem Wafer 500 (siehe 30) herzustellen. Bei einigen Ausführungsformen, die in 32 gezeigt sind, kann ein Luftspalt 696 von der erweiterten Dichtungsringstruktur 660 umschlossen werden. Wie bei der linken Darstellung der erweiterten Dichtungsringstruktur 660 zu sehen ist, kann sich bei einigen Ausführungsformen ein Teil der erweiterten Dichtungsringstruktur 660 seitlichen in den Luftspalt 696 zwischen den dielektrischen Schichten 538 und 638 ausdehnen. Bei einigen Ausführungsformen kann sich ein vergrößerter Teil 661 der erweiterten Dichtungsringstruktur 660 über der dielektrischen Schicht 538 erstrecken. Bei Ausführungsformen, bei denen die erweiterte Dichtungsringstruktur 660 ein Isoliermaterial ist, kann sich der vergrößerte Teil 661 in den Luftspalt 696 erstrecken und die Kontakthügel 562 und/oder die Kontakthügel 662 kontaktieren. Bei einigen Ausführungsformen kann sich die erweiterte Dichtungsringstruktur 660 nicht nennenswert seitlich in den Luftspalt 696 erstrecken. Bei einigen Ausführungsformen kann ein Unterfüllungsmaterial zwischen dem Wafer 500 und dem Wafer 600 abgeschieden werden, wenn die Öffnungen 655 (siehe 27) erzeugt werden. Die Unterfüllung kann bei der in 32 gezeigten Ausführungsform die Spalte füllen und die Verbindungselemente zwischen den Wafern 500 und 600 umschließen. Bei einigen Ausführungsformen kann das Unterfüllungsmaterial auch als die erweiterte Dichtungsringstruktur 660 dienen. Bei anderen Ausführungsformen können die Öffnungen 655 umgeformt oder bearbeitet werden, wenn sie nach dem Aufbringen des Unterfüllungsmaterials erzeugt werden. Die erweiterte Dichtungsringstruktur 660 dient zum Reduzieren der Ausbreitung des Aussplitterns und zum Verhindern, dass Feuchte und Verunreinigungen entlang der Bondgrenzfläche und/oder zwischen den zwei Wafern eindringen und die Bondung der Kontakthügel 562 und 662 beeinträchtigen.
  • 33 zeigt eine Ausführungsform, die vorstehend bei der Beschreibung von 29 erwähnt worden ist und bei der Bondpads 670 über der erweiterten Dichtungsringstruktur 660 hergestellt werden. Die Bondpads 670 können in einem später hergestellten Package als ein Erdungspunkt oder zu anderen Zwecken verwendet werden.
  • 34 zeigt eine Draufsicht des Packages 695. Die verschiedenen dargestellten Elemente können in dem endgültigen Package tatsächlich nicht sichtbar sein, aber sie sind aus Kontextgründen in dieser Darstellung gezeigt. Die erweiterte Dichtungsringstruktur 660 umschließt die verschmolzenen Bondpads 542 und 642 (oder Kontakthügel 562 und 662, wenn verwendet). Die erweiterte Dichtungsringstruktur 660 verläuft mit den Dichtungsringstrukturen 532A und 532B um die Peripherie des Dies 512. In ähnlicher Weise verläuft die erweiterte Dichtungsringstruktur 660 mit den Dichtungsringstrukturen 632A und 632B um die Peripherie des Dies 612. Die dargestellte Form ist zwar rechteckig, aber es kann jede geeignete Form verwendet werden, die abgerundete Ecken oder Ecken mit Eselsohren oder dergleichen haben kann. Wie vorstehend dargelegt worden ist, ist die erweiterte Dichtungsringstruktur 660 zwar so dargestellt, dass sie die Dichtungsringstrukturen 532 und 632 umschließt, aber bei einigen Ausführungsformen können stattdessen einige oder alle Dichtungsringstrukturen 532 die erweiterte Dichtungsringstruktur 660 umschließen.
  • Die 35 bis 40 zeigen Zwischenstufen eines Verfahrens zum Herstellen einer erweiterten Dichtungsringstruktur 660 (siehe 36), die sich durch einen Waferstapel 690 erstreckt, gemäß einigen Ausführungsformen. 35 zeigt einen Waferstapel 690 mit einem Wafer 500, der an einen Wafer 600 gebondet ist. Zwischen den Wafer 500 und den Wafer 600 können ein oder mehrere Zwischenwafer geschichtet werden. Der Waferstapel 690 kann dem Waferstapel 690 ähnlich sein, der vorstehend unter Bezugnahme auf die 26 bis 34 erörtert worden ist, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen.
  • In 35 wird das Substrat des Wafers 600 mit Verfahren und Materialien gedünnt, die denen ähnlich sind, die vorstehend unter Bezugnahme auf 27 erörtert worden sind. Dann werden die Öffnungen 655 durch den Wafer 600 und zumindest teilweise durch den Wafer 500 erzeugt. In 35 werden die Dichtungsringstrukturen 532 und 632 beim Erzeugen der Öffnungen 655 zumindest teilweise freigelegt. Beim Erzeugen der Öffnungen 655 können die Dichtungsringstrukturen 532 bestehen bleiben und in die Öffnungen 655 überhängen, oder sie können mit dem Verfahren, das zum Erzeugen der Öffnungen 655 verwendet wird, teilweise entfernt werden.
  • In 36 wird ein Füllmaterial abgeschieden, um die erweiterten Dichtungsringstrukturen 660 herzustellen. Das Füllmaterial kann mit Verfahren und Materialien abgeschieden werden, die denen ähnlich sind, die vorstehend unter Bezugnahme auf 28 erörtert worden sind. Wenn das Füllmaterial in den Öffnungen 655 abgeschieden wird, kontaktiert es die Dichtungsringstrukturen 532 und 632, z. B. die Dichtungsringstrukturen 532A und 632A. Wenn das Füllmaterial ein leitfähiges Material ist, werden die erweiterten Dichtungsringstrukturen 660 mit den Dichtungsringstrukturen 532 und 632 elektrisch verbunden. Bei einigen Ausführungsformen können diese Elemente elektrisch geerdet werden und können daher als Erdungspunkte dienen.
  • 36 zeigt außerdem eine Vereinzelung des Waferstapels 690 in Packages 695. Die Vereinzelung kann mit einem geeigneten Vereinzelungsverfahren erfolgen, wie etwa mit dem Schneideverfahren 292, das vorstehend zum Beispiel unter Bezugnahme auf 30 erörtert worden ist.
  • In 37 werden bei einer Ausführungsform des Packages 695 Bondpads 542 und 642, die in einer Metall-Metall-Bondung direkt aneinandergebondet werden, sowie dielektrische Schichten 538 und 638 verwendet, die durch Schmelzbonden aneinandergebondet werden. Die erweiterte Dichtungsringstruktur 660 kontaktiert die Dichtungsringstrukturen, die den Wafer 600 vollständig durchdringen und den Wafer 500 zumindest teilweise durchdringen.
  • In 38 werden bei einer Ausführungsform des Packages 695 Kontakthügel 562 und 662 verwendet, die beim Aufschmelzen miteinander verschmelzen. Das resultierende Package 695 kann einen Luftspalt 696 zwischen den zwei Dies haben. Die erweiterte Dichtungsringstruktur 660 dichtet den Luftspalt 696 gegen ein unerwünschtes Eindringen von Feuchte ab, sodass keine Unterfüllung zwischen den zwei Dies benötigt wird. Bei einigen Ausführungsformen kann sich ein Teil 661 der erweiterten Dichtungsringstruktur 660 seitlich in den Luftspalt 696 ausdehnen, wie es vorstehend dargelegt worden ist. Bei einigen Ausführungsformen kann ein Unterfüllungsmaterial zwischen dem Wafer 500 und dem Wafer 600 abgeschieden werden, wenn die Öffnungen 655 (siehe 35) erzeugt werden. Die Unterfüllung kann bei der in 38 gezeigten Ausführungsform die Spalte füllen und die Verbindungselemente zwischen den Wafern 500 und 600 umschließen. Bei einigen Ausführungsformen kann das Unterfüllungsmaterial auch als die erweiterte Dichtungsringstruktur 660 dienen. Bei anderen Ausführungsformen können die Öffnungen 655 umgeformt oder bearbeitet werden, wenn sie nach dem Aufbringen des Unterfüllungsmaterials erzeugt werden.
  • In 39 werden bei einer Ausführungsform des Packages 695 optionale Bondpads 670 verwendet, die über der erweiterten Dichtungsringstruktur 660 hergestellt werden. Die Bondpads 670 können in einem später hergestellten Package als ein Erdungspunkt oder zu anderen Zwecken verwendet werden.
  • 40 zeigt eine Draufsicht des Packages 695 gemäß einigen Ausführungsformen. Die verschiedenen dargestellten Elemente können in dem endgültigen Package nicht sichtbar sein, aber sie sind aus Kontextgründen in dieser Darstellung gezeigt. Die erweiterte Dichtungsringstruktur 660 umschließt die verschmolzenen Bondpads 542 und 642 (oder Kontakthügel 562 und 662, wenn verwendet). Die erweiterte Dichtungsringstruktur 660 verläuft mit den Dichtungsringstrukturen 532A und 532B um die Peripherie des Dies 512 und kontaktiert eine oder mehrere der Dichtungsringstrukturen 532A und 532B. In ähnlicher Weise verläuft die erweiterte Dichtungsringstruktur 660 mit den Dichtungsringstrukturen 632A und 632B um die Peripherie des Dies 612 und kontaktiert eine oder mehrere der Dichtungsringstrukturen 632A und 632B. Die dargestellte Form ist zwar rechteckig, aber es kann jede geeignete Form verwendet werden, die abgerundete Ecken oder Ecken mit Eselsohren oder dergleichen haben kann. Die erweiterte Dichtungsringstruktur 660 ist zwar so dargestellt, dass sie die Dichtungsringstrukturen 532 und 632 umschließt, aber bei einigen Ausführungsformen können stattdessen einige oder alle Dichtungsringstrukturen 532 die erweiterte Dichtungsringstruktur 660 umschließen.
  • 40 zeigt eine Draufsicht der optionalen Bondpads 670, die auf der erweiterten Dichtungsringstruktur 660 hergestellt werden, gemäß einigen Ausführungsformen, bei denen eine der vorstehend erörterten erweiterten Dichtungsringstrukturen 660 verwendet wird. Wie in 40 zu sehen ist, können die Bondpads 670 kreisförmige Pads, rechteckige Pads oder dergleichen sein. Bei einigen Ausführungsformen können sich die Bondpads 670 entlang der gesamten Länge der erweiterten Dichtungsringstruktur 660 erstrecken und einen zusammenhängenden Ring bilden.
  • Die 41 bis 47 zeigen eine Kombination von Strukturelementen der bisher dargestellten Ausführungsformen, gemäß einigen Ausführungsformen. 41 zeigt einen Waferstapel 890 mit einem Wafer 700, der an einen Wafer 800 gebondet ist. Bei einigen Ausführungsformen sind die Wafer 700 und 800 jeweils dem Wafer 100 ähnlich, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen, mit der Ausnahme, dass die an erster Stelle stehende „1“ durch eine „7“ bzw. eine „8“ ersetzt wird. Außer Dichtungsringerweiterungen 752 und 852 können die Wafer 700 und 800 auch erweiterte Dichtungsringstrukturen 860 (siehe die vorstehend beschriebenen erweiterten Dichtungsringstrukturen 660) aufweisen. Die verschiedenen dargestellten Elemente können unter Verwendung von Materialien und Verfahren hergestellt werden, die vorstehend für ihre entsprechenden Elemente erörtert worden sind.
  • In 42 werden optionale Bondpads 870 (siehe die vorstehend beschriebenen Bondpads 670) über den erweiterten Dichtungsringstrukturen 860 hergestellt. In 43 werden die erweiterten Dichtungsringstrukturen 860 so hergestellt, dass sie Dichtungsringstrukturen 732 und 832 in dem Wafer 700 bzw. dem Wafer 800 kontaktieren. Die optionalen Bondpads 870 können auch bei dieser Ausführungsform verwendet werden. Die erweiterten Dichtungsringstrukturen 860, die die Dichtungsringstrukturen 832 kontaktieren, und die erweiterten Dichtungsringstrukturen 860, die die Dichtungsringstrukturen 832 nicht kontaktieren, können beide in einer Ausführungsform, und zwar beide auf derselben Seite eines Packages 895, verwendet werden, und sie können aus denselben Materialien hergestellt werden oder auch nicht.
  • In 44 entsprechen die Wafer 700 und 800 jeweils dem vorstehend erörterten Wafer 300, wobei ähnliche Bezugszahlen ähnliche Elemente bezeichnen, mit der Ausnahme, dass die an erster Stelle stehende „3“ durch eine „6“ für den Wafer 600 und eine „7“ für den Wafer 700 ersetzt wird. Der Waferstapel 890 umfasst Dichtungsringerweiterungen 868, die aus den Kontakthügeln 864 hergestellt sind, die an Kontakthügel 764 gebondet sind. Außerdem umfasst der Waferstapel 890 erweiterte Dichtungsringstrukturen 860, die denen ähnlich sein können, die vorstehend unter Bezugnahme auf 32 oder 37 erörtert worden sind. Die optionalen Bondpads 870 können verwendet oder weggelassen werden. Die linksseitigen erweiterten Dichtungsringstrukturen 860 kontaktieren nicht die Dichtungsringstrukturen 732 und 832, wie es vorstehend unter Bezugnahme auf 32 dargelegt worden ist, aber die rechtsseitigen erweiterten Dichtungsringstrukturen 860 sind so dargestellt, dass sie die Dichtungsringstrukturen 832 kontaktieren, wie es vorstehend unter Bezugnahme auf 37 dargelegt worden ist. Die erweiterten Dichtungsringstrukturen 860, die die Dichtungsringstrukturen 832 kontaktieren, und die erweiterten Dichtungsringstrukturen 860, die die Dichtungsringstrukturen 832 nicht kontaktieren, können beide in derselben Ausführungsform, und zwar beide auf derselben Seite eines Packages 895, verwendet werden, und sie können aus denselben Materialien hergestellt werden oder auch nicht. Bei der Ausführungsform, die in 44 gezeigt ist, wird auch ein Spalt 896 verwendet, in dem eine Unterfüllung abgeschieden werden kann, wie es vorstehend für den Spalt 696 von 32 oder 38 dargelegt worden ist.
  • In 45 wird der Waferstapel 890 zu Packages 895 vereinzelt, wobei der Waferstapel 890 von 41 als repräsentativ verwendet wird. Für den Vereinzelungsprozess kann ein Schneideverfahren 292 zum Zertrennen des Waferstapels 890 in Packages 895 verwendet werden. Das Schneideverfahren 292 kann eines der vorstehend erörterten Schneideverfahren (siehe z. B. 17) sein.
  • In 46 weist das Package 895 außer Dichtungsringerweiterungen 752 und 852 auch eine erweiterte Dichtungsringstruktur 860 auf. Durch Verwenden der erweiterten Dichtungsringstruktur 860 und einer oder mehrerer Dichtungsringerweiterungen 752 und 852 können Bondstellen zwischen den Bondpads 742 und 842 (oder den Kontakthügeln 762 und 862 von 44) besser gegen eine Ausbreitung des Aussplitterns und gegen Feuchte oder eine Umgebungskontaminierung geschützt werden.
  • 47 zeigt eine Draufsicht des Packages 895 gemäß einigen Ausführungsformen. Die verschiedenen dargestellten Elemente können in dem endgültigen Package nicht sichtbar sein, aber sie sind aus Kontextgründen in dieser Darstellung gezeigt. Die erweiterte Dichtungsringstruktur 860 umschließt die Bondpads 742 und 842 (oder die Kontakthügel 762 und 862, falls verwendet). Die erweiterte Dichtungsringstruktur 860 verläuft entlang Dichtungsringstrukturen 732A und 732B um eine Peripherie eines Dies 712. Die erweiterte Dichtungsringstruktur 860 kann eine oder mehrere der Dichtungsringstrukturen 732A und 732B kontaktieren. In ähnlicher Weise verläuft die erweiterte Dichtungsringstruktur 860 entlang Dichtungsringstrukturen 832A und 832B um eine Peripherie eines Dies 812, und sie kann ebenfalls eine oder mehrere der Dichtungsringstrukturen 832A und 832B kontaktieren. Die dargestellte Form ist zwar rechteckig, aber es kann jede geeignete Form verwendet werden, die abgerundete Ecken oder Ecken mit Eselsohren oder dergleichen haben kann. Die erweiterte Dichtungsringstruktur 860 ist zwar so dargestellt, dass sie die Dichtungsringstrukturen 732 und 832 umschließt, aber bei einigen Ausführungsformen können stattdessen einige oder alle Dichtungsringstrukturen 732 die erweiterte Dichtungsringstruktur 860 umschließen.
  • Die Dichtungsringerweiterungen 752 und 852 umschließen die Bondpads 742 bzw. 842, und sie werden auf den Dichtungsringstrukturen 732 und 832 des Wafers 700 bzw. des Wafers 800 hergestellt.
  • Die 48 und 49 zeigen Package-Vorrichtungen, in denen ein Package 295/495/695/895 verwendet wird, das hier zum Befestigen an eine andere Vorrichtung oder Struktur 905 verwendet wird, wie etwa eine gedruckte Leiterplatte, ein System-on-Integrated-Chip-Package (SoIC-Package), eine Chip-auf-Wafer-auf-Substrat-Konfiguration (CoWoS-Konfiguration) oder ein integriertes Fan-out-Package (InFO-Package). In 48 kann das Package 295/495/695/895 darauf hergestellte vordere Verbindungselemente 910 aufweisen, die eine Verbindung mit einer oder mehreren Vorrichtungen in dem Package 295/495/695/895 herstellen. Dann kann das Package 295/495/695/895 gewendet werden, und es kann mit den Verbindungselementen 910 an die Struktur 905 gebondet werden, um eine Package-Vorrichtung 925 herzustellen. Bei einigen Ausführungsformen können die vorderen Verbindungselemente 910 eine erweiterte Dichtungsringstruktur 860 mit der Struktur 905 elektrisch verbinden.
  • In 49 kann das Package 295/495/695/895 Pads 970 aufweisen, die auf der Oberseite hergestellt sind und mit einer oder mehreren Vorrichtungen in dem Package 295/495/695/895 verbunden sind. Dann kann das Package an die Struktur 905 angeklebt werden. Zum Verbinden der Pads 970 mit Pads 965, die in der Struktur 905 hergestellt sind, können Drahtverbindungen 960 verwendet werden. Bei einigen Ausführungsformen können die Drahtverbindungen 960 zum elektrischen Verbinden einer erweiterten Dichtungsringstruktur 860 mit der Struktur 905 verwendet werden.
  • Dichtungsringe werden zur konstruktiven und mechanischen Abstützung gegen mechanische Spannungen durch Durchbiegung und Ablösung verwendet. Wenn ein Wafer an einen anderen Wafer gebondet wird, funktioniert im Allgemeinen jeder Dichtungsring einzeln. Bei einigen Ausführungsformen der vorliegenden Erfindung wird der Dichtungsring des Wafers vorteilhaft zu der Bondgrenzfläche erweitert, und der Dichtungsring eines Wafers wird an einen Dichtungsring eines anderen Wafers gebondet, wenn die Wafer beim Wafer-Wafer-Bonden aneinandergebondet werden. Dieser erweiterte Dichtungsring hat den Vorzug, dass mechanische Spannungen zwischen den zwei Wafern sehr gut bewältigt werden können, um einer Ablösung der Wafer infolge Durchbiegung entgegenzuwirken. Dieser erweiterte Dichtungsring hat auch den Vorzug, dass er die Bondgrenzfläche zwischen den zwei Wafern vollständig abdichtet, an der aktive Verbindungselemente aneinandergebondet werden. Dadurch wird die Gefahr eines Eindringens von Feuchte und Verunreinigungen stark reduziert, sodass eine robustere und stabilere Vorrichtung mit einer geringeren Ausfallgefahr bereitgestellt wird. Gleichzeitig können immer noch kostensparende Wafer-Wafer-Bondprozesse für die Massenfertigung verwendet werden, da keine absolute Präzision erforderlich ist und die Dichtungsringe eine geringe Abweichung oder Versatz tolerieren können. Bei einigen Ausführungsformen der vorliegenden Erfindung wird vorteilhaft eine erweiterte Dichtungsringstruktur nach dem Wafer-Wafer-Bonden hergestellt, wobei die erweiterte Dichtungsringstruktur einen Graben durch obere Wafer und durch alle Bondgrenzflächen bildet und den Graben mit einem Dichtungsringmaterial füllt. Die erweiterte Dichtungsringstruktur dient dazu, zu verhindern, dass Verunreinigungen und Feuchte in die Bondgrenzfläche eindringen, und sie erhöht außerdem die mechanische Stabilität des Waferstapels (und des resultierenden Die-Stapels nach der Vereinzelung), um mechanischen Spannungen infolge Durchbiegung entgegenzuwirken. Da die erweiterte Dichtungsringstruktur nach dem Wafer-Wafer-Bonden hergestellt wird, ist eine fehlerhafte Justierung kein Problem für die erweiterte Dichtungsringstruktur. Bei einigen Ausführungsformen kann die erweiterte Dichtungsringstruktur physisch und elektrisch mit den Dichtungsringen jedes der Wafer verbunden werden. Bei Ausführungsformen können auch Bondpads über der erweiterten Dichtungsringstruktur hergestellt werden, die zum Erden verwendet werden.
  • Eine Ausführungsform betrifft eine Package-Vorrichtung mit einem ersten Die, der Folgendes aufweist: eine erste Dichtungsringstruktur, die um eine Peripherie des ersten Dies in einem ersten Interconnect des ersten Dies angeordnet ist; eine erste dielektrische Schicht über dem ersten Interconnect; und eine erste Dichtungsringerweiterung, die in der ersten dielektrischen Schicht angeordnet ist. Die erste Dichtungsringerweiterung ist zu der ersten Dichtungsringstruktur ausgerichtet, ist mit dieser physisch verbunden und erstreckt sich zusammenhängend um die Peripherie des ersten Dies. Die Package-Vorrichtung weist weiterhin einen zweiten Die auf, der eine zweite dielektrische Schicht, die unter einem zweiten Interconnect angeordnet ist, und eine zweite Dichtungsringerweiterung aufweist, die in der zweiten dielektrischen Schicht angeordnet ist. Die zweite Dichtungsringerweiterung ist zu der ersten Dichtungsringerweiterung ausgerichtet und ist mit dieser physisch verbunden. Bei einer Ausführungsform werden die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung durch eine Metall-Metall-Direktbondung physisch verbunden, ohne ein eutektisches Material zwischen ihnen abzuscheiden. Bei einer Ausführungsform wird ein Luftspalt zwischen dem ersten Die und dem zweiten Die durch die erste und die zweite Dichtungsringerweiterung, die miteinander verbunden sind, abgedichtet. Bei einer Ausführungsform sind die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung mit einem seitlichen Abstand voneinander versetzt. Bei einer Ausführungsform kann die Package-Vorrichtung weiterhin eine dritte Dichtungsringerweiterung aufweisen, die sich durch den zweiten Die und in den ersten Die erstreckt, wobei die dritte Dichtungsringerweiterung erste Verbindungselemente des ersten Dies und zweite Verbindungselemente des zweiten Dies umschließt. Bei einer Ausführungsform kontaktiert die dritte Dichtungsringerweiterung die erste Dichtungsringstruktur und die zweite Dichtungsringstruktur. Bei einer Ausführungsform kann die Package-Vorrichtung weiterhin ein oder mehrere Bondpads aufweisen, die auf einer Oberseite der dritten Dichtungsringerweiterung angeordnet sind.
  • Eine weitere Ausführungsform betrifft eine Package-Vorrichtung mit einem ersten Die, der einen ersten Dichtungsring aufweist, der dessen Peripherie umschließt. Die Package-Vorrichtung weist weiterhin einen zweiten Die mit einem zweiten Dichtungsring auf, der dessen Peripherie umschließt. Die Package-Vorrichtung weist weiterhin einen dritten Dichtungsring auf, der sich über eine Grenzfläche zwischen dem ersten Die und dem zweiten Die erstreckt, wobei der dritte Dichtungsring die Grenzfläche umschließt und die Grenzfläche in dem dritten Dichtungsring abdichtet. Bei einer Ausführungsform ist der dritte Dichtungsring zu dem ersten und dem zweiten Dichtungsring ausgerichtet und kontaktiert diese. Bei einer Ausführungsform erstreckt sich der dritte Dichtungsring nach oben durch den zweiten Die, wobei sich der zweite Die über dem ersten Die befindet. Bei einer Ausführungsform umschließt der dritte Dichtungsring den ersten Dichtungsring und den zweiten Dichtungsring. Bei einer Ausführungsform kann die Package-Vorrichtung weiterhin einen vierten Dichtungsring aufweisen, der zwischen dem ersten Dichtungsring und dem zweiten Dichtungsring angeordnet ist, wobei sich der vierte Dichtungsring über eine Grenzfläche zwischen dem ersten Die und dem zweiten Die erstreckt, wobei der vierte Dichtungsring eine Oberseite, die eine Unterseite des zweiten Dichtungsrings kontaktiert, und eine Unterseite hat, die eine Oberseite des ersten Dichtungsrings kontaktiert.
  • Eine weitere Ausführungsform betrifft ein Verfahren, das ein Bonden von ersten Verbindungselementen an zweite Verbindungselemente eines zweiten Wafers umfasst. Der erste Wafer kann einen ersten Dichtungsring aufweisen, und der zweite Wafer kann einen zweiten Dichtungsring aufweisen. Das Verfahren umfasst weiterhin ein Herstellen eines dritten Dichtungsrings so, dass er die ersten Verbindungselemente und die zweiten Verbindungselemente umschließt, wobei sich der dritte Dichtungsring über eine Grenzfläche zwischen dem ersten Wafer und dem zweiten Wafer erstreckt. Das Verfahren umfasst weiterhin ein Vereinzeln des ersten Wafers und des zweiten Wafers, um ein erstes Package von diesen zu trennen. Bei einer Ausführungsform umfasst das Herstellen des dritten Dichtungsrings Folgendes: Erzeugen einer ersten Grabenöffnung in einer ersten dielektrischen Schicht über dem ersten Dichtungsring, wobei die erste Grabenöffnung eine Oberseite des ersten Dichtungsrings freilegt; Abscheiden eines leitfähigen Materials in der ersten Grabenöffnung, um eine erste Dichtungsringerweiterung herzustellen; Erzeugen einer zweiten Grabenöffnung in einer zweiten dielektrischen Schicht über dem zweiten Dichtungsring, wobei die zweite Grabenöffnung eine Oberseite des zweiten Dichtungsrings freilegt; Abscheiden des leitfähigen Materials in der zweiten Grabenöffnung, um eine zweite Dichtungsringerweiterung herzustellen; und gleichzeitig mit dem Bonden der ersten Verbindungselemente des ersten Wafers an die zweiten Verbindungselemente des zweiten Wafers Bonden der ersten Dichtungsringerweiterung an die zweite Dichtungsringerweiterung. Bei einer Ausführungsform können die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung ein eutektisches Material aufweisen. Bei einer Ausführungsform werden die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung durch eine Metall-Metall-Direktbondung aneinandergebondet. Bei einer Ausführungsform umfasst das Herstellen des dritten Dichtungsrings Folgendes: Dünnen des zweiten Wafers; Erzeugen eines Grabens durch den zweiten Wafer, wobei der Graben den ersten Wafer durchdringt und die ersten Verbindungselemente und die zweiten Verbindungselemente umschließt; und Füllen des Grabens mit einem Dichtungsringmaterial. Bei einer Ausführungsform ist das Dichtungsringmaterial ein leitfähiges Material. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen eines Bondpads über dem dritten Dichtungsring. Bei einer Ausführungsform legt der Graben den ersten Dichtungsring und den zweiten Dichtungsring frei, wobei das Dichtungsringmaterial den ersten Dichtungsring und den zweiten Dichtungsring elektrisch und physisch verbindet.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/058623 [0001]

Claims (20)

  1. Package-Vorrichtung mit: einem ersten Die, der Folgendes aufweist: eine erste Dichtungsringstruktur, die um eine Peripherie des ersten Dies in einem ersten Interconnect des ersten Dies angeordnet ist, eine erste dielektrische Schicht über dem ersten Interconnect, und eine erste Dichtungsringerweiterung, die in der ersten dielektrischen Schicht angeordnet ist, wobei die erste Dichtungsringerweiterung zu der ersten Dichtungsringstruktur ausgerichtet ist, mit dieser physisch verbunden ist und sich zusammenhängend um die Peripherie des ersten Dies erstreckt; und einem zweiten Die, der Folgendes aufweist: eine zweite dielektrische Schicht, die unter einem zweiten Interconnect angeordnet ist, und eine zweite Dichtungsringerweiterung, die in der zweiten dielektrischen Schicht angeordnet ist, wobei die zweite Dichtungsringerweiterung zu der ersten Dichtungsringerweiterung ausgerichtet ist und mit dieser physisch verbunden ist.
  2. Package-Vorrichtung nach Anspruch 1, wobei die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung durch eine Metall-Metall-Direktbondung physisch verbunden werden, ohne ein eutektisches Material zwischen ihnen abzuscheiden.
  3. Package-Vorrichtung nach Anspruch 1 oder 2, wobei ein Luftspalt zwischen dem ersten Die und dem zweiten Die durch die erste und die zweite Dichtungsringerweiterung, die miteinander verbunden sind, abgedichtet sind.
  4. Package-Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung mit einem seitlichen Abstand voneinander versetzt sind.
  5. Package-Vorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin eine dritte Dichtungsringerweiterung aufweist, die sich durch den zweiten Die und in den ersten Die erstreckt, wobei die dritte Dichtungsringerweiterung erste Verbindungselemente des ersten Dies und zweite Verbindungselemente des zweiten Dies umschließt.
  6. Package-Vorrichtung nach Anspruch 5, wobei die dritte Dichtungsringerweiterung die erste Dichtungsringstruktur und die zweite Dichtungsringstruktur kontaktiert.
  7. Package-Vorrichtung nach Anspruch 5 oder 6, die weiterhin ein oder mehrere Bondpads aufweist, die auf einer Oberseite der dritten Dichtungsringerweiterung angeordnet sind.
  8. Package-Vorrichtung mit: einem ersten Die, der einen ersten Dichtungsring aufweist, der eine Peripherie des ersten Dies umschließt; einem zweiten Die, der einen zweiten Dichtungsring aufweist, der eine Peripherie des zweiten Dies umschließt; und einem dritten Dichtungsring, der sich über eine Grenzfläche zwischen dem ersten Die und dem zweiten Die erstreckt, wobei der dritte Dichtungsring die Grenzfläche umschließt und die Grenzfläche in dem dritten Dichtungsring abdichtet.
  9. Package-Vorrichtung nach Anspruch 8, wobei der dritte Dichtungsring zu dem ersten Dichtungsring und dem zweiten Dichtungsring ausgerichtet ist und diese kontaktiert.
  10. Package-Vorrichtung nach Anspruch 8 oder 9, wobei sich der dritte Dichtungsring nach oben durch den zweiten Die erstreckt, wobei sich der zweite Die über dem ersten Die befindet.
  11. Package-Vorrichtung nach einem der Ansprüche 8 bis 10, wobei der dritte Dichtungsring den ersten Dichtungsring und den zweiten Dichtungsring umschließt.
  12. Package-Vorrichtung nach einem der Ansprüche 8 bis 11, die weiterhin einen vierten Dichtungsring aufweist, der zwischen dem ersten Dichtungsring und dem zweiten Dichtungsring angeordnet ist, wobei sich der vierte Dichtungsring über die Grenzfläche zwischen dem ersten Die und dem zweiten Die erstreckt, wobei der vierte Dichtungsring eine Oberseite, die eine Unterseite des zweiten Dichtungsrings kontaktiert, und eine Unterseite hat, die eine Oberseite des ersten Dichtungsrings kontaktiert.
  13. Verfahren mit den folgenden Schritten: Bonden von ersten Verbindungselementen an zweite Verbindungselemente eines zweiten Wafers, wobei der erste Wafer einen ersten Dichtungsring aufweist und der zweite Wafer einen zweiten Dichtungsring aufweist; Herstellen eines dritten Dichtungsrings so, dass er die ersten Verbindungselemente und die zweiten Verbindungselemente umschließt, wobei sich der dritte Dichtungsring über eine Grenzfläche zwischen dem ersten Wafer und dem zweiten Wafer erstreckt; und Vereinzeln des ersten Wafers und des zweiten Wafers, um ein erstes Package von diesen zu trennen.
  14. Verfahren nach Anspruch 13, wobei das Herstellen des dritten Dichtungsrings Folgendes umfasst: Erzeugen einer ersten Grabenöffnung in einer ersten dielektrischen Schicht über dem ersten Dichtungsring, wobei die erste Grabenöffnung eine Oberseite des ersten Dichtungsrings freilegt; Abscheiden eines leitfähigen Materials in der ersten Grabenöffnung, um eine erste Dichtungsringerweiterung herzustellen; Erzeugen einer zweiten Grabenöffnung in einer zweiten dielektrischen Schicht über dem zweiten Dichtungsring, wobei die zweite Grabenöffnung eine Oberseite des zweiten Dichtungsrings freilegt; Abscheiden des leitfähigen Materials in der zweiten Grabenöffnung, um eine zweite Dichtungsringerweiterung herzustellen; und gleichzeitig mit dem Bonden der ersten Verbindungselemente des ersten Wafers an die zweiten Verbindungselemente des zweiten Wafers Bonden der ersten Dichtungsringerweiterung an die zweite Dichtungsringerweiterung.
  15. Verfahren nach Anspruch 14, wobei die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung ein eutektisches Material aufweisen.
  16. Verfahren nach Anspruch 14 oder 15, wobei die erste Dichtungsringerweiterung und die zweite Dichtungsringerweiterung durch eine Metall-Metall-Direktbondung aneinandergebondet werden.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei das Herstellen des dritten Dichtungsrings Folgendes umfasst: Dünnen des zweiten Wafers; Erzeugen eines Grabens durch den zweiten Wafer, wobei der Graben den ersten Wafer durchdringt und die ersten Verbindungselemente und die zweiten Verbindungselemente umschließt; und Füllen des Grabens mit einem Dichtungsringmaterial.
  18. Verfahren nach Anspruch 17, wobei das Dichtungsringmaterial ein leitfähiges Material ist.
  19. Verfahren nach einem der Ansprüche 13 bis 18, das weiterhin ein Herstellen eines Bondpads über dem dritten Dichtungsring umfasst.
  20. Verfahren nach Anspruch 17 oder 18, wobei der Graben den ersten Dichtungsring und den zweiten Dichtungsring freilegt, wobei das Dichtungsringmaterial den ersten Dichtungsring und den zweiten Dichtungsring elektrisch und physisch verbindet.
DE102021100986.3A 2020-07-30 2021-01-19 Erweiterte dichtungsringstruktur beim wafer-stapeln Pending DE102021100986A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063058623P 2020-07-30 2020-07-30
US63/058,623 2020-07-30
US17/150,871 US11894319B2 (en) 2020-07-30 2021-01-15 Extended seal ring structure on wafer-stacking
US17/150,871 2021-01-15

Publications (1)

Publication Number Publication Date
DE102021100986A1 true DE102021100986A1 (de) 2022-02-03

Family

ID=77411533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021100986.3A Pending DE102021100986A1 (de) 2020-07-30 2021-01-19 Erweiterte dichtungsringstruktur beim wafer-stapeln

Country Status (7)

Country Link
US (2) US11894319B2 (de)
EP (1) EP3945571A3 (de)
JP (1) JP2022027651A (de)
KR (1) KR102575949B1 (de)
CN (1) CN113675147A (de)
DE (1) DE102021100986A1 (de)
TW (1) TWI838614B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023043671A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 半導体記憶装置及びその設計方法
TWI806698B (zh) * 2022-07-08 2023-06-21 鉑識科技股份有限公司 接合結構及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
US8859390B2 (en) * 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
TWI467695B (zh) * 2011-03-24 2015-01-01 Sony Corp 半導體裝置及其製造方法
US9540230B2 (en) 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8963317B2 (en) 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9142581B2 (en) 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
US9287188B2 (en) 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
US20150069609A1 (en) 2013-09-12 2015-03-12 International Business Machines Corporation 3d chip crackstop
US9806119B2 (en) 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
CN111883501A (zh) * 2015-05-18 2020-11-03 索尼公司 半导体装置和成像装置
US9972603B2 (en) * 2015-12-29 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Seal-ring structure for stacking integrated circuits
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10790262B2 (en) * 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10629592B2 (en) 2018-05-25 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits
US20200035641A1 (en) 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding

Also Published As

Publication number Publication date
CN113675147A (zh) 2021-11-19
JP2022027651A (ja) 2022-02-10
KR102575949B1 (ko) 2023-09-06
US11894319B2 (en) 2024-02-06
EP3945571A2 (de) 2022-02-02
KR20220015305A (ko) 2022-02-08
US20220359429A1 (en) 2022-11-10
US20220037268A1 (en) 2022-02-03
EP3945571A3 (de) 2022-06-08
TW202221885A (zh) 2022-06-01
TWI838614B (zh) 2024-04-11

Similar Documents

Publication Publication Date Title
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102019116993A1 (de) Opufferspeicherdesign für package-integration
DE102016101685A1 (de) Integriertes fan-out-gehäuse und verfahren zu seiner herstellung
DE10234208A1 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102020104147A1 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
WO2000074134A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102021100986A1 (de) Erweiterte dichtungsringstruktur beim wafer-stapeln
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
WO2000035007A1 (de) Verfahren zur vertikalen integration von aktiven schaltungsebenen und unter verwendung desselben erzeugte vertikale integrierte schaltung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102019117917B4 (de) Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
DE102020107216A1 (de) Doppelseitiges Routing in 3D-SIP-Struktur
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102020119293A1 (de) Die-stapelstruktur und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication