DE102020215562A1 - METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE - Google Patents
METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE Download PDFInfo
- Publication number
- DE102020215562A1 DE102020215562A1 DE102020215562.3A DE102020215562A DE102020215562A1 DE 102020215562 A1 DE102020215562 A1 DE 102020215562A1 DE 102020215562 A DE102020215562 A DE 102020215562A DE 102020215562 A1 DE102020215562 A1 DE 102020215562A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating material
- semiconductor layer
- contact element
- solder
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
Ein Verfahren zur Herstellung elektrischer Kontakte umfasst das Bereitstellen (S200) eines Werkstücks (15) mit Kontaktelementen (210, 215) aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material (220) isoliert sind, wobei eine erste Hauptoberfläche (101) des Werkstücks (15) planar ist, das Rückätzen (S210) des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials (220) ist, wodurch Vertiefungen (217) im Bereich der ersten Hauptoberfläche (101) ausgebildet werden, das Aufbringen (S220) eines Lotmaterials in den Vertiefungen (217) und über dem isolierenden Material (220), und das Rückschleifen (S230) des Lotmaterials, so dass das isolierende Material (220) freiliegt.A method for producing electrical contacts comprises providing (S200) a workpiece (15) with contact elements (210, 215) made of an electrically conductive material, which are insulated from one another by insulating material (220), with a first main surface (101) of the workpiece (15) is planar, etching back (S210) the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material (220), whereby depressions (217) are formed in the region of the first main surface (101). , applying (S220) a solder material in the recesses (217) and over the insulating material (220), and grinding back (S230) the solder material so that the insulating material (220) is exposed.
Description
Eine lichtemittierende Diode (LED) ist eine lichtemittierende Vorrichtung, die auf Halbleitermaterialien basiert. Beispielsweise umfasst eine LED einen pn-Übergang. Wenn Elektronen und Löcher miteinander im Bereich des pn-Übergangs rekombinieren, beispielsweise, weil eine entsprechende Spannung angelegt wird, wird elektromagnetische Strahlung erzeugt.A light-emitting diode (LED) is a light-emitting device based on semiconductor materials. For example, an LED includes a pn junction. Electromagnetic radiation is generated when electrons and holes recombine with each other in the region of the pn junction, for example because a corresponding voltage is applied.
Generell werden neue Konzepte gesucht, mit denen die elektrische Kontaktierung eines optoelektronischen Halbleiterbauelements verbessert werden kann. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung elektrischer Kontakte, ein verbessertes Verfahren zur Herstellung optoelektronischer Halbleiterbauelemente sowie ein verbessertes optoelektronisches Halbleiterbauelement zur Verfügung zu stellen.In general, new concepts are sought with which the electrical contacting of an optoelectronic semiconductor component can be improved. The object of the present invention is to provide an improved method for producing electrical contacts, an improved method for producing optoelectronic semiconductor components and an improved optoelectronic semiconductor component.
Ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements umfasst das Ausbilden eines zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeigneten Halbleiterschichtstapels, der eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp sowie eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp aufweist, über einem Substrat, das Ausbilden eines ersten Kontaktelements in elektrischem Kontakt mit der ersten Halbleiterschicht sowie eines zweiten Kontaktelements in elektrischem Kontakt mit der zweiten Halbleiterschicht, jeweils aus einem elektrisch leitfähigen Material, und das Ausbilden eines isolierenden Materials zwischen dem ersten Kontaktelement und dem zweiten Kontaktelement, so dass im Bereich einer ersten Hauptoberfläche eines sich ergebenden Werkstücks Abschnitte des isolierenden Materials und des leitfähigen Materials freiliegen und die erste Hauptoberfläche planar ist. Das Verfahren umfasst weiterhin das Rückätzen des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials ist, wodurch Vertiefungen ausgebildet werden, das Aufbringen eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rückschleifen des Lotmaterials, so dass das isolierende Material freiliegt.A method for producing an optoelectronic semiconductor component comprises forming a semiconductor layer stack suitable for generating or absorbing electromagnetic radiation, which stack has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type, over a substrate, forming a first contact element in electrical contact with the first semiconductor layer and a second contact element in electrical contact with the second semiconductor layer, each made of an electrically conductive material, and the formation of an insulating material between the first contact element and the second contact element, so that in the region of a first main surface of a resulting workpiece sections of the insulating material and the conductive material are exposed and the first major surface is planar. The method further includes etching back the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming pits, depositing a solder material in the pits and over the insulating material, and grinding back the solder material , so that the insulating material is exposed.
Beispielsweise werden die Vertiefungen in der ersten Hauptoberfläche des Werkstücks ausgebildet werden und die erste Hauptoberfläche ist auf einer einer zweiten Hauptoberfläche der zweiten Halbleiterschicht entgegengesetzten Seite des Werkstücks angeordnet. Beispielsweise kann von dem optoelektronischen Halbleiterbauelement emittierte elektromagnetische Strahlung über die zweite Hauptoberfläche der zweiten Halbleiterschicht ausgegeben werden.For example, the depressions will be formed in the first main surface of the workpiece and the first main surface is arranged on an opposite side of the workpiece from a second main surface of the second semiconductor layer. For example, electromagnetic radiation emitted by the optoelectronic semiconductor component can be output via the second main surface of the second semiconductor layer.
Ein Verfahren zur Herstellung elektrischer Kontakte umfasst das Bereitstellen eines Werkstücks mit Kontaktelementen aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material isoliert sind, wobei eine erste Hauptoberfläche des Werkstücks planar ist. Das Verfahren umfasst weiterhin das Rückätzen des elektrisch leitfähigen Materials, wobei eine Ätzrate des elektrisch leitfähigen Materials größer als eine Ätzrate des isolierenden Materials ist, wodurch Vertiefungen im Bereich der ersten Hauptoberfläche ausgebildet werden, das Aufbringen eines Lotmaterials in den Vertiefungen und über dem isolierenden Material, und das Rückschleifen des Lotmaterials, so dass das isolierende Material freiliegt. A method of making electrical contacts includes providing a workpiece having contact elements of an electrically conductive material insulated from one another by insulating material, wherein a first major surface of the workpiece is planar. The method further includes etching back the electrically conductive material, wherein an etch rate of the electrically conductive material is greater than an etch rate of the insulating material, thereby forming depressions in the area of the first main surface, applying a solder material in the depressions and over the insulating material, and grinding back the solder material to expose the insulating material.
Beispielsweise kann das Lotmaterial in einer Dicke aufgebracht werden, die einer Tiefe der Vertiefungen entspricht, oder kleiner als die Tiefe der Vertiefungen ist.For example, the solder material can be applied in a thickness that corresponds to a depth of the depressions or is smaller than the depth of the depressions.
Das Verfahren kann ferner einen Ätzprozess zum Ätzen des isolierenden Materials nach dem Rückschleifen des Lotmaterials umfassen, so dass als Ergebnis, das Lotmaterial gegenüber dem isolierenden Material hervorsteht.The method may further include an etching process for etching the insulating material after grinding back the solder material such that, as a result, the solder material protrudes from the insulating material.
Gemäß Ausführungsformen kann das Lotmaterial in einer Dicke aufgebracht werden, die kleiner als eine Tiefe der Vertiefungen ist. Weiterhin kann eine Schutzschicht über dem Lotmaterial vor dem Rückschleifen des Lotmaterials aufgebracht werden, wobei die Schutzschicht nach dem Ätzprozess entfernt wird.According to embodiments, the solder material can be applied in a thickness that is smaller than a depth of the depressions. Furthermore, a protective layer may be applied over the solder material prior to grinding back the solder material, with the protective layer being removed after the etching process.
Beispielsweise werden das erste und das zweite Kontaktelement durch ein galvanisches Verfahren hergestellt. Eine Höhe des ersten und des zweiten Kontaktelements kann in einem Bereich von 10 µm bis 1 mm liegen. Das isolierende Material kann ein Harz umfassen.For example, the first and the second contact element are produced by a galvanic process. A height of the first and the second contact element can be in a range from 10 μm to 1 mm. The insulating material may include a resin.
Ein optoelektronisches Halbleiterbauelement umfasst einen zur Erzeugung oder Aufnahme elektromagnetischer Strahlung geeigneten Halbleiterschichtstapel, der eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp sowie eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp aufweist, ein erstes und ein zweites Kontaktelement aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material isoliert sind, an einer ersten Hauptoberfläche des optoelektronischen Halbleiterbauelements, wobei das erste Kontaktelement mit der ersten Halbleiterschicht elektrisch verbunden ist und das zweite Kontaktelement mit der zweiten Halbleiterschicht elektrisch verbunden ist. Eine Oberfläche des ersten und des zweiten Kontaktelements ist bei einem identischen Abstand in Bezug auf eine horizontale Oberfläche des Halbleiterschichtstapels angeordnet, und der Abstand zwischen der Oberfläche des ersten und zweiten Kontaktelements und der horizontalen Oberfläche ist kleiner als ein Abstand zwischen einer Oberfläche des isolierenden Materials und der horizontalen Oberfläche ist. Das optoelektronische Halbleiterbauelement umfasst weiterhin ein Lotmaterial jeweils über der Oberfläche des ersten und des zweiten Kontaktelements.An optoelectronic semiconductor component comprises a semiconductor layer stack suitable for generating or absorbing electromagnetic radiation, which has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type, a first and a second contact element made of an electrically conductive material, which are insulated from one another by insulating material are, on a first main surface of the optoelectronic semiconductor component, wherein the first contact element is electrically connected to the first semiconductor layer and the second contact element is electrically connected to the second semiconductor layer. A surface of the first and second contact elements is arranged at an identical distance with respect to a horizontal surface of the semiconductor layer stack, and the distance between the surface of the first and second contact members and the horizontal surface is smaller than a distance between a surface of the insulating material and the horizontal surface. The optoelectronic semiconductor component further includes a solder material over the surface of each of the first and second contact elements.
Gemäß Ausführungsformen kann das Lotmaterial mit einer Oberfläche des isolierenden Materials abschließen. Gemäß weiteren Ausführungsformen kann eine Oberseite des Lotmaterials bei einem größeren Abstand in Bezug auf die horizontale Oberfläche des Halbleiterschichtstapels angeordnet sein als eine Oberfläche des isolierenden Materials.According to embodiments, the solder material can terminate with a surface of the insulating material. According to further embodiments, a top of the solder material may be arranged at a larger distance with respect to the horizontal surface of the semiconductor layer stack than a surface of the insulating material.
Beispielsweise kann die erste Hauptoberfläche einer Oberfläche des optoelektronischen Halbleiterbauelements, über die elektromagnetische Strahlung aufgenommen oder erzeugte elektromagnetische Strahlung ausgekoppelt wird, entgegengesetzt sein.For example, the first main surface can be opposite to a surface of the optoelectronic semiconductor component via which electromagnetic radiation is absorbed or generated electromagnetic radiation is coupled out.
Gemäß Ausführungsformen kann eine Höhe des ersten und des zweiten Kontaktelements in einem Bereich von 10 µm bis 1 mm liegen.According to embodiments, a height of the first and the second contact element can be in a range from 10 μm to 1 mm.
Beispielsweise kann das isolierende Material ein Harz umfassen.For example, the insulating material may include a resin.
Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
- Die
1A bis1D zeigen schematische Querschnittsansichten eines Werkstücks zur Erläuterung eines Verfahrens zur Herstellung elektrischer Kontakte gemäß Ausführungsformen. - Die
2A bis2C zeigen schematische Querschnittsansichten eines Werkstücks bei Ausführung eines Verfahrens gemäß weiteren Ausführungsformen. - Die
3A bis3D zeigen schematische Querschnittsansichten eines Werkstücks bei Durchführung eines Verfahrens gemäß weiteren Ausführungsformen. -
4A zeigt eine schematische Querschnittsansicht eines Werkstücks bei Durchführung des Verfahrens gemäß Ausführungsformen. -
4B zeigt eine schematische Querschnittsansicht eines Beispiels einer optoelektronischen Halbleitervorrichtung gemäß Ausführungsformen. -
5A fasst ein Verfahren gemäß Ausführungsformen zusammen. -
5B fasst ein Verfahren gemäß weiteren Ausführungsformen zusammen.
- the
1A until1D show schematic cross-sectional views of a workpiece to explain a method for producing electrical contacts according to embodiments. - the
2A until2C show schematic cross-sectional views of a workpiece when executing a method according to further embodiments. - the
3A until3D show schematic cross-sectional views of a workpiece when carrying out a method according to further embodiments. -
4A shows a schematic cross-sectional view of a workpiece when carrying out the method according to embodiments. -
4B 12 shows a schematic cross-sectional view of an example of an optoelectronic semiconductor device according to embodiments. -
5A 1 summarizes a method according to embodiments. -
5B 1 summarizes a method according to further embodiments.
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „über“, „auf“, „vor“, „hinter“, „vorne“, „hinten“ usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.In the following detailed description, reference is made to the accompanying drawings which form a part hereof, and in which specific example embodiments are shown by way of illustration. In this context, directional terminology such as "top", "bottom", "front", "back", "over", "on", "in front", "behind", "front", "back", etc. is referred to the Orientation related to the figures just described. Because the components of the exemplary embodiments can be positioned in different orientations, the directional terminology is used for purposes of explanation and is in no way limiting.
Die Beschreibung der Ausführungsbeispiele ist nicht einschränkend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Bereich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.The description of the embodiments is not limiting, as other embodiments exist and structural or logical changes can be made without departing from the scope of the claims. In particular, elements of exemplary embodiments described below can be combined with elements of other exemplary embodiments described, unless the context dictates otherwise.
Die Begriffe „Wafer“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, gegebenenfalls getragen durch eine Basisunterlage, und weitere Halbleiterstrukturen einschließen. Beispielsweise kann eine Schicht aus einem ersten Halbleitermaterial auf einem Wachstumssubstrat aus einem zweiten Halbleitermaterial, beispielsweise einem GaAs-Substrat, einem GaN-Substrat oder einem Si-Substrat oder aus einem isolierenden Material, beispielsweise auf einem Saphirsubstrat, gewachsen sein.The terms "wafer" or "semiconductor substrate" used in the following description may encompass any semiconductor-based structure that has a semiconductor surface. Wafer and structure are understood to include doped and undoped semiconductors, epitaxial semiconductor layers optionally supported by a base substrate, and other semiconductor structures. For example, a layer of a first semiconductor material may be grown on a growth substrate of a second semiconductor material, such as a GaAs substrate, a GaN substrate, or a Si substrate, or of an insulating material, such as a sapphire substrate.
Je nach Verwendungszweck kann der Halbleiter auf einem direkten oder einem indirekten Halbleitermaterial basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultraviolettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AlN, AlGaN, AlGaInN, Al-GaInBN, Phosphid-Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGaInP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, Ga2O3, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der Verbindungshalbleitermaterialien kann variieren. Weitere Beispiele für Halbleitermaterialien können Silizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter“ auch organische Halbleitermaterialien ein.Depending on the intended use, the semiconductor can be based on a direct or an indirect semiconductor material. Examples of particularly suitable for generating electromagnetic radiation Semiconductor materials include, in particular, nitride semiconductor compounds that can be used to generate, for example, ultraviolet, blue or longer-wave light, such as GaN, InGaN, AlN, AlGaN, AlGaInN, Al-GaInBN, phosphide semiconductor compounds that can be used, for example, to generate green or longer-wave light , such as GaAsP, AlGaInP, GaP, AlGaP, and other semiconductor materials such as GaAs, AlGaAs, InGaAs, AlInGaAs, SiC, ZnSe, ZnO, Ga2O3, diamond, hexagonal BN and combinations of the materials mentioned. The stoichiometric ratio of the compound semiconductor materials can vary. Other examples of semiconductor materials may include silicon, silicon-germanium, and germanium. In the context of the present description, the term "semiconductor" also includes organic semiconductor materials.
Der Begriff „Substrat“ umfasst generell isolierende, leitende oder Halbleitersubstrate.The term "substrate" generally includes insulating, conductive, or semiconductor substrates.
Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann beispielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.The term “vertical” as used in this specification intends to describe an orientation that is substantially perpendicular to the first surface of a substrate or semiconductor body. The vertical direction can correspond to a growth direction when layers are grown, for example.
Die Begriffe „lateral“ und „horizontal“, wie in dieser Beschreibung verwendet, sollen eine Orientierung oder Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips (Die) sein.The terms “lateral” and “horizontal” as used in this specification are intended to describe an orientation or alignment that is substantially parallel to a first surface of a substrate or semiconductor body. This can be the surface of a wafer or a chip (die), for example.
Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.The horizontal direction can, for example, lie in a plane perpendicular to a growth direction when layers are grown.
Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden“ eine niederohmige elektrische Verbindung zwischen den verbundenen Elementen. Die elektrisch verbundenen Elemente müssen nicht notwendigerweise direkt miteinander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.In the context of this description, the term "electrically connected" means a low-impedance electrical connection between the connected elements. The electrically connected elements do not necessarily have to be directly connected to each other. Further elements can be arranged between electrically connected elements.
Der Begriff „elektrisch verbunden“ umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.The term "electrically connected" also includes tunnel contacts between the connected elements.
Soweit hier die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weiteren Elementen oder Merkmalen aber nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.Insofar as the terms “have”, “contain”, “include”, “have” and the like are used here, these are open terms that indicate the presence of the said elements or features, but the presence of other elements or features do not exclude. The indefinite and definite articles include both the plural and the singular, unless the context clearly dictates otherwise.
Eine Chipstruktur 200 ist über dem Halbleiterschichtstapel 150 angeordnet. Gemäß Ausführungsformen ist nicht erforderlich, dass Chipstruktur 200 und der Halbleiterschichtstapel 150 separate Ebenen ausbilden. Beispielsweise kann es möglich sein, dass Komponenten der Chipstruktur 200 innerhalb des Halbleiterschichtstapels, beispielsweise in Vertiefungen oder Öffnungen angeordnet sind. Die Chipstruktur 200 kann beispielsweise isolierende oder leitende Schichten aufweisen, die beispielsweise Elemente eines Halbleiterbauelements definieren. Da die folgende Beschreibung sich im Wesentlichen auf die Ausbildung elektrischer Kontakte bezieht, ist die Darstellung der Elemente 150 und 200 als eine schematische Darstellung zu verstehen.A
Kontaktelemente 210, 215 sind über der Chipstruktur 200 ausgebildet. Beispielsweise kann ein erstes Kontaktelement 210 mit einer ersten Halbleiterschicht innerhalb des Halbleiterschichtstapels 150 verbunden sein. Ein zweites Kontaktelement 215 kann mit einer zweiten Halbleiterschicht innerhalb des Halbleiterschichtstapels 150 verbunden sein. Beispielsweise kann die erste Halbleiterschicht vom p-Leitfähigkeitstyp sein, und das erste Kontaktelement stellt einen p-Kontakt dar. In entsprechender Weise kann die zweite Halbleiterschicht vom n-Leitfähigkeitstyp sein, und das zweite Kontaktelement 215 stellt einen n-Kontakt dar. Ein isolierendes Material 220 ist zwischen dem ersten und dem zweiten Kontaktelement 210, 215 angeordnet. Beispielsweise können die Kontaktelemente 210, 215 in das isolierende Material 220 eingebettet sein.Contact
Üblicherweise werden Halbleiterbauelemente auf Waferebene hergestellt. Das heißt, eine Vielzahl von Halbleiterbauelementen wird parallel prozessiert und nach Durchführung einer Vielzahl von Verfahrensschritten in einzelne Chips vereinzelt. Entsprechend kann eine Vielzahl erster und zweiter Kontaktelemente 210, 215, die in dem isolierenden Material 220 eingebettet sind, über einem Wafer oder Träger angeordnet sein. Beispielsweise können die Kontaktelemente 210, 215 Kupfer oder Nickel enthalten oder aus diesen Materialien bestehen. Sie können durch ein galvanisches Verfahren ausgebildet sein. Das isolierende Material 220 kann beispielsweise ein Moldmaterial, d.h. ein Harz oder eine Harzzusammensetzung, die beispielsweise ein Silikon enthält, sein. Füllstoffe, beispielsweise SiO2-Füllstoffe können in dem Moldmaterial eingebettet sein.Semiconductor components are usually manufactured at the wafer level. This means that a multiplicity of semiconductor components are processed in parallel and, after carrying out a multiplicity of method steps, are separated into individual chips. Correspondingly, a plurality of first and
Nach Herstellung der isolierenden Schicht 220 über den Kontaktelementen 210, 215 wird die sich ergebende Oberfläche zurückgeschliffen, bis die Kontaktelemente 210, 215 freiliegen. Als Ergebnis liegt ein Werkstück 15 vor mit Kontaktelementen 210, 215 aus einem elektrisch leitfähigen Material, die voneinander durch isolierendes Material 220 isoliert sind. Eine erste Hauptoberfläche 101 des Werkstücks ist planar. Der Begriff „planar“ soll dabei bedeuten, dass die Oberfläche im Rahmen der Bearbeitungsgenauigkeit planar ist. Insbesondere wird durch den Rückschleifprozess dafür gesorgt, dass keine absichtlich eingefügten Höhenunterschiede oder Topographien innerhalb der ersten Hauptoberfläche 101 vorliegen.After the insulating
Wie in
Wie in
Beispielsweise kann das Lotmetall durch Sputtern oder durch ein Bedampfungsverfahren, beispielsweise ein PVD („physical vapour deposition“)-Verfahren aufgebracht werden. Die Schichtdicke des aufgebrachten Metalls kann beispielsweise, wie in
Die abgeschiedene Schichtdicke kann beispielsweise durch ein zeitgesteuertes Verfahren oder durch Schichtdickenmessung, beispielsweise mittels eines Schwingquarzes bestimmt werden. The deposited layer thickness can be determined, for example, by a time-controlled method or by measuring the layer thickness, for example using a quartz oscillator.
Anschließend wird die Oberfläche zurückgeschliffen und gegebenenfalls poliert, bis eine Oberfläche des isolierenden Materials 220 wieder frei liegt. Beispielsweise kann der Endpunkt des Schleifvorgangs dadurch bestimmt werden, dass der Schleifwiderstand überwacht wird. Verändert sich dieser sprunghaft, so kann bestimmt werden, dass sich die zu schleifende Oberfläche verändert hat.The surface is then ground back and optionally polished until a surface of the insulating
Gemäß weiteren Ausführungsformen kann, beispielsweise ausgehend von der in
Wie in
Gemäß weiteren Ausführungsformen kann die isolierende Schicht zurückgeätzt werden, so dass eine Oberfläche 221 des isolierenden Materials 220 einen kleineren Abstand zu einer horizontalen Bezugsebene 102 hat als die Oberfläche 222 des Kontaktelements 210, 215. Als Ergebnis kann in diesem Fall auch das erste und das zweite Kontaktelement 210, 215 zusätzlich zu dem ersten und dem zweiten Lötkontakt 226, 227 gegenüber dem isolierenden Material 220 hervorstehen.According to further embodiments, the insulating layer can be etched back so that a
Gemäß weiteren Ausführungsformen kann ausgehend von der in
Anschließend wird die Oberfläche 101 des Werkstücks 15 durch ein Rückschleif- oder Polier-Verfahren bearbeitet, bis eine Oberseite des isolierenden Materials 220 freiliegt.
In einem darauf folgenden Schritt, wird, wie in
Sodann wird, wie in
Gemäß weiteren Ausführungsformen kann die isolierende Schicht auch stärker zurückgeätzt werden, so dass eine Oberfläche 221 des isolierenden Materials 220 einen kleineren Abstand zu einer horizontalen Bezugsebene 102 hat als die Oberfläche 222 des Kontaktelements 210, 215. Als Ergebnis kann in diesem Fall auch das erste und das zweite Kontaktelement 210, 215 zusätzlich zu dem ersten und dem zweiten Lötkontakt 226, 227 gegenüber dem isolierenden Material 220 hervorstehen.According to further embodiments, the insulating layer can also be etched back more, so that a
Nachfolgend können weitere Verfahrensschritte durchgeführt werden, um das Werkstück 15 von der der ersten Hauptoberfläche 101 gegenüber liegenden Seite zu bearbeiten. Nach Prozessierung der Halbleiterchips können diese vereinzelt werden und gegebenenfalls weiter verarbeitet werden.Further method steps can then be carried out in order to machine the workpiece 15 from the side opposite the first
Wie beschrieben worden ist, stellt das Verfahren eine Möglichkeit dar, mit der Lötkontakte selbstjustiert in Bezug auf die Kontaktelemente ausgebildet werden können. Als Ergebnis können die Lötkontakte genau über den Kontaktelementen platziert werden, ohne dass aufwändige Prozessierung, beispielsweise unter Verwendung fotolithografischer Methoden erforderlich ist. Insgesamt wird gegenüber der Verwendung fotolithografischer Verfahren die Platziergenauigkeit der Lötkontakte erhöht.As has been described, the method represents a way in which solder contacts can be formed in a self-aligned manner with respect to the contact elements. As a result, the solder contacts can be placed precisely over the contact elements without the need for complex processing, for example using photolithographic methods. Overall, the placement accuracy of the solder contacts is increased compared to the use of photolithographic processes.
Dadurch, dass das beschriebene Verfahren im Wesentlichen Aufdampf-, Schleif- und Ätzverfahren umfasst, lassen sich die Lötkontakte auf einfache Weise mit hoher Genauigkeit herstellen.Due to the fact that the method described essentially comprises vapor deposition, grinding and etching methods, the soldering contacts can be produced in a simple manner with a high level of accuracy.
Das beschriebene Verfahren lässt sich insbesondere zur Herstellung von optoelektronischen Halbleiterbauelementen einsetzen.The method described can be used in particular for the production of optoelectronic semiconductor components.
Die aktive Zone kann beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopf-Struktur (SQW, single quantum well) oder eine Mehrfach-Quantentopf-Struktur (MQW, multi quantum well) zur Strahlungserzeugung aufweisen. Die Bezeichnung „Quantentopf-Struktur“ entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Schichten.The active zone can have, for example, a pn junction, a double heterostructure, a single quantum well structure (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating radiation. The term “quantum well structure” has no meaning here with regard to the dimensionality of the quantization. It thus includes, inter alia, quantum wells, quantum wires and quantum dots as well as any combination of these layers.
Beispielsweise kann eine Spiegelschicht 117, die beispielsweise Silber enthalten kann, in Kontakt mit einer Hauptoberfläche 111 der ersten Halbleiterschicht 110 angeordnet sein. Die erste Stromaufweitungsschicht 118 kann die Spiegelschicht 117 einkapseln und in Kontakt mit der ersten Halbleiterschicht 110 ausgebildet sein. Weiterhin kann die zweite Stromaufweitungsschicht 123 über das Verbindungselement 122 mit der zweiten Halbleiterschicht 120 verbunden sein. Beispielsweise kann die zweite Stromaufweitungsschicht 123 ein Trägerelement 125 ausbilden, welche den Halbleiterschichtstapel umgibt und an den Seitenwänden des Halbleiterschichtstapels 150 angeordnet ist. For example, a
Das zweite Kontaktelement 215 ist mit der zweiten Stromaufweitungsschicht 123 elektrisch verbunden. Ein Substrat 100 ist angrenzend an die erste Hauptoberfläche der zweiten Halbleiterschicht 121 angeordnet.The
Die Kontaktelemente 210, 215 können beispielsweise durch ein galvanisches Verfahren ausgebildet werden. Sie können eine Höhe h von 10 µm bis 1 mm haben. Das isolierende Material 220, beispielsweise ein Moldmaterial, füllt die Zwischenräume zwischen den Kontaktelementen 210, 215 auf. Durch das Auffüllen mit dem isolierenden Material 220 wird eine zusätzliche Stabilisierung der Struktur erreicht. Nach Ausbilden des isolierenden Materials 220 wird ein Rückschleifprozess durchgeführt, sodass die erste Hauptoberfläche 101 des Werkstücks 15 planar ist. Anschließend wird das Verfahren, das unter Bezugnahme auf die
Nach Durchführung des Verfahrens kann beispielsweise das Substrat 100 entfernt werden. Die erste Hauptoberfläche 121 der zweiten Halbleiterschicht 120 kann aufgeraut werden. Weiterhin kann ein Konvertermaterial 105 in Kontakt mit der ersten Hauptoberfläche 121 der zweiten Halbleiterschicht ausgebildet werden.After the method has been carried out, the
Gemäß weiteren Ausführungsformen kann eine Oberfläche 222 des ersten und des zweiten Kontaktelements 210, 215 einen größeren Abstand beispielsweise zur ersten Hauptoberfläche 111 der ersten Halbleiterschicht 110 als das isolierende Material 220 haben.According to further embodiments, a
Das in
Beispielsweise kann das Lotmaterial 225 mit einer Oberfläche 222 des isolierenden Materials 220 abschließen, wie in
Durch das beschriebene Verfahren kann gerade, wenn Lötkontakte über galvanisch ausgebildeten Kontaktelementen mit einer Höhe, die größer als 10 µm ist, ausgebildet werden sollen, eine sehr präzise Platzierung der Lötkontakte sichergestellt werden. Insbesondere treten Probleme, die beispielsweise mit lithographischen Verfahren verbunden sind, beispielsweise Justageprobleme oder Handhabungsprobleme, die durch Fehlanpassungen des thermischen Ausdehnungskoeffizienten und Schichtstress verursacht werden können, nicht oder in verringertem Maße auf.The method described can be used to ensure very precise placement of the soldering contacts, especially when soldering contacts are to be formed over galvanically formed contact elements with a height that is greater than 10 μm. In particular, problems that are associated, for example, with lithographic methods, for example adjustment problems or handling problems that can be caused by mismatching of the thermal expansion coefficient and layer stress, do not occur or occur to a reduced extent.
Dadurch, dass eine präzise Platzierung der Lötkontakte sichergestellt ist, ist es nicht erforderlich, Toleranzen für die Platzierung der Lötkontakte vorzusehen. Entsprechend kann die Packungsdichte erhöht werden, was weitere vorteilhafte Effekte nach sich zieht.By ensuring precise placement of the solder pads, it is not necessary to provide tolerances for the placement of the solder pads. Accordingly, the packing density can be increased, which entails further advantageous effects.
Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.Although specific embodiments have been illustrated and described herein, those skilled in the art will recognize that a variety of alternative and/or equivalent configurations may be substituted for the specific embodiments shown and described without departing from the scope of the invention. The application is intended to cover any adaptations or variations of the specific embodiments discussed herein. Therefore, the invention is to be limited only by the claims and their equivalents.
BezugszeichenlisteReference List
- 1010
- Optoelektronisches HalbleiterbauelementOptoelectronic semiconductor component
- 1515
- Werkstückworkpiece
- 2020
- elektromagnetische Strahlungelectromagnetic radiation
- 100100
- Substratsubstrate
- 101101
- erste Hauptoberflächefirst main surface
- 102102
- horizontale Bezugsebenehorizontal reference plane
- 105105
- Konvertermaterialconverter material
- 110110
- erste Halbleiterschichtfirst semiconductor layer
- 111111
- erste Hauptoberfläche der ersten Halbleiterschichtfirst main surface of the first semiconductor layer
- 115115
- aktive Zoneactive zone
- 116116
- isolierende Schichtinsulating layer
- 117117
- Spiegelschichtmirror layer
- 118118
- erste Stromaufweitungsschichtfirst current spreading layer
- 120120
- zweite Halbleiterschichtsecond semiconductor layer
- 121121
- zweite Hauptoberfläche der zweiten Halbleiterschichtsecond main surface of the second semiconductor layer
- 122122
- Verbindungselementfastener
- 123123
- zweite Stromaufweitungsschichtsecond current spreading layer
- 124124
- Passivierungsschichtpassivation layer
- 125125
- Trägerelementcarrier element
- 150150
- Halbleiterschichtstapelsemiconductor layer stack
- 200200
- Chipstrukturchip structure
- 210210
- erstes Kontaktelementfirst contact element
- 215215
- zweites Kontaktelementsecond contact element
- 217217
- Vertiefungdeepening
- 220220
- isolierendes Materialinsulating material
- 221221
- Oberfläche des isolierenden Materialssurface of the insulating material
- 222222
- Oberfläche des Kontaktelementssurface of the contact element
- 223223
- Oberseite des Lotmetallstop of the solder metal
- 224224
- Oberseite des Lötkontaktstop of the solder contact
- 225225
- Lotmaterialsolder material
- 226226
- erster Lötkontaktfirst solder contact
- 227227
- zweiter Lötkontaktsecond solder contact
- 229229
- Schutzschichtprotective layer
Claims (15)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020215562.3A DE102020215562A1 (en) | 2020-12-09 | 2020-12-09 | METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE |
PCT/EP2021/080792 WO2022122268A1 (en) | 2020-12-09 | 2021-11-05 | Method for producing an optoelectronic semiconductor component, method for producing electrical contacts and optoelectronic semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020215562.3A DE102020215562A1 (en) | 2020-12-09 | 2020-12-09 | METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020215562A1 true DE102020215562A1 (en) | 2022-06-09 |
Family
ID=78676546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020215562.3A Pending DE102020215562A1 (en) | 2020-12-09 | 2020-12-09 | METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102020215562A1 (en) |
WO (1) | WO2022122268A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112015005124T5 (en) | 2014-11-12 | 2017-08-24 | Seoul Viosys Co., Ltd. | Light emitting diode |
DE112015006061T5 (en) | 2015-01-27 | 2017-10-19 | Seoul Viosys Co., Ltd. | Light-emitting device |
US20180190871A1 (en) | 2015-06-19 | 2018-07-05 | Seoul Viosys Co., Ltd. | Light-emitting element comprising a plurality of wavelength converters, and production method therefor |
US20180233536A1 (en) | 2014-10-17 | 2018-08-16 | Intel Corporation | Microled display & assembly |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847376B2 (en) * | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
KR20170121777A (en) * | 2016-04-25 | 2017-11-03 | 삼성전자주식회사 | Semiconductor light emitting device |
WO2019028314A1 (en) * | 2017-08-03 | 2019-02-07 | Cree, Inc. | High density pixelated-led chips and chip array devices, and fabrication methods |
KR20190074067A (en) * | 2017-12-19 | 2019-06-27 | 삼성전자주식회사 | Light emitting device package |
KR20190134941A (en) * | 2018-05-24 | 2019-12-05 | 서울반도체 주식회사 | Light emitting device |
-
2020
- 2020-12-09 DE DE102020215562.3A patent/DE102020215562A1/en active Pending
-
2021
- 2021-11-05 WO PCT/EP2021/080792 patent/WO2022122268A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180233536A1 (en) | 2014-10-17 | 2018-08-16 | Intel Corporation | Microled display & assembly |
DE112015005124T5 (en) | 2014-11-12 | 2017-08-24 | Seoul Viosys Co., Ltd. | Light emitting diode |
DE112015006061T5 (en) | 2015-01-27 | 2017-10-19 | Seoul Viosys Co., Ltd. | Light-emitting device |
US20180190871A1 (en) | 2015-06-19 | 2018-07-05 | Seoul Viosys Co., Ltd. | Light-emitting element comprising a plurality of wavelength converters, and production method therefor |
Also Published As
Publication number | Publication date |
---|---|
WO2022122268A1 (en) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1920508B1 (en) | Method for lateral separation of a semiconductor wafer stack | |
DE102007062046B4 (en) | Light-emitting component arrangement, light-emitting component and method for producing a plurality of light-emitting components | |
DE112018001450B4 (en) | Optoelectronic semiconductor chip and method for its manufacture | |
DE102018123930A1 (en) | Optoelectronic semiconductor chip with first and second contact element and method for producing the optoelectronic semiconductor chip | |
DE10147886B4 (en) | Luminescent diode with buried contact and manufacturing process | |
WO2020035419A1 (en) | Optoelectronic semiconductor component having contact elements and method for producing same | |
DE102020215562A1 (en) | METHOD FOR MANUFACTURING AN OPTOELECTRONIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING ELECTRICAL CONTACTS AND OPTOELECTRONIC SEMICONDUCTOR DEVICE | |
DE102018118824A1 (en) | SEMICONDUCTOR COMPONENT WITH A STRESS COMPENSATION LAYER AND METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
WO2020239749A1 (en) | Optoelectronic semiconductor component comprising connection regions, and method for producing the optoelectronic semiconductor component | |
DE102020202613A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND OPTOELECTRONIC DEVICE | |
WO2020035413A1 (en) | Optoelectronic semiconductor component having a carrier element comprising an electrically conductive material | |
WO2020165029A1 (en) | Optoelectronic semiconductor component having sections of a conductive layer and method for producing an optoelectronic semiconductor component | |
WO2020064892A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
DE102019100799A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A LAYER PACK WITH ANISOPROPER CONDUCTIVITY AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
DE102018123932A1 (en) | Optoelectronic component with a dielectric mirror layer and method for producing the optoelectronic component | |
WO2020127435A1 (en) | Optoelectronic semiconductor component and method for producing the same | |
DE102015102458B4 (en) | Method for producing a plurality of semiconductor chips | |
DE112022003396T5 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT, ARRANGEMENT OF OPTOELECTRONIC SEMICONDUCTOR COMPONENTS AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
DE102018122492A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A FIRST AND SECOND METAL LAYER AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
DE112022002708T5 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT | |
DE102018120490A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH A SEMICONDUCTOR CONTACT LAYER AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
DE102018133526A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH AN INTERLAYER AND METHOD FOR PRODUCING THE OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
WO2020187815A1 (en) | Optoelectronic semiconductor component with insulating layer, and method for producing the optoelectronic semiconductor component | |
WO2020053344A1 (en) | Optoelectronic semiconductor component comprising a first and second contact element, and method for producing the optoelectronic semiconductor component | |
DE102019103632A1 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT WITH FIRST AND SECOND AREAS OF A FIRST SEMICONDUCTOR LAYER AND A PROCESS FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified |