DE102020202814A1 - Method for etching a semiconductor component and corresponding device - Google Patents

Method for etching a semiconductor component and corresponding device Download PDF

Info

Publication number
DE102020202814A1
DE102020202814A1 DE102020202814.1A DE102020202814A DE102020202814A1 DE 102020202814 A1 DE102020202814 A1 DE 102020202814A1 DE 102020202814 A DE102020202814 A DE 102020202814A DE 102020202814 A1 DE102020202814 A1 DE 102020202814A1
Authority
DE
Germany
Prior art keywords
etching process
etching
substrate
local
lateral structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020202814.1A
Other languages
German (de)
Inventor
Simon Genter
Ricardo Zamora
Christoph Schelling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020202814.1A priority Critical patent/DE102020202814A1/en
Priority to FI20215218A priority patent/FI20215218A1/en
Priority to TW110107551A priority patent/TW202200485A/en
Publication of DE102020202814A1 publication Critical patent/DE102020202814A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0138—Monitoring physical parameters in the etching chamber, e.g. pressure, temperature or gas composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zum Ätzen eines Halbleiter-Bauelements und eine entsprechende Vorrichtung. Das Verfahren umfasst die Schritte:Bereitstellen eines Substrates (1), auf dessen Oberseite (O) eine Ätzmaske (M) aufgebracht ist, welche zu ätzende Bereiche des Substrats (1) freilegt; Durchführen eines ersten Ätzprozesses in einer ersten Ätzkammer (EK1), wobei eine Mehrzahl von Halbleiter-Bauelementen (C1-C4) lokal verteilt auf der Oberseite (O) des Substrats (1) unter der Ätzmaske (M; M') gebildet wird, die jeweils ein oder mehrere Strukturelemente (S1-S4) aufweisen; wobei die Strukturelemente (S1-S4) lokale Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses aufweisen; und Durchführen eines zweiten Ätzprozesses in einer zweiten Ätzkammer (EK2), wobei die Strukturelemente (S1-S4) lokal isotrop nachgeätzt werden, um die lokalen Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses zu vermindern, wobei der zweite Ätzprozess durch ein vorbestimmtes Korrekturprogramm (KP) gesteuert wird, welches den lokalen zweiten lateralen Strukturabtrag des zweiten Ätzprozesses vorgibt.The present invention provides a method for etching a semiconductor component and a corresponding device. The method comprises the steps of: providing a substrate (1), on the top side (O) of which an etching mask (M) is applied, which exposes areas of the substrate (1) to be etched; Carrying out a first etching process in a first etching chamber (EK1), a plurality of semiconductor components (C1-C4) being formed locally distributed on the top side (O) of the substrate (1) under the etching mask (M; M '), which each have one or more structural elements (S1-S4); wherein the structure elements (S1-S4) have local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the first etching process; and performing a second etching process in a second etching chamber (EK2), the structure elements (S1-S4) being locally isotropically post-etched in order to reduce the local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the first etching process, the second etching process is controlled by a predetermined correction program (KP), which specifies the local second lateral structure removal of the second etching process.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ätzen eines Halbleiter-Bauelements und eine entsprechende Vorrichtung.The present invention relates to a method for etching a semiconductor component and a corresponding device.

Obwohl auf beliebige Strukturen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik in Bezug auf mikromechanische Bauelemente in Silizium erläutert, bei denen Opferschichten entfernt werden.Although applicable to any structures, the present invention and the problems on which it is based are explained in relation to micromechanical components in silicon in which sacrificial layers are removed.

Stand der TechnikState of the art

Mikromechanische Bauelemente auf Siliziumbasis, wie beispielsweise Sensoren oder Mikrospiegel, bestehen in der Regel aus einer oder mehreren leitfähigen strukturierten Funktionsschichten aus Silizium. Die durch Ätzverfahren strukturierten Bereiche der Funktionsschichten, die den beweglichen Teil des MEMS darstellen, befinden sich direkt auf einer Opferschicht. Unter den nicht-beweglichen Bereichen wird die Opferschicht teilweise nicht entfernt bzw. die Funktionsschichten sind direkt auf dem Substrat angebunden. Über eine geeignete Aufhängung sind bewegliche und feste Bereiche miteinander verbunden. Am Ende des Herstellungsprozesses wird die Opferschicht mittels eines geeigneten isotropen Ätzverfahrens wenigstens teilweise selektiv entfernt, wodurch das Bauteil funktionsfähig wird.Micromechanical components based on silicon, such as sensors or micromirrors, generally consist of one or more conductive, structured functional layers made of silicon. The areas of the functional layers structured by etching processes, which represent the movable part of the MEMS, are located directly on a sacrificial layer. The sacrificial layer is partially not removed under the non-movable areas or the functional layers are attached directly to the substrate. Movable and fixed areas are connected to one another via a suitable suspension. At the end of the manufacturing process, the sacrificial layer is at least partially selectively removed by means of a suitable isotropic etching process, as a result of which the component becomes functional.

Der Trend geht zu immer kleineren und leistungsfähigeren Halbleiter-Bauelementen. Hierzu wird der funktionale Kern immer weiter verkleinert. Mit zunehmender Verkleinerung der Strukturen werden jedoch geringe Fertigungstoleranzen und die mechanische Robustheit des Mikrosystems immer wichtiger. Die Fertigungstoleranzen sind in erster Linie bestimmt durch die Abweichung des Ätzmaßes der Strukturen über das Substrat. Diese Abweichung ist bedingt durch die plasmarheologischen Eigenschaften der jeweiligen Ätzkammer.
Die mechanische Robustheit/Bruchfestigkeit von schwingfähigen Strukturen kann von der Beschaffenheit (insbesondere der Rauigkeit) der Ätzwände abhängen.The trend is towards ever smaller and more powerful semiconductor components. For this purpose, the functional core is being made smaller and smaller. As the structures get smaller and smaller, however, low manufacturing tolerances and the mechanical robustness of the microsystem become more and more important. The manufacturing tolerances are primarily determined by the deviation of the etching dimension of the structures over the substrate. This deviation is due to the plasma rheological properties of the respective etching chamber.
The mechanical robustness / breaking strength of structures that can vibrate can depend on the nature (especially the roughness) of the etched walls.

Für photonische Sensoren mit mehreren Wellenleitern ist die Phasenbeziehung zwischen den Wellenleitern von großer Bedeutung. Diese ergibt sich u. a. aus den geometrischen Maßen der Wellenleiter, z.B. den lateralen Abmessungen.For photonic sensors with multiple waveguides, the phase relationship between the waveguides is of great importance. This results inter alia. from the geometric dimensions of the waveguide, e.g. the lateral dimensions.

Die DE 10 2015 204 478 A1 offenbart ein Verfahren zum Glätten einer Oberfläche, insbesondere einer optischen Oberfläche, wobei ein plasmachemisches Ätzen der Oberfläche durch Bewegen eines Plasmastrahls und der Oberfläche relativ zueinander erfolgt. Nachfolgend erfolgt ein Teilchenstrahlbearbeiten der Oberfläche durch Bewegen eines Teilchenstrahls, insbesondere eines lonenstrahls, und der Oberfläche relativ zueinander.the DE 10 2015 204 478 A1 discloses a method for smoothing a surface, in particular an optical surface, wherein a plasma-chemical etching of the surface takes place by moving a plasma jet and the surface relative to one another. The surface is then processed by a particle beam by moving a particle beam, in particular an ion beam, and the surface relative to one another.

Offenbarung der ErfindungDisclosure of the invention

Die vorliegende Erfindung schafft ein Verfahren zum Ätzen eines Halbleiter-Bauelements nach Anspruch 1 und eine entsprechende Vorrichtung nach Anspruch 11.The present invention provides a method for etching a semiconductor device according to claim 1 and a corresponding device according to claim 11.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.Preferred developments are the subject of the respective subclaims.

Vorteile der ErfindungAdvantages of the invention

Die der vorliegenden Erfindung zugrundeliegende Idee besteht im Durchführen eines zweiten Ätzprozesses in einer zweiten Ätzkammer, wobei die Strukturelemente lokal isotrop nachgeätzt werden, um die Abweichungen hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses zu vermindern, wobei der zweite Ätzprozess durch ein vorbestimmtes Korrekturprogramm gesteuert wird, welches den lokalen zweiten lateralen Strukturabtrag des zweiten Ätzprozesses vorgibt.The idea on which the present invention is based consists in carrying out a second etching process in a second etching chamber, the structure elements being subsequently isotropically etched locally in order to reduce the deviations with regard to a first lateral structure removal of the first etching process, the second etching process being controlled by a predetermined correction program, which specifies the local second lateral structure removal of the second etching process.

Das erfindungsgemäße Verfahren ermöglicht somit die Fertigung von optischen und mechanischen Halbleiter-Bauelementen, insbesondere mit beweglichen Elementen, mit geringen Fertigungstoleranzen, welche daher sehr leistungsfähig sind. Inertialsensoren können beispielweise wesentlich kleiner gebaut werden bzw. wesentlich empfindlicher bei gleicher Baugröße.The method according to the invention thus enables the production of optical and mechanical semiconductor components, in particular with movable elements, with low production tolerances, which are therefore very efficient. Inertial sensors can, for example, be made much smaller or much more sensitive with the same size.

Gemäß einer bevorzugten Ausführungsform ist der erste Ätzprozesses ein Plasmaätzprozess, insbesondere ein (D)RIE-Ätzprozess, d.h. DRIE- oder RIE-Ätzprozess, bei dem sämtliche Halbleiter-Bauelemente eines Substrates parallel bearbeitet werden.According to a preferred embodiment, the first etching process is a plasma etching process, in particular a (D) RIE etching process, i.e. DRIE or RIE etching process, in which all semiconductor components of a substrate are processed in parallel.

Gemäß einer weiteren bevorzugten Ausführungsform ist der zweite Ätzprozess ein Ätzprozess mit einem reaktiven lonenstrahl. So lässt sich ein präziser lateral begrenzter Strukturabtrag erreichen.According to a further preferred embodiment, the second etching process is an etching process with a reactive ion beam. In this way, a precise, laterally limited structure removal can be achieved.

Gemäß einer weiteren bevorzugten Ausführungsform wird der zweite Ätzprozess mit einem halogenhaltigen Ätzgemisch durchgeführt, insbesondere mit SF6 und/oder NF3 und/oder CF4 gegebenenfalls in Kombination mit O2.According to a further preferred embodiment, the second etching process is carried out with a halogen-containing etching mixture, in particular with SF 6 and / or NF 3 and / or CF 4, optionally in combination with O 2 .

Gemäß einer weiteren bevorzugten Ausführungsform weisen die Ionen des lonenstrahls eine Einfallsenergie von unterhalb 1 keV auf. Durch die Wahl einer derart geringen Beschleunigungsspannung sinkt der physikalische Anteil des Ätzabtrages, während der chemische Ätzabtrag steigt, da die Ionen längere Verweilzeiten in Strukturnähe haben.According to a further preferred embodiment, the ions of the ion beam have an incident energy of below 1 keV. By choosing such a low acceleration voltage, the physical proportion of the etching removal decreases, while the chemical etching removal increases, since the ions have longer dwell times in the vicinity of the structure.

Gemäß einer weiteren bevorzugten Ausführungsform weist der lonenstrahl einen Durchmesser FWHM von einem Zehntel der Substratgröße auf oder kleiner. Dies erlaubt eine gute lokale Bearbeitung, wobei Ätzmaßgradienten ausgeglichen werden, ohne lange Prozesszeiten für einzelne Substrate zu benötigen. Mit diesem lonenstrahl das Substrat rasterförmig abgefahren, wobei die Halbleiter-Bauelemente eines Substrates nur lokal im Bereich des Strahles bearbeitet werden.According to a further preferred embodiment, the ion beam has a diameter FWHM of one tenth of the substrate size or smaller. This allows good local processing, with etching gradients being compensated without requiring long process times for individual substrates. With this ion beam, the substrate is traversed in a grid pattern, the semiconductor components of a substrate being processed only locally in the area of the beam.

Gemäß einer weiteren bevorzugten Ausführungsform weist das Substrat ein Wafersubstrat, eine auf dem Wafersubstrat aufgebrachte Opferschicht und eine auf der Opferschicht aufgebrachte mikromechanische Funktionsschicht auf.According to a further preferred embodiment, the substrate has a wafer substrate, a sacrificial layer applied to the wafer substrate and a micromechanical functional layer applied to the sacrificial layer.

Gemäß einer weiteren bevorzugten Ausführungsform wird das vorbestimmte Korrekturprogramm durch positionsbezogene elektrische Messungen mindestens eines Bauelementparameters an der Mehrzahl von Halbleiter-Bauelementen auf dem Substrat ermittelt wird. So lässt sich das Korrekturprogramm präzise über die gewünschte elektrische Funktion des Bauelements bestimmen.According to a further preferred embodiment, the predetermined correction program is determined by position-related electrical measurements of at least one component parameter on the plurality of semiconductor components on the substrate. In this way, the correction program can be precisely determined via the desired electrical function of the component.

Gemäß einer weiteren bevorzugten Ausführungsform sind die Strukturelemente elastische Aufhängefedern und träge Massen des jeweiligen Halbleiter-Bauelements, wobei die elektrischen Messungen die Eigenfrequenz des jeweiligen Halbleiter-Bauelements erfassen.According to a further preferred embodiment, the structural elements are elastic suspension springs and inert masses of the respective semiconductor component, the electrical measurements detecting the natural frequency of the respective semiconductor component.

Gemäß einer weiteren bevorzugten Ausführungsform wird aus den Eigenfrequenzen die laterale Breite der jeweiligen elastische Aufhängefedern ermittelt und werden aus der jeweiligen Breite die lokalen Abweichungen hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses aus dem Bauelementmodell ermittelt und wird aus den lokalen Abweichungen der notwendige lokale zweite laterale Strukturabtrag des zweiten Ätzprozesses ermittelt.According to a further preferred embodiment, the lateral width of the respective elastic suspension springs is determined from the natural frequencies and the local deviations with regard to a first lateral structure removal of the first etching process are determined from the component model from the respective width and the necessary local second lateral structure removal is determined from the local deviations of the second etching process.

FigurenlisteFigure list

Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele exemplarisch an Hand eines mikromechanischen Inertial-Baulementes näher erläutert, jedoch ist sie auch auf andere Halbleiter-Bauelemente wie photonische Schaltungen usw. übertragbar.The present invention is explained in more detail below using the exemplary embodiments specified in the schematic figures of the drawings using a micromechanical inertial component, but it can also be transferred to other semiconductor components such as photonic circuits, etc.

Es zeigen

  • 1 eine schematische Draufsicht auf ein Wafersubstrat mit einer Mehrzahl von Halbleiter-Bauelementen, die lokal verteilt auf der Oberseite des Substrats unter einer Maske gebildet sind zum Erläutern des Ausgangspunktes der vorliegenden Erfindung;
  • 2 eine Querschnittsansicht des Strukturelements S1 von 1;
  • 3a), b) eine jeweilige schematische Draufsicht auf das Wafersubstrat von 1 mit einer Mehrzahl von Halbleiter-Bauelementen, die lokal verteilt auf der Oberseite des Substrats gebildet sind zum Erläutern des Ermittelns des vorbestimmten Korrekturprogramms;
  • 4 eine Querschnittsansicht des Strukturelements S1 von 1 nach erfolgtem Nachätzen unter Verwendung des vorbestimmten Korrekturprogramms;
  • 5 einen mikromechanischen Inertialsensor, bei dessen Herstellung das erfindungsgemäße Verfahren anwendbar ist;
  • 6 einen mikromechanischen Sensor mit Opferschicht, bei dessen Herstellung das erfindungsgemäße Verfahren anwendbar ist;
  • 7 ein Flussdiagramm zum Erläutern eines Verfahrens zum Ätzen eines Halbleiter-Bauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung; und
  • 8 ein Blockdiagramm zum Erläutern einer Vorrichtung zum Ätzen eines Halbleiter-Bauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Show it
  • 1 a schematic plan view of a wafer substrate with a plurality of semiconductor components which are formed locally distributed on the upper side of the substrate under a mask for explaining the starting point of the present invention;
  • 2 a cross-sectional view of the structural element S1 from 1 ;
  • 3a), b ) a respective schematic plan view of the wafer substrate from FIG 1 a plurality of semiconductor components which are formed locally distributed on the upper side of the substrate for explaining the determination of the predetermined correction program;
  • 4th a cross-sectional view of the structural element S1 from 1 after re-etching has taken place using the predetermined correction program;
  • 5 a micromechanical inertial sensor, in the production of which the method according to the invention can be used;
  • 6th a micromechanical sensor with a sacrificial layer, in the production of which the method according to the invention can be used;
  • 7th a flowchart for explaining a method for etching a semiconductor component according to a first embodiment of the present invention; and
  • 8th a block diagram for explaining an apparatus for etching a semiconductor device according to a second embodiment of the present invention.

Ausführungsformen der ErfindungEmbodiments of the invention

In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.In the figures, identical reference symbols denote identical or functionally identical elements.

1 ist eine schematische Draufsicht auf ein Wafersubstrat mit einer Mehrzahl von Halbleiter-Bauelementen, die lokal verteilt auf der Oberseite des Substrats unter einer Maske gebildet sind zum Erläutern des Ausgangspunktes der vorliegenden Erfindung. 1 13 is a schematic plan view of a wafer substrate with a plurality of semiconductor components which are formed locally distributed on the upper side of the substrate under a mask for explaining the starting point of the present invention.

In 1 bezeichnet Bezugszeichen 1 ein Substrat, beispielsweise ein Silizium-Wafersubstrat. Eine Mehrzahl von Halbleiter-Bauelementen C1 bis C4 ist lokal verteilt auf der Oberseite O des Substrats 1 unter einer Ätzmaske M gebildet, wobei die Halbleiter-Bauelemente C1 bis C4 jeweils ein oder mehrere Strukturelemente S1 bis S4 unter der Ätzmaske M mit einem lateralen positionsbezogenen Strukturabtrag nach einem ersten Ätzprozess, z.B. einem Plasmaätzprozess, aufweisen. Zur Vereinfachung ist bei der vorliegenden Ausführungsform jeweils nur ein Strukturelement S1 bis S4 für ein jeweiliges mikromechanisches Bauelement C1 bis C4 dargestellt.In 1 denotes reference numerals 1 a substrate, for example a silicon wafer substrate. A plurality of semiconductor components C1 until C4 is locally distributed on the upper side O of the substrate 1 formed under an etching mask M, the semiconductor components C1 until C4 one or more structural elements each S1 until S4 have under the etching mask M with a lateral position-related structure removal after a first etching process, for example a plasma etching process. For the sake of simplicity, there is only one structural element in each case in the present embodiment S1 until S4 for a respective micromechanical component C1 until C4 shown.

2 ist eine Querschnittsansicht des Strukturelements S1 von 1.
In 2 ist das unter der Ätzmaske M liegende Strukturelement S1 des ersten Halbleiter-Bauelements C1 dargestellt. 2 Figure 3 is a cross-sectional view of the structural member S1 from 1 .
In 2 is the structural element located under the etching mask M. S1 of the first semiconductor component C1 shown.

Die Halbleiter-Bauelemente C1 bis C4 mit dem jeweiligen Strukturelement S1 bis S4 werden in einem ersten Ätzprozess in einer ersten Ätzkammer hergestellt, beispielsweise einem Plasmaätzprozess.The semiconductor components C1 until C4 with the respective structural element S1 until S4 are produced in a first etching process in a first etching chamber, for example a plasma etching process.

In 2 ist das Strukturelement S1 des ersten Halbleiter-Bauelements C1 nach dem ersten Ätzprozess dargestellt. Die laterale Kontur K1, die sich nach dem ersten Ätzprozess einstellt, weist eine Abweichung Δ1 hinsichtlich einer lateralen Sollkontur K1S auf, welche durch die plasmarheologischen Eigenschaften der ersten Ätzkammer bedingt ist. Die lokalen Abweichungen variieren lokal über die Oberfläche O des Substrats 1 und beeinflussen die elektrischen bzw. mechanischen Funktionen der Halbleiter-Bauelemente C1 bis C4, was bei der Anwendung zu unerwünschten Effekten führen kann, beispielsweise einer Verschiebung von Eigenfrequenzen der Halbleiter-Bauelemente C1 bis C4.In 2 is the structural element S1 of the first semiconductor component C1 shown after the first etching process. The lateral contour K1 , which occurs after the first etching process, has a deviation Δ1 with respect to a lateral desired contour K1S, which is due to the plasma rheological properties of the first etching chamber. The local deviations vary locally across the surface O of the substrate 1 and influence the electrical and mechanical functions of the semiconductor components C1 until C4 which can lead to undesirable effects during use, for example a shift in natural frequencies of the semiconductor components C1 until C4 .

Zur Minderung derartiger lokaler Abweichungen wird bei einer nachstehend beschriebenen Ausführungsform der vorliegenden Erfindung ein zweiter Ätzprozess in einer zweiten Ätzkammer durchgeführt, wobei die Strukturelemente S1 bis S4 lokal isotrop nachgeätzt werden, um die lokalen Abweichungen hinsichtlich der lateralen Konturen zu vermindern und möglichst genau die laterale(n) Sollkontur(en) zu erreichen. Der zweite Ätzprozess wird durch ein vorbestimmtes Korrekturprogramm gesteuert, welches den lokalen Strukturabtrag des zweiten Ätzprozesses vorgibt, um die laterale(n) Sollkontur(en) K1S möglichst präzise zu erreichen.To reduce such local deviations, in an embodiment of the present invention described below, a second etching process is carried out in a second etching chamber, the structural elements S1 until S4 locally isotropically re-etched in order to reduce the local deviations with regard to the lateral contours and to achieve the desired lateral contour (s) as precisely as possible. The second etching process is controlled by a predetermined correction program which specifies the local structure removal of the second etching process in order to achieve the lateral setpoint contour (s) K1S as precisely as possible.

3a), b) zeigen eine jeweilige schematische Draufsicht auf das Wafersubstrat von 1 mit einer Mehrzahl von Halbleiter-Bauelementen, die lokal verteilt auf der Oberseite des Substrats gebildet sind zum Erläutern des Ermittelns des vorbestimmten Korrekturprogramms. 3a), b ) show a respective schematic plan view of the wafer substrate from FIG 1 with a plurality of semiconductor components which are formed locally distributed on the upper side of the substrate for explaining the determination of the predetermined correction program.

Zur Ermittlung des Korrekturprogramms ist es erforderlich, den in der ersten Ätzkammer erzeugten sogenannten Ätzmaß-Fingerabdruck zu ermitteln. Dies geschieht insbesondere nach Fertigstellung an einem fertigen Kalibrationssubstrat.To determine the correction program, it is necessary to determine the so-called etching dimension fingerprint generated in the first etching chamber. This happens in particular after completion on a finished calibration substrate.

Beispielsweise kann dies bei mikromechanischen Drehratensensoren als Halbleiter-Bauelementen C1 bis C4 durch Messung der Eigenfrequenzen f1, f2, f3, f4 der Halbleiter-Bauelemente C1 bis C4 nach Fertigstellung mit nur einem ersten Ätzprozess durch elektrische Messungen an dem nicht vereinzelten (Kalibrations-)Substrat 1 erreicht werden, was zu einer sogenannten Frequenz-Wafermap führt.For example, this can be done in the case of micromechanical rotation rate sensors as semiconductor components C1 until C4 by measuring the natural frequencies f1, f2, f3, f4 of the semiconductor components C1 until C4 can be achieved after completion with only a first etching process by electrical measurements on the non-isolated (calibration) substrate 1, which leads to a so-called frequency wafer map.

Aus den lokal ermittelten Eigenfrequenzen f1 bis f4 der Bauelemente C1 bis C4 kann unter Zuhilfenahme des den Halbleiter-Bauelementen C1 bis C4 zugrundeliegenden Simulationsmodells auf die jeweilige Konturbreite der die Eigenfrequenzen f1 bis f4 bestimmenden Strukturelemente C1 bis C4, beispielsweise Aufhängefedern, zurückgerechnet werden und so ein Strukturelementbreiten-Wafermap erstellt werden.From the locally determined natural frequencies f1 to f4 of the components C1 until C4 can with the help of the semiconductor components C1 until C4 underlying simulation model to the respective contour width of the structural elements determining the natural frequencies f1 to f4 C1 until C4 , for example suspension springs, can be calculated back and thus a structural element width wafer map can be created.

Aus den Differenzen Δ1 bis Δ4 der elektrisch ermittelten Konturbreiten der Strukturelemente S1 bis S4 und der jeweiligen Sollkonturbreiten K1S usw., welche beim vorliegenden Beispiel als gleich angenommen werden, lässt sich positionsbezogen ermitteln, welcher zusätzliche laterale Strukturabtrag bei dem jeweiligen Strukturelement S1 bis S4 erforderlich ist, was zu einer Abtrags-Wafermap führt.From the differences Δ1 to Δ4 of the electrically determined contour widths of the structural elements S1 until S4 and the respective desired contour widths K1S etc., which are assumed to be the same in the present example, can be determined in a position-related manner which additional lateral structure removal in the respective structural element S1 until S4 is required, which leads to an ablation wafer map.

Mit Kenntnis des gewünschten lokalen zusätzlichen Abtrags für den lokalen und isotropen zweiten Ätzprozess, beispielsweise einem lonenstrahl-Ätzprozess, lässt sich dann die Verfahrgeschwindigkeit des Substrats 1 relativ zum lonenstrahl und die Rasterung derart bestimmen, dass beim Überschreiten der jeweiligen Position integral der lokal notwendige zusätzliche Ätzabtrag erzielt wird (Geschwindigkeits-Wafermap).With knowledge of the desired local additional removal for the local and isotropic second etching process, for example an ion beam etching process, the travel speed of the substrate can then be determined 1 relative to the ion beam and determine the raster in such a way that when the respective position is exceeded, the locally necessary additional etching removal is achieved integrally (speed wafer map).

Das so aus dem Kalibrationssubstrat ermittelte Korrekturprogramm für den zweiten Ätzprozess kann anschließend auf alle über die erste Ätzkammer mit dem ersten Ätzprozess laufenden Substrate 1 angewendet werden. Bei Bedarf kann das kammerspezifische Korrekturprogramm fortwährend oder regelmäßig anhand der bei den Waferlevelmessungen gewonnenen Frequenz-Wafermaps modifiziert bzw. nachjustiert werden.The correction program for the second etching process thus determined from the calibration substrate can then be applied to all substrates running through the first etching chamber with the first etching process 1 be applied. If necessary, the chamber-specific correction program can be modified or readjusted continuously or regularly on the basis of the frequency wafer maps obtained during the wafer level measurements.

4 ist eine Querschnittsansicht des Strukturelements S1 von 1 nach erfolgtem Nachätzen unter Verwendung des vorbestimmten Korrekturprogramms. 4th Figure 3 is a cross-sectional view of the structural member S1 from 1 after re-etching has taken place using the predetermined correction program.

Wie in 4 dargestellt, wird im Anschluss an das Durchführen des zweiten Ätzprozesses in der zweiten Ätzkammer, also dem lokalen isotropen Nachätzen, bei dem Strukturelement S1 des Halbleiter-Bauelements C1 die laterale Sollkontur K1S erreicht. Gleiches gilt für die übrigen Strukturelemente S2 bis S4, obwohl hier nicht ausdrücklich dargestellt.As in 4th is shown, following the implementation of the second etching process in the second etching chamber, that is to say the local isotropic post-etching, in the case of the structure element S1 of the semiconductor component C1 the lateral target contour K1S is reached. The same applies to the other structural elements S2 until S4 although not specifically shown here.

5 zeigt einen mikromechanischer Inertialsensor, bei dessen Herstellung das erfindungsgemäße Verfahren anwendbar ist. 5 shows a micromechanical inertial sensor, in the production of which the method according to the invention can be used.

In 5 ist ein Inertialsensor C1' mit Strukturelementen S1' bis S6' dargestellt, welche Aufhängefedern sind, die den beweglichen Teil des Inertialsensors C1' mit dem Substrat verbinden. Diese Strukturelemente S1' bis S6', welche zur Veranschaulichung umrahmt sind, bestimmen die Eigenfrequenz des Inertialsensors C1' und lassen sich durch das Durchführen des zweiten Ätzprozesses exakt auf die gewünschte bzw. gewünschten Eigenfrequenzen einstellen.In 5 is an inertial sensor C1 'Shown with structural elements S1' to S6 ', which are suspension springs that form the movable part of the inertial sensor C1 'connect to the substrate. These Structural elements S1 'to S6', which are framed for the purpose of illustration, determine the natural frequency of the inertial sensor C1 'and can be set exactly to the desired or desired natural frequencies by performing the second etching process.

6 zeigt einen mikromechanischen Sensor mit Opferschicht, bei dessen Herstellung das erfindungsgemäße Verfahren anwendbar ist. 6th shows a micromechanical sensor with a sacrificial layer, in the production of which the method according to the invention can be used.

In 6 bezeichnet Bezugszeichen 5 eine Opferschicht, beispielsweise eine Siliziumoxid-Opferschicht, welche auf einem Wafersubstrat 1 aufgebracht ist. Auf der Opferschicht 5 befindet sich eine mikromechanische Funktionsschicht 10, welche beispielsweise eine Polysiliziumschicht ist. Durch den ersten Ätzprozess werden die Strukturelemente S10a, S10b, S10c, S10d bei dem betreffenden mikromechanischen Sensor C10 erstellt, welche die bereits beschriebenen lokalen Abweichungen hinsichtlich des lateralen Strukturabtrags beim ersten Ätzprozess aufweisen. Bei diesem Beispiel ist die Ätzmaske mit Bezugszeichen M' bezeichnet.In 6th denotes reference numerals 5 a sacrificial layer, for example a silicon oxide sacrificial layer, which is on a wafer substrate 1 is upset. On the sacrificial layer 5 there is a micromechanical functional layer 10 which is, for example, a polysilicon layer. The structure elements S10a, S10b, S10c, S10d in the relevant micromechanical sensor are formed by the first etching process C10 created, which have the already described local deviations with regard to the lateral structure removal during the first etching process. In this example, the etching mask is denoted by the reference symbol M '.

Auch bei diesem Beispiel lassen sich vor Entfernen der Opferschicht die lateralen Strukturbreiten auf die lateralen Sollstrukturbreiten durch das lokale isotrope Nachätzen im zweiten Ätzprozess einstellen. Daran anschließend wird dann zur Freistellung der Strukturelemente S10a bis S10d die Opferschicht in bekannter Weise durch einen Opferschichtätzprozess entfernt.In this example, too, before removing the sacrificial layer, the lateral structure widths can be set to the lateral nominal structure widths by the local isotropic post-etching in the second etching process. Subsequently, to expose the structure elements S10a to S10d, the sacrificial layer is then removed in a known manner by a sacrificial layer etching process.

7 ist ein Flussdiagramm zum Erläutern eines Verfahrens zum Ätzen eines Halbleiter-Bauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 7th FIG. 12 is a flow chart for explaining a method for etching a semiconductor device according to a first embodiment of the present invention.

In Schritt S10 erfolgt ein Bereitstellen des Substrats 1 oder des Substrats 1, 5, 10 gemäß 6, welches die Opferschicht 5 aufweist.In step S10 the substrate is provided 1 or the substrate 1 , 5 , 10 according to 6th which is the sacrificial layer 5 having.

Anschließend wird in Schritt S20 die Ätzmaske M bzw. M' aufgebracht, beispielsweise mit einer Lackmaske oder einer Hartmaske aus Oxid o.Ä., welche die zu ätzenden Bereiche des Substrats 1 bzw. 1, 5, 10 festlegt und damit die zu erstellenden Strukturelemente, beispielsweise C1 bis C4.Then in step S20 the etching mask M or M 'is applied, for example with a lacquer mask or a hard mask made of oxide or the like, which covers the areas of the substrate to be etched 1 respectively. 1 , 5 , 10 and thus the structural elements to be created, for example C1 until C4 .

In Schritt S30 erfolgt das Durchführen des ersten Ätzprozesses in der ersten Ätzkammer, wobei die Mehrzahl von Halbleiter-Bauelementen, beispielsweise C1 bis C4, lokal verteilt auf der Oberseite O des Substrats 1 unter der Ätzmaske M gebildet wird, und damit die zugehörigen Strukturelemente S1 bis S4.In step S30 the first etching process is carried out in the first etching chamber, the plurality of semiconductor components, for example C1 until C4 , locally distributed on the upper side O of the substrate 1 is formed under the etching mask M, and thus the associated structural elements S1 until S4 .

Der erste Ätzprozess ist beispielsweise ein Plasmaätzprozess, z.B. ein DRIE(Deep Reactive Ion Etching)-Ätzprozess, wie im Stand der Technik wohlbekannt. Ein DRIE-Ätzprozess erfolgt typischerweise durch alternierendes Ätzen mit SF6 (Schwefelhexafluorid) und Passivieren mit C4F8 (Tetrakohlenstoffoctofluorid). Dabei erzeugt die erste Ätzkammer über das Substrat 1 verteilt den kammerspezifischen Ätzmaß-Fingerabdruck, der sich aus den plasmarheologischen Bedingungen in der ersten Ätzkammer ergibt.The first etching process is, for example, a plasma etching process, for example a DRIE (Deep Reactive Ion Etching) etching process, as is well known in the prior art. A DRIE etching process is typically carried out by alternating etching with SF 6 (sulfur hexafluoride) and passivation with C 4 F 8 (tetra carbon octofluoride). The first etching chamber generates over the substrate 1 distributes the chamber-specific etching dimension fingerprint, which results from the plasma rheological conditions in the first etching chamber.

Im Anschluss an Schritt S30 ist der in 1 und 2 dargestellte Prozesszustand erreicht.Following step S30 is the in 1 and 2 Process status shown has been reached.

Im Anschluss daran erfolgt in Schritt S40 das Durchführen des zweiten Ätzprozesses in der zweiten Ätzkammer, wobei die Strukturelemente S1 bis S4 lokal isotrop nachgeätzt werden, um die lokalen Abweichungen Δ1 bis Δ4 hinsichtlich des ersten lateralen Strukturabtrags des ersten Ätzprozesses zu vermindern. Der zweite Ätzprozess wird, wie bereits beschrieben, durch das vorbestimmte Korrekturprogramm KP gesteuert, welches den lokalen zweiten lateralen Strukturabtrag des zweiten Ätzprozesses berücksichtigt, wobei die Rastergeschwindigkeit bzw. die Strahlparameter des beispielsweise angewendeten lonenstrahl-Ätzverfahrens entsprechend dynamisch angepasst werden, um den lateralen zusätzlichen Strukturabtrag lokal zu steuern. Dies kann beispielsweise durch Variation der Rasterungsgeschwindigkeit, des Rasterungsmaßes, der lonenstromstärke, der lonenbeschleunigungsspannung usw. erfolgen. Das lokale Nachätzen erfolgt beispielsweise in einem halogenhaltigen Ätzgemisch, wie z.B. SF6 (Schwefelhexafluorid) und/oder NF3 (Stickstofftrifluorid) und/oder CF4 (Kohlenstoffhexafluorid) und/oder O2 (Sauerstoff).This is followed by step S40 performing the second etching process in the second etching chamber, wherein the structural elements S1 until S4 locally isotropically post-etched in order to reduce the local deviations Δ1 to Δ4 with regard to the first lateral structure removal of the first etching process. The second etching process is, as already described, controlled by the predetermined correction program KP, which takes into account the local second lateral structure removal of the second etching process, the scanning speed or the beam parameters of the ion beam etching method used, for example, being dynamically adapted to accommodate the additional lateral structure removal to be controlled locally. This can be done, for example, by varying the scanning speed, the scanning size, the ion current strength, the ion acceleration voltage, and so on. The local post-etching takes place, for example, in a halogen-containing etching mixture, such as SF 6 (sulfur hexafluoride) and / or NF 3 (nitrogen trifluoride) and / or CF 4 (carbon hexafluoride) and / or O 2 (oxygen).

Gegebenenfalls kann die Ätzmaske M entweder vor oder nach dem zweiten Ätzprozess entfernt werden. Im vorliegenden Beispiel erfolgt dies in Schritt S50 nach dem zweiten Ätzprozess.If necessary, the etching mask M can be removed either before or after the second etching process. In this example, this is done in step S50 after the second etching process.

Der lonenstrahl beim lonenstrahl-Ätzprozess hat bevorzugt eine Einfallsenergie von unterhalb 1 keV. Durch die Wahl einer geringeren Beschleunigungsspannung besitzen die Ionen weniger Einfallsenergie, und damit sinkt der physikalische Anteil des Abtrages, während der chemische Anteil des Ätzabtrages ansteigt, weil die Ionen längere Verweilzeiten in der Nähe der Strukturelemente C1 bis C4 aufweisen. Der lonenstrahl hat beispielsweise einen Durchmesser (FWHM = Full Width Half Maximum) kleiner als ein Zehntel der Größe der Oberfläche des Substrats 1. Dies erlaubt eine hinreichend lokale Bearbeitung, um die Ätzmaßgradienten der ersten Ätzung auszugleichen, ohne sehr lange Prozesszeiten für einzelne Substrate zu benötigen.The ion beam in the ion beam etching process preferably has an incident energy of below 1 keV. By choosing a lower acceleration voltage, the ions have less incident energy, and thus the physical proportion of the removal decreases, while the chemical proportion of the etching removal increases because the ions remain in the vicinity of the structural elements for longer C1 until C4 exhibit. The ion beam has, for example, a diameter (FWHM = Full Width Half Maximum) smaller than a tenth the size of the surface of the substrate 1 . This allows sufficient local processing to compensate for the etching gradients of the first etching without requiring very long process times for individual substrates.

Schließlich in Schritt S60 erfolgt eine weitere Prozessierung, beispielsweise ein Freistellen der Strukturelemente S10a bis S10d durch Entfernen der Opferschicht 5. Dies erfolgt beispielsweise in einem bekannten HF-Gasphasenätzprozess (Flusssäureprozess).Finally in step S60 a further processing takes place, for example a release of the Structural elements S10a to S10d by removing the sacrificial layer 5 . This takes place, for example, in a known HF gas phase etching process (hydrofluoric acid process).

8 ist ein Blockdiagramm zum Erläutern einer Vorrichtung zum Ätzen eines Halbleiter-Bauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 8th Fig. 13 is a block diagram for explaining an apparatus for etching a semiconductor device according to a second embodiment of the present invention.

In 8 bezeichnet EK1 die erste Ätzkammer, in der der erste Ätzprozess, beispielsweise der Plasmaätzprozess, durch eine erste Steuerung ST1 gesteuert wird.In 8th designated EK1 the first etching chamber in which the first etching process, for example the plasma etching process, is carried out by a first controller ST1 is controlled.

Das Nachätzen durch den zweiten Ätzprozess erfolgt in der zweiten Ätzkammer EK2, wobei der zweite Ätzprozess beispielsweise ein lonenstrahl-Ätzprozess ist, der von einer zweiten Steuerung ST2 gesteuert wird. Dieser Steuerung liegt das bereits beschriebene vorbestimmte Korrekturprogramm KP zugrunde, welches beispielsweise in der zweiten Steuerung ST2 speicherbar ist.The re-etching by the second etching process takes place in the second etching chamber EK2 , wherein the second etching process is, for example, an ion beam etching process carried out by a second controller ST2 is controlled. This control is based on the already described predetermined correction program KP, which is used, for example, in the second control ST2 is storable.

Obwohl die vorliegende Erfindung anhand von bevorzugten Ausführungsbeispielen beschrieben worden ist, ist sie nicht darauf beschränkt. Bei dem Halbleiter-Bauelement kann es sich beispielsweise um einen Beschleunigungssensor, einen Drehratensensor, einen Resonator, ein Filterbauelement, einen RF-Schalter, einen Mikrospiegel oder ein photonisches Bauelement handeln. Insbesondere bei mechanisch schwingenden mikromechanischen Bauelementen ist eine enge laterale Strukturbreitenverteilung entscheidend für die Vermeidung von Modeninterferenzen und wichtig für hohe Ausbeuten bei hoher Leistungsfähigkeit der Halbleiter-Bauelemente.Although the present invention has been described on the basis of preferred exemplary embodiments, it is not restricted thereto. The semiconductor component can be, for example, an acceleration sensor, a rotation rate sensor, a resonator, a filter component, an RF switch, a micromirror or a photonic component. In the case of mechanically oscillating micromechanical components in particular, a narrow lateral structure width distribution is decisive for avoiding mode interference and important for high yields with high performance of the semiconductor components.

Für bestimmte Bauelemente mit großen Federauslenkungen, wie z.B. Mikrospiegel, sind zudem möglichst glatte laterale geätzte Seitenwände von großem Vorteil für die Robustheit des Mikrosystems, da Oberflächenrauigkeiten die Nukleation von Rissen stark begünstigen und die Belastbarkeit der derartigen Halbleiter-Bauelemente begrenzen. Dies lässt sich durch den zweiten Ätzprozess entsprechend steuern.For certain components with large spring deflections, such as micromirrors, lateral etched side walls that are as smooth as possible are also of great advantage for the robustness of the microsystem, since surface roughness greatly promotes the nucleation of cracks and limits the load-bearing capacity of such semiconductor components. This can be controlled accordingly by the second etching process.

Für photonische Bauelemente ist die Wellenleitergeometrie entscheidend für die Ausbreitungsgeschwindigkeit und damit die Phasenkohärenz über das photonische Bauelement.For photonic components, the waveguide geometry is decisive for the propagation speed and thus the phase coherence over the photonic component.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

  • DE 102015204478 A1 [0006]DE 102015204478 A1 [0006]

Claims (16)

Verfahren zum Ätzen eines Halbleiter-Bauelements mit den Schritten: Bereitstellen eines Substrates (1; 1, 5, 10), auf dessen Oberseite (O) eine Ätzmaske (M; M') aufgebracht ist, welche zu ätzende Bereiche des Substrats (1) freilegt; Durchführen eines ersten Ätzprozesses in einer ersten Ätzkammer (EK1), wobei eine Mehrzahl von Halbleiter-Bauelementen (C1-C4; C1'; C10) lokal verteilt auf der Oberseite (O) des Substrats (1) unter der Ätzmaske (M; M') gebildet wird, die jeweils ein oder mehrere Strukturelemente (S1-S4; S1'-S6'; S10a-d) aufweisen; wobei die Strukturelemente (S1-S4; S1'-S6'; S10a-d) lokale Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses aufweisen; Durchführen eines zweiten Ätzprozesses in einer zweiten Ätzkammer (EK2), wobei die Strukturelemente (S1-S4; S1'-S6'; S10a-d) lokal isotrop nachgeätzt werden, um die lokalen Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses zu vermindern, wobei der zweite Ätzprozess durch ein vorbestimmtes Korrekturprogramm (KP) gesteuert wird, welches den lokalen zweiten lateralen Strukturabtrag des zweiten Ätzprozesses vorgibt.Method for etching a semiconductor component with the steps: Providing a substrate (1; 1, 5, 10), on the top side (O) of which an etching mask (M; M ') is applied, which exposes areas of the substrate (1) to be etched; Carrying out a first etching process in a first etching chamber (EK1), with a plurality of semiconductor components (C1-C4; C1 '; C10) distributed locally on the top (O) of the substrate (1) under the etching mask (M; M' ) is formed, each of which has one or more structural elements (S1-S4; S1'-S6 '; S10a-d); wherein the structure elements (S1-S4; S1'-S6 '; S10a-d) have local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the first etching process; Carrying out a second etching process in a second etching chamber (EK2), the structure elements (S1-S4; S1'-S6 '; S10a-d) being locally isotropically post-etched in order to remove the local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the To reduce the first etching process, wherein the second etching process is controlled by a predetermined correction program (KP), which specifies the local second lateral structure removal of the second etching process. Verfahren nach Anspruch 1, wobei der erste Ätzprozesses ein Plasmaätzprozess, insbesondere ein (D)RIE-Ätzprozess, ist.Procedure according to Claim 1 , wherein the first etching process is a plasma etching process, in particular a (D) RIE etching process. Verfahren nach Anspruch 1, wobei der zweite Ätzprozess ein Ätzprozess mit einem reaktiven lonenstrahl ist.Procedure according to Claim 1 , wherein the second etching process is a reactive ion beam etching process. Verfahren nach Anspruch 3, wobei der zweite Ätzprozess mit einem halogenhaltigen Ätzgemisch durchgeführt wird, insbesondere mit SF6 und/oder NF3 und/oder CF4 und/oder O2.Procedure according to Claim 3 , wherein the second etching process is carried out with a halogen-containing etching mixture, in particular with SF 6 and / or NF 3 and / or CF 4 and / or O 2 . Verfahren nach Anspruch 3 oder 4, wobei die Ionen des lonenstrahls eine Einfallsenergie von unterhalb 1 keV aufweisen.Procedure according to Claim 3 or 4th , the ions of the ion beam having an incident energy of below 1 keV. Verfahren nach Anspruch 3, 4 oder 5, wobei der lonenstrahl einen Durchmesser FWHM von einem Zehntel der Substratgröße oder kleiner aufweist.Procedure according to Claim 3 , 4th or 5 wherein the ion beam has a diameter FWHM of one tenth the substrate size or less. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (1, 5, 10) ein Wafersubstrat (1), eine auf dem Wafersubstrat (1) aufgebrachte Opferschicht (5) und eine auf der Opferschicht (5) aufgebrachte mikromechanische Funktionsschicht (10) aufweist.Method according to one of the preceding claims, wherein the substrate (1, 5, 10) has a wafer substrate (1), a sacrificial layer (5) applied to the wafer substrate (1) and a micromechanical functional layer (10) applied to the sacrificial layer (5) . Verfahren nach einem der vorhergehenden Ansprüche, wobei das vorbestimmte Korrekturprogramm (KP) durch elektrische Messungen mindestens eines Bauelementparameters einer Mehrzahl von Halbleiter-Bauelementen (C1-C4; C1'; C10) ermittelt wird.Method according to one of the preceding claims, wherein the predetermined correction program (KP) is determined by electrical measurements of at least one component parameter of a plurality of semiconductor components (C1-C4; C1 '; C10). Verfahren nach Anspruch 8, wobei die Strukturelemente (S1-S4; S1'-S6'; S10a-d) elastische Aufhängefedern des jeweiligen Halbleiter-Bauelements (C1-C4; C1'; C10) sind und die elektrischen Messungen die Eigenfrequenz des jeweiligen Halbleiter-Bauelementen (C1-C4; C1'; C10) erfassen.Procedure according to Claim 8 , the structural elements (S1-S4; S1'-S6 '; S10a-d) being elastic suspension springs of the respective semiconductor component (C1-C4; C1'; C10) and the electrical measurements the natural frequency of the respective semiconductor component (C1 -C4; C1 '; C10). Verfahren nach Anspruch 9, wobei aus den Eigenfrequenzen die laterale Breite der jeweiligen elastische Aufhängefedern ermittelt wird und aus der jeweiligen Breite die lokalen Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses ermittelt werden und aus den lokalen Abweichungen (Δ1-Δ4) der lokale zweite laterale Strukturabtrag des zweiten Ätzprozesses ermittelt wird.Procedure according to Claim 9 , whereby the lateral width of the respective elastic suspension springs is determined from the natural frequencies and the local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the first etching process are determined from the respective width and the local second from the local deviations (Δ1-Δ4) lateral structure removal of the second etching process is determined. Vorrichtung zum Ätzen eines Halbleiter-Bauelements mit: einer ersten Ätzkammer (EK1) zum Aufnehmen eines Substrates (1; 1, 5, 10), auf dessen Oberseite (O) eine Ätzmaske (M; M') aufgebracht ist, welche zu ätzende Bereiche des Substrats (1) freilegt; wobei ein erster Ätzprozess in der ersten Ätzkammer (EK1) durchführbar ist, wobei eine Mehrzahl von Halbleiter-Bauelementen (C1-C4; C1'; C10) lokal verteilt auf der Oberseite (O) des Substrats (1) unter der Ätzmaske (M; M') gebildet wird, die jeweils ein oder mehrere Strukturelemente (S1-S4; S1'-S6'; S10a-d) aufweisen; wobei die Strukturelemente (S1-S4; S1'-S6'; S10a-d) lokale Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses aufweisen; einer zweiten Ätzkammer (EK2), in der ein zweiter Ätzprozesses durchführbar ist, wobei die Strukturelemente (S1-S4; S1'-S6'; S10a-d) lokal isotrop nachgeätzt werden, um die lokalen Abweichungen (Δ1-Δ4) hinsichtlich eines ersten lateralen Strukturabtrages des ersten Ätzprozesses zu vermindern; wobei der zweite Ätzprozess durch ein vorbestimmtes Korrekturprogramm (KP) steuerbar ist, welches den lokalen zweiten lateralen Strukturabtrag des zweiten Ätzprozesses vorgibt.Device for etching a semiconductor component with: a first etching chamber (EK1) for receiving a substrate (1; 1, 5, 10), on the top side (O) of which an etching mask (M; M ') is applied, which exposes areas of the substrate (1) to be etched; wherein a first etching process can be carried out in the first etching chamber (EK1), wherein a plurality of semiconductor components (C1-C4; C1 '; C10) are locally distributed on the top side (O) of the substrate (1) under the etching mask (M; M ') is formed, each of which has one or more structural elements (S1-S4; S1'-S6'; S10a-d); wherein the structure elements (S1-S4; S1'-S6 '; S10a-d) have local deviations (Δ1-Δ4) with regard to a first lateral structure removal of the first etching process; a second etching chamber (EK2) in which a second etching process can be carried out, the structural elements (S1-S4; S1'-S6 '; S10a-d) being locally isotropically etched to remove the local deviations (Δ1-Δ4) with respect to a first to reduce lateral structure removal of the first etching process; wherein the second etching process can be controlled by a predetermined correction program (KP) which specifies the local second lateral structure removal of the second etching process. Vorrichtung nach Anspruch 11, wobei der erste Ätzprozesses ein Plasmaätzprozess, insbesondere ein (D)RIE-Ätzprozess, ist.Device according to Claim 11 , wherein the first etching process is a plasma etching process, in particular a (D) RIE etching process. Vorrichtung nach Anspruch 11, wobei der zweite Ätzprozess ein Ätzprozess mit einem reaktiven lonenstrahl ist.Device according to Claim 11 , wherein the second etching process is a reactive ion beam etching process. Vorrichtung nach Anspruch 13, wobei der zweite Ätzprozess mit einem halogenhaltigen Ätzgemisch durchgeführt wird, insbesondere mit SF6 und/oder NF3 und/oder CF4 und/oder O2.Device according to Claim 13 , wherein the second etching process with a halogen-containing etching mixture is carried out, in particular with SF 6 and / or NF 3 and / or CF 4 and / or O 2 . Vorrichtung nach Anspruch 13 oder 14, wobei der lonenstrahl eine Einfallsenergie von unterhalb 1 keV aufweist.Device according to Claim 13 or 14th , the ion beam having an incident energy below 1 keV. Computerprogrammprodukt enthaltend maschinenlesbare Anweisungen zur Durchführung des Korrekturprogramms (KP) in der Vorrichtung nach einem der Ansprüche 11 bis 15.Computer program product containing machine-readable instructions for carrying out the correction program (KP) in the device according to one of the Claims 11 until 15th .
DE102020202814.1A 2020-03-05 2020-03-05 Method for etching a semiconductor component and corresponding device Pending DE102020202814A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020202814.1A DE102020202814A1 (en) 2020-03-05 2020-03-05 Method for etching a semiconductor component and corresponding device
FI20215218A FI20215218A1 (en) 2020-03-05 2021-03-01 Method for Etching a Semiconductor Component and corresponding Device
TW110107551A TW202200485A (en) 2020-03-05 2021-03-03 Method for etching a semiconductor component and corresponding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020202814.1A DE102020202814A1 (en) 2020-03-05 2020-03-05 Method for etching a semiconductor component and corresponding device

Publications (1)

Publication Number Publication Date
DE102020202814A1 true DE102020202814A1 (en) 2021-09-09

Family

ID=77388475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020202814.1A Pending DE102020202814A1 (en) 2020-03-05 2020-03-05 Method for etching a semiconductor component and corresponding device

Country Status (3)

Country Link
DE (1) DE102020202814A1 (en)
FI (1) FI20215218A1 (en)
TW (1) TW202200485A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160023895A1 (en) 2013-03-14 2016-01-28 Robert Bosch Gmbh Method for Producing a Micromechanical Component, and Corresponding Micromechanical Component
DE102015204478A1 (en) 2015-03-12 2016-09-15 Carl Zeiss Smt Gmbh Method for smoothing a surface and optical element
US20180267075A1 (en) 2016-03-18 2018-09-20 Hitachi, Ltd. Mems Manufacturing Method and Mems Manufacturing Apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160023895A1 (en) 2013-03-14 2016-01-28 Robert Bosch Gmbh Method for Producing a Micromechanical Component, and Corresponding Micromechanical Component
DE102015204478A1 (en) 2015-03-12 2016-09-15 Carl Zeiss Smt Gmbh Method for smoothing a surface and optical element
US20180267075A1 (en) 2016-03-18 2018-09-20 Hitachi, Ltd. Mems Manufacturing Method and Mems Manufacturing Apparatus

Also Published As

Publication number Publication date
FI20215218A1 (en) 2021-09-06
TW202200485A (en) 2022-01-01

Similar Documents

Publication Publication Date Title
DE19921241B4 (en) A method of manufacturing a semiconductor sensor for a dynamic quantity
DE102008043524B4 (en) Accelerometer and process for its manufacture
EP1874678B1 (en) Mems sensor comprising a deformation-free back electrode
DE10065013B4 (en) Method for producing a micromechanical component
DE69936590T2 (en) VIBRATION CIRCLE AND ITS MANUFACTURING PROCESS
DE102012200740B4 (en) Micromechanical component and method for producing a micromechanical component
WO2007068590A1 (en) Micromechanical component and production method
DE19910415A1 (en) Synchronizing first oscillator with second oscillator used for evaluating output signals of rotating rate sensors by determining response of first oscillator determined for formation of difference signal from response
DE102008062499B4 (en) MEMS devices and methods of making same
EP1198695B1 (en) Method for producing a torsion spring
DE102010061782B4 (en) Method for producing a micromechanical component
DE10310339B4 (en) Method for producing a semiconductor device
EP0619495B1 (en) Process for manufacturing tunnel effect sensors
DE102010038461B4 (en) Rate of rotation sensor and method for producing a mass element
DE102008026886B4 (en) Process for structuring a wear layer of a substrate
DE102004001337A1 (en) Electrostatic vibration device
DE102020202814A1 (en) Method for etching a semiconductor component and corresponding device
DE102010062056B4 (en) Micromechanical component
EP1537394A1 (en) Soi component comprising margins for separation
DE4208043A1 (en) Measuring acceleration - using silicon@ crystal spring-mass system which is excited into oscillation and measuring oscillation frequency
DE102011006412A1 (en) Manufacturing method for micromechanical system involves removing a portion of sacrificial layers in region of cavity structure with etch channels through trenches while not removing remaining portion of sacrificial layers
DE102018010532B4 (en) Method for producing a semiconductor structure
WO2018130374A1 (en) Method for producing a substrate with a region mechanically decoupled from a carrier, method for producing at least one spring and a substrate
DE10333995B4 (en) Method for etching a semiconductor material
DE102007046498B4 (en) Method for producing a microelectromechanical component

Legal Events

Date Code Title Description
R163 Identified publications notified