DE102019206148A1 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102019206148A1
DE102019206148A1 DE102019206148.6A DE102019206148A DE102019206148A1 DE 102019206148 A1 DE102019206148 A1 DE 102019206148A1 DE 102019206148 A DE102019206148 A DE 102019206148A DE 102019206148 A1 DE102019206148 A1 DE 102019206148A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor component
epitaxial layer
regions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019206148.6A
Other languages
English (en)
Inventor
Alberto Martinez-Limia
Holger Bartolf
Alfred Goerlach
Wolfgang Feiler
Stephan SCHWAIGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019206148.6A priority Critical patent/DE102019206148A1/de
Priority to PCT/EP2020/058305 priority patent/WO2020221517A1/de
Priority to US17/606,680 priority patent/US20220209006A1/en
Priority to JP2021564453A priority patent/JP2022533022A/ja
Publication of DE102019206148A1 publication Critical patent/DE102019206148A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement (200, 300, 400) mit einem Halbleitersubstrat (201, 301, 401), das eine erste Seite aufweist auf der eine Epitaxieschicht (202, 302, 402) angeordnet ist, wobei auf der Epitaxieschicht (202, 302, 402) bereichsweise Bodygebiete (203, 303, 403) angeordnet sind und auf den Bodygebieten (203, 303, 403) Sourcegebiete (204, 304, 404) angeordnet sind, wobei sich eine Vielzahl erster Gräben (205, 305, 405) und eine Vielzahl zweiter Gräben (206, 306, 406) ausgehend von den Sourcegebieten (204, 304, 404) bis in die Epitaxieschicht (202, 302, 402) erstrecken, wobei die ersten Gräben (205, 305, 405) eine größere Tiefe aufweisen als die zweiten Gräben (206, 306, 406), wobei sich jeweils ein zweiter Graben (206, 306, 406) bereichsweise in einen ersten Graben (205, 305, 405) erstreckt, dadurch gekennzeichnet, dass auf einer Grabenoberfläche der ersten Gräben (205, 305, 405) jeweils eine Schicht mit einer ersten Dotierung angeordnet ist, wobei die ersten Gräben (205, 305, 405) mit einem ersten Material (207, 307, 407) verfüllt sind, das eine zweite Dotierung aufweist, wobei die erste Dotierung einen höheren Wert aufweist als die zweite Dotierung.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Stand der Technik
  • Halbleiterbauelemente auf Siliziumkarbid weisen eine etwa siebenfach höhere Durchbruchfestigkeit auf als Halbleiterbauelemente auf Silizium. Somit ist die Abschirmung des Gateoxids vor hohen Feldstärken bei hohen positiven Spannungen zwischen Drain und Source im Sperrbetrieb notwendig. Die Ströme im Kurzschlussfall sind bei Siliziumkarbidsubstraten aufgrund der hohen Dotierung der Epitaxieschicht und der geringen Dicke der Epitaxieschicht hoch, sodass sie begrenzt werden müssen. Mit Hilfe von eigens dafür eingebrachten tiefen p-dotierten Gebieten, die einen ausgeprägten JFET-Effekt bilden, d. h. der Strompfad wird mit zunehmender Spannung abgeschnürt, wird sowohl das elektrische Feld im Sperrfall abgeschirmt als auch der Strom im Kurzschlußfall begrenzt.
  • Die tief eingebrachten, strukturierten p-dotierten Gebiete werden mit Hilfe von Hochenergie-Implantation erzeugt. Dabei erstreckt sich die Implantation über das Bodygebiet bis in die Epitaxieschicht hinaus, sodass das Gateoxid vor den hohen elektrischen Feldstärken abgeschirmt werden kann. Für die Erzeugung der tiefen p-dotierten Gebiete sind Energien größer als 1 MeV notwendig. Dies verursacht nicht nur hohe Fertigungskosten, sondern kann starke Beschädigungen des Halbleiterkristalls, sowie laterale lonentreuung zu Lasten des Pitchmaßes hervorrufen.
  • Die Aufgabe der Erfindung ist es diese Nachteile zu überwinden.
  • Offenbarung der Erfindung
  • Das Halbleiterbauelement umfasst ein Halbleitersubstrat, das eine erste Seite aufweist auf der eine Epitaxieschicht angeordnet ist. Auf der Epitaxieschicht sind bereichsweise Bodygebiete angeordnet. Auf den Bodygebieten sind Sourcegebiete angeordnet. Ausgehend von den Sourcegebieten erstrecken sich eine Vielzahl von ersten Gräben und eine Vielzahl von zweiten Gräben bis in die Epitaxieschicht. Die ersten Gräben weisen eine größere Tiefe auf als die zweiten Gräben. Es erstreckt sich jeweils ein zweiter Graben bereichsweise in einen ersten Graben. Erfindungsgemäß ist auf einer Grabenoberfläche der ersten Gräben jeweils eine Schicht mit einer ersten Dotierungskonzentration angeordnet. Die ersten Gräben sind mit einem ersten Material verfüllt, wobei das erste Material eine zweite Dotierungskonzentration aufweist. Die erste Dotierungskonzentration weist einen höheren Wert auf als die zweite Dotierungskonzentration.
  • Der Vorteil ist hierbei, dass das Halbleiterbauelement niedrige Gate-Drain-Kapazitäten, eine hohe Sperrfestigkeit und eine hohe Kurzschlussfestigkeit aufweist.
  • In einer Weiterbildung sind unmittelbar auf der Epitaxieschicht bereichsweise Metallbereiche angeordnet.
  • Vorteilhaft ist hierbei, dass eine Schottkydiode monolithisch in das Halbleiterbauelement integriert ist und parallel zur Bodydiode geschaltet ist, sodass ein stabiler Rückwärtsbetrieb bei kleinen Durchlassspannungen und niedrigen Sperrströmen möglich ist.
  • In einer weiteren Ausgestaltung ist auf einer Grabenoberfläche der zweiten Gräben eine erste Isolationsschicht angeordnet, die eine höhere Dielektrizitätskonstante aufweist als Siliziumdioxid, wobei die zweiten Gräben mit einem zweiten Material verfüllt sind. Mit anderen Worten die relative Dielektrizitätskonstante weist einen Wert größer 3,9 auf.
  • Der Vorteil ist hierbei, dass die Gate-Drain-Kapazitäten gering sind.
  • In einer Weiterbildung weist die erste Isolationsschicht eine konstante Dicke auf.
  • Vorteilhaft ist hierbei, dass die Herstellung einfach ist.
  • In einer weiteren Ausgestaltung weist die erste Isolationsschicht auf den Seitenwänden der Grabenoberfläche der zweiten Gräben eine unterschiedliche Dicke auf.
  • Der Vorteil ist hierbei, dass die Abschirmung der Gateanschlüsse im Sperrfall hoch ist.
  • In einer Weiterbildung umfasst das Halbleitersubstrat Siliziumkarbid.
  • In einer weiteren Ausgestaltung ist das Halbleiterbauelement ein MISFET.
  • In einer Weiterbildung weist das Halbleitersubstrat Galliumnitrid auf.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Aufbringen einer Epitaxieschicht auf ein Halbleitersubstrat, das Erzeugen von Bodygebieten, die bereichsweise auf der Epitaxieschicht angeordnet sind und das Erzeugen von Sourcegebieten, die auf den Bodygebieten angeordnet sind. Des Weiteren umfasst das Verfahren das Erzeugen von ersten Gräben, die sich von einer Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken, das Erzeugen einer Schicht auf Grabenoberflächen der ersten Gräben, wobei die Schicht eine erste Dotierungskonzentration aufweist, und das Verfüllen der ersten Gräben mit einem hoch p-dotierten Polysilizium. Weiterhin umfasst das Verfahren das Erzeugen zweiter Gräben, die sich von der Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken und bereichsweise in die ersten Gräben reichen, das Erzeugen einer ersten Isolationsschicht auf Grabenoberflächen der zweiten Gräben, und das Verfüllen der zweiten Gräben mit einem hoch n-dotierten Polysilizium, sowie das Erzeugen einer zweiten Isolationsschicht oberhalb der Sourcegebiete, das Erzeugen ohmscher Kontakte, und das Erzeugen einer Rückseitenmetallisierung.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 Transistorzellen eines MISFETs aus dem Stand der Technik,
    • 2 Zellen eines ersten Ausführungsbeispiels eines Halbleiterbauelements,
    • 3 Zellen eines zweiten Ausführungsbeispiels eines Halbleiterbauelements,
    • 4 Zellen eines dritten Ausführungsbeispiels eines Halbleiterbauelements, und
    • 5 ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • 1 zeigt Transistorzellen eines Metall-Isolator-Halbleiter-Feldeffekttransistors 100, einen sogenannten MISFET, aus dem Stand der Technik. Der MISFET 100 umfasst ein hoch n-dotiertes Halbleitersubstrat 101, beispielsweise aus SiC. Auf dem Halbleitersubstrat 101 ist eine schwach n-dotierte Epitaxieschicht 102 angeordnet. Auf der Epitaxieschicht 102 sind bereichsweise moderat p-dotierte Bodygebiete 103 angeordnet. Auf den Bodygebieten 103 sind flache, sehr hoch n-dotierte Sourcegebiete 104 angeordnet. Ausgehend von einer Oberseite der Sourcegebiete 104 erstrecken sich implantierte, wannenförmige p-dotierte Gebiete 115 und eine Vielzahl von zweiten Gräben 106 bis in die Epitaxieschicht 102 hinein. Dabei erstrecken sich die zweiten Gräben 106 bereichsweise in die implantierten, wannenförmigen Gebiete 115 hinein. Mit anderen Worten die zweiten Gräben 106 überlappen die implantierten, wannenförmigen Gebiete 115 teilweise. Die implantierten, wannenförmigen Gebiete 115 weisen eine größere Tiefe auf als die zweiten Gräben 106, d. h. sie reichen tiefer in die Epitaxieschicht 102. Die implantierten, wannenförmigen Gebiete 115 weisen hoch p-dotiertes Polysilizium auf. Das hoch p-dotierte Polysilizium ist beispielsweise mit Hilfe einer Hochenergieimplantation mit Aluminium hergestellt. Jeweils eine Grabenwand der zweiten Gräben 106 ist in Kontakt mit einem Bodygebiet 103 und einem Sourcegebiet 104. Die Grabenoberflächen der zweiten Gräben 106 weisen eine Oxidschicht 108 aus dünnem Siliziumdioxid auf. Die zweiten Gräben 106 sind mit einem hoch n-dotierten Polysilizium verfüllt, dem sogenannten Gatepoly. Auf der Waferoberfläche, d. h. oberhalb der Sourcegebiete 104 und der implantierten, wannenförmigen Gebiete 115 ist bereichsweise eine Isolationsschicht 110 angeordnet. Auf der Isolationsschicht 110 und der Waferoberfläche ist eine erste Metallschicht 111 angeordnet. Sie bildet mit den Sourcegebieten 104 und den implantierten, wannenförmigen Gebieten 115 ohmsche Kontakte, die Sourcekontakte darstellen. Unterhalb des Halbleitersubstrats 101 ist eine zweite Metallschicht 112 angeordnet. Sie fungiert als Drainkontakt. Das Gatepoly ist mit einem in der 1 nicht gezeigten Metallanschluss, dem sogenannten Gatepad, elektrisch verbunden. Dies erfolgt meist über eine oder mehrere hoch dotierte Polysilizium-Leiterbahnen, den sogenannten Gate-Runnern.
  • 2 zeigt Zellen eines ersten Auführungsbeispiels eines Halbleiterbauelements 200, das ein Halbleitersubstrat 201 aufweist. Das Halbleitersubstrat 201 weist eine erste Seite und eine zweite Seite auf, wobei die erste Seite der zweiten Seite gegenüberliegt. Auf der ersten Seite des Halbleitersubstrats 201 ist eine Epitaxieschicht 202 angeordnet. Auf der Epitaxieschicht 202 sind bereichsweise Bodygebiete 203 angeordnet. Auf den Bodygebieten 203 sind Sourcegebiete 204 angeordnet. Ausgehend von einer Oberseite der Sourcegebiete 204 erstrecken sich eine Vielzahl von ersten Gräben 205 und eine Vielzahl von zweiten Gräben 206 bis in die Epitaxieschicht 202 hinein. Dabei erstrecken sich die zweiten Gräben 206 bereichsweise in die ersten Gräben 205 hinein. Mit anderen Worten die zweiten Gräben 206 überlappen die ersten Gräben 205 teilweise. Die ersten Gebiete 205 weisen eine größere Tiefe auf als die zweiten Gräben 206, d. h. sie reichen tiefer in die Epitaxieschicht 202. Jeweils eine Grabenwand der zweiten Gräben 206 ist in Kontakt mit einem Bodygebiet 203 und einem Sourcegebiet 204. Die Grabenoberflächen der zweiten Gräben 206 weisen eine erste Isolationsschicht 208 auf, das sogenannte Gatedielektrikum. Dabei handelt es sich in der Regel um eine Oxidschicht. Die erste Isolationsschicht 208 kann beispielsweise eine Dicke von 50 nm aufweisen. Das bedeutet die Dicke der ersten Isolationsschicht 208 ist konstant, sodass die Verfüllung der zweiten Gräben 206 symmetrisch ist. Vorzugsweise kann das Gatedielektrikum eine höhere Dielektrizitätskonstante aufweisen als Siliziumdioxid. Das bedeutet die relative Dielektrizitätskonstante εr weist einen größeren Wert als 3,9 auf. Die erste Isolationsschicht 208 weist beispielsweise Al2O3, HfO3 oder TiO2 auf. Zwar sind die Durchbruchfeldstärken von HfO3 und TiO2 niedriger als bei SiO2, jedoch sind die Feldstärken innerhalb des Gatedielektrikums aufgrund der höheren relativen Dielektrizitätskonstante geringer als bei SiO2. Deshalb können die Isolationsschichten 208 noch dünner sein als bei SiO2. Alternativ kann die erste Isolationsschicht 208 eine Kombination von SiO2 und einem Material mit einer höheren Dielektrizitätskonstanten aufweisen, d. h. es wird beispielsweise ein Schichtstapel aus einer dünnen SiO2-Schicht und einer dickeren Al2O3 - Schicht erzeugt. Auf der Waferoberfläche, d. h. oberhalb der Sourcegebiete 204 und der ersten Gräben 205 ist bereichsweise eine zweite Isolationsschicht 210 angeordnet. Auf der zweiten Isolationsschicht 210 und der Waferoberfläche ist eine erste Metallschicht 211 angeordnet. Sie bildet mit den Sourcegebieten 204 und den ersten Gräben 205 ohmsche Kontakte, die Sourcekontakte darstellen. Auf der zweiten Seite des Halbleitersubstrats 201,
    d. h. unterhalb des Halbleitersubstrats 201, ist eine zweite Metallschicht 212 angeordnet. Sie fungiert als Drainkontakt.
  • Das Halbleitersubstrat 201 weist beispielsweise SiC auf. Die Epitaxieschicht 202 ist schwach n-dotiertes SiC. Die Grabenwände 213 der ersten Gräben 205 weisen ein sehr hoch-dotiertes 4H-SiC auf. Die ersten Gräben 205 sind mit einem hoch p-dotierten Polysilizium verfüllt. Somit bildet sich ein Heteroübergang zwischen 4H-SiC und dem p-dotierten Polysilizium, wobei die ersten Gräben 205 eine Tiefe von 0,5 µm bis 10 µm aufweisen. Die ersten Gräben 205 weisen einen Abstand zueinander von 0,2 µm bis 10 µm auf. Dadurch wird die Abschirmwirkung in Bezug auf das elektrische Feld verbessert und die Kurzschlussfestigkeit erhöht. Die zweiten Gräben 206 sind mit einem hoch n-dotierten Polysilizium verfüllt, dem sogenannten Gatepoly. Das Bodygebiet 203 umfasst p-dotiertes SiC und die Sourcegebiete 204 weisen hoch n-dotiertes SiC auf.
  • 3 zeigt Zellen eines zweiten Halbleiterbauelements 300. Der Aufbau des zweiten Halbleiterbauelements 300 entspricht im Wesentlichen dem Aufbau des ersten Halbleiterbauelements 200 aus 2, wobei sich der innere Aufbau der Verfüllung der zweiten Gräben 306 des zweiten Halbleiterbauelements 300 vom inneren Aufbau der Verfüllung der zweiten Gräben 206 des ersten Halbleiterbauelements 200 unterscheidet. Identische hintere Stellen der Bezugszeichen aus 3 bezeichnen diesselben Elemente wie in 2. Die Grabenoberflächen der zweiten Gräben 306 des zweiten Halbleiterbauelements 300 weist eine erste Isolationsschicht 308 auf, wobei die erste Isolationsschicht 308 an den Seitenwänden der zweiten Gräben 306 und am Grabenboden unterschiedliche Dicken aufweisen. Dabei ist ein Bereich der ersten Isolationsschicht 308, der unmittelbar an einen ersten Graben 305 angrenzt dicker als auf der diesem Bereich gegenüberliegenden Seite. Zusätzlich oder alternativ ist die erste Isolationsschicht 308 im Bereich des Grabenbodens dicker als an den Seitenwänden der zweiten Gräben 308. Die zweiten Gräben 308 sind mit einem hoch n-dotierten Polysilizium verfüllt. Mit anderen Worten die zweiten Gräben 308 sind unsymmetrisch gegenüber einer Mittelsenkrechten der zweiten Gräben 308 verfüllt. Dadurch wird die Gate-Drain-Kapazität verringert. Zusätzlich ist die Feldstärke innerhalb der dickeren Bereiche der ersten Isolationsschicht 308 geringer als bei einer einheitlichen Schichtdicke.
  • 4 zeigt eine Zelle eines dritten Ausführungsbeispiels eines Halbleiterbauelements 400 mit Schottkykontakten 414. Das dritte Halbleiterbauelement 400 umfasst ein Halbleitersubstrat 401 beispielsweise aus SiC. Das dritte Halbleiterbauelement 400 ist beispielsweise ein MOSFET. Verglichen mit einem MOSFET auf Siliziumbasis ist der MOSFET auf Siliziumkarbidbasis im Durchlassbetrieb der Invers- oder Bodydiode benachteiligt. Zum einen sind die Fluss- bzw. Durchlassspannungen aufgrund der größeren Bandlücke um ca. den Faktor 3 größer, zum anderen kann bei SiC beim Betrieb von bipolaren Strukturen eine Degradation des Stroms auftreten.
  • Dies ist auf die Rekombination von Elektronen und Löchern zurückzuführen, die die Bildung von Stapelfehlern aus Versetzungen anregen können. Daher sind Schottkydioden mit einer niedrigen, stabilen Flussspannung monolithisch in das dritte Halbleiterbauelement 400 integriert. Die Schottkydioden entstehen am Übergang der Schottkykontakte 414 mit der Epitaxieschicht 402. Die Schottkydioden sind parallel zu den Bodydioden geschaltet, wobei sich die Bodydioden am Übergang zwischen Bodygebieten 403 und der Epitaxieschicht 402 ausbilden. Der Aufbau des dritten Halbleiterbauelements 400 ähnelt dem Aufbau des ersten Halbleiterbauelements 200 aus 2. Identische hintere Stellen der Bezugszeichen aus 4 bezeichnen diesselben Elemente wie in 2. Das dritte Halbleiterbauelement 400 umfasst eine Epitaxieschicht 402 auf der bereichsweise Bodygebiete 403 angeordnet sind. Auf den Bodygebieten 403 sind Sourcegebiete 404 angeordnet. Auf der Epitaxieschicht 402 sind Metallbereiche 414 unmittelbar angeordnet. Das bedeutet die Metallbereiche 414 sind an Stellen der Epitaxieschicht 402 angeordnet, an denen sich keine Bodygebiete 403 auf der Epitaxieschicht 402 befinden. Gegenüber 2 sind somit bereichsweise die Bodygebiete, die Sourcegebiete, die zweiten Gräben, die erste Isolationsschicht, das Gatepoly, sowie die zweite Isolationsschicht durch die Metallbereiche 414 ersetzt. Die Metallbereiche 414 umfassen beispielsweise Nickel, Titan oder Molybdän. Aufgrund der Lage der Schottkykontakte zwischen den ersten Gräben 405 werden die elektrischen Felder im Sperrbetrieb von den Schottkykontakten ferngehalten, da sich die von den ersten Gräben 405 in die Epitaxieschichtschicht 402 ausbreitenden Raumladungszonen gegenseitig berühren und so das elektrische Feld von den Schottkykontakten abschirmen.. Dadurch ergeben sich niedrige Leckströme, da der Barrier-Lowering-Effekt am Schottkykontakt vermieden wird. Mit anderen Worten die Abschirmstrukturen der Grabengebiete, d. h. der ersten Gräben 405 reduzieren den Leckstrom.
  • Die Halbleiterbauelemente 200, 300 und 400 sind vorzugsweise MOSFETs oder MISFETs. Sie können in Invertern für Elektrofahrzeuge oder Hybridfahrzeuge eingesetzt werden. Des Weiteren können sie bei der regenerativen Energieerzeugung eingesetzt werden, z. B. in Invertern von Photovoltaik- oder Windkraftanlagen. Außerdem ist eine Anwendung bei Zugantrieben und bei Hochspannungsgleichrichtern möglich.
  • 5 zeigt ein Verfahren 500 zur Herstellung eines Halbleiterbauelements. Das Verfahren 500 startet mit einem Schritt 501, indem eine Epitaxieschicht auf ein Halbleitersubstrat aufgebracht wird. Das Material der Epitaxieschicht weist dabei das gleiche Material auf wie das Halbleitersubstrat jedoch mit einer unterschiedlichen Dotierstoffkonzentration. Die Epitaxieschicht ist schwach n-dotiert. In einem folgenden Schritt 502 werden Bodygebiete erzeugt, die bereichsweise auf der Epitaxieschicht angeordnet sind. Dies erfolgt mittels Lithographie und Ionenimplantation. Die Bodygebiete sind p-dotiert. In einem folgenden Schritt 503 werden Sourcegebiete erzeugt, die auf den Bodygebieten angeordnet sind. Die Sourcegebiete sind stark n-dotiert. In einem folgenden Schritt 504 werden die Dotierstoffe mittels thermischer Behandlung aktiviert. In einem folgenden Schritt 505 werden erste Gräben erzeugt, die sich von einer Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken. Die ersten Gräben werden dabei mittels Hartmasken und reaktivem Ätzen erzeugt. Optional können in einem folgenden Schritt 506 die Grabenböden verrundet werden. In einem folgenden Schritt 507 wird Aluminium oder Bor in die Grabenoberflächen der ersten Gräben implantiert. In einem folgenden Schritt 508 werden die ersten Gräben mit hoch dotiertem Polysilizium, p-dotiert oder n-dotiert, verfüllt. Alternativ können die ersten Gräben mit p-dotiertem oder n-dotiertem 3C-SiC verfüllt werden. In einem folgenden Schritt 509 wird ein Annealingschritt durchgeführt. In einem folgenden Schritt 510 werden zweite Gräben erzeugt, die sich von der Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken und bereichsweise in die ersten Gräben reichen. In einem optionalen Schritt 511 werden die Grabenböden der zweiten Gräben verrundet. In einem folgenden Schritt 512 wird eine erste Isolationsschicht auf Grabenoberflächen der zweiten Gräben erzeugt. In einem folgenden Schritt 513 wird die erste Isolationsschicht strukturiert. Dabei kann die erste Isolationsschicht eine konstante Dicke aufweisen oder die Seitenwände, sowie der Grabenboden eine unterschiedliche Dicke aufweisen. In einem folgenden Schritt 514 werden die zweiten Gräben mit einem dotierten Polysilizium verfüllt. In einem folgenden Schritt 515 wird eine zweite Isolationsschicht oberhalb der Sourcegebiete aufgebracht. In einem folgenden Schritt 516 werden ohmsche Kontakte erzeugt und in einem folgenden Schritt 517 eine Rückseitenmetallisierung erzeugt.

Claims (9)

  1. Halbleiterbauelement (200, 300, 400) mit einem Halbleitersubstrat (201, 301, 401), das eine erste Seite aufweist auf der eine Epitaxieschicht (202, 302, 402) angeordnet ist, wobei auf der Epitaxieschicht (202, 302, 402) bereichsweise Bodygebiete (203, 303, 403) angeordnet sind und auf den Bodygebieten (203, 303, 403) Sourcegebiete (204, 304, 404) angeordnet sind, wobei sich eine Vielzahl erster Gräben (205, 305, 405) und eine Vielzahl zweiter Gräben (206, 306, 406) ausgehend von den Sourcegebieten (204, 304, 404) bis in die Epitaxieschicht (202, 302, 402) erstrecken, wobei die ersten Gräben (205, 305, 405) eine größere Tiefe aufweisen als die zweiten Gräben (206, 306, 406), wobei sich jeweils ein zweiter Graben (206, 306, 406) bereichsweise in einen ersten Graben (205, 305, 405) erstreckt, dadurch gekennzeichnet, dass auf einer Grabenoberfläche der ersten Gräben (205, 305, 405) jeweils eine Schicht mit einer ersten Dotierung angeordnet ist, wobei die ersten Gräben (205, 305, 405) mit einem ersten Material (207, 307, 407) verfüllt sind, das eine zweite Dotierung aufweist, wobei die erste Dotierung einen höheren Wert aufweist als die zweite Dotierung.
  2. Halbleiterbauelement (200, 300, 400) nach Anspruch 1, dadurch gekennzeichnet, dass unmittelbar auf der Epitaxieschicht (202, 302, 402) bereichsweise Metall (414) angeordnet ist.
  3. Halbleiterbauelement (200, 300, 400) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass auf einer Grabenöberfläche der zweiten Gräben (206, 306, 406) eine erste Isolationsschicht (208, 308, 408) angeordnet ist, die eine höhere Dielektrizitätskonstante aufweist als Siliziumdioxid, wobei die zweiten Gräben (206, 306, 406) mit einem zweiten Material (209, 309, 409) verfüllt sind.
  4. Halbleiterbauelement (200, 300, 400) nach Anspruch 3, dadurch gekennzeichnet, dass die erste Isolationsschicht (208, 308, 408) eine konstante Dicke aufweist.
  5. Halbleiterbauelement (200, 300, 400) nach Anspruch 3, dadurch gekennzeichnet, dass die erste Isolationsschicht (208, 308, 408) auf Seitenwänden der Grabenoberfläche der zweiten Gräben (206, 307, 407) eine unterschiedliche Dicke aufweist.
  6. Halbleiterbauelement (200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat (201, 301, 401) Siliziumkarbid umfasst.
  7. Halbleiterbauelement (200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement (200, 300, 400) ein MISFET ist.
  8. Halbleiterbauelement (200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat (201, 301, 401) Galliumnitrid aufweist.
  9. Verfahren (500) zur Herstellung eines Halbleiterbauelements mit den Schritten: • Aufbringen (501) einer Epitaxieschicht auf ein Halbleitersubstrat, • Erzeugen (502) von Bodygebieten, die bereichsweise auf der Epitaxieschicht angeordnet sind, • Erzeugen (503) von Sourcegebieten, die auf den Bodygebieten angeordnet sind, • Erzeugen (505) von ersten Gräben, die sich von einer Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken, • Erzeugen (507) einer Schicht auf Grabenoberflächen der ersten Gräben, wobei die Schicht eine erste Dotierungskonzentration aufweist, • Verfüllen (508) der ersten Gräben mit einem hoch p-dotierten Polysilizium, • Erzeugen (510) zweiter Gräben, die sich von der Oberfläche der Sourcegebiete bis in die Epitaxieschicht erstrecken und bereichsweise in die ersten Gräben reichen, • Erzeugen (512) einer ersten Isolationsschicht auf Grabenoberflächen der zweiten Gräben, und • Verfüllen (514) der zweiten Gräben mit einem hoch p-dotierten Polysilizium, • Erzeugen (515) einer zweiten Isolationsschicht oberhalb der Sourcegebiete, • Erzeugen (516) ohmscher Kontakte, und • Erzeugen (517) einer Rückseitenmetallisierung.
DE102019206148.6A 2019-04-30 2019-04-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Pending DE102019206148A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019206148.6A DE102019206148A1 (de) 2019-04-30 2019-04-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
PCT/EP2020/058305 WO2020221517A1 (de) 2019-04-30 2020-03-25 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
US17/606,680 US20220209006A1 (en) 2019-04-30 2020-03-25 Semiconductor component and method for manufacturing a semiconductor component
JP2021564453A JP2022533022A (ja) 2019-04-30 2020-03-25 半導体部品および半導体部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019206148.6A DE102019206148A1 (de) 2019-04-30 2019-04-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102019206148A1 true DE102019206148A1 (de) 2020-11-05

Family

ID=70008529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019206148.6A Pending DE102019206148A1 (de) 2019-04-30 2019-04-30 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (4)

Country Link
US (1) US20220209006A1 (de)
JP (1) JP2022533022A (de)
DE (1) DE102019206148A1 (de)
WO (1) WO2020221517A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023193875A1 (en) * 2022-04-04 2023-10-12 Huawei Digital Power Technologies Co., Ltd. Elementary cell for a trench-gate semiconductor device, trench-gate semiconductor device and method for producing such elementary cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264569A1 (en) * 2013-03-15 2014-09-18 Fairchild Semiconductor Corporation Methods and apparatus related to termination regions of a semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066946B2 (ja) * 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
JP6164604B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
DE102017207848A1 (de) * 2017-05-10 2018-11-15 Robert Bosch Gmbh Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6753951B2 (ja) * 2017-06-06 2020-09-09 三菱電機株式会社 半導体装置および電力変換装置
JP6896593B2 (ja) * 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264569A1 (en) * 2013-03-15 2014-09-18 Fairchild Semiconductor Corporation Methods and apparatus related to termination regions of a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023193875A1 (en) * 2022-04-04 2023-10-12 Huawei Digital Power Technologies Co., Ltd. Elementary cell for a trench-gate semiconductor device, trench-gate semiconductor device and method for producing such elementary cell

Also Published As

Publication number Publication date
WO2020221517A1 (de) 2020-11-05
JP2022533022A (ja) 2022-07-21
US20220209006A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102005042048A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
EP0721665B1 (de) Halbleiterbauelement mit hoher durchbruchsspannung
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
WO2020221517A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102008050298A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP3977516A1 (de) Verfahren zur herstellung eines leistungstransistors und leistungstransistor
DE102020210937A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019201453A1 (de) Halbleiter-Bauelement, Leistungsschalter, Steuergerät sowie Verfahren zur Herstellung eines Halbleiter-Bauelements
EP3824498A1 (de) Vertikaler leistungstransistor und verfahren zur herstellung des vertikalen leistungstransistors
DE102013218494A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
WO2018206163A1 (de) Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten
DE102017207848A1 (de) Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten
WO2022122870A1 (de) Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
WO2022106458A1 (de) Vertikales halbleiterbauelement und verfahren zum herstellen desselben
DE102022209606A1 (de) Vertikale GaN-Leistungstransistoreinheitszelle, vertikaler GaN-Leistungstransistor und Verfahren zum Herstellen einer vertikalen GaN-Leistungstransistoreinheitszelle
DE102022207273A1 (de) Power-FinFET mit zweigeteilter Steuerelektrode und Verfahren zum Herstellen eines Power-FinFETs mit zweigeteilter Steuerelektrode
DE102014019903B3 (de) Halbleiterbauelement mit einer Grabenelektrode

Legal Events

Date Code Title Description
R163 Identified publications notified