TECHNISCHES GEBIETTECHNICAL AREA
Die Erfindung betrifft Bildverarbeitung. Insbesondere bezieht sich die Erfindung auf Techniken zur Rekonstruktion computergenerierter Bilder mit synthetisierten Effekten.The invention relates to image processing. In particular, the invention relates to techniques for reconstructing computer-generated images with synthesized effects.
HINTERGRUNDBACKGROUND
Computergenerierte Bilder können mit einer Vielzahl von Algorithmen gerendert bzw. wiedergegeben werden. Viele dieser Algorithmen sind darauf ausgelegt, fotorealistische Bilder unter Verwendung einer Vielzahl von komplizierten Techniken zu erzeugen. Beispiele für Algorithmen zur Erstellung fotorealistischer Bilder beinhalten Ray-Tracing-Algorithmen und Rasterungsalgorithmen mit erweiterten Beleuchtungs-Shadern. Verschiedene Anwendungen können diese Algorithmen benötigen, um Videoströme, die fotorealistische Bilder beinhalten, in Echtzeit zu erzeugen. Die zeitlichen Anforderungen können erhebliche Einschränkungen der Qualität von Bildern, die mit z.B. 30 Bildern pro Sekunde produziert sein können, mit sich bringen.Computer generated images can be rendered or displayed using a variety of algorithms. Many of these algorithms are designed to produce photo-realistic images using a variety of complicated techniques. Examples of algorithms for creating photo-realistic images include ray tracing algorithms and screening algorithms with advanced lighting shaders. Various applications may need these algorithms to generate real-time video streams that contain photo-realistic images. The time requirements can have considerable restrictions on the quality of images, e.g. 30 frames per second can be produced.
Eine Technik, um diese Einschränkungen zu umgehen, besteht darin, die Bilder mit einem Algorithmus zu rendern, der die zeitlichen Einschränkungen erfüllt, und dann während eines Nachbearbeitungsvorgangs ein Bild von besserer Qualität zu rekonstruieren. Diese Technik kann die Erzeugung visueller Effekte wie Linsenreflexe, Bokeh aufgrund der mit einer Linse bzw. einem Objektiv verbundenen Schärfentiefe, Bewegungsunschärfe und dergleichen von dem Rendering-Algorithmus trennen, der ein dreidimensionales Modell oder eine dreidimensionale Geometrie in ein zweidimensionales Bild übersetzt. Diese Techniken sind jedoch relativ neu und die Ergebnisse sind gemischt. Es gibt Raum für die Verbesserung der Nachbearbeitungstechniken durch neue Algorithmen zur Modellierung dieser visuellen Effekte. Daher besteht die Notwendigkeit, diese Fragen und/oder andere Fragen im Zusammenhang mit dem Stand der Technik zu behandeln.One technique to circumvent these limitations is to render the images using an algorithm that meets the time constraints, and then reconstruct an image of better quality during a post-processing operation. This technique can separate the generation of visual effects such as lens flare, bokeh due to the depth of field associated with a lens, motion blur, and the like from the rendering algorithm that translates a three-dimensional model or geometry into a two-dimensional image. However, these techniques are relatively new and the results are mixed. There is room for improvement in post-processing techniques through new algorithms to model these visual effects. Therefore, there is a need to address these issues and / or other issues related to the prior art.
KURZBESCHREIBUNGSUMMARY
Ein Verfahren, ein computerlesbares Medium und ein System werden offenbart zum Rekonstruieren computergenerierter Bilder derart, dass diese synthetisierte visuelle Effekte beinhalten, die nicht in den ursprünglichen computergenerierten Bildern enthalten sind. Bewegungsunschärfe, Schärfentiefe oder Anti-Aliasing-Effekte können einem Bild hinzugefügt werden, das ohne diese Effekte gerendert ist. In der Praxis kann ein Rendering-Algorithmus einfacher gestaltet werden, und die durch den Rendering-Algorithmus erzeugten gerenderten Bilder können durch das neuronale Netzwerk rekonstruiert werden, um die gewünschten Effekte in einer Nachbearbeitungsstufe zu berücksichtigen.A method, computer readable medium, and system are disclosed for reconstructing computer generated images to include synthesized visual effects that are not included in the original computer generated images. Motion blur, depth of field, or anti-aliasing effects can be added to an image that is rendered without these effects. In practice, a rendering algorithm can be made simpler, and the rendered images generated by the rendering algorithm can be reconstructed by the neural network to take into account the desired effects in a post-processing stage.
In einer Ausführungsform beinhaltet ein Verfahren zum Rekonstruieren eines Bilds so, dass es einen visuellen Effekt beinhaltet, die folgenden Schritte: Verarbeiten eines Eingangsmerkmalsvektors für einen ersten Eingangsdatenrahmen einer Sequenz von Eingangsdaten unter Verwendung von Schichten eines neuronalen Netzwerkmodells, um einen externen Zustand zu erzeugen, der einen rekonstruierten ersten Datenrahmen beinhaltet; Verzerren des externen Zustands unter Verwendung von Differenzdaten, die Änderungen zwischen dem ersten Eingangsdatenrahmen und einem zweiten Eingangsdatenrahmen der Sequenz von Eingangsdaten entsprechen, um einen verzerrten externen Zustand zu erzeugen; und Verarbeiten eines Eingangsmerkmalsvektors für den zweiten Eingangsdatenrahmen unter Verwendung der Schichten des neuronalen Netzwerkmodells, um einen rekonstruierten zweiten Datenrahmen zu erzeugen. Der Eingangsmerkmalsvektor für den zweiten Eingangsdatenrahmen beinhaltet: den zweiten Eingangsdatenrahmen, den verzerrten externen Zustand, der dem ersten Eingangsdatenrahmen entspricht, und Leitdaten für einen oder mehrere Effekte.In one embodiment, a method of reconstructing an image to include a visual effect includes the steps of: processing an input feature vector for a first input data frame of a sequence of input data using layers of a neural network model to create an external state that includes a reconstructed first data frame; Distorting the external state using differential data corresponding to changes between the first input data frame and a second input data frame of the sequence of input data to produce a distorted external state; and processing an input feature vector for the second input data frame using the layers of the neural network model to generate a reconstructed second data frame. The input feature vector for the second input data frame includes: the second input data frame, the distorted external state corresponding to the first input data frame, and guide data for one or more effects.
In einer Ausführungsform beinhalten die Leitdaten Bewegungsvektoren. In einer weiteren Ausführungsform beinhalten die Leitdaten Normalenvektoren bzw. Normalvektoren. In nochmals einer weiteren Ausführungsform beinhalten die Leitdaten Tiefenwerte. In einigen Ausführungsformen beinhalten die Leitdaten für jedes Pixel des zweiten Eingangsdatenrahmens zumindest zwei von: einem Bewegungsvektor, einem Normalenvektor, einem Tiefenwert oder einem Unschärferadius.In one embodiment, the master data include motion vectors. In a further embodiment, the guide data contain normal vectors or normal vectors. In yet another embodiment, the guide data contain depth values. In some embodiments, the guidance data for each pixel of the second input data frame includes at least two of: a motion vector, a normal vector, a depth value, or a blur radius.
In einer Ausführungsform beinhalten der eine oder die mehreren Effekte einen Bewegungsunschärfe-Effekt. In einer weiteren Ausführungsform beinhalten der eine oder die mehreren Effekte einen Schärfentiefeunschärfe-Effekt. In einer nochmals weiteren Ausführungsform beinhalten der eine oder die mehreren Effekte: einen Anti-Aliasing-Effekt, einen Bewegungsunschärfe-Effekt und einen Schärfentiefeunschärfe-Effekt.In one embodiment, the one or more effects include a motion blur effect. In another embodiment, the one or more effects include a depth of field blur effect. In yet another embodiment, the one or more effects include: an anti-aliasing effect, a motion blur effect, and a depth of field blur effect.
In einer Ausführungsform wird die Sequenz von Eingangsdaten durch eine Grafikverarbeitungspipeline gerendert, die dazu konfiguriert ist, eine Abtastung pro Pixel zu verwenden.In one embodiment, the sequence of input data is rendered by a graphics processing pipeline that is configured to use one sample per pixel.
In einer Ausführungsform wird ein System zur Rekonstruktion eines Bilds so, dass es einen visuellen Effekt beinhaltet, offenbart. Das System beinhaltet einen Speicher und zumindest einen Prozessor, der mit dem Speicher kommuniziert. Der Speicher speichert eine Sequenz von Eingangsdaten, wobei die Sequenz einen ersten Eingangsdatenrahmen und einen zweiten Eingangsdatenrahmen beinhaltet. Der zumindest eine Prozessor ist konfiguriert zum: Verarbeiten eines Eingangsmerkmalsvektors für den ersten Eingangsdatenrahmen unter Verwendung von Schichten eines neuronalen Netzwerkmodells, um einen externen Zustand zu erzeugen, der einen rekonstruierten ersten Datenrahmen beinhaltet, Verzerren des externen Zustands unter Verwendung von Differenzdaten, die Änderungen zwischen dem ersten Eingangsdatenrahmen und dem zweiten Eingangsdatenrahmen entsprechen, um einen verzerrten externen Zustand zu erzeugen, und Verarbeiten eines Eingangsmerkmalsvektors für den zweiten Eingangsdatenrahmen unter Verwendung der Schichten des neuronalen Netzwerkmodells, um einen rekonstruierten zweiten Datenrahmen zu erzeugen. Der Eingangsmerkmalsvektor für den zweiten Eingangsdatenrahmen beinhaltet: den zweiten Eingangsdatenrahmen, den verzerrten externen Zustand, der dem ersten Eingangsdatenrahmen entspricht, und Leitdaten für einen oder mehrere Effekte.In one embodiment, a system for reconstructing an image to include a visual effect is disclosed. The system includes a memory and at least one processor that communicates with the memory. The Memory stores a sequence of input data, the sequence including a first input data frame and a second input data frame. The at least one processor is configured to: process an input feature vector for the first input data frame using layers of a neural network model to create an external state that includes a reconstructed first data frame, distort the external state using difference data, and the changes between the correspond to the first input data frame and the second input data frame to produce a distorted external state, and process an input feature vector for the second input data frame using the layers of the neural network model to generate a reconstructed second data frame. The input feature vector for the second input data frame includes: the second input data frame, the distorted external state corresponding to the first input data frame, and guide data for one or more effects.
In einer Ausführungsform umfasst der zumindest eine Prozessor eine Parallelverarbeitungseinheit. In einigen Ausführungsformen ist ein erster Prozessor dazu konfiguriert, eine Instanz des neuronalen Netzwerkmodells zu implementieren. Ein zweiter Prozessor ist dazu konfiguriert, eine zeitliche Warpfunktion zu implementieren, die dazu konfiguriert ist, den verzerrten externen Zustand zu erzeugen. In einigen Ausführungsformen ist ein Host-Prozessor dazu konfiguriert, einen Satz von Trainingsabtastungen an den ersten Prozessor zu verteilen, um das neuronale Netzwerkmodell dazu zu trainieren, den rekonstruierten zweiten Datenrahmen so zu erzeugen, dass er einen oder mehrere Effekte beinhaltet.In one embodiment, the at least one processor comprises a parallel processing unit. In some embodiments, a first processor is configured to implement an instance of the neural network model. A second processor is configured to implement a temporal warning function that is configured to generate the distorted external state. In some embodiments, a host processor is configured to distribute a set of training samples to the first processor to train the neural network model to generate the reconstructed second data frame to include one or more effects.
In einer Ausführungsform beinhalten die Leitdaten Bewegungsvektoren und/oder Unschärferadien. In einer Ausführungsform sind die Bewegungsvektoren und die Unschärferadien in einem Bild kodiert, wobei ein erster Kanal des Bilds eine erste Komponente der Bewegungsvektoren kodiert, ein zweiter Kanal des Bilds eine zweite Komponente der Bewegungsvektoren kodiert und ein dritter Kanal des Bilds Unschärferadien kodiert.In one embodiment, the guide data contain motion vectors and / or uncertainty radii. In one embodiment, the motion vectors and the blur radii are encoded in an image, a first channel of the image encoding a first component of the motion vectors, a second channel of the image encoding a second component of the motion vectors, and a third channel of the image encoding blur radii.
In einer Ausführungsform wird ein nichtflüchtiges, computerlesbares Medium offenbart zum Speichern von Computeranweisungen zur Verarbeitung von Bildern mit einem neuronalen Netzwerkmodell. Die Computeranweisungen, wenn sie von einem Prozessor ausgeführt werden, veranlassen den Prozessor, die Schritte auszuführen: Verarbeiten eines Eingangsmerkmalsvektors für einen ersten Eingangsdatenrahmen einer Sequenz von Eingangsdaten unter Verwendung von Schichten eines neuronalen Netzwerkmodells, um einen externen Zustand zu erzeugen, der einen rekonstruierten ersten Datenrahmen beinhaltet; Verzerren des externen Zustands unter Verwendung von Differenzdaten, die Änderungen zwischen dem ersten Eingangsdatenrahmen und einem zweiten Eingangsdatenrahmen entsprechen, um einen verzerrten externen Zustand zu erzeugen; und Verarbeiten eines Eingangsmerkmalsvektors für den zweiten Eingangsdatenrahmen unter Verwendung der Schichten des neuronalen Netzwerkmodells, um einen rekonstruierten zweiten Datenrahmen zu erzeugen. Der Eingangsmerkmalsvektor für den zweiten Eingangsdatenrahmen beinhaltet den zweiten Eingangsdatenrahmen, den verzerrten externen Zustand entsprechend dem ersten Eingangsdatenrahmen und Leitdaten für einen oder mehrere Effekte.In one embodiment, a non-volatile, computer readable medium is disclosed for storing computer instructions for processing images with a neural network model. The computer instructions, when executed by a processor, cause the processor to perform the steps of: processing an input feature vector for a first input data frame of a sequence of input data using layers of a neural network model to create an external state that is a reconstructed first data frame includes; Distorting the external state using differential data corresponding to changes between the first input data frame and a second input data frame to produce a distorted external state; and processing an input feature vector for the second input data frame using the layers of the neural network model to generate a reconstructed second data frame. The input feature vector for the second input data frame includes the second input data frame, the distorted external state corresponding to the first input data frame, and guide data for one or more effects.
Figurenlistelist of figures
-
1 veranschaulicht ein Ablaufdiagramm eines Verfahrens zum Rekonstruieren eines Bilds so, dass es visuelle Effekte beinhaltet, gemäß einer Ausführungsform. 1 10 illustrates a flow diagram of a method for reconstructing an image to include visual effects, according to one embodiment.
-
2 ist eine konzeptionelle Darstellung eines Systems zum Erzeugen rekonstruierter Bilder, die synthetisierte Effekte beinhalten, gemäß einer Ausführungsform. 2 FIG. 4 is a conceptual illustration of a system for generating reconstructed images that include synthesized effects, according to one embodiment.
-
3 veranschaulicht eine Parallelverarbeitungseinheit gemäß einer Ausführungsform. 3 illustrates a parallel processing unit according to an embodiment.
-
4A veranschaulicht einen Universalverarbeitungscluster innerhalb der Parallelverarbeitungseinheit von 3 gemäß einer Ausführungsform. 4A illustrates a general-purpose processing cluster within the parallel processing unit of FIG 3 according to one embodiment.
-
4B veranschaulicht eine Speicherpartitionseinheit der Parallelverarbeitungseinheit von 3 gemäß einer Ausführungsform. 4B illustrates a storage partition unit of the parallel processing unit of FIG 3 according to one embodiment.
-
5A veranschaulicht den Streaming-Multiprozessor von 4A gemäß einer Ausführungsform. 5A illustrates the streaming multiprocessor of 4A according to one embodiment.
-
5B ist ein konzeptionelles Diagramm eines Verarbeitungssystems, das unter Verwendung der PPU von 3 implementiert wurde, gemäß einer Ausführungsform. 5B is a conceptual diagram of a processing system using the PPU of 3 was implemented, according to one embodiment.
-
5C veranschaulicht ein beispielhaftes System, in dem die unterschiedliche Architektur und/oder Funktionalität der verschiedenen vorangehenden Ausführungsformen implementiert sein kann. 5C illustrates an exemplary system in which the different architecture and / or functionality of the various previous embodiments may be implemented.
-
6 ist ein konzeptionelles Diagramm einer Grafikverarbeitungspipeline, die von der Parallelverarbeitungseinheit von 3 implementiert wird, gemäß einer Ausführungsform. 6 is a conceptual diagram of a graphics processing pipeline developed by the parallel processing unit of 3 is implemented, according to one embodiment.
-
7 veranschaulicht die Struktur des neuronalen Netzwerkmodells gemäß einigen Ausführungsformen. 7 illustrates the structure of the neural network model according to some embodiments.
-
8 veranschaulicht ein Ablaufdiagramm eines Verfahrens zum Trainieren des neuronalen Netzwerkmodells gemäß einer Ausführungsform. 8th illustrates a flow diagram of a method for training the neural network model according to an embodiment.
-
9A ist ein erstes Beispiel der Ausgabe, die durch das neuronale Netzwerkmodell erzeugt wird, gemäß einer Ausführungsform. 9A FIG. 10 is a first example of the output generated by the neural network model, according to one embodiment.
-
9B ist ein zweites Beispiel der Ausgabe, die durch das neuronale Netzwerkmodell erzeugt wird, gemäß einer Ausführungsform. 9B FIG. 4 is a second example of the output generated by the neural network model, according to one embodiment.
DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION
Die folgenden Figuren beschreiben einen Ansatz zur Rekonstruktion eines Bilds unter Einbeziehung verschiedener visueller Effekte. Genauer wird ein verzerrtes externes rekurrentes neuronales Netzwerk offenbart, das dazu bestimmt ist, eine Sequenz von Bildern zu modifizieren, um einen oder mehrere visuelle Effekte auf eine zeitlich stabile Weise zu integrieren. Die Effekte können Bewegungsunschärfe, Schärfentiefe-Rekonstruktion (z.B. Simulation von Objektiv- bzw. Linseneffekten) und/oder Anti-Aliasing (z.B. Entfernung von Artefakten, die durch die Abtastfrequenz verursacht wurden) beinhalten. Das verzerrte externe rekurrente neuronale Netzwerk ist nicht auf jeder Schicht rekurrent, wobei der verborgene Zustand, der auf jeder Schicht erzeugt wird, als ein Rückkopplungs-Input für die erzeugende Schicht bereitgestellt wird. Stattdessen wird der von dem neuronale Netzwerk für einen vorangehenden Frame ausgegebene externe Zustand verzerrt und als Eingang bzw. Input für einen nächsten Frame in das neuronale Netzwerk zurückgeführt.The following figures describe an approach to reconstructing an image using various visual effects. More specifically, a distorted external recurrent neural network is disclosed that is designed to modify a sequence of images to integrate one or more visual effects in a time-stable manner. The effects can include motion blur, depth of field reconstruction (e.g. simulation of lens or lens effects) and / or anti-aliasing (e.g. removal of artifacts caused by the sampling frequency). The distorted external recurrent neural network is not recurrent on every layer, and the hidden state created on each layer is provided as feedback input to the generating layer. Instead, the external state output by the neural network for a previous frame is distorted and returned to the neural network as an input or input for a next frame.
Der externe Zustand beinhaltet die rekonstruierte Ausgabe für nur einen Frame von Eingangsdaten (d.h. den zuletzt verarbeiteten Frame in einer Sequenz von Frames). Durch Anwenden des neuronalen Netzwerkmodells über eine Bildsequenz, ein Bild nach dem anderen, gibt das neuronale Netzwerkmodell eine Sequenz von zeitlich stabilen rekonstruierten Bildern aus, ein Bild nach dem anderen. Das neuronale Netzwerkmodell wird mit Hilfe von überwachten Lerntechniken trainiert, um Gewichte und Bias- bzw. Verzerrungswerte zu erlernen, die die Bildqualität im Vergleich zu einem Referenzbild maximieren, das mit den gewünschten Effekten (z.B. Anti-Aliasing, Bewegungsunschärfe und/oder Defokussierung) erzeugt wurde.The external state includes the reconstructed output for only one frame of input data (i.e. the last processed frame in a sequence of frames). By applying the neural network model via an image sequence, one image at a time, the neural network model outputs a sequence of time-stable reconstructed images, one image at a time. The neural network model is trained using monitored learning techniques to learn weights and bias or distortion values that maximize the image quality compared to a reference image that produces the desired effects (e.g. anti-aliasing, motion blur and / or defocusing) has been.
Wenn das verzerrte externe rekurrente neuronale Netzwerk angewendet wird, um bewegungsunscharfe Bilder zu erzeugen, beinhalten die Eingangsbilder keine Bewegungsunschärfe und beinhaltet der externe Zustand ein rekonstruiertes Bild, das Bewegungsunschärfe beinhaltet. Der externe Zustand (d.h. ein rekonstruiertes Bild für ein vorheriges Bild) wird entsprechend Pro-Pixel-Differenzdaten (z.B. Bewegungsvektoren) verzerrt, um einen verzerrten externen Zustand einschließlich eines verarbeiteten verzerrten rekonstruierten Bilds zu erzeugen. Das Warping richtet den externen Zustand für den vorangehenden Frame auf den nachfolgenden Frame aus. Die Pro-Pixel-Differenzdaten können durch eine Grafikpipeline erzeugt werden, die dazu konfiguriert ist, Bilder aus 3D-Modellen zu rendern. Alternativ können die Pro-Pixel-Differenzdaten basierend auf der Analyse eines vorangehenden Eingangsframes mit einem aktuellen Eingangsframe erzeugt werden, z.B. durch Abgleichen von Blöcken von Pixeln in dem aktuellen Eingangsframe mit Blöcken von Pixeln in dem vorangehenden Eingangsframe, um Bewegungsvektoren für jeden Block oder jedes Pixel in dem aktuellen Eingangsframe zu schätzen.When the distorted external recurrent neural network is used to produce motion blurred images, the input images do not include motion blur and the external state includes a reconstructed image that includes motion blur. The external state (i.e. a reconstructed image for a previous image) is distorted according to per-pixel difference data (e.g. motion vectors) to produce a distorted external state including a processed distorted reconstructed image. Warping aligns the external state for the previous frame with the subsequent frame. The per-pixel difference data can be generated by a graphics pipeline that is configured to render images from 3D models. Alternatively, the per pixel difference data can be generated based on the analysis of a previous input frame with a current input frame, e.g. by matching blocks of pixels in the current input frame with blocks of pixels in the previous input frame to estimate motion vectors for each block or pixel in the current input frame.
Wenn das verzerrte externe rekurrente neuronale Netzwerk angewendet wird, um Bilder zu erzeugen, die Schärfentiefe-Effekte beinhalten (z.B. Bokeh), beinhaltet der externe Zustand ein rekonstruiertes Bild, das Schärfentiefe-Effekte beinhaltet, welches verzerrt wird, um einem Eingangsbild zu entsprechen, das die Schärfentiefe-Effekte nicht beinhaltet. Der verzerrte externe Zustand und das Eingangsbild ohne Schärfentiefe-Effekte sind in dem Merkmalsvektor enthalten, der dem neuronalen Netzwerk als Input bereitgestellt wird. Ebenso beinhaltet dann, wenn das verzerrte externe rekurrente neuronale Netzwerk dazu angewendet wird, Bilder zu erzeugen, die Aliasing-Artefakte reduzieren, der externe Zustand ein rekonstruiertes Bild, das die Artefakte reduziert, welches verzerrt ist, um einem Eingangsbild zu entsprechen, das Aliasing-Artefakte beinhaltet. Der verzerrte externe Zustand und das Eingangsbild, das Aliasing-Artefakte beinhaltet, sind in dem Merkmalsvektor enthalten, der dem neuronalen Netzwerk als Input bereitgestellt wird. In jedem Fall beinhalten die Pro-Pixel-Differenzdaten die Bewegungsvektoren. Die vorstehend beschriebenen Effekte können jedoch von Bewegung relativ zu der Kamera sowie von Relativbewegung innerhalb eines Bildframes abhängen.When the distorted external recurrent neural network is used to create images that include depth of field effects (e.g., bokeh), the external state includes a reconstructed image that includes depth of field effects, which is distorted to match an input image that does not include depth of field effects. The distorted external state and the input image without depth of field effects are contained in the feature vector, which is provided as input to the neural network. Likewise, if the distorted external recurrent neural network is used to generate images that reduce aliasing artifacts, the external state includes a reconstructed image that reduces the artifacts that is distorted to match an input image, the aliasing Artifacts included. The distorted external state and the input image, which contains aliasing artifacts, are contained in the feature vector, which is provided as input to the neural network. In any case, the per-pixel difference data includes the motion vectors. However, the effects described above may depend on motion relative to the camera and relative motion within an image frame.
Es versteht sich, dass das neuronale Netzwerk dazu trainiert werden kann, mehrere Effekte in einem einzigen Durchgang des neuronalen Netzwerks zu synthetisieren, wie z.B.: Anti-Aliasing und Bewegungsunschärfe; Bewegungsunschärfe und Schärfentiefe; oder Anti-Aliasing, Bewegungsunschärfe und Schärfentiefe. In solchen Fällen erzeugt das verzerrte externe rekurrierende neuronale Netzwerk Bilder, die mehrere Effekte synthetisieren, und ist der externe Zustand ein einzelnes rekonstruiertes Bild mit solchen synthetisierten Effekten und verzerrt, um einem Eingangsbild für einen nachfolgenden Frame zu entsprechen, dem die Effekte fehlen. Sowohl der verzerrte externe Zustand als auch das Eingangsbild ohne diese Kombination von Effekten sind in dem Merkmalsvektor enthalten, der als Eingang für das neuronale Netzwerk bereitgestellt wird.It is understood that the neural network can be trained to synthesize multiple effects in a single pass of the neural network, such as: anti-aliasing and motion blur; Motion blur and depth of field; or anti-aliasing, motion blur and depth of field. In such cases, the distorted external recurrent neural network creates images that synthesize multiple effects, and the external state is a single reconstructed image with such synthesized effects and distorted to correspond to an input image for a subsequent frame that lacks the effects. Both the distorted external state and the input image without this combination effects are contained in the feature vector that is provided as an input to the neural network.
Der Merkmalsvektor, der als Eingang für das tief lernende neuronale Netzwerk bereitgestellt wird, beinhaltet einen aktuellen Frame von Eingangsdaten, ein entsprechendes verarbeitetes verzerrtes rekonstruiertes Bild aus einem früheren Frame von Eingangsdaten und Pro-Pixel-Parameter (z.B. Leitdaten), die Metadaten mit Bezug zu einem oder mehrere, auf die Eingangsdaten angewendeten Effekten beinhalten. Die Pro-Pixel-Parameter können einen oder mehrere der folgenden beinhalten: Bewegungsvektoren, Oberflächen-Normalenvektoren, Tiefenwerte und/oder Schärfentiefenparameter. Bewegungsvektoren sind zwei Komponentenvektoren, die einen horizontalen und vertikalen Pixelversatz für ein Objekt von einem Bild zum nächsten spezifizieren. Normale Vektoren bzw. Normalenvektoren sind Drei-Komponenten-Vektoren, die eine Orientierung eines Oberflächenmerkmals angeben, das jedem Pixel zugeordnet ist. Tiefenwerte sind Skalarwerte, die einen relativen Abstand eines Objekts von der Bildlage angeben. Die Schärfentiefe bzw. Abbildungstiefe kann als ein Kreis von Irritationswerten (z.B. ein Unschärferadius, in Pixeln) angegeben sein, der einen Objektiv- bzw. Linsenparameter lose mit einem Tiefenwert korreliert. In einigen Ausführungsformen können mehrere Pro-Pixel-Parameter in einem einzigen Bild kodiert sein. Beispielsweise können Bewegungsvektoren und Schärfentiefewerte in einem RGB-Bild kodiert sein, wobei Bewegungsvektoren in den roten und grünen Komponenten jedes Pixels und der Radius des Irritationskreises in der blauen Komponente jedes Pixels kodiert sind. In anderen Ausführungsformen können die Pro-Pixel-Parameter in separaten Kanälen des Merkmalsvektors enthalten sein.The feature vector, which is provided as an input for the deep learning neural network, contains a current frame of input data, a correspondingly processed distorted reconstructed image from an earlier frame of input data and per-pixel parameters (e.g. guide data) that relate to metadata contain one or more effects applied to the input data. The per pixel parameters can include one or more of the following: motion vectors, surface normal vectors, depth values and / or depth of field parameters. Motion vectors are two component vectors that specify horizontal and vertical pixel offset for an object from one image to the next. Normal vectors are three-component vectors that indicate an orientation of a surface feature that is assigned to each pixel. Depth values are scalar values that indicate a relative distance of an object from the image position. The depth of field or image depth can be specified as a circle of irritation values (e.g. a blur radius, in pixels) that loosely correlates a lens or lens parameter with a depth value. In some embodiments, multiple per-pixel parameters can be encoded in a single image. For example, motion vectors and depth of field values can be encoded in an RGB image, with motion vectors encoded in the red and green components of each pixel and the radius of the irritation circle in the blue component of each pixel. In other embodiments, the per-pixel parameters may be contained in separate channels of the feature vector.
Die Pro-Pixel-Parameter können mittels eines herkömmlichen Rendering-Algorithmus erzeugt werden. Beispielsweise enthalten G-Puffer in einem zeitversetzten Renderer typischerweise Normalenvektoren und/oder Tiefenwerte, die für einen Frame während eines ersten Durchgangs in dem zeitversetzten Renderer berechnet wurden. Falls ein bestimmter Parameter nicht direkt von einem Renderer aus verfügbar ist, kann der Parameter über andere Techniken erzeugt werden, wie z.B. einen nach dem Rendern erfolgenden Vergleich zwischen Bildern in einer Sequenz von gerenderten Bildern oder manuelle Angabe, wie beispielsweise wenn Kamera- oder Objektivparameter angegeben werden, um Schärfentiefenparameter basierend auf einem Tiefenpuffer zu erzeugen.The per-pixel parameters can be generated using a conventional rendering algorithm. For example, G-buffers in a time-delayed renderer typically contain normal vectors and / or depth values calculated for a frame during a first pass in the time-delayed renderer. If a certain parameter is not directly available from a renderer, the parameter can be created using other techniques, such as a post-rendering comparison between images in a sequence of rendered images, or manual specification, such as when camera or lens parameters are specified, to generate depth of field parameters based on a depth buffer.
Die nachstehend beschriebenen Verfahren und Systeme beinhalten ein neuronales Netzwerk, das einen Merkmalsvektor verarbeitet, der als Eingang für das neuronale Netzwerk bereitgestellt wird, um eine Ausgabe zu erzeugen. Das neuronale Netzwerk kann als eine Reihe von Anweisungen implementiert sein, die auf einem Prozessor, wie beispielsweise einer Parallelverarbeitungseinheit, ausgeführt werden. In einigen Ausführungsformen können mehrere Instanzen des neuronalen Netzwerks auf verschiedenen Prozessoren gleichzeitig implementiert sein, um unterschiedliche Eingangsdaten (z.B. verschiedene Bildsequenzen) zu verarbeiten.The methods and systems described below include a neural network that processes a feature vector that is provided as an input to the neural network to produce an output. The neural network can be implemented as a series of instructions that are executed on a processor, such as a parallel processing unit. In some embodiments, multiple instances of the neural network can be implemented on different processors simultaneously to process different input data (e.g. different image sequences).
1 veranschaulicht ein Ablaufdiagramm eines Verfahrens 100 zum Rekonstruieren eines Bilds unter Einbeziehung visueller Effekte gemäß einer Ausführungsform. Obwohl das Verfahren 100 im Kontext einer Verarbeitungseinheit beschrieben wird, kann das Verfahren 100 auch durch ein Programm, einer benutzerdefinierten Schaltungsanordnung oder durch eine Kombination aus einer benutzerdefiniert Schaltungsanordnung und einem Programm durchgeführt werden. Beispielsweise kann das Verfahren 100 von einer GPU (Grafikverarbeitungseinheit), einer CPU (Zentralverarbeitungseinheit) oder einem beliebigen Prozessor ausgeführt werden, der in der Lage ist, ein tief lernendes neuronales Netzwerk zu implementieren, wie beispielsweise die PPU 300 von 3, wie im Folgenden näher beschrieben wird. Darüber hinaus versteht sich für den Fachmann, dass jedes System, das das Verfahren 100 durchführt, innerhalb des Schutzumfangs und Rahmens der Ausführungsformen der vorliegenden Offenbarung liegt. 1 illustrates a flow diagram of a method 100 for reconstructing an image using visual effects according to an embodiment. Although the procedure 100 The method can be described in the context of a processing unit 100 can also be performed by a program, a user-defined circuit arrangement or by a combination of a user-defined circuit arrangement and a program. For example, the method 100 from one GPU (Graphics processing unit), one CPU (Central processing unit) or any processor capable of implementing a deep learning neural network, such as that PPU 300 of 3 , as described in more detail below. In addition, one skilled in the art understands that any system that uses the method 100 performed, is within the scope and scope of the embodiments of the present disclosure.
Bei Schritt 102 wird eine Sequenz von Eingangsdaten empfangen. Die Sequenz wird in einem Speicher gespeichert und kann einen ersten Eingangsdatenrahmen und einen zweiten Eingangsdatenrahmen beinhalten. In einer Ausführungsform umfasst die Sequenz der Eingangsdaten eine Sequenz von Bildframes, die ein Video bilden. Jeder Bildframe kann von einer Grafikverarbeitungspipeline erzeugt werden, die dazu konfiguriert ist, einen Rendering-Algorithmus zu implementieren. In einigen Ausführungsformen ist die Grafikverarbeitungspipeline dazu konfiguriert, Bilder mit niedriger Qualität ohne einen oder mehrere Effekte zu rendern. Beispielsweise können die Bilder unter Verwendung einer einzigen Abtastung pro Pixel gerendert sein, anstatt unter Verwendung von Multi-Sample-Anti-Aliasing (MSAA)-Techniken. Darüber hinaus kann der Rendering-Algorithmus ein oder mehrere Prozeduren zum Erzeugen verschiedener Effekte in dem Bild weglassen, wie beispielsweise durch Verwenden von zeitlichem Anti-Aliasing (TAA), Hinzufügen von Bewegungsunschärfe, Simulieren von Schärfentiefe-Effekten und dergleichen.At step 102 a sequence of input data is received. The sequence is stored in memory and can include a first input data frame and a second input data frame. In one embodiment, the sequence of input data comprises a sequence of image frames that form a video. Each image frame can be created by a graphics processing pipeline that is configured to implement a rendering algorithm. In some embodiments, the graphics processing pipeline is configured to render low quality images without one or more effects. For example, the images can be rendered using a single sample per pixel instead of using multi-sample anti-aliasing ( MSAA )-Techniques. In addition, the rendering algorithm can omit one or more procedures to create various effects in the image, such as by using temporal anti-aliasing ( TAA ), Adding motion blur, simulating depth of field effects and the like.
Bei Schritt 104 wird ein Eingangsmerkmalsvektor für einen ersten Eingangsdatenrahmen durch Schichten eines neuronalen Netzwerkmodells verarbeitet, um einen externen Zustand einschließlich eines rekonstruierten ersten Datenrahmens zu erzeugen. Der Eingangsmerkmalsvektor für den ersten Eingangsdatenrahmen kann den ersten Eingangsdatenrahmen, den verzerrten externen Zustand, der einem vorangehenden Eingangsdatenrahmen entspricht, und Leitdaten für einen oder mehrere Effekte beinhalten. Die Leitdaten können, ohne darauf beschränkt zu sein, einen oder mehrere Bewegungsvektoren, Unschärferadien, Tiefenwerte oder Normalenvektoren beinhalten. Die Leitdaten können einen oder mehrere Werte für jedes Pixel des ersten Eingangsdatenrahmens beinhalten.At step 104 an input feature vector for a first input data frame is processed by layering a neural network model to an external state including a reconstructed first data frame produce. The input feature vector for the first input data frame may include the first input data frame, the distorted external state corresponding to a previous input data frame, and guide data for one or more effects. The guide data can include, but is not limited to, one or more motion vectors, uncertainty radii, depth values or normal vectors. The guidance data may include one or more values for each pixel of the first input data frame.
Bei Schritt 106 wird der externe Zustand unter Verwendung von Differenzdaten, die Änderungen zwischen dem ersten Eingangsdatenrahmen und einem zweiten Eingangsdatenrahmen entsprechen, verzerrt, um einen verzerrten externen Zustand zu erzeugen. In einer Ausführungsform beinhalten die Differenzdaten Pro-Pixel-Bewegungsvektoren, die dazu verwendet werden, den externen Zustand entsprechend dem rekonstruierten ersten Datenrahmen abzutasten, um den verzerrten externen Zustand entsprechend dem zweiten Eingangsdatenrahmen zu erzeugen.At step 106 the external state is distorted using difference data corresponding to changes between the first input data frame and a second input data frame to produce a distorted external state. In one embodiment, the difference data includes per-pixel motion vectors that are used to sample the external state corresponding to the reconstructed first data frame to generate the distorted external state corresponding to the second input data frame.
Bei Schritt 108 wird ein Eingangsmerkmalsvektor für einen zweiten Eingangsdatenrahmen durch Schichten des neuronalen Netzwerkmodells verarbeitet, um einen rekonstruierten zweiten Datenrahmen zu erzeugen. In einer Ausführungsform beinhaltet der Eingangsmerkmalsvektor für den zweiten Eingangsdatenrahmen den zweiten Eingangsdatenrahmen, den verzerrten externen Zustand entsprechend dem ersten Eingangsdatenrahmen und Leitdaten für einen oder mehrere Effekte. Auch hier können die Leitdaten, ohne darauf beschränkt zu sein, einen oder mehrere von Bewegungsvektoren, Unschärferadien, Tiefenwerte oder Normalenvektoren beinhalten. Die Leitdaten können einen oder mehrere Werte für jedes Pixel des zweiten Eingangsdatenrahmens beinhalten.At step 108 an input feature vector for a second input data frame is processed by layering the neural network model to produce a reconstructed second data frame. In one embodiment, the input feature vector for the second input data frame includes the second input data frame, the distorted external state corresponding to the first input data frame, and guide data for one or more effects. Here too, the guide data can include, but is not limited to, one or more of motion vectors, uncertainty radii, depth values or normal vectors. The guidance data may include one or more values for each pixel of the second input data frame.
In einigen Ausführungsformen können die Schritte 104 bis 108 für nachfolgende Eingangsdatenrahmen in der Sequenz der Eingangsdaten wiederholt werden, wobei der externe Zustand für einen vorangehenden Rahmen verzerrt und in dem Eingangsmerkmalsvektor für einen nachfolgenden Rahmen bereitgestellt wird. Das Verfahren 100 kann auf einem oder mehreren Prozessoren implementiert sein. Beispielsweise kann zumindest ein Prozessor dazu konfiguriert sein, eine Instanz des neuronalen Netzwerkmodells zu implementieren. Ein anderer Prozessor kann dazu konfiguriert sein, eine zeitliche Warpfunktion zu implementieren, die dazu konfiguriert ist, den verzerrten externen Zustand zu erzeugen. Die Prozessoren können sich den Zugriff auf einen gemeinsamen Speicher teilen, oder die Prozessoren können Daten zwischen Speichern übertragen, die für jeden der separaten Prozessoren zugänglich sind.In some embodiments, the steps 104 to 108 are repeated for subsequent input data frames in the sequence of the input data, the external state being distorted for a previous frame and provided in the input feature vector for a subsequent frame. The procedure 100 can be implemented on one or more processors. For example, at least one processor can be configured to implement an instance of the neural network model. Another processor may be configured to implement a time warp configured to generate the distorted external state. The processors can share access to shared memory, or the processors can transfer data between memories that are accessible to each of the separate processors.
Nachstehend werden weitere veranschaulichende Informationen zu verschiedenen optionalen Architekturen und Funktionen gegeben, mit welchen das vorgenannte Rahmenwerk nach den Wünschen des Benutzers implementiert werden kann. Es sei ausdrücklich darauf hingewiesen, dass die folgenden Informationen lediglich zur Veranschaulichung aufgeführt sind und in keiner Weise als beschränkend auszulegen sind. Ein beliebiges der folgenden Merkmale kann optional mit oder ohne Ausschluss anderer beschriebener Merkmale integriert sein.In the following, further illustrative information about various optional architectures and functions is given with which the aforementioned framework can be implemented according to the wishes of the user. It is expressly pointed out that the following information is provided for illustration only and is in no way to be interpreted as restrictive. Any of the following features can optionally be integrated with or without excluding other described features.
2 ist eine konzeptionelle Darstellung eines Systems 200 zum Erzeugen rekonstruierter Bilder, die synthetisierte Effekte beinhalten, gemäß einigen Ausführungsformen. Wie in 2 dargestellt ist, beinhaltet das System 200 ein neuronales Netzwerkmodell 210 und eine zeitliche Warpfunktion 220. Das neuronale Netzwerkmodell 210 empfängt einen Merkmalsvektor als Input für das Modell, der ein Eingangsbild 202 für einen aktuellen Frame, Leitdaten 206 und einen verzerrten externen Zustand 214 beinhaltet. Das neuronale Netzwerkmodell 210 erzeugt ein rekonstruiertes Bild 204 für den aktuellen Frame, das synthetisierte Effekte beinhaltet. Das rekonstruierte Bild 204 für den aktuellen Frame wird an eine zeitliche Warpfunktion 220 übergeben, die den verzerrten externen Zustand 214 für das nächste Eingangsbild 202 erzeugt. Mit anderen Worten entspricht der verzerrte externe Zustand 214 für einen aktuellen Frame dem externen Zustand 212, der an dem Ausgang des neuronalen Netzwerkmodells 210 für einen vorangehenden Frame erzeugt wurde. 2 is a conceptual representation of a system 200 for generating reconstructed images that include synthesized effects, according to some embodiments. As in 2 is shown includes the system 200 a neural network model 210 and a temporal warning function 220 , The neural network model 210 receives a feature vector as input to the model, which is an input image 202 for a current frame, master data 206 and a distorted external state 214 includes. The neural network model 210 creates a reconstructed image 204 for the current frame that contains synthesized effects. The reconstructed picture 204 for the current frame, a time warning function is activated 220 that passed the distorted external state 214 for the next input picture 202 generated. In other words, the distorted external state corresponds 214 for a current frame the external state 212 that at the output of the neural network model 210 was created for a previous frame.
In einer Ausführungsform ist das Eingabebild 202 ein computergeneriertes Bild. Das Bild ist in einem RGB-Format bereitgestellt, wobei jedem Pixel des Bilds einem Skalarwert für einen roten Kanal, einen grünen Kanal und einen blauen Kanal zugeordnet ist. In anderen Ausführungsformen ist das Eingangsbild 202 in anderen Formaten wie beispielsweise dem RGBA-Format, dem YUV-Format und dergleichen bereitgestellt.In one embodiment, the input image is 202 a computer generated image. The image is provided in an RGB format, with each pixel of the image being assigned a scalar value for a red channel, a green channel and a blue channel. In other embodiments, the input image is 202 in other formats such as RGBA format, YUV format and the like.
In einigen Ausführungsformen wird das Eingangsbild 202 von einem nicht explizit gezeigten Vorverarbeitungsmodul verarbeitet, um ein Format des Eingangsbilds 202 in ein anderes Format zu konvertieren, das mit dem neuronalen Netzwerkmodell 210 kompatibel ist. So kann beispielsweise das Vorverarbeitungsmodul die Pixelwerte von einem RGBA-Format mit 8 Bit pro Kanal in ein RGB-Format mit 10 Bit pro Kanal konvertieren. Darüber hinaus kann das Vorverarbeitungsmodul das Eingangsbild 202 optional skalieren, zuschneiden oder in seiner Größe auf eine bestimmte feste Auflösung (z.B. 512 × 512 Pixel) anpassen. In einigen Fällen wird das Eingabebild 202 mit Nullwerten aufgefüllt, um ein Seitenverhältnis des Bilds beizubehalten, anstatt die Pixeldaten zu strecken, damit diese zu der festen Auflösung passen.In some embodiments, the input image 202 processed by a preprocessing module, not explicitly shown, to format the input image 202 convert to another format using the neural network model 210 is compatible. For example, the preprocessing module can convert the pixel values from an RGBA format with 8 bits per channel to an RGB format with 10 bits per channel. The preprocessing module can also process the input image 202 optionally scale, crop or adjust its size to a certain fixed resolution (e.g. 512 × 512 pixels). In some cases, the input image 202 padded with null values to maintain an aspect ratio of the image rather than stretching the pixel data to match the fixed resolution.
In einer Ausführungsform beinhaltet das neuronale Netzwerkmodell 210 eine Anzahl von Schichten, die die Informationen in dem Merkmalsvektor sequentiell verarbeiten. Die Schichten können Faltungsschichten, Pooling-Schichten, Up-Sampling-Schichten und dergleichen beinhalten, sind aber darauf beschränkt. In einer Ausführungsform ist das neuronale Netzwerkmodell 210 in Übereinstimmung mit einem Kodierer-Dekodierer-Rahmenwerk implementiert. Ein erster Teil des neuronalen Netzwerkmodells 210 - der Kodierer - reduziert eine räumliche Auflösung und erhöht die Anzahl der Kanäle des Eingangs, um eine Reihe von Merkmalen aus dem Input zu extrahieren. Ein zweiter Abschnitt des neuronalen Netzwerks 210 - der Dekodierer - erweitert dann die Merkmale, um die räumliche Auflösung zu erhöhen und die Merkmale zu verarbeiten, um die Ausgabe des neuronalen Netzwerkmodells 210 zu erzeugen. In einer Ausführungsform beinhaltet das rekonstruierte Bild 204 visuelle Effekte wie beispielsweise Bewegungsunschärfe, Bokeh, Anti-Aliasing oder dergleichen, wobei die visuellen Effekte nicht in dem Eingangsbild 202 enthalten waren.In one embodiment, the neural network model includes 210 a number of layers that sequentially process the information in the feature vector. The layers can include, but are limited to, folding layers, pooling layers, up-sampling layers, and the like. In one embodiment, the neural network model is 210 implemented in accordance with an encoder-decoder framework. A first part of the neural network model 210 - the encoder - reduces spatial resolution and increases the number of channels of the input to extract a number of features from the input. A second section of the neural network 210 - the decoder - then extends the features to increase the spatial resolution and process the features to output the neural network model 210 to create. In one embodiment, the reconstructed image includes 204 visual effects such as motion blur, bokeh, anti-aliasing or the like, the visual effects not in the input image 202 were included.
Es versteht sich, dass das neuronale Netzwerkmodell 210 dazu konfiguriert ist, eine Reihe von Frames ohne bestimmte visuelle Effekte zu verarbeiten, um eine neue Reihe rekonstruierter Bilder zu erzeugen, die neuartige synthetisierte visuelle Effekte beinhalten. Dies ermöglicht einen viel einfacheren Rendering-Algorithmus, um die Bilder ohne bestimmte visuelle Effekte zu erzeugen, um erst später die neuartigen visuellen Effekte in einem Nachverarbeitungsdurchgang durch das neuronale Netzwerkmodell 210 hinzuzufügen. Ein Ziel des Systems 200 besteht darin, dass die synthetisierten visuellen Effekte zeitlich stabil sein sollen. Mit anderen Worten soll ein visueller Effekt in einem Frame mit dem gleichen visuellen Effekt in dem nächsten Frame übereinstimmen. Beispielsweise soll Unschärfe eines sich in einem Frame bewegenden Objekts in dem nächsten Frame konsistent angewendet werden, als ob das Objekt mit ungefähr der gleichen Geschwindigkeit über die ungefähre Zeit, in der der Verschluss einer realen Kamera während der Aufnahme der Szene geöffnet wäre, bewegt würde. Als ein weiteres Beispiel wird eine Tiefe für Objekte in der Szene geschätzt, um einen synthetisierten Bokeh-Effekt anzuwenden, der einem Objektiv zugeordnet ist, und bleiben diese Objekte von Frame zu Frame wahrscheinlich etwa im gleichen Abstand von der Kameraposition.It is understood that the neural network model 210 is configured to process a series of frames with no particular visual effects to create a new series of reconstructed images that incorporate novel synthesized visual effects. This enables a much simpler rendering algorithm to generate the images without certain visual effects, and only later the novel visual effects in a post-processing cycle through the neural network model 210 add. A goal of the system 200 is that the synthesized visual effects should be stable over time. In other words, a visual effect in one frame should match the same visual effect in the next frame. For example, blur of an object moving in one frame should be applied consistently in the next frame, as if the object were moving at approximately the same speed over the approximate time that the shutter of a real camera would be open during the recording of the scene. As another example, depth is estimated for objects in the scene to apply a synthesized bokeh effect associated with a lens, and these objects are likely to remain approximately the same distance from the camera position from frame to frame.
Eine Möglichkeit, das Ziel der zeitlichen Stabilität zu erreichen, besteht darin, die Ausgabe des neuronalen Netzwerkmodells 210 für einen vorangehenden Frame als einen Input bzw. Eingang für das neuronale Netzwerkmodell 210 für den nächsten Frame zurückzuspeisen, wobei die Ausgabe zunächst modifiziert wird, um die verzerrte Version des externen Zustands 214 zu erzeugen. Die verzerrte Version des externen Zustands 214 leitet das neuronale Netzwerkmodell 210 an, zeitlich konsistente Ausgaben von Frame zu Frame zu erzeugen. Die Warp-Funktion hat jedoch Unzulänglichkeiten, wenn Pixel des aktuellen Frames in dem vorangehenden Frame nicht aufgetreten sind, entweder weil sie außerhalb des Bildschirms lagen oder von einem anderen Objekt verdeckt waren. Daher kann man in einer Ausführungsform den verzerrten externen Zustand 214 als zusätzlichen Input für das neuronale Netzwerkmodell 210 verwenden, anstatt sich bei der Erzeugung des rekonstruierten Bilds 204 vollständig auf die Warpfunktion zu verlassen.One way to achieve the goal of temporal stability is to output the neural network model 210 for a previous frame as an input for the neural network model 210 feed back for the next frame, the output being first modified to reflect the distorted version of the external state 214 to create. The distorted version of the external state 214 leads the neural network model 210 to produce time-consistent output from frame to frame. However, the warp function has shortcomings if pixels of the current frame did not appear in the previous frame, either because they were off the screen or were hidden by another object. Therefore, in one embodiment, one can see the distorted external state 214 as additional input for the neural network model 210 use instead of yourself in creating the reconstructed image 204 rely entirely on the warp function.
In einer Ausführungsform empfängt die zeitliche Warpfunktion 220 den externen Zustand 212, der von dem neuronalen Netzwerkmodell 210 ausgegeben wurde, und erzeugt die verzerrte Version des externen Zustands 214 durch Ausführen einer Funktion. Die Funktion empfängt Pro-Pixel-Differenzdaten 208, die angeben, wie die Funktion den externen Zustand 212 modifiziert. In einer Ausführungsform beinhalten die Differenzdaten 208 Bewegungsvektoren. Jedes Pixel oder alternativ jeder Pixelblock in dem Eingangsbild 202 ist einem Bewegungsvektor zugeordnet, der eine Relativbewegung des durch das Pixel oder den Pixelblock dargestellten Objekts zwischen einem rekonstruierten Bild 204 für einen vorangehenden Frame und dem Eingangsbild 202 für den aktuellen Frame anzeigt. Es versteht sich, dass die in den Differenzdaten 208 enthaltenen Bewegungsvektoren auch in die Leitdaten 206 aufgenommen werden können, die als ein Teil des Merkmalsvektors als Input für das neuronale Netzwerkmodell 210 bereitgestellt werden.In one embodiment, the time warning function receives 220 the external state 212 that of the neural network model 210 was output, and creates the distorted version of the external state 214 by executing a function. The function receives per pixel difference data 208 that indicate how the function the external state 212 modified. In one embodiment, the difference data includes 208 Motion vectors. Every pixel or alternatively every block of pixels in the input image 202 is assigned to a motion vector which is a relative movement of the object represented by the pixel or the pixel block between a reconstructed image 204 for a previous frame and the input image 202 for the current frame. It is understood that the difference data 208 contained motion vectors also in the master data 206 can be included as part of the feature vector as input to the neural network model 210 to be provided.
In einer Ausführungsform werden die Differenzdaten 208 durch eine Grafikpipeline erzeugt, die dazu konfiguriert ist, Bilder von 3D-Modellen zu rendern, wie beispielsweise die nachstehend näher beschriebene Grafikpipeline 600. Bewegungsvektoren können üblicherweise durch den von der Grafikpipeline implementierten Rendering-Algorithmus berechnet werden, und die Grafikpipeline kann dazu konfiguriert sein, eine Datenstruktur, die die Bewegungsvektorinformationen für ein Bild enthält, zusammen mit dem Bild auszugeben. In einer weiteren Ausführungsform können die Differenzdaten 208 basierend auf einer Analyse eines vorangehenden Frames mit einem aktuellen Frame erzeugt werden, beispielsweise durch Abgleichen von Blöcken von Pixeln in dem aktuellen Frame mit Blöcken von Pixeln in dem vorangehenden Frame, um Bewegungsvektoren für jeden Block oder jedes Pixel in dem aktuellen Frame zu schätzen. Die Differenzdaten 208 können in Echtzeit erzeugt werden, um Videoströme zu erzeugen, die Bilder und entsprechende Differenzdaten 208 zur Eingabe in das System 200 beinhalten.In one embodiment, the difference data 208 generated by a graphics pipeline configured to render images of 3D models, such as the graphics pipeline described below 600 , Motion vectors can typically be calculated by the rendering algorithm implemented by the graphics pipeline, and the graphics pipeline can be configured to output a data structure containing the motion vector information for an image along with the image. In a further embodiment, the difference data 208 based on an analysis of a previous frame with a current frame, for example by matching blocks of pixels in the current frame with blocks of pixels in the previous frame to estimate motion vectors for each block or pixel in the current frame. The difference data 208 can be generated in real time to generate video streams the pictures and corresponding difference data 208 for input into the system 200 include.
Für jedes Pixel der verzerrten Version des externen Zustands 214 für den aktuellen Frame wird ein Pixelwert durch abtasten bzw. sampeln des externe Zustands 212 für einen vorangehenden Frame an einer gegenüber dem Pixel versetzten Stelle basierend auf dem entsprechenden Bewegungsvektor erzeugt. Es versteht sich, dass die zeitliche Warp-Funktion 220 nicht perfekt darin ist, das aktuelle Bild mit visuellen Effekten zu schätzen, bei denen beispielsweise Pixel in dem aktuellen Bild in dem vorangehenden Bild verborgen waren. Weil das durch dieses Pixel dargestellte Objekt in dem vorangehenden Rahmen nicht sichtbar war, muss das Pixel für den aktuellen Rahmen einfach von einem anderen nahegelegenen Objekt gesampelt werden, das nahe an der Farbe des tatsächlichen Pixels in dem aktuellen Rahmen sein kann oder nicht.For each pixel of the distorted version of the external state 214 a pixel value for the current frame is sampled or sampled from the external state 212 for a previous frame at a position offset from the pixel based on the corresponding motion vector. It is understood that the temporal warp function 220 is not perfect in estimating the current image with visual effects that, for example, have pixels in the current image hidden in the previous image. Because the object represented by that pixel was not visible in the previous frame, the pixel for the current frame must simply be sampled from another nearby object, which may or may not be close to the color of the actual pixel in the current frame.
Jede Komponente des Systems 200 wird in dem Kontext von Verarbeitungseinheiten beschrieben, die zur Implementierung des Systems 200 konfiguriert sind. Eine oder mehrere Instanzen des neuronalen Netzwerkmodells 210 oder Teile davon können als ein Programm, eine benutzerdefinierte Schaltungsanordnung oder durch eine Kombination aus einer benutzerdefinierten Schaltungsanordnung und einem Programm implementiert sein. Beispielsweise können die Schichten des neuronalen Netzwerks von einer GPU (Grafikverarbeitungseinheit), einer CPU (Zentralverarbeitungseinheit) oder einem beliebigen Prozessor implementiert sein, der in der Lage ist, Schichten eines neuronalen Netzwerkmodells zu implementieren. Darüber hinaus versteht sich für den Fachmann, dass jedes beliebige System, das die Operationen des neuronalen Netzwerkmodells durchführt, innerhalb des Schutzumfangs und des Rahmens von Ausführungsformen der Erfindung liegt. Ein solches Beispiel einer Parallelverarbeitungseinheit zur Implementierung einer oder mehrerer Komponenten des Systems 200 wird nachstehend näher beschrieben.Every component of the system 200 is described in the context of processing units used to implement the system 200 are configured. One or more instances of the neural network model 210 or portions thereof can be implemented as a program, user-defined circuitry, or by a combination of a user-defined circuitry and a program. For example, the layers of the neural network can be of one GPU (Graphics processing unit), one CPU (Central processing unit) or any processor that is able to implement layers of a neural network model. In addition, those skilled in the art will understand that any system that performs the operations of the neural network model is within the scope and scope of embodiments of the invention. Such an example of a parallel processing unit for implementing one or more components of the system 200 is described in more detail below.
Parallelverarbeitu ngsarchitekturParallel processing architecture
3 veranschaulicht eine Parallelverarbeitungseinheit (PPU) 300 gemäß einer Ausführungsform. In einer Ausführungsform ist die PPU 300 ein Multithread-Prozessor, der auf einer oder mehreren integrierten Schaltungsvorrichtungen implementiert ist. Die PPU 300 ist eine latenzverbergende Architektur, die entwickelt wurde, um eine große Anzahl von Threads parallel zu verarbeiten. Ein Thread (d.h. ein Thread der Ausführung) ist eine Instanziierung eines Satzes von Anweisungen, die dazu konfiguriert sind, von der PPU 300 ausgeführt zu werden. In einer Ausführungsform ist die PPU 300 eine Grafikverarbeitungseinheit (GPU), die dazu konfiguriert ist, eine Grafikrenderingpipeline zum Verarbeiten von dreidimensionalen (3D) Grafikdaten zu implementieren, um zweidimensionale (2D) Bilddaten zur Anzeige auf einer Anzeigevorrichtung, wie beispielsweise einer Flüssigkristallanzeigevorrichtung (LCD), zu erzeugen. In anderen Ausführungsformen kann die PPU 300 zum Durchführen von Universalberechnungen verwendet werden. Obwohl hierin ein beispielhafter Parallelprozessor zu veranschaulichenden Zwecken bereitgestellt ist, ist dringend darauf hinzuweisen, dass dieser Prozessor nur zu veranschaulichenden Zwecken beschrieben wird und jeder Prozessor als Ergänzung und/oder Ersatz für denselben verwendet werden kann. 3 illustrates a parallel processing unit ( PPU ) 300 according to one embodiment. In one embodiment, the PPU 300 a multithreaded processor implemented on one or more integrated circuit devices. The PPU 300 is a latency-concealing architecture that was developed to process a large number of threads in parallel. A thread (ie, a thread of execution) is an instantiation of a set of instructions configured to run from the PPU 300 to be executed. In one embodiment, the PPU 300 a graphics processing unit ( GPU ) configured to implement a graphics rendering pipeline for processing three-dimensional (3D) graphic data to display two-dimensional (2D) image data for display on a display device, such as a liquid crystal display device ( LCD ), to create. In other embodiments, the PPU 300 can be used to perform universal calculations. While an exemplary parallel processor is provided herein for illustrative purposes, it is important to note that this processor is described for illustrative purposes only and any processor can be used as a supplement and / or replacement for the same.
Eine oder mehrere PPUs 300 können dazu konfiguriert sein, Tausende von High Performance Computing (HPC), Rechenzentren und Anwendungen maschinellen Lernens zu beschleunigen. Die PPU 300 kann dazu konfiguriert sein, zahlreiche Systeme und Anwendungen für Deep Learning zu beschleunigen, darunter autonome Fahrzeugplattformen, Deep Learning, hochpräzise Sprach-, Bild- und Texterkennungssysteme, intelligente Videoanalytik, molekulare Simulationen, Medikamentenentdeckung, Krankheitsdiagnose, Wettervorhersage, Big Data Analytik, Astronomie, Molekulardynamiksimulation, Finanzmodellierung, Robotik, Fabrikautomatisierung, Echtzeit-Sprachübersetzung, Online-Suchoptimierung und personalisierte Benutzerempfehlungen und dergleichen.One or more PPUs 300 can be configured to handle thousands of high performance computing ( HPC ) To accelerate data centers and machine learning applications. The PPU 300 can be configured to accelerate numerous deep learning systems and applications, including autonomous vehicle platforms, deep learning, high-precision speech, image and text recognition systems, intelligent video analytics, molecular simulations, drug discovery, disease diagnosis, weather forecast, big data analytics, astronomy, molecular dynamics simulation , Financial modeling, robotics, factory automation, real-time language translation, online search optimization and personalized user recommendations and the like.
Wie in 3 gezeigt ist, beinhaltet die PPU 300 eine Eingabe/Ausgabe- bzw. Input/Output (I/O)-Einheit 305, eine Frontend-Einheit 315, eine Scheduler-Einheit 320, eine Arbeitsverteilungseinheit 325, einen Verteiler bzw. Hub 330, eine Kreuz- bzw. Querschiene (Crossbar; Xbar) 370, einen oder mehrere Universalverarbeitungscluster bzw. General Processing Cluster (GPC) 350 und eine oder mehrere Speicherpartitionseinheiten 380. Die PPU 300 kann über eine oder mehrere schnelle NVLink 310-Zwischenverbindungen mit einem Host-Prozessor oder anderen PPUs 300 verbunden sein. Die PPU 300 kann über eine Zwischenverbindung 302 mit einem Host-Prozessor oder anderen Peripheriegeräten verbunden sein. Die PPU 300 kann darüber hinaus mit einem lokalen Speicher verbunden sein, der eine Anzahl von Speichervorrichtungen 304 umfasst. In einer Ausführungsform kann der lokale Speicher eine Anzahl von dynamischen DRAM (Dynamic Random Access Memory)-Vorrichtungen umfassen. Die DRAM-Vorrichtungen können als ein HBM (High-Bandwidth Memory)-Subsystem konfiguriert sein, wobei mehrere DRAM-Dies in jeder Vorrichtung gestapelt sind.As in 3 shown includes the PPU 300 an input / output or I / O unit 305 , a front-end unit 315 , a scheduler unit 320 , a work distribution unit 325 , a distributor or hub 330 , a cross or cross rail (Crossbar; Xbar) 370 , one or more general processing clusters or general processing clusters ( GPC ) 350 and one or more storage partition units 380 , The PPU 300 can have one or more fast NVLink 310 Interconnections with a host processor or other PPUs 300 be connected. The PPU 300 can via an interconnect 302 connected to a host processor or other peripheral devices. The PPU 300 may also be connected to local storage that has a number of storage devices 304 includes. In one embodiment, the local memory may include a number of dynamic random access memory (DRAM) devices. The DRAM devices can be used as one HBM (High-bandwidth memory) subsystem can be configured with multiple DRAM dies stacked in each device.
Die NVLink 310-Zwischenverbindung ermöglicht es Systemen, zu skalieren und eine oder mehrere PPUs 300 kombiniert mit einer oder mehreren CPUs zu beinhalten, unterstützt Cache-Kohärenz zwischen den PPUs 300 und CPUs und CPU-Mastering. Daten und/oder Befehle können von dem NVLink 310 über den Hub 330 zu/von anderen Einheiten der PPU 300, wie z.B. einer oder mehreren Kopier-Engines, einem Video-Kodierer, einem Video-Dekodierer, einer Energieverwaltungseinheit usw. (nicht explizit gezeigt) übertragen werden. Der NVLink 310 wird in Verbindung mit 5B näher beschrieben.The NVLink 310 interconnect enables systems to scale and one or more PPUs 300 combined with one or more CPUs, supports cache Coherence between the PPUs 300 and CPUs and CPU mastering. Data and / or commands can be sent from the NVLink 310 about the hub 330 to / from other units of the PPU 300 , such as one or more copy engines, a video encoder, a video decoder, a power management unit, etc. (not explicitly shown). The NVLink 310 is used in conjunction with 5B described in more detail.
Die I/O-Einheit 305 ist dazu konfiguriert, Kommunikationen (d.h. Befehle, Daten usw.) von einem Host-Prozessor (nicht gezeigt) über die Zwischenverbindung 302 zu senden und zu empfangen. Die I/O-Einheit 305 kann mit dem Host-Prozessor direkt über die Zwischenverbindung 302 oder über eine oder mehrere Zwischenvorrichtungen, wie beispielsweise eine Speicherbrücke, kommunizieren. In einer Ausführungsform kann die I/O-Einheit 305 mit einem oder mehreren anderen Prozessoren, wie beispielsweise einer oder mehreren der PPUs 300, über die Zwischenverbindung 302 kommunizieren. In einer Ausführungsform implementiert die I/O-Einheit 305 eine Peripheral Component Interconnect Express (PCIe)-Schnittstelle für Kommunikationen über einen PCIe-Bus und ist die Zwischenverbindung 302 ein PCIe-Bus. In alternativen Ausführungsformen kann die I/O-Einheit 305 andere Arten von gut bekannten Schnittstellen zur Kommunikation mit externen Vorrichtungen implementieren.The I / O unit 305 is configured to receive communications (ie commands, data, etc.) from a host processor (not shown) over the interconnect 302 to send and receive. The I / O unit 305 can connect directly to the host processor via the interconnect 302 or communicate via one or more intermediate devices, such as a memory bridge. In one embodiment, the I / O unit 305 with one or more other processors, such as one or more of the PPUs 300 , via the interconnection 302 communicate. In one embodiment, the I / O unit implements 305 a peripheral component interconnect express (PCIe) interface for communications over a PCIe bus and is the interconnect 302 a PCIe bus. In alternative embodiments, the I / O unit 305 implement other types of well known interfaces for communicating with external devices.
Die I/O-Einheit 305 dekodiert Pakete, die über die Zwischenverbindung 302 empfangen wurden. In einer Ausführungsform repräsentieren die Pakete Befehle, die dazu konfiguriert sind, die PPU 300 zu veranlassen, verschiedene Operationen durchzuführen. Die I/O-Einheit 305 überträgt die dekodierten Befehle an verschiedene andere Einheiten der PPU 300, wie in den Befehlen angegeben sein kann. Beispielsweise können einige Befehle an die Frontend-Einheit 315 übertragen werden. Andere Befehle können an den Hub 330 oder andere Einheiten der PPU 300, wie z.B. eine oder mehrere Kopier-Engines, ein Video-Kodierer, ein Video-Dekodierer, eine Energieverwaltungseinheit usw. (nicht explizit gezeigt) übertragen werden. Mit anderen Worten ist die I/O-Einheit 305 dazu konfiguriert, Kommunikationen zwischen und unter den verschiedenen logischen Einheiten der PPU 300 zu routen.The I / O unit 305 decodes packets over the interconnect 302 were received. In one embodiment, the packets represent commands configured to: PPU 300 to cause various operations to be performed. The I / O unit 305 transmits the decoded instructions to various other units of the PPU 300 as can be specified in the commands. For example, some commands can be sent to the front end unit 315 be transmitted. Other commands can be sent to the hub 330 or other units of the PPU 300 , such as one or more copy engines, a video encoder, a video decoder, a power management unit, etc. (not explicitly shown). In other words, the I / O unit 305 configured to enable communications between and among the various logical units of the PPU 300 to route.
In einer Ausführungsform kodiert ein von dem Host-Prozessor ausgeführtes Programm einen Befehlsstrom in einem Puffer, der Arbeitslasten für die PPU 300 zur Verarbeitung bereitstellt. Eine Arbeitslast kann eine Reihe von Anweisungen und von diesen Anweisungen zu verarbeitende Daten umfassen. Der Puffer ist eine Region in einem Speicher, auf den sowohl von dem Host-Prozessor als auch von der PPU 300 zugegriffen (d.h. lesend/schreibend) werden kann. Beispielsweise kann die I/O-Einheit 305 dazu konfiguriert sein, auf den Puffer in einem mit der Zwischenverbindung 302 verbundenen Systemspeicher über Speicheranforderungen zuzugreifen, die über die Zwischenverbindung 302 übertragen werden. In einer Ausführungsform schreibt der Host-Prozessor den Befehlsstrom in den Puffer und überträgt dann einen Zeiger auf den Beginn des Befehlsstroms an die PPU 300. Die Frontend-Einheit 315 empfängt Zeiger auf einen oder mehrere Befehlsströme. Die Frontend-Einheit 315 verwaltet den einen oder die mehreren Ströme bzw. Streams, wobei sie Befehle aus den Streams liest und Befehle an die verschiedenen Einheiten der PPU 300 weiterleitet.In one embodiment, a program executed by the host processor encodes an instruction stream in a buffer that is workload for the PPU 300 ready for processing. A workload can include a series of instructions and data to be processed by those instructions. The buffer is a region in memory that both the host processor and the PPU 300 can be accessed (ie read / write). For example, the I / O unit 305 to be configured on the buffer in one with the interconnect 302 connected system memory to access memory requests over the interconnect 302 be transmitted. In one embodiment, the host processor writes the instruction stream to the buffer and then transfers a pointer to the beginning of the instruction stream to the PPU 300 , The front-end unit 315 receives pointers to one or more instruction streams. The front-end unit 315 manages the one or more streams or streams, reading commands from the streams and commands to the various units of the PPU 300 forwards.
Die Frontend-Einheit 315 ist mit einer Scheduler-Einheit 320 gekoppelt, die die verschiedenen GPCs 350 dazu konfiguriert, Aufgaben zu verarbeiten, die durch den einen oder die mehreren Streams definiert sind. Die Scheduler-Einheit 320 ist dazu konfiguriert, Zustandsinformationen mit Bezug zu den verschiedenen Aufgaben nachzuverfolgen, die von der Scheduler-Einheit 320 verwaltet werden. Der Zustand kann anzeigen, welchem GPC 350 eine Aufgabe zugeordnet ist, ob die Aufgabe aktiv oder inaktiv ist, eine der Aufgabe zugeordnete Prioritätsstufe, und so weiter. Die Scheduler-Einheit 320 verwaltet die Ausführung einer Vielzahl von Aufgaben auf dem einen oder den mehreren GPCs 350.The front-end unit 315 is with a scheduler unit 320 coupled which the different GPCs 350 configured to process tasks defined by the one or more streams. The scheduler unit 320 is configured to track status information related to the various tasks performed by the scheduler unit 320 to get managed. The state can indicate which GPC 350 a task is assigned, whether the task is active or inactive, a priority level assigned to the task, and so on. The scheduler unit 320 manages the execution of a variety of tasks on the one or more GPCs 350 ,
Die Scheduler-Einheit 320 ist mit einer Arbeitsverteilungseinheit 325 gekoppelt, die dazu konfiguriert ist, Aufgaben zur Ausführung auf den GPCs 350 zu verteilen. Die Arbeitsverteilungseinheit 325 kann eine Anzahl von zugeteilten bzw. geplanten Aufgaben nachverfolgen, die von der Scheduler-Einheit 320 empfangen wurden. In einer Ausführungsform verwaltet die Arbeitsverteilungseinheit 325 für jeden der GPCs 350 einen Pool offener Aufgaben und einen Pool aktiver Aufgaben. Der Pool offener Aufgaben kann eine Anzahl von Slots (z.B. 32 Slots) umfassen, die Aufgaben enthalten, die zugewiesen von einem bestimmten GPC 350 zu verarbeiten sind. Der Pool aktiver Aufgaben kann eine Anzahl von Slots (z.B. 4 Slots) für Aufgaben umfassen, die von den GPCs 350 aktiv verarbeitet werden. Wenn ein GPC 350 die Ausführung einer Aufgabe beendet, wird diese Aufgabe aus dem Pool aktiver Aufgaben für den GPC 350 entnommen, und wird eine der anderen Aufgaben aus dem Pool offener Aufgaben ausgewählt und zur Ausführung auf dem GPC 350 eingeplant. Falls eine aktive Aufgabe auf dem GPC 350 im Leerlauf war, wie beispielsweise während des Wartens auf die Auflösung einer Datenabhängigkeit, kann die aktive Aufgabe aus dem GPC 350 entnommen und in den Pool offener Aufgaben zurückgeführt werden, während eine andere Aufgabe in dem Pool offener Aufgaben ausgewählt und zur Ausführung auf dem GPC 350 eingeplant wird.The scheduler unit 320 is with a work distribution unit 325 coupled, which is configured to perform tasks on the GPCs 350 to distribute. The work distribution unit 325 can track a number of assigned tasks that are scheduled by the scheduler unit 320 were received. In one embodiment, the work distribution unit manages 325 for each of the GPCs 350 a pool of open tasks and a pool of active tasks. The pool of open tasks can include a number of slots (e.g., 32 slots) that contain tasks assigned by a particular GPC 350 are to be processed. The pool of active tasks can include a number of slots (e.g. 4 slots) for tasks performed by the GPCs 350 are actively processed. When a GPC 350 the execution of a task ends, this task is removed from the pool of active tasks for the GPC 350 and one of the other tasks is selected from the pool of open tasks and executed on the GPC 350 planned. If there is an active task on the GPC 350 was idle, such as while waiting for a data dependency to resolve, the active task can be removed from the GPC 350 removed and returned to the pool of open tasks while another task in the pool of open tasks is selected and executed on the GPC 350 is scheduled.
Die Arbeitsverteilungseinheit 325 kommuniziert über die XBar 370 mit dem einen oder den mehreren GPCs 350. Die XBar 370 ist ein Zwischenverbindungsnetzwerk, das viele der Einheiten der PPU 300 mit anderen Einheiten der PPU 300 koppelt. Beispielsweise kann die XBar 370 dazu konfiguriert sein, die Arbeitsverteilungseinheit 325 mit einem bestimmten GPC 350 zu koppeln. Obwohl nicht explizit gezeigt, können eine oder mehrere andere Einheiten der PPU 300 ebenfalls über einen Hub 330 mit der XBar 370 verbunden sein. The work distribution unit 325 communicates via the XBar 370 with the one or more GPCs 350 , The XBar 370 is an interconnection network that connects many of the units of the PPU 300 with other units of the PPU 300 coupled. For example, the XBar 370 configured to the work distribution unit 325 with a certain GPC 350 to couple. Although not explicitly shown, one or more other units of the PPU 300 also via a hub 330 with the XBar 370 be connected.
Die Aufgaben werden von der Scheduler-Einheit 320 verwaltet und von der Arbeitsverteilungseinheit 325 an einen GPC 350 gesendet. Der GPC 350 ist dazu konfiguriert, die Aufgabe zu verarbeiten und Ergebnisse zu generieren. Die Ergebnisse können von anderen Aufgaben innerhalb des GPCs 350 übernommen, über die XBar 370 an einen anderen GPC 350 weitergeleitet oder in dem Speicher 304 gespeichert werden. Die Ergebnisse können über die Speicherpartitionseinheiten 380, welche eine Speicherschnittstelle zum Lesen und Schreiben von Daten in/aus dem Speicher 304 implementieren, in den Speicher 304 geschrieben werden. Die Ergebnisse können über den NVLink 310 an eine andere PPU 304 oder eine CPU übertragen werden. In einer Ausführungsform beinhaltet die PPU 300 eine Anzahl U von Speicherpartitionseinheiten 380, die gleich der Anzahl von separaten und unterschiedlichen Speichervorrichtungen 304 ist, die mit der PPU 300 gekoppelt sind. Eine Speicherpartitionseinheit 380 wird nachstehend in Verbindung mit 4B näher beschrieben.The tasks are handled by the scheduler unit 320 managed and managed by the work distribution unit 325 at one GPC 350 Posted. The GPC 350 is configured to process the task and generate results. The results can be from other tasks within the GPC 350 taken over the XBar 370 to another GPC 350 forwarded or in memory 304 get saved. The results can be obtained from the storage partition units 380 which has a memory interface for reading and writing data to / from memory 304 implement in memory 304 to be written. The results can be viewed via the NVLink 310 to another PPU 304 or one CPU be transmitted. In one embodiment, the PPU 300 a number U of storage partition units 380 that are equal to the number of separate and different storage devices 304 is that with the PPU 300 are coupled. A storage partition unit 380 will be used in conjunction with 4B described in more detail.
In einer Ausführungsform führt ein Host-Prozessor einen Treiberkern aus, der eine Anwendungsprogrammierschnittstelle (API) implementiert, die es einer oder mehreren auf dem Host-Prozessor ausgeführten Anwendungen ermöglicht, Operationen zur Ausführung auf der PPU 300 zu planen. In einer Ausführungsform werden mehrere Rechenanwendungen gleichzeitig von der PPU 300 ausgeführt und stellt die PPU 300 Isolation, Quality of Service (QoS) und unabhängige Adressräume für die mehreren Rechenanwendungen bereit. Eine Anwendung kann Anweisungen (z.B. API-Aufrufe) erzeugen, die den Treiberkern veranlassen, eine oder mehrere Aufgaben zur Ausführung durch die PPU 300 zu erzeugen. Der Treiberkern gibt Aufgaben an einen oder mehrere Streams aus, die von der PPU 300 verarbeitet werden. Jede Aufgabe kann eine oder mehrere Gruppen verwandter Threads umfassen, die hierin als ein Warp bezeichnet werden. In einer Ausführungsform umfasst ein Warp 32 verwandte Threads, die parallel ausgeführt werden können. Kooperierende Threads können sich auf eine Vielzahl von Threads einschließlich Anweisungen zum Durchführen der Aufgabe, und die Daten über gemeinsam genutzten Speicher austauschen können, beziehen. Threads und kooperierende Threads werden in Verbindung mit 5A näher beschrieben.In one embodiment, a host processor executes a driver core that connects an application programming interface ( API ) that allows one or more applications running on the host processor to perform operations on the PPU 300 to plan. In one embodiment, multiple computing applications are run simultaneously by the PPU 300 executed and represents the PPU 300 Isolation, Quality of Service ( QoS ) and independent address spaces for the multiple computing applications. An application can generate instructions (such as API calls) that cause the driver core to perform one or more tasks for the driver PPU 300 to create. The driver core issues tasks to one or more streams generated by the PPU 300 are processed. Each task can include one or more groups of related threads, referred to herein as a warp. In one embodiment, a warp includes 32 related threads that can run in parallel. Cooperating threads can refer to a variety of threads, including instructions for performing the task and exchanging data over shared memory. Threads and cooperating threads are associated with 5A described in more detail.
4A veranschaulicht einen GPC 350 der PPU 300 von 3 gemäß einer Ausführungsform. Wie in 4A gezeigt ist, beinhaltet jeder GPC 350 eine Anzahl von Hardwareeinheiten zum Verarbeiten von Aufgaben. In einer Ausführungsform beinhaltet jeder GPC 350 einen Pipelineverwalter bzw. Pipeline-Manager 410, eine Vorrasteroperationseinheit bzw. Pre-Raster Operations Unit (PROP) 415, eine Rastermaschine bzw. Raster-Engine 425, eine Arbeitsverteilungsquerschiene bzw. Work Distribution Crossbar (WDX) 480, eine Speicherverwaltungseinheit bzw. Memory Management Unit (MMU) 490 und einen oder mehrere Datenverarbeitungscluster bzw. Data Processing Cluster (DPC) 420. Es versteht sich, dass der GPC 350 von 4A anstelle der oder zusätzlich zu den in 4A gezeigten Einheiten andere Hardwareeinheiten beinhalten kann. 4A illustrates one GPC 350 the PPU 300 of 3 according to one embodiment. As in 4A shown includes everyone GPC 350 a number of hardware units for processing tasks. In one embodiment, each includes GPC 350 a pipeline manager 410 , a pre-raster operations unit (PROP) 415 , a raster machine or raster engine 425 , a work distribution crossbar (Work Distribution Crossbar ( WDX ) 480 , a memory management unit (Memory Management Unit ( MMU ) 490 and one or more data processing clusters or data processing clusters ( DPC ) 420 , It is understood that the GPC 350 of 4A instead of or in addition to the in 4A units shown may include other hardware units.
In einer Ausführungsform wird der Betriebsablauf des GPCs 350 durch den Pipeline-Manager 410 gesteuert. Der Pipeline-Manager 410 verwaltet die Konfiguration eines oder mehrerer DPC 420 zum Verarbeiten von Aufgaben, die dem GPC 350 zugeordnet sind. In einer Ausführungsform kann der Pipeline-Manager 410 zumindest einen der einen oder mehreren DPCs 420 dazu konfigurieren, zumindest einen Teil einer Grafikrenderingpipeline zu implementieren. Beispielsweise kann ein DPC 420 dazu konfiguriert sein, ein Vertex-Shader-Programm auf dem programmierbaren Streaming-Multiprozessor (SM) 440 auszuführen. Der Pipeline-Manager 410 kann darüber hinaus dazu konfiguriert sein, von der Arbeitsverteilungseinheit 325 empfangene Pakete an die geeigneten logischen Einheiten innerhalb des GPCs 350 weiterzuleiten. Beispielsweise können einige Pakete an Hardwareeinheiten mit fester Funktion in der PROP 415 und/oder in der Raster-Engine 425 weitergeleitet werden, während andere Pakete an die DPC 420 zur Verarbeitung durch die Stammfunktions-Maschine bzw. Stammfunktions-Engine 435 oder den SM 440 weitergeleitet werden können. In einer Ausführungsform kann der Pipeline-Manager 410 zumindest einen oder mehrere der DPC 420 dazu konfigurieren, ein neuronales Netzwerkmodell und/oder eine Rechenpipeline zu implementieren.In one embodiment, the operational flow of the GPC 350 through the pipeline manager 410 controlled. The pipeline manager 410 manages the configuration of one or more DPC 420 to process tasks that the GPC 350 assigned. In one embodiment, the pipeline manager 410 at least one of the one or more DPCs 420 to configure to implement at least part of a graphics rendering pipeline. For example, a DPC 420 configured to run a vertex shader program on the programmable streaming multiprocessor ( SM ) 440 perform. The pipeline manager 410 can also be configured by the work distribution unit 325 received packets to the appropriate logical units within the GPC 350 forward. For example, some packages of fixed function hardware units in the PROP 415 and / or in the raster engine 425 are forwarded while other packets are sent to the DPC 420 for processing by the master function machine or master function engine 435 or that SM 440 can be forwarded. In one embodiment, the pipeline manager 410 at least one or more of the DPC 420 to configure to implement a neural network model and / or a computation pipeline.
Die PROP-Einheit 415 ist dazu konfiguriert, von der Raster-Engine 425 und den DPCs 420 erzeugte Daten an eine Rasteroperationseinheit bzw. Raster Operations (ROP)-Einheit die in Verbindung mit 4B näher beschrieben wird, weiterzuleiten. Die PROP-Einheit 415 kann darüber hinaus dazu konfiguriert sein, Optimierungen zur Farbmischung durchzuführen, Pixeldaten zu organisieren, Adressübersetzungen durchzuführen und dergleichen.The PROP unit 415 is configured by the raster engine 425 and the DPCs 420 generated data to a raster operation unit or raster operations (ROP) unit in connection with 4B is described in more detail. The PROP unit 415 can also be configured to perform color mixing optimizations, organize pixel data, perform address translations, and the like.
Die Raster-Engine 425 beinhaltet eine Reihe von Hardwareeinheiten mit fester Funktion, die dazu konfiguriert sind, verschiedene Rasteroperationen durchzuführen. In einer Ausführungsform beinhaltet die Raster-Engine 425 eine Setup-Engine, eine Grobraster-Engine, eine Entnahme-Engine, eine Clipping-Engine, eine Feinraster-Engine und eine Kachelvereinigungs- bzw. Kachel-Koaleszenz-Engine. Die Setup-Engine empfängt transformierte Eckpunkte bzw. Vertices und erzeugt Ebenengleichungen, die der durch die Vertices definierten geometrischen Stammfunktion zugeordnet sind. Die Ebenengleichungen werden an die Grobraster-Engine übertragen, um Abdeckungsinformationen (z.B. eine x, y-Abdeckungsmaske für eine Kachel) für die Stammfunktion zu erzeugen. Die Ausgabe der Grobraster-Engine wird an die Entnahme-Engine übertragen, an der der Stammfunktion zugeordnete Fragmente, die einen z-Test nicht bestehen, entnommen bzw. aussortiert werden, und an eine Clipping-Engine übertragen, an der Fragmente, die außerhalb eines Betrachtungskegels liegen, abgeschnitten werden. Die Fragmente, die das Abschneiden und das Aussortieren überleben, können an die Feinraster-Engine übergeben werden, um Attribute für die Pixelfragmente auf der Grundlage der von der Setup-Engine erzeugten Ebenengleichungen zu erzeugen. Die Ausgabe der Raster-Engine 425 umfasst Fragmente, die beispielsweise von einem in einem DPC 420 implementierten Fragment-Shader zu verarbeiten sind. The raster engine 425 includes a set of fixed-function hardware units that are configured to perform various raster operations. In one embodiment, the raster engine includes 425 a setup engine, a coarse screen engine, a removal engine, a clipping engine, a fine screen engine and a tile merging or tile coalescence engine. The setup engine receives transformed vertices and vertices and generates plane equations that are assigned to the geometric master function defined by the vertices. The level equations are transferred to the coarse grid engine in order to generate coverage information (for example an x, y coverage mask for a tile) for the master function. The output of the coarse grid engine is transferred to the removal engine, at which fragments assigned to the parent function that do not pass a z test are removed or sorted out, and to a clipping engine, on which fragments that are outside of a Viewing cone, be cut off. The fragments that survive the clipping and sorting can be passed to the fine grid engine to generate attributes for the pixel fragments based on the level equations generated by the setup engine. The output of the raster engine 425 includes fragments, for example, of one in one DPC 420 implemented fragment shaders are to be processed.
Jeder in dem GPC 350 enthaltene DPC 420 beinhaltet einen M-Pipe-Controller (MPC) 430, eine Stammfunktions-Engine 435 und einen oder mehrere SMs 440. Der MPC 430 steuert den Betriebsablauf des DPC 420 und routet die von dem Pipeline-Manager 410 empfangenen Pakete an die geeigneten Einheiten in dem DPC 420. Beispielsweise können Pakete, die einem Vertex zugeordnet sind, an die Stammfunktions-Engine 435 geroutet werden, die dazu konfiguriert ist, dem Vertex zugeordnete Vertexattribute aus dem Speicher 304 zu holen. Demgegenüber können Pakete, die einem Shader-Programm zugeordnet sind, an den SM 440 übertragen werden.Everyone in that GPC 350 contained DPC 420 includes an M-Pipe controller ( MPC ) 430 , a core function engine 435 and one or more SMs 440 , The MPC 430 controls the operation of the DPC 420 and routes that from the pipeline manager 410 received packets to the appropriate units in the DPC 420 , For example, packages associated with a vertex can be sent to the root function engine 435 are routed, which is configured to assign the vertex associated vertex attributes from the memory 304 pick up. In contrast, packets that are assigned to a shader program can be sent to the SM 440 be transmitted.
Der SM 440 umfasst einen programmierbaren Streaming-Prozessor, der dazu konfiguriert ist, Aufgaben zu verarbeiten, die durch eine Reihe von Threads repräsentiert werden. Jeder SM 440 ist multi-threaded und dazu konfiguriert, eine Vielzahl von Threads (z.B. 32 Threads) aus einer bestimmten Gruppe von Threads gleichzeitig auszuführen. In einer Ausführungsform implementiert der SM 440 eine SIMD (Single-Instruction, Multiple-Data)-Architektur, bei der jeder Thread in einer Gruppe von Threads (d.h. einem Warp) dazu konfiguriert ist, einen anderen Datensatz auf der Grundlage desselben Befehlssatzes zu verarbeiten. Alle Threads in der Gruppe von Threads führen dieselben Anweisungen aus. In einer anderen Ausführungsform implementiert der SM 440 eine SIMT (Single-Instruction, Multiple Thread)-Architektur, bei der jeder Thread in einer Gruppe von Threads dazu konfiguriert ist, einen anderen Datensatz auf der Grundlage desselben Befehlssatzes zu verarbeiten, wobei jedoch einzelne Threads in der Gruppe von Threads während der Ausführung divergieren dürfen. In einer Ausführungsform werden für jeden Warp ein Programmzähler, ein Aufrufstapel und ein Ausführungszustand beibehalten, wodurch die Gleichzeitigkeit zwischen Warps und eine serielle Ausführung innerhalb von Warps ermöglicht wird, wenn Threads innerhalb des Warps divergieren. In einer anderen Ausführungsform werden für jeden einzelnen Thread ein Programmzähler, ein Aufrufstapel und ein Ausführungszustand beibehalten, wodurch eine gleiche Gleichzeitigkeit zwischen allen Threads, innerhalb und zwischen Warps, ermöglicht wird. Wenn der Ausführungszustand für jeden einzelnen Thread beibehalten wird, können Threads, die dieselben Anweisungen ausführen, konvergiert und parallel ausgeführt werden, um eine maximale Effizienz zu erreichen. Der SM 440 wird nachstehend in Verbindung mit 5A näher beschrieben.The SM 440 includes a programmable streaming processor that is configured to process tasks represented by a series of threads. Everyone SM 440 is multi-threaded and configured to handle a variety of threads (e.g. 32 Threads) from a certain group of threads simultaneously. In one embodiment, the SM 440 a SIMD (Single-instruction, multiple-data) architecture, in which each thread in a group of threads (ie, a warp) is configured to process a different record based on the same instruction set. All threads in the group of threads follow the same instructions. In another embodiment, the SM implements 440 a SIMT (Single Instruction, Multiple Thread) architecture in which each thread in a group of threads is configured to process a different record based on the same instruction set, but individual threads in the group of threads may diverge during execution. In one embodiment, a program counter, a call stack, and an execution state are maintained for each warp, thereby enabling concurrency between warps and serial execution within warps when threads diverge within the warps. In another embodiment, a program counter, a call stack and an execution state are maintained for each individual thread, which enables an equal simultaneity between all threads, within and between warps. If the execution state is maintained for each thread, threads that execute the same instructions can be converged and executed in parallel for maximum efficiency. The SM 440 will be used in conjunction with 5A described in more detail.
Die MMU 490 stellt eine Schnittstelle zwischen dem GPC 350 und der Speicherpartitionseinheit 380 bereit. Die MMU 490 kann eine Übersetzung von virtuellen Adressen in physikalische Adressen, einen Speicherschutz und eine Arbitrierung von Speicheranforderungen bereitstellen. In einer Ausführungsform stellt die MMU 490 einen oder mehrere Translation Lookaside Buffer (TLBs) bereit zum Durchführen einer Übersetzung von virtuellen Adressen in physikalische Adressen in dem Speicher 304.The MMU 490 provides an interface between the GPC 350 and the storage partition unit 380 ready. The MMU 490 can provide translation of virtual addresses to physical addresses, memory protection, and arbitration of memory requests. In one embodiment, the MMU 490 one or more translation lookaside buffers (TLBs) ready to perform a translation of virtual addresses into physical addresses in the memory 304 ,
4B veranschaulicht eine Speicherpartitionseinheit 380 der PPU 300 von 3 gemäß einer Ausführungsform. Wie in 4B dargestellt ist, beinhaltet die Speicherpartitionseinheit 380 eine Raster Operations (ROP)-Einheit 450, einen Level-2 (L2)-Cache 460 und eine Speicherschnittstelle 470. Die Speicherschnittstelle 470 ist mit dem Speicher 304 gekoppelt. Die Speicherschnittstelle 470 kann 32, 64, 128, 1024-Bit-Datenbusse oder dergleichen für eine Hochgeschwindigkeits-Datenübertragung implementieren. In einer Ausführungsform beinhaltet die PPU 300 U-Speicherschnittstellen 470, eine Speicherschnittstelle 470 pro Paar von Speicherpartitionseinheiten 380, wobei jedes Paar von Speicherpartitionseinheiten 380 mit einer entsprechenden Speichervorrichtung 304 verbunden ist. Beispielsweise kann die PPU 300 mit bis zu Y Speichervorrichtungen 304 verbunden sein, wie beispielsweise Speicherstapeln mit hoher Bandbreite oder synchronem dynamischen Grafik-Direktzugriffsspeicher mit doppelter Datenrate, Version 5, oder anderen Arten von persistenten Speichern. 4B illustrates a storage partition unit 380 the PPU 300 of 3 according to one embodiment. As in 4B is shown includes the storage partition unit 380 a raster operations ( ROP )-Unit 450 , a level 2 (L2) cache 460 and a memory interface 470 , The storage interface 470 is with memory 304 coupled. The storage interface 470 can 32 . 64 . 128 , 1024-bit data buses or the like for high-speed data transmission. In one embodiment, the PPU 300 U memory interfaces 470 , a storage interface 470 per pair of storage partition units 380 , where each pair of storage partition units 380 with an appropriate storage device 304 connected is. For example, the PPU 300 up to Y storage devices 304 connected, such as high bandwidth memory stacks or synchronous dynamic graphics random access memory with double data rate, version 5 , or other types of persistent storage.
In einer Ausführungsform implementiert die Speicherschnittstelle 470 eine HBM2-Speicherschnittstelle und entspricht Y der Hälfte von U. In einer Ausführungsform befinden sich die HBM2-Speicherstapel in demselben physikalischen Gehäuse wie die PPU 300, wodurch im Vergleich zu herkömmlichen GDDR5-SDRAM-Systemen erheblichen Strom- und Flächeneinsparungen bereitgestellt werden. In einer Ausführungsform beinhaltet jeder HBM2-Stapel vier Speicherchips und ist Y gleich 4, wobei der HBM2-Stapel zwei 128-Bit-Kanäle pro Chip für insgesamt 8 Kanäle und eine Datenbusbreite von 1024 Bit beinhaltet.In one embodiment, the memory interface implements 470 an HBM2 Memory interface and corresponds Y half of U , In one embodiment, the HBM2 memory stacks are in the same physical package as that PPU 300 , providing significant power and space savings compared to traditional GDDR5-SDRAM systems. In one embodiment, each HBM2 stack includes and is four memory chips Y equal to 4, with the HBM2 stack having two 128-bit channels per chip for a total 8th Channels and a data bus width of 1024 bits.
In einer Ausführungsform unterstützt der Speicher 304 Single-Error Correcting Double-Error Detecting (SECDED) Error Correction Code (ECC) zum Schutz der Daten. ECC bietet eine höhere Zuverlässigkeit für Rechenanwendungen, die gegenüber Datenkorruption empfindlich reagieren. Zuverlässigkeit ist besonders wichtig in großen Cluster-Rechenumgebungen, in denen PPUs 300 sehr große Datensätze verarbeiten und/oder Anwendungen über längere Zeitspannen hinweg betreiben.In one embodiment, the memory supports 304 Single-Error Correcting Double-Error Detecting ( SECDED ) Error Correction Code ( ECC ) to protect the data. ECC offers greater reliability for computing applications that are sensitive to data corruption. Reliability is particularly important in large cluster computing environments where PPUs are used 300 process very large data sets and / or operate applications over longer periods of time.
In einer Ausführungsform implementiert die PPU 300 eine mehrstufige Speicher-hierarchie. In einer Ausführungsform unterstützt die Speicherpartitionseinheit 380 einen vereinigten Speicher, um einen einzigen vereinigten virtuellen Adressraum für CPU- und PPU 300-Speicher bereitzustellen, der ein Teilen von Daten zwischen virtuellen Speichersystemen ermöglicht. In einer Ausführungsform wird die Häufigkeit von Zugriffen einer PPU 300 auf Speicher, der sich auf anderen Prozessoren befindet, nachverfolgt, um sicherzustellen, dass Speicherseiten in den physikalischen Speicher der PPU 300 verschoben werden, die häufiger auf die Seiten zugreift. In einer Ausführungsform unterstützt der NVLink 310 Adressübersetzungsdienste, die es der PPU 300 ermöglichen, direkt auf die Seitentabellen einer CPU zuzugreifen, und vollen Zugriff auf CPU-Speicher durch die PPU 300 bereitstellen.In one embodiment, the PPU 300 a multi-level storage hierarchy. In one embodiment, the storage partition unit supports 380 unified memory to provide a single unified virtual address space for CPU and PPU 300 memory that allows data to be shared between virtual memory systems. In one embodiment, the frequency of accesses becomes one PPU 300 on memory located on other processors to ensure that memory pages are in the physical memory of the PPU 300 that access the pages more often. In one embodiment, the NVLink supports 310 Address translation services that the PPU 300 allow directly to the side tables one CPU access, and full access to CPU memory through the PPU 300 provide.
In einer Ausführungsform übertragen Kopier-Engines Daten zwischen mehreren PPUs 300 oder zwischen PPUs 300 und CPUs. Die Kopier-Engines können Seitenfehler für Adressen, die nicht in den Seitentabellen abgebildet sind, erzeugen. Die Speicherpartitionseinheit 380 kann dann die Seitenfehler beheben, wobei sie die Adressen in die Seitentabelle abbildet, woraufhin die Kopier-Engine die Übertragung durchführen kann. In einem herkömmlichen System ist der Speicher für mehrfache Kopier-Engine-Operationen zwischen mehreren Prozessoren verankert (d.h. nicht auslagerbar), welches den verfügbaren Speicher erheblich reduziert. Mit Hardware-Seitenfehlerverwerfung können Adressen an die Kopier-Engines weitergegeben werden, ohne besorgt sein zu müssen, ob die Speicherseiten resident sind, und ist der Kopierprozess transparent.In one embodiment, copy engines transfer data between multiple PPUs 300 or between PPUs 300 and CPUs. The copy engines can generate page faults for addresses that are not shown in the page tables. The storage partition unit 380 can then fix the page errors, mapping the addresses into the page table, whereupon the copy engine can perform the transfer. In a conventional system, the memory for multiple copy engine operations is anchored (ie, cannot be swapped) between multiple processors, which significantly reduces the available memory. With hardware page fault rejection, addresses can be passed to the copy engines without worrying about whether the memory pages are resident and the copying process is transparent.
Daten aus dem Speicher 304 oder anderem Systemspeicher können von der Speicherpartitionseinheit 380 abgerufen und in dem L2-Cache 460 gespeichert werden, welcher sich auf dem Chip befindet und von den verschiedenen GPCs 350 gemeinsam genutzt wird. Wie gezeigt ist, beinhaltet jede Speicherpartitionseinheit 380 einen Teil des L2-Cache 460, der einer entsprechenden Speichervorrichtung 304 zugeordnet ist. Untergeordnete Caches können dann in verschiedenen Einheiten innerhalb der GPCs 350 implementiert sein. So kann beispielsweise jeder der SMs 440 einen Level One (L1)-Cache implementieren. Der L1-Cache ist ein privater Speicher, der für einen bestimmten SM 440 dediziert ist. Daten aus dem L2-Cache 460 können abgerufen und in jedem der L1-Caches zur Verarbeitung in den Funktionseinheiten des SMs 440 gespeichert werden. Der L2-Cache 460 ist mit der Speicherschnittstelle 470 und der XBar 370 gekoppelt.Data from memory 304 or other system memory can be from the storage partition unit 380 retrieved and in the L2 cache 460 stored, which is on the chip and from the various GPCs 350 is shared. As shown, each storage partition unit includes 380 part of the L2 cache 460 that of a corresponding storage device 304 assigned. Subordinate caches can then be in different units within the GPCs 350 be implemented. For example, each of the SMs 440 implement a level one (L1) cache. The L1 cache is private storage that is specific to a particular SM 440 is dedicated. Data from the L2 cache 460 can be accessed and in each of the L1 caches for processing in the functional units of the SM 440 get saved. The L2 cache 460 is with the storage interface 470 and the XBar 370 coupled.
Die ROP-Einheit 450 führt Grafikrasteroperationen mit Bezug zu Pixelfarben durch, wie z.B. eine Farbkompression, ein Pixelblending und dergleichen. Die ROP-Einheit 450 implementiert darüber hinaus Tiefenprüfungen in Verbindung mit der Raster-Engine 425, wobei sie eine Tiefe für einen Probenort empfängt, der einem Pixelfragment aus der Entnahme-Engine der Raster-Engine 425 zugeordnet ist. Die Tiefe wird gegen eine entsprechende Tiefe in einem Tiefenpuffer für einen dem Fragment zugeordneten Probenort getestet. Wenn das Fragment den Tiefentest für den Probenort besteht, aktualisiert die ROP-Einheit 450 den Tiefenpuffer und überträgt ein Ergebnis des Tiefentests an die Raster-Engine 425. Es versteht sich, dass die Anzahl von Speicherpartitionseinheiten 380 von der Anzahl der GPCs 350 verschieden sein kann und daher jede ROP-Einheit 450 mit jedem der GPCs 350 gekoppelt sein kann. Die ROP-Einheit 450 verfolgt die von den verschiedenen GPCs 350 empfangenen Pakete nach und ermittelt den GPC 350, zu dem ein von der ROP-Einheit 450 erzeugtes Ergebnis über die Xbar 370 geroutet wird. Obwohl die ROP-Einheit 450 in 4B innerhalb der Speicherpartitionseinheit 380 enthalten ist, kann in einer anderen Ausführungsform die ROP-Einheit 450 außerhalb der Speicherpartitionseinheit 380 sein. Beispielsweise kann sich die ROP-Einheit 450 in dem GPC 350 oder in einer anderen Einheit befinden.The ROP unit 450 performs graphic raster operations related to pixel colors, such as color compression, pixel blending, and the like. The ROP unit 450 also implements depth checks in conjunction with the raster engine 425 , receiving a depth for a sample location that corresponds to a pixel fragment from the extraction engine of the raster engine 425 assigned. The depth is tested against a corresponding depth in a depth buffer for a sample location assigned to the fragment. If the fragment passes the depth test for the sample location, the ROP updates 450 the depth buffer and transmits a result of the depth test to the raster engine 425 , It is understood that the number of storage partition units 380 on the number of GPCs 350 can be different and therefore each ROP unit 450 with each of the GPCs 350 can be coupled. The ROP unit 450 keeps track of those from the various GPCs 350 received packets and determines the GPC 350 to which one from the ROP unit 450 generated result over the Xbar 370 is routed. Although the ROP unit 450 in 4B within the storage partition unit 380 in another embodiment, the ROP unit 450 outside the storage partition unit 380 his. For example, the ROP unit 450 by doing GPC 350 or in another unit.
5A veranschaulicht den Streaming-Multiprozessor 440 von 4A gemäß einer Ausführungsform. Wie in 5A gezeigt ist, beinhaltet der SM 440 einen Anweisungs-Cache 505, eine oder mehrere Scheduler-Einheiten 510, eine Registerdatei 520, einen oder mehrere Verarbeitungskerne 550, eine oder mehrere Spezialfunktionseinheiten (SFUs) 552, eine oder mehrere Lade-/Speicher-Einheiten (LSUs) 554, ein Zwischenverbindungsnetzwerk 580 und einen gemeinsam genutzten Speicher bzw. Shared Memory/L1 -Cache 570. 5A illustrates the streaming multiprocessor 440 of 4A according to one embodiment. As in 5A shown includes the SM 440 an instruction cache 505 , one or more scheduler units 510 , a register file 520 , one or more processing cores 550 , one or more special function units (SFUs) 552 , one or more load / store units (LSUs) 554 , an interconnection network 580 and a shared memory or shared cache 570 ,
Wie vorstehend beschrieben wurde, versendet die Arbeitsverteilungseinheit 325 Aufgaben zur Ausführung auf den GPCs 350 der PPU 300. Die Aufgaben sind einem bestimmten DPC 420 innerhalb eines GPCs 350 zugeordnet, und, wenn die Aufgabe einem Shader-Programm zugeordnet ist, kann die Aufgabe einem SM 440 zugeordnet sein. Die Scheduler-Einheit 510 empfängt die Aufgaben von der Arbeitsverteilungseinheit 325 und verwaltet die Anweisungsplanung für einen oder mehrere der dem SM 440 zugeordneten Thread-Blöcke. Die Scheduler-Einheit 510 plant Thread-Blöcke zur Ausführung als Warps paralleler Threads, wobei jedem Thread-Block zumindest ein Warp zugeordnet ist. In einer Ausführungsform führt jeder Warp 32 Threads aus. Die Scheduler-Einheit 510 kann eine Vielzahl verschiedener Thread-Blöcke verwalten, wobei sie die Warps den verschiedenen Thread-Blöcken zuordnet und dann während jedes Taktzyklus Anweisungen von der Vielzahl von verschiedenen kooperativen Gruppen an die verschiedenen Funktionseinheiten (d.h. Kerne 550, SFUs 552 und LSUs 554) sendet. As described above, the work distribution unit dispatches 325 Tasks for execution on the GPCs 350 the PPU 300 , The tasks are specific DPC 420 within a GPC 350 assigned, and if the task is assigned to a shader program, the task can be assigned to a SM 440 be assigned. The scheduler unit 510 receives the tasks from the work distribution unit 325 and manages instruction planning for one or more of the SM 440 associated thread blocks. The scheduler unit 510 plans thread blocks for execution as warps of parallel threads, with at least one warp assigned to each thread block. In one embodiment, each warp 32 Threads out. The scheduler unit 510 can manage a variety of different thread blocks, assigning the warps to the different thread blocks and then issuing instructions from the plurality of different cooperative groups to the different functional units (ie cores) during each clock cycle 550 , SFUs 552 and LSUs 554 ) sends.
Cooperative Groups bzw. kooperative Gruppen ist ein Programmiermodell zum Organisieren von Gruppen kommunizierender Threads, das es Entwicklern ermöglicht, die Granularität auszudrücken, mit welcher Threads kommunizieren, wodurch der Ausdruck reichhaltigerer, effizienterer paralleler Zerlegungen ermöglicht wird. Kooperative Start-APIs unterstützen die Synchronisation zwischen Thread-Blöcken zur Ausführung paralleler Algorithmen. Herkömmliche Programmiermodelle stellen ein einziges, einfaches Konstrukt zur Synchronisation kooperierender Threads bereit: eine Barriere über alle Threads eines Thread-Blocks (d.h. die Funktion syncthreads()). Programmierer möchten jedoch oftmals Gruppen von Threads definieren, die kleiner als die Granularität von Threads sind, und innerhalb der definierten Gruppen synchronisieren, um mehr Leistung, Designflexibilität und Wiederverwendbarkeit von Software in Form von gemeinsamen gruppenweiten Funktionsschnittstellen zu ermöglichen.Cooperative groups is a programming model for organizing groups of communicating threads that allows developers to express the granularity with which threads communicate, enabling the expression of richer, more efficient parallel decompositions. Cooperative start APIs support synchronization between thread blocks to execute parallel algorithms. Conventional programming models provide a single, simple construct for synchronizing cooperating threads: a barrier across all threads of a thread block (i.e. the function syncthreads ()). However, programmers often want to define groups of threads that are smaller than the granularity of threads and synchronize within the defined groups to enable more performance, design flexibility and reusability of software in the form of common group-wide functional interfaces.
Cooperative Groups ermöglicht es Programmierern, Gruppen von Threads explizit bei Subblock (d.h. so klein wie ein einzelner Thread)- und Multiblock-Granularitäten zu definieren und kollektive Operationen wie beispielsweise die Synchronisation auf den Threads in einer kooperativen Gruppe durchzuführen. Das Programmiermodell unterstützt eine saubere Zusammensetzung über Softwaregrenzen hinweg, so dass Bibliotheken und Utility-Funktionen in ihrem lokalen Kontext sicher synchronisieren können, ohne Annahmen über Konvergenz treffen zu müssen. Stammfunktionen kooperativer Gruppen ermöglichen neue Muster kooperativer Parallelität, einschließlich von Erzeuger-Verbraucher-Parallelität, opportunistischer Parallelität und globaler Synchronisation über ein ganzes Netz von Thread-Blöcken hinweg.Cooperative groups allow programmers to explicitly define groups of threads at subblock (i.e. as small as a single thread) and multiblock granularities and to perform collective operations such as synchronization on the threads in a cooperative group. The programming model supports a clean composition across software boundaries, so that libraries and utility functions can synchronize safely in their local context without having to make assumptions about convergence. Core functions of cooperative groups enable new patterns of cooperative parallelism, including producer-consumer parallelism, opportunistic parallelism and global synchronization across an entire network of thread blocks.
Eine Sendeeinheit 515 ist dazu konfiguriert, Anweisungen an eine oder mehrere der Funktionseinheiten zu senden. In der Ausführungsform beinhaltet die Scheduler-Einheit 510 zwei Sendeeinheiten 515, die es ermöglichen, während jedes Taktzyklus zwei verschiedene Anweisungen desselben Warps zu versenden. In alternativen Ausführungsformen kann jede Scheduler-Einheit 510 eine einzelne Sendeeinheit 515 oder zusätzliche Sendeeinheiten 515 beinhalten.A sending unit 515 is configured to send instructions to one or more of the functional units. In the embodiment, the scheduler unit includes 510 two transmission units 515 that allow two different instructions of the same warp to be sent during each clock cycle. In alternative embodiments, each scheduler unit can 510 a single transmission unit 515 or additional transmission units 515 include.
Jeder SM 440 beinhaltet eine Registerdatei 520, die einen Satz von Registern für die Funktionseinheiten des SMs 440 bereitstellt. In einer Ausführungsform ist die Registerdatei 520 zwischen jeder der Funktionseinheiten aufgeteilt, so dass jeder Funktionseinheit ein dedizierter Teil der Registerdatei 520 zugeordnet ist. In einer anderen Ausführungsform ist die Registerdatei 520 zwischen den verschiedenen Warps aufgeteilt, die von dem SM 440 ausgeführt werden. Die Registerdatei 520 stellt einen Zwischenspeicher für Operanden, die mit den Datenpfaden der Funktionseinheiten verbunden sind, bereit.Every SM 440 contains a register file 520 which is a set of registers for the functional units of the SM 440 provides. In one embodiment, the register file is 520 split between each of the functional units so that each functional unit has a dedicated part of the register file 520 assigned. In another embodiment, the register file is 520 divided between the different warps by that SM 440 be carried out. The register file 520 provides a buffer for operands that are connected to the data paths of the functional units.
Jeder SM 440 umfasst L Verarbeitungskerne 550. In einer Ausführungsform beinhaltet der SM 440 eine große Anzahl (z.B. 128, usw.) verschiedener Verarbeitungskerne 550. Jeder Kern 550 kann eine vollpipelinierte, einfachgenaue, doppelgenaue und/oder gemischtgenaue Verarbeitungseinheit beinhalten, die eine Gleitkomma-Rechenlogikeinheit und eine Ganzzahl-Rechenlogikeinheit beinhaltet. In einer Ausführungsform implementieren die Gleitkomma-Rechenlogikeinheiten den Standard IEEE 754-2008 für Gleitkommaarithmetik. In einem Ausführungs-beispiel beinhalten die Kerne 550 64 einfachgenaue (32-Bit) Gleitkomma-Kerne, 64 Ganzzahlkerne, 32 doppelgenaue (64-Bit) Gleitkommakerne und 8 Tensorkerne.Every SM 440 includes L processing cores 550 , In one embodiment, the SM includes 440 a large number (e.g. 128 , etc.) of different processing cores 550 , Every core 550 may include a fully pipelined, single-precision, double-precision, and / or mixed-precision processing unit that includes a floating point arithmetic logic unit and an integer arithmetic logic unit. In one embodiment, the floating point arithmetic logic units implement the IEEE 754-2008 standard for floating point arithmetic. In one embodiment, the cores include 550 64 single-precision (32-bit) floating point cores, 64 Integer cores, 32 double-precision (64-bit) floating point cores and 8th Tensorkerne.
Tensorkerne sind dazu konfiguriert, Matrixoperationen durchzuführen, und in einer Ausführungsform sind ein oder mehrere Tensorkerne in den Kernen 550 enthalten. Insbesondere sind die Tensorkerne dazu konfiguriert, tief lernende Matrixarithmetik durchzuführen, wie z.B. Faltungsoperationen für das Training und die Inferenzierung neuronaler Netzwerke. In einer Ausführungsform arbeitet jeder Tensorkern auf einer 4x4-Matrix und führt eine Matrixmultiplikation- und Akkumulationsoperation D=A×B+C durch, worin A, B, C und D 4x4-Matrizen sind.Tensor cores are configured to perform matrix operations, and in one embodiment, one or more tensor cores are in the cores 550 contain. In particular, the tensor cores are configured to perform deep learning matrix arithmetic, such as folding operations for training and inferencing neural networks. In one embodiment, each tensor core operates on a 4x4 matrix and performs a matrix multiplication and accumulation operation D = A × B + C, in which A . B . C and D 4x4 matrices are.
In einer Ausführungsform sind die Matrixmultiplikationseingänge A und B 16-Bit Fließkomma-Matrizen, während die Akkumulationsmatrizen C und D 16-Bit Fließkomma- oder 32-Bit Fließkomma-Matrizen sein können. Tensorkerne arbeiten mit 16-Bit Gleitkomma-Eingangsdaten mit 32-Bit Gleitkommaakkumulation. Die 16-Bit-Fließkomma-Multiplikation erfordert 64 Operationen und resultiert in einem hochpräzisen Produkt, das dann unter Verwendung der 32-Bit-Fließkommaaddition mit den anderen Zwischenprodukten für eine 4x4x4-Matrix-Multiplikation akkumuliert wird. In der Praxis werden Tensorkerne verwendet, um viel größere zweidimensionale oder höher dimensionale Matrixoperationen durchzuführen, die sich aus diesen kleineren Elementen zusammensetzen. Eine API, wie beispielsweise die CUDA 9 C++ API, stellt spezielle Matrixlasten, Matrixmultiplikationen und -akkumulationen sowie Matrixspeicheroperationen zur Verfügung, um Tensorkerne aus einem CUDA C++-Programm heraus effizient zu nutzen. Auf der CUDA-Ebene geht das Warp-Level-Interface von Matrizen der Größe 16x16 aus, die alle 32 Threads des Warps umspannen.In one embodiment, the matrix multiplication inputs are A and B 16-bit floating point matrices, while the accumulation matrices C and D 16-bit floating point or 32-bit floating point matrices. Tensor cores work with 16- Bit floating point input data with 32 bit floating point accumulation. 16-bit floating point multiplication requires 64 Operations and results in a high-precision product that is then accumulated using the 32-bit floating point addition with the other intermediates for 4x4x4 matrix multiplication. In practice, tensor cores are used to perform much larger two-dimensional or higher-dimensional matrix operations composed of these smaller elements. A API such as the CUDA 9 C ++ API, provides special matrix loads, matrix multiplications and accumulations as well as matrix storage operations to efficiently use tensor cores from a CUDA C ++ program. At the CUDA level, the warp-level interface assumes matrices of size 16x16, all of them 32 Span threads of the warp.
Jeder SM 440 umfasst auch M SFUs 552, die spezielle Funktionen (z.B. Attributbewertung, reziproke Quadratwurzel und dergleichen) durchführen. In einer Ausführungsform können die SFUs 552 eine Baumdurchlaufeinheit beinhalten, die dazu konfiguriert ist, eine hierarchische Baumdatenstruktur zu durchlaufen. In einer Ausführungsform können die SFUs 552 eine Textureinheit beinhalten, die dazu konfiguriert ist, Texturkartenfilteroperationen durchzuführen. In einer Ausführungsform sind die Textureinheiten dazu konfiguriert, Texturkarten (z.B. ein 2D-Array von Texeln) aus dem Speicher 304 zu laden und die Texturkarten abzutasten, um abgetastete Texturwerte zur Verwendung in Shader-Programmen zu erzeugen, die von dem SM 440 ausgeführt werden. In einer Ausführungsform werden die Texturkarten in dem gemeinsam genutzten Speicher/L1-Cache 470 gespeichert. Die Textureinheiten implementieren Texturoperationen wie z.B. Filteroperationen mit Hilfe von Mip-Maps (d.h. Texturkarten mit variierendem Detaillierungsgrad). In einer Ausführungsform beinhaltet jeder SM 340 zwei Textureinheiten.Every SM 440 also includes M SFUs 552 that perform special functions (e.g. attribute evaluation, reciprocal square root and the like). In one embodiment, the SFUs 552 include a tree traversal unit configured to traverse a hierarchical tree data structure. In one embodiment, the SFUs 552 include a texture unit configured to perform texture map filtering operations. In one embodiment, the texture units are configured to store texture maps (eg, a 2D array of texels) from memory 304 to load and sample the texture maps to generate sampled texture values for use in shader programs by the SM 440 be carried out. In one embodiment, the texture maps are in shared memory / L1 cache 470 saved. The texture units implement texture operations such as filtering operations using mip maps (ie texture maps with varying levels of detail). In one embodiment, each includes SM 340 two texture units.
Jeder SM 440 umfasst darüber hinaus N LSUs 554, die Lade- und Speicheroperationen zwischen dem gemeinsam genutzten Speicher/L1-Cache 570 und der Registerdatei 520 implementieren. Jeder SM 440 beinhaltet ein Zwischenverbindungsnetzwerk 580, das jede der Funktionseinheiten mit der Registerdatei 520 und die LSU 554 mit der Registerdatei 520 und dem gemeinsam genutzten Speicher/L1 Cache 570 verbindet. In einer Ausführungsform ist das Zwischenverbindungsnetzwerk 580 eine Kreuz- bzw. Querschiene (Crossbar), die dazu konfiguriert sein kann, eine beliebige der Funktions-einheiten mit einem beliebigen der Register in der Registerdatei 520 zu verbinden und die LSUs 554 mit der Registerdatei und Speicherplätzen in dem gemeinsam genutzten Speicher/L1-Cache 570 zu verbinden.Every SM 440 also includes N LSUs 554 , the load and store operations between the shared memory / L1 cache 570 and the register file 520 to implement. Every SM 440 includes an interconnect network 580 that each of the functional units with the register file 520 and the LSU 554 with the register file 520 and the shared memory / L1 cache 570 combines. In one embodiment, the interconnect network is 580 a crossbar, which can be configured to use any of the functional units with any of the registers in the register file 520 to connect and the LSUs 554 with the register file and memory locations in the shared memory / L1 cache 570 connect to.
Der gemeinsam genutzte Speicher/L1 Cache 570 ist eine Anordnung von Speichern auf dem Chip bzw. eines On-Chip-Speichers, das bzw. der eine Datenspeicherung und Kommunikation zwischen dem SM 440 und der Stammfunktions-Engine 435 sowie zwischen Threads in dem SM 440 ermöglicht. In einer Ausführungsform umfasst der gemeinsam genutzte Speicher/L1-Cache 570 128KB Speicherkapazität und liegt in dem Pfad von dem SM 440 zu der Speicherpartitionseinheit 380. Der gemeinsam genutzte Speicher/L1-Cache 570 kann dazu verwendet werden, Lesevorgänge und Schreibvorgänge zwischenzuspeichern. Einer oder mehrere des gemeinsam genutzten Speichers/L1-Cache 570, des L2-Cache 460 und des Speichers 304 sind Backup-Speicher.The shared memory / L1 cache 570 is an arrangement of memories on the chip or an on-chip memory, which or a data storage and communication between the SM 440 and the root function engine 435 as well as between threads in the SM 440 allows. In one embodiment, the shared memory includes / L1 cache 570 128KB storage capacity and is in the path of the SM 440 to the storage partition unit 380 , The shared memory / L1 cache 570 can be used to cache reads and writes. One or more of the shared memory / L1 cache 570 , the L2 cache 460 and memory 304 are backup storage.
Ein Kombinieren von Daten-Cache- und Shared Memory-Funktionalität zu einem einzigen Speicherblock stellt die beste Gesamtleistung für beide Arten von Speicherzugriffen bereit. Die Kapazität ist als ein Zwischenspeicher bzw. Cache für Programme nutzbar, die keinen gemeinsam genutzten Speicher verwenden. Wenn beispielsweise ein gemeinsam genutzter Speicher so konfiguriert ist, dass er die Hälfte der Kapazität verwendet, können Textur- und Lade-/Speicher-Operationen die verbleibende Kapazität nutzen. Die Integration innerhalb des gemeinsam genutzten Speichers/L1-Caches 570 ermöglicht es dem gemeinsam genutzten Speicher/L1 -Cache 570, als eine Hochdurchsatzleitung zum Streamen von Daten zu arbeiten und gleichzeitig einen Zugriff auf häufig wiederverwendete Daten mit hoher Bandbreite und geringer Latenz zu ermöglichen.Combining data cache and shared memory functionality into a single block of memory provides the best overall performance for both types of memory accesses. The capacity can be used as a cache for programs that do not use shared memory. For example, if shared memory is configured to use half the capacity, texture and load / store operations can use the remaining capacity. Integration within the shared memory / L1 cache 570 enables shared memory / L1 cache 570 to act as a high throughput line for streaming data while providing access to frequently reused data with high bandwidth and low latency.
Bei einer Konfiguration für universelle parallele Berechnungen kann eine im Vergleich mit Grafikverarbeitung einfachere Konfiguration verwendet werden. Insbesondere werden die in 3 gezeigten Grafikverarbeitungseinheiten mit fester Funktion umgangen, wodurch ein wesentlich einfacheres Programmiermodell entsteht. In der Konfiguration für universelle parallele Berechnung weist die Arbeitsverteilungseinheit 325 Thread-Blöcke direkt den DPCs 420 zu und verteilt sie. Die Threads in einem Block führen dasselbe Programm aus, wobei eine eindeutige Thread-ID in der Berechnung verwendet wird, um sicherzustellen, dass jeder Thread eindeutige Ergebnisse erzeugt, und wobei der SM 440 verwendet wird, um das Programm auszuführen und Berechnungen durchzuführen, der gemeinsam genutzte Speicher/L1-Cache 570 verwendet wird, um zwischen Threads zu kommunizieren, und die LSU 554 verwendet wird, um den globalen Speicher über den gemeinsam genutzten Speicher/L1-Cache 570 und die Speicherpartitionseinheit 380 zu lesen und zu beschreiben. Bei der Konfiguration für universelle parallele Berechnungen kann der SM 440 ebenfalls Befehle schreiben, die die Scheduler-Einheit 320 dazu verwenden kann, neue Arbeit an den DPCs 420 zu starten.A configuration that is simpler compared to graphics processing can be used in a configuration for universal parallel calculations. In particular, the in 3 bypassed shown graphics processing units with a fixed function, which creates a much simpler programming model. In the configuration for universal parallel calculation, the work distribution unit points 325 Thread blocks directly to the DPCs 420 to and distribute them. The threads in a block run the same program, using a unique thread ID in the calculation to ensure that each thread produces unique results, and where the SM 440 is used to run the program and perform calculations, the shared memory / L1 cache 570 is used to communicate between threads, and the LSU 554 is used to cache global memory via shared memory / L1 570 and the storage partition unit 380 to read and describe. When configuring for universal parallel calculations, the SM 440 also write commands that the scheduler unit 320 can use new work on the DPCs 420 to start.
Die PPU 300 kann in einem Desktop-Computer, einem Laptop-Computer, einem Tablet-Computer, Servern, Supercomputern, einem Smartphone (z.B. einem drahtlosen, tragbaren Gerät), einem Personal Digital Assistant (PDA), einer Digitalkamera, einem Fahrzeug, einem Kopfbildschirm, einer tragbaren elektronischen Vorrichtung und dergleichen integriert sein. In einer Ausführungsform ist die PPU 300 auf einem einzelnen Halbleitersubstrat ausgeführt. In einer anderen Ausführungsform ist die PPU 300 zusammen mit einer oder mehreren anderen Vorrichtungen, wie beispielsweise zusätzlichen PPUs 300, dem Speicher 304, einer CPU mit reduziertem Befehlssatz (RISC), einer Speicherverwaltungseinheit (MMU), einem Digital-AnalogWandler (DAC) und dergleichen, in einem System auf einem Chip (SoC) enthalten. The PPU 300 can be used in a desktop computer, a laptop computer, a tablet computer, servers, supercomputers, a smartphone (e.g. a wireless, portable device), a personal digital assistant ( PDA ), a digital camera, a vehicle, a head display, a portable electronic device, and the like. In one embodiment, the PPU 300 performed on a single semiconductor substrate. In another embodiment, the PPU 300 along with one or more other devices, such as additional PPUs 300 , the store 304 , one CPU with reduced instruction set ( RISC ), a storage management unit ( MMU ), a digital-to-analog converter ( DAC ) and the like, contained in a system on a chip (SoC).
In einer Ausführungsform kann die PPU 300 auf einer Grafikkarte enthalten sein, die eine oder mehrere Speichervorrichtungen 304 beinhaltet. Die Grafikkarte kann so konfiguriert sein, dass sie mit einem PCIe-Steckplatz auf einem Motherboard eines Desktop-Computers verbunden ist. In einer nochmals anderen Ausführungsform kann die PPU 300 eine integrierte Grafikverarbeitungseinheit (iGPU) oder ein paralleler Prozessor sein, der in dem Chipsatz des Motherboards enthalten ist.In one embodiment, the PPU 300 be included on a graphics card that has one or more memory devices 304 includes. The graphics card can be configured to connect to a PCIe slot on a motherboard of a desktop computer. In yet another embodiment, the PPU 300 an integrated graphics processing unit (iGPU) or a parallel processor, which is contained in the chipset of the motherboard.
Beispielhaftes RechensystemExemplary computing system
Systeme mit mehreren GPUs und CPUs werden in einer Vielzahl von Branchen eingesetzt, da Entwickler mehr Parallelität in Anwendungen wie künstlicher Intelligenz bereitstellen und nutzen. Leistungsstarke GPU-beschleunigte Systeme mit zehn bis vielen tausend Rechenknoten werden in Rechenzentren, Forschungseinrichtungen und Supercomputern eingesetzt, um immer größere Probleme zu lösen. Mit steigender Anzahl von Verarbeitungseinrichtungen innerhalb der Hochleistungssysteme müssen die Kommunikations- und Datenübertragungsmechanismen skalieren, um die größere Bandbreite zu unterstützen.Systems with multiple GPUs and CPUs are used in a variety of industries as developers provide and use more parallelism in applications such as artificial intelligence. Powerful GPU-accelerated systems with ten to many thousand computing nodes are used in data centers, research facilities and supercomputers to solve ever bigger problems. As the number of processing devices within the high-performance systems increases, the communication and data transmission mechanisms have to scale to support the larger bandwidth.
5B ist ein konzeptionelles Diagramm eines unter Verwendung der PPU 300 von 3 implementierten Verarbeitungssystems 500, gemäß einer Ausführungsform. Das beispielhafte System 565 kann dazu konfiguriert sein, das in 1 dargestellte Verfahren 100 zu implementieren. Das Verarbeitungssystem 500 beinhaltet eine CPU 530, einen Switch 510 und mehrere PPUs 300, die jeweils mit jeweiligen Speichern 304 gekoppelt sind. Der NVLink 310 stellt Hochgeschwindigkeits-Kommunikationsverbindungen zwischen jeder der PPUs 300 bereit. Obwohl eine bestimmte Anzahl von NVLink 310- und Interconnect 302-Verbindungen in 5B dargestellt ist, kann die Anzahl der Verbindungen zu jeder PPU 300 und der CPU 530 variieren. Der Switch 510 verbindet zwischen der Zwischenverbindung 302 und der CPU 530. Die PPUs 300, die Speicher 304 und die NVLinks 310 können auf einer einzigen Halbleiterplattform liegen, um ein Parallelverarbeitungsmodul 525 zu bilden. In einer Ausführungsform unterstützt der Switch 510 zwei oder mehr Protokolle, um zwischen verschiedenen unterschiedlichen Verbindungen und/oder Verknüpfungen zu verbinden. 5B is a conceptual diagram of one using the PPU 300 of 3 implemented processing system 500 , according to one embodiment. The exemplary system 565 can be configured in 1 procedures shown 100 to implement. The processing system 500 includes one CPU 530 , a switch 510 and several PPUs 300 , each with respective memories 304 are coupled. The NVLink 310 provides high speed communication links between each of the PPUs 300 ready. Although a certain number of NVLink 310 - and interconnect 302 -Connections in 5B is shown, the number of connections to each PPU 300 and the CPU 530 vary. The switch 510 connects between the interconnect 302 and the CPU 530 , The PPUs 300 who have favourited Memory 304 and the NVLinks 310 can reside on a single semiconductor platform around a parallel processing module 525 to build. In one embodiment, the switch supports 510 two or more protocols to connect between different different connections and / or links.
In einer anderen Ausführungsform (nicht gezeigt) stellt der NVLink 310 eine oder mehrere Hochgeschwindigkeits-Kommunikationsverbindungen zwischen jeder der PPUs 300 und der CPU 530 bereit und verbindet der Switch 510 zwischen der Zwischenverbindung 302 und jeder der PPUs 300. Die PPUs 300, die Speicher 304 und die Zwischenverbindung 302 können auf einer einzigen Halbleiterplattform angeordnet sein, um ein Parallelverarbeitungsmodul 525 zu bilden. In einer nochmals anderen Ausführungsform (nicht gezeigt) stellt die Zwischenverbindung 302 eine oder mehrere Kommunikationsverbindungen zwischen jeder der PPUs 300 und der CPU 530 bereit, und verbindet der Switch 510 zwischen jeder der PPUs 300 unter Verwendung des NVLinks 310, um eine oder mehrere Hochgeschwindigkeits-Kommunikationsverbindungen zwischen den PPUs 300 bereitzustellen. In einer weiteren Ausführungsform (nicht gezeigt) stellt der NVLink 310 eine oder mehrere Hochgeschwindigkeits-Kommunikationsverbindungen zwischen den PPUs 300 und der CPU 530 über den Switch 510 bereit. In einer nochmals anderen Ausführungsform (nicht gezeigt) stellt die Zwischenverbindung 302 eine oder mehrere Kommunikationsverbindungen zwischen jeder der PPUs 300 direkt zur Verfügung. Eine oder mehrere der NVLink 310-Hochgeschwindigkeits-Kommunikationsverbindungen können als physikalische NVLink-Zwischenverbindung oder als entweder eine On-Chip- oder eine On-Die-Zwischenverbindung unter Verwendung desselben Protokolls wie das des NVLink 310 implementiert sein.In another embodiment (not shown), the NVLink provides 310 one or more high speed communication links between each of the PPUs 300 and the CPU 530 ready and connects the switch 510 between the interconnect 302 and each of the PPUs 300 , The PPUs 300 who have favourited Memory 304 and the interconnect 302 can be arranged on a single semiconductor platform to form a parallel processing module 525 to build. In yet another embodiment (not shown) the interconnect 302 one or more communication links between each of the PPUs 300 and the CPU 530 ready, and the switch connects 510 between each of the PPUs 300 using the NVLink 310 to establish one or more high-speed communication links between the PPUs 300 provide. In another embodiment (not shown), the NVLink provides 310 one or more high speed communication links between the PPUs 300 and the CPU 530 via the switch 510 ready. In yet another embodiment (not shown) the interconnect 302 one or more communication links between each of the PPUs 300 directly available. One or more of the NVLink 310 -High speed communication links can be physical as an NVLink interconnect or as either an on-chip or an on-die interconnect using the same protocol as that of the NVLink 310 be implemented.
Im Kontext der vorliegenden Beschreibung kann sich eine einzelne Halbleiterplattform auf eine einzige einheitliche halbleiterbasierte integrierte Schaltung beziehen, die auf einem Die oder einem Chip hergestellt ist. Es wird angemerkt, dass sich der Begriff einzelne Halbleiterplattform auch auf Multichip-Module mit erhöhter Konnektivität, die einen On-Chip-Betriebsablauf simulieren und wesentliche Verbesserungen gegenüber der Nutzung einer herkömmlichen Busimplementierung bereitstellen, beziehen kann. Natürlich können die verschiedenen Schaltungen oder Vorrichtungen auch einzeln oder in verschiedenen Kombinationen von Halbleiterplattformen nach den Wünschen des Benutzers angeordnet sein. Alternativ kann das Parallelverarbeitungsmodul 525 als ein Leiterplattensubstrat implementiert sein, und kann jede der PPUs 300 und/oder jeder der Speicher 304 eine gepackte Vorrichtung sein. In einer Ausführungsform befinden sich die CPU 530, der Switch 510 und das Parallelverarbeitungsmodul 525 auf einer einzigen Halbleiterplattform.In the context of the present description, a single semiconductor platform may refer to a single unitary semiconductor-based integrated circuit made on a die or a chip. It is noted that the term single semiconductor platform can also refer to multichip modules with increased connectivity that simulate an on-chip operation and provide significant improvements over the use of a conventional bus implementation. Of course, the different circuits or devices can also be arranged individually or in different combinations of semiconductor platforms as desired by the user. Alternatively, the parallel processing module 525 can be implemented as a printed circuit board substrate, and any of the PPUs 300 and / or each of the Storage 304 be a packed device. In one embodiment, the CPU 530 , the switch 510 and the parallel processing module 525 on a single semiconductor platform.
In einer Ausführungsform beträgt die Signalübertragungsrate jedes NVLinks 310 20 bis 25 Gigabit/Sekunde und beinhaltet jede PPU 300 sechs NVLink 310-Schnittstellen (wie in 5B dargestellt, sind fünf NVLink 310-Schnittstellen für jede PPU 300 enthalten). Jeder NVLink 310 stellt eine Datenübertragungsrate von 25 Gigabyte/Sekunde in jede Richtung bereit, wobei sechs Links 300 Gigabyte/Sekunde liefern. Die NVLinks 310 können ausschließlich für die PPU-zu-PPU-Kommunikation, wie in 5B gezeigt, oder für eine Kombination aus PPU-zu-PPU und PPU-zu-CPU verwendet werden, wenn die CPU 530 ebenfalls eine oder mehrere NVLink 310-Schnittstellen beinhaltet.In one embodiment, the signal transmission rate of each NVLink is 310 20 to 25 Gigabits / second and includes each PPU 300 six NVLink 310 interfaces (as in 5B There are five NVLink 310 interfaces for each PPU 300 contain). Any NVLink 310 represents a data transfer rate of 25 Gigabytes / second ready in any direction, with six links 300 Deliver gigabytes / second. The NVLinks 310 can only be used for PPU-to-PPU communication, as in 5B shown, or used for a combination of PPU-to-PPU and PPU-to-CPU if the CPU 530 also one or more NVLink 310 -Interfaces included.
In einer Ausführungsform ermöglicht der NVLink 310 den direkten Lade-/ Speicher-/Kernzugriff von der CPU 530 auf den Speicher 304 jeder PPU 300. In einer Ausführungsform unterstützt der NVLink 310 Kohärenzoperationen, so dass aus den Speichern 304 gelesene Daten in der Cache-Hierarchie der CPU 530 gespeichert werden können, wodurch die Cache-Zugriffslatenz für die CPU 530 reduziert wird. In einer Ausführungsform beinhaltet der NVLink 310 die Unterstützung von Address Translation Services (ATS), so dass die PPU 300 direkt auf Seitentabellen innerhalb der CPU 530 zugreifen kann. Einer oder mehrere der NVLinks 310 können auch für den Betrieb in einem Energiesparmodus konfiguriert sein.In one embodiment, the NVLink enables 310 direct load / store / core access from the CPU 530 to the store 304 everyone PPU 300 , In one embodiment, the NVLink supports 310 Coherence operations so that from the stores 304 read data in the cache hierarchy of CPU 530 can be saved, thereby increasing the cache access latency for the CPU 530 is reduced. In one embodiment, the NVLink includes 310 the support of Address Translation Services ( ATS ), So that the PPU 300 directly on page tables within the CPU 530 can access. One or more of the NVLinks 310 can also be configured to operate in an energy saving mode.
5C veranschaulicht ein beispielhaftes System 565, in welchem die unterschiedliche Architektur und/oder Funktionalität der verschiedenen vorangehenden Ausführungsformen implementiert sein kann. Das beispielhafte System 565 kann dazu konfiguriert sein, das in 1 gezeigte Verfahren 100 zu implementieren. 5C illustrates an exemplary system 565 , in which the different architecture and / or functionality of the various previous embodiments can be implemented. The exemplary system 565 can be configured in 1 shown methods 100 to implement.
Wie gezeigt ist, wird ein System 565 bereitgestellt, das zumindest eine Zentralverarbeitungseinheit 530 beinhaltet, die mit einem Kommunikationsbus 575 verbunden ist. Der Kommunikationsbus 575 kann unter Verwendung jedes geeigneten Protokolls, wie z.B. PCI (Peripheral Component Interconnect), PCI-Express, AGP (Accelerated Graphics Port), HyperTransport oder einem beliebigen anderen Bus- oder Punkt-zu-Punkt Kommunikationsprotokoll(en), implementiert sein. Das System 565 beinhaltet darüber hinaus einen Hauptspeicher 540. Steuerlogik (Software) und die Daten werden in dem Hauptspeicher 540 gespeichert, welcher als Direktzugriffsspeicher (RAM) ausgeführt sein kann.As shown, one system 565 provided the at least one central processing unit 530 includes that with a communication bus 575 connected is. The communication bus 575 can be performed using any suitable protocol, such as PCI (Peripheral Component Interconnect), PCI Express, AGP (Accelerated Graphics Port), HyperTransport or any other bus or point-to-point communication protocol (s). The system 565 also includes a main memory 540 , Control logic (software) and the data are in the main memory 540 stored, which can be designed as a random access memory (RAM).
Das System 565 beinhaltet darüber hinaus Eingabevorrichtungen 560, das Parallelverarbeitungssystem 525 und Anzeigevorrichtungen 545, d.h. eine herkömmliche CRT (Kathodenstrahlröhre), LCD (Flüssigkristallanzeige), LED (Leuchtdiode), Plasmaanzeige oder dergleichen. Benutzereingaben können von den Eingabegeräten 560, z.B. Tastatur, Maus, Touchpad, Mikrofon und dergleichen, empfangen werden. Jede(s) der vorgenannten Module und/oder Vorrichtungen kann sich sogar auf einer einzigen Halbleiterplattform befinden, um das System 565 zu bilden. Alternativ können die verschiedenen Module auch einzeln oder in verschiedenen Kombinationen von Halbleiterplattformen nach den Wünschen des Anwenders angeordnet sein.The system 565 also includes input devices 560 , the parallel processing system 525 and display devices 545 , ie a conventional one CRT (Cathode ray tube), LCD (Liquid Crystal Display), LED (Light emitting diode), plasma display or the like. User input can be from the input devices 560 , eg keyboard, mouse, touchpad, microphone and the like, can be received. Each of the aforementioned modules and / or devices can even reside on a single semiconductor platform around the system 565 to build. Alternatively, the different modules can also be arranged individually or in different combinations of semiconductor platforms according to the wishes of the user.
Ferner kann das System 565 über eine Netzwerkschnittstelle 535 zu Kommunikationszwecken mit einem Netzwerk (z.B. einem Telekommunikationsnetzwerk, einem Local Area Network (LAN), einem drahtlosen Netzwerk, einem Wide Area Network (WAN) wie beispielsweise dem Internet, einem Peer-to-Peer-Netzwerk, einem Kabelnetzwerk oder dergleichen) gekoppelt sein.Furthermore, the system 565 via a network interface 535 for communication purposes with a network (e.g. a telecommunications network, a local area network ( LAN ), a wireless network, a wide area network ( WAN ) such as the Internet, a peer-to-peer network, a cable network or the like).
Das System 565 kann darüber hinaus einen Sekundärspeicher (nicht gezeigt) beinhalten. Der Sekundärspeicher 610 beinhaltet beispielsweise ein Festplattenlaufwerk und/oder ein Wechselspeicherlaufwerk, das ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disc-Laufwerk, ein Digital Versatile Disc (DVD)-Laufwerk, ein Aufzeichnungsgerät oder einen universeller serieller Bus-(USB)-Flashspeicher darstellt. Das Wechselspeicherlaufwerk liest und/oder schreibt in bekannter Weise von einer/auf eine Wechselspeichereinheit.The system 565 may also include a secondary storage (not shown). The secondary storage 610 includes, for example, a hard disk drive and / or a removable storage drive that represents a floppy disk drive, a magnetic tape drive, a compact disc drive, a digital versatile disc (DVD) drive, a recording device, or a universal serial bus (USB) flash memory. The removable storage drive reads and / or writes from / to a removable storage unit in a known manner.
Computerprogramme, oder Logikalgorithmen der Computersteuerung, können in dem Hauptspeicher 540 und/oder in dem Sekundärspeicher gespeichert werden. Wenn sie ausgeführt werden, ermöglichen es solche Computerprogramme dem System 565, verschiedene Funktionen durchzuführen. Der Speicher 540, der Speicher und/oder jeder andere Speicher sind mögliche Beispiele von computerlesbaren Medien.Computer programs, or logic algorithms of computer control, can be in the main memory 540 and / or stored in the secondary memory. When executed, such computer programs enable the system 565 to perform various functions. The memory 540 , memory and / or any other memory are possible examples of computer readable media.
Die Architektur und/oder Funktionalität der verschiedenen vorangehenden Figuren kann im Kontext eines universellen Computersystems, eines Platinensystems, eines Spielkonsolensystems, das für Unterhaltungszwecke dediziert ist, eines anwendungsspezifischen Systems und/oder eines beliebigen anderen gewünschten Systems implementiert werden. Das System 565 kann beispielsweise die Form eines Desktop-Computers, eines Laptops, eines Tablet-Computers, von Servern, Supercomputern, eines Smartphones (z.B. eines drahtlosen, tragbaren Geräts), eines persönlichen digitalen Assistenten (PDA), einer Digitalkamera, eines Fahrzeugs, einer kopfmontierten Anzeige, einer tragbaren elektronischen Vorrichtung, einer mobilen Telefonvorrichtung, eines Fernsehers, einer Workstation, von Spielkonsolen, eines eingebetteten Systems und/oder einer beliebigen anderen Art von Logik annehmen.The architecture and / or functionality of the various previous figures can be implemented in the context of a universal computer system, a board system, a game console system dedicated for entertainment purposes, an application specific system and / or any other desired system. The system 565 can take the form of a desktop computer, a laptop, a tablet computer, servers, supercomputers, a smartphone (e.g. a wireless, portable device), a personal digital assistant ( PDA ), a digital camera, a vehicle, a head-mounted display, a portable electronic device, a mobile phone device, a television, a workstation, game consoles, an embedded system, and / or any other type of logic.
Während vorstehend verschiedene Ausführungsformen beschrieben wurden, versteht sich, dass diese lediglich beispielhaft und nicht als beschränkend dargestellt wurden. Daher ist die Breite und der Schutzumfang einer bevorzugten Ausführungsform nicht durch eine der vorstehend beschriebenen beispielhaften Ausführungsformen zu beschränken, sondern nur in Übereinstimmung mit den nachfolgenden Ansprüchen und deren Äquivalenten zu definieren.While various embodiments have been described above, it is to be understood that these have been presented only as examples and not as restrictive. Therefore, the breadth and scope of a preferred embodiment should not be limited by any of the exemplary embodiments described above, but should only be defined in accordance with the following claims and their equivalents.
GrafikverarbeitungspipelineGraphics processing pipeline
In einer Ausführungsform umfasst die PPU 300 eine Grafikverarbeitungseinheit (GPU). Die PPU 300 ist dazu konfiguriert, Befehle zu empfangen, die Shader-Programme zur Verarbeitung von Grafikdaten spezifizieren. Grafikdaten können als ein Satz von Stammfunktionen wie beispielsweise Punkte, Linien, Dreiecke, Vierecke, Dreiecksstreifen und dergleichen definiert sein. Typischerweise beinhaltet eine Stammfunktion Daten, die eine Anzahl von Vertices für die Stammfunktion (z.B. in einem Modell-Raum-Koordinatensystem) spezifizieren, sowie Attribute, die jedem Vertex der Stammfunktion zugeordnet sind. Die PPU 300 kann dazu konfiguriert sein, die Grafik-Stammfunktion zu verarbeiten, um einen Frame-Puffer (d.h. Pixeldaten für jedes der Pixel der Anzeige) zu erzeugen.In one embodiment, the PPU 300 a graphics processing unit ( GPU ). The PPU 300 is configured to receive commands that specify shader programs for processing graphic data. Graphic data can be defined as a set of primitive functions such as points, lines, triangles, quadrilaterals, triangle stripes and the like. Typically, a base function contains data that specify a number of vertices for the base function (for example, in a model space coordinate system) and attributes that are assigned to each vertex of the base function. The PPU 300 may be configured to process the graphics primitive to generate a frame buffer (ie, pixel data for each of the pixels of the display).
Eine Anwendung schreibt Modelldaten für eine Szene (d.h. eine Sammlung von Vertices und Attributen) in einen Speicher, wie beispielsweise einen Systemspeicher oder Speicher 304. Die Modelldaten definieren jedes der Objekte, die auf einer Anzeige sichtbar sein können. Die Anwendung führt dann einen API-Aufruf an den Treiberkern durch, der die Modelldaten zur Wiedergabe und Anzeige anfordert. Der Treiberkern liest die Modelldaten und schreibt Befehle in den einen oder die mehreren Streams, um Operationen zur Verarbeitung der Modelldaten durchzuführen. Die Befehle können verschiedene Shader-Programme referenzieren, die auf den SMs 440 der PPU 300 zu implementieren sind, einschließlich eines oder mehrere eines Eckpunkt- bzw. Vertex-Shaders, eines Hüllen-Shaders, eines Domain-Shaders, eines Geometrie-Shaders und eines Pixel-Shaders. Beispielsweise kann einer oder mehrere der SMs 440 dazu konfiguriert sein, ein Vertex-Shader-Programm auszuführen, das eine Anzahl von durch die Modelldaten definierten Vertices verarbeitet. In einer Ausführungsform können die verschiedenen SMs 440 dazu konfiguriert sein, verschiedene Shader-Programme gleichzeitig auszuführen. Beispielsweise kann eine erste Teilmenge von SMs 440 dazu konfiguriert sein, ein Vertex-Shader-Programm auszuführen, während eine zweite Teilmenge von SMs 440 dazu konfiguriert sein kann, ein Pixel-Shader-Programm auszuführen. Die erste Teilmenge von SMs 440 verarbeitet Vertexdaten, um verarbeitete Vertexdaten zu erzeugen, und schreibt die verarbeiteten Vertexdaten in den L2-Cache 460 und/oder den Speicher 304. Nachdem die verarbeiteten Vertexdaten gerastert sind (d.h. von dreidimensionalen Daten in zweidimensionale Daten im Bildschirmraum umgewandelt wurden), um Fragmentdaten zu erzeugen, führt die zweite Teilmenge von SMs 440 einen Pixel-Shader aus, um verarbeitete Fragmentdaten zu erzeugen, welche dann mit anderen verarbeiteten Fragmentdaten vermischt und in den Frame-Puffer im Speicher 304 geschrieben werden. Das Vertex-Shader-Programm und das Pixel-Shader-Programm können gleichzeitig ausgeführt werden und dabei verschiedene Daten aus derselben Szene in einer Pipeline verarbeiten, bis alle Modelldaten für die Szene in den Frame-Puffer gerendert sind. Anschließend wird der Inhalt des Frame-Puffers an eine Anzeigesteuervorrichtung zur Anzeige auf einer Anzeigevorrichtung übertragen.An application writes model data for a scene (ie, a collection of vertices and attributes) into memory, such as system memory or memory 304 , The model data defines each of the objects that may be visible on a display. The application then makes an API call to the driver core, which requests the model data for playback and display. The driver core reads the model data and writes commands to the one or more streams to perform operations to process the model data. The commands can reference various shader programs that are on the SMs 440 the PPU 300 are to be implemented, including one or more of a vertex shader, an envelope shader, a domain shader, a geometry shader and a pixel shader. For example, one or more of the SMs 440 configured to run a vertex shader program that processes a number of vertices defined by the model data. In one embodiment, the different SMs 440 configured to run different shader programs simultaneously. For example, a first subset of SMs 440 configured to run a vertex shader program while a second subset of SMs 440 can be configured to run a pixel shader program. The first subset of SMs 440 processes vertex data to generate processed vertex data and writes the processed vertex data to the L2 cache 460 and / or the memory 304 , After the processed vertex data is rasterized (ie, converted from three-dimensional data to two-dimensional data in the screen space) to generate fragment data, the second subset of SMs 440 a pixel shader to generate processed fragment data, which is then mixed with other processed fragment data and into the frame buffer in memory 304 to be written. The vertex shader program and the pixel shader program can run simultaneously, processing different data from the same scene in a pipeline until all model data for the scene has been rendered into the frame buffer. Then, the content of the frame buffer is transferred to a display control device for display on a display device.
6 ist ein konzeptionelles Diagramm einer Grafikverarbeitungspipeline 600, die durch die PPU 300 von 3 gemäß einer Ausführungsform implementiert wird. Die Grafikverarbeitungspipeline 600 ist ein abstraktes Ablaufdiagramm der Verarbeitungsschritte, die zur Erzeugung von computergenerierten 2D-Bildern aus 3D-Geometriedaten implementiert sind. Wie gut bekannt ist, können Pipelinearchitekturen Operationen bzw. Betriebsabläufe mit langen Latenzzeiten durch Aufspalten der Operation in eine Vielzahl von Stufen effizienter durchführen, indem sie den Betriebsablauf in eine Vielzahl von Stufen aufteilen, wobei der Ausgang jeder Stufe mit dem Eingang der nächsten nachfolgenden Stufe gekoppelt ist. Somit empfängt die Grafikverarbeitungspipeline 600 Eingangsdaten 601, die von einer Stufe zur nächsten Stufe der Grafikverarbeitungspipeline 600 übertragen werden, um Ausgangsdaten 602 zu erzeugen. In einer Ausführungsform kann die Grafikverarbeitungspipeline 600 eine durch die OpenGL®-API definierte Grafikverarbeitungspipeline repräsentieren. Optional kann die Grafikverarbeitungspipeline 600 im Kontext der Funktionalität und der Architektur der vorangehenden Figuren und/oder (einer) beliebigen nachfolgenden Figur(en) implementiert sein. 6 is a conceptual diagram of a graphics processing pipeline 600 by the PPU 300 of 3 is implemented according to an embodiment. The graphics processing pipeline 600 is an abstract flowchart of the processing steps implemented to generate computer-generated 2D images from 3D geometry data. As is well known, pipeline architectures can perform long latency operations more efficiently by splitting the operation into a plurality of stages by dividing the operation into a plurality of stages, with the output of each stage coupled to the input of the next subsequent stage is. Thus, the graphics processing pipeline receives 600 input data 601 going from one level to the next level of the graphics processing pipeline 600 are transmitted to output data 602 to create. In one embodiment, the graphics processing pipeline 600 represent a graphics processing pipeline defined by the OpenGL ® API. Optionally, the graphics processing pipeline 600 be implemented in the context of the functionality and architecture of the preceding figures and / or (any) subsequent figure (s).
Wie in 6 gezeigt ist, umfasst die Grafikverarbeitungspipeline 600 eine Pipelinearchitektur, die eine Anzahl von Stufen beinhaltet. Die Stufen beinhalten, sind aber nicht beschränkt auf, eine Daten-Zusammensetzungsstufe 610, eine Vertex-Shading-Stufe 620, eine Stammfunktion-Zusammensetzungsstufe 630, eine Geometrie-Shading-Stufe 640, eine Ansichtsbereich-Skalen-, Cull- und Clip- (VSCC)-Stufe 650, eine Rasterungsstufe 660, eine Fragment-Shading-Stufe 670 und eine Rasteroperationsstufe 680. In einer Ausführungsform umfassen die Eingangsdaten 601 Befehle, die die Verarbeitungseinheiten dazu konfigurieren, die Stufen der Grafikverarbeitungspipeline 600 und geometrischer Stammfunktionen (z.B. Punkte, Linien, Dreiecke, Vierecke, Dreiecksstreifen oder Fächer, usw.) zu implementieren, die von den Stufen zu verarbeiten sind. Die Ausgangsdaten 602 können Pixeldaten (d.h. Farbdaten) umfassen, die in einen Frame-Puffer oder eine andere Art von Oberflächendatenstruktur in einem Speicher kopiert werden.As in 6 is shown includes the graphics processing pipeline 600 a pipeline architecture that includes a number of stages. The levels include, but are not limited to, a data composition level 610 , a vertex shading level 620 , a core function composition level 630 , a geometry shading level 640 , a view area, scales, culls, and clips ( VSCC ) - step 650 , a grid level 660 , a fragment shading level 670 and a raster operation level 680 , In one embodiment, the input data includes 601 Instructions that configure the processing units to determine the stages of the graphics processing pipeline 600 and to implement geometric master functions (e.g. points, lines, triangles, quadrilaterals, triangular strips or fans, etc.) that are to be processed by the levels. The output data 602 may include pixel data (ie, color data) copied to a frame buffer or other type of surface data structure in memory.
Die Daten-Zusammensetzungsstufe 610 empfängt die Eingangsdaten 601, die Vertexdaten für Oberflächen hoher Ordnung, Stammfunktion oder dergleichen spezifizieren. Die Daten-Zusammensetzungsstufe 610 sammelt die Vertexdaten in einem Zwischenspeicher oder einer Warteschlange, beispielsweise durch Empfangen eines Befehls von dem Host-Prozessor, der einen Zeiger auf einen Puffer im Speicher enthält, und Lesen der Vertexdaten aus dem Puffer. Die Vertexdaten werden dann zur Verarbeitung an die Vertex-Shading-Stufe 620 übertragen.The data composition level 610 receives the input data 601 that specify vertex data for high-order surfaces, primitive, or the like. The data composition level 610 collects the vertex data in a buffer or queue, for example by receiving a command from the host processor that contains a pointer to a buffer in memory and reading the vertex data from the buffer. The vertex data is then sent to the vertex shading stage for processing 620 transfer.
Die Vertex-Shading-Stufe 620 verarbeitet Vertexdaten, indem sie einen Satz von Operationen (z.B. einen Vertex-Shader oder ein Programm) einmal für jeden der Vertices bzw. Eckpunkte durchführt. Vertices können z.B. als ein 4-Koordinaten-Vektor (d.h. <x, y, z, w>) angegeben sein, der einem oder mehreren Vertexattributen (z.B. Farbe, Texturkoordinaten, Oberflächennormale, usw.) zugeordnet ist. Die Vertex-Shading-Stufe 620 kann einzelne Vertexattribute wie Position, Farbe, Texturkoordinaten und dergleichen manipulieren. Mit anderen Worten führt die Vertex-Shading-Stufe 620 Operationen an den Vertex-Koordinaten oder anderen Vertexattributen durch, die einem Vertex zugeordnet sind. Solche Operationen beinhalten üblicherweise Beleuchtungsoperationen (d.h. ein Modifizieren von Farbattributen für einen Vertex) und Transformationsoperationen (d.h. ein Modifizieren des Koordinatenraums für einen Vertex). Beispielsweise können Vertices unter Verwendung von Koordinaten in einem Objektkoordinatenraum spezifiziert sein, welche durch Multiplizieren der Koordinaten mit einer Matrix, die die Koordinaten aus dem Objektkoordinatenraum in einen realen Raum oder einen für eine Vorrichtung normalisierten Koordinatenraum (normalized-devicecoordinate; NCD) übersetzt, transformiert werden. Die Vertex-Shading-Stufe 620 erzeugt transformierte Vertexdaten, die an die Stammfunktion-Zusammensetzungsstufe 630 übertragen werden.The vertex shading level 620 processes vertex data by performing a set of operations (such as a vertex shader or program) once for each of the vertices. For example, vertices can be specified as a 4-coordinate vector (ie <x, y, z, w>) that is assigned to one or more vertex attributes (eg color, texture coordinates, surface normal, etc.). The vertex shading level 620 can manipulate individual vertex attributes such as position, color, texture coordinates and the like. In other words, the vertex shading stage leads 620 Operations on the vertex coordinates or other vertex attributes associated with a vertex. Such operations typically include lighting operations (ie, modifying color attributes for a vertex) and transformation operations (ie, modifying the coordinate space for a vertex). For example, vertices can be specified using coordinates in an object coordinate space, which are transformed by multiplying the coordinates by a matrix that translates the coordinates from the object coordinate space into a real space or a coordinate space normalized for a device (normalized device coordinate (NCD)) , The vertex shading level 620 generates transformed vertex data that goes to the root function composition level 630 be transmitted.
Die Stammfunktion-Zusammensetzungsstufe 630 sammelt die von der Vertex-Shading-Stufe 620 ausgegebenen Vertices und gruppiert die Vertices zu geometrischen Stammfunktionen zur Verarbeitung durch die Geometrie-Shading-Stufe 640. Beispielsweise kann die Stammfunktion-Zusammensetzungsstufe 630 dazu konfiguriert sein, jeweils drei aufeinanderfolgende Vertices als geometrische Stammfunktion (d.h. ein Dreieck) zur Übertragung an die Geometrie-Shading-Stufe 640 zu gruppieren. In einigen Ausführungsformen können bestimmte Vertices für aufeinanderfolgende geometrische Stammfunktionen wiederverwendet werden (z.B. können zwei aufeinanderfolgende Dreiecke in einem Dreieckstreifen zwei Vertices bzw. Eckpunkte teilen). Die Stammfunktion-Zusammensetzungsstufe 630 überträgt geometrische Stammfunktionen (d.h. eine Sammlung von zugehörigen Vertices) an die Geometrie-Shading-Stufe 640.The core function composition level 630 collects those from the vertex shading stage 620 output vertices and groups the vertices into geometric master functions for processing by the geometry shading level 640 , For example, the parent function composition level 630 to be configured, three successive vertices each as a geometric master function (ie a triangle) for transmission to the geometry shading stage 640 to group. In some embodiments, certain vertices can be reused for successive geometric functions (for example, two successive triangles in a triangle strip can share two vertices). The core function composition level 630 transfers geometric root functions (ie a collection of associated vertices) to the geometry shading level 640 ,
Die Geometrie-Shading-Stufe 640 verarbeitet geometrische Stammfunktionen, indem sie eine Reihe von Operationen (d.h. einen Geometrie-Shader oder ein Programm) auf den geometrischen Stammfunktionen durchführt. Tessellierungsoperationen können aus jeder geometrischen Stammfunktion eine oder mehrere geometrische Stammfunktionen erzeugen. Mit anderen Worten kann die Geometrie-Shading-Stufe 640 jede geometrische Stammfunktion in ein feineres Netzwerk von zwei oder mehr geometrischen Stammfunktionen zur Verarbeitung durch den Rest der Grafikverarbeitungspipeline 600 unterteilen. Die Geometrie-Shading-Stufe 640 überträgt geometrische Stammfunktionen an die Ansichtsbereich-SCC-Stufe 650.The geometry shading level 640 processes geometric root functions by performing a series of operations (that is, a geometry shader or program) on the geometric root functions. Tessellation operations can create one or more geometric functions from each geometric function. In other words, the geometry shading level 640 each geometric master function into a finer network of two or more geometric master functions for processing by the rest of the graphics processing pipeline 600 divide. The geometry shading level 640 transfers geometric root functions to the view area SCC level 650 ,
In einer Ausführungsform kann die Grafikverarbeitungspipeline 600 innerhalb eines Streaming-Multiprozessors arbeiten, und können die Vertex-Shading-Stufe 620, die Stammfunktion-Zusammensetzungsstufe 630, die Geometrie-Shading-Stufe 640, die Fragment-Shading-Stufe 670 und/oder damit verbundene Hardware/Software sequenziell Verarbeitungsoperationen durchführen. Sobald die sequentiellen Verarbeitungsoperationen abgeschlossen sind, kann in einer Ausführungsform die Ansichtsbereich-SCC-Stufe 650 die Daten nutzen. In einer Ausführungsform können Stammfunktionsdaten, die von einer oder mehreren Stufen in der Grafikverarbeitungspipeline 600 verarbeitet werden, in einen Cache (z.B. den L1-Cache, den Vertexcache, usw.) geschrieben werden. In diesem Fall kann in einer Ausführungsform die Ansichtsbereich-SCC-Stufe 650 auf die Daten in dem Cache zugreifen. In einer Ausführungsform sind die Ansichtsbereich-SCC-Stufe 650 und die Rasterungsstufe 660 als Schaltungsanordnung mit fester Funktion implementiert.In one embodiment, the graphics processing pipeline 600 work within a streaming multiprocessor, and can set the vertex shading level 620 , the core function composition level 630 who have favourited Geometry Shading Level 640 who have favourited Fragment Shading Level 670 and / or perform associated hardware / software sequential processing operations. In one embodiment, once the sequential processing operations are complete, the view area SCC stage can 650 use the data. In one embodiment, baseline function data may be from one or more stages in the graphics processing pipeline 600 are processed, written to a cache (e.g. the L1 cache, the vertex cache, etc.). In this case, in one embodiment, the view area SCC level 650 access the data in the cache. In one embodiment, the view area is SCC level 650 and the screening level 660 implemented as a circuit arrangement with a fixed function.
Die Ansichtsbereich-SCC-Stufe 650 führt eine Ansichtsbereich-Skalierung, ein Culling und ein Clipping der geometrischen Stammfunktionen durch. Jede Oberfläche, auf die gerendert wird, ist einer abstrakten Kameraposition zugeordnet. Die Kameraposition repräsentiert eine Position eines Betrachters, der die Szene betrachtet, und definiert einen Betrachtungskegelstumpf, der die Objekte der Szene umschließt. Der Betrachtungskegelstumpf kann eine Betrachtungsebene, eine hintere Ebene und vier Clipping-Ebenen beinhalten. Jede geometrische Stammfunktion, die sich vollständig außerhalb des Betrachtungskegelstumpfs befindet, kann gecullt (d.h. verworfen) werden, weil die geometrische Stammfunktion nicht zu der endgültigen gerenderten Szene beitragen wird. Jede geometrische Stammfunktion, die sich teilweise innerhalb des Betrachtungskegelstumpfs und teilweise außerhalb des Betrachtungskegelstumpfs befindet, kann abgeschnitten werden (d.h. in eine neue geometrische Stammfunktion umgewandelt werden, die innerhalb des Betrachtungskegelstumpfs eingeschlossen ist). Darüber hinaus können geometrische Stammfunktion jeweils auf der Grundlage einer Tiefe des Betrachtungskegelstumpfs skaliert werden. Alle potenziell sichtbaren geometrischen Stammfunktionen werden dann an die Rasterungsstufe 660 übertragen.The view area SCC level 650 performs view area scaling, culling and clipping of the geometric root functions. Each surface that is rendered is assigned an abstract camera position. The camera position represents a viewer's position, that looks at the scene and defines a viewing frustum that encloses the objects of the scene. The viewing frustum can include a viewing level, a back level, and four clipping levels. Any geometric function that is completely outside the frustum of the cone can be culled (ie discarded) because the geometric function will not contribute to the final rendered scene. Any geometric function that is partially inside the viewing frustum and partially outside the viewing frustum can be cut off (ie, converted into a new geometric function that is included within the viewing frustum). In addition, geometric root functions can each be scaled based on a depth of the viewing truncated cone. All potentially visible geometric functions are then added to the screening level 660 transfer.
Die Rasterungsstufe 660 wandelt die geometrischen 3D-Stammfunktionen in 2D-Fragmente (die z.B. zur Anzeige genutzt werden können, usw.) um. Die Rasterungsstufe 660 kann dazu konfiguriert sein, die Vertices der geometrischen Stammfunktionen zu nutzen, um einen Satz von Ebenengleichungen aufzustellen, aus welchen verschiedene Attribute interpoliert werden können. Die Rasterungsstufe 660 kann auch eine Abdeckungsmaske für eine Vielzahl von Pixeln berechnen, die angibt, ob eine oder mehrere Musterorte für den Pixel die geometrische Stammfunktion unterbrechen. In einer Ausführungsform kann darüber hinaus ein z-Test durchgeführt werden, um zu ermitteln, ob die geometrische Stammfunktion durch andere geometrische Stammfunktionen, die bereits gerastert wurden, verdeckt wird. Die Rasterungsstufe 660 erzeugt Fragmentdaten (d.h. interpolierte Vertexattribute, die einem bestimmten Musterort für jedes abgedeckte Pixel zugeordnet sind), die an die Fragment-Shading-Stufe 670 übertragen werden.The screening level 660 converts the geometric 3D master functions into 2D fragments (which can be used for display, etc.). The screening level 660 can be configured to use the vertices of the geometric root functions to set up a set of plane equations from which various attributes can be interpolated. The screening level 660 can also compute a covering mask for a plurality of pixels, indicating whether one or more pattern locations for the pixel interrupt the geometric primitive. In one embodiment, a z-test can also be performed to determine whether the geometric master function is covered by other geometric master functions that have already been rasterized. The screening level 660 generates fragment data (ie, interpolated vertex attributes associated with a particular pattern location for each covered pixel) that is at the fragment shading level 670 be transmitted.
Die Fragment-Shading-Stufe 670 verarbeitet Fragmentdaten durch Durchführen einer Reihe von Operationen (z.B. einen Fragment-Shader oder ein Programm) an jedem der Fragmente. Die Fragment-Shading-Stufe 670 kann Pixeldaten (d.h. Farbwerte) für das Fragment erzeugen, z.B. durch Durchführen von Beleuchtungsoperationen oder Abtasten von Textur-Maps unter Verwendung interpolierter Texturkoordinaten für das Fragment. Die Fragment-Shading-Stufe 670 erzeugt Pixeldaten, die an die Rasteroperationsstufe 680 übertragen werden.The fragment shading level 670 processes fragment data by performing a series of operations (e.g., a fragment shader or program) on each of the fragments. The fragment shading level 670 can generate pixel data (ie, color values) for the fragment, for example, by performing lighting operations or scanning texture maps using interpolated texture coordinates for the fragment. The fragment shading level 670 generates pixel data related to the raster operation stage 680 be transmitted.
Die Rasteroperationsstufe 680 kann verschiedene Operationen an den Pixeldaten durchführen, wie z.B. Alpha-Tests, Schablonentests und ein Mischen der Pixeldaten mit anderen Pixeldaten, die anderen Fragmenten entsprechen, die dem Pixel zugeordnet sind. Wenn die Rasteroperationsstufe 680 das Verarbeiten der Pixeldaten (d.h. der Ausgabedaten 602) abgeschlossen hat, können die Pixeldaten in ein Renderziel, wie beispielsweise ein Frame-Puffer, ein Farbpuffer oder dergleichen, geschrieben werden.The grid operation level 680 can perform various operations on the pixel data, such as alpha tests, template tests, and blending the pixel data with other pixel data corresponding to other fragments associated with the pixel. If the grid operation level 680 processing the pixel data (ie, the output data 602 ), the pixel data can be written to a render target such as a frame buffer, a color buffer or the like.
Es versteht sich, dass zusätzlich zu oder anstelle von einer oder mehrerer der vorstehend beschriebenen Stufen eine oder mehrere zusätzliche Stufen in der Grafikverarbeitungspipeline 600 enthalten sein können. Verschiedene Implementierungen der abstrakten Grafikverarbeitungspipeline können verschiedene Stufen implementieren. Ferner können in manchen Ausführungsformen eine oder mehrere der vorstehend beschriebenen Stufen aus der Grafikverarbeitungspipeline ausgeschlossen sein (wie beispielsweise die Geometrie-Shading-Stufe 640). Andere Arten von Grafikverarbeitungspipelines werden als im Rahmen der Offenbarung liegend betrachtet. Ferner kann jede der Stufen der Grafikverarbeitungspipeline 600 durch eine oder mehrere dedizierte Hardwareeinheiten innerhalb eines Grafikprozessors wie beispielsweise der PPU 300 implementiert sein. Andere Stufen der Grafikverarbeitungspipeline 600 können durch programmierbare Hardwareeinheiten wie beispielsweise den SM 440 der PPU 300 implementiert sein.It is understood that in addition to or instead of one or more of the stages described above, one or more additional stages in the graphics processing pipeline 600 can be included. Different implementations of the abstract graphics processing pipeline can implement different stages. Furthermore, in some embodiments, one or more of the stages described above may be excluded from the graphics processing pipeline (such as the geometry shading stage 640 ). Other types of graphics processing pipelines are considered to be within the scope of the disclosure. Furthermore, each of the stages of the graphics processing pipeline 600 by one or more dedicated hardware units within a graphics processor such as the PPU 300 be implemented. Other stages of the graphics processing pipeline 600 can by programmable hardware units such as the SM 440 the PPU 300 be implemented.
Die Grafikverarbeitungspipeline 600 kann über eine Anwendung, die von einem Host-Prozessor, wie beispielsweise einer CPU, ausgeführt wird, implementiert sein. In einer Ausführungsform kann ein Gerätetreiber eine Anwendungsprogrammierschnittstelle (API) implementieren, die verschiedene Funktionen definiert, die von einer Anwendung genutzt werden können, um grafische Daten zur Anzeige zu erzeugen. Der Gerätetreiber ist ein Softwareprogramm, das eine Vielzahl von Anweisungen beinhaltet, die den Betriebsablauf der PPU 300 steuern. Die API stellt eine Abstraktion für einen Programmierer bereit, die es einem Programmierer ermöglicht, spezielle Grafikhardware, wie beispielsweise die PPU 300, zu verwenden, um die grafischen Daten zu erzeugen, ohne dass der Programmierer den spezifischen Befehlssatz für die PPU 300 verwenden muss. Die Anwendung kann einen API-Aufruf beinhalten, der an den Gerätetreiber für die PPU 300 weitergeleitet wird. Der Gerätetreiber interpretiert den API-Aufruf und führt verschiedene Operationen durch, um auf den API-Aufruf zu reagieren. In einigen Fällen kann der Gerätetreiber durch Ausführen von Anweisungen auf der CPU Operationen durchführen. In anderen Fällen kann der Gerätetreiber zumindest teilweise Operationen durchführen, indem er Operationen auf der PPU 300 über eine Eingabe-/Ausgabe-Schnittstelle zwischen der CPU und der PPU 300 startet. In einer Ausführungsform ist der Gerätetreiber dazu konfiguriert, die Grafikverarbeitungspipeline 600 unter Verwendung der Hardware der PPU 300 zu implementieren.The graphics processing pipeline 600 can be through an application hosted by a host processor such as a CPU , is implemented. In one embodiment, a device driver can be an application programming interface ( API ) that defines various functions that can be used by an application to generate graphical data for display. The device driver is a software program that contains a large number of instructions that explain the operating sequence of the PPU 300 Taxes. The API provides an abstraction for a programmer that enables a programmer to use special graphics hardware, such as that PPU 300 , to generate the graphical data without the programmer needing the specific instruction set for the PPU 300 must use. The application can include an API call to the device driver for the PPU 300 is forwarded. The device driver interprets the API call and performs various operations to respond to the API call. In some cases, the device driver can be run by following instructions on the CPU Perform operations. In other cases, the device driver can at least partially perform operations by performing operations on the PPU 300 via an input / output interface between the CPU and the PPU 300 starts. In one embodiment, the device driver is configured to the graphics processing pipeline 600 using the hardware of the PPU 300 to implement.
Innerhalb der PPU 300 können verschiedene Programme ausgeführt werden, um die verschiedenen Stufen der Grafikverarbeitungspipeline 600 zu implementieren. Beispielsweise kann der Gerätetreiber einen Kernel auf der PPU 300 starten, um die Vertex-Shading-Stufe 620 auf einem SM 440 (oder mehreren SMs 440) durchzuführen. Der Gerätetreiber (oder der initiale Kernel, der von der PPU 400 ausgeführt wird) kann auch andere Kernel auf der PPU 400 starten, um andere Stufen der Grafikverarbeitungspipeline 600 durchzuführen, wie z.B. die Geometrie-Shading-Stufe 640 und die Fragment-Shading-Stufe 670. Darüber hinaus können einige der Stufen der Grafikverarbeitungspipeline 600 auf fester Einheitshardware wie beispielsweise einem Rasterisierer oder einem innerhalb der PPU 400 implementierten Datenassembler implementiert sein. Es versteht sich, dass die Ergebnisse eines Kernels von einer oder mehreren dazwischenliegenden Hardwareeinheiten mit fester Funktion verarbeitet werden können, bevor sie von einem nachfolgenden Kernel auf einem SM 440 verarbeitet werden.Within the PPU 300 Different programs can run at the different stages of the graphics processing pipeline 600 to implement. For example, the device driver can run a kernel on the PPU 300 start to the vertex shading level 620 on one SM 440 (or several SMs 440 ) to carry out. The device driver (or the initial kernel used by the PPU 400 other kernel on the PPU 400 start to other stages of the graphics processing pipeline 600 such as the geometry shading level 640 and the fragment shading level 670 , In addition, some of the stages of the graphics processing pipeline 600 on solid standard hardware such as a rasterizer or one within the PPU 400 implemented data assembler. It is understood that the results of a kernel can be processed by one or more intermediate fixed-function hardware units before being processed by a subsequent kernel on an SM 440 are processed.
Maschinelles LernenMachine learning
Tiefe neuronale Netzwerke bzw. Deep Neural Networks (DNNs), die auf Prozessoren wie beispielsweise der PPU 300 entwickelt wurden, wurden für verschiedene Anwendungsfälle eingesetzt, von selbstfahrenden Autos bis hin zu schnellerer Medikamentenentwicklung, von der automatischen Bildüberschrift in Online-Bilddatenbanken bis hin zur intelligenten Echtzeit-Sprachübersetzung in Video-Chat-Anwendungen. Deep Learning ist eine Technik, die den neuronalen Lernprozess des menschlichen Gehirns modelliert, kontinuierlich lernt, kontinuierlich intelligenter wird und im Laufe der Zeit schnellere und genauere Ergebnisse liefert. Ein Kind wird zunächst von einem Erwachsenen gelehrt, verschiedene Formen richtig zu identifizieren und zu klassifizieren, um schließlich ohne Coaching Formen identifizieren zu können. Ebenso muss ein tief lernendes oder neuronal lernendes System in der Objekterkennung und - klassifizierung trainiert werden, damit es intelligenter und effizienter grundlegende Objekte, verdeckte Objekte usw. identifizieren und gleichzeitig den Objekten Kontext zuweisen kann.Deep Neural Networks (DNNs) based on processors such as the PPU 300 were used for various applications, from self-driving cars to faster drug development, from automatic image headings in online image databases to intelligent real-time voice translation in video chat applications. Deep learning is a technique that models the neural learning process of the human brain, learns continuously, becomes increasingly intelligent, and delivers faster and more accurate results over time. A child is first taught by an adult to correctly identify and classify different forms in order to finally be able to identify forms without coaching. Likewise, a deep learning or neuronal learning system must be trained in object recognition and classification so that it can more intelligently and efficiently identify basic objects, hidden objects etc. and at the same time assign context to the objects.
Auf der einfachsten Ebene betrachten Neuronen im menschlichen Gehirn verschiedene Inputs bzw. Eingaben, die empfangen werden, werden jedem dieser Inputs Wichtigkeitsstufen zugewiesen, und wird ein Output bzw. eine Ausgabe an andere Neuronen weitergeleitet, um darauf zu reagieren. Ein künstliches Neuron oder Perzeptron ist das grundlegendste Modell eines neuronalen Netzwerks. In einem Beispiel kann ein Perzeptron eine oder mehrere Eingaben empfangen, die verschiedene Merkmale eines Objekts darstellen, für die das Perzeptron trainiert wird, um sie zu erkennen und zu klassifizieren, und wird jedem dieser Merkmale ein bestimmtes Gewicht zugewiesen, das auf der Bedeutung dieses Merkmals für die Definition der Form eines Objekts basiert.At the simplest level, neurons in the human brain consider various inputs or inputs that are received, each of these inputs are assigned levels of importance, and an output is passed to other neurons to respond to. An artificial neuron or perceptron is the most basic model of a neural network. In one example, a perceptron may receive one or more inputs that represent various features of an object for which the perceptron is trained to recognize and classify them, and each of these features is assigned a specific weight based on the meaning of that feature based on defining the shape of an object.
Ein Deep Neural Network (DNN)-Modell beinhaltet mehrere Schichten vieler verbundener Perzeptrons (beispielsweise Knoten), die mit enormen Mengen von Eingangsdaten trainiert werden können, um komplexe Probleme mit hoher Genauigkeit schnell zu lösen. In einem Beispiel zerlegt eine erste Schicht des DNN-Modells ein Eingangsbild eines Autos in verschiedene Abschnitte und sucht nach Grundmustern wie beispielsweise Linien und Winkeln. Die zweite Schicht setzt die Linien zusammen, um nach Mustern höherer Ebene wie beispielsweise Rädern, Windschutzscheiben und Spiegeln zu suchen. Die nächste Schicht identifiziert den Fahrzeugtyp, und die letzten paar Schichten erzeugen ein Label für das Eingangsbild, das das Modell einer bestimmten Automobilmarke identifiziert.A deep neural network (DNN) model includes multiple layers of many connected perceptrons (e.g. nodes) that can be trained with enormous amounts of input data to quickly solve complex problems with high accuracy. In one example, a first layer of the DNN model breaks down an input image of a car into different sections and searches for basic patterns such as lines and angles. The second layer assembles the lines to look for higher level patterns such as wheels, windshields and mirrors. The next layer identifies the type of vehicle, and the last few layers create a label for the input image that identifies the model of a particular automobile brand.
Sobald das DNN trainiert ist, kann das DNN eingesetzt und dazu verwendet werden, Objekte oder Muster in einem Prozess, der als Inferenz bzw. Schlussfolgerung bekannt ist, zu identifizieren und zu klassifizieren. Beispiele für Schlussfolgerungen (der Prozess, durch welchen ein DNN nützliche Informationen aus einer gegebenen Eingabe extrahiert) beinhalten das Identifizieren von handschriftlichen Zahlen auf Schecks, die in Geldautomaten hinterlegt werden, das Identifizieren von Bildern von Freunden auf Fotos, das Liefern von Filmempfehlungen an über fünfzig Millionen Benutzer, das Identifizieren und Klassifizieren verschiedener Arten von Automobilen, Fußgängern und Straßengefahren in fahrerlosen Autos oder das Übersetzen menschlicher Sprache in Echtzeit.As soon as that DNN trained, it can DNN used and used to identify and classify objects or patterns in a process known as inference or inference. Examples of conclusions (the process by which a DNN useful information extracted from a given input) include identifying handwritten numbers on checks that are deposited in ATMs, identifying pictures of friends in photos, providing movie recommendations to over fifty million users, identifying and classifying different types of automobiles , Pedestrians and road hazards in driverless cars or translating human language in real time.
Während des Trainings fließen Daten in einer Vorwärtspropagationsphase durch das DNN, bis eine Vorhersage erstellt wird, die ein dem Input entsprechendes Label angibt. Wenn das neuronale Netzwerk die Eingabe nicht korrekt kennzeichnet, werden Fehler zwischen der korrekten Bezeichnung und der vorhergesagten Kennzeichnung analysiert und werden die Gewichte für jedes Merkmal während einer Rückwärtspropagations-phase angepasst, bis das DNN die Eingabe und andere Eingaben in einem Trainingsdatensatz korrekt kennzeichnet. Das Training komplexer neuronaler Netze erfordert enorme Mengen an paralleler Rechenleistung, einschließlich von Gleitkomma-Multiplikationen und Additionen, die von der PPU 300 unterstützt werden. Die Inferenzierung ist weniger rechenintensiv als das Training, da es sich um einen latenzsensitiven Prozess handelt, bei dem ein trainiertes neuronales Netzwerk auf neue Eingaben, die es bisher noch nicht gegeben hat, angewendet wird, um Bilder zu klassifizieren, Sprache zu übersetzen und generell neue Informationen abzuleiten.During the training, data flows through the in a forward propagation phase DNN until a prediction is created that indicates a label corresponding to the input. If the neural network does not correctly label the input, errors between the correct label and the predicted label are analyzed and the weights for each feature are adjusted during a backward propagation phase until the DNN correctly identifies the input and other inputs in a training data set. The training of complex neural networks requires enormous amounts of parallel computing power, including floating point multiplications and additions by the PPU 300 get supported. Inferencing is less computationally intensive than training because it is a latency-sensitive process in which a trained neural network reacts to new ones Input that has never existed before is used to classify images, translate language and generally derive new information.
Neuronale Netzwerke sind stark auf Matrix-Mathematik-Operationen angewiesen, und komplexe mehrschichtige Netzwerke erfordern enorme Mengen an Gleitkommaleistung und Bandbreite für sowohl Effizienz als auch Geschwindigkeit. Mit Tausenden von Rechenkernen, die für Matrix-Mathematik-Operationen optimiert sind und Hunderte von TFLOPS an Leistung liefern, ist die PPU 300 eine Rechenplattform, die in der Lage ist, die Leistung zu liefern, die für auf tiefen neuronalen Netzwerken basierende künstliche Intelligenz und Anwendungen des maschinellen Lernens erforderlich ist.Neural networks rely heavily on matrix math operations, and complex multilayer networks require enormous amounts of floating point power and bandwidth for both efficiency and speed. With thousands of arithmetic cores optimized for matrix math operations and hundreds of them TFLOPS delivering performance is that PPU 300 a computing platform capable of delivering the performance required for deep neural network-based artificial intelligence and machine learning applications.
Generierung rekonstruierter Bilder mit synthetisierten visuellen EffektenGeneration of reconstructed images with synthesized visual effects
7 veranschaulicht die Struktur des neuronalen Netzwerkmodells 210 gemäß einigen Ausführungsformen. Wie in 7 dargestellt ist, beinhaltet das neuronale Netzwerkmodell 210 eine Reihe von Schichten, die in Übereinstimmung mit einem Kodierer-Dekodierer-Rahmenwerk angeordnet sind. Jede Schicht kann durch Ausführen einer oder mehrerer Operationen auf der PPU 300 implementiert sein. Die Schichten sind in eine Reihe von Stufen unterteilt, die nacheinander ausgeführt werden, wobei der Ausgang einer Stufe als Eingang zu einer anderen Stufe bereitgestellt wird. Das neuronale Netzwerkmodell 210 beinhaltet auch eine Reihe von Übersprungverbindungen bzw. Skip-Links 710, bei denen der Ausgang einer bestimmten Stufe des Kodierers an eine entsprechende Stufe des Dekodierers weitergeleitet wird, wodurch die räumlichen Informationen aus dem Kodierer mit den von dem Dekodierer verarbeiteten aufwärtsgesampelten bzw. up-sampled Merkmalsinformationen kombiniert werden. 7 illustrates the structure of the neural network model 210 according to some embodiments. As in 7 is shown, includes the neural network model 210 a series of layers arranged in accordance with an encoder-decoder framework. Each layer can be performed by performing one or more operations on the PPU 300 be implemented. The layers are divided into a series of stages which are carried out in sequence, with the output of one stage being provided as the input to another stage. The neural network model 210 also includes a number of skip links 710 , in which the output of a specific stage of the encoder is forwarded to a corresponding stage of the decoder, whereby the spatial information from the encoder is combined with the up-sampled or up-sampled feature information processed by the decoder.
In einer Ausführungsform beinhaltet das neuronale Netzwerkmodell 210 vier Stufen im Kodiererbereich. Eine erste Stufe 701 beinhaltet eine Faltungsschicht, die eine Faltungsoperation auf den von dem neuronalen Netzwerkmodell 210 empfangenen Eingang anwendet. In einer Ausführungsform wendet die Faltungsoperation Faltungskerne auf einen oder mehrere Kanäle des Eingangs an, um einen Satz entsprechender Merkmalskarten bzw. Feature-Maps zu erzeugen. Die Größe jedes Faltungskerns kann z.B. 3 × 3 oder 5 × 5 sein. Es versteht sich, dass in anderen Ausführungsformen der Faltungsvorgang so angepasst sein kann, dass er einen Faltungskern unterschiedlicher Größe (z.B. 3 × 3 oder 7 × 7) verwendet, In einigen Ausführungsformen kann die Faltungsoperation eine 3D-Faltungsoperation sein, die einen 3D-Faltungskern auf mehrere Kanäle des Eingangs anwendet, um einen einzelnen Kanal des Ausgangs zu erzeugen.In one embodiment, the neural network model includes 210 four levels in the encoder area. A first stage 701 includes a convolutional layer that performs a convolution operation on that of the neural network model 210 received input applies. In one embodiment, the convolution operation applies convolution kernels to one or more channels of the input to generate a set of corresponding feature maps. The size of each convolution kernel can be, for example, 3 × 3 or 5 × 5. It is understood that in other embodiments, the convolution process may be adapted to use a different size convolution kernel (eg, 3 × 3 or 7 × 7). In some embodiments, the convolution operation may be a 3D convolution operation that includes a 3D convolution kernel applied to multiple channels of the input to create a single channel of the output.
In einigen Ausführungsformen kann die Ausgabe der Faltungsschicht in eine während des Trainings verwendete Stapelnormalisierungsschicht eingegeben werden, welche dazu verwendet wird, die Ergebnisse des Faltungsvorgangs über einen Stapel von Trainingsabtastungen zu normalisieren. Die normierten Werte können auch durch eine Aktivierungsfunktion verarbeitet werden, wie beispielsweise eine gleichgerichtete Lineareinheit (ReLU), eine schlecht isolierte ReLU oder eine Sigmoidfunktion.In some embodiments, the output of the convolutional layer may be input to a stack normalization layer used during training, which is used to normalize the results of the convolution process over a stack of training scans. The normalized values can also be processed by an activation function, such as a rectified linear unit (ReLU), a poorly isolated ReLU or a sigmoid function.
In einer Ausführungsform beinhaltet eine zweite Stufe 702 eine Max-Pooling-Schicht, gefolgt von einer Faltungsschicht. Die Max-Pooling-Schicht reduziert die räumliche Auflösung der Eingabe, indem sie Bereiche der Eingabe abtastet und den Maximalwert innerhalb des Bereichs als Wert für ein einzelnes Element der heruntergesampelten Ausgabe auswählt. So kann beispielsweise die Max-Pooling-Schicht die räumliche Auflösung in jeder Dimension im Pixelraum mit einem Abtastbereich von 2 × 2 Pixeln halbieren. Die abwärtsgesampelte Ausgabe wird an die Faltungsschicht übergeben, welche eine Faltungsoperation auf die abwärtsgesampelte Ausgabe anwendet. Auch hier kann die Ausgabe der Faltungsschicht in eine Stapelnormalisierungsschicht und eine Aktivierungsfunktion eingegeben werden.In one embodiment, includes a second stage 702 a max pooling layer followed by a folding layer. The max pooling layer reduces the spatial resolution of the input by scanning areas of the input and selecting the maximum value within the area as the value for a single element of the sampled output. For example, the max pooling layer can halve the spatial resolution in each dimension in the pixel space with a scanning area of 2 × 2 pixels. The down-sampled output is passed to the convolution layer, which applies a convolution operation to the down-sampled output. Here, too, the output of the folding layer can be entered into a stack normalization layer and an activation function.
In einer Ausführungsform beinhaltet eine dritte Stufe 703 eine Max-Pooling-Schicht, gefolgt von einer Faltungsschicht. Eine vierte Stufe 704 beinhaltet eine Max-Pooling-Schicht, gefolgt von zwei Faltungsschichten. Auch hier kann jeder Faltungsschicht eine Stapelnormalisierungsschicht und/oder eine Aktivierungsfunktion folgen. Der Ausgang der vierten Stufe 704 wird dann einem Dekodiererabschnitt zugeführt, der drei Stufen beinhaltet.In one embodiment, includes a third stage 703 a max pooling layer followed by a folding layer. A fourth stage 704 includes a max pooling layer, followed by two folding layers. Here, too, each folding layer can be followed by a stack normalization layer and / or an activation function. The exit of the fourth stage 704 is then fed to a decoder section which includes three stages.
In einer Ausführungsform beinhaltet die erste Stufe 705 des Dekodiererabschnitts eine aufwärts sampelnde bzw. Up-Sampling-Schicht, gefolgt von zwei Faltungsschichten. Die Up-Sampling-Schicht erhöht die räumliche Auflösung der Eingabe, indem sie eine Interpolation der nächstliegenden Nachbarn durchführt. In anderen Ausführungsformen kann die Up-Sampling-Schicht eine andere Art der Interpolation, wie beispielsweise bilineare Interpolation, implementieren. Der Ausgang der Up-Sampling-Schicht wird über die Skip-Link 710 mit dem Ausgang einer entsprechenden Stufe des Kodiererabschnitts kombiniert (z.B. verkettet). Die zweite Stufe 706 und die dritte Stufe 707 des Kodiererabschnitts beinhalten ebenfalls eine Up-Sampling-Schicht, gefolgt von zwei Faltungsschichten. Die Skip-Links 710 stellen den Ausgang der dritten Stufe 703 des Kodiererabschnitts der ersten Stufe 705 des Dekodiererabschnitts, den Ausgang der zweiten Stufe 702 des Kodiererabschnitts der zweiten Stufe 706 des Dekodiererabschnitts und den Ausgang der ersten Stufe 701 des Kodiererabschnitts der dritten Stufe 707 des Dekodiererabschnitts bereit.In one embodiment, the first stage includes 705 of the decoder section, an up-sampling layer, followed by two convolution layers. The up-sampling layer increases the spatial resolution of the input by interpolating the nearest neighbors. In other embodiments, the up-sampling layer can implement another type of interpolation, such as bilinear interpolation. The output of the up-sampling layer is via the skip link 710 combined with the output of a corresponding stage of the encoder section (eg chained). The second stage 706 and the third stage 707 of the encoder section also include an up-sampling layer, followed by two convolution layers. The skip links 710 represent the output of the third stage 703 of the first stage encoder section 705 of the decoder section, the output of the second stage 702 of the second stage encoder section 706 of the decoder section and the output of the first stage 701 of Third stage encoder section 707 of the decoder section ready.
In einer Ausführungsform ist jede Faltungsschicht dazu konfiguriert, entweder die Anzahl der Kanäle des Eingangs zu erhöhen oder zu verringern, basierend auf einer Anzahl von Faltungskemen, die von der Faltungsschicht implementiert sind. Beispielsweise kann der Eingangsmerkmalsvektor für das neuronale Netzwerkmodell 210 drei Kanäle für das Eingangsbild 202 (z.B. einen roten Kanal, einen grünen Kanal und einen blauen Kanal), drei Kanäle für die verzerrte Version des externen Zustands 214 und einen oder mehrere Kanäle mit Leitdaten 206 beinhalten. Die Leitdaten 206 können z.B. Normalvektoren, Bewegungsvektoren, Tiefenwerte, Werte eines Irritationskreises oder dergleichen entsprechend dem Eingangsbild 202 beinhalten. Die erste Faltungsschicht kann die Anzahl der Kanäle von z.B. 8 Kanälen auf 64 Kanäle erhöhen, wobei jeder Kanal eine separate Merkmalskarte darstellt. Nachfolgende Faltungsschichten können die Anzahl der Kanäle von 64 auf 128, 128 auf 256, 256 auf 512 usw. erhöhen. Der Dekodierer kann dann die Kanäle von z.B. 512 Kanälen auf 256, 256 bis 128 und 128 auf einen endgültigen 3-Kanal-Ausgang reduzieren, der den roten Kanal, den grünen Kanal und den blauen Kanal des rekonstruierten Bilds 204 einschließlich der synthetisierten Effekte darstellt.In one embodiment, each convolution layer is configured to either increase or decrease the number of channels of the input based on a number of convolution schemes implemented by the convolution layer. For example, the input feature vector for the neural network model 210 three channels for the input image 202 (e.g. a red channel, a green channel and a blue channel), three channels for the distorted version of the external state 214 and one or more channels with master data 206 include. The key data 206 can, for example, normal vectors, motion vectors, depth values, values of an irritation circle or the like according to the input image 202 include. The first folding layer can have the number of channels from, for example, 8 channels 64 Increase channels, with each channel representing a separate feature map. Subsequent convolution layers can change the number of channels from 64 on 128 . 128 on 256 . 256 on 512 etc. increase. The decoder can then the channels of eg 512 Channels 256 . 256 to 128 and 128 reduce to a final 3-channel output, the red channel, the green channel and the blue channel of the reconstructed image 204 including the synthesized effects.
Es versteht sich, dass das in 7 dargestellte neuronale Netzwerkmodell 210 nur ein Beispiel für die Architektur des neuronalen Netzwerkmodells 210 ist. Verschiedene Ausführungsformen können zum Beispiel zusätzliche Schichten oder Stufenzahlen beinhalten, die Max-Pooling-Schichten durch modifizierte Faltungsschichten ersetzen, die einen Schritt von 2 oder mehr für das Downsampling verwenden, oder vollständig verbundene Schichten an dem Ausgang der Dekodiererabschnitte hinzufügen.It is understood that in 7 shown neural network model 210 just an example of the architecture of the neural network model 210 is. For example, various embodiments may include additional layers or number of stages that replace max pooling layers with modified convolution layers that use a step of 2 or more for downsampling, or add fully connected layers at the output of the decoder sections.
8 veranschaulicht ein Ablaufdiagramm eines Verfahrens 800 zum Trainieren des neuronalen Netzwerkmodells 210 gemäß einer Ausführungsform. Obwohl das Verfahren 800 im Kontext einer Verarbeitungseinheit beschrieben wird, kann das Verfahren 800 auch durch ein Programm, eine benutzerdefinierte Schaltungsanordnung oder durch eine Kombination aus einer benutzerdefinierten Schaltungsanordnung und einem Programm durchgeführt werden. Beispielsweise kann das Verfahren 800 von einer GPU (Grafikverarbeitungseinheit), einer CPU (Zentralverarbeitungseinheit) oder einem beliebigen Prozessor ausgeführt werden, der in der Lage ist, ein tief lernendes neuronales Netzwerk zu implementieren. Darüber versteht sich für den Fachmann, dass jedes System, das das Verfahren 800 durchführt, innerhalb des Schutzumfangs und Rahmens von Ausführungsformen der Erfindung liegt. 8th illustrates a flow diagram of a method 800 for training the neural network model 210 according to one embodiment. Although the procedure 800 The method can be described in the context of a processing unit 800 can also be performed by a program, a user-defined circuit arrangement or by a combination of a user-defined circuit arrangement and a program. For example, the method 800 from one GPU (Graphics processing unit), one CPU (Central processing unit) or any processor that is able to implement a deep learning neural network. In addition, it is understood by those skilled in the art that any system that uses the method 800 performs within the scope and scope of embodiments of the invention.
Bei Schritt 802 wird ein Satz von Trainingsabtastungen erzeugt. Jede Trainingsabtastung beinhaltet eine Sequenz von computergenerierten Frames. In einer Ausführungsform wird von der Grafikverarbeitungspipeline 600 eine Sequenz von 25 Frames erzeugt, wie z.B. durch ein Videospiel implementiert. Dann können vier oder acht Frames zufällig aus der Sequenz von Frames ausgewählt werden. Die Sequenz von Frames wird mit und ohne visuelle Effekte erzeugt. Beispielsweise kann ein erster Durchlauf der Grafikpipeline 600 dazu konfiguriert sein, die Sequenz von Frames in niedriger Qualität darzustellen, z.B. unter Verwendung eines Fragment-Shaders, der dazu konfiguriert ist, 1 Abtastung pro Pixel (sample per pixel, spp) zu verwenden. Darüber hinaus können bestimmte Teile der Renderingpipeline (z.B. der Fragment-Shader oder Teile davon) deaktiviert sein, wodurch Verarbeitungsvorgänge entfallen, die beispielsweise dazu verwendet werden könnten, visuelle Effekte in die Szene einzubringen. In einigen Ausführungsformen können Differenzdaten ebenfalls während des ersten Durchlaufs der Grafikverarbeitungspipeline 600 erzeugt werden. Ein zweiter Durchlauf der Grafikverarbeitungspipeline 600 kann dazu konfiguriert sein, die Sequenz von Frames in hoher Qualität darzustellen, z.B. unter Verwendung eines Fragment-Shaders, der für die Verwendung von 256 spp oder mehr konfiguriert ist. Darüber hinaus können der (die) Fragment-Shader oder andere Nachbearbeitungsstufen dazu angepasst sein, bestimmte Verarbeitungsvorgänge zu implementieren, wie z.B. zeitliches Anti-Aliasing oder andere visuelle Effekte. Die qualitativ hochwertigen Bilder stellen die Referenzziele für die entsprechenden Bilder geringer Qualität dar, die die Eingangsbilder 202 für das neuronale Netzwerkmodell 210 repräsentieren.At step 802 a set of training samples is generated. Each training scan includes a sequence of computer generated frames. In one embodiment, the graphics processing pipeline 600 a sequence of 25 Generated frames, such as implemented by a video game. Then four or eight frames can be randomly selected from the sequence of frames. The sequence of frames is created with and without visual effects. For example, a first pass through the graphics pipeline 600 configured to display the sequence of low quality frames, for example using a fragment shader configured to use 1 sample per pixel (spp). In addition, certain portions of the rendering pipeline (such as the fragment shader or portions thereof) may be disabled, eliminating processing that could be used to add visual effects to the scene, for example. In some embodiments, differential data may also be during the first pass of the graphics processing pipeline 600 be generated. A second pass of the graphics processing pipeline 600 can be configured to display the sequence of frames in high quality, for example using a fragment shader which is suitable for the use of 256 spp or more is configured. In addition, the fragment shader (s) or other post-processing stages may be adapted to implement certain processing operations, such as temporal anti-aliasing or other visual effects. The high quality images are the reference targets for the corresponding low quality images, the input images 202 for the neural network model 210 represent.
Es versteht sich, dass der Satz von Trainingsabtastungen über mehrere Domänen hinweg generiert wird, wie beispielsweise durch Verwenden verschiedener Videospiele und/oder verschiedener Szenen innerhalb desselben Videospiels. Der Satz von Trainingsabtastungen sollte groß genug sein, um eine gute Auswahl an Beispielen bereitzustellen, die das neuronale Netzwerkmodell 210 lernen kann. Beispielsweise kann der Satz von Trainingsabtastungen Zehntausende von Sequenzen von Frames umfassen.It is understood that the set of training samples is generated across multiple domains, such as by using different video games and / or different scenes within the same video game. The set of training samples should be large enough to provide a good selection of examples using the neural network model 210 can learn. For example, the set of training samples can include tens of thousands of sequences of frames.
Bei Schritt 804 werden für jede Trainingsabtastung in einer Vielzahl von Trainingsabtastungen eine Anzahl von Frames niedriger Qualität (z.B. 4 Frames) von dem neuronalen Netzwerkmodell 210 verarbeitet, um eine Sequenz rekonstruierter Frames zu erzeugen. Es versteht sich, dass das externe rekurrente neuronale Netzwerkmodell 210 den Speicher früherer Frames bei der Erzeugung neuer Frames verwendet. Genauer gesagt, basiert das rekonstruierte Bild 204 für einen aktuellen Frame auf dem verzerrten äußeren Zustand 214 für einen vorangehenden Frame, und basiert das rekonstruierte Bild 204 für den vorangehenden Frame auf dem verzerrten äußeren Zustand 214 für einen Frame vor dem vorangehenden Frame, und so weiter und so fort. Theoretisch hat das neuronale Netzwerkmodell 210 einen unendlichen Speicher, wenn es den aktuell rekonstruierten Frame 204 aller vorangehenden Frames aufbaut, die für die Sequenz von Frames erzeugt wurden. Jedoch kann dann, wenn das neuronale Netzwerkmodell 210 trainiert wird, die Speichergröße auf eine vernünftige Anzahl von Frames, wie beispielsweise 4 oder 8 Frames, beschränkt sein.At step 804 For each training sample in a plurality of training samples, a number of low quality frames (eg 4 frames) from the neural network model 210 processed to generate a sequence of reconstructed frames. It is understood that the external recurrent neural network model 210 uses the memory of previous frames when creating new frames. More specifically, the reconstructed image is based 204 for a current frame on the distorted outer state 214 for one previous frame, and based on the reconstructed image 204 for the previous frame on the distorted outer state 214 for one frame before the previous frame, and so on and so on. Theoretically, the neural network model 210 an infinite memory if it is the currently reconstructed frame 204 builds up all of the previous frames created for the sequence of frames. However, if the neural network model 210 trained, the memory size may be limited to a reasonable number of frames, such as 4 or 8 frames.
In einer Ausführungsform wird ein erster Frame in der Sequenz der Frames durch das neuronale Netzwerkmodell 210 verarbeitet. Der externe Zustand 212, der auf die zeitliche Warpfunktion 220 für diesen ersten Frame angewendet wird, kann ein Frame sein, bei dem alle Werte Null sind. Die zeitliche Warpfunktion 220 erzeugt dann den verzerrten externen Zustand 214 unter Verwendung des externen Zustands 212 und der Differenzdaten 208, die einen Satz von Bewegungsvektoren beinhalten. Obwohl der leere externe Zustand 212 ein rekonstruiertes Bild für einen vorangehenden Frame, der so verzerrt ist, dass er dem aktuellen Frame entspricht ist, nicht genau wiedergibt, werden die anderen Komponenten des Merkmalsvektors von dem neuronalen Netzwerkmodell 210 verarbeitet, um ein rekonstruiertes Bild 204 für den ersten Frame zu erzeugen. Dieses rekonstruierte Bild 204 wird dann an die zeitliche Warpfunktion 220 zurückgegeben, um den verzerrten externen Zustand 214 für den zweiten Frame zu erzeugen. Der zweite Frame, der dritte Frame und der vierte Frame werden auf dieselbe Weise verarbeitet, wodurch ein zweites rekonstruiertes Bild, ein drittes rekonstruiertes Bild und ein viertes rekonstruiertes Bild erzeugt werden.In one embodiment, a first frame in the sequence of frames is through the neural network model 210 processed. The external state 212 that on the temporal warp function 220 applied for this first frame can be a frame in which all values are zero. The temporal warning function 220 then creates the distorted external state 214 using the external state 212 and the difference data 208 that contain a set of motion vectors. Although the empty external state 212 a reconstructed image for a previous frame that is distorted to match the current frame does not accurately represent the other components of the feature vector from the neural network model 210 processed to a reconstructed image 204 for the first frame. This reconstructed picture 204 is then at the time warning function 220 returned to the distorted external state 214 for the second frame. The second frame, the third frame and the fourth frame are processed in the same way, thereby producing a second reconstructed image, a third reconstructed image and a fourth reconstructed image.
In anderen Ausführungsformen wird ein Bild hoher Qualität, das einem Frame unmittelbar vor dem ersten Frame in der Sequenz von Frames entspricht, als Ersatz für den externen Zustand 212 für einen vorangehenden Frame während der Verarbeitung des ersten Frames in der Sequenz von Frames bereitgestellt. Das Bild hoher Qualität kann von der Grafikverarbeitungspipeline 600 während des zweiten Durchlaufs erzeugt und zusammen mit der Sequenz von Frames in der Trainingsabtastung enthalten sein.In other embodiments, a high quality image that corresponds to a frame immediately before the first frame in the sequence of frames becomes a replacement for the external state 212 for a previous frame while processing the first frame in the sequence of frames. The high quality image can come from the graphics processing pipeline 600 generated during the second pass and included in the training scan along with the sequence of frames.
Bei Schritt 806 wird das zuletzt rekonstruierte Bild in der Sequenz der einzelnen Frames mit einem Zielreferenzframe verglichen, der dem zuletzt rekonstruierten Frame entspricht. In einer Ausführungsform berechnet eine Verlustfunktion eine L1-Norm über die Pixel des Frames, um einen Wert zu erzeugen, der die Differenz zwischen dem von dem neuronalen Netzwerkmodell 210 erzeugten rekonstruierten Frame und dem Zielreferenzframe repräsentiert. In anderen Ausführungsformen kann die Verlustfunktion anstelle der L1-Norm eine L2-Norm berechnen. In nochmals weiteren Ausführungsformen kann die Verlustfunktion mehrere Komponenten berechnen, wobei jede Komponente eine L1- oder L2-Norm einer bestimmten Zwischenausgabe darstellt, die von einer bestimmten Schicht des neuronalen Netzwerkmodells 210 erzeugt wird.At step 806 the last reconstructed image in the sequence of the individual frames is compared with a target reference frame which corresponds to the last reconstructed frame. In one embodiment, a loss function computes an L1 norm across the pixels of the frame to produce a value that is the difference between that of the neural network model 210 generated reconstructed frame and the target reference frame. In other embodiments, the loss function may compute an L2 norm instead of the L1 norm. In yet other embodiments, the loss function can compute multiple components, each component representing an L1 or L2 norm of a particular intermediate output from a particular layer of the neural network model 210 is produced.
In einer Ausführungsform ist die Verlustfunktion gleich einer gewichteten Summe von zwei L2-Komponenten. Eine erste L2-Komponente wird als die L2-Differenz zwischen dem Zielreferenzframe und dem rekonstruierten Frame berechnet. Die zweite L2-Komponente wird als die L2-Differenz zwischen einem Gradienten des Zielreferenzframes und einem Gradienten des rekonstruierten Frames berechnet. Der Gradient des Zielreferenzframes wird als die Differenz zwischen dem Zielreferenzframe für den aktuellen Frame zum Zeitpunkt n und dem Zielreferenzframe für das vorangehende Bild zum Zeitpunkt n-1 berechnet. Der rekonstruierte Framegradient wird als die Differenz zwischen dem rekonstruierten Frame für den aktuellen Frame zum Zeitpunkt n und dem rekonstruierten Frame für den vorangehenden Frame zum Zeitpunkt n-1 berechnet. Mit anderen Worten kann die Verlustfunktion geschrieben werden als:
In one embodiment, the loss function is equal to a weighted sum of two L2 components. A first L2 component is calculated as the L2 difference between the target reference frame and the reconstructed frame. The second L2 component is calculated as the L2 difference between a gradient of the target reference frame and a gradient of the reconstructed frame. The gradient of the target reference frame is calculated as the difference between the target reference frame for the current frame at time n and the target reference frame for the previous image at time n-1. The reconstructed frame gradient is calculated as the difference between the reconstructed frame for the current frame at time n and the reconstructed frame for the previous frame at time n-1. In other words, the loss function can be written as:
Bei Schritt 808 wird bestimmt, ob zusätzliche Trainingsabtastungen in dem aktuellen Stapel von Trainingsabtastungen zu verarbeiten sind. In einigen Ausführungsformen wird ein Stapel von Trainingsabtastungen verarbeitet, bevor die Attribute des neuronalen Netzwerkmodells 210 angepasst werden. Falls zusätzliche Trainingsabtastungen verfügbar sind, kehrt das Verfahren zu Schritt 804 zurück, in dem die nächste Trainingsabtastung verarbeitet wird. Falls es jedoch keine weiteren Trainingsabtastungen gibt, die in dem Stapel zu verarbeiten sind, dann schreitet das Verfahren 800 zu Schritt 810 fort.At step 808 it is determined whether additional training samples are to be processed in the current batch of training samples. In some embodiments, a batch of training samples is processed before the attributes of the neural network model 210 be adjusted. If additional training samples are available, the procedure returns to step 804 back in which the next training scan is processed. However, if there are no more training samples to process in the stack, the process continues 800 to step 810 continued.
Bei Schritt 810 können der bzw. die die von der Verlustfunktion berechneten Wert(e) verwendet werden, um die Attribute des neuronalen Netzwerkmodells 210 anzupassen. Die Attribute können sich auf die Gewichte und/oder Biaswerte jeder der Faltungsschichten (z.B. die Koeffizienten der von jeder Schicht implementierten Faltungskerne) beziehen. In einigen Ausführungsformen werden die Attribute des neuronalen Netzwerkmodells 210 angepasst, nachdem eine Vielzahl von Trainingsabtastungen verarbeitet worden sind. Beispielsweise wird ein Stapel von 16 Trainingsabtastungen verarbeitet, und werden dann die Ausgaben der Verlustfunktion kombiniert, um die Attribute basierend auf dem durchschnittlichen Verlust über den gesamten Stapel von Trainingsabtastungen anzupassen.At step 810 the value (s) calculated by the loss function can be used to determine the attributes of the neural network model 210 adapt. The attributes can relate to the weights and / or bias values of each of the folding layers (for example the coefficients of the folding cores implemented by each layer). In some embodiments, the attributes of the neural network model 210 adjusted after a large number of training samples have been processed. For example, a stack of 16 Training samples are processed, and the loss function outputs are then combined to adjust the attributes based on the average loss over the entire stack of training samples.
9A ist ein erstes Beispiel der Ausgabe, die von dem neuronalen Netzwerkmodell gemäß einer Ausführungsform erzeugt wird. Wie in 9A dargestellt ist, wurde ein Eingangsbild 910 mit 1 spp erzeugt und beinhaltet keinen Bewegungsunschärfe-Effekt. Darüber hinaus führt die 1 spp Rendering-Technik zu Aliasing-Artefakten in dem Eingangsbild 910. Das neuronale Netzwerkmodell 210 kann, nachdem es trainiert ist, dazu verwendet werden, ein rekonstruiertes Bild 920 zu erzeugen, das sowohl Bewegungsunschärfe-Effekte beinhaltet als auch Anti-Aliasing-Techniken durch Reduzierung der Aliasing-Artefakte simuliert. Das rekonstruierte Bild 920 ähnelt einem Zielreferenzbild 930, das dem Eingangsbild 910 entspricht, wobei das Zielreferenzbild 930 mit z.B. 256 spp und erweiterten Fragment-Shadern, die Bewegungsunschärfe-Effekte hinzufügen, während des Renderings erzeugt wurde. 9A FIG. 10 is a first example of the output generated by the neural network model according to an embodiment. As in 9A is shown was an input image 910 generated with 1 spp and contains no motion blur effect. In addition, the 1 spp rendering technique leads to aliasing artifacts in the input image 910 , The neural network model 210 after training, can be used to create a reconstructed image 920 to generate, which includes both motion blur effects and simulates anti-aliasing techniques by reducing the aliasing artifacts. The reconstructed picture 920 resembles a target reference image 930 that the input image 910 corresponds, with the target reference image 930 with e.g. 256 spp and advanced fragment shaders that add motion blur effects while rendering.
9B ist ein zweites Beispiel der Ausgabe, die von dem neuronalen Netzwerkmodell gemäß einer Ausführungsform erzeugt wird. Wie in 9B dargestellt ist, wurde ein Eingangsbild 950 mit 1 spp erzeugt und beinhaltet keinen Schärfentiefe-Effekt. Darüber hinaus führt die 1 spp Rendering-Technik zu Aliasing-Artefakten in dem Eingangsbild 950. Das neuronale Netzwerkmodell 210 kann, nachdem es trainiert ist, dazu verwendet werden, ein rekonstruiertes Bild 960 zu erzeugen, das sowohl Schärfentiefe-Effekte beinhaltet als auch Anti-Aliasing-Techniken simuliert, indem es die Aliasing-Artefakte reduziert. Das rekonstruierte Bild 960 ist ähnlich wie ein Zielreferenzbild 970, das dem Eingangsbild 950 entspricht, wobei das Zielreferenzbild 970 während des Renderings z.B. mit 384 spp und erweiterten Fragment-Shadern erzeugt wurde. 9B FIG. 4 is a second example of the output generated by the neural network model according to one embodiment. As in 9B is shown was an input image 950 generated with 1 spp and contains no depth of field effect. In addition, the 1 spp rendering technique leads to aliasing artifacts in the input image 950 , The neural network model 210 after training, can be used to create a reconstructed image 960 to create that includes both depth of field effects and simulates anti-aliasing techniques by reducing the aliasing artifacts. The reconstructed picture 960 is similar to a target reference picture 970 that the input image 950 corresponds, with the target reference image 970 eg during rendering 384 spp and extended fragment shaders.
Das vorstehend im Einzelnen beschriebene externe verzerrte rekurrente neuronale Netzwerkmodell 210 ermöglicht vereinfachte Rendering-Algorithmen zur Erzeugung von Bildern niedriger Qualität in Echtzeit, die von dem neuronalen Netzwerkmodell 210 verarbeitet werden, um simulierte Bilder hoher Qualität zu erzeugen, die stark an computergenerierte Bilder erinnern, die mit viel komplizierteren und zeitaufwändigeren Rendering-Algorithmen erzeugt wurden. Darüber hinaus kann das neuronale Netzwerkmodell 210 dazu trainiert werden, mehrere visuelle Effekte gleichzeitig zu simulieren, wie beispielsweise Bewegungsunschärfe, Schärfentiefe aus Objektiv- bzw. Linsenparametern und Anti-Aliasing aus Mehrfachabtastungs-Anti-Aliasing. Diese Techniken können den Fotorealismus von computergenerierten Bildern erheblich verbessern, ohne die Implementierung komplexer Rendering-Algorithmen zu erfordern, denen es schwer fällt, Videosequenzen in Echtzeit mit adäquaten Frameraten zu produzieren.The external distorted recurrent neural network model described in detail above 210 enables simplified rendering algorithms to generate low quality images in real time by the neural network model 210 are processed to produce high quality simulated images that are strongly reminiscent of computer-generated images created with much more complicated and time-consuming rendering algorithms. In addition, the neural network model 210 are trained to simulate several visual effects at the same time, such as motion blur, depth of field from lens or lens parameters and anti-aliasing from multi-scan anti-aliasing. These techniques can significantly improve the photo-realism of computer-generated images without requiring the implementation of complex rendering algorithms that are difficult to produce real-time video sequences with adequate frame rates.
Es wird angemerkt, dass die hierin beschriebenen Techniken in ausführbaren Anweisungen verkörpert sein können, die auf einem computerlesbaren Medium gespeichert sind zur Verwendung durch ein/eine oder in Verbindung mit einem/einer prozessorbasierten Befehlsausführungsmaschine, einem System, einer Vorrichtung oder einem Gerät verwendet werden. Es versteht sich für den Fachmann, dass für einige Ausführungsformen verschiedene Arten von computerlesbaren Medien zum Speichern von Daten einbezogen sein können. Wie hierin verwendet, beinhaltet ein „computerlesbares Medium“ ein oder mehrere beliebiger geeigneter Medien zum Speichern der ausführbaren Anweisungen eines Computerprogramms derart, dass die Befehlsausführungsmaschine, das System, die Vorrichtung oder das Gerät die Anweisungen von dem computerlesbaren Medium lesen (oder abrufen) und die Anweisungen zur Ausführung der beschriebenen Ausführungsformen ausführen kann. Geeignete Speicherformate beinhalten eines oder mehrere eines elektronischen, magnetischen, optischen und elektromagnetischen Formats. Eine nicht vollständige Liste konventioneller beispielhafter computerlesbarer Medien beinhaltet: eine tragbare Computerdiskette; einen Direktzugriffsspeicher (RAM); einen Nur-Lese-Speicher (ROM); einen löschbaren programmierbaren Nur-Lese-Speicher (EPROM); eine Flash-Speicher-Vorrichtung; und optische Speichervorrichtungen, einschließlich einer portablen Compact Disc (CD), einer portablen digitalen Video-Disc (DVD) und dergleichen.It is noted that the techniques described herein may be embodied in executable instructions stored on computer readable medium for use by or in connection with a processor-based instruction execution engine, system, apparatus, or device. It will be understood by those skilled in the art that various types of computer readable media for storing data may be included for some embodiments. As used herein, a "computer readable medium" includes one or more suitable media for storing the executable instructions of a computer program such that the instruction execution engine, system, apparatus, or device reads and retrieves the instructions from the computer readable medium Can execute instructions for performing the described embodiments. Suitable storage formats include one or more of an electronic, magnetic, optical, and electromagnetic format. A non-exhaustive list of conventional example computer readable media includes: a portable computer diskette; a random access memory (RAM); a read only memory (ROM); an erasable programmable read only memory (EPROM); a flash memory device; and optical storage devices including a portable compact disc (CD), a portable digital video disc (DVD) and the like.
Es versteht sich, dass die in den beigefügten Figuren dargestellte Anordnung von Komponenten nur zur Veranschaulichung dient und dass andere Anordnungen möglich sind. So kann beispielsweise eines oder mehrere der hierin beschriebenen Elemente ganz oder teilweise als eine elektronische Hardwarekomponente realisiert sein. Andere Elemente können in Software, Hardware oder einer Kombination aus Software und Hardware implementiert sein. Außerdem können einige oder alle dieser anderen Elemente kombiniert sein, können einige ganz weggelassen sein, und können zusätzliche Komponenten hinzugefügt sein, während die hierin beschriebene Funktionalität immer noch erhalten bleibt. Somit kann der hierin beschriebene Gegenstand in vielen verschiedenen Variationen verkörpert sein, und werden alle solche Variationen als im Rahmen der Ansprüche liegend betrachtet.It is understood that the arrangement of components shown in the attached figures is only for illustration and that other arrangements are possible. For example, one or more of the elements described herein can be implemented in whole or in part as an electronic hardware component. Other elements can be implemented in software, hardware, or a combination of software and hardware. Additionally, some or all of these other elements may be combined, some may be omitted, and additional components may be added while still maintaining the functionality described herein. Thus, the subject matter described herein may be embodied in many different variations, and all such variations are considered to be within the scope of the claims.
Um das Verständnis des hierin beschriebenen Gegenstands zu erleichtern, werden viele Aspekte im Hinblick auf Handlungsabläufe beschrieben. Es versteht sich für den Fachmann, dass die verschiedenen Aktionen durch spezielle Schaltungen oder Schaltkreise, durch Programmanweisungen, die von einem oder mehreren Prozessoren ausgeführt werden, oder durch eine Kombination aus beidem ausgeführt werden können. Die hierin enthaltene Beschreibung einer beliebigen Sequenz von Aktionen soll nicht implizieren, dass die spezifische Reihenfolge, die für die Durchführung dieser Sequenz beschrieben wird, eingehalten werden muss. Alle hierin beschriebenen Verfahren können in jeder beliebigen geeigneten Sequenz durchgeführt werden, sofern hierin nichts anders angegeben ist oder dies anderweitig durch Kontext klar im Widerspruch steht.To facilitate understanding of the subject matter described, many aspects are described in terms of actions. It will be understood by those skilled in the art that the various actions can be performed by special circuitry or circuitry, by program instructions executed by one or more processors, or by a combination of both. The description of any sequence of actions contained herein is not intended to imply that the specific order described for performing that sequence must be followed. All of the methods described herein can be performed in any suitable sequence unless otherwise stated or otherwise clearly contradicted by context.
Die Verwendung der Begriffe „ein“ und „eine“ und „der/die/das“ und ähnliche Verweise im Kontext des Beschreibens des Gegenstands (insbesondere im Zusammenhang mit den folgenden Ansprüchen) ist so auszulegen, dass sie sowohl der Singular als auch der Plural umfasst ist, sofern hierin nichts anderes angegeben ist oder durch Kontext klar im Widerspruch steht. Die Verwendung des Begriffs „zumindest ein“ gefolgt von einer Liste eines oder mehrerer Elemente (z. B. „zumindest eines von A und B“) ist so zu verstehen, dass ein Element, ausgewählt aus den aufgeführten Elementen (A oder B) oder eine Kombination von zwei oder mehreren der aufgeführten Elemente (A und B), gemeint ist, sofern hierin nichts anderes angegeben ist oder durch Kontext eindeutig im Widerspruch steht. Ferner dient die vorangehende Beschreibung nur der Veranschaulichung und nicht der Beschränkung, da der angestrebte Schutzumfang durch die nachstehend wiedergegebenen Ansprüche und beliebigen derer Äquivalente definiert ist. Die Verwendung beliebiger und aller hierin bereitgestellter Beispiele oder beispielhafter Sprache (z.B. „wie beispielsweise“) dient lediglich der besseren Veranschaulichung des Gegenstands und stellt keine Beschränkung des Schutzumfangs des Gegenstands dar, sofern nicht anders beansprucht. Die Verwendung des Begriffs „basierend auf“ und anderer ähnlicher Sätze, die eine Bedingung für die Erzielung eines Ergebnisses, sowohl in den Ansprüchen als auch in der schriftlichen Beschreibung, angeben, soll nicht dazu dienen, andere Bedingungen, die zu diesem Ergebnis führen, auszuschließen. Kein Wortlaut in der Spezifikation sollte so ausgelegt werden, als zeige er ein beliebiges nicht beanspruchtes Element als Wesentlich für die Ausführung der beanspruchten Erfindung an.The use of the terms "a" and "a" and "the / the / that" and similar references in the context of the description of the object (especially in connection with the following claims) is to be interpreted as meaning both the singular and the plural unless otherwise specified or clearly contradicted by context. The use of the term “at least one” followed by a list of one or more elements (eg “at least one of A and B”) is to be understood as meaning an element selected from the elements listed (A or B) or a combination of two or more of the listed elements (A and B), unless otherwise stated herein or is clearly contradictory by context. Furthermore, the foregoing description is only illustrative and not restrictive, since the scope of protection sought is defined by the claims set forth below and any of their equivalents. The use of any and all of the examples or exemplary language provided herein (e.g. "such as") is for the purpose of better illustration of the item and is not intended to limit the scope of protection of the item unless otherwise claimed. The use of the term "based on" and other similar phrases that specify a condition for achieving a result, both in the claims and in the written description, is not intended to exclude other conditions that lead to that result , No wording in the specification should be construed as indicating any non-claimed element as essential to the practice of the claimed invention.
