DE102019104259A1 - SENSOR PACKAGE AND METHOD - Google Patents

SENSOR PACKAGE AND METHOD Download PDF

Info

Publication number
DE102019104259A1
DE102019104259A1 DE102019104259.3A DE102019104259A DE102019104259A1 DE 102019104259 A1 DE102019104259 A1 DE 102019104259A1 DE 102019104259 A DE102019104259 A DE 102019104259A DE 102019104259 A1 DE102019104259 A1 DE 102019104259A1
Authority
DE
Germany
Prior art keywords
sensor
sensor die
opening
dielectric layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019104259.3A
Other languages
German (de)
Inventor
Tsung-Hsien Chiang
Yu-Chih Huang
Ting-Ting KUO
Chih-Hsuan Tai
Ban-Li Wu
Ying-Cheng Tseng
Chi-Hui Lai
Chiahung Liu
Hao-Yi Tsai
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/266,276 external-priority patent/US10832985B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019104259A1 publication Critical patent/DE102019104259A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Sensor-Die mit einer ersten Fläche und einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der Sensor-Die einen Eingangs-/Ausgangsbereich und einen ersten Sensorbereich auf der ersten Fläche aufweist; ein Verkapselungsmaterial, das den Sensor-Die zumindest seitlich verkapselt; eine leitfähige Durchkontaktierung, die durch das Verkapselungsmaterial verläuft; und eine vorderseitige Umverteilungsstruktur auf der ersten Fläche des Sensor-Dies, wobei die vorderseitige Umverteilungsstruktur mit der leitfähigen Durchkontaktierung und dem Sensor-Die verbunden ist, den Eingangs-/Ausgangsbereich des Sensor-Dies bedeckt und eine erste Öffnung aufweist, die den ersten Sensorbereich des Sensorbereichs freilegt.In one embodiment, an apparatus includes: a sensor die having a first surface and a second surface opposite the first surface, the sensor die having an input / output area and a first sensor area on the first surface; an encapsulation material that encapsulates the sensor die at least laterally; a conductive via that passes through the encapsulation material; and a front redistribution structure on the first surface of the sensor die, the front redistribution structure connected to the conductive via and the sensor die, covering the input / output area of the sensor die and having a first opening that the first sensor area of the Sensor area exposed.

Description

Prioritätsanspruch und QuerverweisPriority claim and cross-reference

Die vorliegende Anmeldung beansprucht die Priorität der am 27. September 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/737.282 , die durch Bezugnahme aufgenommen ist.This application claims priority from the preliminary filing filed on September 27, 2018 U.S. Patent Application No. 62 / 737,282 which is incorporated by reference.

Hintergrund der ErfindungBackground of the Invention

Die Halbleiterindustrie hat auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein rasches Wachstum erfahren. Zum größten Teil ist diese Verbesserung der Integrationsdichte auf mehrmalige Verringerungen der minimalen Strukturgröße zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an schnelleren und kreativeren Packaging-Verfahren für Halbleiter-Dies entstanden. Ein Beispiel für diese Packaging-Systeme ist die InFO-Technologie (InFo: integriertes Fan-out).The semiconductor industry has experienced rapid growth due to constant improvements in the integration density of various electronic components (e.g. transistors, diodes, resistors, capacitors, etc.). For the most part, this improvement in integration density is due to repeated reductions in the minimum feature size, which allows more components to be integrated in a given area. As the demand for downsizing electronic components has grown, there has been a need for faster and more creative packaging processes for semiconductor dies. An example of these packaging systems is the InFO technology (InFo: integrated fan-out).

FigurenlisteFigure list

Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.

  • Die 1, 2, 3, 4, 5A, 5B, 5C, 5D, 6, 7, 8, 9, 10 und 11 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung eines Sensor-Packages, gemäß einigen Ausführungsformen.
  • Die 12, 13A, 13B, 13C, 13D, 14A, 14B, 14C und 14D zeigen ein Sensor-Bauelement, das ein Sensor-Package implementiert, gemäß einigen Ausführungsformen.
  • Die 15 und 16 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung eines Sensor-Packages, gemäß einigen weiteren Ausführungsformen.
  • 17 zeigt ein Sensor-Bauelement, das ein Sensor-Package implementiert, gemäß einigen weiteren Ausführungsformen.
  • Die 18 und 19 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung eines Sensor-Packages, gemäß einigen weiteren Ausführungsformen.
  • 20 zeigt ein Sensor-Bauelement, das ein Sensor-Package implementiert, gemäß einigen weiteren Ausführungsformen.
  • Die 21, 22 und 23 zeigen ein Sensor-Bauelement, das ein Sensor-Package implementiert, gemäß einigen weiteren Ausführungsformen.
  • Die 24A, 24B und 24C zeigen Package-Komponenten, gemäß einigen Ausführungsformen.
Aspects of the present invention can best be understood from the following detailed description when taken in conjunction with the accompanying drawings. It should be noted that, in accordance with normal industry practice, various elements are not drawn to scale. Rather, for the sake of clarity of the discussion, the dimensions of the various elements can be enlarged or reduced as desired.
  • The 1 , 2nd , 3rd , 4th , 5A , 5B , 5C , 5D , 6 , 7 , 8th , 9 , 10th and 11 FIG. 14 shows sectional views of intermediate stages in a process for producing a sensor package, according to some embodiments.
  • The 12th , 13A , 13B , 13C , 13D , 14A , 14B , 14C and 14D 10 show a sensor device that implements a sensor package, according to some embodiments.
  • The 15 and 16 FIG. 14 show sectional views of intermediate stages in a process for producing a sensor package, according to some further embodiments.
  • 17th 10 shows a sensor device that implements a sensor package, according to some other embodiments.
  • The 18th and 19th FIG. 14 show sectional views of intermediate stages in a process for producing a sensor package, according to some further embodiments.
  • 20th 10 shows a sensor device that implements a sensor package, according to some other embodiments.
  • The 21 , 22 and 23 14 show a sensor device that implements a sensor package, according to some other embodiments.
  • The 24A , 24B and 24C show package components, according to some embodiments.

Detaillierte BeschreibungDetailed description

Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.The following description provides many different embodiments or examples for implementing various features of the provided article. Specific examples of components and arrangements are described below to simplify the present invention. These are of course only examples and are not intended to be limiting. For example, the manufacture of a first element above or on a second element in the description below may include embodiments in which the first and second elements are made in direct contact, and may also include embodiments in which additional elements are between the first and the second element can be made so that the first and second elements are not in direct contact. In addition, reference numbers and / or letters can be repeated in the various examples in the present invention. This repetition is for simplicity and clarity, and by itself does not dictate a relationship between the various embodiments and / or configurations discussed.

Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.In addition, spatially relative terms such as "below", "below", "lower (r)" / "lower", "above", "upper" / "upper" and the like can be used for simple purposes Description of the relationship of an element or structure to one or more other elements or structures shown in the figures. In addition to the orientation shown in the figures, the spatially relative terms are intended to include other orientations of the device in use or in operation. The device can be oriented differently (rotated 90 degrees or in a different orientation), and the spatially relative descriptors used here can also be interpreted accordingly.

Bei einigen Ausführungsformen wird ein Sensor-Die in einem InFO-Package verkappt. Der Sensor-Die kann Sensorbereiche auf aktiven Flächen und/oder Rückseiten des Sensor-Dies aufweisen. Das InFO-Package kann Öffnungen aufweisen, die die Sensorbereiche des Sensor-Dies freilegen, während andere Bereiche, z. B. Eingangs-/Ausgangsbereiche (E/A-Bereiche), des Sensor-Dies geschützt bleiben können. Im Vergleich zu anderen (z. B. drahtgebondeten) Packaging-Systemen kann durch Verkappen eines Sensor-Dies in einem InFO-Package der Formfaktor des endgültigen Sensor-Packages kleiner sein, die mechanische Zuverlässigkeit des verkappten Sensors kann steigen, und die Produktionsausbeute kann höher sein. In some embodiments, a sensor die is capped in an InFO package. The sensor die can have sensor areas on active surfaces and / or rear sides of the sensor die. The InFO package can have openings that expose the sensor areas of the sensor die, while other areas, e.g. B. input / output areas (I / O areas), the sensor dies can remain protected. Compared to other (e.g. wire-bonded) packaging systems, by capping a sensor die in an InFO package, the form factor of the final sensor package can be smaller, the mechanical reliability of the capped sensor can increase, and the production yield can be higher be.

Die 1 bis 11 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Komponente 100, gemäß einigen Ausführungsformen. Gezeigt ist ein einzelner Package-Bereich, in dem ein Sensor-Package 101 (siehe 12) hergestellt wird. Das Sensor-Package 101 kann ein integriertes Fan-out-Package (InFO-Package) sein. Es dürfte wohlverstanden sein, dass die Package-Komponente 100 zahlreiche Package-Bereiche aufweist. 12 zeigt ein Sensor-Bauelement 200, das das Sensor-Package 101 implementiert, gemäß einigen Ausführungsformen. Das Sensor-Bauelement 200 kann ein Bauelement sein, dass das Sensor-Package 101 implementiert, wie etwa ein Smartphone, ein Tablet oder dergleichen.The 1 to 11 show sectional views of intermediate stages in a process for producing a package component 100 , according to some embodiments. A single package area is shown in which a sensor package 101 (please refer 12th ) will be produced. The sensor package 101 can be an integrated fan-out package (InFO package). It should be understood that the package component 100 has numerous package areas. 12th shows a sensor device 200 that is the sensor package 101 implemented, according to some embodiments. The sensor component 200 can be a component that the sensor package 101 implemented, such as a smartphone, a tablet or the like.

In 1 wird ein Trägersubstrat 102 bereitgestellt, und auf dem Trägersubstrat 102 wird eine Ablöseschicht 104 hergestellt. Das Trägersubstrat 102 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 102 hergestellt werden können. Die Ablöseschicht 104 kann aus einem Material auf Polymerbasis bestehen, das zusammen mit dem Trägersubstrat 102 von darüber befindlichen Strukturen entfernt werden kann, die in späteren Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht 104 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa ein LTHC-Ablösebelag (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 104 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 104 kann als eine Flüssigkeit verteilt werden und gehärtet werden, oder sie kann eine Laminatschicht, mit der das Trägersubstrat 102 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 104 kann egalisiert werden und kann ein hohes Maß an Planarität haben.In 1 becomes a carrier substrate 102 provided, and on the carrier substrate 102 becomes a peel layer 104 produced. The carrier substrate 102 can be a glass support substrate, a ceramic support substrate or the like. The carrier substrate 102 can be a wafer, allowing multiple packages to be on the carrier substrate at the same time 102 can be produced. The peel layer 104 can be made of a polymer-based material, which together with the carrier substrate 102 can be removed from structures above that are manufactured in later steps. In some embodiments, the release liner is 104 an epoxy-based heat-releasable material that loses its adhesiveness when heated, such as an LTHC release coating (LTHC: light-heat conversion). In other embodiments, the release layer can 104 be an ultraviolet (UV) adhesive that loses its adhesiveness when exposed to UV light. The peel layer 104 can be spread as a liquid and cured, or it can be a laminate layer with which the carrier substrate 102 is coated, or the like. The top of the peel layer 104 can be equalized and can have a high degree of planarity.

In 2 wird eine rückseitige Umverteilungsstruktur 106 auf der Ablöseschicht 104 hergestellt. Bei der dargestellten Ausführungsform weist die rückseitige Umverteilungsstruktur 106 eine dielektrische Schicht 108 und eine Metallisierungsstruktur 110 auf (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Die rückseitige Umverteilungsstruktur 106 ist optional. Bei einigen Ausführungsformen wird die Metallisierungsstruktur 110 weggelassen, und es wird nur die dielektrische Schicht 108 hergestellt.In 2nd becomes a rear redistribution structure 106 on the peel layer 104 produced. In the illustrated embodiment, the rear redistribution structure has 106 a dielectric layer 108 and a metallization structure 110 on (which are sometimes referred to as redistribution layers or redistribution lines). The rear redistribution structure 106 is optional. In some embodiments, the metallization structure 110 omitted and it just becomes the dielectric layer 108 produced.

Auf der Ablöseschicht 104 wird die dielektrische Schicht 108 hergestellt. Die Unterseite der dielektrischen Schicht 108 kann in Kontakt mit der Oberseite der Ablöseschicht 104 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen; oder dergleichen. Die dielektrische Schicht 108 kann mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden. Die dielektrische Schicht 108 wird dann strukturiert, um eine Öffnung 112 zu erzeugen, die Teile der Ablöseschicht 104 freilegt. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 108, wenn die dielektrische Schicht 108 ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel durch anisotropes Ätzen. Die Öffnung 112 hat eine erste Breite W1 . Bei einigen Ausführungsformen beträgt die erste Breite W1 etwa 20.030 µm bis etwa 32.030 µm, was groß genug ist, um einen integrierten Schaltkreis-Die aufzunehmen.On the release layer 104 becomes the dielectric layer 108 produced. The bottom of the dielectric layer 108 can be in contact with the top of the peel layer 104 be. In some embodiments, the dielectric layer is made 108 from a polymer such as polybenzoxazole (PBO), polyimide, benzocyclobutene (BCB) or the like. In other embodiments, the dielectric layer is made 108 a nitride, such as silicon nitride; an oxide such as silicon oxide, phosphor silicate glass (PSG), borosilicate glass (BSG), boron phosphor silicate glass (BPSG) or the like; or similar. The dielectric layer 108 can be made by a suitable deposition method such as spin coating, chemical vapor deposition (CVD), lamination or the like, or a combination thereof. The dielectric layer 108 is then structured around an opening 112 to generate the parts of the release layer 104 exposed. The structuring can be carried out using a suitable method, such as, for example, by exposing the dielectric layer 108 if the dielectric layer 108 is a photosensitive material, or by etching, for example by anisotropic etching. The opening 112 has a first width W 1 . In some embodiments, the first width is W 1 about 20,030 µm to about 32,030 µm, which is large enough to accommodate an integrated circuit die.

Auf der dielektrischen Schicht 108 wird die Metallisierungsstruktur 110 hergestellt. Als ein Beispiel zum Herstellen der Metallisierungsstruktur 110 wird eine Seed-Schicht über der dielektrischen Schicht 108 und in der Öffnung 112 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 110. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon sein. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung. Die übrigen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 110.On the dielectric layer 108 becomes the metallization structure 110 produced. As an example of making the metallization structure 110 becomes a seed layer over the dielectric layer 108 and in the opening 112 produced. In some embodiments, the seed layer is a metal layer, which may be a single layer or a composite layer with a plurality of sub-layers made of different materials. In some embodiments, the seed layer comprises a titanium layer and a copper layer over the titanium layer. The seed layer can be produced, for example, by physical vapor deposition (PVD) or the like. Then a photoresist is produced on the seed layer and structured. The photoresist can be produced by spin coating or the like and can be exposed for structuring. The structure of the photoresist corresponds to the metallization structure 110 . The structuring creates openings through the photoresist in order to expose the seed layer. A conductive material is deposited in the openings of the photoresist and on the exposed parts of the seed layer. The conductive material can be deposited by plating, such as electroplating or electroless plating, or the like. The conductive material can be a metal such as copper, titanium, tungsten, aluminum or the like or a combination thereof. Then the photoresist and the parts of the seed layer on which the conductive material has not been deposited are removed. The photoresist can be removed by a suitable stripping or stripping method, such as using an oxygen plasma or the like. After the photoresist has been removed, the exposed parts of the seed layer are also removed, for example with a suitable etching process, such as by wet or dry etching. The remaining parts of the seed layer and the conductive material form the metallization structure 110 .

Es dürfte wohlverstanden sein, dass die rückseitige Umverteilungsstruktur 106 jede Anzahl von dielektrischen Schichten und Metallisierungsstrukturen aufweisen kann. Weitere dielektrische Schichten und Metallisierungsstrukturen können durch Wiederholen der Prozesse zum Herstellen der dielektrischen Schicht 108 und der Metallisierungsstruktur 110 hergestellt werden. Die Metallisierungsstrukturen können leitfähige Leitungen und leitfähige Durchkontaktierungen umfassen. Die leitfähigen Durchkontaktierungen können während der Herstellung der Metallisierungsstruktur dadurch hergestellt werden, dass die Seed-Schicht und das leitfähige Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die leitfähigen Durchkontaktierungen können daher die verschiedenen leitfähigen Leitungen physisch und elektrisch miteinander verbinden. Bei Ausführungsformen, bei denen die rückseitige Umverteilungsstruktur 106 mehrere Schichten aufweist, kann die Öffnung 112 durch jede einzelne dielektrische Schicht verlaufen.It should be understood that the rear redistribution structure 106 can have any number of dielectric layers and metallization structures. Additional dielectric layers and metallization structures can be created by repeating the processes for manufacturing the dielectric layer 108 and the metallization structure 110 getting produced. The metallization structures can comprise conductive lines and conductive vias. The conductive plated-through holes can be produced during the production of the metallization structure in that the seed layer and the conductive material of the metallization structure are deposited in the opening of the dielectric layer underneath. The conductive vias can therefore physically and electrically connect the various conductive lines. In embodiments where the rear redistribution structure 106 has several layers, the opening 112 pass through every single dielectric layer.

Bei einigen Ausführungsformen weist die rückseitige Umverteilungsstruktur 106 eine oberste dielektrische oder Passivierungsschicht auf, die die Metallisierungsstruktur 110 bedeckt und schützt. Bei der dargestellten Ausführungsform wird die oberste Schicht weggelassen, und ein später hergestelltes Verkapselungsmaterial wird zum Schützen der Metallisierungsstruktur 110 verwendet.In some embodiments, the rear redistribution structure has 106 an uppermost dielectric or passivation layer on top of the metallization structure 110 covers and protects. In the illustrated embodiment, the top layer is omitted and an encapsulant made later is used to protect the metallization structure 110 used.

Außerdem werden leitfähige Durchkontaktierungen 116 auf der dielektrischen Schicht 108 so hergestellt, dass sie sich von dieser weg erstrecken. Als ein Beispiel zum Herstellen der leitfähigen Durchkontaktierungen 116 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur 106 hergestellt, z. B. auf der dielektrischen Schicht 108 und der Metallisierungsstruktur 110. Die Seed-Schicht für die leitfähigen Durchkontaktierungen 116 kann von der Seed-Schicht für die Metallisierungsstruktur 110 verschieden sein und kann außerdem über der Metallisierungsstruktur 110 hergestellt werden. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einer speziellen Ausführungsform umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den leitfähigen Durchkontaktierungen. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon sein. Das Fotoresist und die Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden worden ist, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung. Die übrigen Teile der Seed-Schicht und das leitfähige Material bilden die leitfähigen Durchkontaktierungen 116. Bei der dargestellten Ausführungsform werden die leitfähigen Durchkontaktierungen 116 direkt auf der dielektrischen Schicht 108 hergestellt und werden durch leitfähige Leitungen mit der Metallisierungsstruktur 110 verbunden. Bei anderen Ausführungsformen (die nachstehend beschrieben werden) werden die leitfähigen Durchkontaktierungen 116 von Strukturelementen der Metallisierungsstruktur 110 plattiert.There are also conductive vias 116 on the dielectric layer 108 made to extend away from it. As an example of making the conductive vias 116 becomes a seed layer over the rear redistribution structure 106 manufactured, e.g. B. on the dielectric layer 108 and the metallization structure 110 . The seed layer for the conductive vias 116 can from the seed layer for the metallization structure 110 may be different and may also be above the metallization structure 110 getting produced. In some embodiments, the seed layer is a metal layer, which may be a single layer or a composite layer with a plurality of sub-layers made of different materials. In a special embodiment, the seed layer comprises a titanium layer and a copper layer over the titanium layer. For example, the seed layer can be made by PVD or the like. Then a photoresist is produced on the seed layer and structured. The photoresist can be produced by spin coating or the like and can be exposed for structuring. The structure of the photoresist corresponds to the conductive vias. The structuring creates openings through the photoresist in order to expose the seed layer. A conductive material is deposited in the openings of the photoresist and on the exposed parts of the seed layer. The conductive material can be deposited by plating, such as electroplating or electroless plating, or the like. The conductive material can be a metal such as copper, titanium, tungsten, aluminum or the like or a combination thereof. The photoresist and the parts of the seed layer on which the conductive material has not been deposited are removed. The photoresist can be removed by a suitable stripping or stripping method, such as using an oxygen plasma or the like. After the photoresist has been removed, the exposed parts of the seed layer are also removed, for example with a suitable etching process, such as by wet or dry etching. The remaining parts of the seed layer and the conductive material form the conductive vias 116 . In the illustrated embodiment, the conductive vias 116 directly on the dielectric layer 108 manufactured and are made by conductive lines with the metallization structure 110 connected. In other embodiments (described below), the conductive vias 116 of structural elements of the metallization structure 110 plated.

In 3 wird ein integrierter Schaltkreis-Die 126 mit einem Klebstoff 128 an die Ablöseschicht 104 angeklebt. Der integrierte Schaltkreis-Die 126 kann in der Öffnung 112 der rückseitigen Umverteilungsstruktur 106 angeordnet werden. Der integrierte Schaltkreis-Die 126 kann jede Art von Die sein, wie etwa ein Sensor-Die, ein Logik-Die (z. B. eine zentrale Verarbeitungseinheit, ein Microcontroller usw.), ein Speicher-Die [zum Beispiel ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher) usw.], ein Power-Management-Die [z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis)], ein Hochfrequenz-Die (HF-Die), ein MEMS-Die (MEMS: mikroelektromechanisches System), ein Signalverarbeitungs-Die [z. B. ein DSP-Die (DSP: digitale Signalverarbeitung)], ein Front-End-Die [z. B. ein analoger Front-End-Die (AFE-Die)] oder dergleichen oder eine Kombination davon. Der integrierte Schaltkreis-Die 126 hat eine zweite Breite W2 . Wenn der integrierte Schaltkreis-Die 126 in der Öffnung 112 angeordnet wird, ist die zweite Breite W2 kleiner als die oder gleich der ersten Breite W1 (siehe 2). Bei einigen Ausführungsformen beträgt die zweite Breite W2 etwa 20.000 µm bis etwa 32.000 µm. Bei anderen Ausführungsformen kann der integrierte Schaltkreis-Die 126 über der Öffnung 112 angeordnet werden, und bei diesen Ausführungsformen ist die zweite Breite W2 größer als die erste Breite W1 .In 3rd becomes an integrated circuit die 126 with an adhesive 128 to the peel layer 104 glued on. The integrated circuit die 126 can in the opening 112 the rear redistribution structure 106 to be ordered. The integrated circuit die 126 can be any type of die, such as a sensor die, a logic die (e.g. a central processing unit, a microcontroller, etc.), a memory die [for example, a DRAM die (DRAM: dynamic random access memory), an SRAM die (SRAM: static random access memory), etc.], a power management die [e.g. . B. a PMIC-Die (PMIC: integrated power management circuit)], a radio frequency Die (HF-Die), a MEMS-Die (MEMS: microelectromechanical system), a signal processing Die [z. B. a DSP-Die (DSP: digital signal processing)], a front end Die [z. An analog front end die (AFE die)] or the like or a combination thereof. The integrated circuit die 126 has a second width W 2 . If the integrated circuit die 126 in the opening 112 is arranged is the second width W 2 smaller than or equal to the first width W 1 (please refer 2nd ). In some embodiments, the second width is W 2 about 20,000 µm to about 32,000 µm. In other embodiments, the integrated circuit die 126 over the opening 112 be arranged, and in these embodiments the second width is W 2 larger than the first width W 1 .

Bevor der integrierte Schaltkreis-Die 126 an die Ablöseschicht 104 angeklebt wird, kann er mit geeigneten Herstellungsprozessen bearbeitet werden, um integrierte Schaltkreise in dem integrierten Schaltkreis-Die 126 herzustellen. Der integrierte Schaltkreis-Die 126 weist zum Beispiel ein Halbleitersubstrat 130, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrats) auf. Das Halbleitersubstrat kann Folgendes aufweisen: andere Halbleitermaterialien, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AllnAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. In und/oder auf der aktiven Fläche des Halbleitersubstrats 130 können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., hergestellt werden, die durch Verbindungsstrukturen, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 130 gebildet werden, miteinander verbunden werden können, um einen integrierten Schaltkreis herzustellen.Before the integrated circuit die 126 to the peel layer 104 is glued, it can be processed with suitable manufacturing processes to integrated circuits in the integrated circuit die 126 to manufacture. The integrated circuit die 126 has, for example, a semiconductor substrate 130 , such as doped or undoped silicon, or an active layer of a semiconductor-on-insulator (SOI) substrate. The semiconductor substrate may include: other semiconductor materials, such as germanium; a compound semiconductor such as silicon carbide, gallium arsenic, gallium phosphide, indium phosphide, indium arsenide and / or indium antimonide; an alloy semiconductor such as SiGe, GaAsP, AllnAs, AlGaAs, GaInAs, GaInP and / or GaInAsP; or combinations thereof. Other substrates, such as multilayer or gradient substrates, can also be used. In and / or on the active surface of the semiconductor substrate 130 For example, devices such as transistors, diodes, capacitors, resistors, etc. can be manufactured by connecting structures, for example, by metallization structures in one or more dielectric layers on the semiconductor substrate 130 are formed, can be connected together to produce an integrated circuit.

Der integrierte Schaltkreis-Die 126 weist weiterhin Pads 134, wie etwa Aluminiumpads, Kupferpads oder dergleichen, auf, mit denen äußere Anschlüsse hergestellt werden. Die Pads 134 sind auf der aktiven Fläche des integrierten Schaltkreis-Dies 126 angeordnet. Auf dem integrierten Schaltkreis-Die 126 und auf Teilen der Pads 134 sind eine oder mehrere Passivierungsschichten 136 angeordnet. Durch die Passivierungsschichten 136 verlaufen Öffnungen, um die Pads 134 freizulegen.The integrated circuit die 126 still has pads 134 , such as aluminum pads, copper pads or the like, with which external connections are made. The pads 134 are on the active area of the integrated circuit dies 126 arranged. On the integrated circuit die 126 and on parts of the pads 134 are one or more passivation layers 136 arranged. Through the passivation layers 136 openings run around the pads 134 to expose.

Bei einigen Ausführungsformen ist der integrierte Schaltkreis-Die 126 ein Sensor-Die. Der Sensor-Die kann ein Bildsensor, ein akustischer Sensor oder dergleichen sein. Der Sensor-Die kann einen oder mehrere Wandler aufweisen, und er kann außerdem ein oder mehrere Strukturelemente aufweisen, die für die Messung während des Betriebs Signale aussenden. Der Sensor-Die kann zum Beispiel ein Fingerabdrucksensor sein, der so betrieben wird, dass er akustische Ultraschallwellen aussendet und reflektierte Wellen misst. Der integrierte Schaltkreis-Die 126 hat einen E/A-Bereich 126A und einen Sensorbereich 126B auf der aktiven Fläche. Der E/A-Bereich 126A kann den Sensorbereich 126B umschließen (oder auch nicht). Der Sensorbereich 126B hat eine dritte Breite W3 , die kleiner als die zweite Breite W2 ist. Bei einigen Ausführungsformen beträgt die dritte Breite W3 etwa 16.000 µm bis etwa 30.000 µm. Bei einigen Ausführungsformen wird der Sensor-Die so in einem InFO-Package verkappt, dass der Sensorbereich 126B freiliegt. Bei einigen Ausführungsformen weist der integrierte Schaltkreis-Die 126 weiterhin einen Sensorbereich 126C auf der Rückseite des integrierten Schaltkreis-Dies 126 auf. Bei diesen Ausführungsformen wird der Sensor-Die so verkappt, dass auch der Sensorbereich 126C freiliegt.In some embodiments, the integrated circuit die 126 a sensor die. The sensor die can be an image sensor, an acoustic sensor or the like. The sensor die can have one or more transducers, and it can also have one or more structural elements that emit signals for measurement during operation. The sensor die can be, for example, a fingerprint sensor that is operated in such a way that it emits acoustic ultrasonic waves and measures reflected waves. The integrated circuit die 126 has an I / O area 126A and a sensor area 126B on the active area. The I / O area 126A can the sensor area 126B enclose (or not). The sensor area 126B has a third width W 3 that are smaller than the second width W 2 is. In some embodiments, the third width is W 3 about 16,000 µm to about 30,000 µm. In some embodiments, the sensor die is capped in an InFO package such that the sensor area 126B exposed. In some embodiments, the integrated circuit die 126 still a sensor area 126C on the back of the integrated circuit dies 126 on. In these embodiments, the sensor die is capped such that the sensor area also 126C exposed.

Der Klebstoff 128 wird auf die Rückseite des integrierten Schaltkreis-Dies 126 aufgebracht und klebt den integrierten Schaltkreis-Die 126 an die Ablöseschicht 104 an. Der Klebstoff 128 kann jeder geeignete Klebstoff, ein Epoxid, eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Der Klebstoff 128 kann auf eine Rückseite des integrierten Schaltkreis-Dies 126 oder über der Oberfläche des Trägersubstrats 102 aufgebracht werden. Zum Beispiel kann der Klebstoff 128 auf die Rückseite des integrierten Schaltkreis-Dies 126 aufgebracht werden, bevor er vereinzelt wird. Ebenso kann der Klebstoff 128 in der Öffnung 112 der rückseitigen Umverteilungsstruktur 106 aufgebracht werden, bevor der integrierte Schaltkreis-Die 126 befestigt wird.The adhesive 128 will die on the back of the integrated circuit 126 applied and glued the integrated circuit die 126 to the peel layer 104 on. The adhesive 128 can be any suitable adhesive, epoxy, die attach layer (DAF), or the like. The adhesive 128 can be on a back of the integrated circuit dies 126 or above the surface of the carrier substrate 102 be applied. For example, the glue 128 to the back of the integrated circuit dies 126 be applied before it is separated. The adhesive can also be used 128 in the opening 112 the rear redistribution structure 106 be applied before the integrated circuit die 126 is attached.

Es ist zwar gezeigt, dass nur ein integrierter Schaltkreis-Die 126 in dem dargestellten Package-Bereich angeklebt wird, aber es dürfte wohlverstanden sein, dass mehr integrierte Schaltkreis-Dies 126 in jedem Package-Bereich angeklebt werden können. Zum Beispiel können mehrere integrierte Schaltkreis-Dies 126 in jedem Package-Bereich angeklebt werden. Außerdem können die Größen und Arten der integrierten Schaltkreis-Dies 126 unterschiedlich sein. Bei einigen Ausführungsformen kann der integrierte Schaltkreis-Die 126 ein Die mit einer großen Grundfläche sein, wie etwa ein SoC-Bauelement (SoC: Ein-Chip-System). Bei Ausführungsformen, bei denen der integrierte Schaltkreis-Die 126 eine große Grundfläche hat, kann der Platz, der für die leitfähigen Durchkontaktierungen 116 in den Package-Bereichen zur Verfügung steht, begrenzt sein. Die Verwendung der rückseitigen Umverteilungsstruktur 106 ermöglicht eine verbesserte Verbindungsanordnung, wenn die Package-Bereiche nur einen begrenzten Platz haben, der für die leitfähigen Durchkontaktierungen 116 zur Verfügung steht. Bei Ausführungsformen, bei denen ein Sensor-Die verwendet wird, können auch Logik-Dies, Speicher-Dies oder eine Kombination davon in den Sensor-Die integriert werden.While it is shown that only one integrated circuit die 126 is glued in the package area shown, but it should be understood that more integrated circuit dies 126 can be glued in any package area. For example, multiple integrated circuit dies 126 can be glued in every package area. Also, the sizes and types of integrated circuit dies 126 be different. In some embodiments, the integrated circuit die 126 a Die with a large footprint, such as a SoC device (SoC: one-chip system). In embodiments where the integrated circuit die 126 a big Footprint, the space required for the conductive vias 116 available in the package areas. The use of the rear redistribution structure 106 enables an improved connection arrangement if the package areas have only a limited space for the conductive vias 116 is available. In embodiments in which a sensor die is used, logic dies, memory dies or a combination thereof can also be integrated into the sensor die.

In 4 wird ein Verkapselungsmaterial 142 auf den verschiedenen Komponenten hergestellt. Nach seiner Herstellung verkapselt das Verkapselungsmaterial 142 die leitfähigen Durchkontaktierungen 116 und den integrierten Schaltkreis-Die 126 zumindest seitlich. Somit ist die Metallisierungsstruktur 110 zwischen dem Verkapselungsmaterial 142 und der dielektrischen Schicht 108 angeordnet. Das Verkapselungsmaterial 142 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 142 kann durch Formpressen, Pressspritzen oder dergleichen aufgebracht werden. Anschließend wird das Verkapselungsmaterial 142 gehärtet. Bei der dargestellten Ausführungsform wird das Verkapselungsmaterial 142 durch Pressspritzen hergestellt, sodass die leitfähigen Durchkontaktierungen 116 und der integrierte Schaltkreis-Die 126 nach dem Formen freiliegen, und Planarisierungsschritte (z. B. eine CMP) können entfallen. Da das Verkapselungsmaterial 142 durch Pressspritzen hergestellt wird, können Aussparungen 142R in dem Verkapselungsmaterial 142 zwischen jeweiligen der leitfähigen Durchkontaktierungen 116 und dem integrierten Schaltkreis-Die 126 entstehen. Außerdem kann sich eine Oberseite der Passivierungsschichten 136 über einer Oberseite des Verkapselungsmaterials 142 befinden.In 4th becomes an encapsulation material 142 manufactured on the various components. After its manufacture, the encapsulation material encapsulates 142 the conductive vias 116 and the integrated circuit die 126 at least laterally. So the metallization structure 110 between the encapsulation material 142 and the dielectric layer 108 arranged. The encapsulation material 142 can be a molding compound, an epoxy or the like. The encapsulation material 142 can be applied by compression molding, injection molding or the like. Then the encapsulation material 142 hardened. In the illustrated embodiment, the encapsulation material 142 manufactured by press injection, so that the conductive vias 116 and the integrated circuit die 126 exposed after molding, and planarization steps (e.g. a CMP) can be omitted. Because the encapsulation material 142 Recesses can be made by injection molding 142R in the encapsulation material 142 between each of the conductive vias 116 and the integrated circuit die 126 arise. There may also be an upper surface of the passivation layers 136 over a top of the encapsulant 142 are located.

Wenn der integrierte Schaltkreis-Die 126 an die Ablöseschicht 104 angeklebt wird, wird er auf die Ablöseschicht 104 gedrückt, um die Haftung des Klebstoffs 128 zu verbessern. Der Klebstoff 128 ist ein formbares Material. Daher kann während des Anhaftens ein Teil des Klebstoffs 128 um die Ränder des integrierten Schaltkreis-Dies 126 herausgepresst werden, und das Verkapselungsmaterial 142 kann um den herausgepressten Klebstoff 128 hergestellt werden. Die 5A bis 5D sind Detailansichten eines Bereichs 100A von 4, die Aspekte des Klebstoffs 128 zeigen, gemäß verschiedenen Ausführungsformen.If the integrated circuit die 126 to the peel layer 104 is glued, it is on the release layer 104 pressed to the adhesion of the adhesive 128 to improve. The adhesive 128 is a malleable material. Therefore, some of the adhesive may adhere during attachment 128 around the edges of the integrated circuit dies 126 be squeezed out, and the encapsulation material 142 can around the squeezed out adhesive 128 getting produced. The 5A to 5D are detailed views of an area 100A from 4th , the aspects of adhesive 128 show, according to various embodiments.

Die 5A und 5B zeigen Ausführungsformen, bei denen die erste Breite W1 der Öffnung 112 (siehe 2) größer als die zweite Breite W2 des integrierten Schaltkreis-Dies 126 (siehe 3) ist. In 5A kontaktiert der Klebstoff 128 das Verkapselungsmaterial 142 und eine Seitenwand der dielektrischen Schicht 108. Der Klebstoff 128 hat einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt. Der gewölbte Teil des Klebstoffs 128 kontaktiert das Verkapselungsmaterial 142. Der nächstgelegene Rand der dielektrischen Schicht 108 ist nur durch den Klebstoff 128 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt. In 5B kontaktiert der Klebstoff 128 das Verkapselungsmaterial 142 und ist von der dielektrischen Schicht 108 physisch getrennt. Der Klebstoff 128 hat einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis unter den integrierten Schaltkreis-Die 126 erstreckt. Der gewölbte Teil des Klebstoffs 128 kontaktiert das Verkapselungsmaterial 142. Der nächstgelegene Rand der dielektrischen Schicht 108 ist durch den Klebstoff 128 und das Verkapselungsmaterial 142 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt.The 5A and 5B show embodiments in which the first width W 1 the opening 112 (please refer 2nd ) larger than the second width W 2 of the integrated circuit dies 126 (please refer 3rd ) is. In 5A the adhesive contacts 128 the encapsulation material 142 and a sidewall of the dielectric layer 108 . The adhesive 128 has a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends. The curved part of the adhesive 128 contacts the encapsulation material 142 . The closest edge of the dielectric layer 108 is only through the glue 128 physically from the sidewall of the integrated circuit dies 126 Cut. In 5B the adhesive contacts 128 the encapsulation material 142 and is from the dielectric layer 108 physically separated. The adhesive 128 has a domed part that extends from the side wall of the integrated circuit dies 126 down under the integrated circuit die 126 extends. The curved part of the adhesive 128 contacts the encapsulation material 142 . The closest edge of the dielectric layer 108 is through the glue 128 and the encapsulation material 142 physically from the sidewall of the integrated circuit dies 126 Cut.

5C zeigt eine Ausführungsform, bei der die erste Breite W1 der Öffnung 112 (siehe 2) gleich der zweiten Breite W2 des integrierten Schaltkreis-Dies 126 (siehe 3) ist. In 5C kontaktiert der Klebstoff 128 das Verkapselungsmaterial 142 sowie eine Seitenwand und eine Oberseite der dielektrischen Schicht 108. Der Klebstoff 128 hat einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt. Der gewölbte Teil des Klebstoffs 128 kontaktiert das Verkapselungsmaterial 142. Der nächstgelegene Rand der dielektrischen Schicht 108 ist nur durch den Klebstoff 128 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt. 5C shows an embodiment in which the first width W 1 the opening 112 (please refer 2nd ) equal to the second width W 2 of the integrated circuit dies 126 (please refer 3rd ) is. In 5C the adhesive contacts 128 the encapsulation material 142 and a side wall and a top of the dielectric layer 108 . The adhesive 128 has a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends. The curved part of the adhesive 128 contacts the encapsulation material 142 . The closest edge of the dielectric layer 108 is only through the glue 128 physically from the sidewall of the integrated circuit dies 126 Cut.

5D zeigt eine Ausführungsform, bei der die erste Breite W1 der Öffnung 112 (siehe 2) kleiner als die zweite Breite W2 des integrierten Schaltkreis-Dies 126 (siehe 3) ist. In 5D kontaktiert der Klebstoff 128 das Verkapselungsmaterial 142 sowie eine Seitenwand und eine Oberseite der dielektrischen Schicht 108. Der Klebstoff 128 hat einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt. Der gewölbte Teil des Klebstoffs 128 kontaktiert das Verkapselungsmaterial 142. Der nächstgelegene Rand der dielektrischen Schicht 108 ist nur durch den Klebstoff 128 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt. 5D shows an embodiment in which the first width W 1 the opening 112 (please refer 2nd ) smaller than the second width W 2 of the integrated circuit dies 126 (please refer 3rd ) is. In 5D the adhesive contacts 128 the encapsulation material 142 and a side wall and a top of the dielectric layer 108 . The adhesive 128 has a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends. The curved part of the adhesive 128 contacts the encapsulation material 142 . The closest edge of the dielectric layer 108 is only through the glue 128 physically from the sidewall of the integrated circuit dies 126 Cut.

Die 6 bis 8 zeigen die Herstellung einer vorderseitigen Umverteilungsstruktur 144 (siehe 8) über den leitfähigen Durchkontaktierungen 116, dem Verkapselungsmaterial 142 und dem integrierten Schaltkreis-Die 126. Die vorderseitige Umverteilungsstruktur 144 weist eine dielektrische Schicht 146, eine Metallisierungsstruktur 148 und eine dielektrische Schicht 150 auf. Die Metallisierungsstruktur kann auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die vorderseitige Umverteilungsstruktur 144 ist als ein Beispiel gezeigt, und hier wird ein beispielhaftes Verfahren zum Herstellen der vorderseitigen Umverteilungsstruktur 144 erörtert. In der vorderseitigen Umverteilungsstruktur 144 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können nachstehend erörterte Schritte und Prozesse wiederholt werden.The 6 to 8th show the fabrication of a front-end redistribution structure 144 (please refer 8th ) over the conductive vias 116 , the encapsulation material 142 and the integrated circuit die 126 . The front-end redistribution structure 144 has a dielectric layer 146 , a metallization structure 148 and a dielectric layer 150 on. The Metallization structure can also be referred to as redistribution layers or redistribution lines. The front-end redistribution structure 144 is shown as an example, and here is an exemplary method for fabricating the front redistribution structure 144 discussed. In the front redistribution structure 144 more or less dielectric layers and metallization structures can be produced. If more dielectric layers and metallization structures are to be produced, the steps and processes discussed below can be repeated.

Die vorderseitige Umverteilungsstruktur 144 (siehe 8) weist eine Öffnung 152 auf, die den Sensorbereich 126B des integrierten Schaltkreis-Dies 126 freilegt. Die Öffnung 152 verläuft durch die dielektrischen Schichten 146 und 150 der vorderseitigen Umverteilungsstruktur 144. Die Metallisierungsstruktur 148 wird nicht in der Öffnung 152 hergestellt, sodass sich keine Materialien der vorderseitigen Umverteilungsstruktur 144 (z. B. Materialien der Metallisierungsstruktur 156 und der dielektrischen Schichten 146 und 150) in der Öffnung 152 befinden. Mit anderen Worten, über dem Sensorbereich 126B befindet sich ein Luftspalt, der seitlich zwischen Teilen der vorderseitigen Umverteilungsstruktur 144 angeordnet ist und frei von flüssigen und festen Stoffen ist. Die Öffnung 152 legt den Sensorbereich 126B des integrierten Schaltkreis-Dies 126 frei, sodass er auch dann verwendet werden kann, wenn der integrierte Schaltkreis-Die 126 verkappt und verkapselt ist. Nach der Erzeugung der Öffnung 152 bleibt der E/A-Bereich 126A des integrierten Schaltkreis-Dies 126 von der vorderseitigen Umverteilungsstruktur 144 unbedeckt. Die Öffnung 152 hat einer vierte Breite W4 , die größer als die oder gleich der dritten Breite W3 sein kann. Bei einigen Ausführungsformen beträgt die vierte Breite W4 etwa 16.006 µm bis etwa 29.734 µm.The front-end redistribution structure 144 (please refer 8th ) has an opening 152 on that the sensor area 126B of the integrated circuit dies 126 exposed. The opening 152 runs through the dielectric layers 146 and 150 the front-end redistribution structure 144 . The metallization structure 148 will not be in the opening 152 manufactured so that no materials of the front redistribution structure 144 (e.g. materials of the metallization structure 156 and the dielectric layers 146 and 150 ) in the opening 152 are located. In other words, over the sensor area 126B there is an air gap between the parts of the front redistribution structure 144 is arranged and is free of liquid and solid substances. The opening 152 sets the sensor area 126B of the integrated circuit dies 126 free, so that it can also be used when the integrated circuit die 126 is capped and encapsulated. After creating the opening 152 remains the I / O area 126A of the integrated circuit dies 126 from the front-end redistribution structure 144 uncovered. The opening 152 has a fourth width W 4 that are greater than or equal to the third width W 3 can be. In some embodiments, the fourth width is W 4 about 16,006 µm to about 29,734 µm.

In 6 wird die dielektrische Schicht 146 auf dem Verkapselungsmaterial 142, den leitfähigen Durchkontaktierungen 116, den Passivierungsschichten 136 und den Pads 134 abgeschieden. Bei einigen Ausführungsformen besteht die dielektrische Schicht 146 aus einem lichtempfindlichen Material, wie etwa PBO, Polyimid, BCB oder dergleichen, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Die dielektrische Schicht 146 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Wenn das Verkapselungsmaterial 142 die Aussparungen 142R hat, füllen Teile der dielektrischen Schicht 146 die Aussparungen 142R. Anschließend wird die dielektrische Schicht 146 strukturiert. Durch das Strukturieren entstehen Öffnungen 152, 154 und 156, die den Sensorbereich 126B, die Pads 134 bzw. die leitfähigen Durchkontaktierungen 116 freilegen. Die Breite der Öffnung 152 ist größer als die Breiten der Öffnungen 154 und 156. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 146, wenn die dielektrische Schicht 146 ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. Wenn die dielektrische Schicht 146 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.In 6 becomes the dielectric layer 146 on the encapsulation material 142 , the conductive vias 116 , the passivation layers 136 and the pads 134 deposited. In some embodiments, the dielectric layer is made 146 a photosensitive material such as PBO, polyimide, BCB or the like that can be patterned using a lithographic mask. The dielectric layer 146 can be made by spin coating, lamination, CVD, or the like, or a combination thereof. If the encapsulation material 142 the recesses 142R has, fill parts of the dielectric layer 146 the recesses 142R . Then the dielectric layer 146 structured. Structuring creates openings 152 , 154 and 156 that the sensor area 126B who have favourited Pads 134 or the conductive vias 116 uncover. The width of the opening 152 is larger than the widths of the openings 154 and 156 . The structuring can be carried out using a suitable method, such as, for example, by exposing the dielectric layer 146 if the dielectric layer 146 is a photosensitive material, or by etching, for example anisotropic etching. If the dielectric layer 146 is a photosensitive material, it can be developed after exposure.

In 7 wird die Metallisierungsstruktur 148 hergestellt. Die Metallisierungsstruktur 148 umfasst leitfähige Leitungen auf und entlang der Hauptfläche der dielektrischen Schicht 146. Die Metallisierungsstruktur 148 weist weiterhin leitfähige Durchkontaktierungen auf, die durch die dielektrische Schicht 146 verlaufen, um (z. B. mittels der Pads 134) physisch und elektrisch mit den leitfähigen Durchkontaktierungen 116 und dem integrierten Schaltkreis-Die 126 verbunden zu werden. Wenn das Verkapselungsmaterial 142 die Aussparungen 142R hat, können die Oberseiten des Verkapselungsmaterials 142, der leitfähigen Durchkontaktierungen 116 und des integrierten Schaltkreis-Dies 126 nicht auf gleicher Höhe sein (z. B. bei Ausführungsformen, bei denen der Planarisierungsschritt weggelassen wird). Bei diesen Ausführungsformen haben die Durchkontaktierungen der Metallisierungsstruktur 148, die mit dem integrierten Schaltkreis-Die 126 verbunden sind, andere Längen als die Durchkontaktierungen der Metallisierungsstruktur 148, die mit den leitfähigen Durchkontaktierungen 116 verbunden sind.In 7 becomes the metallization structure 148 produced. The metallization structure 148 includes conductive lines on and along the major surface of the dielectric layer 146 . The metallization structure 148 also has conductive vias through the dielectric layer 146 run to (e.g. using the pads 134 ) physically and electrically with the conductive vias 116 and the integrated circuit die 126 to be connected. If the encapsulation material 142 the recesses 142R can have the tops of the encapsulation material 142 , the conductive vias 116 and the integrated circuit dies 126 not be at the same level (e.g. in embodiments where the planarization step is omitted). In these embodiments, the plated-through holes of the metallization structure 148 that with the integrated circuit die 126 connected lengths other than the plated-through holes of the metallization structure 148 with the conductive vias 116 are connected.

Zum Herstellen der Metallisierungsstruktur 148 wird eine Seed-Schicht über der dielektrischen Schicht 146 und in den Öffnungen 152, 154 und 156 hergestellt, die durch die dielektrische Schicht 146 verlaufen. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 148. Durch die Strukturierung werden Öffnungen durch das Fotoresist erzeugt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird dann ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon sein. Die Kombination aus dem leitfähigen Material und den darunter befindlichen Teilen der Seed-Schicht bildet die Metallisierungsstruktur 148. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung.To create the metallization structure 148 becomes a seed layer over the dielectric layer 146 and in the openings 152 , 154 and 156 made by the dielectric layer 146 run. In some embodiments, the seed layer is a metal layer, which may be a single layer or a composite layer with a plurality of sub-layers made of different materials. In some embodiments, the seed layer comprises a titanium layer and a copper layer over the titanium layer. For example, the seed layer can be made by PVD or the like. Then a photoresist is produced on the seed layer and structured. The photoresist can be produced by spin coating or the like and can be exposed for structuring. The structure of the photoresist corresponds to the metallization structure 148 . The structuring creates openings through the photoresist in order to expose the seed layer. A conductive material is then deposited in the openings of the photoresist and on the exposed parts of the seed layer. The conductive material can be deposited by plating, such as electroplating or electroless plating, or the like. The conductive material can be a metal such as copper, titanium, tungsten, Aluminum or the like or a combination thereof. The combination of the conductive material and the parts of the seed layer underneath form the metallization structure 148 . Then the photoresist and the parts of the seed layer on which the conductive material has not been deposited are removed. The photoresist can be removed by a suitable stripping or stripping method, such as using an oxygen plasma or the like. After the photoresist has been removed, the exposed parts of the seed layer are also removed, for example with a suitable etching process, such as by wet or dry etching.

In 8 wird die dielektrische Schicht 150 auf der Metallisierungsstruktur 148 und der dielektrischen Schicht 146 abgeschieden. Die dielektrische Schicht 150 kann in einer ähnlichen Weise wie die dielektrische Schicht 146 hergestellt werden und kann aus dem gleichen Material wie die dielektrische Schicht 146 bestehen. Die Öffnung 152 wird dann durch Strukturieren der dielektrischen Schicht 150 in einer ähnlichen Weise wie bei der dielektrischen Schicht 146 durch die dielektrische Schicht 150 verlängert. Nachdem die Öffnung 152 verlängert worden ist, hat sie eine erste Tiefe D1 , die von einer Hauptfläche der Passivierungsschichten 136 bis zu einer Oberseite der dielektrischen Schicht 150 gemessen wird. Bei einigen Ausführungsformen beträgt die erste Tiefe D1 etwa 17 µm bis etwa 25 µm (z. B. weniger als etwa 25 µm).In 8th becomes the dielectric layer 150 on the metallization structure 148 and the dielectric layer 146 deposited. The dielectric layer 150 can be in a similar manner to the dielectric layer 146 and can be made of the same material as the dielectric layer 146 consist. The opening 152 is then by patterning the dielectric layer 150 in a similar way to the dielectric layer 146 through the dielectric layer 150 extended. After the opening 152 has been extended, it has a first depth D 1 that of a major surface of the passivation layers 136 up to a top of the dielectric layer 150 is measured. In some embodiments, the first depth is D 1 about 17 µm to about 25 µm (e.g. less than about 25 µm).

Bei der dargestellten Ausführungsform wird die Öffnung 152 während der Herstellung der vorderseitigen Umverteilungsstruktur 144 erzeugt. Die Öffnung 152 kann auch nach der Herstellung der vorderseitigen Umverteilungsstruktur 144 erzeugt werden. Die Öffnung 152 kann zum Beispiel mit einer anisotropen Ätzung durch die dielektrischen Schichten 146 und 150 nach deren Herstellung erzeugt werden.In the illustrated embodiment, the opening 152 during the manufacture of the front redistribution structure 144 generated. The opening 152 can also after the manufacture of the front redistribution structure 144 be generated. The opening 152 can, for example, with an anisotropic etching through the dielectric layers 146 and 150 generated after their manufacture.

In 9 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 102 von dem Klebstoff 128 und der rückseitigen Umverteilungsstruktur 106, z. B. der dielektrischen Schicht 108, abzulösen. Bei einigen Ausführungsformen umfasst das Ablösen das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 104, sodass sich die Ablöseschicht 104 durch die Wärme des Lichts zersetzt wird und das Trägersubstrat 102 entfernt werden kann. Die Struktur wird dann gewendet und auf einem Band 160 platziert.In 9 a carrier substrate detachment is carried out around the carrier substrate 102 of the glue 128 and the rear redistribution structure 106 , e.g. B. the dielectric layer 108 to replace. In some embodiments, the stripping comprises projecting light, such as laser light or UV light, onto the stripping layer 104 so that the release layer 104 is decomposed by the heat of light and the carrier substrate 102 can be removed. The structure is then turned over and on a belt 160 placed.

In 10 werden Öffnungen 162 durch die dielektrische Schicht 108 erzeugt, um Teile der Metallisierungsstruktur 110 und/oder der leitfähigen Durchkontaktierungen 116 freizulegen. Die Öffnungen 162 können zum Beispiel durch Laserbohren, Ätzen oder dergleichen erzeugt werden. Außerdem werden während des Öffnungsprozesses die Öffnungen 112 in der rückseitigen Umverteilungsstruktur 106 durch Entfernen zumindest eines Teils des Klebstoffs 128 neu erzeugt. Der Klebstoff 128 kann zum Beispiel durch Laserbohren, Ätzen oder dergleichen entfernt werden. Bei einigen Ausführungsformen werden in dem gleichen Prozess, wie etwa dem gleichen Laserbohrprozess, die Öffnungen 162 erzeugt und die Öffnung 112 wird neu erzeugt. Nach dem Laserbohrprozess kann ein Reinigungsprozess durchgeführt werden, um verbliebene Rückstände des Klebstoffs 128 und der dielektrischen Schicht 108 zu entfernen. Bei Ausführungsformen, bei denen der integrierte Schaltkreis-Die 126 einen Sensorbereich 126C auf der Rückseite aufweist, legt die Öffnung 112 den Sensorbereich 126C frei. Durch die Öffnung 112 können weitere Elemente, wie etwa Wärmeabführ-Elemente oder Schalldämmschichten, an dem integrierten Schaltkreis-Die 126 befestigt werden. Mit dem InFO-Package können diese Elemente leichter als mit einem drahtgebondeten Package in den Sensor-Die integriert werden.In 10th become openings 162 through the dielectric layer 108 generated to parts of the metallization structure 110 and / or the conductive vias 116 to expose. The openings 162 can be produced, for example, by laser drilling, etching or the like. In addition, the openings are made during the opening process 112 in the rear redistribution structure 106 by removing at least part of the adhesive 128 newly created. The adhesive 128 can be removed, for example, by laser drilling, etching, or the like. In some embodiments, the openings become in the same process, such as the same laser drilling process 162 generated and the opening 112 is newly created. After the laser drilling process, a cleaning process can be carried out to remove any remaining adhesive residue 128 and the dielectric layer 108 to remove. In embodiments where the integrated circuit die 126 a sensor area 126C has on the back, defines the opening 112 the sensor area 126C free. Through the opening 112 can further elements, such as heat dissipation elements or soundproofing layers, on the integrated circuit die 126 be attached. With the InFO package, these elements can be integrated into the sensor die more easily than with a wire-bonded package.

In 11 werden leitfähige Verbindungselemente 164 in den Öffnungen 162 hergestellt und mit der Metallisierungsstruktur 110 und/oder den leitfähigen Durchkontaktierungen 116 physisch und elektrisch verbunden. Die leitfähigen Verbindungselemente 164 können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 164 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform weisen die leitfähigen Verbindungselemente 164 ein Flussmittel auf und werden in einem Flussmittel-Tauchprozess hergestellt. Bei einigen Ausführungsformen weisen die leitfähigen Verbindungselemente 164 eine leitfähige Paste, wie etwa Lotpaste, Silberpaste oder dergleichen, auf, die in einem Druckprozess zugegeben werden.In 11 become conductive connecting elements 164 in the openings 162 manufactured and with the metallization structure 110 and / or the conductive vias 116 physically and electrically connected. The conductive connectors 164 may include a conductive material such as solder, copper, aluminum, gold, nickel, silver, palladium, tin, or the like, or a combination thereof. In some embodiments, the conductive connectors 164 produced by first producing a layer of solder using such generally customary methods as evaporation, electroplating, printing, solder transfer, ball placement or the like. After the solder layer has been formed on the structure, a reflow can be carried out to bring the material into the desired bump shapes. In another embodiment, the conductive connection elements have 164 a flux and are made in a flux immersion process. In some embodiments, the conductive connectors have 164 a conductive paste, such as solder paste, silver paste or the like, which are added in a printing process.

Das Sensor-Package 101 (siehe 12) wird durch Durchführen eines Vereinzelungsprozesses entlang Ritzgrabenbereichen der Package-Komponente 100 hergestellt. Die Vereinzelung kann durch Zersägen, Laserbohren oder dergleichen entlang den Ritzgräben zwischen benachbarten Package-Bereichen erfolgen. Durch den Vereinzelungsprozess werden die benachbarten Package-Bereiche der Package-Komponente 100 getrennt. Die resultierenden vereinzelten Sensor-Packages stammen aus einem der Package-Bereiche der Package-Komponente 100.The sensor package 101 (please refer 12th ) is carried out by carrying out a singulation process along incised areas of the package component 100 produced. The separation can be carried out by sawing, laser drilling or the like along the scribe trenches between adjacent package areas. Through the separation process, the neighboring package areas of the package component 100 Cut. The resulting isolated sensor packages come from one of the package areas of the package component 100 .

In 12 wird das Sensor-Package 101 unter Verwendung der leitfähigen Verbindungselemente 164 an ein Package-Substrat 202 montiert. Das Package-Substrat 202 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch Verbundmaterialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Package-Substrat 202 ein SOI-Substrat sein. Im Allgemeinen weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Package-Substrat 202 beruht bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Package-Substrat 202 verwendet werden.In 12th becomes the sensor package 101 using the conductive connectors 164 to a package substrate 202 assembled. The package substrate 202 can be made of a semiconductor material such as silicon, germanium, diamond or the like. Alternatively, composite materials such as silicon germanium, silicon carbide, gallium arsenic, indium arsenide, indium phosphide, silicon germanium carbide, gallium arsenic phosphide or gallium indium phosphide, combinations thereof and the like can also be used. In addition, the package substrate 202 be an SOI substrate. Generally, an SOI substrate has a layer of a semiconductor material, such as epitaxial silicon, germanium, silicon germanium, SOI, silicon germanium on insulator (SGOI), or combinations thereof. The package substrate 202 relies on an insulating core, such as a glass fiber reinforced resin core, in an alternative embodiment. An exemplary core material is glass fiber resin, such as FR4. Bismaleimide triazine (BT) resin or other circuit board materials or layers are alternatives to the core material. Build-up layers, such as an Ajinomoto build-up layer (ABF), or other laminates can also be used for the package substrate 202 be used.

Das Package-Substrat 202 kann aktive und passive Bauelemente (nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und Funktionsanforderungen an den Entwurf für das Sensor-Bauelement 200 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.The package substrate 202 can have active and passive components (not shown). As one of ordinary skill in the art would recognize, many different devices, such as transistors, capacitors, resistors, combinations thereof, and the like, can be used to meet the structural and functional requirements of the design for the sensor device 200 be used. The components can be manufactured using any suitable method.

Das Package-Substrat 202 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 204 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und sie können mit jedem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen weist das Package-Substrat 202 im Wesentlichen keine aktiven und passiven Bauelemente auf.The package substrate 202 can also include metallization layers and vias (not shown) and bond pads 204 have over the metallization layers and vias. The metallization layers can be produced over the active and passive components and are designed in such a way that they connect the various components to functional circuits. The metallization layers can consist of alternating layers of a dielectric material (e.g., a low-k dielectric material) and a conductive material (e.g., copper), with vias connecting the layers of conductive material together, and they can be any suitable method (such as deposition, single damascene process, dual damascene process or the like). In some embodiments, the package substrate 202 essentially no active and passive components.

Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 164 aufgeschmolzen, um das Sensor-Package 101 an den Bondpads 204 zu befestigen. Die leitfähigen Verbindungselemente 164 verbinden das Package-Substrat 202, das Metallisierungsschichten aufweist, elektrisch und/oder physisch mit dem Sensor-Package 101. Bei einigen Ausführungsformen können passive Bauelemente, z. B. Bauelemente zur Oberflächenmontage (SMDs) (nicht dargestellt), an dem Sensor-Package 101 befestigt werden (z. B. an die Bondpads 204 gebondet werden), bevor sie auf das Package-Substrat 202 montiert werden. Bei diesen Ausführungsformen können die passiven Bauelemente an die gleiche Oberfläche des Sensor-Packages 101 wie die leitfähigen Verbindungselemente 164 gebondet werden.In some embodiments, the conductive connectors 164 melted to the sensor package 101 on the bond pads 204 to fix. The conductive connectors 164 connect the package substrate 202 , which has metallization layers, electrically and / or physically with the sensor package 101 . In some embodiments, passive devices, e.g. B. Surface mount components (SMDs) (not shown) on the sensor package 101 attached (e.g. to the bond pads 204 be bonded) before they are on the package substrate 202 to be assembled. In these embodiments, the passive components can be on the same surface of the sensor package 101 like the conductive connectors 164 be bonded.

Die leitfähigen Verbindungselemente 164 können ein Epoxid-Flussmittel (nicht dargestellt) haben, das auf sie aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidanteils des Epoxid-Flussmittels zurückbleibt, nachdem das Sensor-Package 101 an dem Package-Substrat 202 befestigt worden ist. Dieser verbliebene Epoxidanteil kann als eine Unterfüllung zum Reduzieren der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch das Aufschmelzen der leitfähigen Verbindungselemente 164 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem Sensor-Package 101 und dem Package-Substrat 202 so hergestellt werden, dass sie die leitfähigen Verbindungselemente 164 umschließt. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das Sensor-Package 101 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Sensor-Package 101 befestigt wird.The conductive connectors 164 may have an epoxy flux (not shown) applied to them before they are melted, leaving at least a portion of the epoxy portion of the epoxy flux after the sensor package 101 on the package substrate 202 has been attached. This remaining epoxy portion can act as an underfill to reduce the mechanical stress and to protect the connection points caused by the melting of the conductive connection elements 164 arise. In some embodiments, an underfill (not shown) may exist between the sensor package 101 and the package substrate 202 be made so that they are the conductive connectors 164 encloses. The underfill can be made using a capillary flow procedure after the sensor package 101 has been attached, or it can be made using a suitable deposition process before the sensor package 101 is attached.

Bei einigen Ausführungsformen kann ein Rückstand des Klebstoffs 128 zurückbleiben, nachdem die Öffnung 112 neu erzeugt worden ist. Die 13A bis 13D sind Detailansichten eines Bereichs 100A von 12, gemäß verschiedenen Ausführungsformen. Die Ausführungsformen der 13A bis 13D entsprechen jeweils den Ausführungsformen der 5A bis 5D und zeigen Ausführungsformen, bei denen nach dem Entfernungsprozess Teile des herausgepressten Klebstoffs 128 um Seitenwände eines Teils des integrierten Schaltkreis-Dies 126 bestehen bleiben. Dadurch legt die Öffnung 112 den Klebstoff 128, aber nicht die Seitenwände des integrierten Schaltkreis-Dies 126 frei.In some embodiments, a residue of the adhesive 128 stay behind after opening 112 has been created. The 13A to 13D are detailed views of an area 100A from 12th , according to various embodiments. The embodiments of the 13A to 13D correspond to the embodiments of 5A to 5D and show embodiments in which parts of the squeezed-out adhesive after the removal process 128 around side walls of part of the integrated circuit dies 126 remain. This sets the opening 112 the glue 128 but not the side walls of the integrated circuit dies 126 free.

In 13A haben verbliebene Teile des Klebstoffs 128 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt. Der nächstgelegene Rand der dielektrischen Schicht 108 ist nur durch den Klebstoff 128 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt. In 13B haben verbliebene Teile des Klebstoffs 128 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis unter den integrierten Schaltkreis-Die 126 erstreckt. Der nächstgelegene Rand der dielektrischen Schicht 108 ist durch den Klebstoff 128 und das Verkapselungsmaterial 142 physisch von der Seitenwand des integrierten Schaltkreis-Dies 126 getrennt. In 13C haben verbliebene Teile des Klebstoffs 128 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt, wobei kein verbliebener Klebstoff 128 die Seitenwände der dielektrischen Schicht 108 kontaktiert. In 13D haben verbliebene Teile des Klebstoffs 128 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt, sowie einen Teil zwischen dem integrierten Schaltkreis-Die 126 und der dielektrischen Schicht 108, bei dem kein verbliebener Klebstoff 128 die Seitenwände der dielektrischen Schicht 108 kontaktiert. In 13A have remaining parts of the adhesive 128 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends. The closest edge of the dielectric layer 108 is only through the glue 128 physically from the sidewall of the integrated circuit dies 126 Cut. In 13B have remaining parts of the adhesive 128 a domed part that extends from the side wall of the integrated circuit dies 126 down under the integrated circuit die 126 extends. The closest edge of the dielectric layer 108 is through the glue 128 and the encapsulation material 142 physically from the sidewall of the integrated circuit dies 126 Cut. In 13C have remaining parts of the adhesive 128 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends, leaving no remaining adhesive 128 the side walls of the dielectric layer 108 contacted. In 13D have remaining parts of the adhesive 128 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends, as well as a part between the integrated circuit die 126 and the dielectric layer 108 , with no remaining adhesive 128 the side walls of the dielectric layer 108 contacted.

Bei einigen Ausführungsformen bleibt kein Rückstand des Klebstoffs 128 zurück, nachdem die Öffnung 112 neu erzeugt worden ist. Die 14A bis 14D sind Detailansichten des Bereichs 100A von 12, gemäß verschiedenen Ausführungsformen. Die Ausführungsformen der 14A bis 14D entsprechen jeweils den Ausführungsformen der 5A bis 5D und zeigen Ausführungsformen, bei denen nach dem Entfernungsprozess keine Teile des herausgepressten Klebstoffs 128 um den integrierten Schaltkreis-Die 126 zurückbleiben. Dadurch reicht die Öffnung 112 teilweise in das Verkapselungsmaterial 142 hinein und legt Seitenwände eines Teils des integrierten Schaltkreis-Dies 126 frei.In some embodiments, there is no residue of the adhesive 128 back after opening 112 has been created. The 14A to 14D are detailed views of the area 100A from 12th , according to various embodiments. The embodiments of the 14A to 14D correspond to the embodiments of 5A to 5D and show embodiments in which after the removal process no parts of the squeezed out adhesive 128 around the integrated circuit die 126 stay behind. The opening is sufficient 112 partially in the encapsulation material 142 inside and places sidewalls of part of the integrated circuit die 126 free.

In 14A hat die Öffnung 112 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt. In 14B hat die Öffnung 112 einen gewölbten Teil in dem Verkapselungsmaterial 142. In 14C hat die Öffnung 112 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt, wobei ein Rand der dielektrischen Schicht 108 koplanar mit einem Rand des integrierten Schaltkreis-Dies 126 ist. In 14D hat die Öffnung 112 einen gewölbten Teil, der sich von der Seitenwand des integrierten Schaltkreis-Dies 126 bis zu der dielektrischen Schicht 108 erstreckt, wobei sich ein Rand der dielektrischen Schicht 108 unter einem Rand des integrierten Schaltkreis-Dies 126 befindet.In 14A has the opening 112 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends. In 14B has the opening 112 a bulging part in the encapsulation material 142 . In 14C has the opening 112 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends with an edge of the dielectric layer 108 coplanar with an edge of the integrated circuit dies 126 is. In 14D has the opening 112 a domed part that extends from the side wall of the integrated circuit dies 126 down to the dielectric layer 108 extends with an edge of the dielectric layer 108 under one edge of the integrated circuit dies 126 located.

Die 15 und 16 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung der Package-Komponente 100, gemäß einigen weiteren Ausführungsformen. Bei diesen Ausführungsformen weist der integrierte Schaltkreis-Die 126 weiterhin eine Opferschicht 166 über den Passivierungsschichten 136 und den Pads 134 auf. Die Opferschicht 166 besteht aus einem lichtempfindlichen Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen.The 15 and 16 show sectional views of intermediate stages in a process for producing the package component 100 , according to some other embodiments. In these embodiments, the integrated circuit die 126 still a sacrificial layer 166 over the passivation layers 136 and the pads 134 on. The sacrificial layer 166 consists of a photosensitive polymer such as polybenzoxazole (PBO), polyimide, benzocyclobutene (BCB) or the like.

In 15 wird das Verkapselungsmaterial 142 hergestellt. Das Verkapselungsmaterial 142 wird durch Formpressen so hergestellt, dass die leitfähigen Durchkontaktierungen 116 und der integrierte Schaltkreis-Die 126 nach dem Formen vergraben sind.In 15 becomes the encapsulation material 142 produced. The encapsulation material 142 is made by compression molding so that the conductive vias 116 and the integrated circuit die 126 after the molds are buried.

In 16 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 142 durchgeführt, um die leitfähigen Durchkontaktierungen 116 und die Opferschicht 166 freizulegen. Bei dem Planarisierungsprozess kann auch die Opferschicht 166 geschliffen werden. Nach dem Planarisierungsprozess sind Oberseiten der leitfähigen Durchkontaktierungen 116, des Verkapselungsmaterials 142 und der Opferschicht 166 koplanar. Der Planarisierungsprozess kann zum Beispiel eine chemisch-mechanische Polierung (CMP), ein Schleifprozess oder dergleichen sein. Anschließend wird die Opferschicht 166 entfernt, sodass der Sensorbereich 126B des integrierten Schaltkreis-Dies 126 freigelegt wird. Wenn die Opferschicht 166 ein lichtempfindliches Polymer ist, kann sie durch Belichtung und Entwicklung entfernt werden.In 16 becomes a planarization process on the encapsulation material 142 performed to the conductive vias 116 and the sacrificial layer 166 to expose. The sacrificial layer can also be used in the planarization process 166 be sanded. After the planarization process are tops of the conductive vias 116 , of the encapsulation material 142 and the sacrificial layer 166 coplanar. The planarization process can be, for example, a chemical mechanical polishing (CMP), a grinding process or the like. Then the sacrificial layer 166 removed so the sensor area 126B of the integrated circuit dies 126 is exposed. If the sacrificial layer 166 is a photosensitive polymer, it can be removed by exposure and development.

17 zeigt das Sensor-Bauelement 200. Durch Entfernen der Opferschicht 166 befindet sich eine Oberseite der Passivierungsschichten 136 unter einer Oberseite des Verkapselungsmaterials 142. Die Öffnung 152 hat eine zweite Tiefe D2 , die von einer Hauptfläche der Passivierungsschichten 136 bis zu einer Oberseite der dielektrischen Schicht 150 gemessen wird. Die zweite Tiefe D2 ist größer als die erste Tiefe D1 . Bei einigen Ausführungsformen beträgt die zweite Tiefe D2 etwa 22,5 µm bis etwa 32,5 µm. 17th shows the sensor component 200 . By removing the sacrificial layer 166 there is an upper side of the passivation layers 136 under a top of the encapsulant 142 . The opening 152 has a second depth D 2 that of a major surface of the passivation layers 136 up to a top of the dielectric layer 150 is measured. The second depth D 2 is greater than the first depth D 1 . In some embodiments, the second depth is D 2 about 22.5 µm to about 32.5 µm.

Die 18 und 19 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung der Package-Komponente 100, gemäß einigen weiteren Ausführungsformen. Bei diesen Ausführungsformen weist der integrierte Schaltkreis-Die 126 weiterhin Die-Verbindungselemente 138, wie etwa leitfähige Säulen (die zum Beispiel aus einem Metall, wie etwa Kupfer, bestehen), auf, die durch die Öffnungen in den Passivierungsschichten 136 verlaufen, um mit einem jeweiligen der Pads 134 physisch und elektrisch verbunden zu werden. Die Die-Verbindungselemente 138 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Dadurch werden die Die-Verbindungselemente 138 mit den integrierten Schaltkreisen des integrierten Schaltkreis-Dies 126 elektrisch verbunden. Auf der aktiven Fläche des integrierten Schaltkreis-Dies 126, wie etwa auf den Passivierungsschichten 136 und den Die-Verbindungselementen 138, ist ein dielektrisches Material 140 angeordnet. Das dielektrische Material 140 verkapselt die Die-Verbindungselemente 138 seitlich, und es grenzt seitlich an den integrierten Schaltkreis-Die 126 an. Das dielektrische Material 140 kann ein Nitrid, wie etwa Siliziumnitrid oder dergleichen, sein und kann zum Beispiel durch CVD oder dergleichen abgeschieden werden. Das dielektrische Material 140 weist eine Öffnung 168 auf, die den Sensorbereich 126B des integrierten Schaltkreis-Dies 126 freilegt und mit geeigneten fotolithografischen und Ätzverfahren erzeugt werden kann. Die Opferschicht 166 wird zunächst über dem dielektrischen Material 140 und in der Öffnung 168 hergestellt.The 18th and 19th show sectional views of intermediate stages in a process for producing the package component 100 , according to some other embodiments. In these embodiments, the integrated circuit die 126 continue die fasteners 138 , such as conductive pillars (made of, for example, a metal such as copper) on through the openings in the passivation layers 136 run to with each one of the pads 134 to be physically and electrically connected. The die fasteners 138 can for example by plating or the like. This will make the die fasteners 138 with the integrated circuits of the integrated circuit dies 126 electrically connected. On the active area of the integrated circuit dies 126 , such as on the passivation layers 136 and the die fasteners 138 , is a dielectric material 140 arranged. The dielectric material 140 encapsulates the die fasteners 138 sideways, and it borders the integrated circuit die laterally 126 on. The dielectric material 140 may be a nitride such as silicon nitride or the like, and may be deposited by CVD or the like, for example. The dielectric material 140 has an opening 168 on that the sensor area 126B of the integrated circuit dies 126 exposed and can be produced using suitable photolithographic and etching processes. The sacrificial layer 166 will first over the dielectric material 140 and in the opening 168 produced.

In 18 wird das Verkapselungsmaterial 142 hergestellt. Das Verkapselungsmaterial 142 wird durch Formpressen so hergestellt, dass die leitfähigen Durchkontaktierungen 116 und der integrierte Schaltkreis-Die 126 nach dem Formen vergraben sind.In 18th becomes the encapsulation material 142 produced. The encapsulation material 142 is made by compression molding so that the conductive vias 116 and the integrated circuit die 126 after the molds are buried.

In 19 wird ein Planarisierungsprozess an dem Verkapselungsmaterial 142 durchgeführt, um die leitfähigen Durchkontaktierungen 116 und die Die-Verbindungselemente 138 freizulegen. Bei dem Planarisierungsprozess kann auch die Opferschicht 166 geschliffen werden. Nach dem Planarisierungsprozess sind Oberseiten der leitfähigen Durchkontaktierungen 116, der Die-Verbindungselemente 138, des Verkapselungsmaterials 142 und des dielektrischen Materials 140 koplanar. Der Planarisierungsprozess kann zum Beispiel eine CMP, ein Schleifprozess oder dergleichen sein. Anschließend wird die Opferschicht 166 entfernt, sodass der Sensorbereich 126B des integrierten Schaltkreis-Dies 126 freigelegt wird. Wenn die Opferschicht 166 ein lichtempfindliches Polymer ist, kann sie durch Belichtung und Entwicklung entfernt werden.In 19th becomes a planarization process on the encapsulation material 142 performed to the conductive vias 116 and the die fasteners 138 to expose. The sacrificial layer can also be used in the planarization process 166 be sanded. After the planarization process are tops of the conductive vias 116 , the die fasteners 138 , of the encapsulation material 142 and the dielectric material 140 coplanar. The planarization process can be, for example, a CMP, a grinding process or the like. Then the sacrificial layer 166 removed so the sensor area 126B of the integrated circuit dies 126 is exposed. If the sacrificial layer 166 is a photosensitive polymer, it can be removed by exposure and development.

20 zeigt das Sensor-Bauelement 200. Die Öffnung 168 hat eine fünfte Breite W5 , die kleiner als die vierte Breite W4 der Öffnung 152 sein kann. Bei einigen Ausführungsformen beträgt die fünfte Breite W5 etwa 15.806 µm bis etwa 29.534 µm. Die Öffnungen 152 und 168 haben eine gemeinsame dritte Tiefe D3 , die von der Hauptfläche der Passivierungsschichten 136 bis zu der Oberseite der dielektrischen Schicht 150 gemessen wird. Die dritte Tiefe D3 ist größer als die zweite Tiefe D2 . Bei einigen Ausführungsformen beträgt die dritte Tiefe D3 etwa 22,5 µm bis etwa 32,5 µm. 20th shows the sensor component 200 . The opening 168 has a fifth width W 5 that are smaller than the fourth width W 4 the opening 152 can be. In some embodiments, the fifth width is W 5 about 15,806 µm to about 29,534 µm. The openings 152 and 168 have a common third depth D 3 that from the main surface of the passivation layers 136 up to the top of the dielectric layer 150 is measured. The third depth D 3 is greater than the second depth D 2 . In some embodiments, the third depth is D 3 about 22.5 µm to about 32.5 µm.

Die 21, 22 und 23 zeigen das Sensor-Bauelement 200, gemäß einigen weiteren Ausführungsformen. Die 21, 22 und 23 sind jeweils Abwandlungen der Ausführungsformen, die in den 12, 17 und 20 gezeigt sind. Bei diesen Ausführungsformen wird die Öffnung 112 nicht durch die rückseitige Umverteilungsstruktur 106 erzeugt. Die Öffnung 112 braucht bei Ausführungsformen, bei denen der integrierte Schaltkreis-Die 126 keinen Sensorbereich 126C auf seiner Rückseite hat, nicht erzeugt zu werden. Bei diesen Ausführungsformen sind die Herstellungskosten niedriger.The 21 , 22 and 23 show the sensor component 200 , according to some other embodiments. The 21 , 22 and 23 are modifications of the embodiments shown in FIGS 12th , 17th and 20th are shown. In these embodiments, the opening 112 not through the rear redistribution structure 106 generated. The opening 112 needs in embodiments where the integrated circuit die 126 no sensor area 126C on its back has not to be generated. In these embodiments, the manufacturing cost is lower.

Die 24A bis 24C zeigen die Package-Komponente 100, gemäß weiteren Ausführungsformen. Die 24A bis 24C zeigen Abwandlungen der Ausführungsform von 21 (bei denen z. B. das Verkapselungsmaterial 142 durch Spritzpressen hergestellt wird und die Öffnung 112 nicht durch die rückseitige Umverteilungsstruktur 106 erzeugt wird), aber es dürfte klar sein, dass die Abwandlungen, die in den 24A bis 24C gezeigt sind, mit einer der anderen hier beschriebenen Ausführungsformen kombiniert werden können. 24A zeigt eine Abwandlung der Package-Komponente 100, bei der die Metallisierungsstruktur 110 weggelassen wird und nur die dielektrische Schicht 108 hergestellt wird. Die 24B und 24C zeigen Abwandlungen, bei denen die leitfähigen Durchkontaktierungen 116 von Strukturelementen der Metallisierungsstruktur 110 plattiert werden. Die Metallisierungsstruktur 110 kann zum Beispiel Pads 114 aufweisen, von denen die leitfähigen Durchkontaktierungen 116 plattiert werden (z. B. unter Verwendung der gleichen Seed-Schicht wie die Pads 114). In 24B ist die Breite der Pads 114 größer als die Breite der leitfähigen Durchkontaktierungen 116. Bei diesen Ausführungsformen können die Pads 114 zum Beispiel eine Breite von etwa 160 µm bis etwa 320 µm haben, und die leitfähigen Durchkontaktierungen 116 können eine Breite von etwa 150 µm bis etwa 280 µm haben. In 24C ist die Breite der Pads 114 kleiner als die Breite der leitfähigen Durchkontaktierungen 116. Bei diesen Ausführungsformen können die Pads 114 zum Beispiel eine Breite von etwa 140 µm bis etwa 270 µm haben, und die leitfähigen Durchkontaktierungen 116 können eine Breite von etwa 150 µm bis etwa 280 µm haben.The 24A to 24C show the package component 100 , according to further embodiments. The 24A to 24C show modifications of the embodiment of FIG 21 (where e.g. the encapsulation material 142 is made by transfer molding and the opening 112 not through the rear redistribution structure 106 is generated), but it should be clear that the modifications made in the 24A to 24C can be combined with one of the other embodiments described here. 24A shows a modification of the package component 100 , where the metallization structure 110 is omitted and only the dielectric layer 108 will be produced. The 24B and 24C show modifications in which the conductive vias 116 of structural elements of the metallization structure 110 be plated. The metallization structure 110 can for example pads 114 have, of which the conductive vias 116 plated (e.g. using the same seed layer as the pads 114 ). In 24B is the width of the pads 114 larger than the width of the conductive vias 116 . In these embodiments, the pads 114 for example, have a width of about 160 µm to about 320 µm, and the conductive vias 116 can have a width of about 150 microns to about 280 microns. In 24C is the width of the pads 114 smaller than the width of the conductive vias 116 . In these embodiments, the pads 114 for example, have a width of about 140 µm to about 270 µm, and the conductive vias 116 can have a width of about 150 microns to about 280 microns.

Ausführungsformen können Vorzüge erzielen. Durch Verkappen eines Sensor-Dies (z. B. des integrierten Schaltkreis-Dies 126) in einem InFO-Package (z. B. dem Sensor-Package 101) kann der Formfaktor des endgültigen Sensor-Packages verringert werden. Einige InFO-Sensor-Packages können zum Beispiel um bis zu 500 µm kleiner als drahtgebondete Sensor-Packages sein. Außerdem können Drahtschleifen über dem E/A-Bereich 126A vermieden werden, wodurch der Abstand zwischen dem Sensorbereich 126B und einem Target verringert wird, sodass die Empfindlichkeit des Sensor-Dies erhöht wird. Auch die mechanische Zuverlässigkeit des Sensor-Packages kann gegenüber anderen (z. B. drahtgebondeten) Packaging-Systemen verbessert werden. Die Produktionsausbeute von InFO-Packages kann ebenfalls höher als die von drahtgebondeten Packages sein. Da ein InFO-Package eine kleinere Fläche eines Sensor-Dies freilegt als andere Packaging-Systeme, können Sensorbereiche des Sensor-Dies leichter sauber gehalten werden, sodass die Genauigkeit erhöht wird. Schließlich können Trägerschichten oder Wärmeabführ-Elemente einfacher auf einem InFO-Package als auf einem drahtgebondeten Package integriert werden.Embodiments can achieve merits. By encapsulating a sensor die (e.g. the integrated circuit die 126 ) in an InFO package (e.g. the sensor package 101 ) the form factor of the final sensor package can be reduced. For example, some InFO sensor packages can be up to 500 µm smaller than wire-bonded sensor packages. It can also wire loops over the I / O area 126A can be avoided, increasing the distance between the sensor area 126B and a target is reduced so that the sensitivity of the sensor die is increased. The mechanical reliability of the sensor package can also be improved compared to other (e.g. wire-bonded) packaging systems. The production yield of InFO packages can also be higher than that of wire-bound packages. Since an InFO package exposes a smaller area of a sensor die than other packaging systems, sensor areas of the sensor die can be kept clean more easily, so that the accuracy is increased. Finally, carrier layers or heat dissipation elements can be integrated more easily on an InFO package than on a wire-bonded package.

Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Sensor-Die mit einer ersten Fläche und einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der Sensor-Die einen Eingangs-/Ausgangsbereich und einen ersten Sensorbereich auf der ersten Fläche aufweist; ein Verkapselungsmaterial, das den Sensor-Die zumindest seitlich verkapselt; eine leitfähige Durchkontaktierung, die durch das Verkapselungsmaterial verläuft; und eine vorderseitige Umverteilungsstruktur auf der ersten Fläche des Sensor-Dies, wobei die vorderseitige Umverteilungsstruktur mit der leitfähigen Durchkontaktierung und dem Sensor-Die verbunden ist, den Eingangs-/Ausgangsbereich des Sensor-Dies bedeckt und eine erste Öffnung aufweist, die den ersten Sensorbereich des Sensor-Dies freilegt.In one embodiment, an apparatus includes: a sensor die having a first surface and a second surface opposite the first surface, the sensor die having an input / output area and a first sensor area on the first surface; an encapsulation material that encapsulates the sensor die at least laterally; a conductive via that passes through the encapsulation material; and a front redistribution structure on the first surface of the sensor die, the front redistribution structure connected to the conductive via and the sensor die, covering the input / output area of the sensor die, and having a first opening that defines the first sensor area of the Sensor-This exposes.

Bei einigen Ausführungsformen weist die Vorrichtung weiterhin eine rückseitige Umverteilungsstruktur auf der zweiten Fläche des Sensor-Dies auf, wobei die rückseitige Umverteilungsstruktur mit der leitfähigen Durchkontaktierung verbunden ist. Bei einigen Ausführungsformen der Vorrichtung weist die rückseitige Umverteilungsstruktur Folgendes auf: eine dielektrische Schicht; und eine Metallisierungsstruktur, die zwischen der dielektrischen Schicht und dem Verkapselungsmaterial angeordnet ist, wobei die Metallisierungsstruktur mit der leitfähigen Durchkontaktierung elektrisch verbunden ist. Bei einigen Ausführungsformen der Vorrichtung weist der Sensor-Die einen zweiten Sensorbereich auf der zweiten Fläche auf, wobei die rückseitige Umverteilungsstruktur eine zweite Öffnung aufweist, die den zweiten Sensorbereich des Sensor-Dies freilegt. Bei einigen Ausführungsformen der Vorrichtung reicht die zweite Öffnung teilweise in das Verkapselungsmaterial hinein und legt Seitenwände eines Teils des Sensor-Dies frei. Bei einigen Ausführungsformen weist die Vorrichtung weiterhin einen Klebstoff auf, der einen Teil des Sensor-Dies umschließt, wobei die zweite Öffnung den Klebstoff freilegt. Bei einigen Ausführungsformen der Vorrichtung weist der Sensor-Die Folgendes auf: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; und eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat, wobei sich eine Oberseite der Passivierungsschicht über einer Oberseite des Verkapselungsmaterials befindet. Bei einigen Ausführungsformen der Vorrichtung weist der Sensor-Die Folgendes auf: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; und eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat, wobei sich eine Oberseite der Passivierungsschicht unter einer Oberseite des Verkapselungsmaterials befindet. Bei einigen Ausführungsformen der Vorrichtung weist der Sensor-Die Folgendes auf: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat; und eine dielektrische Schicht über der Passivierungsschicht, wobei die dielektrische Schicht eine zweite Öffnung aufweist, die den ersten Sensorbereich des Sensor-Dies freilegt, wobei eine Breite der zweiten Öffnung kleiner als eine Breite der ersten Öffnung ist. Bei einigen Ausführungsformen der Vorrichtung haben der erste Sensorbereich des Sensor-Dies und die erste Öffnung der vorderseitigen Umverteilungsstruktur die gleiche Breite.In some embodiments, the device further has a rear redistribution structure on the second surface of the sensor die, wherein the rear redistribution structure is connected to the conductive via. In some embodiments of the device, the rear redistribution structure includes: a dielectric layer; and a metallization structure arranged between the dielectric layer and the encapsulation material, the metallization structure being electrically connected to the conductive via. In some embodiments of the device, the sensor die has a second sensor area on the second surface, the rear-side redistribution structure having a second opening which exposes the second sensor area of the sensor die. In some embodiments of the device, the second opening partially extends into the encapsulation material and exposes side walls of part of the sensor die. In some embodiments, the device further includes an adhesive that encloses a portion of the sensor die, the second opening exposing the adhesive. In some embodiments of the device, the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; and a passivation layer on the pads and the semiconductor substrate, wherein an upper side of the passivation layer is located above an upper side of the encapsulation material. In some embodiments of the device, the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; and a passivation layer on the pads and the semiconductor substrate, wherein an upper side of the passivation layer is under a upper side of the encapsulation material. In some embodiments of the device, the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; a passivation layer on the pads and the semiconductor substrate; and a dielectric layer over the passivation layer, the dielectric layer having a second opening exposing the first sensor region of the sensor die, a width of the second opening being less than a width of the first opening. In some embodiments of the device, the first sensor region of the sensor die and the first opening of the front-side redistribution structure have the same width.

Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Platzieren eines Sensor-Dies benachbart zu einer leitfähigen Durchkontaktierung, wobei der Sensor-Die einen Eingangs-/Ausgangsbereich und einen ersten Sensorbereich aufweist; Verkapseln des Sensor-Dies und der leitfähigen Durchkontaktierung mit einem Verkapselungsmaterial; Herstellen einer ersten dielektrischen Schicht auf dem Verkapselungsmaterial, dem Sensor-Die und der leitfähigen Durchkontaktierung; Strukturieren der ersten dielektrischen Schicht mit einer ersten Öffnung, die die leitfähige Durchkontaktierung freilegt, mit einer zweiten Öffnung, die den Eingangs-/Ausgangsbereich des Sensor-Dies freilegt, und mit einer dritten Öffnung, die den ersten Sensorbereich des Sensor-Dies freilegt; Herstellen einer ersten Metallisierungsstruktur, die durch die erste Öffnung und die zweite Öffnung der ersten dielektrischen Schicht verläuft, wobei sich die erste Metallisierungsstruktur nicht in der dritten Öffnung der ersten dielektrischen Schicht befindet; Herstellen einer zweiten dielektrischen Schicht auf der ersten Metallisierungsstruktur und der ersten dielektrischen Schicht; und Verlängern der dritten Öffnung durch die zweite dielektrische Schicht, um den ersten Sensorbereich des Sensor-Dies freizulegen.In one embodiment, a method comprises the following steps: placing a sensor die adjacent to a conductive via, the sensor die having an input / output area and a first sensor area; Encapsulating the sensor die and the conductive via with an encapsulation material; Forming a first dielectric layer on the encapsulation material, the sensor die and the conductive via; Patterning the first dielectric layer with a first opening exposing the conductive via, a second opening exposing the input / output region of the sensor die, and a third opening exposing the first sensor region of the sensor die; Fabricating a first metallization structure that extends through the first opening and the second opening of the first dielectric layer, the first metallization structure not being in the third opening of the first dielectric layer; Fabricating a second dielectric layer on the first metallization structure and the first dielectric layer; and extending the third opening through the second dielectric layer to expose the first sensor region of the sensor die.

Bei einigen Ausführungsformen des Verfahrens weist der Sensor-Die ein Halbleitersubstrat und Pads auf dem Halbleitersubstrat auf, wobei das Verkapseln des Sensor-Dies Folgendes umfasst: Herstellen des Verkapselungsmaterials durch Spritzpressen so, dass sich eine Aussparung in dem Verkapselungsmaterial zwischen dem Halbleitersubstrat und der leitfähigen Durchkontaktierung befindet. Bei einigen Ausführungsformen des Verfahrens weist der Sensor-Die ein Halbleitersubstrat und Pads auf dem Halbleitersubstrat auf, wobei das Verkapseln des Sensor-Dies Folgendes umfasst: Herstellen des Verkapselungsmaterials durch Formpressen; und Planarisieren des Verkapselungsmaterials so, dass Oberseiten des Verkapselungsmaterials und der leitfähigen Durchkontaktierung über einer Oberseite des Halbleitersubstrats verlaufen. Bei einigen Ausführungsformen des Verfahrens weist der Sensor-Die eine Opferschicht über dem Halbleitersubstrat auf, und das Verfahren umfasst weiterhin Folgendes: Entfernen der Opferschicht, um eine vierte Öffnung zu erzeugen, die den ersten Sensorbereich des Sensor-Dies freilegt. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Plattieren der leitfähigen Durchkontaktierung auf einer dritten dielektrischen Schicht; und Herstellen einer zweiten Metallisierungsstruktur auf der dritten dielektrischen Schicht. Bei einigen Ausführungsformen des Verfahrens umfasst das Platzieren des Sensor-Dies das Ankleben des Sensor-Dies an die dritte dielektrische Schicht mit einem Klebstoff. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Erzeugen einer vierten Öffnung in der dritten dielektrischen Schicht. Bei einigen Ausführungsformen des Verfahrens umfasst das Platzieren des Sensor-Dies das Ankleben des Sensor-Dies in der vierten Öffnung mit einem Klebstoff, wobei das Verfahren weiterhin Folgendes umfasst: nach dem Verkapseln des Sensor-Dies Entfernen zumindest eines Teils des Klebstoffs, um einen zweiten Sensorbereich auf der Rückseite des Sensor-Dies freizulegen.In some embodiments of the method, the sensor die has a semiconductor substrate and pads on the semiconductor substrate, the encapsulation of the sensor die comprising the following: producing the encapsulation material by injection molding such that there is a recess in the Encapsulation material between the semiconductor substrate and the conductive via is located. In some embodiments of the method, the sensor die has a semiconductor substrate and pads on the semiconductor substrate, the encapsulation of the sensor die comprising: producing the encapsulation material by compression molding; and planarizing the encapsulation material such that top sides of the encapsulation material and the conductive via run over a top side of the semiconductor substrate. In some embodiments of the method, the sensor die has a sacrificial layer over the semiconductor substrate, and the method further includes: removing the sacrificial layer to create a fourth opening that exposes the first sensor area of the sensor die. In some embodiments, the method further includes: plating the conductive via on a third dielectric layer; and fabricating a second metallization structure on the third dielectric layer. In some embodiments of the method, placing the sensor die comprises adhering the sensor die to the third dielectric layer with an adhesive. In some embodiments, the method further includes creating a fourth opening in the third dielectric layer. In some embodiments of the method, placing the sensor die involves gluing the sensor die in the fourth opening with an adhesive, the method further comprising: after encapsulating the sensor die, removing at least a portion of the adhesive by a second Expose the sensor area on the back of the sensor dies.

Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen einer rückseitigen Umverteilungsstruktur, wobei die rückseitige Umverteilungsstruktur eine erste Öffnung aufweist; Ankleben eines Sensor-Dies in der ersten Öffnung der rückseitigen Umverteilungsstruktur mit einem Klebstoff, wobei der Sensor-Die eine erste Fläche und eine zweite Fläche hat, die der ersten Fläche gegenüberliegt; Verkapseln des Sensor-Dies mit einem Verkapselungsmaterial; Herstellen einer vorderseitigen Umverteilungsstruktur über dem Verkapselungsmaterial und dem Sensor-Die, wobei die vorderseitige Umverteilungsstruktur eine zweite Öffnung aufweist, die die zweite Fläche des Sensor-Dies freilegt; und nach dem Herstellen der vorderseitigen Umverteilungsstruktur Entfernen des Klebstoffs, um die erste Fläche des Sensor-Dies freizulegen.In one embodiment, a method comprises the following steps: producing a rear redistribution structure, the rear redistribution structure having a first opening; Gluing a sensor die in the first opening of the rear redistribution structure with an adhesive, the sensor die having a first surface and a second surface that is opposite the first surface; Encapsulating the sensor die with an encapsulating material; Fabricating a front redistribution structure over the encapsulation material and the sensor die, the front redistribution structure having a second opening exposing the second surface of the sensor die; and after fabricating the front redistribution structure, removing the adhesive to expose the first surface of the sensor die.

Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: Befestigen der rückseitigen Umverteilungsstruktur an einem Package-Substrat mit leitfähigen Verbindungselementen, wobei die leitfähigen Verbindungselemente durch eine dielektrische Schicht der rückseitigen Umverteilungsstruktur verlaufen, um eine Metallisierungsstruktur der rückseitigen Umverteilungsstruktur zu kontaktieren.In some embodiments, the method further includes: attaching the rear redistribution structure to a package substrate with conductive interconnects, the conductive interconnects passing through a dielectric layer of the rear redistribution structure to contact a metallization structure of the rear redistribution structure.

Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Breiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.Features of various embodiments have been described above so that those skilled in the art can better understand the aspects of the present invention. It will be apparent to those skilled in the art that they can readily use the present invention as a basis for designing or modifying other methods and structures to achieve the same goals and / or to achieve the same benefits as the embodiments presented herein. Those skilled in the art should also appreciate that such equivalent interpretations do not depart from the spirit and scope of the present invention and that they can make various changes, substitutions and modifications here without departing from the spirit and scope of the present invention.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant has been generated automatically and is only included for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

  • US 62/737282 [0001]US 62/737282 [0001]

Claims (20)

Vorrichtung mit: einem Sensor-Die mit einer ersten Fläche und einer zweiten Fläche, die der ersten Fläche gegenüberliegt, wobei der Sensor-Die einen Eingangs-/Ausgangsbereich und einen ersten Sensorbereich auf der ersten Fläche aufweist; einem Verkapselungsmaterial, das den Sensor-Die zumindest seitlich verkapselt; einer leitfähigen Durchkontaktierung, die durch das Verkapselungsmaterial verläuft; und einer vorderseitigen Umverteilungsstruktur auf der ersten Fläche des Sensor-Dies, wobei die vorderseitige Umverteilungsstruktur mit der leitfähigen Durchkontaktierung und dem Sensor-Die verbunden ist, den Eingangs-/Ausgangsbereich des Sensor-Dies bedeckt und eine erste Öffnung aufweist, die den ersten Sensorbereich des Sensor-Dies freilegt.Device with: a sensor die having a first surface and a second surface opposite the first surface, the sensor die having an input / output area and a first sensor area on the first surface; an encapsulation material that encapsulates the sensor die at least laterally; a conductive via that passes through the encapsulation material; and a front redistribution structure on the first surface of the sensor die, the front redistribution structure connected to the conductive via and the sensor die, covering the input / output area of the sensor die and having a first opening that the first sensor area of the sensor -This exposes. Vorrichtung nach Anspruch 1, die weiterhin eine rückseitige Umverteilungsstruktur auf der zweiten Fläche des Sensor-Dies aufweist, wobei die rückseitige Umverteilungsstruktur mit der leitfähigen Durchkontaktierung verbunden ist.Device after Claim 1 , which further has a rear-side redistribution structure on the second surface of the sensor die, the rear-side redistribution structure being connected to the conductive via. Vorrichtung nach Anspruch 2, wobei die rückseitige Umverteilungsstruktur Folgendes aufweist: eine dielektrische Schicht; und eine Metallisierungsstruktur, die zwischen der dielektrischen Schicht und dem Verkapselungsmaterial angeordnet ist, wobei die Metallisierungsstruktur mit der leitfähigen Durchkontaktierung elektrisch verbunden ist.Device after Claim 2 , wherein the rear redistribution structure comprises: a dielectric layer; and a metallization structure arranged between the dielectric layer and the encapsulation material, the metallization structure being electrically connected to the conductive via. Vorrichtung nach Anspruch 2 oder 3, wobei der Sensor-Die einen zweiten Sensorbereich auf der zweiten Fläche aufweist und die rückseitige Umverteilungsstruktur eine zweite Öffnung aufweist, die den zweiten Sensorbereich des Sensor-Dies freilegt.Device after Claim 2 or 3rd , wherein the sensor die has a second sensor area on the second surface and the rear redistribution structure has a second opening that exposes the second sensor area of the sensor die. Vorrichtung nach Anspruch 4, wobei die zweite Öffnung teilweise in das Verkapselungsmaterial hinein reicht und Seitenwände eines Teils des Sensor-Dies freilegt.Device after Claim 4 , wherein the second opening partially extends into the encapsulation material and exposes side walls of part of the sensor die. Vorrichtung nach Anspruch 4 oder 5, die weiterhin einen Klebstoff aufweist, der einen Teil des Sensor-Dies umschließt, wobei die zweite Öffnung den Klebstoff freilegt.Device after Claim 4 or 5 , further comprising an adhesive that encloses a portion of the sensor die, the second opening exposing the adhesive. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Sensor-Die Folgendes aufweist: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; und eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat, wobei sich eine Oberseite der Passivierungsschicht über einer Oberseite des Verkapselungsmaterials befindet.Device according to one of the preceding claims, wherein the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; and a passivation layer on the pads and the semiconductor substrate, an upper side of the passivation layer being located above an upper side of the encapsulation material. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Sensor-Die Folgendes aufweist: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; und eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat, wobei sich eine Oberseite der Passivierungsschicht unter einer Oberseite des Verkapselungsmaterials befindet.Device according to one of the preceding claims, wherein the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; and a passivation layer on the pads and the semiconductor substrate, an upper side of the passivation layer being located below an upper side of the encapsulation material. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Sensor-Die Folgendes aufweist: ein Halbleitersubstrat; Pads auf dem Halbleitersubstrat, wobei die Pads mit der vorderseitigen Umverteilungsstruktur verbunden sind; eine Passivierungsschicht auf den Pads und dem Halbleitersubstrat; und eine dielektrische Schicht über der Passivierungsschicht, wobei die dielektrische Schicht eine zweite Öffnung aufweist, die den ersten Sensorbereich des Sensor-Dies freilegt, wobei eine Breite der zweiten Öffnung kleiner als eine Breite der ersten Öffnung ist.Device according to one of the preceding claims, wherein the sensor die comprises: a semiconductor substrate; Pads on the semiconductor substrate, the pads connected to the front redistribution structure; a passivation layer on the pads and the semiconductor substrate; and a dielectric layer over the passivation layer, the dielectric layer having a second opening exposing the first sensor region of the sensor die, a width of the second opening being less than a width of the first opening. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Sensorbereich des Sensor-Dies und die erste Öffnung der vorderseitigen Umverteilungsstruktur die gleiche Breite haben.Device according to one of the preceding claims, wherein the first sensor region of the sensor die and the first opening of the front-side redistribution structure have the same width. Verfahren mit den folgenden Schritten: Platzieren eines Sensor-Dies benachbart zu einer leitfähigen Durchkontaktierung, wobei der Sensor-Die einen Eingangs-/Ausgangsbereich und einen ersten Sensorbereich aufweist; Verkapseln des Sensor-Dies und der leitfähigen Durchkontaktierung mit einem Verkapsel u ngsmaterial; Herstellen einer ersten dielektrischen Schicht auf dem Verkapselungsmaterial, dem Sensor-Die und der leitfähigen Durchkontaktierung; Strukturieren der ersten dielektrischen Schicht mit einer ersten Öffnung, die die leitfähige Durchkontaktierung freilegt, mit einer zweiten Öffnung, die den Eingangs-/Ausgangsbereich des Sensor-Dies freilegt, und mit einer dritten Öffnung, die den ersten Sensorbereich des Sensor-Dies freilegt; Herstellen einer ersten Metallisierungsstruktur, die durch die erste Öffnung und die zweite Öffnung der ersten dielektrischen Schicht verläuft, wobei sich die erste Metallisierungsstruktur nicht in der dritten Öffnung der ersten dielektrischen Schicht befindet; Herstellen einer zweiten dielektrischen Schicht auf der ersten Metallisierungsstruktur und der ersten dielektrischen Schicht; und Verlängern der dritten Öffnung durch die zweite dielektrische Schicht, um den ersten Sensorbereich des Sensor-Dies freizulegen.Method comprising the following steps: placing a sensor die adjacent to a conductive via, the sensor die having an input / output area and a first sensor area; Encapsulating the sensor die and the conductive via with an encapsulation material; Forming a first dielectric layer on the encapsulation material, the sensor die and the conductive via; Patterning the first dielectric layer with a first opening exposing the conductive via, a second opening exposing the input / output region of the sensor die, and a third opening exposing the first sensor region of the sensor die; Fabricating a first metallization structure that extends through the first opening and the second opening of the first dielectric layer, the first metallization structure not being in the third opening of the first dielectric layer; Fabricating a second dielectric layer on the first metallization structure and the first dielectric layer; and Extend the third opening through the second dielectric layer to expose the first sensor area of the sensor die. Verfahren nach Anspruch 11, wobei der Sensor-Die ein Halbleitersubstrat und Pads auf dem Halbleitersubstrat aufweist, wobei das Verkapseln des Sensor-Dies Folgendes umfasst: Herstellen des Verkapselungsmaterials durch Spritzpressen so, dass sich eine Aussparung in dem Verkapselungsmaterial zwischen dem Halbleitersubstrat und der leitfähigen Durchkontaktierung befindet.Procedure according to Claim 11 , wherein the sensor die has a semiconductor substrate and pads on the semiconductor substrate, the encapsulation of the sensor die comprising: producing the encapsulation material by injection molding such that there is a recess in the encapsulation material between the semiconductor substrate and the conductive via. Verfahren nach Anspruch 11, wobei der Sensor-Die ein Halbleitersubstrat und Pads auf dem Halbleitersubstrat aufweist, wobei das Verkapseln des Sensor-Dies Folgendes umfasst: Herstellen des Verkapselungsmaterials durch Formpressen; und Planarisieren des Verkapselungsmaterials so, dass Oberseiten des Verkapselungsmaterials und der leitfähigen Durchkontaktierung über einer Oberseite des Halbleitersubstrats verlaufen.Procedure according to Claim 11 , wherein the sensor die has a semiconductor substrate and pads on the semiconductor substrate, the encapsulation of the sensor die comprising: producing the encapsulation material by compression molding; and planarizing the encapsulation material such that top sides of the encapsulation material and the conductive via run over a top side of the semiconductor substrate. Verfahren nach Anspruch 13, wobei der Sensor-Die weiterhin eine Opferschicht über dem Halbleitersubstrat aufweist und das Verfahren weiterhin Folgendes umfasst: Entfernen der Opferschicht, um eine vierte Öffnung zu erzeugen, die den ersten Sensorbereich des Sensor-Dies freilegt.Procedure according to Claim 13 wherein the sensor die further includes a sacrificial layer over the semiconductor substrate and the method further comprises: removing the sacrificial layer to create a fourth opening that exposes the first sensor area of the sensor die. Verfahren nach einem der Ansprüche 11 bis 14, das weiterhin Folgendes umfasst: Plattieren der leitfähigen Durchkontaktierung auf einer dritten dielektrischen Schicht; und Herstellen einer zweiten Metallisierungsstruktur auf der dritten dielektrischen Schicht.Procedure according to one of the Claims 11 to 14 further comprising: plating the conductive via on a third dielectric layer; and fabricating a second metallization structure on the third dielectric layer. Verfahren nach Anspruch 15, wobei das Platzieren des Sensor-Dies das Ankleben des Sensor-Dies an die dritte dielektrische Schicht mit einem Klebstoff umfasst.Procedure according to Claim 15 wherein placing the sensor die comprises adhering the sensor die to the third dielectric layer with an adhesive. Verfahren nach Anspruch 15 oder 16, das weiterhin das Erzeugen einer vierten Öffnung in der dritten dielektrischen Schicht umfasst.Procedure according to Claim 15 or 16 , further comprising creating a fourth opening in the third dielectric layer. Verfahren nach Anspruch 17, wobei das Platzieren des Sensor-Dies das Ankleben des Sensor-Dies in der vierten Öffnung mit einem Klebstoff umfasst und das Verfahren weiterhin Folgendes umfasst: nach dem Verkapseln des Sensor-Dies Entfernen zumindest eines Teils des Klebstoffs, um einen zweiten Sensorbereich auf der Rückseite des Sensor-Dies freizulegen.Procedure according to Claim 17 , wherein placing the sensor die comprises adhering the sensor die in the fourth opening with an adhesive, and the method further comprises: after encapsulating the sensor die, removing at least a portion of the adhesive around a second sensor area on the rear to expose the sensor die. Verfahren mit den folgenden Schritten: Herstellen einer rückseitigen Umverteilungsstruktur, wobei die rückseitige Umverteilungsstruktur eine erste Öffnung aufweist; Ankleben eines Sensor-Dies in der ersten Öffnung der rückseitigen Umverteilungsstruktur mit einem Klebstoff, wobei der Sensor-Die eine erste Fläche und eine zweite Fläche hat, die der ersten Fläche gegenüberliegt; Verkapseln des Sensor-Dies mit einem Verkapselungsmaterial; Herstellen einer vorderseitigen Umverteilungsstruktur über dem Verkapselungsmaterial und dem Sensor-Die, wobei die vorderseitige Umverteilungsstruktur eine zweite Öffnung aufweist, die die zweite Fläche des Sensor-Dies freilegt; und nach dem Herstellen der vorderseitigen Umverteilungsstruktur Entfernen des Klebstoffs, um die erste Fläche des Sensor-Dies freizulegen.Procedure with the following steps: Fabricating a rear redistribution structure, the rear redistribution structure having a first opening; Gluing a sensor die in the first opening of the rear redistribution structure with an adhesive, the sensor die having a first surface and a second surface that is opposite the first surface; Encapsulating the sensor die with an encapsulating material; Fabricating a front redistribution structure over the encapsulation material and the sensor die, the front redistribution structure having a second opening exposing the second surface of the sensor die; and after fabricating the front redistribution structure, remove the adhesive to expose the first surface of the sensor die. Verfahren nach Anspruch 19, das weiterhin Folgendes umfasst: Befestigen der rückseitigen Umverteilungsstruktur an einem Package-Substrat mit leitfähigen Verbindungselementen, wobei die leitfähigen Verbindungselemente durch eine dielektrische Schicht der rückseitigen Umverteilungsstruktur verlaufen, um eine Metallisierungsstruktur der rückseitigen Umverteilungsstruktur zu kontaktieren.Procedure according to Claim 19 , further comprising: attaching the rear redistribution structure to a package substrate with conductive connection elements, the conductive connection elements running through a dielectric layer of the rear redistribution structure to contact a metallization structure of the rear redistribution structure.
DE102019104259.3A 2018-09-27 2019-02-20 SENSOR PACKAGE AND METHOD Pending DE102019104259A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737282P 2018-09-27 2018-09-27
US62/737,282 2018-09-27
US16/266,276 2019-02-04
US16/266,276 US10832985B2 (en) 2018-09-27 2019-02-04 Sensor package and method

Publications (1)

Publication Number Publication Date
DE102019104259A1 true DE102019104259A1 (en) 2020-04-02

Family

ID=69781170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104259.3A Pending DE102019104259A1 (en) 2018-09-27 2019-02-20 SENSOR PACKAGE AND METHOD

Country Status (2)

Country Link
US (1) US20230352357A1 (en)
DE (1) DE102019104259A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571435A (en) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 Method for forming chip packaging structure
DE102020112941A1 (en) 2020-05-04 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. SENSOR PACKAGE AND PROCEDURE
DE102021101329A1 (en) 2020-10-19 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. SEMICONDUCTOR DEVICES AND METHOD OF MANUFACTURE

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
KR102063817B1 (en) * 2013-03-04 2020-01-08 삼성전자주식회사 Method of Controlling Surface Temperature Of Semiconductor Device including Semiconductor Package
TWI538174B (en) * 2013-09-25 2016-06-11 晶相光電股份有限公司 Method for forming semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112941A1 (en) 2020-05-04 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. SENSOR PACKAGE AND PROCEDURE
US11942417B2 (en) 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
DE102021101329A1 (en) 2020-10-19 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. SEMICONDUCTOR DEVICES AND METHOD OF MANUFACTURE
US11830821B2 (en) 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
CN113571435A (en) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 Method for forming chip packaging structure
CN113571435B (en) * 2021-07-02 2024-02-27 矽磐微电子(重庆)有限公司 Method for forming chip packaging structure

Also Published As

Publication number Publication date
US20230352357A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102018116743B4 (en) Semiconductor component and method
DE102017117815B4 (en) Structure of a semiconductor package and manufacturing method
DE102019109690B4 (en) Semiconductor structures and methods for their manufacture
DE102016119033B4 (en) Integrated passive device package and method of forming the same
DE102019103729B4 (en) SEMICONDUCTOR PACKAGE AND METHOD
DE102015105990B4 (en) Semiconductor component and manufacturing process
DE102015105952B4 (en) Semiconductor device and method
DE102015113185B4 (en) SMD / IPD on package or device structure and method for your training
DE102018130035B4 (en) PACKAGE AND PROCEDURE
DE102019105763A1 (en) INTEGRATED PHOTONIC PACKAGE AND METHOD FOR THE PRODUCTION THEREOF
DE102015110635A1 (en) Integrated circuit-Paktet contact point and formation method
DE102020104147A1 (en) SEMICONDUCTOR COMPONENTS AND PROCESS FOR THEIR PRODUCTION
DE102019117892A1 (en) COWOS STRUCTURES AND PROCESS FOR THEIR PRODUCTION
DE102019113476A1 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE102019117199A1 (en) FAN-OUT PACKAGES AND METHOD FOR THE PRODUCTION THEREOF
DE102019104259A1 (en) SENSOR PACKAGE AND METHOD
DE102020119295A1 (en) SEMICONDUCTOR COMPONENTS AND METHOD OF MANUFACTURING
DE102019129834A1 (en) INTEGRATED CIRCUIT PACKAGE AND PROCEDURE
DE102020112941A1 (en) SENSOR PACKAGE AND PROCEDURE
DE102018102086A1 (en) SEMICONDUCTOR PACKAGES AND METHOD FOR THE PRODUCTION THEREOF
DE102017123326B4 (en) Semiconductor packages and processes for their manufacture
DE102021114099A1 (en) SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURE THEREOF
DE102020131125A1 (en) Semiconductor package and method of making the same
DE102020108481A1 (en) Semiconductor Die Package and Manufacturing Process
DE102019118466A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication