DE102018128907A1

DE102018128907A1 - Hochgeschwindigkeits-Hochspannungs-Verstärkerendstufe mit linearer oder Klasse-D-Topologie

Info

Publication number: DE102018128907A1
Application number: DE102018128907.3A
Authority: DE
Inventors: Anmelder Gleich
Original assignee: Individual
Current assignee: Individual
Priority date: 2017-11-17
Filing date: 2018-11-16
Publication date: 2019-05-23
Also published as: KR102359320B1; KR20190057006A; JP6935382B2; JP2019097165A; US10511262B2; US20190158027A1

Abstract

Jede Teilstufe einer Verstärkerstufe weist einen Widerstand auf, der mit einem anderen Widerstand in einer benachbarten Teilstufe oder mit einer hohen Gleichspannung gekoppelt ist, wobei der erstere und der letztere Widerstand Teil einer Widerstandskette mit gleichen Widerstandswerten sind; einen FET mit einer Source, die mit einer Kathode einer Zener-Diode gekoppelt ist, die parallel mit einem Kondensator geschaltet ist, einer Drain, die mit einer anderen Teilstufe in der Kette, einem Ausgangsknoten der Verstärkerstufe oder der hohen Gleichspannung verbunden ist; und mindestens eine aktive Vorrichtung, die mit einem Gate des FETs und mit dem Widerstand gekoppelt ist, um eine hohe Impedanz zwischen einer Spannung an einem Knoten des Widerstands und dem Gate des FETs und eine niedrige Impedanz zwischen der mindestens einen aktiven Vorrichtung und dem Gate des FETs bereitzustellen, wobei die mindestens eine aktive Vorrichtung sowohl mit der Kathode als auch mit einer Anode der Zener-Diode gekoppelt ist.

Description

Querverweis auf verwandte Anwendung
Diese Anmeldung beansprucht den Schutz der am 17. November 2017 eingereichten U.S. Provisional Application Nr. 62/588,068 , deren Inhalt hiermit durch Bezugnahme in vollem Umfang zum Bestandteil der Anmeldung wird.
Hintergrund der Erfindung
Diese Erfindung bezieht sich auf eine Hochspannungs-Verstärkerendstufenschaltung, die hochgeschwindigkeitsfähig, kostengünstig und einfach herzustellen ist. Gleichstromgekoppelte Hochspannungsverstärker aus dem Stand der Technik sind mit Endstufen ausgeführt, die aus mehreren Hochspannungs-Halbleiterbauelementen bestehen, zum Beispiel Hochspannungs-MOSFET-Transistoren, die in Kaskodenkonfiguration mit festen Hochspannungsversorgungen verbunden sind. In Kaskodenkonfiguration können Hochspannungs-MOSFET-Bauelemente jede ihrer Spannungsfähigkeiten hinzufügen, um eine höhere Verstärkerendstufenspannungsfähigkeit zu erzielen, die weit über die Spannungsfähigkeitjedes einzelnen MOSFET-Bauelements aus der Kaskodenkettenschaltung hinausgeht. Beispielsweise könnten z.B. fünfzig MOSFET-Bauelemente, jeweils ausgelegt für 1 Kilovolt Drain-Source-Spannungsdurchbruchgrenze, in Kaskodenkonfiguration verwendet werden, um eine Eintakt-Endstufe mit 50 Kilovolt Ausgangsspannung relativ zum Bezugspotenzial oder einen bipolaren Ausgang von plus/minus 25 Kilovolt (50 Kilovolt Spitze-Spitze) relativ zum Bezugspotenzial zu erzeugen. Das Gleiche würde natürlich auch für eine unipolare Ausführungsform gelten, und wenngleich nachstehend bipolare Ausführungsformen beschrieben sind, versteht es sich, dass die Erfindung auf unipolare Ausführungsformen anwendbar ist.
Dies ist eine wohlbekannte herkömmliche Technik zur Herstellung von hochspannungsbelastbaren Endstufen für gleichstromgekoppelte Hochspannungsverstärkersysteme.
In 1 ist eine derartige herkömmliche Hochspannungs-Verstärkerendstufenkonfiguration 10 aus dem Stand der Technik mit Hochspannungs-MOSFET-Bauelementen dargestellt. Wie diese Zeichnung zeigt, sind auf jeder Seite des Verstärkerausgangs 12 drei Hochspannungs-MOSFET-Bauelemente Q1 in Kaskodenkonfiguration geschaltet und sind über eine positivseitige Eingangsleitung 13 mit einer festen positiven Hochspannungsversorgung 14 und über eine negativseitige Eingangsleitung 15 mit einer festen negativen Hochspannungsversorgung 16 verbunden, um eine bipolare Ausgangsleistungsfähigkeit mit einer im Wesentlichen negativen bis positiven Hochspannungs-Ausgangsspannung zu erzeugen. Die Hochspannungs-MOSFET-Bauelemente Q1 können Leistungs-MOSFETs im Verarmungs- oder im Anreicherungsmodus sein. Dabei steuert ein linearer Optokoppler L1 mit Hochspannungsisolierung den Strom in einer positivseitigen Kaskodenkette 17, während ein linearer Optokoppler L2 den Strom in einer negativseitigen Kaskodenkette 18 steuert. In beiden Fällen (L1 und L2) führt eine Erhöhung des Eingangsdiodenstroms des Optokopplers zu einer Erhöhung des Stroms im Transistorausgang des Optokopplers zum jeweiligen Source-Anschluss des ersten MOSFET-Bauelements (Q1) in jeder der Kaskodenketten. Diese erhöhten L1- oder L2-Ströme breiten sich in der jeweiligen Kaskodenkette aus, wodurch sich der Strom in allen Q1-Bauelementen des positiven Ausgangs oder des negativen Ausgangs erhöht, so dass sich der Strom am Ausgangsanschluss erhöht. Auf diese Weise erfolgt durch Steuerung des L1- oder L2-Eingangsdiodenstroms aus der massebezogenen Niederspannungsschaltung die Steuerung des Hochspannungs-Ausgangsstroms.
Zur Steuerung der Spannungsteilung zwischen jeder Q1-Stufe in den jeweiligen Kaskodenketten 17, 18 wird eine Kette von Widerständen R1 mit gleichem Widerstandswert verwendet, um die Spannung zwischen dem Ausgangsanschluss und der positiven Hochspannungsversorgung sowie die Spannung zwischen der negativen Hochspannungsversorgung und dem Ausgangsanschluss aufzuteilen. Dabei hängt der Widerstandswert von der Größe der Spannung aus der positiven Hochspannungsversorgung und aus der negativen Hochspannungsversorgung ab, um die R1-Verlustleistung auf beispielsweise ca. 0,5 Watt zu halten. Die Knoten zwischen den Widerständen in der Widerstandskette liefern auch die Gate-Spannungen zum Ein- und Ausschalten jedes der MOSFET-Bauelemente Q1. Der von der Q1-Gate-Schaltung benötigte stationäre Strom liegt für die MOSFET-Bauelemente Q1 nahe dem Nullstrom, so dass die Spannungsteilung hinreichend genau ist. Eine Zener-Diode Z1 (z.B. eine Zener-Diode mit 10 V) und ein Kondensator C (mit beispielsweise 0,1 Mikrofarad) werden zur Begrenzung der Kollektorspannung am Optokoppler-Transistor verwendet, um einen Durchbruch des Transistorbauelements in der Optokoppler-Vorrichtung zu verhindern. Für den Fall, dass die durch die Optokoppler L1 und L2 erzeugten erforderlichen linearen Ausgangsstromvariationen sich am Ausgang im Lauf der Zeit relativ langsam verändern sollen, funktioniert diese Konfiguration aus dem Stand der Technik gut.
Sollen jedoch aufgrund erhöhter Anforderungen an den Frequenzgang die Ausgangsstromvariationen mit höherer Geschwindigkeit erfolgen, wird dieses System aus dem Stand der Technik nicht optimal funktionieren, und so wird es in einigen Fällen bei den Q1-MOSFET-Bauelementen zu Komponentenausfällen kommen. Dies ist auf den Impedanzpegel des Q1-Gate-Treibers zurückzuführen, der auf dem Wert der Widerstände in der Widerstandskette basiert, die mit den Gate-Schaltungen der Q1-MOSFET-Bauelemente verbunden ist, welcher im Fall von 1 bei etwa 500 Kiloohm liegt, der von den gemäß Darstellung geschalteten Widerständen R1 erzeugt wird. Während im statischen Fall der von den Q1-MOSFET-Bauelementen benötigte Strom praktisch null ist, muss im dynamischen Fall zum Laden und Entladen der Gate-Kapazität an jedem der Q1-MOSFET-Bauelemente ein Strom von der Widerstandskette geliefert werden. Diese Eingangskapazität setzt sich zusammen aus C_gs, der Gate-Source-Kapazität, und C_dg, der Drain-Gate-Kapazität. Diese beiden Kapazitäten, die parallel auftreten, müssen von der Source-Impedanz von ca. 500 Kiloohm getrieben werden. Da der Kapazitätswert von C_gs ca. 200 Picofarad und der Wert von C_ds ca. 25 Picofarad beträgt, ist der Abfall im Frequenzgang der Endstufe des Systems von 1 relativ gering. Außerdem ergibt sich aufgrund des relativ hohen Wertes der Drain-Gate-Spannungsänderung, $\frac{d V_{D G}}{d t}$
ein Strom-Term von $i = \frac{c d V_{D G}}{d t}, wobei \frac{d V_{D G}}{d t}$
die zeitliche Änderung der Drain-Gate-Spannung ist, C die Drain-Gate-Kapazität ist, wobei i der resultierende Strom ist, welcher der Einspeisung dieses Strom aus der Widerstandskette in das Gate entgegenwirkt. Diese Faktoren führen insgesamt zu einem ziemlich langsamen niedrigen linearen Frequenzgang dieser Endstufe von 1 von etwa einigen hundert Hertz. Infolge dieses niedrigen Frequenzgangs kommt es zu einer Zeitverzögerung in jeder Stufe in der Kaskodenkette, was einen kumulativen Zeitverzögerungseffekt in nach oben aufeinanderfolgenden Q1-Stufen der Kaskodenketten bewirkt, der dazu führt, dass sich die den L1-L2-Optokoppler-Vorrichtungen am nächsten liegenden Stufen vor den höher in ihren jeweiligen Ketten angeordneten MOSFET-Stufen einschalten. Dies hat eine ungleichmäßige Spannungsverteilung in der Kaskodenkette zur Folge, was wiederum zu einer zu hohen Spannung an denjenigen Q1-Bauelementen führt, die noch nicht die Möglichkeit hatten, sich einzuschalten. Dementsprechend entsteht eine zu hohe Spannung zwischen Drain und Source dieser Bauelemente. Dies wiederum führt zu einem Spannungsdurchbruch dieser Bauelemente infolge des Betriebs außerhalb ihrer sicheren Arbeitsbereichswerte (SOA), wenn sie mit höheren Frequenzen arbeiten.
Zur Behebung dieses Spannungsdurchbruchsproblems bei höheren Frequenzen könnte ein niedrigerer Widerstandswert in der Gate-Widerstandskette verwendet werden. Bewegt sich jedoch die Gate-Widerstandskette auf niedrigere Widerstandswerte zu, steigt die Verlustleistung in der Kette an, was zu übermäßiger Wärmeentwicklung und somit höheren Kosten für die zur Vermeidung eines übermäßigen Temperaturanstiegs benötigten Kühlgeräte führt.
Bei Bauarten aus dem Stand der Technik mit in Kaskode geschalteten Endstufen ist die Anzahl der einzelnen Hochspannungs-MOSFET-Stufen in der Kaskodenkette, die von einer linearen L1- oder L2-Optokoppler-Vorrichtung gesteuert werden, auf ca. 10 bis 15 Stufen begrenzt, um den kumulativen Zeitverzögerungseffekt einzuschränken, der wie oben beschrieben zu einem Spannungsdurchbruch von höher in der Kette liegenden MOSFET-Bauelementen führt. Die Steuerung der nachfolgenden 10 bis 15 Stufen in der Kette erfolgt dann durch eine weitere L1- oder L2-Vorrichtung, deren Eingangsdiode (elektrisch) parallel zu den ursprünglichen L1- oder L2-Vorrichtungen geschaltet ist. Dies ergibt eine Anzahl von Untergruppen mit 10 bis 15 MOSFETs pro Untergruppe. In diesem Fall wäre die Anzahl der Untergruppen von 10 bis 15 MOSFET-Stufen vorgesehen, um die Gesamtspannungsbelastung aufzunehmen, die entweder in der zu plus oder in der zu minus verlaufenden Kaskodenkette entsteht (d.h. der zwischen dem Ausgang und der positiven Hochspannungsversorgung geschaltete Kette und der zwischen dem Ausgang und der negativen Hochspannungsversorgung geschaltete Kette). Leider ist zur Verhinderung der ungleichmäßigen Spannungsverteilung, welche mit diesen zusätzlichen L1/L2-Vorrich¬tun¬gen vermieden werden soll, eine äußerst genaue Nachverfolgung der Eingangs-/Ausgangsstrom-Verstärkungsverhältnisse aller zusätzlich verwendeten parallel geschalteten L1/L2-Vorrichtungen in Abhängigkeit von Temperatur und Zeit erforderlich. Infolgedessen müssen ein Thermistor oder andere temperaturempfindliche Vorrichtungen verwendet werden, die jeder L1- oder L2-gesteuerten Untergruppe zugeordnet sind, um eine hinreichende Spannungsnachverfolgung zwischen den Untergruppen zu gewährleisten.
Eine andere Möglichkeit zur Verhinderung der ungleichmäßigen Spannungsverteilung besteht in der Verwendung separater massebezogener Stromversorgungen als niederohmige Niederspannungsquellen für jede Q1-MOSFET-Gate-Schaltung. In Anbetracht der Anzahl von Stromversorgungen, die zur Versorgung einer höheren Anzahl von Q1-Bauelementen in der Kaskodenkette für höhere Ausgangsspannungen erforderlich ist, ist dies eine kostenaufwändige Lösung. Darüber hinaus müsste jede Niederspannung-Gate-Versorgung eine Hochspannungs-Abstandsisolierung aufweisen, um einen zerstörerischen Lichtbogen von der Gate-Schaltung zur Erde zu verhindern, sowie eine spezielle Konstruktion, um die kapazitive Belastung der Gate-Schaltung auf einem Minimum zu halten.
Zusammenfassung der Erfindung
Aufgaben der Erfindung dieser Offenbarung sind unter anderem die Bereitstellung einer neuen Technik für den Bau von Hochspannungs-Verstärkerendstufen unter Verwendung von Hochspannungs-MOSFET-Transistorbauelementen in Kaskodenkonfiguration mit folgenden Fähigkeiten:

A. Erhöhen des Geschwindigkeits- und Bandbreiten-Vermögens von Hochspannungs-Verstärkerendstufen mit Hochspannungs-MOSFET-Transistoren auf den Bereich von 100 Kilohertz oder mehr.
B. Erzielen dieser höheren Bandbreite ohne erhöhte Wärmeentwicklung aufgrund der Verringerung der Widerstandsnetzwerke zur Gate-Vorspannung, die in den Gate-Schaltkreis eines jeden der Hochspannungs-MOSFET-Bauelemente in der Kaskodenkette eingebunden sind.
C. Vermeiden der Verwendung separater massebezogener niederohmiger Stromversorgungen zur Verbindung mit den Gate-Schaltungen eines jeden MOSFET-Bauelements in der Kaskodenkette.
D. Verhindern der Erzeugung einer zu hohen Spannung über die MOSFET-Bauelemente in der Kaskodenkette infolge der kumulativen Ein- und Ausschaltzeitverzögerung, wodurch ein MOSFET-Bauelement-Ausfall aufgrund einer Durchbruchspannung oder eines Betriebs außerhalb der sicheren Arbeitsbereichswerte (SOA) des MOSFET-Bauelements verhindert wird.
E. Gewährleisten des Betriebs von Hochspannungs-MOSFET-Bauelementen in Kaskodenkonfiguration, die im Betrieb eine Verstärkerendstufe der Klasse „D“ erzeugen, durch ultraschnellen Betrieb der MOSFET-Bauelemente in Kaskodenkonfiguration in einem pulsbreitenmodulierten Modus.
F. Erhöhen der Zuverlässigkeit und Senken der Kosten von in Kaskode geschalteten Hochspannungs-Endstufen von Hochspannungsverstärkern mit hoher Spannung und hoher Geschwindigkeit/Bandbreite durch Verwendung von nur einer L1- oder L2-Stromsteuervorrichtung zum Steuern des gesamten Stroms durch jede positivseitige und negativseitige Gruppe von MOSFET-Bauelementen in Kaskodenkonfiguration, die zwischen dem Verstärkerausgang und der positiven Hochspannungsversorgung und der negativen Hochspannungsversorgung geschaltet sind, ohne Verwendung von Untergruppen von MOSFET-Bauelementstufen.

Gemäß einem ersten Aspekt der vorliegenden Erfindung weist bei einer Verstärkerendstufe, die eine Kette von Teilstufen umfasst, jede Teilstufe folgendes auf:

einen Widerstand, der mit einem anderen Widerstand in einer benachbarten Teilstufe oder mit einer hohen Gleichspannung gekoppelt ist, wobei der erstere Widerstand und der letztere Widerstand Teil einer Kette von gleichwertigen Widerständen sind;
einen Feldeffekttransistor mit einem Gate, einer Source, die mit einer Kathode einer Zener-Diode gekoppelt ist, die parallel mit einem Kondensator gekoppelt ist, einer Drain, die mit einer anderen Teilstufe in der Kette der Teilstufen, einem Ausgangsknoten der Gleichstromverstärkerendstufe oder der hohen Gleichspannung gekoppelt ist; und
mindestens eine aktive Vorrichtung, die mit dem Gate des Feldeffekttransistors gekoppelt ist und mit dem Widerstand gekoppelt ist, um eine hohe Impedanz zwischen einer Spannung an einem Knoten des Widerstands und dem Gate des Feldeffekttransistors und eine niedrige Impedanz zwischen der mindestens einen aktiven Vorrichtung und dem Gate des Feldeffekttransistors bereitzustellen, wobei die mindestens eine aktive Vorrichtung sowohl mit der Kathode als auch mit einer Anode der Zener-Diode gekoppelt ist.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Verstärkerendstufe eines oder mehrere der folgenden acht Strukturmerkmale aufweisen:

1. Die Kette von Teilstufen des Verstärkers kann eine positive Seitenkette von Teilstufen beinhalten, die zwischen einer positiven hohen Gleichspannung und dem Ausgangsknoten gekoppelt sind, und eine negative Seitenkette von Teilstufen, die zwischen einer negativen hohen Gleichspannung und dem Ausgangsknoten gekoppelt sind;
2. die mindestens eine aktive Vorrichtung kann einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors umfassen, welcher einen Leistungs-MOSFET vom n-Typ im Verarmungsmodus umfasst und mit Gate-Schaltung zum Knoten des Widerstands;
3. eine Ladungspumpe kann parallel zur Zener-Diode und zum Kondensator geschaltet sein, und wobei die mindestens eine aktive Vorrichtung einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors umfasst, welcher einen Leistungs-MOSFET vom n-Typ im Anreicherungsmodus umfasst und mit Gate-Schaltung zum Knoten des Widerstands;
4. die mindestens eine aktive Vorrichtung kann einen npn-Transistor und einen pnp-Transistor mit Emitter-Schaltung zum Gate des Feldeffekttransistors umfassen, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst und mit Basis-Schaltung zum Knoten des Widerstands;
5. die mindestens eine aktive Vorrichtung umfasst einen Pufferverstärker mit einem Ausgang, der mit dem Gate des Feldeffekttransistors verbunden ist, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst, und mit einem Eingang, der mit dem Knoten des Widerstands verbunden ist;
6. eine Ladungspumpe kann parallel zur Zener-Diode und zum Kondensator geschaltet sein, und die mindestens eine aktive Vorrichtung kann einen Pufferverstärker umfassen mit einem Ausgang, der mit dem Gate des Feldeffekttransistors verbunden ist, welcher einen Hochspannungs-Leistungs-MOSFET im Anreicherungsmodus umfasst, und mit einem Eingang, der mit dem Knoten des Widerstands verbunden ist;
7. die Kette von Teilstufen des Verstärkers kann eine positive Seitenkette von Teilstufen umfassen, die zwischen einer positiven hohen Gleichspannung und dem Ausgangsknoten geschaltet sind, und eine negative Seitenkette von Teilstufen, die zwischen einer negativen hohen Gleichspannung und dem Ausgangsknoten geschaltet sind, wobei eine Eingangsvorrichtung der positivseitigen Kette von Teilstufen einen positivseitigen MOSFET-Treiber umfasst, von dem ein Eingang mit einem positivseitigen pulsweitenmodulierten Eingangssignal gekoppelt ist und ein Ausgang mit einem Gate eines positivseitigen Eingangs-Teilstufen-Feldeffekteingangstransistors verbunden ist, der zwischen der positivseitigen Kette von Teilstufen und dem Ausgangsknoten gekoppelt ist, und wobei eine Eingangsvorrichtung der negativseitigen Kette von Teilstufen einen negativseitigen MOSFET-Treiber umfasst, von dem ein Eingang mit einem negativseitigen pulsweitenmodulierten Eingangssignal gekoppelt ist und ein Ausgang mit einem Gate eines negativseitigen Eingangs-Teilstufen-Feldeffekttransistors verbunden ist, der zwischen der negativseitigen Kette von Teilstufen und der negativen hohen Gleichspannung gekoppelt ist; und
8. die Anode der Zener-Diode ist gekoppelt an eine Eingangsvorrichtung der Verstärkerendstufe, die mit dem Ausgangsknoten der Verstärkerendstufe gekoppelt ist, oder einen Drain eines Feldeffekttransistors einer anderen Teilstufe in der Kette von Teilstufen der Verstärkerendstufe, wobei die Verstärkerendstufe des Weiteren eine weitere Zener-Diode und einen Kondensator umfassen kann, die parallel geschaltet und mit dem Knoten des Widerstandes und der mindestens einen aktiven Vorrichtung einer Teilstufe sowie mit dem Ausgangsknoten der Verstärkerendstufe gekoppelt sind. In diesem Fall kann die Kette von Teilstufen des Verstärkers eine positivseitige Kette von Teilstufen umfassen, die zwischen einer positiven hohen Gleichspannung und dem Ausgangsknoten geschaltet ist, und eine negativseitige Kette von Teilstufen, die zwischen einer negativen hohen Gleichspannung und dem Ausgangsknoten geschaltet ist.

Gemäß einem zweiten Merkmal der vorliegenden Erfindung verfügt eine Verstärkerendstufe über eine positive Seite und eine negative Seite,
wobei die positive Seite zum Verbinden, an einem positiv gespeisten Ende, mit einer positiven Gleichstromhochspannung vorgesehen ist und an einem positivseitigen Ausgangsende mit einem Ausgangsknoten des Verstärkers verbunden ist,
wobei die negative Seite zum Verbinden, an einem negativ gespeisten Ende, mit einer negativen Gleichstromhochspannung vorgesehen ist, und an einem negativseitigen Ausgangsende mit dem Ausgangsknoten des Verstärkers verbunden ist,
wobei die positive Seite eine Vielzahl von Leistungstransistoren umfasst, die in Kaskodenkonfiguration zwischen dem positiv gespeisten Ende und einer Positivstromsteuervorrichtung, die mit dem positivseitigen Ausgangsende verbunden ist, geschaltet sind,
wobei die negative Seite eine Vielzahl von Leistungstransistoren umfasst, die in Kaskodenkonfiguration zwischen dem negativseitigen Ausgangsende und einer Negativstromsteuervorrichtung, die mit dem negativ gespeisten Ende verbunden ist, geschaltet sind,
wobei eine Kette von Gleichwertwiderständen die positive Spannung zwischen dem Ausgangsknoten und dem positiv gespeisten Ende aufteilt, wobei ein positiver Niederspannungsknoten jedes Widerstandes mit einem Steuerknoten eines entsprechenden Leistungstransistors aus der Vielzahl von Leistungstransistoren gekoppelt ist, die in Kaskodenkonfiguration zwischen dem positiv gespeisten Ende und dem positivseitigen Ausgangsende geschaltet sind,
wobei eine Kette von Gleichwertwiderständen die negative Spannung zwischen dem Ausgangsknoten und dem negativ gespeisten Ende aufteilt, wobei ein negativer Niederspannungsknoten jedes Widerstandes mit einem Steuerknoten eines entsprechenden Leistungstransistors aus der Vielzahl von Leistungstransistoren gekoppelt ist, die in Kaskodenkonfiguration zwischen dem negativ gespeisten Ende und dem negativseitigen Ausgangsende geschaltet sind,
wobei der positive Niederspannungsknoten jedes Widerstandes in dem positiven Knoten mit dem Steuerknoten des entsprechenden Leistungstransistors über mindestens eine aktive Vorrichtung gekoppelt ist, die eine hochohmige Last auf die Kette von Gleichwertwiderständen bereitstellt, die die positive Spannung zwischen dem Ausgangsknoten und dem positiv gespeisten Ende aufteilen, und die eine niedrige Impedanz und hohe Strombelastbarkeit zum Ansteuern des Steuerknotens des entsprechenden Leistungstransistors bereitstellt, und
wobei die negative Niederspannungsseite jedes Widerstandes im negativen Knoten mit dem Steuerknoten des entsprechenden Leistungstransistors über mindestens eine aktive Vorrichtung gekoppelt ist, die eine hochohmige Last auf die Kette von Gleichwertwiderständen bereitstellt, die die negative Spannung zwischen dem Ausgangsknoten und dem negativ gespeisten Ende aufteilen, und die eine niedrige Impedanz und hohe Strombelastbarkeit zum Ansteuern des Steuerknotens des entsprechenden Leistungstransistors bereitstellt.
Gemäß dem zweiten Merkmal der vorliegenden Erfindung kann der Verstärker weiterhin eines oder mehrere der folgenden vier Strukturmerkmale aufweisen:

1. die mindestens eine aktive Vorrichtung umfasst einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors, welcher einen Leistungs-MOSFET vom Typ n im Verarmungsmodus umfasst und mit Gate-Schaltung zum positiven oder negativen Niederspannungsknoten des Widerstands;
2. jede positive und negative Seite umfasst des Weiteren eine parallel zu einem Kondensator geschaltete Zener-Diode, wobei eine Ladungspumpe parallel zu der Zener-Diode geschaltet ist und der Kondensator mit der aktiven Vorrichtung und dem Feldeffekttransistor verbunden ist;
3. die mindestens eine aktive Vorrichtung umfasst einen npn-Transistor und einen pnp-Transistor mit Emitter-Schaltung zum Gate des Feldeffekttransistors, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst und mit Basis-Schaltung zum Knoten des Widerstands; und
4. die mindestens eine aktive Vorrichtung umfasst einen Kleinsignal-npn-Transistor und einen Kleinsignal-pnp-Transistor mit Emitter-Schaltung zum Gate des Feldeffekttransistors, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungs-Modus umfasst und mit Basis-Schaltung zum Knoten des Widerstands.

Die vorgenannten Aufgaben und verbesserten Eigenschaften der vorliegenden Erfindung ergeben sich eindeutig aus dem Studium der nachfolgenden ausführlichen Beschreibung.
Figurenliste

1 eine schematische Darstellung einer gleichstromgekoppelten Hochspannungsendstufe aus dem Stand der Technik;
2 eine Darstellung davon, wie die 2A und 2B zusammenpassen, und in Zusammenschau eine schematische Darstellung einer Ausführungsform einer gleichstromgekoppelten Hochspannungsendstufe gemäß der vorliegenden Erfindung;
3 eine Ausführungsform einer einzelnen Stufe einer Kaskodenkette, die die Verwendung eines Kleinsignal-n-Kanal-MOSFETs (Q2) und -p-Kanal-MOSFETs (Q3) zum Ansteuern der Gate-Schaltung eines Leistungs-MOSFETs (Q1) im Anreicherungsmodus vorsieht;
4 eine weitere Ausführungsform einer einzelnen Stufe einer Kaskodenkette, die die Verwendung eines Kleinsignal-npn-Transistors (Q2) und -pnp-Transistors (Q3) zum Ansteuern der Gate-Schaltung eines Leistungs-MOSFETs (Q1) im Verarmungsmodus vorsieht;
5 eine weitere Ausführungsform einer einzelnen Stufe einer Kaskodenkette, die die Verwendung eines Pufferverstärkers (A1) zum Ansteuern der Gate-Schaltung eines Leistungs-MOSFETs (Q1) im Verarmungsmodus vorsieht;
6 eine weitere Ausführungsform einer einzelnen Stufe einer Kaskodenkette, die die Verwendung eines Pufferverstärkers (A1) zum Ansteuern der Gate-Schaltung eines Leistungs-MOSFETs (Q1) im Anreicherungsmodus vorsieht;
7 eine einzelne Stufe einer Kaskodenkette, die mit einer Stromsteuerung verbunden ist, die eine integrierte MOSFET-Treiberschaltung (L3) für eine Klasse-D-Topologie beinhaltet.

Ausführliche Beschreibung der Ausführungsformen
Wie bereits im voranstehenden Abschnitt zum Hintergrund der Erfindung erläutert, ist 1 eine schematische Darstellung einer gleichstromgekoppelten Hochspannungsendstufe aus dem Stand der Technik, die drei MOSFET-Vorrichtungen (Zellen) Q1 pro positiver/negativer Seite 17, 18 in Kaskodenschaltung zeigt. L1 und L2 sind als Optokoppler-Vorrichtungen dargestellt, die bei höheren Werten der positiven und negativen Hochspannungspegel durch Glasfaserelemente mit höherer Spannungsbelastbarkeit ersetzt werden könnten. Die Zener-Diode Z1 und der Kondensator C werden zur Begrenzung der Kollektorspannung am Optokoppler-Transistor verwendet, um einen Durchbruch des Transistorbauteils innerhalb der Optokoppler-Vorrichtung zu verhindern. Die Vorrichtung Q1 Vorrichtung jeder in Kaskodenkonfiguration angeordneten Stufe (Zelle) kann entweder ein MOSFET-Transistor im Verarmungsmodus oder ein MOSFET-Transistor im Anreicherungsmodus sein. Der Unterschied zwischen Verarmungs- und Anreicherungsmodus liegt in dem Gate-Source-Spannungsbereich, der zur vollständigen Steuerung des Stroms durch die MOSFET-Vorrichtung erforderlich ist. Für den Verarmungsmodus ermöglicht ein Bereich der Gate-Source-Spannung (V_GS) von minus 5 Volt bis 0 Volt eine vollständige Steuerung, während für den Anreicherungsmodus ein V_GS-Spannungsbereich von 0 bis +10 Volt erforderlich ist.
2 zeigt, wie 2A und 2B zusammenpassen, wobei 2A über 2B angeordnet ist. In Zusammenschau stellen sie eine schematische Darstellung der Verstärkerendstufe einer Ausführungsform gemäß der vorliegenden Erfindung mit positiver Seite 20 und negativer Seite 21 dar. Wie dieser Figur zu entnehmen ist, sind auf jeder Seite des Ausgangsanschlusses 22 drei MOSFET-Stufen (Zellen) Q1 in Kaskodenschaltung vorgesehen, um einen Ausgangsspannungsbereich von negativer bis positiver Hochspannung zu erreichen. Zahlreiche weitere MOSFET-Bauelemente in Kaskodenkonfiguration können verwendet werden, um eine höhere Ausgangsspannungsbelastbarkeit zu erreichen. In dieser Ausführungsform sind die MOSFET-Bauelemente Q1 Leistungs-MOSFET-Bauelemente vom Typ n im Verarmungsmodus.
In jeder Stufe werden die Zener-Diode Z2 und der Kondensator C2 verwendet, um innerhalb jeder MOSFET-Stufe (Zelle) eine ungefähre 6V-Versorgung zu erzeugen, wobei der hohe Seitenausgang der 6V-Versorgung mit dem Source-Anschluss des MOSFETs jeder in Kaskodenkonfiguration angeordneten Stufe (Zelle) Q1 verbunden ist und der niedrige Seitenausgang der 6V-Versorgung entweder mit der Drain-Schaltung der vorhergehenden Stufe oder dem Kollektor des Transistors des Optokopplers verbunden ist. Ebenfalls dargestellt sind der n-Kanal und der p-Kanal-Kleinsignal-MOSFET Q2 bzw. Q3 im Anreicherungsmodus mit niedrigem Leistungsverbrauch. Q2 und Q3 arbeiteten als Source-Folger über ihre Gate-Schaltungen zur Widerstandskette und ihre Source-Schaltungen zur Gate-Schaltung des MOSFETs Q1 in Kaskodenkonfiguration. Diese Source-Schaltung von Q2 und Q3 führt zu einer sehr niedrigen Impedanz von ein paar Ohm und einer hohen Strombelastbarkeit zum Ansteuern der Gate-Kapazität des MOSFETs Q1, während der Gate-Anschluss der MOSFETs Q2 und Q3 zu einer sehr hohen Impedanz von einigen Teraohm Last auf die Widerstandskette führt. Jeder positive Strom, der vom Gate des MOSFET Q1 zur Erhöhung seiner Gate-Spannung benötigt wird, um einen höheren Wert des Drain-Stroms von Q1 zu erzeugen, wird von der Ladung im Kondensator C2 über den MOSFET Q2 geliefert, während eine Abnahme der Gate-Spannung von Q1 durch Strom im Q3 erzeugt wird. Dadurch verringert sich der von der Widerstandskette zu liefernde Strom auf wenige Picoampere.
Ohne Belastung der Widerstandskette durch die Gates der in Kaskode geschalteten Bauelemente Q1 teilt die Widerstandskette die Spannungen entlang der Kette gleichmäßig auf, um zu verhindern, dass sich eine zu hohe Spannung über einen der in Kaskode geschalteten MOSFETs Q1 aufbaut. Dadurch wird vermieden, dass es zu einem Spannungsdurchbruch oder zu einem Betrieb der Bauelemente Q1 außerhalb ihres sicheren Betriebsbereichs (SOA) kommt, und somit entfällt die Notwendigkeit, die in Kaskode geschalteten MOSFETs in Untergruppen von 10 bis 15 MOSFETs pro Untergruppe aufzuteilen.
Wie in den 2A und 2B dargestellt, können in jeder in Kaskode geschalteten Stufe Q1 Leistungs-MOSFET-Bauelemente vom Typ n im Verarmungsmodus zum Einsatz kommen. Der Betrieb dieser Zelle mit MOSFETs im Anreicherungsmodus lässt sich durch Verwendung einer Spannungsverdopplerladungspumpenschaltung (P1), wie in 3 dargestellt, erzielen, die mit der Zener-Diode Z2 in Parallelschaltung mit einem Kondensator verbunden ist, um eine Stromversorgung zur Erzeugung einer +10 Volt Spannungsquelle bereitzustellen. Die resultierende 10-Volt-Spannungsquelle wird zusammen mit Q2 und Q3 verwendet, um eine V_GS-Gate-Spannung von 0 bis +10 Volt anzulegen, wie sie für MOSFETs im Anreicherungsmodus erforderlich ist, falls ein Bauelement mit diesem Modus für Q1 (Anreicherungsmodus) verwendet wird. Der Betrieb dieser Schaltung im Anreicherungsmodus ist derselbe wie derjenige für den oben beschriebenen Betrieb im Verarmungsmodus, mit dem Zusatz einer integrierten Spannungsverdopplerschaltung. 3 zeigt daher den Betrieb im Anreicherungsmodus. Aus Übersichtlichkeitsgründen ist darin nur eine Stufe (Zelle) dargestellt.
4 zeigt eine weitere Ausführungsform einer einzelnen Stufe gemäß vorliegender Erfindung, bei der anstelle der in 2 und 3 dargestellten n-Kanal- und p-Kanal-MOSFET-Bauelemente bipolare npn- und pnp-Bauelemente als Emitter-Folger verwendet werden. In 4 haben ein Kleinsignal-npn-Transistor und ein Kleinsignal-pnp-Transistor eine Emitter-Schaltung zum Gate eines Hochspannungs-Leistungs-MOSFETs (Q1) im Verarmungsmodus und eine Basis-Schaltung zum Knoten des Widerstands R1. Bei dieser Ausführungsform kann die Zener-Diode beispielsweise ein 6V-Bauelement sein und der parallel dazu geschaltete Kondensator kann eine Kapazität von ca. 0,1 Mikrofarad haben.
Wie bereits erwähnt, lässt sich die gleiche Art von Konfiguration selbstverständlich auch auf eine unipolare Ausführungsform anwenden, und obwohl 4 die bipolare Ausführungsform zeigt, versteht es sich, dass die Erfindung für unipolare Ausführungsformen anwendbar ist.
5 zeigt eine Ausführungsform der vorliegenden Erfindung, bei der ein Pufferverstärker oder Operationsverstärker, der als Spannungsfolgerpufferverstärker geschaltet ist, das Gate des Hochspannungs-MOSFETs Q1 im Verarmungsmodus ansteuert, während der Eingang des Puffer- oder Operationsverstärkers mit der Widerstandskette verbunden ist. Da die Ausgangsimpedanz des Puffer- oder Operationsverstärkers einige Ohm beträgt, während seine Eingangsimpedanz im Bereich von ein paar Teraohm liegt, wird somit die Isolierung der Q2 MOSFET-Gate-Schaltung von der Widerstandskette erreicht.
6 zeigt eine Ausführungsform der vorliegenden Erfindung mit einem Puffer- oder Operationsverstärker zur Ansteuerung der Gate-Schaltung eines Hochspannungs-MOSFET-Bauelements Q1 im Anreicherungsmodus. Auch hier wird eine Spannungsverdopplerladungspumpe zur Erzeugung einer +10 Volt-Spannungsquelle zur Speisung des Puffer- oder Operationsverstärkers verwendet, so dass dieser das Gate von Q1 über einen Spannungsbereich von null Volt bis +10 Volt relativ zur Q1-Source-Spannung ansteuern kann.
7 zeigt eine Ausführungsform der vorliegenden Erfindung in einer Klasse-D-Konfiguration, die eine integrierte Hochstrom-MOSFET-Treiberschaltung L3 verwendet. Wenn sich die Eingangsspannung von L3 auf etwa plus 1 Volt bewegt, erzeugt der Ausgang von L3 ein ultraschnelles Signal zum Ansteuern des Gates eines Niederstrom-MOSFETs im Verarmungsmodus. Ein Widerstand R, der zwischen Drain und Source des Niederstrom-MOSFETs im Verarmungsmodus geschaltet ist, erzeugt einen Ruhestrom durch alle Bauelemente Q1 in der Kaskodenkette. Die Eingangsspannung an L3 wird über eine hochgeschwindigkeitsbetriebsfähige Glasfaserverbindung 70 erzeugt, um L3 von einem massebezogenen Impulsgenerator zu treiben, und wird von einer Pulsweitenmodulationsschaltung (PWM) abgeleitet, bei der ein analoges Informationssignal an einem Eingangsknoten 71 und eine hochfrequente Dreieckwellenform 73 an einem anderen Eingangsknoten 72 anliegt. Empfängt L3 ein Signal vom Empfänger des Glasfaserkopplers 70, schaltet der Ausgang von L3 hoch (auf den Spannungswert der Zener-Diode (Z)), was den MOSFET Q2 im Verarmungsmodus (dessen Gate mit seinem Ausgang verbunden ist) und gleichzeitig alle Bauelemente Q1 in der Kaskodenkette mit hoher Geschwindigkeit einschaltet. Auf diese Weise wird ein pulsweitenmoduliertes Hochspannungssignal am Ausgang von in Kaskode geschalteten Hochspannungs-MOSFET-Endstufen im Verarmungsmodus erzeugt. Diese Ausführungsform kann als Hochspannungs-Verstärkerendstufe der Klasse D verwendet werden. Auf bekannte Weise kann dann zur Wiederherstellung der analogen Informationen ein vierpoliges Filternetzwerk an den Ausgangsanschluss angeschlossen werden. Das pulsweitenmodulierte Ausgangssignal schaltet mit äußerst hoher Geschwindigkeit von positiver Hochspannungsversorgung auf negative Hochspannungsversorgung um, so dass die in Kaskode geschalteten MOSFET-Bauelemente Q1 nicht in einem linearen Modus, sondern in einem Voll-Ein- oder Voll-Aus-Modus arbeiten, was Leistungsverluste in diesen MOSFETs Q1 auf ein Minimum reduziert. Dadurch können kleinere kostengünstigere MOSFET-Bauelemente Q1 für die Q1s verwendet werden und eine drastische Verringerung von Kosten und Komplexität des Kühlsystems für die Endstufe erzielt werden.
Allen für die hierin beschriebene Erfindung aufzeigten Ausführungsformen ist folgendes gemein:

A. Erzeugung einer lokalen Versorgung in jeder Q1 -Zelle der in Kaskodenkette konfigurierten MOSFET-Bauelemente, unabhängig davon, ob diese im Anreicherungs- oder im Verarmungsmodus betrieben werden.
B. Die Verwendung von MOSFET-Transistoren, bipolaren Transistoren, Pufferverstärkern oder Operationsverstärkern, die zwischen der Widerstandskette und den Gate-Schaltungen der Hochspannungs-Leistungs-MOSFETs in der Kaskodenkette geschaltet sind, ermöglicht eine drastische Verringerung des Stromflusses aus der Kette in die MOSFET-Gate-Schaltung auf wenige Picoampere. Dadurch können die Gates der MOSFETs durch eine niederohmige Quelle angesteuert werden, um das Geschwindigkeits- und Bandbreiten-Vermögen der MOSFET-Bauelemente in der Kaskodenschaltung drastisch zu erhöhen.
C. Im Falle der in 7 dargestellten Ausführungsform, um es der in Kaskode geschalteten MOSFET-Kette zu ermöglichen, die Funktion einer Verstärkerendstufe der Klasse „D“ zu erfüllen. Dies wird durch die Verwendung einer digitalen integrierten Schaltung L3 mit der Fähigkeit zum Ansteuern des Gates von Q1 unter Verwendung eines digitalen Hochgeschwindigkeitsansteuersignals ermöglicht, wie es durch den Ausgang eines Hochgeschwindigkeits-Optokopplers oder eines faseroptischen Empfängers am Ende einer „Glasfaserleitung“ erzeugt wird. Der Eingang zum Optokoppler oder zur „Leitung“ erfolgt über den Ausgang einer herkömmlichen massebezogenen Pulsweitenmodulationsschaltung mit hoher Schaltfrequenz.
D. Durch Regelung des Ausgangsstroms einer in Kaskode geschalteten Hochgeschwindigkeits-MOSFET-Verstärkerendstufe mit einem einzigen Steuerelement entfällt die Notwendigkeit mehrerer Steuerelementstufen, die mit Gruppen oder Untergruppen von MOSFET-Bauelementen verbunden sind, aufgrund der Geschwindigkeit, mit der jeder beliebige MOSFET an seinem Drain-Anschluss eine nahezu sofortige Nachbildung des Stroms erzeugt, der von der vorhergehenden MOSFET-Drain-Schaltung (oder L1/L2-Bauelement) in seinen Source-Anschluss eingespeist wurde. Diese nahezu sofortige Reaktion ist auf die Fähigkeit des an die MOSFET-Gate-Schaltung angeschlossenen Bauelement zurückzuführen, ein niederohmiges, schnell reagierendes Gate-Treibersignal zu liefern, unabhängig vom Impedanzpegel der Werte der Kette von Widerstandselementen. Dies verhindert auch, dass bei jeglicher MOSFET-Stufe der Kaskodenschaltung eine Spannungsüberlastung auftritt, indem die MOSFET-Gate-Ströme von der Widerstandskette isoliert gehalten werden, um eine gleichmäßige Spannungsverteilung entlang der Widerstandskette zu ermöglichen.

Es ist daher offensichtlich, dass die vorliegende Erfindung ihre vorgesehenen Aufgaben erfüllt. Obwohl mehrere Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, dient dies zum Zwecke der Veranschaulichung und nicht zur Einschränkung.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62/588068 [0001]

Claims

Verstärkerendstufe, die eine Reihe von Teilstufen umfasst, wobei jede Teilstufe folgendes umfasst: einen Widerstand, der mit einem anderen Widerstand in einer benachbarten Teilstufe oder mit einem Hochgleichspannungsknoten gekoppelt ist, wobei der erstere und der letztere Widerstand Teil einer Widerstandskette mit gleichen Widerstandswerten sind; einen Feldeffekttransistor mit einem Gate, einer Source, die mit einer Kathode einer Zener-Diode gekoppelt ist, die parallel mit einem Kondensator gekoppelt ist, einer Drain, die mit einer anderen Teilstufe in der Kette von Teilstufen, einem Ausgangsknoten der Verstärkerendstufe oder dem Hochgleichspannungsknoten gekoppelt ist; und mindestens eine aktive Vorrichtung, die mit dem Gate des Feldeffekttransistors gekoppelt ist und mit dem Widerstand gekoppelt ist, um eine hohe Impedanz zwischen einer Spannung an einem Knoten des Widerstands und dem Gate des Feldeffekttransistors und eine niedrige Impedanz zwischen der mindestens einen aktiven Vorrichtung und dem Gate des Feldeffekttransistors bereitzustellen, wobei die mindestens eine aktive Vorrichtung sowohl mit der Kathode als auch mit einer Anode der Zener-Diode gekoppelt ist.
Verstärkerendstufe nach Anspruch 1, bei der die Kette von Teilstufen der Verstärkerendstufe eine positivseitige Kette von Teilstufen, die zwischen einem positiven Hochgleichspannungsknoten und dem Ausgangsknoten gekoppelt sind, und eine negativseitige Reihe von Teilstufen, die zwischen einem negativen Hochgleichspannungsknoten und dem Ausgangsknoten gekoppelt sind, umfasst.
Verstärkerendstufe nach Anspruch 1, bei der die mindestens eine aktive Vorrichtung einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors umfasst, der einen Leistungs-MOSFET vom Typ n im Verarmungsmodus umfasst und eine Gate-Schaltung zum Knoten des Widerstands.
Verstärkerendstufe nach Anspruch 1, bei der eine Ladungspumpe parallel zur Zener-Diode und zum Kondensator geschaltet ist und bei der die mindestens eine aktive Vorrichtung einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors umfasst, welcher einen Leistungs-MOSFET vom n-Typ im Anreicherungsmodus umfasst und mit Gate-Schaltung zum Knoten des Widerstands.
Verstärkerendstufe nach Anspruch 1, wobei die mindestens eine aktive Vorrichtung einen npn-Transistor und einen pnp-Transistor mit Emitter-Schaltung zum Gate des Feldeffekttransistors umfasst, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus -Modus umfasst und mit Basis-Schaltung zum Knoten des Widerstands.
Verstärkerausgangsstufe nach Anspruch 1, bei der die mindestens eine aktive Vorrichtung einen Pufferverstärker mit einem Ausgang, der mit dem Gate des Feldeffekttransistors verbunden ist, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst, und einem Eingang, der mit dem Knoten des Widerstands verbunden ist, umfasst.
Verstärkerendstufe nach Anspruch 1, bei der eine Ladungspumpe parallel zur Zener-Diode und zum Kondensator geschaltet ist und bei der die mindestens eine aktive Vorrichtung einen Pufferverstärker mit einem Ausgang, der mit dem Gate des Feldeffekttransistors verbunden ist, welcher einen Hochspannungs-Leistungs-MOSFET im Anreicherungsmodus, und mit einem Eingang, der mit dem Knoten des Widerstands verbunden ist, umfasst.
Verstärkerendstufe nach Anspruch 1, bei der die Reihe von Teilstufen der Verstärkerendstufe eine positivseitige Kette von Teilstufen umfasst, die zwischen einem positiven Hochgleichspannungsknoten und dem Ausgangsknoten geschaltet sind, und eine negativseitige Kette von Teilstufen, die zwischen einem negativen Hochgleichspannungsknoten und dem Ausgangsknoten geschaltet sind, wobei eine Eingangsvorrichtung der positivseitigen Kette von Teilstufen einen positivseitigen MOSFET-Treiber umfasst, dessen Eingang mit einem positivseitigen pulsweitenmodulierten Eingangssignal gekoppelt ist, und dessen Ausgang mit einem Gate eines positivseitigen Eingangs-Teilstufen-Feldeffekttransistors verbunden ist, der zwischen der positivseitigen Kette von Teilstufen und dem Ausgangsknoten gekoppelt ist, umfasst, und wobei eine Eingangsvorrichtung der negativseitigen Reihe von Teilstufen einen negativseitigen MOSFET-Treiber umfasst, dessen Eingang mit einem negativseitigen pulsweitenmodulierten Eingangssignal gekoppelt ist, und dessen Ausgang mit einem Gate eines negativseitigen pulsweitenmodulierten Eingangs-Teilstufen-Feldeffekttransistors verbunden ist, der zwischen der negativseitigen Kette von Teilstufen und dem negativseitigen Hochgleichspannungsknoten geschaltet ist.
Verstärkerendstufe nach Anspruch 1, wobei die Anode der Zener-Diode gekoppelt ist mit einer Eingangsvorrichtung der Verstärkerendstufe, die mit dem Ausgangsknoten der Verstärkerendstufe gekoppelt ist, oder einer Drain eines Feldeffekttransistors einer anderen Teilstufe der Kette von Teilstufen der Verstärkerendstufe.
Verstärkerendstufe nach Anspruch 9, ferner umfassend eine weitere Zener-Diode und einen Kondensator, die parallel geschaltet und mit dem Knoten des Widerstands und der mindestens einen aktiven Vorrichtung einer Teilstufe und dem Ausgangsknoten der Verstärkerendstufe gekoppelt sind.
Verstärkerausgangsstufe nach Anspruch 10, bei der die Kette von Teilstufen der Verstärkerendstufe eine positivseitige Kette von Teilstufen, die zwischen einem positiven Hochgleichspannungsknoten und dem Ausgangsknoten geschaltet sind, und eine negativseitige Kette von Teilstufen, die zwischen einem negativen Hochgleichspannungsknoten und dem Ausgangsknoten geschaltet sind, umfasst.
Verstärkerendstufe mit einer positiven Seite und einer negativen Seite, wobei die positive Seite zum Verbinden, an einem positiv gespeisten Ende, mit einem positiven DC-Hochspannungsknoten bestimmt ist und an einem positivseitigen Ausgangsende mit einem Ausgangsknoten der Verstärkerendstufe verbunden ist, wobei die negative Seite zum Verbinden, an einem negativ gespeisten Ende, mit einem negativen DC-Hochspannungsknoten vorgesehen ist und an einem negativseitigen Ausgangsende mit dem Ausgangsknoten der Verstärkerendstufe verbunden ist, wobei die positive Seite eine Vielzahl von Leistungstransistoren umfasst, die in Kaskodenkonfiguration zwischen dem positiv gespeisten Ende und einer positiven Stromsteuervorrichtung, die mit dem positivseitigen Ausgangsende verbunden ist, verbunden sind, wobei die negative Seite eine Vielzahl von Leistungstransistoren umfasst, die in Kaskodenkonfiguration zwischen dem negativen Ausgangsende und einer negativen Stromsteuervorrichtung, die mit dem negativ gespeisten Ende verbunden ist, verbunden sind, wobei eine Widerstandskette mit gleichen Widerstandswerten die positive Spannung zwischen dem Ausgangsknoten und dem positiv gespeisten Ende aufteilt, wobei ein Niederpositivspannungsknoten jedes Widerstandes mit einem Steuerknoten eines entsprechenden Leistungstransistors der Vielzahl von Leistungstransistoren gekoppelt ist, die in Kaskodenkonfiguration zwischen dem positiv gespeisten Ende und dem positivseitigen Ausgangsende verbunden sind, wobei eine Widerstandskette mit gleichen Widerstandswerten die negative Spannung zwischen dem Ausgangsknoten und dem negativ gespeisten Ende aufteilt, wobei ein Niederspannungsknoten jedes Widerstandes mit einem Steuerknoten eines entsprechenden Leistungstransistors der Vielzahl von Leistungstransistoren gekoppelt ist, die in Kaskodenkonfiguration zwischen dem negativ gespeisten Ende und dem negativseitigen Ausgangsende verbunden sind, wobei der niederpositive Spannungsknoten jedes Widerstandes in dem positiven Knoten mit dem Steuerknoten des entsprechenden Leistungstransistors über mindestens eine aktive Vorrichtung gekoppelt ist, die eine hochohmige Last auf die Widerstandskette mit gleichen Widerstandswerten bereitstellt, die die positive Spannung zwischen dem Ausgangsknoten und dem positiv gespeisten Ende aufteilt, und die eine niedrige Impedanz und hohe Strombelastbarkeit bereitstellt, um den Steuerknoten des entsprechenden Leistungstransistors anzusteuern, und wobei die Seite mit geringer negativer Spannung jedes Widerstandes im negativen Knoten mit dem Steuerknoten des entsprechenden Leistungstransistors über mindestens eine aktive Vorrichtung gekoppelt ist, die eine hochohmige Last auf die Widerstandskette mit gleichen Widerstandswerten bereitstellt, die die negative Spannung zwischen dem Ausgangsknoten und dem negativ gespeisten Ende aufteilt, und die eine niedrige Impedanz und hohe Strombelastbarkeit bereitstellt, um den Steuerknoten des entsprechenden Leistungstransistors anzusteuern.
Verstärkerendstufe nach Anspruch 12, bei der die mindestens eine aktive Vorrichtung einen n-Kanal-MOSFET im Anreicherungsmodus und einen p-Kanal-MOSFET im Anreicherungsmodus mit Source-Schaltung zum Gate des Feldeffekttransistors umfasst, welcher einen Leistungs-MOSFET vom Typ n im Verarmungsmodus umfasst und mit Gate-Schaltung zum positiven oder negativen Niederspannungsknoten des Widerstands.
Verstärkerendstufe nach Anspruch 12, des Weiteren umfassend eine Zener-Diode in Parallelschaltung zu einem Kondensator, wobei eine Ladungspumpe parallel zu der Zener-Diode geschaltet ist und der Kondensator mit der aktiven Vorrichtung und dem Feldeffekttransistor verbunden ist.
Verstärkerendstufe nach Anspruch 12, bei der die mindestens eine aktive Vorrichtung einen npn-Transistor und einen pnp-Transistor mit Emitter-Schaltung zum Gate des Feldeffekttransistors umfasst, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst und mit Basis-Schaltung zum Knoten des Widerstands.
Verstärkerendstufe nach Anspruch 12, wobei die mindestens eine aktive Vorrichtung einen Pufferverstärker mit einem Ausgang, der mit dem Gate des Feldeffekttransistors verbunden ist, welcher einen Hochspannungs-Leistungs-MOSFET im Verarmungsmodus umfasst, und mit einem Eingang, der mit dem Knoten des Widerstands verbunden ist, umfasst.