DE102018123808A1 - Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure - Google Patents
Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure Download PDFInfo
- Publication number
- DE102018123808A1 DE102018123808A1 DE102018123808.8A DE102018123808A DE102018123808A1 DE 102018123808 A1 DE102018123808 A1 DE 102018123808A1 DE 102018123808 A DE102018123808 A DE 102018123808A DE 102018123808 A1 DE102018123808 A1 DE 102018123808A1
- Authority
- DE
- Germany
- Prior art keywords
- power transistor
- bootstrap
- der
- monitoring device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Power Conversion In General (AREA)
Abstract
Die Erfindung betrifft eine Treiberstufe mit einem ersten Leistungstransistor (M), einem zweiten Leistungstransistor (M) und einer Überwachungsvorrichtung (UV). Der erste Leistungstransistor (M) und der zweite Leistungstransistor (M) sind zu einer Halbbrücke (M, M) mit einem Phasenausgang (PH) verschaltet. Die Überwachungsvorrichtung (UV) erfasst die Drain-Source-Spannung (U) am ersten Leistungstransistor (M) betragsmäßig und ermittelt einen Drain-Source-Spannungswert (V). Die Überwachungsvorrichtung (UV) vergleicht den Drain-Source-Spannungswert (V) betragsmäßig mit einer Detektionsschwelle (TH) (dem ersten Schwellwert SW1). Die Überwachungsvorrichtung (UV) veranlasst beim betragsmäßigen Überschreiten der Detektionsschwelle (TH) (des ersten Schwellwerts SW1) durch den Drain-Source-Spannungswert (V) ein erstes Abschalten des ersten Leistungstransistors (M) und in diesem Fall ein Einschalten des zweiten Leistungstransistors (M). Daran anschließend veranlasst die Überwachungsvorrichtung (UV) ein Ausschalten des zweiten Leistungstransistors (M) und ein erneutes Einschalten des ersten Leistungstransistors (M). Die Überwachungsvorrichtung (UV) erfasst nochmalig betragsmäßig die Drain-Source-Spannung (U) am ersten Leistungstransistor (M) erfasst und ermittelt einen weiteren Drain-Source-Spannungswert (V). Die Überwachungsvorrichtung (UV) vergleicht betragsmäßig den weiteren Drain-Source-Spannungswert (V) mit einer weiteren Detektionsschwelle, die gleich der Detektionsschwelle (TH) sein kann. Die Überwachungsvorrichtung (UV) veranlasst beim betragsmäßigen erneuten Überschreiten der weiteren Detektionsschwelle durch den weiteren Drain-Source-Spannungswert (V) ein zweites Abschalten des ersten Leistungstransistors (M).The invention relates to a driver stage with a first power transistor (M), a second power transistor (M) and a monitoring device (UV). The first power transistor (M) and the second power transistor (M) are connected to form a half bridge (M, M) with a phase output (PH). The monitoring device (UV) detects the amount of the drain-source voltage (U) at the first power transistor (M) and determines a drain-source voltage value (V). The monitoring device (UV) compares the amount of the drain-source voltage (V) with a detection threshold (TH) (the first threshold value SW1). When the detection threshold (TH) (the first threshold value SW1) is exceeded by the drain-source voltage value (V), the monitoring device (UV) initiates a first switch-off of the first power transistor (M) and in this case a switch-on of the second power transistor (M ). Subsequently, the monitoring device (UV) causes the second power transistor (M) to be switched off and the first power transistor (M) to be switched on again. The monitoring device (UV) again detects the drain-source voltage (U) at the first power transistor (M) and determines a further drain-source voltage value (V). The monitoring device (UV) compares the amount of the further drain-source voltage value (V) with a further detection threshold, which can be equal to the detection threshold (TH). The monitoring device (UV) initiates a second switch-off of the first power transistor (M) when the further detection threshold is exceeded by the further drain-source voltage value (V).
Description
OberbegriffGeneric term
Die Erfindung richtet sich auf eine Vorrichtung zum Nachladen von Bootstrap-Kapazitäten in einer Treiberschaltung.The invention is directed to a device for reloading bootstrap capacities in a driver circuit.
Allgemeine EinleitungGeneral introduction
Push-Pull-Stufen zum Treiben von elektrischen Lasten werden bevorzugt aus komplementären MOS-Transistorpaaren oder IGBT-Transistorpaaren aufgebaut. Da jedoch die Beweglichkeit der Löcher in etwa nur halb so groß ist, wie die der Elektronen weisen P-Kanal-Transistoren zum einen eine größere Chip-Fläche und zum anderen einen höheren Einschaltwiderstand auf.Push-pull stages for driving electrical loads are preferably made up of complementary MOS transistor pairs or IGBT transistor pairs. However, since the mobility of the holes is only about half as large as that of the electrons, P-channel transistors have a larger chip area on the one hand and a higher on-resistance on the other.
Aus diesem Grunde werden die P-Kanal-Transistoren, die typischerweise die High-Side-Schalter in den Push-Pull-Stufen darstellen, gerne durch N-Kanal-Transistoren ersetzt.For this reason, the P-channel transistors, which are typically the high-side switches in the push-pull stages, are often replaced by N-channel transistors.
Dabei tritt jedoch das Problem auf, dass bei einer fehlerhaften Ansteuerung ein solcher High-Side-Transistor, der als N-Kanal-Transistor ausgeführt ist, durch einen wie immer gearteten Spannungsabfall an seinem Steueranschluss geöffnet wird und es so zu einem Querstrom in der Push-Pull-Stufe im Fehlerfall kommen kann, was bis zum Brand führen kann.However, the problem arises here that, in the event of a faulty activation, such a high-side transistor, which is designed as an N-channel transistor, is opened by a voltage drop of any kind at its control connection, and it thus leads to a cross current in the push -Pull level can come in the event of a fault, which can lead to fire.
Aus dem Stand der Technik sind hier verschiedene Schaltungen bekannt, die sicherstellen, dass auch bei einem Einbruch der Versorgungsspannung der Gate-Treiber es nicht zu einem unbeabsichtigten Öffnen der High-Side-Transistoren kommen kann.Various circuits are known from the prior art which ensure that the high-side transistors cannot be opened unintentionally even if the supply voltage to the gate driver drops.
Stand der TechnikState of the art
Der Stand der Technik wird unter Zuhilfenahme der Figuren erläutert.The prior art is explained with the aid of the figures.
Der erste Gate-Treiber (
Im Falle der Aktivierung des ersten Leistungstransistors (
Durch die Eigenstromaufnahme der integrierten Schalung (
Im Stand der Technik existieren verschiedene Methoden zum Nachladen der Bootstrapkapazität (
Überwachungen am TreiberMonitoring on the driver
UDS-ÜberwachungU DS monitoring
In den vielen Gate-Treibern ist heutzutage eine sogenannte UDS-Überwachung enthalten. Hierbei bezieht sich die Bezeichnung
Eine solche UDS-Überwachung dient typischerweise primär der Detektion von Kurzschlüssen am Phasenausgang (
Somit ergibt sich das Problem, dass der zweite Leistungstransistor (
Bootstrap-ÜberwachungBootstrap monitoring
Im Stand der Technik existiert auch eine Überwachung der Bootstrap-Spannung (
Die Bootstrap-Überwachung wird eher selten implementiert, da sie zusätzliche Silizium- und Testkosten verursacht und letztendlich der entsprechende Fehler über die zuvor bereits beschriebene UDS-Überwachung mit abgefangenen Handshaking zum automatischen Nachladen der Bootstrap-Kapazität (
Das Handshaking nutzt zur Detektion entweder die UDS-Überwachung oder die Bootstrap-Überwachung. Interfaceseitig wird zwischen der integrierten Schaltung (
Lediglich in den Digitalteilen der integrierten Schaltung (
Aufgabe der Erfindung Object of the invention
Der Erfindung liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen, die die obigen Nachteile des Stands der Technik nicht aufweist, in der Lage ist, zwischen einer Nachladung der Boostrap-Kapazität und einem Kurzschluss zu unterscheiden und weitere Vorteile aufweist.The invention is therefore based on the object of providing a solution which does not have the above disadvantages of the prior art, is able to distinguish between a recharge of the boost trap capacity and a short circuit, and has further advantages.
Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.This object is achieved by a device according to
Lösung der erfindungsgemäßen AufgabeSolution of the task according to the invention
Modifiziertes Verhalten im Gate-Treiber = Reaktion auf die UDS-ÜberwachungModified behavior in the gate driver = reaction to the U DS monitoring
Die typische unmittelbare Reaktion des Gate-Treibers,
Im Gegensatz zum bisherigen üblichen Verhalten muss der zweite Gate-Treiber (
Die integrierte Schaltung (
Es ist auch eine Variante denkbar, die in
Dabei wird die Zeit, in der der erste Leistungstransistor (
Die darauffolgende Einteilung soll folgende Funktion haben:
- • Schlägt die UDS-Überwachung innerhalb der der Debounce-Zeit (
TD ) nachfolgenden Aktivzeit (TA ) an, so wird der betreffende erste Leistungstransistor (MH ) oder die Halbbrücke (MH ,ML ) abgeschaltet, ein Fehler über die Interrupt-Leitung (INTN ) dem Prozessor signalisiert und der erste Leistungstransistor (MH ) kann beispielsweise erst wieder eingeschaltet werden, nachdem aktiv ein entsprechendes Fehlerregister in der integrierten Schaltung durch den Prozessor beschrieben wurde. - • Schlägt die UDS-Überwachung innerhalb der der Aktivzeit (
TA ) und der Debounce-Zeit (TD ) nachfolgenden erweiterten Aktivzeit (TEA ) an, wird der betreffende erste Leistungstransistor (MH ) abgeschaltet, wie in2 , jedoch kann er, bevorzugt ohne ein Register der integrierten Schaltung (IC ) beschreiben zu müssen, wieder vom Prozessor eingeschaltet werden, da in der erweiterten Aktivzeit (TEA ) typischerweise davon ausgegangen werden kann, dass eine Entladung der Bootstrapkapazität (CBST ) die Ursache für dieUDS -Detektion war.
- • Does the U DS monitoring fail within the debounce time (
T D ) subsequent active time (T A ), the relevant first power transistor (M H ) or the half bridge (M H ,M L ) switched off, an error via the interrupt line (INTN ) signals to the processor and the first power transistor (M H ) can only be switched on again, for example, after an appropriate error register in the integrated circuit has been actively written by the processor. - • Does the U DS monitoring within the active time (
T A ) and the debounce time (T D ) subsequent extended active time (T EA ), the relevant first power transistor (M H ) switched off, as in2nd , but it can, preferably without a register of the integrated circuit (IC ) must be switched on again by the processor, since the extended active time (T EA ) it can typically be assumed that a discharge of the bootstrap capacity (C BST ) the cause of theU DS -Detection was.
Die Dauer der Aktivzeit (T) ist bevorzugt konstant und vorzugsweise beispielsweise per Programmierung parametrierbar. Die erweiterte Aktivzeit (
Modifikation im ProzessorModification in the processor
Die hier beschriebene Reaktion der integrierten Schaltung (
In
Gibt der PWM-Generator (
- Wird am Interrupt-Eingang (
INTN ) des Prozessors ein Fehler gemeldet, so schaltet der Prozessor das erste PWM-Ansteuersignal (PWMH ) für den ersten Leistungstransistor (MH ) durch entsprechende Signalisierung an die integrierte Schaltung (IC ) sofort ab. Dies geschieht beispielsweise durch geeignete Programmierung der Überwachungsvorrichtung (UV ) und/oder des PWM-generators (PWMG ). Hierdurch geht der erste Leistungstransistor (MH ) in einen abgeschalteten, typischerweise hochohmigen Zustand. (Übergang 1 in4 ). Nach Ablauf der für den ersten Gate-Treiber (GTH ) eingestellten Totzeit wird dann das zweite PWM-Ansteuersignal (PWML ) für die Ansteuerung des zweiten Leistungstransistors (ML ) für die Dauer der Ladezeit (TL ) aktiviert. Dadurch wird das zweite Gate-Ansteuersignal (GL ) zur Ansteuerung des zweiten Leistungstransistors (ML ) aktiviert. Hierdurch wird der Phasenausgang (PH ) mit dem Potenzial der negativen Versorgungsspannungsleitung (GND ) verbunden und die Bootstrap-Kapazität (CB ) wird über die Diode (D ) aus dem Spannungsreglerausgang (VG ) der Spanungsversorgungsschaltung (SV ) nachgeladen. Die Ladezeit (TL ) ist vorzugsweise über eine Registerprogrammierung eines Registers der integrierten Schaltung konfigurierbar, um sie den Anforderungen der jeweiligen Anwendung flexibel anpassen zu können. Nach Aktivierung des zweiten PWM-Ansteuersignals (PWML ) sollte der zweite Gate-Treiber (GTL ) das Fehlersignal über die Interrupt-Leitung (INTN ) wieder deaktivieren, um dem Prozessor zu signalisieren, dass der Entsättigungsfehler nun beseitigt ist. Nach Ablauf der Ladezeit (TL ) wird das zweite PWM-Ansteursignal (PWML ) wieder deaktiviert. Es schließt sich eine weitere Totzeit zur Vermeidung von Querströmen an, nach deren Ablauf das erste PWM-Ansteuersignal (PWMH ) wieder aktiviert wird. Danach befinden sich Prozessor, integrierte Schaltung (IC ), deren Treiber und die Halbbrücke (MH ,ML ) wieder im ursprünglichen Zustand.
- Is at the interrupt input (
INTN ) the processor reports an error, the processor switches the first PWM control signal (PWMH ) for the first power transistor (M H ) by appropriate signaling to the integrated circuit (IC ) immediately. This is done, for example, by suitable programming of the monitoring device (UV ) and / or the PWM generator (PWMG ). The first power transistor (M H ) in a switched off, typically high-resistance state. (Crossing1 in4th ). After the first gate driver (GT H ) set dead time, the second PWM control signal (PWML ) for the control of the second power transistor (M L ) for the duration of the charging time (T L ) activated. As a result, the second gate drive signal (GL ) to control the second power transistor (M L ) activated. The phase output (PH ) with the potential of the negative supply voltage line (GND ) connected and the bootstrap capacity (C B ) is via the diode (D ) from the voltage regulator output (VG ) of the power supply circuit (SV ) reloaded. The charging time (T L ) is preferably configurable via register programming of a register of the integrated circuit so that it can be flexibly adapted to the requirements of the respective application. After activation of the second PWM control signal (PWML ) the second gate driver (GT L ) the error signal via the interrupt line (INTN ) again to signal to the processor that the desaturation error has now been eliminated. After the charging time (T L ) the second PWM control signal (PWML ) deactivated again. This is followed by another dead time to avoid cross currents, after which the first PWM control signal (PWMH ) is reactivated. Then there are processor, integrated circuit (IC ), their drivers and the half bridge (M H ,M L ) in its original condition.
Dieses Signalspiel ist auch in gleicher Weise implementierbar, wenn der zweite Gate-Treiber (
Bestimmte Messungen, wie z.B. Strommessungen, die durch den PWM-Generator (
Beschreibung der Merkmale der ErfindungDescription of the features of the invention
Der folgende Abschnitt wiederholt die obige Beschreibung in einer anspruchsähnlichen Form.The following section repeats the above description in a claim-like form.
Die Erfindung betrifft eine Treiberstufe mit einem ersten Leistungstransistor (
Nach einem ersten Abschalten, weil der ermittelte Bootstrap-Potenzialdifferenzwert (
Besonders bevorzugt erfolgt dabei das erneute Einschalten nach dem ersten Abschalten erst nach dem Vergehen einer Ladezeit (
In einer weiteren bevorzugten Ausprägung erfasst daraufhin die Überwachungsvorrichtung (
Zweite VarianteSecond variant
Statt der Überwachung der Bootstrap-Spannung ist auch die Überwachung der UDS-Spannung im eingeschalteten Zustand des ersten Leistungstransistors (
Es handelt sich dann wieder um eine Treiberstufe mit einem ersten Leistungstransistor (
In einer ersten Untervariante schaltet die Überwachungsvorrichtung (
Dritte VarianteThird variant
Die dritte Variante betrifft ebenso eine Treiberstufe mit einem ersten Leistungstransistor (
In einer ersten Untervariante veranlasst die Überwachungsvorrichtung (
Vierte VarianteFourth variant
Die vierte Variante stellt wieder eine Treiberstufe mit einem ersten Leistungstransistor (
In einer ersten Untervariante dieser Variante erfasst nochmals die Überwachungsvorrichtung (
In einer zweiten Untervariante dieser Variante signalisiert die Überwachungsvorrichtung (
In einer dritten Untervariante dieser Variante erfasst nochmals die Überwachungsvorrichtung (
Fünfte VarianteFifth variant
Die fünfte Variante betrifft ein Verfahren (siehe
- • Schritt
S21 : Einschalten (S21 ) des ersten Leistungstransistors (MH ) und Ausschalten des zweiten Leistungstransistors (ML ) zu einem Einschaltzeitpunkt (t0 ). - • Schritt
S22 : Erfassen (S22 ) der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln eines zugehörigen Bootstrap-Potenzialdifferenzwerts (ΔVBST ); - • Schritt
S23 : Vergleich (S23 ) des so ermittelten Bootstrap-Potenzialdifferenzwerts (ΔVBST ) betragsmäßig mit einem ersten Schwellwert; - • Schritt
S24 : Erstes Abschalten (S24 ) des ersten Leistungstransistors (MH ) und erstes Einschalten des zweiten Leistungstransistors (ML ), wenn der Vergleich (S23 ) ergibt, dass das so ermittelte Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig unterhalb des ersten Schwellwerts (SW1 ) liegt. In dem Fall wird zunächst davon ausgegangen, dass es sich aufgrund der Erfahrung in der Regel nicht um einen Kurzschluss, sondern um eine entladene Bootstrap-Kapazität handelt. Im Gegensatz zum Stand der Technik, wird also nicht sofort auf einen Kurzschluss geschlossen.
- • step
S21 : Turn on (S21 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) at a switch-on time (t 0 ). - • step
S22 : Capture (S22 ) the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determining an associated bootstrap potential difference value (ΔV BST ); - • step
S23 : Comparison (S23 ) of the bootstrap potential difference value determined in this way (ΔV BST ) in terms of amount with a first threshold value; - • step
S24 : First shutdown (S24 ) of the first power transistor (M H ) and switching on the second power transistor for the first time (M L ) if the comparison (S23 ) shows that the bootstrap potential difference value determined in this way (ΔV BST ) below the first threshold (SW1 ) lies. In the case, it is initially assumed that, based on experience, it is usually not a short circuit, but rather a discharged bootstrap capacity. In contrast to the prior art, a short circuit is not immediately concluded.
Eine erste Untervariante dieser fünften Variante umfasst die zusätzlichen Schritte:
- • Schritt
S25 : erneutes Einschalten (S25 ) des ersten Leistungstransistors (MH ) nach einem ersten Abschalten aufgrund einer betragsmäßigen Unterschreitung des ersten Schwellwerts (SW1 ) durch den ermittelten Bootstrap-Potenzialdifferenzwert (ΔVBST ), und erneutes Ausschalten (S25 ) des zweiten Leistungstransistors (ML ), nach Vergehen der Ladezeit (TL ) seit dem Beginn des Nachladevorgangs mit dem SchrittS24 . Es wird also nun davon ausgegangen, dass die Bootstrap-Kapazität (CB ) ausreichend nachgeladen sein sollte. Damit das so ist, ist es vorteilhaft mit dem Beginn dieses SchrittesS25 zu warten, bis eine Ladezeit (TL ) seit dem Beginn des Ladevorgangs mit dem SchrittS24 vergangen ist; - • Schritt
S26 : erneutes Erfassen (S26 ) der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln eines zugehörigen weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 ); - • Schritt
S27 : Vergleich (S27 ) des so ermittelten weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 ) betragsmäßig mit einem weiteren Schwellwert, der gleich dem ersten Schwellwert sein kann. - • Schritt
S28 : Ausschalten (S28 ) des ersten Leistungstransistors (MH ) und Ausschalten (S28 ) des zweiten Leistungstransistors (ML ), wenn der so ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔVBST2 ) betragsmäßig wieder unterhalb eines zweiten Schwellwerts (SW2 ) liegt, der gleich dem ersten Schwellwert (SW1 ) sein kann. In diesem Fall wird also davon ausgegangen, dass ein Defekt vorliegt. In diesem Fall wird nicht zwischen der Art des Defekts unterschieden. Das Verfahren ist aber besonders einfach. Es wird also einmal versucht, die Bootstrap-Kapazität nachzuladen und wenn das nicht gelingt, wird ein Fehlerfall angenommen und ein sicherer Zustand eingenommen; - • Schritt
S29 : Einschalten (S29 ) (= Beibehalten des Zustands ausS25 ) des ersten Leistungstransistors (MH ) und Ausschalten (S29 ) des zweiten Leistungstransistors (ML ), wenn der so ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔVBST2 ) betragsmäßig wieder oberhalb des zweiten Schwellwerts (SW2 ) liegt.
- • step
S25 : switch on again (S25 ) of the first power transistor (M H ) after a first shutdown due to the amount falling below the first threshold value (SW1 ) by the determined bootstrap potential difference value (ΔV BST ), and switching off again (S25 ) of the second power transistor (M L ), after the charging time has elapsed (T L ) since the start of the reload process with the stepS24 . It is now assumed that the bootstrap capacity (C B ) should be sufficiently reloaded. In order for this to be the case, it is advantageous to start this stepS25 wait for a load time (T L ) since the start of the loading process with the stepS24 has passed; - • step
S26 : recapture (S26 ) the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determining an associated additional bootstrap potential difference value (ΔV BST2 ); - • step
S27 : Comparison (S27 ) of the further bootstrap potential difference value determined in this way (ΔV BST2 ) in terms of amount with a further threshold value, which can be equal to the first threshold value. - • step
S28 : Turn off (S28 ) of the first power transistor (M H ) and switch off (S28 ) of the second power transistor (M L ) if the further bootstrap potential difference value determined in this way (ΔV BST2 ) again below a second threshold in terms of amount (SW2 ) which is equal to the first threshold (SW1 ) can be. In this case, it is assumed that there is a defect. In this case, no distinction is made between the type of defect. The process is particularly simple. An attempt is made to reload the bootstrap capacity and if this fails, an error case is assumed and a safe state is assumed; - • step
S29 : Turn on (S29 ) (= Keep status fromS25 ) of the first power transistor (M H ) and switch off (S29 ) of the second power transistor (M L ) if the further bootstrap potential difference value determined in this way (ΔV BST2 ) in terms of amount again above the second threshold (SW2 ) lies.
Bevorzugt erfolgt das erneute Einschalten (
Sechste VarianteSixth variant
Die sechste Variante betrifft ein Verfahren (
- • Schritt
S31 : Einschalten des ersten Leistungstransistors (MH ) und Ausschalten des zweiten Leistungstransistors (ML ) zu einem Einschaltzeitpunkt (t0 ). Dieses ist nicht notwendig, wenn der erste Leistungstransistor (MH ) bereits zum Einschaltzeitpunkt (t0 ) eingeschaltet ist und wenn der zweite Leistungstransistor (ML ) bereits zum Einschaltzeitpunkt (t0 ) ausgeschaltet ist; - • Schritt
S32 : Erfassen der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen UDS-Spannungswerts (VDS ); - • Schritt
S33 : Vergleich des so ermittelten UDS-Spannungswerts (VDS ) betragsmäßig mit einem ersten Schwellwert (SW1 ); - • Schritt
S34 : Erstes Abschalten des ersten Leistungstransistors (MH ) und erstes Einschalten des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so ermittelte UDS-Spannungswert (VDS ) betragsmäßig unterhalb des ersten Schwellwerts (SW1 ) liegt.
- • step
S31 : Switching on the first power transistor (M H ) and switching off the second power transistor (M L ) at a switch-on time (t 0 ). This is not necessary if the first power transistor (M H ) at the time of switching on (t 0 ) is switched on and if the second power transistor (M L ) at the time of switching on (t 0 ) is switched off; - • step
S32 : Detection of the U DS voltage at the first power transistor (M H ) and determining an associated U DS voltage value (V DS ); - • step
S33 : Comparison of the U DS voltage value determined in this way (V DS ) in terms of amount with a first threshold value (SW1 ); - • step
S34 : First shutdown of the first power transistor (M H ) and switching on the second power transistor for the first time (M L ) if the comparison shows that the U DS voltage value determined in this way (V DS ) below the first threshold (SW1 ) lies.
Eine erste Untervariante dieser sechsten Variante umfasst die Schritte:
- • Schritt
S35 : Erneutes Einschalten des ersten Leistungstransistors (MH ) nach dem SchrittS34 und erneutes Ausschalten des zweiten Leistungstransistors (ML ), wobei dies insbesondere nach einer Ladezeit (TL ) erfolgt; - • Schritt
S36 : Erneutes Erfassen der UDS-Spannung (UDS ) am ersten Leistungstransistor (MH ), wenn der erste Leistungstransistor (MH ) eingeschaltet ist und erneutes Ermitteln eines zugehörigen weiteren UDS-Spannungswerts (VDS2 ); - • Schritt
S37 : Vergleich des so ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit einem weiteren Schwellwert (SW2 ), der gleich dem ersten Schwellwert (SW1 ) sein kann; - • Schritt
S38 : Erneutes Abschalten des ersten Leistungstransistors (MH ) und erneutes Ausschalten des zweiten Leistungstransistors (ML ) erfolgt, wenn der so ermittelte weitere UDS-Spannungswert (VDS2 ) betragsmäßig oberhalb eines zweiten Schwellwerts (SW2 ) liegt, der gleich dem ersten Schwellwert (SW1 ) sein kann; - • Schritt
S39 : Einschalten (S39 ) (= Beibehalten des Zustands ausS35 ) des ersten Leistungstransistors (MH ) und Ausschalten (S29 ) des zweiten Leistungstransistors (ML ), wenn der so ermittelte weitere UDS-Spannungswert (VDS2 ) betragsmäßig wieder unterhalb des zweiten Schwellwerts (SW2 ) liegt.
- • step
S35 : Switch on the first power transistor again (M H ) after the stepS34 and again switching off the second power transistor (M L ), this especially after a charging time (T L ) he follows; - • step
S36 : Recapture of the U DS voltage (U DS ) on the first power transistor (M H ) when the first power transistor (M H ) is switched on and a further determination of an associated further U DS voltage value (V DS2 ); - • step
S37 : Comparison of the further U DS voltage value determined in this way (V DS2 ) with another threshold value (SW2 ), which is equal to the first threshold (SW1 ) can be; - • step
S38 : Switching off the first power transistor again (M H ) and the second power transistor is switched off again (M L ) occurs when the further U DS voltage value determined in this way (V DS2 ) above a second threshold (SW2 ) which is equal to the first threshold (SW1 ) can be; - • step
S39 : Turn on (S39 ) (= Keep status fromS35 ) of the first power transistor (M H ) and switch off (S29 ) of the second power transistor (M L ) if the further U DS voltage value determined in this way (V DS2 ) again below the second threshold in terms of amount (SW2 ) lies.
Bevorzugt erfolgt wieder das erneute Einschalten (
Siebte VarianteSeventh variant
Die siebte Variante betrifft wieder ein Verfahren (
- • Einschalten (
S1 ) des ersten Leistungstransistors (MH ) und Ausschalten des zweiten Leistungstransistors (ML ) zu einem Einschaltzeitpunkt (t0 ); - • Erfassen (
S2 ) der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen UDS-Spannungswerts (VDS ) in einer Aktivzeit (TA ) nach dem Verstreichen einer Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S3 ) des so ermittelten UDS-Spannungswerts (VDS ) betragsmäßig mit einem ersten Schwellwert (SW1 ) in der Aktiv-Zeit (TA ) und Abschalten des ersten Leistungstransistors (MH ) und - • Abschalten (
S4 ) des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so innerhalb der Aktivzeit (TA ) ermittelte UDS-Spannungswert (VDS ) betragsmäßig oberhalb des ersten Schwellwerts (SW1 ) liegt. Dieser Schritt findet hier deswegen statt, da bei einem derartig schnellen Auftreten der Verletzung des ersten Schwellwerts (SW1 ) davon ausgegangen werden muss, dass ein Kurzschluss vorliegt. Daher wird hier auch der zweite Leistungstransistor (ML ) abgeschaltet, da dann ein Querstrom für den möglicherweise vorhandenen Fall eines geschädigten ersten Leistungstransistors (MH ) ausgeschlossen werden soll. Da der Treiber selbst die Notabschaltung durchführt, ist ein schneller Eingriff eines externen Steuerrechners typischerweise nicht erforderlich. Daher wird bevorzugt, die Information, dass durch die Vorrichtung ein Kurzschluss angenommen wird nicht über eine Interrupt-Leitung signalisiert, sondern das Signal der Interrupt-Leitung (INTN ) dient nur zur Signalisierung, dass etwas geschehen ist. Die eigentliche Information wird in einem Datenspeicher des Treibers abgelegt, wo sie von dem externen Steuerrechner gelesen werden kann. Der externe Steuerrechner wird dann typischerweise erst versuchen, den ersten Leistungstransistor (MH ) auszuschalten und den zweiten Leistungstransistor (ML ) einzuschalten, um die Bootstrap-Kapazität (CB ) nachzuladen. Erst dann wird er die Treiber-Register über den Datenbus (DB ) lesen und den Kurzschluss als solchen erkennen. Damit der Steuerrechner im Falle eines Kurzschlusses den zweiten Leistungstransistor (MH ) nicht einschalten kann, blockiert beispielsweise die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (G) ein solches Einschalten nach dem Auftreten dieses Fehlerfalles, bis ein spezielles, separates Freigabekommando des externen Rechnersystems dieses Einschalten des zweiten Leistungstransistors (ML ) explizit wieder zulässt.; Erfassen (S5 ) der der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen weiteren UDS-Spannungswerts (VDS2 ) in einer erweiterten Aktivzeit (TEA ) nach dem Verstreichen der Aktivzeit (TA ) und der Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S6 ) des so ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit einem zweiten Schwellwert (SW2 ) in der erweiterten Aktiv-Zeit (TEA ) und - • Abschalten (
S7 ) des ersten Leistungstransistors (MH ) und Einschalten des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass die so innerhalb der erweiterten Aktivzeit (TEA ) ermittelte weitere UDS-Spannungswert (VDS2 ) betragsmäßig oberhalb des zweiten Schwellwerts (SW2 ) liegt, wobei der zweite Schwellwert (SW2 ) gleich dem ersten Schwellwert (SW1 ) sein kann. Der erste Leistungstransistor (MH ) ist in diesem Fall also nicht ausreichend eingeschaltet, weist einen zu hohen Leistungsumsatz auf und muss daher abgeschaltet werden. Dieser Schritt findet in diesem Falle deswegen statt, da dann davon ausgegangen wird, dass ein Kurzschluss zu einer schnelleren Verletzung der Schwellwerte (SW1 ,SW2 ) geführt hätte und es sich somit, da die Verletzung für einen Kurzschluss nicht schnell genug erfolgte, um eine Entladung des Bootstrap-Kondensators (CB ) handeln muss. Für die Nachladung der Bootstrap-Kapazität wird daher in diesem Fall der zweite Leistungstransistor (ML ) eingeschaltet. Der SchrittS7 ist also der Nachladeschritt. Mit dem Abschalten erfolgt typischerweise eine Signalisierung über eine Interrupt-Leitung (INTN ). Mit dem SchrittS7 wird somit ein Laden dieser vermutlich entladenen Bootstrap-Kapazität (CB ) gestartet.
- • Turn on (
S1 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) at a switch-on time (t 0 ); - • Capture (
S2 ) of the U DS voltage at the first power transistor (M H ) and determining an associated U DS voltage value (V DS ) in an active period (T A ) after a debounce time has passed (T D ) after the switch-on time (t 0 ); - • Comparison (
S3 ) of the U DS voltage value determined in this way (V DS ) in terms of amount with a first threshold value (SW1 ) in the active time (T A ) and switching off the first power transistor (M H ) and - • Switch off (
S4 ) of the second power transistor (M L ), if the comparison shows that within the active time (T A ) determined U DS voltage value (V DS ) above the first threshold (SW1 ) lies. This step takes place here because if the violation of the first threshold value occurs so quickly (SW1 ) it must be assumed that there is a short circuit. Therefore, the second power transistor (M L ) switched off because then a cross current for the possibly existing case of a damaged first power transistor (M H ) should be excluded. Since the driver performs the emergency shutdown himself, rapid intervention by an external control computer is typically not required. It is therefore preferred that the information that a short circuit is assumed by the device is not signaled via an interrupt line, but rather the signal of the interrupt line (INTN ) is only used to signal that something has happened. The actual information is stored in a data memory of the driver, where it can be read by the external control computer. The external control computer will then typically first try to connect the first power transistor (M H ) turn off and the second power transistor (M L ) to turn on bootstrap capacity (C B ) reload. Only then will it register the driver via the data bus (DB ) read and recognize the short circuit as such. So that the control computer, in the event of a short circuit, the second power transistor (M H ) cannot switch on, for example the monitoring device blocks (UV ) and / or the PWM generator (G) such a switching on after the occurrence of this fault, until a special, separate release command of the external computer system switches on the second power transistor (M L ) explicitly allows again .; Capture (S5 ) of the U DS voltage at the first power transistor (M H ) and determining an associated further U DS voltage value (V DS2 ) in an extended active period (T EA ) after the active time has passed (T A ) and the debounce time (T D ) after the switch-on time (t 0 ); - • Comparison (
S6 ) of the further U DS voltage value determined in this way (V DS2 ) in terms of amount with a second threshold (SW2 ) in the extended active time (T EA ) and - • Switch off (
S7 ) of the first power transistor (M H ) and switching on the second power transistor (M L ), if the comparison shows that within the extended active time (T EA ) determined further U DS voltage value (V DS2 ) above the second threshold (SW2 ), with the second threshold (SW2 ) equal to the first threshold (SW1 ) can be. The first power transistor (M H ) is not switched on sufficiently in this case, has too high a power conversion and must therefore be switched off. This step takes place in this case because it is then assumed that a short circuit leads to a faster violation of the threshold values (SW1 ,SW2 ) and, as the short-circuit injury did not occur quickly enough, the bootstrap capacitor (C B ) must act. In this case, the second power transistor (M L ) switched on. The stepS7 is the reload step. When switching off, there is typically signaling via an interrupt line (INTN ). With the stepS7 a loading of this presumably discharged bootstrap capacity (C B ) started.
Eine erste Untervariante dieser siebten Variante (siehe auch
- • Einschalten (
S8 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ) nach einer Ladezeit (TL ), wenn vor dem Verstreichen der Ladezeit (TL ) ein Vergleich des ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit dem zweiten Schwellwert (SW2 ) in der erweiterten Aktiv-Zeit (TEA ) ein Abschalten des ersten Leistungstransistors (MH ) und ein Einschalten des zweiten Leistungstransistors (ML ) ausgelöst hatte. Im vorhergehenden Schritt (S7 ) wurde vermutet, dass es sich um einen entladenen Bootstrap-Kondensator (CB ) handelt. Nun wird das Laden dieser vermutlich zuvor entladenen Bootstrap-Kapazität (CB ) in der Annahme beendet, dass die Bootstrap-Kapazität (CB ) ausreichend geladen ist. Bevorzugt wird dies über die Interrupt-Leitung (INTN ) signalisiert.
- • Turn on (
S8 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) after a charging time (T L ) if before the charging time has passed (T L ) a comparison of the determined further U DS voltage value (V DS2 ) in terms of amount with the second threshold (SW2 ) in the extended active time (T EA ) switching off the first power transistor (M H ) and switching on the second power transistor (M L ) had triggered. In the previous step (S7 ) was suspected to be a discharged bootstrap capacitor (C B ) acts. Now the loading of this presumably previously discharged bootstrap capacity (C B ) ended on the assumption that the bootstrap capacity (C B ) is sufficiently charged. This is preferred via the interrupt line (INTN ) signals.
Eine zweite Untervariante einer UDS-Steuerung der Nachladung der Bootstrap-Kapazität (
- • Erfassen (
S9 ) der UDS-Spannung (UDS ) am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen dritten UDS-Spannungswerts (VDS3 ) in einer Ladezeit (TL ), die mit dem Abschalten des ersten Leistungstransistors (MH ) und dem Einschalten des zweiten Leistungstransistors (ML ) im vorhergehenden Schritt (S7 ) beginnt; - • Vergleich (
S10 ) des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ), der gleich dem ersten Schwellwert (SW1 ) und dem zweiten Schwellwert (SW2 ) sein kann; - • Einschalten (
S8 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ), wenn vor dem Verstreichen der Ladezeit (TL ) der Vergleich des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit dem dritten Schwellwert (SW3 ) ergibt, dass der ermittelte dritte UDS-Spannungswert (VDS3 ) betragsmäßig oberhalb des dritten Schwellwerts (SW3 ) liegt. Der Ladevorgang der Bootstrap-Kapazität (CB ) wird hier also nicht zeitgesteuert, sondern in Abhängigkeit vom Abschaltzustand des ersten Leistungstransistors (MH ) durchgeführt. Hierdurch wird bei hohen Duty-Cyclen in der Nähe von 100% der jeweilige Duty-Cycle durch das Nachladen der Bootstrap-Kapazität (CB ) nur noch in dem unbedingt nötigen Umfang durchgeführt. Bei einer reinen Zeitsteuerung mit einer Ladezeit (TL ), länger als die maximale Ladezeit, muss ein zeitlicher Vorhalt aus Sicherheitsgründen berücksichtigt werden, um jede Art von Querstrom auszuschließen. Daher ist die Störung im Falle einer reinen Zeitsteuerung massiv größer als bei der hier ebenso vorgeschlagenen Nachlademethode über die UDS-Steuerung, bei der die Unterscheidung zwischen Kurzschlussfall und Nachladefall über den Zeitpunkt des Auftretens der Schwellwertverletzung nach dem Einschalten erfolgt. Die erweiterte Aktivzeit (TEA ) kann übrigens so gewählt werden, dass die Summe der Debounche-Zeit (TD ) plus der Aktivzeit (TA ) plus der erweiterten Aktivzeit (TEA ) gleich der PWM-Periode ist, sodass dann bis auf die Debounce-Zeiten (TD ) stets eine Überwachung stattfindet. Bevorzugt wird die Aktivzeit (TA ) in jeder PWM-Periode durchlaufen, also auch dann, wenn keine Schaltzustandsänderung der Leistungstransistoren (MH ,ML ) zwischen zwei PWM-Perioden erfolgt, also die Debounce-Zeit (TD ) zu 0s gesetzt werden kann.
- • Capture (
S9 ) of the U DS voltage (U DS ) on the first power transistor (M H ) and determining an associated third U DS voltage value (V DS3 ) in one loading time (T L ), which occurs when the first power transistor (M H ) and switching on the second power transistor (M L ) in the previous step (S7 ) begins; - • Comparison (
S10 ) of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ), which is equal to the first threshold (SW1 ) and the second threshold (SW2 ) can be; - • Turn on (
S8 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) if before the charging time has passed (T L ) the comparison of the determined third U DS voltage value (V DS3 ) in terms of amount with the third threshold (SW3 ) shows that the determined third U DS voltage value (V DS3 ) above the third threshold (SW3 ) lies. Bootstrap Capacity Loading (C B ) is not time-controlled here, but depending on the switch-off state of the first power transistor (M H ) carried out. With high duty cycles close to 100%, the respective duty cycle is thereby reloaded by the bootstrap capacity (C B ) only carried out to the extent absolutely necessary. With a pure time control with a charging time (T L ), longer than the maximum charging time, a time reserve must be taken into account for safety reasons in order to exclude any type of cross current. Therefore, the disorder is in the case of a pure Time control massively larger than in the reloading method also proposed here via the U DS control, in which the distinction between short-circuit case and reload case is made via the time of occurrence of the threshold violation after switching on. The extended active time (T EA ) can be chosen so that the sum of the debounche time (T D ) plus the active time (T A ) plus the extended active time (T EA ) is equal to the PWM period, so that apart from the debounce times (T D ) surveillance always takes place. The active time is preferred (T A ) run through in each PWM period, even if there is no change in the switching state of the power transistors (M H ,M L ) between two PWM periods, i.e. the debounce time (T D ) can be set to 0s.
Eine dritte Untervariante (siehe auch
- • Erfassen (
S9 ) der UDS-Spannung (UDS ) am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen dritten UDS-Spannungswerts in einer Ladezeit (TL ), die mit dem Abschalten des ersten Leistungstransistors (MH ) und dem Einschalten des zweiten Leistungstransistors (ML ) beginnt; - • Vergleich (
S10 ) des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ), der gleich dem ersten Schwellwert (SW1 ) und dem dritten Schwellwert (SW3 ) sein kann; - • Abschalten (
S11 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ), wenn ein Vergleich des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ) ergibt, dass der ermittelte dritte UDS-Spannungswert (VDS3 ) betragsmäßig unterhalb des dritten Schwellwerts liegt. Hier war also das Nachladen der Bootstrap-Kapazität (CB ) wahrscheinlich nicht erfolgreich oder es liegt doch ein Kurzschluss vor. Daher erfolgt wie im Kurzschlussfall in SchrittS4 hier bevorzugt wieder eine Signalisierung über die Interrupt-Leitung (INTN ) und ein Register der Integrierten Schaltung (IC ) bzw. der Überwachungsvorrichtung (UV ) und/oder des PWM-generators (PWMG ). Wie in SchrittS4 verhindern bevorzugt der PWM-Generator (PWMG ) und/oder die Überwachungsvorrichtung (UV ) das Wiedereinschalten des zweiten Leistungstransistors (ML ) durch einen externen Steuerrechner solange, bis durch einen speziellen Entriegelungsbefehl des externen Steuerrechners über ein spezielles Register ein solches Wiedereinschalten wieder zugelassen wird. Bevorzugt signalisiert die integrierte Schaltung (IC ), insbesondere die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (PWMG ), in diesem Fehlerfall über ein Register und dem Datenbus (DB ) dem externen Steuerrechner einen anderen Fehler-Code als im Falle der Kurzschlusserkennung im SchrittS4 .
- • Capture (
S9 ) of the U DS voltage (U DS ) on the first power transistor (M H ) and determining an associated third U DS voltage value in a charging time (T L ), which occurs when the first power transistor (M H ) and switching on the second power transistor (M L ) begins; - • Comparison (
S10 ) of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ), which is equal to the first threshold (SW1 ) and the third threshold (SW3 ) can be; - • Switch off (
S11 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) if a comparison of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ) shows that the determined third U DS voltage value (V DS3 ) is below the third threshold. So here was the reload of the bootstrap capacity (C B ) probably not successful or there is a short circuit. Therefore, as in the event of a short circuit, stepS4 signaling via the interrupt line (INTN ) and a register of the integrated circuit (IC ) or the monitoring device (UV ) and / or the PWM generator (PWMG ). As in stepS4 prevent the PWM generator (PWMG ) and / or the monitoring device (UV ) switching on the second power transistor (M L ) by an external control computer until such a restart is permitted again by a special unlock command from the external control computer via a special register. The integrated circuit preferably signals (IC ), especially the monitoring device (UV ) and / or the PWM generator (PWMG ), in this case of an error via a register and the data bus (DB ) the external control computer has a different error code than in the case of short circuit detection in the stepS4 .
Vorteil der ErfindungAdvantage of the invention
Der Hauptvorteil der oben beschriebenen Erfindung ist, dass der erreichbare Duty-Cycle am Phasenausgang (
FigurenlisteFigure list
-
1 zeigt ein schematisch vereinfachtes Blockschaltbild der erfindungsgemäßen Treiberstufe.1 shows a schematically simplified block diagram of the driver stage according to the invention. -
2 zeigt den Verlauf der Drain-Source-Spannung (VDS ) am ersten Leistungstransistor (MH ) gegenüber der Zeit (t ) und den Verlauf des Interrupt-Signals (INTN ).2nd shows the course of the drain-source voltage (V DS ) on the first power transistor (M H ) versus time (t ) and the course of the interrupt signal (INTN ). -
3 zeigt den Verlauf der Bootstrapspannung (VBST-VPH ) und der Gate-Source-Spannung (VGS ) am ersten Leistungstransistor (MH ) gegen die Zeit nach dem Einschalten des ersten Leitungstransistors (MH ) zu einem Einschaltzeitpunkt (T0 ).3rd shows the course of the bootstrap tension (V BST -V PH ) and the gate-source voltage (V GS ) on the first power transistor (M H ) against the time after switching on the first line transistor (M H ) at a switch-on time (T 0 ). -
4 zeigt den Signalverlauf verschiedener Signale während eines Nachladevorgangs für die Bootstrap-Kapazität (CB ).4th shows the waveform of various signals during a reload for the bootstrap capacity (C B ). -
5 zeigt den Verfahrensablauf bei einer zeit- und bedarfsgesteuerten Nachladung der Bootstrap-Kapazität (CB ).5 shows the procedure for a time and demand-controlled reloading of the bootstrap capacity (C B ). -
6 zeigt den Verfahrensablauf bei einer UDS-gesteuerten- und bedarfsgesteuerten Nachladung der Bootstrap-Kapazität (CB ).6 shows the procedure for a U DS -controlled and demand-controlled reloading of the bootstrap capacity (C B ). -
7 zeigt den Verfahrensablauf bei einer über die Bootstrap-Spannung (VBST ) und die Nachladezeit (TL ) gesteuerten Nachladung der Bootstrap-Kapazität (CB ) ohne Unterscheidung zwischen Kurzschlussfall und Defekt der Bootstrap-Kapazität (CB ).7 shows the procedure for a bootstrap voltage (V BST ) and the reload time (T L ) controlled reloading of the bootstrap capacity (C B ) without distinction between a short circuit and a defect in the bootstrap capacity (C B ). -
8 zeigt den Verfahrensablauf bei einer über die Drain-Source-Spannung (VDS ) und die Nachladezeit (TL ) gesteuerten Nachladung der Bootstrap-Kapazität (CB ) ohne Unterscheidung zwischen Kurzschlussfall und Defekt der Bootstrap-Kapazität (CB ).8th shows the procedure for a drain-source voltage (V DS ) and the reload time (T L ) controlled reloading of the bootstrap capacity (C B ) without distinguishing between a short circuit and a defect in the bootstrap capacity (C B ). -
9 zeigt den Verfahrensablauf bei einer über die Bootstrap-Spannung (VBST ) und die Nachladezeit (TL ) gesteuerten Nachladung der Bootstrap-Kapazität (CB ) ohne Abbruchsbedingung.9 shows the procedure for a bootstrap voltage (V BST ) and the reload time (T L ) controlled reloading of the bootstrap capacity (C B ) without termination condition.
Beschreibung der FigurenDescription of the figures
Figur zeigt ein schematisch vereinfachtes Blockschaltbild der erfindungsgemäßen Treiberstufe. Kern der Treiberstufe ist die Halbbrücke (
Figure shows a schematically simplified block diagram of the driver stage according to the invention. The core of the driver stage is the half bridge (
Sie entspricht im Wesentlichen der siebten Verfahrensvariante zum Betreiben einer Treiberstufe mit einem ersten Leistungstransistor (
- • Einschalten (
S1 ) des ersten Leistungstransistors (MH ) und Ausschalten des zweiten Leistungstransistors (ML ) zu einem Einschaltzeitpunkt (t0 ); - • Erfassen (
S2 ) der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen UDS-Spannungswerts (VDS ) in einer Aktivzeit (TA ) nach dem Verstreichen einer Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S3 ) des so ermittelten UDS-Spannungswerts (VDS ) betragsmäßig mit einem ersten Schwellwert (SW1 ) in der Aktiv-Zeit (TA ) und Abschalten des ersten Leistungstransistors (MH ) und - • Abschalten (
S4 ) des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so innerhalb der Aktivzeit (TA ) ermittelte UDS-Spannungswert (VDS ) betragsmäßig oberhalb des ersten Schwellwerts (SW1 ) liegt. Dieser Schritt findet hier deswegen statt, da bei einem derartig schnellen Auftreten der Verletzung des ersten Schwellwerts (SW1 ) davon ausgegangen werden muss, dass ein Kurzschluss vorliegt. Daher wird hier auch der zweite Leistungstransistor (ML ) abgeschaltet, da dann ein Querstrom für den möglicherweise vorhandenen Fall eines geschädigten ersten Leistungstransistors (MH ) ausgeschlossen werden soll. Da der Treiber selbst die Notabschaltung durchführt, ist ein schneller Eingriff eines externen Steuerrechners typischerweise nicht erforderlich. Daher wird bevorzugt, die Information, dass durch die Vorrichtung ein Kurzschluss angenommen wird nicht über eine Interrupt-Leitung signalisiert, sondern das Signal der Interrupt-Leitung (INTN ) dient nur zur Signalisierung, dass etwas geschehen ist. Die eigentliche Information wird in einem Datenspeicher des Treibers abgelegt, wo sie von dem externen Steuerrechner gelesen werden kann. Der externe Steuerrechner wird dann typischerweise erst versuchen, den ersten Leistungstransistor (MH ) auszuschalten und den zweiten Leistungstransistor (ML ) einzuschalten, um die Bootstrap-Kapazität (CB ) nachzuladen. Erst dann wird er die Treiber-Register über den Datenbus (DB ) lesen und den Kurzschluss als solchen erkennen. Damit der Steuerrechner im Falle eines Kurzschlusses den zweiten Leistungstransistor (MH ) nicht einschalten kann, blockiert beispielsweise die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (G) ein solches Einschalten nach dem Auftreten dieses Fehlerfalles, bis ein spezielles, separates Freigabekommando des externen Rechnersystems dieses Einschalten des zweiten Leistungstransistors (ML ) explizit wieder zulässt.; Erfassen (S5 ) der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen weiteren UDS-Spannungswerts (VDS2 ) in einer erweiterten Aktivzeit (TEA ) nach dem Verstreichen der Aktivzeit (TA ) und der Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S6 ) des so ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit einem zweiten Schwellwert (SW2 ) in der erweiterten Aktiv-Zeit (TEA ) und - • Abschalten (
S7 ) des ersten Leistungstransistors (MH ) und Einschalten des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so innerhalb der erweiterten Aktivzeit (TEA ) ermittelte weitere UDS-Spannungswert (VDS2 ) betragsmäßig oberhalb des zweiten Schwellwerts (SW2 ) liegt, wobei der zweite Schwellwert (SW2 ) gleich dem ersten Schwellwert (SW1 ) sein kann. Der erste Leistungstransistor (MH ) ist in diesem Fall also nicht ausreichend eingeschaltet, weist einen zu hohen Leistungsumsatz auf und muss daher abgeschaltet werden. Dieser Schritt findet in diesem Falle deswegen statt, da dann davon ausgegangen wird, dass ein Kurzschluss zu einer schnelleren Verletzung der Schwellwerte (SW1 ,SW2 ) geführt hätte und es sich somit, da die Verletzung für einen Kurzschluss nicht schnell genug erfolgte, um eine Entladung des Bootstrap-Kondensators (CB ) handeln muss. Für die Nachladung der Bootstrap-Kapazität wird daher in diesem Fall der zweite Leistungstransistor (ML ) eingeschaltet. Der SchrittS7 ist also der Nachladeschritt. Mit dem Abschalten erfolgt typischerweise eine Signalisierung über eine Interrupt-Leitung (INTN ). - • Einschalten (
S8 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ) nach einer Ladezeit (TL ), wenn vor dem Verstreichen der Ladezeit (TL ) ein Vergleich des ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit dem zweiten Schwellwert (SW2 ) in der erweiterten Aktiv-Zeit (TEA ) ein Abschalten des ersten Leistungstransistors (MH ) und ein Einschalten des zweiten Leistungstransistors (ML ) ausgelöst hatte. Im vorhergehenden Schritt (S7 ) wurde vermutet, dass es sich um einen entladenen Bootstrap-Kondensator (CB ) handelt. Nun wird ein Laden dieser vermutlich entladenen Bootstrap-Kapazität (CB ) gestartet.
- • Turn on (
S1 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) at a switch-on time (t 0 ); - • Capture (
S2 ) of the U DS voltage at the first power transistor (M H ) and determining an associated U DS voltage value (V DS ) in an active period (T A ) after a debounce time has passed (T D ) after the switch-on time (t 0 ); - • Comparison (
S3 ) of the U DS voltage value determined in this way (V DS ) in terms of amount with a first threshold value (SW1 ) in the active time (T A ) and switching off the first power transistor (M H ) and - • Switch off (
S4 ) of the second power transistor (M L ), if the comparison shows that within the active time (T A ) determined U DS voltage value (V DS ) above the first threshold (SW1 ) lies. This step takes place here because if the violation of the first threshold value occurs so quickly (SW1 ) it must be assumed that there is a short circuit. Therefore, the second power transistor (M L ) switched off because then a cross current for the possibly existing case of a damaged first power transistor (M H ) should be excluded. Since the driver performs the emergency shutdown himself, rapid intervention by an external control computer is typically not required. It is therefore preferred that the information that a short circuit is assumed by the device is not signaled via an interrupt line, but rather the signal of the interrupt line (INTN ) is only used to signal that something has happened. The actual information is stored in a data memory of the driver, where it can be read by the external control computer. The external control computer will then typically first try to connect the first power transistor (M H ) turn off and the second power transistor (M L ) to turn on bootstrap capacity (C B ) reload. Only then will it register the driver via the data bus (DB ) read and recognize the short circuit as such. So that the control computer, in the event of a short circuit, the second power transistor (M H ) cannot switch on, for example the monitoring device blocks (UV ) and / or the PWM generator (G) such a switching on after the occurrence of this fault, until a special, separate release command of the external computer system switches on the second power transistor (M L ) explicitly allows again .; Capture (S5 ) of the U DS voltage at the first power transistor (M H ) and determining an associated further U DS voltage value (V DS2 ) in an extended active period (T EA ) after the active time has passed (T A ) and the debounce time (T D ) after the switch-on time (t 0 ); - • Comparison (
S6 ) of the further U DS voltage value determined in this way (V DS2 ) in terms of amount with a second threshold (SW2 ) in the extended active time (T EA ) and - • Switch off (
S7 ) of the first power transistor (M H ) and switching on the second power transistor (M L ), if the comparison shows that within the extended active time (T EA ) determined further U DS voltage value (V DS2 ) above the second threshold (SW2 ), with the second threshold (SW2 ) equal to the first threshold (SW1 ) can be. The first power transistor (M H ) is not switched on sufficiently in this case, has too high a power conversion and must therefore be switched off. This step takes place in this case because it is then assumed that a short circuit leads to a faster violation of the threshold values (SW1 ,SW2 ) and, as the short-circuit injury did not occur quickly enough, the bootstrap capacitor (C B ) must act. In this case, the second power transistor (M L ) switched on. The stepS7 is the reload step. When switching off, there is typically signaling via an interrupt line (INTN ). - • Turn on (
S8 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) after a charging time (T L ) if before the charging time has passed (T L ) a comparison of the determined further U DS voltage value (V DS2 ) in terms of amount with the second threshold (SW2 ) in the extended active time (T EA ) switching off the first power transistor (M H ) and switching on the second power transistor (M L ) had triggered. In the previous step (S7 ) was suspected to be a discharged bootstrap capacitor (C B ) acts. Now a loading of this presumably discharged bootstrap capacity (C B ) started.
Am Ende der PWM-Periode (
- • Einschalten (
S1 ) des ersten Leistungstransistors (MH ) und Ausschalten des zweiten Leistungstransistors (ML ) zu einem Einschaltzeitpunkt (t0 ); - • Erfassen (
S2 ) der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen UDS-Spannungswerts (VDS ) in einer Aktivzeit (TA ) nach dem Verstreichen einer Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S3 ) des so ermittelten UDS-Spannungswerts (VDS ) betragsmäßig mit einem ersten Schwellwert (SW1 ) in der Aktiv-Zeit (TA ) und Abschalten des ersten Leistungstransistors (MH ) und - • Abschalten (
S4 ) des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so innerhalb der Aktivzeit (TA ) ermittelte UDS-Spannungswert (VDS ) betragsmäßig oberhalb des ersten Schwellwerts (SW1 ) liegt. Dieser Schritt findet hier deswegen statt, da bei einem derartig schnellen Auftreten der Verletzung des ersten Schwellwerts (SW1 ) davon ausgegangen werden muss, dass ein Kurzschluss vorliegt. Daher wird hier auch der zweite Leistungstransistor (ML ) abgeschaltet, da dann ein Querstrom für den möglicherweise vorhandenen Fall eines geschädigten ersten Leistungstransistors (MH ) ausgeschlossen werden soll. Da der Treiber selbst die Notabschaltung durchführt, ist ein schneller Eingriff eines externen Steuerrechners typischerweise nicht erforderlich. Daher wird bevorzugt, die Information, dass durch die Vorrichtung ein Kurzschluss angenommen wird nicht über eine Interrupt-Leitung signalisiert, sondern das Signal der Interrupt-Leitung (INTN ) dient nur zur Signalisierung, dass etwas geschehen ist. Die eigentliche Information wird in einem Datenspeicher des Treibers abgelegt, wo sie von dem externen Steuerrechner gelesen werden kann. Der externe Steuerrechner wird dann typischerweise erst versuchen, den ersten Leistungstransistor (MH ) auszuschalten und den zweiten Leistungstransistor (ML ) einzuschalten, um die Bootstrap-Kapazität (CB ) nachzuladen. Erst dann wird er die Treiber-Register über den Datenbus (DB ) lesen und den Kurzschluss als solchen erkennen. Damit der Steuerrechner im Falle eines Kurzschlusses den zweiten Leistungstransistor (MH ) nicht einschalten kann, blockiert beispielsweise die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (G) ein solches Einschalten nach dem Auftreten dieses Fehlerfalles, bis ein spezielles, separates Freigabekommando des externen Rechnersystems dieses Einschalten des zweiten Leistungstransistors (ML ) explizit wieder zulässt. Erfassen (S5 ) der UDS-Spannung am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen weiteren UDS-Spannungswerts (VDS2 ) in einer erweiterten Aktivzeit (TEA ) nach dem Verstreichen der Aktivzeit (TA ) und der Debounce-Zeit (TD ) nach dem Einschaltzeitpunkt (t0 ); - • Vergleich (
S6 ) des so ermittelten weiteren UDS-Spannungswerts (VDS2 ) betragsmäßig mit einem zweiten Schwellwert (SW2 ) in der erweiterten Aktiv-Zeit (TEA ) und - • Abschalten (
S7 ) des ersten Leistungstransistors (MH ) und Einschalten des zweiten Leistungstransistors (ML ), wenn der Vergleich ergibt, dass der so innerhalb der erweiterten Aktivzeit (TEA ) ermittelte weitere UDS-Spannungswert (VDS2 ) betragsmäßig oberhalb des zweiten Schwellwerts (SW2 ) liegt, wobei der zweite Schwellwert (SW2 ) gleich dem ersten Schwellwert (SW1 ) sein kann. Der erste Leistungstransistor (MH ) ist in diesem Fall also nicht ausreichend eingeschaltet, weist einen zu hohen Leistungsumsatz auf und muss daher abgeschaltet werden. Dieser Schritt findet in diesem Falle deswegen statt, da dann davon ausgegangen wird, dass ein Kurzschluss zu einer schnelleren Verletzung der Schwellwerte (SW1 ,SW2 ) geführt hätte und es sich somit, da die Verletzung für einen Kurzschluss nicht schnell genug erfolgte, um eine Entladung des Bootstrap-Kondensators (CB ) handeln muss. Für die Nachladung der Bootstrap-Kapazität wird daher in diesem Fall der zweite Leistungstransistor (ML ) eingeschaltet. Der SchrittS7 ist also der Nachladeschritt. Mit dem Abschalten erfolgt typischerweise eine Signalisierung über eine Interrupt-Leitung (INTN ). - • Erfassen (
S9 ) der der UDS-Spannung (UDS ) am ersten Leistungstransistor (MH ) und Ermitteln eines zugehörigen dritten UDS-Spannungswerts (VDS3 ) in einer Ladezeit (TL ), die mit dem Abschalten des ersten Leistungstransistors (MH ) und dem Einschalten des zweiten Leistungstransistors (ML ) im vorhergehenden Schritt (S7 ) beginnt; - • Vergleich (
S10 ) des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ), der gleich dem ersten Schwellwert (SW1 ) und dem zweiten Schwellwert (SW2 ) sein kann; - • Einschalten (
S8 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ), wenn vor dem Verstreichen der Ladezeit (TL ) der Vergleich des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit dem dritten Schwellwert (SW3 ) ergibt, dass der ermittelte dritte UDS-Spannungswert (VDS3 ) betragsmäßig oberhalb des dritten Schwellwerts (SW3 ) liegt. Der Ladevorgang der Bootstrap-Kapazität (CB ) wird hier also nicht zeitgesteuert, sondern in Abhängigkeit vom Abschaltzustand des ersten Leistungstransistors (MH ) durchgeführt. Hierdurch wird bei hohen Duty-Cyclen in der Nähe von 100% der jeweilige Duty-Cycle durch das Nachladen der Bootstrap-Kapazität (CB ) nur noch in dem unbedingt nötigen Umfang durchgeführt. Bei einer reinen Zeitsteuerung mit einer Ladezeit (TL ) länger als die maximale Ladezeit muss ein zeitlicher Vorhalt aus Sicherheitsgründen berücksichtigt werden, um jede Art von Querstrom auszuschließen. Daher ist die Störung im Falle einer reinen Zeitsteuerung massiv größer als bei der hier ebenso vorgeschlagenen Nachlademethode über die UDS-Steuerung, bei der die Unterscheidung zwischen Kurzschlussfall und Nachladefall über den Zeitpunkt des Auftretens der Schwellwertverletzung nach dem Einschalten erfolgt. Die erweiterte Aktivzeit (TEA ) kann übrigens so gewählt werden, dass die Summe der Debounche-Zeit (TD ) plus der Aktivzeit (TA ) plus der erweiterten Aktivzeit (TEA ) gleich der PWM-Periode ist, sodass dann bis auf die Debounce-Zeiten (TD ) stets eine Überwachung stattfindet. Bevorzugt wird die Aktivzeit (TA ) in jeder PWM-Periode durchlaufen, also auch dann, wenn keine Schaltzustandsänderung der Leistungstransistoren (MH ,ML ) zwischen zwei PWM-Perioden erfolgt, also die Debounce-Zeit (TD ) zu 0s gesetzt werden kann. - • Abschalten (
S11 ) des ersten Leistungstransistors (MH ) und Abschalten des zweiten Leistungstransistors (ML ), wenn ein Vergleich des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ), der gleich dem ersten Schwellwert (SW1 ) und dem dritten Schwellwert (SW3 ) sein kann, ergibt, dass der ermittelte dritte UDS-Spannungswert (VDS3 ) betragsmäßig unterhalb des dritten Schwellwerts liegt. Hier war also das Nachladen der Bootstrap-Kapazität (CB ) nicht erfolgreich oder es liegt doch ein Kurzschluss vor. Daher erfolgt wie im Kurzschlussfall in SchrittS4 hier bevorzugt wieder eine Signalisierung über die Interrupt-Leitung (INTN ) und ein Register der Integrierten Schaltung (IC ) bzw. der Überwachungsvorrichtung (UV ) und/oder des PWM-Generators (PWMG ). Wie in SchrittS4 verhindern der PWM-Generator (PWMG ) und/oder die Überwachungsvorrichtung (UV ) das Wiedereinschalten des zweiten Leistungstransistors (ML ) durch einen externen Steuerrechner solange, bis durch einen speziellen Entriegelungsbefehl des externen Steuerrechners über ein spezielles Register ein solches Wiedereinschalten wieder zugelassen wird. Bevorzugt signalisiert die Integrierte Schaltung (IC ), insbesondere die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (PWMG ) in diesem Fehlerfall über ein Register und dem Datenbus (DB ) dem externen Steuerrechner einen anderen Fehler-Code als im Falle der Kurzschlusserkennung im SchrittS4 .
- • Turn on (
S1 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) at a switch-on time (t 0 ); - • Capture (
S2 ) of the U DS voltage at the first power transistor (M H ) and determining an associated U DS voltage value (V DS ) in an active period (T A ) after a debounce time has passed (T D ) after the switch-on time (t 0 ); - • Comparison (
S3 ) of the U DS voltage value determined in this way (V DS ) in terms of amount with a first threshold value (SW1 ) in the active time (T A ) and switching off the first power transistor (M H ) and - • Switch off (
S4 ) of the second power transistor (M L ), if the comparison shows that within the active time (T A ) determined U DS voltage value (V DS ) above the first threshold (SW1 ) lies. This step takes place here because if the violation of the first threshold value occurs so quickly (SW1 ) it must be assumed that there is a short circuit. Therefore, the second power transistor (M L ) switched off because then a cross current for the possibly existing case of a damaged first power transistor (M H ) should be excluded. Since the driver performs the emergency shutdown himself, rapid intervention by an external control computer is typically not required. It is therefore preferred that the information that a short circuit is assumed by the device is not signaled via an interrupt line, but rather the signal of the interrupt line (INTN ) is only used to signal that something has happened. The real information is in stored in a data memory of the driver, where it can be read by the external control computer. The external control computer will then typically first try to connect the first power transistor (M H ) turn off and the second power transistor (M L ) to turn on bootstrap capacity (C B ) reload. Only then will it register the driver via the data bus (DB ) read and recognize the short circuit as such. So that the control computer, in the event of a short circuit, the second power transistor (M H ) cannot switch on, for example the monitoring device blocks (UV ) and / or the PWM generator (G) such a switching on after the occurrence of this fault, until a special, separate release command of the external computer system switches on the second power transistor (M L ) explicitly allows again. Capture (S5 ) of the U DS voltage at the first power transistor (M H ) and determining an associated further U DS voltage value (V DS2 ) in an extended active period (T EA ) after the active time has passed (T A ) and the debounce time (T D ) after the switch-on time (t 0 ); - • Comparison (
S6 ) of the further U DS voltage value determined in this way (V DS2 ) in terms of amount with a second threshold (SW2 ) in the extended active time (T EA ) and - • Switch off (
S7 ) of the first power transistor (M H ) and switching on the second power transistor (M L ), if the comparison shows that within the extended active time (T EA ) determined further U DS voltage value (V DS2 ) above the second threshold (SW2 ), with the second threshold (SW2 ) equal to the first threshold (SW1 ) can be. The first power transistor (M H ) is not switched on sufficiently in this case, has too high a power conversion and must therefore be switched off. This step takes place in this case because it is then assumed that a short circuit leads to a faster violation of the threshold values (SW1 ,SW2 ) and, as the short-circuit injury did not occur quickly enough, the bootstrap capacitor (C B ) must act. In this case, the second power transistor (M L ) switched on. The stepS7 is the reload step. When switching off, there is typically signaling via an interrupt line (INTN ). - • Capture (
S9 ) of the U DS voltage (U DS ) on the first power transistor (M H ) and determining an associated third U DS voltage value (V DS3 ) in one loading time (T L ), which occurs when the first power transistor (M H ) and switching on the second power transistor (M L ) in the previous step (S7 ) begins; - • Comparison (
S10 ) of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ), which is equal to the first threshold (SW1 ) and the second threshold (SW2 ) can be; - • Turn on (
S8 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) if before the charging time has passed (T L ) the comparison of the determined third U DS voltage value (V DS3 ) in terms of amount with the third threshold (SW3 ) shows that the determined third U DS voltage value (V DS3 ) above the third threshold (SW3 ) lies. Bootstrap Capacity Loading (C B ) is not time-controlled here, but depending on the switch-off state of the first power transistor (M H ) carried out. With high duty cycles close to 100%, the respective duty cycle is thereby reloaded by the bootstrap capacity (C B ) only carried out to the extent absolutely necessary. With a pure time control with a charging time (T L ) For safety reasons, a time reserve longer than the maximum charging time must be taken into account in order to exclude any type of cross current. Therefore, the disturbance in the case of a purely time control is massively greater than in the reloading method also proposed here via the U DS control, in which the distinction between a short-circuit case and a reload case is based on the time when the threshold value violation occurred after switching on. The extended active time (T EA ) can be chosen so that the sum of the debounche time (T D ) plus the active time (T A ) plus the extended active time (T EA ) is equal to the PWM period, so that apart from the debounce times (T D ) surveillance always takes place. The active time is preferred (T A ) run through in each PWM period, even if there is no change in the switching state of the power transistors (M H ,M L ) between two PWM periods, i.e. the debounce time (T D ) can be set to 0s. - • Switch off (
S11 ) of the first power transistor (M H ) and switching off the second power transistor (M L ) if a comparison of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ), which is equal to the first threshold (SW1 ) and the third threshold (SW3 ) results in the third U DS voltage value (V DS3 ) is below the third threshold. So here was the reload of the bootstrap capacity (C B ) Not successful or there is a short circuit. Therefore, as in the event of a short circuit, stepS4 signaling via the interrupt line (INTN ) and a register of the integrated circuit (IC ) or the monitoring device (UV ) and / or the PWM generator (PWMG ). As in stepS4 prevent the PWM generator (PWMG ) and / or the monitoring device (UV ) switching on the second power transistor (M L ) by an external control computer until such a restart is permitted again by a special unlock command from the external control computer via a special register. The integrated circuit preferably signals (IC ), especially the monitoring device (UV ) and / or the PWM generator (PWMG ) in this error case via a register and the data bus (DB ) the external control computer has a different error code than in the case of short circuit detection in the stepS4 .
Es wird das Verfahren beispielhaft dargestellt, wie es von einer Treiberstufe mit einem ersten Leistungstransistor (
In einem ersten Schritt (
Einige Zeit nach einem ersten Abschalten (im Schritt
Es wird das Verfahren beispielhaft dargestellt, wie es von einer Treiberstufe mit einem ersten Leistungstransistor (
In einem ersten Schritt (
Wenn der so ermittelte weitere Drain-Source-Spannungswert (
- Schritt
S42 : Erfassen der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln (S22 ,S42 ) eines zugehörigen Bootstrap-Potenzialdifferenzwerts (ΔVBST ); - Schritt
S43 : Vergleich des so ermittelten Bootstrap-Potenzialdifferenzwerts (ΔVBST ) betragsmäßig mit einem ersten Schwellwert (SW1 ); - Schritt
S44 : Abschalten des ersten Leistungstransistors (MH ) und erstes Einschalten (S24 ,S44 ) des zweiten Leistungstransistors (ML ), wenn der Vergleichsschritt (S43 ) ergab, dass der so ermittelte Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig unterhalb des ersten Schwellwerts (SW1 ) lag. Hierdurch wird das Nachladen der Bootstrap-Kapazität (CB ) gestartet. - Schritt
S45 : Wiedereinschalten des ersten Leistungstransistors (MH ) nach dem, ersten Abschalten in SchrittS44 aufgrund einer betragsmäßigen Unterschreitung des ersten Schwellwerts (SW1 ) durch den ermittelten Bootstrap-Potenzialdifferenzwert (ΔVBST ), und erneutes Ausschalten des zweiten Leistungstransistors (ML ), insbesondere nach einer Ladezeit (TL ); - Schritt
S46 : Erneutes Erfassen (S46 ) der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln (S46 ) eines zugehörigen weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 ); - Schritt
S47 : Vergleich (S47 ) des so ermittelten weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 ) betragsmäßig mit einem weiteren Schwellwert (SW2 ), der gleich dem ersten Schwellwert (SW1 ) sein kann. Im Gegensatz zu7 folgt nun aber mit SchrittS44 ein erneutes Ausschalten (S44 ) des ersten Leistungstransistors (MH ) und ein erneutes Einschalten (S44 ) des zweiten Leistungstransistors (ML ), wenn der so ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig wieder unterhalb eines zweiten Schwellwerts (SW2 ) liegt, der gleich dem ersten Schwellwert (SW1 ) sein kann. Es wird hier also so lange Nachgeladen, bis die Bootstrap-Spannung (VBST ) dem zweiten Schwellwert (SW2 ) entspricht. Dies ist dann sinnvoll, wenn Querströme in der Vorrichtung anders verhindert werden können. Wie zuvor auch, ist es besonders vorteilhaft, wenn das erneute Einschalten in SchrittS45 nach dem ersten Abschalten in SchrittS44 erst nach dem Vergehen einer Ladezeit (TL ) erfolgt.
- step
S42 : Detecting the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determine (S22 ,S42 ) of an associated bootstrap potential difference value (ΔV BST ); - step
S43 : Comparison of the bootstrap potential difference value determined in this way (ΔV BST ) in terms of amount with a first threshold value (SW1 ); - step
S44 : Switching off the first power transistor (M H ) and first switch on (S24 ,S44 ) of the second power transistor (M L ) if the comparison step (S43 ) showed that the bootstrap potential difference value (ΔV BST ) below the first threshold (SW1 ) was. This will reload the bootstrap capacity (C B ) started. - step
S45 : Switching on the first power transistor (M H ) after the first shutdown in stepS44 due to the amount falling below the first threshold (SW1 ) by the determined bootstrap potential difference value (ΔV BST ), and the second power transistor is switched off again (M L ), especially after a charging time (T L ); - step
S46 : Recapture (S46 ) the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determine (S46 ) of an associated additional bootstrap potential difference value (ΔV BST2 ); - step
S47 : Comparison (S47 ) of the further bootstrap potential difference value determined in this way (ΔV BST2 ) with another threshold value (SW2 ), which is equal to the first threshold (SW1 ) can be. In contrast to7 but now follows with stepS44 switching off again (S44 ) of the first power transistor (M H ) and switching on again (S44 ) of the second power transistor (M L ) if the further bootstrap potential difference value determined in this way (ΔV BST ) again below a second threshold in terms of amount (SW2 ) which is equal to the first threshold (SW1 ) can be. So it is reloaded until the bootstrap voltage (V BST ) the second threshold (SW2 ) corresponds. This is useful if cross currents in the device can be prevented in a different way. As before, it is particularly advantageous if switching on again in stepS45 after the first shutdown in stepS44 only after a charging time has passed (T L ) he follows.
BezugszeichenlisteReference list
- BSTBST
- Bootstrap-Eingang;Bootstrap entrance;
- CVG C VG
-
externe Stützkapazität zur Stabilisierung der Konstantspannung (
VVG ) am Spannungsreglerausgang (VG ) der Spanungsversorgungsschaltung (SV );external support capacity to stabilize the constant voltage (V VG ) at the voltage regulator output (VG ) of the power supply circuit (SV ); - DD
- Diode;Diode;
- DBDB
-
Datenbus. Über den Datenbus kann ein externer Rechner beispielsweise auf interne Register des integrierten Schaltkreises (
IC ) und/oder der Überwachungsvorrichtung (UV ) und/oder des PWM-Generators (PWMG ) zugreifen. Die Datenbusschnittstelle kann beispielsweise zur Signalisierung eines Kurzschlusses und/oder der Entladung bzw. ausreichenden Ladung der Bootstrap-Kapazität (CB ) genutzt werden;Data bus. An external computer can access the internal register of the integrated circuit (e.g.IC ) and / or the monitoring device (UV ) and / or the PWM generator (PWMG ) access. The data bus interface can be used, for example, to signal a short circuit and / or to discharge or sufficiently charge the bootstrap capacity (C B ) be used; - ΔVBST ΔV BST
-
Bootstrap-Potenzialdifferenzwert. Der Bootstrap-Potenzialdifferenzwert wird durch Erfassen der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (
CB ) ermittelt. In der Regel stellt er den Spannungswert zwischen diesen Anschlüssen dar. Er wird in den Beispielen der Figuren in den SchrittenS22 undS42 ermittelt;Bootstrap potential difference value. The bootstrap potential difference value is determined by detecting the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) determined. As a rule, it represents the voltage value between these connections. It is shown in the steps in the examples of the figuresS22 andS42 determined; - ΔVBST2 ΔV BST2
-
weiterer Bootstrap-Potenzialdifferenzwert. Der weitere Bootstrap-Potenzialdifferenzwert wird durch Erfassen der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (
CB ) ermittelt. In der Regel stellt er den Spannungswert zwischen diesen Anschlüssen dar. Er wird in den Beispielen der Figuren in den SchrittenS26 undS46 ermittelt;Another bootstrap potential difference value. The further bootstrap potential difference value is determined by detecting the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) determined. As a rule, it represents the voltage value between these connections. It is shown in the steps in the examples of the figuresS26 andS46 determined; - ENH EN H
-
erstes Enable-Signal. Das erste Enable-Signal wird von der Überwachungsvorrichtung (
UV ) dazu benutzt, um dem ersten Gate-Treiber (GTH ) zu signalisieren, dass das erste Gate-Steuersignal (GH ) in einen solchen Zustand zu versetzen ist, dass der erste Leistungstransistor (MH ) abschaltet, also sperrt;first enable signal. The first enable signal is sent by the monitoring device (UV ) used to connect the first gate driver (GT H ) to signal that the first gate control signal (GH ) is placed in such a state that the first power transistor (M H ) turns off, so locks; - ENL EN L
-
zweites Enable-Signal. Das zweite Enable-Signal wird von der Überwachungsvorrichtung (
UV ) dazu benutzt, um dem zweiten Gate-Treiber (GTL ) zu signalisieren, dass das zweite Gate-Steuersignal (GL ) in einen solchen Zustand zu versetzen ist, dass der zweite Leistungstransistor (ML ) abschaltet, also sperrt;second enable signal. The second enable signal is used by the monitoring device (UV ) used to connect the second gate driver (GT L ) to signal that the second gate control signal (GL ) is to be placed in such a state that the second power transistor (M L ) turns off, so locks; - GNDGND
- negative Versorgungsspannungsleitung. Das Potenzial der negativen Versorgungsspannungsleitung ist in den hier aufgeführten Beispielen das Bezugspotenzial, wenn nicht anders angegeben;negative supply voltage line. The potential of the negative supply voltage line is in the examples listed here the reference potential, unless stated otherwise;
- GHGH
-
erstes Gate-Steuersignal. Das erste Gate-Steuersignal wird durch den ersten Gate-Treiber (
GTH ) in Abhängigkeit vom ersten PWM-Ansteuersignal (PWMH ) für die Ansteuerung der Steuerelektrode des ersten Leistungstransistors (MH ) erzeugt. Dabei wird der erste Gate-Treiber (GTH ) entweder aus der Bootstrap-Kapazität (CB ) oder aus der positiven Versorgungsspannungsleitung (Us) direkt oder indirekt mit elektrischer Energie versorgt. Ist das Potenzial der positiven Versorgungsspannungsleitung (US ) gegenüber dem Bezugspotenzial (GND ) zu niedrig, erfolgt die Versorgung des ersten Gate-Treibers (GTH ) aus der Bootstrap-Kapazität (CB ), weshalb die Bootstrapkapazität stets ausreichend geladen sein muss. Die Überwachungsvorrichtung (UV ) kann ein Abschalten des ersten Leistungstransistors (MH ) über das erste Gate Steuersignal (GH ) dadurch erzwingen, dass die Überwachungsvorrichtung (UV ) mittels des ersten Enable-Signals (ENH ) dem ersten Gate-Treiber (GTH ) signalisiert, das erste Gate-Steuersignal in einen solchen Zustand zu versetzen, dass der erste Leistungstransistor (MH ) abschaltet, also sperrt;first gate control signal. The first gate control signal is generated by the first gate driver (GT H ) depending on the first PWM control signal (PWMH ) for driving the control electrode of the first power transistor (M H ) generated. The first gate driver (GT H ) either from the bootstrap capacity (C B ) or directly or indirectly supplied with electrical energy from the positive supply voltage line (Us). Is the potential of the positive supply voltage line (U S ) compared to the reference potential (GND ) too low, the first gate driver is supplied (GT H ) from the bootstrap capacity (C B ), which is why the bootstrap capacity must always be sufficiently charged. The monitoring device (UV ) can turn off the first power transistor (M H ) via the first gate control signal (GH ) by forcing the monitoring device (UV ) using the first enable signal (EN H ) the first gate driver (GT H ) signals to put the first gate control signal into such a state that the first power transistor (M H ) turns off, so locks; - GLGL
-
zweites Gate-Steuersignal. Das zweite Gate-Steuersignal wird durch den zweiten Gate-Treiber (
GTL ) in Abhängigkeit vom zweiten PWM-Ansteuersignal (PWML ) für die Ansteuerung der Steuerelektrode des zweiten Leistungstransistors (ML ) erzeugt. Dabei wird der zweite Gate-Treiber (GTL ) typischerweise nur aus der positiven Versorgungsspannungsleitung (Us) direkt oder indirekt mit elektrischer Energie versorgt. Die Überwachungsvorrichtung (UV ) kann ein Abschalten des zweiten Leistungstransistors (ML ) über das zweite Gate Steuersignal (GL ) dadurch erzwingen, dass die second gate control signal. The second gate control signal is generated by the second gate driver (GT L ) depending on the second PWM control signal (PWML ) for driving the control electrode of the second power transistor (M L ) generated. The second gate driver (GT L ) typically only directly or indirectly supplied with electrical energy from the positive supply voltage line (Us). The monitoring device (UV ) can turn off the second power transistor (M L ) via the second gate control signal (GL ) by forcing the - GNDGND
-
Überwachungsvorrichtung (
UV ) mittels des zweiten Enable-Signals (ENL ) dem zweiten Gate-Treiber (GTL ) signalisiert, das erste Gate-Steuersignal in einen solchen Zustand zu versetzen, dass der zweite Leistungstransistor (ML ) abschaltet, also sperrt; negative Versorgungsspannungsleitung, deren Potenzial typischerweise das Bezugspotenzial ist;Monitoring device (UV ) by means of the second enable signal (EN L ) the second gate driver (GT L ) signals to put the first gate control signal into such a state that the second power transistor (M L ) turns off, so locks; negative supply voltage line, the potential of which is typically the reference potential; - GTH GT H
-
erster Gate-Treiber. Der erste Gate-Treiber erzeugt das erste Gate-Steuersignal (
GH ) für die Ansteuerung der Steuerelektrode des ersten Leistungstransistors (MH );first gate driver. The first gate driver generates the first gate control signal (GH ) for driving the control electrode of the first power transistor (M H ); - GTL GT L
-
zweiter Gate-Treiber. Der zweite Gate-Treiber erzeugt das zweite Gate-Steuersignal (
GL ) für die Ansteuerung der Steuerelektrode des zweiten Leistungstransistors (ML ). Der zweite Gate-Treiber wird bevorzugt von der Spanungsversorgungsschaltung (SV ) mit elektrischer Energie versorgt;second gate driver. The second gate driver generates the second gate control signal (GL ) for driving the control electrode of the second power transistor (M L ). The second gate driver is preferably used by the voltage supply circuit (SV ) supplied with electrical energy; - ICIC
- integrierte Schaltung;integrated circuit;
- INTNINTN
-
Interrupt-Leitung der integrierten Schaltung (
IC ) zum typischerweise vorhandenen Prozessor. Beispielsweise kann das Interrupt Signal der Interrupt-Leitung durch die Überwachungsvorrichtung (UV ) erzeugt werden. Bevorzugt wird einINTN Signal auf der Interrupt-Leitung als unzureichende Ladung der Bootstrap-Kapazität (CB ) interpretiert, da in diesem Fall nur wenig Zeit für Gegenmaßnahmen besteht. Im Falle eines Kurzschlusses wird zusätzlich zu dem INTN-Signal über die Interrupt-Leitung bevorzugt über den Datenbus (DB ) der entsprechende Fehler, der typischerweise kein Bootstrap-Kapazitäts-Ladefehler ist, signalisiert;Interrupt line of the integrated circuit (IC ) to the typically available processor. For example, the interrupt signal of the interrupt line can be monitored by the monitoring device (UV ) be generated. A is preferredINTN Interrupt line signal as insufficient charge of bootstrap capacity (C B ) interpreted, since in this case there is little time for countermeasures. In the event of a short circuit, in addition to the INTN signal, the interrupt line is preferably used via the data bus (DB ) signals the corresponding error, which is typically not a bootstrap capacity loading error; - MH M H
- erster Leistungstransistor;first power transistor;
- MH, ML M H , M L
-
Halbbrücke. Die Halbbrücke wird durch den ersten Leistungstransistor (
MH ) und den zweiten Leistungstransistor (ML ) gebildet;Half bridge. The half bridge is through the first power transistor (M H ) and the second power transistor (M L ) educated; - ML M L
- zweiter Leistungstransistor;second power transistor;
- PHPH
- Phasenausgang;Phase output;
- PWMHPWMH
-
erstes PWM-Ansteuersignal. Bevorzugt wird das erste PWM-Ansteuersignal vom PWM-Generator (
PWMG ) mit einer PWM-Periode erzeugt.;first PWM control signal. The first PWM control signal from the PWM generator is preferred (PWMG ) with a PWM period; - PWMLPWML
-
zweites PWM-Ansteuersignal. Bevorzugt wird das zweite PWM-Ansteuersignal vom PWM-Generator (
PWMG ) mit einer PWM-Periode erzeugt.;second PWM control signal. The second PWM control signal is preferably from the PWM generator (PWMG ) with a PWM period; - S1S1
-
erster Verfahrensschritt (
5 und6 ). Im ersten Verfahrensschritt wird der erste Leistungstransistor (MH ) zu einem Einschaltzeitpunkt (t0 ) eingeschaltet und der zweite Leistungstransistor (ML ) zu diesem Einschaltzeitpunkt (t0 ) ausgeschaltet. Bevorzugt ist der Einschaltzeitpunkt gleich dem Beginn einer PWM-Periode. Der Einschaltzeitpunkt wird also bevorzugt mit der PWM-Periode wiederholt. Zur Vermeidung von Querströmen kann zwischen dem Abschalten von ML und dem Einschalten von MH eine Totzeit eingefügt sein.first process step (5 and6 ). In the first step, the first power transistor (M H ) at a switch-on time (t 0 ) turned on and the second power transistor (M L ) at this switch-on time (t 0 ) switched off. The switch-on time is preferably equal to the beginning of a PWM period. The switch-on time is therefore preferably repeated with the PWM period. To avoid cross currents, a dead time can be inserted between switching off ML and switching on MH. - S2S2
-
zweiter Verfahrensschritt (
5 und6 ). Im zweiten Verfahrensschritt wird nach dem Verstreichen der Debounce-Zeit (TD ) ein Drain-Source-Spannungswert (VDS ) der Drain-Source-Spannung (UDS ) ermittelt.second process step (5 and6 ). In the second step, after the debounce time has elapsed (T D ) a drain-source voltage value (V DS ) the drain-source voltage (U DS ) determined. - S3S3
-
dritter Verfahrensschritt. Im dritten Verfahrensschritt wird der ermittelte Drain-Source-Spannungswert (
VDS ) der Drain-Source-Spannung (UDS ) mit einem ersten Schwellwert (SW1 ) verglichen.third step. In the third method step, the determined drain-source voltage value (V DS ) the drain-source voltage (U DS ) with a first threshold (SW1 ) compared. - S4S4
-
vierter Verfahrensschritt. Der vierte Verfahrensschritt wird nur durchgeführt, wenn der Vergleich im dritten Verfahrensschritt ergab, dass der ermittelte Drain-Source-Spannungswert (
VDS ) der Drain-Source-Spannung (UDS ) größer als der erste Schwellwert (SW1 ) ist. In dem Fall ist der erste Leistungstransistor (MH ) nicht voll eingeschaltet und der Spannungsabfall über den ersten Leistungstransistor (MH ) ist zu groß. In dem Fall wird von einem Kurzschluss ausgegangen, da der Fehler zu schnell = in der Aktivzeit (TA ) (siehe auch3 ) auftrat. Aus diesem Grund werden im vierten Verfahrensschritt beide Leistungstransistoren (MH ,ML ) ausgeschaltet um einen Zurzschlussstrom sicher zu unterbrechen.fourth step. The fourth process step is only carried out if the comparison in the third process step showed that the determined drain-source voltage value (V DS ) the drain-source voltage (U DS ) greater than the first threshold (SW1 ) is. In that case the first power transistor (M H ) not fully switched on and the voltage drop across the first power transistor (M H ) is too big. In this case, a short circuit is assumed because the error is too fast = in the active time (T A ) (see also3rd ) occurred. For this reason, both power transistors (M H ,M L ) switched off to safely interrupt a supply current. - S5S5
-
fünfter Verfahrensschritt (
5 und6 ). Im fünften Verfahrensschritt wird nach dem Verstreichen der Debounce-Zeit (TD ) und der Aktivzeit (TA ) ein weiterer oder zweiter Drain- Source-Spannungswert (VDS2 ) der Drain-Source-Spannung (UDS ) ermittelt. Liegt auch dieser Wert während der erweiterten Aktivzeit unterhalb eines zweiten Schwellwerts (SW2 ), so ist die Bootstrap-Kapazität (CB ) ausreichend geladen.fifth step (5 and6 ). In the fifth step, after the debounce time has elapsed (T D ) and the active time (T A ) another or second drain-source voltage value (V DS2 ) the drain-source voltage (U DS ) determined. If this value is below a second threshold value during the extended active time (SW2 ) is the bootstrap capacity (C B ) sufficiently charged. - S6S6
-
sechster Verfahrensschritt. Im sechsten Verfahrensschritt wird der ermittelte weitere oder zweite Drain-Source-Spannungswert (
VDS2 ) der Drain-Source-Spannung (UDS ) mit einem zweiten Schwellwert (SW2 ) verglichen.sixth step. In the sixth method step, the determined further or second drain-source voltage value (V DS2 ) the drain-source voltage (U DS ) with a second threshold (SW2 ) compared. - S7S7
-
siebter Verfahrensschritt. Der siebte Verfahrensschritt wird nur durchgeführt, wenn der Vergleich im sechsten Verfahrensschritt ergab, dass der ermittelte weitere oder zweite Drain-Source-Spannungswert (
VDS2 ) der Drain-Source-Spannung (UDS ) größer als der zweite Schwellwert (SW2 ) ist. In dem Fall ist der erste Leistungstransistor (MH ) in der erweiterten Aktivzeit (TEA ) nicht voll eingeschaltet und der Spannungsabfall über den ersten Leistungstransistor (MH ) ist zu groß. In dem Fall wird jedoch nicht von einem Kurzschluss ausgegangen, da der Fehler zu langsam = nicht in der Aktivzeit (TA ) (siehe auch3 und/oder SchrittS4 ) auftrat. Aus diesem Grund wird im siebten Verfahrensschritt der erste Leistungstransistor (MH ) ausgeschaltet und der zweite Leitungstransistor (ML ) eingeschaltet, um die Bootstrap-Kapazität (CB ) nachzuladen.seventh step. The seventh method step is only carried out if the comparison in the sixth method step showed that the determined further or second drain-source voltage value (V DS2 ) the drain-source voltage (U DS ) greater than the second threshold (SW2 ) is. In that case the first power transistor (M H ) in the extended active time (T EA ) not fully switched on and the voltage drop across the first power transistor (M H ) is too big. In this case, however, a short circuit is not assumed because the error is too slow = not in the active time (T A ) (see also3rd and / or stepS4 ) occurred. For this reason, the first power transistor (M H ) is switched off and the second line transistor (M L ) turned on to increase the bootstrap capacity (C B ) reload. - S8S8
-
achter Verfahrensschritt (
5 ). Im achten Verfahrensschritt wird der erste Leistungstransistor (MH ) nach dem Verstreichen der Ladezeit (TL ) eingeschaltet und der zweite Leistungstransistor (ML ) nach dem Verstreichen der Ladezeit (TL ) ausgeschaltet. Damit wird das Nachladen der Bootstrap-Kapazität (CB ) beendet.eighth step (5 ). In the eighth step, the first power transistor (M H ) after the charging time has passed (T L ) turned on and the second power transistor (M L ) after the charging time has passed (T L ) switched off. This will reload the bootstrap capacity (C B ) completed. - S9S9
-
neunter Verfahrensschritt (
6 ). Im neunten Verfahrensschritt wird noch während des Nachladens (siehe auchS7 ) ein dritter Drain-Source-Spannungswert (VDS3 ) der Drain-Source-Spannung (UDS ) ermittelt.ninth step (6 ). In the ninth step of the process, reloading is also carried out (see alsoS7 ) a third drain-source voltage value (V DS3 ) the drain-source voltage (U DS ) determined. - S10S10
-
zehnter Verfahrensschritt. Im zehnten Verfahrensschritt wird der dritte Drain-Source-Spannungswert (
VDS3 ) der Drain-Source-Spannung (UDS ) mit einem dritten Schwellwert (SW3 ) verglichen.tenth procedural step. In the tenth process step, the third drain-source voltage value (V DS3 ) the drain-source voltage (U DS ) with a third threshold (SW3 ) compared. - S11S11
-
elfter Verfahrensschritt. Im elften Verfahrensschritt ist mehr als die Nachladezeit (
TL ) der Bootstrap-Kapazität (CB ) vergangen und trotzdem hat der Drain-Source-Spannungswert (VDS3 ) der Drain-Source-Spannung (UDS ) den dritten Schwellwert (SW3 ) nicht überschritten. Dies wird dann so interpretiert, dass ein Fehler vorliegt. Dabei kann es sich beispielsweise um einen latenten schwachen Kurzschluss handeln und/oder die Bootstrap-Kapazität konnte aus welchen Gründen auch immer nicht nachgeladen werden. Daher wird dieser Fehlerfall bevorzugt wie ein Kurzschluss behandelt, wobei jedoch bevorzugt eine abweichende Signalisierung an einen externen Rechner erfolgt, so dass dieser Fall von dem Fall im VerfahrensschrittS4 sicher unterschieden werden kann. Analog zum Kurzschlussfall im SchrittS4 erfolgt somit hier ein Abschalten des ersten Leistungstransistors (MH ) und gleichzeitig ein Abschalten des zweiten Leistungstransistors (ML ), da der Vergleich des ermittelten dritten UDS-Spannungswerts (VDS3 ) betragsmäßig mit einem dritten Schwellwert (SW3 ), der gleich dem ersten Schwellwert (SW1 ) und dem dritten Schwellwert (SW3 ) sein kann, ergab, dass der ermittelte dritte UDS-Spannungswert (VDS3 ) betragsmäßig unterhalb des dritten Schwellwerts liegt. Wie bereits erwähnt, erfolgt wie im Kurzschlussfall in SchrittS4 hier bevorzugt wieder eine Signalisierung über die Interrupt-Leitung (INTN ) und ein Register der integrierten Schaltung (IC ) bzw. der Überwachungsvorrichtung (UV ) und/oder des PWM-Generators (PWMG ). Wie in SchrittS4 verhindern der PWM-Generator (PWMG ) und/oder die Überwachungsvorrichtung (UV ) das Wiedereinschalten des zweiten Leistungstransistors (ML ) durch einen externen Steuerrechner solange, bis durch einen speziellen Entriegelungsbefehl des externen Steuerrechners über ein spezielles Register ein solches Wiedereinschalten wieder zugelassen wird. Bevorzugt signalisiert die Integrierte Schaltung (IC ), insbesondere die Überwachungsvorrichtung (UV ) und/oder der PWM-Generator (PWMG ) in diesem Fehlerfall über ein Register und dem Datenbus (DB ) dem externen Steuerrechner einen anderen Fehler-Code als im Falle der Kurzschlusserkennung im SchrittS4 ;eleventh procedural step. In the eleventh process step, more than the reload time (T L ) the bootstrap capacity (C B ) has passed and yet the drain-source voltage value (V DS3 ) the drain-source voltage (U DS ) the third threshold (SW3 ) not exceeded. This is then interpreted as an error. For example, this can be a latent short circuit and / or the bootstrap capacity could not be recharged for whatever reason. Therefore, this fault case is preferably treated like a short circuit, but a different signaling to an external computer is preferably carried out, so that this case differs from the case in the method stepS4 can be differentiated with certainty. Analogous to the short circuit in the stepS4 the first power transistor is thus switched off here (M H ) and at the same time switching off the second power transistor (M L ), because the comparison of the determined third U DS voltage value (V DS3 ) in terms of amount with a third threshold (SW3 ), which is equal to the first threshold (SW1 ) and the third threshold (SW3 ), the third U DS voltage value determined (V DS3 ) is below the third threshold. As already mentioned, step occurs as in the event of a short circuitS4 signaling via the interrupt line (INTN ) and an integrated circuit register (IC ) or the monitoring device (UV ) and / or the PWM generator (PWMG ). As in stepS4 prevent the PWM generator (PWMG ) and / or the monitoring device (UV ) switching on the second power transistor (M L ) by an external control computer until such a restart is permitted again by a special unlock command from the external control computer via a special register. The integrated circuit preferably signals (IC ), especially the monitoring device (UV ) and / or the PWM generator (PWMG ) in this error case via a register and the data bus (DB ) the external control computer has a different error code than in the case of short circuit detection in the stepS4 ; - S21S21
-
Schritt
S21 : Im VerfahrensschrittS21 wird der erste Leistungstransistor (MH ) zu einem Einschaltzeitpunkt (t0 ) eingeschaltet und der zweite Leistungstransistor (ML ) zu diesem Einschaltzeitpunkt (t0 ) ausgeschaltet. Bevorzugt ist der Einschaltzeitpunkt gleich dem Beginn einer PWM-Periode. Der Einschaltzeitpunkt wird also bevorzugt mit der PWM-Periode wiederholt. Allerdings kann dieser Schritt auch innerhalb einer PWM-Periode nach Ablauf der Ladezeit (TL ) auftreten.stepS21 : In the process stepS21 the first power transistor (M H ) at a switch-on time (t 0 ) turned on and the second power transistor (M L ) at this switch-on time (t 0 ) switched off. The switch-on time is preferably equal to the beginning of a PWM period. The switch-on time is therefore preferably repeated with the PWM period. However, this step can also be carried out within a PWM period after the charging time (T L ) occur. - S22S22
-
Schritt
S22 : Die Überwachungsvorrichtung (UV ) erfasst in SchrittS22 nach SchrittS21 die Potenzialdifferenz zwischen dem Potenzial am Bootstrap-Knoten (BST ) und dem Potenzial am Phasenausgang (PH ) der Halbbrücke (MH ,ML ) und ermittelt einen zugehörigen Bootstrap-Potenzialdifferenzwert (ΔVBST );stepS22 : The monitoring device (UV ) recorded in stepS22 after stepS21 the potential difference between the potential at the bootstrap node (BST ) and the potential at the phase output (PH ) the half bridge (M H ,M L ) and determines an associated bootstrap potential difference value (ΔV BST ); - S23S23
-
Schritt
S23 : Die Überwachungsvorrichtung (UV ) vergleicht in SchrittS23 den in SchrittS22 ermittelten Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig mit einem ersten Schwellwert (SW1 ):stepS23 : The monitoring device (UV ) compares in stepS23 the one in stepS22 determined bootstrap potential difference value (ΔV BST ) in terms of amount with a first threshold value (SW1 ): - S24S24
-
Schritt
24 : Die Überwachungsvorrichtung (UV ) schaltet in SchrittS24 den ersten Leistungstransistor (MH ) mittels des ersten Gate-Treibers (GTH ) ab und den zweiten Leistungstransistor (ML ) mittels des zweiten Gate-Treibers (GTL ) ein. SchrittS24 wird ausgeführt, wenn der in SchrittS22 ermittelte Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig in dem VergleichsschrittS23 unterhalb des ersten Schwellwerts (SW1 ) liegt;step24th : The monitoring device (UV ) switches in stepS24 the first power transistor (M H ) using the first gate driver (GT H ) and the second power transistor (M L ) using the second gate driver (GT L ) a. stepS24 is executed when the in stepS22 determined bootstrap potential difference value (ΔV BST ) in terms of amount in the comparison stepS23 below the first threshold (SW1 ) lies; - S25S25
-
Schritt
S24 : Einige Zeit nach einem ersten Abschalten im SchrittS24 , der erfolgte, weil die in Schritt22 ermittelte Bootstrap-Potenzialdifferenzwert (ΔVBST ) während des VergleichsschrittsS23 betragsmäßig unterhalb des ersten Schwellwerts (SW1 ) lag, schaltet die Überwachungsvorrichtung (UV ) in einem weiteren SchrittS25 den ersten Leistungstransistor (MH ) mittels des ersten Gate-Treibers (GTH ) erneut ein und den zweiten Leistungstransistor (ML ) mittels des zweiten Gate-Treibers (GTL ) aus. Bevorzugt erfolgt das erneute Einschalten in SchrittS25 nach dem ersten Abschalten in SchrittS24 erst nach dem Ablauf einer Ladezeit (TL ). Hierbei sollte ein Sicherheitsvorhalt eingehalten werden.stepS24 : Some time after a first switch off in stepS24 , which was done because of the step22 determined bootstrap potential difference value (ΔV BST ) during the comparison stepS23 in terms of amount below the first threshold (SW1 ), switches the Monitoring device (UV ) in a further stepS25 the first power transistor (M H ) using the first gate driver (GT H ) and the second power transistor (M L ) using the second gate driver (GT L ) out. Switching on again preferably takes place in stepS25 after the first shutdown in stepS24 only after a charging time has expired (T L ). A security margin should be observed here. - S26S26
-
Die Überwachungsvorrichtung (
UV ) erfasst in einem auf den SchrittS25 folgenden SchrittS26 die Potenzialdifferenz zwischen dem Potenzial am Bootstrap-Knoten (BST ) und dem Potenzial am Phasenausgang (PH ) der Halbbrücke (MH ,ML ) und ermittelt einen zugehörigen weiteren Bootstrap-Potenzialdifferenzwert (ΔVBST ).The monitoring device (UV ) recorded in one stepS25 following stepS26 the potential difference between the potential at the bootstrap node (BST ) and the potential at the phase output (PH ) the half bridge (M H ,M L ) and determines an associated additional bootstrap potential difference value (ΔV BST ). - S27S27
-
In Schritt (
S27 ) vergleicht die Überwachungsvorrichtung (UV ) den so ermittelten weiteren Bootstrap-Potenzialdifferenzwert (ΔVBST2 ) betragsmäßig mit einem weiteren Schwellwert (SW2 ), der gleich dem ersten Schwellwert (SW1 ) sein kann.In step (S27 ) compares the monitoring device (UV ) the further bootstrap potential difference value determined in this way (ΔV BST2 ) with another threshold value (SW2 ), which is equal to the first threshold (SW1 ) can be. - S28S28
-
Die Überwachungsvorrichtung (
UV ) schaltet in SchrittS28 den ersten Leistungstransistor (MH ) mittels des ersten Gate-Treibers (GTH ) nach dem erneuten Einschalten in SchrittS25 erneut ab und den zweiten Leistungstransistor (ML ) mittels des zweiten Gate-Treibers (GTL ) ebenfalls aus, wenn der im vorausgehenden VergleichsschrittS27 der in SchrittS26 ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔVBST2 ) betragsmäßig unterhalb des weiteren Schwellwerts (SW2 ) liegt.The monitoring device (UV ) switches in stepS28 the first power transistor (M H ) using the first gate driver (GT H ) after switching on again in stepS25 again and the second power transistor (M L ) using the second gate driver (GT L ) also off if the in the previous comparison stepS27 the in stepS26 determined further bootstrap potential difference value (ΔV BST2 ) in terms of amount below the further threshold (SW2 ) lies. - S31S31
-
Schritt
S31 : Im VerfahrensschrittS31 wird der erste Leistungstransistor (MH ) zu einem Einschaltzeitpunkt (t0 ) eingeschaltet und der zweite Leistungstransistor (ML ) zu diesem Einschaltzeitpunkt (t0 ) ausgeschaltet. Bevorzugt ist der Einschaltzeitpunkt gleich dem Beginn einer PWM-Periode. Der Einschaltzeitpunkt wird also bevorzugt mit der PWM-Periode wiederholt.stepS31 : In the process stepS31 the first power transistor (M H ) at a switch-on time (t 0 ) turned on and the second power transistor (M L ) at this switch-on time (t 0 ) switched off. The switch-on time is preferably equal to the beginning of a PWM period. The switch-on time is therefore preferably repeated with the PWM period. - S32S32
-
Schritt
S32 : Erfassen der UDS-Spannung am ersten Leistungstransistor (MH ), wenn der erste Leistungstransistor (MH ) eingeschaltet (siehe SchrittS31 ) ist, und Ermitteln eines zugehörigen Drain-Source-Spannungswerts (VDS ) der Drain-Source-Spannung (UDS );stepS32 : Detection of the U DS voltage at the first power transistor (M H ) when the first power transistor (M H ) switched on (see stepS31 ) and determining an associated drain-source voltage value (V DS ) the drain-source voltage (U DS ); - S33S33
-
Schritt
S33 : Vergleich des so ermittelten Drain-Source-Spannungswerts (VDS ) der Drain-Source-Spannung (UDS ) betragsmäßig mit einem ersten Schwellwert (SW1 );stepS33 : Comparison of the drain-source voltage value (V DS ) the drain-source voltage (U DS ) in terms of amount with a first threshold value (SW1 ); - S34S34
-
Schritt
S34 : Erstes Abschalten des ersten Leistungstransistors (MH ) und erstes Einschalten des zweiten Leistungstransistors (ML ), wenn der VergleichsschrittS33 ergab, dass der in SchrittS32 ermittelte Drain-Source-Spannungswert (VDS ) der Drain-Source-Spannung (UDS ) betragsmäßig oberhalb des ersten Schwellwerts (SW1 ) liegt.stepS34 : First shutdown of the first power transistor (M H ) and switching on the second power transistor for the first time (M L ) if the comparison stepS33 revealed that in stepS32 determined drain-source voltage value (V DS ) the drain-source voltage (U DS ) above the first threshold (SW1 ) lies. - S35S35
-
Schritt
S35 : Einschalten des ersten Leistungstransistors (MH ) nach einem ersten Abschalten in SchrittS34 aufgrund einer vorausgegangenen betragsmäßigen Überschreitung des ersten Schwellwerts (SW1 ) durch den in SchrittS32 ermittelten Drain-Source-Spannungswert (VDS ) der Drain-Source-Spannung (UDS ), und erneutes Abschalten des zweiten Leistungstransistors (ML ), wobei dies insbesondere nach einer Ladezeit (TL ) erfolgt;stepS35 : Switching on the first power transistor (M H ) after a first shutdown in stepS34 due to a previous exceeding of the first threshold value (SW1 ) by the in stepS32 determined drain-source voltage value (V DS ) the drain-source voltage (U DS ), and switching off the second power transistor again (M L ), this especially after a charging time (T L ) he follows; - S36S36
-
Schritt
S36 : Erfassen der UDS-Spannung am ersten Leistungstransistor (MH ) und erneutes Ermitteln eines zugehörigen weiteren Drain-Source-Spannungswerts (VDS2 ) der Drain-Source-Spannung (UDS );stepS36 : Detection of the U DS voltage at the first power transistor (M H ) and again determining an associated further drain-source voltage value (V DS2 ) the drain-source voltage (U DS ); - S37S37
-
Schritt
S37 : Vergleich des in SchrittS36 ermittelten weiteren Drain-Source-Spannungswerts (VDS2 ) der Drain-Source-Spannung (UDS ) betragsmäßig mit einem weiteren Schwellwert (SW2 ), der gleich dem ersten Schwellwert (SW1 ) sein kann;stepS37 : Comparison of the in stepS36 determined further drain-source voltage value (V DS2 ) the drain-source voltage (U DS ) with another threshold value (SW2 ), which is equal to the first threshold (SW1 ) can be; - S38S38
-
Schritt
S38 : Abschalten des ersten Leistungstransistors (MH ) und ein weiteres Ausschalten des zweiten Leistungstransistors (ML ) erfolgt, wenn der in Schritt36 ermittelte weitere Drain-Source-Spannungswert (VDS2 ) der Drain-Source-Spannung (UDS ) betragsmäßig entsprechend dem VergleichsschrittS37 oberhalb eines zweiten Schwellwerts (SW2 ) liegt, der gleich dem ersten Schwellwert (SW1 ) sein kann.stepS38 : Switching off the first power transistor (M H ) and a further switching off of the second power transistor (M L ) occurs when thestep 36 determined further drain-source voltage value (V DS2 ) the drain-source voltage (U DS ) according to the comparison stepS37 above a second threshold (SW2 ) which is equal to the first threshold (SW1 ) can be. - S41S41
-
Schritt
S41 : Im VerfahrensschrittS31 wird der erste Leistungstransistor (MH ) zu einem Einschaltzeitpunkt (t0 ) eingeschaltet und der zweite Leistungstransistor (ML ) zu diesem Einschaltzeitpunkt (t0 ) ausgeschaltet. Bevorzugt ist der Einschaltzeitpunkt gleich dem Beginn einer PWM-Periode. Der Einschaltzeitpunkt wird also bevorzugt mit der PWM-Periode wiederholt.stepS41 : In the process stepS31 the first power transistor (M H ) at a switch-on time (t 0 ) turned on and the second power transistor (M L ) at this switch-on time (t 0 ) switched off. The switch-on time is preferably equal to the beginning of a PWM period. The switch-on time is therefore preferably repeated with the PWM period. - S42S42
-
Schritt
S42 : Erfassen der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln eines zugehörigen Bootstrap-Potenzialdifferenzwerts (ΔVBST );stepS42 : Detecting the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determining an associated bootstrap potential difference value (ΔV BST ); - S43S43
-
Schritt
S43 : Vergleich des in Schritt42 ermittelten Bootstrap-Potenzialdifferenzwerts (ΔVBST ) betragsmäßig mit einem ersten Schwellwert (SW1 );stepS43 : Comparison of the in step42 determined bootstrap potential difference value (ΔV BST ) in terms of amount with a first threshold value (SW1 ); - S44S44
-
Schritt
S44 : Abschalten des ersten Leistungstransistors (MH ) und erstes Einschalten des zweiten Leistungstransistors (ML ), wenn der VergleichsschrittS43 ergab, dass der in SchrittS42 ermittelte Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig unterhalb des ersten Schwellwerts (SW1 ) lag. Hierdurch wird das Nachladen der Bootstrap-Kapazität (CB ) gestartet.stepS44 : Switching off the first power transistor (M H ) and switching on the second power transistor for the first time (M L ) if the comparison stepS43 revealed that in stepS42 determined bootstrap potential difference value (ΔV BST ) below the first threshold (SW1 ) was. This will reload the bootstrap capacity (C B ) started. - S45:S45:
-
Schritt
S45 : Wiedereinschalten des ersten Leistungstransistors (MH ) nach demersten Abschalten in SchrittS44 aufgrund einer betragsmäßigen Unterschreitung des ersten Schwellwerts (SW1 ) durch den in SchrittS42 ermittelten Bootstrap-Potenzialdifferenzwert (ΔVBST ), und erneutes Ausschalten des zweiten Leistungstransistors (ML ), insbesondere nach einer Ladezeit (TL ). Es ist besonders vorteilhaft, wenn das erneute Einschalten in SchrittS45 nach dem ersten Abschalten in SchrittS44 erst nach dem Vergehen einer Ladezeit (TL ) erfolgt.stepS45 : Switching on the first power transistor (M H ) after the first shutdown in stepS44 due to the amount falling below the first threshold (SW1 ) by the in stepS42 determined bootstrap potential difference value (ΔV BST ), and the second power transistor is switched off again (M L ), especially after a charging time (T L ). It is particularly advantageous if switching on again in stepS45 after the first shutdown in stepS44 only after a charging time has passed (T L ) he follows. - S46S46
-
Schritt
S46 : Erfassen der Potenzialdifferenz zwischen dem ersten Anschluss und dem zweiten Anschluss der Bootstrap-Kapazität (CB ) und Ermitteln eines zugehörigen weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 );stepS46 : Detecting the potential difference between the first connection and the second connection of the bootstrap capacity (C B ) and determining an associated additional bootstrap potential difference value (ΔV BST2 ); - S47S47
-
Schritt
S47 : Vergleich des in SchrittS46 ermittelten weiteren Bootstrap-Potenzialdifferenzwerts (ΔVBST2 ) betragsmäßig mit einem weiteren Schwellwert (SW2 ), der gleich dem ersten Schwellwert (SW1 ) sein kann. Im Gegensatz zu SchrittS37 folgt nun aber mit SchrittS44 ein erneutes Ausschalten des ersten Leistungstransistors (MH ) und ein erneutes Einschalten des zweiten Leistungstransistors (ML ), wenn der in SchrittS45 ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔVBST ) betragsmäßig im stepS47 : Comparison of the in stepS46 determined further bootstrap potential difference value (ΔV BST2 ) with another threshold value (SW2 ), which is equal to the first threshold (SW1 ) can be. In contrast to stepS37 but now follows with stepS44 the first power transistor is switched off again (M H ) and the second power transistor is switched on again (M L ) if the in stepS45 determined further bootstrap potential difference value (ΔV BST ) in terms of amount in - SVSV
-
Vergleichsschritt
S46 wieder unterhalb eines zweiten Schwellwerts (SW2 ) liegt, der gleich dem ersten Schwellwert (SW1 ) sein kann. Es wird hier also so lange nachgeladen, bis die Bootstrap-Spannung (VBST ) dem zweiten Schwellwert (SW2 ) entspricht. Dies ist dann sinnvoll, wenn Querströme in der Vorrichtung anders verhindert werden können. Spanungsversorgungsschaltung. Die Spannungsversorgungsschaltung (SV ) erzeugt bevorzugt eine Konstantspannung (VVG ) an ihrem Spannungsreglerausgang (VG ) gegen das Bezugspotenzial (GND );Comparison stepS46 again below a second threshold (SW2 ) which is equal to the first threshold (SW1 ) can be. So it is reloaded until the bootstrap voltage (V BST ) the second threshold (SW2 ) corresponds. This is useful if cross currents in the device can be prevented in a different way. Power supply circuit. The power supply circuit (SV ) preferably generates a constant voltage (V VG ) at their voltage regulator output (VG ) against the reference potential (GND ); - SW1SW1
- erster Schwellwert;first threshold;
- SW2SW2
- zweiter Schwellwert;second threshold;
- SW3SW3
- dritter Schwellwert;third threshold;
- STST
-
weiteres Steuersignal von der Überwachungsvorrichtung zum PWM Generator (
PWMG )further control signal from the monitoring device to the PWM generator (PWMG ) - tt
-
Zeit bezogen auf den Einschaltzeitpunkt (
t0 ) innerhalb einer PWM-Periode (TPWM ).Time related to the switch-on time (t 0 ) within a PWM period (T PWM ). - t't '
-
Zeit bezogen auf den Zeitpunkt, zu dem die Nachladung der Bootstrap-Kapazität (
CB ) begonnen wurde.Time related to the time when the bootstrap capacity is reloaded (C B ) was started. - t0 t 0
-
Einschaltzeitpunkt. In der Regel ist der Einschaltzeitpunkt (
t0 ) gleich dem Beginn jeder PWM-Periode des PWM-Generators (PWMG );Switch-on time. As a rule, the switch-on time (t 0 ) equal to the start of each PWM period of the PWM generator (PWMG ); - TA T A
- Aktivzeit;Active time;
- TD T D
- Debounce-Zeit;Debounce time;
- TEA T EA
- erweiterte Aktivzeit;extended active time;
- THTH
- Detektionsschwelle;Detection threshold;
- TL T L
- Ladezeit;Charging time;
- TPWM T PWM
- PWM-Periode;PWM period;
- TT1 T T1
- erste Totzeit;first dead time;
- TT2 T T2
- zweite Totzeit;second dead time;
- UDS U DS
-
Drain-Source-Spannung am ersten Leistungstransistor (
MH ).Drain-source voltage at the first power transistor (M H ). - US U S
-
positive Versorgungsleitung (
US ) mit einer positiven Versorgungsspannung gegenüber der dem Potenzial der negativen Versorgungsspannungsleitung (GND );positive supply line (U S ) with a positive supply voltage compared to the potential of the negative supply voltage line (GND ); - UVUV
- Überwachungsvorrichtung;Monitoring device;
- VDS V DS
-
Drain-Source-Spannungswert der Drain-Source-Spannung (
UDS ) am ersten Leistungstransistors (MH );Drain-source voltage value of the drain-source voltage (U DS ) on the first power transistor (M H ); - VDS2 V DS2
-
weiterer oder zweiter Drain-Source-Spannungswert der Drain-Source-Spannung (
UDS ) am ersten Leistungstransistors (MH ). Der zweite Drain-Source-Spannungswert wird zeitlich typischerweise nach der Erfassung des Drain-Source-Spannungswertes (VDS ) erfasst;further or second drain-source voltage value of the drain-source voltage (U DS ) on the first power transistor (M H ). The second drain-source voltage value is typically recorded in time after the detection of the drain-source voltage value (V DS ) detected; - VDS3 V DS3
-
dritter Drain-Source-Spannungswert der Drain-Source-Spannung (
UDS ) am ersten Leistungstransistors (MH ). Der dritte Drain-Source-Spannungswert wird zeitlich typischerweise nach der Erfassung des Drain-Source-Spannungswertes (VDS ) und nach der Erfassung des zweiten Drain-Source-Spannungswertes (VDS3 ) erfasst;third drain-source voltage value of the drain-source voltage (U DS ) on the first power transistor (M H ). The third drain-source voltage value is typically recorded in time after the drain-source voltage value (V DS ) and after the detection of the second drain-source voltage value (V DS3 ) detected; - VGVG
-
Spannungsreglerausgang der Spannungsversorgungsschaltung (
SV );Voltage regulator output of the voltage supply circuit (SV ); - VBST V BST
- Bootstrap-Spannung;Bootstrap tension;
- VGH V GH
-
Spannung zwischen dem ersten Gate-Ansteuersignal (
VG ) und der negativen Versorgungsspannungsleitung (GND );Voltage between the first gate drive signal (VG ) and the negative supply voltage line (GND ); - VPH V PH
-
Phasenspannung (
VPH ) am Phasenausgang (PH ) gegen das Bezugspotenzial (GND );Phase voltage (V PH ) at the phase output (PH ) against the reference potential (GND ); - VVG V VG
-
Konstantspannung am Spannungsreglerausgang (
VG ) der Spanungsversorgungsschaltung (SV ) gegen das Bezugspotenzial (GND );Constant voltage at the voltage regulator output (VG ) of the power supply circuit (SV ) against the reference potential (GND );
Claims (2)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018123808.8A DE102018123808A1 (en) | 2018-09-26 | 2018-09-26 | Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure |
CN201910934317.5A CN110958004B (en) | 2018-09-26 | 2019-09-26 | Driver capable of distinguishing bootstrap capacitor recharging and short circuit fault |
CN202310629535.4A CN116707500A (en) | 2018-09-26 | 2019-09-26 | Driver stage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018123808.8A DE102018123808A1 (en) | 2018-09-26 | 2018-09-26 | Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018123808A1 true DE102018123808A1 (en) | 2020-03-26 |
Family
ID=69724851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018123808.8A Pending DE102018123808A1 (en) | 2018-09-26 | 2018-09-26 | Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102018123808A1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110018515A1 (en) * | 2009-07-22 | 2011-01-27 | Mccloy-Stevens Mark | Dc-dc converters |
US20160072382A1 (en) * | 2014-09-10 | 2016-03-10 | Texas Instruments Incorporated | Controlling a power supply voltage for a high-side gate driver |
-
2018
- 2018-09-26 DE DE102018123808.8A patent/DE102018123808A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110018515A1 (en) * | 2009-07-22 | 2011-01-27 | Mccloy-Stevens Mark | Dc-dc converters |
US20160072382A1 (en) * | 2014-09-10 | 2016-03-10 | Texas Instruments Incorporated | Controlling a power supply voltage for a high-side gate driver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3414778B1 (en) | Protective circuit for a photovoltaic (pv) module, method for operating the protective circuit, and photovoltaic (pv) system having such a protective circuit | |
DE3109482A1 (en) | SHORT CIRCUIT PROTECTION DEVICE FOR A DC CONTROLLER | |
DE102007003447A1 (en) | Power supply controller | |
DE10119225B4 (en) | Control device for an electrical load and method of using the same | |
DE102021122687A1 (en) | Arrangement and method for discharging an intermediate circuit capacitor | |
EP3361588A1 (en) | Electronic circuit breaker nad method for operating an electronic | |
DE112013003405T5 (en) | In-vehicle power supply device | |
DE19622803B4 (en) | Circuit arrangement for high-pressure discharge lamp | |
DE102018123828B4 (en) | Method for operating a driver with the possibility of differentiating between bootstrap capacity recharging and short-circuit failure | |
DE102017129244A1 (en) | POWER SUPPLY WITH INTAKE AND PROTECTION | |
EP1299933B1 (en) | Electronic circuit for an energy supply device, especially for a charging device for batteries | |
DE102018123764B4 (en) | Driver with the ability to differentiate between bootstrap capacity recharging and short circuit failure and method for operating the same | |
DE102018123816B4 (en) | Drivers with means to distinguish between insufficient bootstrap capacity reloading and a short-circuit fault | |
EP1024985B1 (en) | Circuit configuration to monitor a regulated output voltage in a motor vehicle | |
DE10356089A1 (en) | Circuit arrangement and method for controlling an inductive load | |
WO1999063561A2 (en) | Device for safely disconnecting an electrical load with especially high inductivity from an electrical dc-voltage supply | |
EP0051722A1 (en) | Battery charging system, especially for motor vehicles | |
DE102018123825B4 (en) | Driver with the option to differentiate between bootstrap capacity recharge and short-circuit error | |
DE102018123808A1 (en) | Driver with voltage-controlled distinction between bootstrap capacity recharging and short-circuit failure | |
DE102018123812A1 (en) | Driver with voltage controlled reloading of the bootstrap capacity | |
DE102018123769A1 (en) | Driver with the ability to differentiate between bootstrap capacity recharge and short-circuit failure and method for operating the same | |
DE102018123826A1 (en) | Method for operating a driver with timed reloading of the bootstrap capacity | |
DE102018123814A1 (en) | Method for operating a driver with a time-controlled reloading of the bootstrap capacity and differentiation between inadequate bootstrap capacity reloading and a short-circuit fault case | |
DE102018123827A1 (en) | Method for operating a driver with voltage-controlled recharging of the bootstrap capacity | |
WO2005008877A1 (en) | Monitoring circuit for an electric motor and method for monitoring an electric motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: ELMOS SEMICONDUCTOR SE, DE Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE |