DE102018107277A1 - Method for forming an encapsulation - Google Patents

Method for forming an encapsulation Download PDF

Info

Publication number
DE102018107277A1
DE102018107277A1 DE102018107277.5A DE102018107277A DE102018107277A1 DE 102018107277 A1 DE102018107277 A1 DE 102018107277A1 DE 102018107277 A DE102018107277 A DE 102018107277A DE 102018107277 A1 DE102018107277 A1 DE 102018107277A1
Authority
DE
Germany
Prior art keywords
substrate
cte
potting compound
adhesive tape
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018107277.5A
Other languages
German (de)
Inventor
Poh Hoong Yong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RF360 Europe GmbH
Original Assignee
RF360 Europe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RF360 Europe GmbH filed Critical RF360 Europe GmbH
Priority to DE102018107277.5A priority Critical patent/DE102018107277A1/en
Publication of DE102018107277A1 publication Critical patent/DE102018107277A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Diese Erfindung beschreibt das Aufbringen eines Polymerklebebands auf die Rückseite eines dünnen Substrats vor Aufbringen eines Vergusses auf die Vorderseite, um Verzug während Aushärtens und Wärmebehandlung der Vergussmasse/des Einkapselungsmittels zu verringern. Die vergossenen elektrischen Bauelemente auf dem Substrat sind in einer elektronischen Packung geschützt.This invention describes applying a polymer adhesive tape to the back side of a thin substrate prior to applying a potting to the front surface to reduce warpage during curing and heat treatment of the potting compound / encapsulant. The potted electrical components on the substrate are protected in an electronic package.

Description

Die Anmeldung betrifft ein Verfahren des Einkapselns eines Substrats, das Bauelementstrukturen trägt.The application relates to a method of encapsulating a substrate carrying device structures.

Ein Substrat, bei dem es sich um einen Wafer handeln kann, der oben auf einer ersten Oberfläche davon Bauelementstrukturen trägt, benötigt häufig eine Einkapselung, um einen Schutz der Bauelementstrukturen gegenüber mechanischem Stressoder anderen Umwelteinflüssen vorzusehen, die ansonsten Betrieb und Lebensdauer der Bauelemente, von denen die Bauelementstrukturen ein Teil sind, negativ beeinflussen würden.A substrate, which may be a wafer carrying device structures on top of a first surface thereof, often requires encapsulation to provide protection of the device structures from mechanical stress or other environmental influences, otherwise the operation and life of the devices, of which the component structures are a part, would negatively affect.

Ein bekannter Einkapselungsprozess umfasst das Aufbringen einer Schicht aus einer Vergussmasse auf die erste Oberfläche und dessen Umwandlung in eine gehärtete Schutzschicht. Epoxid-Vergussmassen sind eine übliche Wahl. Zum Zwecke des Aushärtens wird das mit Vergussmasse versehene Substrat üblicherweise Wärme ausgesetzt. Falls die Wärmeausdehnung von Schutzschicht und Substrat nicht ausgeglichen sind, kann dies zu Verzug des Substrats führen. Dieser Effekt ist bei dünnen oder ultradünnen Substraten besonders stark.One known encapsulation process involves applying a potting compound layer to the first surface and converting it into a cured protective layer. Epoxy potting compounds are a common choice. For the purpose of curing, the potting compound substrate is usually exposed to heat. If the thermal expansion of the protective layer and substrate are not balanced, this can lead to distortion of the substrate. This effect is particularly strong on thin or ultra-thin substrates.

Zwei Hauptquellen von Verzug sind

  1. 1) das Volumenschrumpfen der Vergussmasse während Aushärtens/Abbindens und
  2. 2) unterschiedliche Wärmeausdehnung oder Wärmeschrumpfung von verschiedenen Schichten nach Anwenden des Wärmeprozesses aufgrund von Wärmefehlanpassung.
Two major sources of arrears are
  1. 1) the volume shrinkage of the potting compound during curing / hardening and
  2. 2) differential thermal expansion or heat shrinkage of different layers after applying the heat process due to thermal mismatch.

Typischerweise erwartet man eine Schrumpfung der abgebundenen Vergussmasse von etwa 3-4 Vol% für ungefüllte Epoxide. Selbst stark gefüllte Vergussmassen zeigen noch eine Schrumpfung von um die 0,6 Vol%. Ferner hängt das Verzugsniveau, das heißt die absolute Abweichung von der Substratebene, von der Substratfläche und der Dicke von Schutzschicht und Substraten ab. Dünne und insbesondere ultradünne Substrate neigen sogar stärker zu Verzug und verursachen somit substantielle Probleme hinsichtlich, Zuverlässigkeit, Verträglichkeit und Ausbeute. Versagen von Verbindungen, Lötbruch oder Drahtbruch, die das Bauelement beschädigen oder zerstören, können auftreten. Ferner könnte Verzug auch ein Ablösen des Vergussmaterials verursachen, was ein Eindringen von Feuchtigkeit verursachen kann. Während weiterer Verarbeitung könnte es Probleme und eine schlechte Qualität beim Laserbeschriftungsprozess aufgrund einer unebenen Oberfläche verursachen.Typically, a shrinkage of the set potting compound of about 3-4% by volume is expected for unfilled epoxies. Even heavily filled potting compounds still show a shrinkage of around 0.6% by volume. Furthermore, the distortion level, that is to say the absolute deviation from the substrate plane, depends on the substrate surface and the thickness of the protective layer and substrates. Thin and especially ultrathin substrates are even more prone to distortion and thus cause substantial problems in terms of reliability, compatibility and yield. Failures of connections, solder breakage or wire break that damage or destroy the device can occur. Further, distortion could also cause peeling of the potting material, which may cause moisture intrusion. During further processing, it could cause problems and poor quality in the laser marking process due to an uneven surface.

Das Problem wird gravierender, wenn die Substratdicke unter einem Wert von etwa 160 µm liegt. Ein zu hoher Substratverzug kann Handhabungsschwierigkeiten bei dem nachfolgenden Zusammenbauprozess verursachen, da das Substrat hängenbleiben könnte oder aus dem Substratmagazin oder während Transfers innerhalb einer Herstellungsvorrichtung herunterfallen könnte. Diese Verzugsschwierigkeiten werden mit jedem Wärmeprozess während des Zusammenbauablaufs akkumuliert. Spezielle Lehren werden eingebracht, um die verzogenen Substrate während jedes Prozessschrittes einzuebnen. Dies erhöht Handhabungsrisiken, Substratverunreinigung und -bruch. Ferner wird ein automatisches Verarbeiten solcher Substrate erschwert oder unmöglich gemacht.The problem becomes more serious when the substrate thickness is below a value of about 160 μm. Excessive substrate distortion can cause handling difficulties in the subsequent assembly process because the substrate could become stuck or fall off the substrate magazine or during transfer within a manufacturing device. These delay problems are accumulated with each heat process during the assembly process. Special gauges are incorporated to level the warped substrates during each process step. This increases handling risks, substrate contamination and breakage. Furthermore, automatic processing of such substrates is made difficult or impossible.

Der Packungsstress aufgrund eines Verzugsniveaus kann auch unter Verwendung der Stoney-Gleichung berechnet werden: σ E = 1 6 R E s h s 2 ( 1 − v ) h E

Figure DE102018107277A1_0001
wobei

  • σE der Einkapselungsstress ist,
  • R ein Krümmungsradius von Verzug ist,
  • Es das Elastizitätsmodul des Substrats ist,
  • hS die Substratdicke ist,
  • hE die Dicke der Einkapselung ist und
  • ν die Poissonzahl ist.
The packing stress due to a draft level can also be calculated using the Stoney equation: σ e = 1 6 R e s H s 2 ( 1 - v ) H e
Figure DE102018107277A1_0001
 in which
  • σ E is the encapsulation stress,
  • R is a radius of curvature of distortion,
  • It is the elastic modulus of the substrate
  • h S is the substrate thickness,
  • h E is the thickness of the encapsulation and
  • ν is the Poisson number.

Das Stresssniveau ist zur Verzugsstärke proportional, welche zu dem Krümmungsradius umgekehrt proportional ist. Mit Verringern des Verzugs wird das Stressniveau geringer und das Bauelement wird weniger Beschädigung erleiden. Die Gleichung liefert eine Angabe dafür, wie stark das Stressniveau heruntergebracht werden kann, wenn eine Verzugsverringerung einer gewissen Stärke erreicht wird.The stress level is proportional to the draft strength, which is inversely proportional to the radius of curvature. Decreasing the delay will lower the stress level and damage the device. The equation provides an indication of how much the stress level can be brought down when a warp reduction of some strength is achieved.

Es ist somit eine Aufgabe der vorliegenden Erfindung ein verbessertes Einkapselungsverfahren bereitzustellen, das die Verzugsstärke verringert.It is thus an object of the present invention to provide an improved encapsulation process that reduces warp strength.

Diese und andere Aufgaben werden durch ein Verfahren nach Anspruch 1 erfüllt. Vorteilhafte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.These and other objects are achieved by a method according to claim 1. Advantageous embodiments are the subject of the dependent claims.

Die allgemeine Idee der Erfindung besteht darin, Mittel in das Substrat einzuführen, die Kräften, die Verzug erzeugen, entgegenwirken. Die Idee besteht darin, ein Band auf einer der ersten Oberfläche, auf welcher der Verguss aufgebracht wird, entgegengesetzten zweiten Oberfläche des Substrats aufzubringen. Dann wird die Vergussmasse gehärtet. Somit schlägt die Erfindung vor, auf die zweite Oberfläche des Substrats ein temporäres Klebeband mit einer Härtungsschrumpfung und/oder einem CTE ähnlich dem der Vergussmasse aufzubringen. Das Aufbringen kann in Abhängigkeit von den Klebeeigenschaften des Bands durch Vakuumlaminierung oder Rollenlaminierung bei einer optimalen Druck- und Temperatureinstellung vorgenommen werden.The general idea of the invention is to introduce into the substrate agents that counteract forces that create distortion. The idea is to apply a tape on one of the first surface on which the potting is applied to the opposite second surface of the substrate. Then the potting compound is cured. Thus, the invention proposes to the second Surface of the substrate to apply a temporary adhesive tape with a hardening shrinkage and / or a CTE similar to that of the potting compound. The application may be made by vacuum lamination or roll lamination at an optimum pressure and temperature setting, depending on the adhesive properties of the tape.

Das Band wird dahingehend ausgewählt, eine Gegenkraft gegen die verzugsbildenden Kräfte zu erzeugen. Diese Kräfte entstehen aufgrund unterschiedlicher Wärmeausdehnung während des Härtungsschritts und/oder aufgrund von Schrumpfung der Vergussmasse, wenn dieselbe aushärtet. Somit sollte das Band eine jeweilige Wärmeausdehnung erzeugen, die den Ausdehnungsunterschied zwischen Substrat und Schutzschicht, der durch Aushärten der Schicht aus Vergussmaterial erzeugt wird, ausgleicht.The band is selected to generate a counterforce against the buckling forces. These forces arise due to differential thermal expansion during the curing step and / or due to shrinkage of the potting compound as it cures. Thus, the tape should produce a respective thermal expansion that compensates for the difference in expansion between substrate and protective layer created by curing the layer of potting material.

Das Substrat, die Schutzschicht und das Band weisen unterschiedliche als CTES CTEP CTET bezeichnete Wärmeausdehnungskoeffizienten auf. Verzug entsteht, wenn die Ausdehnung des Substrats viel kleiner als die Ausdehnung der Schutzschicht ist, wie etwa, dass CTES << CTEP ist. Dann werden Dicke und Material des Bands so ausgewählt, dass Wärmeausdehnung von Band (TET ) und Wärmeausdehnung der Schutzschicht (TEp) ausgeglichen sind. Eine vollständige Kompensation der unterschiedlichen Wärmeausdehnungen kann erreicht werden, wenn TET ≈ TEP.The substrate, the protective layer and the tape are different than CTE S CTE P CTE T designated thermal expansion coefficient. Warpage occurs when the extension of the substrate is much smaller than the extension of the protective layer, such as CTE S << CTE P. Then the thickness and material of the tape are selected so that thermal expansion of tape ( TE T ) and thermal expansion of the protective layer (TEp) are balanced. A complete compensation of the different thermal expansions can be achieved if TE T ≈ TE P.

Verzug, der aufgrund von Schrumpfung und eines nichtkompensierten Unterschieds von Wärmeausdehnung von zwei Materialien auftritt, ist zur Temperaturdifferenz zwischen Aushärtetemperatur und Raumtemperatur oder Betriebstemperatur des Bauelements proportional. Aushärten der Vergussmasse wird durch Anwenden von Wärme und/oder Strahlung auf die Vergussmasse erreicht. Der letztere Prozess führt zu einer Temperaturdifferenz, die üblicherweise kleiner als die von reinem thermischen Aushärten ist.Warpage, which occurs due to shrinkage and an uncompensated difference in thermal expansion of two materials, is proportional to the temperature differential between curing temperature and room temperature or operating temperature of the component. Curing of the potting compound is achieved by applying heat and / or radiation to the potting compound. The latter process results in a temperature difference that is usually less than that of pure thermal curing.

Gemäß einer Ausführungsform wird ein temporäres Klebeband verwendet, das eine Trägerfolie mit einer klebrigen Oberfläche und einer nichtklebrigen Oberfläche umfasst. Eine mit einem klebrigen Material beschichtete Polymerfolie ist bevorzugt. Ferner ist die Folie dafür ausgelegt, ablösbar zu sein. Nach Stabilisierung der Anordnung von Substrat, Vergussmasse und Band während des Aushärtens und Abkühlens auf Raumtemperatur wird das Band entfernt/abgelöst.According to one embodiment, a temporary adhesive tape comprising a carrier film having a tacky surface and a non-tacky surface is used. A polymer film coated with a tacky material is preferred. Further, the film is designed to be peelable. After stabilization of the assembly of substrate, potting compound and tape during curing and cooling to room temperature, the tape is removed / peeled off.

Bei einer bevorzugten Ausführungsform wird eine üblicherweise als EMC bezeichnete Epoxid-Vergussmasse verwendet und auf die erste Oberfläche des Substrats aufgebracht.In a preferred embodiment, an epoxy potting compound, commonly referred to as EMC, is used and applied to the first surface of the substrate.

Gemäß einer Ausführungsform wird eine Epoxid-Vergussmasse verwendet, die mit einem Füllstoff gefüllt ist, der Wärmeausdehnung entgegenwirkt. Siliciumdioxid ist ein für diesen Zweck bevorzugter Füllstoff. Aber andere Füllstoffmaterialien und ein hoher Füllgrad können auch vorteilhaft verwendet werden.According to one embodiment, an epoxy potting compound is used, which is filled with a filler, which counteracts thermal expansion. Silica is a preferred filler for this purpose. But other filler materials and a high degree of filling can also be used to advantage.

Das Aushärten der Vergussmasse kann es umfassen, das Substrat wiederholten Wärmezyklen zu unterziehen, um die Vergussmassenschicht in die Schutzschicht zu transformieren.The curing of the potting compound may include subjecting the substrate to repeated heat cycles to transform the potting compound layer into the protective layer.

Üblicherweise wird während der Herstellung von elektronischen Bauelementen ein großes Substrat verwendet. Solche Substrate erlauben paralleles Verarbeiten einer Vielzahl von in einem Muster auf dem Substrat angeordneten einzelnen Bauelementen. Solch ein Prozess benötigt einen späteren Schritt der Vereinzelung der einzelnen Bauelemente durch Absägen dieser von dem größeren Substrat.Usually, a large substrate is used during the manufacture of electronic components. Such substrates allow parallel processing of a plurality of individual devices arranged in a pattern on the substrate. Such a process requires a later step of singulating the individual components by sawing them off from the larger substrate.

Gemäß einer Ausführungsform wird die Vereinzelung vor dem Schritt des Entfernens des Bands von der zweiten Oberfläche des Substrats durchgeführt. Solch ein Prozess erfordert ein Schneiden durch Substrat und Band.According to one embodiment, the singulation is performed prior to the step of removing the tape from the second surface of the substrate. Such a process requires cutting through substrate and tape.

Alternativ und gemäß einer anderen Ausführungsform wird die Vereinzelung nach dem Schritt des Entfernens des Bands durchgeführt. Dieser Prozess weist den Vorteil auf, dass das Bandablösen durch Entfernen eines einzigen Stücks von dem großen Substrat möglich ist, anstatt einem Entfernen des Bands von jedem einzelnen Bauelement.Alternatively and according to another embodiment, the singulation is performed after the strip removal step. This process has the advantage that tape removal is possible by removing a single piece from the large substrate rather than removing the tape from each individual component.

Im Folgenden wird das Verfahren des Ausbildens einer Einkapselung eines Substrats ausführlicher erläutert, indem auf spezifische Ausführungsformen und die angefügten Figuren Bezug genommen wird. Die Figuren sind lediglich schematisch und nicht maßstabsgetreu gezeichnet. Auf Elemente, die in Form und Funktion identisch sind, wird mit denselben Bezugszeichen Bezug genommen.

  • 1 zeigt verschiedene Schritte eines Verfahrens des Einkapselns eines Substrats gemäß dem Stand der Technik,
  • 2 zeigt verschiedene Schritte des neuen Verfahrens des Einkapselns eines bekannten Substrats,
  • 3 zeigt Schritte weiteren Verarbeitens eines eingekapselten Substrats
  • 4 zeigt eine alternative Abfolge eines weiteren Verarbeitens eines eingekapselten Substrats
In the following, the method of forming an encapsulation of a substrate will be explained in more detail by referring to specific embodiments and the attached figures. The figures are drawn only schematically and not to scale. Elements identical in shape and function are referred to by the same reference numerals.
  • 1 shows various steps of a method of encapsulating a substrate according to the prior art,
  • 2 shows various steps of the new method of encapsulating a known substrate,
  • 3 shows steps of further processing an encapsulated substrate
  • 4 shows an alternative sequence of further processing an encapsulated substrate

Ein Verfahren des Einkapselns eines Substrats SU gemäß dem Stand der Technik ist in 1 gezeigt. Das Substrat SU, wie es in Schritt a) gezeigt ist, kann eine beliebige Art von Substrat sein, mit Bauelementstrukturen DS, die ein elektronisches Bauelement ausbilden. Somit kann das Substrat ein Trägersubstrat mit oder ohne eine integrierte Verdrahtung sein. Es kann ein Halbleitersubstrat oder eine beliebige Art eines Funktionsmaterials sein, das einen Teil der elektrischen Bauelementfunktion bereitstellt. Kristalline, keramische oder polymere Materialien können zumindest einen Teil des Substrats ausbilden, der eine Mehrlagenstruktur umfassen kann. Ein großflächiges Substrat, wie ein Wafer, wird bevorzugt, was Parallelverarbeiten einer Vielzahl von Bauelementen ermöglicht.A method of encapsulating a substrate SU in the prior art is in 1 shown. The substrate SU As shown in step a) may be any type of substrate, with device structures DS that form an electronic component. Thus, the substrate may be a carrier substrate with or without integrated wiring. It may be a semiconductor substrate or any type of functional material that provides part of the electrical device function. Crystalline, ceramic or polymeric materials may form at least a portion of the substrate, which may comprise a multilayer structure. A large area substrate, such as a wafer, is preferred, allowing parallel processing of a variety of devices.

Bauelementstrukturen DS können konkrete oben auf dem Substrat montierte Bauelemente umfassen, wie in der Figur angedeutet ist. Konkrete Bauelemente können beispielsweise Halbleiterbauelemente, passive Komponenten oder MEMS sein.device structures DS may comprise concrete components mounted on top of the substrate, as indicated in the figure. Concrete components can be, for example, semiconductor components, passive components or MEMS.

Ferner kann zumindest ein Teil der Bauelementstrukturen DS in das Substrat integriert sein, wodurch funktionales Bauelementmaterial zum Bereitstellen von Bauelementfunktionalität verwendet oder nicht verwendet wird.Furthermore, at least a part of the component structures DS integrated into the substrate, thereby using or not using functional device material to provide device functionality.

Darüber hinaus kann das Substrat ein Modul sein, das eine Vielzahl von verschiedenen mittels diskreter oder integrierter Elemente umgesetzter Bauelementfunktionen umfasst. Zumindest jeglicher ungeschützter Teil des Bauelements, der anfällig für mechanischen oder Umgebungseinfluss ist, ist oben auf der ersten Oberfläche S1 vorhanden, die Schutz durch eine Einkapselung benötigt.In addition, the substrate may be a module comprising a plurality of different device functions implemented by means of discrete or integrated elements. At least any unprotected part of the device that is susceptible to mechanical or environmental influence is on top of the first surface S1 present, the protection needed by an encapsulation.

Auf die erste Oberfläche S1 wird eine Vergussmasse MC, beispielsweise eine Epoxidmasse, durch ein nützliches Verfahren aufgebracht. 1 zeigt diese Prozessstufe bei b). Bauelementstrukturen DS werden vollständig bedeckt durch und eingebettet in die Vergussmasse-Schicht MC.On the first surface S1 becomes a potting compound MC For example, an epoxy composition applied by a useful method. 1 shows this process step at b). device structures DS are completely covered by and embedded in the potting compound layer MC ,

Die Vergussmasse MC muss ausgehärtet werden, indem das Substrat und die aufgebrachte Schicht von Vergussmasse MC einer Temperaturbehandlung unterzogen werden. Dadurch wird die Vergussmasse in eine ausgehärtete Schutzschicht mit verbesserten mechanischen und chemischen Eigenschaften transformiert. Aushärten ist üblicherweise mit Schrumpfung der aufgebrachten Schutzschicht P verbunden. Weitere Kräfte zwischen Schutzschicht PL und SU bauen sich aufgrund von unterschiedlicher Wärmeausdehnung der Vergussmasse/Schutzschicht MC/PL und des Substrat SU während Wärmebehandlung und nachfolgender Abkühlung auf Raumtemperatur auf. Diese Kräfte produzieren unerwünschten und beeinträchtigenden Verzug des Substrats SU, wie bei c) gezeigt ist.The potting compound MC must be cured by adding the substrate and the applied layer of potting compound MC be subjected to a temperature treatment. As a result, the potting compound is transformed into a cured protective layer with improved mechanical and chemical properties. Curing is usually associated with shrinkage of the applied protective layer P. Further forces between protective layer PL and SU build up due to different thermal expansion of the potting compound / protective layer MC / PL and the substrate SU during heat treatment and subsequent cooling to room temperature. These forces produce undesirable and deleterious distortion of the substrate SU as shown at c).

2 zeigt einen neuartigen erfindungsgemäßen Einkapselungsprozess, der den Verzug eines Substrats SU, wie er in Verbindung mit 1a erwähnt wurde, verringert oder vollständig vermeidet. Das Substrat SU bei Schritt a) ist mit einer Schicht einer Vergussmasse auf der ersten Oberfläche S1 und einem Klebeband BT auf seiner zweiten, der ersten Oberfläche S1 bei Schritt b) entgegengesetzten Oberfläche S2 versehen. Das Klebeband BT weist eine klebrige Oberfläche auf, die Klebeigenschaften zeigt, was eine lösbare Verbindung des Klebebands mit der zweiten Oberfläche S2 des Substrats SU ermöglicht. Die äußere untere Oberfläche des Klebebands BT ist eine nichtklebrige Folie, bevorzugt eine Polymerfolie. Klebeband kann in Abhängigkeit von den Klebeeigenschaften des Bands durch Vakuumlaminierung oder Rollenlaminierung bei einer optimalen Druck- und Temperatureinstellung aufgebracht werden. 2 shows a novel encapsulation process according to the invention, which is the distortion of a substrate SU as he is in connection with 1a was mentioned, reduced or completely avoided. The substrate SU at step a) is with a layer of a potting compound on the first surface S1 and a tape BT on its second, the first surface S1 at step b) opposite surface S2 Mistake. The tape BT has a tacky surface that exhibits adhesive properties, which is a releasable bond of the adhesive tape to the second surface S2 of the substrate SU allows. The outer bottom surface of the adhesive tape BT is a non-sticky film, preferably a polymer film. Adhesive tape may be applied by vacuum lamination or roll lamination at an optimum pressure and temperature setting, depending on the adhesive properties of the tape.

Dann wird ein Aushärtungsprozess durchgeführt, wie der oben beschriebene, der das Substrat und die aufgebrachte Schicht von Vergussmasse und Klebeband behandelt. Aufgrund eines angepassten Schrumpfungs-/Ausdehnungsverhaltens ähnlich dem der Schutzschicht PL kann kein Verzug oder zumindest ein wesentlich verringerter Substratverzug beobachtet werden, wie bei Schritt c) gezeigt ist. Ein solches Substrat kann nunmehr ohne Probleme, die ansonsten durch den Verzug verschlimmert würden, weiter verarbeitet werden. Zumindest solange das Klebeband an der zweiten Oberfläche des Substrats SU anhaftet, ist die Planarität des Substrats garantiert.Then, a curing process is carried out, such as that described above, which treats the substrate and the applied layer of potting compound and adhesive tape. Due to an adapted shrinkage / expansion behavior similar to that of the protective layer PL no distortion or at least a substantially reduced substrate distortion can be observed, as shown in step c). Such a substrate can now be processed without problems, which would otherwise be aggravated by the delay. At least as long as the adhesive tape on the second surface of the substrate SU the planarity of the substrate is guaranteed.

Entfernen des ablösbaren Klebebands kann an zwei verschiedenen folgenden Stufen der Weiterverarbeitung erfolgen. 3 zeigt eine erste Variante, bei der bei a) ein Substrat SU bereitgestellt wird. Das Klebeband wird wie bei Stufe b) gezeigt von der zweiten Oberfläche abgelöst. Entfernen des Klebebands kann in Abhängigkeit von den Klebeeigenschaften über mechanisches Abziehen oder chemisches Entkleben oder Laser-/UV-Entkleben durchgeführt werden.Removal of the removable adhesive tape can be done at two different subsequent stages of finishing. 3 shows a first variant, wherein in a) a substrate SU provided. The adhesive tape is peeled off from the second surface as shown in step b). Removal of the adhesive tape may be carried out by mechanical peeling or chemical detackifying or laser / UV detackifying, depending on the adhesive properties.

In dem nächsten Schritt wird ein Schneideband DT auf die zweite Oberfläche S2 aufgebracht. Schneiden durch die Schutzschicht PL und Substrat wird entlang den Schnittlinien DL durchgeführt, um die elektrischen Bauelemente von dem großflächigen Substrat zu vereinzeln. Der Schnittprozess wird von der oberen Oberfläche aus durchgeführt und in der Tiefe gesteuert, um zu Stoppen, wenn das Schneideband DT erreicht wird. Sobald das Substrat vereinzelt ist, kann dann das Klebeband BT entfernt werden, da der inhärente Verzug jeder einzelnen Chipeinheit im Vergleich zu der größeren Fläche des Substrats SU vernachlässigbar ist. Das temporäre Klebeband wird nur auf Substratebene vonnöten sein.In the next step is a cutting tape DT on the second surface S2 applied. Cutting through the protective layer PL and substrate will be along the cutting lines DL performed to singulate the electrical components of the large-area substrate. The cutting process is performed from the top surface and controlled in depth to stop when the cutting tape DT is reached. Once the substrate is isolated, then the tape can BT because of the inherent distortion of each individual chip unit compared to the larger area of the substrate SU is negligible. The temporary adhesive tape will only be needed at the substrate level.

4 zeigt eine alternative Variante der Vereinzelung. Hier wird unmittelbar nach dem Aushärten ein Schneiden entlang der Schnittlinien DL durchgeführt. Das Schneiden wird gesteuert um zu Stoppen, wenn das Klebeband BT erreicht wird. Diese Stufe ist in 4 bei b) gezeigt. Um ein weiteres Handhaben zu vereinfachen, können die vereinzelten Bauelemente auf einem Montageband MT, das oben auf den vereinzelten Bauelementen von 4c vor dem Entfernen des Klebebands BT montiert wird, befestigt werden. 4c zeigt die vereinzelten Bauelemente, die nach dem Ablösen des Klebebands BT umgekehrt auf dem Montageband MT montiert sind. 4 shows an alternative variant of the separation. Here, immediately after curing, a cut along the cutting lines DL carried out. The cutting is controlled to stop when the tape BT is reached. This level is in 4 shown at b). To simplify further handling, the isolated components on an assembly line MT standing on top of the isolated building elements of 4c before removing the tape BT is mounted, be attached. 4c shows the scattered components after peeling off the adhesive tape BT conversely on the assembly line MT are mounted.

Einzelne vereinzelte elektrische Bauelemente können, wie in 4d gezeigt ist, unmittelbar von dem Montageband aufgenommen werden.Individual isolated electrical components can, as in 4d is shown to be taken directly from the assembly line.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

SUSU
Substratsubstratum
DSDS
Bauelementstrukturen (Chips, MEMS, integrierte Strukturen, ...)Device structures (chips, MEMS, integrated structures, ...)
MCMC
Vergussmassepotting compound
PLPL
Schutzschichtprotective layer
BTBT
Klebeband (> 1 Schicht: Träger plus klebriger Klebstoff)Adhesive tape (> 1 layer: carrier plus sticky adhesive)
CTEP CTE P
Wärmeausdehnungskoeffizient der SchutzschichtThermal expansion coefficient of the protective layer
CTET CTE T
Wärmeausdehnungskoeffizient des BandsThermal expansion coefficient of the tape
CTES CTE S
Wärmeausdehnungskoeffizient des SubstratsThermal expansion coefficient of the substrate
TET TE T
Wärmeausdehnung des BandsThermal expansion of the tape
TEP TE P
Wärmeausdehnung der SchutzschichtThermal expansion of the protective layer
S1, S2S1, S2
erste und zweite Oberfläche des Substratsfirst and second surfaces of the substrate
DLDL
Schnittlinieintersection
DTDT
Schneidebandcutting band
MTMT
Montagebandassembly line
EDED
elektrische Vorrichtungelectrical device

Claims (11)

Verfahren zur Bildung einer Einkapselung auf einem Substrat, umfassend - Bereitstellen eines Substrats (SU) mit Bauelementstrukturen oben auf einer ersten Oberfläche (S1) davon - Aufbringen eines Klebebands (BT) auf eine zweite, der ersten Oberfläche entgegengesetzte Oberfläche (S2) des Substrats - Aufbringen einer Schicht von Vergussmasse (MC) auf die erste Oberfläche - Aushärten der Vergussmasse, um eine Schutzschicht (PL) zu erhalten - Entfernen des Klebebands (B) von der zweiten Oberfläche (S2) .A method of forming an encapsulation on a substrate, comprising - Providing a substrate (SU) with component structures on top of a first surface (S1) thereof - Applying an adhesive tape (BT) on a second, the first surface opposite surface (S2) of the substrate - Applying a layer of potting compound (MC) on the first surface - Curing the potting compound to obtain a protective layer (PL) Removing the adhesive tape (B) from the second surface (S2). Verfahren nach dem vorhergehenden Anspruch, wobei das Substrat (SU), die Schutzschicht (PL) und das Klebeband (BT) unterschiedliche Wärmeausdehnungskoeffizienten (CTES CTEP CTET) aufweisen wobei CTES << CTEP wobei die Dicke und das Material des Klebebands (BT) ausgewählt sind, so dass Wärmeausdehnung von Band (TET) und Wärmeausdehnung der Schutzschicht (TEp) ausgeglichen sind, um den Verzug zu reduzieren und TET ≈ TEP.Method according to the preceding claim, wherein the substrate (SU), the protective layer (PL) and the adhesive tape (BT) have different coefficients of thermal expansion (CTE S CTE P CTE T) have said CTE S << CTE P wherein the thickness and the material of the adhesive tape (BT) are selected so that thermal expansion of the band (TE T) and thermal expansion of the protective layer (TEP) are balanced in order to reduce the delay and TE TE T ≈ P. Verfahren nach einem der vorhergehenden Ansprüche, wobei Aushärten der Vergussmasse (MC) Anwenden von Wärme und/oder Strahlung auf die Vergussmasse umfasst.Method according to one of the preceding claims, wherein curing of the potting compound (MC) comprises applying heat and / or radiation to the potting compound. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (SU), die Schutzschicht (PL) und das Klebeband (BT) unterschiedliche Wärmeausdehnungskoeffizienten (CTES CTEP CTET) aufweisen wobei CTES << CTEP wobei die Dicke und das Material des Klebebands (BT) so ausgewählt sind, dass Wärmeausdehnung von Band (TET) und Wärmeausdehnung der Schutzschicht (TEp) ausgeglichen sind, um Verzug und TET ≈ TEP auszugleichen.Method according to one of the preceding claims, wherein the substrate (SU), the protective layer (PL) and the adhesive tape (BT) have different coefficients of thermal expansion (CTE S CTE P CTE T) have said CTE S << CTE P wherein the thickness and the material of the Adhesive tapes (BT) are selected so that thermal expansion of the tape (TE T ) and thermal expansion of the protective layer (TEp) are balanced to compensate for distortion and TE T ≈ TE P. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein temporäres Klebeband (BT) verwendet wird, umfassend eine Trägerfolie mit einer klebrigen Oberfläche.Method according to one of the preceding claims, wherein a temporary adhesive tape (BT) is used, comprising a carrier film having a sticky surface. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Schicht einer Epoxid-Vergussmasse (MC) auf die erste Oberfläche (S1) aufgebracht wird.Method according to one of the preceding claims, wherein a layer of an epoxy potting compound (MC) on the first surface (S1) is applied. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine einen Füllstoff umfassende Vergussmasse (MC) verwendet wird.Method according to one of the preceding claims, wherein a potting compound (MC) comprising a filler is used. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aushärten der Vergussmasse (MC) es umfasst, das Substrat (SU) wiederholten Wärmezyklen zu unterziehen, um die Schicht von Vergussmasse (MC) in die Schutzschicht (PL) zu überführen.Method according to one of the preceding claims, wherein the curing of the potting compound (MC) comprises subjecting the substrate (SU) to repeated heat cycles in order to transfer the potting compound layer (MC) into the protective layer (PL). Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Substrat (SU) verwendet wird, das eine Vielzahl von parallel hergestellten einzelnen elektrischen Bauelementen umfasst wobei das Verfahren einen Schritt des Vereinzelns der einzelnen elektrischen Bauelemente (ED) durch Sägen umfasst.Method according to one of the preceding claims, wherein a substrate (SU) is used, which comprises a plurality of individual electrical components produced in parallel, wherein the Method comprises a step of separating the individual electrical components (ED) by sawing. Verfahren nach dem vorhergehenden Anspruch, wobei das Vereinzeln vor dem Schritt des Entfernens des Klebebands (BT) durchgeführt wird.A method according to the preceding claim, wherein the dicing is performed prior to the step of removing the adhesive tape (BT). Verfahren nach dem vorhergehenden Anspruch, wobei das Vereinzeln nach dem Schritt des Entfernens des Klebebands (BT) und dessen Ersetzen durch ein Schneideband (DT) durchgeführt wird.A method according to the preceding claim, wherein the dicing is performed after the step of removing the adhesive tape (BT) and replacing it with a cutting tape (DT).
DE102018107277.5A 2018-03-27 2018-03-27 Method for forming an encapsulation Withdrawn DE102018107277A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018107277.5A DE102018107277A1 (en) 2018-03-27 2018-03-27 Method for forming an encapsulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018107277.5A DE102018107277A1 (en) 2018-03-27 2018-03-27 Method for forming an encapsulation

Publications (1)

Publication Number Publication Date
DE102018107277A1 true DE102018107277A1 (en) 2019-10-02

Family

ID=67909777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018107277.5A Withdrawn DE102018107277A1 (en) 2018-03-27 2018-03-27 Method for forming an encapsulation

Country Status (1)

Country Link
DE (1) DE102018107277A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184217A1 (en) * 2002-03-26 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US20110278703A1 (en) * 2010-05-14 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184217A1 (en) * 2002-03-26 2003-10-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US20110278703A1 (en) * 2010-05-14 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUBBARD, R. L.; GARARD, R.: Wafer Level Curing of Polymer Dielectrics with Variable Frequency Microwaves. In: IEEE Xplore, DOI: 10.1109/RTP.2007.4383838, Conference Paper, November 2007, S. 1-11. *

Similar Documents

Publication Publication Date Title
DE102013113469B4 (en) FLIP CHIP WAFER LEVEL ASSEMBLIES AND METHOD
DE102015113185B4 (en) SMD / IPD on package or device structure and method for your training
DE102014115653B4 (en) METHOD FOR PRODUCING ELECTRONIC COMPONENTS WITH ELECTRICALLY CONDUCTIVE FRAME ON A SUBSTRATE FOR RECEIVING ELECTRONIC CHIPS
EP1192657B1 (en) Method of subdividing a wafer
EP3231261B1 (en) Printed circuit board with asymmetrical stack of layers
DE102009044863B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102015204698B4 (en) Process for dividing a wafer
DE112017001828T5 (en) ELECTRICAL CONNECTOR BRIDGE
DE102009042920A1 (en) Electronic component and method for its production
DE102006045208A1 (en) Method of separating packets from WLP
DE102007012155B4 (en) Shaped bodies and benefits with semiconductor chips and method of making the benefit
EP0185787B1 (en) Plastic encapsulated semiconductor component
DE102018107277A1 (en) Method for forming an encapsulation
DE102013112029B4 (en) Semiconductor device with encapsulation
DE3019868A1 (en) Semiconductor chip mfr. - applying first resin layer before and second after dividing wafer into chips
DE102006012755B4 (en) Process for the production of semiconductor devices
DE102014105367A1 (en) Press mass and method for packaging semiconductor chips
DE102017123175A1 (en) Semiconductor component and method for its production
DE102015102535B4 (en) Bonding system and method for bonding a hygroscopic material
DE10327515B4 (en) Method for producing a substrate-based IC package
DE10029035C1 (en) Process for processing a wafer
DE102010028696B4 (en) Method for producing a high-performance module
EP1518270B1 (en) Method for producing a packaging for semiconductor components
WO2020064525A1 (en) Method for producing a mems sensor
WO1999026287A1 (en) Silicon film used as a substrate for semiconductor circuits in cards

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee