DE102018104509A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018104509A1
DE102018104509A1 DE102018104509.3A DE102018104509A DE102018104509A1 DE 102018104509 A1 DE102018104509 A1 DE 102018104509A1 DE 102018104509 A DE102018104509 A DE 102018104509A DE 102018104509 A1 DE102018104509 A1 DE 102018104509A1
Authority
DE
Germany
Prior art keywords
buffer film
major surface
semiconductor device
radiator
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018104509.3A
Other languages
English (en)
Inventor
Kohei YAMAUCHI
Hiromichi GOHARA
Ryoichi Kato
Yoshinari Ikeda
Katsumi Taniguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102018104509A1 publication Critical patent/DE102018104509A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13032—SITh - Static Induction Thyristor, or FCTh - Field Controlled Thyristor - containing a gate structure that can shut down anode current flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Kühler (10), der aus Keramik besteht, eine erste Hauptfläche (11) und eine zweite Hauptfläche (12), die parallel zu der ersten Hauptfläche (11) verläuft und dieser gegenüberliegt, aufweist, und durch zwei gegenüberliegende Seitenflächen (14) definiert wird, die senkrecht zu der ersten und der zweiten Hauptfläche (11, 12) verlaufen, mehrere aus leitfähigen Strukturen bestehende Schichten (41, 42, 43), die auf der ersten Hauptfläche (11) abgegrenzt sind, einen Halbleiterchip (20), der auf der ersten Hauptfläche (11) über eine der mehreren aus leitfähigen Strukturen bestehenden Schichten (41, 42, 43) montiert ist, und ein Versiegelungselement (30), das dafür konfiguriert ist, den Halbleiterchip (20) zu versiegeln.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft eine Halbleitervorrichtung, die einen Kühler aufweist.
  • ALLGEMEINER STAND DER TECHNIK
  • Ein Leistungshalbleitermodul ist eine Halbleitervorrichtung, die einen oder mehrere Leistungshalbleiterchips aufweist, um ganz oder teilweise eine Umwandlung und eine Verbindung zu erreichen. Jeder Leistungshalbleiterchip des Leistungshalbleitermoduls ist über einen Hauptanschluss oder einen Steuerungsanschluss elektrisch mit einem externen Steuerungsschaltkreis verbunden. Außer für den Hauptanschluss und den Steuerungsanschluss werden jedoch - im Hinblick auf elektrische Kriechströme und dergleichen - zweckmäßigerweise elektrische Isoliereigenschaften bei der Konstruktion des Leistungshalbleitermoduls berücksichtigt. Eine Leistungshalbleitervorrichtung enthält das Leistungshalbleitermodul und einen Kühler zum Abstrahlen von Wärme von dem Leistungshalbleiterchip. Die Leistungshalbleitervorrichtung wird industriell für einen Motorantriebs-Steuerungsinverter für einen Aufzug und dergleichen verwendet. In den vergangenen Jahren ist die Leistungshalbleitervorrichtung weithin für einen im Fahrzeug installierten Motorantriebs-Steuerungsinverter, einen Gleichstrom-Gleichstrom-Wandler und dergleichen verwendet worden. Miniaturisierung, Hochleistungsfähigkeit und lange Zuverlässigkeit sind erforderlich.
  • In dem Maße, wie Miniaturisierung und Hochleistungsfähigkeit immer weiter vorangetrieben werden, kommt es immer mehr darauf an, die Wärme des Halbleiterchips in der Leistungshalbleitervorrichtung effizient abzustrahlen. In dieser Hinsicht offenbart Patentliteratur 1 eine Leiterplatte, die eine Keramikplatine enthält. Auf einer Vorderseite der Keramikplatine ist eine Schaltkreisstruktur ausgebildet. Eine Rückseite der Keramikplatine steht mit einem Kühlmittel in Kontakt. Der Halbleiterchip ist an eine Fläche der Schaltkreisstruktur gebondet, wodurch die Keramikplatine direkten Kontakt mit dem Kühlmittel haben kann. Das heißt, in Patentliteratur 1 kann die Keramikplatine als ein Kühler dienen.
  • Patentliteratur 2 offenbart eine Halbleitervorrichtung, die enthält: ein Paar Leiterrahmen, die einen Halbleiterchip zwischen sich aufnehmen, ein Harz, das den Halbleiterchip und das Paar Leiterrahmen versiegelt, wobei Außenflächen des Leiterrahmen-Paares frei liegen, und Keramikröhren, die jeweils Wärmedissipationskanäle aufweisen und an Außenflächen des Leiterrahmen-Paares gebondet sind. Jeder der Wärmedissipationskanäle hat zwei gegenüberliegende Wände, die eine unterschiedliche Dicke besitzen. Die dünnere der beiden gegenüberliegenden Wände ist an die Außenfläche eines jeden des Paares Leiterrahmen gebondet, wodurch es möglich wird, den thermischen Widerstand der wärmeabstrahlenden Kanäle zu verringern und die Kühleffizienz.
  • ZITIERUNGSLISTE
  • Patentliteratur
    • [Patentliteratur 1] JP 2002-26469 A
    • [Patentliteratur 2] JP 2008-103623 A
  • KURZDARSTELLUNG DER ERFINDUNG
  • Technisches Problem
  • Leider wird jedoch in Patentliteratur 1 in keiner Weise die Konfiguration des Hauptanschlusses oder des Steuerungsanschlusses oder die Konfiguration für das elektrische Isolieren des Halbleiterchips oder des Schaltkreises erwähnt. Der Anmelder hat dieses Problem untersucht und herausgefunden, dass, wenn die Schaltkreisstruktur an der Vorderseite der Keramikplatine sowie der an die Schaltkreisstruktur gebondete Halbleiterchip mit Harzvergussmasse versiegelt werden, das Harz sich aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten zwischen dem Harz und der Keramik ablöst. Das Ablösen des Harzes kann ein Brechen wie zum Beispiel Reißen und dergleichen und Probleme wie zum Beispiel Verziehen, Ausfall der Isolierung, Ausfall der elektrischen Leitung und dergleichen verursachen.
  • Die Halbleitervorrichtung von Patentliteratur 2 hat einige elektrisch nicht-isolierte Regionen zwischen dem Leiterrahmen und dem Keramikrohr, was zu elektrischen Kriechströmen zu peripheren Elementen um die Halbleitervorrichtung herum führen kann. Darüber hinaus können, weil die Keramikröhren jeweils nur an das Leiterrahmen-Paar gebondet sind, Fehlfunktionen und Brechen aufgrund von Ablösen oder Reißen auftreten.
  • Angesichts der oben dargelegten Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die eine ausgezeichnete Kühlfähigkeit aufweist und eine hohe Zuverlässigkeit gegen Brechen und Fehlfunktionen erreicht.
  • Lösung des Problems
  • Um die oben angesprochene Aufgabe zu erfüllen, liegt ein erster Aspekt der vorliegenden Erfindung in einer Halbleitervorrichtung, die Folgendes umfasst: (a) einen Kühler, der aus Keramik besteht, eine erste Hauptfläche und eine zweite Hauptfläche, die parallel zu der ersten Hauptfläche verläuft und dieser gegenüberliegt, aufweist, und durch zwei gegenüberliegende Seitenflächen definiert wird, die senkrecht zu der ersten und der zweiten Hauptfläche verlaufen, (b) mehrere aus leitfähigen Strukturen bestehende Schichten, die auf der ersten Hauptfläche dargestellt oder abgegrenzt (delineated) sind, (c) einen Halbleiterchip, der auf der ersten Hauptfläche über eine der mehreren aus leitfähigen Strukturen bestehenden Schichten montiert ist, und (d) ein Versiegelungselement, das ein Harz und einen Füllstoff enthält und dafür konfiguriert ist, den Halbleiterchip und die mehreren aus leitfähigen Strukturen bestehenden Schichten so zu versiegeln, dass mindestens die erste Hauptfläche und die zwei gegenüberliegende Seitenflächen bedeckt sind.
  • Ein zweiter Aspekt der vorliegenden Erfindung liegt in einer Halbleitervorrichtung, die Folgendes umfasst: (a) einen ersten Kühler, der aus Keramik besteht, eine erste Hauptfläche und eine zweite Hauptfläche, die parallel zu der ersten Hauptfläche verläuft und dieser gegenüberliegt, aufweist, und durch zwei gegenüberliegende erste Seitenflächen definiert wird, die senkrecht zu der ersten und der zweiten Hauptfläche verlaufen, (b) einen zweiten Kühler, der aus der Keramik besteht, eine dritte Hauptfläche parallel zu der ersten Hauptfläche aufweist, und eine vierte Hauptfläche aufweist, die parallel zu der dritten Hauptfläche verläuft und dieser gegenüberliegt, und durch zwei gegenüberliegende zweite Seitenflächen definiert wird, die senkrecht zu der dritten und vierten Hauptfläche verläuft, (c) mehrere erste aus leitfähigen Strukturen bestehende Schichten, die auf der ersten Hauptfläche dargestellt oder abgegrenzt (delineated) sind, (d) mehrere zweite aus leitfähigen Strukturen bestehende Schichten, die auf der dritten Hauptfläche dargestellt oder abgegrenzt (delineated) sind, (e) einen Halbleiterchip, der zwischen der ersten Hauptfläche und der dritten Hauptfläche über eine der mehreren ersten aus leitfähigen Strukturen bestehenden Schichten und mindestens eine der mehreren zweiten aus leitfähigen Strukturen bestehenden Schichten aufgenommen ist, und (f) ein Versiegelungselement, das ein Harz und einen Füllstoff enthält und dafür konfiguriert ist, den Halbleiterchip, die mehreren ersten aus leitfähigen Strukturen bestehenden Schichten und die mehreren zweiten aus leitfähigen Strukturen bestehenden Schichten so zu versiegeln, dass mindestens die erste Hauptfläche, die zwei gegenüberliegenden ersten Seitenflächen, die dritte Hauptfläche und die zwei gegenüberliegenden zweiten Seitenflächen bedeckt sind.
  • Gemäß der vorliegenden Erfindung ist es möglich, eine Halbleitervorrichtung bereitzustellen, die ausgezeichnete Kühlfähigkeit aufweist und eine hohe Zuverlässigkeit gegen Brechen und Fehlfunktionen erreicht.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine Querschnittsansicht entlang der Linie II-II von 1.
    • 3 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer ersten Modifizierung der ersten Ausführungsform.
    • 4 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer zweiten Modifizierung der ersten Ausführungsform.
    • 5 ist ein Kurvendiagramm, das Scherfestigkeiten von Siliziumnitrid und Kupfer veranschaulicht, wenn Harz von dem Siliziumnitrid und von dem Kupfer abgelöst wird.
    • 6 ist eine perspektivische Ansicht eines Beispiels eines Pufferfilms einer Halbleitervorrichtung gemäß einer dritten Modifizierung der ersten Ausführungsform.
    • 7 ist ein Kurvendiagramm, das Scherfestigkeiten einer flachen Kupferplatte und einer Kupferplatte mit Schlitzen veranschaulicht, wenn ein Versiegelungselement von der flachen Kupferplatte und von der Kupferplatte mit Schlitzen abgelöst wird.
    • 8 ist eine perspektivische Ansicht eines weiteren Beispiels des Pufferfilms der Halbleitervorrichtung gemäß der dritten Modifizierung der ersten Ausführungsform.
    • 9 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer vierten Modifizierung der ersten Ausführungsform.
    • 10 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer fünften Modifizierung der ersten Ausführungsform.
    • 11 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 12 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer ersten Modifizierung der zweiten Ausführungsform.
    • 13 ist eine perspektivische Ansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Modifizierung der zweiten Ausführungsform veranschaulicht.
    • 14 ist eine perspektivische Ansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Modifizierung der zweiten Ausführungsform veranschaulicht.
    • 15 ist eine perspektivische Ansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Modifizierung der zweiten Ausführungsform veranschaulicht.
    • 16 ist eine perspektivische Ansicht, die einen Herstellungsprozess der Halbleitervorrichtung gemäß der ersten Modifizierung der zweiten Ausführungsform veranschaulicht.
    • 17 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer zweiten Modifizierung der zweiten Ausführungsform.
    • 18 ist eine perspektivische Ansicht eines Beispiels einer Grundstruktur einer Halbleitervorrichtung gemäß einer dritten Modifizierung der zweiten Ausführungsform, wobei ein Versiegelungselement nicht veranschaulicht ist.
    • 19 ist eine perspektivische Ansicht eines weiteren Beispiels einer Grundstruktur der Halbleitervorrichtung gemäß der dritten Modifizierung der zweiten Ausführungsform, wobei ein Versiegelungselement nicht veranschaulicht ist.
    • 20 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer vierten Modifizierung der zweiten Ausführungsform.
    • 21 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer fünften Modifizierung der zweiten Ausführungsform.
    • 22 ist eine Draufsicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
    • 23 ist eine Querschnittsansicht entlang der Linie XXIII-XXIII von 22.
    • 24 ist eine Querschnittsansicht einer Grundstruktur einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen der Erfindung werden unten ausführlich mit Bezug auf die Zeichnungen beschrieben. In allen Zeichnungen werden die gleichen oder ähnliche Bezugszahlen zum Bezeichnen der gleichen oder ähnlichen Elemente verwendet, um eine doppelte Beschreibung zu vermeiden. Da die Zeichnungen schematisch sind, können eine Beziehung zwischen einer Dicke und Ebenenabmessungen, ein Verhältnis der Dicke jeder Schicht und dergleichen von der Realität abweichen. Abschnitte, die verschiedene Abmessungsbeziehungen und -verhältnisse aufweisen, können ebenfalls zwischen den Zeichnungen enthalten sein. Die im Weiteren beschriebenen Ausführungsformen veranschaulichen beispielhaft Vorrichtungen und Verfahren zum Verkörpern des technischen Gedankens der Erfindung, und der technische Gedanke der Erfindung spezifiziert kein Material, keine Form, keine Struktur und keine Anordnung der unten beschriebenen Elemente.
  • Begriffe, die sich auf Richtungen beziehen, wie zum Beispiel „oberer“, „unterer“, „oben“ und „unten“, werden in der folgenden Beschreibung zum Zweck der Erläuterung verwendet und beschränken nicht den technischen Gedanken der Erfindung. Wenn zum Beispiel ein Ziel, das ein oberes und ein unteres Ende aufweist, um 90° gedreht wird, so werden das obere und das untere Ende des Ziels als linkes bzw. rechtes Ende des Ziels ausgedrückt. Wenn das Ziel um 180° gedreht wird, so werden das obere Ende und das untere Ende vertauscht und werden zum unteren Ende bzw. zum oberen Ende.
  • Erste Ausführungsform
  • Wie in den 1 und 2 veranschaulicht, enthält eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung einen Kühler 10, der aus Keramik besteht, eine Chipmontagestruktur 41, die an den Kühler 10 gebondet ist, einen Halbleiterchip 20, der ein Halbleiterelement fusioniert, das auf der Chipmontagestruktur 41 montiert ist, und ein Versiegelungselement 30, das den Halbleiterchip 20 versiegelt. Wie in 1 veranschaulicht, hat der Kühler 10 eine erste Hauptfläche 11 und eine zweite Hauptfläche 12, die parallel zu der ersten Hauptfläche 11 verläuft und dieser gegenüberliegt. In der Form einer rechteckigen flachen Platte werden die Enden des Kühlers 10 durch zwei gegenüberliegende Seitenflächen 14 definiert, die beide senkrecht zu der ersten Hauptfläche 11 und der zweiten Hauptfläche 12 verlaufen. Der Halbleiterchip 20 ist über einen Teil der Chipmontagestruktur 41 an die erste Hauptfläche 11 des Kühlers 10 gebondet. Das Versiegelungselement 30 versiegelt den Halbleiterchip 20 so, dass mindestens ein Teil der ersten Hauptfläche 11 bis zu der zweiten Hauptfläche 12 bedeckt wird.
  • Der Kühler 10 kann anstelle der rechteckigen flachen Plattenform eine Blockform mit einer konstanten Dicke haben. Der Kühler 10 enthält mehrere Kühlmitteldurchgänge 13, die für den Durchfluss eines Kühlmittels ausgelegt sind. Die mehreren Kühlmitteldurchgänge 13 können durch eine Schicht hindurch verlaufen, die zwischen der ersten Hauptfläche 11 und der zweiten Hauptfläche 12 angeordnet ist. Jeder der mehreren Kühlmitteldurchgänge 13 erstreckt sich parallel zu einer Seite des Kühlers 10 und ist an beiden Enden des Kühlers 10 in der Erstreckungsrichtung (d. h. einer Längsrichtung) geöffnet. Der Kühler 10 hat zwei gegenüberliegende Seitenflächen 14 an beiden Enden in einer Anordnungsrichtung der mehreren Kühlmitteldurchgänge 13 (d. h. einer horizontalen Richtung in 2). Die mehreren Kühlmitteldurchgänge 13 sind in einer Reihe parallel zu der ersten Hauptfläche 11 angeordnet. Die Fenster der mehreren Kühlmitteldurchgänge 13 können sich auf der ersten Hauptfläche 11 oder der zweiten Hauptfläche 12 befinden.
  • Für die Keramik, die den Kühler 10 bildet, kann ein isoliertes, hoch-wärmeleitfähiges Material verwendet werden, wie zum Beispiel Siliziumcarbid (SiC), Siliziumnitrid (Si3N4), Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Titanoxid (TiO2), Zirkondioxid (ZrO2) und dergleichen. Der Wärmeausdehnungskoeffizient der Keramik beträgt zum Beispiel etwa 2×10-6 bis 12×10-6 (/K). Der Wärmeausdehnungskoeffizient der Keramik wird in einem Bereich zwischen 20 Grad Celsius und 250 Grad Celsius gemäß JIS R 1618 gemessen.
  • Der Halbleiterchip 20 hat zum Beispiel eine rechteckige flache Plattenform. Der Halbleiterchip 20 besteht aus Silizium (Si), SiC oder Galliumnitrid (GaN). Das Halbleiterelement, das in dem Halbleiterchip 20 angeordnet ist, kann unter Folgendem ausgewählt sein: eine Halbleiterumschaltvorrichtung, wie zum Beispiel ein bipolarer Sperrschichttransistor (BJT), ein Feldeffekttransistor (FET), ein statischer Induktionstransistor (SIT), ein Bipolartransistor mit isolierter Steuerelektrode (IGBT), ein statischer Induktionsthyristor (SI-Thyristor), ein Gate-Turn-Off (GTO)-Thyristor und dergleichen. Das oder die Halbleiterelemente, die in dem Halbleiterchip 20 fusioniert sind, können mehrere Halbleiterelemente enthalten, oder der Halbleiterchip 20 kann ein monolithischer integrierter Leistungsschaltkreis (IC) sein, der Dioden wie zum Beispiel eine Schottky-Diode enthält. Alternativ kann der Halbleiterchip 20 einen Hybrid-IC oder ein Hybrid-Modul enthalten.
  • Wenn der BJT als das Halbleiterelement verwendet wird, das den Halbleiterchip 20 implementiert, so kann eine erste Hauptelektrode entweder als ein Emitter oder als ein Kollektor zugewiesen werden, eine zweite Hauptelektrode kann als die andere Elektrode zugewiesen werden, und eine Steuerungselektrode bezeichnet eine Basis. Für den FET kann eine erste Hauptelektrode entweder als eine Source oder als ein Drain zugewiesen werden, eine zweite Hauptelektrode kann als die andere Elektrode zugewiesen werden, und eine Steuerungselektrode bezeichnet ein Gate. Für den SI-Thyristor kann eine erste Hauptelektrode entweder als eine Anode oder als eine Katode zugewiesen werden, eine zweite Hauptelektrode kann als die andere Elektrode zugewiesen werden, und eine Steuerungselektrode ein Gate bezeichnet. Der Halbleiterchip 20 kann eine vertikale Struktur haben, in der die erste und die zweite Hauptelektrode zum Beispiel jeweils auf zwei gegenüberliegenden Hauptflächen des Halbleiterchips 20 angeordnet sind.
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform enthält des Weiteren eine erste Anschlussverbindungsstruktur 42, eine zweite Anschlussverbindungsstruktur 43, einen Leiterrahmen 51, einen ersten Hauptanschluss 52, einen Steuerungsanschluss 53, einen Bonddraht 54 und Verbindungsmaterialien 21 und 22.
  • Jede der Chipmontagestruktur 41, der ersten Anschlussverbindungsstruktur 42 und der zweiten Anschlussverbindungsstruktur 43 ist eine aus leitfähigen Strukturen bestehende Schicht, die einen Flächenverbindungsschaltkreis bildet. Die Chipmontagestruktur 41 wird so auf der ersten Hauptfläche 11 des Kühlers 10 angeordnet, dass sie zu dem Halbleiterchip 20 passt. Die Chipmontagestruktur 41 ist die aus leitfähigen Strukturen bestehende Schicht zwischen der ersten Hauptfläche 11 und dem Halbleiterchip 20. Die erste Anschlussverbindungsstruktur 42 wird so auf der ersten Hauptfläche 11 angeordnet, dass sie zu dem ersten Hauptanschluss 52 passt. Die erste Anschlussverbindungsstruktur 42 ist die aus leitfähigen Strukturen bestehende Schicht zwischen der ersten Hauptfläche 11 und dem ersten Hauptanschluss 52. Die zweite Anschlussverbindungsstruktur 43 wird so auf der ersten Hauptfläche 11 angeordnet, dass sie zu dem Steuerungsanschluss 53 passt. Die zweite Anschlussverbindungsstruktur 43 ist die aus leitfähigen Strukturen bestehende Schicht zwischen der ersten Hauptfläche 11 und dem Steuerungsanschluss 53. Jede der aus leitfähigen Strukturen bestehenden Schichten hat bevorzugt eine Dicke von 0,1 Millimetern oder mehr und 5,0 Millimetern oder weniger, besonders bevorzugt von 0,2 Millimetern oder mehr und 2,5 Millimetern oder weniger.
  • Jede der aus leitfähigen Strukturen bestehenden Schichten besteht zum Beispiel aus Kupfer (Cu) und ist durch Direktkupferbondung (Direct Copper Bonding, DCB) mittels eutektischem Bonden, aktives Metallhartlöten (Active Metal Brazing, AMB) oder dergleichen an die erste Hauptfläche 11 gebondet. Anstelle von Kupfer können die aus leitfähigen Strukturen bestehenden Schichten auch aus einem leitfähigen Metall wie zum Beispiel Kupferlegierung, Aluminium (Al) oder Aluminiumlegierung bestehen. Außerdem können die aus leitfähigen Strukturen bestehenden Schichten mit Nickel (Ni), Gold (Au) oder dergleichen plattiert sein.
  • Der Halbleiterchip 20 ist durch das Verbindungsmaterial 21 an eine Oberseite der Chipmontagestruktur 41 gebondet. Dadurch kann die zweite Hauptelektrode zum Beispiel an einer Unterseite des Halbleiterchips 20 elektrisch mit der Chipmontagestruktur 41 verbunden werden. Die erste Hauptelektrode auf einer Oberseite des Halbleiterchips 20 ist durch das Verbindungsmaterial 22 an ein Ende der L-förmigen Struktur des Leiterrahmens 51 gebondet. Die Verbindungsmaterialien 21 und 22 können Lot, leitfähigen Klebstoff, gesintertes Metall, wie zum Beispiel Silber (Ag)-Nanopartikel und dergleichen enthalten.
  • Das andere Ende des Leiterrahmens 51 ist durch ein (nicht veranschaulichtes) Verbindungsmaterial an eine Oberseite der ersten Anschlussverbindungsstruktur 42 gebondet. An die Oberseite der ersten Anschlussverbindungsstruktur 42 wird außerdem ein Boden des ersten Hauptanschlusses 52 durch ein (nicht veranschaulichtes) Verbindungsmaterial gebondet. Dadurch wird der erste Hauptanschluss 52 vertikal zu der ersten Hauptfläche 11 des Kühlers 10 angeordnet und kann elektrisch mit der ersten Hauptelektrode auf der Oberseite des Halbleiterchips 20 verbunden werden. Ähnlich dem ersten Hauptanschluss 52 hat der Steuerungsanschluss 53 einen Boden, der an eine Oberseite der zweiten Anschlussverbindungsstruktur 43 durch ein (nicht veranschaulichtes) Verbindungsmaterial gebondet ist. Der Steuerungsanschluss 53 wird vertikal zur ersten Hauptfläche 11 angeordnet, um an die zweite Anschlussverbindungsstruktur 43 gebondet zu werden, und kann elektrisch mit der Steuerungselektrode auf der Oberseite des Halbleiterchips 20 über den Bonddraht 54 verbunden werden. Der Bonddraht 54 besteht aus Metall, wie zum Beispiel Al und dergleichen.
  • Jeder des ersten Hauptanschlusses 52 und des Steuerungsanschlusses 53 kann ein zylindrischer leitfähiger Stift sein. Der erste Hauptanschluss 52 und der Steuerungsanschluss 53 werden im Inneren des Versiegelungselements 30 - mit Ausnahme ihrer oberen Abschnitte - versiegelt. Die oberen Abschnitte des ersten Hauptanschlusses 52 und des Steuerungsanschlusses 53 ragen von einer Oberseite des Versiegelungselements 30 aufwärts. Der erste Hauptanschluss 52 und der Steuerungsanschluss 53 bestehen aus Metall, wie zum Beispiel Cu, Kupferlegierung und dergleichen. Anstelle der kreisrunden zylindrischen Form können der erste Hauptanschluss 52 und der Steuerungsanschluss 53 auch eine andere Form haben, wie zum Beispiel die einer polygonalen Säule. Außerdem können der erste Hauptanschluss 52 und der Steuerungsanschluss 53 mit Ni, Au oder dergleichen plattiert sein.
  • Die zweite Hauptelektrode an der Unterseite des Halbleiterchips 20 kann elektrisch mit einem zweiten Hauptanschluss (nicht veranschaulicht) über die Chipmontagestruktur 41 verbunden werden. Ähnlich dem ersten Hauptanschluss 52 und dem Steuerungsanschluss 53 wird der zweite Hauptanschluss vertikal zur ersten Hauptfläche 11 angeordnet, um zum Beispiel an eine Oberseite der aus leitfähigen Strukturen bestehenden Schicht gebondet zu werden, die sich von der Chipmontagestruktur 41 erstreckt.
  • Wie in 1 veranschaulicht, versiegelt das Versiegelungselement 30 den Halbleiterchip 20 und die aus leitfähigen Strukturen bestehenden Schichten. Darüber hinaus bedeckt das Versiegelungselement 30 eine kontinuierliche Region des Kühlers 10, die sich von der ersten Hauptfläche 11 zu einem Teil der zwei gegenüberliegenden Seitenflächen 14 in einer Querschnittsrichtung erstreckt, die senkrecht zu der Längsrichtung der mehreren Kühlmitteldurchgänge 13 verläuft, wie in 2 veranschaulicht. Das Versiegelungselement 30 hat seitliche Flächen parallel zu den zwei gegenüberliegenden Seitenflächen 14 des Kühlers 10, die parallel zu den mehreren Kühlmitteldurchgängen 13 verlaufen. Da der Kühler 10 mit Verteilerrohrbaugruppen verbunden ist, damit ein Kühlmittel in den mehreren Kühlmitteldurchgängen 13 fließen kann, ist das Versiegelungselement 30 über dem Kühler 10 angeordnet, mit Ausnahme der beiden Seitenabschnitte, wo die Verteilerrohrbaugruppen verbunden werden sollen, wie in 1 veranschaulicht.
  • Das Versiegelungselement 30 enthält ein wärmehärtbares Harz und einen Füllstoff. Ein Beispiel des wärmehärtbaren Harzes kann ein Epoxidharz sein, oder ein Harz, das Epoxid als eine Hauptkomponente enthält. Ein Beispiel des Füllstoffs kann anorganisches isoliertes Pulver wie zum Beispiel Siliziumdioxid sein. Ein Wärmeausdehnungskoeffizient des Versiegelungselements 30 kann durch Ändern der Menge des dem Harz beigemengten Füllstoffs justiert werden. Je größer die Zugabemenge des Füllstoffs ist, desto kleiner ist der Wärmeausdehnungskoeffizient. Eine übermäßig hohe Menge des Füllstoffs hat jedoch einen unerwünschten Effekt, wie zum Beispiel eine Verschlechterung des Isoliervermögens und mechanische Schwächung. Aus diesem Grund kann der Wärmeausdehnungskoeffizient des Versiegelungselements 30 zum Beispiel auf einen Bereich von 13 × 10-6 bis 30 × 10-6 (/K) eingestellt werden. Jedoch sind diese Werte größer als der Wärmeausdehnungskoeffizient der Keramik. Der Wärmeausdehnungskoeffizient des Versiegelungselements 30 wird gemäß JIS K 7197 in einem Bereich zwischen 20 Grad Celsius und 250 Grad Celsius gemessen.
  • Wie oben beschrieben, bedeckt das Versiegelungselement 30 die kontinuierliche Region, die die erste Hauptfläche 11 und die zwei gegenüberliegenden Seitenflächen 14 des Kühlers 10 enthält. Mit der in 1 veranschaulichten Struktur ist es möglich, ein Verziehen des gesamten Moduls sowie Reißen und Ablösen durch Verziehungsspannungen aufgrund eines Unterschiedes der Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30 und der Keramik zu unterdrücken. Im Gegensatz dazu können Reißen und Ablösen auftreten, wenn das Versiegelungselement 30 nur die erste Hauptfläche 11 bedeckt. Da sich die zwei gegenüberliegenden Seitenflächen 14 von dem Halbleiterchip 20 entfernt befinden, werden die zwei gegenüberliegenden Seitenflächen 14 darüber hinaus weniger durch Wärme von dem Halbleiterchip 20 beeinflusst, und an den zwei gegenüberliegenden Seitenflächen 14 wird nur eine geringfügige Veränderung der Temperatur verursacht. Es ist darum möglich, das Ablösen und Reißen aufgrund des Unterschiedes der Wärmeausdehnungskoeffizienten durch eine Konfiguration zu unterdrücken, bei der die zwei Enden des Versiegelungselements 30, die als Ausgangspunkte dienen, an denen das Ablösen und Reißen auftreten kann, jeweils an den zwei gegenüberliegenden Seitenflächen 14 angeordnet sind.
  • - Erste Modifizierung -
  • Wie in 3 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer ersten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung von der ersten oben beschriebenen Ausführungsform dadurch, dass ein Versiegelungselement 30a den Kühler 10 vollständig umgibt. In der ersten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der ersten Ausführungsform weggelassen.
  • Das Versiegelungselement 30a bedeckt komplett die erste Hauptfläche 11, die zwei gegenüberliegenden Seitenflächen 14 und die zweite Hauptfläche 12 in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren Kühlmitteldurchgänge 13 verläuft. Das heißt, das Versiegelungselement 30a erstreckt sich von der ersten Hauptfläche 11 und erreicht die zweite Hauptfläche 12 über die zwei gegenüberliegenden Seitenflächen 14 auf beiden Seiten, wobei die zwei gegenüberliegenden Seitenflächen 14 in der Anordnungsrichtung der mehreren Kühlmitteldurchgänge 13 definiert werden (d. h. einer horizontalen Richtung in 3) . Das Versiegelungselement 30a hat zwei äußere seitliche Flächen parallel zu den zwei gegenüberliegenden Seitenflächen 14 des Kühlers 10, und die Ebenen der zwei gegenüberliegenden Seitenflächen 14 verlaufen parallel zu den Längsrichtungen der mehreren Kühlmitteldurchgänge 13. Ähnlich der in 1 veranschaulichten Halbleitervorrichtung ist, da der Kühler 10 mit der Verteilerrohrbaugruppen verbunden ist, damit ein Kühlmittel in den mehreren Kühlmitteldurchgängen 13 fließen kann, das Versiegelungselement 30a über dem Kühler 10 angeordnet, mit Ausnahme der beiden Seitenabschnitte, wo die Verteilerrohrbaugruppen verbunden werden sollen.
  • Wie in 3 veranschaulicht, umgibt das Versiegelungselement 30a vollständig den Kühler 10 in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren Kühlmitteldurchgänge 13 verläuft. Darum ist das Versiegelungselement 30a kontinuierlich um den Kühler 10 angeordnet. Da das Versiegelungselement 30a keine Enden um den Kühler 10 herum hat und das Ende als ein Ausgangspunkt des Ablösens dient, ist es darum möglich, ein Reißen und Ablösen des Versiegelungselements 30a von dem Kühler 10 aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zu unterdrücken.
  • Da das Versiegelungselement 30a so angeordnet ist, dass es den Kühler 10 in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren Kühlmitteldurchgänge 13 verläuft, vollständig umgibt, ist es möglich, eine Position des Versiegelungselements 30a relativ zu dem Kühler 10 selbst dann beizubehalten, wenn ein Ablösen an einer Grenze zwischen dem Versiegelungselement 30a und dem Kühler 10 stattfindet, wodurch Defekte wie zum Beispiel ein Ausfall der Isolierung oder ein Ausfall der Leitfähigkeit aufgrund von Brechen oder Verziehen reduziert werden. Im Allgemeinen neigen Eckabschnitte und eine Rückseite des Kühlers 10 dazu, bei der Handhabung der Halbleitervorrichtung ein anderes Objekt zu berühren oder damit zu kollidieren. Da jedoch die Eckabschnitte und die Rückseite des Kühlers 10 mit dem Versiegelungselement 30a geschützt sind, ist es möglich, das Brechen des Kühlers 10 zu unterdrücken.
  • - Zweite Modifizierung -
  • Wie in 4 veranschaulicht, enthält eine Halbleitervorrichtung gemäß einer zweiten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung einen folienförmigen Pufferfilm 61 (Adhäsionsschicht), der an die zweite Hauptfläche 12 des Kühlers 10 gebondet ist. In der zweiten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der ersten Modifizierung der ersten Ausführungsform weggelassen.
  • Der in 4 veranschaulichte Pufferfilm 61 erstreckt sich von einem Ende zum anderen der zweiten Hauptfläche 12. Das heißt, der Pufferfilm 61 erstreckt sich entlang einer Richtung, in der die mehreren Kühlmitteldurchgänge 13 angeordnet sind, und der Pufferfilm 61 verbindet die zweite Hauptfläche 12 des Kühlers 10 und das Versiegelungselement 30a. Obgleich der Pufferfilm 61 in 4 wie ein einzelner Film aussieht, kann der Pufferfilm 61 in mehrere Bereiche unterteilt sein. Der Pufferfilm 61 hat bevorzugt eine Dicke von 0,1 Millimetern oder mehr und 5,0 Millimetern oder weniger, besonders bevorzugt von 0,2 Millimetern oder mehr und 2,5 Millimetern oder weniger.
  • Der Pufferfilm 61 besteht bevorzugt aus Metall, das einen größeren Wärmeausdehnungskoeffizienten hat als Keramik, die das Material des Kühlers 10 ist. Besonders bevorzugt liegt der Wärmeausdehnungskoeffizient des Pufferfilms 61 in einem Bereich von 13 × 10-6 bis 25 × 10-6 (/K) . Die Wärmeausdehnungskoeffizienten von Metall werden gemäß JIS Z 2285 in einem Bereich zwischen 20 Grad Celsius und 250 Grad Celsius gemessen.
  • Die Effekte des Wärmeausdehnungskoeffizienten des Pufferfilms 61 werden folgendermaßen angenommen: Der Wärmeausdehnungskoeffizient des Versiegelungselements 30a liegt in einem Bereich von 13 × 10-6 bis 30 × 10-6 (/K) und ist größer als der Wärmeausdehnungskoeffizient des Kühlers 10, der aus Keramik besteht, der in einem Bereich von 2 × 10-6 bis 12 × 10-6 (/K) liegt. Aus diesem Grund können thermische Spannungen durch Temperaturwechsel an einer Grenze zwischen dem Versiegelungselement 30a und dem Kühler 10 auftreten, wodurch bewirkt wird, dass sich das Versiegelungselement 30a leicht ablöst. Wenn hingegen der Pufferfilm 61, der einen größeren Wärmeausdehnungskoeffizienten als der Kühler 10, der aus Keramik besteht, aufweist, auf dem Kühler 10 angeordnet wird, so nimmt die Wärmeausdehnung einer gebondeten Fläche mit dem Versiegelungselement 30a zu. Darum werden die thermischen Spannungen in einer Bondungsgrenzfläche des Versiegelungselements 30a verringert, wodurch es für das Versiegelungselement 30a schwierig wird, sich abzulösen.
  • Da der Wärmeausdehnungskoeffizient des Pufferfilms 61 größer ist als der der Keramik, die das Material des Kühlers 10 ist, ist die Wärmeausdehnung der gebondeten Fläche mit dem Versiegelungselement 30a größer, wodurch das Ablösen des Versiegelungselements 30a unterdrückt wird. Wenn der Wärmeausdehnungskoeffizient des Pufferfilms 61 jedoch zu groß ist, so nehmen die thermischen Spannungen an der Grenze zwischen dem Kühler 10 und dem Pufferfilm 61 zu. Wenn der Wärmeausdehnungskoeffizient des Pufferfilms 61 größer ist als 25 × 10-6 (/K), so ist aus diesem Grund ein unerwünschtes Ablösen und Reißen zwischen dem Kühler 10 und dem Pufferfilm 61 wahrscheinlich.
  • Der Pufferfilm 61 besteht zum Beispiel aus Cu oder Kupferlegierung und wird an die zweite Hauptfläche 12 des Kühlers 10 durch DCB mittels eutektischem Bonden, AMB oder dergleichen gebondet. Der Pufferfilm 61 kann aus dem gleichen Material bestehen wie die Chipmontagestruktur 41, die erste Anschlussverbindungsstruktur 42 und die zweite Anschlussverbindungsstruktur 43. Anstelle von Cu oder Kupferlegierung kann der Pufferfilm 61 auch aus Al, Al-Legierung, Ni, Ni-Legierung, Edelstahl oder dergleichen bestehen. Außerdem kann der Pufferfilm 61 mit Ni, Au oder dergleichen plattiert sein.
  • 5 ist ein Kurvendiagramm, das Beispiele von Scherfestigkeiten der zweiten Hauptfläche 12 des Kühlers 10 und des Pufferfilms 61, der an die zweite Hauptfläche 12 gebondet ist, veranschaulicht, wenn das Versiegelungselement 30a von jeder der zweiten Hauptfläche 12 und dem Pufferfilm 61 in einem Puddingbecher-Test abgelöst wird. Der Puddingbecher-Test ist ein Test zum Aushärten eines puddingbecherförmgen Harzes auf einer Oberfläche eines Objekts zum Messen der Scherfestigkeiten. In dem in 5 veranschaulichten Beispiel ist der Kühler 10 Keramik, die aus Si3N4 besteht und einen Wärmeausdehnungskoeffizienten von 3,4 × 10-6 (/K) hat. Der Pufferfilm 61 ist Metall, das aus Cu mit einer Dicke von 1,0 Millimetern besteht und einen Wärmeausdehnungskoeffizienten von 17 × 10-6 (/K) hat. Das Versiegelungselement 30a ist Epoxidharz mit dem Zusatz von Siliziumdioxid-Füllstoff und hat einen Wärmeausdehnungskoeffizienten von 18 × 10-6 (/K) . Wie in 5 veranschaulicht, ist die Scherfestigkeit des Cu-Pufferfilms 61 größer als die Scherfestigkeit des Si3N4-Kühlers 10. Dies bedeutet, dass der Cu-Pufferfilm 61 eine hohe Adhäsion an das Versiegelungselement 30a hat. Da der Pufferfilm 61, der aus Metall besteht, das einen größeren Wärmeausdehnungskoeffizienten hat, auf dem Kühler 10, der aus Keramik besteht, das einen kleineren Wärmeausdehnungskoeffizienten aufweist, angeordnet ist, ist es darum möglich, die Adhäsion an das Versiegelungselement 30a, das aus Harz mit Füllstoff besteht, zu verbessern.
  • Gemäß der Halbleitervorrichtung der zweiten Modifizierung der ersten Ausführungsform kann das Versiegelungselement 30a fest über den Pufferfilm 61 an die zweite Hauptfläche 12 des Kühlers 10 gebondet werden, da die Adhäsion zwischen dem Pufferfilm 61 und dem Harz des Versiegelungselements 30a höher ist als die Adhäsion zwischen der Keramik des Kühlers 10 und dem Harz des Versiegelungselements 30a.
  • Darüber hinaus ist gemäß der Halbleitervorrichtung der zweiten Modifizierung der ersten Ausführungsform der Pufferfilm 61, der einen größeren Wärmeausdehnungskoeffizienten hat als der Kühler 10, an die zweite Hauptfläche 12 des Kühlers 10 gebondet. Darum ist es möglich, die thermischen Spannungen an der Grenze zwischen dem Versiegelungselement 30a und der zweiten Hauptfläche 12 des Kühlers 10 aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30a und dem Kühler 10 zu reduzieren.
  • - Dritte Modifizierung -
  • Wie in 6 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer dritten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung von der zweiten Modifizierung der ersten Ausführungsform dadurch, dass ein Pufferfilm 61a, der mehrere Schlitze aufweist, bereitgestellt ist. In der dritten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der zweiten Modifizierung der ersten Ausführungsform weggelassen. Obgleich die Halbleitervorrichtung das Versiegelungselement 30a enthält (siehe 4), ist das Versiegelungselement 30a nicht in 6 veranschaulicht, um die mehreren Schlitze auf einer Oberfläche des Pufferfilms 61a zu veranschaulichen.
  • In der Fläche, die an dem Versiegelungselement 30a haftet, sind die mehreren Schlitze, die parallel zu der Längsrichtung der mehreren Kühlmitteldurchgänge 13 verlaufen, in den Pufferfilm 61a geschnitten. Jeder der mehreren Schlitze kann jeweils mehrere Nuten sein, die von einer gegenüberliegenden Ebene des Pufferfilms 61a einwärts geschnitten sind. Die gegenüberliegende Ebene liegt gegenüber einer kontaktierenden Ebene des Pufferfilms 61a; und die kontaktierende Ebene kontaktiert den Boden der zweiten Hauptfläche 12. Alternativ kann jeder der mehreren Schlitze jeweils mehrere Löcher sein, die von der gegenüberliegenden Ebene zu einer Rückseite des Pufferfilms 61a hindurchführen. Die mehreren Schlitze des Pufferfilms 61a haben einen Ankereffekt, wodurch die Adhäsion an das Versiegelungselement 30a verstärkt wird.
  • 7 ist ein Kurvendiagramm, das Beispiele von Scherfestigkeiten des flachen Pufferfilms 61, der an die zweite Hauptfläche 12 des Kühlers 10 gebondet ist, und des Pufferfilms 61a mit den Schlitzen veranschaulicht, wenn das Versiegelungselement 30a von dem flachen Pufferfilm 61 und von dem Pufferfilm 61a mit den Schlitzen in einem Puddingbecher-Test abgelöst wird. In dem in 7 veranschaulichten Beispiel besteht der Pufferfilm 61a aus Cu mit einer Dicke von 1,0 Millimetern. Die Schlitze sind parallel zueinander verlaufende Nuten, die von der Oberfläche zur Rückseite des Pufferfilms 61a hindurch verlaufen und eine Breite von 0,5 Millimetern und einen Mittenabstand von 1,0 Millimeter aufweisen. Der Pufferfilm 61a mit den Schlitzen hat eine höhere Scherfestigkeit als der flache Pufferfilm 61, und somit hat der Pufferfilm 61a mit den Schlitzen eine hohe Adhäsion an Harz.
  • Gemäß der Halbleitervorrichtung der dritten Modifizierung der ersten Ausführungsform kann das Versiegelungselement 30a fest über den Pufferfilm 61a an den Kühler 10 gebondet sein, da die Adhäsion zwischen dem Pufferfilm 61a und dem Versiegelungselement 30a höher ist als die Adhäsion zwischen dem flachen Pufferfilm 61 und dem Versiegelungselement 30a.
  • Eine Struktur der Schlitze des Pufferfilms 61a ist nicht auf eine Struktur parallel zu den mehreren Kühlmitteldurchgängen 13 beschränkt. Wie zum Beispiel in 8 veranschaulicht, kann ein Pufferfilm 61b verwendet werden, der mehrere homothetische rechteckige Schlitze aufweist, die koaxial und periodisch angeordnet sind.
  • - Vierte Modifizierung -
  • Wie in 9 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer vierten Modifizierung der ersten Ausführungsform der vorliegenden Erfindung von der zweiten Modifizierung der ersten Ausführungsform dadurch, dass sich ein Versiegelungselement 30b durch die zwei gegenüberliegenden Seitenflächen 14 erstreckt und des Weiteren einen Peripherieabschnitt bedeckt, der auf einem Peripheriebereich der zweiten Hauptfläche 12 definiert ist. Genauer gesagt, erstreckt sich das Versiegelungselement 30b so, dass es einen Peripheriebereich des Pufferfilms 61 bedeckt und dabei eine Öffnung 31 definiert, welche die Oberfläche des Pufferfilms 61 freilegt. Eine Grenzlinie der Öffnung 31 ist von einem inneren Rand 311 des Versiegelungselements 30b umgeben, das auf dem Pufferfilm 61 angeordnet ist, und die Öffnung 31 legt einen Teil des Pufferfilms 61 am Boden frei. In der vierten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der zweiten Modifizierung der ersten Ausführungsform weggelassen.
  • Wie in einer Querschnittsansicht von 9 veranschaulicht, legt die Öffnung 31 des Versiegelungselements 30b nicht die zweite Hauptfläche 12 frei, sondern legt nur die Oberfläche des Pufferfilms 61 am Boden frei. Genauer gesagt, legt die Öffnung 31 mindestens einen Bereich des Pufferfilms 61 frei, wobei der Bereich in einer Draufsicht einer Position entspricht, an der der Halbleiterchip 20 angeordnet ist. Zwei Seitenwandflächen des Pufferfilms 61, die jeweils an beiden Endseiten einer Richtung definiert sind, entlang der die mehreren Kühlmitteldurchgänge 13 angeordnet sind, werden mit dem Versiegelungselement 30b versiegelt. Die Öffnung 31 hat einen inneren Rand 311, der sich auf der Oberfläche des Pufferfilms 61 befindet. Eine Grenzlinie der Öffnung 31 ist von einem inneren Rand 311 des Versiegelungselements 30b umgeben, das auf dem Pufferfilm 61 angeordnet ist. Somit erstreckt sich das Versiegelungselement 30b von der ersten Hauptfläche 11 und erreicht die zweite Hauptfläche 12, um einen Peripherieabschnitt der zweiten Hauptfläche 12 zu bedecken.
  • In der Querschnittsansicht von 9 kann zwar ein Ablösen an dem inneren Rand 311 des Versiegelungselements 30b auftreten, doch befindet sich eine Grenzlinie des inneren Randes 311 des Versiegelungselements 30b auf der Oberfläche des Pufferfilms 61, die einen Peripherieabschnitt der zweiten Hauptfläche 12 definiert, der weniger durch Wärme von dem Halbleiterchip 20 beeinflusst wird. Mit der in 9 veranschaulichten Struktur ist es möglich, das Ablösen des Versiegelungselements 30b von dem Kühler 10 aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zu unterdrücken. Da das Versiegelungselement 30b die Öffnung 31 enthält, die mindestens die Region des Pufferfilms 61 freilegt, die in einer Draufsicht einer hervorstehenden Stelle des Halbleiterchips 20 entspricht, wird darüber hinaus das Versiegelungselement 30b nahe der zweiten Hauptfläche 12 weniger durch Wärme von dem Halbleiterchip 20 beeinflusst. Da eine Veränderung der Temperatur des Versiegelungselements 30b nahe der zweiten Hauptfläche 12 verringert wird, werden darum die thermischen Spannungen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten verringert.
  • Gemäß der Halbleitervorrichtung der vierten Modifizierung der ersten Ausführungsform enthält das Versiegelungselement 30b die Öffnung 31, die die Oberfläche des Pufferfilms 61 freilegt. Mit der Struktur der in 9 veranschaulichten vierten Modifizierung kann die Oberfläche des Pufferfilms 61, die durch die Öffnung 31 freigelegt wird, an eine weitere Schaltkreiskomponente oder ein weiteres Schaltkreiselement, die bzw. das gekühlt werden muss, gebondet werden. Der Pufferfilm 61 wird direkt an den Kühler 10 gebondet, wo ein Kühlmittel strömt. Wenn also eine weitere Komponente, die durch Ansteuern der Halbleitervorrichtung der vierten Modifizierung Wärme erzeugt, an die Oberfläche des Pufferfilms 61 gebondet ist, so ist es möglich, die Kühlleistung des gesamten Systems zu verbessern.
  • - Fünfte Modifizierung -
  • Wie in 10 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer fünften Modifizierung der ersten Ausführungsform der vorliegenden Erfindung von der vierten Modifizierung der ersten Ausführungsform dadurch, dass ein Pufferfilm 61c ein erstes Fenster 63 hat, das einen Teil der zweiten Hauptfläche 12 des Kühlers 10 freilegt. Das erste Fenster 63 des Pufferfilms 61c ist in einer Draufsicht im Inneren der Öffnung 31, die in der vierten Modifizierung erwähnt wurde (im Weiteren als das „zweite Fenster 31“ bezeichnet), des Versiegelungselements 30b angeordnet. In der fünften Modifizierung der ersten Ausführungsform wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der vierten Modifizierung der ersten Ausführungsform weggelassen.
  • Weil ein Bereich des zweiten Fenster 31 größer ist als das erste Fenster 63, legt das zweite Fenster 31 die Oberfläche des Pufferfilms 61c frei, in die das erste Fenster 31 geschnitten ist. Das heißt, das erste Fenster 63 ist in einem Teil eines Bereichs des Pufferfilms 61c angeordnet, wobei der Bereich durch das zweite Fenster 31 freigelegt wird. Das erste Fenster 63 legt mindestens einen Bereich der zweiten Hauptfläche 12 frei, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Das heißt, der Pufferfilm 61c kann selektiv auf einem Peripherieabschnitt, mit Ausnahme eines zentralen Teils der zweiten Hauptfläche 12, angeordnet werden.
  • Seitenwandflächen des Pufferfilms 61c auf beiden Endseiten einer Richtung, entlang der die mehreren Kühlmitteldurchgänge 13 angeordnet sind, werden durch das Versiegelungselement 30b bedeckt. Der innere Rand 311 des zweiten Fensters 31 befindet sich auf einer Oberfläche des Pufferfilms 61c, während eine Grenzlinie des Fensters 31 von einem inneren Rand 311 des Versiegelungselements 30b, das auf dem Pufferfilm 61 angeordnet ist, umgeben ist. Somit erstreckt sich das Versiegelungselement 30b von der ersten Hauptfläche 11 und erreicht die zweite Hauptfläche 12 über die zwei gegenüberliegenden Seitenflächen 14, um den Peripherieabschnitt so zu bedecken, dass der zentrale Teil der zweiten Hauptfläche 12 ausgeschlossen wird.
  • Gemäß der Halbleitervorrichtung der fünften Modifizierung der ersten Ausführungsform enthält der Pufferfilm 61c das erste Fenster 63, das mindestens den Bereich der zweiten Hauptfläche 12 freilegt, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Mit der in 10 veranschaulichten Struktur wird der Pufferfilm 61c auf der zweiten Hauptfläche 12 Seite weniger durch Wärme von dem Halbleiterchip 20 beeinflusst als in der vierten Modifizierung der ersten Ausführungsform. Da eine Veränderung der Temperatur des Pufferfilms 61c verringert wird, werden die thermischen Spannungen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten unterdrückt, wodurch die Zuverlässigkeit der Halbleitervorrichtung verbessert wird.
  • Außerdem kann eine weiterer Schaltkreiskomponente oder ein weiteres Schaltkreiselement, die bzw. das gekühlt werden muss, direkt an die zweite Hauptfläche 12 des Kühlers 10 gebondet werden, die durch das erste Fenster 63 des Pufferfilms 61c freigelegt wird. Es ist darum möglich, die Kühlleistung des gesamten Systems weiter zu verbessern.
  • Zweite Ausführungsform
  • Wie in 11 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung von der ersten Ausführungsform dadurch, dass ein erster Kühler 10a und ein zweiter Kühler 10b so gebondet sind, dass sie die beiden Hauptflächen des Halbleiterchips 20 zwischen sich aufnehmen. Wie bei der ersten Ausführungsform enthält die Halbleitervorrichtung der zweiten Ausführungsform den Halbleiterchip 20 und ein Versiegelungselement 30c, das den Halbleiterchip 20 versiegelt. Jedoch versiegelt das Versiegelungselement 30c, wie in 11 veranschaulicht, den Halbleiterchip 20 auf eine andere Weise als in der ersten Ausführungsform, wie später noch beschrieben wird. In der zweiten Ausführungsform wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der ersten Ausführungsform weggelassen.
  • Der erste Kühler 10a, der an dem unteren Abschnitt angeordnet ist, besteht aus Keramik und enthält eine erste Hauptfläche 11a und eine zweite Hauptfläche 12a. Die zweite Hauptfläche 12a verläuft parallel zu der, und gegenüber der, ersten Hauptfläche 11a. Der erste Kühler 10a hat zum Beispiel eine rechteckige flache Plattenform. Der erste Kühler 10a enthält mehrere erste Kühlmitteldurchgänge 13a. Die mehreren ersten Kühlmitteldurchgänge 13a können durch eine erste Schicht hindurch verlaufen, die zwischen der ersten Hauptfläche 11a und der zweiten Hauptfläche 12a angeordnet ist. Die mehreren ersten Kühlmitteldurchgänge 13a erstrecken sich in einer Richtung senkrecht zu dem Blatt von 11 und sind an beiden Enden der Erstreckungsrichtung geöffnet. Mit der rechteckigen flachen Plattenform werden die Enden des ersten Kühlers 10a durch zwei gegenüberliegende erste Seitenflächen 14a definiert, die senkrecht zu der ersten Hauptfläche 11a und der zweiten Hauptfläche 12a verlaufen. Die zwei gegenüberliegenden ersten Seitenflächen 14a weisen an beiden Enden in eine Richtung, entlang der die mehreren ersten Kühlmitteldurchgänge 13a angeordnet sind (d. h. eine horizontale Richtung in 11) . Die mehreren ersten Kühlmitteldurchgänge 13a sind in einer Reihe parallel zu der ersten Hauptfläche 11a angeordnet.
  • Der zweite Kühler 10b, der an einem oberen Abschnitt angeordnet ist, besteht aus Keramik und enthält eine dritte Hauptfläche 11b parallel zu der ersten Hauptfläche 11a, und eine vierte Hauptfläche 12b, die parallel zu der, und gegenüber der, dritten Hauptfläche 11b verläuft. Der zweite Kühler 10b hat zum Beispiel eine rechteckige flache Plattenform. Der zweite Kühler 10b enthält mehrere zweite Kühlmitteldurchgänge 13b. Die mehreren zweiten Kühlmitteldurchgänge 13b können durch eine zweite Schicht hindurch verlaufen, die zwischen der dritten Hauptfläche 11b und der vierten Hauptfläche 12b angeordnet ist. Die mehreren zweiten Kühlmitteldurchgänge 13b erstrecken sich in einer Richtung senkrecht zu dem Blatt von 11 und sind an beiden Enden der Erstreckungsrichtung geöffnet. Mit der rechteckigen flachen Plattenform werden die Enden des zweiten Kühlers 10b durch die zwei gegenüberliegenden zweiten Seitenflächen 14b definiert, die senkrecht zu der dritten Hauptfläche 11b und der vierten Hauptfläche 12b verlaufen. Die zwei gegenüberliegenden zweiten Seitenflächen 14b weisen an beiden Enden in eine Richtung, entlang der die mehreren zweiten Kühlmitteldurchgänge 13b angeordnet sind (d. h. eine horizontale Richtung in 11). Die mehreren zweiten Kühlmitteldurchgänge 13b sind in einer Reihe in einer Anordnungsrichtung der mehreren ersten Kühlmitteldurchgänge 13a angeordnet.
  • Die Keramik, die den ersten Kühler 10a und den zweiten Kühler 10b bildet, kann unter SiC, Si3N4, AlN, Al2O3, TiO2 und ZrO2 ausgewählt werden.
  • Jede der Chipmontagestruktur 41, der ersten Anschlussverbindungsstruktur 42 und der zweiten Anschlussverbindungsstruktur 43 in der Halbleitervorrichtung der zweiten Ausführungsform ist eine erste aus leitfähigen Strukturen bestehende Schicht, die einen Flächenverbindungsschaltkreis bildet, der an die erste Hauptfläche 11a gebondet ist. An die Oberseite der ersten Anschlussverbindungsstruktur 42 ist eine Endseite eines ersten Hauptanschlusses 55 durch ein Verbindungsmaterial 24 gebondet. Die andere Endseite des ersten Hauptanschlusses 55 steht horizontal von der Seitenwand des Versiegelungselements 30c so vor, dass die andere Endseite des ersten Hauptanschlusses 55 von dem Versiegelungselement 30c frei gelegt wird. An die Oberseite der zweiten Anschlussverbindungsstruktur 43 ist eine Endseite eines zweiten Hauptanschlusses 56 durch ein Verbindungsmaterial 25 gebondet. Die andere Endseite des zweiten Hauptanschlusses 56 wird von dem Versiegelungselement 30c frei gelegt. Jeder des ersten Hauptanschlusses 55 und des zweiten Hauptanschlusses 56 ist eine Leiterplatte oder eine Leiterschiene, die aus Metall wie zum Beispiel Cu, Kupferlegierung und dergleichen besteht. Der erste Hauptanschluss 55 und der zweite Hauptanschluss 56 können mit Ni, Au oder dergleichen plattiert sein. Die Verbindungsmaterialien 24 und 25 können Lot, leitfähigen Klebstoff, gesintertes Metall wie zum Beispiel Ag-Nanopartikel und dergleichen enthalten.
  • Wie in 11 veranschaulicht, sind an die dritte Hauptfläche 11b des zweiten Kühlers 10b zweite aus leitfähigen Strukturen bestehende Schichten 45 und 46 gebondet. Ähnlich der Chipmontagestruktur 41, der ersten Anschlussverbindungsstruktur 42 und der zweiten Anschlussverbindungsstruktur 43 bestehen die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46 zum Beispiel aus Cu und sind an den zweiten Kühler 10b durch DCB mittels eutektischem Bonden, AMB oder dergleichen gebondet. Anstelle von Kupfer können die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46 auch aus einem leitfähigen Metall wie zum Beispiel Kupferlegierung, Al oder Aluminiumlegierung bestehen. Außerdem können die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46 mit Ni, Au oder dergleichen plattiert sein.
  • Zum Beispiel hat die zweite aus leitfähigen Strukturen bestehende Schicht 45 eine Endseite durch ein Verbindungsmaterial 23 an die Steuerungselektrode des Halbleiterchips 20 gebondet und die andere Endseite an einen (nicht veranschaulichten) Steuerungsanschluss gebondet. Die zweite aus leitfähigen Strukturen bestehende Schicht 46 hat eine Endseite mit der ersten Hauptelektrode des Halbleiterchips 20 durch das Verbindungsmaterial 22 verbunden und die andere Endseite elektrisch mit dem ersten Hauptanschluss 55 verbunden.
  • Somit ist die Oberseite des Halbleiterchips 20 an die dritte Hauptfläche 11b des zweiten Kühlers 10b über die Verbindungsmaterialien 22, 23 und die zweiten aus leitfähigen Strukturen bestehenden Schichten 45, 46 gebondet. Die Unterseite des Halbleiterchips 20 ist an die erste Hauptfläche 11a des ersten Kühlers 10a über das Verbindungsmaterial 21 und die Chipmontagestruktur 41 gebondet. Da die Wärme von dem Halbleiterchip 20 mit dem Kühlmittel, das in dem ersten Kühler 10a und dem zweiten Kühler 10b an der Unter- bzw. der Oberseite fließt, abgestrahlt werden kann, kann die Kühlleistung hoch sein.
  • Das Versiegelungselement 30c versiegelt den Halbleiterchip 20, die ersten aus leitfähigen Strukturen bestehenden Schichten und die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46. Wie in 11 veranschaulicht, bedeckt das Versiegelungselement 30c eine kontinuierliche Region auf der Fläche des ersten Kühlers 10a, die sich von der ersten Hauptfläche 11a zu mindestens einem Teil der zwei gegenüberliegenden ersten Seitenflächen 14a in einer Querschnittsrichtung erstreckt, die senkrecht zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b verläuft. In ähnlicher Weise bedeckt das Versiegelungselement 30c eine kontinuierliche Region auf der Fläche des zweiten Kühlers 10b, die sich von der dritten Hauptfläche 11b zu mindestens einem Teil der zwei gegenüberliegenden zweiten Seitenflächen 14b erstreckt.
  • Das Versiegelungselement 30c ist über einer Region angeordnet, die die Seitenabschnitte des ersten Kühlers 10a und des zweiten Kühlers 10b ausschließt, die sich in einer Richtung senkrecht zu dem Blatt von 11 erstrecken. In der Richtung senkrecht zu dem Blatt von 11 sollen Verteilerrohrbaugruppen mit dem ersten Kühler 10a und dem zweiten Kühler 10b verbunden werden, damit Kühlmittel in jedem der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b fließen kann.
  • Das Versiegelungselement 30c enthält ein wärmehärtbares Harz und einen Füllstoff. Zum Beispiel kann das wärmehärtbare Harz ein Epoxidharz sein, oder ein Harz, das Epoxid als eine Hauptkomponente enthält. Zum Beispiel kann der Füllstoff anorganisches isoliertes Pulver wie zum Beispiel Siliziumdioxid sein. Ein Wärmeausdehnungskoeffizient des Versiegelungselements 30c kann durch Ändern der Menge des dem Harz beigemengten Füllstoffs justiert werden. Je größer die Zugabemenge des Füllstoffs ist, desto kleiner ist der Wärmeausdehnungskoeffizient. Eine übermäßig hohe Menge des Füllstoffs hat jedoch einen unerwünschten Effekt, wie zum Beispiel eine Verschlechterung des Isoliervermögens und mechanische Schwächung. Aus diesem Grund kann der Wärmeausdehnungskoeffizient des Versiegelungselements 30c zum Beispiel auf einen Bereich von 13 × 10-6 bis 30 × 10-6 (/K) eingestellt werden. Jedoch sind diese Werte größer als der Wärmeausdehnungskoeffizient der Keramik. Der Wärmeausdehnungskoeffizient des Versiegelungselements 30c wird gemäß JIS K 7197 in einem Bereich zwischen 20 Grad Celsius und 250 Grad Celsius gemessen.
  • Gemäß der Halbleitervorrichtung der zweiten Ausführungsform bedeckt das Versiegelungselement 30c die erste Hauptfläche 11a und mindestens einen Teil der zwei gegenüberliegenden ersten Seitenflächen 14a des ersten Kühlers 10a, und bedeckt die dritte Hauptfläche 11b und mindestens einen Teil der zwei gegenüberliegenden zweiten Seitenflächen 14b des zweiten Kühlers 10b. Mit der in 11 veranschaulichten Struktur ist es möglich, ein Verziehen des gesamten Moduls sowie Reißen und Ablösen durch Verziehungsspannungen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30c und der Keramik zu unterdrücken. Im Gegensatz dazu können Reißen und Ablösen auftreten, wenn das Versiegelungselement 30c nur die erste Hauptfläche 11a und die dritte Hauptfläche 11b bedeckt. Darüber hinaus befinden sich die zwei gegenüberliegenden ersten Seitenflächen 14a und die zwei gegenüberliegenden zweiten Seitenflächen 14b von dem Halbleiterchip 20 entfernt, wodurch sie weniger durch Wärme von dem Halbleiterchip 20 beeinflusst werden, was nur eine geringfügige Veränderung der Temperatur bewirkt. Es ist darum möglich, das Ablösen und Reißen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten durch eine Konfiguration zu unterdrücken, bei der die Enden des Versiegelungselements 30c, die als Ausgangspunkte dienen, an denen das Ablösen und Reißen auftreten kann, an den zwei gegenüberliegenden ersten Seitenflächen 14a und an den zwei gegenüberliegenden zweiten Seitenflächen 14b angeordnet sind.
  • - Erste Modifizierung -
  • Wie in 12 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer ersten Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung von der zweiten Ausführungsform dadurch, dass ein Versiegelungselement 30d die zweite Hauptfläche 12a und die vierte Hauptfläche 12b erreicht. In der ersten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der zweiten Ausführungsform weggelassen.
  • In 12 bedeckt das Versiegelungselement 30d komplett die erste Hauptfläche 11a, die zwei gegenüberliegenden ersten Seitenflächen 14a und die zweite Hauptfläche 12a des ersten Kühlers 10a. In ähnlicher Weise bedeckt das Versiegelungselement 30d komplett die dritte Hauptfläche 11b, die zwei gegenüberliegenden zweiten Seitenflächen 14b und die vierte Hauptfläche 12b des zweiten Kühlers 10b. Das heißt, das Versiegelungselement 30d umgibt vollständig den ersten Kühler 10a und den zweiten Kühler 10b in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b verläuft. Das Versiegelungselement 30d ist ein rechteckiges Parallelflach, das durch zwei Seitenflächen definiert wird, die der zweiten Hauptfläche 12a des ersten Kühlers 10a bzw. der vierten Hauptfläche 12b des zweiten Kühlers 10b zugewandt sind.
  • Gemäß der Halbleitervorrichtung der ersten Modifizierung der zweiten Ausführungsform umgibt das Versiegelungselement 30d vollständig den ersten Kühler 10a und den zweiten Kühler 10b in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b verläuft. Darum ist das Versiegelungselement 30d kontinuierlich um den ersten Kühler 10a und den zweiten Kühler 10b in einer Querschnittsrichtung angeordnet, die senkrecht zu der Längsrichtung verläuft, und hat keine Enden, die ein Ausgangspunkt für ein Ablösen sein können. Somit ist es gemäß der Halbleitervorrichtung der ersten Modifizierung der zweiten Ausführungsform möglich, ein Reißen und Ablösen des Versiegelungselements 30d von dem ersten Kühler 10a und dem zweiten Kühler 10b aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zu unterdrücken.
  • Wie oben beschrieben, umgibt das Versiegelungselement 30d gemäß der Halbleitervorrichtung der ersten Modifizierung der zweiten Ausführungsform vollständig den ersten Kühler 10a und den zweiten Kühler 10b in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b verläuft. Mit der in 12 veranschaulichten Struktur kann selbst dann, wenn das Versiegelungselement 30d teilweise von dem ersten Kühler 10a und dem zweiten Kühler 10b abgelöst wird, eine relative Position des Versiegelungselements 30d mit Bezug auf den ersten Kühler 10a und den zweiten Kühler 10b beibehalten werden. Darum ist es gemäß der Halbleitervorrichtung der ersten Modifizierung der zweiten Ausführungsform möglich, Defekte wie zum Beispiel einen Ausfall der Isolierung oder einen Ausfall der Leitfähigkeit aufgrund von Brechen oder Verziehen zu reduzieren.
  • Ein beispielhaftes Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifizierung der zweiten Ausführungsform wird mit Bezug auf die 13 bis 16 beschrieben.
  • Zuerst wird auf der ersten Hauptfläche 11a des ersten Kühlers 10a die erste aus leitfähigen Strukturen bestehenden Schicht, die eine Schaltkreisstruktur, wie zum Beispiel die Chipmontagestruktur 41, die erste Anschlussverbindungsstruktur 42 und die zweite Anschlussverbindungsstruktur 43 enthält, in einer ähnlichen Konfiguration wie in 12 veranschaulicht gebildet. Auf der dritten Hauptfläche 11b des zweiten Kühlers 10b wird eine aus leitfähigen Strukturen bestehenden Schicht gebildet, die eine Schaltkreisstruktur, wie zum Beispiel die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46, enthält.
  • Als Nächstes, wie in 13 veranschaulicht, wird der Halbleiterchip 20 auf der Chipmontagestruktur 41 des ersten Kühlers 10a so montiert, dass die Unterseite des Halbleiterchips 20, an der sich die zweite Hauptelektrode des Halbleiterelements, der den Halbleiterchip 20 implementiert, befindet, durch das Verbindungsmaterial 21 (in 13 nicht veranschaulicht) an die Chipmontagestruktur 41 gebondet wird. Dann werden in einer ähnlichen Konfiguration, wie in 12 veranschaulicht, die Verbindungsmaterialien 22 und 23 (in 13 nicht veranschaulicht) auf der Oberseite des Halbleiterchips 20 angeordnet. Der erste Hauptanschluss 55 wird an die Oberseite der ersten Anschlussverbindungsstruktur 42 durch das Verbindungsmaterial 24 (in 13 nicht veranschaulicht) gebondet, und der zweite Hauptanschluss 56 wird an die Oberseite der zweiten Anschlussverbindungsstruktur 43 durch das Verbindungsmaterial 25 (in 13 nicht veranschaulicht) gebondet, wie ebenfalls in 12 veranschaulicht. Obgleich die Chipmontagestruktur 41 in 13 so veranschaulicht ist, als ob die Chipmontagestruktur 41 kontinuierlich mit der ersten Anschlussverbindungsstruktur 42 verbunden ist, kann die aus leitfähigen Strukturen bestehende Schicht, die jede Schaltkreisstruktur bildet, in Abhängigkeit von den Designanforderungen, die durch die Arten von Halbleiterelementen oder -schaltungen vorgeschrieben sind, entsprechend dargestellt oder abgegrenzt (delineated) werden.
  • Als Nächstes werden, wie in 14 veranschaulicht, der erste Kühler 10a und der zweite Kühler 10b so gestapelt, dass die Strukturen der ersten aus leitfähigen Strukturen bestehenden Schichten auf der ersten Hauptfläche 11a Strukturen der zweiten aus leitfähigen Strukturen bestehenden Schichten auf der dritten Hauptfläche 11b zugewandt sind. Infolge dessen werden beide Hauptflächen des Halbleiterchips 20 (in 14 nicht veranschaulicht) zwischen der ersten Hauptfläche 11a des ersten Kühlers 10a und der dritten Hauptfläche 11b des zweiten Kühlers 10b aufgenommen. Die Elektroden auf der Oberseite des Halbleiterchips 20 (in 14 nicht veranschaulicht) werden an die zweiten aus leitfähigen Strukturen bestehenden Schichten 46 und 45 (in 14 nicht veranschaulicht) durch das Verbindungsmaterial 22 bzw. 23 (in 14 nicht veranschaulicht) gebondet. Die Enden der plattenförmigen Anschlüsse, wie zum Beispiel des ersten Hauptanschlusses 55 und des zweiten Hauptanschlusses 56, stehen horizontal auswärts von den beiden Seiten des ersten Kühlers 10a und des zweiten Kühlers 10b in einer Richtung hervor, entlang der die mehreren ersten Kühlmitteldurchgänge 13a und die mehreren zweiten Kühlmitteldurchgänge 13b angeordnet sind.
  • Als Nächstes werden, wie in 15 veranschaulicht, der erste Kühler 10a und der zweite Kühler 10b, die aneinander gebondet sind, in ein Formwerkzeug gelegt. Das Versiegelungselement 30d wird vor dem thermischen Aushärten eingegossen, um den ersten Kühler 10a und den zweiten Kühler 10b, mit Ausnahme der beiden Seitenabschnitte der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b, zu bedecken. Durch Vergießen des Versiegelungselements 30d stehen Spitzenabschnitte der mehreren ersten Kühlmitteldurchgänge 13a, Spitzenabschnitte der mehreren zweiten Kühlmitteldurchgänge 13b und Spitzenabschnitte der plattenförmigen Anschlüsse, wie zum Beispiel des ersten Hauptanschlusses 55 und des zweiten Hauptanschlusses 56, von dem Versiegelungselement 30d hervor, und dann liegen diese Spitzenabschnitte von dem Versiegelungselement 30d nach außen hin frei.
  • Wie in 16 veranschaulicht, werden mit beiden Seitenabschnitten der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b (in 16 nicht veranschaulicht) der Halbleitervorrichtung, die mittels des oben beschriebenen Verfahrens hergestellt wird, Verteilerrohrbaugruppen 71 und 72 verbunden. Mit dieser Verbindung werden Öffnungen der beiden Seitenabschnitte der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b mit einem externen Zirkulationssystem verbunden, damit Kühlmittel in einer Richtung durch die mehreren ersten Kühlmitteldurchgänge 13a und die mehreren zweiten Kühlmitteldurchgänge 13b fließen kann.
  • - Zweite Modifizierung -
  • Wie in 17 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer zweiten Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung von der ersten Modifizierung der zweiten Ausführungsform, wie in den 12 bis 16 veranschaulicht, dadurch, dass ein erster Pufferfilm 61 und ein zweiter Pufferfilm 62 bereitgestellt sind. Der erste Pufferfilm 61 wird an die zweite Hauptfläche 12a des ersten Kühlers 10a gebondet. Der zweite Pufferfilm 62 wird an die vierte Hauptfläche 12b des zweiten Kühlers 10b gebondet. In der zweiten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der ersten und zweiten Ausführungsformen und ihrer modifizierten Beispiele weggelassen.
  • Der erste Pufferfilm 61 erstreckt sich von einem Ende zum anderen der zweiten Hauptfläche 12a in einer Richtung, entlang der die mehreren ersten Kühlmitteldurchgänge 13a angeordnet sind, und verbindet die zweite Hauptfläche 12a und das Versiegelungselement 30d. Der zweite Pufferfilm 62 erstreckt sich von einem Ende zum anderen der vierten Hauptfläche 12b in einer Richtung, entlang der die mehreren zweiten Kühlmitteldurchgänge 13b angeordnet sind, und verbindet die vierte Hauptfläche 12b und das Versiegelungselement 30d.
  • Obgleich jeder des ersten Pufferfilms 61 und des zweiten Pufferfilms 62 in 17 wie ein einzelner Film aussieht, kann jeder des ersten Pufferfilms 61 und des zweiten Pufferfilms 62 in mehrere Bereiche unterteilt sein. Der erste Pufferfilm 61 und der zweite Pufferfilm 62 haben bevorzugt eine Dicke von 0,1 Millimetern oder mehr und 5,0 Millimetern oder weniger, besonders bevorzugt von 0,2 Millimetern oder mehr und 2,5 Millimetern oder weniger.
  • Der erste Pufferfilm 61 und der zweite Pufferfilm 62 bestehen aus Metall, das einen größeren Wärmeausdehnungskoeffizienten als Keramik hat, die das Material des ersten Kühlers 10a und des zweiten Kühlers 10b ist. Besonders bevorzugt kann der Wärmeausdehnungskoeffizient des ersten Pufferfilms 61 und des zweiten Pufferfilms 62 in einem Bereich von 13 × 10-6 bis 25 × 10-6 (/K) liegen. Der erste Pufferfilm 61 und der zweite Pufferfilm 62 bestehen zum Beispiel aus Cu oder Kupferlegierung und werden durch DCB mittels eutektischem Bonden, AMB oder dergleichen an die zweite Hauptfläche 12a bzw. die vierte Hauptfläche 12b gebondet. Der erste Pufferfilm 61 und der zweite Pufferfilm 62 können aus dem gleichen Material bestehen wie die Chipmontagestruktur 41, die erste Anschlussverbindungsstruktur 42, die zweite Anschlussverbindungsstruktur 43 und die zweiten aus leitfähigen Strukturen bestehenden Schichten 45 und 46. Anstelle von Cu oder Kupferlegierung können der erste Pufferfilm 61 und der zweite Pufferfilm 62 auch aus Al, Al-Legierung, Ni, Ni-Legierung, Edelstahl oder dergleichen bestehen. Außerdem können der erste Pufferfilm 61 und der zweite Pufferfilm 62 mit Ni, Au oder dergleichen plattiert sein.
  • Gemäß der Halbleitervorrichtung der zweiten Modifizierung der zweiten Ausführungsform ist die Adhäsion zwischen dem ersten Pufferfilm 61 und dem Harz des Versiegelungselements 30d höher als die Adhäsion zwischen der Keramik des ersten Kühlers 10a und dem Harz des Versiegelungselements 30d. In ähnlicher Weise ist die Adhäsion zwischen dem zweiten Pufferfilm 62 und dem Harz des Versiegelungselements 30d höher als die Adhäsion zwischen der Keramik des zweiten Kühlers 10b und dem Harz des Versiegelungselements 30d. Dank dieser Merkmale kann das Versiegelungselement 30d noch fester an den ersten Kühler 10a und den zweiten Kühler 10b über den ersten Pufferfilm 61 bzw. den zweiten Pufferfilm 62 gebondet werden.
  • Darüber hinaus wird gemäß der Halbleitervorrichtung der zweiten Modifizierung der zweiten Ausführungsform der erste Pufferfilm 61, der einen größeren Wärmeausdehnungskoeffizienten hat als der erste Kühler 10a, auf der zweiten Hauptfläche 12a des ersten Kühlers 10a angeordnet. Mit diesem ersten Pufferfilm 61 ist es möglich, die thermischen Spannungen an der Grenze zwischen dem Versiegelungselement 30d und der zweiten Hauptfläche 12a des ersten Kühlers 10a aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30d und dem ersten Kühler 10a zu reduzieren.
  • In ähnlicher Weise wird gemäß der Halbleitervorrichtung der zweiten Modifizierung der zweiten Ausführungsform der zweite Pufferfilm 62, der einen größeren Wärmeausdehnungskoeffizienten hat als der zweite Kühler 10b, auf der vierten Hauptfläche 12b des zweiten Kühlers 10b angeordnet. Mit diesem zweiten Pufferfilm 62 ist es möglich, die thermischen Spannungen an der Grenze zwischen dem Versiegelungselement 30d und der vierten Hauptfläche 12b des zweiten Kühlers 10b aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30d und dem zweiten Kühler 10b zu reduzieren.
  • - Dritte Modifizierung -
  • Wie in 18 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer dritten Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung von der zweiten Modifizierung der zweiten Ausführungsform dadurch, dass ein erster Pufferfilm (in 18 nicht veranschaulicht) und ein zweiter Pufferfilm 62a, die jeweils mehrere Schlitze aufweisen, bereitgestellt sind. Da der zweite Pufferfilm 62a auf der vierten Hauptfläche 12b des zweiten Kühlers 10b angeordnet wird, ist der zweite Pufferfilm 62a in 18 veranschaulicht. Andererseits ist der erste Pufferfilm in 18 nicht veranschaulicht, weil der erste Pufferfilm auf der zweiten Hauptfläche 12a des ersten Kühlers 10a angeordnet wird. In der dritten Modifizierung der zweiten Ausführungsform wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der zweiten Modifizierung der zweiten Ausführungsform weggelassen.
  • Obgleich die Halbleitervorrichtung das Versiegelungselement 30d enthält (siehe 17), ist das Versiegelungselement 30d in 18 nicht veranschaulicht, um die mehreren Schlitze auf einer Oberfläche des zweiten Pufferfilms 62a zu veranschaulichen. Weil der erste Pufferfilm die gleiche Struktur hat wie der zweite Pufferfilm 62a, wird die Veranschaulichung des ersten Pufferfilms in 18 weggelassen.
  • Jeder des ersten Pufferfilms und des zweiten Pufferfilms 62a enthält auf der Fläche, die an dem Versiegelungselement 30d angehaftet ist, die mehreren Schlitze parallel zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b. Obgleich die Veranschaulichung weggelassen ist, kann jeder der mehreren Schlitze erste Nuten sein, die von einer ersten gegenüberliegenden Ebene des ersten Pufferfilms oder dem Boden des ersten Pufferfilms aus einwärts geschnitten sind. Die erste gegenüberliegende Ebene liegt gegenüber einer ersten kontaktierenden Ebene des ersten Pufferfilms, wobei die erste kontaktierende Ebene die zweite Hauptfläche 12a kontaktiert. Alternativ kann jeder der mehreren Schlitze Löcher sein, die von der ersten gegenüberliegenden Ebene zu einer Rückseite des ersten Pufferfilms hindurch verlaufen. In ähnlicher Weise kann jeder der mehreren Schlitze zweite Nuten sein, die von einer zweiten gegenüberliegenden Ebene des zweiten Pufferfilms 62a oder dem Boden des zweiten Pufferfilms 62a aus einwärts geschnitten sind. Die zweite gegenüberliegende Ebene liegt gegenüber einer zweiten kontaktierenden Ebene des zweiten Pufferfilms 62a, wobei die zweite kontaktierende Ebene die vierte Hauptfläche 12b kontaktiert, wie in 18 veranschaulicht. Alternativ kann jeder der mehreren Schlitze Löcher sein, die von der zweiten gegenüberliegenden Ebene zu einer Rückseite des zweiten Pufferfilms 62a hindurch verlaufen. Die mehreren Schlitze von jedem des ersten Pufferfilms und des zweiten Pufferfilms 62a haben einen Ankereffekt, wodurch die Adhäsion an das Versiegelungselement 30d verstärkt wird.
  • Gemäß der Halbleitervorrichtung der dritten Modifizierung der zweiten Ausführungsform ist die Adhäsion zwischen dem Versiegelungselement 30d und jedem des ersten Pufferfilms und des zweiten Pufferfilms 62a höher als die Adhäsion zwischen dem Versiegelungselement 30d und dem flachen Pufferfilm. Dank dieser Merkmale kann das Versiegelungselement 30d noch fester an den ersten Kühler 10a und den zweiten Kühler 10b über den ersten Pufferfilm bzw. den zweiten Pufferfilm 62a gebondet werden.
  • Eine Struktur der Schlitze des ersten Pufferfilms und des zweiten Pufferfilms 62a ist nicht auf eine Struktur parallel zu den mehreren ersten Kühlmitteldurchgängen 13a und den mehreren zweiten Kühlmitteldurchgängen 13b beschränkt. Wie in 19 veranschaulicht, kann zum Beispiel ein zweiter Pufferfilm 62b, der mehrere homothetische rechteckige Schlitze aufweist, die koaxial und periodisch angeordnet sind, verwendet werden. Obgleich die Veranschaulichung weggelassen ist, kann der erste Pufferfilm, der auf der zweiten Hauptfläche 12a des ersten Kühlers 10a angeordnet werden soll, mehrere homothetische rechteckige Schlitze haben, die koaxial und periodisch angeordnet sind.
  • - Vierte Modifizierung -
  • Wie in 20 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer vierten Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung von der in 17 veranschaulichten zweiten Modifizierung dadurch, dass ein Versiegelungselement 30e an einer Unterseite eine untere Öffnung 31a hat, die den ersten Pufferfilm 61 freilegt, und auf einer Oberseite eine obere Öffnung 31b hat, die den zweiten Pufferfilm 62 freilegt. In der vierten Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der zweiten Modifizierung der zweiten Ausführungsform weggelassen.
  • Die untere Öffnung 31a legt nicht die zweite Hauptfläche 12a frei, sondern legt nur die Oberfläche des ersten Pufferfilms 61 frei. Genauer gesagt, legt die untere Öffnung 31a mindestens einen Bereich des ersten Pufferfilms 61 frei, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Beide Seiten des ersten Pufferfilms 61 werden in einer Richtung, entlang der die mehreren ersten Kühlmitteldurchgänge 13a angeordnet sind, mit dem Versiegelungselement 30e versiegelt. Die untere Öffnung 31a hat einen inneren Rand 311a, der sich auf der Oberfläche des ersten Pufferfilms 61 befindet, während eine Grenzlinie der unteren Öffnung 31a von einem inneren Rand 311 des Versiegelungselements 30e umgeben ist, das auf dem ersten Pufferfilm 61 angeordnet ist. Somit erstreckt sich das Versiegelungselement 30e von der ersten Hauptfläche 11a und erreicht die zweite Hauptfläche 12a, um einen Peripherieabschnitt der zweiten Hauptfläche 12a zu bedecken.
  • In ähnlicher Weise legt die obere Öffnung 31b nicht die vierte Hauptfläche 12b frei, sondern legt nur die Oberfläche des zweiten Pufferfilms 62 frei. Genauer gesagt, legt die obere Öffnung 31b mindestens einen Bereich des zweiten Pufferfilms 62 frei, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Beide Seiten des zweiten Pufferfilms 62 werden in einer Richtung, entlang der die mehreren zweiten Kühlmitteldurchgänge 13b angeordnet sind, mit dem Versiegelungselement 30e versiegelt. Die obere Öffnung 31b hat einen inneren Rand 311b, der sich auf der Oberfläche des zweiten Pufferfilms 62 befindet. Somit erstreckt sich das Versiegelungselement 30e von der dritten Hauptfläche 11b und erreicht die vierte Hauptfläche 12b, um einen Peripherieabschnitt der vierten Hauptfläche 12b zu bedecken.
  • Wie oben beschrieben, kann zwar ein Ablösen an dem inneren Rand 311a der unteren Öffnung 31a auftreten, doch befindet sich der innere Rand 311a auf der Oberfläche des ersten Pufferfilms 61 an dem Peripherieabschnitt der zweiten Hauptfläche 12a, die weniger durch Wärme von dem Halbleiterchip 20 beeinflusst wird. In ähnlicher Weise befindet sich der innere Rand 311b der oberen Öffnung 31b auf der Oberfläche des zweiten Pufferfilms 62 an dem Peripherieabschnitt der vierten Hauptfläche 12b. Mit der in 20 veranschaulichten Struktur ist es möglich, das Ablösen des Versiegelungselements 30e aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten zwischen dem Versiegelungselement 30e und jedem des ersten Kühlers 10a und des zweiten Kühlers 10b zu unterdrücken. Da das Versiegelungselement 30e die untere Öffnung 31a und die obere Öffnung 31b enthält, wird darüber hinaus das Versiegelungselement 30e weniger durch Wärme von dem Halbleiterchip 20 beeinflusst. Da eine Veränderung der Temperatur des Versiegelungselements 30e verringert wird, können darum die thermischen Spannungen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten verringert werden, wodurch das Ablösen unterdrückt wird.
  • Das Versiegelungselement 30e hat die untere Öffnung 31a, die die Oberfläche des ersten Pufferfilms 61 freilegt, und hat die obere Öffnung 31b, die die Oberfläche des zweiten Pufferfilms 62 freilegt. Mit dieser Struktur können die frei liegenden Oberflächen des ersten Pufferfilms 61 und des zweiten Pufferfilms 62 an eine weitere Schaltkreiskomponente oder ein weiteres Schaltkreiselement, die bzw. das gekühlt werden muss, gebondet werden. Darum wird der erste Pufferfilm 61 direkt an den ersten Kühler 10a gebondet, wo ein Kühlmittel strömt. Darum ist es durch Bonden einer weiteren Komponente, die Wärme erzeugen kann, an den ersten Pufferfilm 61 möglich, die Kühlleistung des gesamten Systems weiter zu verbessern. In ähnlicher Weise wird der zweite Pufferfilm 62 direkt an den zweiten Kühler 10b gebondet, wobei ein Kühlmittel strömt. Wenn also eine weitere Komponente, die Wärme erzeugen kann, an den zweiten Pufferfilm 62 gebondet wird, so ist es möglich, die Kühlleistung des gesamten Systems weiter zu verbessern.
  • - Fünfte Modifizierung -
  • Wie in 21 veranschaulicht, unterscheidet sich eine Halbleitervorrichtung gemäß einer fünften Modifizierung der zweiten Ausführungsform der vorliegenden Erfindung von der vierten Modifizierung der zweiten Ausführungsform dadurch, dass ein erster Pufferfilm 61c ein erstes Fenster 63 hat, das einen Teil der zweiten Hauptfläche 12a des ersten Kühlers 10a freilegt, und ein zweiter Pufferfilm 62c ein drittes Fenster 64 hat, das einen Teil der vierten Hauptfläche 12b des zweiten Kühlers 10b freilegt. Das erste Fenster 63 des ersten Pufferfilms 61c ist im Inneren der unteren Öffnung 31a, die in der vierten Modifizierung erwähnt wurde (im Weiteren als das „zweite Fenster 31a“ bezeichnet), des Versiegelungselements 30e in einer Draufsicht angeordnet. In ähnlicher Weise ist das dritte Fenster 64 des zweiten Pufferfilms 62c im Inneren der oberen Öffnung 31b, die in der vierten Modifizierung erwähnt wurde (im Weiteren als das „vierte Fenster 31b“ bezeichnet), des Versiegelungselements 30e in einer Draufsicht angeordnet. In der fünften Modifizierung wird eine sich überschneidende oder redundante Beschreibung der gleichen Elemente, Funktionen und Effekte wie jene der vierten Modifizierung der zweiten Ausführungsform weggelassen.
  • Weil ein Bereich des zweiten Fensters 31a größer ist als das erste Fenster 63, legt das zweite Fenster 31a die Oberfläche des ersten Pufferfilms 61c frei, in die das erste Fenster 31a geschnitten ist. Das heißt, das erste Fenster 63 ist in einem Teil eines Bereichs des ersten Pufferfilms 61c angeordnet, wobei der Bereich durch das zweite Fenster 31a freigelegt wird. Das erste Fenster 63 legt mindestens einen Bereich der zweiten Hauptfläche 12a frei, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Das heißt, der erste Pufferfilm 61c kann selektiv auf einem Peripherieabschnitt, mit Ausnahme eines zentralen Teils der zweiten Hauptfläche 12a, angeordnet werden. Seitenwandflächen des ersten Pufferfilms 61c auf beiden Seiten einer Richtung, entlang der die mehreren ersten Kühlmitteldurchgänge 13a angeordnet sind, werden durch das Versiegelungselement 30e bedeckt. Die Grenzlinie des inneren Randes 311a des zweiten Fensters 31a befindet sich auf der Oberfläche des ersten Pufferfilms 61c. Somit erstreckt sich das Versiegelungselement 30e von der ersten Hauptfläche 11a und erreicht die zweite Hauptfläche 12a über die zwei gegenüberliegenden ersten Seitenflächen 14a, um den Peripherieabschnitt so zu bedecken, dass der zentrale Teil der zweiten Hauptfläche 12 ausgeschlossen wird.
  • Und weil ein Bereich des vierten Fensters 31b größer ist als das dritte Fenster 64, legt das vierte Fenster 31b die Oberfläche des zweiten Pufferfilms 62c frei, in die das dritte Fenster 64 geschnitten ist. Das heißt, das dritte Fenster 64 ist in einem Teil eines Bereichs des zweiten Pufferfilms 62c angeordnet, wobei die Region durch das vierte Fenster 31b freigelegt wird. Das dritte Fenster 64 legt mindestens einen Bereich der vierten Hauptfläche 12b frei, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Das heißt, der zweite Pufferfilm 62c kann selektiv auf einem Peripherieabschnitt, mit Ausnahme eines zentralen Teils der vierten Hauptfläche 12b, angeordnet werden. Seitenwandflächen des zweiten Pufferfilms 62c auf beiden Seiten einer Richtung, entlang der die mehreren zweiten Kühlmitteldurchgänge 13b angeordnet sind, werden durch das Versiegelungselement 30e bedeckt. Die Grenzlinie des inneren Randes 311b des vierten Fensters 31b befindet sich auf der Oberfläche des zweiten Pufferfilms 62c. Somit erstreckt sich das Versiegelungselement 30e von der dritten Hauptfläche 11b und erreicht die vierte Hauptfläche 12b über die zwei gegenüberliegenden zweiten Seitenflächen 14b, um den Peripherieabschnitt so zu bedecken, dass der zentrale Teil der vierten Hauptfläche 12b ausgeschlossen wird.
  • Gemäß der Halbleitervorrichtung der fünften Modifizierung der zweiten Ausführungsform hat der erste Pufferfilm 61c das erste Fenster 63, das mindestens den Bereich der zweiten Hauptfläche 12a freilegt, der einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Der zweite Pufferfilm 62c hat das dritte Fenster 64, das mindestens die Region der vierten Hauptfläche 12b freilegt, die einem hervorstehenden Bereich des Halbleiterchips 20 in einer Draufsicht entspricht. Mit der in 21 veranschaulichten Struktur werden der erste Pufferfilm 61c und der zweite Pufferfilm 62c weniger durch Wärme von dem Halbleiterchip 20 beeinflusst als in der vierten Modifizierung der zweiten Ausführungsform. Da eine Veränderung der Temperatur des ersten Pufferfilms 61c und des zweiten Pufferfilms 62c verringert wird, werden die thermischen Spannungen aufgrund eines Unterschiedes bei den Wärmeausdehnungskoeffizienten unterdrückt, wodurch die Zuverlässigkeit der Halbleitervorrichtung verbessert wird.
  • Außerdem können gemäß der Halbleitervorrichtung der fünften Modifizierung der zweiten Ausführungsform weitere Schaltkreiskomponenten oder -elemente, die gekühlt werden müssen, direkt an die zweite Hauptfläche 12a, die durch das erste Fenster 63 freigelegt wird, und an die vierte Hauptfläche 12b, die durch das dritte Fenster 64 freigelegt wird, gebondet werden. Es ist darum möglich, die Kühlleistung des gesamten Systems weiter zu verbessern.
  • Andere Ausführungsformen
  • Obgleich die erste und die zweite Ausführungsform der vorliegenden Erfindung oben beschrieben wurden, darf dies nicht so ausgelegt werden, als würden die Beschreibung und die Zeichnungen, die einen Teil dieser Offenbarung bilden, die Erfindung einschränken. Anhand dieser Offenbarung ergeben sich für den Fachmann verschiedene alternative Ausführungsformen, Beispiele und Betriebstechniken.
  • Die Halbleitervorrichtung der ersten und der zweiten Ausführungsform kann mehrere metallische Röhren enthalten, die zum Beispiel jeweils durch die mehreren Kühlmitteldurchgänge des oder der Kühler verlaufen. Wie in den 22 und 23 veranschaulicht, sind mehrere erste metallische Röhren 15 so angeordnet, dass sie durch die mehreren hohlen Räume verlaufen, die durch die ersten Kühlmitteldurchgänge 13a eines ersten Kühlers 10c definiert werden. In ähnlicher Weise sind mehrere zweite metallische Röhren 16 so angeordnet, dass sie durch die mehreren hohlen Räume verlaufen, die durch die zweiten Kühlmitteldurchgänge 13b eines zweiten Kühlers 10d definiert, wie in den 22 und 23 veranschaulicht.
  • Jede der mehreren ersten metallischen Röhren 15 und der mehreren zweiten metallischen Röhren 16 besteht aus Metall, wie zum Beispiel Cu. Die mehreren ersten metallischen Röhren 15 stehen von beiden Enden der mehreren ersten Kühlmitteldurchgänge 13a vor. Beide Endseiten der mehreren ersten metallischen Röhren 15 liegen von den mehreren ersten Kühlmitteldurchgängen 13a des ersten Kühlers 10c frei. Die mehreren zweiten metallischen Röhren 16 stehen von beiden Enden der mehreren zweiten Kühlmitteldurchgänge 13b vor. Beide Endseiten der mehreren zweiten metallischen Röhren 16 liegen von den mehreren zweiten Kühlmitteldurchgängen 13b des zweiten Kühlers 10d frei.
  • Die mehreren ersten metallischen Röhren 15 werden zum Beispiel in einer Reihe in einem Formwerkzeug angeordnet und können in die mehreren ersten Kühlmitteldurchgänge 13a durch Sintern eingebettet werden, wenn der erste Kühler 10c durch ein Keramikmaterial, das in das Formwerkzeug gefüllt wird, geformt wird. In ähnlicher Weise können die mehreren zweiten metallischen Röhren 16 in die mehreren zweiten Kühlmitteldurchgänge 13b durch Sintern eingebettet werden, wenn der zweite Kühler 10d geformt wird. Die mehreren ersten metallischen Röhren 15 und die mehreren zweiten metallischen Röhren 16 werden fest an den ersten Kühler 10c bzw. den zweiten Kühler 10d innerhalb der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b gebondet.
  • Ein Versiegelungselement 30f versiegelt einen Außenumfangsrand von jedem des ersten Kühlers 10c und des zweiten Kühlers 10d in einer Querschnittsrichtung, die senkrecht zu der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b verläuft. Das Versiegelungselement 30f versiegelt außerdem beide Endflächen von jedem des ersten Kühlers 10c und des zweiten Kühlers 10d in der Längsrichtung der mehreren ersten Kühlmitteldurchgänge 13a und der mehreren zweiten Kühlmitteldurchgänge 13b. Das Versiegelungselement 30f versiegelt die beiden Endseiten von jeder der mehreren ersten metallischen Röhren 15 und der mehreren zweiten metallischen Röhren 16, die von dem ersten Kühler 10c bzw. dem zweiten Kühler 10d vorstehen, um einen Spitzenabschnitt von jeder der mehreren ersten metallischen Röhren 15 und der mehreren zweiten metallischen Röhren 16 freizulegen.
  • Weil also das Versiegelungselement 30f an die mehreren ersten metallischen Röhren 15 und die mehreren zweiten metallischen Röhren 16 gebondet wird, die eine höhere Adhäsion als die Keramik aufweisen, ist es möglich, dass das Versiegelungselement 30f vollständig eine Grenze zwischen dem ersten Kühler 10c und dem zweiten Kühler 10d versiegelt. Es ist darum möglich, das Ablösen von dem ersten Kühler 10c und dem zweiten Kühler 10d noch besser zu unterdrücken.
  • In der anderen Ausführungsform, wie in 24 veranschaulicht, kann ein Steuerungsanschluss 57, wie zum Beispiel ein zylindrischer leitfähiger Stift, angeordnet sein, der zwischen der dritten Hauptfläche 11b und der vierten Hauptfläche 12b des zweiten Kühlers 10b hindurch verläuft. Der Steuerungsanschluss 57 wird an die zweite aus leitfähigen Strukturen bestehende Schicht 45 auf der dritten Hauptfläche 11b gebondet, wodurch er elektrisch mit der Steuerungselektrode des Halbleiterchips 20 verbunden wird. Der Steuerungsanschluss 57 ragt aufwärts von einer Oberseite des Versiegelungselements 30c hervor. Der Steuerungsanschluss 57 besteht aus Metall, wie zum Beispiel Cu, Kupferlegierung und dergleichen. Anstelle der kreisrunden zylindrischen Form kann der Steuerungsanschluss 57 auch eine andere Form haben, wie zum Beispiel die einer polygonalen Säule. Außerdem kann der Steuerungsanschluss 57 mit Ni, Au oder dergleichen plattiert sein.
  • Wie oben beschrieben, enthält der Kühler 10, 10a, 10b die mehreren Kühlmitteldurchgänge 13, 13a, 13b. Jedoch kann der Kühler 10, 10a, 10b auch einen einzelnen Kühlmitteldurchgang enthalten. Darüber hinaus kann jeder der mehreren Kühlmitteldurchgänge 13, 13a, 13b im Inneren des Kühlers 10, 10a, 10b zurückgefalzt sein, und jedes von Fenstern der mehreren Kühlmitteldurchgänge 13, 13a, 13b braucht nur in einer Seitenfläche angeordnet zu sein. Des Weiteren kann jeder der mehreren Kühlmitteldurchgänge 13, 13a, 13b im Inneren des Kühlers 10, 10a, 10b zurückgefalzt sein, um einen kontinuierlichen Kühlmitteldurchgang zu bilden.
  • Es versteht sich, dass die Erfindung verschiedene Ausführungsformen enthält, die nicht im vorliegenden Text beschrieben sind, wie zum Beispiel Konfigurationen, die beliebig Konfigurationen verwenden, die in den obigen Ausführungsformen beschrieben sind. Darum wird der technische Geltungsbereich der Erfindung nur durch die die Erfindung spezifizierenden Formulierungen der Ansprüche definiert, die sich entsprechend aus der obigen Beschreibung herleiten.
  • Bezugszeichenliste
    • 10
    KÜHLER
    10a
    ERSTER KÜHLER
    10b
    ZWEITER KÜHLER
    11, 11a
    ERSTE HAUPTFLÄCHE
    11b
    DRITTE HAUPTFLÄCHE
    12, 12a
    ZWEITE HAUPTFLÄCHE
    12b
    VIERTE HAUPTFLÄCHE
    13
    KÜHLMITTELDURCHGANG
    13a
    ERSTER KÜHLMITTELDURCHGANG
    13b
    ZWEITER KÜHLMITTELDURCHGANG
    20
    HALBLEITERCHIP
    21, 22, 23, 24, 25
    VERBINDUNGSMATERIAL
    30, 30a, 30b, 30c, 30d, 30e, 30f
    VERSIEGELUNGSELEMENT
    31
    ÖFFNUNG
    31a
    UNTERE ÖFFNUNG
    31b
    OBERE ÖFFNUNG
    61
    ERSTER PUFFERFILM
    62, 62a, 62b
    ZWEITER PUFFERFILM
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2002026469 A [0004]
    • JP 2008103623 A [0004]

Claims (18)

  1. Halbleitervorrichtung, die Folgendes umfasst: einen Kühler, der aus Keramik besteht, eine erste Hauptfläche und eine zweite Hauptfläche, die parallel zu der ersten Hauptfläche verläuft und dieser gegenüberliegt, aufweist, und durch zwei gegenüberliegende Seitenflächen definiert wird, die senkrecht zu der ersten und der zweiten Hauptfläche verlaufen; mehrere aus leitfähigen Strukturen bestehende Schichten, die auf der ersten Hauptfläche dargestellt sind; einen Halbleiterchip, der auf der ersten Hauptfläche über eine der mehreren aus leitfähigen Strukturen bestehenden Schichten montiert ist; und ein Versiegelungselement, das ein Harz und einen Füllstoff enthält und dafür konfiguriert ist, den Halbleiterchip und die mehreren aus leitfähigen Strukturen bestehenden Schichten so zu versiegeln, dass mindestens die erste Hauptfläche und die zwei gegenüberliegenden Seitenflächen bedeckt sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Kühler einen Kühlmitteldurchgang enthält, der durch eine Schicht hindurch verläuft, die zwischen der ersten und der zweiten Hauptfläche angeordnet ist, und dafür konfiguriert ist, ein Kühlmittel hindurchfließen zu lassen.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das Versiegelungselement des Weiteren die zweite Hauptfläche so bedeckt, dass es den Kühler umgibt.
  4. Halbleitervorrichtung nach Anspruch 1, die des Weiteren einen Pufferfilm umfasst, der an die zweite Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten hat als die Keramik.
  5. Halbleitervorrichtung nach Anspruch 3, die des Weiteren einen Pufferfilm umfasst, der an die zweite Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten als die Keramik hat.
  6. Halbleitervorrichtung nach Anspruch 4, wobei sich das Versiegelungselement durch die zwei gegenüberliegenden Seitenflächen erstreckt und des Weiteren einen Peripherieabschnitt bedeckt, der auf einem Peripheriebereich der zweiten Hauptfläche definiert ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei sich das Versiegelungselement so erstreckt, dass ein Peripheriebereich des Pufferfilms bedeckt wird, der eine Öffnung definiert, die die Oberfläche des Pufferfilms freilegt, während eine Grenzlinie der Öffnung von einem inneren Rand des Versiegelungselements umgeben ist, das auf dem Pufferfilm angeordnet ist.
  8. Halbleitervorrichtung nach Anspruch 6, wobei der Pufferfilm den Peripherieabschnitt der zweiten Hauptfläche bedeckt, um ein erstes Fenster bereitzustellen, das die zweite Hauptfläche freilegt, und das Versiegelungselement einen äußeren Bereich des Peripherieabschnitts der zweiten Hauptfläche bedeckt, um ein zweites Fenster bereitzustellen, das größer als das erste Fenster ist, wobei das zweite Fenster die Oberfläche des Pufferfilms freilegt, in die das erste Fenster geschnitten ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 4 bis 8, wobei der Pufferfilm Nuten hat, die von einer gegenüberliegenden Ebene des Pufferfilms her geschnitten sind, wobei die gegenüberliegende Ebene gegenüber einer kontaktierenden Ebene des Pufferfilms liegt, wobei die kontaktierende Ebene die zweite Hauptfläche kontaktiert.
  10. Halbleitervorrichtung, die Folgendes umfasst: einen ersten Kühler, der aus Keramik besteht, eine erste Hauptfläche und eine zweite Hauptfläche, die parallel zu der ersten Hauptfläche verläuft und dieser gegenüberliegt, aufweist, und durch zwei gegenüberliegende erste Seitenflächen definiert wird, die senkrecht zu der ersten und der zweiten Hauptfläche verlaufen; einen zweiten Kühler, der aus der Keramik besteht, eine dritte Hauptfläche parallel zu der ersten Hauptfläche aufweist, und eine vierte Hauptfläche aufweist, die parallel zu der dritten Hauptfläche verläuft und dieser gegenüberliegt, und durch zwei gegenüberliegende zweite Seitenflächen definiert wird, die senkrecht zu der dritten und vierten Hauptfläche verlaufen; mehrere erste aus leitfähigen Strukturen bestehende Schichten, die auf der ersten Hauptfläche dargestellt sind; mehrere zweite aus leitfähigen Strukturen bestehende Schichten, die auf der dritten Hauptfläche dargestellt sind; einen Halbleiterchip, der zwischen der ersten Hauptfläche und der dritten Hauptfläche über eine der mehreren ersten aus leitfähigen Strukturen bestehenden Schichten und mindestens eine der mehreren zweiten aus leitfähigen Strukturen bestehenden Schichten aufgenommen ist; und ein Versiegelungselement, das ein Harz und einen Füllstoff enthält und dafür konfiguriert ist, den Halbleiterchip, die mehreren ersten aus leitfähigen Strukturen bestehenden Schichten und die mehreren zweiten aus leitfähigen Strukturen bestehenden Schichten so zu versiegeln, dass mindestens die erste Hauptfläche, die zwei gegenüberliegenden ersten Seitenflächen, die dritte Hauptfläche und die zwei gegenüberliegenden zweiten Seitenflächen bedeckt sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei der erste Kühler einen ersten Kühlmitteldurchgang enthält, der durch eine erste Schicht hindurch verläuft, die zwischen der ersten und der zweiten Hauptfläche angeordnet ist, und dafür konfiguriert ist, ein erstes Kühlmittel hindurchfließen zu lassen, und der zweite Kühler einen zweiten Kühlmitteldurchgang parallel zu dem ersten Kühlmitteldurchgang enthält, der durch eine zweite Schicht hindurch verläuft, die zwischen der dritten und der vierten Hauptfläche angeordnet ist, und dafür konfiguriert ist, ein zweites Kühlmittel hindurchfließen zu lassen.
  12. Halbleitervorrichtung nach Anspruch 10, wobei das Versiegelungselement des Weiteren die zweite Hauptfläche und die vierte Hauptfläche so bedeckt, dass es den ersten Kühler und den zweiten Kühler umgibt.
  13. Halbleitervorrichtung nach Anspruch 10, die des Weiteren Folgendes umfasst: einen ersten Pufferfilm, der an die zweite Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten als die Keramik hat; und einen zweiten Pufferfilm, der an die vierte Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten hat als die Keramik.
  14. Halbleitervorrichtung nach Anspruch 12, die des Weiteren Folgendes umfasst: einen ersten Pufferfilm, der an die zweite Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten als die Keramik hat; und ein zweiter Pufferfilm, der an die vierte Hauptfläche gebondet ist und aus Material besteht, das einen größeren Wärmeausdehnungskoeffizienten als die Keramik hat.
  15. Halbleitervorrichtung nach Anspruch 13, wobei das Versiegelungselement sich durch die zwei gegenüberliegenden ersten Seitenflächen erstreckt und des Weiteren einen ersten Peripherieabschnitt der zweiten Hauptfläche bedeckt, der auf einem ersten Peripheriebereich der zweiten Hauptfläche definiert ist; und das Versiegelungselement sich des Weiteren durch die zwei gegenüberliegenden zweiten Seitenflächen erstreckt und des Weiteren einen zweiten Peripherieabschnitt der vierten Hauptfläche bedeckt, der auf einem zweiten Peripheriebereich der vierten Hauptfläche definiert ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei sich das Versiegelungselement so erstreckt, dass es einen ersten Peripheriebereich des ersten Pufferfilms bedeckt, der eine untere Öffnung definiert, die die Oberfläche des ersten Pufferfilms freilegt, wobei eine Grenzlinie der unteren Öffnung von einem ersten inneren Rand des Versiegelungselements umgeben ist, das auf dem ersten Pufferfilm angeordnet ist, und das Versiegelungselement sich des Weiteren so erstreckt, dass es einen zweiten Peripheriebereich des zweiten Pufferfilm bedeckt, der eine obere Öffnung definiert, die die Oberfläche des zweiten Pufferfilms freilegt, wobei eine Grenzlinie der oberen Öffnung von einem zweiten inneren Rand des Versiegelungselements umgeben ist, das auf dem zweiten Pufferfilm angeordnet ist.
  17. Halbleitervorrichtung nach Anspruch 15, wobei der erste Pufferfilm den ersten Peripherieabschnitt der zweiten Hauptfläche bedeckt, um ein erstes Fenster bereitzustellen, das die zweite Hauptfläche freilegt, das Versiegelungselement einen äußeren Bereich des ersten Peripherieabschnitts der zweiten Hauptfläche bedeckt, um ein zweites Fenster bereitzustellen, das größer als das erste Fenster ist, wobei das zweite Fenster die Oberfläche des ersten Pufferfilms freilegt, in die das erste Fenster geschnitten ist, der zweite Pufferfilm den zweiten Peripherieabschnitt der vierten Hauptfläche bedeckt, um ein drittes Fenster bereitzustellen, das die vierte Hauptfläche freilegt, und das Versiegelungselement einen äußeren Bereich des zweiten Peripherieabschnitts der vierten Hauptfläche bedeckt, um ein viertes Fenster bereitzustellen, das größer als das dritte Fenster ist, wobei das vierte Fenster die Oberfläche des zweiten Pufferfilms freilegt, in die das dritte Fenster geschnitten ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 13 bis 17, wobei der erste Pufferfilm erste Nuten hat, die von einer ersten gegenüberliegenden Ebene des ersten Pufferfilms her geschnitten sind, wobei die erste gegenüberliegende Ebene einer ersten kontaktierenden Ebene des ersten Pufferfilms gegenüber liegt, wobei die erste kontaktierende Ebene die zweite Hauptfläche kontaktiert, und der zweite Pufferfilm zweite Nuten hat, die von einer zweiten gegenüberliegende Ebene des zweiten Pufferfilm her geschnitten sind, wobei die zweite gegenüberliegende Ebene einer zweiten kontaktierenden Ebene des zweiten Pufferfilms gegenüber liegt, wobei die zweite kontaktierende Ebene die vierte Hauptfläche kontaktiert.
DE102018104509.3A 2017-04-14 2018-02-28 Halbleitervorrichtung Pending DE102018104509A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017080813A JP6885175B2 (ja) 2017-04-14 2017-04-14 半導体装置
JP2017-080813 2017-04-14

Publications (1)

Publication Number Publication Date
DE102018104509A1 true DE102018104509A1 (de) 2018-10-18

Family

ID=63678789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018104509.3A Pending DE102018104509A1 (de) 2017-04-14 2018-02-28 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11201121B2 (de)
JP (1) JP6885175B2 (de)
CN (1) CN108735692B (de)
DE (1) DE102018104509A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251112B2 (en) 2018-12-05 2022-02-15 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
US11270929B2 (en) * 2018-01-05 2022-03-08 Mitsubishi Electric Corporation Semiconductor device
EP3719975A1 (de) * 2019-04-04 2020-10-07 Siemens Aktiengesellschaft Elektrische maschine
JP6741135B1 (ja) 2019-10-02 2020-08-19 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US11929298B2 (en) * 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
EP4266363A1 (de) * 2022-04-21 2023-10-25 Airbus SAS Verbessertes leistungsbauelement für ein elektrisches oder hybrides flugzeug
DE102022209665A1 (de) * 2022-09-15 2024-03-21 Zf Friedrichshafen Ag Leistungsmodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026469A (ja) 2000-07-11 2002-01-25 Denki Kagaku Kogyo Kk 直接冷却構造回路基板
JP2008103623A (ja) 2006-10-20 2008-05-01 Denso Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0271772A3 (de) * 1986-12-15 1988-12-14 Siemens Aktiengesellschaft Epoxidharz-Formmassen
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JP3910383B2 (ja) * 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP4228830B2 (ja) * 2003-08-06 2009-02-25 株式会社デンソー 半導体冷却ユニット
US7245493B2 (en) * 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
JP2011115020A (ja) 2009-11-30 2011-06-09 Toyota Motor Corp パワーユニット
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
KR101255935B1 (ko) * 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
US9059009B2 (en) 2012-02-09 2015-06-16 Fuji Electric Co., Ltd. Semiconductor device
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
JP6056286B2 (ja) 2012-09-07 2017-01-11 株式会社明電舎 半導体モジュール及び半導体モジュール製造方法
WO2014132483A1 (ja) 2013-03-01 2014-09-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
WO2015141284A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
US10319665B2 (en) 2014-06-19 2019-06-11 Fuji Electric Co., Ltd. Cooler and cooler fixing method
WO2016009727A1 (ja) 2014-07-16 2016-01-21 日本軽金属株式会社 液冷ジャケット及び液冷ジャケットの製造方法
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子
DE102015106552B4 (de) * 2015-04-28 2022-06-30 Infineon Technologies Ag Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026469A (ja) 2000-07-11 2002-01-25 Denki Kagaku Kogyo Kk 直接冷却構造回路基板
JP2008103623A (ja) 2006-10-20 2008-05-01 Denso Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251112B2 (en) 2018-12-05 2022-02-15 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same
DE102019132837B4 (de) 2018-12-05 2022-06-15 Hyundai Mobis Co., Ltd. Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
US11862542B2 (en) 2018-12-05 2024-01-02 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same

Also Published As

Publication number Publication date
US11201121B2 (en) 2021-12-14
JP6885175B2 (ja) 2021-06-09
JP2018182105A (ja) 2018-11-15
US20180301422A1 (en) 2018-10-18
CN108735692B (zh) 2023-08-29
CN108735692A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
DE102018104509A1 (de) Halbleitervorrichtung
EP3008753B1 (de) Leistungsmodul
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE112016005570T5 (de) Leistungshalbleitervorrichtung
DE112015005257T5 (de) Halbleitervorrichtung und leistungsmodul
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102009043441B4 (de) Halbleitermodul
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE112014005694T5 (de) Halbleitermodul
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102019112935A1 (de) Halbleitermodul
DE112022000030T5 (de) Neue gehäusestruktur für leistungshalbleitermodul
DE102021209589A1 (de) Halbleitervorrichtung
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015223300B4 (de) Halbleitervorrichtung
DE102021126277A1 (de) Halbleitervorrichtung
DE102019104730B4 (de) Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed