DE102017221787A1

DE102017221787A1 - Leiterplatte zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase und Gleichstrommotor mit einer derartigen Leiterplatte

Info

Publication number: DE102017221787A1
Application number: DE102017221787.1A
Authority: DE
Inventors: Wilfried Lassmann; Jörg Kühnl
Original assignee: ZF Friedrichshafen AG
Current assignee: ZF Friedrichshafen AG
Priority date: 2017-12-04
Filing date: 2017-12-04
Publication date: 2019-06-06
Also published as: CN109873566A; US20190173377A1; US10658925B2

Abstract

Eine Leiterplatte (1) zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase (U, V, W) weist einen Eingangsphasen-Flächenbereich mit mindestens einer leitenden DC+-Lage (28) und je leitender DC+-Lage (28) einer leitenden DC--Lage (29) zur Führung der Eingangsphase auf. Je Ausgangsphase (U, V, W) ist mindestens ein Highside-Leistungshalbleiter (6) und je Highside-Leistungshalbleiter (6) ein Lowside-Leistungshalbleiter (7) zum Schalten der Eingangsphase vorhanden. In einem Deckungs-Flächenbereich (2), der mindestens 75 % des Eingangsphasen-Flächenbereichs abdeckt, ist die mindestens eine DC+-Lage (28) entsprechend der jeweiligen DC--Lage (29) ausgeführt.

Description

Die Erfindung betrifft eine Leiterplatte zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase. Insbesondere betrifft die Erfindung einen Wechselrichter. Des Weiteren betrifft die Erfindung einen Gleichstrommotor mit einer derartigen Leiterplatte.
Leiterplatten zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase sind aus dem Stand der Technik bekannt. Sie finden insbesondere Einsatz als Wechselrichter für den Betrieb von Gleichstrommotoren.
Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Leiterplatte zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase zu schaffen, insbesondere eine Leiterplatte bereitzustellen, die eine Kompensation von durch Schaltvorgänge erzeugten parasitären Schwingungen und Störemissionen ermöglicht.
Diese Aufgabe wird durch eine Leiterplatte mit den im Anspruch 1 angegebenen Merkmalen gelöst. Die Leiterplatte weist einen Eingangsphasen-Flächenbereich mit mindestens einer leitenden DC+-Lage zur Führung eines DC+-Potentials der Eingangsphase und je DC+-Lage einer leitender DC--Lage zur Führung eines DC--Potentials der Eingangsphase auf. Die mindestens eine leitende DC+-Lage und die mindestens eine leitende DC--Lage werden im Folgenden der Einfachheit halber als die mindestens eine DC+- bzw. DC--Lage bezeichnet. Je Ausgangsphase weist die Leiterplatte weiterhin mindestens einen leitend mit der mindestens einen DC+-Lage verbundenen Highside-Leistungshalbleiter zum Schalten des DC+-Potentials und je Highside-Leistungshalbleiter einen eingangsseitig leitend mit der DC--Lage verbundenen Lowside-Leistungshalbleiter zum Schalten des DC--Potentials auf.
Der Kern der Erfindung besteht darin, dass die mindestens eine DC+-Lage in einem Deckungs-Flächenbereich, der mindestens 75 % des Eingangsphasen-Flächenbereichs abdeckt, entsprechend der jeweiligen DC--Lage ausgeführt ist.
Ein Flächenbereich im Sinne der vorliegenden Erfindung ist ein in Richtung senkrecht zu einer Flächennormalen der Lagen begrenzter Bereich der Leiterplatte, der sich in Richtung der Flächennormalen über alle Lagen der Leiterplatte erstreckt. Der Eingangsphasen-Flächenbereich ist der Bereich der Leiterplatte, in welchem die Eingangsphase geführt wird. Der Eingangsphasen-Flächenbereich stellt daher zumindest einen Teil eines DC-Verteilerkreises dar. Zumindest 75% des Eingangsphasen-Flächenbereichs sind dem Deckungs-Flächenbereich zugeordnet, in welchem die mindestens eine DC+-Lage entsprechend der jeweiligen DC--Lage ausgeführt. Bevorzugt ist jede DC+-Lage entsprechend der jeweiligen DC--Lage ausgeführt. Die Ausführung der DC+-Lage entsprechend der jeweiligen DC--Lage bedeutet, dass die DC--Lage innerhalb der Fertigungsgenauigkeit die gleiche Anordnung von Leiterbahnen, Vias und weiteren Strukturen, insbesondere Ätzstrukturen, wie die DC+-Lage aufweist. Die entsprechende Ausführung bewirkt, dass Streugrößen dieser Lagen, wie beispielsweise die Streukapazität und die Streuinduktivität, im Wesentlichen gleich sind. Die Streugrößen sind gewissermaßen über den Eingangsphasen-Flächenbereich symmetrisiert. Dies ermöglicht eine Kompensation der durch die Schaltvorgänge an den Leistungshalbleitern erzeugten parasitären Schwingungen und Störemissionen. Insbesondere können Überschwinger im Niedrigvoltbereich gehalten werden. Die Eingangsphase kann beispielsweise +/- 48 Volt betragen. In diesem Fall ist eine Begrenzung der Überschwinger auf unter 75 Volt möglich.
Bevorzugt überlappen sich die gleich angeordneten Strukturen im Deckungs-Flächenbereich geometrisch. Die mindestens eine DC+-Lage ist also bevorzugt deckungsgleich zu der jeweiligen DC--Lage ausgeführt. Besonders bevorzugt ist auch die Schichtdicke der mindestens einen DC+-Lage gleich der der jeweiligen DC--Lage. In diesem Fall ist die mindestens eine DC+-Lage identisch zu der jeweiligen DC--Lage ausgeführt. In Bezug auf die vorliegende Erfindung sind die Begriffe „deckungsgleich“ und „identisch“ derart zu verstehen, dass auch Abweichungen bzw. Unterschiede im Rahmen üblicher Fertigungstoleranzen hiervon abgedeckt sind.
Je größer der Deckungs-Flächenbereich relativ zum Eingangsphasen-Flächenbereich ist, desto besser können parasitäre Schwingungen und Störemissionen kompensiert werden. Bevorzugt deckt der Deckungs-Flächenbereich mindestens 80 %, insbesondere mindestens 90 %, insbesondere mindestens 95 % des Eingangsphasen-Flächenbereichs ab.
Die Leistungshalbleiter sind insbesondere Leistungsschalter, vorzugsweise MOSFETs oder IGBTs. Da Überschwinger im Niedrigvoltbereich gehalten werden können, ist die Auswahl möglicher Leistungshalbleiter und weiterer Komponenten, wie beispielsweise Surface Mounted Devices (SMDs), für den Betrieb der Leiterplatte vergrößert. Insbesondere können auch empfindlichere Komponenten verwendet werden. Zudem sind keine aufwendigen Filtermaßnahmen nötig. Dies ermöglicht eine flexible Anpassung der verwendeten Komponenten. Die Leiterplatte ist somit kostengünstig herstellbar.
Die Ausgangsphase kann nach dem Schalten mithilfe der Highside-Leistungshalbleiter bzw. der Lowside-Leistungshalbleiter beispielsweise über Stromschienen aus der Leiterplatte geführt werden. Alternativ kann für jede Ausgangsphase auch ein Ausgangsphasen-Flächenbereich vorgesehen sein. In einem Ausgangsphasen-Flächenbereich können leitende Lagen zum Führen der jeweiligen Ausgangsphase vorgesehen sein.
Die Schichtstruktur mit der mindestens einen DC+-Lage und der mindestens einen DC--Lage kann geometrisch auf den Eingangsphasen-Flächenbereich begrenzt sein. Alternativ kann die Leiterplatte in allen Flächenbereichen die gleiche Schichtstruktur aufweisen. Die unterschiedlichen Flächenbereiche können gegebenenfalls innerhalb der Lagen durch Ätzstrukturen definiert sein.
Bevorzugt weist die Leiterplatte eine Mehrzahl von DC+-Lagen und zugehöriger DC--Lagen auf. Beispielsweise kann die Leiterplatte zwei DC+-Lagen und zwei DC--Lagen, bevorzugt drei DC+-Lagen und drei DC--Lagen, aufweisen. Die Leiterplatte weist jeweils dieselbe Anzahl von DC+- und DC--Lagen auf. In dem Deckungs-Flächenbereich sind bevorzugt alle DC+-Lagen entsprechend der jeweiligen DC--Lage ausgebildet, wobei die verschiedenen DC+-Lagen jedoch nicht einander entsprechend ausgebildet sein müssen. Zwischen den leitenden Lagen kann jeweils zur Isolation eine Zwischenlage aus dielektrischen Material, insbesondere FR-4 Material, bevorzugt FR-4/99 Material in Form eines Prepregs oder Kerns angeordnet sein.
Gemäß einem Aspekt der Erfindung ist die mindestens eine DC+-Lage benachbart zu der jeweiligen DC--Lage angeordnet und weist zu dieser einen Abstand in Richtung der Flächennormalen der Lagen von höchstens 200 µm, bevorzugt höchstens 150 µm, auf. Benachbart bedeutet in diesem Zusammenhang, dass die Lagen nur durch eine isolierende Zwischenlage getrennt und keine weiteren leitenden Lagen dazwischen angeordnet sind. Die benachbarte Anordnung ermöglicht eine kapazitive Anordnung der DC+-Lage und der jeweiligen DC--Lage. Der geringe Abstand gewährleistet eine hohe Kapazität dieser Anordnung, wodurch parasitäre Schwingungen und Störemissionen effektiv gedämpft werden.
Gemäß einem Aspekt der Erfindung sind alle DC+-Lagen und alle DC--Lagen in dem Deckungs-Flächenbereich deckungsgleich, insbesondere identisch ausgeführt. Dies verbessert die Symmetrie und damit die Kompensationswirkung.
Gemäß einem Aspekt der Erfindung sind alle DC+-Lagen und DC--Lagen alternierend angeordnet. Dies erhöht die Symmetrie und Kapazität der DC+-Lagen und der DC--Lagen, wodurch eine verbesserte Kompensation ermöglicht ist.
Gemäß einem Aspekt der Erfindung sind die mindestens eine DC+-Lage und die jeweilige DC--Lage als Dickkupferschichten ausgeführt. In Dickkupferschichten können hohe Ströme geführt werden. Auch ist eine effektive Wärmeabfuhr über die Dickkupferschichten möglich. Die mindestens eine DC+-Lage und die jeweilige DC--Lage weisen insbesondere eine Dicke von mindestens 105 µm, insbesondere eine Dicke von etwa 210 µm auf.
Gemäß einem Aspekt der Erfindung ist im Eingangsphasen-Flächenbereich mindestens ein Zwischenkreis-Kondensator angeordnet. Der Eingangsphasen-Flächenbereich mit mindestens einem Zwischenkreis-Kondensator erfüllt die Funktion eines Zwischenkreises. In dem Zwischenkreis-Kondensator kann Energie für Schaltspitzen zwischengespeichert werden. Zudem können auch Spannungsspitzen der parasitären Schwingungen und Störemissionen noch besser absorbiert werden.
Gemäß einem Aspekt der Erfindung umfasst der Deckungs-Flächenbereich zumindest einen Teil eines Zuführungs-Flächenbereichs des Eingangsphasen-Flächenbereichs. Mit anderen Worten, der Deckungs-Flächenbereich deckt den Zuführungs-Flächenbereich zumindest zum Teil ab. Der Zuführungs-Flächenbereich dient dazu, die Eingangsphase von dem mindestens einen Zwischenkreis-Kondensator zu dem mindestens einen Highside-Leistungshalbleiter und/oder dem mindestens einen Lowside-Leistungshalbleiter zu führen. Der Zuführungs-Flächenbereich ist für die Kompensation von durch die Schaltvorgänge an den Leistungshalbleitern erzeugten parasitären Schwingungen und Störemissionen besonders relevant. Eine weitgehend symmetrische Ausgestaltung der mindestens einen DC+-Lage und der jeweiligen DC--Lage in dem Zuführungs-Flächenbereich gewährleistet eine besonders effektive Kompensation der parasitären Schwingungen und Störemissionen. Bevorzugt umfasst der Deckungs-Flächenbereich mindestens 75%, insbesondere mindestens 80%, insbesondere mindestens 90%, bevorzugt mindestens 95% des der Zuführungs-Flächenbereichs. In einigen Ausführungsformen kann der Deckungs-Flächenbereich auch vollständig innerhalb des Zuführungs-Flächenbereichs realisiert sein.
Gemäß einem Aspekt der Erfindung weist die Leiterplatte mindestens eine leitend mit dem mindestens einen Highside-Leistungshalbleiter und/oder dem jeweiligen Lowside-Leistungshalbleiter verbundene Kommutierungskreis-Lage auf. Bevorzugt sind zwei Kommutierungskreis-Lagen vorhanden. Die Kommutierungskreis-Lagen ermöglichen eine niederinduktive Anbindung der Leistungshalbleiter, wodurch Überspannungen beim Abschalten der Leistungshalbleiter minimiert werden. Somit tragen die Kommutierungskreis-Lagen ebenfalls zur Kompensation parasitärer Schwingungen und Störemissionen bei. Bevorzugt weisen die Kommutierungskreis-Lagen Kommutierungskreis-Kondensatoren auf, wodurch eine noch bessere Dämpfung parasitärer Schwingungen und Störemissionen gewährleistet ist.
Gemäß einem Aspekt der Erfindung ist die mindestens eine Kommutierungskreis-Lage zumindest in einem Teil des Deckungs-Flächenbereichs entsprechend der mindestens einen DC+-Lage ausgeführt. Bevorzugt ist die mindestens eine Kommutierungskreis-Lage im gesamten Deckungs-Flächenbereich entsprechend der mindestens einen DC+-Lage ausgeführt. Die Symmetrie erstreckt sich hierdurch auch auf die mindestens eine Kommutierungskreis-Lage. Die symmetrische Anordnung und die niederinduktive Anbindung über die mindestens eine Kommutierungskreis-Lage wirken synergetisch zusammen. Die Kompensation parasitärer Schwingungen und Störemissionen ist besonders effektiv.
Gemäß einem Aspekt der Erfindung weist die Leiterplatte mindestens eine Steuerkreis-Lage zur Ansteuerung des mindestens einen Highside-Leistungshalbleiters und/oder des jeweiligen Lowside-Leistungshalbleiters auf. Die Leiterplatte weist somit einen Leistungsbereich und einen Steuerbereich auf und erfüllt damit unterschiedliche Funktionalitäten. Zudem ist eine kompakte Ausgestaltung der Leiterplatte mit verschiedenen Funktionsbereichen gewährleitet. Bevorzugt ist je eine Steuerkreis-Lage für die Highside-Leistungshalbleiter und die Lowside-Leistungshalbleiter vorhanden.
Gemäß einem Aspekt der Erfindung ist die Eingangsphase in mindestens zwei, bevorzugt in drei, Ausgangsphasen wandelbar. Die Leiterplatte eignet sich somit insbesondere für den Betrieb eines Dreiphasen-Gleichstrommotors.
Gemäß einem Aspekt der Erfindung weist die Leiterplatte eine Mehrzahl von Highside-Leistungshalbleitern und jeweiliger Lowside-Leistungshalbleiter je Ausgangsphase auf. Die Anzahl der Lowside-Leistungshalbleiter entspricht der Anzahl der Highside-Leistungshalbleiter. Durch das Vorsehen einer Mehrzahl von Leistungshalbleitern sind hohe Ströme in Teilströme zerlegbar und als diese schaltbar.
Gemäß einem Aspekt der Erfindung sind alle Highside-Leistungshalbleiter und/oder alle Lowside-Leistungshalbleiter entlang eines den Eingangsphasen-Flächenbereich zumindest bereichsweise begrenzenden Schalt-Kreisbogens angeordnet. Der Schalt-Kreisbogen verläuft entlang eines Übergangs von dem Eingangsphasen-Flächenbereich in einen Ausgangsphasen-Flächenbereich der Leiterplatte dar. Aufgrund der Form des Schalt-Kreisbogens weist der Eingangsphasen-Flächenbereich zumindest bereichsweise eine Kreissymmetrie auf. Dies ermöglicht symmetrisch verteilte, insbesondere gleiche Flächenanteile, über welche der Strom zu den Leistungsschaltern geführt wird. Die Symmetrie des Eingangsphasen-Flächenbereichs ist weiter erhöht, wodurch die Dämpfung parasitärer Schwingungen und Störemissionen weiter verbessert ist.
Gemäß einem Aspekt der Erfindung ist eine Mehrzahl von Zwischenkreis-Kondensatoren entlang eines Zwischenkreis-Kreisbogens angeordnet. Der Zwischenkreis-Kreisbogen ist konzentrisch zu dem Schalt-Kreisbogen angeordnet und weist einen kleineren Radius als dieser auf. Die Zwischenkreis-Kondensoren sind innerhalb des Eingangsphasen-Flächenbereichs angeordnet und weisen einen in Bezug auf die Leistungshalbleiter gleichbleibenden Abstand auf. Dies führt zu einer verbesserten Symmetrie des Eingangsphasen-Flächenbereichs. Die hierdurch erzielten Synergieeffekte zwischen den Zwischenkreis-Kondensatoren und der symmetrischen Anordnung des Eingangsphasen-Flächenbereichs bewirken eine besonders effektive Kompensation der parasitären Schwingungen und Störemissionen.
Zwischen dem Schalt-Kreisbogen und dem Zwischenkreis-Kreisbogen ist ein Zuführungs-Flächenbereich des Eingangsphasen-Flächenbereichs ausgebildet. Der Deckungs-Flächenbereich umfasst, wie oben beschrieben, vorzugsweise zumindest einen Teil des Zuführungs-Flächenbereichs.
In einer alternativen Ausführungsform sind die Leistungshalbleiter entlang einer Schalt-Geraden und die Zwischenkreis-Kondensatoren entlang einer Zwischenkreis-Geraden angeordnet. Bevorzugt sind Zwischenkreis-Gerade und Schalt-Gerade parallel zueinander. Auf diese Weise ist ein Zuführungs-Flächenbereich definiert, in welchem der von den Zwischenkreis-Kondensatoren zu den Leistungshalbleitern geführte Strom der Eingangsphase gleiche Längen durchläuft.
Die oben beschriebene Leiterplatte wandelt eine Eingangsphase in mindestens eine Ausgangsphase. Somit kann über die Leiterplatte mindestens eine Ausgangsphase zum Betrieb eines Geräts, insbesondere eines Gleichstrommotors bereitgestellt werden. Für den Fall, dass das Gerät, insbesondere der Gleichstrommotor, nicht durch die Ausgangsphase betrieben wird, kann ein Strom von dem Gerät zurück in die Leiterplatte geführt werden. In diesem Fall eignet sich die Leiterplatte zur Schaltung dieses rückgeführten Stroms in eine der Eingangsphase entsprechende Phase. Diese Phase kann in ein Versorgungsnetz oder eine Versorgungsbatterie zurückgespeist werden. Die Leiterplatte eignet sich daher auch zur Rekuperation. Insbesondere kann ein an die Leiterplatte angeschlossener Gleichstrommotor bei abtriebsseitig eingebrachten Drehbewegungen als Generator fungieren, wobei die Leiterplatte den erzeugten und rückgeführten Strom in eine der Eingangsphase entsprechende Phase wandelt.
Es ist eine weitere Aufgabe der Erfindung, einen verbesserten Gleichstrommotor bereitzustellen, insbesondere einen Gleichstrommotor, bei dessen Betrieb parasitäre Schwingungen und Störemissionen kompensiert werden.
Diese Aufgabe ist gelöst durch einen Gleichstrommotor mit den im Anspruch 15 angegebenen Merkmalen. Der Gleichstrommotor weist eine Leiterplatte auf, wie sie oben beschrieben ist. Die Leiterplatte wandelt eine Eingangsphase in mindestens eine Ausgangsphase und stellt diese für den Betrieb des Gleichstrommotors bereit. Besonders bevorzugt werden alle Phasen für den Betrieb des Gleichstrommotors durch die Leiterplatte bereitgestellt.
Bei dem Gleichstrom-Elektromotor kann es sich insbesondere um einen Dreiphasen-Gleichstrommotor handeln. Besonders bevorzugt ist der Gleichstrommotor ein dreiphasiger bürstenloser Gleichstrommotor. Die weiteren Vorteile des Gleichstrom-Elektromotors entsprechen den Vorteilen der oben beschriebenen Leiterplatte.
Weitere Merkmale, Vorteile und Einzelheiten der Erfindung ergeben sich aus den nachfolgend anhand der Zeichnungen beschriebenen Ausführungsbeispielen. Es zeigen:

1 eine schematische Aufsicht auf eine Leiterplatte,
2 schematisch eine Schichtstruktur innerhalb eines Deckungs-Flächenbereichs sowie schematisch eine Verschaltung von Komponenten der Leiterplatte gemäß 1, und
3 eine Aufsicht auf ein weiteres Ausführungsbeispiel einer Leiterplatte.

In den 1 und 2 wird ein erstes Ausführungsbeispiel einer Leiterplatte 1 beschrieben. Die Leiterplatte 1 ist in 1 in einer schematischen Aufsicht gezeigt. 2 stellt schematisch die Verschaltung der Leiterplatte dar, wobei auch schematisch eine Schichtstruktur der Leiterplatte 1 in einem später noch zu beschreibenden Deckungs-Flächenbereich 2 gezeigt ist.
Die Leiterplatte 1 ist an eine Spannungsquelle 3 angeschlossen. Die über die Spannungsquelle 3 bereitgestellte Eingangsphase weist eine DC+-Polarisation und eine DC--Polarisation auf. Die jeweiligen Polarisationen werden über ein DC+-Einpresselement 4 bzw. ein DC--Einpresselement 5 in die Leiterplatte 1 geführt.
Die Leiterplatte 1 weist Highside-Leistungshalbleiter 6 und Lowside-Leistungshalbeiter 7 auf. Die Leistungshalbleiter 6, 7 sind als MOSFETs ausgeführt. Die Highside-Leistungshalbleiter 6 und die Lowside-Leistungshalbleiter 7 ermöglichen ein Schalten des DC+-Potentials bzw. des DC--Potentials der Eingangsphase in drei Ausgangsphasen U, V, W. Die Ausgangsphasen U, V, W sind an einen in 2 schematisch dargestellten Gleichstrommotor 8 angeschlossen. Die Leiterplatte 1 eignet sich daher zum Betrieb des Gleichstrommotors 8. Der Gleichstrommotor 8 ist ein bürstenloser dreiphasiger Gleichstrommotor. Für den Betrieb des Gleichstrommotors 8 ist eine Eingangsphase von +/- 48 Volt vorgesehen. Die Leiterplatte 1 ist direkt auf den Gleichstrommotor 8 montierbar. Hierzu weist die Leiterplatte 1 eine Antriebswellen-Ausnehmung 9 für eine Antriebswelle des Gleichstrommotors 8 auf. Die Antriebswelle des Gleichstrommotors 8 erstreckt sich hierbei entlang einer Flächennormalen 10 der Lagen der Leiterplatte 1.
In dem Schaltbild der 2 ist der Übersichtlichkeit halber je Ausgangsphase U, V, W nur ein Highside-Leistungshalbleiter 6 und ein Lowside-Leistungshalbleiter 7 als Teil von je einer Halbbrücke 11 dargestellt. Aus 1 ist jedoch ersichtlich, dass je Ausgangsphase U, V, W acht Highside-Leistungshalbleiter 6 und ebenso viele Lowside-Leistungshalbleiter 7 vorhanden sind, wobei aus Gründen der Übersichtlichkeit nur ein Highside-Leistungshalbleiter 6 und ein Lowside-Leistungshalbleiter 7 je Ausgangsphase U, V, W mit einem Bezugszeichen versehen ist. Eine Mehrzahl von Leistungshalbleitern 6, 7 ermöglicht es, den zu schaltenden Gesamtstrom in verschiedene Teilströme zu zerlegen, um somit große Gesamtströme schalten zu können. Die Leistungshalbleiter 6, 7 sind auf der Oberfläche 12 der Leiterplatte 1 angeordnet. Die Leistungshalbleiter 6, 7 sind entlang eines in 1 gestrichelt angedeuteten Schalt-Kreisbogens 13 angeordnet. Der Schalt-Kreisbogen 13 begrenzt zumindest bereichsweise einen Eingangsphasen-Flächenbereich 14, in dem die Eingangsphase von den Einpresselementen 4, 5 zu den Leistungshalbleitern 6, 7 geführt wird. Außerhalb des Eingangsphasen-Flächenbereichs 14 sind Ausgangsphasen-Flächenbereiche 15, 16, 17 angeordnet. In den Ausgangsphasen-Flächenbereichen 15, 16, 17 werden die Ausgangsphasen U, V bzw. W geführt. Die Grenzen zwischen dem Eingangsphasen-Flächenbereich 14 und den Ausgangsphasen-Flächenbereichen 15, 16, 17 sind in 1 gestrichelt hervorgehoben.
Die Schichtstruktur der Leiterplatte 1 im Deckungs-Flächenbereich 2, der Teil des Eingangsphasen-Flächenbereichs 14 ist, ist in 2 schematisch dargestellt. Auch in den Ausgangsphasen-Flächenbereichen 15, 16, 17 weist die Leiterplatte 1 eine ähnliche Schichtstruktur auf. Der Eingangsphasen-Flächenbereich 14 ist von Ausgangsphasen-Flächenbereichen 15, 16, 17 innerhalb der Lagen der Leiterplatte 1 durch Ätzstrukturen getrennt. Die Leiterplatte 1 weist zehn leitende Lagen auf.
Eine Steuerkreis-Schicht 18 weist die Steuerkreis-Lagen 19, 20 auf. Die Steuerkreis-Schicht 18 ist direkt im Anschluss an eine Lötstopplackschicht 21 an der Oberfläche 12 der Leiterplatte 1 angeordnet. Die Steuerkreis-Lage 19 dient zum Ansteuern der Highside-Leistungshalbleiter 6, wohingegen die Steuerkreis-Lage 20 zum Ansteuern der Lowside-Leistungshalbleiter 7 dient. Hierzu ist die Steuerkreis-Lage 19 an die Gate-Anschlüsse der Highside-Leistungshalbleiter 6 und die Steuerkreis-Lage 20 an die Gate-Anschlüsse der Lowside-Leistungshalbleiter 7 angeschlossen. Auf der Oberfläche 12 der Leiterplatte 1 können noch weitere Surface Mounted Devices (SMDs) 22 angeordnet sein, welche in der Steuerkreis-Schicht 18 geführte SteuerSignale verarbeiten. Die Steuerkreis-Lagen 19, 20 sind aus Kupfer gefertigt. Die Steuerkreis-Lage 20 weist eine Schichtdicke von etwa 70 µm auf. Die Steuerkreis-Lage 19 ist als Kupferfolie mit einer Schichtdicke von etwa 18 µm realisiert.
An einer der Oberfläche 12 gegenüberliegenden Unterseite 23 der Leiterplatte 1 ist eine Kommutierungskreis-Schicht 24 mit Kommutierungskreis-Lagen 25, 26 angeordnet. Die Kommutierungskreis-Lagen 25, 26 sind leitend mit den Highside-Leistungshalbleitern 6 und den Lowside-Leistungshalbleitern 7 verbunden. Die Kommutierungskreis-Lagen 25, 26 sind aus Kupfer gefertigt. Die Kommutierungskreis-Lage 25 ist eine Kupferfolie mit einer Schichtdicke von etwa 70 µm. Die Kommutierungskreis-Lage 26 ist als Kupferfolie mit einer Schichtdicke von etwa 18 µm ausgebildet.
Zwischen den Kommutierungskreis-Lagen 25, 26 sind Kommutierungskreis-Kondensatoren 27 angeschlossen. In 2 ist schematisch nur ein Kommutierungskreis-Kondensator 27 gezeigt. Jedoch ist je Leistungshalbleiter-Paar aus Highside-Leistungshalbleiter 6 und Lowside-Leistungshalbleiter 7 ein Kommutierungskreis-Kondensator 27 vorgesehen. Die Kommutierungskreis-Kondensatoren 27 sind im Bereich der Highside-Leistungshalbleiter 6 und der Lowside-Leistungshalbleiter 7 angeordnet. Um die Übersichtlichkeit zu erhöhen, sind die Kommutierungskreis-Kondensatoren 27 in 1 nicht explizit dargestellt. Durch die Kommutierungskreis-Schicht 24 und die Kommutierungskreis-Kondensatoren 27 ist eine niederinduktive Anbindung der Leistungshalbleiter 6, 7 gewährleistet.
Zur Führung des DC+-Potentials bzw. des DC--Potentials der Eingangsphase von den jeweiligen Einpresselementen 4, 5 zu den Highside-Leistungshalbleitern 6 bzw. den Lowside-Leistungshalbleitern 7 sind drei DC+-Lagen 28 und drei DC--Lagen 29 vorhanden. Alle DC+-Lagen 28 und DC--Lagen 29 sind als Dickkupferschichten ausgeführt. Die DC+-Lagen 28 und DC--Lagen 29 weisen eine Schichtdicke von etwa 210 µm auf. Somit weisen alle DC+-Lagen 28 und DC--Lagen 29 im Rahmen der Fertigungsgenauigkeit die gleiche Schichtdicke auf. Die DC+-Lagen 28 und DC--Lagen 29 sind alternierend und paarweise angeordnet. Durch die alternierende Anordnung ist die kapazitive Wirkung der DC+-Lagen 28 und DC--Lagen 29 erhöht.
Zwischen den DC+-Lagen 28 und DC--Lagen 29 sind jeweils Zwischenkreis-Kondensatoren 30 angeschlossen. In 2 sind exemplarisch nur fünf Zwischenreis-Kondensatoren 30 angedeutet. Wie aus 1 jedoch zu sehen ist, sind 10 Zwischenkreis-Kondensatoren 30 auf der Oberfläche 12 der Leiterplatte 1 angeordnet. Aus Gründen der Übersichtlichkeit ist in 1 von den zehn Zwischenkreis-Kondensatoren 30 nur einer mit einem Bezugszeichen versehen. Die Zwischenkreis-Kondensatoren 30 sind entlang eines Zwischenkreis-Kreisbogens 31, welcher in 1 gestrichelt dargestellt ist, angeordnet. Der Zwischenkreis-Kreisbogen 31 ist konzentrisch zu dem Schalt-Kreisbogen 13 und weist einen geringeren Radius als dieser auf. Der Zwischenkreis-Kreisbogen 31 ist daher vollständig innerhalb des Eingangsphasen-Flächenbereichs 14 ausgebildet. Die Zwischenkreis-Kondensatoren 30 sind innerhalb des Eingangsphasen-Flächenbereichs 14 angeordnet. Zwischen dem Zwischenkreis-Kreisbogen 31 und dem Schalt-Kreisbogen 13 ist ein Zuführungs-Flächenbereich 32 definiert, in welchem die Eingangsphase von den Zwischenkreis-Kondensatoren 30 zu den Highside-Leistungshalbleitern 6 und den Lowside-Leistungshalbleitern 7 geführt wird. Der Zuführungs-Flächenbereich 32 ist Teil des Eingangsphasen-Flächenbereichs 14.
In dem Eingangsphasen-Flächenbereich 14 ist der Deckungs-Flächenbereich 2 realisiert. Der Deckungs-Flächenbereich 2 deckt mindestens 75 % des Eingangsphasen-Flächenbereichs 14 ab. Der Deckungs-Flächenbereich 2 umfasst einen Teil des Zuführungs-Flächenbereichs 32. Der Deckungs-Flächenbereich 2 umfasst mindestens 75 % des Zuführungs-Flächenbereichs 32. In dem Deckungs-Flächenbereich 2 ist jede DC+-Lage 28 entsprechend der jeweiligen DC--Lage 29 ausgeführt. Der schematische Schichtaufbau in 2 zeigt die DC+-Lagen 28 und die jeweiligen DC--Lagen 29 in dem Deckungs-Flächenbereich 2. Die entsprechende Ausführung ist dadurch gewährleistet, dass die DC+-Lage 28 und die jeweilige DC--Lage 29 innerhalb der Fertigungsgenauigkeit der Leiterplatte 1 die gleiche Anordnung von Leiterbahnen 33, Vias, wie beispielsweise dem thermischen Via 34, und weiteren Ätzstrukturen aufweisen. Die gleiche Anordnung bewirkt, dass Streugrößen, wie die Streukapazität und die Streuinduktivität der DC+-Lagen 28 und der jeweiligen DC--Lagen 29, im Wesentlichen gleich sind. Durch diese Symmetrie ist eine Kompensation der durch die an den Leistungshalbleitern 6, 7 bewirkten Schaltvorgänge erzeugten parasitären Schwingungen und Störemissionen gewährleistet. Überschwinger können im Niedrigvoltbereich gehalten werden. Für die Eingangsphase von +/- 48 Volt können die Überschwinger unter 75 Volt gehalten werden.
Die Symmetrie der DC+-Lagen 28 und DC--Lagen 29 im Deckungs-Flächenbereich 2 des Eingangsphasen-Flächenbereichs 14 ist weiter dadurch erhöht, dass alle DC+-Lagen 28 und alle DC--Lagen 29 eine entsprechende Anordnung der Leiterbahnen 33, der Vias 34 und weiterer Ätzstrukturen aufweisen. Die entsprechenden Strukturen 33, 34 sind im Rahmen der Fertigungsgenauigkeit der Leiterplatte 1 deckungsgleich ausgeführt. Somit sind alle DC+-Lagen 28 und alle DC--Lagen 29 deckungsgleich ausgeführt. Aufgrund der im Wesentlichen gleichen Schichtdicke der DC+-Lagen 28 und der DC--Lagen 29 sind diese im Deckungs-Flächenbereich 2 im Rahmen der Fertigungsgenauigkeit sogar identisch ausgeführt.
Jede der DC+-Lagen 28 ist zu der jeweiligen DC--Lage 29 benachbart. Dies bedeutet, dass zwischen der DC+-Lage 28 und der jeweiligen DC--Lage 29 keine weitere leitende Lage angeordnet ist. Zwischen der DC+-Lage 28 und der jeweiligen DC--Lage 29 ist ein dielektrischer Kern 35 aus FR 4/99 Material angeordnet. Der dielektrische Kern 35 weist eine Dicke von etwa 150 µm auf. Die DC+-Lage 28 und die jeweilige DC--Lage 29 haben daher in Richtung der Flächennormalen 10 einen geringen Abstand, was deren kapazitive Wirkung verbessert.
Zwischen den weiteren leitenden Lagen der Leiterplatte sind dielektrische Prepreg-Lagen 36 angeordnet. Die dielektrischen Prepreg-Lagen bestehen aus FR 4/99 Material und weisen eine Schichtdicke von jeweils etwa 59 µm auf. Zwischen den leitenden Lagen sind jeweils mehrere dielektrische Prepreg-Lagen 36 übereinander angeordnet. Aus Gründen der Übersichtlichkeit ist in 2 jeweils nur eine dielektrische Prepreg-Lage 36 mit einem Bezugszeichen versehen. Zwischen den Schaltkreis-Lagen 19, 20 und zwischen den Kommutierungskreis-Lagen 25, 26 sind jeweils zwei dielektrische Prepreg-Lagen 36 angeordnet. Zwischen den weiteren leitendenden Lagen, insbesondere den DC+-Lagen 28 und den DC--Lagen 29, zwischen denen kein dielektrischer Kern 35 angeordnet ist, sind jeweils fünf dielektrische Prepreg-Lagen 36 angeordnet. Hierdurch ist die Dicke und damit die Stabilität der Leiterplatte 1 erhöht.
Wie aus dem schematischen Schichtaufbau in 2 hervorgeht, ist in einem Teil des Deckungs-Flächenbereichs 2 die Kommutierungskreis-Schicht 24 entsprechend der DC+-Lagen 28 und der DC--Lagen 29 ausgeführt. Dies erhöht die Symmetrie des Eingangsphasen-Flächenbereichs 14 weiter und gewährleistet eine noch effektivere Kompensation von parasitären Schwingungen und Störemissionen. Die Kommutierungskreis-Schicht 24 wie auch die Steuerkreis-Schicht 18 können jedoch innerhalb des Deckungs-Flächenbereichs 2 abweichend von den DC+-Lagen 28 und den DC--Lagen 29 ausgestaltet sein. Beispielsweise können die Kommutierungskreis-Schicht 24 und die Steuerkreis-Schicht 18 weitere Strukturen, wie beispielswiese Vias 37, aufweisen.
In 3 ist eine schematische Aufsicht auf ein weiteres Ausführungsbeispiel einer Leiterplatte 1a gezeigt. Komponenten, die im Zusammenhang mit der Leiterplatte 1 gemäß 1 und 2 bereits beschrieben worden sind, tragen die gleichen Bezugszeichen. Konstruktiv unterschiedliche, jedoch funktional gleichartige Teile erhalten dieselben Bezugszeichen mit einem nachgestellten a.
Die Leiterplatte 1a weist die gleiche Schichtstruktur wie die Leiterplatte 1 auf. Jedoch unterscheidet sich die Leiterplatte 1a in ihrer geometrischen Form. Die Leiterplatte 1a hat eine rechteckige Grundfläche. Daher weist auch der Eingangsphasen-Flächenbereich 14a eine rechteckige Form auf.
Die Leiterplatte 1a wandelt die Eingangsphase in drei Ausgangsphasen U, V, W. Hierzu sind je Ausgangsphase U, V, W jeweils vier Highside-Leistungshalbleiter 6 und vier Lowside-Leistungshalbleiter 7 vorgesehen. Aus Gründen der Übersichtlichkeit ist je Ausgangsphase U, V, W jeweils nur ein Highside-Leistungshalbleiter 6 bzw. ein Lowside-Leistungshalbleiter 7 mit einem Bezugszeigen versehen. Die Leistungshalbleiter 6, 7 sind als MOSFETs ausgeführt. Zum Führen der Ausgangsphasen U, V, W sind Stromschienen 38 vorgesehen.
Im Bereich der Leistungshalbleiter 6, 7 und der Stromschienen 38 sind die Kommutierungskreis-Kondensatoren 27a als SMD-Bauteile angeordnet. Hierbei ist jeweils ein Kommutierungskreis-Kondensator 27a je zwei Highside-Leistungshalbleiter 6 und zwei Lowside-Leistungshalbleiter 7 vorhanden.
Die Leistungshalbleiter 6, 7 sowie die Stromschienen 38 sind entlang einer Schalt-Geraden 39 angeordnet. Ebenso sind die Zwischenkreis-Kondensatoren entlang einer Zwischenkreis-Geraden 40 angeordnet. Die Schalt-Gerade 39 sowie die Zwischenkreis-Gerade 40 sind in 3 als gestrichelte Linien verdeutlicht. Zwischen der Zwischenkreis-Geraden 40 und der Schalt-Geraden 39 ist der Zuführungs-Flächenbereich 32a realisiert.
Weitere, nicht dargestellte Ausführungsbeispiele weisen eine andere Schichtstruktur der Leiterplatte auf. Beispielsweise können nur zwei DC+-Lagen und zwei zugehörige DC--Lagen vorgesehen sein. In anderen Ausführungsbeispielen ist nur eine DC--Lage und DC+-Lage vorgesehen. In wiederum anderen Ausführungsbeispielen sind mehr als drei DC+-Lagen und ebenso viele zugehörige DC--Lagen vorgesehen. In allen Ausführungsbeispielen entspricht die Anzahl der DC--Lagen der Anzahl der DC+-Lagen. In weiteren Ausführungsbeispielen kann zwischen allen DC+-Lagen und allen DC--Lagen jeweils ein dielektrischer Kern, beispielsweise ein 150 µm dicker Kern aus FR 4/99 Material, angeordnet sein. Dies erhöht die Kapazität der DC+-Lagen und der DC--Lagen weiter.
Bezugszeichenliste

1, 1a: Leiterplatte
2: Deckungs-Flächenbereich
3: Spannungsquelle
4: DC+-Einpresselement
5: DC--Einpresselement
6: Highside-Leistungshalbleiter
7: Lowside-Leistungshalbleiter
8: Gleichstrommotor
9: Antriebswellen-Ausnehmung
10: Flächennormale
11: Halbbrücke
12, 12a: Oberfläche der Leiterplatte
13: Schalt-Kreisbogen
14, 14a: Eingangsphasen-Flächenbereich
15: Ausgangsphasen-Flächenbereich (Ausgangsphase U)
16: Ausgangsphasen-Flächenbereich (Ausgangsphase V)
17: Ausgangsphasen-Flächenbereich (Ausgangsphase W)
18: Steuerkreis-Schicht
19: Steuerkreis-Lage (Highside)
20: Steuerkreis-Lage (Lowside)
21: Lötstopplackschicht
22: Surface Mounted Devices (SMDs)
23: Unterseite der Leiterplatte
24: Kommutierungskreis-Schicht
25: Kommutierungskreis-Lage
26: Kommutierungskreis-Lage
27, 27a: Kommutierungskreis-Kondensator
28: DC+-Lage
29: DC--Lage
30: Zwischenkreis-Kondensator
31: Zwischenkreis-Kreisbogen
32, 32a: Zuführungs-Flächenbereich
33: Leiterbahn
34: thermisches Via
35: dielektrischer Kern
36: dielektrische Prepreg-Lage
37: Vias
38: Stromschiene
39: Schalt-Gerade
40: Zwischenkreis-Gerade

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

FR 499 [0012, 0045, 0053]

Claims

Leiterplatte zur Wandlung einer Eingangsphase in mindestens eine Ausgangsphase (U, V, W), aufweisend - einen Eingangsphasen-Flächenbereich (14; 14a) mit -- mindestens einer leitenden DC+-Lage (28) zur Führung eines DC+-Potentials der Eingangsphase und -- je leitender DC+-Lage (28) einer leitenden DC--Lage (29) zur Führung eines DC--Potentials der Eingangsphase, - je Ausgangsphase (U, V, W) mindestens einen leitend mit der mindestens einen DC+-Lage (28) verbundenen Highside-Leistungshalbleiter (6) zum Schalten des DC+-Potentials, und - je Highside-Leistungshalbleiter (6) einen leitend mit der mindestens einen DC--Lage (29) verbundenen Lowside-Leistungshalbleiter (7) zum Schalten des DC--Potentials, wobei die mindestens eine DC+-Lage (28) in einem Deckungs-Flächenbereich (2), der mindestens 75 % des Eingangsphasen-Flächenbereichs (14; 14a) abdeckt, entsprechend der jeweiligen DC--Lage (29) ausgeführt ist.
Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine DC+-Lage (28) benachbart zu der jeweiligen DC--Lage (29) angeordnet ist und zu dieser einen Abstand in Richtung einer Flächennormalen (10) der DC+-Lagen (28) bzw. der DC--Lagen (29) von höchstens 200 µm, insbesondere höchstens 150 µm, aufweist.
Leiterplatte nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass alle DC+-Lagen (28) und alle DC--Lagen (29) in dem Deckungs-Flächenbereich (2) deckungsgleich, insbesondere identisch, ausgeführt sind.
Leiterplatte nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass alle DC+-Lagen (28) und DC--Lagen (29) alternierend angeordnet sind.
Leiterplatte nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass die mindestens eine DC+-Lage (28) und die jeweilige DC--Lage (29) als Dickkupferschichten ausgeführt sind.
Leiterplatte nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass im Eingangsphasen-Flächenbereich (14; 14a) mindestens ein Zwischenkreis-Kondensator (30) angeordnet ist.
Leiterplatte nach Anspruch 6, dadurch gekennzeichnet, dass der Deckungs-Flächenbereich (2) zumindest einen Teil eines Zuführungs-Flächenbereichs (32; 32a) des Eingangsphasen-Flächenbereichs (14; 14a), in welchem die Eingangsphase von dem mindestens einem Zwischenkreis-Kondensator (30) zu dem mindestens einen Highside-Leistungshalbleiter (6) und/oder dem mindestens einen Lowside-Leistungshalbleiter (7) geführt wird, abdeckt.
Leiterplatte nach einem der vorgenannten Ansprüche, gekennzeichnet durch mindestens eine leitend mit dem mindestens einen Highside-Leistungshalbleiter (6) und/oder dem jeweiligen Lowside-Leistungshalbleiter (7) verbundene Kommutierungskreis-Lage (25, 26).
Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, dass die mindestens eine Kommutierungskreis-Lage (25, 26) zumindest in einem Teil des Deckungs-Flächenbereichs (2) entsprechend der mindestens einen DC+-Lage (28) ausgeführt ist.
Leiterplatte nach einem der vorgenannten Ansprüche, gekennzeichnet durch mindestens eine Steuerkreis-Lage (19, 20) zur Ansteuerung des mindestens einen Highside-Leistungshalbleiters (6) und/oder des jeweiligen Lowside-Leistungshalbleiters (7).
Leiterplatte nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass die Eingangsphase in mindestens zwei, bevorzugt in drei Ausgangsphasen (U, V, W) wandelbar ist.
Leiterplatte nach einem der vorgenannten Ansprüche, gekennzeichnet durch eine Mehrzahl von Highside-Leistungshalbleitern (6) und jeweiliger Lowside-Leistungshalbleitern (7) je Ausgangsphase (U, V, W).
Leiterplatte nach Anspruch 12, dadurch gekennzeichnet, dass alle Highside-Leistungshalbleiter (6) und/oder alle Lowside-Leistungshalbleiter (7) entlang eines den Eingangsphasen-Flächenbereich (14) zumindest bereichsweise begrenzenden Schalt-Kreisbogens (13) angeordnet sind.
Leiterplatte nach Anspruch 13, gekennzeichnet durch eine Mehrzahl von Zwischenkreis-Kondensatoren (30), die entlang eines Zwischenkreis-Kreisbogens (31), der konzentrisch zu dem Schalt-Kreisbogen (13) angeordnet ist und einen kleineren Radius als dieser aufweist, angeordnet sind.
Gleichstrommotor mit einer Leiterplatte nach einem der vorgenannten Ansprüche zur Bereitstellung mindestens einer Ausgangsphase für den Betrieb des Gleichstrommotors.