DE102017215039A1 - Power module and method for producing such a power module - Google Patents

Power module and method for producing such a power module Download PDF

Info

Publication number
DE102017215039A1
DE102017215039A1 DE102017215039.4A DE102017215039A DE102017215039A1 DE 102017215039 A1 DE102017215039 A1 DE 102017215039A1 DE 102017215039 A DE102017215039 A DE 102017215039A DE 102017215039 A1 DE102017215039 A1 DE 102017215039A1
Authority
DE
Germany
Prior art keywords
power module
conductor
module according
insulation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017215039.4A
Other languages
German (de)
Inventor
Gerhard Mitic
Stefan Stegmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102017215039.4A priority Critical patent/DE102017215039A1/en
Priority to PCT/EP2018/073176 priority patent/WO2019043028A1/en
Publication of DE102017215039A1 publication Critical patent/DE102017215039A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8492—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/84951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Das Leistungsmodul weist ein Halbleiterbauelement und einen elektrischen Leiter auf. Der elektrische Leiter ist mittels eines Kontakts elektrisch an den Halbleiterchip kontaktiert, wobei sich der elektrische Leiter zumindest in einer Umgebung des Kontakts derart von diesem fortstreckt, dass er sich mit zunehmendem Abstand von dem Kontakt zunehmend vom Halbleiterbauelement beabstandet, wobei eine Isolierung vorhanden ist, an welcher der Leiter an seiner dem Halbleiterbauelement abgewandten Seite anliegt.

Figure DE102017215039A1_0000
The power module comprises a semiconductor device and an electrical conductor. The electrical conductor is electrically contacted to the semiconductor chip by means of a contact, wherein the electrical conductor extends at least in an environment of the contact of the latter in such a way that it becomes increasingly spaced from the semiconductor component with increasing distance from the contact, wherein insulation is present which the conductor bears against its side facing away from the semiconductor component.
Figure DE102017215039A1_0000

Description

In der Leistungselektronik werden Halbleiterbauelemente wie Halbleiterchips, insbesondere IGBTs, MOSFETs oder Dioden, oder sonstige Bauelemente, wie insbesondere Widerstände oder Kondensatoren, eingesetzt, um Ströme oder Spannungen zu schalten.In power electronics semiconductor components such as semiconductor chips, in particular IGBTs, MOSFETs or diodes, or other components, such as in particular resistors or capacitors, used to switch currents or voltages.

Dazu sind Halbleiterbauelemente mit elektrischen Zu- und Ableitungen kontaktiert, um ein Leistungsmodul oder eine leistungselektronische Schaltung zu realisieren. Besondere Bedeutung kommt dabei der Aufbau- und Verbindungstechnik zu, mittels welcher sich planare Kontaktierungen, das heißt ganzflächige oder vollflächige Leiterbahnkontaktierungen, realisieren lassen. Insbesondere ist es bekannt, Leiterbahnen galvanisch, das heißt mittels Galvanisierens, an Halbleiterbauelemente zu fertigen. Dazu wird regelmäßig ein auf das Halbleiterbauelement aufgebrachtes Isolationsmaterial mittels eines Laserprozesses geöffnet, nachfolgend, etwa mittels physikalischer Gasphasenabscheidung (engl.: PVD = „Physical Vapor Deposition“), ein Seedlayer aufgebracht und dieser Seedlayer mittels Fototechnik für die Galvanik strukturiert. Dabei wird üblicherweise die Öffnung des Isolationsmaterials beim Laserprozess mittels eines definierten Winkels realisiert. Das heißt, die Öffnung des Isolationsmaterials verläuft sowohl schräg zu einer Flachseite des Halbleiterbauelements als auch schräg zu einer Normalen auf dieser Flachseite des Halbleiterbauelements.For this purpose, semiconductor devices are contacted with electrical feed and discharge lines in order to realize a power module or a power electronic circuit. Of particular importance is the construction and connection technology, by means of which planar contacts, that is to say whole-area or full-area conductor track contacts, can be realized. In particular, it is known to manufacture printed conductors galvanically, that is to say by means of electroplating, on semiconductor components. For this purpose, an insulation material applied to the semiconductor component is regularly opened by means of a laser process, subsequently applied, for example by means of physical vapor deposition (PVD = Physical Vapor Deposition), to a seed layer and this seed layer is structured by means of photographic technology for electroplating. In this case, the opening of the insulation material in the laser process is usually realized by means of a defined angle. That is, the opening of the insulating material extends both obliquely to a flat side of the semiconductor device as well as obliquely to a normal on this flat side of the semiconductor device.

Eine nachfolgend an dieser Öffnung galvanisch gefertigte Leiterbahn verläuft folglich ebenfalls schräg entlang der Öffnung dieses Isolationsmaterials und somit entlang eines Schenkels dieses Winkels.Consequently, a subsequently produced at this opening electrically conductive trace also runs obliquely along the opening of this insulating material and thus along a leg of this angle.

Dies erweist sich insbesondere problematisch bei mechanischen Belastungen, insbesondere etwa durch starke oder häufige Temperaturzyklen, durch große oder häufige Lastwechsel oder ähnliche Einflüsse, da das Isolationsmaterial einen höheren Wärmeausdehnungskoeffizienten aufweist, als die typischerweise um- oder anliegenden Materialien, insbesondere Chipmetallisierungen oder Kupfer. Folglich resultieren bei Temperaturwechselns oder Lastwechseln Biegebelastungen, welche bei dem Leistungsmodul zu einer Rissbildung, etwa in einer Chipmetallisierung, führen können. Dieser Umstand senkt die Lebensdauer von Leistungsmodulen drastisch herab.This proves to be particularly problematic with mechanical loads, in particular by strong or frequent temperature cycles, by large or frequent load changes or similar influences, since the insulation material has a higher coefficient of thermal expansion than the typically surrounding or adjacent materials, in particular chip metallizations or copper. Consequently, bending loads occur in the case of temperature changes or load changes, which can lead to cracking, for example in a chip metallization, in the power module. This circumstance drastically reduces the lifetime of power modules.

Es ist daher Aufgabe der Erfindung, ein verbessertes Leistungsmodul zu schaffen, welches eine höhere Lebensdauer aufweist. Es ist ferner Aufgabe der Erfindung, ein Verfahren zur Herstellung eines solchen verbesserten Leistungsmoduls anzugeben.It is therefore an object of the invention to provide an improved power module, which has a longer service life. It is a further object of the invention to provide a method for producing such an improved power module.

Diese Aufgabe der Erfindung wird mit einem Leistungsmodul mit den in Anspruch 1 angegebenen Merkmalen sowie mit einem Verfahren mit den in Anspruch 10 angegebenen Merkmalen gelöst.This object of the invention is achieved with a power module having the features specified in claim 1 and with a method having the features specified in claim 10.

Bevorzugte Weiterbildungen der Erfindung sind in den zugehörigen Unteransprüchen, der nachfolgenden Beschreibung und der Zeichnung angegeben.Preferred embodiments of the invention are set forth in the appended subclaims, the following description and the drawing.

Das erfindungsgemäße Leistungsmodul weist ein Halbleiterbauelement und einen elektrischen Leiter auf, welcher mittels eines Kontakts elektrisch an dem Halbleiterbauelement kontaktiert ist. Dabei erstreckt sich der elektrische Leiter zumindest in einer Umgebung des Kontakts derart von diesem Kontakt fort, dass er sich mit zunehmendem Abstand von dem Kontakt zunehmend vom Halbleiterbauelement beabstandet. Das erfindungsgemäße Leistungsmodul weist dabei eine erste Isolierung auf, an welcher der Leiter an seiner dem Halbleiterbauelement abgewandten Seite anliegt und sich insbesondere an dieser ersten Isolierung abstützt. Infolge der Anlage des Leiters wirkt bei dem erfindungsgemäßen Leistungsmodul folglich auf den Leiter eine Stützkraft, welche eine Biegekraft aufgrund von Biegebelastungen, die auf den Leiter vom Halbleiterbauelement weg wirken, kompensieren kann, indem diese Stützkraft der Biegekraft entgegen wirkt. Eine vom Halbleiterbauelement fort gerichtete Kraft auf den Leiter wird folglich durch die Anlage des Leiters an dem Isolator auf seiner vom Halbleiterbauelement abgewandten Seite kompensiert, sodass der Leiter einer solchen Kraft nicht nachgeben kann. Auf diese Weise sind bei dem erfindungsgemäßen Leistungsmodul Biegebelastungen vermindert und folglich sind Rissbildungen oder sonstige die Lebensdauer von Leistungsmodulen herabsetzende Erscheinungen wirksam unterdrückt. Folglich ist die Lebenserwartung des erfindungsgemäßen Leistungsmoduls deutlich erhöht.The power module according to the invention has a semiconductor component and an electrical conductor, which is contacted by means of a contact electrically to the semiconductor component. In this case, the electrical conductor extends at least in an environment of the contact away from this contact such that it is increasingly spaced with increasing distance from the contact of the semiconductor device. The power module according to the invention in this case has a first insulation, on which the conductor rests on its side facing away from the semiconductor component and is supported in particular on this first insulation. As a result of the installation of the conductor acts in the power module according to the invention consequently on the head of a supporting force, which can compensate for a bending force due to bending loads acting on the conductor of the semiconductor device, by this supporting force of the bending force counteracts. A directed away from the semiconductor device force on the conductor is thus compensated by the system of the conductor to the insulator on its side facing away from the semiconductor device side, so that the head of such a force can not yield. In this way, bending loads are reduced in the power module according to the invention and consequently cracking or other phenomena that reduce the life of power modules are effectively suppressed. Consequently, the life expectancy of the power module according to the invention is significantly increased.

Vorzugsweise streckt sich der Leiter des erfindungsgemäßen Leistungsmoduls zumindest in der Umgebung von dem Kontakt und/oder dem Halbleiterbauelement weg.The conductor of the power module according to the invention preferably extends at least in the vicinity away from the contact and / or the semiconductor component.

Bei dem erfindungsgemäßen Leistungsmodul liegt zweckmäßig der Leiter an seiner dem Halbleiterbauelement zugewandten Seite an einer zweiten Isolierung des Leistungsmoduls an und stützt sich zweckmäßig an dieser ab. Auf diese Weise ist der Leiter sowohl an seiner dem Halbleiterbauelement zugewandten Seite als auch an seiner vom Halbleiterbauelement abgewandten Seite gestützt und gewissermaßen gekapselt. Auf diese Weise sind Biegebelastungen des Leiters besonders wirksam reduziert.In the case of the power module according to the invention, the conductor expediently rests against a second insulation of the power module on its side facing the semiconductor component and expediently rests thereon. In this way, the conductor is supported both on its side facing the semiconductor device side and on its side facing away from the semiconductor device side and effectively encapsulated. In this way, bending loads of the conductor are particularly effectively reduced.

In einer vorteilhaften Weiterbildung der Erfindung stützt oder stützen sich erste und/oder zweite Isolierung an die jeweils andere der ersten und zweiten Isolierung und/oder an dem Leistungshalbleiter und/oder an einem Substrat und/oder an einem am Kontakt angeordneten Teil des Leiters ab. Auf diese Weise können Fixpunkte des Leistungsmoduls genutzt werden, an welchen sich die erste und/oder zweite Isolierung und somit im Ergebnis auch der Leiter zumindest in der Umgebung des Kontakts wirksam abstützen kann/können.In an advantageous embodiment of the invention, the first and / or supports or support second insulation to the respective other of the first and second insulation and / or to the power semiconductor and / or to a substrate and / or arranged on a contact part of the conductor from. In this way, fixed points of the power module can be used, at which the first and / or second insulation and thus, as a result, also the conductor can support effectively at least in the vicinity of the contact / can.

Geeigneterweise sind bei dem erfindungsgemäßen Leistungsmodul die erste Isolierung mit einem ersten Isoliermaterial gebildet und die zweite Isolierung mit einem, insbesondere vom ersten verschiedenen, zweiten Isoliermaterial gebildet. Auf diese Weise lassen sich weitere Parameter der Isoliermaterialen unabhängig einstellen, so dass sich die Biegebelastung des Leiters, etwa infolge von Wärmebelastung im Betrieb des Leistungsmoduls, zusätzlich reduzieren lässt.Conveniently, in the power module according to the invention, the first insulation is formed with a first insulating material and the second insulation is formed with a, in particular different from the first, second insulating material. In this way, further parameters of the insulating materials can be set independently, so that the bending load of the conductor, for example due to heat load during operation of the power module, can be additionally reduced.

Geeigneterweise ist bei dem erfindungsgemäßen Leistungsmodul der Leiter eine Leiterbahn und/oder ein Leiterblech. Gerade Leiterbahnen und/oder Leiterbleche finden bei sogenannten planaren Aufbau- und Verbindungstechniken verbreitet Einsatz.Suitably, in the power module according to the invention, the conductor is a conductor track and / or a conductor plate. Straight strip conductors and / or conductor plates are widely used in so-called planar construction and connection techniques.

In einer vorteilhaften Weiterbildung des erfindungsgemäßen Leistungsmoduls ist das Halbleiterbauelement mittels einer Flachseite an den Leiter angebunden und der Kontakt ist oder bildet eine Kontaktfläche, wobei sich die Kontaktfläche entlang der Flachseite erstreckt.In an advantageous development of the power module according to the invention, the semiconductor component is connected to the conductor by means of a flat side and the contact is or forms a contact surface, the contact surface extending along the flat side.

Zweckmäßig erstreckt sich bei dem erfindungsgemäßen Leistungsmodul der Leiter, insbesondere außerhalb oder fern der Umgebung, an einer quer, insbesondere senkrecht, zur Kontaktfläche verlaufenden Seite des Halbleiterbauelements entlang.Expediently, in the case of the power module according to the invention, the conductor, in particular outside or in the vicinity of the surroundings, extends along a side of the semiconductor component which extends transversely, in particular perpendicularly, to the contact surface.

Besonders bevorzugt ist bei dem erfindungsgemäßen Leistungsmodul das erste und/oder das zweite Isoliermaterial mit einer Glasübergangstemperatur gebildet, welche mindestens 110°C, vorzugsweise mindestens 130°C und idealerweise mindestens 150°C beträgt und/oder höher als die Betriebstemperatur des Halbleiterbauelements, vorzugsweise mindestens 15°C und idealerweise 30°C höher als die Betriebstemperatur des Halbleiterbauelements, ist. Auf diese Weise ist/sind die erste und/oder die zweite Isolierung auch bei Wärmeentwicklung im Betrieb des erfindungsgemäßen Leistungsmoduls hinreichend starr, sodass die Wärmeentwicklung die Lebensdauer des erfindungsgemäßen Leistungsmoduls nicht übermäßig reduziert. Particularly preferably, in the power module according to the invention the first and / or the second insulating material is formed with a glass transition temperature which is at least 110 ° C, preferably at least 130 ° C and ideally at least 150 ° C and / or higher than the operating temperature of the semiconductor device, preferably at least 15 ° C and ideally 30 ° C higher than the operating temperature of the semiconductor device is. In this way, the first and / or the second insulation is / are sufficiently rigid even during heat development during operation of the power module according to the invention, so that the heat development does not excessively reduce the lifetime of the power module according to the invention.

Geeigneterweise ist bei dem erfindungsgemäßen Leistungsmodul das erste und/oder zweite Isoliermaterial mit einem Thermoplast, insbesondere mit einem Polyimid und/oder einem Polyamid und/oder PEEK und/oder einem Duroplast, insbesondere einem Epoxidharz und/oder PPBO, und/oder zumindest einem Siloxan und/oder zumindest einer Keramik und/oder einer Kombination mit einem oder mehreren dieser Materialien gebildet.Suitably, in the power module according to the invention, the first and / or second insulating material with a thermoplastic, in particular with a polyimide and / or a polyamide and / or PEEK and / or a thermoset, in particular an epoxy resin and / or PPBO, and / or at least one siloxane and / or at least one ceramic and / or a combination with one or more of these materials.

Das erfindungsgemäße Verfahren zur Herstellung eines solchen Leistungsmoduls wie vorhergehend beschrieben zeichnet sich dadurch aus, dass der Leiter mittels thermischen Metallspritzens, insbesondere Coldspray und/oder Plasmaspritzens und/oder Detonationsspritzens, und/oder mittels Aerosoldeposition und/oder Galvanisierens, insbesondere mit nachfolgendem Ätzen, und/oder Sinterns und/oder Klebens und/oder Lötens und/oder Diffusionslötens, insbesondere von abgeschrägten Metallplättchen, gefertigt wird.The inventive method for producing such a power module as described above is characterized in that the conductor by means of thermal metal spraying, in particular cold spray and / or plasma spraying and / or detonation spraying, and / or by aerosol deposition and / or galvanizing, in particular with subsequent etching, and / or sintering and / or gluing and / or brazing and / or diffusion brazing, in particular of beveled metal flakes.

Zweckmäßig wird bei dem erfindungsgemäßen Verfahren zumindest die erste und vorzugsweise auch die zweite Isolierung, insbesondere das erste und vorzugsweise auch das zweite Isoliermaterial, mittels Jettens, insbesondere Ink-Jettens, und/oder Dispensens und/oder Laminierens und/oder Tauchens und/oder Sprühens gebildet.In the method according to the invention, it is expedient to use at least the first and preferably also the second insulation, in particular the first and preferably also the second insulating material, by jetting, in particular ink jetting, and / or dispensing and / or laminating and / or dipping and / or spraying educated.

Nachfolgend wird die Erfindung anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert.The invention will be explained in more detail with reference to embodiments shown in the drawing.

Es zeigen:

  • 1 ein bekanntes Leistungsmodul mit einem Halbleiterbauteil und einer galvanisch angebunden Leiterbahn schematisch im Querschnitt,
  • 2 eine Einzelheit des Leistungsmoduls gemäß 1 schematisch im Querschnitt,
  • 3 ein Ausführungsbeispiel eines erfindungsgemäßen Leistungsmoduls schematisch im Querschnitt sowie
  • 4 das erfindungsgemäße Leistungsmodul gem. 3 schematisch in einer Draufsicht.
Show it:
  • 1 a known power module with a semiconductor device and a galvanically connected trace schematically in cross section,
  • 2 a detail of the power module according to 1 schematically in cross-section,
  • 3 an embodiment of a power module according to the invention schematically in cross section and
  • 4 the power module according to the invention. 3 schematically in a plan view.

Das in 1 dargestellte bekannte Leistungsmodul 10 umfasst einen Schaltungsträger 20 in Gestalt eines DCB-Substrats (DCB = engl. „Direct bonded copper“). Der Schaltungsträger weist eine erste 30 und eine zweite, zur ersten Flachseite parallele, Flachseite 40 auf.This in 1 illustrated known power module 10 includes a circuit carrier 20 in the form of a DCB substrate (DCB = direct bonded copper). The circuit carrier has a first 30 and a second, parallel to the first flat side, flat side 40 on.

An der Flachseite 40 ist auf dem Schaltungsträger 20 ein Halbleiterbauelement in Gestalt eines Halbleiterchips 50 aufgebracht. Der Halbleiterchip 50 bildet seinerseits ein Flachteil mit zueinander und zu den Flachseiten des Schaltungsträgers 20 parallelen Flachseiten, welche zur elektrischen Kontaktierung mit Chipmetallisierungen 52, 54 aus AlSiCu metallisiert sind. An seiner dem Schaltungsträger 20 zugewandten Flachseite ist der Halbleiterchip 50 mittels eines Kontaktstücks 60 an dem Schaltungsträger 20 elektrisch leitend angebunden.At the flat side 40 is on the circuit carrier 20 a semiconductor device in the form of a semiconductor chip 50 applied. The semiconductor chip 50 in turn forms a flat part with each other and to the flat sides of the circuit substrate 20 Parallel flat sides, which for electrical contact with Chipmetallisierungen 52 . 54 are metallized from AlSiCu. At his the circuit carrier 20 facing flat side is the semiconductor chip 50 by means of a contact piece 60 on the circuit carrier 20 electrically connected.

An seiner dem Schaltungsträger 20 abgewandten Seite ist der Halbleiterchip 50 elektrisch mit einer aus Kupfer gebildeten Leiterbahn 70 kontaktiert. Die Leiterbahn 70 wird mittels eines galvanischen Prozesses an den Halbleiterchip 50 gefertigt:At his the circuit carrier 20 opposite side is the semiconductor chip 50 electrically with a conductor formed from copper 70 contacted. The conductor track 70 is applied to the semiconductor chip by means of a galvanic process 50 made:

Der Halbleiterchip 50 wird zunächst an sämtlichen Seiten, mit Ausnahme derjenigen Flachseite, welche an dem Kontaktstück 60 anliegt, mit einer elektrisch isolierenden Isolierschicht 80 bedeckt. Zur elektrischen Kontaktierung an seiner dem Schaltungsträger abgewandten Flachseite wird an dieser die Isolierschicht 80 mittels eines Laserprozesses geöffnet, d.h. entfernt. Die Öffnung der Isolierschicht 80 mittels des Laserprozesses wird typischerweise mittels eines definierten Winkels 90 vorgenommen, sodass sich die Öffnung der Isolierschicht 80 an ihren Rändern mit dem Winkel 90 zur Normalen N auf der vom Schaltungsträger 20 abgewandten Flachseite vom Halbleiterchip 50 fort aufweitet.The semiconductor chip 50 is first on all sides, with the exception of those flat side, which on the contact piece 60 is applied, with an electrically insulating insulating layer 80 covered. For electrical contacting on its side facing away from the circuit board flat side of this is the insulating layer 80 opened by a laser process, ie removed. The opening of the insulating layer 80 by means of the laser process is typically by means of a defined angle 90 made so that the opening of the insulating layer 80 at their edges with the angle 90 to the normal N on the circuit carrier 20 remote flat side of the semiconductor chip 50 continues to expand.

In die Öffnung der Isolierschicht 80 wird mittels Physikalischer Gasphasenabscheidung (PVD) ein Seedlayer (engl. = „Saatschicht“) aufgebracht, welcher darauffolgend in an sich bekannter Weise mittels Fototechnik für eine nachfolgende galvanische Abscheidung der Leiterbahn 70 strukturiert wird, sodass sich in der Öffnung der Isolierschicht 80 eine Kontaktfläche 100 bildet.In the opening of the insulating layer 80 a Seedlayer (English = "seed layer") is applied by means of physical vapor deposition (PVD), which subsequently in a conventional manner by means of photographic technology for a subsequent electrodeposition of the conductor track 70 is structured so that in the opening of the insulating layer 80 a contact surface 100 forms.

Folglich streckt sich auch die Leiterbahn 70 nach Abscheidung an der Kontaktfläche 100 mit einem solchen Winkel 90 zur Normalen N auf die Flachseite des Halbleiterchips 50 von der Flachseite des Halbleiterchips 50 weg, dass sich die Leiterbahn 70 mit zunehmender Entfernung von der Kontaktfläche 100 vom Halbleiterchip 50 beabstandet, d.h. entfernt. Dabei streckt sich die Leiterbahn 70 geradlinig von dem Halbleiterchip 50 weg.Consequently, also stretches the trace 70 after deposition at the contact surface 100 with such an angle 90 to the normal N on the flat side of the semiconductor chip 50 from the flat side of the semiconductor chip 50 away, that's the track 70 with increasing distance from the contact surface 100 from the semiconductor chip 50 spaced, ie removed. This extends the track 70 straight from the semiconductor chip 50 path.

In einem weiteren, nicht eigens dargestellten Ausführungsbeispiel, welches im Übrigen dem dargestellten Ausführungsbeispiel entspricht, wird die Leiterbahn 70 mittels eines Druckprozesses der Isolierschicht 80 und einer nachfolgenden Aufbringung der Leiterbahn 70 gebildet. Dazu wird die Isolierschicht auf den Halbleiterchip 50 aufgedruckt. Infolge der flüssigen oder pastösen Konsistenz des Isolationsmaterials bildet sich ebenfalls ein Winkel 90 aus, sodass bei Aufbringung der Leiterbahn 70 auf die Isolierschicht diese Leiterbahn 70 ebenfalls einen Winkel 90 mit der vom Schaltungsträger 20 abgewandten Flachseite des Halbleiterchips 50 einschließt.In a further, not specifically illustrated embodiment, which otherwise corresponds to the illustrated embodiment, the conductor track 70 by means of a printing process of the insulating layer 80 and a subsequent application of the conductor track 70 educated. For this purpose, the insulating layer on the semiconductor chip 50 printed. Due to the liquid or pasty consistency of the insulating material also forms an angle 90 so that when applying the trace 70 on the insulating layer this trace 70 also an angle 90 with the circuit carrier 20 remote flat side of the semiconductor chip 50 includes.

Die Isolierschicht 80 ist mit einem ersten Isoliermaterial gebildet, welches einen höheren Wärmeausdehnungskoeffizienten (Wärmeausdehnungskoeffizient > 50 ppm) aufweist als etwa die Chipmetallisierungen 52, 54 (AlSiCu weist einen Wärmeausdehnungskoeffizienten von etwa 24 ppm auf) oder das Kupfer (Wärmeausdehnungskoeffizient = etwa 17.5 ppm) der Leiterbahn 70. Aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der aneinander angrenzenden Materialien ist die Leiterbahn 70 relativ zum Halbleiterchip 50 und zur Isolierschicht 80 beweglich. Diese relative Beweglichkeit führt zu Bewegungen (in 3 in Pfeilrichtungen 105), welche die Leiterbahn 70 um die Kontaktfläche 100 vom Halbleiterchip 50 fort und auf den Halbleiterchip 50 zu bewegt. Diese Bewegungen führen bei bekannten Leistungsmodulen 10 zu Biegebelastungen und schließlich typisch zum Riss in der Chipmetallisierung 54 (2).The insulating layer 80 is formed with a first insulating material, which has a higher coefficient of thermal expansion (thermal expansion coefficient> 50 ppm) than about the chip metallizations 52 . 54 (AlSiCu has a thermal expansion coefficient of about 24 ppm) or copper (thermal expansion coefficient = about 17.5 ppm) of the trace 70 , Due to the different thermal expansion coefficients of the adjacent materials is the conductor track 70 relative to the semiconductor chip 50 and the insulating layer 80 movable. This relative mobility leads to movements (in 3 in arrow directions 105 ), which the conductor track 70 around the contact surface 100 from the semiconductor chip 50 away and onto the semiconductor chip 50 too moved. These movements result in known power modules 10 to bending loads and finally typical to the crack in the chip metallization 54 ( 2 ).

Zur Vermeidung dieser Biegebelastungen ist bei dem erfindungsgemäßen Leistungsmodul (3 und 4) 110 auf die Leiterbahn 70 eine weitere Isolierschicht 120 aus einem weiteren Isoliermaterial aufgebracht, sodass die Leiterbahn 70 an der weiteren Isolierschicht 120 anliegt. Diese weitere Isolierschicht 120 ist ein Ausführungsbeispiel der ersten Isolierung des der Figurenbeschreibung vorhergehenden Teils der vorliegenden Beschreibung. Die Isolierschicht 80 hingegen bildet ein Ausführungsbeispiel der zweiten Isolierung des der Figurenbeschreibung vorhergehenden Teils der vorliegenden Beschreibung.To avoid these bending loads, in the case of the power module according to the invention ( 3 and 4 ) 110 on the track 70 another insulating layer 120 applied from another insulating material, so that the trace 70 on the further insulating layer 120 is applied. This further insulating layer 120 is an embodiment of the first isolation of the preceding description of the description part of the present description. The insulating layer 80 on the other hand, an exemplary embodiment of the second insulation forms the part of the description preceding the description of the description.

Diese weitere Isolierschicht 120 stützt den sich mit zunehmendem Abstand von der Kontaktfläche 100 vom Halbleiterchip 50 zunehmend beabstandenden ersten Teil 72 der Leiterbahn 70 gegenüber einem sich an der Kontaktfläche entlang streckenden zweiten Teil 74 der Leiterbahn 70 ab, indem die zweite Isolierschicht 120 diesen ersten Teil 72 und den zweiten Teil 74 der Leiterbahn 70 miteinander verbindet und so gegeneinander arretiert.This further insulating layer 120 supports itself with increasing distance from the contact surface 100 from the semiconductor chip 50 increasingly spaced first part 72 the conductor track 70 opposite a second part extending along the contact surface 74 the conductor track 70 off by the second insulating layer 120 this first part 72 and the second part 74 the conductor track 70 connects together and thus locked against each other.

Ferner stützt die weitere Isolierschicht 120 den sich mit zunehmendem Abstand von der Kontaktfläche 100 vom Halbleiterchip 50 beabstandenden ersten Teil 72 der Leiterbahn 70 gegenüber zumindest einem Teil der Isolierschicht 80 ab, indem die weitere Isolierschicht 120 die Leiterbahn 70 umschließt, d.h. einkapselt und bereichsweise an der Isolierschicht 80 starr anbindet.Furthermore, the further insulating layer supports 120 with increasing distance from the contact surface 100 from the semiconductor chip 50 spaced first part 72 the conductor track 70 opposite at least a part of the insulating layer 80 off, adding the more insulating layer 120 the conductor track 70 encloses, ie encapsulates and partially on the insulating layer 80 rigidly connected.

Die weitere Isolierschicht 120 fixiert die Leiterbahn 70 folglich an mehreren Bereichen und stützt diese gegenüber Biegeeinwirkungen. Infolge der weiteren Isolierschicht 120 wird eine von der dem Schaltungsträger 20 abgewandten Flachseite des Halbleiterchips 50 fort wirkende Biegeeinwirkung auf die Leiterbahn 70 wirksam kompensiert.The further insulating layer 120 fixes the track 70 thus at several areas and supports these against bending actions. As a result of the further insulating layer 120 becomes one of the circuit carrier 20 remote flat side of the semiconductor chip 50 continuing bending action on the track 70 effectively compensated.

Die weitere Isolierschicht 120 ist mit einem solchen weiteren Isoliermaterial gebildet, welches eine Glasübergangstemperatur aufweist, die bei über 150 Grad Celsius liegt. Damit ist die Glasübergangstemperatur mehr als 30 Grad Celsius höher als die Betriebstemperatur des Halbleiterchips 50.The further insulating layer 120 is formed with such a further insulating material which has a glass transition temperature which is above 150 degrees Celsius. Thus, the glass transition temperature is more than 30 degrees Celsius higher than the operating temperature of the semiconductor chip 50 ,

Die weitere Isolierschicht 120 ist mittels Inkjettens abgeschieden. In weiteren, nicht eigens dargestellten Ausführungsbeispielen kann die weitere Isolierschicht 120 mittels Dispensens, Tauchens, Sprühens abgeschieden werden.The further insulating layer 120 is deposited by means of Inkjettens. In further, not specifically illustrated embodiments, the further insulating layer 120 by means of dispensing, dipping, spraying.

Die weitere Isolierschicht 120 ist mit einem Thermoplast, im gezeigten Ausführungsbeispiel ein Polyimid, gebildet. In weiteren, nicht eigens dargestellten Ausführungsbeispielen ist die weitere Isolierschicht 120 mit einem sonstigen Thermoplast, etwa einem Polyamid oder PEEK oder einem Duroplast, etwa einem Epoxidharz oder PPBO oder einem anorganischen oder organischen Isoliermaterial, etwa einer Siloxanverbindung oder einer Keramik oder einer Kombination aus den vorgenannten Materialien gebildet.The further insulating layer 120 is formed with a thermoplastic, in the illustrated embodiment, a polyimide. In further, not specifically illustrated embodiments, the further insulating layer 120 formed with another thermoplastic, such as a polyamide or PEEK or a thermoset, such as an epoxy resin or PPBO or an inorganic or organic insulating material, such as a siloxane compound or a ceramic or a combination of the aforementioned materials.

Die weitere Isolierschicht 120 kann sich in weiteren nicht eigens dargestellten Ausführungsbeispielen zudem an weiteren Bereichen des erfindungsgemäßen Leistungsmoduls 110 abstützen, etwa an dem Schaltungsträger 20 und/oder an dem Halbleiterchip 50 und/oder an einem ggf. vorhandenen Gehäuse des Leistungsmoduls anliegend abstützen.The further insulating layer 120 can also be found in other not specifically illustrated embodiments in other areas of the power module according to the invention 110 support, such as on the circuit board 20 and / or on the semiconductor chip 50 and / or resting against an optionally existing housing of the power module.

Wie in 3 gezeigt führt die Leiterbahn 70 in einem weiter von der Kontaktfläche 100 beabstandeten Bereich 130 an einer zu den Flachseiten des Halbleiterchips 50 senkrecht verlaufenden Stirnseite 140 des Halbleiterchips 50 entlang. Auf diese Weise umschließt die Leiterbahn 70 den Halbleiterchip 50 partiell, sodass die Leiterbahn 70 zusätzlich räumlich formschlüssig verklammert ist und auch somit gegenüber Biegebelastungen geschützt ist.As in 3 shown leads the track 70 in a farther from the contact area 100 spaced area 130 at one to the flat sides of the semiconductor chip 50 vertical end face 140 of the semiconductor chip 50 along. In this way encloses the conductor track 70 the semiconductor chip 50 partially, so the track 70 is additionally clamped spatially form-fitting and is thus protected against bending loads.

Claims (11)

Leistungsmodul mit einem Halbleiterbauelement (50) und einem elektrischen Leiter (70), welche mittels eines Kontakts (100) elektrisch an dem Halbleiterbauelement (50) kontaktiert ist, wobei sich der elektrische Leiter (70) zumindest in einer Umgebung des Kontakts (100) derart von diesem fortstreckt, dass er sich mit zunehmendem Abstand von dem Kontakt (100) zunehmend vom Halbleiterbauelement (50) beabstandet, wobei das Leistungsmodul (110) eine erste Isolierung (120) aufweist, an welcher der Leiter (70) mit seiner dem Halbleiterbauelement (50) abgewandten Seite anliegt.A power module comprising a semiconductor device (50) and an electrical conductor (70) electrically contacted to the semiconductor device (50) by a contact (100), the electrical conductor (70) being in at least one environment of the contact (100) extending therefrom further away from the semiconductor device (50) with increasing distance from the contact (100), the power module (110) having a first insulation (120) at which the conductor (70) is connected to the semiconductor device (100). 50) facing away from the side. Leistungsmodul nach dem vorhergehenden Anspruch, bei welchem sich der Leiter (70) an einer dem Halbleiterbauelement (50) zugewandten Seite an einer zweiten Isolierung (80) des Leistungsmoduls (110) abstützt.Power module according to the preceding claim, in which the conductor (70) is supported on a side facing the semiconductor component (50) on a second insulation (80) of the power module (110). Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem sich erste (120) und/oder zweite Isolierung (80) an die jeweils andere der ersten (120) und zweiten Isolierung (80) und/oder an dem Leistungshalbleiter (50) und/oder an einem Substrat (20) des Leistungsmoduls (50) und/oder einem am Kontakt (100) angeordneten oder entlang verlaufenden Teil (74) des Leiters (70) abstützt.Power module according to one of the preceding claims, wherein first (120) and / or second insulation (80) to the other of the first (120) and second insulation (80) and / or on the power semiconductor (50) and / or a substrate (20) of the power module (50) and / or a contact (100) arranged or along extending part (74) of the conductor (70) is supported. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem die erste Isolierung (120) mit einem ersten Isoliermaterial gebildet ist und die zweite Isolierung (80) mit einem, insbesondere vom ersten verschiedenen, zweiten Isoliermaterial gebildet ist.Power module according to one of the preceding claims, in which the first insulation (120) is formed with a first insulating material and the second insulation (80) is formed with a, in particular different from the first, second insulating material. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem der Leiter (70) eine Leiterbahn und/oder ein Leiterblech bildet.Power module according to one of the preceding claims, wherein the conductor (70) forms a conductor track and / or a conductor plate. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das Halbleiterbauelement (50) mittels einer Flachseite an den Leiter (70) angebunden ist und der Kontakt eine Kontaktfläche (100) bildet, wobei sich die Kontaktfläche entlang der Flachseite erstreckt.Power module according to one of the preceding claims, wherein the semiconductor device (50) is connected by a flat side to the conductor (70) and the contact forms a contact surface (100), wherein the contact surface extends along the flat side. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem sich der Leiter (70) an einer quer, insbesondere senkrecht, zur Kontaktfläche verlaufenden Seite (140) des Halbleiterbauelements (50) entlang streckt.Power module according to one of the preceding claims, in which the conductor (70) extends along a side (140) of the semiconductor component (50) that extends transversely, in particular perpendicularly, to the contact surface. Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das erste und/oder zweite Isoliermaterial mit einer Glasübergangstemperatur gebildet ist, welche mindestens 110 Grad Celsius, vorzugsweise mindestens 130 Grad Celsius und idealerweise mindestens 150 Grad Celsius beträgt und/oder höher als die Betriebstemperatur des Halbleiterbauelements (50), vorzugsweise mindestens 15 und idealerweise mindestens 30 Grad Celsius höher als die Betriebstemperatur des Halbleiterbauelements (50) ist.Power module according to one of the preceding claims, wherein the first and / or second insulating material is formed with a glass transition temperature which is at least 110 degrees Celsius, preferably at least 130 degrees Celsius and ideally at least 150 degrees Celsius and / or higher than the operating temperature of the semiconductor device ( 50), preferably at least 15 and ideally at least 30 degrees Celsius higher than the operating temperature of the semiconductor device (50). Leistungsmodul nach einem der vorhergehenden Ansprüche, bei welchem das erste und/oder zweite Isoliermaterial mit einem Thermoplast, insbesondere mit einem Polyimid und/oder Polyamid und/oder PEEK, und/oder einem Duroplast, insbesondere einem Epoxidharz und/oder PPBO, und/oder zumindest einem Siloxan und/oder zumindest einer Keramik und/oder einer Kombination mit einem oder mehreren dieser Materialien gebildet ist.Power module according to one of the preceding claims, wherein the first and / or second insulating material with a thermoplastic, in particular with a polyimide and / or polyamide and / or PEEK, and / or a thermoset, in particular an epoxy resin and / or PPBO, and / or at least one siloxane and / or at least one ceramic and / or a combination with one or more of these materials is formed. Verfahren zur Herstellung eines Leistungsmoduls nach einem der vorhergehenden Ansprüche, bei welchem der Leiter (70) mittels thermischen Metallspritzens, insbesondere Coldspray und/oder Plasmaspritzens und/oder Detonationsspritzens, und/oder mittels Aerosoldeposition und/oder Galvanisierens, insbesondere mit nachfolgendem Ätzen, und/oder Sinterns und/oder Klebens und/oder Lötens und/oder Diffusionslötens, insbesondere von abgeschrägten Metallplättchen, gefertigt wird. Method for producing a power module according to one of the preceding claims, wherein the conductor (70) by means of thermal metal spraying, in particular cold spray and / or plasma spraying and / or detonation spraying, and / or by aerosol deposition and / or galvanizing, in particular with subsequent etching, and / / or sintering and / or gluing and / or soldering and / or diffusion soldering, in particular of beveled metal flakes. Verfahren nach dem vorhergehenden Anspruch, bei welchem zumindest die zweite Isolierung (80) und/oder das zweite Isoliermaterial mittels Jettens, insbesondere Inkjettens, und/oder Dispensens und/oder Laminierens und/oder Tauchens und/oder Sprühens gebildet wird.Method according to the preceding claim, in which at least the second insulation (80) and / or the second insulating material is formed by jetting, in particular inking, and / or dispensing and / or laminating and / or dipping and / or spraying.
DE102017215039.4A 2017-08-29 2017-08-29 Power module and method for producing such a power module Pending DE102017215039A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017215039.4A DE102017215039A1 (en) 2017-08-29 2017-08-29 Power module and method for producing such a power module
PCT/EP2018/073176 WO2019043028A1 (en) 2017-08-29 2018-08-29 Power module and method for producing such a power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017215039.4A DE102017215039A1 (en) 2017-08-29 2017-08-29 Power module and method for producing such a power module

Publications (1)

Publication Number Publication Date
DE102017215039A1 true DE102017215039A1 (en) 2019-02-28

Family

ID=63557415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017215039.4A Pending DE102017215039A1 (en) 2017-08-29 2017-08-29 Power module and method for producing such a power module

Country Status (2)

Country Link
DE (1) DE102017215039A1 (en)
WO (1) WO2019043028A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
DE102008045338A1 (en) * 2007-09-14 2009-04-02 Infineon Technologies Ag Semiconductor device
DE102008048423A1 (en) * 2007-09-24 2009-05-20 Infineon Technologies Ag Integrated circuit component
DE102008017454A1 (en) * 2008-04-05 2009-12-31 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module with hermetically sealed circuit arrangement and manufacturing method for this purpose
DE112010003891T5 (en) * 2009-10-02 2012-11-15 Arkansas Power Electronics International, Inc. Semiconductor component and method for producing the semiconductor device
DE102015218842A1 (en) * 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Method for contacting a contact surface of a semiconductor device and electronic module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1430524A2 (en) * 2001-09-28 2004-06-23 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
DE102012216086B4 (en) * 2012-09-11 2017-01-05 Siemens Aktiengesellschaft Power electronics module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
DE102008045338A1 (en) * 2007-09-14 2009-04-02 Infineon Technologies Ag Semiconductor device
DE102008048423A1 (en) * 2007-09-24 2009-05-20 Infineon Technologies Ag Integrated circuit component
DE102008017454A1 (en) * 2008-04-05 2009-12-31 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module with hermetically sealed circuit arrangement and manufacturing method for this purpose
DE112010003891T5 (en) * 2009-10-02 2012-11-15 Arkansas Power Electronics International, Inc. Semiconductor component and method for producing the semiconductor device
DE102015218842A1 (en) * 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Method for contacting a contact surface of a semiconductor device and electronic module

Also Published As

Publication number Publication date
WO2019043028A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
EP0221399B1 (en) Semiconductor power module
EP1713124B1 (en) Power semiconductor module with connecting tracks and with connecting elements connected to the connecting tracks
DE10121970B4 (en) Power semiconductor module in pressure contact
EP1868243B1 (en) High-performance semi-conductor module with opposing electrically insulated terminals
DE102005047567B3 (en) Power semiconductor module comprises a housing, connecting elements and an electrically insulated substrate arranged within the housing and semiconductor components with a connecting element and an insulating molded body
DE102007006706A1 (en) Circuit arrangement with connecting device and manufacturing method thereof
WO2013013964A1 (en) Carrier device, electrical device having a carrier device and method for producing same
DE102014115815B4 (en) METHOD FOR MANUFACTURING A CIRCUIT CARRIER, METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, METHOD FOR OPERATING A SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR MODULE
WO2021099019A1 (en) Electronic module comprising a pulsating heat pipe
DE102010001958A1 (en) Electronic control device, has heat guide element staying in thermal contact with another heat guide element and partially staying in thermal contact with cabinet, where former heat guide element is malleably formed
DE102005030247B4 (en) Power semiconductor module with high current carrying capacity connectors
EP3281218A1 (en) Method for electrically contacting a component by means of galvanic connection of an open-pored contact piece, and corresponding component module
WO2009030562A1 (en) Method for the production and contacting of electronic components by means of a substrate plate, particularly a dcb ceramic substrate plate
EP3226269B1 (en) Power semiconductor device
WO2007045112A1 (en) Power housing for semiconductor chips and the arrangement thereof for heat dissipation
DE102007024160B4 (en) The power semiconductor module
DE102007029378B4 (en) Interconnect and substrate with compliant conductive interconnects
DE102017215039A1 (en) Power module and method for producing such a power module
EP2003693B1 (en) Pressure contact three-phase converter module
DE102017211336A1 (en) Power module with surface-mounted electrical contacting elements
DE102007044046B4 (en) Method for internal contacting of a power semiconductor module
EP2964004A2 (en) Electronic component assembly
DE102008026347A1 (en) Power-electronic arrangement, has electrically conducting regions arranged in edge region, where arrangement between one of conducting regions and base body comprises electrically conductive connection
EP2534685A1 (en) Scalable construction for lateral semiconductor components having high current-carrying capacity
DE102018111594B4 (en) Power semiconductor module and power semiconductor device with a power semiconductor module

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee