DE102017127567B4 - POLYSILICON GATE STACK WET ETCH CHEMICAL AND SEMICONDUCTOR MANUFACTURING PROCESS - Google Patents

POLYSILICON GATE STACK WET ETCH CHEMICAL AND SEMICONDUCTOR MANUFACTURING PROCESS Download PDF

Info

Publication number
DE102017127567B4
DE102017127567B4 DE102017127567.3A DE102017127567A DE102017127567B4 DE 102017127567 B4 DE102017127567 B4 DE 102017127567B4 DE 102017127567 A DE102017127567 A DE 102017127567A DE 102017127567 B4 DE102017127567 B4 DE 102017127567B4
Authority
DE
Germany
Prior art keywords
wet etch
etch chemistry
polysilicon
gate stack
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017127567.3A
Other languages
German (de)
Other versions
DE102017127567A1 (en
Inventor
Neng-Jye Yang
Kuo Bin HUANG
Ming-Hsi Yeh
Shun Lin
Yu-Wen Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/657,537 external-priority patent/US10179878B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017127567A1 publication Critical patent/DE102017127567A1/en
Application granted granted Critical
Publication of DE102017127567B4 publication Critical patent/DE102017127567B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

Polysilizium-Gate-Stapel-Nassätzchemikalie mit:alkalischen Lösungsmitteln, wobei mindestens eines der alkalischen Lösungsmittel eine Aminstruktur mit sterischer Hinderung aufweist;einem Puffersystem, das Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst;einem oder mehreren polaren Lösungsmitteln; undWasser.A polysilicon gate stacked wet etch chemistry comprising:alkaline solvents, at least one of the alkaline solvents having a sterically hindered amine structure;a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA;one or more polar solvents; and water.

Description

Technisches Gebiettechnical field

Die vorliegende Offenbarung betrifft im Allgemeinen eine Nassätzchemikalie für selektive Siliziumätzung und insbesondere eine Nassätzchemikalie zum Ätzen eines Gate-Stapels aus Polysilizium.The present disclosure relates generally to a wet etch chemistry for selective silicon etching, and more particularly to a wet etch chemistry for etching a polysilicon gate stack.

Hintergrund der ErfindungBackground of the Invention

Bei einem Integrationsschema für eine Metall-Gate-Ersetzung können Nassätzchemikalien, die zum Entfernen von Polysilizium verwendet werden, eine nicht-ideale Ätzselektivität zwischen Polysilizium- und Siliziumoxidschichten oder zwischen Polysilizium- und Siliziumnitridschichten zeigen. Eine nicht-ideale Selektivität der Ätzchemikalie kann bedeuten, dass die umgebenden Materialien während der Entfernung des Polysiliziums geätzt oder beschädigt werden, was zu Fehlern (z. B. Partikelerzeugung, Materialdiffusion, Materialverschlechterung usw.), Minderung der elektrischen Leistung (z. B. Leckstrom) und Wafer-Ausbeuteverlust führen kann.
US Patentanmeldung US 2008 / 0 076 688 A1 offenbart eine alkalische wässrige Reinigungszusammensetzung zum Reinigen von Rückständen nach dem chemisch-mechanischen Polieren (CMP) und Rückständen nach dem Ätzen, wobei die Reinigungszusammensetzung Amin, Passivierungsmittel und Wasser umfassen.
US Patentanmeldung US 2016 / 0 254 164 A1 offenbart eine Ätzlösung zum Abziehen eines modifizierten Resists von einem Halbleitersubstrat, wobei die Ätzlösung eine Alkoholverbindung und eine quaternäre Ammoniumhydroxidverbindung enthält, die mindestens eines von Tetraethylammoniumhydroxid und Tetrabutylammoniumhydroxid umfasst.In a metal gate replacement integration scheme, wet etch chemistries used to remove polysilicon may exhibit non-ideal etch selectivity between polysilicon and silicon oxide layers or between polysilicon and silicon nitride layers. Non-ideal selectivity of the etch chemistry can mean that the surrounding materials are etched or damaged during polysilicon removal, resulting in defects (e.g., particle generation, material diffusion, material degradation, etc.), electrical performance degradation (e.g., leakage current) and loss of wafer yield.
US patent application U.S. 2008/0 076 688 A1 discloses an alkaline aqueous cleaning composition for cleaning chemical mechanical polishing (CMP) residues and etch residues, the cleaning composition comprising amine, passivating agent and water.
US patent application U.S. 2016/0 254 164 A1 discloses an etching solution for stripping a modified resist from a semiconductor substrate, the etching solution containing an alcohol compound and a quaternary ammonium hydroxide compound comprising at least one of tetraethylammonium hydroxide and tetrabutylammonium hydroxide.

Weiterer Stand der Technik ist aus DE 10 2015 112 267 A1 und US 2015 / 0 287 798 A1 bekannt.Further state of the art is out DE 10 2015 112 267 A1 and U.S. 2015/0 287 798 A1 known.

Figurenlistecharacter list

Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.

  • 1 zeigt eine beispielhafte Feldeffekttransistor-Struktur mit einer Polysilizium-Gate-Opferelektrode gemäß einigen Ausführungsformen.
  • 2 zeigt eine beispielhafte Struktur, die einer Polysilizium-Nassätzung unterzogen worden ist und eine schlechte Polysilizium-Selektivität zeigt.
  • 3 zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens zum Ersetzen einer Gate-Elektrode, bei dem eine beispielhafte Nassätzchemikalie zum Entfernen einer Polysilizium-Gate-Opferelektrode verwendet wird, gemäß einigen Ausführungsformen.
  • 4 zeigt einen beispielhaften Gate-Stapel, der ein Gate-Dielektrikum und eine Gate-Elektrode umfasst, gemäß einigen Ausführungsformen.
  • 5 zeigt einen beispielhaften Gate-Stapel mit ersten Abstandshaltern gemäß einigen Ausführungsformen.
  • 6 zeigt einen beispielhaften Gate-Stapel mit ersten Abstandshaltern und Source-/Drain-Erweiterungen gemäß einigen Ausführungsformen.
  • 7 zeigt einen beispielhaften Gate-Stapel mit ersten Abstandshaltern, Source-/Drain-Erweiterungen und zweiten Abstandshaltern gemäß einigen Ausführungsformen.
  • 8 zeigt einen beispielhaften Gate-Stapel mit ersten Abstandshaltern, Source-/Drain-Erweiterungen, zweiten Abstandshaltern und Source-/Drain-Bereichen gemäß einigen Ausführungsformen.
  • 9 zeigt einen beispielhaften Gate-Stapel mit einer ausgesparten Gate-Elektrode nach einem Trockenätzprozess, gemäß einigen Ausführungsformen.
Aspects of the present invention are best understood by considering the following detailed description when taken in conjunction with the accompanying drawings. It should be noted that, in accordance with standard industry practice, various elements are not drawn to scale. Rather, the dimensions of the various elements may be arbitrarily increased or decreased for clarity of discussion.
  • 1 12 shows an example field effect transistor structure with a polysilicon gate sacrificial electrode, in accordance with some embodiments.
  • 2 FIG. 12 shows an exemplary structure that has undergone a polysilicon wet etch and exhibits poor polysilicon selectivity.
  • 3 FIG. 12 is a flow diagram of an example gate electrode replacement method using an example wet etch chemistry to remove a sacrificial polysilicon gate electrode, in accordance with some embodiments.
  • 4 FIG. 1 shows an example gate stack including a gate dielectric and a gate electrode, according to some embodiments.
  • 5 10 shows an example gate stack with first spacers, according to some embodiments.
  • 6 FIG. 1 shows an example gate stack with first spacers and source/drain extensions, according to some embodiments.
  • 7 FIG. 1 shows an example gate stack with first spacers, source/drain extensions, and second spacers, according to some embodiments.
  • 8th 12 shows an example gate stack with first spacers, source/drain extensions, second spacers, and source/drain regions, according to some embodiments.
  • 9 10 shows an example gate stack with a recessed gate electrode after a dry etch process, in accordance with some embodiments.

Detaillierte BeschreibungDetailed description

Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.The description below provides many different embodiments or examples for implementing various features of the provided subject matter. Specific examples of components and arrangements are described below to simplify the present invention. For example, the fabrication of a first member over or on a second member in the description below may include embodiments where the first and second members are formed in direct contact, and may also include embodiments where additional members are formed between the first and the second element can be formed such that the first and second elements are not in direct contact. Furthermore, in the present invention, reference numbers and/or letters may be repeated in the various examples. This repetition in itself does not write any relationship between the different any discussed embodiments and/or configurations.

Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.In addition, spatially relative terms such as "beneath", "below", "lower", "above", "upper" and the like may be used herein for ease of reference describing the relationship of an element or structure to one or more other elements or structures depicted in the figures. The spatially relative terms are intended to encompass other orientations of the device in use or operation in addition to the orientation depicted in the figures. The device may be oriented differently (rotated 90 degrees or in a different orientation) and the spatially relative descriptors used herein interpreted accordingly as well.

Der hier verwendete Begriff „Nenn-“ bezieht sich auf einen Soll- oder Zielwert einer Eigenschaft oder eines Parameters für eine Komponente oder einen Prozessschritt, der während der Entwurfsphase für ein Produkt oder ein Verfahren zusammen mit einem Bereich von Werten über und/oder unter dem Sollwert festgelegt wird. Der Bereich von Werten beruht normalerweise auf geringfügigen Schwankungen bei Herstellungsprozessen oder Toleranzen. Wenn nicht anders angegeben, haben alle hier verwendeten technischen und wissenschaftlichen Begriffe die gleichen Bedeutungen, wie sie einem Durchschnittsfachmann auf dem Fachgebiet, zu dem diese Erfindung gehört, allgemein bekannt sind.As used herein, the term "nominal" refers to a target or target value of a property or parameter for a component or process step, determined during the design phase for a product or process, along with a range of values above and/or below the setpoint is set. The range of values is usually due to minor variations in manufacturing processes or tolerances. Unless otherwise specified, all technical and scientific terms used herein have the same meanings as commonly known to one of ordinary skill in the art to which this invention pertains.

Nassätzung ist ein Verfahren, bei dem eine chemische Lösung, die flüssige Ätzmittel enthält, verwendet wird, um Materialien von der Oberfläche eines Targets, wie etwa eines Wafers, zu entfernen. Ein Nassätzprozess kann mehrere chemische Reaktionen umfassen, die die ursprünglichen Reaktionspartner aufzehren und neue Reaktionspartner und Nebenprodukte hervorbringen. Der Nassätzprozess kann in drei Stufen unterteilt werden: (1) Diffusion des flüssigen Ätzmittels in das Target-Material; (2) Reaktion zwischen dem flüssigen Ätzmittel und dem Target-Material; und (3) Diffusion der Nebenprodukte in die Lösung, weg von der Oberfläche, wo die Reaktion stattgefunden hat.Wet etching is a process that uses a chemical solution containing liquid etchants to remove materials from the surface of a target, such as a wafer. A wet etch process can involve multiple chemical reactions that consume the original reactants and produce new reactants and by-products. The wet etch process can be divided into three stages: (1) diffusion of the liquid etchant into the target material; (2) reaction between the liquid etchant and the target material; and (3) Diffusion of the by-products into the solution, away from the surface where the reaction took place.

Eine Eigenschaft der chemischen Lösung in einem solchen Nassätzprozess ist das Vermögen, das gewünschte Material zu entfernen, ohne andere Materialien, die der Nassätzchemikalie ausgesetzt sind, zu beschädigen oder anzugreifen. Dieses Vermögen des Ätzsystems hängt von dem Verhältnis der Ätzraten zwischen dem Target-Material und anderen Materialien ab, die während des Ätzprozesses vorhanden sind. Dieses Ätzverhältnis ist als „Selektivität“ bekannt. Ein Nassätzprozess mit einer „hohen“ Selektivität (z. B. größer als 1000 : 1) kann das Target-Material entfernen, ohne andere Materialien zu beschädigen, die gleichzeitig der Nassätzchemikalie ausgesetzt sind. Umgekehrt kann ein Nassätzprozess mit einer „niedrigen“ Selektivität (z. B. kleiner als 1000 : 1) das Target-Material und zumindest einen Teil eines anderen Materials entfernen, das der Nassätzchemikalie ausgesetzt ist.A property of the chemical solution in such a wet etch process is the ability to remove the desired material without damaging or attacking other materials exposed to the wet etch chemistry. This capability of the etch system depends on the etch rate ratio between the target material and other materials present during the etch process. This etch ratio is known as “selectivity”. A wet etch process with a "high" selectivity (e.g., greater than 1000:1) can remove the target material without damaging other materials that are concurrently exposed to the wet etch chemistry. Conversely, a wet etch process with a "low" selectivity (e.g., less than 1000:1) may remove the target material and at least a portion of any other material exposed to the wet etch chemistry.

Nassätzprozesse werden bei der Chipherstellung auf verschiedenen Wafer-Herstellungsstufen verwendet, um Materialien von der Oberfläche des Wafers selektiv zu entfernen. Zum Beispiel kann eine Nassätzung verwendet werden, um polykristallines Silizium (Polysilizium) von einer Gate-Opferstruktur zu entfernen, damit sie durch ein Metall-Gate ersetzt werden kann. Da das Polysilizium von anderen Materialien (z. B. Siliziumoxid, Siliziumnitrid und Siliziumcarbonitrid) umgeben ist, ist es wichtig zu gewährleisten, dass die Nassätzchemikalie eine hohe Selektivität für Polysilizium hat. Wenn die Selektivität niedrig ist, werden die umgebenden Materialien bei der Polysilizium-Entfernung geätzt oder beschädigt. Eine niedrige Selektivität ist unerwünscht und kann zu Fehlern (z. B. Teilchenerzeugung, Materialdiffusion, Materialverschlechterung usw.), Minderung der elektrischen Leistung (z. B. Leckstrom) und Wafer-Ausbeuteverlust führen.Wet etching processes are used in chip fabrication at various wafer manufacturing stages to selectively remove materials from the surface of the wafer. For example, a wet etch can be used to remove polycrystalline silicon (polysilicon) from a sacrificial gate structure so that it can be replaced with a metal gate. Because the polysilicon is surrounded by other materials (e.g., silicon oxide, silicon nitride, and silicon carbonitride), it is important to ensure that the wet etch chemistry has a high selectivity for polysilicon. If the selectivity is low, the surrounding materials will be etched or damaged during polysilicon removal. Low selectivity is undesirable and can lead to defects (e.g., particle generation, material diffusion, material degradation, etc.), electrical performance degradation (e.g., leakage current), and wafer yield loss.

Die vorliegende Erfindung ist auf eine Nassätzchemikalie gerichtet, die eine hohe Selektivität für Polysilizium und amorphe Siliziummaterialien (a-Si-Materialien) und eine niedrige Selektivität für Oxide, Nitride und Oxidcarbide auf Siliziumbasis zeigt. Die Nassätzchemikalie kann daher Polysilizium und a-Si entfernen, ohne Siliziumoxid (SiO2), Siliziumnitrid (SixNy) oder Siliziumoxidcarbid (SiOxCy) zu beschädigen, die Materialien sind, die der Ätzchemikalie während des Nassätz-Entfernungsprozesses gleichzeitig ausgesetzt werden können. Bei einigen Ausführungsformen kann diese selektive Nassätzung durch Verwenden eines Systems von zusammenwirkenden Lösungsmitteln in einer halbwässrigen Umgebung realisiert werden. Das heißt, die selektive Nassätzchemikalie kann mindestens zwei organische Lösungsmittel (z. B. ein alkalisches Lösungsmittel und/oder ein polares Lösungsmittel) und Wasser umfassen. Bei einigen Ausführungsformen können die organischen Lösungsmittel eine Aminstruktur mit sterischer Hinderung haben, die die Reaktion zwischen der Ätzchemikalie und Materialien wie SiO2, SixNy oder SiOxCy verzögern kann. Bei einigen Ausführungsformen kann die Nassätzchemikalie ein Puffersystem umfassen, um zu gewährleisten, dass die Ätzrate während des Nassätzprozesses stabil bleibt. Weiterhin können kleine Mengen von Wasser oder anderen losen Chemikalien automatisch in festgelegten Abständen zugeführt werden, um verbrauchte Chemikalien wieder aufzufüllen, sodass sichergestellt ist, dass der pH und die Alkali-Konzentration der Lösung stabil sind.The present invention is directed to a wet etch chemistry that exhibits high selectivity for polysilicon and amorphous silicon (a-Si) materials and low selectivity for silicon-based oxides, nitrides, and oxide carbides. The wet etch chemistry can therefore remove polysilicon and a-Si without damaging silicon oxide (SiO 2 ), silicon nitride (Si x N y ) or silicon oxide carbide (SiO x C y ), which are materials that are simultaneously exposed to the etch chemistry during the wet etch removal process can become. In some embodiments, this selective wet etch can be implemented using a system of cooperating solvents in a semi-aqueous environment. That is, the selective wet etch chemistry can include at least two organic solvents (e.g., an alkaline solvent and/or a polar solvent) and water. In some embodiments, the organic solvents can have an amine structure with steric hindrance that can retard the reaction between the etch chemistry and materials such as SiO 2 , Si x N y , or SiO x C y . In some embodiments, the wet etch chemistry may include a buffering system to ensure that the etch rate remains stable during the wet etch process. Furthermore, small amounts of water or other loose chemicals can be added automatically at specified intervals to eliminate spent chemicals replenish chemicals to ensure that the pH and alkali concentration of the solution is stable.

1 ist eine Schnittansicht einer beispielhaften Feldeffekttransistor(FET)-Struktur 100 gemäß einigen Ausführungsformen. Beispielhaft und nicht beschränkend kann die FET-Struktur 100 ein FinFET oder ein Planartransistor sein. Die beispielhafte Struktur 100 weist ein Halbleitersubstrat 110 mit leicht dotierten Bereichen 120 und stark dotierten Bereichen 130 auf. Die leicht dotierten Bereiche 120 sind als leicht dotierte Drain-Bereiche (LDD-Bereiche) oder Source-/Drain-Erweiterungen bekannt. Die stark dotierten Bereiche 130 sind Source-/Drain-Bereiche oder Übergänge des FET, wie einem Durchschnittsfachmann bekannt sein dürfte. 1 10 is a cross-sectional view of an exemplary field effect transistor (FET) structure 100, in accordance with some embodiments. By way of example and not limitation, the FET structure 100 may be a FinFET or a planar transistor. The example structure 100 includes a semiconductor substrate 110 having lightly doped regions 120 and heavily doped regions 130 . The lightly doped regions 120 are known as lightly doped drain (LDD) regions or source/drain extensions. The heavily doped regions 130 are source/drain regions or junctions of the FET, as would be known to one of ordinary skill in the art.

Wenn die beispielhafte Struktur 100 ein Planartransistor ist, kann das Halbleitersubstrat 110 ein massiver Wafer oder eine obere Schicht eines Halbleiter-auf-Isolator(SOI)-Wafers sein. Wenn die beispielhafte Struktur 100 ein FinFET ist, kann das Halbleitersubstrat 110 eine Halbleiterfinne sein, die senkrecht zu der Oberseite des Wafers ist. Beispielhaft und nicht beschränkend kann das Halbleitersubstrat 110 aus Folgendem bestehen: Silizium oder einem anderen elementaren Halbleiter, wie etwa Germanium; einem Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumarsenid (InAs) und/oder Indiumantimonid (InSb); einem Legierungshalbleiter, wie etwa Siliziumgermanium (SiGe), Galliumarsenidphosphid (GaAsP), Aluminiumindiumarsenid (AlInAs), Aluminiumgalliumarsenid (AlGaAs), Galliumindiumarsenid (GaInAs), Galliumindiumphosphid (GaInP) und/oder Galliumindiumarsenidphosphid (GaInAsP); oder Kombinationen davon.When the example structure 100 is a planar transistor, the semiconductor substrate 110 may be a bulk wafer or a top layer of a semiconductor-on-insulator (SOI) wafer. When the example structure 100 is a FinFET, the semiconductor substrate 110 may be a semiconductor fin that is perpendicular to the top surface of the wafer. By way of example and not limitation, the semiconductor substrate 110 may be composed of: silicon or another elemental semiconductor, such as germanium; a compound semiconductor such as silicon carbide, gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), indium arsenide (InAs), and/or indium antimonide (InSb); an alloy semiconductor such as silicon germanium (SiGe), gallium arsenide phosphide (GaAsP), aluminum indium arsenide (AlInAs), aluminum gallium arsenide (AlGaAs), gallium indium arsenide (GaInAs), gallium indium phosphide (GaInP) and/or gallium indium arsenide phosphide (GaInAsP); or combinations thereof.

Die beispielhafte FET-Struktur 100 weist außerdem eine Gate-Struktur 140 auf. Die Gate-Struktur 140 weist wiederum eine Gate-Elektrode 150, ein Gate-Dielektrikum 160 und erste Abstandshalter 170 und zweite Abstandshalter 180 auf. Die Gate-Elektrode 150 und das Gate-Dielektrikum 160 werden als ein „Gate-Stapel“ bezeichnet. Wie einem Durchschnittsfachmann bekannt sein dürfte, kann die Gate-Struktur 140 eine Gate-Opferelektrode aufweisen, die während eines Gate-Ersetzungsprozesses hergestellt wird. Bei einem Gate-Ersetzungsprozess ist die Gate-Elektrode 150 eine Gate-Opferelektrode, die aus Polysilizium besteht und in nachfolgenden Schritten durch eine Metall-Gate-Elektrode ersetzt werden kann. Beispielhaft und nicht beschränkend besteht das Gate-Dielektrikum 160 aus SiO2, das durch ein Dielektrikum mit einer hohen Dielektrizitätskonstante (k-Wert, der größer als 3,9 ist) oder einen Dielektrika-Stapel, wie etwa Hafniumoxid (HfO2), Hafniumsilicat (Hf-Silicat), SiO2/HfO2 oder SiO2/Hf-Silicat, ersetzt werden kann. Bei einigen Ausführungsformen können die ersten Abstandshalter 170 ein dielektrisches Material sein, wie etwa SiO2, Siliziumoxidnitrid (SiON), mit Kohlenstoff dotiertes Siliziumnitrid (SiCN), SiOxCy oder SixNy. Bei einigen Ausführungsformen kann die Dicke der ersten Abstandshalter 170 etwa 2 nm bis etwa 5 nm betragen. Bei einigen Ausführungsformen können die zweiten Abstandshalter 180 aus einem dielektrischen Material bestehen, wie etwa SiON, SixNy oder SiCN. Wie ein Durchschnittsfachmann erkennen dürfte, kann der zweite Abstandshalter 180 ein Stapel aus einer oder mehreren Schichten sein, die aus dem gleichen Material oder aus unterschiedlichen Materialien bestehen. Die ersten Abstandshalter 170 und die zweiten Abstandshalter 180 können zum Definieren der leicht dotierten Bereiche 120 und der stark dotierten Bereichen 130 und zum Bereitstellen eines Strukturträgers für die Gate-Struktur während des Gate-Elektroden-/-Dielektrikum-Ersetzungsprozesses verwendet werden. Es ist zu beachten, dass die ersten Abstandshalter 170 und die zweiten Abstandshalter 180 während des Polysilizium- und SiO2-Entfernungsprozesses nicht entfernt werden.The example FET structure 100 also includes a gate structure 140 . The gate structure 140 in turn has a gate electrode 150, a gate dielectric 160 and first spacers 170 and second spacers 180. FIG. The gate electrode 150 and the gate dielectric 160 are referred to as a "gate stack". As would be known to one of ordinary skill in the art, the gate structure 140 may include a sacrificial gate electrode formed during a gate replacement process. In a gate replacement process, the gate electrode 150 is a sacrificial gate electrode composed of polysilicon that can be replaced with a metal gate electrode in subsequent steps. By way of example and not limitation, the gate dielectric 160 is composed of SiO 2 backed by a dielectric with a high dielectric constant (k value greater than 3.9) or a dielectric stack such as hafnium oxide (HfO 2 ), hafnium silicate (Hf silicate), SiO 2 /HfO 2 or SiO 2 /Hf silicate can be substituted. In some embodiments, the first spacers 170 may be a dielectric material such as SiO 2 , silicon oxynitride (SiON), carbon-doped silicon nitride (SiCN), SiO x C y , or Si x N y . In some embodiments, the thickness of the first spacers 170 can be about 2 nm to about 5 nm. In some embodiments, the second spacers 180 may be made of a dielectric material, such as SiON, Si x N y , or SiCN. As one of ordinary skill in the art would appreciate, the second spacer 180 can be a stack of one or more layers made of the same material or different materials. The first spacers 170 and the second spacers 180 may be used to define the lightly doped regions 120 and the heavily doped regions 130 and to provide structural support for the gate structure during the gate electrode/dielectric replacement process. Note that the first spacers 170 and the second spacers 180 are not removed during the polysilicon and SiO 2 removal process.

Ein Zwischenschicht-Dielektrikum (ILD) 190 grenzt an die Gate-Struktur 140 an. Bei einigen Ausführungsformen kann das ILD 190 SiO2, SiOxC, SiON, Siliziumoxidcarbonitrid (SiOCN), Siliziumcarbid (SiC), SiCN oder ein Low-k-Material mit einem k-Wert, der kleiner als 3,9 ist, sein. Wie ein Durchschnittsfachmann erkennen dürfte, ermöglicht das ILD 190 eine elektrische Trennung von der Gate-Elektrode 150 und den Source-/Drain-Kontakten, die in nachfolgenden Schritten hergestellt werden (in 1 nicht dargestellt).An interlayer dielectric (ILD) 190 is adjacent to the gate structure 140 . In some embodiments, the ILD 190 may be SiO 2 , SiO x C, SiON, silicon oxide carbonitride (SiOCN), silicon carbide (SiC), SiCN, or a low-k material with a k-value less than 3.9. As one of ordinary skill in the art would appreciate, the ILD 190 allows for electrical isolation from the gate electrode 150 and the source/drain contacts made in subsequent steps (in 1 not shown).

Bei einigen Ausführungsformen kann eine Kombination aus einem Trocken- und einem Nassätzprozess zum Entfernen der Gate-Elektrode 150 verwendet werden, die eine Polysilizium-Gate-Elektrode ist. Zum Beispiel kann mit einem Trockenätzprozess ein Teil der Gate-Elektrode 150 entfernt werden, sodass die Gate-Elektrode 150 in Bezug zu den ersten und zweiten Abstandshaltern 170 und 180 und dem ILD 190 ausgespart wird. Bei einigen Ausführungsformen kann dann mit einem beispielhaften Nassätzprozess verbliebenes Material der Gate-Elektrode 150 selektiv entfernt werden. Wenn der Nassätzprozess eine niedrige Selektivität für die Gate-Elektrode 150 hat, werden die ersten Abstandshalter 170 und das Gate-Dielektrikum 160 während des Polysilizium-Entfernungsprozesses partiell entfernt. Dadurch kann die Nassätzchemikalie das Substrat 110 erreichen. Unterstellt man außerdem, dass das Substrat 110 aus Silizium besteht, so kann die Nassätzchemikalie beginnen, das Siliziumsubstrat 110 durchzuätzen, sodass es zu einem Siliziumverlust kommt. Wie bereits erläutert worden ist, ist ein Siliziumverlust aus dem Substrat 110 ein Zuverlässigkeitsproblem, und er kann zu einem Wafer-Ausbeuteverlust führen.In some embodiments, a combination of a dry and a wet etch process may be used to remove gate electrode 150, which is a polysilicon gate electrode. For example, a dry etch process may remove a portion of the gate electrode 150 such that the gate electrode 150 is recessed with respect to the first and second spacers 170 and 180 and the ILD 190 . In some embodiments, remaining gate electrode 150 material may then be selectively removed with an exemplary wet etch process. When the wet etch process has a low selectivity for the gate electrode 150, the first spacers 170 and the gate dielectric 160 are partially removed during the polysilicon removal process. This allows the wet etch chemistry to reach the substrate 110 . Also, assuming that the substrate 110 is silicon, the wet etch chemistry may begin to etch through the silicon substrate 110, leaving it there is a loss of silicon. As previously discussed, silicon loss from the substrate 110 is a reliability issue and can lead to wafer yield loss.

2 zeigt eine beispielhafte Transistorstruktur 200 nach der Entfernung der Polysilizium-Gate-Elektrode mit einem Trockenätzprozess und einem nachfolgenden Nassätzprozess, der eine niedrige Selektivität zwischen der Gate-Elektrode 150, den ersten Abstandshaltern 170 und dem Gate-Dielektrikum 160 zeigt. In diesem beispielhaften Fall werden die ersten Abstandshalter 170 und das Gate-Dielektrikum 160 im Wesentlichen an „Schwachpunkt“-Stellen geätzt, an denen das Gate-Dielektrikum 160 und die ersten Abstandshalter 170 dünner als zum Beispiel die unteren Ecken der Gate-Struktur 140 sein könnten. Diese Schwachpunkte können während der Abscheidung entstehen und können auf das Abscheidungsverfahren, die geometrischen Eigenschaften der Struktur (z. B. Seitenverhältnis und Öffnungsprofil), die Dicke der einzelnen Schichten und andere Parameter zurückzuführen sein. Dadurch können Teile des Substrats 110 der Nassätzchemikalie ausgesetzt werden, die die freiliegenden Oberflächen des Substrats 110 ätzen kann. Somit entstehen Hohlräume 210 in dem Substrat 110 an den Stellen, an denen das Substrat mit der Nassätzchemikalie in Kontakt kommt. Da das Substrat 110 ein einkristallines Material (z. B. Silizium) sein kann, können sich die Größe und die Form der Hohlräume 210 in Abhängigkeit zum Beispiel von der Ätzdauer, der kristallografischen Orientierung des Substrats, dem Dotierungsniveau des Substrats und der mechanischen Spannung ändern. Wie ein Durchschnittsfachmann erkennen dürfte, können die Hohlräume 210 ein ernsthaftes Zuverlässigkeitsproblem darstellen und zu einer niedrigen Wafer-Ausbeute führen. Zudem können die Hohlräume 210 über den Wafer zufällig verteilt sein und können viele Bereiche des Chips beeinträchtigen. 2 12 shows an example transistor structure 200 after removing the polysilicon gate electrode with a dry etch process and a subsequent wet etch process that exhibits a low selectivity between the gate electrode 150, the first spacers 170, and the gate dielectric 160. FIG. In this example case, the first spacers 170 and the gate dielectric 160 are etched substantially at “weak point” locations where the gate dielectric 160 and the first spacers 170 are thinner than the bottom corners of the gate structure 140, for example could. These weak points may arise during deposition and may be due to the deposition process, the geometric properties of the structure (e.g., aspect ratio and aperture profile), the thickness of the individual layers, and other parameters. This may expose portions of the substrate 110 to the wet etch chemistry, which may etch the exposed surfaces of the substrate 110 . Thus, voids 210 are formed in the substrate 110 at the locations where the substrate contacts the wet etch chemistry. Since the substrate 110 may be a single crystalline material (e.g., silicon), the size and shape of the cavities 210 may change depending on, for example, the etch time, the crystallographic orientation of the substrate, the doping level of the substrate, and the mechanical stress . As one of ordinary skill in the art would appreciate, the cavities 210 can pose a serious reliability problem and result in low wafer yields. Additionally, the cavities 210 may be randomly distributed across the wafer and may affect many areas of the chip.

Um die vorgenannten Probleme anzugehen, wird hier eine beispielhafte Nassätzchemikalie offenbart. Bei einigen Ausführungsformen hat die beispielhafte Nassätzchemikalie die folgenden Attribute: (I) hohe Selektivität gegenüber Si oder Si-basierten Oxiden, Nitriden und Carbiden; (II) gute Benetzbarkeit, um die Oberflächenspannung zu reduzieren und die chemische Lösung die targetierten Oberflächen erreichen zu lassen; und (III) ein Puffersystem, um sicherzustellen, dass die Stärke der Lösung (z. B. die Stabilität der Ätzrate) im Verlauf der Zeit gleichbleibend ist.To address the foregoing issues, an exemplary wet etch chemistry is disclosed herein. In some embodiments, the exemplary wet etch chemistry has the following attributes: (I) high selectivity to Si or Si-based oxides, nitrides, and carbides; (II) good wettability to reduce surface tension and allow chemical solution to reach the targeted surfaces; and (III) a buffering system to ensure that the strength of the solution (e.g., the stability of the etch rate) is consistent over time.

Was die Selektivität betrifft, so kann bei einigen Ausführungsformen die Selektivität der Lösung auf zwei Wegen angepasst werden: (I) Erhöhen der Polysilizium-Ätzrate, und (II) Verzögern der Ätzrate anderer Materialien auf Si-Basis (z. B. Oxide, Nitride und Carbide auf Si-Basis). Bei einigen Ausführungsformen kann die Polysilizium-Ätzung durch Zuführen von anorganischen Chemikalien auf Fluor-Basis oder von anorganischen Alkalien, wie etwa Fluorwasserstoffsäure (HF) und Ammoniakhydrat (NH4OH), verbessert werden. Bei einigen Ausführungsformen kann die Zugabe von organischen Alkalien, die eine Aminstruktur mit sterischer Hinderung haben, die Polysilizium-Ätzung unterstützen und die Ätzung von Oxiden, Nitriden und Carbiden auf Si-Basis behindern. Somit können organische Alkalien, die eine Aminstruktur mit sterischer Hinderung haben, eine Doppelfunktion haben.In terms of selectivity, in some embodiments the selectivity of the solution can be adjusted in two ways: (I) increasing the polysilicon etch rate, and (II) retarding the etch rate of other Si-based materials (e.g., oxides, nitrides and Si-based carbides). In some embodiments, the polysilicon etch can be enhanced by supplying fluorine-based inorganic chemicals or inorganic alkalis, such as hydrofluoric acid (HF) and hydrated ammonia (NH 4 OH). In some embodiments, the addition of organic alkalis that have a sterically hindered amine structure may aid the polysilicon etch and hinder the etch of Si-based oxides, nitrides, and carbides. Thus, organic alkalis that have a sterically hindered amine structure can have a dual function.

Wie einem Durchschnittsfachmann bekannt sein dürfte, ist sterische Hinderung die Vermeidung oder Verzögerung von inter- oder intramolekularen Wechselwirkungen infolge der räumlichen Struktur eines Moleküls. Mit anderen Worten, eine Aminstruktur mit sterischer Hinderung kann eine „Schicht“ um die Oxide, Nitrid und Carbide auf Si-Basis erzeugen, um sie vor den Ätzkomponenten der Ätzchemikalie zu schützen. Die Bildung dieser „Schutzschicht“ ist der großen Größe der Aminstruktur mit sterischer Hinderung zuzuschreiben, die verhindert, dass die chemische Lösung die Oxide, Nitrid und Carbide auf Si-Basis erreicht und mit diesen reagiert. Bei einigen Ausführungsformen umfassen Chemikalien, die eine Aminstruktur mit sterischer Hinderung haben und in einer beispielhaften Nassätzchemikalie verwendet werden könnten, Tetramethylammoniumhydroxid (TMAH), Tetrabutylammoniumhydroxid (TBAH), Benzyltrimethylammoniumhydroxid und Monoethanolamin (MEA). Wie ein Durchschnittsfachmann erkennen dürfte, kann die Ätzlösung mehr als eines der vorgenannten Amine mit sterischer Hinderung haben. Die Amine mit sterischer Hinderung können die Ätzung der Oxide, Nitrid und Carbide auf Si-Basis zwar behindern oder verzögern, aber immer noch gute Ätzraten für Polysilizium oder a-Si ermöglichen. Daher können diese organischen Alkalien die anorganischen Ätzchemikalien ergänzen und Schutz für die ätzempfindlichen Schichten der Struktur bieten.As one of ordinary skill in the art would know, steric hindrance is the avoidance or delay of intermolecular or intramolecular interactions due to the spatial structure of a molecule. In other words, an amine structure with steric hindrance can create a “layer” around the Si-based oxides, nitride, and carbides to protect them from the etch components of the etch chemistry. The formation of this "protective layer" is attributed to the large size of the amine structure with steric hindrance that prevents the chemical solution from reaching and reacting with the Si-based oxides, nitrides and carbides. In some embodiments, chemistries that have a sterically hindered amine structure and could be used in an example wet etch chemistry include tetramethylammonium hydroxide (TMAH), tetrabutylammonium hydroxide (TBAH), benzyltrimethylammonium hydroxide, and monoethanolamine (MEA). As one of ordinary skill in the art would appreciate, the etchant solution can have more than one of the foregoing sterically hindered amines. The sterically hindered amines can hinder or delay the etch of the Si-based oxides, nitride and carbides, but still allow good etch rates for polysilicon or a-Si. Therefore, these organic alkalis can complement the inorganic etch chemistries and provide protection for the etch-sensitive layers of the structure.

Bei einigen Ausführungsformen kann außer den organischen Alkalien mit sterischer Hinderung auch ein polares Lösungsmittel einen Nassätzschutz für das Gate-Dielektrikum 160, die ersten Abstandshalter 170, die zweiten Abstandshalter 180 und das ILD 190 bieten, die Oxid-, Nitrid- und Carbidschichten auf Si-Basis sind. Polare Lösungsmittel können organische oder anorganische Chemikalien mit Atomen sein, die unterschiedliche Elektronegativitäten haben. Bei einigen Ausführungsformen können die polaren Lösungsmittel organische Lösungsmittel mit hoher Polarität sein, nämlich größer als 13,3 × 10-30 Cm. Beispielhaft und nicht beschränkend umfassen hochpolare organische Lösungsmittel, die zu der Ätzlösung gegeben werden können, Sulfonderivate, Carbonatesterderivate, Etherderivate, Alkoholderivate und Furanderivate. Bei einigen Ausführungsformen umfassen polare Lösungsmittel, die zum Schutz von Siliziumoxiden und Siliziumnitriden verwendet werden können, Dimethylsulfoxid, Sulfolan, Ethylencarbonat, Tetrahydrofuran, Butyldiglycol und Ethylenglycol (EG). Wie ein Durchschnittsfachmann erkennen dürfte, sollen die vorgenannten polaren Lösungsmittel nicht beschränkend sein. Der Gehalt des polaren Lösungsmittels in der Ätzlösung kann bei einigen Ausführungsformen in dem Bereich von 1 % bis 40 % liegen.In some embodiments, in addition to the sterically hindered organic alkalis, a polar solvent can also provide wet etch protection for the gate dielectric 160, the first spacers 170, the second spacers 180, and the ILD 190, the oxide, nitride, and carbide layers on Si base are. Polar solvents can be organic or inorganic chemicals with atoms that have different electronegativity. In some embodiments, the polar solvents can be organic solvents with high polarity, greater than 13.3×10 -30 Cm. By way of example and not limitation, highly polar organic solvents that can be added to the etching solution include sulfone derivatives, carbonate ester derivatives, ether derivatives, alcohol derivatives and furan derivatives. In some embodiments, polar solvents that can be used to protect silicon oxides and silicon nitrides include dimethyl sulfoxide, sulfolane, ethylene carbonate, tetrahydrofuran, butyl diglycol, and ethylene glycol (EG). As one of ordinary skill in the art would appreciate, the foregoing polar solvents are not intended to be limiting. The level of polar solvent in the etching solution may range from 1% to 40% in some embodiments.

Was die Benetzbarkeit betrifft, so kann bei einigen Ausführungsformen ein grenzflächenaktiver Stoff zum Verbessern der Benetzbarkeit der Lösung auf den Oberflächen der Struktur 100 verwendet werden. Grenzflächenaktive Stoffe sind Verbindungen, die die Oberflächenspannung (oder Grenzflächenspannung) zwischen zwei Flüssigkeiten oder zwischen einer Flüssigkeit und einem Feststoff verringern. Grenzflächenaktive Stoffe können unter anderem als Benetzungsmittel verwendet werden. Bei einigen Ausführungsformen können fluorhaltige grenzflächenaktive Stoffe verwendet werden. Bei einigen Ausführungsformen kann die Verwendung eines grenzflächenaktiven Stoffs optional sein, da einige Komponenten der Nassätzchemikalie, z. B. eines der organischen Lösungsmittel, die Benetzbarkeit der Lösung verbessern können. Beispielhaft und nicht beschränkend kann auch EG (das ein polares Lösungsmittel ist, das zu dem organischen Lösungsmittelgemisch gegeben werden kann, um die Oxid-, Nitrid- und Carbidschichten auf Si-Basis zu schützen) die Benetzbarkeit der Lösung verbessern. Außerdem ist EG nicht an der Reaktion beteiligt, und es bildet Wasserstoffbindungen mit dem Wasser in der Lösung. Daher kann EG den Wasserverlust während des Ätzprozesses mindern.Regarding wettability, a surfactant may be used to improve the wettability of the solution on the surfaces of the structure 100 in some embodiments. Surfactants are compounds that reduce the surface tension (or interfacial tension) between two liquids or between a liquid and a solid. Surfactants can be used, inter alia, as wetting agents. In some embodiments, fluorosurfactants can be used. In some embodiments, the use of a surfactant may be optional since some components of the wet etch chemistry, e.g. B. one of the organic solvents that can improve the wettability of the solution. By way of example and not limitation, EG (which is a polar solvent that can be added to the organic solvent mixture to protect the Si-based oxide, nitride and carbide layers) can also improve the wettability of the solution. Also, EG does not participate in the reaction and it forms hydrogen bonds with the water in the solution. Therefore, EG can reduce water loss during the etching process.

Was das Puffersystem betrifft, so verliert mit dem Fortschreiten des Ätzprozesses die Ätzlösung ihre „Stärke“ (Ätzvermögen) auf Grund der Aufzehrung ihrer Chemikalien. Außerdem kann auch die Entstehung von Nebenprodukten, die in der Ätzlösung verdünnt werden, im Laufe der Zeit ihre Wirksamkeit beeinträchtigen. Bei einigen Ausführungsformen kann ein Puffersystem diese Probleme abschwächen. Wie einem Durchschnittsfachmann bekannt sein dürfte, ist ein Puffersystem eine wässrige Lösung, die die pH-Stabilität während des Ätzprozesses unabhängig davon ermöglicht, ob eine Base oder eine Säure zugegeben wird. Bei einigen Ausführungsformen kann das Puffersystem Hydroxid (OH-) für die Lösung bereitstellen, um die chemischen Reaktionen zu unterhalten und die Polysilizium-Ätzselektivität aufrechtzuerhalten. Darüber hinaus kann das Puffersystem gewährleisten, dass die polaren Lösungsmittel und die organischen alkalischen Lösungsmittel mit Aminstrukturen mit sterischer Hinderung die Oxid-, Nitrid- und Carbidschichten auf Si-Basis weiter schützen. Bei einigen Ausführungsformen können Lösungsmittel, die bereits in der Lösung vorhanden sind, ebenfalls als ein Puffersystem wirken. Beispielhaft und nicht beschränkend sind TMAH und MEA organische Lösungsmittel, die als das Puffersystem der Lösung verwendet werden können.As for the buffer system, as the etching process progresses, the etching solution loses its “strength” (etching ability) due to the consumption of its chemicals. In addition, the formation of by-products that are diluted in the etchant solution over time can also reduce its effectiveness. In some embodiments, a buffering system can mitigate these problems. As one of ordinary skill in the art would know, a buffer system is an aqueous solution that allows for pH stability during the etching process, regardless of whether a base or an acid is added. In some embodiments, the buffering system can provide hydroxide (OH-) to the solution to sustain chemical reactions and maintain polysilicon etch selectivity. In addition, the buffer system can ensure that the polar solvents and the organic alkaline solvents with amine structures with steric hindrance further protect the Si-based oxide, nitride and carbide layers. In some embodiments, solvents already present in the solution can also act as a buffering system. By way of example and not limitation, TMAH and MEA are organic solvents that can be used as the buffering system of the solution.

Die Stärke der Lösung kann außerdem mit einem Verfahren aufrechterhalten werden, das als „Bulk Chemical Spiking“ (Spiking von losen Chemikalien) bekannt ist. Spiking ist ein Verfahren, bei dem kleine Mengen von bestimmten Chemikalien während des Ätzprozesses wieder aufgefüllt werden. Chemikalien, die wieder aufgefüllt werden können, sind Wasser, lose Chemikalien wie HF, und einfache Alkalien. Bei einigen Ausführungsformen werden alle 2 bis 200 s einige Milliliter Chemikalien zugegeben. Das Spiking-Verfahren kann automatisiert werden und kann in die Nassätzrezeptur integriert werden, die von der Nassätzanlage verwendet wird. Spiking kann die Lebensdauer der Ätzlösung verlängern und eine gleichbleibende Ätzrate zwischen Wafern oder zwischen Losen (Chargen) von Wafern sicherstellen. Durch Verlängern der Lebensdauer der Ätzlösung können die Kosten der Chipherstellung erheblich gesenkt werden. Wie ein Durchschnittsfachmann erkennen dürfte, ist bei einigen Ausführungsformen eine Kombination aus einem Puffersystem und Spiking für einen beispielhaften Nassätzprozess möglich.The strength of the solution can also be maintained using a process known as bulk chemical spiking. Spiking is a process of replenishing small amounts of certain chemicals during the etching process. Chemicals that can be replenished are water, bulk chemicals like HF, and simple alkalis. In some embodiments, a few milliliters of chemicals are added every 2 to 200 seconds. The spiking process can be automated and can be integrated into the wet etch recipe used by the wet etch tool. Spiking can extend the life of the etchant and ensure a consistent etch rate between wafers or between lots (lots) of wafers. By extending the lifetime of the etchant, the cost of chip fabrication can be significantly reduced. As one of ordinary skill in the art would appreciate, a combination of a buffering system and spiking for an example wet etch process is possible in some embodiments.

Auf der Grundlage des Vorstehenden kann bei einigen Ausführungsformen eine beispielhafte Nassätzchemikalie mindestens die folgenden Komponenten aufweisen: ein polares Lösungsmittel, ein alkalisches Lösungsmittel, einen grenzflächenaktiven Stoff und Wasser. Wie ein Durchschnittsfachmann erkennen dürfte, ist die vorstehend beschriebene Lösung ein „halbwässriges“ System. Mit anderen Worten, die Lösung weist mindestens zwei organische Lösungsmittel (z. B. ein polares Lösungsmittel und ein alkalisches Lösungsmittel) auf, die in Wasser gelöst sind.Based on the foregoing, in some embodiments, an exemplary wet etch chemistry may include at least the following components: a polar solvent, an alkaline solvent, a surfactant, and water. As one of ordinary skill in the art would appreciate, the solution described above is a "semi-aqueous" system. In other words, the solution has at least two organic solvents (eg, a polar solvent and an alkaline solvent) dissolved in water.

Bei einigen Ausführungsformen kann eine beispielhafte Polysilizium-Nassätzlösung mindestens 40 % MEA, mindestens 5 % EG, nicht mehr als 1 % TMAH, mindestens 10 % Wasser und 0 % grenzflächenaktive Stoffe aufweisen. Bei einigen Ausführungsformen kann eine beispielhafte Nassätzlösung mit den vorgenannten Lösungsmitteln und einer Lösungstemperatur von 60 °C eine Polysilizium-Ätzrate von mehr als 70 nm/min und eine a-Si-Ätzrate von mehr als 0,2 nm/min haben. Die SiO2-Ätzrate kann kleiner als 3 × 10-3 nm/min sein, und die SixNy- oder SiOxCy-Ätzrate kann kleiner als 1,1 × 10-2 nm/min sein. Die vorgenannten Ätzraten führen zu den folgenden Ätzselektivitätsverhältnissen: für Polysilizium zu SiO2 26.000 : 1 oder größer; für Polysilizium zu SixNy (oder SiOxCy) 6000 : 1 oder größer; für a-Si zu SiO2 9000 : 1 oder größer; und für a-Si zu SixNy (oder SiOxCy) 2000 : 1 oder größer. Wie ein Durchschnittsfachmann erkennen dürfte, sollen die vorgenannten Kombinationen von Chemikalien, ihre Gehalte in der Lösung und die resultierenden Ätzselektivitätsverhältnisse für Polysilizium und a-Si nicht beschränkend sein, und sie sind nur als Beispiel gedacht. Daher sind auch andere Kombinationen von Chemikalien, andere Konzentrationen und andere resultierende Ätzselektivitätsverhältnisse möglich.In some embodiments, an example polysilicon wet etch solution may include at least 40% MEA, at least 5% EG, no more than 1% TMAH, at least 10% water, and 0% surfactants. In some embodiments, an exemplary wet etch solution using the above solvents and a solution temperature of 60°C may have a polysilicon etch rate greater than 70 nm/min and an a-Si etch rate greater than 0.2 nm/min. The SiO 2 etch rate can be less than 3×10 -3 nm/min and the Si x N y or SiO x C y etch rate can be less than 1.1×10 -2 nm/min. The above etch rates result in the following etch selectivity ratios: for polysilicon to SiO 2 26,000:1 or greater; for polysilicon to Si x N y (or SiO x C y ) 6000:1 or greater; for a-Si to SiO 2 9000:1 or greater; and for a-Si to Si x N y (or SiO x C y ) 2000:1 or greater. As one of ordinary skill in the art would appreciate, the foregoing combinations of chemicals, their solution levels, and the resulting etch selectivity ratios for polysilicon and a-Si are not intended to be limiting and are intended to be exemplary only. Therefore, other combinations of chemicals, other concentrations, and other resulting etch selectivity ratios are also possible.

Bei einigen Ausführungsformen können die folgenden Reaktionen während des Ätzprozesses auftreten: (CH3H)4N+OH- + OH- → (CH3H)4N+ + 2OH- (1) SiO2(S) + OH- → SiO3H- (2a) SiO3H- + OH- ↔ SiO3 2- + H2O (2b) NH2(CH2)2OH + H2O → (NH3)+OH-(CH2)2OH (3a) (NH3)+OH-(CH2)2OH → (NH3)+(CH2)2OH + OH- (3b) Reaktion (1) beschreibt die TMAH-Dissoziation von OH-. Die Reaktionen (2a) und (2b) beschreiben die Umwandlung von festem [mit dem Index (S) bei SiO2(S) in der Reaktion (2a) bezeichnet] SiO2 durch OH- in wasserlösliche Silicat-Ionen und Wasser [Reaktion (2b)]. Schließlich beschreiben die Reaktionen (3a) und (3b) die MEA-Verdünnung in Wasser nach der Dissoziation, die durch OH- aus TMAH ergänzt wird, die die Stabilität der Ätzlösung aufrechterhalten. Das Puffersystem (MEA und TMAH) stellt die OH--Gruppen für die TMAH-Dissoziation in Reaktion (1) bereit. Wie ein Durchschnittsfachmann erkennen dürfte, brauchen die Reaktionen (1), (2a), (2b), (3a) und (3b) nicht in der vorgenannten Reihenfolge ausgeführt zu werden und können in einer anderen Reihenfolge ausgeführt werden.In some embodiments, the following reactions may occur during the etch process: (CH 3 H) 4 N+OH - + OH - → (CH 3 H) 4 N + + 2OH - (1) SiO 2(S) + OH - → SiO 3 H - (2a) SiO 3 H - + OH- ↔ SiO 3 2- + H 2 O (2b) NH 2 (CH 2 ) 2 OH + H 2 O → (NH 3 )+OH - (CH 2 ) 2 OH (3a) (NH 3 )+OH - (CH 2 ) 2 OH → (NH 3 )+(CH 2 ) 2 OH + OH - (3b) Reaction (1) describes the TMAH dissociation of OH-. Reactions (2a) and (2b) describe the conversion of solid [denoted by the subscript (S) in SiO 2(S) in reaction (2a)] SiO 2 by OH- into water-soluble silicate ions and water [reaction ( 2 B)]. Finally, reactions (3a) and (3b) describe the MEA dilution in water after dissociation, supplemented by OH- from TMAH, which maintain the stability of the etching solution. The buffer system (MEA and TMAH) provides the OH - groups for TMAH dissociation in reaction (1). As one of ordinary skill in the art would appreciate, reactions (1), (2a), (2b), (3a) and (3b) need not be performed in the order listed above and may be performed in a different order.

Bei einigen Ausführungsformen werden die Chemikalien der Ätzlösung in der Nassreinigungsanlage vermischt, bevor die Lösung auf dem Wafer verteilt werden kann. Bei einigen Ausführungsformen ist die Nassätzchemikalie für den Einsatz in einer Einzelwafer-Ätzanlage konzipiert, in der die Ätzbedingungen genau kontrolliert werden können. Beispiele für die Ätzbedingungen sind der Winkel der Abgabe der Lösung in Bezug zu der Oberfläche des Wafers, die Ätzdauer, die Ätztemperatur und die Lösungstemperatur.In some embodiments, the etch solution chemicals are mixed in the wet cleaning tool before the solution can be dispensed onto the wafer. In some embodiments, the wet etch chemistry is designed for use in a single wafer etch tool where the etch conditions can be closely controlled. Examples of the etching conditions are the angle of discharging the solution with respect to the surface of the wafer, the etching time, the etching temperature, and the solution temperature.

3 zeigt ein Ablaufdiagramm eines beispielhaften Gate-Ersetzungsverfahrens 300, bei dem eine beispielhafte Nassätzchemikalie zum Entfernen einer Polysilizium-Gate-Elektrode verwendet wird, gemäß einigen Ausführungsformen. Zwischen den Schritten des Verfahrens 300 können weitere Herstellungsschritte ausgeführt werden, die der Übersichtlichkeit halber nicht angegeben sind. Wie ein Durchschnittsfachmann erkennen dürfte, ist das beispielhafte Gate-Ersetzungsverfahren 300 nicht auf die nachstehend beschriebenen Schritte beschränkt. 3 FIG. 3 shows a flow diagram of an example gate replacement method 300 using an example wet etch chemistry to remove a polysilicon gate electrode, in accordance with some embodiments. Between the steps of the method 300, further manufacturing steps can be carried out, which are not indicated for the sake of clarity. As one of ordinary skill in the art would appreciate, the example gate replacement method 300 is not limited to the steps described below.

Das beispielhafte Gate-Ersetzungsverfahren 300 beginnt mit dem Schritt 305, bei dem ein Opfer-Gate-Stapel auf einem Substrat hergestellt wird. Die Opfer-Gate-Struktur kann eine Gate-Opferelektrode 150 und ein Gate-Opfer-Dielektrikum 160 umfassen, wie in 4 gezeigt ist. Beispielhaft und nicht beschränkend kann die Gate-Opferelektrode 150 aus Polysilizium bestehen, und das Gate-Opfer-Dielektrikum 160 kann aus SiO2 bestehen. Der Gate-Stapel kann dann zum Beispiel mit einer SiO2-Schutzabscheidung und anschließender Polysilizium-Schutzabscheidung hergestellt werden. Der resultierende Stapel wird dann mit fotolithografischen und Ätzschritten strukturiert. Das Halbleitersubstrat 110 kann ein massiver Wafer oder die obere Schicht eines SOI-Wafers sein. Wenn die beispielhafte Struktur 100 ein FinFET ist, kann das Halbleitersubstrat 110 eine Halbleiterfinne sein, die senkrecht zu der Oberseite des Wafers ist. Beispielhaft und nicht beschränkend kann das Halbleitersubstrat 110 aus Silizium, einem anderen elementaren Halbleiter oder einem Verbindungshalbleiter bestehen.The example gate replacement method 300 begins with step 305, where a sacrificial gate stack is fabricated on a substrate. The sacrificial gate structure may include a sacrificial gate electrode 150 and a sacrificial gate dielectric 160, as in FIG 4 is shown. By way of example and not limitation, sacrificial gate electrode 150 may be polysilicon and sacrificial gate dielectric 160 may be SiO 2 . The gate stack can then be produced, for example, with a SiO 2 protective deposit and subsequent polysilicon protective deposit. The resulting stack is then patterned with photolithographic and etching steps. The semiconductor substrate 110 may be a bulk wafer or the top layer of an SOI wafer. When the example structure 100 is a FinFET, the semiconductor substrate 110 may be a semiconductor fin that is perpendicular to the top surface of the wafer. By way of example and not limitation, the semiconductor substrate 110 may be silicon, another elemental semiconductor, or a compound semiconductor.

Im Schritt 310 kann ein Paar erste Abstandshalter 170 auf den Seitenwänden des Gate-Stapels hergestellt werden, wie in 5 gezeigt ist. Beispielhaft und nicht beschränkend kann die Herstellung der Abstandshalter eine Schutzabscheidung eines ersten Abstandshaltermaterials umfassen, das gleichmäßig über allen Oberflächen, z. B. horizontalen und vertikalen Oberflächen, abgeschieden wird. Mit einem Rückätzprozess kann die Schutzabscheidung auf den horizontalen Oberflächen, wie etwa der Oberseite der Gate-Elektrode 150 und des Substrats 110, entfernt werden. Der Rückätzprozess kann anisotrop sein (z. B. in nur einer Richtung) und kann automatisch beendet werden, wenn das Gate-Elektrodenmaterial freigelegt wird. Dadurch ist am Ende des Rückätzprozesses jede Seitenwandfläche der Gate-Elektrode 150 mit einer Schicht aus dem ersten Abstandshaltermaterial bedeckt. Wie ein Durchschnittsfachmann erkennen dürfte, kann der erste Abstandshalter 170 ein dielektrisches Material wie zum Beispiel SiO2, SiON, SiCN, SiOxCy oder SixNy sein. Bei einigen Ausführungsformen kann die Dicke der ersten Abstandshalter 170 in dem Bereich von etwa 2 nm bis etwa 5 nm liegen.In step 310, a pair of first spacers 170 may be fabricated on the sidewalls of the gate stack, as shown in FIG 5 is shown. By way of example and not limitation, the fabrication of the spacers may include a protective deposition of a first spacer material uniformly over all surfaces, e.g. B. horizontal and vertical surfaces is deposited. With an etch back process, the protective deposit on the horizontal surfaces such as the top of the gate electrode 150 and the substrate 110 can be removed. The etch-back process may be anisotropic (e.g., in only one direction) and may terminate automatically when the gate electrode material is exposed. As a result, at the end of the etch-back process, each sidewall area of the gate electrode 150 is covered with a layer of the first spacer material. As one of ordinary skill in the art would appreciate, the first spacer 170 may be a dielectric material such as SiO 2 , SiON, SiCN, SiO x C y , or Si x N y . In some embodiments, the thickness of the first spacers 170 may range from about 2 nm to about 5 nm.

Im Schritt 315 können die ersten Abstandshalter 170 und die Gate-Elektrode 150 als eine Implantationsmaske zum Herstellen von Source-/Drain-Erweiterungs-Implantationsstoffen oder LDD-Implantationsstoffen verwendet werden. Diese Implantationsstoffe können p- oder n-leitend sein. Beispielhaft und nicht beschränkend kann Bor als ein p-Implantationsstoff verwendet werden, und Arsen, Phosphor oder Antimon kann als ein n-Implantationsstoff verwendet werden. Die in 6 gezeigten Source-/Drain-Erweiterungsbereiche 120 werden dicht an dem Rand eines Kanalbereichs 600 (unter dem Gate-Stapel) angeordnet, der von der Dicke der ersten Abstandshalter 170 definiert wird, um eine graduelle Dotierungskonzentration zu den Source-/Drain-Bereichen bereitzustellen, die im Schritt 325 hergestellt werden. Die Source-/Drain-Erweiterungen erzeugen seitliche und vertikale Dotierungsprofile in dem Grenzschichtbereich des Kanalrands. Wie ein Durchschnittsfachmann erkennen dürfte, schwächen die Source-/Drain-Erweiterungen starke elektrische Felder ab, die zwischen den Source-/Drain-Bereichen und dem Kanalbereich 600 während des Betriebs des Transistors vorhanden sein können.In step 315, the first spacers 170 and the gate electrode 150 can be used as an implantation mask for forming source / drain extension implants or LDD implants can be used. These implant materials can be p- or n-type. By way of example and not limitation, boron can be used as a p-type implant and arsenic, phosphorous, or antimony can be used as an n-type implant. In the 6 The source/drain extension regions 120 shown are placed close to the edge of a channel region 600 (below the gate stack) defined by the thickness of the first spacers 170 to provide a gradual doping concentration to the source/drain regions. which are produced in step 325. The source/drain extensions create lateral and vertical doping profiles in the interface region of the channel edge. As one of ordinary skill in the art would appreciate, the source/drain extensions mitigate strong electric fields that may exist between the source/drain regions and the channel region 600 during operation of the transistor.

Das beispielhafte Verfahren 300 geht mit dem Schritt 320 weiter, in dem die zweiten Abstandshalter 180, die in 7 gezeigt sind, hergestellt werden können. Die zweiten Abstandshalter 180 können in ähnlicher Weise wie die ersten Abstandshalter 170 hergestellt werden, z. B. mit einer Schutzabscheidung eines zweiten Abstandshaltermaterials und einem Rückätzprozess. Bei einigen Ausführungsformen können die zweiten Abstandshalter 180 aus einem dielektrischen Material wie zum Beispiel SiON, SixNy oder SiCN bestehen. Wie ein Durchschnittsfachmann erkennen dürfte, können die zweiten Abstandshalter 180 ein Stapel aus einer oder mehreren Schichten sein, die aus dem gleichen Material oder aus unterschiedlichen Materialien bestehen.The example method 300 continues with step 320, in which the second spacers 180, which are shown in 7 are shown can be produced. The second spacers 180 can be manufactured in a manner similar to the first spacers 170, e.g. B. with a protective deposition of a second spacer material and an etch back process. In some embodiments, the second spacers 180 may be made of a dielectric material such as SiON, Si x N y , or SiCN. As one of ordinary skill in the art would appreciate, the second spacers 180 can be a stack of one or more layers made of the same material or different materials.

Im Schritt 325 können der Gate-Stapel, die ersten Abstandshalter 170 und die zweiten Abstandshalter 180 als eine Maske für die Haupt-Implantationsstoffe zum Herstellen der in 8 gezeigten Source-/Drain-Bereiche 130 verwendet werden. Die Source-/Drain-Bereiche 130 sind stark dotierte Bereiche, die höhere Dotierungskonzentrationen als die Source-/Drain-Erweiterungen 120 haben und größer als diese sind. Die Bereiche 130 und 120 müssen den gleichen Typ und die gleiche Art von Dotanden haben. Nach der Herstellung der Source-/Drain-Bereiche 130 kann eine ILD-Schicht hergestellt werden, um den Gate-Stapel 140 elektrisch zu trennen. Beispielhaft und nicht beschränkend kann die ILD-Herstellung mit einer Schutzabscheidung eines ILD-Materials über dem Substrat 110 und dem Gate-Stapel 140 beginnen. Mit einer chemisch-mechanischen Planarisierung (CMP) kann überschüssiges ILD-Material entfernt werden und das ILD-Material kann planarisiert werden, sodass die Oberseite des ILD-Materials und die Oberseite des Gate-Stapel 140 auf gleicher Höhe sind. 1 zeigt die resultierende Struktur, bei der das ILD 190 an die Seitenwandflächen des Gate-Stapels 140 angrenzt. Bei einigen Ausführungsformen kann das ILD 190 SiO2, SiOC, SiON, SiOCN, SiC oder SiCN sein.In step 325, the gate stack, the first spacers 170 and the second spacers 180 can be used as a mask for the main implants for forming the in 8th source/drain regions 130 shown can be used. The source/drain regions 130 are heavily doped regions that have higher doping concentrations than the source/drain extensions 120 and are larger than them. Regions 130 and 120 must have the same type and type of dopant. After forming the source/drain regions 130, an ILD layer may be formed to electrically isolate the gate stack 140. FIG. By way of example and not limitation, ILD fabrication may begin with a protective deposition of an ILD material over substrate 110 and gate stack 140 . With chemical mechanical planarization (CMP), excess ILD material can be removed and the ILD material can be planarized such that the top of the ILD material and the top of the gate stack 140 are level. 1 FIG. 12 shows the resulting structure where the ILD 190 abuts the sidewall surfaces of the gate stack 140. FIG. In some embodiments, the ILD 190 may be SiO 2 , SiOC, SiON, SiOCN, SiC, or SiCN.

Im Schritt 330 kann die Polysilizium-Gate-Opferelektrode 150 entfernt werden. Bei einigen Ausführungsformen kann die Polysilizium-Gate-Opferelektrode 150 mit einem Zwei-Schritt-Verfahren entfernt werden. Zum Beispiel kann in einem ersten Schritt ein Teil der Polysilizium-Gate-Opferelektrode 150 mit einem Trockenätzprozess entfernt werden, und in einem zweiten Schritt kann die Polysilizium-Gate-Opferelektrode 150 mit einem beispielhaften Nassätzprozess entfernt werden. Beispielhaft und nicht beschränkend kann durch den Trockenätzprozess die Polysilizium-Gate-Opferelektrode 150 in Bezug zu den ersten Abstandshaltern 170, den zweiten Abstandshaltern 180 und dem ILD 190 ausgespart werden, wie in 9 gezeigt ist. Beispielhaft und nicht beschränkend kann mit dem beispielhaften Nassätzprozess Polysilizium selektiv entfernt werden, ohne die ersten Abstandshalter 170 und das Gate-Dielektrikum 160 wesentlich zu entfernen.In step 330, the polysilicon gate sacrificial electrode 150 may be removed. In some embodiments, the polysilicon gate sacrificial electrode 150 can be removed with a two-step process. For example, in a first step, a portion of the sacrificial polysilicon gate electrode 150 may be removed with a dry etch process, and in a second step, the sacrificial polysilicon gate electrode 150 may be removed with an exemplary wet etch process. By way of example and not limitation, the dry etch process may recess the polysilicon gate sacrificial electrode 150 with respect to the first spacers 170, the second spacers 180, and the ILD 190 as shown in FIG 9 is shown. By way of example and not limitation, the example wet etch process may selectively remove polysilicon without substantially removing first spacers 170 and gate dielectric 160 .

Bei einigen Ausführungsformen kann die beispielhafte Nassätzchemikalie zumindest ein polares Lösungsmittel, ein alkalisches Lösungsmittel, einen optionalen grenzflächenaktiven Stoff und Wasser umfassen. Bei einigen Ausführungsformen hat die beispielhafte Nassätzchemikalie die folgenden Attribute: (I) hohe Selektivität gegenüber Si oder Si-basierten Oxiden, Nitriden und Carbiden; (II) gute Benetzbarkeit, um die Oberflächenspannung zu reduzieren und die chemische Lösung die targetierten Oberflächen erreichen zu lassen; und (III) ein Puffersystem, um sicherzustellen, dass die Stärke der Lösung (z. B. die Stabilität der Ätzrate) im Verlauf der Zeit gleichbleibend ist.In some embodiments, the exemplary wet etch chemistry may include at least a polar solvent, an alkaline solvent, an optional surfactant, and water. In some embodiments, the exemplary wet etch chemistry has the following attributes: (I) high selectivity to Si or Si-based oxides, nitrides, and carbides; (II) good wettability to reduce surface tension and allow chemical solution to reach the targeted surfaces; and (III) a buffering system to ensure that the strength of the solution (e.g., the stability of the etch rate) is consistent over time.

Bei einigen Ausführungsformen kann die Selektivität auf zwei Wegen angepasst werden: (I) durch Erhöhen der Polysilizium-Ätzrate, und (II) durch Verzögern der Ätzrate anderer Materialien auf Si-Basis (z. B. Oxide, Nitride und Carbide auf Si-Basis). Bei einigen Ausführungsformen kann die Polysilizium-Ätzung durch Zuführen von anorganischen Chemikalien auf Fluor-Basis oder von anorganischen Alkalien, wie etwa HF und NH4OH, verbessert werden. Bei einigen Ausführungsformen kann die Zugabe von organischen Alkalien, die eine Aminstruktur mit sterischer Hinderung haben, die Polysilizium-Ätzung unterstützen und die Ätzung von Oxiden, Nitriden und Carbiden auf Si-Basis behindern. Somit können diese organischen Alkalien die anorganischen Ätzchemikalien ergänzen und die ätzempfindlichen Schichten der Struktur schützen. Beispielhaft und nicht beschränkend umfassen Chemikalien, die eine Aminstruktur mit sterischer Hinderung haben und in einer beispielhaften Nassätzchemikalie verwendet werden können, TMAH, TBAH, Benzyltrimethylammoniumhydroxid und MEA.In some embodiments, the selectivity can be adjusted in two ways: (I) by increasing the polysilicon etch rate, and (II) by retarding the etch rate of other Si-based materials (eg, Si-based oxides, nitrides, and carbides). ). In some embodiments, the polysilicon etch can be enhanced by supplying fluorine-based inorganic chemicals or inorganic alkalis such as HF and NH 4 OH. In some embodiments, the addition of organic alkalis that have a sterically hindered amine structure may aid the polysilicon etch and hinder the etch of Si-based oxides, nitrides, and carbides. Thus, these organic alkalis can complement the inorganic etch chemistries and protect the etch-sensitive layers of the structure. Example By way of non-limiting example, chemistries that have a sterically hindered amine structure and can be used in an exemplary wet etch chemistry include TMAH, TBAH, benzyltrimethylammonium hydroxide, and MEA.

Außer den organischen Alkalien mit einer Aminstruktur mit sterischer Hinderung kann auch ein polares Lösungsmittel einen Nassätzschutz für das Gate-Dielektrikum 160, die ersten Abstandshalter 170, die zweiten Abstandshalter 180 und das ILD 190 (z. B. Oxid-, Nitrid- und Carbidschichten auf Si-Basis) bieten. Bei einigen Ausführungsformen können als die polaren Lösungsmittel organische Lösungsmittel mit hoher Polarität gewählt werden, nämlich größer als 13,3 × 10-30 Cm. Beispielhaft und nicht beschränkend umfassen hochpolare organische Lösungsmittel, die zu der Ätzlösung gegeben werden können, Sulfonderivate, Carbonatesterderivate, Etherderivate, Alkoholderivate und Furanderivate. Polare Lösungsmittel, die zum Schutz von SiO2 und SixNy verwendet werden können, umfassen Dimethylsulfoxid, Sulfolan, Ethylencarbonat, Tetrahydrofuran, Butyldiglycol und EG. Wie ein Durchschnittsfachmann erkennen dürfte, sollen die vorgenannten polaren Lösungsmittel nicht beschränkend sein, und der Gehalt des polaren Lösungsmittels in der Lösung kann in dem Bereich von 1 % bis 40 % liegen.In addition to the organic alkalis having a sterically hindered amine structure, a polar solvent can also provide wet etch protection for the gate dielectric 160, first spacers 170, second spacers 180, and ILD 190 (e.g., oxide, nitride, and carbide layers on Si base) offer. In some embodiments, organic solvents with high polarity, greater than 13.3×10 -30 Cm, can be chosen as the polar solvents. By way of example and not limitation, highly polar organic solvents that can be added to the etching solution include sulfone derivatives, carbonate ester derivatives, ether derivatives, alcohol derivatives, and furan derivatives. Polar solvents that can be used to protect SiO 2 and Si x N y include dimethyl sulfoxide, sulfolane, ethylene carbonate, tetrahydrofuran, butyl diglycol and EG. As one of ordinary skill in the art would appreciate, the foregoing polar solvents are not intended to be limiting and the polar solvent content of the solution may range from 1% to 40%.

Die Benetzbarkeit der Ätzlösung auf den Oberflächen der Struktur 100 von 1 kann durch Verwenden eines grenzflächenaktiven Stoffs verbessert werden. Bei einigen Ausführungsformen können fluorhaltige grenzflächenaktive Stoffe verwendet werden. Bei einigen Ausführungsformen kann die Verwendung eines grenzflächenaktiven Stoffs optional sein, da einige Komponenten der Nassätzchemikalie, z. B. eines der organischen Lösungsmittel, die Benetzbarkeit der Lösung verbessern können. Beispielhaft und nicht beschränkend kann auch EG (das ein polares Lösungsmittel ist, das zu dem organischen Lösungsmittelgemisch gegeben werden kann, um die Oxid-, Nitrid- und Carbidschichten auf Si-Basis zu schützen) die Benetzbarkeit der Lösung verbessern. Außerdem ist EG nicht an der Reaktion beteiligt, und es bildet Wasserstoffbindungen mit dem Wasser in der Lösung. Daher kann EG den Wasserverlust während des Ätzprozesses mindern.The wettability of the etching solution on the surfaces of the structure 100 of FIG 1 can be improved by using a surfactant. In some embodiments, fluorosurfactants can be used. In some embodiments, the use of a surfactant may be optional since some components of the wet etch chemistry, e.g. B. one of the organic solvents that can improve the wettability of the solution. By way of example and not limitation, EG (which is a polar solvent that can be added to the organic solvent mixture to protect the Si-based oxide, nitride and carbide layers) can also improve the wettability of the solution. Also, EG does not participate in the reaction and it forms hydrogen bonds with the water in the solution. Therefore, EG can reduce water loss during the etching process.

Ein Puffersystem kann gewährleisten, dass die Ätzlösung ihre Stärke oder ihr Ätzvermögen behält. Zum Beispiel können Nebenprodukte, die in der Ätzlösung verdünnt werden, im Laufe der Zeit das Ätzvermögen der Lösung beeinträchtigen. Wie einem Durchschnittsfachmann bekannt sein dürfte, ist ein Puffersystem eine halbwässrige Lösung, die die pH-Stabilität während des Ätzprozesses unabhängig davon ermöglicht, ob eine Base oder eine Säure zugegeben wird. Bei einigen Ausführungsformen kann das Puffersystem OHfür die Lösung bereitstellen, um die chemischen Reaktionen zu unterhalten und die Polysilizium-Ätzselektivität aufrechtzuerhalten. Darüber hinaus kann das Puffersystem gewährleisten, dass die polaren Lösungsmittel und die organischen alkalischen Lösungsmittel mit Aminstrukturen mit sterischer Hinderung die Oxid-, Nitrid- und Carbidschichten auf Si-Basis weiter schützen. Bei einigen Ausführungsformen können Lösungsmittel, die bereits in der Lösung vorhanden sind, ebenfalls als ein Puffersystem wirken. Beispielhaft und nicht beschränkend sind TMAH und MEA organische Lösungsmittel, die als das Puffersystem der Lösung fungieren können.A buffering system can ensure that the caustic solution retains its strength or caustic ability. For example, by-products that become diluted in the etchant solution can degrade the etchability of the solution over time. As one of ordinary skill in the art would know, a buffer system is a semi-aqueous solution that allows for pH stability during the etching process, regardless of whether a base or an acid is added. In some embodiments, the buffering system can provide OH to the solution to sustain chemical reactions and maintain polysilicon etch selectivity. In addition, the buffer system can ensure that the polar solvents and the organic alkaline solvents with amine structures with steric hindrance further protect the Si-based oxide, nitride and carbide layers. In some embodiments, solvents already present in the solution can also act as a buffering system. By way of example and not limitation, TMAH and MEA are organic solvents that can act as the solution's buffering system.

Die Stärke der Lösung kann auch durch Spiking von losen Chemikalien aufrechterhalten werden, wie vorstehend dargelegt worden ist. Chemikalien, die wieder aufgefüllt werden können, sind Wasser, lose Chemikalien wie HF, und einfache Alkalien. Bei einigen Ausführungsformen werden alle 2 bis 200 s einige Milliliter Chemikalien zugegeben. Spiking kann die Lebensdauer der Ätzlösung verlängern und eine gleichbleibende Ätzrate zwischen Wafern oder zwischen Losen sicherstellen. Durch Verlängern der Lebensdauer der Ätzlösung können die Kosten der Chipherstellung gesenkt werden. Bei einigen Ausführungsformen kann eine Kombination aus einem Puffersystem und Spiking für die beispielhafte Nassätzlösung verwendet werden.Solution strength can also be maintained by spiking loose chemicals, as discussed above. Chemicals that can be replenished are water, bulk chemicals like HF, and simple alkalis. In some embodiments, a few milliliters of chemicals are added every 2 to 200 seconds. Spiking can prolong etchant life and ensure consistent etch rate between wafers or between lots. By extending the lifetime of the etching solution, the cost of chip fabrication can be reduced. In some embodiments, a combination of a buffering system and spiking can be used for the example wet etch solution.

Bei einigen Ausführungsformen kann eine beispielhafte Polysilizium-Nassätzlösung mindestens 40 % MEA, mindestens 5 % EG, nicht mehr als 1 % TMAH, mindestens 10 % Wasser und 0 % grenzflächenaktive Stoffe aufweisen. Bei einigen Ausführungsformen kann eine beispielhafte Nassätzlösung mit den vorgenannten Lösungsmitteln und einer Lösungstemperatur von 60 °C ein Polysilizium-SiO2-Ätzselektivitätsverhältnis von mehr als 26.000 : 1, ein Polysilizium-SixNy(oder SiOxCy)-Ätzselektivitätsverhältnis von mehr als 6000 : 1, ein a-Si-SiO2-Ätzselektivitätsverhältnis von mehr als 9000 : 1 und ein a-Si-SixNy(oder SiOxCy)-Ätzselektivitätsverhältnis von mehr als 2000 : 1 haben. Wie ein Durchschnittsfachmann erkennen dürfte, sollen die vorgenannten Kombinationen von Chemikalien, ihre Gehalte in der Lösung und die resultierenden Ätzselektivitätsverhältnisse nicht beschränkend sein, und sie sind nur als Beispiel gedacht. Daher sind auch andere Kombinationen von Lösungsmitteln, andere Konzentrationen und andere resultierende Ätzselektivitätsverhältnisse für die Nassätzlösung möglich.In some embodiments, an example polysilicon wet etch solution may include at least 40% MEA, at least 5% EG, no more than 1% TMAH, at least 10% water, and 0% surfactants. In some embodiments, an exemplary wet etch solution using the foregoing solvents and a solution temperature of 60°C can provide a polysilicon-SiO 2 etch selectivity ratio greater than 26,000:1, a polysilicon-Si x N y (or SiO x C y ) etch selectivity ratio greater than 6000:1, an a-Si-SiO 2 etch selectivity ratio greater than 9000:1 and an a-Si-Si x N y (or SiO x C y ) etch selectivity ratio greater than 2000:1. As one of ordinary skill in the art would appreciate, the foregoing combinations of chemicals, their levels in solution, and the resulting etch selectivity ratios are not intended to be limiting and are intended to be exemplary only. Therefore, other combinations of solvents, other concentrations, and other resulting etch selectivity ratios for the wet etch solution are also possible.

Im Schritt 335 des beispielhaften Verfahrens 300 kann die übrige dielektrische Gate-Opferschicht 160 mit einer Nassätzung entfernt werden und kann durch ein High-k-Dielektrikum ersetzt werden, wie etwa HfO2, ein Hf-Silicat oder einen Stapel aus dielektrischen Materialien. Der Stapel aus dielektrischen Materialien kann zum Beispiel SiO2/HfO2, Siliziumoxidnitrid/HfO2, SiO2/Hf-Silicat, Siliziumoxidnitrid/Hf-Silicat oder eine andere Kombination aus geeigneten High-k-Dielektrika sein. Die Metall-Gate-Elektrode kann in Abhängigkeit von dem Typ des Transistors (p- oder n-leitend) und der jeweils erforderlichen Austrittsarbeit unterschiedlich sein. Beispielhafte p-Austrittsarbeitsmetalle, die in der Metall-Gate-Struktur enthalten sein können, sind Titannidrid (TiN), Tantalnitrid (TaN), Ruthenium (Ru), Molybdän (Mo), Aluminium (Al), Wolframnitrid (WN), Zirconiumsilizid (ZrSi2), Molybdänsilizid (MoSi2), Tantalsilizid (TaSi2), Nickelsilizid (NiSi2), andere geeignete p-Austrittsarbeitsmaterialien oder Kombinationen davon. Beispielhafte n-Austrittsarbeitsmetalle, die in der Metall-Gate-Struktur enthalten sein können, sind Titan (Ti), Silber (Ag), Tantal-Aluminium-Legierung (TaAl), Tantalaluminiumcarbid (TaAlC), Tantalaluminiumnitrid (TaAlN), Tantalcarbid (TaC), Tantalcarbidnitrid (TaCN), Tantalsiliziumnitrid (TaSiN), Mangan (Mn), Zirconium (Zr), andere geeignete n-Austrittsarbeitsmetalle/-Legierungen oder Kombinationen davon. Beispielhaft und nicht beschränkend können das Gate-Elektrodendielektrikum und die Metall-Gate-Elektrode durch Atomlagenabscheidung (ALD), chemische Aufdampfung (CVD) oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden.In step 335 of the example method 300, the remaining sacrificial gate dielectric layer 160 may be removed with a wet etch and may be replaced with a high-k dielectric, such as HfO 2 , an Hf silicate, or a stack of dielectric materials. The stack of dielectric The mechanical materials can be, for example, SiO 2 / HfO 2 , silicon oxynitride / HfO 2 , SiO 2 / Hf silicate, silicon oxynitride / Hf silicate or another combination of suitable high-k dielectrics. The metal gate electrode can vary depending on the type of transistor (p-type or n-type) and the specific work function required. Exemplary p-workfunction metals that can be included in the metal gate structure are titanium nitride (TiN), tantalum nitride (TaN), ruthenium (Ru), molybdenum (Mo), aluminum (Al), tungsten nitride (WN), zirconium silicide ( ZrSi 2 ), molybdenum silicide (MoSi 2 ), tantalum silicide (TaSi 2 ), nickel silicide (NiSi 2 ), other suitable p-type work function materials, or combinations thereof. Exemplary n-work function metals that may be included in the metal gate structure are titanium (Ti), silver (Ag), tantalum aluminum alloy (TaAl), tantalum aluminum carbide (TaAlC), tantalum aluminum nitride (TaAlN), tantalum carbide (TaC ), tantalum carbide nitride (TaCN), tantalum silicon nitride (TaSiN), manganese (Mn), zirconium (Zr), other suitable n-type work function metals/alloys, or combinations thereof. By way of example and not limitation, the gate electrode dielectric and metal gate electrode may be deposited by atomic layer deposition (ALD), chemical vapor deposition (CVD), or any other suitable deposition process.

Die vorliegende Erfindung ist auf eine beispielhafte Nassätzchemikalie gerichtet, die Selektivitätsverhältnisse hat, die größer als 2000 : 1 für Polysilizium und a-Si über SiO2, SixNy und SiOxCy sind. Bei einigen Ausführungsformen kann dies durch Verwenden einer halbwässrigen Lösung mit einem System von zusammenwirkenden Lösungsmitteln erreicht werden. Das System von zusammenwirkenden Lösungsmitteln umfasst mindestens zwei organische Lösungsmittel, ein alkalisches Lösungsmittel und ein polares Lösungsmittel. Ein Vorzug dieser Methode liegt darin, dass das System von zusammenwirkenden Lösungsmitteln so konfiguriert ist, dass die Kombination aus dem alkalischen Lösungsmittel und dem polaren Lösungsmittel verschiedene Aspekte der Lösung gleichzeitig erfüllen kann. Zum Beispiel kann durch Verwenden eines organischen alkalischen Lösungsmittels, das eine Aminstruktur mit sterischer Hinderung hat, und eines polaren Lösungsmittels mit einer Polarität von größer als 13,3 × 10-30 Cm ein Schutz für SiO2, SixNy oder SiOxCy erreicht werden. Gleichzeitig kann ein polares Lösungsmittel wie EG die Benetzbarkeit der Ätzlösung verbessern, und die Kombination aus TMAH und MEA (organisches alkalisches Lösungsmittel, das eine Aminstruktur mit sterischer Hinderung hat) kann als ein Puffersystem fungieren. Ein weiterer Vorzug der beispielhaften Nassätzchemikalie besteht in der Möglichkeit, das Spiking-Verfahren zu nutzen, mit dem die Lebensdauer der Lösung verlängert werden kann.The present invention is directed to an exemplary wet etch chemistry that has selectivity ratios greater than 2000:1 for polysilicon and a-Si over SiO 2 , Si x N y and SiO x C y . In some embodiments, this can be accomplished using a semi-aqueous solution with a system of cooperating solvents. The system of cooperative solvents includes at least two organic solvents, an alkaline solvent and a polar solvent. A benefit of this method is that the system of cooperating solvents is configured such that the combination of the alkaline solvent and the polar solvent can fulfill different aspects of the solution simultaneously. For example, by using an organic alkaline solvent that has an amine structure with steric hindrance and a polar solvent with a polarity greater than 13.3 × 10 -30 Cm, protection for SiO 2 , Si x N y or SiO x C y can be reached. At the same time, a polar solvent such as EG can improve the wettability of the etching solution, and the combination of TMAH and MEA (organic alkaline solvent having an amine structure with steric hindrance) can function as a buffer system. Another benefit of the exemplary wet etch chemistry is the ability to utilize the spiking process, which can extend the life of the solution.

Bei einigen Ausführungsformen weist eine Polysilizium-Gate-Stapel-Nassätzchemikalie Folgendes auf: alkalische Lösungsmittel, wobei mindestens eines der alkalischen Lösungsmittel eine Aminstruktur mit sterischer Hinderung aufweist; ein Puffersystem, das Tetramethylammoniumhydroxid (TMAH) und Monoethanolamin (MEA) umfasst; ein oder mehrere polare Lösungsmittel; und Wasser.In some embodiments, a polysilicon gate stack wet etch chemistry comprises: alkaline solvents, wherein at least one of the alkaline solvents has a sterically hindered amine structure; a buffer system comprising tetramethylammonium hydroxide (TMAH) and monoethanolamine (MEA); one or more polar solvents; and water.

Bei einigen Ausführungsformen umfasst ein Halbleiter-Herstellungsverfahren das Herstellen einer Gate-Stapelstruktur mit einer Polysilizium-Gate-Elektrode über einem Gate-Dielektrikum, wobei eine dielektrische Schicht an Seitenflächen der Gate-Stapelstruktur angrenzt. Die Polysilizium-Gate-Elektrode wird mit einer Nassätzchemikalie selektiv entfernt, die alkalische Lösungsmittel, von denen mindestens eines eine Aminstruktur mit sterischer Hinderung hat, und ein oder mehrere polare Lösungsmittel mit einer Polarität von größer als 13,3 × 10-30 Cm umfasst, wobei die Nassätzchemikalie weiterhin ein Puffersystem mit Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst.In some embodiments, a semiconductor manufacturing process includes fabricating a gate stack structure having a polysilicon gate electrode over a gate dielectric, with a dielectric layer abutting side surfaces of the gate stack structure. The polysilicon gate electrode is selectively removed with a wet etch chemistry comprising alkaline solvents, at least one of which has a sterically hindered amine structure, and one or more polar solvents having a polarity greater than 13.3 × 10 -30 Cm, wherein the wet etch chemistry further comprises a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA.

Bei einigen Ausführungsformen weist eine Polysilizium-Gate-Stapel-Nassätzchemikalie, die Polysilizium oder amorphes Silizium in einem Gate-Ersetzungsprozess selektiv ätzen kann, Folgendes auf: eine anorganische Chemikalie auf Fluorbasis oder ein anorganisches Alkali; ein oder mehrere organische alkalische Lösungsmittel mit einer Aminstruktur mit sterischer Hinderung; ein oder mehrere polare Lösungsmittel; und Wasser, wobei die Polysilizium-Gate-Stapel-Nassätzchemikalie weiterhin ein Puffersystem mit Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst.In some embodiments, a polysilicon gate stack wet etch chemistry capable of selectively etching polysilicon or amorphous silicon in a gate replacement process comprises: a fluorine-based inorganic chemistry or an inorganic alkali; one or more organic alkaline solvents having a sterically hindered amine structure; one or more polar solvents; and water, wherein the polysilicon gate stack wet etch chemistry further comprises a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA.

Claims (15)

Polysilizium-Gate-Stapel-Nassätzchemikalie mit: alkalischen Lösungsmitteln, wobei mindestens eines der alkalischen Lösungsmittel eine Aminstruktur mit sterischer Hinderung aufweist; einem Puffersystem, das Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst; einem oder mehreren polaren Lösungsmitteln; und Wasser.Polysilicon gate stack wet etch chemistry with: alkaline solvents, at least one of the alkaline solvents having an amine structure with steric hindrance; a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA; one or more polar solvents; and Water. Polysilizium-Gate-Stapel-Nassätzchemikalie nach Anspruch 1, wobei das eine oder die mehreren polaren Lösungsmittel eine Polarität von größer als 13,3 × 10-30 Cm haben.polysilicon gate stack wet etch chemistry claim 1 , wherein the one or more polar solvents have a polarity greater than 13.3 × 10 -30 Cm. Polysilizium-Gate-Stapel-Nassätzchemikalie nach Anspruch 1 oder 2, die weiterhin eine anorganische Chemikalie auf Fluorbasis oder ein anorganisches Alkali aufweist.polysilicon gate stack wet etch chemistry claim 1 or 2 further comprising a fluorine-based inorganic chemical or an inorganic alkali. Polysilizium-Gate-Stapel-Nassätzchemikalie nach Anspruch 3, wobei die anorganische Chemikalie auf Fluorbasis und das anorganische Alkali Fluorwasserstoffsäure HF bzw. Ammoniakhydrat NH4OH umfassen.polysilicon gate stack wet etch chemistry claim 3 wherein the fluorine-based inorganic chemical and the inorganic alkali comprise hydrofluoric acid HF and ammonium hydrate NH 4 OH, respectively. Polysilizium-Gate-Stapel-Nassätzchemikalie nach einem der vorhergehenden Ansprüche, wobei: die Polysilizium-Gate-Stapel-Nassätzchemikalie ein halbwässriges System mit Monoethanolamin MEA, Ethylenglycol EG, Tetramethylammoniumhydroxid TMAH, Wasser und einem fluorhaltigen grenzflächenaktiven Stoff umfasst, und ein Polysilizium-Siliziumoxid-Selektivitätsverhältnis größer als 26.000 : 1 ist und ein Polysilizium-Siliziumnitrid SixNy-Selektivitätsverhältnis oder ein Polysilizium-Siliziumoxidcarbid SiOxCy-Selektivitätsverhältnis größer als 6000 : 1 ist.The polysilicon gate stack wet etch chemistry of any preceding claim, wherein: the polysilicon gate stack wet etch chemistry comprises a semi-aqueous system comprising monoethanolamine MEA, ethylene glycol EG, tetramethylammonium hydroxide TMAH, water and a fluorine-containing surfactant, and a polysilicon-silicon oxide selectivity ratio is greater than 26,000:1 and a polysilicon-silicon nitride Si x N y selectivity ratio or a polysilicon-silicon oxide carbide SiO x C y selectivity ratio is greater than 6000:1. Polysilizium-Gate-Stapel-Nassätzchemikalie nach einem der vorhergehenden Ansprüche, wobei die alkalischen Lösungsmittel, die die Aminstruktur mit sterischer Hinderung haben, Tetramethylammoniumhydroxid TMAH, Tetrabutylammoniumhydroxid TBAH, Benzyltrimethylammoniumhydroxid und Monoethanolamin MEA umfassen.A polysilicon gate stacked wet etch chemistry according to any one of the preceding claims wherein the alkaline solvents having the sterically hindered amine structure comprise tetramethylammonium hydroxide TMAH, tetrabutylammonium hydroxide TBAH, benzyltrimethylammonium hydroxide and monoethanolamine MEA. Polysilizium-Gate-Stapel-Nassätzchemikalie nach einem der vorhergehenden Ansprüche, wobei das eine oder die mehreren polaren Lösungsmittel Sulfonderivate, Carbonatesterderivate, Etherderivate, Alkoholderivate, Furanderivate, Dimethylsulfoxid, Sulfolan, Ethylencarbonat, Tetrahydrofuran, Butyldiglycol und Ethylenglycol EG umfassen.A polysilicon gate stacked wet etch chemistry according to any one of the preceding claims wherein the one or more polar solvents comprise sulfone derivatives, carbonate ester derivatives, ether derivatives, alcohol derivatives, furan derivatives, dimethyl sulfoxide, sulfolane, ethylene carbonate, tetrahydrofuran, butyl diglycol and ethylene glycol EG. Halbleiter-Herstellungsverfahren (300) mit den folgenden Schritten: Herstellen (305) einer Gate-Stapelstruktur (140) mit einer Polysilizium-Gate-Elektrode (150) über einem Gate-Dielektrikum (160); Herstellen (320) einer dielektrischen Schicht (190), die an Seitenflächen der Gate-Stapelstruktur (140) angrenzt; und selektives Entfernen (330) der Polysilizium-Gate-Elektrode (150) mit einer Kombination aus einer Trockenätz- und einer Nassätzchemikalie, wobei die Nassätzchemikalie alkalische Lösungsmittel, von denen mindestens eines eine Aminstruktur mit sterischer Hinderung hat, und ein oder mehrere polare Lösungsmittel mit einer Polarität von größer als 13,3 × 10-30 Cm umfasst, wobei die Nassätzchemikalie weiterhin ein Puffersystem mit Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst.A semiconductor manufacturing method (300) comprising the steps of: fabricating (305) a gate stack structure (140) having a polysilicon gate electrode (150) over a gate dielectric (160); forming (320) a dielectric layer (190) adjacent side faces of the gate stack structure (140); and selectively removing (330) the polysilicon gate electrode (150) with a combination of a dry etch and a wet etch chemistry, the wet etch chemistry comprising alkaline solvents, at least one of which has a sterically hindered amine structure, and one or more polar solvents a polarity greater than 13.3×10 -30 Cm, wherein the wet etch chemistry further comprises a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA. Halbleiter-Herstellungsverfahren (300) nach Anspruch 8, das weiterhin Folgendes umfasst: Entfernen (335) des Gate-Dielektrikums (160); Abscheiden eines High-k-Dielektrikums; und Herstellen (335) einer Metall-Gate-Elektrode über dem High-k-Dielektrikum.Semiconductor manufacturing process (300) according to claim 8 further comprising: removing (335) the gate dielectric (160); depositing a high-k dielectric; and forming (335) a metal gate electrode over the high-k dielectric. Halbleiter-Herstellungsverfahren (300) nach Anspruch 8 oder 9, wobei die Nassätzchemikalie weiterhin eine anorganische Chemikalie auf Fluorbasis oder ein anorganisches Alkali aufweist.Semiconductor manufacturing process (300) according to claim 8 or 9 wherein the wet etching chemistry further comprises a fluorine-based inorganic chemistry or an inorganic alkali. Halbleiter-Herstellungsverfahren (300) nach Anspruch 10, wobei die anorganische Chemikalie auf Fluorbasis und das anorganische Alkali Fluorwasserstoffsäure HF bzw. Ammoniakhydrat NH4OH umfassen.Semiconductor manufacturing process (300) according to claim 10 wherein the fluorine-based inorganic chemical and the inorganic alkali comprise hydrofluoric acid HF and ammonium hydrate NH 4 OH, respectively. Halbleiter-Herstellungsverfahren (300) nach einem der Ansprüche 8 bis 11, wobei das eine oder die mehreren polaren Lösungsmittel Sulfonderivate, Carbonatesterderivate, Etherderivate, Alkoholderivate, Furanderivate, Dimethylsulfoxid, Sulfolan, Ethylencarbonat, Tetrahydrofuran, Butyldiglycol und Ethylenglycol EG umfassen.Semiconductor manufacturing method (300) according to one of Claims 8 until 11 wherein the one or more polar solvents include sulfone derivatives, carbonate ester derivatives, ether derivatives, alcohol derivatives, furan derivatives, dimethyl sulfoxide, sulfolane, ethylene carbonate, tetrahydrofuran, butyl diglycol, and ethylene glycol EG. Polysilizium-Gate-Stapel-Nassätzchemikalie zum selektiven Ätzen von Polysilizium oder amorphem Silizium in einem Gate-Ersetzungsprozess, wobei die Polysilizium-Gate-Stapel-Nassätzchemikalie Folgendes aufweist: eine anorganische Chemikalie auf Fluorbasis oder ein anorganisches Alkali; ein oder mehrere organische alkalische Lösungsmittel, wobei mindestens eines der alkalischen Lösungsmittel eine Aminstruktur mit sterischer Hinderung hat; ein oder mehrere polare Lösungsmittel; und Wasser, wobei die Polysilizium-Gate-Stapel-Nassätzchemikalie weiterhin ein Puffersystem mit Tetramethylammoniumhydroxid TMAH und Monoethanolamin MEA umfasst.A polysilicon gate stack wet etch chemistry for selectively etching polysilicon or amorphous silicon in a gate replacement process, the polysilicon gate stack wet etch chemistry comprising: a fluorine-based inorganic chemical or an inorganic alkali; one or more organic alkaline solvents, at least one of the alkaline solvents having an amine structure with steric hindrance; one or more polar solvents; and Water, wherein the polysilicon gate stack wet etch chemistry further comprises a buffer system comprising tetramethylammonium hydroxide TMAH and monoethanolamine MEA. Polysilizium-Gate-Stapel-Nassätzchemikalie nach Anspruch 13, wobei das eine oder die mehreren polaren Lösungsmittel eine Polarität von größer als 13,3 x 10-30 Cm haben und Sulfonderivate, Carbonatesterderivate, Etherderivate, Alkoholderivate, Furanderivate, Dimethylsulfoxid, Sulfolan, Ethylencarbonat, Tetrahydrofuran, Butyldiglycol und Ethylenglycol EG umfassen.polysilicon gate stack wet etch chemistry Claim 13 wherein the one or more polar solvents have a polarity greater than 13.3 x 10 -30 Cm and include sulfone derivatives, carbonate ester derivatives, ether derivatives, alcohol derivatives, furan derivatives, dimethyl sulfoxide, sulfolane, ethylene carbonate, tetrahydrofuran, butyl diglycol and ethylene glycol EG. Polysilizium-Gate-Stapel-Nassätzchemikalie nach Anspruch 13 oder 14, wobei die anorganische Chemikalie auf Fluorbasis und das anorganische Alkali Fluorwasserstoffsäure HF bzw. Ammoniakhydrat NH4OH umfassen.polysilicon gate stack wet etch chemistry Claim 13 or 14 wherein the fluorine-based inorganic chemical and the inorganic alkali comprise hydrofluoric acid HF and ammonium hydrate NH 4 OH, respectively.
DE102017127567.3A 2016-12-15 2017-11-22 POLYSILICON GATE STACK WET ETCH CHEMICAL AND SEMICONDUCTOR MANUFACTURING PROCESS Active DE102017127567B4 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434740P 2016-12-15 2016-12-15
US62/434,740 2016-12-15
US15/657,537 2017-07-24
US15/657,537 US10179878B2 (en) 2016-12-15 2017-07-24 Wet etch chemistry for selective silicon etch

Publications (2)

Publication Number Publication Date
DE102017127567A1 DE102017127567A1 (en) 2018-06-21
DE102017127567B4 true DE102017127567B4 (en) 2023-05-04

Family

ID=62251102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017127567.3A Active DE102017127567B4 (en) 2016-12-15 2017-11-22 POLYSILICON GATE STACK WET ETCH CHEMICAL AND SEMICONDUCTOR MANUFACTURING PROCESS

Country Status (1)

Country Link
DE (1) DE102017127567B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076688A1 (en) 2006-09-21 2008-03-27 Barnes Jeffrey A Copper passivating post-chemical mechanical polishing cleaning composition and method of use
US20150287798A1 (en) 2014-04-04 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Device Having Sloped Gate Profile and Method of Manufacture
DE102015112267A1 (en) 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. METHOD AND STRUCTURE FOR FINFET
US20160254164A1 (en) 2013-11-18 2016-09-01 Fujifilm Corporation Method for stripping modified resist, modified-resist stripper used therefor, and method for manufacturing semiconductor-substrate product

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076688A1 (en) 2006-09-21 2008-03-27 Barnes Jeffrey A Copper passivating post-chemical mechanical polishing cleaning composition and method of use
US20160254164A1 (en) 2013-11-18 2016-09-01 Fujifilm Corporation Method for stripping modified resist, modified-resist stripper used therefor, and method for manufacturing semiconductor-substrate product
US20150287798A1 (en) 2014-04-04 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Device Having Sloped Gate Profile and Method of Manufacture
DE102015112267A1 (en) 2014-10-17 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. METHOD AND STRUCTURE FOR FINFET

Also Published As

Publication number Publication date
DE102017127567A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
DE102018100062B4 (en) Gate structure passivation species drive-in method and structure formed thereby
DE102017123950B4 (en) FINFET COMPONENT AND METHOD OF MANUFACTURING THE SAME
US10676668B2 (en) Wet etch chemistry for selective silicon etch
DE102017117793B4 (en) Process for the manufacture of multi-gate transistors and resulting structures
DE102018111381A1 (en) Selective NFET / PFET channeling of source / drain regions
DE102017127554B3 (en) Semiconductor fabrication process with prevention of gate height loss in planarization processes
DE102016119017A1 (en) Semiconductor device fabrication process with improved source-drain epitaxy
DE102017113681A1 (en) SEMICONDUCTOR CONSTRUCTION ELEMENT WITH AIR SPACER HOLDER
DE102019118385A1 (en) Semiconductor device and method
DE102019125922B3 (en) PROCESS FOR DOPING HIGH-K / METAL GATES TO SET THRESHOLD VOLTAGES
DE102019123627A1 (en) FIN FIELD EFFECT TRANSISTOR DEVICE AND METHOD FOR MANUFACTURING IT
DE102019118375A1 (en) FinFET device and method for forming the same
DE102021101178A1 (en) INTEGRATED CIRCUIT STRUCTURE WITH REAR DIELECTRIC LAYER WITH AIR GAP
DE102017123948B4 (en) ENCLOSED EPITAXIAL STRUCTURE AND PROCESS
DE102017126881B4 (en) FinFET structures and methods for their formation
DE102020112763A1 (en) GATE PROFILE CONTROL THROUGH SIDE WALL PROTECTION DURING THE ETCHING
DE102017127658B4 (en) SEMICONDUCTOR DEVICE AND METHOD
DE102018106191B4 (en) METHOD OF SELECTIVE FORMATION OF GATE SPACERS OF A FINFET USING A FLUORINATION PROCESS
DE102017103464B4 (en) DESIGN FOR A METAL GATE AND CONTACT PIN AND METHOD OF MANUFACTURING THEREOF
DE102022132143A1 (en) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES AND SEMICONDUCTOR DEVICES
DE102017127567B4 (en) POLYSILICON GATE STACK WET ETCH CHEMICAL AND SEMICONDUCTOR MANUFACTURING PROCESS
DE102021113053A1 (en) FIN FIELD EFFECT TRANSISTOR DEVICE AND METHOD
DE102018124815B4 (en) FIN field effect transistor device and method
DE102020102548A1 (en) SELF-ALIGNING CONTACT ARRANGEMENT
DE102020114996A1 (en) Semiconductor device and method for forming it

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final