DE102017118669B3 - Method and device for operating a mechatronic system with a power converter - Google Patents

Method and device for operating a mechatronic system with a power converter Download PDF

Info

Publication number
DE102017118669B3
DE102017118669B3 DE102017118669.7A DE102017118669A DE102017118669B3 DE 102017118669 B3 DE102017118669 B3 DE 102017118669B3 DE 102017118669 A DE102017118669 A DE 102017118669A DE 102017118669 B3 DE102017118669 B3 DE 102017118669B3
Authority
DE
Germany
Prior art keywords
filter
pulse width
width modulation
impulse response
modulation period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017118669.7A
Other languages
German (de)
Inventor
Michael Homann
Heiko Rabba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Original Assignee
IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IAV GmbH Ingenieurgesellschaft Auto und Verkehr filed Critical IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Priority to DE102017118669.7A priority Critical patent/DE102017118669B3/en
Application granted granted Critical
Publication of DE102017118669B3 publication Critical patent/DE102017118669B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Es ist Aufgabe der vorliegenden Erfindung, eine dynamische Erfassung von Zustands- bzw. Istgrößen beim Betrieb eines mechatronischen Systems mit einem Stromrichter ohne großen Aufwand auch dann zu ermöglichen, wenn ein PWM-Signal mit einer variablen Schaltfrequenz angewendet wird.Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass zur Erfassung/Messung von Zustands-/Regelgrößen eine flexible digitale Filterung des Bitstromes eines Delta-Sigma-Modulators erfolgt, wobei, wenn das Ende einer aktuellen Pulsweitenmodulationsperiode in einer Abfolge von Berechnungen von Ausgangswerten des Filters innerhalb einer Impulsantwort des Filters auftritt, durch Veränderung der Dezimierungsrate des Filters, die Dauer der Impulsantwort des Filters derart angepasst wird, dass das Ende dieser Impulsantwort und das Ende der aktuellen Pulsweitenmodulationsperiode übereinstimmen bzw. die Pulsweitenmodulationsperiode möglichst komplett von vollständigen Impulsantworten des Filters abgedeckt wird.It is an object of the present invention, a dynamic detection of state or actual variables in the operation of a mechatronic system with a power converter without much effort to enable even when a PWM signal is applied with a variable switching frequency. This object is achieved by the invention in that flexible detection of the bitstream of a delta-sigma modulator is performed to acquire / measure state variables, wherein when the end of a current pulse width modulation period occurs in a sequence of calculations of output values of the filter within an impulse response of the filter Changing the decimation rate of the filter, the duration of the impulse response of the filter is adjusted so that the end of this impulse response and the end of the current pulse width modulation period match or the pulse width modulation period as completely as possible covered by complete impulse responses of the filter becomes.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Betrieb eines mechatronischen Systems mit einem Stromrichter mit den Merkmalen gemäß den Patentansprüchen.The present invention relates to a method and an apparatus for operating a mechatronic system with a power converter having the features according to the claims.

Gemäß der DE102014108667A1 , der WO2015193439A1 oder Homann, Michael: Hochdynamische Strom- und Spannungsregelung von permanenterregten Synchronmaschinen auf Basis von Delta-Sigma Bitströmen. 2016 ist es bekannt, dadurch ein mechatronisches System zu betreiben, das einen Stromrichter/Konverter und eine elektrische Maschine umfasst, dass eine Steuerung/Regelung des mechatronischen Systems mittels eines Delta-Sigma-Pulsweiten-Modulators erfolgt, der ein Pulsweiten-Modulations-Signal mit einer variablen Schaltfrequenz bereitstellt. Dabei werden mittels Delta-Sigma-Modulatoren Istgrößen erfasst und in Bitstromsignale konvertiert sowie Sollgrößen als Bitstromsignale vorgegeben. Der Aufbau und die Wirkungsweise von Delta-Sigma-Pulsweiten-Modulatoren ist nicht nur gemäß den bisher genannten Dokumenten bekannt, sondern beispielsweise auch gemäß Bradshaw, J. B.: Bit-Stream Control of Doubly Fed Induction Generators. Dissertation, University of Auckland, 2012 . oder Weibo, L., Y. Orino, M. K. Kurosawa und T. Katagiri: Conversion of a single-bit signal into a PWM signal. In: TENCON. IEEE Region 10 Conference, Band A, Seiten 519-522, 2004 . oder Magrath, A. J. und M. B. Sandler: Hybrid pulse width modulation/sigma-delta modulation power digital-to-analogue converter. Circuits, Devices and Systems, IEE Proceedings, 143(3):149-156, 1996 .According to the DE102014108667A1 , of the WO2015193439A1 or Homann, Michael: Highly dynamic current and voltage regulation of permanent-magnet synchronous machines based on delta-sigma bit streams. In 2016, it is known to operate a mechatronic system comprising a power converter / converter and an electric machine, that a control / regulation of the mechatronic system by means of a delta-sigma pulse width modulator, which is a pulse width modulation signal with provides a variable switching frequency. In this case, actual variables are detected by means of delta-sigma modulators and converted into bitstream signals, and setpoint variables are specified as bitstream signals. The structure and operation of delta-sigma pulse width modulators is not only known according to the previously mentioned documents, but also, for example, according to Bradshaw, JB: Bitstream Control of Doubly Fed Induction Generators. Dissertation, University of Auckland, 2012 , or Weibo, L., Y. Orino, MK Kurosawa and T. Katagiri: Conversion of a single-bit signal into a PWM signal. In: TENCON. IEEE Region 10 Conference, Vol. A, pp. 519-522, 2004 , or Magrath, AJ and MB Sandler: Hybrid pulse width modulation / sigma-delta modulation power digital-to-analogue converter. Circuits, Devices and Systems, IEE Proceedings, 143 (3): 149-156, 1996 ,

Der Betrieb dieses mechatronischen Systems erfordert folglich die Messung von Zustands- bzw. Istgrößen, wie beispielsweise die Messung der Phasenströme/-spannungen der elektrischen Maschine. Dadurch, dass dabei ein Delta-Sigma-Pulsweiten-Modulator ein Pulsweitenmodulationssignal mit einer variablen Schaltfrequenz bereitstellt, insbesondere im Bereich von 4 bis 40 kHz, ist eine ausreichend genaue Erfassung von Zustandsgrößen, zum Beispiel durch eine einzelne Abtastung des Phasenstroms im Symmetriepunkt, nicht gewährleistet, da der korrekte Abtastzeitpunkt in Relation zum PWM-Signal nicht a priori bekannt ist. Denkbar ist es, alle Abtastwerte in einem Speicher vorzuhalten und nach Abschluss der Pulsweitenmodulationsperiode den Wert zu wählen, welcher dem zeitlich korrekten Wert am nächsten liegt. Das verursacht jedoch einen großen Speicherbedarf. Auch eine Integration des Phasenstroms über eine ganze oder nur einen Teil einer Periode der PWM-Frequenz, wie beispielsweise gemäß der DE102011080586A1 gezeigt, ist nicht zielführend, da die Länge der jeweiligen PWM-Periode nicht bekannt ist. Im Ergebnis sind eine dynamische Erfassung von Zustands- bzw. Istgrößen, wie beispielsweise die Messung der Phasenströme/-spannungen einer elektrischen Maschine, dann nicht verwendbar, wenn ein PWM-Signal mit einer variablen Schaltfrequenz bereitsteht.The operation of this mechatronic system thus requires the measurement of state or actual variables, such as the measurement of the phase currents / voltages of the electric machine. Because a delta-sigma pulse width modulator provides a pulse width modulation signal with a variable switching frequency, in particular in the range from 4 to 40 kHz, a sufficiently accurate detection of state variables, for example by a single sampling of the phase current in the point of symmetry, is not guaranteed because the correct sampling time in relation to the PWM signal is not known a priori. It is conceivable to store all the samples in a memory and to select the value which is closest to the time-correct value after completion of the pulse width modulation period. However, this causes a large memory requirement. Also, an integration of the phase current over all or part of a period of the PWM frequency, such as in accordance with DE102011080586A1 is not expedient since the length of the respective PWM period is not known. As a result, dynamic detection of state quantities, such as the measurement of the phase currents / voltages of an electrical machine, is not usable when a PWM signal with a variable switching frequency is available.

Gemäß Homann, Michael; Noesselt, Tobias; Schumacher, Walter: Aspekte der Strommessung in Drehfeldmaschinen mit Delta Sigma Umsetzern. In: Elektronische Automatisierung - Systeme und Komponenten: internationale Fachmesse und Kongress; SPS IPC Drives, Nürnberg, 26.-28.11.2013, S. 429 - 438 werden verschiedene Aspekte bei der Anwendung von Delta Sigma Umsetzern in der Strommessung betrachtet. Da die Stromerfassung durch hochfrequente Störströme überlagert ist, wird der Einfluss dieser Störungen bei verschiedenen Sinc Filterordnungen und Dezimierungen untersucht. Zudem wird die Bandbreite des geschlossenen Kreises untersucht, da sich durch die Variation der Dezimierung die Bandbreite bei gleich eingestellter Dämpfung verändert. Abschließend werden Implementierungsvarianten der Sinc Filter vorgestellt.According to Homann, Michael; Noesselt, Tobias; Schumacher, Walter: Aspects of current measurement in induction machines with Delta Sigma converters. In: Electronic Automation - Systems and Components: International Trade Fair and Congress; SPS IPC Drives, Nuremberg, 26.-28.11.2013, p. 429 - 438, various aspects of the application of Delta Sigma converters in current measurement are considered. Since the current detection is superimposed by high-frequency interfering currents, the influence of these disturbances on different sinc filter orders and decimations is investigated. In addition, the bandwidth of the closed loop is investigated, since the variation of the decimation changes the bandwidth at the same set attenuation. Finally, implementation variants of the Sinc filters are presented.

Gemäß der DE102013201253A1 ist ein Verfahren zum Erzeugen eines digitalen Signals aus einem mittels eines Frequenzumrichters auf Basis einer Pulsweitenmodulation mit veränderlicher Periodendauer erzeugten analogen Signal bekannt. Dabei entsprechen Werte des digitalen Signals einem Mittelwert des analogen Signals über eine zugehörige Periodendauer der Pulsweitenmodulation.According to the DE102013201253A1 For example, a method is known for generating a digital signal from an analog signal generated by means of a frequency converter on the basis of a variable-period pulse width modulation. In this case, values of the digital signal correspond to an average value of the analog signal over an associated period of the pulse width modulation.

Es ist Aufgabe der vorliegenden Erfindung, eine dynamische Erfassung von Zustands- bzw. Istgrößen beim Betrieb eines mechatronischen Systems mit einem Stromrichter ohne großen Aufwand auch dann zu ermöglichen, wenn ein PWM-Signal mit einer variablen Schaltfrequenz angewendet wird.It is an object of the present invention, a dynamic detection of state or actual variables in the operation of a mechatronic system with a power converter without much effort to enable even when a PWM signal is applied with a variable switching frequency.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass zur Erfassung/Messung von Zustands-/Regelgrößen eine flexible digitale Filterung des Bitstromes eines Delta-Sigma-Modulators erfolgt, wobei wenn das Ende einer aktuellen Pulsweitenmodulationsperiode in einer Abfolge von Berechnungen von Ausgangswerten des Filters innerhalb einer Impulsantwort des Filters auftritt, durch Veränderung der Dezimierungsrate des Filters, die Dauer der Impulsantwort des Filters derart angepasst wird, dass das Ende dieser Impulsantwort und das Ende der aktuellen Pulsweitenmodulationsperiode übereinstimmen bzw. die Pulsweitenmodulationsperiode möglichst komplett von vollständigen Impulsantworten des Filters abgedeckt wird.This object is achieved according to the invention in that flexible digital filtering of the bit stream of a delta-sigma modulator takes place for the acquisition / measurement of state / controlled variables, wherein if the end of a current pulse width modulation period in a sequence of calculations of output values of the filter within an impulse response by adjusting the decimation rate of the filter, the duration of the impulse response of the filter is adjusted such that the end of this impulse response and the end of the current pulse width modulation period coincide and the pulse width modulation period is as completely as possible covered by complete impulse responses of the filter.

Erfindungsgemäß wird dazu insbesondere eine zweistufige Filterkaskade verwendet, welche einen Sinck-Filter mit einer Dezimierungsrate und einen gleichgewichteten FIR-Filter als Mittelwertbildner umfasst. Weiterhin wird ein internes Signal des Delta-Sigma-Pulsweiten-Modulators, insbesondere ein Zyklusbit, genutzt, um den Anfang und das Ende einer PWM-Periode zu markieren.According to the invention, in particular a two-stage filter cascade is used, which comprises a Sinc k filter with a decimation rate and an equally weighted FIR filter as averaging agent. Furthermore, an internal signal of the delta Sigma pulse width modulator, in particular a cycle bit, used to mark the beginning and the end of a PWM period.

Die erfindungsgemäß verwendete zweistufige Filterkaskade ist gemäß dem Stand der Technik als solche bekannt, jedoch ist diese nur anwendbar, wenn die PWM-Frequenz konstant oder bekannt ist. Daher wird erfindungsgemäß folgendermaßen verfahren. Der zweistufige Filter wird mit dem Beginn einer PWM-Periode gestartet und die Ausgangswerte der Sinck Filterstufe werden laufend von dem Mittelwertbildner aufsummiert. Idealerweise ist die zeitliche Länge der Sinck Impulsantwort ganzzahlig durch eine PWM-Periode teilbar. In diesem Fall ist die Filterstruktur gemäß dem Stand der Technik natürlich als solche anwendbar. Durch die variable PWM-Frequenz ist es allerdings sehr wahrscheinlich, dass das Ende einer PWM- Periode innerhalb der Impulsantwort des Sinck Filters auftritt. Für diesen Fall wird in einem Ringspeicher der Bitstrom des Zeitraums der letzten Impulsantwort gespeichert. Da nun das Ende der PWM-Periode bekannt ist, kann für den Inhalt des Ringspeichers ein passendes Sinck-Filter mit der Dezimierungsrate bestimmt und berechnet werden.The two-stage filter cascade used according to the invention is known as such according to the prior art, but this is only applicable if the PWM frequency is constant or known. Therefore, according to the invention proceed as follows. The two-stage filter is started with the beginning of a PWM period and the output values of the sinc filter stage k are continuously accumulated by the averager. Ideally, the time length of the sinc k impulse response is integer divisible by a PWM period. In this case, of course, the filter structure according to the prior art is applicable as such. However, due to the variable PWM frequency, it is very likely that the end of a PWM period occurs within the impulse response of the Sinc k filter. In this case, the bit stream of the period of the last impulse response is stored in a ring memory. Now that the end of the PWM period is known, a suitable Sinc k filter can be determined and calculated with the decimation rate for the contents of the ring buffer.

Erfindungsgemäß wird somit eine Speicherung des ganzen Bitstroms eines Delta-Sigma-Modulators einer PWM-Periode vermieden. Der verwendete Ringspeicher kann folglich deutlich kleiner ausgelegt werden, so dass der Ressourcenverbrauch geringer ist. Gegenüber dem Stand der Technik ist es außerdem von Vorteil, dass mittels des erfindungsgemäßen Verfahrens ohne große Verzögerungen eine Erfassung von Zustands- bzw. Istgrößen möglich ist.Thus, according to the invention, storage of the entire bitstream of a delta-sigma modulator of a PWM period is avoided. The ring buffer used can thus be made significantly smaller, so that the resource consumption is lower. Compared to the prior art, it is also advantageous that by means of the method according to the invention a detection of state or actual variables is possible without great delays.

Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind dem nachfolgenden Ausführungsbeispiel sowie den abhängigen Patentansprüchen zu entnehmen.Further advantageous embodiments of the present invention will become apparent from the following embodiment and the dependent claims.

In 1 ist ein mechatronisches System mit einem Stromrichter/Konverter 1 gezeigt. In diesem Beispiel umfasst das mechatronische System eine elektrische Maschine 2. Bei der elektrischen Maschine 2 handelt es sich zum Beispiel um eine permanenterregte Synchronmaschine mit drei Phasen. Das mechatronische System nach 1 dient bevorzugt dem Antrieb eines Fahrzeuges. Die Steuerung bzw. Regelung der elektrischen Maschine 2 erfolgt in Verbindung mit einem Delta-Sigma-Pulsweiten-Modulator 3 („Delta-Sigma-PWM-Modulator“), der pulsweitenmodulierte (PWM-)Signale mit einer variablen Schaltfrequenz bereitstellt bzw. erzeugt. Der Aufbau und die Wirkungsweise eines solchen Delta-Sigma-Pulsweiten-Modulators 3 ist dem Fachmann gemäß den bisher genannten Dokumenten bekannt. In diesem Zusammenhang sei hiermit darauf verwiesen, dass der gesamte Inhalt der in der Einleitung genannten Dokumente in die vorliegende Offenbarung aufgenommen ist. Der in 1 gezeigte Stromrichter 1 ist dem Fachmann ebenfalls hinreichend bekannt. Der gezeigte Stromrichter 1 ist ein Wechselrichter, also ein elektrisches Gerät, das eine Gleichspannung in eine Wechselspannung konvertiert. Die Gleichspannung wird mittels eines elektrischen Speichers bereitgestellt und die Wechselspannung dient dem Antrieb der elektrischen Maschine 2.In 1 is a mechatronic system with a power converter / converter 1 shown. In this example, the mechatronic system includes an electric machine 2 , At the electric machine 2 For example, it is a permanent-magnet three-phase synchronous machine. The mechatronic system after 1 is preferably used to drive a vehicle. The control or regulation of the electrical machine 2 occurs in conjunction with a delta-sigma pulse width modulator 3 ("Delta Sigma PWM Modulator") that provides pulse width modulated (PWM) signals at a variable switching frequency. The structure and operation of such a delta-sigma pulse width modulator 3 is known to the person skilled in the art according to the previously mentioned documents. In this context, it should be noted that the entire contents of the documents mentioned in the introduction are included in the present disclosure. The in 1 shown power converter 1 is also well known to those skilled in the art. The shown power converter 1 is an inverter, ie an electrical device that converts a DC voltage into an AC voltage. The DC voltage is provided by means of an electrical memory and the AC voltage is used to drive the electric machine 2 ,

Jedenfalls werden mittels des Delta-Sigma-Pulsweiten-Modulators 3 die PWM-Signale S1 - S6 mit einer variablen Schaltfrequenz bereitstellt, so dass eine Betätigung der Leistungshalbleiter des Stromrichters 1 derart erfolgt, dass eine einstellbare Höhe und Frequenz der Phasenpotentiale u1, u2, u3 ermöglicht wird. Insbesondere wird so eine pulsweitenmodulierte Spannung u1, u2, u3 und ein zugehöriger Strom i1, i2, i3 erzeugt. Mit anderen Worten erfolgt die Pulsweitenmodulation nicht mit konstanter Frequenz, so dass die Dauer PD erzeugter Pulsweitenmodulationsperioden variiert. Die Dauer PD erzeugter Pulsweitenmodulationsperioden variiert nicht nur bei dem Einsatz eines Delta-Sigma-Pulsweiten-Modulators 3, sondern zum Beispiel auch bei der Nutzung einer so genannten Direct-Torque-Control.In any case, by means of the delta-sigma pulse width modulator 3 the PWM signals S1 - S6 provides a variable switching frequency, so that an actuation of the power semiconductors of the power converter 1 such that an adjustable height and frequency of the phase potentials u1 . u2 . u3 is possible. In particular, such a pulse width modulated voltage u1 . u2 . u3 and an associated stream i1 . i2 . i3 generated. In other words, the pulse width modulation does not take place with a constant frequency, so that the duration PD of generated pulse width modulation periods varies. The duration PD of generated pulse width modulation periods does not only vary with the use of a delta-sigma pulse width modulator 3 but also, for example, when using a so-called direct-torque control.

Wie in 1 gezeigt, werden die Phasenströme i1, i2, i3 zum Zweck einer Regelung, so wie sie allgemein gemäß dem Stand der Technik und speziell aus den zitierten Dokumenten bekannt ist, rückgeführt. Dabei werden jeweils die Phasenströme i1, i2, i3 mittels Delta-Sigma-Modulatoren ΔΣ-M erfasst. Selbstverständlich können auch die Phasenpotentiale u1, u2, u3 entsprechend rückgeführt bzw. erfasst werden. Somit stehen Bitströme bereit, welche jeweils die Phasenspannung u1, u2, u3 oder den Phasenstrom i1, i2, i3 repräsentieren. Diese Bitströme werden dem Delta-Sigma-Pulsweiten-Modulator 3 zur Bildung der PWM-Signale S1 - S6 zugeführt.As in 1 shown, the phase currents i1 . i2 . i3 for purposes of regulation as generally known in the art, and more particularly from the cited documents. In each case, the phase currents i1 . i2 . i3 detected by delta-sigma modulators ΔΣ-M. Of course, also the phase potentials u1 . u2 . u3 be returned or recorded accordingly. Thus, bit streams are available, each of which is the phase voltage u1 . u2 . u3 or the phase current i1 . i2 . i3 represent. These bit streams become the delta sigma pulse width modulator 3 to form the PWM signals S1 - S6 fed.

Gemäß 2 ist schematisch bzw. idealisiert der Verlauf der Phasenspannung u1 und des dadurch bewirkten bzw. zugehörigen Phasenstromes i1 über der Zeit gezeigt. Insbesondere ist in 2 zunächst nur eine Pulsweitenmodulationsperiode mit einer Periodendauer PD gezeigt.According to 2 is schematically or idealized the course of the phase voltage u1 and the resulting or associated phase current i1 shown over time. In particular, in 2 initially only a pulse width modulation period shown with a period PD.

Wie gemäß 3 gezeigt, kann die auf die in 2 gezeigte Periode einer Pulsweitenmodulation folgende Pulsweitenmodulationsperiode eine größere Periodendauer PD' aufweisen, wobei der Phasenstrom i1 zur besseren Übersichtlichkeit nicht gezeigt ist.As per 3 can be shown on the in 2 shown pulse width modulation period following pulse width modulation period have a greater period PD ', wherein the phase current i1 not shown for clarity.

Erfindungsgemäß wird der betreffende Bitstrom, gemäß dem vorliegenden Beispiel ist das der Bitstrom, welcher den Phasenstrom i1 repräsentiert, einer Filterung unterzogen. Diese Filterung erfolgt mittels eines digitalen Filters. Insbesondere handelt es sich dabei um ein Sinck-Filter, wobei die Ordnung k des Sinck-Filters von der Ordnung des verwendeten Delta-Sigma-Modulators ΔΣ-M abhängig ist.According to the invention, the bitstream in question, according to the present example, that is the bitstream, which is the phase current i1 represents, subjected to a filtering. This filtering is done by means of a digital filter. In particular, this is a Sinc k filter, the order k of the Sinc k filter is dependent on the order of the delta-sigma modulator ΔΣ-M used.

Bevorzugt schließt sich dem digitalen Filter ein weiterer Filter an, so dass eine zweistufige Filterkaskade gebildet wird, wobei der weitere Filter ein gleichgewichteter FIR-Filter ist. Mittels des weiteren Filters werden die Ausgangswerte A des Sinck-Filters aufsummiert. Die so gebildete zweistufige Filterkaskade ist beispielsweise gemäß Oljaca, M.; Hendrick, T. (2003): Combining the ADS1202 with an FPGA Digital Filter for Current Measurement in Motor Control Applications. Hg. v. Texas Instruments bekannt.Preferably, the digital filter is followed by another filter, so that a two-stage filter cascade is formed, wherein the further filter is an equally weighted FIR filter. By means of the further filter, the output values A of the Sinc k filter are added up. The two-stage filter cascade thus formed is, for example, according to Oljaca, M .; Hendrick, T. (2003): Combining the ADS1202 with an FPGA Digital Filter for Current Measurement in Motor Control Applications. Ed. V. Known Texas Instruments.

Der Sinck-Filter weist eine Dezimierung mit einer variablen Dezimierungsrate D auf, wobei die Dauer Ti der Impulsantwort des Filters von der Dezimierungsrate D abhängig ist. Dieser Zusammenhang ist gemäß Homann, Michael: Hochdynamische Strom- und Spannungsregelung von permanenterregten Synchronmaschinen auf Basis von Delta-Sigma Bitströmen, Seiten 49-58, 2016. bekannt. Die Dezimierungsrate D wird zunächst in Abhängigkeit der höchsten möglichen Frequenz der Pulsweitenmodulation ausgelegt, so dass die Pulsweitenmodulationsperiode mindestens zwei vollständige Impulsantworten des Sinck-Filters umfasst.The Sinc k filter has a decimation with a variable decimation rate D, the duration Ti of the impulse response of the filter being dependent on the decimation rate D. This relationship is according to Homann, Michael: Highly dynamic current and voltage control of permanent magnet synchronous machines based on delta-sigma bitstreams, pages 49-58, 2016. known. The decimation rate D is first designed as a function of the highest possible frequency of the pulse width modulation, so that the pulse width modulation period comprises at least two complete impulse responses of the Sinc k filter.

Wie in 4 gezeigt, werden erfindungsgemäß mit dem Beginn S einer Pulsweitenmodulationsperiode anhand des Bitstroms, gemäß dem vorliegenden Beispiel ist das wieder der Bitstrom, welcher den Phasenstrom i1 repräsentiert, erste Ausgangswerte A1 des Sinck-Filters berechnet, wie durch die erste schraffierte Fläche angedeutet. Erfindungsgemäß wird parallel bzw. gleichzeitig der Bitstrom über die Dauer Ti dieser ersten Impulsantwort des Filters gespeichert. D. h. es wird der Bitstrom gespeichert, welcher der Berechnung der (aktuellen) Ausgangswerte A1 zu Grunde liegt.As in 4 According to the invention, the beginning S of a pulse width modulation period is shown on the basis of the bit stream; according to the present example this is again the bit stream, which is the phase current i1 represents, initial values A1 the sinc k -filter calculates, as indicated by the first shaded area. According to the invention, the bit stream is stored in parallel or simultaneously over the duration Ti of this first impulse response of the filter. Ie. the bit stream is stored, which is the calculation of the (current) output values A1 underlying.

Da die Dezimierungsrate D bevorzugt zunächst derart ausgelegt ist, dass die Pulsweitenmodulationsperiode mindestens zwei vollständige Impulsantworten des Filters umfasst, also die Dauer Ti der Impulsantwort des Filters entsprechend ausgelegt ist, werden, nachdem die Berechnung der ersten Ausgangswerte A1 abgeschlossen ist, weitere Ausgangswerte A2 des Filters anhand des zugehörigen Bitstroms berechnet, d. h. es erfolgt eine erneute Berechnung von Ausgangswerten A2 des Filters. Dabei wird wiederum parallel der Bitstrom über die Dauer Ti dieser weiteren Impulsantwort des Filters gespeichert. D. h. es wird nur der Bitstrom gespeichert, welcher der Berechnung der Ausgangswerte A2 zu Grunde liegt. Erfindungsgemäß wird dabei der über die Dauer Ti der ersten Impulsantwort des Filters gespeicherte Bitstrom durch eine Speicherung des Bitstroms über die Dauer Ti der erneuten Impulsantwort des Filters überschrieben. D. h. es wird nur der Bitstrom eines bestimmten Zeitraums bzw. über die Dauer Ti einer Impulsantwort des Filters gespeichert. Es wird folglich ein Ringspeicher verwendet, der kontinuierlich Messdaten in einem gewissen Zeitraum speichert und diese nach dem Ablaufen einer vorgegebenen Zeit wieder überschreibt, um den Speicherplatz für neue Daten wieder freizugeben. Somit ist ein vergleichsweise kleiner Speicher ausreichend und es werden wenig Ressourcen verbraucht. Wie in 4 gezeigt, werden im weiteren Verlauf noch Ausgangswerte A3 bis A6 des Filters anhand des Bitstroms berechnet, wobei natürlich jeweils der zu Grunde liegende Bitstrom mittels des Ringspeichers gespeichert wird.Since the decimation rate D is preferably initially designed such that the pulse width modulation period comprises at least two complete impulse responses of the filter, ie the duration Ti of the impulse response of the filter is designed accordingly, after the calculation of the first output values A1 is completed, more initial values A2 of the filter is calculated on the basis of the associated bit stream, ie there is a new calculation of output values A2 of the filter. In this case, in turn, the bit stream is stored in parallel over the duration Ti of this further impulse response of the filter. Ie. only the bit stream is stored, which is the calculation of the output values A2 underlying. According to the invention, the bit stream stored over the duration Ti of the first impulse response of the filter is overwritten by a storage of the bit stream over the duration Ti of the renewed impulse response of the filter. Ie. only the bit stream of a certain period or over the duration Ti of an impulse response of the filter is stored. Consequently, a ring buffer is used which continuously stores measured data over a certain period of time and overwrites it again after the expiration of a predetermined time, in order to free the storage space for new data. Thus, a comparatively small memory is sufficient and little resources are consumed. As in 4 will be shown later in the initial values A3 to A6 of the filter calculated on the basis of the bit stream, of course, in each case the underlying bit stream is stored by means of the ring memory.

Wie gemäß 4 deutlich wird, tritt das Ende E der betrachteten Pulsweitenmodulationsperiode innerhalb der Impulsantwort des Filters auf und zwar während der Berechnung der Ausgangswerte A6 des Filters.As per 4 becomes clear, the end E of the considered pulse width modulation period occurs within the impulse response of the filter during the calculation of the output values A6 of the filter.

D. h. es erfolgt zunächst solange anschließend an die Berechnung der ersten Ausgangswerte A1 des Filters eine erneute Berechnung von Ausgangswerten A2 bis A6 in Abhängigkeit des Bitstroms sowie ein Überschreiben des zuvor gespeicherten Bitstroms, bis das Ende E der aktuellen Pulsweitenmodulationsperiode innerhalb einer Impulsantwort des Filters auftritt.Ie. It first takes place as long as subsequently to the calculation of the first output values A1 the filter a new calculation of output values A2 to A6 in response to the bitstream, and overwriting the previously stored bitstream until the end E of the current pulse width modulation period occurs within an impulse response of the filter.

Erfindungsgemäß ist es vorgesehen, dass dann, wenn das Ende E der aktuellen Pulsweitenmodulationsperiode in der Abfolge von Berechnungen von Ausgangswerten A1 bis A6 des Filters innerhalb einer Impulsantwort des Filters auftritt, durch Veränderung der Dezimierungsrate D des Filters, die Dauer Ti' der Impulsantwort des Filters derart angepasst wird, dass das Ende dieser Impulsantwort und das Ende E der aktuellen Pulsweitenmodulationsperiode übereinstimmen bzw. zusammentreffen und eine Berechnung der Ausgangswerte A6 dieses lediglich einen Filters, quasi als „passender Abschluss“ der Abfolge von Berechnungen der Ausgangswerte A1 bis A6, mit der veränderten Dezimierungsrate D' anhand des Bitstroms erfolgt, der seit dem Beginn des Überschreibens des zuvor gespeicherten Bitstroms gespeichert wurde. Mit anderen Worten wird dadurch, dass nun das Ende E der Pulsweitenmodulationsperiode bekannt ist, für den seit Beginn der Berechnung der Ausgangswerte A6 des Filters in dem Ringspeicher gespeicherten Inhalt bzw. Bitstrom ein passender Sinck-Filter mit einer Dezimierungsrate D' bestimmt und berechnet. D. h. der in dem Ringspeicher noch enthaltene (nicht überschriebene) Bitstrom, der noch von dem zuvor gespeicherten Bitstrom stammt und der noch während der Dauer Ti der vorangegangenen Impulsantwort des Filters gespeichert wurde, wird natürlich der Berechnung der Ausgangswerte A6 des die Pulsweitenmodulationsperiode abschließenden (digitalen) Filters mit der veränderten Dezimierungsrate D' nicht zu Grunde gelegt.According to the invention, it is provided that when the end E of the current pulse width modulation period in the sequence of calculations of output values A1 to A6 of the filter within an impulse response of the filter, by varying the decimation rate D of the filter, the duration Ti 'of the impulse response of the filter is adjusted such that the end of this impulse response and the end E of the current pulse width modulation period coincide and a calculation of the output values A6 this just a filter, more or less as a "fitting completion" of the sequence of calculations of the output values A1 to A6 in that the modified decimation rate D 'is based on the bit stream stored since the beginning of overwriting the previously stored bit stream. In other words, now that the end E of the pulse width modulation period is known, since the beginning of the calculation of the output values A6 the filter stored in the ring memory content or bit stream, a matching Sinc k filter with a decimation D 'determined and calculated. Ie. Of course, the (not overwritten) bit stream still contained in the ring buffer, which still comes from the previously stored bit stream and which was still stored during the duration Ti of the previous impulse response of the filter, naturally becomes the calculation of the output values A6 of the pulse width modulation period final (digital) filter with the modified decimation D 'not based.

Somit ergibt sich das in 5 gezeigte Resultat. Die Berechnung der Ausgangswerte A1 bis A5 des Filters erfolgt zunächst mit einer Dezimierung mit einer vorgegebenen gleichbleibenden Dezimierungsrate D. Die Berechnung der Ausgangswerte A6 des Filters erfolgt hingegen mit einer Dezimierung mit einer angepassten Dezimierungsrate D', so dass sich eine veränderte Dauer Ti' ergibt, wobei die Dauer Ti' jener Impulsantwort des Filters einer eine Pulsweitenmodulationsperiode schrittweise abdeckenden Abfolge von Impulsantworten des Filters derart verändert wird, dass die Summe der Dauern Ti, Ti' der seit Beginn S einer Pulsweitenmodulationsperiode erfolgten Impulsantworten der Dauer PD dieser Pulsweitenmodulationsperiode entspricht.Thus, the results in 5 shown result. The calculation of the initial values A1 to A5 The filter is first decimated with a predetermined constant decimation rate D. The calculation of the output values A6 of the filter, on the other hand, is decimated with an adapted decimation rate D ', resulting in an altered duration Ti', with the duration Ti 'of that filter's pulse response of a sequence of impulse responses of the filter stepwise covering a pulse width modulation period varied such that the sum the durations Ti, Ti 'correspond to the impulse responses of the duration PD of this pulse width modulation period since the beginning S of a pulse width modulation period.

Abschließend erfolgt die Bildung eines Mittelwertes sämtlicher innerhalb der Pulsweitenmodulationsperiode berechneter Ausgangswerte A1 bis A6 des Filters, so dass ein Wert bzw. eine Zustands-/Istgröße für eine weitere Bearbeitung, insbesondere für eine Steuerung und/oder Regelung des mechatronischen Systems, bereitsteht, der bzw. die den Wechselstrom i1 repräsentiert.Finally, the formation of an average value of all output values calculated within the pulse width modulation period takes place A1 to A6 of the filter, so that a value or a state / actual variable for further processing, in particular for a control and / or regulation of the mechatronic system, is ready, the or the AC i1 represents.

In einer Ausführung der vorliegenden Erfindung erfolgt eine Zuordnung dieses Mittelwertes oder mehrerer auf die erfindungsgemäße Weise gebildeter aufeinanderfolgender Mittelwerte bzw. eines Mittelwertes aus diesen Mittelwerten, zu dem Regeltakt einer digitalen Logik. Das ist insbesondere dann erforderlich, wenn eine Regelung eines mechatronischen Systems anhand einer Kombination einer Delta-Sigma-Signalverarbeitung und einem Delta-Sigma-Pulsweiten-Modulator 3 erfolgt, so dass zu erfassende Zustands-/Regelgrößen auf Basis einer variablen Frequenz gebildet werden und zudem die Notwendigkeit besteht, erfasste Zustands-/Regelgrößen mittels einer digitalen Logik, beispielsweise einem digitalen Signalprozessor oder einem Steuergerät, weiterzuverarbeiten, welche nicht mit einer variablen Frequenz, d. h. mit einem konstanten System-, Regel- oder Abtasttakt arbeitet.In one embodiment of the present invention, an assignment of this mean value or of several consecutive mean values formed in the manner according to the invention or an average value from these mean values to the control clock of a digital logic takes place. This is particularly necessary if a control of a mechatronic system based on a combination of delta-sigma signal processing and a delta-sigma pulse width modulator 3 is carried out so that to be detected state / control variables are formed on the basis of a variable frequency and also there is the need to process detected state / control variables by means of a digital logic, such as a digital signal processor or a control unit, which does not have a variable frequency, ie works with a constant system, control or sampling clock.

Dabei kann zunächst der Fall vorliegen, dass die Dauer PD einer Pulsweitenmodulationsperiode größer ist, als die Dauer RD eines Regeltaktes, wobei es dann zweckmäßig ist, einen mittels des erfindungsgemäßen Verfahrens gebildeten Mittelwert berechneter Ausgangswerte A des Filters, also der so bereitstehende Wert bzw. die so bereitstehende Zustands-/Istgröße, der bzw. die den Wechselstrom i1 repräsentiert, beispielsweise mittels eines Haltegliedes, mehreren Regeltakten der digitalen Logik zuzuordnen, so dass eine Weiterverarbeitung mittels der digitalen Logik erfolgen kann.In this case, it may initially be the case that the duration PD of a pulse width modulation period is greater than the duration RD of a control clock, it being expedient to have an average of calculated output values A of the filter formed by the method according to the invention, that is to say the value thus available or thus ready state / actual size, the or the AC i1 represents, for example by means of a holding member to assign a plurality of control clocks of the digital logic, so that further processing by means of the digital logic can be done.

Weiterhin kann der Fall vorliegen, dass die Dauer PD einer Pulsweitenmodulationsperiode kleiner ist, als die Dauer RD eines Regeltaktes.Furthermore, it may be the case that the duration PD of a pulse width modulation period is smaller than the duration RD of a control clock.

Eine mögliche Situation kann es dabei sein, dass die Bildung eines Mittelwertes berechneter Ausgangswerte A des Filters mittels des erfindungsgemäßen Verfahrens abgeschlossen ist und zwar unmittelbar bevor ein Regeltakt der digitalen Logik beginnt. Insbesondere ist in diesem Fall der zeitliche Abstand zwischen dem Ende E einer Pulsweitenmodulationsperiode und dem Beginn eines darauffolgenden Regeltaktes kleiner als die (oder gleich der) Dauer Ti der Impulsantwort des Filters, wobei es dann erfindungsgemäß vorgesehen ist, den unmittelbar zuvor gebildeten oder mehrere zuvor mittels des erfindungsgemäßen Verfahrens gebildete Mittelwerte berechneter Ausgangswerte A des Filters diesem Regeltakt der digitalen Logik zuzuordnen, so dass eine Weiterverarbeitung mittels der digitalen Logik erfolgen kann. Ist dem hingegen der zeitliche Abstand zwischen dem Ende E einer Pulsweitenmodulationsperiode und dem Beginn eines darauffolgenden Regeltaktes größer als die Dauer Ti der Impulsantwort des Filters, wird erfindungsgemäß vorgeschlagen, dass eine laufende Filterung unterbrochen wird und mit Beginn S der darauffolgenden Pulsweitenmodulationsperiode eine erneute Filterung erfolgt, so dass eine bessere zeitliche Kopplung des Musters der Pulsweitenmodulation und der Messwerterfassung bewirkt wird und eine optimale Weiterverarbeitung mittels der digitalen Logik erfolgen kann. Denkbar ist es auch, dass die Bildung eines Mittelwertes berechneter Ausgangswerte A des Filters mittels des erfindungsgemäßen Verfahrens über eine Pulsweitenmodulationsperiode abgeschlossen ist und dieser Mittelwert zunächst für einen darauffolgenden Regeltakt bereitgehalten wird sowie über eine anschließende Pulsweitenmodulationsperiode oder mehrere anschließende Pulsweitenmodulationsperioden eine erneute Filterung bzw. Bildung von Mittelwerten berechneter Ausgangswerte A des Filters erfolgt, wobei wenn mehrere vergleichsweise kurze Pulsweitenmodulationsperioden auftreten, noch bevor ein weiterer Regeltakt auftritt, ein Mittelwert über die einzelnen gebildeten Mittelwerte gebildet und dem darauffolgenden Regeltakt zugeordnet wird.One possible situation may be that the formation of an average value of calculated output values A of the filter by means of the method according to the invention is completed, specifically immediately before a control clock of the digital logic begins. In particular, in this case, the time interval between the end E of a pulse width modulation period and the beginning of a subsequent control clock is less than the (or the same) duration Ti of the impulse response of the filter, wherein it is then provided according to the invention, the immediately before or several previously means In accordance with the method of the invention, mean values of calculated output values A of the filter can be assigned to this control clock of the digital logic, so that further processing by means of the digital logic can take place. If, however, the time interval between the end E of a pulse width modulation period and the beginning of a subsequent control clock is greater than the duration Ti of the impulse response of the filter, it is proposed according to the invention that an ongoing filtering be interrupted and a new filtering takes place at the beginning of the subsequent pulse width modulation period, so that a better temporal coupling of the pattern of the pulse width modulation and the measured value detection is effected and an optimal further processing can take place by means of the digital logic. It is also conceivable that the formation of an average value of calculated output values A of the filter by means of the method according to the invention is completed over a pulse width modulation period and this mean value is first held ready for a subsequent control clock, and via a subsequent pulse width modulation period or several subsequent pulse width modulation periods a new filtering or formation of Averages of calculated output values A of the filter takes place, wherein if a plurality of comparatively short pulse width modulation periods occur before an additional control clock occurs, an average value is formed over the individual average values formed and assigned to the subsequent control clock.

Claims (9)

Verfahren zum Betrieb eines mechatronischen Systems mit einem Stromrichter (1), wobei a) mittels des Stromrichters (1) eine pulsweitenmodulierte Spannung (u1, u2, u3) und ein zugehöriger Strom (i1, i2, i3) erzeugt wird und die Pulsweitenmodulation nicht mit konstanter Frequenz erfolgt, so dass die Dauer (PD, PD') erzeugter Pulsweitenmodulationsperioden variiert, b) mittels eines Delta-Sigma-Modulators (ΔΣ-M) ein Bitstrom bereitgestellt wird, der die Spannung (u1, u2, u3) oder den Strom (i1, i2, i3) repräsentiert und der Bitstrom einer Filterung unterzogen wird, c) die Filterung mittels eines Filters erfolgt, der eine Dezimierung mit einer variablen Dezimierungsrate (D) aufweist, wobei die Dauer (Ti) der Impulsantwort des Filters von der Dezimierungsrate (D) abhängig ist und anhand des Bitstroms zwischen dem Beginn (S) und dem Ende (E) einer Pulsweitenmodulationsperiode aufeinanderfolgend Ausgangswerte (A) des Filters berechnet werden und durch eine Veränderung der Dezimierungsrate (D) die Dauer (Ti') mindestens einer Impulsantwort des Filters derart angepasst wird, dass die Pulsweitenmodulationsperiode zwischen dem Beginn (S) und dem Ende (E) ausschließlich vollständige Impulsantworten des Filters umfasst, wobei in Abhängigkeit der Ausgangswerte (A) des Filters eine Steuerung und/oder Regelung des mechatronischen Systems erfolgt, dadurch gekennzeichnet, dass d) mit dem Beginn (S) einer Pulsweitenmodulationsperiode anhand des Bitstroms Ausgangswerte (A) des Filters berechnet werden und der Bitstrom über die Dauer (Ti) der ersten Impulsantwort des Filters gespeichert wird, e) wenn Ausgangswerte (A) des Filters berechnet wurden, erneut anhand des Bitstroms Ausgangswerte (A) des Filters berechnet werden und der über die Dauer (Ti) der ersten Impulsantwort des Filters gespeicherte Bitstrom durch eine Speicherung des Bitstroms über die Dauer (Ti) der erneuten Impulsantwort des Filters überschrieben wird, f) solange eine erneute Berechnung von Ausgangswerten (A) des Filters anhand des Bitstroms sowie ein Überschreiben des zuvor gespeicherten Bitstroms erfolgt, bis das Ende (E) der aktuellen Pulsweitenmodulationsperiode innerhalb einer Impulsantwort des Filters auftritt, g) wenn das Ende (E) der aktuellen Pulsweitenmodulationsperiode innerhalb einer Impulsantwort des Filters auftritt, durch Veränderung der Dezimierungsrate (D) des Filters die Dauer (Ti') der Impulsantwort des Filters derart angepasst wird, dass das Ende dieser Impulsantwort und das Ende (E) der aktuellen Pulsweitenmodulationsperiode übereinstimmen und eine Berechnung der Ausgangswerte (A) dieses einen Filters mit der veränderten Dezimierungsrate (D') anhand des Bitstroms erfolgt, der seit dem Beginn des Überschreibens des zuvor gespeicherten Bitstroms gespeichert wurde, h) die Bildung eines Mittelwertes sämtlicher innerhalb der Pulsweitenmodulationsperiode berechneter Ausgangswerte (A) des Filters erfolgt, so dass ein Wert für eine weitere Bearbeitung bereitsteht, der die Wechselspannung (u1, u2, u3) oder den Wechselstrom (i1, i2, i3) repräsentiert.A method for operating a mechatronic system with a power converter (1), wherein a) by means of the power converter (1) a pulse width modulated voltage (u1, u2, u3) and an associated current (i1, i2, i3) is generated and the pulse width modulation not constant frequency, so that the duration (PD, PD ') of generated pulse width modulation periods varies b) by means of a delta-sigma modulator (ΔΣ-M) a bit stream is provided, the voltage (u1, u2, u3) or the current (i1, i2, i3) and the bitstream is filtered, c) the filtering is performed by means of a filter having a decimation with a variable decimation rate (D), the duration (Ti) of the impulse response of the filter is dependent on the decimation rate (D) and on the basis of the bit stream between the beginning (S) and the end (E) of a pulse width modulation period successive output values (A) of the filter are calculated and by changing the decimation rate (D) the duration (Ti ') at least one impulse response of the filter is adapted such that the pulse width modulation period between the beginning (S) and the end (E) comprises only complete impulse responses of the filter, wherein depending on the output values (A) of the filter control and / or regulation of the mechatronic system, characterized in that d) with the beginning (S) of a pulse width modulation period based on the bit stream output (A) of the filter are calculated and the bit stream is stored over the duration (Ti) of the first impulse response of the filter; e) if output values (A) of the filter have been calculated, again calculated from the bitstream output values (A) of the filter and the bit stream stored over the duration (Ti) of the first impulse response of the filter is overwritten by storing the bit stream over the duration (Ti) of the impulse response of the filter, f) as long as a recalculation of output values (A) of the filter based on the bit stream and an overwriting of the previously stored bitstream occurs until the end (E) of the current pulse width modulation period occurs within an impulse response of the filter, g) when the end (E) of the actual pulse width modulation period occurs within an impulse response of the filter by varying the decimation rate (D) of the filter Filters the duration (Ti ') of the impulse response of the filter is adjusted so that the end of the and the end (E) of the current pulse width modulation period coincide and a calculation of the output values (A) of this one filter with the modified decimation rate (D ') is based on the bit stream stored since the beginning of the overwriting of the previously stored bit stream, h ), the formation of an average value of all the output values (A) of the filter calculated within the pulse width modulation period takes place so that a value is available for further processing representing the alternating voltage (u1, u2, u3) or the alternating current (i1, i2, i3). Verfahren nach Patentanspruch 1, wobei sich dem Filter ein weiterer Filter anschließt, so dass eine zweistufige Filterkaskade gebildet wird, wobei der Filter ein Sinck-Filter ist und der weitere Filter ein gleichgewichteter FIR-Filter ist.Method according to Claim 1 , wherein the filter is followed by another filter, so that a two-stage filter cascade is formed, wherein the filter is a Sinc k filter and the other filter is an equally weighted FIR filter. Verfahren nach Patentanspruch 2, wobei die Ordnung (k) des Sinck-Filters von der Ordnung des verwendeten Delta-Sigma-Modulators (ΔΣ-M) abhängig ist.Method according to Claim 2 , where the order (k) of the Sinc k filter is dependent on the order of the delta-sigma modulator (ΔΣ-M) used. Verfahren nach Patentanspruch 1 bis 3, wobei die Dezimierungsrate (D), wenn das Ende (E) der aktuellen Pulsweitenmodulationsperiode nicht innerhalb einer Impulsantwort des Filters auftritt, in Abhängigkeit der höchsten möglichen Frequenz der Pulsweitenmodulation ausgelegt wird.Method according to Claim 1 to 3 wherein the decimation rate (D), when the end (E) of the current pulse width modulation period does not occur within an impulse response of the filter, is designed in response to the highest possible pulse width modulation frequency. Verfahren nach Patentanspruch 4, wobei die Dezimierungsrate (D) derart ausgelegt wird, dass die Pulsweitenmodulationsperiode mindestens zwei vollständige Impulsantworten des Filters umfasst.Method according to Claim 4 wherein the decimation rate (D) is designed such that the pulse width modulation period comprises at least two complete impulse responses of the filter. Verfahren nach Patentanspruch 1 bis 5, wobei eine Zuordnung von Ausgangswerten (A) des Filters oder eines Wertes oder mehrerer aufeinanderfolgender Werte, welche die Wechselspannung (u1, u2, u3) oder den Wechselstrom (i1, i2, i3) repräsentieren und mittels des Verfahrens nach einem der Ansprüche 1 bis 5 gebildet werden und für eine weitere Bearbeitung bereitstehen, zu einem Regeltakt einer digitalen Logik erfolgt, wobei der Regeltakt mit einer konstanten Frequenz arbeitet.Method according to Claim 1 to 5 in which an assignment of output values (A) of the filter or of one or more successive values representing the alternating voltage (u1, u2, u3) or the alternating current (i1, i2, i3) and by means of the method according to one of the Claims 1 to 5 are formed and ready for further processing, takes place at a control clock of a digital logic, wherein the control clock operates at a constant frequency. Verfahren nach Patentanspruch 1 bis 6, wobei mittels des Stromrichters (1) die Steuerung und/oder Regelung einer elektrischen Maschine (2) erfolgt.Method according to Claim 1 to 6 , wherein by means of the power converter (1), the control and / or regulation of an electrical machine (2). Vorrichtung, die eingerichtet ist, ein Verfahren nach einem der Ansprüche 1 bis 7 auszuführen.Device that is set up, a method according to one of Claims 1 to 7 perform. Fahrzeug mit einer Vorrichtung nach Patentanspruch 8.Vehicle with a device after Claim 8 ,
DE102017118669.7A 2017-08-16 2017-08-16 Method and device for operating a mechatronic system with a power converter Active DE102017118669B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017118669.7A DE102017118669B3 (en) 2017-08-16 2017-08-16 Method and device for operating a mechatronic system with a power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017118669.7A DE102017118669B3 (en) 2017-08-16 2017-08-16 Method and device for operating a mechatronic system with a power converter

Publications (1)

Publication Number Publication Date
DE102017118669B3 true DE102017118669B3 (en) 2018-11-22

Family

ID=64278368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118669.7A Active DE102017118669B3 (en) 2017-08-16 2017-08-16 Method and device for operating a mechatronic system with a power converter

Country Status (1)

Country Link
DE (1) DE102017118669B3 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080586A1 (en) 2011-08-08 2013-02-14 Lenze Se Method for generating a digital signal
DE102013201253A1 (en) 2013-01-26 2014-07-31 Lenze Automation Gmbh Method and device for generating a digital signal
WO2015193439A1 (en) 2014-06-20 2015-12-23 Technische Universität Braunschweig Electronic power converter and computer program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080586A1 (en) 2011-08-08 2013-02-14 Lenze Se Method for generating a digital signal
DE102013201253A1 (en) 2013-01-26 2014-07-31 Lenze Automation Gmbh Method and device for generating a digital signal
WO2015193439A1 (en) 2014-06-20 2015-12-23 Technische Universität Braunschweig Electronic power converter and computer program
DE102014108667A1 (en) 2014-06-20 2015-12-24 Technische Universität Braunschweig Power converter and computer program

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Bradshaw, J. B.: Bit-Stream Control of Doubly Fed Induction Generators. Dissertation, University of Auckland, 2012
HOMANN, Michael ; NOESSELT, Tobias ; SCHUMACHER, Walter: Aspekte der Strommessung in Drehfeldmaschinen mit Delta Sigma Umsetzern. In: Elektronische Automatisierung – Systeme und Komponenten : internationale Fachmesse und Kongress ; SPS IPC Drives, Nürnberg, 26.-28.11.2013, S. 429-438. - ISBN 978-3-8007-3560-0 *
Magrath, A. J. und M. B. Sandler: Hybrid pulse width modulation/sigma-delta modulation power digital-to-analogue converter. Circuits, Devices and Systems, IEE Proceedings, 143(3):149-156, 1996
Weibo, L., Y. Orino, M. K. Kurosawa und T. Katagiri: Conversion of a single-bit signal into a PWM signal. In: TENCON. IEEE Region 10 Conference, Band A, Seiten 519-522, 2004

Similar Documents

Publication Publication Date Title
DE1541947C3 (en) Filter arrangement for analog signals
EP1141861B1 (en) Method for synchronizing several digital input signals
EP0052847B1 (en) Method and circuit for converting the sampling frequency of a series of samples avoiding conversion into a continuous signal
EP0401562B1 (en) Device for converting a signal with a first sampling rate to a signal with a second sampling rate
DE2947116A1 (en) METHOD FOR GENERATING A SIGNAL WITH SOME SINE-SHAPED PROCESS AND DEVICE FOR IMPLEMENTING THE METHOD
EP0958651B1 (en) Method and device for controlling a stepping motor
DE2809633C3 (en) Controlled generator of period signal patterns
DE602004003662T2 (en) Apparatus and method for converting a PWM signal to an analog output voltage
DE102005062759A1 (en) Current measuring method for multi-phase power supply system in motor vehicle, involves shifting clock sample, when measuring window falls below preset parameter, in such a way that another window of sufficient parameter is formed
DE2541671A1 (en) ELECTRIC SIGNAL STABILIZATION CIRCUIT
WO2006034763A2 (en) Method and device for performing spectrum analysis of a wanted signal or noise signal
DE102017118669B3 (en) Method and device for operating a mechatronic system with a power converter
DE2850555C2 (en)
EP0090095B1 (en) Method and device for evaluating the secondary current of a current transformer primary connected to an electric power supply line
DE60211460T2 (en) Fully digital clock recovery with divider with fractional division ratio
DE102017117364B4 (en) Method and device for operating a mechatronic system with a converter
EP2467929A1 (en) Electronically commutated electric motor featuring prediction of the rotor position, and method
EP2949045B1 (en) Method and device for producing a digital signal
DE102018100518A1 (en) Method and device for monitoring a power electronic module
DE3614597A1 (en) METHOD AND CIRCUIT FOR THE A / D CONVERSION OF A DC VOLTAGE SIGNAL
DE4009730A1 (en) CIRCUIT FOR THE AMPLIFICATION OF SIGNAL FLANKS
DE102011080110B4 (en) Method for generating a clock signal
DE1598849A1 (en) Method and device for testing and measuring the nature and properties of a material using the nuclear magnetic resonance phenomenon
DE3741423A1 (en) DIGITAL PHASE SETTING FOR DIGITALLY GENERATED SIGNALS
DE2539692C2 (en) Digital process for generating signal voltages and arrangement for carrying out the process

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final