DE102017103893B4 - Semiconductor device having a first transistor and a second transistor - Google Patents

Semiconductor device having a first transistor and a second transistor Download PDF

Info

Publication number
DE102017103893B4
DE102017103893B4 DE102017103893.0A DE102017103893A DE102017103893B4 DE 102017103893 B4 DE102017103893 B4 DE 102017103893B4 DE 102017103893 A DE102017103893 A DE 102017103893A DE 102017103893 B4 DE102017103893 B4 DE 102017103893B4
Authority
DE
Germany
Prior art keywords
source
semiconductor device
region
main surface
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017103893.0A
Other languages
German (de)
Other versions
DE102017103893A1 (en
Inventor
Andreas Meiser
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017103893.0A priority Critical patent/DE102017103893B4/en
Publication of DE102017103893A1 publication Critical patent/DE102017103893A1/en
Application granted granted Critical
Publication of DE102017103893B4 publication Critical patent/DE102017103893B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung (10) mit einem ersten Transistor (300) und einem zweiten Transistor (400) in einem Halbleitersubstrat (100),wobei der erste Transistor (300) aufweist:einen ersten Sourcebereich (301) benachbart zu einer ersten Hauptoberfläche (110) des Halbleitersubstrats (100),einen ersten Bodybereich (320),eine erste Gateelektrode (310) bei dem ersten Bodybereich (320), undeine Driftzone (360),wobei der zweite Transistor (400) aufweist:einen zweiten Sourcebereich (401) benachbart zu der ersten Hauptoberfläche (110) des Halbleitersubstrats (100),einen zweiten Bodybereich (420) direkt benachbart zu der Driftzone (360), undeine zweite Gateelektrode (410) bei dem zweiten Bodybereich (420),wobei der erste Transistor (300) und der zweite Transistor (400) in Reihe über die Driftzone (360) verbunden sind, unddie Halbleitervorrichtung (10) weiterhin einen ersten Sourcekontakt (304) und einen zweiten Sourcekontakt (404) umfasst, wobei der erste Sourcekontakt (304) elektrisch mit dem ersten Sourcebereich (301) verbunden ist, der zweite Sourcekontakt (404) elektrisch mit dem zweiten Sourcebereich (401) verbunden ist, der erste Sourcekontakt (301) benachbart zu einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist und der zweite Sourcekontakt (401) benachbart zu der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) angeordnet ist.A semiconductor device (10) having a first transistor (300) and a second transistor (400) in a semiconductor substrate (100), the first transistor (300) comprising: a first source region (301) adjacent to a first major surface (110) of the semiconductor substrate (100), a first body region (320), a first gate electrode (310) at the first body region (320), and a drift region (360), the second transistor (400) having: a second source region (401) adjacent to the first Main surface (110) of the semiconductor substrate (100), a second body region (420) directly adjacent to the drift zone (360), and a second gate electrode (410) at the second body region (420), the first transistor (300) and the second transistor (400) are connected in series across the drift region (360), and the semiconductor device (10) further comprises a first source contact (304) and a second source contact (404), the first source contact (304) being electrically connected to the first n source region (301), the second source contact (404) is electrically connected to the second source region (401), the first source contact (301) is arranged adjacent to a second main surface (120) of the semiconductor substrate (100), and the second source contact (401) is arranged adjacent to the first main surface (110) of the semiconductor substrate (100).

Description

HINTERGRUNDBACKGROUND

Leistungstransistoren, die gewöhnlich in der Automobil- und Industrie-Elektronik verwendet werden, erfordern einen niedrigen Einschaltwiderstand (Ron), während eine hohe Spannungssperrfähigkeit gewährleistet ist. Beispielsweise sollte ein MOS-(„Metall-Oxid-Halbleiter“-)Leistungstransistor fähig sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hundert oder tausend Volt zu sperren. MOS-Leistungstransistoren leiten sehr große Ströme, die bis zu einigen hundert Ampere betragen können, bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V.Power transistors, commonly used in automotive and industrial electronics, require low on-resistance (R on ) while maintaining high voltage blocking capability. For example, a MOS ("Metal-Oxide-Semiconductor") power transistor should be capable of blocking drain-source voltages Vds from tens to hundreds or thousands of volts, depending on application requirements. MOS power transistors conduct very high currents, which can be up to several hundred amperes, with typical gate-source voltages of around 2 to 20 V.

Lateral-Leistungsvorrichtungen, in denen ein Stromfluss hauptsächlich parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrates stattfindet, sind nützlich für integrierte Schaltungen, in die weitere Komponenten, wie Schalter, Brücken und Steuerschaltungen integriert sind.Lateral power devices, in which current flow occurs primarily parallel to a first major surface of a semiconductor substrate, are useful for integrated circuits incorporating other components such as switches, bridges, and control circuits.

Weitere Halbleitervorrichtungen sind aus US 4 558 243 A , DE 10 2007 004 091 A1 , US 2012 / 0 286 355 A1 und US 2007 / 0 023 830 A1 bekannt.More semiconductor devices are off U.S. 4,558,243 A , DE 10 2007 004 091 A1 , U.S. 2012/0 286 355 A1 and U.S. 2007/0 023 830 A1 known.

Leistungstransistoren werden zunehmend in der Automobil-Elektronik verwendet. Bei dieser Anwendung sollte ein Feldumkehr-Batterieschutz ausgeführt sein, um eine Zerstörung von Komponenten zu vermeiden, wenn beispielsweise die Anschlüsse einer Batterie z.B. unbeabsichtigt geändert werden.Power transistors are increasingly being used in automotive electronics. In this application, field reversal battery protection should be implemented to avoid destruction of components if, for example, the connections of a battery are unintentionally changed, for example.

Demgemäß ist es wünschenswert, neue Halbleitervorrichtungen zu entwickeln, die als ein Schalter verwendet werden können, der einen Umkehr-Batterieschutz vorsieht und eine verringerte Fläche hat.Accordingly, it is desirable to develop new semiconductor devices that can be used as a switch that provides reverse battery protection and has a reduced area.

Gemäß Ausführungsbeispielen ist der beanspruchte Gegenstand nach den unabhängigen Patentansprüchen vorgesehen. Weitere Entwicklungen sind in den abhängigen Ansprüchen definiert.According to exemplary embodiments, the claimed subject matter is provided according to the independent claims. Further developments are defined in the dependent claims.

ZUSAMMENFASSUNGSUMMARY

Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen ersten Transistor und einen zweiten Transistor in einem Halbleitersubstrat. Der erste Transistor umfasst einen ersten Sourcebereich benachbart zu einer ersten Hauptoberfläche des Halbleitersubstrats, einen ersten Bodybereich und eine erste Gateelektrode bei dem ersten Bodybereich. Der erste Transistor umfasst weiterhin eine Driftzone. Der zweite Transistor umfasst einen zweiten Sourcebereich benachbart zu der ersten Hauptoberfläche des Halbleitersubstrats, einen zweiten Bodybereich direkt benachbart zu der ersten Driftzone und eine zweite Gateelektrode bei dem zweiten Bodybereich. Der erste Transistor und der zweite Transistor sind in Reihe über die Driftzone verbunden.According to an embodiment, a semiconductor device includes a first transistor and a second transistor in a semiconductor substrate. The first transistor includes a first source region adjacent to a first main surface of the semiconductor substrate, a first body region, and a first gate electrode at the first body region. The first transistor further includes a drift zone. The second transistor includes a second source region adjacent to the first main surface of the semiconductor substrate, a second body region directly adjacent to the first drift region, and a second gate electrode at the second body region. The first transistor and the second transistor are connected in series across the drift region.

Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.Those skilled in the art will recognize additional features and advantages after reading the following detailed description and viewing the accompanying drawings.

Figurenlistecharacter list

Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung vorzusehen, und sie sind in diese Beschreibung eingebaut und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen bezeichnen entsprechend ähnliche Teile.

  • 1A zeigt eine schematische Schnittdarstellung einer Halbleitervorrichtung gemäß einem oder mehreren Ausführungsbeispielen.
  • 1B zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen.
  • 2 zeigt eine schematische Darstellung einer elektrischen Vorrichtung gemäß einem oder mehreren Ausführungsbeispielen.
  • 3A und 3B zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß einem oder mehreren weiteren Ausführungsbeispielen.
  • 3C zeigt eine horizontale Schnittdarstellung einer Halbleitervorrichtung gemäß einem oder mehreren Ausführungsbeispielen.
  • 3D zeigt eine vertikale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem oder mehreren Ausführungsbeispielen.
  • 3E zeigt eine vertikale Schnittdarstellung einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen.
  • 4A und 4B zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß einem oder mehreren weiteren Ausführungsbeispielen, jeweils unter verschiedenen Positionen aufgenommen.
  • 4C zeigt eine vertikale Schnittdarstellung einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen.
The accompanying drawings are included to provide a further understanding of embodiments of the invention and are incorporated in and constitute a part of this specification. The drawings illustrate the embodiments of the present invention and together with the description serve to explain the principles. Other embodiments of the invention and many of the advantages intended will be readily appreciated as they become better understood by reference to the detailed description that follows. The elements of the drawings are not necessarily to scale relative to one another. The same reference numbers designate corresponding similar parts.
  • 1A FIG. 1 shows a schematic sectional view of a semiconductor device according to one or more embodiments.
  • 1B 12 shows a sectional view of a semiconductor device according to further embodiments.
  • 2 FIG. 12 shows a schematic representation of an electrical device according to one or more exemplary embodiments.
  • 3A and 3B 12 show sectional views of a semiconductor device according to one or more further embodiments.
  • 3C 12 shows a horizontal cross-sectional view of a semiconductor device according to one or more embodiments.
  • 3D 12 shows a vertical sectional view of a part of a semiconductor device according to one or more embodiments.
  • 3E 12 shows a vertical sectional view of a semiconductor device according to further embodiments.
  • 4A and 4B 12 show sectional views of a semiconductor device according to one or more further embodiments, each taken from different positions.
  • 4C 12 shows a vertical sectional view of a semiconductor device according to further embodiments.

DETAILBESCHREIBUNGDETAIL DESCRIPTION

In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung benutzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.In the following detailed description, reference is made to the accompanying drawings which form a part hereof, and in which is shown by way of illustration specific embodiments in which the invention may be embodied. In this regard, directional terminology such as "top," "bottom," "front," "back," "front," "rear," etc. is used with respect to the orientation of the figures being described. Because components of embodiments of the invention can be positioned in a number of different orientations, the directional terminology is used for purposes of illustration and is in no way limiting. It is understood that other embodiments may be used and structural or logical changes may be made without departing from the scope defined by the claims.

Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.The description of the exemplary embodiments is not limiting. In particular, elements of the exemplary embodiments described below can be combined with elements of different exemplary embodiments.

Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, gelagert durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.The terms "wafer," "substrate," or "semiconductor substrate" used in the following description may encompass any semiconductor-based structure that has a semiconductor surface. Wafer and structure are understood to include silicon, silicon-on-insulator (SOI), silicon-on-sapphire (SOS), doped and undoped semiconductors, epitaxial layers of silicon supported by a base semiconductor substrate, and other semiconductor structures. The semiconductor need not be based on silicon. The semiconductor could also be silicon germanium, germanium or gallium arsenide. According to other embodiments, silicon carbide (SiC) or gallium nitride (GaN) can form the semiconductor substrate material.

Die Begriffe „oberhalb“ oder „über“ in Kombination mit (einer Oberfläche von) einem Substrat oder Träger sollen eine Position außerhalb des Substrats oder Trägers bedeuten.The terms "above" or "over" in combination with (a surface of) a substrate or support are intended to mean a position outside of the substrate or support.

Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.The term "vertical" as used in the present specification is intended to indicate an orientation that is perpendicular to the first surface of the semiconductor substrate or semiconductor body.

Die Begriffe „lateral“ und „horizontal“, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers angeben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.The terms "lateral" and "horizontal" as used in the present specification are intended to indicate an orientation parallel to a first surface of a semiconductor substrate or semiconductor body. This can be the surface of a wafer or a die or a chip, for example.

Die hier verwendeten Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein von festgestellten Elementen oder Merkmalen anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen den Plural sowie den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.As used herein, the terms "have," "contain," "comprise," "have," and similar terms are open-ended terms indicating the presence of identified elements or features, but not excluding additional elements or features. The indefinite and definite articles are intended to include the plural as well as the singular unless the context clearly dictates otherwise.

Die in dieser Beschreibung verwendeten Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ sollen nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen - dazwischenliegende Elemente können zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorhanden sein. Der Begriff „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.As used in this specification, the terms "coupled" and/or "electrically coupled" are not intended to mean that the elements must be directly coupled together - intervening elements may exist between the "coupled" or "electrically coupled" elements. The term “electrically connected” is intended to describe a low-impedance electrical connection between the elements that are electrically connected to one another.

Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als „p“- oder „n“-dotiert bezeichnet. Wie klar zu verstehen ist, soll diese Bezeichnung in keiner Weise begrenzend sein. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.The figures and description illustrate relative doping concentrations by indicating " - " or " + " next to the "n" or "p" doping type. For example , "n-" means a doping concentration that is lower than the doping concentration of an "n" impurity region, while an "n + " impurity region has a higher doping concentration than an "n" impurity region. Doping regions of the same relative doping concentration do not necessarily have the same absolute doping concentration. For example, two different "n" doping regions can have the same or different absolute doping concentrations. In the figures and the description, the doped parts are often referred to as "p" or "n" doped for a better understanding. As is to be clearly understood, this designation is not intended to be in any way limiting. The doping type can be arbitrary as long as the described functionality is achieved. Furthermore, in all of the exemplary embodiments, the doping types can be reversed.

1A zeigt eine vertikale Schnittdarstellung einer Halbleitervorrichtung 10 gemäß einem oder mehreren Ausführungsbeispielen. Die Halbleitervorrichtung 10 in 1A umfasst einen ersten Transistor 300 und einen zweiten Transistor 400 in einem Halbleitersubstrat 100. Der erste Transistor 300 umfasst einen ersten Sourcebereich 301 benachbart zu oder angrenzend an eine erste Hauptoberfläche 110 des Halbleitersubstrats 100, einen ersten Bodybereich 320, eine erste Gateelektrode 310 an dem ersten Bodybereich 320 und eine Driftzone 360. Der zweite Transistor 400 umfasst einen zweiten Sourcebereiche 401 benachbart zu bzw. angrenzend an die erste Hauptoberfläche 110 des Halbleitersubstrats, einen zweiten Bodybereich 420 direkt benachbart bzw. angrenzend an die Driftzone 360 und eine zweite Gateelektrode 410 an dem zweiten Bodybereich 420. Der erste Transistor 300 und der zweite Transistor 400 sind in Reihe über die Driftzone 360 verbunden. Das heißt, in dieser Reihenschaltung sind der erste Transistor 300 und der zweite Transistor 400 Rückseite-an-Rückseite verbunden. Die Drainbereiche der zwei Transistoren sind verschmolzen und weggelassen. Als eine Folge kontaktiert der Bodybereich 420 des zweiten Transistors 400 direkt die Driftzone 360. Gemäß einer weiteren Auslegung teilen der erste Transistor 300 und der zweite Transistor 400 die Driftzone 360 untereinander. 1A 12 shows a vertical cross-sectional view of a semiconductor device 10 according to one or more embodiments. The semiconductor device 10 in 1A comprises a first transistor 300 and a second transistor 400 in a semiconductor substrate 100. The first transistor 300 comprises a first source region 301 adjacent to or adjacent to a first main Surface 110 of the semiconductor substrate 100, a first body region 320, a first gate electrode 310 on the first body region 320 and a drift zone 360. The second transistor 400 comprises a second source region 401 adjacent to or adjacent to the first main surface 110 of the semiconductor substrate, a second body region 420 directly adjacent to the drift zone 360 and a second gate electrode 410 on the second body region 420. The first transistor 300 and the second transistor 400 are connected in series across the drift zone 360. FIG. That is, in this series connection, the first transistor 300 and the second transistor 400 are connected back-to-back. The drains of the two transistors are merged and omitted. As a result, the body region 420 of the second transistor 400 directly contacts the drift region 360. According to another configuration, the first transistor 300 and the second transistor 400 share the drift region 360 with each other.

Wie in 1A veranschaulicht ist, sind der erste Bodybereich 320, die Driftzone 360 und der zweite Bodybereich 420 zwischen dem ersten Sourcebereich 301 und dem zweiten Sourcebereich 401 längs einer ersten Richtung, beispielsweise der x-Richtung, parallel zu der ersten Hauptoberfläche 110 angeordnet. Gemäß den in 1A veranschaulichten Ausführungsbeispielen können die erste Gateelektrode 310 und die zweite Gateelektrode 410 als planare Gateelektroden ausgestaltet sein, d.h. Gateelektroden, die vollständig über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sind. Beispielsweise kann sich gemäß diesen Ausführungsbeispielen kein Teil der Gateelektroden in das Halbleitersubstrat erstrecken. Wie weiter unten näher erläutert werden wird, kann irgendeine der ersten und der zweiten Gateelektroden 310, 410 gemäß weiteren Ausführungsbeispielen in verschiedener Weise ausgestaltet sein. Die erste Gateelektrode 310 kann elektrisch mit einem ersten Gateanschluss 311 verbunden sein. Die zweite Gateelektrode 410 kann elektrisch mit einem zweiten Gateanschluss 411 verbunden sein.As in 1A is illustrated, the first body region 320, the drift zone 360 and the second body region 420 are arranged between the first source region 301 and the second source region 401 along a first direction, for example the x-direction, parallel to the first main surface 110. According to the 1A In the illustrated embodiments, the first gate electrode 310 and the second gate electrode 410 may be configured as planar gate electrodes, ie gate electrodes that are completely arranged over the first main surface 110 of the semiconductor substrate. For example, according to these embodiments, no part of the gate electrodes may extend into the semiconductor substrate. As will be explained in more detail below, any one of the first and the second gate electrodes 310, 410 can be designed in various ways according to further exemplary embodiments. The first gate electrode 310 may be electrically connected to a first gate terminal 311 . The second gate electrode 410 may be electrically connected to a second gate terminal 411 .

Der erste Sourcebereich 301 und der zweite Sourcebereich 401 sind benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet bzw. grenzen an diese an. Ein erster Sourceverbindungsteil 302 ist gestaltet, um elektrisch den ersten Sourcebereich 301 mit einem ersten Sourceanschluss 303 über einen ersten Sourcekontakt 304 zu verbinden. Ein zweiter Sourceverbindungsteil 402 ist gestaltet, um elektrisch den zweiten Sourcebereich 401 mit einem zweiten Sourceanschluss 403 über einen zweiten Sourcekontakt 404 zu verbinden. Der erste Bodybereich 320 kann elektrisch mit dem ersten Sourceverbindungsteil 302 über einen ersten Bodykontaktteil (in dieser Schnittdarstellung nicht gezeigt) verbunden sein. Der zweite Bodybereich 420 kann elektrisch über den zweiten Bodykontaktteil (in dieser Schnittdarstellung nicht gezeigt) mit dem zweiten Sourceverbindungsteil 402 verbunden sein. Beispielsweise können der erste Bodykontaktteil und der zweite Bodykontaktteil in einer Ebene angeordnet sein, die vor oder hinter der angegebenen Zeichenebene gelegen ist. Gemäß weiteren Ausführungsbeispielen können der erste Bodykontaktteil und der zweite Bodykontaktteil in einer alternativen Weise ausgestaltet sein. Der erste Sourceverbindungsteil 302 und der zweite Sourceverbindungsteil 402 können über oder unter der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein.The first source region 301 and the second source region 401 are arranged adjacent to or border on the first main surface 110 of the semiconductor substrate. A first source connection part 302 is configured to electrically connect the first source region 301 to a first source terminal 303 via a first source contact 304 . A second source connection part 402 is designed to electrically connect the second source region 401 to a second source terminal 403 via a second source contact 404 . The first body region 320 may be electrically connected to the first source connection part 302 via a first body contact part (not shown in this sectional view). The second body region 420 may be electrically connected to the second source connection part 402 via the second body contact part (not shown in this cross-sectional view). For example, the first body contact part and the second body contact part can be arranged in a plane that is located in front of or behind the indicated plane of the drawing. According to further exemplary embodiments, the first body contact part and the second body contact part can be configured in an alternative manner. The first source connection part 302 and the second source connection part 402 may be arranged above or below the first main surface 110 of the semiconductor substrate.

Wenn der erste Transistor 300 beispielsweise durch Anlegen einer geeigneten Spannung an die erste Gateelektrode 310 eingeschaltet wird, wird eine erste leitende Inversionsschicht 315 an der Grenze zwischen dem ersten Bodybereich 320 und der ersten Gatedielektrikumschicht 312 gebildet. Demgemäß ist der erste Transistor 300 in einem leitenden Zustand von dem ersten Sourcebereich 301 zu der Driftzone 360. Im Falle eines Ausschaltens wird keine leitende Inversionsschicht gebildet. In einer entsprechenden Weise wird, wenn der zweite Transistor 400 beispielsweise durch Anlegen einer geeigneten Spannung an die zweite Gateelektrode 410 eingeschaltet wird, eine zweite leitende Inversionsschicht 415 an der Grenze zwischen dem zweiten Bodybereich 420 und der zweiten Gatedielektrikumschicht 412 gebildet. Demgemäß ist der zweite Transistor 400 in einem leitenden Zustand zwischen dem zweiten Sourcebereich 401 und der Driftzone 360. Aufgrund des Vorhandenseins der Driftzone kann ein Durchbruch verhindert werden, wenn eine höhere Gegen- bzw. Rückwärtsspannung angelegt ist. Als ein Ergebnis kann die Halbleitervorrichtung mit der Driftzone zum Schalten von höheren Spannungen verwendet werden. Beispielsweise kann die Driftzone 360 homogen dotiert sein.When the first transistor 300 is turned on, for example by applying an appropriate voltage to the first gate electrode 310, a first conductive inversion layer 315 is formed at the boundary between the first body region 320 and the first gate dielectric layer 312. FIG. Accordingly, the first transistor 300 is in a conductive state from the first source region 301 to the drift region 360. In the case of turn-off, no conductive inversion layer is formed. In a corresponding manner, when the second transistor 400 is turned on, for example by applying an appropriate voltage to the second gate electrode 410, a second conductive inversion layer 415 is formed at the boundary between the second body region 420 and the second gate dielectric layer 412. Accordingly, the second transistor 400 is in a conductive state between the second source region 401 and the drift region 360. Due to the presence of the drift region, breakdown can be prevented when a higher reverse voltage is applied. As a result, the semiconductor device with the drift zone can be used for switching higher voltages. For example, the drift zone 360 can be homogeneously doped.

Weitere Merkmale einer Steuerschaltung, die gestaltet ist, um eine entsprechende Spannung an die erste Gateelektrode 310 und die zweite Gateelektrode 410 zu legen, werden anhand von 2 erläutert werden.Further features of a control circuit designed to apply an appropriate voltage to the first gate electrode 310 and the second gate electrode 410 are described with reference to FIG 2 be explained.

Wie weiter in 1A dargestellt ist, sind eine erste Bodydiode 341 und eine zweite Bodydiode 441 zwischen der Grenze des ersten Bodybereichs 320 und der Driftzone 360 sowie des zweiten Bodybereichs 420 und der Driftzone 360 jeweils gebildet. Beispielsweise können aufgrund des elektrischen Kontakts des ersten Bodybereiches 320 über den ersten Bodykontaktteil 325 zu dem ersten Sourceanschluss 303 und aufgrund des Merkmals, dass der zweite Bodybereich 420 elektrisch mit dem zweiten Sourcekontakt 404 über den zweiten Bodykontaktteil 425 verbunden ist, die erste und die zweite Bodydiode 341, 441 erzeugt werden. Die jeweiligen Bodydioden 341, 441 sind elektrisch „Rückseite-an-Rückseite“ verbunden, so dass ein Fließen eines Stromes vermieden oder unterdrückt werden kann, wenn eine Gegenspannung angelegt ist. Dies kann nützlich sein in Fällen, in welchen beispielsweise der erste Sourceanschluss 303 und der zweite Sourceanschluss 403 der Halbleitervorrichtung falsch mit einer Batterie verbunden sind. Demgemäß kann ein Umkehr-Batterieschutz ausgestaltet werden. Aufgrund des Vorhandenseins des Driftbereiches kann die Halbleitervorrichtung höhere Spannungen aushalten. Darüber hinaus kann aufgrund des Merkmals, dass der zweite Bodybereich 420 direkt benachbart zu der Driftzone 360 angeordnet ist bzw. an diese angrenzt, die Fläche der Vorrichtung reduziert werden.How further in 1A As illustrated, a first body diode 341 and a second body diode 441 are formed between the boundary of the first body region 320 and the drift zone 360 and the second body region 420 and the drift zone 360, respectively. For example, due to the electrical contact of the first body region 320 via the first body contact part 325 to the first source connection 303 and due to the feature that the second body region 420 is electrically connected to the second source contact 404 via the second body contact part 425 is connected, the first and the second body diode 341, 441 are generated. The respective body diodes 341, 441 are electrically connected back-to-back so that current flow can be avoided or suppressed when a reverse voltage is applied. This can be useful in cases where, for example, the first source terminal 303 and the second source terminal 403 of the semiconductor device are incorrectly connected to a battery. Accordingly, reverse battery protection can be designed. Due to the presence of the drift region, the semiconductor device can withstand higher voltages. Furthermore, due to the feature that the second body region 420 is located directly adjacent to the drift zone 360, the area of the device can be reduced.

Die in 1A gezeigte Halbleitervorrichtung 10 kann beispielsweise in einem Halbleitersubstrat ausgebildet sein, das eine mit einem ersten Leitfähigkeitstyp dotierte erste Schicht 140 umfasst. Eine zweite Schicht 150 des ersten Leitfähigkeitstyps kann über der ersten Schicht 140 angeordnet sein. Die ersten und zweiten Transistoren 300, 400 können von dem gleichen Leitfähigkeitstyp, beispielsweise dem ersten Leitfähigkeitstyp, sein. Beispielsweise können die ersten und die zweiten Sourcebereiche 301, 401 von dem ersten Leitfähigkeitstyp, z.B. einem n-Typ, sein. Die ersten und die zweiten Bodybereiche 320, 420 können von dem zweiten Leitfähigkeitstyp, beispielsweise einem p-Typ, sein. Die Driftzone 360 kann von dem ersten Leitfähigkeitstyp, beispielsweise dem n-Typ, sein. Beispielsweise kann die Driftzone 360 einen Teil der zweiten Schicht 160 bilden.In the 1A The semiconductor device 10 shown may be formed, for example, in a semiconductor substrate comprising a first layer 140 doped with a first conductivity type. A second layer 150 of the first conductivity type can be arranged over the first layer 140 . The first and second transistors 300, 400 can be of the same conductivity type, for example the first conductivity type. For example, the first and the second source regions 301, 401 can be of the first conductivity type, eg an n-type. The first and the second body regions 320, 420 can be of the second conductivity type, for example a p-type. The drift region 360 may be of the first conductivity type, for example n-type. For example, the drift zone 360 can form part of the second layer 160 .

Gemäß den anhand von 1A veranschaulichten Ausführungsbeispielen können der erste Sourcekontakt 304 und der zweite Sourcekontakt 404 an, beispielsweise benachbart zu der ersten Hauptoberfläche 110 gelegen sein. Der erste Sourceanschluss 303 kann elektrisch über den ersten Sourcekontakt 304 an der ersten Hauptoberfläche 110 mit dem ersten Sourceverbindungsteil 302 und mit dem ersten Sourcebereich 301 verbunden sein. Weiterhin kann der zweite Sourceanschluss 403 elektrisch über den zweiten Sourcekontakt 404 und den zweiten Sourceverbindungsteil 402 mit dem zweiten Sourcebereich 401 verbunden sein.According to the based on 1A In illustrated embodiments, the first source contact 304 and the second source contact 404 may be located on, for example, adjacent to the first main surface 110 . The first source terminal 303 may be electrically connected to the first source connection part 302 and to the first source region 301 via the first source contact 304 on the first main surface 110 . Furthermore, the second source terminal 403 may be electrically connected to the second source region 401 via the second source contact 404 and the second source connection part 402 .

1B zeigt eine vertikale Schnittdarstellung der Halbleitervorrichtung gemäß einem oder mehreren weiteren Ausführungsbeispielen. Verschieden von den anhand von 1A veranschaulichten Ausführungsbeispielen ist gemäß anhand von 1B gezeigten Ausführungsbeispielen der erste Sourcekontakt 304 benachbart zu einer zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet bzw. grenzt an diese an. Weiterhin ist der zweite Sourcekontakt 304 benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet bzw. grenzt an diese an. Die ersten und die zweiten Sourcebereiche 301, 401 sind benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet. Der erste Transistor 300 umfasst weiterhin einen ersten Sourceverbindungsteil 302, der in einem ersten Sourceverbindungstrench bzw. -graben 305 gelegen ist, der in der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 ausgebildet ist. Der erste Sourceverbindungstrench 305 kann mit einem leitenden Material, beispielsweise einem Metall, wie Wolfram, Titan oder Polysilizium, gefüllt sein. Ein Teil einer Seitenwand des ersten Sourceverbindungstrenches 305 kann mit Dotierstoffen des zweiten Leitfähigkeitstyps, beispielsweise des p-Typs, dotiert sein, um dadurch einen ersten Bodykontaktteil 325 zu bilden. Der erste Sourceverbindungsteil 302 verbindet elektrisch den ersten Sourcebereich 301 mit einem ersten Sourcekontakt 304 an der zweiten Hauptoberfläche 120. 1B 12 shows a vertical sectional view of the semiconductor device according to one or more further embodiments. Different from the based on 1A illustrated embodiments is based on FIG 1B In the exemplary embodiments shown, the first source contact 304 is arranged adjacent to or borders on a second main surface 120 of the semiconductor substrate 100 . Furthermore, the second source contact 304 is arranged adjacent to or borders on the first main surface 110 of the semiconductor substrate 100 . The first and the second source regions 301, 401 are arranged adjacent to the first main surface 110 of the semiconductor substrate. The first transistor 300 further includes a first source connection part 302 located in a first source connection trench 305 formed in the first main surface 110 of the semiconductor substrate 100 . The first source connection trench 305 may be filled with a conductive material, for example a metal such as tungsten, titanium or polysilicon. A part of a sidewall of the first source connection trench 305 may be doped with dopants of the second conductivity type, for example p-type, to thereby form a first body contact part 325 . The first source connection part 302 electrically connects the first source region 301 to a first source contact 304 on the second main surface 120.

Gemäß Ausführungsbeispielen kann das Substrat eine Basis- bzw. Grundschicht 130 des zweiten Leitfähigkeitstyps aufweisen, über welcher die erste Schicht 140 und die zweite Schicht 150 gebildet sind. Weiterhin kann ein Teil der Basisschicht 130 elektrisch mit dem ersten Sourceverbindungsteil 302 verbunden sein und kann eine Komponente des ersten Sourcekontakts 304 an der zweiten Oberfläche 120 sein. Beispielsweise kann der erste Sourcekontakt 304 eine erste Sourceleiterschicht 306 umfassen, die über der zweiten Hauptoberfläche 120 gebildet ist. Beispielsweise kann die erste Sourceleiterschicht 306 Polysilizium oder ein geeignetes Metall umfassen. Ein Teil der dotierten Seitenwand 326 des ersten Sourceverbindungstrenches 305 kann einen ersten Bodykontaktteil 325 zum elektrischen Verbinden des ersten Bodybereiches 320 mit dem ersten Sourceanschluss 303 bilden. Der zweite Sourceverbindungsteil 402 kann in ähnlicher Weise wie der zweite Sourceverbindungsteil 402, der in 1A veranschaulicht ist, ausgestaltet sein. Der zweite Sourcekontakt 404 kann eine leitende Schicht umfassen, die benachbart zu der ersten Hauptoberfläche 110 bzw. angrenzend an diese ausgebildet ist.According to embodiments, the substrate may include a base layer 130 of the second conductivity type, over which the first layer 140 and the second layer 150 are formed. Furthermore, a part of the base layer 130 may be electrically connected to the first source connection part 302 and may be a component of the first source contact 304 on the second surface 120 . For example, the first source contact 304 may include a first source conductor layer 306 formed over the second main surface 120 . For example, the first source conductor layer 306 may include polysilicon or a suitable metal. A portion of the doped sidewall 326 of the first source connection trench 305 may form a first body contact portion 325 for electrically connecting the first body region 320 to the first source terminal 303 . The second source connection part 402 can be connected in a manner similar to the second source connection part 402 shown in FIG 1A is illustrated, be designed. The second source contact 404 may include a conductive layer formed adjacent to or adjacent to the first main surface 110 .

Gemäß Ausführungsbeispielen, die anhand von 1B veranschaulicht sind, können der erste Sourcebereich 301 und der zweite Sourcebereich 401 elektrisch von entgegengesetzten Seiten des Halbleitersubstrats 100 verbunden sein. Beispielsweise kann der erste Sourcekontakt 304, der eine erste Sourceleiterschicht 306 aufweist, benachbart zu der zweiten Hauptoberfläche 120 angeordnet sein. Weiterhin kann der zweite Sourcekontakt 404, der eine zweite Sourceleiterschicht 406 umfasst, an einer ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein. Wenn hohe Ströme von mehr als beispielsweise 10 A an der Halbleitervorrichtung liegen, können zerstörende Wechselwirkungen zwischen den leitenden Schichten vermieden werden.According to embodiments that are based on 1B 1, the first source region 301 and the second source region 401 may be electrically connected from opposite sides of the semiconductor substrate 100. FIG. For example, the first source contact 304 having a first source conductor layer 306 can be arranged adjacent to the second main surface 120 . Furthermore, the second source contact 404, comprising a second source conductor layer 406, can be on a first main surface 110 of the semiconductor be arranged substrate. If high currents of more than, for example, 10 A are applied to the semiconductor device, destructive interactions between the conductive layers can be avoided.

2 zeigt eine schematische Darstellung einer elektrischen Vorrichtung gemäß einem oder mehreren Ausführungsbeispielen. Die in 2 gezeigte elektrische Vorrichtung umfasst eine Halbleitervorrichtung 10, die in der gleichen Weise ausgestaltet sein kann, wie dies anhand von 1A und 1B beschrieben wurde. Die Halbleitervorrichtung 10 kann einen ersten Transistor 300 und einen zweiten Transistor 400 in einem Halbleitersubstrat 100 aufweisen. Der erste Transistor 300 umfasst einen ersten Sourcebereich 301 benachbart zu einer ersten Hauptoberfläche 110 eines Halbleitersubstrats 100 bzw. angrenzend an diese, einen ersten Bodybereich 120 und eine Driftzone 360. Der zweite Transistor 400 umfasst einen zweiten Sourcebereich 401 benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 bzw. angrenzend an diese und einen zweiten Bodybereich 420 direkt benachbart zu der Driftzone 360 bzw. angrenzend an diese. Die elektrische Vorrichtung 1 umfasst weiterhin eine Steuerschaltung 500 zum Steuern der ersten Gateelektrode 310 des ersten Transistors 300 und eine zweite Gateelektrode und einer zweiten Gateelektrode 410 des zweiten Transistors 400. Der zweite Sourcebereich 401 kann elektrisch mit einem zweiten Sourceanschluss 403 verbunden sein, der beispielsweise eine Batterie sein kann. Der erste Sourcebereich 301 kann elektrisch über den ersten Sourcekontakt 304 mit einer Last 550 verbunden sein. 2 FIG. 12 shows a schematic representation of an electrical device according to one or more exemplary embodiments. In the 2 Electrical device shown comprises a semiconductor device 10, which can be configured in the same way as is based on FIG 1A and 1B was described. The semiconductor device 10 may include a first transistor 300 and a second transistor 400 in a semiconductor substrate 100 . The first transistor 300 includes a first source region 301 adjacent to or adjacent to a first main surface 110 of a semiconductor substrate 100, a first body region 120 and a drift zone 360. The second transistor 400 includes a second source region 401 adjacent to the first main surface 110 of the semiconductor substrate 100 or adjacent thereto and a second body region 420 directly adjacent to the drift zone 360 or adjacent thereto. The electrical device 1 further comprises a control circuit 500 for controlling the first gate electrode 310 of the first transistor 300 and a second gate electrode and a second gate electrode 410 of the second transistor 400. The second source region 401 may be electrically connected to a second source terminal 403, which may be a battery can be. The first source region 301 may be electrically connected to a load 550 via the first source contact 304 .

Die Steuerschaltung 500 kann ausgebildet sein, um eine erste Gatespannung an die erste Gateelektrode 310 über eine erste leitende Leitung 512 zu legen. Die Steuerschaltung 500 legt weiterhin eine entsprechende zweite Gatespannung an die zweite Gateelektrode 410 über eine zweite leitende Leitung 511. Die Steuerschaltung 500 ist weiterhin elektrisch verbunden mit dem zweiten Sourceanschluss 403 über eine leitende Leitung 510 und mit der Last 550. Die Steuerschaltung 500 kann ein digitales Eingangssignal IN über eine leitende Leitung 513 empfangen und kann über eine leitende Leitung 514 geerdet sein. Beispielsweise kann die Steuerschaltung 500 betreibbar sein, um eine geeignete Spannung an die zweite Gateelektrode 410 anzulegen, so dass der zweite Transistor 400 in einem Ein-Zustand ist. The control circuit 500 may be configured to apply a first gate voltage to the first gate electrode 310 via a first conductive line 512 . The control circuit 500 further applies a corresponding second gate voltage to the second gate electrode 410 via a second conductive line 511. The control circuit 500 is further electrically connected to the second source terminal 403 via a conductive line 510 and to the load 550. The control circuit 500 can be a digital Input signal IN received via conductive line 513 and may be grounded via conductive line 514 . For example, the control circuit 500 may be operable to apply an appropriate voltage to the second gate electrode 410 such that the second transistor 400 is in an on-state.

Als eine Folge kann ein Potential des zweiten Sourceanschlusses 403, beispielsweise ein Batteriepotential, vollständig an die Driftzone 360 gelegt sein. Beispielsweise kann die elektrische Vorrichtung einen elektronischen Schalter ausgestalten, der in Automobil-Anwendungen verwendet werden kann. Die elektrische Vorrichtung kann in einem Relaisersatz, beispielsweise einem Sicherungskasten, verwendet werden.As a result, a potential of the second source terminal 403, for example a battery potential, can be completely applied to the drift region 360. FIG. For example, the electrical device can embody an electronic switch that can be used in automotive applications. The electrical device can be used in a relay replacement such as a fuse box.

Wie weiterhin in 2 veranschaulicht ist, sind die erste Bodydiode 341 und die zweite Bodydiode 441 „Rückseite-an-Rückseite“ verbunden. Wenn demgemäß beispielsweise die Länge der Driftzone 360 längs der ersten Richtung bestimmt wird, muss ein Bipolartransistor in Betracht gezogen werden, der zwischen dem ersten Bodybereich 320 und dem zweiten Bodybereich 420 gebildet werden könnte. Beispielsweise sollte eine Weite bzw. Breite w der Driftzone 360 so bestimmt sein, dass eine zwischen der Driftzone 360 und dem ersten Bodybereich 320 gebildete Verarmungszone nicht den zweiten Bodybereich 420 kontaktiert.As continues in 2 As illustrated, the first body diode 341 and the second body diode 441 are connected back-to-back. Accordingly, for example, when determining the length of the drift zone 360 along the first direction, a bipolar transistor that could be formed between the first body region 320 and the second body region 420 must be considered. For example, a width w of the drift zone 360 should be determined such that a depletion zone formed between the drift zone 360 and the first body region 320 does not contact the second body region 420 .

Gemäß Ausführungsbeispielen kann die Halbleitervorrichtung 10 außerdem eine Feldplatte 370 umfassen, die benachbart zu der Driftzone 360 bzw. angrenzend an diese angeordnet sein kann. Beispielsweise kann die Feldplatte 370 von der Driftzone 360 mittels einer Felddielektrikumschicht 371 isoliert sein. Die Feldplatte 370 kann elektrisch mit dem ersten Sourceanschluss 303 über eine erste Verbindungsdiode 377 verbunden sein. Die Feldplatte 370 kann elektrisch mit dem zweiten Sourceanschluss 403 über eine zweite Verbindungsdiode 376 verbunden sein. Die Polarität der ersten und der zweiten Verbindungsdioden 376, 377 kann so gewählt sein, dass die Anode von jeder der Dioden elektrisch mit der Feldplatte 370 verbunden ist.According to embodiments, the semiconductor device 10 may also include a field plate 370 that may be disposed adjacent to the drift zone 360 or adjacent thereto. For example, the field plate 370 can be isolated from the drift zone 360 by means of a field dielectric layer 371 . The field plate 370 may be electrically connected to the first source terminal 303 via a first connection diode 377 . The field plate 370 may be electrically connected to the second source terminal 403 via a second connection diode 376 . The polarity of the first and second junction diodes 376, 377 may be chosen such that the anode of each of the diodes is electrically connected to the field plate 370.

Als ein Ergebnis kann eine geeignete Spannung an die Feldplatte 370 in einem Aus-Zustand gelegt sein. In einem Aus-Zustand verarmt die Feldplatte 370 Ladungsträger von der Driftzone 360, so dass die Gegenspannungseigenschaften der Halbleitervorrichtung 10 verbessert sind. In einer Halbleitervorrichtung 10 mit einer Feldplatte 370 kann die Dotierungskonzentration der Driftzone 360 erhöht sein, ohne die Gegenspannungseigenschaften im Vergleich mit einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone ist der Einschaltwiderstand Rdson weiter vermindert, was in verbesserten Vorrichtungseigenschaften resultiert.As a result, an appropriate voltage can be applied to the field plate 370 in an off-state. In an off-state, the field plate 370 depletes carriers from the drift region 360 so that the reverse voltage characteristics of the semiconductor device 10 are improved. In a semiconductor device 10 with a field plate 370, the doping concentration of the drift region 360 can be increased without degrading the reverse voltage characteristics compared to a device without a field plate. Due to the higher doping concentration of the drift region, the on-resistance Rdson is further reduced, resulting in improved device characteristics.

Im Folgenden werden weitere Ausführungsbeispiele der Halbleitervorrichtung diskutiert. Wie klar zu verstehen ist, kann irgendeine dieser Halbleitervorrichtungen mit der in 2 gezeigten elektrischen Vorrichtung kombiniert werden.Further exemplary embodiments of the semiconductor device are discussed below. As can be clearly understood, any of these semiconductor devices having the in 2 electrical device shown can be combined.

3A zeigt eine Schnittdarstellung einer Halbleitervorrichtung 10 gemäß weiteren Ausführungsbeispielen. Gemäß Ausführungsbeispielen, die anhand von 3A und 3B beschrieben werden, können der erste Transistor 300 und der zweite Transistor 400 jeweils als ein FiNFET ausgestaltet sein. Beispielsweise kann die erste Gateelektrode 310 in einem ersten Gatetrench bzw. -graben 317 angeordnet sein, der in der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 ausgebildet ist. Weiterhin kann die zweite Gateelektrode 410 in einem zweiten Gatetrench bzw. -graben 417 angeordnet sein, der in der ersten Hauptoberfläche des Halbleitersubstrats 100 ausgebildet ist. In 3A sind der erste Gatetrench 317 und der zweite Gatetrench 417 durch Strichlinien angegeben. Der erste Gatetrench 317 und der zweite Gatetrench 417 sind in einer Ebene vor oder hinter der angeführten Zeichenebene angeordnet. 3A 12 shows a sectional view of a semiconductor device 10 according to further embodiments. According to embodiments that are based on 3A and 3B described , the first transistor 300 and the second transistor 400 can each be configured as a FiNFET. For example, the first gate electrode 310 may be arranged in a first gate trench 317 formed in the first main surface 110 of the semiconductor substrate 100 . Furthermore, the second gate electrode 410 may be arranged in a second gate trench 417 formed in the first main surface of the semiconductor substrate 100 . In 3A the first gate trench 317 and the second gate trench 417 are indicated by dashed lines. The first gate trench 317 and the second gate trench 417 are arranged in a plane in front of or behind the indicated plane of the drawing.

Gemäß dem Ausführungsbeispiel von 3A erstreckt sich die erste Gateelektrode 310 vertikal längs des ersten Bodybereichs 320. In einer entsprechenden Weise erstreckt sich die zweite Gateelektrode 410 in einer vertikalen Richtung entlang des zweiten Bodybereiches 420. Weiterhin kann der erste Sourcebereich 301 an einer Seitenwand 326 des ersten Sourceverbindungstrenches 305 angeordnet sein. Demgemäß erstreckt sich der erste Sourcebereich 301 tief in das Halbleitersubstrat. Der erste Sourcebereich 301 erstreckt sich längs der vertikalen Ausdehnung der ersten Gateelektrode 310. Wie in 3A veranschaulicht ist, kann sich der erste Sourceverbindungstrench 305 bis zur Basisschicht 130 erstrecken, um so einen Kontakt zwischen dem ersten Sourcebereich 301 und einem ersten Sourcekontakt 304 zu ermöglichen, der benachbart zu einer zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet ist. Jedoch kann, wie klar zu verstehen ist, gemäß weiteren Ausführungsbeispielen der erste Sourcekontakt 304 an der ersten Hauptoberfläche 110 angeordnet sein.According to the embodiment of 3A For example, the first gate electrode 310 extends vertically along the first body region 320. In a corresponding manner, the second gate electrode 410 extends in a vertical direction along the second body region 420. Furthermore, the first source region 301 can be arranged on a sidewall 326 of the first source connection trench 305. Accordingly, the first source region 301 extends deep into the semiconductor substrate. The first source region 301 extends along the vertical extent of the first gate electrode 310. As in FIG 3A As illustrated, the first source connection trench 305 may extend to the base layer 130 so as to enable contact between the first source region 301 and a first source contact 304 arranged adjacent to a second main surface 120 of the semiconductor substrate 100 . However, as should be clearly understood, according to further embodiments the first source contact 304 may be arranged on the first main surface 110 .

Der zweite Sourcebereich 401 ist elektrisch mit einem zweiten Sourcekontakt 404 an der ersten Hauptoberfläche 110 des Halbleitersubstrats verbunden. Beispielsweise kann der zweite Sourceverbindungsteil 402 in einem zweiten Sourceverbindungstrench bzw. -graben 405 angeordnet sein. Eine Bodenseite des zweiten Sourceverbindungstrenches 405 kann unter einem kleineren Abstand zu der ersten Hauptoberfläche 110 als eine Bodenseite des zweiten Bodybereichs 420 angeordnet sein. Ein Teil einer Seitenwand 426 des zweiten Sourceverbindungstrenches 405 ist mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert, um den zweiten Sourcebereich 401 zu bilden. Der zweite Sourceverbindungstrench 405 kann mit einem geeigneten leitenden Material, wie Polysilizium oder Metall, gefüllt sein, um den zweiten Sourceverbindungsteil 402 zu bilden. Die Schnittdarstellung von 3A ist geführt zwischen I und I', wie dies auch in 3C veranschaulicht ist. Eine Längsachse des ersten Gatetrenches 317 und des zweiten Gatetrenches 417 erstreckt sich längs einer ersten Richtung, beispielsweise der x-Richtung.The second source region 401 is electrically connected to a second source contact 404 on the first main surface 110 of the semiconductor substrate. For example, the second source connection part 402 can be arranged in a second source connection trench 405 . A bottom side of the second source connection trench 405 may be arranged at a smaller distance from the first main surface 110 than a bottom side of the second body region 420 . A part of a sidewall 426 of the second source connection trench 405 is doped with dopants of the first conductivity type to form the second source region 401 . The second source connection trench 405 may be filled with a suitable conductive material such as polysilicon or metal to form the second source connection portion 402 . The sectional view of 3A is led between I and I', as is also the case in 3C is illustrated. A longitudinal axis of the first gate trench 317 and the second gate trench 417 extends along a first direction, for example the x-direction.

3B zeigt eine Schnittdarstellung der Halbleitervorrichtung unter einer verschiedenen Position, die längs einer zweiten Richtung senkrecht zu der ersten Richtung, beispielsweise der y-Richtung, verschoben ist. Abweichend von der Schnittdarstellung von 3A zeigt 3B erste und zweite Bodykontaktteile 325, 425. Der erste Bodykontaktteil 325 ist an einer Seitenwand 326 des ersten Sourceverbindungstrenches 305 angeordnet. Der zweite Bodykontaktteil 425 ist an einer Seitenwand 426 des zweiten Sourceverbindungstrenches 405 angeordnet. Wie in mehr Einzelheiten in 3C gezeigt ist, sind der erste Sourcebereich 301 und der erste Bodykontaktteil 325 abwechselnd längs der zweiten Richtung angeordnet. Weiterhin sind der zweite Sourcebereich 401 und der zweite Bodykontaktteil 425 abwechselnd längs der zweiten Richtung angeordnet. Der erste und der zweite Bodykontaktteil 325 und 425 vermeiden oder unterdrücken einen parasitären Bipolartransistor, der sonst in diesen Teilen gebildet werden könnte. Der erste und der zweite Bodykontaktteil 325, 425 können in abwechselnden Weisen angeordnet sein, was einen elektrischen Kontakt zwischen dem ersten oder zweiten Bodybereich 320, 420 und dem ersten oder zweiten Sourceverbindungsteilen 302, 402 erlaubt. 3B Fig. 12 shows a sectional view of the semiconductor device at a different position shifted along a second direction perpendicular to the first direction, for example the y-direction. Deviating from the sectional view of 3A indicates 3B first and second body contact parts 325, 425. The first body contact part 325 is arranged on a side wall 326 of the first source connection trench 305. FIG. The second body contact part 425 is arranged on a side wall 426 of the second source connection trench 405 . As in more detail in 3C As shown, the first source region 301 and the first body contact portion 325 are alternately arranged along the second direction. Furthermore, the second source region 401 and the second body contact part 425 are arranged alternately along the second direction. The first and second body contact portions 325 and 425 avoid or suppress a parasitic bipolar transistor that might otherwise be formed in these portions. The first and second body contact parts 325,425 can be arranged in alternating manners, allowing electrical contact between the first or second body region 320,420 and the first or second source connection parts 302,402.

3C zeigt eine horizontale Schnittdarstellung der Halbleitervorrichtung 10 gemäß Ausführungsbeispielen. Ein erster Sourceverbindungstrench bzw. -graben 305 und ein zweiter Sourceverbindungstrench bzw. -graben 405 sind an entgegengesetzten Seiten der Halbleitervorrichtung 10 vorgesehen. Der erste Sourceverbindungstrench 305 und der zweite Sourceverbindungstrench 405 können eine Längsachse haben, die sich in der zweiten Richtung erstreckt. Eine Driftzone 360 ist in einem zentralen Teil der Halbleitervorrichtung vorgesehen. Demgemäß sind der erste Bodybereich 320, die Driftzone 360 und der zweite Bodybereich 420 längs einer ersten Richtung, beispielsweise der x-Richtung, zwischen dem ersten Sourcebereich 301 und dem zweiten Sourcebereich 401 und zwischen dem ersten Sourceverbindungstrench 305 und dem zweiten Sourceverbindungstrench 405 angeordnet. Die erste Gateelektrode 310 ist in ersten Gatetrenches bzw. -gräben 317 angeordnet. Die zweite Gateelektrode 410 ist in zweiten Gatetrenches bzw. -gräben 417 angeordnet. Die ersten und die zweiten Gatetrenches 317, 417 haben eine Längsachse, die sich in der ersten Richtung erstreckt. Die Teile der ersten Gateelektrode 310, die benachbart zu den ersten Gatetrenches 317 angeordnet sind, können elektrisch über einen horizontalen Teil der ersten Gateelektrode 310, wie ebenfalls in 3A und 3B veranschaulicht, elektrisch verbunden sein. In einer entsprechenden Weise können die Teile der zweiten Gateelektrode 410, die in benachbarten zweiten Gatetrenches 417 angeordnet sind, elektrisch über einen horizontalen Teil der zweite Gateelektrode 410 verbunden sein. 3C 12 shows a horizontal sectional view of the semiconductor device 10 according to embodiments. A first source connection trench 305 and a second source connection trench 405 are provided on opposite sides of the semiconductor device 10 . The first source connection trench 305 and the second source connection trench 405 may have a longitudinal axis extending in the second direction. A drift zone 360 is provided in a central part of the semiconductor device. Accordingly, the first body region 320, the drift zone 360 and the second body region 420 are arranged along a first direction, for example the x-direction, between the first source region 301 and the second source region 401 and between the first source connection trench 305 and the second source connection trench 405. The first gate electrode 310 is arranged in first gate trenches 317 . The second gate electrode 410 is arranged in second gate trenches 417 . The first and second gate trenches 317, 417 have a longitudinal axis extending in the first direction. The parts of the first gate electrode 310 which are arranged adjacent to the first gate trenches 317 can be electrically connected via a horizontal part of the first gate electrode 310, as also in FIG 3A and 3B illustrated, be electrically connected. In a corresponding manner, the parts of the second gate electrodes 410 arranged in adjacent second gate trenches 417 may be electrically connected across a horizontal part of the second gate electrode 410.

Der erste Sourcebereich 301 und der erste Bodykontaktteil 325 sind abwechselnd längs der zweiten Richtung angeordnet. Der zweite Sourcebereich 401 und der zweite Bodykontaktteil 425 sind abwechselnd längs der zweiten Richtung angeordnet. 3C zeigt weiterhin eine Feldplatte 370, die optional eingeschlossen sein kann. Die Feldplatte 370 kann in dem Bereich der Driftzone 360 vorgesehen sein. Die Feldplatte 370 kann elektrisch von der Driftzone 360 mittels einer Felddielektrikumschicht 371 isoliert sein. Gemäß Ausführungsbeispielen kann die Feldplatte 370 in Feldplattentrenches bzw. -gräben 375 angeordnet sein, die in der ersten Hauptoberfläche des Halbleitersubstrats 100 gebildet sind. Beispielsweise kann die Feldplatte 370 elektrisch mit einem geeigneten Anschluss, z.B. dem ersten und/oder dem zweiten Sourceanschluss verbunden sein. Beispielsweise kann die Feldplatte 370 elektrisch mit den ersten und den zweiten Sourceanschlüssen in der Weise, wie dies anhand von 2 erläutert wurde, über Verbindungsdioden 376, 377 verbunden sein. Wie klar zu verstehen ist, kann die Feldplatte 370 gemäß weiteren Ausführungsbeispielen als eine planare Feldplatte 370 ausgestaltet sein.The first source region 301 and the first body contact part 325 are arranged alternately along the second direction. The second source region 401 and the second body contact part 425 are arranged alternately along the second direction. 3C FIG. 3 further shows a field plate 370 which may optionally be included. The field plate 370 can be provided in the area of the drift zone 360 . The field plate 370 may be electrically isolated from the drift zone 360 by a field dielectric layer 371 . According to embodiments, the field plate 370 may be arranged in field plate trenches 375 formed in the first main surface of the semiconductor substrate 100 . For example, the field plate 370 can be electrically connected to a suitable connection, eg the first and/or the second source connection. For example, the field plate 370 may be electrically connected to the first and second source terminals in the manner illustrated in FIG 2 explained, via link diodes 376,377. As should be clearly understood, the field plate 370 may be configured as a planar field plate 370 according to other embodiments.

3D zeigt eine Schnittdarstellung eines Teiles der Halbleitervorrichtung, geführt zwischen III-III', wie dies in 3C angezeigt ist. Die Schnittdarstellung von 3D ist längs der zweiten Richtung geführt, um eine Vielzahl von ersten Gatetrenches 317 zu schneiden. Wie dargestellt ist, ist der erste Bodybereich 320 lateral durch die ersten Gatetrenches 317 umgeben. Beispielsweise können sich die ersten Gatetrenches 317 bis zu einer Tiefe t1 in das Halbleitersubstrat 100 erstrecken. Beispielsweise kann sich der Sourcebereich 301 ebenfalls bis zu der Tiefe t1 in das Halbleitersubstrat erstrecken. Ein Abstand zwischen benachbarten ersten Gatetrenches 317 kann d1 sein. Demgemäß ist der erste Bodybereich 320 zu einer Rippe (Fin) oder einem Grat mit einer Oberseite 320a und Seitenwänden 320b strukturiert bzw. gemustert. Wenn der erste Transistor in einem Ein-Zustand ist, kann eine erste leitende Inversionsschicht 315 an der Oberseite 320a und an den Seitenwänden 320b des ersten Bodybereichs 320 gebildet werden. 3D Fig. 12 shows a sectional view of a part of the semiconductor device taken between III-III' as shown in Fig 3C is displayed. The sectional view of 3D is guided along the second direction to intersect a plurality of first gate trenches 317 . As shown, the first body region 320 is laterally surrounded by the first gate trenches 317 . For example, the first gate trenches 317 may extend into the semiconductor substrate 100 to a depth t1. For example, the source region 301 can also extend into the semiconductor substrate up to the depth t1. A distance between adjacent first gate trenches 317 may be d1. Accordingly, the first body portion 320 is patterned into a fin or ridge having a top surface 320a and sidewalls 320b. When the first transistor is in an on-state, a first inversion conductive layer 315 may be formed on the top 320a and sidewalls 320b of the first body region 320 .

Die zweiten Gateelektroden 410 und die zweiten Gatetrenches 417 sowie der zweite Bodybereich 420 können jeweils eine ähnliche Struktur wie der erste Gatetrenches 317 und der erste Bodybereich 320 haben. Jedoch können, wie klar zu verstehen ist, die zweiten Gatetrenches 417 von den ersten Gatetrenches 317 verschieden sein, und der erste Bodybereich 320 kann verschieden sein von dem zweiten Bodybereich 420. Beispielsweise können die zweiten Gatetrenches 417 eine Gestalt haben, die verschieden ist von der Gestalt der ersten Gatetrenches 317.The second gate electrodes 410 and the second gate trenches 417 and the second body region 420 can each have a similar structure to the first gate trench 317 and the first body region 320 . However, as should be clearly understood, the second gate trenches 417 can be different from the first gate trenches 317, and the first body region 320 can be different from the second body region 420. For example, the second gate trenches 417 can have a shape that is different than that Shape of the first gate trenches 317.

3E zeigt eine weitere Schnittdarstellung einer Halbleitervorrichtung gemäß einem oder mehreren Ausführungsbeispielen. Die Schnittdarstellung von 3E ist geführt zwischen IV und IV', wie dies auch in 3C angezeigt ist. Die Schnittdarstellung von 3E ist geführt, um einen ersten Gatetrench 317 und einen zweiten Gatetrench 417 zu schneiden. Weiterhin kann, wie durch Strichlinien angezeigt ist, die Halbleitervorrichtung 10 eine Feldplatte 370 aufweisen, die in einem ersten Feldplattentrench bzw. -graben 375 angeordnet sein kann. Der Feldplattentrench 375 kann in einer Ebene vor oder hinter der angegebenen Zeichenebene gelegen sein. Wie in 3E veranschaulicht ist, ist die erste Gateelektrode 310 in einem ersten Gatetrench 317 angeordnet. Der erste Sourcebereich 301 erstreckt sich in einer Tiefenrichtung längs der ersten Gateelektrode 310. Gemäß anhand von 3E veranschaulichten Ausführungsbeispielen kann der erste Bodykontaktteil in einer Ebene vor oder hinter der angegebenen Zeichenebene gelegen sein. Jedoch kann der erste Bodykontaktteil auch in einer verschiedenen Weise angeordnet sein. Optional kann die Halbleitervorrichtung einen dotierten Kontaktteil 327 aufweisen, um einen elektrischen Kontakt zwischen dem ersten Sourceverbindungsteil 302 und der Basisschicht 130 vorzusehen. Beispielsweise kann der dotierte Kontaktteil 327 von dem zweiten Leitfähigkeitstyp sein. Weiterhin ist die zweite Gateelektrode 410 in einem zweiten Gatetrench 417 angeordnet. Der zweite Sourcebereich 401 erstreckt sich in einer vertikalen Richtung längs der zweiten Gateelektrode 410. Die Feldplatte 370 kann sich bis zu einer tieferen Tiefe als die ersten und die zweiten Gatetrenches 317, 417 erstrecken. Die weiteren Komponenten des in 3E veranschaulichten Ausführungsbeispiels sind ähnlich zu denjenigen, die anhand von 3A bis 3B diskutiert wurden. 3E 12 shows a further cross-sectional view of a semiconductor device according to one or more embodiments. The sectional view of 3E is led between IV and IV', as is also the case in 3C is displayed. The sectional view of 3E is guided to intersect a first gate trench 317 and a second gate trench 417 . Furthermore, as indicated by dashed lines, the semiconductor device 10 may include a field plate 370 that may be disposed in a first field plate trench 375 . The field plate trench 375 can be located in a plane in front of or behind the indicated plane of the drawing. As in 3E As illustrated, the first gate electrode 310 is arranged in a first gate trench 317 . The first source region 301 extends in a depth direction along the first gate electrode 310. According to FIG 3E illustrated embodiments may be located in a plane in front of or behind the specified drawing plane, the first body contact part. However, the first body contact part can also be arranged in a different way. Optionally, the semiconductor device may include a doped contact portion 327 to provide electrical contact between the first source connection portion 302 and the base layer 130 . For example, the doped contact portion 327 may be of the second conductivity type. Furthermore, the second gate electrode 410 is arranged in a second gate trench 417 . The second source region 401 extends in a vertical direction along the second gate electrode 410. The field plate 370 may extend to a deeper depth than the first and second gate trenches 317,417. The other components of the in 3E illustrated embodiment are similar to those described with reference to FIG 3A until 3B were discussed.

4A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem oder mehreren weiteren Ausführungsbeispielen. Die Halbleitervorrichtung 10 kann in einem SOI-(Silizium-auf-Isolator-)Substrat gebildet sein. Eine horizontale Schnittdarstellung der Vorrichtung ist in 3C veranschaulicht. Die Positionen der jeweiligen Schnittdarstellungen sind in 3C gezeigt. Eine erste isolierende Schicht 170 ist benachbart zu der ersten Hauptoberfläche 310 einer Substratschicht 155 bzw. angrenzend an diese angeordnet, und eine zweite isolierende Schicht 175 ist benachbart zu einer zweiten Hauptoberfläche 120 der Substratschicht 155 bzw. angrenzend an diese angeordnet. Beispielsweise kann die Substratschicht mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sein. Eine Dicke der Substratschicht 155 kann angenähert 5 bis 20 µm betragen. Der erste Bodybereich 320 und der zweite Bodybereich 420 sind gebildet, um sich von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 zu erstrecken. Der erste Gatetrench 317 und der zweite Gatetrench 417 können gebildet sein, um sich von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 zu erstrecken. Dennoch brauchen sich, wie klar zu verstehen ist, die ersten und die zweiten Gatetrenches sowie der erste Bodybereich 320 und der zweite Bodybereich 420 nicht bis zu der zweiten Hauptoberfläche 120 zu erstrecken. Der erste Sourceverbindungstrench 305 kann sich von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 erstrecken und kann mit einem leitenden Material, wie Polysilizium oder Metall, gefüllt sein. Der erste Sourcekontakt 304 kann eine erste Sourceleiterschicht 306 aufweisen, die über der zweiten Hauptoberfläche 120 gebildet ist. Die erste Sourceleiterschicht 306 kann von dem Halbleitersubstrat mittels der zweiten isolierenden Schicht 175 isoliert sein. 4A 12 shows a cross-sectional view of a semiconductor device according to one or more further embodiments. The semiconductor device 10 may be formed in an SOI (Silicon On Insulator) substrate. A horizontal sectional view of the device is shown in 3C illustrated. The positions of the respective sectional views are in 3C shown. A first insulating layer 170 is disposed adjacent or adjacent to the first major surface 310 of a substrate layer 155 and a second insulating layer 175 is disposed adjacent to or adjacent to a second major surface 120 of the substrate layer 155 . For example, the substrate layer with doping be doped toffen of a first conductivity type. A thickness of the substrate layer 155 can be approximately 5 to 20 μm. The first body region 320 and the second body region 420 are formed to extend from the first main surface 110 to the second main surface 120 . The first gate trench 317 and the second gate trench 417 may be formed to extend from the first main surface 110 to the second main surface 120 . However, as should be clearly understood, the first and second gate trenches as well as the first body region 320 and the second body region 420 need not extend to the second main surface 120 . The first source connection trench 305 may extend from the first main surface 110 to the second main surface 120 and may be filled with a conductive material such as polysilicon or metal. The first source contact 304 may include a first source conductor layer 306 formed over the second main surface 120 . The first source conductor layer 306 may be insulated from the semiconductor substrate by the second insulating layer 175 .

Der zweite Sourceverbindungstrench 405 kann sich von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 erstrecken. Der zweite Sourcekontakt 404 kann eine zweite Sourceleiterschicht 406 aufweisen, die über der ersten Hauptoberfläche 110 gebildet ist. Der erste Gatetrench 317 kann in der ersten Hauptoberfläche 110 gebildet sein, und der zweite Gatetrench 417 kann in der ersten Hauptoberfläche 110 gebildet sein. Die Teile der ersten Gateelektrode 310 in den jeweiligen ersten Gatetrenches 317 können durch einen horizontalen Teil verbunden sein, der über der ersten Hauptoberfläche 110 gebildet ist. Weiterhin können die Teile der zweiten Gateelektrode 410 in den zweiten Gatetrenches 417 elektrisch durch einen horizontalen Teil der zweiten Gateelektrode 410 verbunden sein, die über der ersten Hauptoberfläche 110 gebildet ist. Gemäß in 4A dargestellten Ausführungsbeispielen kann die Gesamtdicke der Substratschicht 155 als die ersten und die zweiten Bodybereiche 320, 420 verwendet werden.The second source connection trench 405 may extend from the first main surface 110 to the second main surface 120 . The second source contact 404 may include a second source conductor layer 406 formed over the first main surface 110 . The first gate trench 317 may be formed in the first main surface 110 and the second gate trench 417 may be formed in the first main surface 110 . The parts of the first gate electrode 310 in the respective first gate trenches 317 may be connected by a horizontal part formed above the first main surface 110 . Furthermore, the parts of the second gate electrode 410 in the second gate trenches 417 may be electrically connected by a horizontal part of the second gate electrode 410 formed over the first main surface 110 . According to in 4A In the illustrated embodiments, the total thickness of the substrate layer 155 can be used as the first and second body regions 320,420.

4B zeigt eine Schnittdarstellung der in 4A dargestellten Halbleitervorrichtung, geführt an einer Position, die längs der y-Richtung verschoben ist. Die Schnittdarstellung von 4B ist zwischen II und II' geführt, wie dies auch in 3C gezeigt ist. Abweichend von der in 4A gezeigten Schnittdarstellung ist der dargestellte Teil der Seitenwand 326 des ersten Sourceverbindungstrenches 305 mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert, um den ersten Bodykontaktteil 325 zu bilden. Darüber hinaus ist der dargestellte Teil der Seitenwand 426 des zweiten Sourceverbindungstrenches 405 mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert, um den zweiten Bodykontaktteil 425 zu bilden. 4B shows a sectional view of the in 4A illustrated semiconductor device guided at a position shifted along the y-direction. The sectional view of 4B is led between II and II', as is also the case in 3C is shown. Deviating from the in 4A In the sectional view shown, the illustrated part of the sidewall 326 of the first source connection trench 305 is doped with dopants of the second conductivity type in order to form the first body contact part 325 . Furthermore, the illustrated portion of the sidewall 426 of the second source connection trench 405 is doped with second conductivity type dopants to form the second body contact portion 425 .

4C zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß weiteren Ausführungsbeispielen. Die in 4C gezeigte Halbleitervorrichtung umfasst ähnliche Elemente wie die in 4A und 4B dargestellten Halbleitervorrichtungen, so dass eine Detailbeschreibung weggelassen wird. Abweichend von den in 4A und 4B veranschaulichten Ausführungsbeispielen sind der erste Sourcekontakt 304 und der zweite Sourcekontakt 404 benachbart zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet. Gemäß Ausführungsbeispielen können sich der erste Sourceverbindungstrench 305 und der zweite Sourceverbindungstrench 405 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 erstrecken. Gemäß weiteren Ausführungsbeispielen können sich der erste Sourceverbindungstrench 305 und der zweite Sourceverbindungstrench 405 bis zu einer willkürlichen bzw. beliebigen Tiefe innerhalb der Substratschicht 155 erstrecken. In einer ähnlichen Weise können sich der erste Gatetrench 317 und der zweite Gatetrench 417 von der ersten Hauptoberfläche 110 zu der zweiten Hauptoberfläche 120 oder zu einer beliebigen Tiefe innerhalb der Substratschicht 155 erstrecken. 4C 12 shows a sectional view of a semiconductor device according to further embodiments. In the 4C The semiconductor device shown includes elements similar to those in FIG 4A and 4B illustrated semiconductor devices, so that a detailed description is omitted. Deviating from the in 4A and 4B In the illustrated embodiments, the first source contact 304 and the second source contact 404 are arranged adjacent to the first main surface 110 of the semiconductor substrate 100 . According to embodiments, the first source connection trench 305 and the second source connection trench 405 may extend from the first main surface 110 to the second main surface 120 . According to further embodiments, the first source connection trench 305 and the second source connection trench 405 may extend to an arbitrary depth within the substrate layer 155 . In a similar manner, the first gate trench 317 and the second gate trench 417 may extend from the first major surface 110 to the second major surface 120 or to any depth within the substrate layer 155 .

Wie beschrieben wurde, kann eine Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor in einer Weise ausgeführt werden, dass der zweite Bodybereich des zweiten Transistors die Driftzone des ersten Transistors kontaktiert. Als ein Ergebnis kann ein rückwärts sperrender Transistor mit lediglich einer Driftzone ausgeführt werden. Als ein Ergebnis kann die Fläche der Halbleitervorrichtung reduziert werden, und eine Halbleitervorrichtung mit einer hervorragenden Umkehrsperrfähigkeit wird vorgesehen. Durch Vorsehen des ersten Sourcekontakts benachbart zu einer zweiten Hauptoberfläche des Halbleitersubstrats und eines zweiten Sourcekontakts benachbart zu der ersten Hauptoberfläche des Halbleitersubstrats kann eine vertikale Halbleitervorrichtung ausgebildet werden. Der erste Sourcebereich und der zweite Sourcebereich sind benachbart zu der ersten Hauptoberfläche angeordnet. Die erste Gateelektrode 310 und die zweite Gateelektrode 410 sind benachbart zu der ersten Hauptoberfläche 110 angeordnet. Demgemäß wird ein Stromfluss in einer horizontalen Richtung durch die erste Gateelektrode 310 und die zweite Gateelektrode 410 gesteuert.As has been described, a semiconductor device having a first transistor and a second transistor can be implemented in a manner that the second body region of the second transistor contacts the drift region of the first transistor. As a result, a reverse blocking transistor can be implemented with only one drift region. As a result, the area of the semiconductor device can be reduced, and a semiconductor device excellent in reverse blocking capability is provided. By providing the first source contact adjacent to a second main surface of the semiconductor substrate and a second source contact adjacent to the first main surface of the semiconductor substrate, a vertical semiconductor device can be formed. The first source region and the second source region are arranged adjacent to the first main surface. The first gate electrode 310 and the second gate electrode 410 are arranged adjacent to the first main surface 110 . Accordingly, a current flow in a horizontal direction through the first gate electrode 310 and the second gate electrode 410 is controlled.

In der Beschreibung sind Elemente von Transistorzellen des ersten und zweiten Feldeffekttransistors beschrieben. Allgemein umfasst der erste Feldeffekttransistor eine Vielzahl von Transistorzellen, die parallel verbunden sind. Beispielsweise umfasst jede einzelne Transistorzelle eine einzelne Gateelektrode, einen Bodybereich und weitere Komponenten. Die Gateelektroden der einzelnen Transistorzellen können mit einem gemeinsamen Anschluss, beispielsweise dem ersten oder zweiten Gateanschluss 311, 411, verbunden sein. Weitere Komponenten der einzelnen Transistorzellen, beispielsweise die ersten Sourcebereiche, können jeweils mit einem gemeinsamen ersten Sourceanschluss verbunden sein. Die vorliegende Beschreibung erläutert hauptsächlich die Funktion und Struktur der einzelnen Transistorzellen. Wie klar zu verstehen ist, kann diese Beschreibung in gleicher Weise auf weitere einzelne Transistorzellen angewandt werden.Elements of transistor cells of the first and second field effect transistors are described in the description. In general, the first field effect transistor includes a plurality of transistor cells connected in parallel. For example, each individual transistor cell includes a single one Gate electrode, a body area and other components. The gate electrodes of the individual transistor cells can be connected to a common connection, for example the first or second gate connection 311, 411. Further components of the individual transistor cells, for example the first source regions, can each be connected to a common first source connection. The present description mainly explains the function and structure of the individual transistor cells. As is to be clearly understood, this description can be applied to other individual transistor cells in the same way.

Claims (19)

Halbleitervorrichtung (10) mit einem ersten Transistor (300) und einem zweiten Transistor (400) in einem Halbleitersubstrat (100), wobei der erste Transistor (300) aufweist: einen ersten Sourcebereich (301) benachbart zu einer ersten Hauptoberfläche (110) des Halbleitersubstrats (100), einen ersten Bodybereich (320), eine erste Gateelektrode (310) bei dem ersten Bodybereich (320), und eine Driftzone (360), wobei der zweite Transistor (400) aufweist: einen zweiten Sourcebereich (401) benachbart zu der ersten Hauptoberfläche (110) des Halbleitersubstrats (100), einen zweiten Bodybereich (420) direkt benachbart zu der Driftzone (360), und eine zweite Gateelektrode (410) bei dem zweiten Bodybereich (420), wobei der erste Transistor (300) und der zweite Transistor (400) in Reihe über die Driftzone (360) verbunden sind, und die Halbleitervorrichtung (10) weiterhin einen ersten Sourcekontakt (304) und einen zweiten Sourcekontakt (404) umfasst, wobei der erste Sourcekontakt (304) elektrisch mit dem ersten Sourcebereich (301) verbunden ist, der zweite Sourcekontakt (404) elektrisch mit dem zweiten Sourcebereich (401) verbunden ist, der erste Sourcekontakt (301) benachbart zu einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist und der zweite Sourcekontakt (401) benachbart zu der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) angeordnet ist.A semiconductor device (10) having a first transistor (300) and a second transistor (400) in a semiconductor substrate (100), wherein the first transistor (300) comprises: a first source region (301) adjacent to a first main surface (110) of the semiconductor substrate (100), a first body region (320), a first gate electrode (310) at the first body region (320), and a drift zone (360), wherein the second transistor (400) comprises: a second source region (401) adjacent to the first main surface (110) of the semiconductor substrate (100), a second body region (420) directly adjacent to the drift zone (360), and a second gate electrode (410) at the second body region (420), wherein the first transistor (300) and the second transistor (400) are connected in series across the drift region (360), and the semiconductor device (10) further comprises a first source contact (304) and a second source contact (404), wherein the first source contact (304) is electrically connected to the first source region (301), the second source contact (404) is electrically connected to the second source region (401) is connected, the first source contact (301) is arranged adjacent to a second main surface (120) of the semiconductor substrate (100) and the second source contact (401) is arranged adjacent to the first main surface (110) of the semiconductor substrate (100). Halbleitervorrichtung (10) nach Anspruch 1, wobei der erste Bodybereich (320), die Driftzone (360) und der zweite Bodybereich (420) zwischen dem ersten Sourcebereich (301) und dem zweiten Sourcebereich (401) längs einer ersten Richtung parallel zu der ersten Hauptoberfläche (110) angeordnet sind.semiconductor device (10). claim 1 , wherein the first body region (320), the drift zone (360) and the second body region (420) are arranged between the first source region (301) and the second source region (401) along a first direction parallel to the first main surface (110). Halbleitervorrichtung (10) nach Anspruch 1 oder 2, weiterhin umfassend einen ersten Sourceverbindungsteil (302) in einem ersten Sourceverbindungstrench (305).semiconductor device (10). claim 1 or 2 , further comprising a first source connection part (302) in a first source connection trench (305). Halbleitervorrichtung (10) nach Anspruch 3, weiterhin umfassend einen Bodykontaktteil (325) an einer Seitenwand des ersten Sourceverbindungstrenches (305).semiconductor device (10). claim 3 , further comprising a body contact portion (325) on a sidewall of the first source connection trench (305). Halbleitervorrichtung (10) nach einem der vorangehenden Ansprüche, bei der der erste Bodybereich (320) durch erste Gatetrenches zu einem Grat strukturiert ist, die erste Gateelektrode (310) in den ersten Gatetrenches (317), die in der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) ausgebildet sind, angeordnet ist, wobei eine Längsachse der ersten Gatetrenches (317) sich in der ersten Richtung parallel zu der ersten Hauptoberfläche (110) erstreckt.Semiconductor device (10) according to one of the preceding claims, in which the first body region (320) is structured by first gate trenches to form a ridge, the first gate electrode (310) in the first gate trenches (317) which are in the first main surface (110) of the Semiconductor substrate (100) are formed, is arranged, wherein a longitudinal axis of the first gate trenches (317) extends in the first direction parallel to the first main surface (110). Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, bei der der erste Sourcebereich (301) an einer Seitenwand des ersten Sourceverbindungstrenches (305) angeordnet ist.Semiconductor device according to one of claims 3 until 5 , wherein the first source region (301) is arranged on a side wall of the first source connection trench (305). Halbleitervorrichtung (10) nach Anspruch 5 oder 6, weiterhin umfassend einen zweiten Sourceverbindungsteil (402) in einem zweiten Sourceverbindungstrench (405).semiconductor device (10). claim 5 or 6 , further comprising a second source connection part (402) in a second source connection trench (405). Halbleitervorrichtung (10) nach Anspruch 7, bei der der zweite Sourceverbindungstrench (405) sich in eine Tiefe kleiner als der erste Sourceverbindungstrench (305) erstreckt.semiconductor device (10). claim 7 , wherein the second source connection trench (405) extends to a depth smaller than the first source connection trench (305). Halbleitervorrichtung (10) nach einem der vorangehenden Ansprüche, bei der das Halbleitersubstrat (100) jeweils eine Substratschicht (155), eine erste isolierende Schicht (170), die benachbart zu der ersten Hauptoberfläche der Substratschicht (155) angeordnet ist, und eine zweite isolierende Schicht (175), die benachbart zu der zweiten Hauptoberfläche der Substratschicht (155) angeordnet ist, aufweist.The semiconductor device (10) according to any one of the preceding claims, wherein the semiconductor substrate (100) each has a substrate layer (155), a first insulating layer (170) arranged adjacent to the first main surface of the substrate layer (155), and a second insulating layer (175) disposed adjacent to the second major surface of the substrate layer (155). Halbleitervorrichtung (10) nach Anspruch 9, bei der die erste Gateelektrode (310) in einem in einer ersten Hauptoberfläche (110) des Halbleitersubstrats (100) gebildeten ersten Gatetrench (317) angeordnet ist und die zweite Gateelektrode (410) in einem in der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) ausgebildeten zweiten Gatetrench (417) angeordnet ist, wobei eine Längsachse der ersten und zweiten Gatetrenches (317, 417) sich in der ersten Richtung parallel zu der ersten Hauptoberfläche (110) erstreckt, und wobei die ersten und zweiten Gatetrenches (317, 417) sich jeweils zu der zweiten Hauptoberfläche (120) der Substratschicht (155) erstrecken.semiconductor device (10). claim 9 , wherein the first gate electrode (310) is arranged in a first gate trench (317) formed in a first main surface (110) of the semiconductor substrate (100) and the second gate electrode (410) is arranged in a first main surface (110) of the semiconductor substrate ( 100) formed second gate trench (417), wherein a longitudinal axis of the first and second gate trenches (317, 417) extends in the first direction parallel to the first main surface (110), and wherein the first and second gate trenches (317, 417 ) each extend to the second major surface (120) of the substrate layer (155). Halbleitervorrichtung (10) nach Anspruch 9 oder 10, weiterhin umfassend: einen ersten Sourceverbindungsteil (302) in einem ersten Sourceverbindungstrench (305), und einen zweiten Sourceverbindungsteil (402) in einem zweiten Sourceverbindungstrench (405), wobei jeweils die ersten und zweiten Sourceverbindungstrenches (305, 405) sich zu der zweiten Hauptoberfläche der Substratschicht (120) erstrecken.semiconductor device (10). claim 9 or 10 , further comprising: a first source connection part (302) in a first source connection trench (305), and a second source connection part (402) in a second source connection trench (405), each of the first and second source connection trenches (305, 405) adjoining the second major surface of the substrate layer (120). Halbleitervorrichtung (10) nach einem der Ansprüche 9 bis 11, bei der die ersten und zweiten Sourcebereiche (301, 401) sich jeweils zu der zweiten Hauptoberfläche der Substratschicht (155) erstrecken.Semiconductor device (10) according to one of claims 9 until 11 , wherein the first and second source regions (301, 401) each extend to the second main surface of the substrate layer (155). Halbleitervorrichtung (10) nach einem der vorangehenden Ansprüche, weiterhin umfassend eine Feldplatte (370) bei der Driftzone (360).A semiconductor device (10) according to any one of the preceding claims, further comprising a field plate (370) at the drift region (360). Halbleitervorrichtung (10) nach Anspruch 13, wobei die Feldplatte (370) mit einem ersten Sourceanschluss (303) über eine erste Verbindungsdiode (377) und mit einem zweiten Sourceanschluss (403) über eine zweite Verbindungsdiode (376) elektrisch verbunden ist.semiconductor device (10). Claim 13 wherein the field plate (370) is electrically connected to a first source terminal (303) via a first junction diode (377) and to a second source terminal (403) via a second junction diode (376). Halbleitervorrichtung (10) nach Anspruch 13 oder 14, bei der die Feldplatte in Feldplattentrenches angeordnet sind, die in der ersten Hauptoberfläche (110) des Halbleitersubstrats (100) ausgebildet sind.semiconductor device (10). Claim 13 or 14 , wherein the field plate are arranged in field plate trenches formed in the first main surface (110) of the semiconductor substrate (100). Elektrische Vorrichtung (1) mit der Halbleitervorrichtung (10) nach einem der vorangehenden Ansprüche, wobei die elektrische Vorrichtung (1) weiterhin eine Steuerschaltung (500) aufweist, die gestaltet ist, um die erste Gateelektrode (310) des ersten Transistors (300) und die zweite Gateelektrode (410) des zweiten Transistors (400) zu steuern.Electrical device (1) comprising the semiconductor device (10) according to one of the preceding claims, wherein the electrical device (1) further comprises a control circuit (500) which is designed to control the first gate electrode (310) of the first transistor (300) and to control the second gate electrode (410) of the second transistor (400). Elektrische Vorrichtung (1) nach Anspruch 16, weiterhin umfassend eine mit dem zweiten Sourcebereich elektrisch verbundene Spannungsversorgung.Electrical device (1) according to Claim 16 , further comprising a power supply electrically connected to the second source region. Elektrische Vorrichtung (1) nach Anspruch 16 oder 17, weiterhin umfassend eine mit dem ersten Sourcebereich (301) elektrisch verbundene Last (550).Electrical device (1) according to Claim 16 or 17 , further comprising a load (550) electrically connected to the first source region (301). Elektrische Vorrichtung (1) nach einem der Ansprüche 16 bis 18, wobei die elektrische Vorrichtung (1) einen elektronischen Schalter ausgestaltet.Electrical device (1) according to any one of Claims 16 until 18 , wherein the electrical device (1) configured an electronic switch.
DE102017103893.0A 2017-02-24 2017-02-24 Semiconductor device having a first transistor and a second transistor Active DE102017103893B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017103893.0A DE102017103893B4 (en) 2017-02-24 2017-02-24 Semiconductor device having a first transistor and a second transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017103893.0A DE102017103893B4 (en) 2017-02-24 2017-02-24 Semiconductor device having a first transistor and a second transistor

Publications (2)

Publication Number Publication Date
DE102017103893A1 DE102017103893A1 (en) 2018-08-30
DE102017103893B4 true DE102017103893B4 (en) 2022-09-15

Family

ID=63112191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017103893.0A Active DE102017103893B4 (en) 2017-02-24 2017-02-24 Semiconductor device having a first transistor and a second transistor

Country Status (1)

Country Link
DE (1) DE102017103893B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558243A (en) 1984-05-09 1985-12-10 Eaton Corporation Bidirectional power FET with shorting-channel off state
US20070023830A1 (en) 2005-07-27 2007-02-01 Pfirsch Frank D Semiconductor component with a low on-state resistance
DE102007004091A1 (en) 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Power semiconductor e.g. metal oxide semiconductor transistor, component arrangement, has capacitive memory arrangement attached to drift control zone, and charging circuit connected between component zone and capacitive memory arrangement
US20120286355A1 (en) 2010-07-26 2012-11-15 Infineon Technologies Austria Ag Power Semiconductor Device and a Method for Forming a Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558243A (en) 1984-05-09 1985-12-10 Eaton Corporation Bidirectional power FET with shorting-channel off state
US20070023830A1 (en) 2005-07-27 2007-02-01 Pfirsch Frank D Semiconductor component with a low on-state resistance
DE102007004091A1 (en) 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Power semiconductor e.g. metal oxide semiconductor transistor, component arrangement, has capacitive memory arrangement attached to drift control zone, and charging circuit connected between component zone and capacitive memory arrangement
US20120286355A1 (en) 2010-07-26 2012-11-15 Infineon Technologies Austria Ag Power Semiconductor Device and a Method for Forming a Semiconductor Device

Also Published As

Publication number Publication date
DE102017103893A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
DE102013113284B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102016102493B3 (en) SEMICONDUCTOR DEVICE WITH A TEMPERATURE SENSOR, TEMPERATURE SENSOR AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE WITH A TEMPERATURE SENSOR
DE102014114836B4 (en) Semiconductor device
DE102016101679B4 (en) Semiconductor device with a lateral transistor
DE102016101676B3 (en) ELECTRICAL CIRCUIT CONTAINING A SEMICONDUCTOR DEVICE WITH A FIRST TRANSISTOR AND A SECOND TRANSISTOR AND A CONTROL CIRCUIT
DE102016104189A1 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
DE102014113087B4 (en) Semiconductor device, integrated circuit and method for manufacturing a semiconductor device
DE102014109859B4 (en) SEMICONDUCTOR DEVICES WITH A FIELD ELECTRODE, SYNCHRONOUS RECTIFICATION DEVICE AND POWER SUPPLY
DE102015121497B4 (en) SEMICONDUCTOR DEVICE HAVING A FIRST GATE TUNCH AND A SECOND GATE TUNCH
DE102014103049B4 (en) Semiconductor device
DE102014109846A1 (en) Power MOSFET and Method of Making a Power MOSFET
DE102015106683B4 (en) SEMICONDUCTOR DEVICE WITH A FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE
DE102015112427B4 (en) A semiconductor device having a gradually increasing field dielectric layer and method of manufacturing a semiconductor device
DE102014105353B4 (en) SEMICONDUCTOR COMPONENT WITH COMPENSATION AREAS
DE102015105679B4 (en) SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR DEVICE
DE102013206057A1 (en) INTEGRATED SWITCHING ELEMENT WITH PARALLEL RECTIFIER ELEMENT
DE102014104589B4 (en) Semiconductor device and integrated circuit
DE102015119771A1 (en) Semiconductor device having a first transistor and a second transistor
DE102016106848B4 (en) Semiconductor device with a transistor
DE102016113393A1 (en) A semiconductor device including a transistor array and a termination region, and methods of manufacturing such a semiconductor device
DE102015108568A1 (en) SEMICONDUCTOR DEVICE WITH TRENCH STRUCTURES
DE102016110645A1 (en) SEMICONDUCTOR DEVICE WITH ONE FIRST FIELD PLATE AND A SECOND FIELD PLATE TRANSISTOR
DE102020121771A1 (en) SEMICONDUCTOR DEVICE INCLUDING FIRST GATE ELECTRODE AND SECOND GATE ELECTRODE
DE102017100614B4 (en) Semiconductor device comprising a transistor and a conductive plate
DE102017103893B4 (en) Semiconductor device having a first transistor and a second transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative