DE102016226257A1 - MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD - Google Patents

MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD Download PDF

Info

Publication number
DE102016226257A1
DE102016226257A1 DE102016226257.2A DE102016226257A DE102016226257A1 DE 102016226257 A1 DE102016226257 A1 DE 102016226257A1 DE 102016226257 A DE102016226257 A DE 102016226257A DE 102016226257 A1 DE102016226257 A1 DE 102016226257A1
Authority
DE
Germany
Prior art keywords
layer
circuit board
printed circuit
electrically conductive
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016226257.2A
Other languages
German (de)
Inventor
Joachim Zeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102016226257.2A priority Critical patent/DE102016226257A1/en
Publication of DE102016226257A1 publication Critical patent/DE102016226257A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0386—Paper sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Es sind eine mehrlagige Leiterkarte (3) und ein Verfahren zum Herstellen einer mehrlagigen Leiterkarte (3) bereitgestellt. Die mehrlagige Leiterkarte (3) hat mindestens eine erste Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens eine zweite Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) am Rand (4) der Lagen (10, 20, 30, 40, 50, 60, 70, 80) flächig miteinander verbunden sind.

Figure DE102016226257A1_0000
There are provided a multi-layer printed circuit board (3) and a method of manufacturing a multi-layer printed circuit board (3). The multilayer printed circuit board (3) has at least one first layer (10) made of an electrically insulating material to which at least one electrically conductive conductor track (11) is attached, and at least one second layer (20) made of an electrically insulating material on which at least an electrically conductive track (21) is mounted, wherein all the electrically conductive tracks (11, 12, 13, 14) of the at least one first layer (10) at least one edge (4) of the first layer (10) are guided, all electrically conductive conductor tracks (21) of the at least one second layer (20) to at least one edge (4) of the second layer (20) are guided, and wherein the electrically conductive conductor tracks (11, 12, 13, 14) of the at least one first Layer (10) and the electrically conductive conductor tracks (21) of the at least one second layer (20) at the edge (4) of the layers (10, 20, 30, 40, 50, 60, 70, 80) are connected to each other flat.
Figure DE102016226257A1_0000

Description

Die vorliegende Erfindung bezieht sich auf eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen mehrlagigen Leiterkarte.The present invention relates to a multilayer printed circuit board and a method of manufacturing such a multilayer printed circuit board.

Für eine elektronische Schaltung wird in der Regel eine Leiterplatte oder Leiterkarte verwendet, an welche elektronische Bauteile befestigt werden. Die elektronischen Bauteile werden miteinander durch elektrisch leitfähige Leiterbahnen verschaltet, die an den Leiterkarten anhaften und oft aus Kupfer gefertigt sind. Die Leiterkarte selbst ist aus elektrisch isolierendem Material gefertigt. Je nach elektronischem Bauteil werden die elektronischen Bauteile durch Löten, Kleben, Verschrauben oder mit Kabelbindern an der Leiterkarte befestigt.For an electronic circuit, a printed circuit board or printed circuit board is usually used, to which electronic components are attached. The electronic components are interconnected by electrically conductive tracks, which adhere to the circuit boards and are often made of copper. The printed circuit board itself is made of electrically insulating material. Depending on the electronic component, the electronic components are fixed to the printed circuit board by soldering, gluing, screwing or using cable ties.

Mehrlagige Leiterkarten werden derzeit so erzeugt, dass je 2 Lagen aufeinander gelegt und anschließend verpresst werden, danach die Leiterbahnen an der entsprechenden Stelle in der Leiterbahn durchbohrt und anschließend an der Bohrung galvanisch miteinander verbunden werden, was auch als Durchkontaktieren bezeichnet wird.Multi-layer printed circuit boards are currently produced so that each 2 layers placed on each other and then pressed, then the traces are pierced at the corresponding point in the trace and then electrically connected to the bore, which is also referred to as plated-through.

Eine derartige Herstellung von mehrlagigen Leiterkarten ist für beispielsweise eine Spule sehr aufwändig und daher teuer, da für die Spule mindestens 16 Lagen benötigt werden. Derzeit werden die Lagen durch die Verbindung von jeweils 2 Paketen durch Verpressen der Lagen erzeugt, galvanisiert und im Aufbau 2, 4, 8, 16 zum Komplettpaket geschnürt. Das heißt, zuerst werden zwei Lagen zu einem 2-Lagen-Paket miteinander verbunden, das wiederum mit einem weiteren 2-Lagen-Paket zu einem 4-Lagen-Paket zusammengesetzt wird. Das 4-Lagen-Paket wird wiederum mit einem weiteren 4-Lagen-Paket zusammengesetzt, usw. Für eine Spule mit 16 Lagen werden daher 4 Galvanisierungs- und Verpressungsprozesse benötigt.Such a production of multilayer printed circuit boards is very complicated, for example, a coil and therefore expensive because at least 16 layers are required for the coil. Currently, the layers are produced by the combination of two packages by pressing the layers, galvanized and laced in the structure 2, 4, 8, 16 to the complete package. That is, first two layers are joined together to form a 2-layer package, which in turn is assembled with another 2-layer package into a 4-layer package. The 4-layer package is in turn assembled with another 4-layer package, etc. For a coil with 16 layers therefore 4 galvanization and compression processes are required.

Daher ist es Aufgabe der vorliegenden Erfindung, eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen Leiterkarte bereitzustellen, mit welchen die zuvor genannten Probleme gelöst werden können. Insbesondere sollen eine mehrlagige Leiterkarte und ein Verfahren zum Herstellen einer solchen mehrlagigen Leiterkarte bereitgestellt werden, um qualitativ hochwertige mehrlagige Leiterkarten bereitzustellen, die außerdem serientauglich und kostengünstig sind.Therefore, it is an object of the present invention to provide a multilayer printed circuit board and a method of manufacturing such a printed circuit board with which the aforementioned problems can be solved. In particular, a multi-layer printed circuit board and a method for producing such a multi-layer printed circuit board are provided in order to provide high-quality multi-layer printed circuit boards, which are also suitable for mass production and cost.

Diese Aufgabe wird durch eine mehrlagige Leiterkarte nach Anspruch 1 gelöst. Die mehrlagige Leiterkarte hat mindestens eine erste Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, und mindestens eine zweite Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage an mindestens einen Rand der ersten Lage geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage bis an mindestens einen Rand der zweiten Lage geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage am Rand der Lagen flächig miteinander verbunden sind.This object is achieved by a multilayer printed circuit board according to claim 1. The multilayer printed circuit board has at least one first layer of an electrically insulating material to which at least one electrically conductive conductor track is attached, and at least one second layer of an electrically insulating material, to which at least one electrically conductive conductor track is attached, wherein all electrically conductive conductor tracks the at least one first layer is led to at least one edge of the first layer, wherein all electrically conductive strip conductors of the at least one second layer are led to at least one edge of the second layer, and wherein the electrically conductive strip conductors of the at least one first layer and the electrically conductive interconnects of at least one second layer at the edge of the layers are connected to each other areally.

Die Leiterkarte ist derart aufgebaut, dass ihre Herstellung unabhängig von der Zahl der Lagen mit nur einem Verpressungsprozess möglich ist, ohne dass ein Bohren erforderlich ist und nur unter Einsatz einmaliger Galvanisierung und einfachster Nachbearbeitung.The printed circuit board is constructed in such a way that it is possible to manufacture it with only one pressing process, irrespective of the number of layers, without the need for drilling and only with the use of one-off electroplating and the simplest post-processing.

Dadurch ist eine sehr einfache, schnelle und daher kostengünstige Möglichkeit für die Herstellung einer mehrlagigen Leiterkarte aufgezeigt. Insbesondere ergibt sich eine drastische Reduzierung der Herstellkosten von Leiterkarten mit Randzonencharakteristik. Noch dazu ist eine maximale Nutzung der Fläche der Leiterkarte möglich. Dadurch kommt es zu Einsparungen an Material und der benötigte Platzbedarf für die mehrlagige Leiterkarte verringert sich.This shows a very simple, fast and therefore cost-effective way of producing a multilayer printed circuit board. In particular, there is a drastic reduction in the production costs of printed circuit boards with edge zone characteristics. In addition, maximum use of the area of the circuit board is possible. This leads to savings in material and the space required for the multi-layer printed circuit board is reduced.

Durch die einfache Art der Herstellung und die hohe Qualität der gefertigten mehrlagigen Leiterkarten ist eine serientaugliche Lösung bereitgestellt.Due to the simple nature of the production and the high quality of the manufactured multilayer printed circuit boards, a production-ready solution is provided.

Vorteilhafte weitere Ausgestaltungen der mehrlagigen Leiterkarte sind in den abhängigen Ansprüchen angegeben.Advantageous further embodiments of the multilayer printed circuit board are specified in the dependent claims.

In einer speziellen Ausgestaltung sind die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage nur am Rand der Lagen miteinander verbunden.In a special embodiment, the electrically conductive interconnects of the at least one first layer and the electrically conductive interconnects of the at least one second layer are connected to one another only at the edge of the layers.

Vorzugsweise sind die elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage und die elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage nur am Rand der Lagen durch eine Galvanisierung miteinander verbunden.Preferably, the electrically conductive interconnects of the at least one first layer and the electrically conductive interconnects of the at least one second layer are interconnected only at the edge of the layers by a galvanization.

In einer Ausführungsvariante bildet die mehrlagige Leiterkarte eine elektrische Spule. Hierbei kann die mehrlagige Leiterkarte eine elektrische Spule mit mindestens 16 Lagen bilden oder aufweisen.In one embodiment, the multilayer printed circuit board forms an electrical coil. In this case, the multilayer printed circuit board can form or have an electrical coil with at least 16 layers.

Die zuvor beschriebene mehrlagige Leiterkarte kann Teil eines elektronischen Geräts sein, das zudem mindestens ein elektronisches Bauteil aufweist, das an der mehrlagigen Leiterkarte mit mindestens einer Leiterbahn elektrisch verbunden ist.The multilayer printed circuit board described above may be part of an electronic device, which also has at least one electronic component that is electrically connected to the multilayer printed circuit board with at least one conductor track.

Die Aufgabe wird zudem durch ein Verfahren zum Herstellen einer mehrlagigen Leiterkarte nach Anspruch 7 gelöst. Das Verfahren hat die Schritte: Aneinanderlegen von mindestens einer ersten Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, und mindestens einer zweiten Lage aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen ersten Lage an mindestens einen Rand der ersten Lage geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen der mindestens einen zweiten Lage bis an mindestens einen Rand der zweiten Lage geführt sind, und wobei der erste Rand der mindestens einen ersten Lage und der erste Rand der mindestens einen zweiten Lage aneinandergelegt werden, Verbinden aller Leiterbahnen durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen an dem ersten Rand der mindestens einen ersten Lage und dem ersten Rand der mindestens einen zweiten Lage, und Trennen der Leiterbahnen in einer Richtung, die senkrecht zu der flächigen Galvanisierung am Rand der aneinandergelegten Lagen angeordnet ist. The object is also achieved by a method for producing a multilayer printed circuit board according to claim 7. The method comprises the steps of placing at least one first layer of an electrically insulating material, to which at least one electrically conductive strip is attached, and at least one second layer of an electrically insulating material, to which at least one electrically conductive strip is attached all electrically conductive interconnects of the at least one first layer are led to at least one edge of the first layer, wherein all electrically conductive interconnects of the at least one second layer are led to at least one edge of the second layer, and wherein the first edge of the at least one first layer and the first edge of the at least one second layer are juxtaposed, bonding all the interconnects by planar plating the stack of juxtaposed layers at the first edge of the at least one first layer and the first edge of the at least one second layer, and separating the interconnects in a direction perpendicular to the planar plating at the edge of the juxtaposed layers.

Das Verfahren erzielt die gleichen Vorteile, wie sie zuvor in Bezug auf die Leiterkarte genannt sind.The method achieves the same advantages as previously mentioned with respect to the printed circuit board.

Vorteilhafte weitere Ausgestaltungen des Verfahrens sind in den abhängigen Ansprüchen angegeben.Advantageous further embodiments of the method are specified in the dependent claims.

Bei dem Verfahren kann der Schritt des Trennens an der flächigen Galvanisierung durch Abfräsen von Auskragungen aus der flächigen Galvanisierung zwischen den Leiterbahnen ausgeführt werden.In the method, the step of separating on the planar plating may be carried out by milling protrusions from the planar plating between the interconnects.

Alternativ ist es denkbar, dass der Schritt des Trennens durch Schneiden mit einem Laser in der Richtung ausgeführt wird, die senkrecht zu der flächigen Galvanisierung am Rand der aneinandergelegten Lagen.Alternatively, it is conceivable that the step of cutting is carried out by cutting with a laser in the direction perpendicular to the planar galvanization at the edge of the juxtaposed layers.

Vorzugsweise hat das Verfahren zudem einen Schritt eines Verpressens der aneinanderliegenden mindestens einen ersten Lage und mindestens einen zweiten Lage, wobei der Schritt des Verpressens vor dem Schritt des Verbindens aller Leiterbahnen durch flächiges Galvanisieren ausgeführt wird.Preferably, the method further comprises a step of compressing the abutting at least one first layer and at least one second layer, wherein the step of pressing is performed before the step of connecting all the strip conductors by planar plating.

Weitere mögliche Implementierungen der Erfindung umfassen auch nicht explizit genannte Kombinationen von zuvor oder im Folgenden bezüglich des Ausführungsbeispiels beschriebenen Merkmale oder Ausführungsformen. Dabei wird der Fachmann auch Einzelaspekte als Verbesserungen oder Ergänzungen zu der jeweiligen Grundform der Erfindung hinzufügen.Further possible implementations of the invention also include not explicitly mentioned combinations of features or embodiments described above or below with respect to the exemplary embodiment. The skilled person will also add individual aspects as improvements or additions to the respective basic form of the invention.

Nachfolgend ist die Erfindung unter Bezugnahme auf die beiliegende Zeichnung und anhand von Ausführungsbeispielen näher beschrieben. Es zeigen:

  • 1 eine schematische Draufsicht auf ein elektronisches Gerät gemäß einem ersten Ausführungsbeispiel;
  • 2 einen Schnitt durch eine mehrlagige Leiterkarte für das elektronische Gerät gemäß dem ersten Ausführungsbeispiel; und
  • 3 eine Draufsicht auf die mehrlagige Leiterkarte von 2 nach einem Galvanisieren des Rands der Leiterkarte; und
  • 4 eine Draufsicht auf die mehrlagige Leiterkarte von 2 nach einem Trennen der galvanisierten Leiterbahnen der Leiterkarte.
The invention is described in more detail below with reference to the accompanying drawings and to exemplary embodiments. Show it:
  • 1 a schematic plan view of an electronic device according to a first embodiment;
  • 2 a section through a multilayer printed circuit board for the electronic device according to the first embodiment; and
  • 3 a plan view of the multilayer printed circuit board of 2 after plating the edge of the circuit board; and
  • 4 a plan view of the multilayer printed circuit board of 2 after disconnecting the galvanized conductor tracks of the printed circuit board.

In der Figur sind gleiche oder funktionsgleiche Elemente, sofern nichts anderes angegeben ist, mit denselben Bezugszeichen versehen.In the figure, the same or functionally identical elements, unless otherwise indicated, provided with the same reference numerals.

1 zeigt sehr schematisch ein elektronisches Gerät 1, bei dem eine mehrlagige Leiterkarte 3 auf einer Leiterkarte 90 angeordnet ist. Die Leiterkarte 90 kann entweder eine einlagige Leiterkarte oder ebenfalls eine mehrlagige Leiterkarte 3 sein. Die Leiterkarte 90 ist vorzugsweise aus einem elektrisch isolierenden Material gefertigt. Das Material kann beispielsweise Kunststoff, insbesondere faserverstärkter Kunststoff, Hartpapier, usw. sein. 1 shows very schematically an electronic device 1 in which a multi-layer printed circuit board 3 on a printed circuit board 90 is arranged. The circuit board 90 can be either a single-layer printed circuit board or a multi-layer printed circuit board 3 be. The circuit board 90 is preferably made of an electrically insulating material. The material may be, for example, plastic, in particular fiber-reinforced plastic, hard paper, etc.

Auf der Leiterkarte 90 sind mehrere Leiterbahnen 92, 93, 94, 95 angebracht und derart angeordnet, dass die Leiterbahnen 92, 93, 94, 95 elektrische Bauelemente oder Bauteile 96, 97, 98, 99 und die mehrlagige Leiterkarte 3 elektrisch leitfähig miteinander verbinden können. Die Leiterbahnen 92, 93, 94, 95 sind aus einem elektrisch leitfähigen Material, wie beispielsweise Kupfer, usw. gefertigt.On the circuit board 90 are several tracks 92 . 93 . 94 . 95 attached and arranged such that the conductor tracks 92 . 93 . 94 . 95 electrical components or components 96 . 97 . 98 . 99 and the multi-layer printed circuit board 3 electrically conductive can connect to each other. The tracks 92 . 93 . 94 . 95 are made of an electrically conductive material, such as copper, etc.

Bei dem vereinfachten Beispiel von 1 sind die elektrischen Bauteile 96, 97 jeweils mit zwei Leiterbahnen verbunden. Das elektrische Bauteil 98 ist jedoch mit den drei Leiterbahnen 91, 94, 95 verbunden. Das elektrische Bauteil 98 ist nur mit der Leiterbahn 95 verbunden. Es sind beliebige andere Anordnungen von Bauteilen 96, 97, 98, 99 und/oder Leiterbahnen 92, 93, 94, 95 möglich. Die mehrlagige Leiterkarte 3 ist ebenfalls als elektrisches Bauelement oder Bauteil, insbesondere als Spule, ausgeführt, wie nachfolgend genauer erläutert.In the simplified example of 1 the electrical components 96, 97 are each connected to two conductor tracks. However, the electrical component 98 is with the three tracks 91 . 94 . 95 connected. The electrical component 98 is only with the track 95 connected. They are any other arrangements of components 96 . 97 . 98 . 99 and / or tracks 92 . 93 . 94 . 95 possible. The multi-layer printed circuit board 3 is also designed as an electrical component or component, in particular as a coil, as explained in more detail below.

2 zeigt sehr schematisch einen Teil der mehrlagigen Leiterkarte 3 im Schnitt. Die mehrlagige Leiterkarte 3 von 2 hat acht verschiedene Lagen 10, 20, 30, 40, 50, 60, 70, 80, die jeweils aneinandergelegt sind. In 2 sind die acht verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 aufeinander gestapelt. Jede der acht verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 ist als Leiterkarte ausgestaltet, die aus einem elektrisch isolierenden Material gefertigt ist, wie die Leiterkarte 90 von 1. Das Material kann beispielsweise Kunststoff, insbesondere faserverstärkter Kunststoff, Hartpapier, usw. sein. An den verschiedenen Lagen 10, 20, 30, 40, 50, 60, 70, 80 sind jeweils Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 vorgesehen. Die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 sind aus einem elektrisch leitfähigen Material, wie beispielsweise Kupfer, usw. gefertigt. 2 shows very schematically a part of the multilayer printed circuit board 3 on average. The multi-layer printed circuit board 3 from 2 has eight different layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 , which are placed next to each other. In 2 are the eight different layers 10 , 20, 30, 40, 50, 60, 70, 80 on each other stacked. Each of the eight different layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 is designed as a printed circuit board, which is made of an electrically insulating material, such as the printed circuit board 90 from 1 , The material may be, for example, plastic, in particular fiber-reinforced plastic, hard paper, etc. At the different locations 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 are each conductor tracks 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 intended. The tracks 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 are made of an electrically conductive material, such as copper, etc.

In 2 ist jede der Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 an einen Rand 4 geführt, so dass alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 mit einer flächigen Galvanisierung 5 verbindbar sind. Dadurch sind alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81 elektrisch leitfähig miteinander verbunden.In 2 is each of the tracks 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 to an edge 4 led, so that all traces 11 . 21 . 31 . 41 . 51 . 61 , 71, 81 with a planar galvanization 5 are connectable. As a result, all tracks are 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 electrically conductive interconnected.

3 zeigt die mehrlagige Leiterkarte 3 von 2 in einer Teildraufsicht von oben auf die erste Lage 10. Demzufolge sind auf der ersten Lage 10 zusätzlich zu der ersten Leiterbahn 11 noch eine zweite Leiterbahn 12, eine dritte Leiterbahn 13 und eine vierte Leiterbahn 14 vorgesehen. Alle Leiterbahnen 11, 12, 13, 14 sind an den Rand 4 geführt. Die Leiterbahnen 11, 12, 13, 14 sind jeweils in etwa parallel zueinander ausgerichtet oder angeordnet. Die Leiterbahnen 11, 12, 13, 14 sind voneinander beabstandet, wobei in 3 zwischen allen Leiterbahnen 11, 12, 13, 14 der gleiche Abstand A vorhanden ist. Die Anordnung der Leiterbahnen 11, 12, 13, 14 ist jedoch nicht darauf beschränkt. Die Abstände A zwischen den Leiterbahnen 11, 12, 13, 14 können auch verschieden sein. 3 shows the multi-layer printed circuit board 3 from 2 in a partial top view from above on the first layer 10 , As a result, on the first layer 10 in addition to the first trace 11 another second track 12 , a third track 13 and a fourth trace 14 intended. All tracks 11 . 12 . 13 . 14 are on the edge 4 guided. The tracks 11 . 12 . 13 . 14 are each aligned or arranged approximately parallel to each other. The tracks 11 . 12 . 13 , 14 are spaced apart, in 3 between all tracks 11 . 12 . 13 . 14 the same distance A is present. The arrangement of the conductor tracks 11 . 12 . 13 . 14 but is not limited to this. The distances A between the tracks 11 . 12 . 13 . 14 can also be different.

In dem Bereich des Abstands A zwischen den Leiterbahnen 11, 12, 13, 14 ist an dem Rand 4 jeweils eine Auskragung 15 in Form eines Nippels angeordnet. Die Auskragungen 15 kragen aus dem Rand 4 aus und markieren jeweils den Bereich der Lage 10, an welchem keine Leiterbahn 11, 12, 13, 14 vorhanden ist. Die Lagen 20, 30, 40, 50, 60, 70, 80 können jeweils wie die Lagen 20, 30, 40, 50, 60, 70, 80 ausgestaltet sein und ebenfalls mehrere Leiterbahnen beabstandet nebeneinander aufweisen.In the area of the distance A between the tracks 11 . 12 . 13 , 14 is at the edge 4 one projection each 15 arranged in the form of a nipple. The projections 15 collar from the edge 4 and mark each area of the location 10 , on which no trace 11 . 12 . 13 . 14 is available. The layers 20 . 30 . 40 . 50 . 60 , 70, 80 can each be like the layers 20 . 30 . 40 . 50 . 60 . 70 . 80 be configured and also a plurality of interconnects spaced next to each other.

Gemäß 3 sind auch die Auskragungen 15 mit der flächigen Galvanisierung 5 überzogen. Danach wird der Rand 4 so nachbearbeitet, dass die Auskragungen 15 mit einem Bearbeitungswerkzeug 8 abgeschnitten werden. Das Bearbeitungswerkzeug 8 kann insbesondere ein Fräswerkzeug sein, mit welchem die Auskragungen 15 abgefräst werden.According to 3 are also the projections 15 with the surface galvanization 5 overdrawn. After that, the edge becomes 4 so reworked that the overhangs 15 with a machining tool 8th be cut off. The editing tool 8th may in particular be a milling tool with which the projections 15 be milled.

4 zeigt den auf diese Weise fertiggestellten Teil der mehrlagigen Leiterkarte 3, bei der die Leiterbahnen 11, 12, 13, 14 voneinander getrennt sind, jedoch die Leiterbahn 11 mit allen darunterliegenden Leiterbahnen 21, 31, 41, 51, 61, 71, 81 flächig miteinander verbunden sind. Die flächige Verbindung ist durch die flächige Galvanisierung 5 realisiert. 4 shows the thus completed part of the multilayer printed circuit board 3 in which the conductor tracks 11 . 12 . 13 . 14 are separated from each other, but the trace 11 with all underlying tracks 21 . 31 . 41 . 51 . 61 . 71 . 81 are connected to each other flat. The surface connection is due to the planar galvanization 5 realized.

Die mehrlagige Leiterkarte 3 kann an ihren anderen Rändern zumindest teilweise auf die gleiche Weise ausgeführt sein, wie zuvor beschrieben. Jedoch kann die mehrlagige Leiterkarte 3 bei Bedarf an zumindest einem ihrer Ränder auch Leiterbahnen aufweisen, die nicht bis zum Rand geführt sind.The multi-layer printed circuit board 3 may be implemented at its other edges at least partially in the same way as described above. However, the multi-layer printed circuit board 3 if necessary, at at least one of its edges also have strip conductors, which are not led to the edge.

Demzufolge werden bei einem Verfahren zum Herstellen der mehrlagigen Leiterkarte 3 die folgenden Schritte ausgeführt.Accordingly, in a method of manufacturing the multilayer printed circuit board 3 the following steps are performed.

Zuerst werden die Lagen 10, 20, 30, 40, 50, 60, 70, 80 aneinandergelegt wie in 2 veranschaulicht und wie zuvor beschrieben.First, the layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 put together like in 2 illustrated and as previously described.

Danach können optional alle Leiterbahnen 11 bis 14, 21 miteinander verpresst werden, so dass sich ein kompakter Stapel aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 ergibt.Thereafter, optionally all tracks 11 to 14 . 21 be pressed together, leaving a compact stack of layers 10 . 20 , 30, 40, 50, 60, 70, 80.

Anschließend werden alle Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14, durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 am Rand 4 miteinander elektrisch leitfähig verbunden. Dadurch ergibt sich die Anordnung des Stapels aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 und flächiger Galvanisierung 5, wie in 2 dargestellt.Subsequently, all traces 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 , 12 to 14, by planar plating the package of juxtaposed layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 on the edge 4 connected to each other electrically conductive. This results in the arrangement of the stack of layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 and planar galvanization 5 , as in 2 shown.

Daran anschließend werden die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14 in einer Richtung getrennt, die senkrecht zu der flächigen Galvanisierung 5 am Rand 4 der aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 angeordnet ist. Dies ist in Bezug auf 3 und 4 veranschaulicht und zuvor genauer beschrieben.Subsequently, the tracks are 11 . 21 . 31 . 41 . 51 . 61 . 71 , 81, 12 to 14 are separated in a direction perpendicular to the planar galvanization 5 on the edge 4 the juxtaposed layers 10 . 20 . 30 , 40, 50, 60, 70, 80 is arranged. This is in terms of 3 and 4 illustrated and described in more detail above.

Somit ist bei dem zuvor beschriebenen Verfahren gegenüber dem Stand der Technik eine deutliche Reduzierung der Arbeitsschritte durch die Verwendung strukturierter Leiterkartenelemente gegeben. Die Struktur jeder einzelnen Lage 10, 20, 30, 40, 50, 60, 70, 80 beschreibt die spätere Verbindungsebene im folgenden „Schichtenmodell“. Alle Verbindungsebenen werden in einem Schritt verpresst. Der Galvanisierungsprozess wirkt ausschließlich auf den Rand 4 des Leiterkartenstapels. Die Leiterbahnen 11, 21, 31, 41, 51, 61, 71, 81, 12 bis 14 innerhalb des Stapels führen bis an den Rand 4 und sind nach dem Galvanisieren alle miteinander verbunden. Die Trennung erfolgt im letzten Herstellungsschritt indem der Rand 4 nachbearbeitet wird und die hervorstehenden Strukturen, die Auskragungen 15 abgetragen werden. Die verbleibenden Kontaktierungen bilden die nötigen Verbindungen.Thus, in the method described above over the prior art, a significant reduction of the work steps by the use of structured printed circuit board elements is given. The structure of each individual location 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 describes the later connection level in the following "layer model". All connection levels are pressed in one step. The plating process works exclusively on the edge 4 of the printed circuit board stack. The tracks 11 . 21 . 31 . 41 . 51 . 61 . 71 . 81 . 12 to 14 inside the stack lead to the edge 4 and after galvanizing they are all connected. The separation takes place in the last manufacturing step by the edge 4 is reworked and the protruding structures, the projections 15 be removed. The remaining contacts form the necessary connections.

Gemäß einem zweiten Ausführungsbeispiel wird der Schritt des Trennens der Leiterbahnen 11 bis 14 durch Schneiden mit einem Laser als Bearbeitungswerkzeug 8 ausgeführt, indem mit einem Laser in etwa parallel zu den Leiterbahnen 11 bis 14 im Bereich der Auskragungen 15 in den Lagenstapel bzw. das Paket aus Lagen 10, 20, 30, 40, 50, 60, 70, 80 geschnitten wird. Somit schneidet der Laser in die mehrlagige Leiterkarte 3 in einer Richtung, die senkrecht zu der galvanisierten Fläche oder flächigen Galvanisierung 5 am Rand 4 der aneinandergelegten Lagen 10, 20, 30, 40, 50, 60, 70, 80 ist.According to a second embodiment, the step of separating the conductor tracks 11 to 14 by cutting with a laser as a machining tool 8th performed by using a laser approximately parallel to the tracks 11 to 14 in the area of overhangs 15 in the stack of layers or the package of layers 10 . 20 . 30 . 40 . 50 . 60 . 70 , 80 is cut. Thus, the laser cuts into the multilayer printed circuit board 3 in a direction perpendicular to the galvanized surface or surface galvanization 5 on the edge 4 the juxtaposed layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 is.

Alle zuvor beschriebenen Ausgestaltungen des elektronischen Geräts 1, der mehrlagigen Leiterkarte 3, des Umrichters 10, des Subsystems 15 und des Verfahrens zum Überwachen der Funktion des Umrichters 10 können einzeln oder in allen möglichen Kombinationen Verwendung finden. Insbesondere können alle Merkmale und/oder Funktionen des zuvor beschriebenen Ausführungsbeispiels und dessen Modifikationen beliebig kombiniert werden. Zusätzlich sind insbesondere folgende Modifikationen denkbar.All previously described embodiments of the electronic device 1 , the multilayer printed circuit board 3 , the inverter 10 , the subsystem 15 and the method for monitoring the operation of the inverter 10 can be used individually or in all possible combinations. In particular, all features and / or functions of the embodiment described above and its modifications can be combined as desired. In addition, the following modifications are conceivable, in particular.

Die in den Figuren dargestellten Teile sind schematisch dargestellt und können in der genauen Ausgestaltung von den in den Figuren gezeigten Formen abweichen, solange deren zuvor beschriebenen Funktionen gewährleistet sind.The parts shown in the figures are shown schematically and may differ in the exact embodiment of the shapes shown in the figures, as long as their functions described above are guaranteed.

Die Anzahl der Bauteile 3 des elektronischen Geräts 1 ist je nach Anwendungsfall beliebig wählbar.The number of components 3 of the electronic device 1 is arbitrary depending on the application.

Die Anzahl der Lagen 10, 20, 30, 40, 50, 60, 70, 80 der mehrlagigen Leiterkarte 3 ist beliebig wählbar. Insbesondere hat die mehrlagige Leiterkarte 3 für eine elektrische Spule mindestens 16 Lagen 10, 20, 30, 40, 50, 60, 70, 80.The number of layers 10 . 20 . 30 . 40 . 50 . 60 . 70 . 80 the multilayer printed circuit board 3 is arbitrary. In particular, the multi-layer printed circuit board 3 for an electrical coil at least 16 layers 10 . 20 . 30 , 40, 50, 60, 70, 80.

Claims (10)

Mehrlagige Leiterkarte (3), mit mindestens einer ersten Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens einer zweiten Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) am Rand (4) der Lagen (10, 20, 30, 40, 50, 60, 70, 80) flächig miteinander verbunden sind.Multilayer printed circuit board (3), with at least one first layer (10) of an electrically insulating material to which at least one electrically conductive conductor track (11) is attached, and at least one second layer (20) of an electrically insulating material on which at least an electrically conductive track (21) is mounted, wherein all the electrically conductive tracks (11, 12, 13, 14) of the at least one first layer (10) at least one edge (4) of the first layer (10) are guided, all electrically conductive conductor tracks (21) of the at least one second layer (20) to at least one edge (4) of the second layer (20) are guided, and wherein the electrically conductive conductor tracks (11, 12, 13, 14) of the at least one first Layer (10) and the electrically conductive conductor tracks (21) of the at least one second layer (20) at the edge (4) of the layers (10, 20, 30, 40, 50, 60, 70, 80) are connected to each other flat. Mehrlagige Leiterkarte (3) nach Anspruch 1, wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) nur am Rand (4) der Lagen (11, 12, 13, 14) miteinander verbunden sind.Multi-layer printed circuit board (3) after Claim 1 , wherein the electrically conductive strip conductors (11, 12, 13, 14) of the at least one first layer (10) and the electrically conductive strip conductors (21) of the at least one second layer (20) only at the edge (4) of the layers (11, 12, 13, 14) are interconnected. Mehrlagige Leiterkarte (3) nach Anspruch 1 oder 2, wobei die elektrisch leitfähigen Leiterbahnen (11, 12, 13, 14) der mindestens einen ersten Lage (10) und die elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) nur am Rand der Lagen (11, 12, 13, 14) durch eine Galvanisierung (5) miteinander verbunden sind.Multi-layer printed circuit board (3) after Claim 1 or 2 , wherein the electrically conductive strip conductors (11, 12, 13, 14) of the at least one first layer (10) and the electrically conductive strip conductors (21) of the at least one second layer (20) only at the edge of the layers (11, 12, 13 , 14) are interconnected by a galvanization (5). Mehrlagige Leiterkarte (3) nach einem der Ansprüche 1 bis 3, wobei die mehrlagige Leiterkarte (3) eine elektrische Spule bildet.Multilayer printed circuit board (3) according to one of Claims 1 to 3 , wherein the multilayer printed circuit board (3) forms an electrical coil. Mehrlagige Leiterkarte (3) nach einem der Ansprüche 1 bis 3, wobei die mehrlagige Leiterkarte (3) eine elektrische Spule mit mindestens 16 Lagen (10, 20, 30, 40, 50, 60, 70, 80) bildet oder aufweist.Multilayer printed circuit board (3) according to one of Claims 1 to 3 wherein the multilayer printed circuit board (3) forms or comprises an electrical coil having at least 16 layers (10, 20, 30, 40, 50, 60, 70, 80). Elektronisches Gerät (1), mit einer mehrlagigen Leiterkarte (3) nach einem der Ansprüche 1 bis 4, und mindestens einem elektronischen Bauteil (96 bis 99), das mit der mehrlagigen Leiterkarte (3) mit mindestens einer Leiterbahn (91 bis 95) elektrisch verbunden ist.Electronic device (1), with a multilayer printed circuit board (3) according to one of Claims 1 to 4 , and at least one electronic component (96 to 99), which is electrically connected to the multilayer printed circuit board (3) with at least one conductor track (91 to 95). Verfahren zum Herstellen einer mehrlagigen Leiterkarte (3), wobei das Verfahren die Schritte aufweist Aneinanderlegen von mindestens einer ersten Lage (10) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (11) angebracht ist, und mindestens einer zweiten Lage (20) aus einem elektrisch isolierenden Material, an dem mindestens eine elektrisch leitfähige Leiterbahn (21) angebracht ist, wobei alle elektrisch leitfähigen Leiterbahnen (11 bis 14) der mindestens einen ersten Lage (10) an mindestens einen Rand (4) der ersten Lage (10) geführt sind, wobei alle elektrisch leitfähigen Leiterbahnen (21) der mindestens einen zweiten Lage (20) bis an mindestens einen Rand (4) der zweiten Lage (20) geführt sind, und wobei der erste Rand (4) der mindestens einen ersten Lage und der erste Rand (4) der mindestens einen zweiten Lage (10, 20) aneinandergelegt werden, Verbinden aller Leiterbahnen (11 bis 14, 21) durch flächiges Galvanisieren des Pakets aus aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80) an dem ersten Rand (4) der mindestens einen ersten Lage (10) und dem ersten Rand (4) der mindestens einen zweiten Lage (20), Trennen der Leiterbahnen (11 bis 14, 21) in einer Richtung, die senkrecht zu der flächigen Galvanisierung (5) am Rand (4) der aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80) angeordnet ist.Method for producing a multilayer printed circuit board (3), the method comprising the steps of juxtaposing at least one first layer (10) of an electrically insulating material, to which at least one electrically conductive conductor track (11) is attached, and at least one second layer (FIG. 20) made of an electrically insulating material, to which at least one electrically conductive strip conductor (21) is attached, wherein all electrically conductive strip conductors (11 to 14) of the at least one first layer (10) are applied to at least one edge (4) of the first layer (11). 10) are guided, wherein all electrically conductive tracks (21) of the at least one second layer (20) to at least one edge (4) of the second layer (20) are guided, and wherein the first edge (4) of the at least one first Position and the first edge (4) of the at least one second layer (10, 20) are placed against each other, connecting all conductor tracks (11 to 14, 21) by planar plating of the Pak ets of abutting layers (10, 20, 30, 40, 50, 60, 70, 80) on the first edge (4) of the at least one first layer (10) and the first edge (4) of the at least one second layer (20 ), Separating the conductor tracks (11 to 14, 21) in a direction perpendicular to the planar galvanization (5) on Edge (4) of the juxtaposed layers (10, 20, 30, 40, 50, 60, 70, 80) is arranged. Verfahren nach Anspruch 7, wobei der Schritt des Trennens an der flächigen Galvanisierung (5) durch Abfräsen von Auskragungen (15) aus der flächigen Galvanisierung (5) zwischen den Leiterbahnen (11, 12, 13, 14) ausgeführt wird.Method according to Claim 7 in that the step of separating on the planar galvanization (5) is carried out by milling projections (15) out of the planar galvanization (5) between the conductor tracks (11, 12, 13, 14). Verfahren nach Anspruch 7 oder 8, wobei der Schritt des Trennens durch Schneiden mit einem Laser in der Richtung ausgeführt wird, die senkrecht zu der flächigen Galvanisierung (5) am Rand (4) der aneinandergelegten Lagen (10, 20, 30, 40, 50, 60, 70, 80).Method according to Claim 7 or 8th wherein the step of separating is performed by cutting with a laser in the direction perpendicular to the planar plating (5) at the edge (4) of the abutting layers (10, 20, 30, 40, 50, 60, 70, 80 ). Verfahren nach einem der Ansprüche 7 bis 9, zudem mit einem Schritt eines Verpressens der aneinander liegenden mindestens einen ersten Lage (10) und mindestens einen zweiten Lage (20), wobei der Schritt des Verpressens vor dem Schritt des Verbindens aller Leiterbahnen (11 bis 14, 21) durch flächiges Galvanisieren ausgeführt wird.Method according to one of Claims 7 to 9 , further comprising a step of compressing the adjacent at least one first layer (10) and at least one second layer (20), wherein the step of compressing is performed prior to the step of connecting all the conductive lines (11 to 14, 21) by planar plating ,
DE102016226257.2A 2016-12-28 2016-12-28 MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD Withdrawn DE102016226257A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016226257.2A DE102016226257A1 (en) 2016-12-28 2016-12-28 MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016226257.2A DE102016226257A1 (en) 2016-12-28 2016-12-28 MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD

Publications (1)

Publication Number Publication Date
DE102016226257A1 true DE102016226257A1 (en) 2018-06-28

Family

ID=62509923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016226257.2A Withdrawn DE102016226257A1 (en) 2016-12-28 2016-12-28 MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD

Country Status (1)

Country Link
DE (1) DE102016226257A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010799A (en) * 2018-10-08 2020-04-14 宏启胜精密电子(秦皇岛)有限公司 Circuit board and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010799A (en) * 2018-10-08 2020-04-14 宏启胜精密电子(秦皇岛)有限公司 Circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
DE10325550B4 (en) Electrical contacting method
DE3020196C2 (en) Multilevel printed circuit board and process for its manufacture
DE3011068C2 (en) Process for the production of a counter plate with electrically isolated potential and ground plates
DE102007046639A1 (en) Electrical printed circuit board arrangement i.e. LED-illumination device, for illuminating objects, has carrier plate sections bent in angular position along material attenuation regions i.e. material bridges
DE4020498A1 (en) IMPROVED METHOD FOR PRODUCING PCBS BY THE WIRE WRITING METHOD
DE19511300A1 (en) Method of forming antenna structure for inserting into chip-card
DE3411973A1 (en) PLATE MATERIAL FOR PRODUCING FLEXIBLE PRINTED CIRCUIT BOARDS, METHOD FOR PRODUCING FLEXIBLE PRINTED CIRCUIT BOARDS AND FLEXIBLE PRINTED CIRCUIT BOARD PRODUCED BY THIS PROCESS
DE19742839A1 (en) Multi-layered circuit board e.g. for computer motherboard or in camera
DE102012105488A1 (en) Printed wiring board with improved corrosion resistance and yield
DE202007013680U1 (en) Device for producing a chip card
WO2005032224A1 (en) Printed circuit board comprising a holding device for retaining wired electronic components, method for the production of such a printed circuit board, and use thereof in a soldering furnace
DE2812976C2 (en) Method for determining the offset between conductor tracks and contact holes in a circuit board and a circuit board for use in this method
DE102016226257A1 (en) MULTILAYER LADDER CARD AND METHOD FOR MANUFACTURING SUCH A LARGE LADDER CARD
DE102020111996A1 (en) Process for the production of a printed circuit board and printed circuit board with at least one embedded electronic component
DE102015118920A1 (en) Electronic component
WO2019068826A1 (en) Printed circuit board and method for processing a printed circuit board
DE102013214478A1 (en) Multiple circuit board benefit and method of making the same
DE10031940A1 (en) Conductive foil circuit board for flexible circuit board in motor vehicles, has electric conductor tracks and covering layers
DE102014210889B4 (en) Method for producing a multilayer printed circuit board
EP2874476B1 (en) Printed circuit base board, module circuit board and circuit board assembly with a base board and a module circuit board
WO2017194200A2 (en) Conductor path structure, in particular for a lead frame for a smart card application, with at least two superimposed conductor path planes
DE19601388A1 (en) PCB carrier device
DE10248112A1 (en) Multilayer circuit board manufacture, e.g. for motor vehicle control device, by creating groove by machining to remove region of at least one rigid individual layer
DE102015005690A1 (en) Printed conductor structure with at least two superposed conductor tracks and a method for producing such a conductor track structure
DE102016211535B4 (en) Process for manufacturing an LED strip

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee