DE102016222885A1 - Elektronisches Bauteil und Verfahren zu dessen Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102016222885A1
DE102016222885A1 DE102016222885.4A DE102016222885A DE102016222885A1 DE 102016222885 A1 DE102016222885 A1 DE 102016222885A1 DE 102016222885 A DE102016222885 A DE 102016222885A DE 102016222885 A1 DE102016222885 A1 DE 102016222885A1
Authority
DE
Germany
Prior art keywords
layer
layers
electronic component
electrically
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016222885.4A
Other languages
English (en)
Inventor
Jens Hammacher
Richard Randoll
Wolfgang Wondrak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Mercedes Benz Group AG
Original Assignee
Daimler AG
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler AG, Schweizer Electronic AG filed Critical Daimler AG
Priority to DE102016222885.4A priority Critical patent/DE102016222885A1/de
Publication of DE102016222885A1 publication Critical patent/DE102016222885A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine elektronisches Bauteil (1), insbesondere eine Leistungselektronikkomponente mit einem in eine Leiterplatte eingebettetem Halbleiter, sowie ein Verfahren zur Herstellung eines entsprechenden Bauteils (1).Das elektronisches Bauteil (1) umfasst eine elektrisch leitende Kernschicht (20) mit einem darauf elektrisch leitend befestigten Halbleiterelement (10), elektrisch isolierende Schichten (30, 30') auf beiden Seiten der Kernschicht (20) und jeweils elektrisch leitende Deckschichten (40, 40') auf den beiden elektrisch isolierenden Schichten (30, 30'), wobei die Kernschicht (20) und die elektrisch leitenden Deckschichten (40, 40') aus elektrisch und thermisch leitendem Material sind und die eine elektrisch isolierende Schicht (30) die Kernschicht (20) und das Halbleiterelement (10) derart bedeckt, dass die von der Kernschicht (20) abgewandte Seite der elektrisch isolierenden Schicht (30) eben ist, und diese eine elektrisch isolierende Schicht (30) wenigstens eine Durchkontaktierung (41, 41') zwischen der darauf angeordneten Deckschicht (40) und dem Halbleiterelement (10) umfasst. Die elektrisch isolierenden Schichten (30, 30') weisen dabei jeweils einen Lagenaufbau umfassend eine ebene Glasschichtlage (31) und beidseitig davon angeordnete Lagen aus organischem Isolationsmaterial (32) auf.Das Verfahren dient der Herstellung eines entsprechenden elektronischen Bauteils (1).

Description

  • Die Erfindung betrifft ein elektronisches Bauteil, insbesondere eine Leistungselektronikkomponente mit einem in eine Leiterplatte eingebetteten Halbleiter, sowie ein Verfahren zur Herstellung eines entsprechenden Bauteils.
  • Beispielsweise in Kraftfahrzeugen werden elektronische Bauteile zur Steuerung von leistungsintensiven Komponenten eingesetzt, die mit hoher Spannung betrieben werden. Hierzu gehören insbesondere die elektrischen Motoren, die unmittelbar dem Antrieb eines elektrisch angetriebenen Kraftfahrzeugs dienen. Aufgrund der hohen Spannung und der großen Leistung, die für entsprechende Motoren erforderlich sind, liegen auch an den elektronischen Bauteilen zu deren Steuerung dauerhaft hohe Gleichspannungen an.
  • Um die aufgrund der großen Leistung in einem elektronischen Bauteil entstehende Wärme besser abführen zu können, sind zumindest die wärmproduzierenden Schaltelemente des elektronischen Bauteils häufig ins Innere einer Leiterplatte integriert, sodass die Leiterplatte selbst von beiden Seiten bspw. mit Wasser gekühlt werden kann.
  • Die Leiterplatten bestehen dazu aus einem elektrisch leitfähigen Kern, auf dem die Schaltelemente unmittelbar angeordnet sind. Die Leiterplatte mit den darauf angeordneten Schaltelementen ist auf beiden Seiten von einer thermisch leitenden Isolationsschicht umgeben, auf denen jeweils elektrisch leitende Deckschichten angeordnet sind. Zur elektrischen Verbindung der Schaltelemente mit einer der Deckschichten können Durchkontaktierungen durch die dazwischenliegende Isolationsschicht vorgesehen sein. Eine elektrische Verbindung der beiden Deckschichten kann über elektrisch leitende Durchsteckstifte erreicht werden, die durch die Kernschicht geführt werden, wobei wahlweise der Durchsteckstift mit dem Kern elektrisch verbunden ist oder zwischen Durchsteckstift und Kern ein geeigneter Isolator vorgesehen ist.
  • Bei den beschriebenen elektronischen Bauteilen ist der elektrisch leitfähige Kern ebenso wie die Deckschichten regelmäßig aus Metall oder einer Legierung mit guter elektrischer und thermischer Leitfähigkeit, wie beispielsweise Kupfer, während die Isolationsschichten aus Verbundwerkstoffen bestehend aus Epoxidharz und Glasfasergewebe sind. Ein Beispiel für ein entsprechendes Isolationsschichtmaterial ist FR4.
  • Im Betrieb eines elektronischen Bauteils für die Leistungselektronik erzeugen die dauerhaft anliegenden hohen Gleichspannungen statische elektrische Felder auch in den Isolationsschichten innerhalb der Leiterplatte des Bauteils, die, bspw. durch eine elektrochemische Korrosion, eine Metall-Ionen-Migration (bei handelsüblichen Leiterplatten insbesondere eine Kupfer-Ionen-Migration) in die Isolationsschichten hinein verursachen können. Da sich durch die Ablagerungen leitfähige Fasern ausgehend von einer Kathode einer Schaltung der Leiterplatte in Richtung einer Anode der Schaltung wachsen, wird dieses Phänomen in der Fachwelt als „Conductive Anodic Filament“ (leitender Glühfaden an Anoden, CAF) bezeichnet. Die Bildung solcher leitfähiger Fasern kann zu gefährlichen Durchschlägen durch die Isolationsschicht und zu einem Kurzschluss zwischen mindestens zwei Leiterbahnen und damit zu einer Beschädigung bis hin zu einer Zerstörung des elektronischen Bauteils führen.
  • Die leitfähigen Fasern können insbesondere dann entstehen, wenn in dem Verbund aus Epoxidharz und Glasfasergewebe in der Isolationsschicht Fehlbereiche vorhanden sind. Diese Fehlbereiche können bereits durch Ungenauigkeiten bei der Herstellung des Ausgangsmaterials für die Isolationsschicht (insb. durch ungenügendes Tränken des Glasfasergewebes mit Epoxidharz) oder nach Aushärten des Materials durch mechanische Belastungen (bspw. dem Bohren von Durchganglöchern), thermischen Belastungen und/oder Feuchtigkeit auftreten.
  • Im Stand der Technik wird bislang versucht, die durch CAF entstehenden Nachteile durch Einhalten von Designregeln, wie bspw. das Einhalten von Mindestabständen zwischen Leiterbahnen unterschiedlicher Potentiale, einzuschränken. Entsprechendes ist bspw. in „Gefährlicher Kurzschluss im BCP bei hohen Spannungen“ von Dirk Müller, Elektronikpraxis Nr. 19 vom 06.10.2014, Seiten 54 bis 56 beschrieben. Nachteilig hieran ist wiederum, dass durch diese Designregeln der Miniaturisierung der elektronischen Bauteile Grenzen gesetzt werden.
  • Der Erfindung liegt die Aufgabe zugrunde, ein elektronisches Bauteil und ein Verfahren zu dessen Herstellung zu schaffen, bei dem die Nachteile aus dem Stand der Technik nicht mehr oder zumindest nur noch in vermindertem Umfang auftreten.
  • Gelöst wird diese Aufgabe durch ein elektronisches Bauteil gemäß dem Hauptanspruch sowie einem Verfahren gemäß dem nebengeordneten Anspruch 12. Vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Demnach betrifft die Erfindung ein elektronisches Bauteil umfassend eine elektrisch leitende Kernschicht mit einem darauf elektrisch leitend befestigten Halbleiterelement, elektrisch isolierende Schichten auf beiden Seiten der Kernschicht und jeweils elektrisch leitende Deckschichten auf den beiden elektrisch isolierenden Schichten, wobei die Kernschicht und die elektrisch leitenden Deckschichten aus elektrisch und thermisch leitendem Material sind und die eine elektrisch isolierende Schicht die Kernschicht und das Halbleiterelement derart bedeckt, dass die von der Kernschicht abgewandte Seite der elektrisch isolierenden Schicht eben ist, und diese elektrisch isolierende Schicht wenigstens eine Durchkontaktierung zwischen der darauf angeordneten Deckschicht und dem Halbleiterelement umfasst, wobei die elektrisch isolierenden Schichten jeweils einen Lagenaufbau umfassend eine ebene Glasschichtlage und beidseitig davon angeordnete Lagen aus organischem Isolationsmaterial aufweisen.
  • Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines erfindungsgemäßen elektronischen Bauteils, mit den Schritten:
    1. a. Aufbringen eines Halbleiterelementes (10)auf eine elektrisch leitende Kernschicht (20) aus elektrisch und thermisch leitendem Material;
    2. b. Aufbringen von elektrisch isolierenden Schichten (30, 30') auf beiden Seiten der Kernschicht (20), sodass die von der Kernschicht (20) abgewandte Seite der elektrisch isolierenden Schicht (30) eben ist, wobei die elektrisch isolierenden Schichten (30, 30') jeweils einen Lagenaufbau umfassend eine ebene Glasschicht (31) und beidseitig davon angeordneten Schichten aus organischem Isolationsmaterial (32) aufweisen;
    3. c. Einbringen wenigstens einer Durchkontaktierung (41, 41') durch die eine elektrisch isolierende Schicht (30) zum Halbleiterelement (10); und
    4. d. Aufbringen jeweils einer elektrisch leitenden Deckschicht (40, 40') auf den beiden elektrisch isolierenden Schichten (30, 30').
  • Bei dem erfindungsgemäßen Bauteil wird auf Isolationsschichten aus Verbundmaterial umfassend Epoxidharz und Glasfasergewebe vollständig verzichtet. Anstelle davon werden die Isolationsschichten des erfindungsgemäßen Bauteils jeweils durch einen Lagenaufbau umfassend eine ebene Glasschichtlage - also eine Lage aus Glas mit im Wesentlichen durchgehender Kristallstruktur und insbesondere kein Gewebe - mit beidseitig davon angeordneten Lagen aus organischem Isolationsmaterial (bspw. Harzlagen) gebildet. Durch diesen vorgesehenen Lagenaufbau werden die aus der Verwendung von Verbundmaterialen als Isolationsmaterial gemäß dem Stand der Technik bekannten CAF-Risiken vermieden.
  • Aufgrund des Lagenaufbaus werden gegenüber Isolationsschichten aus Verbundmaterial diejenigen Bereiche, in denen sich Fehlstellen ausbilden können, entlang derer CAF in der Regel auftritt, deutlich reduziert. In eine Richtung senkrecht zur Ebene der Glasschichtlage ist ein CAF praktisch ausgeschlossen, da, selbst wenn die Glasschichtlage einen Mikroriss aufweisen sollte, die beiden Lagen aus organischem Isolationsmaterial diesen Riss zu beiden Seiten der Glasschichtlage ausreichend verschließen würden. Auch ist die Ausbildung von Fehlstellen parallel zur Ebene der Glasschichtlage praktisch auf die Grenzschicht zwischen Glasschichtlage und jeweils einer der Lagen aus organischem Isolationsmaterial beschränkt.
  • Da diese Grenzschicht jedoch eben ist, ist das Risiko der Ausbildung einer entsprechenden Fehlstelle bereits äußerst gering. Da eine Fehlstelle an der Grenzschicht aber grundsätzlich nur für CAF zwischen Durchkontaktierungsstellen relevant werden könnte, lässt sich das Risiko relativ problemlos weiter minimieren, indem ein geeigneter Abstand zwischen den Durchkontaktierungsstellen gewählt wird, der in der Regel keinen Einfluss auf die letztendliche Größe des Bauteils hat.
  • Sowohl die Lagen aus organischem Isolationsmaterial als auch die Glasschichtlage der elektrisch isolierenden Schichten stellen jede für sich einen elektrischen Isolator dar, mit dem die einzelnen elektrisch leitenden Bereiche des Bauteils bereits ausreichend voneinander isoliert werden können. Durch den Lagenaufbau der erfindungsgemäß vorgesehenen elektrisch isolierenden Schicht wird weiterhin eine mit Isolationsschichten aus Verbundmaterial vergleichbare Festigkeit und Stabilität des gesamten Bauteils erreicht.
  • Die elektrisch isolierenden Schichten können durch Aufbringen der einzelnen Lagen nacheinander auf der Kernschicht gebildet werden. Es ist aber auch möglich, die einzelnen Lagen der elektrisch isolierenden Schichten zu einem Halbzeug zusammenzufassen und die Lagen in Form des Halbzeugs in einem Schritt auf die Kernschicht aufzubringen.
  • Die Kernschicht kann eine Kavität zur teilweisen oder vollständigen Aufnahme des Halbleiterelementes aufweisen. Indem der Halbleiter in der Kavität angeordnet wird, kann eine gegenüber einer Anordnung des Halbleiters ohne Kavität geringere Dicke des elektrischen Bauteils erreicht werden. Je nach Ausgestaltung der Kavität ist es möglich, dass der Abstand zwischen den beiden elektrisch isolierenden Schichten nicht oder nur unwesentlich größer als die Dicke der Kernschicht ist.
  • Sofern nicht bereits gegeben, kann eine zusätzliche Schicht aus organischem Isolationsmaterial (bspw. aus Harz) zur Bildung einer ebenen Grundfläche für eine der elektrisch isolierenden Schichten aufgebracht werden. Durch die Schaffung einer entsprechenden ebenen Grundfläche kann die Gefahr einer Beschädigung der ebenen Glasschichtlage einer elektrisch isolierenden Schicht beim Aufbringen verringert werden. Auch können durch die zusätzliche Schicht aus organischem Isolationsmaterial evtl. Zwischenräume oder Durchgangsöffnungen in der Kernschicht gefüllt werden. Es ist auch möglich, dass die zusätzliche Schicht aus organischem Isolationsmaterial einstückig mit der einen Lage aus organischem Isolationsmaterial der elektrisch isolierenden Schicht ausgeführt wird.
  • Zur elektrischen Verbindung der beiden Deckschichten des elektronischen Bauteils und/oder zur Verbindung des elektronischen Bauteils mit anderen Komponenten kann wenigstens ein elektrisch leitender Stift vorgesehen sein, der mit wenigstens einer Deckschicht elektrisch leitend verbunden ist und von der einen Deckschicht durch die elektrisch isolierenden Schichten und die Kernschicht zur anderen Deckschicht reicht. Sofern der Stift nicht mit der Kernschicht elektrisch leitend verbunden werden soll, kann zur elektrischen Isolation zwischen dem elektrisch leitenden Stift und der Kernschicht ein Isolationsbereich, bspw. aus Harz, vorgesehen sein. Der Isolationsbereich kann dabei vorzugsweise aus dem gleichen Material wie die Schichten aus organischem Isolationsmaterial der elektrisch isolierenden Schicht sein und bspw. während des Aufbringens der zusätzlichen Schicht aus organischem Isolationsmaterial in eine in der Kernschicht vorbereitete Durchgangsöffnung eingebracht werden, durch die später ein Stift geführt werden soll.
  • Auch wenn es grundsätzlich möglich ist, den elektrisch leitenden Stift per Einpressung an dem elektronischen Bauteil zu befestigen, ist es bevorzugt, wenn der elektrisch leitende Stift mit wenigstens einer Deckschicht verlötet wird. Wird der Stift entsprechend verlötet, kann auf eine Presspassung des Stiftes in dem Bauteil verzichtet werden, womit die Gefahr einer Beschädigung der Glasschichtlagen reduziert werden kann.
  • In wenigstens einer der beiden Deckschichten kann ein Leiterbild eingebracht sein, mit dem bspw. eine Verbindung der wenigstens einen Durchkontaktierung mit einzelnen Anschlussbereichen, bspw. in Form elektrisch leitender Stifte, geschaffen werden kann. Auch können auf dem Leiterbild der Deckschicht noch weitere elektronische Komponenten angeordnet werden.
  • Der Halbleiter kann über eine Ag(Silber)-Sinterschicht an der Kernschicht befestigt sein. Geeignete Verfahren zur Befestigungen von Halbleitern durch Sintern sind bekannt.
  • Auf der von der Kernschicht abgewandten Seite kann das Halbleiterelement eine Kupferbeschichtung aufweisen. Ist eine entsprechende Kupferbeschichtung vorgesehen, wird die Herstellung einer elektrisch leitenden Verbindung zwischen der wenigstens einen Durchkontaktierung und dem Halbleiterelement erleichtert.
  • Die Kernschicht und/oder die Deckschichten sind vorzugsweise aus kupferhaltigem Material, weiter vorzugsweise aus Kupfer oder verkupfertem Aluminium.
  • Bei dem Halbleiter handelt es sich vorzugsweise um einen Bipolartransistor mit isolierter Gate-Elektrode.
  • Das elektronische Bauteil ist vorzugsweise eine Leistungselektronikkomponente. Durch die Angabe, dass es sich bei dem elektronischen Bauteil um eine Leistungselektronikkomponente handelt, wird klargestellt, dass das elektrische Bauteil zumindest in dieser Ausführungsform für höhere Spannungen (bspw. mehr als 24 V oder mehr als 48 V) und ggf. auch höhere Leistungen ausgelegt sein muss, bei denen grundsätzlich die Gefahr von CAF besteht. Insbesondere kann das elektrische Bauteil zur Verwendung in automobilen Bordnetzen mit 400 V oder 800 V ausgebildet sein.
  • Es ist bevorzugt, wenn die Kernschicht eine Dicke von 700 µm, wenigstens eine der elektronischen Schichten eine Dicke von 150 µm, wenigstens eine der Deckschichten eine Dicke von 150 µm und/oder das gesamte elektronische Bauteil eine Dicke von 1.300 µm aufweist. Für die vorstehenden Dickenangaben kann eine allgemeine Toleranz von ±10 %, vorzugweise von ±5 % vorgesehen sein.
  • Bei dem organischen Isolationsmaterial handelt es sich vorzugsweise um Harz, weiter vorzugsweise um Epoxidharz.
  • Zur Erläuterung des erfindungsgemäßen Verfahrens zur Herstellung eines elektronischen Bauelementes wird auf die vorstehenden Ausführungen zu dem mit dem beanspruchten Verfahren herstellbaren elektronischen Bauelement verwiesen.
  • Die Erfindung wird nun anhand vorteilhafter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beispielhaft beschrieben. Es zeigen:
    • 1: ein erstes Ausführungsbeispiel eines erfindungsgemäßen elektronischen Bauteils; und
    • 2: ein zweites Ausführungsbeispiel eines erfindungsgemäßen elektronischen Bauteils.
  • In 1 ist eine schematische Schnittdarstellung durch ein erfindungsgemäßes elektronisches Bauteil 1 gezeigt. Bei dem elektronischen Bauteil 1 handelt es sich um eine Leistungselektronikkomponente, die bei der Ansteuerung des elektrischen Motors zum Antrieb eines Kraftfahrzeugs verwendet wird und für eine Spannung von 400 V ausgelegt ist.
  • Das elektronische Bauteil 1 umfasst dabei ein als Bipolartransistor mit isolierter Gate-Elektrode ausgebildetes Halbleiterelement 10. Das Halbleiterelement 10 weist auf seiner Oberseite eine Kupferbeschichtung 11 zur Erleichterung der Kontaktierung auf. Mit seiner Unterseite ist das Halbleiterelement 10 über eine Ag-Sinterschicht 13 an einer elektrisch leitenden Kernschicht 20 befestigt. An seinen übrigen Seiten ist das Halbleiterelement 10 von einem umlaufenden elektrisch isolierenden Rand 12 umgeben.
  • Die elektrisch leitende Kernschicht 20 ist aus Kupfer und weist eine Kavität 21 auf, in der das Halbleiterelement 10 vollständig aufgenommen ist. Im dargestellten Ausführungsbeispiel schließt die Kupferbeschichtung 11 des Halbleiterelementes 10 bündig mit der Oberseite der Kernschicht 20 ab.
  • Auf beiden Seiten der Kernschicht 20 ist jeweils eine elektrisch isolierende Schicht 30, 30' vorgesehen. Die elektrisch isolierenden Schichten 30, 30' weisen jeweils einen Lagenaufbau mit einer ebenen Glasschichtlage 31 und zwei beidseitig von der Glasschichtlage 31 angeordneten Lagen aus organischem Isolationsmaterial, nämlich Harzlagen auf. Da das Halbleiterelement 10 vollständig in der Kavität 21 der Kernschicht 20 aufgenommen ist, können die beiden isolierenden Schichten 30, 30' unmittelbar auf die Ober- bzw. Unterseiten der Kernschicht 20 aufgebracht sein. Der Bereich zwischen Halbleiterelement 10 und der Seitenwand der Kavität 21 kann bevorzugt mit organischem Isolationsmaterial bzw. Harz gefüllt sein.
  • Auf den isolierenden Schichten 30, 30' ist jeweils eine elektrisch leitende Deckschicht 40, 40' aus Kupfer vorgesehen. In beide Deckschichten 40, 40' ist jeweils ein Leiterbild eingebracht, wobei das Leiterbild der einen Deckschicht 40 hauptsächlich die für die Anbindung des Halbleiterelementes 10 erforderlichen Leiterbahnen umfasst, während das Leiterbild der anderen Deckschicht 40' primär großflächige Kupferbereiche zur Wärmeabfuhr aufweist. Zwischen der einen Deckschicht 40 und dem Halbleiterelement 10 sind Durchkontaktierungen 41, 41' vorgesehen, die durch die dazwischenliegende elektrisch isolierende Schicht 30 ragen.
  • Die beiden Deckschichten 40, 40' selbst sind durch elektrisch leitende Stifte 50, 50' miteinander verbunden, die an jeweils einem Ende Anschlusselemente 51, 51' zum Anschluss des elektronischen Bauteils 1 an andere elektrische Komponenten aufweisen. Für die Stifte 50, 50' sind jeweils Durchgangslöcher durch sämtliche Schichten 20, 30, 30', 40, 40' des elektronischen Bauteils 1 vorgesehen, deren Innenwand - wie dargestellt - auch mit einer Kupferbeschichtung 52 versehen sind, wobei es jedoch grundsätzlich möglich ist, auf die Kupferbeschichtung zu verzichten. Die Stifte 50, 50' sind in die Durchgangslöcher eingelötet.
  • Der eine elektrisch leitende Stift 50' verläuft unmittelbar durch einen aus Kupfer bestehenden Bereich der Kernschicht 20. Der Stift 50' ist somit elektrisch leitfähig mit der Kernschicht 20 verbunden. Der andere Stift 50 soll hingegen nicht elektrisch leitend mit der Kernschicht 20 verbunden sein, weshalb der Stift 50 durch eine mit organischem Isolationsmaterial bzw. Harz gefüllte Durchgangsöffnung in der Kernschicht 20 geführt ist, sodass sich zwischen dem elektrisch leitenden Stift 50 und dem elektrisch leitenden Teil der Kernschicht 20 ein Isolationsbereich 22 bildet.
  • Wie bereits erwähnt, handelt es sich bei dem Halbleiterelement 10 des in 1 dargestellten elektronischen Bauteils 1 um einen Bipolartransistor mit isolierter Gate-Elektrode. Aus der in 1 angedeuteten Ausgestaltung, insbesondere des Leitungsbildes der einen Deckschicht 40, ist ersichtlich, dass in diesem Ausführungsbeispiel über das eine dargestellte Anschlusselement 51 der Emitter und über das andere dargestellte Anschlusselement 51' der Kollektor des Halbleiterelementes 10 angeschlossen werden kann. Der Anschluss des Gates erfolgt über ein nicht dargestelltes, mit der Durchkontaktierung 41' elektrisch verbundenes Anschlusselement.
  • In 2 ist ein zweites Ausführungsbeispiel eines erfindungsgemäßen Bauteils 1 dargestellt. Da der Aufbau des Bauteils 1 gemäß 2 weitgehend dem des Bauteils 1 gemäß 1 ähnelt, wird auf die obigen Ausführungen verwiesen und im Folgenden lediglich auf die Unterschiede zwischen den beiden Ausführungsbeispielen eingegangen.
  • Im Ausführungsbeispiel gemäß 2 weist die Kernschicht 20 keine Kavität 21 (vgl. 1) zur Aufnahme des Halbleiterelementes 10 auf. Vielmehr ist das Halbleiterelement 10 auf der Oberseite der Kernschicht 20 angeordnet. Damit dennoch eine elektrisch isolierende Schicht 30 mit dem Lagenaufbau einer ebenen Glasschichtlage 31 zwischen zwei Lagen aus organischem Isolationsmaterial (Harzlagen) 32 auf dieser Seite der Kernschicht 20 verwendet werden kann, wird - bevor die elektrisch isolierende Schicht 30 aufgebracht wird - zunächst eine zusätzliche Schicht aus organischem Isolationsmaterial bzw. Harz 60 aufgebracht. Die zusätzliche Schicht aus organischem Isolationsmaterial 60 schließt derart bündig mit der Kupferbeschichtung 11 des Halbleiterelementes 10 ab, dass die elektrisch isolierende Schicht 30 unmittelbar darauf angeordnet werden kann.
  • Die zusätzliche Schicht aus organischem Isolationsmaterial 60 kann - wie in 2 dargestellt - einstückig mit dem organischen Isolationsmaterial, welches eine Durchgangsöffnung in der Kernschicht 20 ausfüllt, um letztendlich den Isolationsbereich 22 zwischen durch die Durchgangsöffnung geführten Stift 50 und dem elektrisch leitenden Teil der Kernschicht 20 zu bilden, ausgebildet sein. Es ist alternativ oder zusätzlich auch möglich, dass die zusätzliche Schicht aus organischem Isolationsmaterial bzw. Harz 60 einstückig mit der benachbarten Lage aus organischem Isolationsmaterial 32 der elektrisch isolierenden Schicht 30 ausgebildet wird.
  • Nachfolgend wird die Herstellung der elektrischen Bauteile 1 gemäß 1 und 2 skizziert, wobei für die Durchführung der einzelnen Schritte auf das fachmännische Können verwiesen wird.
  • In einem ersten Schritt wird das Kupfermaterial zur Bildung der elektrisch leitenden Kernschicht 20 bereitgestellt und mit einer Durchgangsöffnung zur späteren Durchführung eines Stiftes 50, der nicht in unmittelbarem elektrischen Kontakt mit der Kernschicht 20 kommen soll, sowie ggf. einer Kavität 21 zur Aufnahme eines Halbleiters 10 (vgl. 1) versehen.
  • Anschließend wird der Halbleiter 10 mit einem Sinterverfahren an der Kernschicht 20, ggf. in einer dafür vorgesehenen Kavität 21 (vgl. 1), befestigt. Der Halbleiter 10 umfasst bereits vor seiner Befestigung an der Kernschicht 20 die Kupferbeschichtung 11 und den umlaufenden isolierenden Rand 12.
  • Dann wird die in der Kernschicht 20 vorgesehene Durchgangsöffnung mit organischem Isolationsmaterial, nämlich Harz befüllt.
  • In diesem Schritt können auch evtl. Freiräume in der Kavität 21 mit organischem Isolationsmaterial bzw. Harz gefüllt werden (vgl. 1) oder es wird die zusätzliche Schicht aus organischem Isolationsmaterial 60, wie sie in 2 dargestellt ist, geschaffen.
  • Zur Bildung der elektrisch isolierenden Schichten 30, 30' wird dann zunächst eine erste Lage aus organischem Isolationsmaterial 32 aufgetragen, bevor die durchgehende Glasschichtlage 31 aufgelegt und mit einer weiteren Lage aus organischem Isolationsmaterial 32 bedeckt wird. Es ist auch möglich, dass alle drei Lagen als vorgefertigtes Halbzeug in einem einzigen Schritt aufgebracht werden.
  • Anschließend werden die Durchgangsöffnungen für die Durchkontaktierung 41, 41' in die eine elektrisch isolierende Schicht vorgesehen und mit Kupfer verfüllt. Die Deckschichten 40, 40' mit den jeweiligen Leiterbildern werden aufgebracht. Erst dann werden die Durchgangsbohrungen zum Durchstecken der Stifte 50, 50' geschaffen und - bei Bedarf - die Innenwände der Durchgangsbohrungen mit einer Kupferschicht 52 versehen. Abschließend werden die Stifte 50, 50' eingesetzt und verlötet.

Claims (18)

  1. Elektronisches Bauteil (1) umfassend eine elektrisch leitende Kernschicht (20) mit einem darauf elektrisch leitend befestigten Halbleiterelement (10), elektrisch isolierende Schichten (30, 30') auf beiden Seiten der Kernschicht (20) und jeweils elektrisch leitende Deckschichten (40, 40') auf den beiden elektrisch isolierenden Schichten (30, 30'), wobei die Kernschicht (20) und die elektrisch leitenden Deckschichten (40, 40') aus elektrisch und thermisch leitendem Material sind und die eine elektrisch isolierende Schicht (30) die Kernschicht (20) und das Halbleiterelement (10) derart bedeckt, dass die von der Kernschicht (20) abgewandte Seite der elektrisch isolierenden Schicht (30) eben ist, und diese eine elektrisch isolierende Schicht (30) wenigstens eine Durchkontaktierung (41, 41') zwischen der darauf angeordneten Deckschicht (40) und dem Halbleiterelement (10) umfasst, dadurch gekennzeichnet, dass die elektrisch isolierenden Schichten (30, 30') jeweils einen Lagenaufbau umfassend eine ebene Glasschichtlage (31) und beidseitig davon angeordnete Lagen aus organischem Isolationsmaterial (32) aufweisen.
  2. Elektronisches Bauteil nach Anspruch 1 dadurch gekennzeichnet, dass die Kernschicht (20) eine Kavität (21) zur teilweisen oder vollständigen Aufnahme des Halbleiterelementes (10) aufweist.
  3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur elektrischen Verbindung der beiden Deckschichten (40, 40') und/oder zur Verbindung des elektronischen Bauteils (1) mit anderen Komponenten wenigstens ein elektrisch leitender Stift (50, 50') vorgesehen ist, der mit wenigstens einer Deckschicht (40, 40') elektrisch leitend verbunden ist und von der einen Deckschicht (40) durch die elektrisch isolierenden Schichten (30, 30') und die Kernschicht (20) zur anderen Deckschicht (40') reicht, wobei zur elektrischen Isolation zwischen dem elektrisch leitenden Stift (50, 50') und der Kernschicht (20) ein Isolationsbereich (22) aus organischem Isolationsmaterial vorgesehen sein kann.
  4. Elektronisches Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass der wenigstens eine Stift (50, 50') mit wenigstens einer Deckschicht (40, 40') verlötet ist.
  5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in wenigstens einer der beiden Deckschichten (40, 40') ein Leiterbild eingebracht ist.
  6. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiter (10) über eine Ag-Sinterschicht (13) an der Kernschicht (20) befestigt ist.
  7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiter (10) auf der von der Kernschicht (20) abgewandten Seite eine Kupferbeschichtung (11) aufweist.
  8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kernschicht (20) und/oder die Deckschichten (40, 40') aus kupferhaltigem Material, vorzugsweise aus Kupfer oder verkupfertem Aluminium, sind.
  9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiter (10) ein Bipolartransistor mit isolierter Gate-Elektrode ist.
  10. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (1) eine Leistungselektronikkomponente ist.
  11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kernschicht (20) eine Dicke von 700 µm, wenigstens eine der elektrisch isolierenden Schichten (30, 30') eine Dicke von 150 µm, wenigstens eine der Deckschichten (40, 40') eine Dicke von 150 µm und/oder das elektronische Bauteil (1) eine Gesamtdicke von 1.300 µm aufweist, wobei vorzugsweise jeweils eine Toleranz von ±10 %, weiter vorzugweise von ±5 % vorgesehen ist.
  12. Verfahren zur Herstellung eines elektronischen Bauteils gemäß einem der Ansprüche 1 bis 11, gekennzeichnet durch die Schritte: a. Aufbringen eines Halbleiterelementes (10)auf eine elektrisch leitende Kernschicht (20) aus elektrisch und thermisch leitendem Material; b. Aufbringen von elektrisch isolierenden Schichten (30, 30') auf beiden Seiten der Kernschicht (20), sodass die von der Kernschicht (20) abgewandte Seite der elektrisch isolierenden Schicht (30) eben ist, wobei die elektrisch isolierenden Schichten (30, 30') jeweils einen Lagenaufbau umfassend eine ebene Glasschichtlage (31) und beidseitig davon angeordneten Lagen aus organischem Isolationsmaterial (32) aufweisen; c. Einbringen wenigstens einer Durchkontaktierung (41, 41') durch die eine elektrisch isolierende Schicht (30) zum Halbleiterelement (10); und d. Aufbringen jeweils einer elektrisch leitenden Deckschicht (40, 40') auf den beiden elektrisch isolierenden Schichten (30, 30').
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass vor Aufbringen des Halbleiterelementes (10) in der Kernschicht (20) eine Kavität (21) zur wenigstens teilweisen Aufnahme des Halbleiterelementes (10) geschaffen wird.
  14. Verfahren nach Anspruch 12 oder 13 dadurch gekennzeichnet, dass vor Aufbringen der elektrisch isolierenden Schichten (30, 30') in die Kernschicht (20) eine Durchgangsöffnung zur späteren Durchführung eines Stiftes (50) eingebracht und mit organischem Isolationsmaterial gefüllt wird.
  15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass vor Aufbringen der elektrisch isolierenden Schichten (30, 30') eine zusätzliche Schicht aus organischem Isolationsmaterial (60) zur Bildung einer ebenen Grundfläche für eine der elektrisch isolierenden Schichten (30, 30') aufgebracht wird.
  16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass die Lagen der elektrisch isolierenden Schichten (30, 30') einzeln nacheinander oder als vorgefertigtes Halbzeug aufgebracht werden.
  17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass während oder nach dem Aufbringen der elektrisch leitenden Deckschichten (40, 40') in wenigstens eine Deckschicht (40, 40') ein Leiterbild eingebracht wird.
  18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass nach dem Aufbringen der elektrisch leitenden Deckschichten (40, 40') wenigstens eine Durchgangsbohrungen vorgesehen wird, in die jeweils ein elektrisch leitender Stift (50, 50') eingeführt wird, wobei der Stift (50, 50')vorzugsweise mit wenigstens einer Deckschicht (40, 40') verlötet wird.
DE102016222885.4A 2016-11-21 2016-11-21 Elektronisches Bauteil und Verfahren zu dessen Herstellung Withdrawn DE102016222885A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016222885.4A DE102016222885A1 (de) 2016-11-21 2016-11-21 Elektronisches Bauteil und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016222885.4A DE102016222885A1 (de) 2016-11-21 2016-11-21 Elektronisches Bauteil und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102016222885A1 true DE102016222885A1 (de) 2018-05-24

Family

ID=62069139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016222885.4A Withdrawn DE102016222885A1 (de) 2016-11-21 2016-11-21 Elektronisches Bauteil und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102016222885A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004888T5 (de) * 2009-12-17 2012-10-18 Intel Corporation Substrat für IC-Bausteine mit Mehrschichtglaskern und Verfahren zu seiner Herstellung
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004888T5 (de) * 2009-12-17 2012-10-18 Intel Corporation Substrat für IC-Bausteine mit Mehrschichtglaskern und Verfahren zu seiner Herstellung
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil

Similar Documents

Publication Publication Date Title
EP0590354B1 (de) Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
DE112015004024T5 (de) Schaltungsbaugruppe und elektrischer Verteiler
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102018104972B4 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
EP1929847A1 (de) Leiterplatte
DE102011076273A1 (de) Leiterplatte für elektrische Bauelemente und Leiterplattensystem
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE102010027149A1 (de) Verbiegbare Metallkernleiterplatte
DE102016222885A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102017220417A1 (de) Elektronisches Modul
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102016101652A1 (de) Optoelektronisches Bauelement mit Seitenkontakten
WO2016146613A1 (de) Elektronische steuervorrichtung
DE102020100742A1 (de) Leiterplatte, Lichtmodul, Beleuchtungseinrichtung und Kraftfahrzeug
DE102016101726B4 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102018217607A1 (de) Halbleiterbauelement-Anordnung, Verfahren zu deren Herstellung sowie Entwärmungseinrichtung
DE102017210349A1 (de) Verfahren zum Herstellen einer Leiterplatte, Leiterplatte sowie Getriebesteuerungseinheit umfassend eine derartige Leiterplatte
DE102019126311B3 (de) Stromleitendes Kühlelement, System und Verfahren zur Wärmeabführung von leistungselektronischen Bauteilen auf Platinen
WO2005002300A1 (de) Leiterplatte
DE102009039377B4 (de) Leiterplattenmodul und zugehöriges Herstellungsverfahren
DE102011005933A1 (de) Verfahren zum Herstellen eines von einer Moldmasse umgebenen Schaltungsträgers
EP3503694B1 (de) Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee