DE102016102577A1 - Prozessierung von Halbleitervorrichtungen - Google Patents

Prozessierung von Halbleitervorrichtungen Download PDF

Info

Publication number
DE102016102577A1
DE102016102577A1 DE102016102577.1A DE102016102577A DE102016102577A1 DE 102016102577 A1 DE102016102577 A1 DE 102016102577A1 DE 102016102577 A DE102016102577 A DE 102016102577A DE 102016102577 A1 DE102016102577 A1 DE 102016102577A1
Authority
DE
Germany
Prior art keywords
heating
wafer
heating elements
nonuniformity
radial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016102577.1A
Other languages
English (en)
Inventor
Manfred Engelhardt
Hannes Eder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016102577A1 publication Critical patent/DE102016102577A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Ein Verfahren zum Dünnen eines Wafers enthält ein Dünnen des Wafers unter Verwendung eines Schleifprozesses. Der Wafer hat nach der Schleifprozessierung eine erste Ungleichförmigkeit in der Dicke. Der gedünnte Wafer wird unter Verwendung eines Plasmaprozesses geätzt. Der Wafer hat nach der Ätzprozessierung eine zweite Ungleichförmigkeit in der Dicke. Die zweite Ungleichförmigkeit ist kleiner als die erste Ungleichförmigkeit.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein die Halbleiterherstellung und in besonderen Ausführungsformen die Prozessierung von Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in vielen elektronischen und anderen Anwendungen verwendet. Halbleitervorrichtungen können integrierte Schaltungen aufweisen, die auf Halbleiter-Wafern gebildet sind. Alternativ können Halbleitervorrichtungen als monolithische Vorrichtungen, z.B. diskrete Vorrichtungen, gebildet sein. Halbleitervorrichtungen werden auf Halbleiter-Wafern durch Abscheiden vieler Arten von Dünnfilmmaterialien über den Halbleiter-Wafern, Strukturieren der Dünnfilmmaterialien, Dotieren selektiver Gebiete der Halbleiter-Wafer, usw. gebildet.
  • In einem herkömmlichen Halbleiterherstellungsprozess wird eine große Anzahl von Halbleitervorrichtungen in einem einzigen Wafer hergestellt. Nach Beendigung der Herstellungsprozesse auf Vorrichtungsebene und Verbindungsebene werden die Halbleitervorrichtungen auf dem Wafer getrennt. Vor der Trennung oder Vereinzelung werden die Wafer jedoch gedünnt, um die Dicke des Substrats zu verringern.
  • Eine der Herausforderungen während der Herstellung betrifft Prozessvariationen. Jeder Verfahrensschritt während der Herstellung führt eine gewisse Variation ein. Zum Beispiel können sich identisch gestaltete Vorrichtungen auf verschiedenen Teilen desselben Chips unterschiedlich verhalten, benachbarte, identisch gestaltete Chips auf einem Wafer können sich unterschiedlich verhalten, identisch gestaltete Chips auf verschiedenen Wafern können sich unterschiedlich verhalten oder Chips auf verschiedenen Chargen (Batches) von Wafern können sich unterschiedlich verhalten. Eine Prozessvariation kann zu Ausbeuteverlusten führen, da die Leistung einzelner Vorrichtungen oder des gesamten Chips Grenzen überschreitet und daher die Produktkosten dramatisch erhöhen kann. Eine der Herausforderungen der Halbleiterherstellung betrifft eine Verbesserung oder Verringerung in der Prozessvariation bei gleichzeitiger Verringerung von Prozessspielräumen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung, ein Verfahren zum Dünnen eines Wafers. Das Verfahren weist ein Dünnen eines Wafers unter Verwendung eines Schleifprozesses auf. Der Wafer hat nach der Schleifprozessierung eine erste Ungleichförmigkeit in der Dicke. Der gedünnte Wafer wird mit einem Plasmaprozess geätzt. Der Wafer hat nach der Ätzprozessierung eine zweite Ungleichförmigkeit in der Dicke. Die zweite Ungleichförmigkeit ist kleiner als die erste Ungleichförmigkeit.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Ätzverfahren ein Montieren eines Substrats in einer Prozesskammer auf. Das Substrat ist über einer Heizeinheit montiert, die mehrere Heizelemente aufweist, die in einer Ebene parallel zum Substrat angeordnet sind. Jedes der mehreren Heizelemente wird erwärmt. Der Erwärmungsgrad jedes der mehreren Heizelemente wird in einem nicht radialen Muster variiert, um eine nicht radiale Verteilung der Wärme zu erzeugen, die aus den mehreren Heizelementen austritt. Das Substrat wird in der Prozesskammer nach der Erwärmung geätzt.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Dünnen eines Wafers ein Bereitstellen eines Wafers mit einer ersten nicht radialen Ungleichförmigkeit in der Dicke auf. Der Wafer wird unter Verwendung eines Plasmaprozesses geätzt. Der Wafer hat nach dem Ätzprozess eine zweite nicht radiale Ungleichförmigkeit in der Dicke. Die zweite nicht radiale Ungleichförmigkeit ist kleiner als die erste nicht radiale Ungleichförmigkeit. Das Erwärmungsmuster zum Erwärmen einer freiliegenden Hauptfläche des Wafers wird berechnet, um die erste nicht radiale Ungleichförmigkeit vor dem Ätzen auf die zweite nicht radiale Ungleichförmigkeit zu verringern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen, in welchen:
  • 1 eine Halbleitervorrichtung während der Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2A eine Halbleitervorrichtung während der Herstellung während eines Dünnungsprozesses gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
  • 2B eine Halbleitervorrichtung während der Herstellung nach Montage des Substrats über einem Rahmen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt;
  • 3A eine Halbleitervorrichtung während der Herstellung nach Dünnen des über einem Träger montierten Substrats gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
  • 3B–3D einen vergrößerten Abschnitt der Rückfläche nach dem mechanischen Dünnungsprozess zeigen, wobei die raue Oberfläche dargestellt ist, wobei 3B und 3C eine ähnliche radiale Stelle zeigen und Unterschiede aufgrund einer nicht radialen Schleifprozesskomponente darstellen und wobei 3D eine andere radiale Stelle zeigt und sowohl radiale als auch nicht radiale Komponenten enthalten kann;
  • 4A eine Prozessierung des Wafers in einer Plasmakammer für einen anschließenden Plasmaätzprozess gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
  • 4B eine Schnittansicht der Heizeinheit in der elektrostatischen Einspannvorrichtung (Chuck) gemäß einer Ausführungsform der vorliegenden Erfindung von oben zeigt;
  • 4C eine Schnittansicht der mehreren lokalisierten/segmentierten Heizeinheiten gemäß einer Ausführungsform der vorliegenden Erfindung von oben zeigt;
  • 4D mehrere lokalisierte/segmentierte Heizeinheiten gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 5A den Wafer am Ende des Plasmaätzprozesses gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
  • 5B einen Prozessablauf zum Bilden einer Halbleitervorrichtung wie oben beschrieben gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
  • 6 einen Plasmaätzprozess unter Verwendung eines alternativen Entwurfs für die lokalisierten Temperatursteuereinheiten gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 7A eine Schnittansicht einer Heizeinheit gemäß einer Ausführungsform der vorliegenden Erfindung von oben zeigt, die radiale und nicht radiale Heizelemente aufweist;
  • 7B eine Schnittansicht einer Heizeinheit gemäß einer Ausführungsform der vorliegenden Erfindung von oben zeigt, die nicht radiale Heizelemente aufweist; und
  • 8 ein Abscheidungssystem gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Wafer werden typischerweise nach Vollendung der gesamten Vorderseitenprozessierung von der Rückseite gedünnt. Eine Wafer-Dünnung verringert den Widerstand für einen Stromfluss, insbesondere während eines EIN-Zustandes, der als EIN-Widerstand bezeichnet wird, und verbessert während des Betriebs einen Wärmeabzug aus dem Die.
  • Leistungsanwendungen mit vertikalen Vorrichtungen haben wegen der starken Abhängigkeit des EIN-Widerstands von der Dicke des fertigen Dies stringentere Anforderungen. Daher wird der technologische Fortschritt durch eine Verringerung in der Substratdicke angetrieben. Eine der Herausforderungen bezüglich einer Dünnung beinhaltet jedoch eine Verringerung oder Minimierung von Dickenvariationen über den Wafer. Große Dickenvariationen des Dies während der Dünnung führen zu einer Variation beim EIN-Widerstand wie auch bei der Wärmeabzugskapazität und daher zu einer Variation bei der Leistung des Dies.
  • Herkömmliche Verfahren, die zur Substratdünnung verwendet werden, verwenden eine Kombination aus mechanischem Schleifen und Rotationsätzen. Während des Dünnungsprozesses können jedoch große Ungleichförmigkeiten entstehen.
  • Ausführungsformen der vorliegenden Erfindung verwenden einen Wafersubstratdünnungsprozess auf Plasmabasis zur Behandlung sowohl radialer wie auch nicht radialer Ungleichförmigkeiten, was andernfalls unter Verwendung herkömmlicher Dünnungstechniken nicht erreichbar ist. Daher wird eine Ausführungsform eines Prozesses anhand von 1–5 beschrieben. Zusätzliche Verfahren werden anhand von 8 beschrieben. Strukturelle Ausführungsformen der vorliegenden Erfindung werden anhand von 4, 6, 7, 8 beschrieben.
  • 1 zeigt eine Halbleitervorrichtung während der Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 1 ist ein Halbleitersubstrat 10 nach Vollendung einer Front-End-Prozessierung und Back-End-Prozessierung dargestellt. In dem Halbleitersubstrat 10 werden mehrere Halbleitervorrichtungen, z.B. ein erster Chip 110, ein zweiter Chip 120, gebildet. Jeder dieser Chips kann jede Art von Chip sein. Zum Beispiel kann der Chip ein logischer Chip, ein Speicher-Chip, ein analoger Chip und andere Arten von Chips sein. Der Chip kann mehrere Vorrichtungen wie Transistoren oder Dioden aufweisen, die eine integrierte Schaltung bilden, oder kann eine diskrete Vorrichtung wie ein einzelner Transistor oder eine einzelne Diode sein. In einer Ausführungsform sind dies Leistungs-Chips und sind vertikale Vorrichtungen.
  • In einer Ausführungsform kann das Halbleitersubstrat 10 einen Halbleiter-Wafer wie einen Silizium-Wafer aufweisen. In anderen Ausführungsformen kann das Halbleitersubstrat 10 andere Halbleitermaterialien aufweisen, einschließlich Legierungen wie SiGe, SiC oder Verbindungshalbleitermaterialien wie zum Beispiel GaAs, InP, InAs, GaN, Saphir, Silizium-auf-Isolierung. Das Halbleitersubstrat 10 kann in einer oder mehreren Ausführungsform(en) Epitaxialschichten aufweisen. In einigen Ausführungsformen kann das Halbleitersubstrat 10 eine Schicht aus GaN auf Silizium oder eine Schicht aus einem anderen heteroepitaxialen Material auf Silizium oder andere Substrate aufweisen.
  • Unter Bezugnahme auf 1 sind Vorrichtungsgebiete 105, einschließlich des ersten Chips 110 und des zweiten Chips 120, innerhalb des Halbleitersubstrats 10 angeordnet. Die Vorrichtungsgebiete 105 können in verschiedenen Ausführungsformen dotierte Gebiete enthalten. Ferner kann ein gewisser Abschnitt der Vorrichtungsgebiete 105 über dem Halbleitersubstrat 10 gebildet sein. Die Vorrichtungsgebiete 105 können die aktiven Gebiete wie Kanalgebiete von Transistoren enthalten.
  • Das Halbleitersubstrat 10 weist eine Vorderseite 11 und eine gegenüberliegende Rückseite 12 auf. In verschiedenen Ausführungsformen sind die aktiven Vorrichtungen näher bei der Vorderseite 11 des Halbleitersubstrats 10 als der Rückseite 12 gebildet. Die aktiven Vorrichtungen sind in Vorrichtungsgebieten 105 des Halbleitersubstrats 10 gebildet. Vorrichtungsgebiete 105 erstrecken sich über eine Tiefe dDR, die abhängig von der Vorrichtung etwa 5 µm (Mikrometer) bis etwa 50 µm (Mikrometer) und in einer Ausführungsform etwa 10 µm (Mikrometer) ist.
  • In verschiedenen Ausführungsformen sind alle notwendigen Zwischenverbindungen, Verbindungen, Pads usw. zur Kopplung zwischen Vorrichtungen und/oder mit einem externen Schaltkreis über der Vorderseite 11 des Halbleitersubstrats 10 gebildet. Daher wird eine Metallisierungsschicht über des Halbleitersubstrat 10 gebildet. Die Metallisierungsschicht kann eine oder mehrere Metallisierungsebenen aufweisen. Jede Metallisierungsebene kann Metallleitungen oder Durchkontaktierungen aufweisen, die in einer Isolierschicht eingebettet sind. Die Metallisierungsschicht kann Metallleitungen und Durchkontaktierungen aufweisen, um mit den Vorrichtungsgebieten in Kontakt zu gelangen und auch verschiedene Vorrichtungen innerhalb der Chips zu koppeln.
  • Eine Schutzschicht, wie eine Passivierungsschicht, kann über der Metallisierungsschicht vor einer Weiterprozessierung gebildet werden. Die Schutzschicht kann ein Oxid, Nitrid, Polyimid oder andere geeignete Materialien aufweisen, die einem Fachmann auf dem Gebiet bekannt sind. Die Schutzschicht kann in einer Ausführungsform eine Hartmaske, und in einer anderen Ausführungsform eine Lackmaske aufweisen. Die Schutzschicht trägt auch zum Schutz der Metallisierungsschicht wie auch der Vorrichtungsgebiete während der anschließenden Prozessierung bei.
  • Nach der Bildung der Schutzschicht wird die Vorderseite 11 des Halbleitersubstrats 10 an einem Träger 30 mit einer Klebstoffkomponente 20 befestigt. Ferner kann in einigen Ausführungsformen eine Grundierung vor dem Auftragen der Klebstoffkomponente 20 aufgebracht werden. Die Grundierung ist darauf abgestimmt, mit der Oberfläche des Halbleitersubstrats 10 zu reagieren und durch Bildung einer Grundierungsschicht Oberflächen mit möglicherweise hoher Oberflächenenergie in Oberflächen mit geringerer Oberflächenenergie umzuwandeln. Somit interagiert in dieser Ausführungsform die Klebstoffkomponente 20 nur mit der Grundierungsschicht, wodurch die Bindung verbessert wird.
  • In einer oder mehreren Ausführungsform(en) kann die Klebstoffkomponente 20 ein Substrat, z.B. Polyvinylchlorid, mit einer Beschichtung aus einer Klebstoffschicht wie einem Acrylharz aufweisen.
  • Die Klebstoffkomponente 20 kann in alternativen Ausführungsformen eine organische Verbindung wie eine Verbindung auf Epoxidbasis aufweisen. In verschiedenen Ausführungsformen weist die Klebstoffkomponente 20 einen nicht fotoaktiven, organischen Kleber auf Acrylbasis auf. In einer Ausführungsform weist die Klebstoffkomponente 20 Acrylamid auf. In einer anderen Ausführungsform weist die Klebstoffkomponente 20 SU-8 auf, die ein negativer Fotolack auf Epoxidbasis ist.
  • In alternativen Ausführungsformen kann die Klebstoffkomponente 20 eine Moldverbindung aufweisen. In einer Ausführungsform weist die Klebstoffkomponente 20 ein Imid und/oder Komponenten wie Poly-Methyl-Methacrylat (PMMA) auf, die in einer Bildung eines Polyimids verwendet werden.
  • In einer anderen Ausführungsform weist die Klebstoffkomponente 20 Komponenten zur Bildung eines Harzes auf Epoxidbasis oder Copolymers auf und kann Komponenten für ein Festphasen-Epoxidharz und ein Flüssigphasen-Epoxidharz enthalten. Ausführungsformen der Erfindung enthalten auch Kombinationen einer anderen Art von Klebstoffkomponenten und Nicht-Klebstoffkomponenten wie Kombinationen eines organischen Klebers auf Acrylbasis, SU-8, Imid, Harze auf Epoxidbasis usw.
  • In verschiedenen Ausführungsformen weist die Klebstoffkomponente 20 weniger als etwa 1% anorganisches Material und in einer Ausführungsform etwa 0,1% bis etwa 1% anorganisches Material auf. Wenn der anorganische Bestandteil nicht vorhanden ist, wird die Entfernung der Klebstoffkomponente 20 verbessert, ohne Rückstände nach dem Plasmaätzen zu hinterlassen.
  • In einer oder mehreren Ausführungsform(en) kann die Klebstoffkomponente 20 wärmehärtende Harze aufweisen, die durch Tempern bei erhöhter Temperatur gehärtet werden können. Alternativ kann in einigen Ausführungsformen ein Niedertemperaturtempern oder Backen zum Härten der Klebstoffkomponente 20 durchgeführt werden, so dass eine Klebebindung zwischen dem Träger 30 und der Klebstoffkomponente 20 und zwischen der Klebstoffkomponente 20 und dem Halbleitersubstrat 10 gebildet wird. Einige Ausführungsformen können keine zusätzliche Erwärmung erfordern und können bei Raumtemperatur oder unter Verwendung einer UV-Härtung gehärtet werden.
  • 2A zeigt eine Halbleitervorrichtung während der Herstellung während eines Dünnungsprozesses gemäß Ausführungsformen der vorliegenden Erfindung.
  • Nach dem Montieren des Halbleitersubstrats 10 auf dem Träger 30 unter Verwendung der Klebstoffkomponente 20 wird das Halbleitersubstrat 10 einem Dünnungsprozess unterzogen. Die endgültige Tiefe des in dem Halbleitersubstrat 10 gebildeten Chips wird nach der Dünnung bestimmt. Die Bodenfläche des ersten Chips 110 und des zweiten Chips 120 liegt nach einem Dünnungsprozess frei.
  • Ein Dünnungswerkzeug 25, das in einer Ausführungsform ein Schleifwerkzeug sein kann, verringert die Dicke des Halbleitersubstrats 10. Die Bodenfläche 12 wird einem Schleifprozess ausgesetzt, der das Substrat 10 dünnt, wodurch eine untere Oberfläche 13 (siehe 3) freigelegt wird. In einer anderen Ausführungsform kann das Dünnungswerkzeug ferner einen chemischen Prozess wie Nassätzen oder Plasmaätzen zum Dünnen der Halbleitersubstrats 10 enthalten. Der Dünnungsprozess legt eine neue Rückseite 13 (siehe 3) des Halbleitersubstrats 10 frei.
  • 2B zeigt eine Halbleitervorrichtung während der Herstellung nach Montage des Substrats über einem Rahmen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • In einer alternativen Ausführungsform kann das Substrat 10 nicht auf dem in 2A dargestellten Träger, sondern an einem Rahmen 210 montiert werden, der ein Klebeband 220 aufweist. Das Substrat 10 wird am Klebeband 220 innerhalb des Außenrahmens 210 befestigt.
  • Der Rahmen 210, der eine ringförmige Struktur ist, trägt in einer oder mehreren Ausführungsform(en) das Klebeband 220 entlang den Außenkanten. Das Klebeband 220 kann in einer Ausführungsform eine Dicingfolie sein. In einer anderen Ausführungsform kann das Klebeband 220 ein Substrat, z.B. Polyvinylchlorid, mit einer Beschichtung aus einer Klebstoffschicht wie einem Acrylharz haben. In einer oder mehreren Ausführungsform(en) weist der Rahmen 210 ein Trägermaterial wie ein Metall oder Kunststoff-(Keramik-)Material auf. In verschiedenen Ausführungsformen ist der Innendurchmesser des Rahmens 210 größer als der Durchmesser des Substrats 10.
  • 3A zeigt eine Halbleitervorrichtung während der Herstellung nach einer mechanischen Dünnung des Substrats, die auf einem Träger montiert ist, gemäß Ausführungsformen der vorliegenden Erfindung. 3B zeigt einen vergrößerten Abschnitt der Rückfläche 13 nach dem mechanischen Dünnungsprozess, wobei die raue Oberfläche dargestellt ist.
  • Nach dem Schleifprozess liegt eine neue Rückfläche 13 frei. Diese Oberfläche kann eine raue Oberfläche sein und wird üblicherweise mittels eines Plasmadünnungsprozesses geglättet. Ferner kann die Dicke des Substrats über den Wafer variieren. Die Variation bei der Dicke kann eine radiale Komponente und eine nicht radiale Komponente enthalten. Als ein Beispiel ist ein Abschnitt der Oberfläche, die nach dem mechanischen Schleifprozess gebildet wird, in 3B–3D an verschiedenen Stellen dargestellt. 3B und 3C zeigen eine ähnliche radiale Stelle und zeigen Unterschiede aufgrund einer nicht radialen Schleifprozesskomponente. 3D zeigt eine andere radiale Stelle und kann sowohl radiale als auch nicht radiale Komponenten enthalten. Die Dicke des Substrats 10 in den drei verschiedenen Stellen wird mit T3B in 3B, T3C in 3C und T3D in 3D bezeichnet. Der schnellere Schleifprozess kann zu einer größeren Dickenungleichförmigkeit führen.
  • 4A zeigt eine Prozessierung des Wafers in einer Plasmakammer für einen anschließenden Plasmadünnungsprozess gemäß Ausführungsformen der vorliegenden Erfindung.
  • Der abschließende Schritt im Dünnungsprozess kann einen Plasmaätzprozess enthalten. Herkömmliche Plasmaätzprozesse haben häufig einen Einfluss auf die Rauheit der Oberfläche, die dem Plasma ausgesetzt wird. Ausführungsformen der vorliegenden Erfindung verwenden jedoch den Plasmaprozess zur Verringerung sowohl radialer als auch nicht radialer Ungleichförmigkeiten, die während des Schleifprozesses eingeführt werden.
  • Plasmaätzsysteme können so gestaltet werden, dass sie entweder reaktiv oder ionisch sind, und sind typischerweise eine Kombination aus beiden. Die Nettoätzrate des Plasmaätzprozesses kann höher als die einzelnen Ätzraten sein, die unter Verwendung eines reaktiven Nassätz- oder eines physikalischen Ätzprozesses erhalten werden können.
  • Unter Bezugnahme auf 4A wird der Wafer, der das Substrat 10 aufweist, in einer Plasmakammer 100 eines Plasmawerkzeuges angeordnet und einem Plasmaprozess unterzogen. Der Plasmaätzprozess wird in einer Plasmakammer 100 durchgeführt, die einen Einlass oder mehrere Einlässe 102A und 102B und einen Auslass oder mehrere Auslässe 103 aufweist. Die Plasma-Chemie wird durch einen Fluss von Gasen durch die Kammer aus den Einlässen 102A und 102B zu den Auslässen 103 gesteuert. In einigen Ausführungsformen kann die Plasmakammer zum Beispiel auf einen geringen Druck gesetzt werden, z.B. zwischen etwa 1 mTorr bis 10 Torr.
  • Der Träger 30 mit dem montierten Wafer wird auf einer Einspannvorrichtung (Chuck) 50 angebracht. Das Plasma kann durch Versorgen des elektrischen Verbindungsknotens 75 der oberen Elektrode mit Strom generiert werden. Ein HF-Generator, der z.B. bei 13,56 MHz arbeitet, kann an den elektrischen Verbindungsknoten 75 der oberen Elektrode gekoppelt sein, um das Plasma in einer Ausführungsform mit Leistung zu versorgen.
  • In einer anderen Ausführungsform kann die Einspannvorrichtung 50 z.B. mit HF-Leistung versorgt werden, während der elektrische Verbindungsknoten 75 der oberen Elektrode geerdet sein kann.
  • In einer anderen Ausführungsform kann ein Plasma hoher Dichte zum Ätzen des Substrats 10 verwendet werden, wobei der Ätzprozess an der freiliegenden Rückfläche 12 beginnt. Daher kann ein Plasmaätzwerkzeug hoher Dichte, zum Beispiel ein Mikrowellengenerator-Plasmawerkzeug oder alternativ ein induktiv gekoppeltes Plasmawerkzeug verwendet werden. Das Plasma kann durch Versorgen des elektrischen Verbindungsknotens 75 der oberen Elektrode mit etwa 100 W bis etwa 2000 W und in einer Ausführungsform etwa 850 W generiert werden. Zusätzlich kann in einigen Ausführungsformen fernes Plasma verwendet werden, das durch eine Mikrowellen-Plasmagenerierungseinheit generiert wird.
  • In verschiedenen Ausführungsformen wird in einem Plasmaätzsystem, ein hochelektrisches Feld zwischen der oberen Elektrode 70 und der Einspannvorrichtung 50 angelegt, das einige der Gasatome in der Plasmakammer 100 zur Bildung eines Plasmas 90 ionisiert. Zwischen dem Plasma 90 und der oberen Elektrode 70 und der Einspannvorrichtung 50 entwickelt sich eine Vorspannung (Bias). Die geladenen Ionen wie auch neutralen chemischen Radikale können beschleunigt und zu dem Wafer gerichtet werden, der über der Einspannvorrichtung 50 montiert ist, was zu einem Ätzen führt.
  • Die Ätzraten hängen auch von der Temperatur der Waferoberfläche ab, die durch die darunterliegende Heizvorrichtung eingestellt wird. Ferner sind in einem Plasmaätzprozess die Nettoätzraten die Überlagerung der intrinsischen Plasmaätzraten, die eine Kombination aus chemischem und/oder physikalischem Ätzen sein können, und der Abscheidungsraten von Material, das auf der Oberfläche des entfernten Materials abgeschieden wird. Zum Beispiel kann das Plasma einige der Atome aus dem Plasma oder der oberen Elektrode 70 abscheiden. Alternativ kann etwas dieser Abscheidung auch eine erneute Abscheidung von Material sein, das entfernt wird. Die Abscheidungsprozesse wirken entgegen den Ätzprozessen oder diesen entgegen. Daher kann ein Plasmaprozess durch Ändern der Plasmaprozessbedingungen von einem Ätzprozess zu einem Abscheidungsprozess wechseln.
  • Von Bedeutung ist, dass die Abscheidungsraten und Ätzraten aufgrund der verschiedenen involvierten Prozesse eine andere Temperaturabhängigkeit während der Abscheidung als während des Ätzens haben. Insbesondere können die Abscheidungsraten stark nichtlinear sein. Mit anderen Worten, die Abscheidungsrate kann nichtlinear mit einer Temperaturänderung variieren. Da die auf dem Wafer beobachtete Nettoätzrate von den Abscheidungsraten abhängt, variiert die Nettoätzrate auch nichtlinear mit einer Temperaturänderung. Folglich wird in verschiedenen Ausführungsformen ein nicht gleichförmiger Plasmaätzprozess gestaltet, um die zuvor eingeführten Ungleichförmigkeiten bei der Dicke zu eliminieren. Der Hauptbeitrag zu der Ungleichförmigkeit der Nettoätzrate ist der stark temperaturabhängige Abscheidungsprozess, der dem Plasmaprozess eigen ist. Daher kann die Ungleichförmigkeit der Nettoätzrate durch Einstellen des Abscheidungsprozesses relativ zum Ätzprozess aufgrund dieser starken Temperaturabhängigkeit eingestellt werden.
  • Daher haben die Erfinder dieser Anmeldung festgestellt, dass eine exakte Steuerung der Temperatur der Waferoberfläche zu einer exakten Steuerung der Ätzrate an der Waferoberfläche führt. Daher kann Ungleichförmigkeit beim Ätzen über den Wafer durch lokales Steuern der Temperatur gesteuert werden, zum Beispiel durch lokales Überwachen und Einstellen der Temperatur der Waferoberfläche.
  • In einigen Ausführungsformen kann der ungleichförmige Plasmaätzprozess auch zur erneuten Einstellung der Ungleichförmigkeit bei der Oberflächendicke auf eine andere Art von Variation verwendet werden. Wenn zum Beispiel ein anschließender Prozess zur Materialentfernung oder Materialabscheidung bei einer ungleichförmigen Rate gestaltet wird, kann dieser vorangehende Prozess zum Ausgleichen der anschließend eingeführten Ungleichförmigkeit verwendet werden.
  • Ungleichförmigkeiten der Nettoätzrate können eine radiale Komponente aufgrund der Reaktorgeometrie und eine nicht radiale Komponente aufgrund des Prozesses an sich oder ebenfalls aufgrund der Reaktorgeometrie aufweisen. Ausführungsformen der vorliegenden Erfindung beschreiben auch eine Verringerung sowohl der radialen Komponente wie auch der nicht radialen Komponente der Nettoätzrate unter Verwendung lokaler Heiztechniken.
  • In verschiedenen Ausführungsformen werden radiale Ungleichförmigkeiten aus dem vorangehenden Schleifschritt wie auch dem gegenwärtigen Plasmaätzschritt durch Verwendung einer radialen Temperatursteuerung mit einer elektrostatischen Mehrfachzonen-Einspannvorrichtung 50 gesteuert. Nicht radiale Ungleichförmigkeiten aus dem vorangehenden Schleifschritt wie auch dem gegenwärtigen Plasmaätzschritt werden durch Verwendung einer lokalen Temperatursteuerung 60 gesteuert. In einigen Ausführungsformen jedoch können sowohl die nicht radiale als auch radiale Temperatursteuerung innerhalb eines Heizelements der elektrostatischen Mehrfachzonen-Einspannvorrichtung 50 implementiert sein.
  • Daher ist in verschiedenen Ausführungsformen eine Dünnung von Wafer-Substraten unter Verwendung einer Plasmadünnung im Back-End (BE) durch Verwendung einer Dickensteuerung von sowohl radialen als auch nicht radialen Ungleichförmigkeiten verbessert.
  • In verschiedenen Ausführungsformen besteht für eine Präzisionsdünnung auf Plasmabasis von Wafer-Substraten die Plasma-Chemie aus zumindest einem Beschickungsgas (engl. feed gas) zur Bereitstellung eines intrinsischen Ätzens des Substrats. Ferner wird in einer oder mehreren Ausführungsform(en) zumindest ein Beschickungsgas verwendet, das zu einer von der Wafer-Oberflächentemperatur abhängigen Abscheidung von Material auf das Substrat führt.
  • Beim Ätzen von Siliziumsubstraten können die intrinsischen Ätz-Chemien unter Verwendung von Ätzmitteln auf Halidbasis, wie SF6, gesteuert werden. Die Beschickungsgase, die für eine ätzverzögernde Abscheidung sorgen, können Kohlenstoffgase wie CH4, C4F8 und andere und/oder Quellen auf Siliziumbasis wie SiF4, SiCl4 und andere sein.
  • Eine Präzisionsdünnung kann durch eine Kombination sowohl radialer wie auch nicht radialer Temperatursteuerung durch eine elektrostatische Mehrfachzonen-Einspannvorrichtung 50 bzw. eine lokalisierte Temperatursteuerung 60 erreicht werden. In einer Ausführungsform wird die lokalisierte Temperatursteuerung 60 durch mehrere lokalisierte/segmentierte Heizeinheiten 61–66 bereitgestellt. Die mehreren lokalisierten/segmentierten Heizeinheiten 61–66 können einzelne Heizelemente aufweisen, die einzeln eingestellt werden können, so dass eine lokale Variation bei der Temperatur erhalten werden kann.
  • 4B zeigt eine Schnittansicht der Heizeinheit innerhalb der elektrostatischen Einspannvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung von oben.
  • Wie in 4B dargestellt, kann die Einspannvorrichtung 50 eine radiale Heizungssteuereinheit enthalten, die mehrere radiale Heizelemente 51 aufweist, die einzeln gesteuert werden können. Die radialen Heizelemente 51 können zur Minimierung einer radialen Variation bei den Abscheidungsraten eingestellt werden, wodurch eine Variation bei radialen Ätzraten minimiert wird.
  • 4C zeigt eine Schnittansicht der mehreren lokalisierten/segmentierten Heizeinheiten gemäß einer Ausführungsform der vorliegenden Erfindung von oben.
  • Die mehreren lokalisierten/segmentierten Heizeinheiten 60, wie Heizeinheiten 61–66, können einzeln gesteuert werden, wodurch eine nicht radiale Steuerung bereitgestellt wird. In einigen Ausführungsformen können die radialen Heizelemente 51 fehlen, da die mehreren lokalisierten/segmentierten Heizeinheiten 60 imstande sein können, eine lokalisierte (z.B. pixelartige) Temperatursteuerung an jedem Punkt auf dem Substrat 10 bereitzustellen.
  • In verschiedenen Ausführungsformen können die mehreren lokalisierten/segmentierten Heizeinheiten 60 (wie auch die radialen Heizeinheiten in der Einspannvorrichtung 50) für einen Ausgleich von Variationen, die im Plasmaprozess entstehen, Plasmakammereffekten und anderen gestaltet sein.
  • In verschiedenen Ausführungsformen kann ein Test-Wafer oder ein erster Wafer in einer Charge (Batch) von Wafern als Überwachungs-Wafer verwendet werden. Die Dicke des Substrats 10 kann an dem Test-Wafer überwacht werden und anschließende Wafer können durch Einstellen der oben beschriebenen Heizelemente anders prozessiert werden.
  • In einigen Ausführungsformen kann eine dynamische Steuerung zum Einstellen der Temperatur der einzelnen Heizelemente verwendet werden. Zum Beispiel kann in einer Ausführungsform ein Temperatursensor die Wafer-Oberflächentemperaturen auf einer laufenden oder periodischen Basis überwachen und die einzelnen Heizelemente anhand der gemessenen Temperaturwerte einstellen. Daher kann ein separater Test-Wafer zur Kalibrierung des Prozesswerkzeuges in dieser Ausführungsform unnötig sein.
  • 4D zeigt mehrere lokalisierte/segmentierte Heizeinheiten gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Mehrere lokalisierte/segmentierte Heizeinheiten können in verschiedenen Ausführungsformen räumlich auf einer gitterartigen Anordnung positioniert sein. Wie in 4D dargestellt, kann in einer Ausführungsform jede der mehreren lokalisierten/segmentierten Heizeinheiten eine Heizeinheit HU60 enthalten, die unabhängig gekoppelt sein kann, so dass der Strom durch eine bestimmte Heizeinheit HU60 eingestellt werden kann. Die Größe der einzelnen Heizeinheit HU60 kann abhängig von der räumlichen Fläche des zu erwärmenden Wafers variiert werden.
  • In verschiedenen Ausführungsformen kann der Heizmechanismus von einem Durchschnittsfachmann auf dem Gebiet zum Beispiel als auf Widerstand basierend, Induktion basierend, einer Lampe basierend und anderen, wie auch Kombinationen davon gewählt werden. Die Anschlussenden B1–B5 der Heizeinheiten HU60 können, als eine Veranschaulichung, an eine Steuerung CTL10 gekoppelt werden, die den Strom durch eine oder mehrere Leitungen einzeln oder in einer Abfolge steuern kann. Zum Beispiel kann die Steuerung CTL10 nach Messung eines Test-Wafers ein passendes Erwärmungsmuster speichern, das bei jeder Heizeinheit HU60 angewendet wird, so dass nicht radiale Ungleichförmigkeiten minimiert werden. In einigen Ausführungsformen kann die CTL10 automatisch das beste Erwärmungsmuster bestimmen, das zur Minimierung von Temperaturvariationen angewendet wird. In weiteren Ausführungsformen kann die CTL10 ein Erwärmungsprofil bestimmen, das sowohl radiale wie auch nicht radiale Ungleichförmigkeiten minimiert. In alternativen Ausführungsformen kann das beste Erwärmungsmuster dynamisch während des Erwärmungsprozess selbst gewählt werden. Zum Beispiel kann nach Erwärmung des Wafers unter Verwendung eines ersten Erwärmungsmusters, das an den mehreren Heizeinheiten HU60 angewendet wird, das Temperaturprofil oder das Erwärmungsmuster eingestellt werden, um eine gleichförmigere Verteilung zu erhalten.
  • In einer oder mehreren Ausführungsform(en), kann die Steuerung CTL10 so gestaltet sein, dass sie mehrere gespeicherte Erwärmungsmuster, zum Beispiel vorgegebene Erwärmungsmuster, testet und das Erwärmungsmuster wählt, das die geringste Variation bei der gemessenen Wafer-Oberflächentemperatur oder einer über den Wafer gemessenen Dicke bereitstellt.
  • In einer weiteren Ausführungsform kann ein Test-Wafer in der Prozesskammer geätzt werden und tatsächliche Ätz-Ungleichförmigkeiten können bestimmt werden. Das Ätzprofil des Test-Wafers kann in die Steuerung CTL10 eingegeben werden, die dann das beste Temperaturmuster zurückrechnen kann, das Ätzvariationen minimiert. Das berechnete Erwärmungsmuster kann bei anschließenden Wafern angewendet werden, die in der Prozesskammer prozessiert werden. So können in verschiedenen Ausführungsformen Variationen über einen Die minimiert werden.
  • Die Steuerung CTL10 kann an einen flüchtigen und nichtflüchtigen Speicher zum Speichern und Gewinnen von Informationen bezüglich der verwendeten Erwärmungsmuster wie auch nach Bedarf andere Hardware gekoppelt sein.
  • 5A zeigt den Wafer am Ende des Plasmaätzprozesses gemäß Ausführungsformen der vorliegenden Erfindung.
  • Die gedünnte Oberfläche 110 am Ende des Plasmaprozesses ist in 5A dargestellt. Nach dem Plasmaätzprozess liegt eine geglättete Oberfläche 14 frei. Aufgrund der Verwendung der radialen und nicht radialen Temperatursteuerungen, wie oben beschrieben, weist die geglättete Oberfläche 14 eine sehr geringe Ungleichförmigkeit relativ zur Oberfläche von 3B auf. Zum Beispiel liegt die Dickenvariation des Substrats 110 an einem beliebigen Punkt entlang dem Wafer innerhalb von 5% der gesamten Durchschnittsdicke und in einer Ausführungsform innerhalb von 1% der gesamten Durchschnittsdicke. Ebenso kann in einer weiteren Ausführungsform die Einspannvorrichtung 50 z.B. mit HF-Leistung versorgt werden, während der elektrische Verbindungsknoten 75 der oberen Elektrode geerdet sein kann.
  • 5B zeigt einen Prozessablauf zur Bildung einer Halbleitervorrichtung wie oben beschrieben gemäß Ausführungsformen der vorliegenden Erfindung.
  • Somit weist, wie in 5B dargestellt, in einer oder mehreren Ausführungsform(en) das Verfahren zum Dünnen eines Wafers ein Dünnen des Wafers unter Verwendung eines Schleifprozesses auf (Kasten 502). Der Wafer hat nach der Schleifprozessierung eine erste Ungleichförmigkeit bei der Dicke. Der gedünnte Wafer wird mit einem Plasmaprozess geätzt (Kasten 504). Der Wafer hat nach der Ätzprozessierung eine zweite Ungleichförmigkeit bei der Dicke. Die zweite Ungleichförmigkeit ist kleiner als die erste Ungleichförmigkeit. Zum Beispiel ist die Dickenvariation nach dem Schleifprozess viel größer als die Dickenvariation nach dem Ätzprozess. In einer oder mehreren Ausführungsform(en) ist die Standardvariation dieser Variation zumindest 10% geringer.
  • 6 zeigt einen Plasmaätzprozess unter Verwendung eines alternativen Designs für die lokalisierten Temperatursteuereinheiten gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In dieser Ausführungsform werden mehrere zusätzliche Heizelemente 160 unter den mehreren lokalisierten/segmentierten Heizeinheiten 60 hinzugefügt. Die mehreren zusätzlichen Heizelemente 160 können anders als die Heizelemente innerhalb der Einspannvorrichtung 50 oder die mehreren lokalisierten/segmentierten Heizeinheiten 60 geformt sein, so dass eine bessere Steuerung des Temperaturprofils an der Oberfläche des Substrats 10 bereitgestellt wird. In dieser Ausführungsform wie auch in einer anderen Ausführungsform kann die Einspannvorrichtung 50 z.B. mit HF-Leistung versorgt werden, während der elektrische Verbindungsknoten 75 der oberen Elektrode geerdet sein kann.
  • 7A zeigt eine Schnittansicht einer Heizeinheit von oben, die radiale und nicht radiale Heizelemente aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Bezugnahme auf 7A können die Heizeinheiten radiale und nicht radiale Heizelemente 60E enthalten, die in einigen Ausführungsformen getauscht sind. Daher weist jeder Abschnitt eine einzelne Heizeinheit auf, so dass sowohl ein radiales als auch nicht radiales Erwärmungsmuster auferlegt werden können und der Wafer erwärmt werden kann, um sowohl eine radiale als auch nicht radiale Erwärmungsungleichförmigkeit durch Einstellen der Wärme zu steuern, die aus den radialen und nicht radialen Heizelementen 60E abgegeben wird.
  • 7B zeigt eine Schnittansicht einer Heizeinheit von oben, die nicht radiale Heizelemente aufweist, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • In dieser Ausführungsform sind nur nicht radiale Heizelemente 60NR dargestellt. Zum Beispiel kann diese Ausführungsform mit einer Heizeinheit kombiniert werden, die radiale Elemente aufweist, wie zum Beispiel in 4B dargestellt. Die nicht radialen Heizelemente 60NR sind in einem kreisförmigen Muster angeordnet und weisen in einer Ausführungsform eine Form ähnlich einem Kreisabschnitt auf.
  • Ausführungsformen der vorliegenden Erfindung können auch bei anderen Plasmaprozessen, wie plasmaverstärkter chemischer Dampfabscheidung und Sputtern oder physikalischer Dampfabscheidung und anderen Abscheidungswerkzeugen angewendet werden, einschließlich chemischer Dampfabscheidung.
  • 8 zeigt ein Abscheidungssystem gemäß einer Ausführungsform der vorliegenden Erfindung.
  • In einem beispielhaften Abscheidungsprozess wird ein Sputter-Abscheidungsprozess beschrieben. In anderen Ausführungsformen kann der Abscheidungsprozess auch bei einem chemischen Dampfabscheidungsprozess angewendet werden, einschließlich eines plasmaverstärkten chemischen Dampfabscheidungssystem.
  • In einem Sputter-Abscheidungssystem wird ein Inertgas wie Argon in die Sputterkammer 700 bei einem niederen Druck eingebracht. Eine negative Spannung wird zwischen der Zielelektrode 770 und der Bodenelektrode 750 zum Erzeugen eines Plasmas 790 angelegt. Die positiven Ionen im Plasma 790 werden zur Zielelektrode 770 beschleunigt und setzen beim Aufprall Zielatome frei. Die Zielatome von der Zielelektrode 770 werden dann auf der freiliegenden Oberfläche des Wafers 710 abgeschieden, der über der Bodenelektrode 750 montiert ist.
  • In verschiedenen Ausführungsformen wird die Temperatur der Bodenelektrode 750 und des Wafers 710 durch die Heizelemente gesteuert, die ein nicht radiales Heizelement 760A (ähnlich den oben beschriebenen, mehreren lokalisierten/segmentierten Heizeinheiten) und eine radiale Heizeinheit (wie oben in verschiedenen Ausführungsformen beschrieben) aufweisen, die zum Beispiel in der Einspannvorrichtung 750 angeordnet sind. Ferner kann eine zusätzliche Heizeinheit 760B unter oder über dem nicht radialen Heizelement 760A angeordnet sein. Daher werden die Filmeigenschaften des abgeschiedenen Films durch die Temperatur des Wafers 710 über die Heizeinheiten mit separater nicht radialer und radialer Temperatursteuerung gesteuert und eingestellt.
  • Ausführungsformen der vorliegenden Erfindung können auch bei einer HF-Sputter-Abscheidung angewendet werden, in welcher Hochfrequenzgleichspannung an die Zielelektrode 770 angelegt wird.
  • Ausführungsformen der vorliegenden Erfindung stellen nicht nur eine Substrat-Präzisionsdünnung bereit, sondern in einer oder mehreren Ausführungsform(en) kann die mechanische Belastung, die in das Substrat während des vorangehenden mechanischen Schleifprozesses wie auch anderer früherer Prozesse eingeführt wird, während des Plasmadünnungsprozess entlastet werden.
  • Während diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einschränkendem Sinn ausgelegt werden. Es sind verschiedene Modifizierungen und Kombinationen der veranschaulichenden Ausführungsformen wie auch andere Ausführungsformen der Erfindung für Fachleute auf dem Gebiet unter Bezugnahme auf die Beschreibung offensichtlich. Zum Beispiel können Ausführungsformen der vorliegenden Erfindung, die in 1–8 beschrieben sind, in alternativen Ausführungsformen kombiniert werden. Es ist daher beabsichtigt, dass die beiliegenden Ansprüche sämtliche derartige Modifizierungen oder Ausführungsformen umfassen.

Claims (25)

  1. Verfahren zum Dünnen eines Wafers, wobei das Verfahren umfasst: Dünnen des Wafers unter Verwendung eines Schleifprozesses, wobei der Wafer nach der Schleifprozessierung eine erste Ungleichförmigkeit in der Dicke hat; und unter Verwendung eines Plasmaprozesses, Ätzen des gedünnten Wafers, wobei der Wafer nach der Ätzprozessierung eine zweite Ungleichförmigkeit in der Dicke hat, wobei die zweite Ungleichförmigkeit kleiner ist als die erste Ungleichförmigkeit.
  2. Verfahren nach Anspruch 1, wobei die erste Ungleichförmigkeit in der Dicke eine erste nicht radiale Komponente umfasst, wobei die zweite Ungleichförmigkeit in der Dicke eine zweite nicht radiale Komponente umfasst, und wobei die zweite nicht radiale Komponente kleiner ist als die erste nicht radiale Komponente.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ätzen des gedünnten Wafers umfasst: Bereitstellen mehrerer Heizelemente einer Heizeinheit, die in einer Prozesskammer angeordnet ist; Anordnen des Wafers in der Prozesskammer, wobei der Wafer über der Heizeinheit montiert ist, die mehrere Heizelemente umfasst, wobei jedes der mehreren Heizelemente dazu ausgelegt ist, unabhängig vom Rest der mehreren Heizelemente erwärmt zu werden; nach Anordnen des Wafers, Erwärmen jedes der mehreren Heizelemente, wobei die Erwärmung zum Verringern der ersten Ungleichförmigkeit ausgelegt ist; und Prozessieren des Wafers in der Prozesskammer.
  4. Verfahren nach Anspruch 3, wobei das Prozessieren des Wafers ein Aussetzen des Wafers einem Plasma umfasst.
  5. Verfahren nach Anspruch 3 oder 4, wobei das Erwärmen des Wafers ein Einstellen eines Erwärmungsstroms der mehreren Heizelemente basierend auf einer gemessenen Temperaturvariation umfasst.
  6. Verfahren nach Anspruch 5, wobei die gemessene Temperaturvariation an einem früheren Wafer gemessen wird, der in der Prozesskammer prozessiert wird.
  7. Verfahren nach einem der Ansprüche 3 bis 6, wobei das Erwärmen jedes der mehreren Heizelemente ein gleichzeitiges und unabhängiges Erwärmen jedes der mehreren Heizelemente umfasst.
  8. Verfahren nach Anspruch 7, wobei jedes der mehreren Heizelemente elektrisch an eine Steuerung gekoppelt ist, die zum Zuleiten variierender Strompegel einzeln zu jedem der mehreren Heizelemente ausgelegt ist.
  9. Verfahren nach einem der Ansprüche 3 bis 8, wobei die mehreren Heizelemente eine Reihe von diskreten Heizelemente umfassen, die sich von einer ersten Kante des Wafers zu einer gegenüberliegenden zweiten Kante des Wafers entlang einer ersten Richtung erstrecken.
  10. Verfahren nach Anspruch 9, wobei die mehreren Heizelemente eine Säule diskreter Heizelemente umfassen, die sich von einer dritten Kante des Wafers zu einer gegenüberliegenden vierten Kante des Wafers entlang einer zweiten Richtung erstrecken, wobei die zweite Richtung senkrecht zur ersten Richtung liegt.
  11. Verfahren nach einem der Ansprüche 3 bis 10, wobei jedes der mehreren Heizelemente ein resistives Heizelement umfasst.
  12. Ätzverfahren, umfassend: Montieren eines Substrats in einer Prozesskammer, wobei das Substrat über einer Heizeinheit montiert ist, die mehrere Heizelemente umfasst, die in einer Ebene parallel zum Substrat angeordnet sind; Erwärmen jedes der mehreren Heizelemente, wobei ein Erwärmungsgrad jedes der mehreren Heizelemente in einem nicht radialen Muster variiert wird, um eine nicht radiale Wärmeverteilung zu erzeugen, die aus den mehreren Heizelementen abgegeben wird; und Ätzen des Substrats in der Prozesskammer nach der Erwärmung.
  13. Verfahren nach Anspruch 12, ferner umfassend ein Erzeugen einer entsprechenden nicht radialen Wärmeverteilung an einer Oberfläche des Substrats, die dem Ätzen ausgesetzt wird.
  14. Verfahren nach Anspruch 12 oder 13, ferner umfassend ein gleichzeitiges Zuleiten verschiedener Strompegel zu jedem der mehreren Heizelemente während des Erwärmens.
  15. Verfahren nach einem der Ansprüche 12 bis 14, ferner umfassend: vor dem Erwärmen, Messen einer Oberflächentemperatur des Substrats; und Konfigurieren des Erwärmungsgrads, der an jedes der mehreren Heizelemente angelegt wird, anhand der gemessenen Oberflächentemperatur.
  16. Verfahren nach einem der Ansprüche 12 bis 15, ferner umfassend: vor dem Erwärmen, Erwärmen eines anderen Substrats in der Prozesskammer gemäß einem ersten Erwärmungsmuster; Messen einer Oberflächentemperatur des anderen Substrats; Anwenden eines zweiten Erwärmungsmusters, das sich vom ersten Erwärmungsmuster unterscheidet, wobei das zweite Erwärmungsmuster eine andere, nicht radiale Wärmeverteilung als das erste Erwärmungsmuster umfasst; und Erwärmen des Substrats unter Verwendung des zweiten Erwärmungsmusters.
  17. Verfahren zum Dünnen eines Wafers, wobei das Verfahren umfasst: Bereitstellen eines Wafers mit einer ersten nicht radialen Ungleichförmigkeit in der Dicke; und Ätzen des Wafers unter Verwendung eines Plasmaprozesses, wobei der Wafer eine zweite nicht radiale Ungleichförmigkeit in der Dicke nach dem Ätzen hat, wobei die zweite nicht radiale Ungleichförmigkeit kleiner ist als die erste nicht radiale Ungleichförmigkeit, wobei ein Erwärmungsmuster zum Erwärmen einer freiliegenden Hauptfläche des Wafers berechnet wird, um die erste nicht radiale Ungleichförmigkeit auf die zweite nicht radiale Ungleichförmigkeit vor dem Ätzen zu verringern.
  18. Verfahren nach Anspruch 17, wobei das Ätzen des gedünnten Wafers umfasst: Bereitstellen mehrerer Heizelemente einer Heizeinheit, die in einer Prozesskammer angeordnet ist; Anordnen des Wafers in der Prozesskammer, wobei der Wafer über der Heizeinheit montiert ist, die mehrere Heizelemente umfasst, wobei jedes der mehreren Heizelemente dazu ausgelegt ist, unabhängig vom Rest der mehreren Heizelemente erwärmt zu werden; nach Anordnen des Wafers, Erwärmen jedes der mehreren Heizelemente, wobei die Erwärmung zum Verringern der ersten nicht radialen Ungleichförmigkeit ausgelegt ist; und Prozessieren des Wafers in der Prozesskammer.
  19. Verfahren nach Anspruch 18, wobei das Erwärmen jedes der mehreren Heizelemente ein gleichzeitiges und unabhängiges Erwärmen jedes der mehreren Heizelemente umfasst.
  20. Verfahren nach Anspruch 19, wobei jedes der mehreren Heizelemente elektrisch an eine Steuerung gekoppelt ist, die zum Zuleiten variierender Strompegel einzeln zu jedem der mehreren Heizelemente ausgelegt ist.
  21. Prozesswerkzeug, umfassend: eine Plasmakammer; eine Einspannvorrichtung, die in der Plasmakammer angeordnet ist, wobei die Einspannvorrichtung zum Halten eines gedünnten Wafers während einer Prozessierung ausgelegt ist, wobei der gedünnte Wafer eine erste Ungleichförmigkeit in der Dicke aus einem früheren Schleifprozess hat; und eine Heizeinheit, die mehrere Heizelemente umfasst, wobei jedes der Heizelemente ausgelegt ist, unabhängig von dem Rest der mehreren Heizelemente erwärmt zu werden, wobei das Prozesswerkzeug zum Ätzen des gedünnten Wafers ausgelegt ist, wobei der gedünnte Wafer nach dem Ätzen eine zweite Ungleichförmigkeit in der Dicke hat, wobei die zweite Ungleichförmigkeit kleiner ist als die erste Ungleichförmigkeit.
  22. Prozesswerkzeug nach Anspruch 21, wobei die mehreren Heizelemente eine Reihe von diskreten Heizelementen umfassen, die sich von einer ersten Kante des gedünnten Wafers zu einer gegenüberliegenden zweiten Kante des gedünnten Wafers entlang einer ersten Richtung erstrecken.
  23. Prozesswerkzeug nach Anspruch 22, wobei die mehreren Heizelemente eine Säule diskreter Heizelemente umfassen, die sich von einer dritten Kante des gedünnten Wafers zu einer gegenüberliegenden vierten Kante des gedünnten Wafers entlang einer zweiten Richtung erstrecken, wobei die zweite Richtung senkrecht zur ersten Richtung liegt.
  24. Prozesswerkzeug nach einem der Ansprüche 21 bis 23, wobei das Prozesswerkzeug ein Temperaturwerkzeug zum Messen einer Oberflächentemperatur des gedünnten Wafers umfasst.
  25. Prozesswerkzeug nach einem der Ansprüche 21 bis 24, ferner umfassend eine Steuerung, die zum Bereitstellen von Strom für jedes der mehreren Heizelemente ausgelegt ist, wobei die Steuerung zum Zuleiten eines anderen Stroms gleichzeitig zu jedem der mehreren Heizelemente ausgelegt ist.
DE102016102577.1A 2015-02-17 2016-02-15 Prozessierung von Halbleitervorrichtungen Withdrawn DE102016102577A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/624,205 2015-02-17
US14/624,205 US20160240366A1 (en) 2015-02-17 2015-02-17 Processing of Semiconductor Devices

Publications (1)

Publication Number Publication Date
DE102016102577A1 true DE102016102577A1 (de) 2016-08-18

Family

ID=56551992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016102577.1A Withdrawn DE102016102577A1 (de) 2015-02-17 2016-02-15 Prozessierung von Halbleitervorrichtungen

Country Status (3)

Country Link
US (1) US20160240366A1 (de)
CN (1) CN105895505B (de)
DE (1) DE102016102577A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053666A1 (en) * 2016-08-19 2018-02-22 Applied Materials, Inc. Substrate carrier with array of independently controllable heater elements
CN107978523A (zh) * 2016-10-24 2018-05-01 中芯国际集成电路制造(上海)有限公司 多区域差速刻蚀的控制方法
CN109767975B (zh) * 2019-01-16 2021-11-05 合肥鑫晟光电科技有限公司 半导体层的制备方法及装置、显示基板制备方法
US11240881B2 (en) 2019-04-08 2022-02-01 Watlow Electric Manufacturing Company Method of manufacturing and adjusting a resistive heater

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000072366A1 (en) * 1999-05-21 2000-11-30 Plasmasil, L.L.C. Method for improving thickness uniformity of semiconductor wafers
US20070091541A1 (en) * 2005-10-20 2007-04-26 Applied Materials, Inc. Method of processing a workpiece in a plasma reactor using feed forward thermal control
JP5163349B2 (ja) * 2008-08-01 2013-03-13 住友大阪セメント株式会社 静電チャック装置
SG180882A1 (en) * 2009-12-15 2012-07-30 Lam Res Corp Adjusting substrate temperature to improve cd uniformity
US8193007B1 (en) * 2011-02-17 2012-06-05 Tokyo Electron Limited Etch process control using optical metrology and sensor devices
US9209061B2 (en) * 2011-09-28 2015-12-08 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
US9435692B2 (en) * 2014-02-05 2016-09-06 Lam Research Corporation Calculating power input to an array of thermal control elements to achieve a two-dimensional temperature output
US9589853B2 (en) * 2014-02-28 2017-03-07 Lam Research Corporation Method of planarizing an upper surface of a semiconductor substrate in a plasma etch chamber

Also Published As

Publication number Publication date
US20160240366A1 (en) 2016-08-18
CN105895505B (zh) 2019-01-22
CN105895505A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
DE102014106132B4 (de) Verfahren und Vorrichtung zur Verarbeitung einer Mehrzahl von gehäusten elektronischen Chips, elektronischer Chip, umfassend eine Indikatorschicht, und Artikel, umfassend eine Mehrzahl derartiger elektronischer Chips
US9368364B2 (en) Silicon etch process with tunable selectivity to SiO2 and other materials
US5684669A (en) Method for dechucking a workpiece from an electrostatic chuck
DE69635972T2 (de) Plasma-Ätz-Verfahren
DE69628358T2 (de) Plasmaätzmethode
DE60035971T2 (de) Verfahren und gerät zur kompensierung ungleichmässiger behandlung in plasma-behandlungskammern
DE112011101976B4 (de) Verfahren für das selektive Ätzen eines Isolatorstapels für einen Metallverbinder
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
DE102016102577A1 (de) Prozessierung von Halbleitervorrichtungen
US6664166B1 (en) Control of nichorme resistor temperature coefficient using RF plasma sputter etch
US7851233B2 (en) E-chuck for automated clamped force adjustment and calibration
DE69028650T2 (de) Plasma-Ätzmethode
DE102012206598A1 (de) Herstellung von metall-hartmasken
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
TW201448025A (zh) 藉由修整時間和溫度逐晶圓控制臨界尺寸及臨界尺寸均勻性
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
CN111357094A (zh) 用于ald膜特性校正和可调性的多区基座
DE10329389B4 (de) Verfahren zur Kompensierung von Ätzratenungleichförmigkeiten mittels Ionenimplantation
DE10305729A1 (de) RTCVD-Verfahren und -Reaktor mit verbesserter Gleichmäßigkeit der Beschichtung und Stufenabdeckung
US3453723A (en) Electron beam techniques in integrated circuits
TW201742148A (zh) 以電漿蝕刻工作件之方法
EP0796505B1 (de) Plasmareaktor und verfahren zu dessen betrieb
US7142940B2 (en) Method of processing semiconductor wafer
US7075094B2 (en) System, method, and apparatus for ion beam etching process stability using a reference for time scaling subsequent steps
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee