DE102015105575A1 - Grundplatte für ein elektronisches Modul und Verfahren zum Herstellen derselben - Google Patents

Grundplatte für ein elektronisches Modul und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102015105575A1
DE102015105575A1 DE102015105575.9A DE102015105575A DE102015105575A1 DE 102015105575 A1 DE102015105575 A1 DE 102015105575A1 DE 102015105575 A DE102015105575 A DE 102015105575A DE 102015105575 A1 DE102015105575 A1 DE 102015105575A1
Authority
DE
Germany
Prior art keywords
base plate
electronic
electronic module
recess
electronic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015105575.9A
Other languages
English (en)
Other versions
DE102015105575B4 (de
Inventor
Fabio Brucchi
Davide Chiola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015105575A1 publication Critical patent/DE102015105575A1/de
Application granted granted Critical
Publication of DE102015105575B4 publication Critical patent/DE102015105575B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verschiedene Ausführungsformen stellen eine Grundplatte für ein elektronisches Modul bereit, wobei die Grundplatte ein leitfähiges Material umfasst und wobei eine Aussparung in einer Hauptoberfläche der Grundplatte gebildet ist, die dafür vorgesehen ist, einen elektronischen Chip aufzunehmen.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich auf eine Grundplatte für ein elektronisches Modul, ein elektronisches Modul und Verfahren zum Herstellen einer Grundplatte für ein elektronisches Modul.
  • Allgemeiner Stand der Technik
  • In vielen technischen Gebieten werden elektronische Module, z. B. so genannte Leistungsmodule, verwendet, um Strom für elektronische Komponenten oder Bauelemente bereitzustellen oder zu schalten. Ein mögliches Gebiet ist zum Beispiel der Automobilbereich. Die meisten Leistungsmodule umfassen mindestens einen Transistor, z. B. einen IGBT (insulated gate bipolar transistor, Bipolartransistor mit isolierter Gate-Elektrode). Beim Entwerfen neuer IGBT-Leistungsmodule ist die Effizienz des Leistungsmoduls eine große Herausforderung. Ein Faktor, welcher die Effizienz und möglichen Schaltfrequenzen eines Leistungsmoduls beeinflusst, ist die Streuinduktivität. Streuinduktivität wird direkt durch das Design des Leistungsmoduls und weniger durch die physikalischen Grundlagen des Moduls beeinflusst. Herkömmliche IGBT-Leistungsmoduldesigns neigen dazu, Kompromisse in Bezug auf die Streuinduktivität einzugehen, um die Leistungsdichte des Moduls zu erhöhen. Dies umfasst normalerweise das Trennen der positiven (+) und negativen (–) DC-Pfade auf dem Substrat, laterales Bonden über den Hauptstromflusspfad zur Vereinfachung des Bondens der Leistungstransistorchips an verschiedene Potenziale im Leistungsmodul, und/oder das Bereitstellen sich wiederholender Layouts zur Vereinfachung der Herstellung aufgrund der Anzahl im Modul vorliegender gemeinsamer Elemente. In jedem Fall ist das Ergebnis eine Erhöhung der Streuinduktivität im Leistungsmodul und daher eine verringerte Effizienz. Weiterhin werden Standard-Leistungsmodule, welche Nacktchips (bare chips) verwenden, gegenwärtig auch im Niederleistungsbereich verwendet und weisen den Nachteil hoher Kosten, besonders bei kleinen Volumen, auf.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen eine Grundplatte für ein elektronisches Modul bereit, wobei die Grundplatte ein leitfähiges Material umfasst und wobei eine Aussparung in einer Hauptoberfläche der Grundplatte gebildet ist, die dafür vorgesehen oder eingerichtet ist, einen elektronischen Chip aufzunehmen.
  • Weiterhin stellen verschiedene Ausführungsformen ein elektronisches Modul bereit, welches eine Grundplatte nach einer beispielhaften Ausführungsform und einen in der Aussparung der Grundplatte platzierten elektronischen Chip umfasst.
  • Weiterhin stellen verschiedene Ausführungsformen ein Verfahren zum Herstellen einer Grundplatte für ein elektronisches Modul bereit, wobei das Verfahren das Bereitstellen einer Grundplatte und das Ausbilden einer Aussparung in einer Hauptoberfläche der Grundplatte umfasst, wobei die Aussparung dafür vorgesehen oder eingerichtet ist, einen elektronischen Chip aufzunehmen.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen über die verschiedenen Ansichten hinweg auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt die Betonung im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
  • 1 eine perspektivische Ansicht von Komponenten eines elektronischen Moduls;
  • 2 eine perspektivische Ansicht des elektronischen Moduls aus 1 einschließlich einer isolierenden Schicht; und
  • 3 eine Seitenansicht des elektronischen Moduls aus 2.
  • Ausführliche Beschreibung
  • Im Folgenden werden weitere beispielhafte Ausführungsformen eines Halbleiterbauelements und eines Verfahrens zum Herstellen eines Halbleiterbauelements erklärt. Es sollte beachtet werden, dass die Beschreibung spezifischer Merkmale im Kontext einer spezifischen beispielhaften Ausführungsform auch mit anderen beispielhaften Ausführungsformen kombiniert werden kann.
  • Das Wort „beispielhaft“ wird hier im Sinne von „als ein Beispiel, Fallbeispiel, oder der Veranschaulichung dienend“ verwendet. Eine hierin als „beispielhaft“ beschriebene Ausführungsform oder ein als „beispielhaft“ beschriebenes Design sollte nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen ausgelegt werden.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen eines elektronischen Moduls bereit, wobei das Verfahren das Bereitstellen einer Grundplatte nach einer beispielhaften Ausführungsform und das Anordnen eines elektronischen Chips in der Aussparung der Grundplatte umfasst. Vorzugsweise wird der elektronische Chip elektrisch und/oder thermisch entweder direkt oder indirekt mit der Grundplatte kontaktiert. Zum Beispiel kann der elektronische Chip an eine Kontaktfläche in der Aussparung angeklebt sein, z. B. durch Verwenden eines (leitfähigen) Epoxidklebstoffs oder durch Lötzinn. Wahlweise kann eine Bedeckung oder isolierende Schicht auf der einen Hauptoberfläche der Grundplatte angeordnet sein und den angeordneten elektronischen Chip bedecken. Zusätzlich oder alternativ dazu kann eine Vergussmasse um zumindest Teile der Grundplatte gebildet werden und eine Kapselung des elektronischen Moduls bilden.
  • Insbesondere kann das elektronische Modul ein Leistungsmodul sein. Zum Beispiel kann der elektronische Chip ein Die, ein verpackter elektronischer Chip oder ein vorverpackter Die sein. Die Aussparung der Grundplatte kann ein Sackloch bilden. Vorzugsweise kann die Aussparung eine Tiefe aufweisen, die einer Dicke des elektronischen Chips, welcher in der Aussparung platziert oder angeordnet werden soll, entspricht oder daran angepasst ist. Vorzugsweise ist der elektronische Chip ein verpackter elektronischer Chip und kann z. B. eine gegossene Kapselung umfassen. Zum Beispiel kann der elektronische Chip ein Transistor mit Small-Outline-Gehäuse (SOT) sein oder ein Transistor mit Small-Outline Nonleaded-Gehäuse (SON) sein. Insbesondere kann der Träger eine Vielzahl von Aussparungen umfassen. Während die lateralen Maße der Grundplatte und des elektronischen Moduls bezüglich jeder gewünschten Anwendung derselben angepasst werden können, können typische Maße der Grundplatte im Bereich von 10 mm bis 200 mm in beiden seitlichen Dimensionen liegen.
  • Indem eine Aussparung für ein elektronisches Modul in einer Grundplatte bereitgestellt wird, kann es möglich sein, anwendungsspezifische Leistungs-Subsysteme unter Verwendung von SOT- und/oder SON-Gehäusen, welche in der Aussparung angeordnet sein können, zu geringen Kosten zu produzieren. Dies kann in dem Leistungsbereich von einigen hundert Watt bis zu 10 kW, oder sogar mehr, günstigere Lösungen als Standard-Leistungsmodule ermöglichen. Weiterhin kann das leitfähige Material der Grundplatte, welches den elektronischen Chip teilweise umgibt, es ermöglichen, die Streuinduktivitäten des Leistungspakets signifikant zu verringern, was wiederum die Verwendung von schnell schaltenden Bauelementen (IGBT, Dioden und/oder MOSFETs) erlaubt, wodurch Leistungsverluste signifikant verringern werden. Eine potenzielle Anwendung könnte zum Beispiel ein Leistungsmodul für eine Schweißmaschine sein.
  • Im Folgenden werden beispielhafte Ausführungsformen der Grundplatte beschrieben. Die Merkmale und Elemente, welche mit Bezug auf diese Ausführungsformen beschrieben werden, können jedoch auch mit beispielhaften Ausführungsformen des elektronischen Moduls und des Verfahrens zum Herstellen einer Grundplatte kombiniert werden.
  • Nach einer beispielhaften Ausführungsform der Grundplatte weist die Aussparung eine Tiefe auf, die dafür vorgesehen ist, den elektronischen Chip vollständig aufzunehmen.
  • Insbesondere kann die Tiefe der Aussparung im Bereich zwischen 1 mm und 10 mm, vorzugsweise im Bereich zwischen 2 mm und 7 mm, mehr bevorzugt im Bereich zwischen 2,5 mm und 5,5 mm liegen. Es sollte beachtet werden, dass die Aussparung vorzugsweise eine Tiefe aufweisen kann, welche geeignet ist, den elektronischen Chip zusammen mit einem Substrat oder Träger aufzunehmen, an dem der elektronische Chip oder Die angebracht ist.
  • Nach einer beispielhaften Ausführungsform der Grundplatte weist die Grundplatte eine Dicke im Bereich zwischen 2,5 mm und 7 mm auf.
  • Insbesondere kann die Dicke der Grundplatte im Bereich zwischen 3,0 mm und 6,0 mm liegen, vorzugsweise zwischen 3,5 mm und 5 mm. Die Verwendung relativ niedriger Grundplatten, welche eine Aussparung umfassen, in der der elektronische Chip, z. B. ein vorverpackter Dice, angeordnet werden kann, kann wegen des leitfähigen Materials der Grundplatte und wegen der potenziell sehr geringen Kopplungskapazitäten aufgrund der reduzierten Höhe und der reduzierten parasitären Gesamtparameter eine hohe Leistungsfähigkeit bei hohen Schaltfrequenzen sicherstellen.
  • Nach einer beispielhaften Ausführungsform der Grundplatte umfasst die Grundplatte ein Material ausgewählt aus der Gruppe bestehend aus Aluminium, Messing und Kupfer.
  • Im Prinzip kann jedes geeignete Metall oder anderes üblicherweise für Grundplatten oder Träger verwendete Material verwendet werden. Die Grundplatte kann eines oder mehrere von diesen Materialien umfassen oder aus einem oder mehreren dieser Materialien bestehen. Die Grundplatte könnte Metallmatrix-Verbundwerkstoff (Metal Matrix Composite) oder andere gesinterte Metalle umfassen. Insbesondere sollte das Material eine geeignete thermische und/oder elektrische Leitfähigkeit für die beabsichtigte Anwendung aufweisen. Zum Beispiel kann es möglich sein, eine relativ kosteneffiziente aluminiumbasierte Grundplatte bereitzustellen.
  • Nach einer beispielhaften Ausführungsform der Grundplatte wird in der Aussparung ein Kontaktbereich ausgebildet.
  • Insbesondere kann der Kontaktbereich oder eine Vielzahl von Kontaktbereichen Kontaktpads, Kontaktstifte oder Kontaktanschlüsse ausbilden, die dafür vorgesehen sind, einen elektrischen Kontakt mit Anschlüssen oder Pads des elektronischen Chips oder des Chipgehäuses herzustellen. Zum Beispiel können die Kontaktbereiche für die Oberflächenmontage-Technologie (surface mounting technology) angepasst sein, d. h. sie können daran angepasst sein, dass ein oberflächenmontiertes Bauelement mit den Kontaktbereichen in Kontakt gebracht wird. Zusätzlich oder alternativ dazu können die Kontaktbereiche oder die Grundplatte selbst auch als Kühlkörper fungieren. Zusätzlich sollte erwähnt werden, dass der elektronische Chip, einschließlich eines potenziellen Substrats, auf dem er montiert ist, durch einen Klebstoff wie einen Epoxidklebstoff, Lötzinn oder eine gesinterte Schicht an dem Kontaktbereich angebracht werden kann.
  • Im Folgenden sind beispielhafte Ausführungsformen des elektronischen Moduls beschrieben. Die Merkmale und Elemente, welche mit Bezug auf diese Ausführungsformen beschrieben werden, können jedoch auch mit beispielhaften Ausführungsformen der Grundplatte und des Verfahrens zum Herstellen einer Grundplatte kombiniert werden.
  • Nach einer beispielhaften Ausführungsform des elektronischen Moduls ist der elektronische Chip ein vorverpackter Dice (pre-packaged dice).
  • Die Verwendung von vorverpackten anschlusslosen Dice oder Dice mit Anschlüssen zu potenziell geringen Kosten kann die Anwendung verschiedener Bestückungsverfahren und kostengünstiger Herstellungsprozesse erlauben. Im Fall der Verwendung von vorverpackten Dice kann auch die Empfindlichkeit des elektronischen Moduls oder Bauelements gegenüber Problemen bei der Produktion verringert werden, und durch den mechanischen und chemischen Schutz, der von den SOT- und SON-Gehäusen geboten wird, kann eine höhere Zuverlässigkeit des elektronischen Moduls selbst erreicht werden. Zusätzlich kann dies die Notwendigkeit einer Kriechstrecke in Richtung Kunststoffabdeckung der Verpackung stark reduzieren und die Gesamthöhe des elektronischen Moduls oder Leistungsmoduls verringern. Es kann auch möglich sein, einen mechanischen Druck direkt an der Oberseite des elektronischen Chips oder vorverpackten Dice auszuüben, sobald er in der Aussparung der Grundplatte angeordnet oder montiert wurde. Es kann daher möglich sein, den Wärmewiderstand zu verbessern, indem für eine bessere Haftung an der Grundplatte oder dem Kühlkörper gesorgt wird. Diese Technologie kann außerdem doppelseitige Kühllösungen erlauben.
  • Weiterhin kann die Verwendung von vorverpackten Dice eine bessere Isolierung der elektronischen Chips erlauben, was manchmal von Herstellern oder Anwendern verlangt wird, um die Möglichkeit auszuschließen, dass ein Anwender oder Bediener mit vibrierenden Teilen des elektronischen Moduls oder Leistungsmoduls in Kontakt kommt, wie zum Beispiel Kühlkörpern, die bei hohen Spannungen vibrieren können. Zusätzlich zu der doppelten Isolation und insbesondere der Verwendung eines elektrisch leitfähigen Materials für die Grundplatte, welche einen Teil einer zweiten Isolation bildet (insbesondere bezüglich Streufeldern), kann das elektronische Modul eine relativ geringe Streuinduktivität aufweisen, selbst wenn das Gehäuse (z.B. SON oder SOT) möglicherweise eine relativ hohe Streuinduktivität aufweist.
  • Zusätzlich kann die Verwendung von vorverpackten Dice eine hohe Zuverlässigkeit des elektronischen Moduls erlauben, besonders bei Belastungen durch hohe Temperaturen und hohe Luftfeuchtigkeit, wie unter den für den Heißsperrdauertest (HTRB), den Hochtemperatur-Gatestresstest (HTGS), den Autoklavtest (AC), den Temperatur-Feuchtigkeitstest(THB) und den Test der feuchten Wärmelagerung unter Spannung (H3TRB) beschriebenen Bedingungen.
  • Nach einer beispielhaften Ausführungsform des elektronischen Moduls ist der elektronische Chip an der Grundplatte angebracht.
  • Zum Beispiel kann der elektronischen Chip direkt oder indirekt durch Oberflächenmontage an der Grundplatte angebracht sein. Zum Beispiel kann der elektronische Chip oder Die durch Oberflächenmontage an einem Substrat oder Träger angebracht sein, während das Substrat oder der Träger zum Beispiel mit einem Klebstoff an der Grundplatte angebracht ist. Vorzugsweise ist der elektronische Chip so an der Grundplatte angebracht, dass der elektronische Chip komplett in der Aussparung aufgenommen ist. Das bedeutet, dass die Dicke des elektronischen Chips einschließlich eines optionalen Aufsatzes oder einer optionalen Haftschicht vorzugsweise geringer als die Tiefe der Aussparung ist. Wenn zum Beispiel vorverpackte SON und/oder SOT (isolierte Teilbaugruppen bildend) verwendet werden, die auf einem Leiterplattensubstrat angebracht oder darauf montiert sind oder sogar direkt auf der Grundplatte in der Aussparung angebracht sind, kann die Grundplatte außerdem einen Kühlkörper bilden. Es kann daher möglich sein, einen geteilten Kühlkörper und eine komplexe mechanische Struktur zur Aufrechterhaltung eines geteilten oder getrennten Kühlkörpers überflüssig zu machen, was wiederum die Kosten des Herstellungsprozesses signifikant verringern kann.
  • Nach einer beispielhaften Ausführungsform des elektronischen Moduls ist der elektronische Chip auf einem Träger angeordnet.
  • Der Träger oder das Substrat können dann mit der Grundplatte verbunden werden. Insbesondere kann der Träger ein Substrat, ein Direct Bonded Copper(DBC)-Substrat oder -Träger sein.
  • Nach einer beispielhaften Ausführungsform des elektronischen Moduls ist der elektronische Chip mit der Grundplatte verklebt.
  • Zum Beispiel kann ein Epoxidkleber oder Lötzinn zum Verkleben des elektronischen Chips mit der Grundplatte verwendet werden, insbesondere in der Aussparung der Grundplatte. Wie bereits erwähnt, kann dies direkt oder indirekt getan werden.
  • Nach einer beispielhaften Ausführungsform umfasst das elektronische Modul weiterhin eine auf der einen Hauptoberfläche der Grundplatte angeordnete isolierende Schicht.
  • Zum Beispiel kann die isolierende Schicht eine dünne Folie oder einen Film eines geeigneten isolierenden Materials wie Kapton umfassen, daraus gebildet sein oder daraus bestehen. Durch das Bereitstellen einer derartigen isolierenden Schicht oder Bedeckung kann es möglich sein, zum Beispiel durch Löten eine Leiterplatte an der Oberseite des elektronischen Moduls anzuordnen. Alternativ oder zusätzlich dazu kann eine leitfähige Schicht auf der einen Hauptoberfläche angeordnet sein. Es sollte erwähnt werden, dass die dünne Folie oder der Film Maße haben kann oder einen Bereich abdecken kann, welche(r) größer sind (ist) als ein Bereich oder ein Maß der Grundplatte. Das heißt, die dünne Folie oder der Film kann sich über die Grundplatte hinaus erstrecken. Alternativ können die Maße der dünnen Folie oder des Films kleiner oder gleich den Maßen oder des Bereichs der Grundplatte sein. Zum Beispiel kann die dünne Folie oder der Film die Grundplatte genau bedecken.
  • Nach einer beispielhaften Ausführungsform umfasst das elektronische Modul weiterhin eine Vergussmasse (mold compound), welche die Grundplatte und den in der Aussparung der Grundplatte platzierten elektronischen Chip zumindest teilweise einkapselt.
  • Nach einer beispielhaften Ausführungsform umfasst das elektronische Modul weiterhin Anschlüsse, die dafür vorgesehen sind, den elektronischen Chip mit einer Außenseite (an exterior) des elektronischen Moduls in Kontakt zu bringen.
  • Insbesondere können die Anschlüsse jede geeignete Art von Anschlüssen sein, wie Snap-in-Anschlüsse, Einpressstifte, Federklemmen, oder jegliche anderen ineinandergreifenden Anschlüsse, die gleichzeitig eine mechanische und eine elektrische Funktionalität aufweist.
  • Nach einer beispielhaften Ausführungsform umfasst das elektronische Modul eine Vielzahl von Grundplatten und eine Vielzahl von elektronischen Chips, welche in der Vielzahl von Aussparungen in der Vielzahl von Grundplatten platziert sind.
  • Insbesondere kann in jeder Aussparung von jeder Grundplatte die gleiche Anzahl von elektronischen Chips (wahlweise auf Substraten oder Trägern angeordnet) angeordnet oder platziert werden, z. B. können in jeder Aussparung ein, zwei, drei oder noch mehr elektronische Chips angebracht werden. Die Anzahl von elektronischen Chips pro Aussparung und/oder Grundplatte kann jedoch verschieden sein.
  • Nach einer beispielhaften Ausführungsform des elektronischen Moduls sind mindestens zwei der Vielzahl von Grundplatten aufeinander gestapelt (stacked).
  • Daher kann ein Stapel von elektronischen Chips oder Modulen gebildet werden, wobei jede Grundplatte vorzugsweise mindestens einen elektronischen Chip umfasst, der in der Aussparung der Grundplatte angebracht ist. Indem die Vielzahl von elektronischen Chips aufeinander gestapelt wird, kann es möglich sein, ein platzsparendes elektronisches Modul bereitzustellen. Weiterhin kann, indem eine Vielzahl von elektronischen Chips aufeinander gestapelt wird, die Grundplatte einer Stapelschicht oder -ebene eine Bedeckung für die im Stapel darunter angeordnete Stapelschicht oder -ebene bilden.
  • Nach beispielhaften Ausführungsformen des Verfahrens zum Herstellen einer Grundplatte wird die Aussparung durch einen Prozess ausgewählt aus der Gruppe bestehend aus Bohren, Ätzen, Stanzen (punching), Prägen (stamping), Zerspanen (machining), Fräsen, 3D-Drucken, Extrudieren und/oder Kaltfließpressen (cold extruding) gebildet.
  • Insbesondere kann das Bohren oder Ätzen durch einen Laser, ein selektives oder nicht-selektives Ätzmittel oder dergleichen ausgeführt werden.
  • Im Folgenden wird eine beispielhafte Ausführungsform eines elektronischen Moduls einschließlich einer Grundplatte nach einer beispielhaften Ausführungsform in Verbindung mit den Figuren beschrieben.
  • Insbesondere stellt 1 eine perspektivische Ansicht der Komponenten eines elektronischen Moduls 100 dar, welches eine Grundplatte 101 umfasst, in der eine Aussparung oder Kavität 102 ausgebildet ist. Die Grundplatte 101 umfasst ein (thermisch und elektrisch) leitfähiges Material oder besteht aus einem (thermisch und elektrisch) leitfähigen Material wie Kupfer, Kupferlegierung, Aluminium oder Aluminiumlegierung oder einem beliebigen anderen geeigneten Material. Zusätzlich zu der Aussparung 102 kann die Grundplatte 101 zusätzliche Strukturen oder Muster wie Durchgangslöcher 103 und/oder Seitenkanäle oder Einkerbungen 104 zum Befestigen umfassen. Es sollte erwähnt werden, dass nach der Ausführungsform von 1 die Aussparung 102 durch ein Sackloch gebildet wird und nicht durch ein Durchgangsloch. Am Boden der Aussparung ist ein Substrat oder Träger 105 wie ein Direct Copper Bond(DCB)-Paket fixiert. Zum Beispiel kann das Substrat 105 an den Boden der Aussparung 102 geklebt oder gelötet werden.
  • Bevor das Substrat 105 an der Grundplatte 101 fixiert wird, werden elektronische Chips 106, wie vorgefertigte SOT oder SON, VSON (IGBT/MOS), auf dem Substrat montiert, zum Beispiel DBC. Für das Anbringen der elektronischen Chips auf dem Substrat können standardmäßige SMD-Bestückungsautomaten verwendet werden. Zusätzlich zu den elektronischen Chips werden standardmäßige und potenziell kostengünstige Anschlüsse 107 an das Substrat gelötet. Es sollte erwähnt werden, dass die Aussparung oder Kavität tief genug ist, um das Substrat mit darauf montierten elektronischen Chips 106 aufnehmen zu können. Die Kavität oder Aussparung 102 kann die Notwendigkeit eines speziellen Kunststoffgehäuses überflüssig machen, da die Grundplatte die Hauptbestandteile eines Gehäuses oder Umhausung bildet. Es kann daher möglich sein, die Kosten zu reduzieren, indem die Verwendung eines speziellen Kunststoffgehäuses vermieden und stattdessen relativ preiswertes Material wie das Aluminium der Grundplatte als Gehäuse verwendet wird. Zusätzlich zum Kleben des Substrats können Silikonkautschuk (wie SilGel), Epoxid oder andere Materialien als zusätzliche Isolation verwendet werden. Das elektronische Modul kann daher aufgrund der Materialien und der angewendeten Prozesstechniken (wie SMD-Bestückungstechniken) ein kostengünstiges Leistungshybrid-Subsystem bilden oder Teil davon sein.
  • 2 zeigt schematisch die Ausführungsform aus 1 mit einer darauf angeordneten dünnen Schicht 210 oder Folie eines Isolationsmaterials wie Kapton, welches einen Teil der Isolation des Substrats bildet, welches in der Aussparung der Grundplatte angeordnet (gelötet, geklebt) ist. Um die Anschlüsse 107 zum elektrischen Kontaktieren der elektronischen Chips zu verwenden, ragen die Anschlüsse 107 aus der dünnen Schicht 210 heraus. Diese Isolationsschicht 210 kann die Kriech- und Mindestabstände garantieren, sobald das elektronische Modul auf Platten zusammengebaut ist, z. B. auf einer Leiterplatte, oder sobald eine Leiterplatte an die Oberseite des elektronischen Moduls gelötet wurde. Die dünne Schicht 210 kann sich auch über die Grundplatte oder einen Körper des elektronischen Moduls hinaus erstrecken, so dass es vermeidbar sein kann, dass die Grundplatte, welche einen Kühlkörper bildet, der darauf fixierten oder gelöteten Platte direkt zugewandt ist.
  • 3 zeigt schematisch eine Seite oder laterale Ansicht des elektronischen Moduls aus 2. Insbesondere zeigt 3 Seitenwände der Grundplatte 101 und die sich über die Oberseite des elektronischen Moduls 100 erstreckenden Anschlüsse 107 zum Ermöglichen eines elektrischen Kontaktierens der elektronischen Chips in der Aussparung der Grundplatte. Das elektronische Modul 100 kann ein extrem dünnes Subsystem bilden und spezifische Kompensationspfade bereitstellen, so dass es in Systemen, die bei hohen Schaltfrequenzen betrieben werden, sowie in Anwendungen, welche reduzierte vertikale Abmessungen erfordern, angewendet oder verwendet werden kann.
  • Es sollte beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Merkmale nicht ausschließt, und dass „ein“ oder „eine“ eine Mehrzahl nicht ausschließt. Außerdem können Elemente, die in Verbindung mit verschiedenen Ausführungsformen beschrieben werden, kombiniert werden. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Umfang der Ansprüche einschränkend anzusehen sind. Obwohl die Erfindung insbesonders unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben wurde, sollte durch den Fachmann verstanden werden, dass vielfältige Änderungen bezüglich Form und Detail daran vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung, wie sie durch die angehängten Ansprüche definiert ist, abzuweichen. Der Umfang der Erfindung wird somit durch die angehängten Ansprüche angegeben und sämtliche Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher als einbezogen gelten.

Claims (16)

  1. Grundplatte für ein elektronisches Modul, wobei die Grundplatte Folgendes umfasst: ein leitfähiges Material; und eine Aussparung, die in einer Hauptoberfläche der Grundplatte gebildet ist und dafür eingerichtet ist, einen elektronischen Chip aufzunehmen.
  2. Grundplatte nach Anspruch 1, wobei die Aussparung eine Tiefe aufweist, die dafür eingerichtet ist, den elektronischen Chip vollständig aufzunehmen.
  3. Grundplatte nach Anspruch 1 oder 2, wobei die Grundplatte eine Dicke im Bereich zwischen 2 mm und 10 mm aufweist.
  4. Grundplatte nach einem der Ansprüche 1 bis 3, wobei die Grundplatte ein Material umfasst, ausgewählt aus der Gruppe bestehend aus: Aluminium; Messing; Kupfer; und Metallmatrix-Verbundwerkstoff.
  5. Grundplatte nach einem der Ansprüche 1 bis 4, wobei in der Aussparung ein Kontaktbereich gebildet ist.
  6. Elektronisches Modul, das Folgendes umfasst: eine Grundplatte nach einem der Ansprüche 1 bis 5, und einen in der Aussparung platzierten elektronischen Chip.
  7. Elektronisches Modul nach Anspruch 6, wobei der elektronische Chip ein vorverpackter Dice ist.
  8. Elektronisches Modul nach Anspruch 6 oder 7, wobei der elektronische Chip an der Grundplatte angebracht ist.
  9. Elektronisches Modul nach Anspruch 8, wobei der elektronische Chip an die Grundplatte geklebt ist.
  10. Elektronisches Modul nach einem der Ansprüche 6 bis 9, weiterhin umfassend eine auf der einen Hauptoberfläche der Grundplatte angeordnete Isolationsschicht.
  11. Elektronisches Modul nach einem der Ansprüche 6 bis 10, weiterhin umfassend eine Vergussmasse, die die Grundplatte und den in der Aussparung der Grundplatte platzierten elektronischen Chip zumindest teilweise kapselt.
  12. Elektronisches Modul nach einem der Ansprüche 6 bis 11, weiterhin Anschlüsse umfassend, die eingerichtet sind, um den elektronischen Chip mit einer Außenseite des elektronischen Moduls in Kontakt zu bringen.
  13. Elektronisches Modul nach einem der Ansprüche 6 bis 12, umfassend eine Mehrzahl von Grundplatten nach einem der Ansprüche 1 bis 12 und eine Mehrzahl von elektronischen Chips, die in der Mehrzahl von Aussparungen der Mehrzahl von Grundplatten platziert sind.
  14. Elektronisches Modul nach Anspruch 13, wobei mindestens zwei der Mehrzahl von Grundplatten aufeinander gestapelt sind.
  15. Verfahren zum Herstellen einer Grundplatte für ein elektronisches Modul, wobei das Verfahren Folgendes umfasst: Bereitstellen einer Grundplatte; Bilden einer Aussparung in einer Hauptoberfläche der Grundplatte, wobei die Aussparung dafür eingerichtet ist, einen elektronischen Chip aufzunehmen.
  16. Verfahren nach Anspruch 15, wobei die Aussparung gebildet wird durch einen Prozess ausgewählt aus der Gruppe bestehend aus: Bohren; Zerspanen; Fräsen; Ätzen; Stanzen; Prägen; Extrudieren; Kaltfließpressen; und 3D-Drucken.
DE102015105575.9A 2014-04-13 2015-04-13 Elektronisches Modul und Verfahren zum Herstellen desselben Active DE102015105575B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/251,609 2014-04-13
US14/251,609 US9305874B2 (en) 2014-04-13 2014-04-13 Baseplate for an electronic module and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE102015105575A1 true DE102015105575A1 (de) 2015-10-15
DE102015105575B4 DE102015105575B4 (de) 2023-10-12

Family

ID=54193391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105575.9A Active DE102015105575B4 (de) 2014-04-13 2015-04-13 Elektronisches Modul und Verfahren zum Herstellen desselben

Country Status (3)

Country Link
US (3) US9305874B2 (de)
CN (1) CN104979297B (de)
DE (1) DE102015105575B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971424B2 (en) 2018-02-09 2021-04-06 Mitsubishi Electric Corporation Power module and power convertor
DE102020102938A1 (de) 2020-02-05 2021-08-05 Marelli Automotive Lighting Reutlingen (Germany) GmbH Schaltungsträgerplatte und Verfahren zum Herstellen einer Schaltungsträgerplatte

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319659B2 (en) * 2017-10-13 2019-06-11 Semiconductor Components Industries, Llc Semiconductor package and related methods
DE102019202715A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
US11735504B2 (en) 2020-11-18 2023-08-22 Semiconductor Components Industries, Llc Power module package baseplate with step recess design

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5552636A (en) 1993-06-01 1996-09-03 Motorola, Inc. Discrete transitor assembly
US5396403A (en) 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5986340A (en) * 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
EP1990833A3 (de) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Herstellungsverfahren für mehrschichtige Leiterplatte
DE10017741A1 (de) 2000-04-10 2001-10-25 Infineon Technologies Ag Gehäuse für Halbleiterchips
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
DE10213648B4 (de) 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
KR101025234B1 (ko) * 2003-02-28 2011-04-01 오스람 옵토 세미컨덕터스 게엠베하 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법
TWI228806B (en) * 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package
US7190589B2 (en) 2004-10-19 2007-03-13 Cinch Connectors, Inc. Electronic control enclosure
DE102006008807B4 (de) 2006-02-25 2010-10-14 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleitermodul und einem Kühlbauteil
US7791177B2 (en) * 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
CN101656248A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN101872749B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
CN101872757B (zh) * 2009-04-24 2012-05-23 南茂科技股份有限公司 凹穴芯片封装结构及使用其的层叠封装结构
KR20110014867A (ko) * 2009-08-06 2011-02-14 삼성전기주식회사 전력소자 패키지 및 그 제조방법
US8432678B2 (en) 2010-01-06 2013-04-30 Apple Inc. Component assembly
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9337116B2 (en) 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
US20120286297A1 (en) * 2011-05-09 2012-11-15 Taiwan Micropaq Corporation Led package structure and module thereof
US8525312B2 (en) * 2011-08-12 2013-09-03 Tessera, Inc. Area array quad flat no-lead (QFN) package
JP5588956B2 (ja) 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971424B2 (en) 2018-02-09 2021-04-06 Mitsubishi Electric Corporation Power module and power convertor
DE102020102938A1 (de) 2020-02-05 2021-08-05 Marelli Automotive Lighting Reutlingen (Germany) GmbH Schaltungsträgerplatte und Verfahren zum Herstellen einer Schaltungsträgerplatte

Also Published As

Publication number Publication date
CN104979297B (zh) 2019-03-26
DE102015105575B4 (de) 2023-10-12
CN104979297A (zh) 2015-10-14
US10109544B2 (en) 2018-10-23
US20170287798A1 (en) 2017-10-05
US9305874B2 (en) 2016-04-05
US20160196989A1 (en) 2016-07-07
US20150294931A1 (en) 2015-10-15
US9716018B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102011085282B4 (de) Korrosionsgeschütztes Halbleitermodul und Verfahren zur Herstellung eines korrosionsgeschützten Halbleitermoduls
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102015110653A1 (de) Doppelseitiges Kühl-Chipgehäuse und Verfahren zum Herstellen desselben
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE102016208029A1 (de) Halbleitervorrichtung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
EP2181461A1 (de) Aufbau- und verbindungstechnik von modulen mittels aus einer ebene heraus gebogenen metallischen stanzgitter oder stanzbiegeteilen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102021006157A1 (de) Mehrfachsubstratgehäusesysteme und verwandte verfahren
DE102021105264B4 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE10202095A1 (de) Elektrisches Gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division