-
Die Erfindung betrifft eine Anordnung und ein Verfahren zum Messen der Chiptemperatur in einem Leistungshalbleitermodul.
-
Die Messung der Temperatur eines Halbleiterchips in einem insbesondere für höhere Spannungsbereiche ausgelegten Leistungshalbleitermodul stellt eine besondere Herausforderung dar. Das Auftreten von Übertemperaturen am Chip kann in leistungselektronischen Systemen innerhalb kürzester Zeit zum Ausfall führen. Deshalb wird die Chiptemperatur üblicherweise überwacht, so dass vor dem Überschreiten zulässiger Grenzwerte Maßnahmen wie Leistungsdegradierung oder Abschaltung eingeleitet werden können. Zudem hat die Temperatur einen wesentlichen Einfluss auf die Lebensdauer leistungselektronischer Systeme, weshalb eine möglichst exakte Chiptemperatur erwünscht ist, um Lebensdauervorhersagen treffen zu können.
-
Um die Chiptemperatur möglichst genau bestimmen zu können, sollte die Temperaturmessung möglichst nahe am Chip erfolgen. Zudem ist aber auch eine möglichst gute elektrische Isolation zwischen Hochvoltpotentiale führenden Bereichen und der Temperaturmessstelle sicher zu stellen, da üblicherweise die Signalverarbeitung isoliert von den Hochvoltpotentialen bei Niedervoltpotentialen ausgeführt wird. Die Isolation muss dazu robust und idealerweise auch nach Fehlern in den Halbleiterschaltern noch voll funktionsfähig sein, damit keine Gefährdung für Personen entsteht insbesondere dann, wenn die Schutzkleinspannung nicht berührungssicher für Personen ausgeführt ist und deshalb sichergestellt sein muss, dass kein Hochvoltpotential auf die Niedervoltpotential Teile durchschlägt. Die Messung der Temperatur des zu überwachenden Chips erfolgt üblicherweise mit temperaturabhängigen Widerständen wie etwa einem Heißleiter (Negative Temperature Coefficient Thermistors oder kurz NTC) auf einem Direct-Copper-Bonding-Substrat (DCB-Substrat), mittels in den zu überwachenden Chip integrierte Temperatursensoren, über in einem weiteren Chip integrierte Temperatursensoren, die über dem zu messenden Chip montiert sind (Chip-on-Chip-Systeme), oder mit aufgeklebten Thermoelementen.
-
Bei Messung mittels Heißleiter ist die Messstelle in der Regel sehr weit vom Chip entfernt. Deshalb erfolgt meist eine Messung der Kühlwassertemperatur anstatt der Chiptemperatur. Zudem treten hohe zeitliche Verzögerung auf bis sich die Wärme vom Chip bis zur Messstelle ausgebreitet hat. Modelle zur Berechnung der Chiptemperatur aus der Heißleitertemperatur sind sehr aufwändig und mit einigen Unsicherheiten verbunden. Der Heißleiter ist zwar in der Regel vom Hochvoltpotential isoliert, jedoch kann die Isolation bei Fehlern versagen, weshalb zusätzliche Isolationsbarrieren für die Auswertung der Heißleitersignale notwendig sind. Bei in den zu überwachenden Chip integrierten Temperatursensoren etwa in einem Insulated-Gate-Bipolar-Transistor (IGBT) als zu überwachenden Chip werden aufgrund der geringen Strukturabstände der Temperatursensoren zum IGBT keine ausreichenden Isolationseigenschaften erreicht. Darüber hinaus muss dann der Temperatursensor floatend zu Niedervolt führenden Schaltungsteilen ausgewertet werden was beispielsweise bei High-Side-Schaltern äußerst kritisch ist. Zur Abdeckung der Kundenwünsche sind zahlreiche Produktvarianten und damit zusätzliche Chip-Kosten notwendig. Die zur Temperaturmessung verwendeten Dioden haben relativ hohe elektrische Toleranzen und können die Temperatur somit nur ungenau messen, denn sie können nicht mit optimierten Fertigungsprozessen und Materialien produziert werden. Gebräuchlicher bei Niedervoltanwendungen sind daher Chip-on-Chip-Temperatursensoren, da dieser Aufbau für Niedervoltanwendungen ausreichend Isolation bietet, jedoch ein zusätzlicher Chip samt Montage erforderlich ist, was die Kosten deutlich erhöht sowie eine nicht ausreichende Isolation für Hochvoltanwendungen bietet. Thermoelemente haben meist geringe Isolationseigenschaften je nach verwendetem Kleber, sind sehr genau und auch sehr teuer. Ihr Einsatzgebiet konzentriert sich damit mehr auf Laboraufbauten und nicht auf Serienprodukte.
-
Aufgabe der Erfindung ist es daher, eine Anordnung und ein Verfahren zum Messen der Chiptemperatur in einem Leistungshalbleitermodul mit geringen Kosten, hoher Messgenauigkeit und die hoher Isolationsspannung bereitzustellen.
-
Die Aufgabe wird gelöst durch eine Anordnung mit den Merkmalen des Patentanspruchs 1 bzw. ein Verfahren nach Anspruch 19 gelöst.
-
Bei der Anordnung zum Messen der Temperatur eines Halbleiterchips in einem Leistungshalbleitermodul, ist der Halbleiterchip auf einer Trägeranordnung aufgebracht, in der ein mit dem Halbleiterchip thermisch gekoppelter Kondensator mit temperaturabhängigem Kapazitätsverhalten ausgebildet ist. Eine Auswerteschaltung ist mit dem Kondensator elektrisch verbunden, welche dazu ausgebildet ist, die Kapazität des Kondensators und aus dieser die Temperatur am Halbleiterchip zu bestimmen.
-
Bei dem Verfahren zum Messen der Temperatur eines Halbleiterchips in einem Leistungshalbleitermodul, bei dem der Halbleiterchip auf einer Trägeranordnung aufgebracht ist und in dem ein mit dem Halbleiterchip thermisch gekoppelter Kondensator mit temperaturabhängigem Kapazitätsverhalten ausgebildet ist, ist vorgesehen, dass die Kapazität des Kondensators und daraus die Temperatur am Halbleiterchip ermittelt wird.
-
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind. Es zeigt:
-
1 in einer Querschnittskizze den Aufbau eines parasitäre Kapazitäten aufweisenden, mehrschichtigen Trägers in einem handelsüblichen Leistungshalbleitermodul,
-
2 in einem Diagramm Kapazitätsverläufe bei verschiedenen in Trägern verwendeten Materialien über der Temperatur,
-
3 in einer Querschnittskizze denselben Aufbau wie bei dem Träger nach 1 jedoch unter teilweiser Verwendung von Materialen mit ausgeprägter Temperaturabhängigkeit des dielektrischen Verhaltens,
-
4 in einem Schaltbild eine beispielhafte Auswerteschaltung zur Messung einer parasitären Kapazität in einem Leistungshalbleitermodul,
-
5 in einem Diagramm den Spannungsverlauf am Ausgang der Auswerteschaltung nach 4 für verschiedene Temperaturen,
-
6 in einem Schaltbild eine Brückenschaltung mit IGBTs zur Verwendung in einem beispielhaften Leistungshalbleitermodul,
-
7 in der Draufsicht ein Träger eines beispielhaften Leistungshalbleitermoduls,
-
8 in der Draufsicht den Träger nach 7 mit gekennzeichneten Bereichen mit unterschiedlichem Schichtaufbau und
-
9 im Querschnitt den Schichtaufbau des Trägers an den gekennzeichneten Bereichen.
-
Die erfindungsgemäßen Anordnungen und Verfahren zur indirekten Bestimmung der Chiptemperatur in Leistungsmodulen machen sich das temperaturabhängige dielektrische Verhalten von isolierenden Materialien, insbesondere von Keramiken und thermischen Interface-Materialien wie etwa mit Keramik gefüllten Silikonen, zu Nutze. Zur näheren Erläuterung ist in 1 der Aufbau eines beispielhaften handelsüblichen Leistungsmoduls im Querschnitt dargestellt. Dabei ist zumindest ein Leistungselement wie beispielsweise ein Leistungshalbleiterbauelement aus Silizium, im Folgenden auch (Halbleiter-)Chip 2 genannt, mittels einer Lotschicht 3 auf einer beispielsweise aus Kupfer bestehenden, strukturierten Metallisierungsschicht 4 aufgebracht. Die Metallisierungsschicht 4 befindet sich auf einer Seite eines thermisch leitenden, elektrisch nichtleitenden Substrats 1, dessen andere Seite ebenfalls eine (gegebenenfalls strukturierte) Metallisierungsschicht 6 aufweist. Auch diese kann aus Kupfer oder einem sonstigen elektrisch leitenden Material bestehen. Das Substrat 1 kann beispielsweise einschichtig aus Keramik (Dielektrikumsschicht 5) wie etwa Aluminiumoxid hergestellt sein. Die Metallisierungsschicht 6 kann beispielsweise über eine ein thermisches Interface bildende Schicht 7 aus beispielsweise elektrisch isolierender Wärmeleitpaste oder Wärmeleitkissen mit einem Kühlkörper 8 thermisch leitend verbunden sein. Der Kühlkörper 8 kann beispielsweise aus Aluminium oder aus einem sonstigen gut wärmeleitenden Metall oder einer gut wärmeleitenden Legierung bestehen und gegebenenfalls selbst durch eine Kühlflüssigkeit bzw. einem anderen Kühlmedium (wie etwa Luft) gekühlt werden.
-
Der Chip 2 ist elektrisch an ein Hochvoltpotential angeschlossen. Hingegen liegt der Kühlkörper 8 auf Niedervoltpotential. Die Keramik des Substrats 1 isoliert elektrisch den Chip 2 vom Kühlkörper 8. Aufgrund der elektrischen Isolation durch die Keramik bildet sich ein parasitärer Plattenkondensator 9 mit entsprechender parasitärer Kapazität zwischen der chipseitigen flächigen Metallisierungsschicht 4 (erste Kondensatorelektrode) und der kühlkörperseitigen flächigen Metallisierungsschicht 6 (zweite Kondensatorelektrode) des Substrats 1 aus. Die kühlkörperseitige Metallisierungsschicht 6 steht über ein thermisches Interface mit dem Kühlkörper 8 thermisch in Kontakt. Die Interfacematerialien sind häufig schlecht elektrisch leitend, auch wenn keine Hochvoltisolation gewährleistet wird, so dass sich dennoch ein weiterer parasitärer Plattenkondensator 10 mit entsprechender parasitärer Kapazität zwischen der Metallisierungsschicht 6 (erste Kondensatorelektrode) und dem Kühlkörper 8 (zweite Kondensatorelektrode) ausbildet.
-
Wegen des üblicherweise taktenden Betriebs der Leistungshalbleiterbauelemente liegt eine pulsierende Spannung zwischen der Hochvoltseite und dem Kühlkörper 8 in Höhe der Arbeitsspannung an. Die pulsierende Spannung teilt sich entsprechend dem Teilungsverhältnis des kapazitiven Spannungsteilers auf. Dabei zeigen die Werkstoffe ein temperaturstabiles oder ein temperaturabhängiges Verhalten bezüglich ihrer dielektrischen Eigenschaften. Gemessen wurden unterschiedliche keramische Werkstoffe wie etwa Al2O3 std, Al2O3 HPI, Al2O3 HPS, AlN, SiN, MLCC Z5U, Piezo-Keramik oder ein keramisch gefülltes Silikonpad TCSPA50. In 2 sind dazu die Verläufe der relativen Kapazität über der Temperatur für einige Werkstoffe (MLCC Z5U, Piezo-Keramik und TCSPA50) dargestellt, deren dielektrische Eigenschaften über der Temperatur eine Veränderung zeigen. Unter den Werkstoffen mit temperaturabhängiger Dielektrizitätszahl gibt es sowohl solche, deren relative Kapazität mit der Temperatur ansteigt, als auch solche, bei denen sie demgegenüber abfällt, oder auch Werkstoffe mit einem parabelähnlichen Verlauf der relativen Kapazität.
-
In 3 ist die erfindungsgemäße Vorgehensweise schematisch dargestellt. Der Plattenkondensator 10 wird nun so ausgelegt, dass er ein temperaturabhängiges Kapazitätsverhalten zeigt (im Folgenden als Kondensator 12 bezeichnet). Mit einer Kontaktierungsmöglichkeit (Abgriffe ca und cb) der intrinsischen Ableitkapazität Ctim des parasitären Plattenkondensators 12 mit temperaturabhängigem Verhalten wird auf Niedervoltpotential eine Schnittstelle zur Messung dieser Kapazität Ctim geschaffen. Die Kontaktierung kann beliebig ausgeführt werden wie beispielsweise mit Löt-, Pressfit- oder Federkontakten. Die pulsierende Spannung am kapazitiven Spannungsteiler wird nun gemessen und in einer weiteren Auswertevorrichtung die Kapazitätswerte bestimmt. Der Modulaufbau und die hierbei verwendeten Materialien werden so ausgeführt, dass die Kapazitätseigenschaften des Kondensators 12 sich mit der Temperatur verändern (vgl. 2). Um eine Veränderung in dem Kapazitätsverhältnis feststellen zu können, wird beispielsweise die Temperaturabhängigkeit der Kapazität des parasitären Plattenkondensators 11 und des parasitären Plattenkondensators 12 unterschiedlich gewählt. Beispielsweise kann der Kondensator 11 weitgehend temperaturunabhängig ausgelegt oder das dem Chip 2 am nächsten liegende Material zeigt einen ausgeprägten Temperaturgang (z.B. Z5U oder Piezokeramik) oder umgekehrt. Aber auch Materialien mit gegenläufigen Temperaturgängen sind geeignet wie etwa Piezokeramik nahe am Chip 2 und ein keramisch gefülltes Siliziumpad TCSPA50 als thermisches Interface.
-
Es besteht darüber hinaus die Möglichkeit, in einer Schicht mit temperaturunabhängigem Kapazitätsverhalten eine Schicht mit temperaturunabhängigem Kapazitätsverhalten einzubringen und beides nahe am Chip anzuordnen wie beispielsweise als mehrschichtige bzw. mehrlagige Direct-Copper-Bonding-Platten (DCB). Bei dem oben gezeigten Beispiel muss vorteilhafterweise die Isolationsschicht des parasitären Plattenkondensators 10 bzw. 12 keine hohen Isolationseigenschaften haben und ist damit nicht sicherheitsrelevant, d.h. damit auch kostengünstig). Bei Verwendung eines elektrisch leitenden thermischen Interfaces kann die Metallisierung 6 zum Beispiel auch oxidiert oder lackiert werden und dadurch der elektrische Widerstand derart erhöht werden, dass sich in dieser Schicht eine parasitäre Kapazität ausbildet.
-
Bei entsprechender Wahl des thermischen Interface wie etwa als Wärmeleitpaste oder thermisches Kissen (Thermal Pad) usw. entsteht nochmals eine isolationsschicht und damit nochmals eine Kapazität zwischen Hochvoltteil und Niedervoltteil, die temperaturstabil ausgeführt werden kann. Eine Alternative bieten auch mehrlagige Keramikaufbauten wie zum Beispiel "Kupfer – temperaturabhängige Keramik-Kupfer – temperaturunabhängige Keramik-Kupfer".
-
Der so gebildete parasitäre Kondensator, der in den 1 und 3 mit 10 bzw. 12 bezeichnet ist, muss allerdings keine hohen Isolationseigenschaften aufweisen und ist nicht sicherheitsrelevant. Er kann daher einfach und kostengünstig ausgeführt werden.
-
Im Betrieb werden die Leistungshalbleiterbauelemente beispielsweise periodisch geschaltet, sodass ein rechteckförmiges Spannungssignal zum Beispiel an den Phasenanschlüssen einer Brückenschaltung anliegt. Die Chiprückseite eines als Lowside-Schalter verwendeten Leistungshalbleiterbauelements, d.h. dessen Lowside-Kollektor, ist mit dem Phasenanschluss verbunden. Dieses rechteckförmige Hochvoltsignal wird dabei über zwei parasitäre Kapazitäten in den Niedervoltteil eingekoppelt. Mit einem Abgriff in dem kapazitiven Spannungsteiler kann nun bei bekannter Spannung über dem Spannungsteiler das Kapazitätsverhältnis der beiden Kapazitäten bestimmt werden. Mit dem Kapazitätsverhältnis kann dann die Temperatur in den Schichten und damit auch im Halbleiterchip berechnet werden.
-
Eine beispielhafte Auswerteschaltung zeigt 4. Die periodisch schaltenden Leistungshalbleiterelemente können dabei ersatzweise als eine einerseits an Bezugspotential M liegende Signalquelle 13 mit rechteckförmiger Ausgangsspannung angesehen werden, welche andererseits über einen weitgehend ohmschen (Leitungs-)Widerstand 14 einen kapazitiven Spannungsteiler mit in Reihe geschalteten Kapazitäten 15 und 16 speist. Die Spannung über der ebenfalls an Bezugspotential M liegenden Kapazität 16 wird dabei abgegriffen und über eine Kapazität 17 und einem Gleichrichternetzwerk zu einem Ausgang A geführt. Beim Gleichrichternetzwerk ist ein vom kapazitiven Spannungsteiler abgewandter Anschluss der Kapazität 17 zum Einen über eine Diode 18 mit dem Bezugspotential M und zum Anderen über eine Serienschaltung aus einer Diode 19 und einem ohmschen Widerstand 20 mit dem Ausgang A gekoppelt. Der Ausgang A ist zudem über eine Parallelschaltung einer Diode 21 und einem ohmschen Widerstand 22 mit Bezugspotential M verbunden. Beim vorliegenden Ausführungsbeispiel sind die Flussrichtungen der Dioden 18, 19 und 21 so gewählt, dass die Katode der Diode 18 und die Anode der Diode 19 sowie die Katode der Diode 19 und Katode der Diode 21 miteinander verschaltet sind. Eine jeweils umgekehrte Flussrichtung der Dioden 18, 19 und 21 ist in gleicher Weise möglich bei umgekehrter Polarität der Spannung am Ausgang A. Aus der Spannung am Ausgang A kann dann der Wert der Kapazität 16 und hiervon wiederum die an ihr auftretende Temperatur ausgerechnet werden. Die Kapazität 16 kann beispielsweise die durch die parasitären Kondensatoren 10 bzw. 12 aus den 1 und 3 gebildete Kapazität sein.
-
5 zeigt den Spannungsverlauf am Ausgang A der Auswerteschaltung nach 4 für verschiedene Temperaturen a = 40°C, b = 60°C, c = 75°C, d = 90°C am Substrat und unter Verwendung von Z5U-Keramik, 400V Arbeitsspannung und Modulkupferflächen bzw. Ableitkapazitäten ähnlich einem Standardleistungshalbleitermodul.
-
Eine beispielhafte H-Brückenschaltung eines beispielhaften Standardleistungshalbleitermoduls ist in 6 gezeigt. Eine zu schaltende Gleichspannung mit zwei Potentialen DCL+ und DCL– liegt an der Brückenschaltung an, welche vier IGBTs 23 bis 26 aufweist. In jeden der vier Zweige der Brückenschaltung ist die Kollektor-Emitter-Strecke samt antiparallel geschalteter Diode eines der vier IGBTs 23 bis 26 geschaltet. Bei der in 6 gezeigten beispielhaften H-Brückenschaltung sind die Kollektoren der IGBTs 23 und 25 mit dem Potential DCL+ und Emitter der IGBTs 24 und 26 mit dem Potential DCL- verbunden. Der Emitter des IGBTs 23 sowie der Kollektor des IGBTs 24 sind mit einem Phasenanschluss PH_U und der Emitter des IGBTs 25 sowie der Kollektor des IGBTs 26 sind mit einem Phasenanschluss PH_V verschaltet. Zwischen die Phasenanschlüsse PH_U und PH_V kann eine Last wie etwa eine Induktivität 27 angeschlossen sein. Die Gleichspannung zwischen den Potentialen DCL+ und DCL– ist mit einem Kondensator 30 stabilisiert, während die Potentiale DCL+ und DCL– jeweils über Kondensatoren 28 und 29 an Niedervoltbezugspotential M angeschlossen sind und damit auch im Schaltbetrieb auf einem annähernd konstanten Potential liegen. Die beiden Phasenanschlüsse des Leistungsmoduls PH_U und PH_V liegen im Schaltbetrieb je nach Schaltzustand auf dem Potential DCL+ bzw. DCL–.
-
7 zeigt in der Draufsicht den Aufbau eines beispielshaften Leistungsmoduls in H-Brückenkonfiguration. Die beiden mit PH_U und PH_V gekennzeichneten Ebenen liegen im Schaltbetrieb auf einem rechteckförmigen pulsierenden Spannungspotential (vgl. 6), welches für die Temperaturmessung der beiden im Bild unteren Chips genutzt wird. Dazu wird die Rückseite des Moduls vorteilhafterweise wie in 8 schematisch gezeigt ausgelegt. Der Bereich (2) wird elektrisch vom Bereich (3) getrennt. Damit bildet sich genau unter der Fläche mit pulsierender Spannung ein kapazitiver Spannungsteiler, dessen Spannungspotential an einer Abgriffstelle (mit x gekennzeichnet) ausgelesen werden kann. Im Bereich (1) des Chips, dessen Temperatur gemessen werden soll, wird eine zusätzliche dielektrische Schicht 31 in das Substrat 1 eingebracht, deren relative Dielektrizitätszahl abhängig von der Temperatur ist. Diese Schicht 31 kann wie in dem Vertikalaufbau nach 9 gezeigt auch nur in einem Teilbereich temperaturabhängig sein. Vorteilhaft ist es, wenn diese Schicht möglichst nahe am Chip angeordnet ist. Im Übrigen ist der Aufbau ähnlich dem in den 1 und 3 gezeigten Aufbau.
-
Um Offset-Fehler bei der Messung zu vermeiden, kann ein Abgleich der berechneten Temperaturen (aus dem Kapazitätsverhältnis) mit einer genauen Temperaturmessstelle durchgeführt werden, welche auch weiter entfernt vom Chip liegen kann. Ein Abgleich kann etwa während lastfreien Schaltvorgängen durchgeführt werden, bei denen eine homogene Temperaturverteilung im gesamten Leistungsmodul vorliegt und damit die Chiptemperatur zum Beispiel gleich einer Temperatur an einem in dem Leistungshalbleitermodul befindlichen Heißleiter ist wie beispielsweise beim Betriebsstart des Systems. Damit lassen sich auch Produktionsschwankungen von Schichtdicken kompensieren, die auch eine statische Veränderung von Kapazitätsverhältnissen verursachen können.
-
Mit einer zusätzlichen Temperaturmessung wie beispielsweise Heißleiter oder Kühlwasserfühler kann zudem eine Mehrdeutigkeit von Messsignalen vermieden werden, die beispielsweise dann auftreten kann, wenn Materialien etwa aus Kostengründen oder zwecks höherer Zuverlässigkeit eingesetzt werden, die einen parabelähnlichen temperaturabhängigen Verlauf oder einen anderen beliebigen Verlauf mit mehrdeutigen Stellen aufweisen.
-
Isolationsfehler der Keramik werden üblicherweise in externen Vorrichtungen detektiert, die den Widerstand der Hochvoltebene zur Niedervoltebene bestimmen. Mit dem erfindungsgemäßen System und Verfahren kann ein solcher Fehlerfall ebenfalls erkannt werden, da im Falle eines Durchschlags der Isolationsschicht die obere Kapazität 9 bzw. 11 kurzgeschlossen wird und dadurch an der unteren Kapazität 10 bzw. 12 die gesamte Arbeitsspannung pulsierend anliegt. Dies kann zum Beispiel dann erkannt werden, wenn die untere Kapazität 10 bzw. 12 für diese kurzzeitige Spannungsbelastung ausgelegt ist. Dies trifft beispielsweise für Systeme zu, in denen eine erhöhte Isolation gefordert wird wie zum Beispiel bei Ladegeräten für Elektrofahrzeuge. Die Auswerteschaltung muss entsprechend der Arbeitsspannung des Leistungshalbleitermoduls ausgelegt sein, d.h. in der Lage sein sich kurzzeitig bzw. transient schützen können. Bei Detektion eines Fehlers, also von Spannungen in Höhe der Arbeitsspannung, wird die Arbeitsspannung sofort abgeschaltet. So wird beispielsweise in Hybrid und Elektrofahrzeugen dann die Batterie mittels des Hauptschalters von der Fahrzeugelektrik getrennt.
-
Im Betrieb werden die Halbleiterbauelemente in der Regel geschaltet. Damit liegt ein rechteckförmiges Spannungssignal an den Phasenanschlüssen der Halbbrücken an. Der Lowside Collector (Chiprückseite des Lowside Schalters) ist mit dem Phasenanschluss verbunden. Dieses rechteckförmige Hochvoltsignal wird somit über die zwei Kapazitäten in den Niedervoltteil eingekoppelt. Mit einem Abgriff beim kapazitiven Spannungsteiler kann bei bekannter Arbeitsspannung sowie bekannter und temperaturstabiler Kapazität im thermischen Interface durch einfache Rechnung der Kapazitätswert der Keramik bestimmt werden. Aus dem Kapazitätswert lässt sich die Temperatur der Keramik unter dem Chip bestimmen.
-
Ein Vorteil ist, dass auch bei Fehlfunktionen des Chips (Überschläge, Plasmabildung usw.) Messungen sicher isoliert vom Hochvoltteil ausgeführt werden können solange die Keramik nicht schmilzt (was im Vergleich zu einem Lichtbogen bei Heißleitern auf DCB sehr unwahrscheinlich ist) und die Fehlfunktionen von der Auswerteschaltung 32, 33 detektiert werden können. Mit dem erfindungsgemäßen Verfahren können zudem Fehlerfälle erkannt werden, da im Falle eines Durchschlags der Isolationsschicht die obere Kapazität (Cdcb) kurzgeschlossen wird und dadurch an der unteren Kapazität (Ctim) die gesamte Arbeitsspannung pulsierend anliegt. Der Durchschlag kann erkannt werden, wenn die untere Kapazität (Ctim) für diese kurzzeitige Spannungsbelastung ausgelegt ist. Dies ist der Fall insbesondere in Systemen wo eine erhöhte Isolationsanforderung besteht (zum Beispiel Ladegeräte für Elektrofahrzeuge). Die Auswerteschaltung muss demnach für die Arbeitsspannung des Leistungsmoduls ausgelegt sein (muss sich kurzzeitig bzw. transient schützen können). Bei Detektion von Fehlern, also von Spannungen in Höhe der Arbeitsspannung, wird die Arbeitsspannung sofort abgeschaltet (z.B. Batterie-Hauptschalter in bekannten Hybrid- und Elektrofahrzeugen). Die Fehlerdetektion kann dabei auch unabhängig von Temperaturdetektion, d.h., auch mit zwei temperaturunabhängigen parasitären Kapazitäten durchgeführt werden.
