DE102014201550A1 - Multi-layer circuit board - Google Patents

Multi-layer circuit board Download PDF

Info

Publication number
DE102014201550A1
DE102014201550A1 DE102014201550.2A DE102014201550A DE102014201550A1 DE 102014201550 A1 DE102014201550 A1 DE 102014201550A1 DE 102014201550 A DE102014201550 A DE 102014201550A DE 102014201550 A1 DE102014201550 A1 DE 102014201550A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
edges
layers
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014201550.2A
Other languages
German (de)
Inventor
Frank Roeder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102014201550.2A priority Critical patent/DE102014201550A1/en
Publication of DE102014201550A1 publication Critical patent/DE102014201550A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09027Non-rectangular flat PCB, e.g. circular
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Erfindungsgemäß werden eine Leiterplatte (1) und ein entsprechendes Herstellungsverfahren. Die Leiterplatte (1) weist Bauelemente (2) und/oder Signalleitungen sowie mehrere geerdete Lagen (GND-Lagen) auf. Sie ist als Mehrlagenplatine ausgeführt. Die Kanten (3) der Leiterplatte (1) sind metallisiert und mit mindestens einer geerdeten Lage kontaktiert.According to the invention, a printed circuit board (1) and a corresponding manufacturing method. The circuit board (1) has components (2) and / or signal lines and a plurality of grounded layers (GND layers). It is designed as a multilayer board. The edges (3) of the printed circuit board (1) are metallized and contacted with at least one grounded layer.

Description

Die vorliegende Erfindung betrifft eine Leiterplatte mit Bauelementen und/oder Signalleitungen, die als Mehrlagenplatine ausgeführt ist und mehrere geerdete Lagen (GND) aufweist. The present invention relates to a printed circuit board with components and / or signal lines, which is designed as a multilayer board and has a plurality of grounded layers (GND).

Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer Leiterplatte, die Bauelemente und/oder Signalleitungen sowie mehrere geerdete Lagen (GND-Lagen) aufweist und die als Mehrlagenplatine ausgeführt ist. Furthermore, the invention relates to a method for producing a printed circuit board having components and / or signal lines and a plurality of grounded layers (GND layers) and which is designed as a multilayer board.

Solche Leiterplatten sind aus dem Stand der Technik bekannt. Die Bauelemente und Signalleitungen auf Leiterplatten bzw. Flachbaugruppen können einer EMV-störbehafteten (Elektromagnetische Verträglichkeit) Umgebung ausgesetzt sein und dadurch in ihrer Funktion beeinflusst werden. Durch die Eigenstörung der Flachbaugruppe können eigene Schaltungsteile gestört werden. Such printed circuit boards are known from the prior art. The components and signal lines on printed circuit boards or printed circuit boards can be exposed to an EMC-spurious (electromagnetic compatibility) environment and thus influenced in their function. Due to the interference of the printed circuit board own circuit parts can be disturbed.

Außerdem stellt die Entwärmung von Leiterplatten ein Problem dar. Es können Wärme-HotSpots auf Leiterplatten entstehen bzw. kann sich eine ungleichmäßige Wärmeverteilung ausbilden. In addition, the cooling of printed circuit boards is a problem. There may be hot spots on printed circuit boards or can form an uneven heat distribution.

Eine Möglichkeit, diese Fehlfunktionen auf Flachbaugruppen durch EMV-Emission/Immission zur vermeiden, bietet die bekannte Schirmung mittels GND-Lagen im Lagenaufbau der Leiterplatten. One way to avoid these malfunctions on printed circuit boards by EMC emission / immission, provides the known shielding by means of GND layers in the layer structure of the circuit boards.

Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplatte und ein Verfahren zur Herstellung einer Leiterplatte der oben genannten Art derart zu verbessern, dass eine EMV-Abschirmung und zugleich eine effektive Entwärmung erreicht werden. The invention has for its object to improve a circuit board and a method for producing a printed circuit board of the type mentioned above such that an EMC shield and at the same time an effective heat dissipation can be achieved.

Die erste Aufgabe wird durch die Merkmale nach Anspruch 1 gelöst. Dabei sind die Kanten der Leiterplatte metallisiert und mit mindestens einer geerdeten Lage kontaktiert. The first object is solved by the features of claim 1. The edges of the circuit board are metallized and contacted with at least one grounded layer.

Eine vorteilhafte Ausführungsform besteht, wenn nach Anspruch 2 die geerdeten Lagen an die Kanten herangeführt und mittels Metallisierung an den Kanten untereinander verbunden sind. An advantageous embodiment is when according to claim 2, the grounded layers brought to the edges and connected to each other by means of metallization at the edges.

Vorteilhafterweise ist die Leiterplatte nach Anspruch 3 über ihre metallisierten Kanten mittels Federkontakten mit einem Gehäuse verbindbar. Advantageously, the circuit board according to claim 3 can be connected via its metallized edges by means of spring contacts with a housing.

Eine weitere vorteilhafte Ausführungsform besteht, wenn nach Anspruch 4 die Metallisierung als Goldauflage ausgeführt ist. A further advantageous embodiment is when according to claim 4, the metallization is designed as a gold plating.

Die das Verfahren betreffende Aufgabe wird mit den Merkmalen nach Anspruch 5 gelöst. Das Verfahren zur Herstellung einer Leiterplatte, die Bauelemente und/oder Signalleitungen sowie mehrere geerdete Lagen (GND-Lagen) aufweist und die als Mehrlagenplatine ausgeführt ist, kennzeichnet sich dadurch aus, dass die Kanten der Leiterplatte metallisiert und mit mindestens einer geerdeten Lage kontaktiert werden. The object of the method is achieved with the features of claim 5. The method for producing a printed circuit board having components and / or signal lines and a plurality of grounded layers (GND layers) and which is designed as a multilayer board, characterized in that the edges of the circuit board are metallized and contacted with at least one grounded layer.

Weitere das Verfahren betreffende Ausführungsformen sind den Unteransprüchen 6 bis 8 zu entnehmen. Further embodiments relating to the method can be found in the subclaims 6 to 8.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung näher erläutert. Die Zeichnung zeigt einen Ausschnitt einer Leiterplatte 1 mit Bauelementen 2 und/oder Signalleitungen, wobei die Leiterplatte 1 als Mehrlagenplatine ausgeführt ist und mindestens eine geerdete Lage aufweist. An embodiment of the invention will be explained in more detail with reference to a drawing. The drawing shows a section of a printed circuit board 1 with components 2 and / or signal lines, the circuit board 1 designed as a multilayer board and has at least one grounded layer.

Zur EMV-Stabilisierung sind die Kanten 3 der Leiterplatte 1 metallisiert und mit mindestens einer geerdeten Lage (GND-Lage) kontaktiert. Die GND-Lagen sind an die Leiterplattenkante herangeführt und mittels Metallisierung untereinander verbunden. Durch die Kantenmetallisierung entsteht um die Leiterplatte 1 ein hermetisch geschlossener, abgeschirmter Raum wie bei einem Faraday-Käfig. For EMC stabilization are the edges 3 the circuit board 1 metallized and contacted with at least one grounded layer (GND layer). The GND layers are brought to the edge of the PCB and interconnected by metallization. The edge metallization arises around the circuit board 1 a hermetically sealed, shielded room like a Faraday cage.

Die Metallisierung kann durch einen Prozess beim Leiterplattenhersteller erfolgen, der parallel zur Metallisierung der Bohrungen durchgeführt werden kann. Die Leiterplatten 1 können über die metallisierte Kante mittels Federkontakten direkt mit einem Gehäuse verbunden werden. Dadurch wird die Leiterplatte 1 direkt geschirmt und es ist eine definierte Schirmauflage vorhanden. Zusätzlich kann die Wärme über die thermisch leitenden Kanten 3 abgeführt werden, d.h. „hot spots“ können vermieden werden. Die großflächigen GND-Lagen ziehen die Wärme nach außen zur Kante. The metallization can be done by a process at the PCB manufacturer, which can be performed in parallel to the metallization of the holes. The circuit boards 1 can be connected directly to a housing via the metallized edge by means of spring contacts. This will make the circuit board 1 directly shielded and there is a defined shielding pad available. Additionally, the heat can pass over the thermally conductive edges 3 be removed, ie "hot spots" can be avoided. The large GND layers pull the heat outwards to the edge.

Dadurch ergeben sich als Vorteile nicht nur die Verringerung der EMV-Abstrahlung sondern auch die Erhöhung der Störfestigkeit gegenüber dem Schalten von Halbleiterbauelementen (IGBT-Schalten) beim Einsatz in einem integrierten Motor. As a result, not only the reduction of the EMC radiation but also the increase in immunity to the switching of semiconductor devices (IGBT switching) when used in an integrated motor are obtained as advantages.

Die Störabstrahlung einer Baugruppe und/oder die Störanfälligkeit einer Baugruppe wird durch die Kontaktierung der Kanten der Leiterplatte drastisch reduziert. Die Störung (Innere EMV) von Signal-Lagen einer Baugruppe durch die eigenen VCC-Lagen (Stromversorgungslagen) reduziert sich auf ein Minimum, wenn VCC-Lagen von GND-Lagen gegen die Signallagen abgeschirmt werden. Zudem wird eine Wärmeableitung nach außen zu den Kanten und eine gleichmäßige Verteilung der Wärme auf der Leiterplatte 1 erreicht. Dies verbessert auch die mechanische Stabilität/Steifigkeit der Leiterplatte. The noise emission of an assembly and / or the susceptibility of an assembly is drastically reduced by the contacting of the edges of the circuit board. The interference (internal EMC) of signal layers of an assembly by its own VCC layers (power supply layers) is reduced to a minimum when VCC layers of GND layers are shielded against the signal layers. In addition, a heat dissipation outward to the edges and a uniform distribution of heat on the circuit board 1 reached. This also improves the mechanical stability / rigidity of the printed circuit board.

Der Prozess der Metallisierung von Außenkanten der Leiterplatte ist der gleiche, wie er für die Metallisierung von Bohrungen auf einer Leiterplatte verwendet wird. The process of metallization of outer edges of the printed circuit board is the same as that used to metallize holes on a printed circuit board.

Das Kupfer der GND-Lagen wird im CAD-Layout jeweils bis nach außen gezogen. Bei einer Metallisierung werden diese direkt an der Kante miteinander verbunden. Dies lässt sich als eine metallisierte Bohrung vorstellen, die als so genanntes „Langloch“ komplett um die Leiterplatte gelegt wird. Schaltungstechnisch wird kein zusätzlicher Filter auf der Flachbaugruppe platziert. Auch entspricht der Lagenaufbau einer Symmetrie und ist Stand der Technik. The copper of the GND layers is drawn to the outside in the CAD layout. In a metallization these are connected directly at the edge. This can be thought of as a metallized hole, which is placed as a so-called "slot" completely around the circuit board. In terms of circuitry, no additional filter is placed on the printed circuit board. The layer structure also corresponds to a symmetry and is state of the art.

Die Stromversorgungslagen lassen sich extra dünn zur Bauteilseite hin anordnen. Dadurch können so genannte Abblockkondensatoren an FPGAs (Field-Programmable Gate Array) oder CPUs weggelassen werden, da sich bereits durch diesen unsymmetrischen Lagenaufbau die Powerintegrität um mehrere Faktoren verbessert. The power supply layers can be arranged extra thin to the component side. As a result, so-called blocking capacitors can be omitted from field-programmable gate arrays (FPGAs) or CPUs, since this unbalanced layer structure improves the power integrity by several factors.

Die Metallisierung kann eine Goldauflage sein, z.B. ENIG = Electroless Nickel Immersion Gold (Chemisch Nickel/Gold). The metallization may be a gold plating, e.g. ENIG = Electroless Nickel Immersion Gold (Chemical Nickel / Gold).

Für den Serienprozess ist aber auch die Oberfläche Immersion Tin (Chemisch Zinn) möglich. Die GND-Lagen verbinden sich bei der chemischen Oberflächenauftragung, einem Endprozess der Leiterplattenherstellung. For the series process but also the surface immersion tin (chemical tin) is possible. The GND layers combine in the chemical surface application, a final process of PCB manufacturing.

Die Metallisierung der Kanten erfolgt ohne zusätzliche Prozessschritte und ist damit wenig kostenaufwendig. The metallization of the edges takes place without additional process steps and is therefore less expensive.

Vor allem bei kleinen Leiterplatten, wenn die Fläche nicht mehr für eine ausreichende Wärmeabstrahlung ausreicht, bietet sich die Kantenmetallisierung als Lösung zur Wärmeableitung an. Especially for small circuit boards, when the area is no longer sufficient for sufficient heat dissipation, the edge metallization offers as a solution for heat dissipation.

Claims (8)

Leiterplatte (1) mit Bauelementen (2) und/oder Signalleitungen, die als Mehrlagenplatine ausgeführt ist und mehrere geerdete Lagen (GND-Lagen) aufweist, dadurch gekennzeichnet, dass die Kanten (3) der Leiterplatte (1) metallisiert und mit mindestens einer geerdeten Lage kontaktiert sind. Printed circuit board ( 1 ) with components ( 2 ) and / or signal lines, which is designed as a multilayer board and has a plurality of grounded layers (GND layers), characterized in that the edges ( 3 ) of the printed circuit board ( 1 ) are metallized and contacted with at least one grounded layer. Leiterplatte (1) nach Anspruch 1, dadurch gekennzeichnet, dass die geerdeten Lagen an die Kanten (3) herangeführt und mittels Metallisierung an den Kanten (3) untereinander verbunden sind. Printed circuit board ( 1 ) according to claim 1, characterized in that the earthed layers at the edges ( 3 ) and by means of metallization at the edges ( 3 ) are interconnected. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Leiterplatte (1) über ihre metallisierten Kanten (3) mittels Federkontakten mit einem Gehäuse verbindbar sind. Printed circuit board according to claim 1 or 2, characterized in that the printed circuit board ( 1 ) over their metallized edges ( 3 ) are connectable by means of spring contacts with a housing. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Metallisierung als Goldauflage ausgeführt ist. Printed circuit board according to one of the preceding claims, characterized in that the metallization is designed as a gold plating. Verfahren zur Herstellung einer Leiterplatte (1), die Bauelemente (2) und/oder Signalleitungen sowie mehrere geerdete Lagen (GND-Lagen) aufweist und die als Mehrlagenplatine ausgeführt ist, dadurch gekennzeichnet, dass die Kanten (3) der Leiterplatte (1) metallisiert und mit mindestens einer geerdeten Lage kontaktiert werden. Method for producing a printed circuit board ( 1 ), the components ( 2 ) and / or signal lines and a plurality of grounded layers (GND layers) and which is designed as a multilayer board, characterized in that the edges ( 3 ) of the printed circuit board ( 1 ) and contacted with at least one grounded layer. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die geerdeten Lagen an die Kanten (3) herangeführt und mittels Metallisierung an den Kanten (3) untereinander verbunden werden. A method according to claim 5, characterized in that the grounded layers at the edges ( 3 ) and by means of metallization at the edges ( 3 ) are interconnected. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Leiterplatte (1) über ihre metallisierten Kanten (1) mittels Federkontakten mit einem Gehäuse verbunden wird. Method according to claim 5 or 6, characterized in that the printed circuit board ( 1 ) over their metallized edges ( 1 ) is connected by means of spring contacts with a housing. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Kanten (3) mit einer Goldauflage metallisiert werden. Method according to one of claims 5 to 7, characterized in that the edges ( 3 ) are metallized with a gold plating.
DE102014201550.2A 2014-01-29 2014-01-29 Multi-layer circuit board Ceased DE102014201550A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014201550.2A DE102014201550A1 (en) 2014-01-29 2014-01-29 Multi-layer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014201550.2A DE102014201550A1 (en) 2014-01-29 2014-01-29 Multi-layer circuit board

Publications (1)

Publication Number Publication Date
DE102014201550A1 true DE102014201550A1 (en) 2015-07-30

Family

ID=53522964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014201550.2A Ceased DE102014201550A1 (en) 2014-01-29 2014-01-29 Multi-layer circuit board

Country Status (1)

Country Link
DE (1) DE102014201550A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017101399A1 (en) 2017-01-25 2018-07-26 Sick Ag sensor arrangement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777620B1 (en) * 1999-12-02 2004-08-17 Nec Corporation Circuit board
DE69831700T2 (en) * 1997-06-25 2006-07-06 Nec Corp. Structure for shielding an electronic circuit from radio waves
US8592690B2 (en) * 2011-03-31 2013-11-26 Hon Hai Precision Industry Co., Ltd. Circuit board having circumferential shielding layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69831700T2 (en) * 1997-06-25 2006-07-06 Nec Corp. Structure for shielding an electronic circuit from radio waves
US6777620B1 (en) * 1999-12-02 2004-08-17 Nec Corporation Circuit board
US8592690B2 (en) * 2011-03-31 2013-11-26 Hon Hai Precision Industry Co., Ltd. Circuit board having circumferential shielding layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017101399A1 (en) 2017-01-25 2018-07-26 Sick Ag sensor arrangement
EP3355075A1 (en) * 2017-01-25 2018-08-01 Sick AG Sensor assembly

Similar Documents

Publication Publication Date Title
EP1575344B1 (en) Control device
EP0350775B1 (en) Filter arrangement
DE112016005793T5 (en) Sliding thermal shielding
DE102007029713A1 (en) Printed circuit board and method for its production
EP2989870B1 (en) Housing, circuit assembly, drive assembly and method for producing the circuit assembly
DE4317469A1 (en) Assembly for electronic apparatuses
DE10064969A1 (en) Device for filtering one or more electrical wires to be connected to a casing from outside fits in a multilayer printed circuit board with carrier layers and conductor layers with a filter side part of a contact pin fastened on it.
DE102010063245A1 (en) Printed circuit board with shielding
DE102013209296A1 (en) Electronic module, in particular control device for a vehicle and method for its production
DE102014201550A1 (en) Multi-layer circuit board
DE102014221973A1 (en) Electrical apparatus for use in a contaminating medium and method of making the same
DE102013221239A1 (en) Control device and plug connector for a control device
DE202019005327U1 (en) Heat dissipation structure of an electronic device
DE102011082537A1 (en) Printed circuit board and electrical components for use in an aggressive environment and method for producing such a printed circuit board
DE102006031037B3 (en) Electronic circuit e.g. printed circuit board, shielding method, involves surrounding part of circuit that includes electronic components by electro-magnetic interference ring for shielding circuit against electromagnetic radiations
DE112015000298T5 (en) Control for a power converter
DE102017202329A1 (en) Multilayer printed circuit board and electronic arrangement with such
DE102017123109B4 (en) power electronics module
DE102007014579B4 (en) microphone
DE10353139B4 (en) Stackable modular housing system and method of making the same
DE102018217349A1 (en) Circuit board
DE102020206361B4 (en) power electronics device
EP3300472B1 (en) Electrical component
DE102014222104A1 (en) Circuit carrier and control unit
DE102014221572A1 (en) Housing for a control unit and control unit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final