DE102014117375A1 - Rechnerarchitektur zur bereitstellung von flexibilität bzw. skalierbarkeit - Google Patents

Rechnerarchitektur zur bereitstellung von flexibilität bzw. skalierbarkeit Download PDF

Info

Publication number
DE102014117375A1
DE102014117375A1 DE102014117375.9A DE102014117375A DE102014117375A1 DE 102014117375 A1 DE102014117375 A1 DE 102014117375A1 DE 102014117375 A DE102014117375 A DE 102014117375A DE 102014117375 A1 DE102014117375 A1 DE 102014117375A1
Authority
DE
Germany
Prior art keywords
module
slots
pcie
slot
network structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014117375.9A
Other languages
English (en)
Inventor
Dirk F. Blevins
John M. Morgan
Marc A. Goldschmidt
Edward J. Pullin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014117375A1 publication Critical patent/DE102014117375A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

Vorrichtung, Systeme bzw. Verfahren können eine Peripheral Component Interconnect express(PCIe)-Verbindung umfassen, um einen Steckplatz direkt mit einer Netzwerkstruktur zu verbinden. Der Steckplatz kann durch eine Oberfläche definiert werden bzw. kann ein Hardware-Modul aufnehmen. Eine Rack-Einheitsausführung kann verwendet werden, wie eine 1-Rack-Einheitsausführung (1U), eine 4-Rack-Einheitsausführung (4U), usw. Die Netzwerkstruktur kann verwendet werden, wenn das Prozessormodul über die PCIe-Verbindung kommuniziert, diese kann überbrückt werden, wenn das Prozessormodul über die zusätzlichen PCIe-Verbindungen kommuniziert, usw. Die PCIe-Verbindung kann eine direkte Punkt-zu-Punkt-PCIe-Verbindung, eine Doppelstern-PCIe-Verbindung, usw. umfassen. Zusätzlich kann die PCIe-Verbindung in einer skalierbaren Rack-Architektur verwendet werden.

Description

  • HINTERGRUND
  • Ausführungsformen beziehen sich im Allgemeinen auf eine Rechnerarchitektur. Spezieller beziehen sich Ausführungsformen auf eine Rechnerarchitektur, einschließlich einer Peripheral Component Interconnect express(PCIe)-Verbindung zur direkten Ankopplung eines Steckplatzes, der ein Hardware-Modul mit einem oder mehreren anderen Steckplätzen, mit einer Netzwerkstruktur, usw. oder Kombinationen von diesen, aufnehmen kann. Die Rechnerarchitektur kann eine skalierbare Rack-Architektur umfassen.
  • Eine herkömmliche Rechnerarchitektur kann proprietäre bzw. separate speziell gebaute Kästen umfassen, die funktionell unflexibel, nicht skalierbar, lieferantenspezifisch, mit hohen Zusatzkosten verbunden, platzverschwenderisch, usw. sein können. Darüber hinaus kann die herkömmliche Architektur zur Implementierung von Workflows einen speziell gebauten Top-of-Rack(ToR)-Schalter umfassen. Darüber hinaus kann die herkömmliche Architektur Kabel (z. B. Lichtwellenleiter, Kupfer, usw.) umfassen, um die separaten, speziell gebauten Kästen mit dem ToR-Schalter zu verbinden, wodurch zusätzliche Kosten entstehen, die Bandbreite begrenzt, die Komplexität erhöht, usw. werden kann. So können beispielsweise ein Rechenzentrum bzw. ein Dienstleister durch die Bandbreite von Verbindungen (z. B. 10 Gb/s), durch separate, mehrere feste Funktionen verbindende Overlays, durch bestehende Verwendungszwecke, durch einen vorhandenen Raum, durch Kosten, usw. oder durch Kombinationen von diesen begrenzt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die verschiedenen Vorteile der Ausführungsformen werden für den Fachmann beim Durchlesen der folgenden technischen Daten und der anhängenden Ansprüche sowie unter Bezugnahme auf die folgenden Zeichnungen offensichtlich, in denen:
  • 1A zu 1E sind Blockdiagramme beispielhafter skalierbarer modularer Rack-Architekturen entsprechend einer Ausführungsform,
  • 2A und 2B sind perspektivische Ansichten von beispielhaften Rückwandplatinenkonfigurationen entsprechend einer Ausführungsform,
  • 3A bis 3D sind perspektivische Ansichten von beispielhaften Hardware-Modulen entsprechend einer Ausführungsform,
  • 4A bis 4C sind perspektivische Ansichten einer beispielhaften Rack-Einheitsausführung entsprechend einer Ausführungsform,
  • 5A bis 5B sind perspektivische Ansichten von zwei beispielhaften Rack-Einheitsausführungen entsprechend einer Ausführungsform,
  • 6 ist ein Flussdiagramm eines beispielhaften Verfahrens zur Verwendung einer PCIe-Verbindung gemäß einer Ausführungsform,
  • 7 ist ein Blockdiagramm eines Beispiels einer Logikarchitektur gemäß einer Ausführungsform,
  • 8 ist ein Blockdiagramm eines Beispiels eines Prozessors gemäß einer Ausführungsform, und
  • 9 ist ein Blockdiagramm eines Beispiels eines Systems, gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1A bis 1D sind Blockdiagramme beispielhafter skalierbarer modularer Rack-Architekturen entsprechend einer Ausführungsform, 1A zeigt einer skalierbare modulare Rack-Architektur 10, einschließlich der Oberflächen 12 (12a–12h), die einen Steckplatz 14 (14a–14h) zur Aufnahme eines Hardware-Moduls definieren. Das Hardware-Modul kann irgendeine Art von Funktionalität, wie beispielsweise eine Berechnungsfunktionalität, Speicherfunktionalität, Sicherheitsfunktionalität, usw. oder Kombinationen von diesen umfassen. So kann das Hardware-Modul ein Prozessormodul, ein Speichermodul, ein Sicherheitsmodul, ein Netzwerkmodul, einen Switch-Modul, ein Microserver-Modul, ein Peripheral Component Interconnect express(PCIe)-Modul, ein Grafikmodul, eine Mehrzweck-E/A-Karte, usw. oder Kombinationen von diesen umfassen. Es sollte verstanden werden, dass irgendeine Art von serieller Verbindung verwendet werden kann, und PCIe (z. B. Peripheral Components Interconnect/PCI Express-Spezifikation 3.0 der PCI Special Interest Group) wird zu Illustrationszwecken beschrieben.
  • Die Architektur 10 umfasst die PCIe-Verbindung 16 (16a–16h) (z. B. ein PCIe-Struktur), die jeden Steckplatz 14 (14a–14h) mit einer Netzwerkstruktur 18 verbindet. Der Kern der Netzwerkstruktur 18 kann angepasst bzw. differenziert werden, wie gewünscht. In einem Beispiel bildet das Ethernet den Kern der Netzwerkstruktur 18, und die Netzwerkstruktur 18 ist ein Ethernet-Switch. Der Kern der Netzwerkstruktur 18 kann ebenfalls eine native Unterstützung für einen Arbeitsfluss, wie eine Netzwerk-Funktionsvirtualisierung (Network Function Virtualization – NFV), einen Open Flow (OF), eine Software definierte Vernetzung (Software Defined Networking – SDN), usw. oder Kombinationen von diesen umfassen. Somit könnte eine Hybridstruktur, einschließlich einer PCIe-Struktur und einer Netzwerkstruktur, Elemente (z. B. Berechnung, Speicherung, Sicherheit, usw.) konsolidieren, um die Anforderung an Ausrüstungen (z. B. speziell gebauter Top-of-Rack(ToR)-Schalter), Verkabelung (z. B. Kupfer, Lichtwellenleiter, usw.), usw. durch die Bereitstellung von z. B. einem Rückwandplatinen-basierenden Design, das flexibel Komponenten bzw. Elemente aufnehmen kann (z. B. entfernbare Hardware-Module, Netzwerkstrukturen, Netzwerksicherheitschips, usw.) effektiv zu beseitigen.
  • Beachtenswerterweise kann die Verwendung der PCIe 16-Verbindung (16a–16h) bzw. der Netzwerkstruktur 18 die Kommunikation zwischen jedem Steckplatz 14 (14a–14h), nativ ohne eine erforderliche Änderung der Software, erlauben. In einem Beispiel kann ein jeweiliges Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 14a und ein jeweiliges Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 14b aufgenommen werden, wobei die Netzwerkstruktur 18 verwendet wird, wenn die jeweiligen Hardware-Module nativ miteinander über die PCIe-Verbindungen 16a, 16b kommunizieren, ohne dass eine Änderung der Software erforderlich wird. In einem anderen Beispiel kann ein jeweiliges Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 14a und ein jeweiliges Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 14e aufgenommen werden, wobei die Netzwerkstruktur 18 überbrückt wird, wenn die jeweiligen Hardware-Module nativ miteinander über eine zusätzliche PCIe-Verbindung 20 (20a–20b) kommunizieren, wodurch die Steckplätze 14a, 14e direkt mit beispielsweise einer Brücke 22 verbunden werden. Die Brücke kann angepasst bzw. differenziert werden, wie gewünscht. In einem Beispiel kann die Brücke eine PCIe-zu-Ethernet-Brücke umfassen. Während eine separate Brücke zwischen einem beliebigen von zwei der Steckplätze 14 für eine direkte Kommunikation positioniert werden kann, kann die Brücke 22 auf einem beliebigen der Steckplätze 14 verwendet werden, um die Struktur 18 zu überbrücken und um direkt miteinander zu kommunizieren.
  • Die Architektur 10 umfasst eine zusätzliche PCIe-Verbindung 24 (24a–24c). Die zusätzliche PCIe-Verbindung 24 (24a–24c) verbindet den Steckplatz direkt 14a, der ein Prozessormodul aufnehmen kann, mit den Steckplätzen 14b–14d, die ein Ein-/Ausgangs(E/A)-Modul wie beispielsweise ein Speichermodul aufnehmen können. In einem Beispiel kann das Speichermodul ein Halbleiterlaufwerk(SSD)-Modul umfassen. Hierdurch wird die Netzwerkstruktur 18 überbrückt, wenn das Hardware-Modul (z. B. ein Prozessormodul) und das E/A-Modul (z. B. das SSD-Modul) miteinander über die PCIe-Verbindung 24 (24a–24c) kommunizieren. Darüber hinaus umfasst die Architektur 10 eine zusätzliche PCIe-Verbindung 26 (26a–26c), wodurch der Steckplatz 14e (auf dem sich z. B. ein Prozessormodul befindet) mit dem Steckplatz 14f–14h (auf dem sich z. B. ein E/A-Modul befindet) direkt koppelt, wobei die Netzwerkstruktur 18 überbrückt wird, wenn das Hardware-Modul (z. B. das Prozessormodul) und das E/A-Modul (z. B. das SSD-Modul) miteinander über die PCIe-Verbindung 26 (26a–26c) kommunizieren.
  • Die Architektur 10 umfasst eine Doppelstern(oder Full Mesh)-PCIe-Verbindung, wodurch die vier Steckplätze 14 (14a–14d und 14e–14h) direkt miteinander gekoppelt werden. Im erläuterten Beispiel von 1A koppelt die Doppelstern-PCIe-Verbindung die Steckplätze 14a–14d direkt miteinander, wobei die PCIe-Verbindungen 24a–24c den Steckplatz 14a jeweils direkt mit den Steckplätzen 14b–14d koppeln sowie die PCIe-Verbindungen 24d, 24e den Steckplatz 14b jeweils direkt mit den Steckplätzen 14c, 14d koppeln, und eine PCIe-Verbindung 24f die Steckplätze 14c und 14d koppelt. Darüber hinaus koppelt die Doppelstern-PCIe-Verbindung die Steckplätze 14e–14h direkt miteinander, wobei die PCIe-Verbindungen 26a–26c den Steckplatz 14e jeweils direkt mit den Steckplätzen 14b–14d koppeln sowie die PCIe-Verbindungen 26d, 26e jeweils den Steckplatz 14e direkt mit den Steckplätzen 14f, 14g koppeln, und eine PCIe-Verbindung 26f die Steckplätze 14g und 14h direkt koppelt. Somit kann ein beliebiger Steckplatz 14 in einem Unterbereich (z. B. ein Einheitsunterbereich mit zwei Racks) eine direkte Kommunikation mittels einer jeweiligen Doppelstern-PCIe-Verbindung zur Verfügung stellen. Somit wird die Netzwerkstruktur 18 überbrückt, wenn ein Hardware-Modul über die Doppelstern-PCIe-Verbindungen kommuniziert.
  • Die Architektur 10 umfasst eine zusätzliche PCIe-Verbindung 28 (28a–28b). Die zusätzliche PCIe-Verbindung 28 (28a–28b) verbindet die Steckplätze 14a, 14e direkt mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) 30. In einem Beispiel umfasst der Rückwandplatinen-E/A 30 einen Port wie beispielsweise einen mittelabhängigen Schnittstellen(MDI)-Port (z. B. Uplink-Port), ein MDI-Übergabe(MDIX)-Port, usw. Der Rückwandplatinen-E/A kann beispielsweise ein Steckverbinder mit einem kleinen Formfaktor (SFP), ein Vierfach-SFP(QSFP)-Steckverbinder, usw. oder Kombinationen von diesen sein. Hierdurch wird die Netzwerkstruktur 18 überbrückt, wenn das Hardware-Modul (z. B. ein Prozessormodul) über den Rückwandplatinen-E/A 30 mittels der zusätzlichen PCIe-Verbindung 28 kommuniziert.
  • Während einer direkten Punkt-zu-Punkt-PCIe-Verbindungsherstellung der Steckplätze 14a, 14e mit den Rückwandplatinen-E/A 30, was in 1A veranschaulicht wird, kann der Rückwandplatinen-E/A 30 direkt mit einem beliebigen der Steckplätze 14 (14a–14h) verbunden werden. In einem Beispiel nimmt jeder der Steckplätze 14a–14h ein jeweiliges Prozessormodul auf, und diese werden jeweils direkt mit dem Ein-/Ausgang 30 über die PCIe-Verbindungen 28a–28h gekoppelt. Darüber hinaus kann die Struktur 18 direkt mit dem Rückwandplatinen-E/A 30 verbunden werden bzw. dieser kann verwendet werden, wenn die Steckplätze 14 (14a–14h) über den Rückwandplatinen-Ein-/-Ausgang 30 beispielsweise über die PCIe-Verbindung 16 (16a–16h) kommunizieren.
  • Eine skalierbare Struktur (z. B. eine skalierbare PCIe-Struktur, eine skalierbare Hybridstruktur) bzw. eine skalierbare Rack-Architektur kann zur Anpassung bzw. Differenzierung verwendet werden. Beispielsweise kann eine Rack-Einheit (U) eine Abmessung einer Industrienorm, wie eine 19-Zoll-Rack-Spezifikation, eine 23-Zoll-Rack-Spezifikation, eine offene Rack-Spezifikation, eine Open Compute-Projekt(OCP)-Spezifikation, usw. besitzen. In einem Beispiel kann ein Chassis eine Standardgröße besitzen, um in einen Standardrahmen wie ein 19-Zoll-Rack zu passen, wobei die Breite des Chassis bis zu ca. 19 Zoll betragen kann, die Höhe des Chassis kann sich in Schritten von ca. 4,44 cm (1,75 Zoll) (1U, 2U, 3U, 4U...nU, wobei n = 42 für eine herkömmliche Industrienorm ist) ändern, und die Länge des Chassis kann bis ca. 93,98 cm (37 Zoll) betragen.
  • So kann beispielsweise eine 1-Rack-Einheitausführung (1U) A zwei Steckplätze 14a, 14b umfassen, um ein jeweiliges Hardware-Modul aufzunehmen, dessen Höhe ca. 4,44 cm (1,75 Zoll) nicht überschreiten sollte, eine 2-Rack-Einheitausführung (2U) B umfasst vier Steckplätze 14a–14d, um ein jeweiliges Hardware-Modul aufzunehmen, dessen Höhe ca. 8,89 cm (3,5) Zoll nicht überschreiten sollte und eine 4-Rack-Einheitausführung C umfasst acht Steckplätze 14a–14h, um eines jeweiliges Hardware-Modul aufzunehmen, dessen Höhe ca. 17,78 cm (7,0 Zoll) nicht überschreiten sollte. In einem anderen Beispiel kann eine offene 1U-Rack-Ausführung drei Module umfassen, die horizontal ausgerichtet sind und die basierend auf einer OCP-Spezifikation eine Höhe von ca. 4,44 cm (1,75 Zoll) nicht überschreiten sollten. In einem weiteren Beispiel kann eine Rack-Einheitsausführung, Modul bzw. Chassis unabhängig von einer Industrienorm verwendet werden. Darüber hinaus sollte verstanden werden, dass eine Einheitsausführung für eine Nicht-Rack-Ausführung wie beispielsweise eine oder mehrere Steckplätze für einen nicht im Rack installierten Server für eine mobile Computer-Plattform, usw. verwendet werden kann.
  • Die skalierbare Struktur bzw. die skalierbare Rack-Architektur kann für eine flexible Funktionalität zur Verfügung gestellt werden. Beispielsweise kann ein Anwender ein System zusammenbauen, das auf einer Anforderung basiert (z. B. eine gegenwärtige Anforderung, eine zukünftige Anforderung, eine genau entsprechende Anforderung, usw.). Darüber hinaus müssen vorhandene Racks nicht entfernt bzw. gekauft werden, Kabel müssen nicht gekauft bzw. verlegt werden, usw. oder Kombinationen von diesen. Außerdem kann für eine flexible Funktionalität Platz eingespart werden.
  • Zusätzlich kann die Bandbreite skalierbar sein. Beispielsweise kann bei PCIe 3.0 eine PCIe-Verbindung ca. 8 Gb/s in beiden Richtungen liefern, mit einer Möglichkeit von zusätzlichen 3 Verbindungen pro Steckplatz (z. B. pro Modul), um eine skalierbare Bandbreite in einer skalierbaren Struktur zur Verfügung zu stellen.
  • Die Architektur 10 kann einen anwendungsspezifischen Ein-/Ausgang (E/A) für eine anwendungsdefinierte Funktionalität zur Verfügung zu stellen. In einem Beispiel kann der Anwender ein Element (z. B. Chipsatz), einschließlich einem spezifischen Ein-/Ausgang an einer Rückwandplatine entfallen lassen, um beispielsweise die relative Größe eines Prozessormoduls zu reduzieren. Der Anwender kann einen Massenspeicher (z. B. ein Festplattenlaufwerk) an einer Rückwandplatine entfallen lassen, um beispielsweise ein Prozessormodul zu verwenden, um die Architektur 10 über eine PCIe-Verbindung, eine Netzwerkstruktur, usw. oder über Kombinationen von diesen zu booten. Der Anwender kann ein auswerfbares Laufwerk verwenden, das, wenn dieses eingesetzt wird, eine PCIe-Verbindung, eine Netzwerkstruktur, usw. oder Kombinationen von diesen verwenden kann.
  • Die Architektur 10 kann ebenfalls ein Managementelement umfassen, um eine Managementfunktionalität zur Verfügung zu stellen. Beispielsweise kann der Anwender ein Managementelement an der Rückwandplatine verwenden, wie beispielsweise ein thermisches Managementelement, ein Versorgungsspannungsmanagementelement, usw. oder Kombinationen von diesen. Der Anwender kann ein Fehler/Ausfallelement, wie ein Modulfehler/Ausfallelement, ein Verbindungsfehler/Ausfallelement, ein Switch-Fehler/Ausfallelement, ein Brückenfehler/Ausfallelement, ein Port-Fehler/Ausfallelement, usw. oder Kombinationen von diesen verwenden. Der Anwender kann ein Element verwenden, um die Logik zu konfigurieren, um Komponenten zu aktivieren/deaktivieren, usw. oder Kombinationen von diesen. Somit kann das Managementelement eine PCIe-Verbindung, eine Netzwerkstruktur, usw. oder Kombinationen von diesen verwenden. Jeder Teil der Architektur 10 kann flexibel konfiguriert werden. Beispielsweise veranschaulicht 1B eine skalierbare modulare Rack-Architektur 32, einschließlich der Oberflächen 12 (12a–12h), die den Steckplatz 14 (14a–14h) definieren, um ein Hardware-Modul und die PCIe-Verbindung 16 (16a–16h) (z. B. PCIe-Struktur) aufzunehmen, wobei jeder Steckplatz 14 (14a–14h) direkt mit der Netzwerkstruktur 18 gekoppelt wird. Die Architektur 32 umfasst ebenfalls die zusätzliche PCIe-Verbindung 28a, 28b, die die Steckplätze 14a, 14e jeweils direkt mit einem Rückwandplatinen-E/A 30a, 30b, koppelt. Die Architektur 32 kann beispielsweise einen Compute-Server sein, einschließlich ein Prozessormodul, das auf jedem der Steckplätze 14a–14h aufgenommen werden kann. Im erläuternden Beispiel von 1B kann die Netzwerkstruktur 18 verwendet werden, wenn das Prozessormodul über die PCIe-Verbindung 16 (16a–16b) kommuniziert bzw. diese kann überbrückt werden, wenn das Prozessormodul über die zusätzlichen PCIe-Verbindungen 28a, 28b kommuniziert. Darüber hinaus kann eine nicht transparente Brücke (NTB) zwischen zwei Steckplätzen zur Erleichterung der Kommunikation und zur Vermeidung von Konflikten in einem Protokoll (z. B. PCIe-Protokoll) eingesetzt werden. Die nicht transparente Brücke kann in einem Prozessor, in einer Strukturkarte, usw. oder Kombinationen von diesen integriert sein.
  • 1C veranschaulicht eine skalierbare modulare Rack-Architektur 34, einschließlich den Oberflächen 12 (12a–12h), die den Steckplatz 14 (14a–14h) definieren, um ein Hardware-Modul und das PCIe-Verbindungsmodul 20 direkt auf dem Steckplatz 14a und Steckplatz 14e aufzunehmen. Die PCIe-Verbindung 20 kann die Steckplätze 14a, 14e direkt über eine Brücke koppeln. So können beispielsweise die Steckplätze 14a–14b eine erste Reihe einer 4U-Ausführung und die Steckplätze 14e–14h eine zweite Reihe einer 4U-Ausführung 4U bilden, wobei die Brücke zwischen dem Steckplatz 14a und dem Steckplatz 14e implementiert werden kann, um einen beliebigen der Steckplätze 14a–14d mit einem beliebigen der Steckplätze 14e–14h über die zwei Reihen zu koppeln. In einem anderen Beispiel kann eine separate Brücke zwischen einem beliebigen der Steckplätze 14a–14h verwendet werden.
  • Die Architektur 34 umfasst ebenfalls die zusätzliche direkte Kopplung der Steckplätze 14a–14d miteinander durch die PCIe-Verbindung 24 und die zusätzliche direkte Kopplung der Steckplätze 14e–14h miteinander durch die PCIe-Verbindung 26. Die zusätzlichen PCIe-Verbindungen 24, 26 können in jeder möglichen Konfiguration verwendet werden, wie einem Satz direkter Punkt-zu-Punkt-Verbindungen zwischen dem Steckplatz 12a und den Steckplätzen 12b–12d und einem Satz zwischen dem Steckplatz 12e und den Steckplätzen 12f–12h sowie eine Doppelstern-PCIe-Verbindung zwischen den Steckplätzen 12a–12d und eine Doppelstern PCIe-Verbindung zwischen den Steckplätzen 12e–12f, usw. oder Kombinationen von diesen. Darüber hinaus umfasst die Architektur 34 die zusätzliche Koppelung der Steckplätze 14a, 14e jeweils direkte mit dem Rückwandplatinen-E/A 30a, 30b durch die PCIe-Verbindung 28 (28a–28b). Somit kann die Netzwerkstruktur 18 deaktiviert, ausgeschlossen, ausgesteckt werden, usw. oder Kombinationen von diesen. Beachtenswerterweise können die relativen Kosten des Systems verringert werden, da die Netzwerkstruktur nicht für die Kommunikation der Hardware-Module erforderlich ist, verwendet werden muss, usw. oder Kombinationen von diesen.
  • Die Architektur 34 kann als Massenspeicher-Server verwendet werden, einschließlich von jeweiligen, auf den Steckplätzen 14a, 14e eingesetzten Prozessormodulen, die miteinander über die PCIe-Verbindung 20 kommunizieren; ein/mehrere Speichermodul(e) (z. B. ein SSD-Modul) kann/können auf den Steckplätzen 14b–14d eingesetzt werden, das/die mit dem auf Steckplatz 14a eingesetzten Prozessormodul mittels der PCIe-Verbindungen 24 kommunizieren und ein jeweiliges Speichermodul (z. B. ein SSD-Modul) kann auf den Steckplätzen 14f–14h eingesetzt werden, das mit dem auf dem Steckplatz 14e eingesetzten Prozessormodul mittels den PCIe-Verbindungen 26 kommuniziert. Darüber hinaus kann eine Mischungs- und Übereinstimmungs-/Anpassungsfunktionalität zur Verfügung gestellt werden. So kann beispielsweise die Architektur 34 einfach von einem Massenspeicher-Server zu einer Funknetz-Controller-Basisstation (RNC) durch das Entfernen des Speichermoduls (z. B. ein SSD-Modul) auf den Steckplätzen 14b–14d und 14f–14h und das Einsetzen von Front-End-Funkgerätmodulen auf den Steckplätzen 14b–14d und 14f–14h geändert werden. In einem anderen Beispiel kann die Änderung ebenfalls vorgenommen werden, indem eine Verbindung, ein Port, eine Karte, usw. oder Kombinationen von diesen aktiviert werden. Der Anwender kann ebenfalls die Netzwerkstruktur 18 zur Kosteneinsparung ausstecken, wenn die Implementierung einen Massenspeicher-Server umfasst, und die Architektur 34 gegebenenfalls einfach auseinander bauen, um eine PCIe-Struktur, Netzwerkstruktur, Element, Modul, usw. oder Kombinationen von diesen zu installieren.
  • 1D veranschaulicht eine skalierbare modulare Rack-Architektur 36, einschließlich der Oberflächen 12 (12a–12d), die den Steckplatz 14 (14a–14d) definieren, um ein Hardware-Modul und eine zusätzliche PCIe-Verbindung 24 aufzunehmen (24b, 24e), wobei die PCIe-Verbindung 24b den Steckplatz 14a direkt mit dem Steckplatz 14c verbindet und die PCIe-Verbindung 24e den Steckplatz 14b direkt mit dem Steckplatz 14d verbindet. Die Steckplätze 14c, 14d können das gleiche Modul aufnehmen, wie ein einzelnes Open Flow(OF)/SDN-Switch-Modul mit doppelter Breite, einschließlich einer Netzwerkstruktur (z. B. ein Ethernet-Switch). Es sollte verstanden werden, dass größere Module wie beispielsweise ein OF-/SDN-Switch-Modul mit dreifacher Breite in einer offenen Rack-Ausführung aufgenommen werden kann. So kann die Architektur 36 einen ToR-Schalter umfassen, wobei die jeweiligen, auf den Steckplätzen 14a, 14b eingesetzten Prozessormodule mit dem offenen OF/SDN-Switch-Modul, das auf den Steckplätzen 14c, 14d eingesetzt werden kann, jeweils mittels der PCIe-Verbindungen 24b, 24e kommuniziert. Beachtenswerterweise sind keine zusätzlichen Kabel erforderlich, bzw. der ToR-Schalter kann mit einem gleichen Hardware-Modul bzw. Chassis implementiert werden. Darüber hinaus kann ein herkömmlicher ToR-Schalter implementiert werden.
  • 1E veranschaulicht eine skalierbare modulare Rack-Architektur 38, einschließlich den Oberflächen 12 (12a–12b), die den Steckplatz 14 (14a–14b) definieren, um ein Hardware-Modul und eine zusätzliche PCIe-Verbindung 24a aufzunehmen, um den Steckplatz 14a direkt mit dem Steckplatz 14b zu koppeln. In einem Beispiel umfasst die PCIe-Verbindung 24 mehr als eine der PCIe-Verbindungen (z. B. sechs), in dem der Steckplatz 14a direkt mit dem Steckplatz 14b gekoppelt wird. Im erläuternden Beispiel von 1E können Netzwerkstruktur 18 und Rückwandplatinen-E/A 30 ausgesteckt werden. Somit kann die Architektur 38 eine Sicherheitsfunktionalität umfassen, wobei ein auf Steckplatz 14a eingesetztes Prozessormodul mit einem auf Steckplatz 14b eingesetzten Netzwerksicherheitsmodul über die PCIe-Verbindung 24a kommuniziert.
  • Dementsprechend kann eine flexible, dialogfähige bzw. skalierbare Rechnerarchitektur zur Verfügung gestellt werden. In einem weiteren Beispiel kann auf Steckplatz 14a ein Prozessormodul eingesetzt werden und jedes der sieben restlichen Module 14b–14h in z. B. einer 4U-Ausführung kann ein E/A-Modul, wie ein SSD-Modul, aufnehmen. Darüber hinaus können die Steckplätze 14a–14h jeweils ein E/A-Modul (z. B. ein SSD-Modul) aufnehmen, um eine Speicherfunktionalität (z. B. einen Massenspeicher-Server) in z. B. in einer 4U-Ausführung zur Verfügung zu stellen, wobei eine Verbindung mit einer verhältnismäßig hohen Geschwindig mit einem integralen PCIe-Wandler (z. B. eine Ethernet zu PCIe-Wandlung) bzw. mit einem der Steckplätze 14a–14h gekoppelt werden kann, um eine Kommunikation zwischen dem Massenspeicher-Server und einer anderen Komponenten zur Verfügung zu stellen.
  • Unter jetziger Bezugnahme auf die 2A und 2B sind beispielhafte Rückwandplatinenkonfigurationen entsprechend einer Ausführungsform dargestellt. 2A zeigt eine Rückwandplatinenkonfiguration 202 einschließlich einer Rückwandplatine mit dynamischer Funktion 240. Die Rückwandplatine 240 umfasst eine Modulschnittstelle 242 (242a–242b), um eine PCIe-Verbindung einer PCIe-Struktur in einer IU-Ausführung A zur Verfügung zu stellen (1A), wie vorstehend beschrieben. Die Rückwandplatine 240 umfasst ebenfalls eine Netzwerkstruktur 244 wie die Netzwerkstruktur 18 (1A), wie vorstehend beschrieben. Somit kann ein Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 0 und ein Hardware-Modul (z. B. ein E/A-Modul) auf Steckplatz 1 eingesteckt werden, wobei die Netzwerkstruktur 244 überbrückt werden kann, wenn die Hardware-Module über eine Punkt-zu-Punkt-PCIe-Verbindung der PCIe-Struktur, die den Steckplatz direkt 0 den Steckplatz 1 verbindet, kommunizieren. Darüber hinaus kann das Netzwerk 244 verwendet werden, wenn ein Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 0 mit einem Hardware-Modul (z. B. einen Prozessormodul) auf Steckplatz 1 über eine jeweilige PCIe-Verbindung der PCIe-Struktur, die den Steckplatz 0 und den Steckplatz 1 direkt mit der Netzwerkstruktur 244 koppelt, kommuniziert.
  • Die Rückwandplatine 240 umfasst eine Versorgungsschnittstelle 246, wie eine +12-V-DC-Schnittstelle, um ein Hardware-Modul, ein Element der Rückwandplatine, usw. oder Kombinationen von diesen zu versorgen. Darüber hinaus umfasst die Rückwandplatine 240 ein Speicherelement 248 (248a–248b), wie beispielsweise ein Halbleiterlaufwerk mit micro-Serial Advanced Technology Attachment(mSATA)-Schnittstelle. So kann das auf Steckplatz 0 eingesetzte Hardware-Modul mittels mSATA SSD 248a und das auf Steckplatz 1 eingesetzte Hardware-Modul mittels mSATA SSD 248b gebootet werden. Die Rückwandplatine 240 umfasst ebenfalls einen Protokoll-Controller 251 (251a–251e), wie beispielsweise einen Gigabit-Ethernet-Controller, der zwischen der PCIe-Struktur und der Netzwerkstruktur 244 bzw. einem Rückwandplatinen-E/A 252 (z. B. Uplink-Port) wie beispielsweise dem Rückwandplatinen-E/A 30 (1A) verwendet werden kann, wie vorstehend beschrieben.
  • Somit kann die Rückwandplatine 240 angepasst bzw. differenziert werden. Beispielsweise kann die Rückwandplatine 240 einen anwendungsspezifischen E/A, ein Managementelement, usw. oder Kombinationen von diesen umfassen. Darüber hinaus können die Netzwerkstruktur 244 bzw. der Rückwandplatinen-E/A 252 ausgesteckt werden. Außerdem kann die Rückwandplatine 240 jede mögliche Anzahl von Steckplätzen umfassen, wie drei benachbarte horizontale Steckplätze für eine offene 1U-Rack-Ausführung, eine anwendungsspezifische Implementierung, usw. oder Kombinationen von diesen. Im erläuternden Beispiel von 2A umfasst die Rückwandplatine 240 einen Mezzaninbereich 254, zur Steigerung der Funktionalitätsflexibilität, Skalierbarkeit, usw. oder Kombinationen von diesen.
  • 2B zeigt eine Rückwandplatinenkonfiguration 204 für eine 2U-Ausführung B (1A), wie vorstehend beschrieben. Eine erste Reihe 256 (z. B. untere Reihe) der Rückwandplatinenkonfiguration 204 wird durch die Rückwandplatine mit dynamischer Funktion 240 definiert, und zweite Reihe 258 (z. B. eine obere Reihe) wird durch eine Rückwandplatine mit dynamischer Funktion 260 definiert, die im Mezzaninbereich 252 mit der Rückwandplatine 240 gekoppelt wird. Die Rückwandplatine 260 umfasst eine Modulschnittstelle 242 (242c–242d) als eine PCIe-Verbindung zur PCIe-Struktur. In einer Multi-Reihenkonfiguration kann ein Mezzaninsteckverbinder verwendet werden, um die PCIe-Verbindungen einer oberen Reihe mit der Netzwerkstruktur 244 zu koppeln.
  • Somit kann ein Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 0 bzw. Steckplatz 1 und ein Hardware-Modul (z. B. Prozessormodul) auf Steckplatz 2 bzw. Steckplatz 3 aufgenommen werden, wobei die Netzwerkstruktur 244 verwendet werden kann, wenn die Hardware-Module über eine die jeweiligen Steckplätze 0–3 direkt mit der Netzwerkstruktur 244 koppelnde PCIe-Verbindung der PCIe-Struktur kommunizieren. Darüber hinaus kann ein Hardware-Modul (z. B. ein Prozessormodul) auf Steckplatz 0 bzw. Steckplatz 1 und ein Hardware-Modul (z. B. ein E/A-Modul) auf Steckplatz 2 bzw. Steckplatz 3 aufgenommen werden, wobei die Netzwerkstruktur 244 überbrückt wird, wenn die Hardware-Module über eine die jeweiligen Steckplätze 0–3 direkt koppelnde Punkt-zu-Punkt-PCIe-Verbindung der PCIe-Struktur kommunizieren. Außerdem kann die PCIe-Struktur eine Doppelstern-PCIe-Verbindung umfassen. Somit kann die Netzwerkstruktur 244 überbrückt werden, wenn die Hardware-Module über die die jeweiligen Steckplätze 0–3 direkt koppelnde Doppelstern-PCIe-Verbindung der PCIe-Struktur kommunizieren. Die PCIe-Struktur kann ebenfalls eine PCIe-Verbindung umfassen, die einen beliebigen der Steckplätze 0–3 (z. B. einen mit eingesetztem Prozessormodul) direkt mit dem Rückwandplatinen-E/A 252 koppelt, wobei die Netzwerkstruktur 252 überbrückt wird, wenn die auf den Steckplätzen 0–3 eingesetzten Hardware-Module (z. B. ein Prozessormodul) über den Rückwandplatinen-E/A 252 kommunizieren.
  • Die Rückwandplatine 260 umfasst ebenfalls eine Speicherkomponente 248 (248c–248d) wie beispielsweise eine mSATA SSD. So kann das auf Steckplatz 2 eingesetzte Hardware-Modul mittels mSATA SSD 248c und das auf Steckplatz 3 eingesetzte Hardware-Modul mittels mSATA SSD 248d gebootet werden. Darüber hinaus umfasst die Rückwandplatine 260 einen Protokoll-Controller 251 (251f–251g) wie beispielsweise einen Gigabit-Ethernet-Controller, der zwischen PCIe-Struktur und Netzwerkstruktur 244 bzw. dem Rückwandplatinen-E/A 252 eingesetzt wird. Die Rückwandplatine 260 kann ebenfalls angepasst bzw. differenziert, skaliert, erweitert werden, usw. sowie Kombinationen von diesen. Beispielsweise kann die Rückwandplatine 260 auf eine 3-Rack-Einheitsausführung, eine 4-Rack-Einheitsausführung, usw. oder Kombinationen von diesen skaliert werden. In einem anderen Beispiel kann die Rückwandplatine 260 einen anwendungsspezifischen E/A, ein Managementelement, usw. oder Kombinationen von diesen umfassen.
  • 3A bis 3D zeigen beispielhafte Hardware-Module entsprechend einer Ausführungsform. 3A zeigt einen Prozessormodul 362, einschließlich einer Vielzahl von Prozessorkernen 364 (364a–364b) und Speicher 366 (366a–366d). Der Speicher kann beispielsweise einen Doppelreihenspeicher (Dual Inline Memory – DIMM) (z. B. doppelte Datenrate (DDR) DIMM) umfassen. Das Prozessormodul 362 kann ebenfalls einen Plattform-Controller-Hub (PCH) 368, auch als Southbridge bekannt, umfassen. Darüber hinaus kann das Prozessormodul 362 einen Baseboard-Management-Controller (BMC) 370 umfassen, der mit dem PCH 368 gekoppelt werden kann. Der PCH 368 kann ebenfalls mit einem integrierten Speicher-Controller (iMC), auch als Northbridge bekannt, verbunden werden, wobei iMC/CPU/PCH auch als ein Chipsatz bezeichnet werden kann. Außerdem umfasst das Prozessormodul 362 eine Reihe von Steckverbindern 372, die eine Netzwerkstrukturschnittstelle, eine Doppelstern-PCIe-Strukturschnittstelle, eine Rückwandplatinen-E/A-Schnittstelle, eine anwendungsspezifische E/A-Schnittstelle, eine Managementschnittstelle, Versorgungsspannung, Masse, usw. oder Kombinationen von diesen umfassen kann. In einem Beispiel kann ein PCIe 3.0-Steckverbinder (z. B. X40 pro Prozessor) verwendet werden, um ca. 640 Gb/s zur Verfügung zu stellen.
  • Das Hardware-Modul kann ein spezifisches Formfaktormodul, einschließlich einer definierten Größe, umfassen. In einem Beispiel kann das Prozessormodul 362 ca. 16,5 cm (6,5 Zoll) breit und ca. 41,91 cm (16,5 Zoll) lang sein. Somit kann das Prozessormodul 362 in jeder Standardspezifikation, wie beispielsweise für eine 19-Zoll(48,26 cm)-Rack-Spezifikation, eine offene Rack-Spezifikation, usw. verwendet werden. Darüber hinaus kann das Prozessormodul 362 ein Modul ab Lager erhältliches Modul sein, was eine Mischungs- und Übereinstimmungs-/Anpassungsfunktionalität, Plug-and-Play-Funktionalität, usw. oder Kombinationen von diesen ermöglicht. Außerdem kann das Prozessormodul 362 Hersteller agnostisch sein. Beispielsweise kann ein Kern von jedem möglichen Hersteller, Speicher von einem beliebigen Hersteller, usw. oder Kombinationen von diesen verwendet werden.
  • In einem anderen Beispiel kann das Prozessormodul 362 ein anwendungsdefiniertes Modul mit bestimmtem Formfaktor sein, das ca. 16,5 cm (6,5 Zoll) breit und ca. 41,91 cm (16,5 Zoll) lang sein kann, z. B. für eine 19-Zoll(48,26 cm)-Rack-Spezifikation und anwendungsspezifische Kernkonfigurationen, Speicherkonfigurationen, Chipsatzkonfigurationen, Steckverbinderkonfigurationen, Funktionalität, usw. oder Kombinationen von diesen. Darüber hinaus kann das Prozessormodul 362 kundenspezifisch sein.
  • 3B zeigt ein Speichermodul 374, einschließlich einer Vielzahl von PCIe SSDs 376 (376a–376l). Das Speichermodul 374 kann ebenfalls einen PCIe-Switch 378 und eine Reihe von Steckverbindern 380 umfassen, die eine Netzwerkstrukturschnittstelle, eine Doppelstern-PCIe-Strukturschnittstelle, eine Rückwandplatinen-E/A-Schnittstelle, eine anwendungsspezifische E/A-Schnittstelle, eine Managementschnittstelle, Versorgungsspannung, Masse, usw. oder Kombinationen von diesen einschließen kann. In einem Beispiel kann ein PCIe 3.0-Steckverbinder verwendet werden, um ca. 128 Gb/s für die zwölf SSDs 376a–376l zur Verfügung zu stellen. Das Speichermodul 374 kann formfaktorspezifisch sein, ca. 16,5 cm (6,5 Zoll) breit und ca. 41,91 cm (16,5 Zoll) lang, z. B. für eine 19-Zoll(48,26 cm)-Rack-Spezifikation, kann Hersteller agnostisch, ab Lager verfügbar, anwendungsspezifisch, usw. oder Kombinationen von diesen sein.
  • 3C zeigt ein OF-/SDN-Ethernet-Modul 382, einschließlich einer Netzwerkstruktur 384 (z. B. ein Ethernet-Switch) und eine Reihe von Steckverbindern 386 (386a, 386b), die eine Netzwerkstrukturschnittstelle, eine Doppelstern-PCIe-Strukturschnittstelle, eine Rückwandplatinen-E/A-Schnittstelle, eine anwendungsspezifische E/A-Schnittstelle, eine Managementschnittstelle, Versorgungsspannung, Masse, usw. oder Kombinationen von diesen einschließen können. In einem Beispiel kann ein PCIe 3.0-Steckverbinder verwendet werden, um der Netzwerkstruktur 384 ca. 256 Gb/s von einem bzw. zwei Prozessormodulen zur Verfügung zu stellen, um beispielsweise eine Deep Packet Inspection(DPI)-Funktionalität zu ermöglichen. Darüber hinaus umfasst das OF-/SDN-Ethernet-Modul 382 einen Protokoll-Controller 388 (388a–388d), wie beispielsweise ein Gigabit-Ethernet-Controller, der zwischen einer PCIe-Struktur und der Netzwerkstruktur 384 eingesetzt werden kann. Außerdem umfasst das OF-/SDN-Ethernet-Modul 382 Steckverbinder 390 wie, beispielsweise, einen SFP-Steckverbinder, einen QSFP-Steckverbinder, usw. oder Kombinationen von diesen. Das OF-/SDN-Ethernet-Modul 382 kann formfaktorspezifisch sein, ca. 33 cm (13 Zoll) breit und ca. 41,91 cm (16,5 Zoll) lang, z. B. für eine 19-Zoll(48,26 cm)-Rack-Spezifikation, kann Hersteller agnostisch, ab Lager verfügbar, anwendungsspezifisch, usw. oder Kombinationen von diesen sein.
  • 3D zeigt ein Netzwerksicherheitsmodul 392, einschließlich einem Sicherheitselement 394 (394a–394d) (z. B. jeweils 50 Gb/s Crypto) und eine Reihe von Steckverbindern 396, die eine Netzwerkstrukturschnittstelle, eine Doppelstern-PCIe-Strukturschnittstelle, eine Rückwandplatinen-E/A-Schnittstelle, eine anwendungsspezifische E/A-Schnittstelle, eine Managementschnittstelle, Versorgungsspannung, Masse, usw. oder Kombinationen von diesen umfassen kann. In einem Beispiel kann ein PCIe 3.0-Steckverbinder verwendet werden, um ca. 200 Gb/s für die Kriptographiebandbreite zur Verfügung zu stellen. Darüber hinaus kann das Netzwerksicherheitsmodul 392 einen Protokoll-Controller 398 (398a–398b), wie beispielsweise einen Gigabit-Ethernet-Controller umfassen, der zwischen einer PCIe-Struktur und den Steckverbindern 399 eingesetzt werden kann, wie beispielsweise einem SFP-Steckverbinder, einem QSFP-Steckverbinder, usw. oder Kombinationen von diesen. Das Netzwerksicherheitsmodul 392 kann formfaktorspezifisch sein, ca. 16,5 cm (6,5 Zoll) breit und ca. 41,91 cm (16,5 Zoll) lang, z. B. für eine 19-Zoll(48,26 cm)-Rack-Spezifikation, kann Hersteller agnostisch, ab Lager verfügbar, anwendungsspezifisch, usw. oder Kombinationen von diesen sein.
  • Unter jetziger Bezugnahme auf die 4A bis 4C werden beispielhafte 1-Rack-Einheitsausführungen entsprechend einer Ausführungsform gezeigt. 4A zeigt einen Compute-Server 411, einschließlich eines Chassis 413 für eine 1U-Ausführung einer 19-Zoll(48,26 cm)-Rack-Spezifikation. Der Compute-Server 411 umfasst ebenfalls ein Spannungsversorgungselement 415 (415a–415b), um Versorgungsspannung bzw. eine Reservespannungsversorgung zur Verfügung zu stellen. Darüber hinaus umfasst der Compute-Server 411 ein Temperaturreglerelement 417 (417a–417b), wie beispielsweise einen Lüfter, um eine Temperaturregelung zur Verfügung zu stellen. Das Chassis 413 enthält die Rückwandplatine 240 (2A), wie vorstehend beschrieben und zwei der Prozessormodule 362 (362a–362b) (3A), wie vorstehend beschrieben. Somit kann beispielsweise der Compute-Server 411 vier Prozessorkerne 364 und 32 DIMMs 366 umfassen. Darüber hinaus können Netzwerkstruktur 244 und Rückwandplatinen-E/A 252 eingesteckt werden.
  • Eine Mischungs- und Übereinstimmungs-/Anpassungsfunktionalität kann zur Verfügung gestellt werden. Beispielsweise kann das Prozessormodul 362b entfernt und durch das Speichermodul 382 ersetzt werden (3B), wie vorstehend beschrieben, um einen Massenspeicher-Server zur Verfügung zu stellen. Somit kann der Massenspeicher-Server beispielsweise zwei Prozessorkerne 364 und zwölf SSDs 376 umfassen. Die Konfiguration kann beispielsweise jeder SSD 376 mehr als ca. 10 Gb/s zur Verfügung stellen. Außerdem kann die Netzwerkstruktur 244 ausgesteckt und der Rückwandplatinen-E/A 252 eingesteckt werden. In einem anderen Beispiel kann das Prozessormodul 362b entfernt und durch das Netzwerksicherheitsmodul 392 ersetzt werden (3D), wie vorstehend beschrieben, um einen Netzwerksicherheits-Server zur Verfügung zu stellen. Somit kann der Netzwerksicherheits-Server beispielsweise zwei Prozessorkerne 364 und vier Sicherheitskomponenten 394 umfassen. Außerdem kann die Netzwerkstruktur 244 ausgesteckt und der Rückwandplatinen-E/A 252 eingesteckt werden.
  • 4B zeigt einen Compute-Server 421, einschließlich einem Chassis 423 für eine 1U-Ausführung einer offenen Rack-Spezifikation. Der Compute-Server 421 ist dem vorstehend beschriebenen Compute-Server 411 ähnlich (4A), mit der Ausnahme, dass die Breite der Rückwandplatine 240 erweitert ist, um der OCP-/Open Rack-Spezifikation Rechnung zu tragen und damit zusätzliche Komponenten bzw. Elemente eingesteckt werden können. Somit kann beispielsweise ein zusätzliches Prozessormodul 362 (362c) durch einen dritten Steckplatz horizontal neben dem Steckplatz 0 und dem Steckplatz 1 der Rückwandplatine 200 aufgenommen werden.
  • 4C zeigt einen Compute-Server 425, einschließlich eines Chassis 427 für eine 1U-Ausführung einer 19-Zoll(48,26 cm)-Rack-Spezifikation. Das Chassis 427 nimmt eine Rückwandplatine mit fester Funktion 433 auf, um eine speziell gebaute Komponente, wie beispielsweise eine speziell gebaute OF-/SDN-Sicherheitskomponente, zur Verfügung zu stellen. Somit kann die Rückwandplatine 433 ein Prozessormodul umfassen, das dem Prozessormodul 362 ähnlich ist (3A), wie vorstehend beschrieben, und das über den Prozessorkern 364, den Speicher 366 und den Steckverbinder 372 verfügt. Darüber hinaus kann die Rückwandplatine 433 die Netzwerkstruktur 244 umfassen (2A), wie vorstehend beschrieben. Außerdem kann die Rückwandplatine 433 das Sicherheitselement 394 umfassen (3D), wie vorstehend beschrieben. Im erläuternden Beispiel von 4C kann eine direkte Punkt-zu-Punkt-PCIe-Verbindung von dem Prozessorkern 364 zur Sicherheitskomponente 394, eine direkte Punkt-zu-Punkt-PCIe-Verbindung vom Prozessorkern 364 zur Netzwerkstruktur 244, usw. oder die Kombinationen von diesen vorhanden sein.
  • Die Rückwandplatine 433 umfasst ebenfalls ein Spannungsversorgungselement 429 (429a–429b), um Versorgungsspannung bzw. eine Reservespannungsversorgung zur Verfügung zu stellen. Darüber hinaus umfasst die Rückwandplatine 433 ein Temperaturreglerelement 431, wie beispielsweise einen Lüfter, um eine Temperaturregelung zur Verfügung zu stellen. Außerdem umfasst die Rückwandplatine 433 Steckverbinder 435, wie beispielsweise einen SFP-Steckverbinder, einen QSFP-Steckverbinder, usw. oder Kombinationen von diesen. Somit kann ein Anwender eine speziell gebaute Rückwandplatine wählen bzw. definieren, um eine spezifische Funktionalität, spezifische Dichte, Multifunktionalität, Geschwindigkeit, Kosteneinsparungen, usw. oder Kombinationen von diesen zu erzielen.
  • 5A bis 5B sind Beispiele von 2-Rack-Einheitsausführungen (2U) entsprechend einer Ausführungsform. 5A zeigt einen Compute-Server 537, einschließlich eines Chassis 539 für eine 2U-Ausführung einer 19-Zoll(48,26 cm)-Rack-Spezifikation. Der Compute-Server 537 ist dem vorstehend beschriebenen Compute-Server 411 ähnlich (4A), mit der Ausnahme, dass die Höhe des Chassis 539 vergrößert ist, um der 2U-Ausführung einer 19-Zoll(48,26 cm)-Rack-Spezifikation Rechnung zu tragen und damit zusätzliche Elemente bzw. Komponenten eingesteckt werden können. Der Compute-Server 537 umfasst eine Spannungsversorgung 415 (415a–415b), um eine Versorgungsspannung bzw. eine Reservespannungsversorgung zur Verfügung zu stellen. Darüber hinaus umfasst der Compute-Server ein Temperaturregler 541 (541a–541b), wie beispielsweise einen Lüfter, um eine Temperaturregelung zur Verfügung zu stellen. Jeder beliebige Temperaturregler kann verwendet werden, wenn dieser zur Verfügung gestellt wird.
  • Das Chassis 539 enthält die Rückwandplatine 240 (2A), wie vorstehend beschrieben, und die Rückwandplatine 260 (2B), wie vorstehend beschrieben. Somit kann der Compute-Server 537 beispielsweise acht Prozessorkerne 364 und 96 DIMMs 366 umfassen. Darüber hinaus können Netzwerkstruktur 244 und Rückwandplatinen-E/A 252 eingesteckt werden. Eine Mischungs- und Übereinstimmungs-/Anpassungsfunktionalität können zur Verfügung gestellt werden, beispielsweise durch das Entfernen des Prozessormoduls 362 (362a–362b). 5B zeigt einen OF-/SDN-Ethernet-Switch 543, der dem vorstehend beschriebenen Compute-Server 537 ähnlich ist (5A), mit der Ausnahme, dass die Prozessormodule 362c und 362d in der oberen Reihe der 2U-Ausführung entfernt und durch das Sicherheitsmodul 382 ersetzt wurden (3C), wie vorstehend beschrieben. Darüber hinaus können Netzwerkstruktur 244 und Rückwandplatinen-E/A 252 eingesteckt werden.
  • Unter jetziger Bezugnahme auf 6 wird ein Verfahren 651 zur Verwendung einer PCIe-Verbindung entsprechend einer Ausführungsform beschrieben. Das Verfahren 651 kann als ein Satz von logischen Befehlen bzw. Firmware implementiert werden, die in einem maschinen- oder computerlesbaren Speichermedium gespeichert sind, wie einem Schreib-Lesespeicher mit wahlfreiem Zugriff (RAM), einem Nur-Lese-Speicher (ROM), einem programmierbarem ROM (PROM), Flash-Speicher usw. in konfigurierbarer Logik, wie z. B. programmierbare Logikanordnungen (PLAs), feldprogrammierbare Gate-Arrays (FPGAs), komplexe programmierbare Logikbaugruppen (CPLDs), in Logikhardware mit fester Funktionalität, die Schaltungstechnik verwendet, wie z. B. eine anwendungsspezifische integrierte Schaltung (ASIC), (CMOS) oder Transistor-Transistor-Logik(TTL)-Technik oder jede Kombination hiervon. Beispielsweise kann ein Computerprogrammcode zum Ausführen von Operationen, gezeigt in dem Verfahren 651, in jeder Kombination in einer oder mehreren Programmiersprachen geschrieben sein, einschließlich einer objektorientierten Programmiersprache, wie z. B. C++ oder dergleichen, und herkömmlichen prozeduralen Programmiersprachen, wie z. B. die „C”-Programmiersprache oder ähnlichen Programmiersprachen. Außerdem kann das Verfahren 651 mittels einer beliebigen der hierin aufgeführten Schaltungstechniken implementiert werden.
  • Der erläuternde Verarbeitungsblock 653 zeigt die Verwendung einer seriellen Verbindung, wie eine PCIexpress(PCIe)-Verbindung. Durch die Definition einer Oberfläche (z. B. eine Oberfläche für Modulschnittstellen, eine Oberfläche für das Chassis, usw.) kann die PCIe-Verbindung einen Steckplatz direkt ankoppeln bzw. ein Hardware-Modul auf einem oder mehreren anderen Steckplätzen aufnehmen, mit einem Element in nächster Nähe zum Steckplatz, usw. oder von Kombinationen von diesen. Beispielsweise kann die PCIe-Verbindung den Steckplatz direkt mit einem Element verkoppeln, das sich im gleichen Chassis wie der Steckplatz, auf der gleichen Rückwandplatinenreihe wie der Steckplatz, in der gleichen Rückwandplatinenkonfiguration wie der Steckplatz, in der gleichen Rack-Einheitsausführung wie der Steckplatz, usw. oder in Kombinationen von diesen, befindet. In einem Beispiel kann die PCIe-Verbindung den Steckplatz direkt mit einer Netzwerkstruktur, einem Netzwerksicherheitschip, einem Port, usw. oder Kombinationen von diesen verbinden.
  • Somit kann die PCIe-Verbindung verwendet werden, um eine Kommunikation zwischen einem Hardware-Modul und einer Netzwerkstruktur (z. B. Ethernet-Switch), einem Netzwerksicherheitschip, usw. oder Kombinationen von diesen herzustellen. Die PCIe-Verbindung kann ebenfalls verwendet werden, um eine Kommunikation zwischen dem Hardware-Modul und einem oder mehreren anderen Hardware-Modulen herzustellen, die beispielsweise die Netzwerkstruktur, eine direkte Punkt-zu-Punkt-PCIe-Verbindung zwischen Hardware-Modulen, eine direkte Doppelstern-PCIe-Verbindung zwischen den Hardware-Modulen, eine PCIe-Verbindung zwischen Hardware-Modulen auf den verschiedenen Reihen einer Rückwandplatinenkonfiguration, usw. oder Kombinationen von diesen verwenden. Die PCIe-Verbindung kann ebenfalls verwendet werden, um eine Kommunikation zwischen dem Hardware-Modul und einem Rückwandplatinen-Ein-/-Ausgang (E/A) wie einem Uplink-Port herzustellen. Darüber hinaus kann die PCIe-Verbindung verwendet werden, um eine Kommunikation zwischen dem Hardware-Modul und einem anwendungsspezifischen Ein-/Ausgang, einem Managementelement, usw. oder von Kombinationen von diesen herzustellen. Außerdem definiert die PCIe-Verbindung eine PCIe-Struktur, die alleine, mit einer Netzwerkstruktur (z. B. eine Hybridstruktur), usw. oder von Kombinationen von diesen implementiert werden kann.
  • Der erläuternde Verarbeitungsblock 655 zeigt die Verwendung einer n-Rack-Ausführung, wobei n = 1 für eine Ausführung der Einheit mit einem Rack (1U), n = 2 für eine Ausführung der Einheit mit zwei Racks (2U), n = 3 für eine Ausführung der Einheit mit drei Racks (3U), n = 4 für eine Ausführung der Einheit mit vier Racks (4U), n = 42 für eine Ausführung der Einheit mit 42 Racks (42U), usw. sein kann. In einem Beispiel stellt der Verarbeitungsblock 655 die Verwendung einer 1U-Ausführung mit zwei oder drei Steckplätzen, basierend auf einer Rack-Spezifikation, einer 2U-Ausführung mit vier oder sechs Steckplätzen, basierend auf einer Rack-Spezifikation, einer 3U-Ausführung mit sechs oder neun Steckplätzen, basierend auf einer Rack-Spezifikation, einer 4U-Ausführung mit 8 oder 12 Steckplätzen, basierend auf einer Rack-Spezifikation, usw. dar. Die n-Rack-Einheitsausführung kann ebenfalls eine kundenspezifische Einheitsausführung umfassen, die auf einer anwendungsdefinierten Spezifikation basiert.
  • Der erläuternde Verarbeitungsblock 657 zeigt die Verwendung einer zusätzlichen PCIe-Verbindung, die einen Steckplatz direkt mit dem Rückwandplatinen-E/A koppelt. In einem Beispiel zeigt der Verarbeitungsblock 657 die Verwendung einer 1U-Ausführung mit zwei Steckplätzen, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt, das über eine PCIe-Verbindung direkt mit einer Netzwerkstruktur und das über eine zusätzliche PCIe-Verbindung direkt mit dem Rückwandplatinen-E/A verbunden werden kann. Somit kann die Netzwerkstruktur bei ein-/ausgehender Kommunikation der Prozessormodule über den Rückwandplatinen-E/A überbrückt werden. In einem anderen Beispiel zeigt der Verarbeitungsblock 657 die Verwendung einer 4U-Ausführung mit acht Steckplätzen, wobei mindestens zwei Steckplätze ein Prozessormodul aufnehmen (z. B. Steckplatz 0 und Steckplatz 4), die direkt mit einer Netzwerkstruktur über eine PCIe-Verbindung und über eine zusätzliche PCIe-Verbindung direkt mit dem Rückwandplatinen-E/A verbunden werden können. Somit kann die Netzwerkstruktur bei ein-/ausgehender Kommunikation der Prozessormodule über den Rückwandplatinen-E/A überbrückt werden. In einem anderen Beispiel können die ein-/ausgehenden Kommunikationen der Prozessormodule mit dem Rückwandplatinen-E/A mittels der Netzwerkstruktur erfolgen.
  • Der erläuternde Verarbeitungsblock 659 zeigt die Verwendung einer PCIe-Verbindung, die direkt einen Steckplatz mit einer Netzwerkstruktur koppelt. In einem Beispiel zeigt der Verarbeitungsblock 659 die Verwendung von mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, die über eine PCIe-Verbindung direkt mit der Netzwerkstruktur gekoppelt werden können, wobei die Netzwerkstruktur verwendet werden kann, wenn die jeweiligen Prozessormodule miteinander über die PCIe-Verbindung, die jeden der Steckplätze direkt mit der Netzwerkstruktur verbindet, kommunizieren. In einem anderen Beispiel zeigt der Verarbeitungsblock 659 die Verwendung von mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, die über eine PCIe-Verbindung direkt mit der Netzwerkstruktur verbunden werden können, wobei die Netzwerkstruktur überbrückt werden kann, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung kommunizieren, die jeden der mindestens zwei Steckplätze direkt über eine Brücke verbindet. Beispielsweise kann die Brücke verwendet werden, um über die gleiche Reihe einer Rückwandplatinenkonfiguration, über verschiedene Reihen einer Rückwandplatinenkonfiguration, usw. oder Kombinationen von diesen zu kommunizieren.
  • Der erläuternde Verarbeitungsblock 661 zeigt die Verwendung einer PCIe-Verbindung, die mindestens zwei Steckplätze direkt miteinander koppelt. In einem Beispiel ermöglicht der Verarbeitungsblock 661 die Verwendung einer zusätzlichen PCIe-Verbindung, die einen ein Prozessormodul enthaltenden Steckplatz direkt mit einem Steckplatz koppelt, auf dem ein E/A-Modul, wie ein Speichermodul, ein Netzwerksicherheitsmodul, usw. oder Kombinationen von diesen eingesteckt ist.
  • Beispielsweise kann die zusätzliche PCIe-Verbindung eine direkte Punkt-zu-Punkt-PCIe-Verbindung zwischen den Modulen umfassen. Somit kann die Netzwerkstruktur überbrückt werden, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren. In einem anderen Beispiel ermöglicht der Verarbeitungsblock 661 die Verwendung einer Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt (z. B. ein 2U-Unterbereich). Somit kann die Netzwerkstruktur überbrückt werden, wenn mindestens zwei Hardware-Module (z. B. das Prozessormodul und das PCIe-Modul) miteinander über die Doppelstern-PCIe-Verbindung kommunizieren.
  • Der erläuternde Verarbeitungsblock 663 ermöglicht die Verwendung eines anwendungsspezifischen E/A- bzw. eines Managementelements. In einem Beispiel ermöglicht der Verarbeitungsblock 663 die Verwendung einer PCIe-Verbindung, die einen Steckplatz für eine anwendungsspezifische bzw. Managementfunktionalität mit dem anwendungsspezifischen E/A- bzw. Managementelement verbindet. Die PCIe-Verbindung kann einen Teil einer PCIe-Struktur, einer Hybridstruktur, einschließlich der PCIe- und der Netzwerkstruktur, usw. oder Kombinationen von diesen sein. Der erläuternde Verarbeitungsblock 665 ermöglicht die Verwendung eines Chassis, einschließlich einer einen Steckplatz definierenden Oberfläche, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation besitzen kann. Darüber hinaus ermöglicht der Verarbeitungsblock 665 die Verwendung eines Moduls, wie ein formfaktorspezifisches, ab Lager verfügbares Massenspeichermodul, einschließlich einer voreingestellten Konfiguration, einer voreingestellten Funktionalität, einer vorgegebenen Größe, ein Modul, das auf einer Vielzahl von Steckplätzen, in einer Vielzahl von Rückwandplatinenkonfigurationen, in einer Vielzahl von Rack-Einheitsausführungen, in einer Vielzahl von Chassis, usw. oder in Kombinationen von diesen eingesetzt werden kann/können.
  • Der Verarbeitungsblock 665 ermöglicht ebenfalls die Verwendung eines formfaktorspezifischen, anwendungsdefinierten Moduls, wie einem Modul mit anwendungsspezifischer Konfiguration, einer anwendungsspezifischen Funktionalität, einer vorgegebenen Größe, einem Modul, das auf einer Vielzahl von Steckplätzen, in einer Vielzahl von Rückwandplatinenkonfigurationen, in einer Vielzahl der Rack-Einheitsausführungen, in einer Vielzahl von Chassis, usw. oder in Kombinationen von diesen eingesetzt werden kann/können. Darüber hinaus beschreibt der Verarbeitungsblock 665 die Verwendung einer Rückwandplatine. In einem Beispiel kann eine Rückwandplatine mit dynamischer Funktion verwendet werden, die den Austausch von Hardware-Modulen, den Austausch von Rückwandplatinen, die Verkleinerung/Vergrößerung der Rückwandplatine, das Ein-/Ausstecken von Komponenten bzw. Elementen, usw. oder in/von Kombinationen von diesen erlaubt.
  • Der Verarbeitungsblock 665 ermöglicht ebenfalls die Verwendung einer Rückwandplatine mit fester Funktion. Somit kann die Funktionalität der Rückwandplatine anwendungsspezifisch, anwendungsdefiniert, usw. oder Kombinationen von diesen sein. Beachtenswerterweise kann die Funktionalität der Rückwandplatine mit dynamischer Funktion und der Rückwandplatine mit fester Funktion gleich oder unterschiedlich sein, kann eine oder mehrere PCIe-Verbindungen, eine Netzwerkstruktur, usw. oder Kombinationen von diesen verwenden. Somit verfügt der Anwender über die Flexibilität in der Entwicklungswahl, basierend auf persönlichen Vorzügen. Darüber hinaus kann der Verarbeitungsblock 665 kundenspezifische Chassis, Module, Rückwandplatinen, usw. oder Kombinationen von diesen verwenden.
  • 7 zeigt eine Vorrichtung 767, einschließlich der Logik 769, um eine PCIe-Verbindung entsprechend einer Ausführungsform zu verwenden. Die Logikarchitektur 769 kann im Allgemeinen in einer Plattform wie einem Laptop, ein persönlicher digitaler Assistent (PDA), einem drahtlosen intelligenten Telefon, einem Multimedia-Spieler, einem Bildgebungsgerät, einem mobilen Internet-Gerät (MID), jedem intelligenten Gerät wie ein Smart-Phone, Smart-Tablet, intelligentem Fernsehen, Computer-Server (z. B. Compute-Server, Massenspeicher-Server, Netzwerksicherheits-Server, Massenspeicher-Server, usw.), einem Top of Rack(ToR)-Switch, tragbaren Computer, usw. oder in Kombinationen von diesen enthalten sein. Die Logikarchitektur 769 kann in einer Anwendung, einem Betriebssystem, einem Medien-Framework, einer Hardware-Komponente, usw. oder in Kombinationen von diesen enthalten sein Beispielsweise kann die Logikarchitektur 769 in einem Prozessor, wie einer Zentraleinheit (CPU), einer grafischen Verarbeitungseinheit (GPU), einer visuellen Verarbeitungseinheit (VPU), einem Sensor, ein Betriebssystem, einer Anwendung, usw. oder in Kombinationen von diesen implementiert werden. Die Vorrichtung 767 kann Massenspeicher 790, Anwendungen 792, Speicher 793, Sensor 794, Anzeigen 795, CPU 796, usw. oder Kombinationen von diesen einschließen bzw. mit diesen interagieren.
  • Die dargestellte Logikarchitektur 767 umfasst Logik zur seriellen Verbindung, wie eine PCIe-Logik 771 zur Verwendung einer PCIe-Verbindung. Die PCIe-Logik 771 umfasst eine Netzwerkstruktur-Verbindungslogik 773, um eine PCIe-Verbindung zu verwenden, die einen Steckplatz direkt mit einer Netzwerkstruktur koppelt. Beispielsweise können zwei PCIe-Verbindungen zwei Steckplätze direkt mit der Netzwerkstruktur koppeln, wobei die Netzwerkstruktur-Verbindungslogik 773 PCIe-Verbindungen verwendet, um Daten zwischen auf zwei Steckplätzen eingesteckten Hardware-Modulen zu übermitteln. Somit kann die Netzwerkstruktur verwendet werden. Die PCIe-Logik 771 kann ebenfalls eine Rückwandplatinen-E/A-Logik 775 für eine zusätzliche PCIe-Verbindung umfassen, die einen Steckplatz direkt mit dem Rückwandplatinen-E/A koppelt. Beispielsweise kann eine PCIe-Verbindung einen Steckplatz direkt mit dem Rückwandplatinen-E/A koppeln, wobei die Rückwandplatinen-E/A-Logik 775 die PCIe-Verbindung verwendet, um Daten zwischen einem auf dem Steckplatz eingesetzten Hardware-Modul und einer mit dem Rückwandplatinen-E/A verbundenen Komponente zu übermitteln. Somit kann die Netzwerkstruktur überbrückt werden. Die Rückwandplatinen-E/A-Logik 775 kann beispielsweise ebenfalls die Netzwerkstruktur verwenden, indem diese eine zusätzliche PCIe-Verbindung zwischen der Netzwerkstruktur und dem Rückwandplatinen-E/A verwendet.
  • Die PCIe-Logik 771 umfasst eine Brückenlogik 777, um eine PCIe-Verbindung zur direkten Kopplung eines Steckplatzes mit einer Brücke (z. B. PCIe zu Ethernet-Brücke) zu verwenden. Beispielsweise können zwei PCIe-Verbindungen zwei Steckplätze direkt mit der Brücke koppeln, wobei die Brückenlogik 777 die PCIe-Verbindungen verwenden kann, um Daten zwischen den beiden über die Brücke verbundenen Hardware-Modulen auf den Steckplätzen zu übermitteln. Somit kann die Netzwerkstruktur überbrückt werden. Die PCIe-Logik 771 kann ebenfalls eine direkt verbindende Logik 779 umfassen, um eine PCIe-Verbindung zu verwenden, die mindestens zwei Steckplätze direkt miteinander verbindet. In einem Beispiel kann eine PCIe-Verbindung zwei Steckplätze direkt miteinander verbinden, wobei die direkt verbindende Logik 779 die PCIe-Verbindung verwendet, um Daten zwischen den auf den beiden Steckplätzen eingesteckten Hardware-Modulen zu übermitteln. in einem anderen Beispiel kann eine Doppelstern-PCIe-Verbindung vier Steckplätze direkt miteinander verbinden, wobei die direkt verbindende Logik 779 die Doppelstern-PCIe-Verbindung verwendet, um Daten zwischen den auf den vier Steckplätzen eingesteckten Hardware-Modulen zu übermitteln.
  • Die Logikarchitektur 769 umfasst eine anwendungsspezifische E/A-Logik 781 und eine Managementelementlogik 783, um eine anwendungsdefinierte Funktionalität bzw. Managementfunktionalität zur Verfügung zu stellen. Beispielsweise kann die anwendungsspezifische E/A-Logik 781 eine PCIe-Verbindung verwenden, die einen Steckplatz mit dem anwendungsspezifischen E/A verbindet (direkt bzw. über eine Netzwerkstruktur), um Daten zwischen einem auf dem Steckplatz eingesteckten Hardware-Modul und dem anwendungsspezifischen E/A zu übermitteln, um die anwendungsdefinierte Funktionalität zu implementieren. In einem anderen Beispiel kann die Managementelementlogik 783 eine PCIe-Verbindung verwenden, die einen Steckplatz mit einem Managementelement verbindet (direkt bzw. über eine Netzwerkstruktur), um Daten zwischen einem auf dem Steckplatz eingesteckten Hardware-Modul und dem Managementelement zu übermitteln. Somit kann die anwendungsspezifische E/A-Logik 881 bzw. die Managementelementlogik 883 in die PCIe-Logik 775 integriert sein.
  • Die Logikarchitektur 769 umfasst eine Rack-Einheitslogik 785, um eine Rack-Einheitsausführung wie beispielsweise eine Rack-Einheitsausführung (z. B. 1U, 2U, 3U, 4U, usw.) zu verwenden. Die Logikarchitektur 769 umfasst ebenfalls eine spezifische zu verwendende Formfaktorlogik 787, beispielsweise ein spezifischer Formfaktor für ein ab Lager erhältliches Modul, ein spezifischer Formfaktor eines anwendungsdefinierten Moduls, usw. oder Kombinationen von diesen. Darüber hinaus umfasst die Logikarchitektur 767 eine Rückwandplatinenlogik 789, um eine Rückwandplatine, einschließlich einer Rückwandplatine mit dynamischer Funktion, einer Rückwandplatine mit fester Funktion, usw. oder Kombinationen von diesen zu verwenden. Somit kann die Rack-Einheitslogik 785, die formfaktorspezifische Logik 787, die Rückwandplatinenlogik 789, usw. in die PCIe-Logik 775 integriert sein.
  • Die Logikarchitektur 769 kann ebenfalls eine beliebige andere Logik zur Verwendung einer PCIe-Verbindung umfassen. Beispielsweise kann die Logikarchitektur 769 ebenfalls eine kundenspezifische Logik umfassen, um beispielsweise ein kundenspezifisches Chassis, ein kundenspezifisches Modul, eine kundenspezifische Rückwandplatine, eine kundenspezifische Einheitsausführung, usw. oder Kombinationen von diesen zu verwenden. Darüber hinaus kann die Logikarchitektur 769 eine Anwenderschnittstellenlogik umfassen, um eine beliebige gewünschte Schnittstelle, wie eine grafische Anwenderoberfläche, eine Befehlszeilenschnittstelle, usw. oder Kombinationen von diesen zur Verfügung zu stellen. Die Anwenderschnittstellenlogik kann Zugang zu einen oder mehreren Einstellungen bieten, die sich auf den Einsatz einer PCIe-Verbindung beziehen. Außerdem kann die Logikarchitektur 769 ein Kommunikationsmodul umfassen, um eine große Vielfalt an Kommunikationsfunktionalität, wie Mobiltelefon (z. B. W-CDMA (UMTS), CDMA2000 (IS-856/IS-2000), usw.), WiFi, Bluetooth (z. B. IEEE 802.15.1-2005, drahtlose persönliche Nahbereichsnetzwerke (PAN: Personal Area Networks), WiMax (z. B. IEEE 802.16-2004), globale Positionsbestimmungssysteme (GPS), Spread Spectrum (z. B. 900 MHz) und für andere Hochfrequenz(HF)-Telefonieverwendungszwecke zur Verfügung zu stellen
  • Während Beispiele unterschiedlicher Logik zu Illustrationszwecken gezeigt werden, sollte verstanden werden, dass eine oder mehrere Logiken der Logikarchitektur 769 in einer oder mehreren kombinierten Logiken implementierten werden können, wie eine einzelne Logik, einschließlich einer oder mehreren PCIe-Logiken 771, anwendungsspezifische E/A-Logik 781, Managementelementlogik 783, Rack-Logik 785, formfaktorsspezifische Logik 787, Rückwandplatinenlogik 789, usw. Darüber hinaus sollte verstanden werden, dass eine oder mehrere Logikkomponenten der Vorrichtung 767 sich auf der Plattform, außerhalb der Plattform bzw. sich in dem selben oder in einem unterschiedlichen reellen bzw. virtuellen Raum wie die Vorrichtung 767 befinden kann/können. Dementsprechend kann die Logik eine funktionell separate Logik, Prozesse bzw. Threads sein, kann/können auf der gleichen Recheneinheit bzw. verteilt über mehreren Einheiten zur gleichzeitigen, zur parallelen bzw. zur sequenziellen Ausführung, in einem oder mehreren unabhängigen Logikblöcken oder als ausführbare bzw. als separate Komponenten zur Vereinfachung der Darstellung ausgeführt werden.
  • Unter jetziger Bezugnahme auf 8 ist ein Prozessorkern 200 entsprechend einer Ausführungsform dargestellt. Der Prozessorkern 200 kann der Kern für irgendeine Art von Prozessor sein, wie ein Mikroprozessor, ein eingebetteter Prozessor, ein digitaler Signalprozessor (DSP), ein intelligenter Knoten oder eine andere Komponente zum Ausführen von Codes, um die hierin beschriebenen Technologien zu implementieren. Obgleich nur ein Prozessorkern 200 in 8 dargestellt ist, kann ein Verarbeitungselement alternativ mehr als einen der in 8 dargestellten Prozessorkerne 200 umfassen. Der Prozessorkern 200 kann ein Single-Threaded Kern oder für mindestens eine Ausführungsform kann der Prozessorkern 200 Multi-Threaded sein, d. h., dieser kann mehr als einen Hardware-Thread-Kontext (oder „logischen Prozessor”) pro Kern umfassen.
  • 8 veranschaulicht ebenfalls einen mit dem Prozessor 200 verbundenen Speicher 270. Der Speicher 270 kann ein beliebiger, einer großen Vielfalt an Speichern sein (einschließlich verschiedener Ebenen der Speicherhierarchie) wie diese Fachleuten dieses Bereichs bekannt oder andernfalls verfügbar sind. Der Speicher 270 kann eine oder mehrere Code-Anweisungen 213 umfassen, die durch den Kern des Prozessors 200 ausgeführt werden, wobei der Code 213 die bereits besprochene Logikarchitektur 769 (7) implementieren kann. Der Prozessorkern 200 folgt einer Programmanweisungsfolge, angezeigt durch den Code 213. Jede Anweisung kann einem Front-End-Teil 210 zugeführt und durch einen oder mehrere Decoder 220 verarbeitet werden. Der Decoder 220 kann als seine Ausgabe eine Mikrooperation wie eine Mikrooperation mit fester Breite in einem vorbestimmten Format oder andere Anweisungen, Mikrobefehle oder Steuersignale, die die ursprüngliche Codeanweisung reflektieren, erzeugen. Das beschriebene Front-End 210 umfasst ebenfalls die Registerumbenennungslogik 225 und die Zeitplanungslogik 230, die im Allgemeinen Ressourcen zuweist und die der Konvertierungsanweisung folgend entsprechende Operation zur Ausführung in die Schlange einreiht.
  • Der Prozessor 200 ist einschließlich der Ausführungslogik 250 dargestellt, die einen Satz von Ausführungseinheiten 255-1 bis 255-N besitzt. Einige Ausführungsformen können eine gewisse Anzahl von Ausführungseinheiten umfassen, die speziellen Funktionen oder Sätzen von Funktionen fest zugeordnet sind. Andere Ausführungsformen können nur eine Ausführungseinheit oder nur eine Ausführungseinheit, die eine bestimmte Aufgabe ausführen kann, umfassen. Die beschriebene Ausführungslogik 250 führt die durch die Codeanweisungen spezifizierten Operationen aus.
  • Nach Beendigung der Ausführung der durch die Codeanweisungen spezifizierten Operationen „retiers” die Back-End-Logik 260 die Anweisungen des Codes 213. In einer Ausführungsform erlaubt der Prozessor 200, eine Out-of-Order-Ausführung, erfordert aber ein „In-Order-Retirement” von Anweisungen. Die „Retirement”-Logik 265 kann eine Formenvielfalt annehmen, wie diese Fachleuten des Bereichs bekannt sind (z. B. „Re-Order”-Puffer oder dergleichen). Auf diese Art wird der Prozessorkern 200 während der Ausführung des Codes 213, mindestens im Hinblick auf die durch den Decoder erzeugte Ausgabe, die Hardware-Register und die durch die Registerumbennenungslogik 225 verwendeten Tabellen und alle Register (nicht dargestellt), die durch die Ausführungslogik 250 geändert werden, transformiert.
  • Obgleich nicht in 8 dargestellt, kann ein Verarbeitungselement auf dem Chip mit dem Prozessorkern 200 andere Elemente umfassen. Beispielsweise kann ein Verarbeitungselement Speichersteuerungslogik zusammen mit dem Prozessorkern 200 umfassen. Das Verarbeitungselement kann E/A-Steuerungslogik bzw. eine in die Speichersteuerlogik integrierte E/A-Steuerungslogik umfassen. Das Verarbeitungselement kann ebenfalls eine oder mehrere Pufferspeicher umfassen.
  • 9 zeigt ein Blockdiagramm eines Systems 1000 gemäß einer Ausführungsform. In 9 ist ein Multiprozessorsystem 1000 dargestellt, das ein erstes Verarbeitungselement 1070 und ein zweites Verarbeitungselement 1080 umfasst. Während zwei Verarbeitungselemente 1070 und 1080 gezeigt werden, sollte verstanden werden, dass eine Ausführungsform des Systems 1000 ebenfalls nur ein solches Verarbeitungselement umfassen kann.
  • System 1000 wird als Punkt-zu-Punktverbindungssystem veranschaulicht, wobei das erste Verarbeitungselement 1070 und das zweite Verarbeitungselement 1080 über eine Punkt-zu-Punktverbindung 1050 gekoppelt sind. Es sollte verstanden werden, dass jede oder alle in 9 dargestellten Zwischenverbindungen eher als Multit-Drop-Bus statt als Punkt-zu-Punktverbindung implementiert werden.
  • Wie in 9 gezeigt, kann jedes Verarbeitungselement 1070 und 1080 Mehrkernprozessoren sein und einen ersten und zweiten Prozessorkern umfassen (d. h. die Prozessorkerne 1074a und 1074b und Prozessorkerne 1084a und 1084b). Solche Kerne 1074, 1074b, 1084a, 1084b können konfiguriert werden, um den Anweisungscode auf eine ähnliche Art auszuführen, wie vorstehend in Zusammenhang mit 8 beschrieben ist.
  • Jedes Verarbeitungselement 1070, 1080 kann mindestens einen gemeinsamen Pufferspeicher 1896 umfassen. Der gemeinsam genutzte Cache 1896a, 1896b kann Daten speichern (z. B. Anweisungen), die von einer oder mehreren Komponenten des Prozessors, wie beispielsweise den Kernen 1074a, 1074b und 1084a, 1084b verwendet werden. Der gemeinsam genutzte Cache kann beispielsweise im Speicher 1032, 1034 gespeicherte Daten lokal zwischenspeichern, damit die Komponenten des Prozessors schneller auf diese zugreifen können. In einer oder mehreren Ausführungsformen kann der gemeinsam genutzte Cache einen oder mehrere Caches mittlerer Stufe wie Stufe 2 (L2), Stufe 3 (L3), Stufe 4 (L4) oder andere Cache-Stufen, einen Last-Level-Cache (LLC) bzw. Kombinationen daraus umfassen.
  • Obwohl nur zwei Verarbeitungselemente 1070, 1080 gezeigt sind, versteht es sich, dass der Wirkungsbereich der vorliegenden Erfindung nicht derart beschränkt ist. Bei anderen Ausführungsformen können ein oder mehrere zusätzliche Verarbeitungselemente in einem gegebenen Prozessor vorhanden sein. Alternativ kann/können eines oder mehrere der Verarbeitungselemente 1070, 1080 ein anderes Element als ein Prozessor, wie ein Beschleuniger oder eine feldprogrammierbare Gatteranordnung, sein. Beispielsweise können zusätzliche Verarbeitungselemente einen zusätzlichen Prozessor bzw. mehrere zusätzliche Prozessoren umfassen, die einem ersten Prozessor 1070 entsprechen, einem zusätzlichen Prozessor bzw. mehreren zusätzlichen Prozessoren, die mit dem Prozessor 1070 heterogen oder asymmetrisch sind, Beschleuniger (wie z. B. Grafikbeschleuniger oder Digitalsignalverarbeitungs(DSP)-Einheiten), feldprogrammierbare Gatteranordnungen oder ein beliebiger anderer Prozessor sein. Zwischen den Verarbeitungselementen 1070, 1080 kann eine Vielzahl von Unterschieden hinsichtlich eines Spektrums von Metriken von Vorzügen einschließlich Architektur-, Mikroarchitektur-, thermischen, Leistungsaufnahmeeigenschaften und dergleichen vorhanden sein. Diese Unterschiede können sich wirksam als Asymmetrie und Heterogenität zwischen den Prozessoren 1070, 1080 äußern. Bei mindestens einer Ausführungsform können sich die verschiedenen Verarbeitungselemente 1070, 1080 in demselben Paket befinden.
  • Das erste Verarbeitungselement 1070 kann des Weiteren eine Speicher-Controller-Logik (MC) 1072 und die Punkt-zu-Punkt(P-P)-Schnittstellen 1076 und 1078. umfassen. Auf ähnliche Weise umfasst das zweite Verarbeitungselement 1080 einen MC 1082 und die P-P-Schnittstellen 1086 und 1088. Wie in 9 gezeigt, koppeln die MCs 1072 und 1082 die Prozessoren mit dem jeweiligen Speicher, namentlich an einen Speicher 1032 und einen Speicher 1034, die Teile eines Hauptspeichers sein können, der lokal mit dem jeweiligen Prozessoren verbunden ist. Während die MC-Logik 1072 und 1082 als in die Verarbeitungselemente 1070, 1080 integriert dargestellt ist, kann bei alternativen Ausführungsformen die MC-Logik statt in die Verarbeitungselemente 1070, 1080 integriert eine diskrete Logik außerhalb sein.
  • Das erste Verarbeitungselement 1070 und das zweite Verarbeitungselement 1080 können über die P-P-Verbindungen 1076, 1986 und 1084 an ein E/A-Untersystem angekoppelt werden. Wie in 10 gezeigt, umfasst das E/A-Untersystem 1090 die P-P-Schnittstellen 1094 und 1098. Außerdem umfasst das E/A-Untersystem 1090 eine Schnittstelle 1092, um das E/A-Untersystem 1090 mit einer Hochleistungs-Grafik-Engine 1038 zu verbinden. In einer Ausführungsform wird der Bus 1049 verwendet, um die Grafik-Engine 1038 mit dem E/A-Untersystem 1090 zu verbinden. Alternativ kann eine Punkt-zu-Punktverbindung 1039 diese Komponenten koppeln.
  • Das E/A-Untersystem 1090 kann wiederum über die Schnittstelle 1096 an einen ersten Bus 1016 angekoppelt werden. Bei einer Ausführungsform kann erster Bus 1016 ein Peripheral Component Interconnect(PCI)-Bus sein, oder ein Bus, wie z. B. PCI Express-Bus oder ein anderer E/A-Verbindungsbus der 3. Generation, obwohl der Wirkungsbereich der vorliegenden Erfindung nicht derart beschränkt ist.
  • Wie in 9 gezeigt, können verschiedene E/A-Geräte 1014 wie die Anzeige 795 (7) an den ersten Bus 1016 angekoppelt werden, zusammen mit einer Busbrücke 1018, die den ersten Bus 1016 mit einem zweiten Bus 1020 koppelt. In einer Ausführungsform kann der zweite Bus 1020 ein LPC(Low Pin Count)-Bus sein. In einer Ausführungsform können verschiedene Geräte an den zweiten Bus 1020 angekoppelt werden, darunter zum Beispiel eine Tastatur/Maus 1012, ein/mehrere Kommunikationsgerät(e) 1026 (die wiederum eine Kommunikation mit einem Rechnernetzwerk herstellen können) und eine Datenspeichereinheit 1019, wie zum Beispiel ein Disc-Laufwerk oder ein anderes Massenspeichergerät, das den Code 1030 enthalten kann. Der Code 1030 kann Anweisungen zur Ausführung der Ausführungsformen von einer oder von mehreren der vorstehend beschriebenen Verfahren umfassen. Somit kann der beschriebene Code 1030 die bereits besprochene Logikarchitektur 769 (7) implementieren. Weiter kann eine Audio-E/A 1024 an den zweiten Bus 1020 gekoppelt werden.
  • Es muss beachtet werden, dass andere Ausführungsformen in Erwägung gezogen werden können. Beispielsweise kann in einem System statt der Punkt-zu-Punkt-Architektur von 9 ein Multidrop-Bus oder eine andere solche Kommunikationstopologie implementiert werden. Ebenfalls können die Elemente von 9 alternativ mittels mehr oder weniger integrierter Chips, als in 9 gezeigt, partitioniert werden.
  • Somit können Ausführungsformen eine offene konvergierende modulare Architektur umfassen, um Flexibilität, Interoperabilität, Skalierbarkeit, usw. oder Kombinationen von diesen zur Verfügung zu stellen. Beispielsweise können Ausführungsformen allgemeine modulare Bausteine zur Verfügung stellen, wobei ein Anwender in der Lage sein kann, einen gegebenen Satz von Formfaktoren zur Implementierung einer vereinheitlichten Lösung zu konstruieren. In einem Beispiel können Anwender ein Modul mit Plug-and-Play-Fähigkeit konstruieren, dass keine Software-Änderungen erfordert. In einem anderen Beispiel kann der Anwender jeden möglichen Formfaktor implementieren, wie einen auf Industrienormen basierenden Formfaktor. Darüber hinaus kann ein Modul nach verschiedenen Arten von Anwendern, wie Rechenzentren, Endanwender, usw. oder Kombinationen von diesen verwendet werden. Außerdem kann der modulare Ansatz Mutterplatinenansätze ersetzen, die verhältnismäßig groß sind, nicht modular, keine generisch verhältnismäßig hohen Geschwindigkeitsdatenein-/-ausgaben aufweisen, usw.
  • Ausführungsformen können ebenfalls skalierbare Bandbreiten zur Verfügung stellen. Beispielsweise kann eine skalierbare interne und externe Multi-100-Gb/s-Bandbreite zur Verfügung gestellt werden. Ein Beispiel kann 8-fache, 16-fache, usw. PCIe-Verbindungen umfassen, die mit einer Netzwerkstruktur verbunden sind bzw. zwischen den Modulen kommunizieren, um eine skalierbare Bandbreite zur Verfügung zu stellen. Ausführungsformen können eine Mischungs- und Übereinstimmungs-/Anpassungsfunktionalität, wie Mischungs- und Übereinstimmungs-/Anpassungsberechnungen, Vernetzungssicherheit, Massenspeicherung, usw. oder Kombinationen von diesen zur Verfügung stellen. Beispielsweise kann ein Anwender die gleiche Chassistechnik zur Implementierung einer Funktionalität, zur Neukonfiguration des Systems wie erforderlich, usw. oder von Kombinationen von diesen verwenden. Außerdem können verhältnismäßig teuere, große, komplex zu implementierende, usw. Blade-Lösungen durch den Mischungs- und Übereinstimmungs-/Anpassungsansatz ersetzt werden.
  • Eine Ausführungsform kann eine Hybridstruktur mit nativer Arbeitsflussunterstützung, wie native SDN-, OF- und NFV-Unterstützung zur Verfügung stellen. Beispielsweise kann die Hybridstruktur eine PCIe-Struktur (z. B. eine PCIe-Verbindung) und eine Netzwerkstruktur umfassen. In einem Beispiel kann ein anderer Switch-Chip verwendet werden, um andere Fähigkeiten zuzulassen. Außerdem kann eine herkömmliche Architektur, die NFV-/SDN-Techniken nicht wirksam einsetzt bzw. auf unterschiedlichen NFV-/SDN-Overlays über einen separaten ToR-Schalter (z. B. befindet sich nicht physikalisch verhältnismäßig nah an dem Computer, der Speicherung, den Ein-/Ausgabeelementen, usw.) beruht, durch den hybriden Strukturansatz ersetzt werden.
  • Die Ausführungsform kann zu verhältnismäßig geringeren Kosten zur Verfügung gestellt werden. Beispielsweise kann die Gesamtgröße eines Racks verhältnismäßig effektiver genutzt, die Verkabelung zwischen speziell gebauter Ausrüstung kann im Verhältnis reduziert werden, usw. oder Kombinationen von diesen. Beispielsweise kann eine herkömmliche Architektur verhältnismäßig teure Kabel erfordern (z. B. Lichtwellenleiter), die eine verhältnismäßig begrenzte Bandbreite aufweisen, um über ein ToR angeschlossen zu werden bzw. deren Anschluss aufgrund einer Überlagerung der benötigten Steckplätze nicht möglich ist.
  • Ausführungsformen können ebenfalls verhältnismäßig dichte Konfigurationen zulassen, beispielsweise flexible Verpackung unterschiedlicher Funktionalität, von Komponenten bzw. Elementen. Darüber hinaus können Ausführungsformen konfigurierbar sein, beispielsweise Konfigurieren einer Struktur, einer Rückwandplatine, eines Moduls, eines Chassis, eines Racks, usw. oder Kombinationen von diesen. Somit können herkömmliche Architekturen möglicherweise keine anwendungsdefinierten E/A zur Verfügung stellen bzw. kann ein Protokoll als Strukturschnittstelle verwendet werden, das die Differenzierungsfähigkeiten bzw. Optionen des Anwenders begrenzen könnte. Darüber hinaus könnte eine herkömmliche Architektur versuchen, Lösungen (z. B. Vernetzung, Speicherung, usw.) zur Verfügung zu stellen, indem keine PCIe-Implementierungen in der Architektur erlaubt werden.
  • Ausführungsformen können verhältnismäßig energiesparend sein. Eine herkömmliche, eine Netzwerkstruktur verwendende Architektur kann zusätzliche CPUs erfordern, um Daten von den Ethernet-Verbindungen zu erfassen und diese für PCIe zur Ein-/Ausgabe usw. umzuwandeln (z. B. für SSD), was die Kapazität wesentlich reduzieren, die Energieaufnahme verhältnismäßig steigern bzw. die Latenz verringern kann oder Kombinationen von diesen. Ausführungsformen können ebenfalls lieferantenagnostisch bzw. Rack-agnostisch sein. Beispielsweise kann der Anwender jeden möglichen Formfaktor verwenden (z. B. ein kundenspezifisches Rack, ein kundenspezifisches Modul, eine kundenspezifische Rückwandplatine, ein kundenspezifisches Chassis), eine beliebige Art von Prozessor, eine beliebige Art von Speicher, eine beliebige Art von Netzwerkstruktur, usw. oder Kombinationen von diesen. Somit können Ausführungsformen eine Flexibilität bzw. Skalierbarkeit für Rack-installierte Rechenzentren, zur Speicherung, für die Sicherheit, für Telekommunikationskomponenten, usw., für in einer Nicht-Rack-Ausführung verwendete Ausrüstung (z. B. ein nicht im Rack installierter Server, eine mobile Recheneinheit, usw.), usw. oder in Kombinationen von diesen zur Verfügung stellen.
  • Zusätzliche Hinweise und Beispiele:
  • Beispiele können ein Gegenstand wie ein Verfahren, Mittel zur Ausführung von Handlungen des Verfahrens, mindestens ein maschinenlesbares Medium einschließlich Anweisungen, die, wenn diese durch eine Maschine ausgeführt werden, die Maschine dazu veranlassen, Handlungen des Verfahrens oder einer Vorrichtung oder eines Systems auszuführen, um eine PCIe-Verbindung entsprechend den hierin beschriebenen Ausführungsformen und Beispielen zu verwenden.
  • Beispiel 1 kann eine Vorrichtung umfassen, die eine Oberfläche enthält, die einen Steckplatz definiert, um ein Hardware-Modul aufzunehmen. Die Vorrichtung kann ebenfalls eine Peripheral Component Interconnect express(PCIe)-Verbindung umfassen, um den Steckplatz direkt mit einer Netzwerkstruktur zu koppeln.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 umfassen und des Weiteren eine Oberfläche einschließen, die zwei oder mehr Steckplätze definiert, wobei eine PCIe-Verbindung jeden der beiden oder mehrere Steckplätze direkt mit der Netzwerkstruktur verbindet.
  • Beispiel 3 kann den Gegenstand von einem beliebigen der Beispiele 1 und 2 umfassen und kann des Weiteren optional eine Rack-Einheitsausführung einschließen, wobei mindestens ein Steckplatz einen Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung direkt jeden des mindestens einen Steckplatzes mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) koppelt, eine 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz einen Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung direkt jeden der mindestens einen Steckplätze mit dem Rückwandplatinen-E/A koppelt bzw. eine 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze Prozessormodule aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit dem Rückwandplatinen-E/A koppelt.
  • Beispiel 4 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 3 umfassen und kann des Weiteren optional mindestens zwei Steckplätze einschließen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über die PCIe-Verbindung, die die mindestens zwei Steckplätze jeweils direkt mit der Netzwerkstruktur koppelt, kommunizieren bzw. mindestens zwei Steckplätze ein jeweiliges Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung, die die mindestens zwei Steckplätze direkt an eine Brücke koppelt, kommunizieren.
  • Beispiel 5 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 4 umfassen und kann des Weiteren eine zusätzliche PCIe-Verbindung einschließen, die einen mit einem Prozessormodul bestückten Steckplatz direkt mit einem mit einem E/A-Modul bestückten Steckplatz koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren bzw. eine Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  • Beispiel 6 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 5 umfassen und kann des Weiteren optional einen anwendungsspezifischen Ein-/Ausgang einschließen, um eine anwendungsdefinierte Funktionalität zur Verfügung zu stellen bzw. ein Managementelement, um Managementfunktionalität zur Verfügung zu stellen.
  • Beispiel 7 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 6 umfassen und kann des Weiteren optional ein Hardware-Modul einschließen, einschließlich eines Prozessormoduls, eines Speichermoduls, eines Vernetzungsmoduls, eines Sicherheitsmoduls, eines Switch-Moduls, eines Microserver-Moduls, eines PCIe-Moduls, eines Grafikmoduls bzw. einer Mehrzweck-E/A-Karte.
  • Beispiel 8 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 7 umfassen und kann des Weiteren optional ein Chassis einschließen, einschließlich der den Steckplatz definierenden Oberfläche, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation, einen Formfaktor eines spezifischen, ab Lager erhältlichen Moduls bzw. einen Formfaktor eines anwendungsdefinierten Moduls besitzen kann.
  • Beispiel 9 kann den Gegenstand von einem beliebigen der Beispiele 1 bis 8 umfassen und kann des Weiteren optional eine Rückwandplatine einschließen, einschließlich einer Rückwandplatine mit dynamischer Funktion bzw. eine Rückwandplatine mit fester Funktion.
  • Beispiel 10 kann ein Verfahren zur Verwendung einer PCIe-Verbindung umfassen, bestehend aus der Verwendung einer Peripheral Component Interconnect express(PCIe)-Verbindung, die einen durch eine Oberfläche definierten Steckplatz direkt mit einer Netzwerkstruktur koppelt, wobei der Steckplatz ein Hardware-Modul aufnimmt.
  • Beispiel 11 kann den Gegenstand von Beispiel 10 umfassen und kann des Weiteren optional die Verwendung einer 1-Rack-Einheitsausführung einschließen, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung direkt jeden des mindestens einen Steckplatzes mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) koppelt, die Verwendung einer 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit dem Rückwandplatinen-E/A koppelt bzw. die Verwendung einer 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze Prozessormodule aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit dem Rückwandplatinen-E/A koppelt.
  • Beispiel 12 kann den Gegenstand von einem beliebigen der Beispiele 10 bis 11 umfassen und kann des Weiteren optional die Verwendung von mindestens zwei Steckplätzen einschließen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über die PCIe-Verbindung, die die mindestens zwei Steckplätze jeweils direkt mit der Netzwerkstruktur koppelt, kommunizieren bzw. die Verwendung von mindestens zwei Steckplätzen, die ein jeweiliges Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung, die die mindestens zwei Steckplätze direkt an eine Brücke koppelt, kommunizieren.
  • Beispiel 13 kann den Gegenstand von einem beliebigen der Beispiele 10 bis 12 umfassen und kann des Weiteren die Verwendung einer zusätzlichen PCIe-Verbindung einschließen, die einen mit einem Prozessormodul bestückten Steckplatz direkt mit einem mit einem E/A-Modul bestückten Steckplatz koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren bzw. die Verwendung einer Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  • Beispiel 14 kann den Gegenstand von einem beliebigen der Beispiele 10 bis 13 umfassen und kann des Weiteren optional die Verwendung einer anwendungsspezifischen E/A einschließen, um eine anwendungsdefinierte Funktionalität zur Verfügung zu stellen bzw. die Verwendung eines Managementelements, um eine Managementfunktionalität zur Verfügung zu stellen.
  • Beispiel 15 kann den Gegenstand von einem beliebigen der Beispiele 10 bis 14 umfassen und kann des Weiteren optional die Verwendung eines Chassis, einschließlich der den Steckplatz definierenden Oberflächen, einschließen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Ausführung, die Verwendung eines Formfaktors eines spezifischen, ab Lager erhältlichen Moduls bzw. die Verwendung eines Formfaktors eines anwendungsdefinierten Moduls besitzen kann bzw. die Verwendung einer Rückwandplatine, einschließlich einer oder mehrerer Rückwandplatinen mit einer dynamischen Funktion oder einer Rückwandplatine mit fester Funktion.
  • Beispiel 16 kann mindestens ein maschinenlesbares Medium umfassen, das eine oder mehrere Anweisungen enthält, die, falls diese auf einer Recheneinheit ausgeführt wird/werden, die Recheneinheit dazu veranlassen, eine Peripheral Component Interconnect express(PCIe)-Verbindung zu verwenden, um einen durch eine Oberfläche definierten Steckplatz direkt mit einer Netzwerkstruktur zu koppeln, wobei der Steckplatz ein Hardware-Modul aufnehmen kann.
  • Beispiel 17 kann den Gegenstand von Beispiel 16 umfassen und kann des Weiteren optional bei Ausführung der einen oder mehreren Anweisungen die Recheneinheit dazu veranlassen, die Verwendung einer 1-Rack-Einheitsausführung einschließen, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden des mindestens einen Steckplatzes direkt mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) koppelt, die Verwendung einer 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz einen Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit dem Rückwandplatinen-E/A koppelt bzw. die Verwendung einer 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze Prozessormodule aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit dem Rückwandplatinen-E/A koppelt.
  • Beispiel 18 kann den Gegenstand von einem beliebigen der Beispiele 16 bis 17 umfassen und kann des Weiteren optional bei Ausführung der einen oder mehreren Anweisungen die Recheneinheit dazu veranlassen, die Verwendung von mindestens zwei Steckplätzen einschließen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über die PCIe-Verbindung, die die mindestens zwei Steckplätze jeweils direkt mit der Netzwerkstruktur koppelt, kommunizieren bzw. die Verwendung von mindestens zwei Steckplätzen, die ein jeweiliges Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung, die die mindestens zwei Steckplätze direkt an eine Brücke koppelt, kommunizieren.
  • Beispiel 19 kann den Gegenstand von einem beliebigen der Beispiele 16 bis 18 umfassen und kann des Weiteren bei Ausführung der einen oder mehreren Anweisungen die Recheneinheit dazu veranlassen, die Verwendung einer zusätzlichen PCIe-Verbindung einschließen, die direkt einen mit einem Prozessormodul bestückten Steckplatz mit einem mit einem E/A-Modul bestückten Steckplatz koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren bzw. die Verwendung einer Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  • Beispiel 20 kann den Gegenstand von einem beliebigen der Beispiele 16 bis 19 umfassen und kann des Weiteren optional bei Ausführung der einen oder mehreren Anweisungen die Recheneinheit dazu veranlassen, die Verwendung einer anwendungsspezifischen E/A einschließen, um eine anwendungsdefinierte Funktionalität zur Verfügung zu stellen bzw. die Verwendung eines Managementelements, um eine Managementfunktionalität zur Verfügung zu stellen.
  • Beispiel 21 kann den Gegenstand von einem beliebigen der Beispiele 16 bis 20 umfassen und kann des Weiteren optional bei Ausführung der einen oder mehreren Anweisungen die Recheneinheit dazu veranlassen, die Verwendung eines Chassis, einschließlich der den Steckplatz definierenden Oberflächen, einschließen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation, die Verwendung eines Formfaktors eines spezifischen, ab Lager erhältlichen Moduls bzw. die Verwendung eines Formfaktors eines anwendungsdefinierten Moduls besitzen kann bzw. die Verwendung einer Rückwandplatine, einschließlich einer oder mehrerer Rückwandplatinen mit einer dynamischen Funktion oder einer Rückwandplatine mit fester Funktion.
  • Beispiel 22 kann eine Vorrichtung umfassen, die eine Oberfläche enthält, die einen Steckplatz definiert, um ein Hardware-Modul aufzunehmen. Die Vorrichtung kann ebenfalls Logik umfassen, um die Peripheral Component Interconnect express(PCIe)-Verbindung zur direkten Kopplung eines Steckplatzes mit einer Netzwerkstruktur zu verwenden.
  • Beispiel 23 kann den Gegenstand von Beispiel 22 umfassen und kann des Weiteren optional Logik zur Verwendung von mindestens zwei Steckplätzen einschließen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über die PCIe-Verbindung, die die mindestens zwei Steckplätze jeweils direkt mit der Netzwerkstruktur koppelt, kommunizieren bzw. die Verwendung von mindestens zwei Steckplätzen, die ein jeweiliges Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung, die die mindestens zwei Steckplätze direkt an eine Brücke koppelt, kommunizieren.
  • Beispiel 24 kann den Gegenstand von einem beliebigen der Beispiele 22 bis 23 umfassen und kann des Weiteren Logik zur Verwendung einer zusätzlichen PCIe-Verbindung einschließen, die einen mit einem Prozessormodul bestückten Steckplatz direkt mit einem mit einem E/A-Modul bestückten Steckplatz koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren bzw. die Verwendung einer Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  • Beispiel 25 kann den Gegenstand von einem beliebigen der Beispiele 22 bis 24 umfassen und kann des Weiteren optional Logik zur Verwendung eines Chassis, einschließlich der den Steckplatz definierenden Oberflächen, einschließen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation, die Verwendung eines Formfaktors eines spezifischen, ab Lager erhältlichen Moduls bzw. die Verwendung eines Formfaktors eines anwendungsdefinierten Moduls besitzen kann bzw. die Verwendung einer Rückwandplatine, einschließlich einer oder mehrerer Rückwandplatinen mit einer dynamischen Funktion oder einer Rückwandplatine mit fester Funktion.
  • Beispiel 26 kann mindestens ein maschinenlesbares Medium umfassen, das eine oder mehrere Anweisungen enthält, die, wenn diese auf einer oder mehreren Recheneinheiten ausgeführt werden, die eine oder mehrere Recheneinheiten veranlassen, das Verfahren aus einem beliebigen der Beispiele 10 bis 15 auszuführen.
  • Beispiel 27 kann eine Vorrichtung einschließen, die Mittel zur Ausführung des Verfahrens von einem beliebigen der Beispiele 10 bis 15 umfasst. Verschiedene Ausführungsformen können unter Verwendung von Hardware-Elementen, Software-Elementen oder einer Kombination von beiden implementiert werden. Beispiele von Hardware-Elementen können Prozessoren, Mikroprozessoren, Schaltungen, Schaltungselemente (z. B. Transistoren, Widerstände, Kondensatoren, Induktionsspulen und so weiter), integrierte Schaltungen, anwendungsspezifische integrierte Schaltungen (application specific integrated circuits, ASIC), programmierbare Logikeinheiten (programmable logic devices, PLD), digitale Signalprozessoren (digital signal prozessors, DSP), Field Programmable Gate Array (FPGA), Logikgatter, Register, eine Halbleiterkomponente, Chips, Mikrochips, Chipsätze und so weiter beinhalten. Beispiele von Software können Softwarekomponenten, Programme, Anwendungen, Computerprogramme, Anwendungsprogramme, Systemprogramme, Maschinenprogramme, Betriebssystemsoftware, Middleware, Firmware, Softwaremodule, Hilfsprogramme, Unterprogramme, Funktionen, Verfahren, Prozeduren, Softwareschnittstellen, Programmierschnittstellen (application program interfaces, API), Befehlssätze, EDV-Code, Computercode, Codesegmente, Computercodesegmente, Worte, Werte, Symbole oder jede Kombination davon beinhalten. Die Bestimmung, ob eine Ausführungsform unter Verwendung von Hardware-Elementen und/oder Software-Elementen implementiert wird, kann in Übereinstimmung mit einer beliebigen Anzahl an Faktoren variieren, wie beispielsweise gewünschte Rechengeschwindigkeit, Energieniveaus, Wärmetoleranzen, Budget der Verarbeitungszyklen, Eingabedatengeschwindigkeiten, Ausgabedatengeschwindigkeiten, Speicherressourcen, Datenbusgeschwindigkeiten und andere Beschränkungen bezüglich Design oder Leistung.
  • Ein oder mehrere Aspekte mindestens einer Ausführungsform können durch repräsentative Befehle implementiert werden, die auf einem maschinenlesbaren Medium gespeichert sind, das verschiedene Logiken innerhalb des Prozessors repräsentiert, die beim Lesen durch eine Maschine die Maschine veranlassen, Logik zum Ausführen der hierin beschriebenen Techniken zu erzeugen. Solche Repräsentationen, auch als „IP-Kerne” bekannt, können auf einem konkreten maschinenlesbaren Medium gespeichert und an verschiedene Kunden oder Fertigungsanlagen geliefert werden, wo sie in Fertigungsmaschinen geladen werden, welche die Logik oder den Prozessor herstellen.
  • Ausführungsformen können bei allen Arten von integrierten Halbleiterschaltungs-Chips („IS”) angewendet werden. Beispiele dieser IC-Chips beinhalten u. a. Prozessoren, Controller, Chipsatz-Komponenten, Programmable Logic Arrays (PLAs), Speicherchips, Netzwerkchips und dergleichen. Außerdem sind in einigen Zeichnungen Signalleiterleitungen mit Strichen dargestellt. Einige davon können unterschiedlich sein, um maßgeblichere Signalwege darzustellen, andere können eine Beschriftung enthalten, um eine Anzahl von dazugehörigen Signalwegen anzuzeigen, und/oder sie können Pfeile an einem oder an mehreren Enden enthalten, um die primäre Flussrichtung der Daten anzuzeigen. Dies soll jedoch in keiner Weise als eingrenzend ausgelegt werden. Solche zusätzlichen Details können in Verbindung mit einer oder mit mehreren beispielhaften Ausführungsformen verwendet werden, um ein besseres Verständnis einer Schaltung zu ermöglichen. Alle dargestellten Signalleitungen, ob mit oder ohne zusätzliche Informationen, können eines oder mehrere in mehrere Richtungen abgehende Signale umfassen und können mit jedem geeigneten Signalschema implementiert werden, z. B. können digitale oder analoge Leitungen mit Differenzialpaaren, Lichtwellenleitern und/oder referenzbezogenen Leitungen implementiert werden.
  • Größen/Modelle/Werte/Bereiche sind als Beispiele angegeben, obgleich Ausführungsformen nicht auf diese beschränkt sind. Mit der Ausreifung von Fertigungstechniken (z. B. Fotolithografie) im Laufe der Zeit ist zu erwarten, dass immer kleinere Geräte hergestellt werden können. Außerdem ist es möglich, dass wohlbekannte Strom-/Masseverbindungen mit den IC-Chips und anderen Komponenten in den Figuren gezeigt bzw. nicht gezeigt werden, was aus Gründen der Vereinfachung der Veranschaulichung und Erörterung geschieht, und um bestimmte Aspekte der Ausführungsformen nicht in den Hintergrund rücken zu lassen. Des Weiteren können Anordnungen im Blockdiagrammformat gezeigt werden, um Ausführungsformen nicht in den Hintergrund rücken zu lassen, und auch um aufzuzeigen, dass bestimmte Details in Bezug auf die Implementierung solcher Blockdiagrammanordnungen in hohem Maß von der Plattform abhängen, in die die Erfindung implementiert werden soll, d. h., dass der Fachmann mit solchen spezifischen Details vertraut sein sollte. Wo spezifische Details (z. B. Schaltungen) angeführt werden, um beispielhafte Ausführungsformen zu beschreiben, sollte ein Fachmann erkennen, dass Ausführungsformen mit oder ohne Variationen dieser spezifischen Details realisiert werden können. Die Beschreibung soll somit als veranschaulichend anstatt einschränkend angesehen werden.
  • Einige Ausführungsformen können beispielsweise unter Verwendung eines maschinenlesbaren oder konkreten computerlesbaren Mediums oder Produkts implementiert sein, das einen Befehl oder einen Befehlssatz speichern kann, der, wenn er von einer Maschine ausgeführt wird, die Maschine veranlassen kann, ein Verfahren und/oder Operationen in Übereinstimmung mit den Ausführungsformen auszuführen. Solch eine Maschine kann beispielsweise jede geeignete Verarbeitungsplattform, EDV-Plattform, jedes EDV-Gerät, Verarbeitungsgerät, Recheneinheit, Verarbeitungssystem, jeden Computer, Prozessor oder dergleichen beinhalten und kann unter Verwendung jeder geeigneten Kombination von Hardware und/oder Software implementiert sein. Das maschinenlesbare Medium oder Produkt kann beispielsweise jede geeignete Art von Speichereinheit, Speichergerät, Speicherprodukt und/oder Speichermedium beinhalten, beispielsweise Speicher, Wechseldatenträger oder nicht austauschbarer Datenträger, löschbarer oder nicht löschbarer Datenträger, beschreibbarer oder wieder beschreibbarer Datenträger, digitaler oder analoger Datenträger, Festplatte, Diskette, CD-ROM (Compact Disk Read Only Memory), CD-R (Compact Disk Recordable), CD-RW (Compact Disk Rewriteable), optische Disk, magnetischer Datenträger, magnetooptischer Datenträger, entfernbare Speicherkarten oder -disketten, verschiedene Arten von DVDs (Digital Versatile Disks), ein Band, eine Kassette oder dergleichen. Die Befehle können jede geeignete Art von Code beinhalten, beispielsweise Quellcode, kompilierter Code, interpretierter Code, ausführbarer Code, statischer Code, dynamischer Code, verschlüsselter Code und dergleichen, und können unter Verwendung jeder geeigneten höheren, maschinenorientierten, objektorientierten, visuellen, kompilierten und/oder interpretierten Programmiersprache implementiert werden.
  • Wenn nicht spezifisch anders angegeben, ist es selbstverständlich, dass Begriffe wie beispielsweise „verarbeiten”, „berechnen”, „bestimmen” oder dergleichen sich auf die Aktion und/oder Prozesse eines Computers oder Rechensystems oder eine ähnliche elektronische Recheneinheit beziehen, das Daten, als physische (z. B. elektronische) Größen innerhalb der Register und/oder Speicher des Rechensystems dargestellt, in andere Daten, die ebenso als physische Größen innerhalb der Speicher, Register oder anderer solcher Informationsspeicher-, Übertragungs- oder Anzeigegeräte des Rechensystems dargestellt sind, manipuliert und/oder umwandelt. Die Ausführungsformen sind in diesem Kontext nicht eingeschränkt.
  • Der Begriff „gekoppelt” kann hierin verwendet sein, um auf jede Art von Beziehung, direkt oder indirekt, zwischen den betreffenden Komponenten zu verweisen, und kann sich auf elektrische, mechanische, fluidtechnische, optische, elektromagnetische, elektromechanische oder andere Verbindungen beziehen. Außerdem können die Begriffe „erste/r/s”, „zweite/r/s”, etc. hierin nur verwendet sein, um die Erörterung zu vereinfachen, und tragen keine besondere temporäre oder chronologische Bedeutung, außer anderweitig angegeben. Zusätzlich muss verstanden werden, dass die unbestimmten Artikel „ein” oder „eine” die Bedeutung „von einem oder mehreren” oder von „zumindest einem/einer/eines” besitzen. Darüber hinaus kann, wie in dieser Anwendung und in den Ansprüchen verwendet, eine Liste von Objekten, die durch die Ausdrücke „eine oder mehrere von” und „zumindest ein/eine/eines” verbunden sind, jede mögliche Kombination der aufgeführten Ausdrücke bedeuten. Zum Beispiel kann der Ausdruck „ein/eine/einer von A, B oder C” A, B, C, A und B, A und C, B und C oder A, B und C bedeuten.
  • Für den Fachmann ist es anhand der vorhergegangenen Beschreibung selbstverständlich, dass die breit gefächerten Techniken der Ausführungsformen in einer Vielfalt von Formen implementiert werden können. Deshalb soll, während die Ausführungsformen in Verbindung mit besonderen Beispielen hiervon beschrieben wurden, der wahre Wirkungsbereich der Ausführungsformen nicht darauf beschränkt werden, da andere Modifikationen für den Fachmann bei Durchsicht der Zeichnungen, der technischen Daten und der folgenden Ansprüche offensichtlich sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IS-856/IS-2000 [0067]
    • IEEE 802.15.1-2005 [0067]
    • IEEE 802.16-2004 [0067]

Claims (25)

  1. Eine skalierbare Rack-Architektur umfassend: eine Oberfläche zur Definition eines Steckplatzes zur Aufnahme eines Hardware-Moduls, und eine Peripheral Component Interconnect express(PCIe)-Verbindung zur direkten Kopplung der Steckplätze mit einer Netzwerkstruktur.
  2. Die Architektur nach Anspruch 1, des Weiteren eine Oberfläche umfassend, die zwei oder mehr Steckplätze definiert, wobei eine PCIe-Verbindung jeden der beiden oder jeden der mehreren Steckplätze direkt mit der Netzwerkstruktur koppelt.
  3. Die Architektur nach Anspruch 2, des Weiteren einschließlich einem/einer/eines oder mehreren: 1-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) koppelt, 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt, oder 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze jeweils ein Prozessormodul aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt.
  4. Die Architektur nach Anspruch 2, des Weiteren einschließlich einem/einer/eines oder mehreren: mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über die PCIe-Verbindung kommunizieren, die die mindestens zwei Steckplätze direkt mit der Netzwerkstruktur koppeln, oder mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung kommunizieren, die jeden der mindestens zwei Steckplätze direkt mit einer Brücke koppeln.
  5. Die Architektur nach Anspruch 2, des Weiteren einschließlich einem/einer/eines oder mehreren: zusätzliche PCIe-Verbindung, die einen Steckplatz, auf dem ein Prozessormodul eingesetzt ist, mit einem Steckplatz, auf dem ein E/A-Modul eingesetzt ist, koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren, oder Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  6. Die Architektur nach Anspruch 1, des Weiteren einschließlich einem/einer/eines oder mehreren: anwendungsspezifischen Ein-/Ausgang zur Bereitstellung der anwendungsdefinierten Funktionalität, oder Managementelement(e) zur Bereitstellung der Managementfunktionalität.
  7. Die Architektur nach Anspruch 1, wobei das Hardware-Modul ein oder mehrere umfasst: ein Prozessormodul, ein Speichermodul, ein Netzwerkmodul, ein Sicherheitsmodul, ein Switch-Modul, ein Microserver-Modul, ein PCIe-Modul, ein Grafikmodul, oder eine Mehrzweck-E/A-Karte
  8. Die Architektur nach Anspruch 1, des Weiteren einschließlich einem/einer/eines oder mehreren: Chassis, einschließlich einer einen Steckplatz definierenden Oberfläche, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation besitzt, Formfaktor, speziell für ein ab Lager erhältliches Modul, Formfaktor, speziell für ein anwendungsdefiniertes Modul.
  9. Die Architektur nach Anspruch 1, des Weiteren eine Rückwandplatine umfassend, einschließlich einer oder mehreren: Rückwandplatine mit dynamischer Funktion, oder Rückwandplatine mit fester Funktion.
  10. Ein Verfahren, das Folgende umfassend: Verwendung einer Peripheral Component Interconnect express(PCIe)-Verbindung, die einen durch eine Oberfläche definierten Steckplatz direkt mit einer Netzwerkstruktur koppelt, wobei der Steckplatz ein Hardware-Modul aufnimmt.
  11. Das Verfahren nach Anspruch 10, des Weiteren einen/eine/eines oder mehrere umfassend: Verwendung einer 1-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-Ein-/-Ausgang (E/A) koppelt, Verwendung einer 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt, oder Verwendung einer 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze jeweils ein Prozessormodul aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt.
  12. Das Verfahren nach Anspruch 10, des Weiteren einen/eine/eines oder mehrere umfassend: Verwendung von mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über eine PCIe-Verbindung kommunizieren, die die mindestens zwei Steckplätze direkt mit der Netzwerkstruktur koppeln, oder Verwendung von mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung kommunizieren, die jeden der mindestens zwei Steckplätze direkt mit einer Brücke koppeln.
  13. Das Verfahren nach Anspruch 10, des Weiteren einen/eine/eines oder mehrere umfassend: Verwendung einer zusätzlichen PCIe-Verbindung, die einen Steckplatz, auf dem ein Prozessormodul eingesetzt ist, mit einem Steckplatz, auf dem ein E/A-Modul eingesetzt ist, koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren, oder Verwendung einer Doppelstern-PCIe-Verbindung, die vier Steckplätze direkt miteinander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  14. Das Verfahren nach Anspruch 10, des Weiteren einen/eine/eines oder mehrere umfassend: Verwendung eines anwendungsspezifischen Ein-/Ausgangs zur Bereitstellung der anwendungsdefinierten Funktionalität, oder Verwendung eines Managementelements zur Bereitstellung der Managementfunktionalität.
  15. Das Verfahren nach Anspruch 10, des Weiteren einen/eine/eines oder mehrere umfassend: Verwendung eines Chassis, einschließlich der einen Steckplatz definierenden Oberflächen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Ausführung besitzt, Verwendung eines Formfaktors, speziell für ein ab Lager erhältliches Modul, Verwendung eines Formfaktors, speziell für ein anwendungsdefiniertes Modul, oder Verwendung einer Rückwandplatine, einschließlich einer oder mehreren Rückwandplatinen mit dynamischer Funktion oder Rückwandplatinen mit fester Funktion.
  16. Mindestens ein maschinenlesbares Medium, das eine oder mehrere Anweisungen enthält, die, wenn diese auf einer Recheneinheit ausgeführt wird/werden, die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung einer Peripheral Component Interconnect express(PCIe)-Verbindung, die einen durch eine Oberfläche definierten Steckplatz direkt mit einer Netzwerkstruktur koppelt, wobei der Steckplatz ein Hardware-Modul aufnehmen kann.
  17. Mindestens ein maschinenlesbares Medium nach Anspruch 16, wobei die Ausführung der Anweisung(en) die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung einer 1-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-Ein-/Ausgang (E/A) koppelt, Verwendung einer 2-Rack-Einheitsausführung, wobei mindestens ein Steckplatz ein Prozessormodul aufnimmt und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens einen Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt, oder Verwendung einer 4-Rack-Einheitsausführung, wobei mindestens zwei Steckplätze jeweils ein Prozessormodul aufnehmen und wobei eine zusätzliche PCIe-Verbindung jeden der mindestens zwei Steckplätze direkt mit einem Rückwandplatinen-E/A koppelt.
  18. Mindestens ein maschinenlesbares Medium nach Anspruch 16, wobei die Ausführung der Anweisung(en) die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung von mindestens zwei Steckplätzen, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über eine PCIe-Verbindung kommunizieren, die die mindestens zwei Steckplätze direkt mit der Netzwerkstruktur koppeln, oder mindestens zwei Steckplätzen verwendet, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung kommunizieren, die jeden der mindestens zwei Steckplätze direkt mit einer Brücke koppeln.
  19. Mindestens ein maschinenlesbares Medium nach Anspruch 16, wobei die Ausführung der Anweisung(en) die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung einer zusätzlichen PCIe-Verbindung, die einen Steckplatz, auf dem ein Prozessormodul eingesetzt ist, direkt mit einem Steckplatz, auf dem ein E/A-Modul eingesetzt ist, koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren, oder eine Doppelstern-PCIe-Verbindung verwendet, die vier Steckplätze direkt mit einander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  20. Mindestens ein maschinenlesbares Medium nach Anspruch 16, wobei die Ausführung der Anweisung(en) die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung eines anwendungsspezifischen Ein-/Ausgangs zur Bereitstellung der anwendungsdefinierten Funktionalität, oder Verwendung eines Managementelements zur Bereitstellung der Managementfunktionalität.
  21. Mindestens ein maschinenlesbares Medium nach Anspruch 16, wobei die Ausführung der Anweisung(en) die Recheneinheit zu Folgendem veranlasst/veranlassen: Verwendung eines Chassis, einschließlich der einen Steckplatz definierenden Oberflächen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation besitzt, Verwendung eines Formfaktors, speziell für ein ab Lager erhältliches Modul, Verwendung eines Formfaktors, speziell für ein anwendungsdefiniertes Modul, oder eine Rückwandplatine verwendet, einschließlich einer oder mehreren Rückwandplatinen mit dynamischer Funktion oder Rückwandplatinen mit fester Funktion.
  22. Eine Vorrichtung, die Folgendes umfasst: eine Oberfläche zur Definition eines Steckplatzes zur Aufnahme eines Hardware-Moduls, und Logik zur Verwendung der Peripheral Component Interconnect express(PCIe)-Verbindung zur direkten Kopplung eines Steckplatzes mit einer Netzwerkstruktur.
  23. Die Vorrichtung nach Anspruch 22, wobei die Logik mindestens zwei Steckplätzen verwendet, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur verwendet wird, wenn die jeweiligen Prozessormodule über eine PCIe-Verbindung kommunizieren, die die mindestens zwei Steckplätze direkt mit der Netzwerkstruktur koppeln, oder mindestens zwei Steckplätzen verwendet, die jeweils ein Prozessormodul aufnehmen, wobei die Netzwerkstruktur überbrückt wird, wenn die jeweiligen Prozessormodule über eine zusätzliche PCIe-Verbindung kommunizieren, die jeden der mindestens zwei Steckplätze direkt mit einer Brücke koppeln.
  24. Die Vorrichtung nach Anspruch 22, wobei die Logik eine zusätzlichen PCIe-Verbindung verwendet, die einen Steckplatz, auf dem ein Prozessormodul eingesetzt ist, mit einem Steckplatz, auf dem ein E/A-Modul eingesetzt ist, koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn das Prozessormodul und das E/A-Modul über die zusätzliche PCIe-Verbindung kommunizieren, oder eine Doppelstern-PCIe-Verbindung verwendet, die vier Steckplätze direkt mit einander koppelt, wobei die Netzwerkstruktur überbrückt wird, wenn mindestens zwei Hardware-Module über die Doppelstern-PCIe-Verbindung kommunizieren.
  25. Die Vorrichtung nach Anspruch 22, wobei die Logik ein Chassis verwendet, einschließlich der einen Steckplatz definierenden Oberflächen, wobei das Chassis eine Standardgröße entsprechend einer Rack-Spezifikation besitzt, einen Formfaktor speziell für ein ab Lager erhältliches Modul verwendet, ein Formfaktor speziell für ein anwendungsdefiniertes Modul verwendet, oder eine Rückwandplatine verwendet, einschließlich einer oder mehreren Rückwandplatinen mit dynamischer Funktion oder Rückwandplatinen mit fester Funktion.
DE102014117375.9A 2013-12-26 2014-11-26 Rechnerarchitektur zur bereitstellung von flexibilität bzw. skalierbarkeit Withdrawn DE102014117375A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/140,718 US9792243B2 (en) 2013-12-26 2013-12-26 Computer architecture to provide flexibility and/or scalability
US14/140,718 2013-12-26

Publications (1)

Publication Number Publication Date
DE102014117375A1 true DE102014117375A1 (de) 2015-07-02

Family

ID=53372162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117375.9A Withdrawn DE102014117375A1 (de) 2013-12-26 2014-11-26 Rechnerarchitektur zur bereitstellung von flexibilität bzw. skalierbarkeit

Country Status (3)

Country Link
US (2) US9792243B2 (de)
CN (1) CN104750185B (de)
DE (1) DE102014117375A1 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104156229A (zh) * 2014-07-04 2014-11-19 英业达科技有限公司 计算机***
US10162786B2 (en) * 2014-12-01 2018-12-25 SK Hynix Inc. Storage node based on PCI express interface
US10555435B2 (en) 2015-10-30 2020-02-04 Vapor IO Inc. Hot-pluggable connection for data communications
US9547540B1 (en) 2015-12-21 2017-01-17 International Business Machines Corporation Distributed operating system functions for nodes in a rack
US9967136B2 (en) * 2016-03-28 2018-05-08 Dell Products L.P. System and method for policy-based smart placement for network function virtualization
US9921997B2 (en) * 2016-04-01 2018-03-20 Intel Corporation Mechanism for PCIE cable topology discovery in a rack scale architecture environment
US10146720B2 (en) * 2016-05-03 2018-12-04 Quanta Computer Inc. Flexible configuration server system
US9793667B1 (en) * 2016-07-22 2017-10-17 Arista Networks, Inc. QSFP to OSFP module form factor adapter
US10791174B2 (en) * 2016-07-28 2020-09-29 Intel Corporation Mechanism for efficient discovery of storage resources in a rack scale architecture system
US10445280B2 (en) * 2016-10-12 2019-10-15 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. PCIe switch for aggregating a large number of endpoint devices
US10310585B2 (en) 2016-10-27 2019-06-04 Qualcomm Incorporated Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems
US10496566B2 (en) 2016-12-20 2019-12-03 Samsung Electronics Co., Ltd. Method and apparatus for data recovering during a board replacement
CN114064534A (zh) * 2017-04-17 2022-02-18 伊姆西Ip控股有限责任公司 一种用于存储设备的转接卡
US10180924B2 (en) * 2017-05-08 2019-01-15 Liqid Inc. Peer-to-peer communication for graphics processing units
US10921536B2 (en) 2017-05-18 2021-02-16 Arista Networks, Inc. Heat sink for optical transceiver
CN107491408B (zh) * 2017-07-31 2023-09-15 郑州云海信息技术有限公司 一种计算型服务器节点
US10582636B2 (en) * 2017-08-07 2020-03-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Server having a dual-mode serial bus port enabling selective access to a baseboard management controller
US10841246B2 (en) 2017-08-30 2020-11-17 Arista Networks, Inc. Distributed core switching with orthogonal fabric card and line cards
US20190068466A1 (en) * 2017-08-30 2019-02-28 Intel Corporation Technologies for auto-discovery of fault domains
US10873544B2 (en) * 2017-09-14 2020-12-22 Facebook, Inc. Switching using a power bar pass-through card
US10963035B2 (en) 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
US20190243796A1 (en) * 2018-02-06 2019-08-08 Samsung Electronics Co., Ltd. Data storage module and modular storage system including one or more data storage modules
US20200195586A1 (en) * 2018-12-18 2020-06-18 Arista Networks, Inc. Network devices with multiple switch cards
US10585827B1 (en) 2019-02-05 2020-03-10 Liqid Inc. PCIe fabric enabled peer-to-peer communications
US10986423B2 (en) 2019-04-11 2021-04-20 Arista Networks, Inc. Network device with compact chassis
US11266007B2 (en) 2019-09-18 2022-03-01 Arista Networks, Inc. Linecard system using riser printed circuit boards (PCBS)
CN112749121A (zh) * 2019-10-31 2021-05-04 中兴通讯股份有限公司 基于pcie总线的多芯片互联***
US11464129B1 (en) 2019-11-26 2022-10-04 Seagate Technology Llc Modular edge storage devices with high speed interconnects
CN111258951B (zh) * 2020-01-08 2021-10-29 中国科学院计算技术研究所 一种实现fpga服务器的方法和***
US11841733B2 (en) 2020-01-08 2023-12-12 Institute Of Computing Technology, Chinese Academy Of Sciences Method and system for realizing FPGA server
RU2771431C1 (ru) * 2021-07-09 2022-05-04 Общество с ограниченной ответственностью «Кодмастер» Платформа для построения систем управления, передачи и обработки данных в вычислительных сетях
CN113805809A (zh) * 2021-09-17 2021-12-17 北京计算机技术及应用研究所 一种基于qsfp接口的存储微阵列设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254140B1 (en) * 2002-01-14 2007-08-07 Xilinx, Inc. Method and apparatus for transceiving data in a micro-area network
US7464212B2 (en) 2004-12-06 2008-12-09 Intel Corporation Method and apparatus for determining compatibility between devices
US7516263B2 (en) 2006-02-27 2009-04-07 Emerson Network Power - Embedded Computing, Inc. Re-configurable PCI-Express switching device
US8407376B2 (en) 2009-07-10 2013-03-26 International Business Machines Corporation Recording a communication pattern and replaying messages in a parallel computing system
US8335884B2 (en) 2009-07-10 2012-12-18 Brocade Communications Systems, Inc. Multi-processor architecture implementing a serial switch and method of operating same
US8417071B2 (en) * 2010-05-24 2013-04-09 Xyratex Technology Limited Data storage system, a modular printed circuit board, a backplane and a backplane component
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8424000B2 (en) 2010-07-30 2013-04-16 Symantec Corporation Providing application high availability in highly-available virtual machine environments
CN103036817A (zh) 2012-12-14 2013-04-10 华为技术有限公司 一种服务器单板、服务器单板实现方法及主处理器
US8868954B1 (en) * 2013-05-21 2014-10-21 Microsoft Corporation Low cost storage for rarely read data
KR101695012B1 (ko) * 2013-06-04 2017-01-10 한국전자통신연구원 동적 노드 서비스 제공 방법 및 그 장치

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE 802.15.1-2005
IEEE 802.16-2004
IS-856/IS-2000

Also Published As

Publication number Publication date
CN104750185A (zh) 2015-07-01
US9792243B2 (en) 2017-10-17
CN104750185B (zh) 2018-08-17
US20180024955A1 (en) 2018-01-25
US10133697B2 (en) 2018-11-20
US20150186319A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
DE102014117375A1 (de) Rechnerarchitektur zur bereitstellung von flexibilität bzw. skalierbarkeit
DE112017003710T5 (de) Verfahren zum Konfigurieren physischer Rechenressourcen für Arbeitslasten per Leitungsvermittlung verwandte Fälle
DE102012210914B4 (de) Switch-Fabric-Management
DE112016003120B4 (de) Umleiten einer Kopie beim Schreiben
DE102012210582B4 (de) Verringern der Auswirkung des Ausfalls einer Vermittlungsstelle in einem Schaltnetzwerk mittels Schaltkarten
DE102014117465B4 (de) Unterstützter kohärenter gemeinsamer Speicher
DE102018006546A1 (de) Plattformschnittstellenschicht und protokoll für beschleuniger
DE112020006967T5 (de) Performanceüberwachung für kurzlebige funktionen
DE102018214774A1 (de) Technologien zum dynamischen Managen der Zuverlässigkeit disaggregierter Betriebsmittel in einem gemanagten Knoten
DE112017000337T5 (de) Spezifizieren eines disaggregierten Datenverarbeitungssystems
DE112013001889T5 (de) Dynamische Zuweisung einer Arbeitslast über eine Vielzahl von Clouds hinweg
DE102014109519A1 (de) Techniken zum Replizieren von Daten zwischen Speicherservern
DE102014117462A1 (de) Poolen von Speicherressourcen über mehrere Knoten hinweg
DE112011103875T5 (de) Netzwerkschnittstelle zum Bereitstellen/erneuten Bereitstellen elner Partition in einer Cloud-Umgebung
JP2005316997A (ja) 高性能計算システム及び高性能計算方法
DE102012216568A1 (de) Scheduling und Managen von Rechentasks mit unterschiedlichen Ausführungsprioritätsstufen
DE112012005700T5 (de) Externe Hilfsausführungseinheiten-Schnittstelle zur ausserhalb des Chips angeordneten Hilfsausführungseinheit
DE102018202432A1 (de) Strukturunterstützung für die Dienstgüte
DE102018127751A1 (de) Einheitlicher Adressraum für mehrere Verbindungen
DE112014000442T5 (de) Auf Einzelmikroregler beruhendes Management mehrerer Rechenknoten
DE112016005988T5 (de) Aufgliedernder blockspeicher-steuerstapel
DE112018007780T5 (de) Transparente verschlüsselung
DE112010005798T5 (de) Computersystem mit Fabric-Modulen
DE102009060301A1 (de) Das Ermöglichen mehrerer virtueller Geräte-Controller durch Umleiten eines Interrupts von einem physischen Geräte-Controller
DE112016005672T5 (de) Verbesserter virtueller Switch für Netzwerkfunktionsvirtualisierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee