DE102014117086A1 - Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur - Google Patents

Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur Download PDF

Info

Publication number
DE102014117086A1
DE102014117086A1 DE102014117086.5A DE102014117086A DE102014117086A1 DE 102014117086 A1 DE102014117086 A1 DE 102014117086A1 DE 102014117086 A DE102014117086 A DE 102014117086A DE 102014117086 A1 DE102014117086 A1 DE 102014117086A1
Authority
DE
Germany
Prior art keywords
electronic
electrically conductive
electronic component
chip
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117086.5A
Other languages
English (en)
Other versions
DE102014117086B4 (de
Inventor
Edward Fuergut
Juergen Hoegerl
Manfred Mengel
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014117086A1 publication Critical patent/DE102014117086A1/de
Application granted granted Critical
Publication of DE102014117086B4 publication Critical patent/DE102014117086B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Abstract

Ein elektronisches Bauteil, das eine elektrisch leitende Montagestruktur, einen elektronischen Chip auf der Montagestruktur, eine elektrisch leitende Umverteilungsstruktur auf dem elektronischen Chip und eine Peripherieverbindungsstruktur umfasst, die elektrisch an die Umverteilungsstruktur gekoppelt und für die Verbindung des elektronischen Bauteils mit einer elektronischen Peripherie ausgeführt ist, wobei mindestens die elektrisch leitende Montagestruktur oder die elektrisch leitende Umverteilungsstruktur elektrisch leitende Einsätze in einer elektrisch isolierenden Matrix umfasst.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich generell auf ein elektronisches Bauteil, ein Verfahren zur Herstellung eines elektronischen Bauteils und eine Anordnung.
  • Beschreibung des verwandten technischen Bereichs
  • Herkömmliche Gehäuse wie vergossene Strukturen für elektronische Chips sind mittlerweile so weit entwickelt, dass die Leistung der elektronischen Chips durch das Gehäuse nicht mehr wesentlich beeinträchtigt wird. Elektronische Chips können auf einem Leadframe montiert werden, und eine obere Hauptfläche der elektronischen Chips ist über einen Bonddraht mit dem Leadframe verbunden.
  • Ein auf einem Chipträger wie einem Leadframe montierter herkömmlicher elektronischer Chip, der über einen Bonddraht zwischen Chip und Chipträger elektrisch verbunden und in einem Gehäuse vergossen ist, kann durch seine Wärmeisolierung im Gehäuse beeinträchtigt werden. Ein solcher herkömmlicher Ansatz kann außerdem an seine Grenzen stoßen, wenn komplexe elektronische Schaltungen hergestellt werden müssen.
  • Zusammenfassung
  • Es kann erforderlich sein, eine Möglichkeit zur Herstellung von elektronischen Chips mit einfacher Verarbeitungsarchitektur und hoher Zuverlässigkeit bereitzustellen.
  • Gemäß einem Ausführungsbeispiel wird ein elektronisches Bauteil bereitgestellt, das eine elektrisch leitende Montagestruktur, einen elektronischen Chip auf der Montagestruktur, eine elektrisch leitende Umverteilungsstruktur auf dem elektronischen Chip und eine Peripherieverbindungsstruktur umfasst, die elektrisch mit der Umverteilungsstruktur gekoppelt und für die Verbindung des elektronischen Bauteils mit einer elektronischen Peripherie ausgeführt ist.
  • Gemäß einem anderen Ausführungsbeispiel wird ein Verfahren zur Herstellung eines elektronischen Bauteils bereitgestellt, das die Montage eines elektronischen Chips auf einer elektrisch leitenden Montagestruktur, die Anordnung einer elektrisch leitenden Umverteilungsstruktur auf dem elektronischen Chip, die elektrische Kopplung einer Peripherieverbindungsstruktur mit der Umverteilungsstruktur, die Ausführung der Peripherieverbindungsstruktur für die Verbindung des elektronischen Bauteils mit einer elektronischen Peripherie und die Versehung der elektrisch leitenden Montagestruktur und/oder der elektrisch leitenden Umverteilungsstruktur mit elektrisch leitenden Einsätzen in einer elektrisch isolierenden Matrix umfasst.
  • Gemäß einem weiteren Ausführungsbeispiel wird eine Anordnung bereitgestellt, die eine Vielzahl von miteinander verbundenen elektrisch leitenden Montagestrukturen, eine Vielzahl von elektronischen Chips, die jeweils auf einer speziell zugewiesenen Montagestruktur montiert werden, und eine Vielzahl von miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen, die jeweils auf einem speziell zugewiesenen elektronischen Chip montiert werden, umfasst, wobei die elektrisch leitenden Montagestrukturen und/oder die elektrisch leitenden Umverteilungsstrukturen elektrisch leitende Einsätze in einer elektrisch isolierenden Matrix umfassen.
  • Ein Ausführungsbeispiel hat den Vorteil, dass ein oder mehrere elektronische Chips an deren beiden gegenüberliegenden Hauptflächen auf einer elektrischen Kontaktstruktur in Form einer Montagestruktur (insbesondere auf der Unterseite des jeweiligen elektronischen Chips) und einer Umverteilungsstruktur (insbesondere auf der Oberseite des jeweiligen elektronischen Chips) montiert werden können. Eine derartige Architektur ermöglicht es, den jeweiligen elektronischen Chip vorab an dessen beiden gegenüberliegenden Hauptflächen elektrisch zu verbinden, um ein Mehrzweckuntermodul zu bilden, das in einem diskontinuierlichen Verfahren hergestellt werden kann. Auf einer oder beiden der Hauptflächen kann ein Chipverdrahtungssystem aus elektrisch leitenden Einsätzen in einer dielektrischen Matrix bereitgestellt werden, wodurch anwendungsspezifische elektrische Verbindungen für den elektronischen Chip sehr frei entworfen werden können. Das sandwichartige Einfügen der elektronischen Chips direkt oder indirekt zwischen die Montagestruktur und die Umverteilungsstruktur ermöglicht es außerdem, den empfindlichen elektronischen Chip mechanisch zu schützen. Auf der Umverteilungsstruktur kann eine mechanische und elektrische Kopplung mit der elektronischen Peripherie wie einem angeschlossenen elektronischen Gerät auf einfache Weise erreicht werden, indem die Peripherieverbindungsstruktur damit verbunden wird. Durch die beidseitige elektrische Kopplung des elektronischen Chips über die Montagestruktur auf der einen Seite und die Umverteilungsstruktur auf der anderen Seite eignet sich die Architektur außerdem besonders für Hochleistungsanwendungen, bei denen möglicherweise ein vertikaler Stromfluss und damit ein Kontakt des elektronischen Chips auf beiden gegenüberliegenden Hauptflächen erforderlich ist. Eine solche Kopplung zwischen dem elektronischen Chip und der elektronischen Peripherie und/oder zwischen verschiedenen elektronischen Chips des elektronischen Bauteils kann auf sehr flexible Weise über die Montagestruktur und/oder die Umverteilungsstruktur mit deren Matrixeinsatzelementen hergestellt werden, wodurch selbst komplexe Anordnungen elektrisch leitender und elektrisch isolierender Abschnitte ermöglicht werden, um Chipkontaktpads flexibel miteinander zu verbinden oder voneinander zu trennen. Ein weiterer Vorteil der Ausführungsbeispiele besteht darin, dass diese Architektur mit Standardgehäusekonzepten kompatibel ist, sodass keine Anpassungen an der elektronischen Peripherie vorgenommen werden müssen. Die Architektur gemäß den Ausführungsbeispielen eignet sich zudem hervorragend für die gleichzeitige Bearbeitung mehrerer elektronischer Chips in einem diskontinuierlichen Verfahren, weil die verschiedenen Bestandteile der elektronischen Bauteile Teil einer gestapelten Anordnung von Bestandteilen sein können, die einfach aufeinander angeordnet werden können, sodass eine effiziente industrielle Bearbeitung vieler elektronischer Bauteile in einem gängigen Verfahren der parallelen Herstellung möglich ist. Ein entsprechendes Untermodul des elektronischen Chips mit vormontierbarer Montagestruktur und Umverteilungsstruktur kann möglicherweise außerdem zu einer geeigneten Ableitung der vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme von dessen beiden Hauptflächen und vom Chip weg beitragen.
  • Beschreibung weiterer Ausführungsbeispiele
  • Nachfolgend werden weitere Ausführungsbeispiele des elektronischen Bauteils, des Verfahrens zur Herstellung eines elektronischen Bauteils und der Anordnung erläutert.
  • Ein wesentlicher Aspekt eines Ausführungsbeispiels ist eine synergetische Kombination aus Leadframe-Technologie (die Peripherieverbindungsstruktur kann in Leadframe-Technologie ausgeführt werden) und Chipeinbettungstechnologie (über einen beidseitigen ebenflächigen Kontakt eines elektronischen Chips oder mehrerer Chips mit der Umverteilungsstruktur/Montagestruktur). Dies bedeutet, dass das Innere des bereitgestellten elektronischen Bauteils einen vormontierten eingebetteten elektronischen Chip oder eine Vielzahl davon mit einer selbst für komplexe Verdrahtungskonzepte geeigneten Umverteilungsstruktur umfassen kann, während das Äußere des bereitgestellten elektronischen Bauteils visuell einem herkömmlichen Gehäuse oder Standardgehäuse entsprechen kann und deshalb mit einer herkömmlichen elektronischen Peripherie kompatibel ist. Hierdurch wird die Kompatibilität mit bestehenden elektronischen Systemen sichergestellt, die Temperaturstabilität und die Eigenschaften der Wärmeableitung können verbessert werden, es besteht die Möglichkeit, mehrere elektronische Chips intern zu kombinieren und so ein Modul bereitzustellen, und es kann eine hohe elektrische Leistung erreicht werden.
  • In einer Ausführungsform des elektronischen Bauteils umfasst bzw. umfassen die elektrisch leitende Montagestruktur und/oder die elektrisch leitende Umverteilungsstruktur elektrisch leitende Einsätze in einer elektrisch isolierenden Matrix.
  • In einer Ausführungsform hat bzw. haben die elektrisch leitende Montagestruktur und/oder die elektrisch leitende Umverteilungsstruktur eine im Wesentlichen ebenflächige Struktur, die eine entsprechende Hauptfläche des elektronischen Chips vollständig abdeckt. Auf diese Weise kann bzw. können die vollständige(n) Hauptfläche(n) des elektronischen Chips für die Kontaktierung verwendet werden, wodurch eine robuste mechanische und elektrische Verbindung sowie eine geeignete thermische Kopplung bereitgestellt werden. Insbesondere wird durch eine beidseitige Verbindung ein Untermodul bereitgestellt, das es außerdem ermöglicht, selbst komplizierte Kontaktpadsverbindungen frei zu entwerfen.
  • In einer Ausführungsform ist bzw. sind die elektrisch leitende Montagestruktur und/oder die elektrisch leitende Umverteilungsstruktur als eine Struktur mit mehreren Schichten ausgeführt (d. h. eine Struktur mit zwei oder mehr gestapelten Schichten, die zum Beispiel durch Laminierung oder Abscheidung miteinander verbunden werden). Innerhalb von einer (oben oder unten) oder zwei (oben und unten) solcher Strukturen mit mehreren Schichten können deshalb sogar mehrere Verbindungsverdrahtungen hergestellt werden, die horizontal und/oder vertikal ausgerichtet und selektiv miteinander elektrisch gekoppelt oder voneinander entkoppelt werden können. Die Schichten können dielektrische Schichten (diese bilden die Matrix) mit isolierten oder untereinander verbundenen Bohrungen oder Vertiefungen sein, die mit elektrisch leitendem Material gefüllt werden (diese bilden die Einsätze).
  • In einer Ausführungsform umfasst bzw. umfassen die Umverteilungsstruktur und/oder die Montagestruktur eine strukturierte Umverteilungsschicht und eine Zwischenschicht, die zwischen dem elektronischen Chip und der Umverteilungsschicht angeordnet ist. Die Zwischenstruktur kann die elektrisch isolierende Matrix und die elektrisch leitenden Einsätze in der Matrix umfassen, um (zum Beispiel den oberen) Kontakt des elektronischen Chips mit der Umverteilungsschicht elektrisch zu koppeln. In einer Ausführungsform umfasst das Verfahren entsprechend die Herstellung einer derartigen Zwischenstruktur zwischen dem elektronischen Chip und der Umverteilungsschicht. Eine derartige Zwischenstruktur, die durch in eine dielektrische Matrix, z. B. aus Kunststoff eingebettete elektrisch leitende Durchgänge, hergestellt werden kann, erhöht möglicherweise die Möglichkeiten des Entwurfs selbst komplexer Schaltungen für die Verbindung eines oder mehrerer elektronischer Chips zwischen der Montagestruktur und der Umverteilungsstruktur über die Zwischenstruktur. Mit der Zwischenstruktur können verschiedene Kontaktpads des elektronischen Chips und/oder verschiedene Kontaktpads verschiedener elektronischer Chips des elektronischen Bauteils selektiv miteinander gekoppelt oder voneinander entkoppelt werden.
  • In einer Ausführungsform umfasst die Matrix ein Gussteil (mold) und/oder ein Laminat. In einem Szenario, in dem die Matrix vergossen wird, kann sie mittels einer Gusstechnologie auf der Grundlage eines flüssigen Ausgangsstoffs hergestellt werden, der anschließend gehärtet wird. Bei einer solchen vergossenen Matrix können unter anderem durch Laserbohren, Lithografie und Ätzen eine oder mehrere Durchgangslöcher für die Einsätze geschaffen werden. Bei Verwendung eines Laminats kann ein Festkörper verwendet werden, der zur Montage einfach auf den elektronischen Chip gesetzt wird.
  • In einer Ausführungsform sind verschiedene der elektrisch leitenden Einsätze mit verschiedenen der Kontaktpads des elektronischen Chips elektrisch gekoppelt, wobei die Matrix die verschiedenen Kontaktpads elektrisch voneinander entkoppelt. Die Anordnung von elektrisch leitenden Einsätzen in einer dielektrischen Matrix erlaubt somit die Herstellung jeder gewünschten elektrischen Intrachipverbindung.
  • Zusätzlich oder alternativ kann das elektronische Bauteil einen weiteren elektronischen Chip umfassen, wobei mindestens einer der elektrisch leitenden Einsätze mit dem elektronischen Chip elektrisch gekoppelt ist und mindestens ein anderer der elektrisch leitenden Einsätze mit dem weiteren elektronischen Chip elektrisch gekoppelt ist. Die flexible Anordnung der elektrisch leitenden Einsätze in der dielektrischen Matrix erlaubt es deshalb, jede gewünschte elektrische Verbindung zwischen den Kontaktpads verschiedener elektronischer Chips herzustellen und dadurch eine Interchipkopplung einzurichten. Der elektronische Chip in Verbindung mit dem weiteren elektronischen Chip (und optional sogar noch mehr weiteren elektronischen Chips) kann im selben elektronischen Bauteil kombiniert werden. Es ist auch möglich, dass mehrere elektronische Bauteile, die jeweils einen oder mehrere elektronische Chips umfassen, kombiniert werden, indem sie in einem gemeinsamen Gehäuse miteinander verbunden werden, z. B. indem sie auf einem gemeinsamen Substrat wie einem Leadframe oder einer Leiterplatte montiert werden. Auf diese Weise können selbst Module mit umfassender Funktionalität hergestellt werden. Es ist zum Beispiel möglich, dass das elektronische Bauteil einen Signalabschnitt für die Signalverarbeitung und den Austausch von Signalen mit einer elektronischen Peripherie sowie zusätzlich einen Stromabschnitt zur Bereitstellung einer elektronischen Stromfunktion umfasst.
  • In einer Ausführungsform umfassen die Einsätze mindestens einen Durchgang, der mit elektrisch leitendem Material gefüllt ist. Zum Beispiel kann die Matrix als Platte mit vertikal verlaufenden Durchgangslöchern ausgeführt werden, die mit Metall oder anderem elektrisch leitendem Material gefüllt werden können, um eine Struktur mit vertikalen Durchgangsverbindungen herzustellen. Alternativ ist es auch möglich, die Einsätze durch elektrisch leitende Abschnitte herzustellen, die miteinander in direktem Kontakt stehen und in und/oder zwischen benachbarten dielektrischen Schichten eingerichtet werden, von denen die Matrix gebildet wird.
  • In einer Ausführungsform umfasst das elektronische Bauteil außerdem eine Einkapselung oder Vergussmasse (encapsulant), von der mindestens der elektronische Chip, die Umverteilungsstruktur, die Montagestruktur und ein Teil der Peripherieverbindungsstruktur eingekapselt werden. In einer Ausführungsform umfasst das Verfahren entsprechend die Herstellung einer Vergussmasse, von der mindestens der elektronische Chip, die Umverteilungsstruktur, die Montagestruktur und ein Teil der Peripherieverbindungsstruktur eingekapselt werden. Demgemäß kann die Anordnung (auf Serienebene) weiterhin eine Vergussmasse umfassen, von der mindestens die elektronischen Chips, die Umverteilungsstrukturen, die Montagestrukturen und ein Teil der Peripherieverbindungsstrukturen eingekapselt werden. Die Vergussmasse kann aus einem wärmeleitenden Material hergestellt werden, um auf diese Weise zur Ableitung der vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme beizutragen. Eine derartige Vergussmasse kann zum Beispiel in einem Gussverfahren, insbesondere durch das Aufbringen eines flüssigen Ausgangsstoffs auf die zu kapselnden Elemente, und durch nachfolgendes Härten hergestellt werden. Durch diesen Schritt ist es möglich, die einzelnen Bestandteile des elektronischen Geräts auf mechanische Weise fest miteinander zu verbinden, und es kann außerdem das Material für die Vergussmasse ausgewählt werden, um zu einer geeigneten Wärmeableitung vom elektronischen Chip beim Betrieb des elektronischen Bauteils beizutragen. In einer Ausführungsform kann die Kapselung in einem diskontinuierlichen Verfahren durchgeführt werden, also bevor elektronische Bauteile aus einer in einem gängigen Verfahren hergestellten Anordnung vereinzelt werden. Alternativ ist es aber auch möglich, die Kapselung nach einer Vereinzelung der Anordnung in verschiedene Abschnitte durchzuführen, von denen dann jeder durch die Vergussmasse gekapselt wird, sodass in einem Gehäuse untergebrachte elektronische Bauteile entstehen. Das Kapselungsverfahren ist somit also in einem diskontinuierlichen Verfahren möglich, aber es kann auch flexibel für einzelne elektronische Bauteile durchgeführt werden.
  • In einer Ausführungsform reicht ein Teil der Peripherieverbindungsstruktur und optional ein Teil einer Wärmeleitstruktur (der optional an einer Außenfläche der Montagestruktur gebildet oder mit dieser verbunden werden kann) über die Vergussmasse hinaus, sodass ein Teil der Fläche in der Umgebung freiliegt. Die elektrisch isolierende Vergussmasse kann deshalb die elektronischen Chips, die Montagestruktur und die Umverteilungsstruktur hermetisch abschließen, um die elektrisch leitenden Abschnitte im Inneren des elektronischen Bauteils auf sichere Weise von der Umgebung elektrisch zu entkoppeln. Hierdurch wird auch eine hohe Zuverlässigkeit im Hinblick darauf sichergestellt, dass sich keine unerwünschten Kriechströme in das Innere des elektronischen Bauteils ausbreiten können. Zugleich kann die Wärmeinterfacestruktur oder Wärmeleitstruktur (thermal interface structure) zumindest teilweise außerhalb der Vergussmasse bleiben, um eine geeignete Ableitung der vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme sicherzustellen, was insbesondere bei Leistungshalbleiterbauelementen von wesentlicher Bedeutung ist. Die Wärmeleitstruktur kann auch als elektrisch isolierende Schranke gegen Kriechströme von außerhalb des elektronischen Bauteils dienen. Dadurch, dass nur ein Teil der Peripherieverbindungsstruktur außerhalb der Vergussmasse angeordnet wird, wird eine geeignete Verbindung des übrigen gekapselten Teils der Peripherieverbindungsstruktur mit der Umverteilungsstruktur ermöglicht und zugleich wird ein mechanischer und elektrischer Adapter zwischen dem elektronischen Bauteil und der elektronischen Peripherie bereitgestellt.
  • In einer Ausführungsform umfasst das elektronische Bauteil eine elektrisch leitende Trägerstruktur, insbesondere ein Leadframe, auf der die elektrisch leitende Montagestruktur angeordnet wird (siehe zum Beispiel die Ausführungsformen gemäß den 10 bis 13; es können jedoch auch andere Ausführungsformen wie die Ausführungsformen gemäß den 1 bis 9 eine elektrisch leitende Trägerstruktur wie ein Leadframe umfassen, auf der die Montagestruktur montiert werden kann). In einer derartigen Ausführungsform kann das Untermodul bestehend aus Montagestruktur, elektronischen Chips und Umverteilungsstruktur, optional mit Peripherieverbindungsstruktur, elektrisch leitend direkt auf der Trägerstruktur montiert werden. Bei dieser Ausführungsform muss an der Montagestruktur keine externe elektrische Isolierung vorhanden sein.
  • In einer anderen Ausführungsform umfasst das elektronische Bauteil weiterhin mindestens eine elektrisch isolierende und wärmeleitende Wärmeleitstruktur. In einer Ausführungsform ist die elektrisch leitende Montagestruktur auf der Wärmeleitstruktur angeordnet (also insbesondere an der Unterseite des elektronischen Bauteils, siehe zum Beispiel die Ausführungsform gemäß den 1 bis 8). In einer anderen Ausführungsform kann eine derartige elektrisch isolierende und wärmeleitende Wärmeleitstruktur auf der Umverteilungsstruktur oder sogar auf der Peripherieverbindungsstruktur angeordnet werden (also insbesondere an der Oberseite des elektronischen Bauteils). Es ist auch möglich, dass sowohl die Ober- als auch die Unterseite des elektronischen Bauteils mit einer entsprechenden elektrisch isolierenden und wärmeleitenden Wärmeleitstruktur versehen werden, um auf diese Weise eine beidseitige Kühlung bereitzustellen. Es ist somit möglich, die Eigenschaften der Wärmeableitung des elektronischen Bauteils weiter zu verbessern. Beide externen Flächen derartiger elektrisch isolierenden und wärmeleitenden Wärmeleitstrukturen können in der Umgebung freiliegen, um eine geeignete thermische Kopplung bereitzustellen, und sie können teilweise in die Vergussmasse des elektronischen Bauteils eingebettet werden. Insbesondere an der Fläche des elektronischen Chips, die zur Wärmeleitstruktur weist, wird die Ableitung der durch ohmsche Verluste am elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme durch Wärmeleitmaterial sehr effizient erreicht. Durch die Auswahl eines Materials für die Wärmeleitstruktur, das nicht nur wärmeleitend, sondern auch elektrisch isolierend ist, ist es außerdem möglich, Kriechströme zu unterdrücken oder sogar zu beseitigen, die sich bei einem herkömmlichen Ansatz in das Innere eines Gehäuses ausbreiten können. In einer Ausführungsform umfasst das elektronische Bauteil weiterhin ein Wärmeableitungselement, das an der Wärmeleitstruktur befestigt ist oder befestigt werden kann und das zur Ableitung der vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme dient. Somit wird auch die optionale Befestigung eines Kühlelements an der Außenfläche der Wärmeleitstruktur durch die Architektur gemäß einem Ausführungsbeispiel ermöglicht. Ein derartiges Wärmeableitungselement kann sehr unterschiedliche Formen aufweisen. Es kann zum Beispiel eine Platte aus einem geeigneten wärmeleitenden Material wie Kupfer oder Aluminium sein, die über Kühlrippen oder Ähnliches verfügen kann, um die Ableitung der Wärme weiter zu verbessern, wobei diese vom elektronischen Chip über die Montagestruktur und die Wärmeleitstruktur zum Wärmeableitungselement geleitet werden kann. Die Wärmeableitung über das Wärmeableitungselement kann durch ein Kühlmittel wie Luft oder Wasser (allgemeiner ein Gas und/oder eine Flüssigkeit) weiter verbessert werden, das entlang des Wärmeableitungselements außerhalb des elektronischen Bauteils fließen kann. Zur Verbesserung der mechanischen Kopplung zwischen dem Wärmeableitungselement und der Wärmeleitstruktur ist es auch möglich, ein Befestigungselement wie eine Schraube oder Klemme zu verwenden, um die beiden Bestandteile miteinander zu verbinden. In einem Szenario, in dem die Wärmeleitstruktur aus einem nicht festen Material besteht, dessen Form veränderlich ist und das verdichtet werden kann (wie eine Paste oder Ähnliches), unterstützt diese Eigenschaft des Materials der Wärmeleitstruktur auf effiziente Weise die thermische Kopplung zwischen der Wärmeleitstruktur und dem Wärmeableitungselement.
  • Alternativ kann die Wärmeleitstruktur eine feste Form haben. Die Montage des Wärmeableitungselements am elektronischen Bauteil kann entweder werkseitig oder kundenseitig durchgeführt werden. Die beschriebene Technologie der Montage und Gehäuseherstellung ist mit beiden Konzepten kompatibel.
  • In einer Ausführungsform können die elektrisch leitende Montagestruktur und/oder die Wärmeleitstruktur ganz oder im Wesentlichen als eine Platte oder Schicht ausgeführt werden. Eine derartige ebenflächige Form bietet die Möglichkeit, viele elektronischen Bauteile gleichzeitig herzustellen, indem eine entsprechende serienähnliche Anordnung verarbeitet wird, die dann in die einzelnen elektronischen Bauteile vereinzelt wird.
  • In einer Ausführungsform werden die elektrisch leitende Montagestruktur und die Wärmeleitstruktur zusammen als DCB-Substrat (Direct Copper Bonding) ausgeführt. Ein derartiges DCB-Substrat ist als vorgefertigtes Standardbauteil erhältlich. Alternativ kann zu diesem Zweck auch ein DAB-Substrat (Direct Aluminium Bonding) verwendet werden. Insbesondere kann ein DCB-Substrat verwendet werden, das eine Schicht aus Keramik (oder einem anderen Material) direkt unter einer Kupferschicht umfasst. Ein DCB-Substrat bietet eine geeignete Basis für eine effiziente Wärmeableitung über eine Kühlstruktur, die direkt auf dem DCB-Substrat montiert werden kann. Dieser Zweck kann auch durch die Verwendung eines DAB-Substrats erreicht werden. DCB- und DAB-Substrate sind handelsüblich und erlauben deshalb eine kosteneffiziente Montage- und Kühllösung. Derartige DCB- oder DAB-Substrate bieten außerdem eine geeignete Basis für die Montage eines oder mehrerer elektronischer Chips selbst auf serienähnliche Weise und sie haben gute Eigenschaften in Bezug auf die Wärmeableitung.
  • Als Alternative zur Verwendung eines derartigen DCB- oder DAB-Substrats ist es auch möglich, ein plattenähnliches Element eines wärmeleitenden und elektrisch isolierenden Materials als Wärmeleitstruktur zu verwenden und darauf z. B. durch Abscheidung eine elektrisch leitende Schicht herzustellen, die dann die Montagestruktur bildet.
  • In einer Ausführungsform ist der elektronische Chip als Leistungshalbleiterchip ausgeführt. Ein derartiger Leistungshalbleiterchip kann ein Chip sein, der für Hochleistungsanwendungen z. B. im Bereich der Fahrzeugtechnologie, Haushaltsgeräte oder Arbeitsgeräte verwendet werden kann. Ein derartiger Leistungshalbleiterchip kann ein Halbleitersubstrat aufweisen, in das mindestens ein IC-Element wie ein Transistor (z. B. ein Feldeffekttransistor wie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Bipolartransistor wie ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT)) oder eine Diode eingebettet ist. Ein derartiger Leistungshalbleiterchip kann elektrische Kontakte an beiden gegenüberliegenden Hauptflächen des elektronischen Chips mit vertikalem Stromfluss zwischen den beiden gegenüberliegenden Hauptflächen aufweisen.
  • In einer Ausführungsform kann die Umverteilungsstruktur eine strukturierte elektrisch leitende Schicht umfassen. Die strukturierte elektrisch leitende Schicht (eine oder mehrere) kann zum Beispiel eine oder mehrere Montageplattformen umfassen, die so geformt und bemessen sind, dass darauf ein oder mehrere elektronische Chips montiert werden können. Die strukturierte elektrisch leitende Schicht (eine oder mehrere) kann auch einen Anschlussabschnitt für die Verbindung der Montageplattform oder Montageplattformen mit der Peripherieverbindungsstruktur auf einer Höhenebene oder im Wesentlichen auf einer Höhenebene umfassen. Eine solche Umverteilungsstruktur kann leicht hergestellt werden (weil sie durch ein einfaches Abscheidungs- und Strukturierungsverfahren gebildet werden kann, z. B. unter Verwendung eines Photolithografie- und Ätzverfahrens) und nimmt nur sehr wenig Platz in Anspruch, weil sie als dünne Schicht auf einer gemeinsamen Höhenebene des elektronischen Bauteils gebildet werden kann. Eine solche strukturierte elektrisch leitende Schicht kann – insbesondere in Verbindung mit der Zwischenstruktur – zur Verteilung elektrischer Signale zwischen dem/den elektronischen Chip(s) und der elektronischen Peripherie beitragen.
  • In einer Ausführungsform ist die Peripherieverbindungsstruktur als mindestens ein elektrisch leitender Zweig (wie ein Streifen) ausgeführt, insbesondere in einer Vielzahl von elektrisch leitenden Zweigen. Derartige elektrisch leitende Zweige können zum Beispiel Teil eines Leadframes sein und deshalb die Bereitstellung eines Standardanschlusses außerhalb des elektronischen Bauteils ermöglichen, und sie können zugleich ohne Erfordernis von Bonddrähten an der Umverteilungsstruktur montiert werden, zum Beispiel durch Schweißen oder Löten. Jeder der Zweige kann somit aus dem Inneren der Vergussmasse, wo er direkt mit der Umverteilungsstruktur in Kontakt ist, über die Vergussmasse nach außen reichen, sodass er in eine Steckposition einer Montageplatte eingesteckt werden kann.
  • In einer Ausführungsform hat jeder der Zweige (mindestens einer) einen ersten Anschlussteil und einen gegenüberliegenden zweiten Anschlussteil, wobei der erste Anschlussteil direkt mit der Umverteilungsstruktur elektrisch verbunden ist und der zweite Anschlussteil so ausgeführt ist, dass er direkt in die Steckposition einer Platte der elektronischen Peripherie eingesteckt werden kann. Die Verbindung zwischen der Montageplatte und dem elektronischen Bauteil kann somit per Formschluss am zweiten Anschlussteil hergestellt werden. In einer Ausführungsform erfolgt die Verbindung am ersten Anschlussteil direkt, ohne Erfordernis eines Bonddrahts.
  • In einer Ausführungsform sind die Peripherieverbindungsstruktur und/oder die Montagestruktur als Leadframe ausgeführt. Das elektronische Bauteil gemäß einem Ausführungsbeispiel kann somit auf dessen Unterseite und/oder auf dessen Oberseite mit der Leadframe-Standardtechnologie kompatibel gemacht werden. Das Aussehen des elektronischen Bauteils unterscheidet sich nicht von herkömmlichen elektronischen Bauteilen, sodass das elektronische Bauteil einfach verwendet werden kann.
  • In einer Ausführungsform können die Peripherieverbindungsstruktur und/oder die Montagestruktur und/oder die Umverteilungsstruktur als mehrschichtige Struktur ausgeführt werden, insbesondere bestehend aus mindestens einer dielektrischen Schicht und einem oder mehreren elektrisch leitenden Einsätzen innerhalb der dielektrischen Schicht (mindestens eine). Es ist deshalb möglich, komplexe Verdrahtungsarchitekturen insbesondere innerhalb einer mehrschichtigen Umverteilungsstruktur und/oder einer mehrschichtigen Montagestruktur umzusetzen. Zum Beispiel kann über die mehrschichtige Umverteilungsstruktur und/oder die mehrschichtige Montagestruktur jede beliebige Kopplung und/oder Entkopplung zwischen verschiedenen der Kontaktpads des/der elektronischen Chips an dessen/deren oberen und/oder unteren Hauptfläche erreicht werden. Auf verschiedenen Ebenen können verschiedene Kontaktpads an der unteren Hauptfläche und/oder an der oberen Hauptfläche des elektronischen Chips miteinander verbunden oder voneinander getrennt werden. Über vertikale Verlängerungen durch dielektrisches Material, das sich zwischen mehreren elektronischen Chips des elektronischen Bauteils zwischen Montagestruktur und Umverteilungsstruktur befindet, ist auch eine Kopplung zwischen oberen Kontaktpads und unteren Kontaktpads möglich.
  • In einer Ausführungsform wird die Vergussmasse erst gebildet, nachdem die Wärmeleitstruktur mit der Montagestruktur verbunden wurde. Die Wärmeleitstruktur kann deshalb bereits vor dem Kapselungsverfahren (z. B. ein Gussverfahren) mit der Montagestruktur verbunden werden, wodurch die Gefahr einer unerwünschten Ablösung der Wärmeleitstruktur vom Material der Vergussmasse reduziert wird. Dies erhöht die Zuverlässigkeit des elektronischen Bauteils in Bezug auf dessen elektrische Leistung, und die Bildung von Kriechströmen wird effizient unterdrückt. Dies führt zu einer verbesserten Durchschlagsfestigkeit.
  • Bei Ausführungsformen kann das elektronische Bauteil als eine Halbbrücke, eine Kaskodenschaltung, eine Schaltung bestehend aus parallel miteinander verbundenem Feldeffekttransistor und Bipolartransistor oder eine Leistungshalbleiterschaltung ausgeführt werden. Die Chipverdrahtung gemäß Ausführungsbeispielen ist deshalb mit den Anforderungen sehr unterschiedlicher Schaltungskonzepte kompatibel.
  • In einer Ausführungsform umfasst das elektronische Bauteil weiterhin einen weiteren elektronischen Chip auf der Montagestruktur, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist und wobei der elektronische Chip als Leistungshalbleiterchip, insbesondere als Feldeffekttransistor oder Bipolartransistor, ausgeführt ist und der weitere elektronische Chip als Steuerchip, insbesondere als Treiber oder Controller, ausgeführt ist. Die Architektur gemäß Ausführungsbeispielen erlaubt somit die Kombination eines oder mehrerer Leistungshalbleiterchips und eines oder mehrerer Steuerchips in einem einzigen elektronischen Bauteil ohne Hochleistungsanforderungen. Die verschiedenen elektronischen Chips können seitlich nebeneinander zwischen der Montagestruktur und der Umverteilungsstruktur angeordnet werden.
  • In einer Ausführungsform umfasst das elektronische Bauteil weiterhin einen weiteren elektronischen Chip auf der Montagestruktur, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist und wobei der als Low-Side-Schalter (LSS) ausgeführte elektronische Chip und der weitere als High-Side-Schalter (HSS) ausgeführte elektronische Chip als Halbbrücke geschaltet werden. Eine entsprechende Ausführungsform ist in den 9 bis 11 dargestellt. Über beidseitige, mehrfach verdrahtete Strukturen mit sandwichartig eingefügtem Chip der Montagestruktur und der Umverteilungsstruktur kann selbst eine komplexe Verbindung zwischen den Source-Anschlüssen, den Drain-Anschlüssen und den Gate-Anschlüssen dieser beiden Transistorschalter, die den Low-Side-Schalter und den High-Side-Schalter bilden, hergestellt werden. Es ist möglich, mindestens einen der High-Side-Schalter und der Low-Side-Schalter mit der Oberseite nach unten, also in einer Flip-Chip-Architektur, anzuordnen.
  • In einer anderen Ausführungsform umfasst das elektronische Bauteil weiterhin einen weiteren elektronischen Chip auf der Montagestruktur, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist und wobei der als erster Transistor, insbesondere als Feldeffekttransistor, ausgeführte elektronische Chip und der weitere als zweiter Transistor, insbesondere als Bipolartransistor, ausgeführte elektronische Chip parallel geschaltet werden. Eine derartige Ausführungsform ist in den 12 und 13 dargestellt und kann als eine Schaltung betrachtet werden, bei der ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) und ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode) für ein Hochleistungshalbleiterbauteil kombiniert werden. Auch hier kann mindestens einer der Transistoren mit der Oberseite nach unten, also gemäß einer Flip-Chip-Architektur, angeordnet werden.
  • In einer Ausführungsform ist das elektronische Bauteil als ein Element der Gruppe bestehend aus einem mit einem Leadframe verbundenen Leistungsmodul, einem elektronischen Bauteil des Typs TO (Transistor Outline), einem elektronischen Bauteil des Typs QFN (Quad Flat No Leads Package), einem elektronischen Bauteil des Typs SO (Small Outline), einem elektronischen Bauteil des Typs SOT (Small Outline Transistor) und einem elektronischen Bauteil des Typs TSOP (Thin More Outline Package) ausgeführt. Das elektronische Bauteil gemäß einem Ausführungsbeispiel ist deshalb mit Standardgehäusekonzepten voll kompatibel (insbesondere besteht volle Kompatibilität mit TO-Standardgehäusekonzepten) und entspricht äußerlich einem herkömmlichen elektronischen Bauteil, wodurch eine sehr einfache Verwendung ermöglicht wird.
  • In einer Ausführungsform umfasst das elektronische Bauteil weiterhin mindestens ein Element der Gruppe bestehend aus Wärmeableitungselement und elektrischem Element, angeordnet auf der Umverteilungsstruktur. Solche Wärmeableitungselemente (eines oder mehrere) können aus wärmeleitendem Material wie Aluminium oder Kupfer hergestellt werden, und sie können als Wärmeableitungsstrukturen dienen. Die elektrischen Elemente (eines oder mehrere) können Elemente wie mindestens ein Kondensator, mindestens ein ohmscher Widerstand und mindestens eine Induktivität/Spule sein. Zum Beispiel kann ein derartiges elektrisches Element ein Abstimmkondensator sein. Derartige Wärmeableitungselemente und/oder elektrischen Elemente können auch in die Vergussmasse eingebettet sein, und sie können auf der Umverteilungsstruktur, zum Beispiel einer strukturierten Umverteilungsschicht von dieser, montiert werden.
  • In einer Ausführungsform umfasst das Verfahren die Herstellung der Anordnung durch die Verbindung einer Vielzahl von miteinander verbundenen elektrisch isolierenden und wärmeleitenden Wärmeleitstrukturen mit einer Vielzahl von miteinander verbundenen elektrisch leitenden Montagestrukturen auf den Wärmeleitstrukturen, die Montage einer Vielzahl von elektronischen Chips, die jeweils auf einer speziell zugewiesenen Montagestruktur montiert werden, und die Herstellung einer Vielzahl von miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen, die jeweils auf einem speziell zugewiesenen elektronischen Chip montiert werden. Die beschriebene Herstellungsarchitektur ist deshalb mit einem diskontinuierlichen Verfahren äußerst kompatibel, wodurch eine effiziente Herstellung vieler elektronischer Geräte in einem parallelen anstatt in einem sequentiellen Verfahren ermöglicht wird. In einer Ausführungsform umfasst das Verfahren weiterhin die Vereinzelung der Anordnung in das elektronische Bauteil und mindestens ein weiteres elektronisches Bauteil nach der Herstellung der Vergussmasse. Die Kapselung kann somit auch effizient auf Serienebene durchgeführt werden. Für die Kapselung kann ein Kunststoffmaterial oder ein keramisches Material verwendet werden. Die Vereinzelung kann alternativ vor der Herstellung der Vergussmasse durchgeführt werden. Hierzu kann unter anderem ein Säge-, Laser- oder Ätzverfahren eingesetzt werden.
  • In einer Ausführungsform umfasst das Verfahren weiterhin die elektrische Kopplung einer Vielzahl von, insbesondere miteinander verbundenen, Peripherieverbindungsstrukturen mit den miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen, wobei die Vielzahl von Peripherieverbindungsstrukturen für den Anschluss an die elektronische Peripherie ausgeführt wird. Deshalb kann auch das Verfahren der Herstellung oder Verbindung der Peripherieverbindungsstrukturen auf Serienebene erfolgen, d. h. für mehrere elektronische Bauteile gleichzeitig, die alle Teil derselben Anordnung sind.
  • In einer Ausführungsform können die elektronischen Chips als Sensoren oder Stellglieder in mikroelektromechanischen Systemen (MEMS) VERWENDET WERDEN, zum Beispiel als Druck- oder Beschleunigungssensoren. In einer anderen Ausführungsform können die elektronischen Chips als Halbleiterchips für Leistungsanwendungen zum Beispiel im Fahrzeugbereich verwendet werden, und sie können zum Beispiel mindestens einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) und/oder mindestens eine integrierte Diode beinhalten.
  • Als Substrat oder Wafer für die elektronischen Chips kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Substrat aus Siliziumoxid oder einem anderen Isolator bereitgestellt werden. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu verwenden. Zum Beispiel können Ausführungsbeispiele in GaN- oder SiC-Technologie umgesetzt werden.
  • Weiterhin können bei Ausführungsbeispielen Standardtechnologien der Halbleiterbearbeitung eingesetzt werden wie geeignete Ätztechnologien (unter anderem isotrope und anisotrope Ätztechnologien, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturierungstechnologien (hierzu können lithografische Masken zählen) oder Abscheidungstechnologien (wie chemische Gasphasenabscheidung (CVD), plasmaunterstützte CVD (PECVD), Atomlagenabscheidung (ALD) oder Sputtern).
  • Die obigen und weitere Objekte, Merkmale und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, die in Verbindung mit den begleitenden Zeichnungen bereitgestellt werden, in denen gleiche Teile oder Elemente durch entsprechende Bezugszeichen gekennzeichnet sind.
  • Kurzbeschreibung der Zeichnungen
  • Durch die begleitenden Zeichnungen, die für ein besseres Verständnis von Ausführungsbeispielen enthalten sind und einen Teil der Spezifikation darstellen, werden Ausführungsbeispiele veranschaulicht.
  • Es zeigen:
  • die 1 bis 4 verschiedene Strukturen, die bei der Durchführung eines Verfahrens zur Herstellung eines elektronischen Bauteils gemäß einem Ausführungsbeispiel entstehen;
  • 5 eine Explosionszeichnung eines gemäß einem Ausführungsbeispiel hergestellten elektronischen Bauteils, bei dem die in den 1 bis 4 veranschaulichten Verfahren umgesetzt werden;
  • die 6 bis 8 dreidimensionale Ansichten von Strukturen, die bei der Durchführung des Verfahrens zur Herstellung des elektronischen Bauteils gemäß den 1 bis 5 vor und nach der Kapselung entstehen;
  • 9 eine Halbbrückenschaltung;
  • 10 eine Querschnittsansicht eines elektronischen Bauteils gemäß einem Ausführungsbeispiel mit Bereitstellung der Halbbrückenfunktion gemäß 9;
  • 11 eine Draufsicht des elektronischen Bauteils gemäß 10;
  • 12 eine Querschnittsansicht eines elektronischen Bauteils gemäß einem anderen Ausführungsbeispiel, bei dem eine Parallelschaltung mit einem MOSFET und einem IGBT realisiert wird;
  • 13 eine Draufsicht des elektronischen Bauteils gemäß 12;
  • die 14 bis 18 verschiedene Querschnittsansichten von Anordnungen gemäß Ausführungsbeispielen, die bei der Durchführung eines Verfahrens zur Herstellung einer Vielzahl von elektronischen Bauteilen in einem diskontinuierlichen Verfahren entstehen;
  • 19 ein elektronisches Bauteil gemäß einem Ausführungsbeispiel, das durch Vereinzelung der Anordnung gemäß 18 entsteht;
  • 20 das elektronische Bauteil gemäß 19 nach der Kapselung;
  • die 21 und 22 Querschnittsansichten von Anordnungen gemäß einem anderen Ausführungsbeispiel, bei denen die Herstellung der Peripherieverbindungsstrukturen und die Kapselung in einem diskontinuierlichen Verfahren erfolgen.
  • Detaillierte Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu. Gemäß einer Ausführungsform wird ein Submount-basiertes TO-Gehäuse (oder ein Leadframe-basiertes Gehäuse, das für eine beidseitige Kühlung beidseitig freiliegend sein kann) mit hoher Durchschlagsfestigkeit und effizienter Wärmeableitungsleistung bereitgestellt.
  • Beim Betrieb eines TO-Bauteils kann ein elektronischer Chip durch Wärmeverluste auf hohe Temperaturen von 150 Grad und mehr erwärmt werden (Tjunction, Temperatur am Übergang). Diese Wärme muss aus dem Gehäuse abgeleitet werden, um eine lokale Überhitzung und einen dadurch verursachten Ausfall des elektronischen Bauteils zu verhindern. Daneben erfordern derartige elektronische Geräte, insbesondere bei Verwendung für Hochleistungsanwendungen, eine zuverlässige Durchschlagsfestigkeit (z. B. bis zu 10 kV). Für diese Anforderungen wird ein geeigneter Ausgleich benötigt.
  • Nach herkömmlicher Vorgehensweise können Wärmeleitstrukturen verwendet werden, die aus einem elektrisch isolierenden und wärmeleitenden Material hergestellt werden, das mit besonders geeigneten Füllmaterialien gefüllt werden kann, um die benötigten Eigenschaften zu optimieren. Die Kopplung eines derartigen Wärmeleitmaterials, z. B. spezielle Keramik, auf einem Kupferträger während der Montage ist schwierig, weil eine solche Verbindung eine Wärmeleitsperre bildet.
  • Eine weitere herkömmliche Lösung besteht in einem sogenannten FullPAK-Gehäuse, das jedoch bestimmte Leistungseinschränkungen bei der Wärmeableitung durch Wärmeübertragung auf ein Kühlelement außerhalb des Bauteils aufweist. Bei derartigen FullPAK-Gehäusen erfolgt die Wärmeübertragung hauptsächlich über die Vergussmasse, die nur über eine eingeschränkte Wärmeleitfähigkeit verfügt.
  • Um die bei herkömmlichen Verfahren bestehenden Einschränkungen zu beseitigen, stellt ein Ausführungsbeispiel eine wärmeleitende und elektrisch isolierende Wärmeleitstruktur bereit, die außerhalb des eigentlichen Montageverfahrens in Großserie angebracht werden kann, bevor elektronische Chips auf einer Montagestruktur wie einem Kupferträger montiert werden. Dadurch kann die Freiheit bei der gezielten Auswahl funktionaler Materialien für die Wärmeleitstruktur erhöht werden, um z. B. einen höheren Füllmaterialanteil zu erreichen. Durch eine geeignete Materialauswahl wird außerdem eine bessere Haftung des wärmeleitenden Materials auf dem Kupferträger ermöglicht. Es ist zum Beispiel möglich, die Montagestruktur auf die Wärmeleitstruktur zu laminieren oder galvanisch abzuscheiden. Ein derartiger Prozess zur Herstellung von Untermodulen für elektronische Bauteile kann auf Serienebene durchgeführt werden, z. B. zur parallelen Herstellung einer großen Anzahl an elektronischen Bauteilen. Alternativ kann auch ein DCB-Substrat (Direct Copper Bonding) als Chipträger verwendet werden, um eine Kombination aus Wärmeleitstruktur und Montagestruktur bereitzustellen.
  • Ein derartiges Konzept kann es auch erlauben, auf herkömmliche Bonddrähte für den Kontakt zwischen Leadframe-Fingern und der oberen Fläche des elektronischen Chips zu verzichten. Dadurch kann eine Chipeinbettungstechnologie umgesetzt werden, bei der die Nutzengröße im Hinblick auf die Herstellungseffizienz verbessert werden kann.
  • Eine derartige Architektur bietet den Vorteil einer verbesserten Leistung des TO-Gehäuses (Thin Outline) durch eine erhöhte Wärmeleitfähigkeit bei gleichzeitiger Steigerung der Durchschlagsfestigkeit. Es ist auch möglich, die Kühlung über die Oberseite des elektronischen Bauteils zu verbessern, weil nicht nur eine dünne Drahtverbindung besteht, sondern eine Kopplung über die gesamte Fläche (der Umverteilungsstruktur) des elektronischen Chips erfolgt. Weiterhin kann auch die verwendete Induktivität reduziert werden. Die Zuverlässigkeit der elektrischen Leistung des elektronischen Bauteils kann durch eine Konstruktion mit längeren Kriechstrecken erhöht werden. Somit kann die Strecke für die Ausbreitung eines Kriechstroms von außerhalb des elektronischen Bauteils zur Montagestruktur und zum elektronischen Chip durch eine geeignete Ausführung der Wärmeleitstruktur erweitert werden. Die Entwurfsfreiheit wird unabhängig von den Anforderungen der Verdrahtungstechnologie erhöht, und das Miniaturisierungspotenzial wird weiter gesteigert. Der letztgenannte Vorteil kann durch eine Verkleinerung des Untermoduls erreicht werden. Dies gilt unabhängig von der Geometrie des Außengehäuses. Außerdem muss die Gehäusegröße nicht angepasst werden, was die Benutzerfreundlichkeit weiter erhöht. Aufgrund der hohen elektrischen Leistung wird die Reihe möglicher Anwendungen (insbesondere im Hinblick auf die Strom-/Spannungswerte) erweitert. Es ist auch möglich, die elektronischen Geräte mit angemessenem Aufwand herzustellen. Es müssen keine speziellen Herstellungsvorrichtungen entwickelt werden, weil gängige Verfahren der Chipeinbettungstechnologie synergetisch kombiniert werden können. Die elektrische Isolierung des Inneren des elektronischen Bauteils und die Temperaturbeständigkeit am Chip können durch die Möglichkeit verbessert werden, frei wählbares Material für die Wärmeleitstruktur zu verwenden. Weiterhin ist es möglich, Elemente in einem Sägeverfahren an der Stelle der Wärmeleitstruktur zu vereinzeln. Die Kühlung in Aufwärtsrichtung kann durch ein Wärmeableitungselement verbessert werden, das mit einem Leadframe (Dual-Gage-Leadframe) verbunden wird. Dies kann über eine Klemm- oder Lötverbindung mit einer speziellen Leadframe-Konstruktion erreicht werden. Durch eine derartige Leadframe-Konstruktion können Stromspitzen unterdrückt werden (z. B. beim Einschalten des elektronischen Bauteils). Es ist weiterhin möglich, die beschriebene Architektur zu verwenden, um weitere aktive und/oder passive Bauteile (wie Induktivitäten, Kondensatoren oder Sensoren) zu integrieren. Damit erlauben es Ausführungsbeispiele, die Leistung des elektronischen Bauteils und die Zuverlässigkeit zu verbessern. Dies kann die Induktivität des elektronischen Bauteils reduzieren und durch eine verbesserte Wärmeableitung zu einem Wärmeableitungselement oder Kühlelement erreicht werden.
  • Gemäß dem beschriebenen Aspekt kann ein Untermodul über eine Laminat- und Einbettungstechnologie bereitgestellt werden. Es können Materialien verwendet werden, die eine geeignete Wärmeleitfähigkeit und geeignete Eigenschaften der elektrischen Isolierung aufweisen und in einem herkömmlichen Gießverfahren nicht leicht umgesetzt werden können. Es ist weiterhin möglich, ein entsprechendes elektronisches Bauteil in Übereinstimmung mit herkömmlichen Leadframe-Gehäusen (wie TO 220 oder TO 247) auszuführen.
  • Gemäß einem anderen Aspekt kann ein wie oben beschriebenes Untermodul mit einem oder mehreren sandwichartig eingefügten Chips, deren Hauptflächen vollständig von einer ebenflächigen Montagestruktur und einer ebenflächigen Umverteilungsstruktur abgedeckt sind, verwendet werden (mit oder ohne Wärmeleitstruktur), um eine Schaltung mit mehreren Chips herzustellen. Die Montagestruktur und/oder die Umverteilungsstruktur kann hierbei als dielektrische Matrix ausgeführt werden, in die mehrere elektrisch leitende Einsätze eingebettet sind. Hierdurch kann die Zuverlässigkeit und Konstruktionsfreiheit bei der Montage mehrerer Chips in einem Leistungshalbleitergehäuse verbessert werden.
  • 1 zeigt eine dreidimensionale Ansicht einer Struktur 100, die als Basis für die Durchführung eines Verfahrens zur Herstellung eines elektronischen Bauteils 500 gemäß 5 verwendet wird.
  • Die Struktur 100 umfasst eine Wärmeleitstruktur 102, die elektrisch isolierend und wärmeleitend ist. Zum Beispiel kann die Wärmeleitstruktur 102 ein keramisches Material umfassen oder aus einem solchen bestehen und Füllstoffe enthalten, um die Wärmeleitfähigkeit zu fördern und die elektrische Leitfähigkeit zu unterdrücken. Eine elektrisch leitende Schicht wird auf der Wärmeleitstruktur 102 gebildet und stellt eine Montagestruktur 104 dar, die dann zur Montage elektronischer Chips verwendet wird. Die Struktur 100 kann für ein diskontinuierliches Verfahren hergestellt werden. Es ist also möglich, die Struktur 100 in einer Größe herzustellen, die es ermöglicht, mehrere elektronische Chips in einem parallelen Verfahren auf dieser zu montieren. Die Wärmeleitstruktur 102 kann unter Verwendung speziell gefüllter Harze (z. B. gefüllt mit BN, AlN und/oder SiN) hergestellt werden. Die Montagestruktur 104 kann eine strukturierte Kupferschicht sein.
  • 2 zeigt eine Querschnittsansicht 200 der Struktur 100 gemäß 1. 2 veranschaulicht weiterhin schematisch, dass ein Wärmeableitungselement 202 an einer Außenfläche der Wärmeleitstruktur 102 befestigt werden kann, um die vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugte Wärme abzuleiten, nachdem das elektronische Bauteil fertig hergestellt wurde. Es ist jedoch darauf hinzuweisen, dass das Wärmeableitungselement 202 normalerweise erst an der Wärmeleitstruktur 102 befestigt wird, nachdem das elektronische Bauteil fertig hergestellt wurde. 2 stellt nur eine schematische Darstellung der Weise dar, in der das Wärmeableitungselement 202 in Bezug auf die Wärmeleitstruktur 102 montiert wird.
  • 3 zeigt eine Struktur 300, die bei der Montage eines elektronischen Chips 502 und eines weiteren elektronischen Chips 504 auf der Struktur 100 gemäß 1 entsteht. Die elektronischen Chips 502 und 504 können auf die Montagestruktur 104 gelötet werden. Danach wird eine strukturierte elektrisch leitende Schicht, die eine Umverteilungsschicht 506 darstellt, auf den elektronischen Chips 502 und 504 angebracht. Wie nur 5 zu entnehmen ist, kann eine Zwischenstruktur 510 sandwichartig zwischen die elektronischen Chips 502 und 504 einerseits und die Umverteilungsschicht 506 andererseits eingefügt werden. Zusammen bilden die Umverteilungsschicht 506 und die Zwischenstruktur 510 (die Bezug nehmend auf 5 noch genauer beschrieben wird) eine elektrisch leitende Umverteilungsstruktur 522, siehe 5. Der elektronische Chip 502 und der weitere elektronische Chip 504 können zusammen die Funktion eines Schalters mit freilaufender Diode bereitstellen.
  • In 4, die eine Struktur 400 zeigt, ist diese Zwischenstruktur 510 sichtbar.
  • 5 zeigt eine Explosionszeichnung eines gemäß einem Ausführungsbeispiel hergestellten elektronischen Bauteils 500, bei dem das in den 1 bis 4 veranschaulichte Verfahren umgesetzt wird.
  • Insbesondere zeigt 5, dass die Zwischenstruktur 510 von einer plattenähnlichen dielektrischen Matrix 512 (die in einem Gussverfahren hergestellt werden kann) gebildet wird, die eine Vielzahl von mit elektrisch leitendem Material gefüllten Durchgangslöchern aufweist, wodurch Einsätze 514 gebildet werden. Als Alternative zur Realisierung der Zwischenstruktur 510 in einem Gussverfahren kann auch ein Laminierungsverfahren eingesetzt werden. Die Einsätze 514 sind dazu in der Lage, entsprechende Kontaktpads der elektronischen Chips 502 und 504 mit entsprechenden Kontaktstrukturen der Umverteilungsschicht 506 elektrisch zu verbinden. Als Alternative zur Ausführung der Zwischenstruktur 510 gemäß 5 ist es zum Beispiel auch möglich, eine Anordnung von „Höckern“ aus in eine dielektrische Umgebung eingebettetem elektrisch leitendem Material sandwichartig zwischen die Umverteilungsschicht 506 und die elektronischen Chips 502 und 504 einzufügen. Wie in 5 gezeigt, wird die Umverteilungsstruktur 522 durch die Kombination der Umverteilungsschicht 506 und der Zwischenstruktur 510 gebildet.
  • Wie 5 weiterhin zu entnehmen ist, ist eine obere Fläche der Umverteilungsstruktur 522 (die elektrische Signale weiterleitet, die sich zwischen den elektronischen Chips 502 und 504 und einer elektronischen Peripherie ausbreiten) mit elektrisch leitenden Teilen (wie Fingern, einem Drahtfinger, einem Draht oder einem ausgehenden Draht) eines Leadframes, das eine Peripherieverbindungsstruktur 508 darstellt, elektrisch verbunden (z. B. durch ein Schweiß-, Löt- oder Klebeverfahren). In der gezeigten Ausführungsform umfasst die Peripherieverbindungsstruktur 508 drei Stifte oder Zweige für den Betrieb des Schalters mit der angeschlossenen freilaufenden Diode, die vom elektronischen Chip 502 in Kombination mit dem weiteren elektronischen Chip 504 bereitgestellt wird. Im Einzelnen müssen die ersten Verbindungsteile 520 der Peripherieverbindungsstruktur 508 direkt mit der oberen Fläche der Umverteilungsschicht 506 verbunden werden, während die zweiten Verbindungsteile 518 der Peripherieverbindungsstruktur 508 auf eine Leiterplatte (nicht abgebildet) gelötet oder als Steckkontakte in Steckpositionen einer Montageplatte (nicht abgebildet) eingesteckt werden, sodass das elektronische Bauteil 500 (das auch als Gehäuse bezeichnet werden kann) elektrisch und mechanisch mit einer solchen Montageplatte wie einer Leiterplatte verbunden werden kann. Die Umverteilungsstruktur 522 mit zugehöriger Zwischenstruktur 510 ist äußerst vorteilhaft, weil sie die selektive elektrische Kopplung oder Entkopplung verschiedener Kontaktpads der verschiedenen elektronischen Chips 502 und 504 und zwischen verschiedenen Kontaktpads eines elektronischen Chips 502 oder 504 erlaubt.
  • Wie ebenfalls in 5 schematisch dargestellt, können die beschriebenen Bestandteile des elektronischen Bauteils 500 dann mit einer Vergussmasse 516 gekapselt werden, die zum Beispiel in einem Gussverfahren hergestellt werden kann. Nach dieser Kapselung werden alle Bestandteile vollständig in die Vergussmasse 516 eingebettet, mit Ausnahme der zweiten Anschlussteile 518, die über die Vergussmasse 516 hinaus reichen, und mit Ausnahme der unteren Fläche der Wärmeleitstruktur 102, die die Bodenfläche des elektronischen Bauteils 500 bildet.
  • Weiterhin Bezug nehmend auf 5 können alle Verfahren in einem diskontinuierlichen Verfahren durchgeführt werden, also für mehrere elektronische Bauteile 500 zusammen, bis zum (und vorzugsweise einschließlich dem) Schweißen der Peripherieverbindungsstruktur 508. Anschließend kann die Serienanordnung vereinzelt werden. Die Umverteilungsstruktur 522 ersetzt herkömmliche Bonddrähte, wodurch das Verfahren erheblich vereinfacht und die thermische Kopplung der elektronischen Chips 502 und 504 verbessert wird. Auf diese Weise wird die vom elektronischen Chip 500 beim Betrieb des elektronischen Bauteils erzeugte Wärme abgeleitet. Die Durchgangslöcher in der Matrix 512, die mit elektrisch leitenden Einsätzen 514 als Durchgänge gefüllt sind, können in einem Laserverfahren hergestellt werden. Die elektronischen Chips 502 und 504 sind dünne Chips mit Kontakten an der oberen Hauptfläche und an der unteren Hauptfläche, wodurch ein vertikaler Stromfluss (der für Chips in Leistungsanwendungen vorteilhaft ist) ermöglicht wird.
  • Die Bereitstellung der Struktur 100 als Basis für die Herstellung des elektronischen Bauteils 500 bietet eine große Konstruktionsfreiheit in Bezug auf die Herstellungsbedingungen (wie Temperatur und Druck) und die Materialauswahl. Eine obere Fläche der Kupferschicht, die die Montagestruktur 104 bildet, kann angeraut werden, um eine gute Haftung der darauf montierten elektronischen Chips 502 und 504 zu fördern. Eine untere Fläche der Wärmeleitstruktur 102 kann mit einem Kühlelement 202 verbunden werden, wie in 2 schematisch dargestellt. Die Montage dieses Kühlelements kann durchgeführt werden, nachdem das elektronische Bauteil 500 fertig hergestellt wurde.
  • 6 zeigt eine dreidimensionale Ansicht einer Struktur 600, die bei der Herstellung des elektronischen Bauteils 500 gemäß 5 vor der Kapselung entsteht.
  • 7 zeigt die Struktur 600 nach dem Aufbringen des Materials der Vergussmasse 516, wodurch eine dreidimensionale Ansicht des elektronischen Bauteils 500 bereitgestellt wird (jedoch mit Darstellung des Bauteilinneren).
  • 8 zeigt eine Außenansicht des elektronischen Bauteils 500 (ohne Darstellung des Bauteilinneren).
  • 9 zeigt eine elektrische Schaltung eines Low-Side-Schalters (LSS) als elektronischer Chip 502 und eines High-Side-Schalters (HSS) als weiterer elektronischer Chip 504, wobei beide elektronischen Chips 502 und 504 als entsprechende MOSFET ausgeführt und so geschaltet werden, dass sie eine Halbbrückenschaltung bilden. In Bezug auf den ersten elektronischen Chip 502 ist dessen Source-Anschluss als S1, dessen Drain-Anschluss als D1 und dessen Gate-Anschluss als G1 gekennzeichnet. In Bezug auf den zweiten elektronischen Chip 504 ist dessen Source-Anschluss als S2, dessen Drain-Anschluss als D2 und dessen Gate-Anschluss als G2 gekennzeichnet.
  • 10 zeigt eine Querschnittsansicht und 11 zeigt eine Draufsicht eines elektronischen Bauteils 500 gemäß einem Ausführungsbeispiel, bei dem die Schaltung gemäß 9 umgesetzt wird. Im Einzelnen zeigt 10 eine Ausführung mit mehreren Chips, und 11 stellt ein Bonddiagramm in TO-247-5-Technologie für die Ausführung mit mehreren Chips dar.
  • Wie in 10 schematisch dargestellt, umfasst das elektronische Bauteil 500 weiterhin eine elektrisch leitende Trägerstruktur 1000, hier als Leadframe ausgeführt, auf der die elektrisch leitende Montagestruktur 104 direkt angeordnet ist (in dieser Ausführungsform ohne eine Wärmeleitstruktur 102). Auf den elektronischen Chips 502 und 504 wird eine elektrisch leitende Umverteilungsstruktur 522 bereitgestellt, um einen Kontakt mit den elektronischen Chips 502 und 504 von oben zu ermöglichen. Die Basis des elektronischen Bauteils 500 ist somit auch hier eine wie oben beschriebene Untermodularchitektur. Während beim weiteren elektronischen Chip 504 der Source-Anschluss S2 an der Oberseite angeordnet ist, ist der elektronische Chip 502 in einer Flip-Chip-Anordnung mit Source-Anschluss S1 an der Unterseite ausgeführt. In der gezeigten Ausführungsform werden sowohl die Montagestruktur 104 als auch die Umverteilungsstruktur 522 mit einer dielektrischen Matrix 512 gebildet, in die elektrisch leitende Einsätze 514 eingebettet sind. In Bezug auf die Montagestruktur 104 wird dies durch eine mehrschichtige Struktur aus zwei verbundenen ebenflächigen elektrisch isolierenden Schichten erreicht, in die horizontal und vertikal ausgerichtete elektrisch leitende Teile eingebettet sind. In Bezug auf die Umverteilungsstruktur 522 wird dies durch eine Vergussmasse erreicht, die die dielektrische Matrix 512 bildet und in deren Vertiefungen sich elektrisch leitende Einsätze 514 befinden. Eine Verbindungsstruktur für G1 verläuft links in 10 an einer Seite der elektronischen Chips 502 und 504 vertikal durch die dielektrische Matrix 512. Entsprechend verläuft eine Verbindungsstruktur für D2 rechts in 10 an einer Seite der elektronischen Chips 502 und 504 vertikal durch die dielektrische Matrix 512. In Bezug auf S1 führt die Anordnung mit dem Source-Anschluss an der unteren Seite gemäß 10 zu einer geeigneten elektronischen Leistung, weil der Source-Anschluss S1 direkt an der elektrisch leitenden Trägerstruktur 1000 befestigt werden kann. Da deren elektrisches Potenzial möglicherweise niedrig ist, ist dort keine elektrische Isolierung erforderlich.
  • Wie 11 im Einzelnen zu entnehmen ist, kann eine obere Fläche der Umverteilungsstruktur 522 als eine strukturierte Umverteilungsschicht 506 bezeichnet werden, die über Bonddrähte, die in dieser Ausführungsform eine Peripherieverbindungsstruktur 508 darstellen, mit Kontaktpads (wie Fingern, einem Drahtfinger, einem Draht oder einem ausgehenden Draht) der elektrisch leitenden Trägerstruktur 1000 (ein Leadframe) verbunden ist.
  • 12 zeigt eine Querschnittsansicht und 13 zeigt eine Draufsicht eines elektronischen Bauteils 500 gemäß einem anderen Ausführungsbeispiel, bei dem ein MOSFET als erster elektronischer Chip 502 und ein IGBT als zweiter elektronischer Chip 504 umgesetzt wird, wobei der MOSFET mit dem IGBT parallel geschaltet wird. Auch hier bezeichnen G1 und G2 Gate-Anschlüsse, D einen Drain-Anschluss, S einen Source-Anschluss, E einen Emitteranschluss und C einen Kollektoranschluss. Auch hier werden die Interchipverbindungen auf ähnliche Weise wie weiter oben unter Bezugnahme auf die 10 und 11 beschrieben von mehrschichtigen Zusammensetzungen der Montagestruktur 104 und der Umverteilungsstruktur 522 gebildet.
  • Nachfolgend wird Bezug nehmend auf die 14 bis 20 ein Verfahren zur Herstellung einer Vielzahl von elektronischen Bauteilen 500 in einem diskontinuierlichen Verfahren gemäß einem Ausführungsbeispiel erläutert.
  • 14 zeigt eine Struktur 1400, bestehend aus einer Vielzahl von miteinander verbundenen Wärmeleitstrukturen 1402 (jeweils durch einen Abschnitt der unteren Schicht gemäß 14 definiert), auf denen eine Vielzahl von miteinander verbundenen Montagestrukturen 1404 (jeweils durch einen Abschnitt der oberen Schicht gemäß 14 definiert) montiert ist. Die Struktur 1400 bildet die Basis für ein Verfahren zur Herstellung einer Vielzahl von elektronischen Bauteilen 500 in einem diskontinuierlichen Verfahren.
  • Zur Herstellung der Struktur 1500 gemäß 15 wird eine Vielzahl von elektronischen Chips 502 auf der Vielzahl von Montagestrukturen 1404 montiert, also ein elektronischer Chip 502 pro Wärmeleitstruktur 1402 und zugewiesener Montagestruktur 1404.
  • Zur Herstellung der Struktur 1600 gemäß 16 wird eine Vielzahl von Zwischenstrukturen 1602 (jeweils durch einen Abschnitt des obersten Teils gemäß 16 definiert) mit einer dielektrischen Matrix 512 gebildet, in die eine Vielzahl von elektrisch leitenden Einsätzen 514, hier als Durchgänge ausgeführt, eingebettet ist.
  • Zur Herstellung der Struktur 1700 gemäß 17 wird eine elektrisch leitende Schicht 1702 aus Metall auf der Struktur 1600 abgeschieden, worauf die Abscheidung einer Photoresistmaske 1704 folgt.
  • Zur Herstellung der Struktur 1800 gemäß 18 wird die Struktur 1700 in einem Ätzverfahren hergestellt, wobei die Photoresistmaske 1704 als Ätzmaske dient. Entsprechend wird eine Vielzahl von strukturierten Umverteilungsschichten 1802 (jeweils durch einen Abschnitt des obersten Teils gemäß 18 definiert) auf den miteinander verbundenen Zwischenstrukturen 1602 gebildet. Die Photoresistmaske 1704 wird dann entfernt.
  • Wie den gepunkteten vertikalen Linien in 18 weiterhin zu entnehmen ist, wird die Anordnung 1800 dann in eine Vielzahl von elektronischen Bauteilen 500 vereinzelt. Jedes Paar aus Zwischenstruktur 1602 und strukturierter Umverteilungsschicht 1802 bildet eine Umverteilungsstruktur 522 eines jeweiligen elektronischen Chips 502.
  • Wie 19 zu entnehmen ist, kann eine Peripherieverbindungsstruktur 508 (hier als Leadframe ausgeführt) mit den einzelnen elektronischen Bauteilen 500 verbunden werden, wobei eine direkte Löt- oder Klebeverbindung zwischen der Unterseite der Peripherieverbindungsstruktur 508 und der Oberseite der Umverteilungsstruktur 522 hergestellt wird.
  • Zur Herstellung eines in einem Gehäuse untergebrachten elektronischen Bauteils 500 gemäß 20 wird das elektronische Bauteil 500 gemäß in einem Kapselungsverfahren hergestellt, um die Vergussmasse 516 zu bilden. Weiterhin kann die Wärmeleitstruktur 102 mit einem Wärmeableitungselement 202 als Kühlelement verbunden werden.
  • Wie den 19 und 20 zu entnehmen ist, wird die Herstellung der Peripherieverbindungsstruktur 508 und die Herstellung der Vergussmasse 516 für jedes elektronische Bauteil 500 einzeln durchgeführt. Wie den 21 und 22 zu entnehmen ist, können jedoch eines oder beide dieser Verfahren auch auf Serienebene durchgeführt werden.
  • Wie der Anordnung 2100 gemäß 21 zu entnehmen ist, können die Finger des Leadframes, die die jeweiligen Peripherieverbindungsstrukturen 508 darstellen, mit den Umverteilungsstrukturen 1802 verbunden werden, wodurch eine Vielzahl von miteinander verbundenen Peripherieverbindungsstrukturen 2102 entsteht (jeweils durch einen Abschnitt des obersten Teils gemäß 21 definiert).
  • Wie 22 zu entnehmen ist, wird eine Anordnung 2200 hergestellt, indem Vergussmasse 516 auf der Anordnung 2100 gemäß 21 aufgebracht wird. Wie durch gepunktete vertikale Linien in 22 dargestellt, kann die Anordnung 2200 dann vereinzelt werden, um einzelne elektronische Bauteile 500 herzustellen.
  • Es wird darauf hingewiesen, dass durch den Begriff „umfassen“ andere Elemente oder Merkmale und durch die Angabe „ein“ oder „eine“ eine Vielzahl von Elementen nicht ausgeschlossen werden. Außerdem können Elemente, die in Verbindung mit verschiedenen Ausführungsformen beschrieben werden, auch kombiniert werden. Es wird weiterhin darauf hingewiesen, dass Bezugszeichen nicht als Einschränkung des Schutzbereichs der Ansprüche ausgelegt werden dürfen. Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die besonderen Ausführungsformen des Verfahrens, der Maschine, der Herstellung, der Stoffverbindung, der Mittel, der Methoden und der Schritte beschränkt werden, die in der Patentschrift beschrieben werden. Entsprechend sollen diese Verfahren, Maschinen, Herstellungen, Stoffverbindungen, Mittel, Methoden oder Schritte im Schutzbereich der beigefügten Ansprüche enthalten sein.

Claims (32)

  1. Elektronisches Bauteil, wobei das elektronische Bauteil Folgendes aufweist: eine elektrisch leitende Montagestruktur; einen elektronischen Chip auf der Montagestruktur; eine elektrisch leitende Umverteilungsstruktur auf dem elektronischen Chip; eine Peripherieverbindungsstruktur, die elektrisch an die Umverteilungsstruktur gekoppelt und für das Verbinden des elektronischen Bauteils an eine elektronische Peripherie konfiguriert ist.
  2. Elektronisches Bauteil nach Anspruch 1, wobei zumindest eines der elektrisch leitenden Montagestruktur und der elektrisch leitenden Umverteilungsstruktur elektrisch leitende Einsätze in einer elektrisch isolierenden Matrix aufweist.
  3. Elektronisches Bauteil nach Anspruch 1, wobei zumindest eines der elektrisch leitenden Montagestruktur und der elektrisch leitenden Umverteilungsstruktur als planare Struktur ausgeformt ist, die eine entsprechende Hauptoberfläche des elektronischen Chips vollständig bedeckt.
  4. Elektronisches Bauteil nach Anspruch 1, wobei zumindest eines der elektrisch leitenden Montagestruktur und der elektrisch leitenden Umverteilungsstruktur als Mehrschicht-Struktur konfiguriert ist.
  5. Elektronisches Bauteil nach Anspruch 2, wobei zumindest ein Element der Gruppe bestehend aus der Umverteilungsstruktur und der Montagestruktur eine strukturierte Umverteilungsschicht und eine zwischen dem elektronischen Chip und der Umverteilungsschicht angeordnete Zwischenstruktur aufweist, wobei die Zwischenstruktur die elektrisch isolierende Matrix und die elektrisch leitenden Einsätze in der Matrix enthält, um zumindest ein Kontaktpad des elektronischen Chips mit der Umverteilungsschicht elektrisch zu koppeln.
  6. Elektronisches Bauteil nach Anspruch 2, wobei unterschiedliche der elektrisch leitenden Einsätze mit unterschiedlichen der Kontaktpads des elektronischen Chips elektrisch gekoppelt sind, wobei die Matrix die unterschiedlichen Kontaktpads elektrisch voneinander entkoppelt.
  7. Elektronisches Bauteil nach Anspruch 2, wobei das elektronische Bauteil einen weiteren elektronischen Chip aufweist, wobei zumindest einer der elektrisch leitenden Einsätze an den elektronischen Chip elektrisch gekoppelt ist und zumindest ein anderer der elektrisch leitenden Einsätze an den weiteren elektronischen Chip elektrisch gekoppelt ist.
  8. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner eine Einkapselung aufweist, von der zumindest der elektronische Chip, die Umverteilungsstruktur, die Montagestruktur und ein Teil der Peripherieverbindungsstruktur eingekapselt werden.
  9. Elektronisches Bauteil nach Anspruch 8, wobei ein Teil der Peripherieverbindungsstruktur und optional ein Teil einer elektrisch isolierenden und wärmeleitenden Wärmeinterfacestruktur oder einer elektrisch leitenden Trägerstruktur, auf der die elektrisch leitende Montagestruktur montiert ist, über die Einkapselung hinaus reicht, sodass er weiterhin der Umgebung ausgesetzt ist.
  10. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner eine elektrisch leitende Trägerstruktur, insbesondere ein Leadframe, aufweist, auf dem die elektrisch leitende Montagestruktur angeordnet ist.
  11. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner zumindest eine elektrisch isolierende und wärmeleitende Wärmeinterfacestruktur aufweist.
  12. Elektronisches Bauteil nach Anspruch 11, wobei das elektronische Bauteil ferner ein Wärmeableitungselement aufweist, das an der Wärmeinterfacestruktur befestigt ist oder zu befestigen ist zum Ableiten der vom elektronischen Chip beim Betrieb des elektronischen Bauteils erzeugten Wärme.
  13. Elektronisches Bauteil nach Anspruch 1, wobei der elektronische Chip als Leistungshalbleiterchip konfiguriert ist.
  14. Elektronisches Bauteil nach Anspruch 1, wobei die Peripherieverbindungsstruktur als zumindest ein elektrisch leitender Zweig, insbesondere eine Vielzahl von elektrisch leitenden Zweigen, konfiguriert ist.
  15. Elektronisches Bauteil nach Anspruch 14, wobei jeder der Zweige von den zumindest einem Zweig einen ersten Anschlussabschnitt und einen gegenüberliegenden zweiten Anschlussabschnitt aufweist, wobei der erste Anschlussabschnitt an die Umverteilungsstruktur elektrisch verbunden ist und der zweite Anschlussabschnitt so konfiguriert ist, dass er in eine Plugin-Position eines Boards als die elektronische Peripherie eingesteckt werden kann.
  16. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil als ein Element der Gruppe bestehend aus einer Halbbrücke, einer Kaskodenschaltung, einer Schaltung bestehend aus einen Feldeffekttransistor und einem Bipolartransistor, welche parallel miteinander verbunden sind, und einer Leistungshalbleiterschaltung.
  17. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner einen weiteren elektronischen Chip auf der Montagestruktur aufweist, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist, wobei der elektronische Chip als Leistungshalbleiterchip, insbesondere als Feldeffekttransistor oder Bipolartransistor, konfiguriert ist und wobei der weitere elektronische Chip als Steuerchip, insbesondere als Treiber oder Controller, konfiguriert ist.
  18. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner einen weiteren elektronischen Chip auf der Montagestruktur aufweist, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist und wobei der als Low-Side-Schalter konfigurierte elektronische Chip und der weitere als High-Side-Schalter konfigurierte elektronische Chip als Halbbrücke geschaltet sind.
  19. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner einen weiteren elektronischen Chip auf der Montagestruktur aufweist, wobei die elektrisch leitende Umverteilungsstruktur auf dem weiteren elektronischen Chip angeordnet ist und wobei der als ein erster Transistor, insbesondere als Feldeffekttransistor, konfigurierte elektronische Chip und der weitere als ein zweiter Transistor, insbesondere als Bipolartransistor, konfigurierte elektronische Chip parallel geschaltet werden.
  20. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil als ein Element der Gruppe bestehend aus einem mit einem Leadframe verbundenen Leistungsmodul, einem elektronischen Bauteil des Typs TO (Transistor Outline), einem elektronischen Bauteil des Typs QFN (Quad Flat No Leads Package), einem elektronischen Bauteil des Typs SO (Small Outline), einem elektronischen Bauteil des Typs SOT (Small Outline Transistor) und einem elektronischen Bauteil des Typs TSOP (Thin More Outline Package) konfiguriert ist.
  21. Elektronisches Bauteil nach Anspruch 1, wobei das elektronische Bauteil ferner mindestens ein Element der Gruppe bestehend aus Wärmeableitungselement und elektrischem Element, angeordnet auf der Umverteilungsstruktur, aufweist.
  22. Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren Folgendes aufweist: Montieren eines elektronischen Chips auf einer elektrisch leitenden Montagestruktur; Anordnen einer elektrisch leitenden Umverteilungsstruktur auf dem elektronischen Chip; elektrisches Koppeln einer Peripherieverbindungsstruktur an die Umverteilungsstruktur und Konfigurieren der Peripherieverbindungsstruktur zum Verbinden des elektronischen Bauteils an eine elektronische Peripherie; Konfigurieren von zumindest einem von der elektrisch leitenden Montagestruktur und der elektrisch leitenden Umverteilungsstruktur mit elektrisch leitenden Einsätzen in einer elektrisch isolierenden Matrix.
  23. Verfahren nach Anspruch 22, wobei das Verfahren ferner ein Verbinden einer elektrisch isolierenden und wärmeleitenden Wärmeleitstruktur mit der elektrisch leitenden Montagestruktur aufweist.
  24. Verfahren nach Anspruch 22, wobei das Verfahren weiterhin das Herstellen einer Einkapselung aufweist, welche zumindest den elektronischen Chip, die Umverteilungsstruktur, die Montagestruktur und ein Teil der Peripherieverbindungsstruktur eingekapselt.
  25. Verfahren nach Anspruch 22, wobei das Verfahren das Ausbilden einer Anordnung auf folgende Weise aufweist: Verbinden einer Vielzahl von miteinander verbundenen elektrisch isolierenden und wärmeleitenden Wärmeinterfacestrukturen mit einer Vielzahl von miteinander verbundenen elektrisch leitenden Montagestrukturen; Montieren einer Vielzahl von elektronischen Chips, von denen jeder auf einer speziell zugewiesenen der Montagestrukturen montiert wird; Ausbilden einer Vielzahl von miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen, von denen jede auf einem speziell zugewiesenen der elektronischen Chips montiert wird.
  26. Verfahren nach Anspruch 25, wobei das Verfahren ferner ein Vereinzeln der Anordnung in das elektronische Bauteil und zumindest ein weiteres elektronisches Bauteil nach dem Ausbilden aufweist.
  27. Verfahren nach Anspruch 22, wobei das Verfahren ferner das Ausbilden der Umverteilungsstruktur mit einer Umverteilungsschicht und einer zwischen dem elektronischen Chip und der Umverteilungsschicht angeordneten Zwischenstruktur aufweist, wobei die Zwischenstruktur die elektrisch isolierende Matrix und die elektrisch leitenden Einsätze in der Matrix enthält, zum elektrischen Koppeln eines Kontaktpads des elektronischen Chips mit der Umverteilungsschicht.
  28. Verfahren nach Anspruch 22, wobei das Verfahren ferner elektrisches Koppeln einer Vielzahl von, insbesondere miteinander verbundenen, Peripherieverbindungsstrukturen an die miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen aufweist, wobei die Vielzahl von Peripherieverbindungsstrukturen zum Anschluss an die elektronische Peripherie konfiguriert wird.
  29. Anordnung, wobei die Anordnung aufweist: eine Vielzahl von miteinander verbundenen elektrisch leitenden Montagestrukturen; eine Vielzahl von elektronischen Chips, die jeweils auf einer speziell zugewiesenen Montagestruktur montiert werden; eine Vielzahl von miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen, von denen jede auf einem speziell zugewiesenen der elektronischen Chips montiert wird; wobei zumindest eine von der elektrisch leitenden Montagestruktur und der elektrisch leitenden Umverteilungsstruktur elektrisch leitende Einsätze in einer elektrisch isolierenden Matrix aufweist.
  30. Anordnung nach Anspruch 29, wobei die Anordnung ferner eine Vielzahl von miteinander verbundenen elektrisch isolierenden und wärmeleitenden Wärmeleitstrukturen aufweist, wobei die Vielzahl von miteinander verbundenen elektrisch leitenden Montagestrukturen auf der Vielzahl von miteinander verbundenen elektrisch isolierenden und wärmeleitenden Wärmeleitstrukturen montiert ist.
  31. Anordnung nach Anspruch 30, wobei die Anordnung ferner eine Einkapselung aufweist, von der zumindest die elektronischen Chips, die Umverteilungsstrukturen und die Montagestrukturen eingekapselt werden.
  32. Anordnung nach Anspruch 29, wobei die Anordnung ferner eine Vielzahl von, insbesondere miteinander verbundenen, Peripherieverbindungsstrukturen, die an die miteinander verbundenen elektrisch leitenden Umverteilungsstrukturen elektrisch gekoppelt sind, aufweist, wobei die Vielzahl von Peripherieverbindungsstrukturen zum Anschluss an die elektronische Peripherie konfiguriert ist.
DE102014117086.5A 2013-11-22 2014-11-21 Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur Active DE102014117086B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/087,070 2013-11-22
US14/087,070 US9385111B2 (en) 2013-11-22 2013-11-22 Electronic component with electronic chip between redistribution structure and mounting structure

Publications (2)

Publication Number Publication Date
DE102014117086A1 true DE102014117086A1 (de) 2015-05-28
DE102014117086B4 DE102014117086B4 (de) 2020-08-27

Family

ID=53045634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117086.5A Active DE102014117086B4 (de) 2013-11-22 2014-11-21 Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur

Country Status (3)

Country Link
US (1) US9385111B2 (de)
CN (1) CN104659012B (de)
DE (1) DE102014117086B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213872B4 (de) 2016-08-16 2019-08-22 Infineon Technologies Americas Corp. Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
WO2019219650A1 (de) 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und verfahren zur herstellung desselben
DE102018133479A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
DE102018133456A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133420A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018010352A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133434A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
US11616006B2 (en) 2019-02-27 2023-03-28 Semiconductor Components Industries, Llc Semiconductor package with heatsink

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318064B2 (ja) * 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106486458B (zh) * 2015-08-31 2019-03-15 台达电子企业管理（上海）有限公司 多功率芯片的功率封装模块及功率芯片单元的制造方法
US20190287943A1 (en) * 2015-08-31 2019-09-19 Delta Electronics (Shanghai) Co., Ltd Power package module of multiple power chips and method of manufacturing power chip unit
JP6634945B2 (ja) * 2016-04-19 2020-01-22 株式会社デンソー 半導体モジュール
US10308480B2 (en) * 2016-07-08 2019-06-04 Otis Elevator Company Embedded power module
JP7030846B2 (ja) * 2017-02-01 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短絡故障モードを有するパワー半導体モジュール
US20190089126A1 (en) * 2017-09-20 2019-03-21 Phononic, Inc. Transistor outline (to) can package with integrated thermoelectric cooler
TWI668812B (zh) 2018-03-14 2019-08-11 正芯科技有限公司 功率模組組裝結構
US11069604B2 (en) * 2018-12-18 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Grand Semiconductor package and method of making the same
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
EP4213203A1 (de) * 2022-01-12 2023-07-19 Nexperia B.V. Gehäuse für ein halbleiterbauelement und verfahren zur herstellung davon
CN115295500A (zh) * 2022-09-28 2022-11-04 艾科微电子(深圳)有限公司 转换器、电子设备及转换器的封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
KR100902766B1 (ko) 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7982309B2 (en) * 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8907477B2 (en) * 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
JP5971263B2 (ja) * 2012-02-09 2016-08-17 富士電機株式会社 半導体装置
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
US8786111B2 (en) * 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
KR20130129712A (ko) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 반도체 패키지 및 이의 제조방법
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017213872B4 (de) 2016-08-16 2019-08-22 Infineon Technologies Americas Corp. Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
US10490505B2 (en) 2016-08-16 2019-11-26 Infineon Technologies Americas Corp. Single-sided power device package
WO2019219650A1 (de) 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und verfahren zur herstellung desselben
DE102018111989B4 (de) 2018-05-18 2024-05-08 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
WO2020127953A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum verkapseln mindestens eines trägersubstrats, elektronikmodul und werkzeug zum verkapseln eines trägersubstrats
DE102018133420A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018010352A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
WO2020127949A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum verkapseln mindestens eines trägersubstrats; elektronikmodul und werkzeug zum verkapseln eines trägersubstrats
DE102018133456A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133434A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
WO2020127932A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur herstellung eines elektronikmoduls und elektronikmodul
WO2020127942A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum verkapseln mindestens eines trägersubstrats; elektronikmodul und werkzeug zum verkapseln eines trägersubstrats
DE102018133434B4 (de) * 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
DE102018010352B4 (de) * 2018-12-21 2021-05-12 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102018133479A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
US11616006B2 (en) 2019-02-27 2023-03-28 Semiconductor Components Industries, Llc Semiconductor package with heatsink

Also Published As

Publication number Publication date
US9385111B2 (en) 2016-07-05
CN104659012B (zh) 2018-05-25
CN104659012A (zh) 2015-05-27
US20150145111A1 (en) 2015-05-28
DE102014117086B4 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
DE102014117086B4 (de) Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur
DE102007022428B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102014117762A1 (de) Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE102014102118A1 (de) Halbleiterbauelement
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015115999B4 (de) Elektronische Komponente
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
KR20130094234A (ko) 반도체 장치 및 그 제조 방법
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102014117523A1 (de) Elektronische Vorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative