DE102013213135B3 - Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid - Google Patents

Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid Download PDF

Info

Publication number
DE102013213135B3
DE102013213135B3 DE201310213135 DE102013213135A DE102013213135B3 DE 102013213135 B3 DE102013213135 B3 DE 102013213135B3 DE 201310213135 DE201310213135 DE 201310213135 DE 102013213135 A DE102013213135 A DE 102013213135A DE 102013213135 B3 DE102013213135 B3 DE 102013213135B3
Authority
DE
Germany
Prior art keywords
preform
substrate
liquid
semiconductor chip
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201310213135
Other languages
German (de)
Inventor
Felix Schmitt
Achim Cordes
Ulrich Wilke
Christof Klos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201310213135 priority Critical patent/DE102013213135B3/en
Application granted granted Critical
Publication of DE102013213135B3 publication Critical patent/DE102013213135B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B23K26/32—Bonding taking account of the properties of the material involved
    • B23K26/323—Bonding taking account of the properties of the material involved involving parts made of dissimilar metallic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/2011—Temperature range 400 C=<T<450 C, 673.15K =<T< 723.15K
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

The method involves positioning a preform (33) corresponding to a soldering position on metallization (21) of a substrate (2). The preform is locally attached to the metallization of the substrate by laser welding. The liquid is applied on the preform or a semiconductor chip (1). The semiconductor chip is positioned on the corresponding preform, so that the semiconductor chip is held on preform through adhesion force produced by the liquid. The preform is melted for the manufacture of solder connection between semiconductor chip and metallization of substrate. An independent claim is included for a method for manufacturing power semiconductor module.

Description

Die Erfindung betrifft die Herstellung von Leistungshalbleitermodulen, insbesondere das Weichlöten von Leistungshalbleiter-Chips auf ein Leistungshalbleiter-Substrat.The invention relates to the production of power semiconductor modules, in particular the soldering of power semiconductor chips on a power semiconductor substrate.

Beim Verbinden von leistungselektronischen Bauelementen mit einem Träger (z. B. Leistungselektronik-Substrat oder Leiterplatte) durch Weichlöten muss vor dem oder während dem Lötprozess Lotmaterial auf den Träger oder das Bauelement aufgebracht werden. Die Art der Aufbringung hängt hierbei von Faktoren wie der der Zugänglichkeit der Lötstelle und der Bauteilgeometrie ab. Auch die unterschiedliche Wirtschaftlichkeit verschiedener Verfahren können ein Kriterium für die Wahl der Aufbringung des Lotmaterials sein. Bekannte Löt-Verfahren verwenden beispielsweise eine druckbare Lötpaste, welche an der Lötposition auf den Träger aufgedruckt wird. Hierbei können direkt druckende Systeme zum Einsatz kommen als auch Systeme, bei denen die Kontur über eine Schablone bzw. ein Sieb vorgegeben wird. Nach dem Drucken der Lötpaste auf den Träger und vor dem eigentlichen Lötprozess wird der Träger mit den zu lötenden Bauelementen (z. B. Silizium-Chips) bestückt, wobei durch die adhäsive Wirkung der Lötpaste die Bauelemente an ihrer Soll-Position gehalten werden.When connecting power electronic components to a carrier (eg power electronics substrate or printed circuit board) by soldering, solder material must be applied to the carrier or the component before or during the soldering process. The type of application depends on factors such as the accessibility of the solder joint and the component geometry. Also, the different economics of different methods may be a criterion for the choice of application of the solder material. Known soldering methods use, for example, a printable solder paste which is printed on the carrier at the soldering position. In this case, direct printing systems can be used as well as systems in which the contour is specified via a template or a sieve. After the solder paste has been printed on the carrier and before the actual soldering process, the carrier is equipped with the components to be soldered (eg silicon chips), the components being held in their desired position by the adhesive effect of the solder paste.

Die Verwendung druckbarer Lötpasten ermöglicht eine hohe Produktivität, jedoch hat die Verwendung von Lot in pastöser Form anstatt eines festen Lots auch Nachteile. Bei bestimmten Anwendungen ist die Verwendung eines pastösen Lots nicht möglich. Alternativ kann das Lot in fester Form und in vorgefertigter Größe an die Lötposition gebracht werden. Zum Einsatz kommen häufig Verfahren, bei denen ein Lotformteil, ein sogenanntes „Preform” verwendet wird. Ein Preform besteht aus Lotmaterial und kann z. B. in Form einer Scheibe oder als Folie vorliegen. Zur Positionierung der Preforms auf dem Träger können z. B. Lötrahmen verwendet werden, durch deren Geometrie die Position des Preforms und der zu lötenden Bauelemente auf dem Träger definiert werden. Die Geometrie wird also durch den Lötrahmen bestimmt, und diese müssen bei der Fertigung unterschiedlicher Baugruppen entsprechend vorgehalten werden.The use of printable solder pastes allows high productivity, but the use of solder in pasty form rather than a solid solder also has disadvantages. In certain applications, the use of a pasty solder is not possible. Alternatively, the solder can be brought to the soldering position in solid form and in prefabricated size. Often methods are used, in which a solder preform, a so-called "preform" is used. A preform consists of solder material and can, for. B. in the form of a disk or as a film. For positioning of the preforms on the carrier can, for. As soldering frames are used, are defined by the geometry of the position of the preform and the components to be soldered on the carrier. The geometry is thus determined by the soldering frame, and these must be kept in the production of different modules accordingly.

Die JP2924459B2 beschreibt ein Lötverfahren mit einer Lotfolie, die aus einem auf einer Rolle bereitgestellten Lotband ausgestanzt wird und die mittels eines Greifers auf einem die-pad eines Leiterrahmens positioniert und dort mit einem Laser lokal befestigt wird. Nachfolgend wird diese mit einem Halbleiterchip bestückt.The JP2924459B2 describes a soldering process with a solder foil which is punched out of a solder band provided on a roll and which is positioned by means of a gripper on a die pad of a lead frame and locally fixed there with a laser. Subsequently, this is equipped with a semiconductor chip.

Die US2002/0039373A1 beschreibt optische Module mit einer Bodenplatte aus Cu-W und zwei Trägern, die eine Photodiode und einen Laser tragen. Eine Lotfolie wird mit Laser-Schweiß-Punkten an der Bodenplatte befestigt, bevor die zwei Träger mit Photodiode und Laser auf der Lotfolie positioniert und durch ein Aufschmelzen der Lotfolie befestigt werden.The US2002 / 0039373A1 describes optical modules with a bottom plate made of Cu-W and two carriers, which carry a photodiode and a laser. A solder foil is attached to the bottom plate with laser welding spots before the two photodiode and laser carriers are positioned on the solder foil and fixed by melting the solder foil.

Die US5965197A beschreibt Lot-Preforms.The US5965197A describes solder preforms.

Die WO02/024391A1 beschreibt ein Verfahren zur Herstellung und Nutzung von Polymer-Lotkugeln.The WO02 / 024391A1 describes a method for making and using polymer solder balls.

Die der Erfindung zu Grunde liegende Aufgabe besteht darin ein Lötverfahren zur Verfügung zu stellen, welches für die Verwendung fester Preforms geeignet ist, jedoch keine Lötrahmen benötigt. Diese Aufgabe wird durch die Lötverfahren gemäß Anspruch 1 und 4 sowie die Verfahren zum Herstellen eines Leistungshalbleiter-Moduls gemaß Anspruch 9 und 10 gelöst. Unterschiedliche Ausgestaltungen und Weiterentwicklungen der Erfindung sind Gegenstand der abhängigen Ansprüche.The object underlying the invention is to provide a soldering method which is suitable for the use of solid preforms but does not require soldering frames. This object is achieved by the soldering method according to claim 1 and 4 and the method for producing a power semiconductor module according to claim 9 and 10. Different embodiments and further developments of the invention are the subject of the dependent claims.

Es wird ein Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten beschrieben. Gemäß einem ersten Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Das mindestens eine Preform wird auf einer korrespondierenden Lötposition auf der Metallisierung des Substrats positioniert und lokal an der Metallisierung des Substrat durch Laserschweißen befestigt. Mindestens ein Halbleiter-Chip wird auf dem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip und der Metallisierung des Substrats durch Aufschmelzen des mindestens einen Preforms. Erfindungsgemäß wird auf das mindestens eine Preform oder auf den mindestens einen Halbleiter-Chip eine Flüssigkeit aufgebracht, sodass der auf dem Preform positionierte Halbleiter-Chip von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.A method is described for establishing a connection between at least one semiconductor chip and a substrate by means of soft soldering. According to a first example of the invention, the method comprises providing a substrate with a metallization and providing at least one preform of solid solder material. The at least one preform is positioned on a corresponding soldering position on the metallization of the substrate and locally fixed to the metallization of the substrate by laser welding. At least one semiconductor chip is positioned on the corresponding preform, and subsequently the solder connection is produced between the at least one semiconductor chip and the metallization of the substrate by melting the at least one preform. According to the invention, a liquid is applied to the at least one preform or to the at least one semiconductor chip so that the semiconductor chip positioned on the preform is held by an adhesion force caused by the liquid, the dynamic viscosity of the liquid being less than 5 mPa s ,

Gemäß einem zweiten Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Mindestens ein Halbleiter-Chip wird auf einem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip und der Metallisierung des Substrats durch Aufschmelzen des mindestens einen Preforms. Erfindungsgemäß wird auf das mindestens eine Preform oder auf die Metallisierung an mindestens einer Lötposition eine Flüssigkeit aufgebracht. An jeder Lötposition auf der Metallisierung des Substrats wird ein Preform so positioniert, dass das mindestens eine Preform von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.According to a second example of the invention, the method comprises providing a substrate with a metallization and providing at least one preform of solid solder material. At least one semiconductor chip is positioned on a corresponding preform, and then the solder connection is made between the at least one semiconductor chip and the metallization of the substrate by melting the at least one preform. According to the invention is applied to the at least one preform or the metallization applied to at least one soldering position, a liquid. At each soldering position on the metallization of the substrate, a preform is positioned so that the at least one preform is held by an adhesive force caused by the liquid, the dynamic viscosity of the liquid being less than 5 mPa s.

Ein weiterer Aspekt der vorliegenden Beschreibung betrifft ein Verfahren zum Herstellen eines Leistungshalbleiter-Moduls. Gemäß einem weiteren Beispiel der Erfindung umfasst das Verfahren das Bereitstellen einer metallischen Bodenplatte des Leistungshalbleiter-Moduls, das Bereitstellen eines Leistungselektronik-Substrats mit mindestens einem darauf angeordneten Halbleiter-Chip sowie das Bereitstellen eines Preforms aus festem Lotmaterial. Das Preform wird auf einer korrespondierenden Lötposition auf der Bodenplatte positioniert und lokal an der Bodenplatte durch Laserschweißen befestigt. Das Leistungselektronik-Substrat wird auf dem auf der Bodenplatte befestigten Preform positioniert. Schließlich erfolgt die Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrats und der Bodenplatte durch Aufschmelzen des Preforms.Another aspect of the present description relates to a method of manufacturing a power semiconductor module. According to another example of the invention, the method comprises providing a metallic bottom plate of the power semiconductor module, providing a power electronics substrate having at least one semiconductor chip disposed thereon, and providing a preform of solid solder material. The preform is positioned on a corresponding soldering position on the bottom plate and fixed locally to the bottom plate by laser welding. The power electronics substrate is positioned on the preform attached to the bottom plate. Finally, the production of the solder joint between the power electronics substrate and the bottom plate by melting the preform.

Erfindungsgemäß wird auf ein Preform oder auf die Bodenplatte eine Flüssigkeit aufgebracht und das Preform wird auf einer korrespondierenden Lötposition auf der Bodenplatte so positioniert, dass das Preform von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.According to the invention, a liquid is applied to a preform or to the bottom plate and the preform is positioned on a corresponding soldering position on the bottom plate so that the preform is held by an adhesive force caused by the liquid, the dynamic viscosity of the liquid being less than 5 mPa s is.

Gemäß einem weiteren Beispiel der Erfindung umfasst das Verfahren das Bereitstellen einer metallischen Bodenplatte, das Bereitstellen eines Leistungselektronik-Substrats mit mindestens einem darauf angeordneten Halbleiter-Chip sowie das Bereitstellen eines Preforms aus festem Lotmaterial.According to another example of the invention, the method comprises providing a metallic bottom plate, providing a power electronics substrate having at least one semiconductor chip disposed thereon, and providing a preform of solid solder material.

Die Erfindung wird nachfolgend anhand von den in den Abbildungen dargestellten Beispielen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Erfindung beschränkt sich nicht nur auf die dargestellten Aspekte. Vielmehr wird Wert darauf gelegt, die der Erfindung zugrunde liegenden Prinzipien darzustellen. In den Abbildungen zeigt:The invention will be explained in more detail with reference to the examples shown in the figures. The illustrations are not necessarily to scale and the invention is not limited to the aspects presented. Rather, emphasis is placed on representing the principles underlying the invention. In the pictures shows:

1 zeigt den prinzipiellen Aufbau eines Leistungshalbletiermoduls, 1 shows the basic structure of a Leistungshalbletiermoduls,

2 zeigt einen ersten Teil eines Verfahrens zum Herstellen einer Lötverbindung zwischen einem oder mehreren Halbleiter-Chips und einem Leistungselektronik-Substrat; 2 shows a first part of a method for making a solder joint between one or more semiconductor chips and a power electronics substrate;

3 zeigt einen zweiten Teil eines Verfahrens zum Herstellen der Lötverbindung zwischen einem oder mehreren Halbleiter-Chips und einem Leistungselektronik-Substrat; 3 shows a second part of a method of making the solder joint between one or more semiconductor chips and a power electronics substrate;

4 zeigt eine Alternative zu dem Teil des Verfahrens gemäß 3 4 shows an alternative to the part of the method according to 3

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder korrespondierende Komponenten mit gleicher oder ähnlicher Bedeutung.In the figures, like reference characters designate like or corresponding components of like or similar meaning.

Für die folgende Beschreibung sei angemerkt, dass im Folgenden unter „Löten” grundsätzlich Weichlöten (Soldering) verstanden wird, wobei die Liquidustemperatur des Lotes typischerweise unter 450° Celsius liegt. Zum Zwecke der Verbindung von Halbleiterbauelementen mit einem Träger (z. B. einem Leistungselektronik-Substrat) kommt Hartlöten (Brazing) aufgrund der hohen Temperaturen beim Lötprozess nicht in Betracht (Liquidustemperatur des Lotes größer 450° Celsius).For the following description, it should be noted that in the following "soldering" fundamentally refers to soldering (soldering), the liquidus temperature of the solder typically being below 450 ° Celsius. For the purpose of connecting semiconductor devices to a carrier (eg a power electronics substrate) brazing is not considered due to the high temperatures during the soldering process (liquidus temperature of the solder greater than 450 ° Celsius).

Zunächst wird bezugnehmend auf 1 ganz allgemein ein Beispiel eines Leistungshalbleitermoduls 100 beschrieben. Das Leistungshalbleitermodul 100 umfasst eine flache Grundplatte 8 mit einer Oberseite 8t und einer Unterseite 8b. Zusammen bilden die Grundplatte 8 und ein Spritzgussgehäuse 4, welches Seitenwände 41 und (optional) einen Gehäusedeckel 42 aufweist, ein Gehäuse des Leistungshalbleitermoduls 100.First, referring to 1 in general an example of a power semiconductor module 100 described. The power semiconductor module 100 includes a flat base plate 8th with a top 8t and a bottom 8b , Together form the base plate 8th and an injection molded housing 4 , which sidewalls 41 and (optionally) a housing cover 42 comprises, a housing of the power semiconductor module 100 ,

Das Modul 100 umfasst wenigstens ein Leistungselektronik-Substrat 2 (power electronic substrate). Jedes Substrat 2 besitzt einen z. B. dielektrischen Isolationsträger 20, der mit einer oberen Metallisierung 21 und mit einer optionalen unteren Metallisierung 22 versehen ist. Der Isolationsträger 20 dient dazu, die obere Metallisierung 21 gegenüber der Grundplatte 8 elektrisch zu isolieren. Bei dem Leistungselektronik-Substrat kann es sich insbesondere um eine DCB-Substrat (DCB = double copper bonded), ein DAB-Substrat (DAB = double aliminum bonded) oder ein AMB-Substrat (AMB = active metal braze) handeln, bei denen der Isolationsträger 20 meist aus Keramik besteht. Ein weiteres Leistungselektronik-Substrat ist das sogenannte IMS-Substrat (IMS = insulated metal substrate), bei dem ein metallischer Träger durch eine dünne Isolationsschicht von der Metallisierung 21 isoliert ist. Die obere Metallisierung ist strukturiert und weist daher Leiterbahnen, Löt-Pads und Bond-Pads und dgl. auf.The module 100 includes at least one power electronics substrate 2 (power electronic substrate). Every substrate 2 has a z. B. dielectric insulation support 20 that with an upper metallization 21 and with an optional lower metallization 22 is provided. The insulation carrier 20 serves to the upper metallization 21 opposite the base plate 8th electrically isolate. The power electronics substrate may in particular be a DCB substrate (DCB = double copper bonded), a DAB substrate (DAB = double aliminum bonded) or an AMB substrate (AMB = active metal braze), in which the insulation support 20 mostly made of ceramic. Another power electronics substrate is the so-called IMS substrate (IMS = insulated metal substrate), in which a metallic support by a thin insulating layer of the metallization 21 is isolated. The upper metallization is structured and therefore has printed conductors, solder pads and bond pads and the like.

Auf dem Substrat 2 sind ein oder mehrere Leistungshalbleiterchips 1 angeordnet. Bei dem Ausführungsbeispiel gemäß 1 kann ein jeder der Leistungshalbleiterchips 1 einen steuerbaren Leistungshalbleiterschalter aufweisen, beispielsweise einen IGBT (insulated gate bipolar transistor), einen MOSFET (metal oxide semiconductor field effect transistor), einen JFET (junction field effect transistor), einen Thyristor, oder eine Diode. Die Anzahl und die Art der auf dem Substrat 2 angeordneten, Abwärme erzeugenden Leistungshalbleiterchips 1 ist an jedoch beliebig und hängt von der jeweiligen Anwendung ab.On the substrate 2 are one or more power semiconductor chips 1 arranged. In the embodiment according to 1 can any of the power semiconductor chips 1 a controllable power semiconductor switch, for example, an IGBT (insulated gate bipolar transistor), a MOSFET (metal oxide semiconductor field effect transistor), a JFET (junction field effect transistor), a thyristor, or a diode. The number and type of on the substrate 2 arranged, waste heat generating power semiconductor chips 1 is however arbitrary and depends on the respective application.

In 1 sind die Leistungshalbleiterchips 1 mit Hilfe einer Lotschicht 11 mit der oberen Metallisierung 21 mechanisch und auch elektrisch leitend verbunden. Die Oberseiten der Halbleiterchips 1 können elektrisch beispielsweise mit Hilfe von Bonddrähten oder Druckkontakten kontaktiert sein. Bei dem Ausführungsbeispiel gemäß 1 sind mehrere Bonddrähte 5 vorgesehen, die verschiedene Komponenten des Moduls 100 miteinander verbinden. Die Lotschicht 11 liegt vor dem Lötprozess in Form eines festen Lötformteils vor, welches in der Folge als Preform bezeichnet wird.In 1 are the power semiconductor chips 1 with the help of a solder layer 11 with the upper metallization 21 connected mechanically and electrically conductive. The tops of the semiconductor chips 1 can be contacted electrically, for example, by means of bonding wires or pressure contacts. In the embodiment according to 1 are several bonding wires 5 provided the various components of the module 100 connect with each other. The solder layer 11 is before the soldering process in the form of a solid solder preform, which is referred to in the sequence as a preform.

Um eine ausreichende Kühlung der Leistungshalbleiterchips 1 zu ermöglichen, besteht eine wichtige Eigenschaft des Isolationsträgers 20 in einem geringen Wärmeübergangswiderstand. Daher ist es erforderlich, dass das Material und die Dicke der dielektrischen Schicht 20 an die Erfordernisse des Leistungshalbleitermoduls 100 angepasst ist. Beispielsweise kann es sich bei dem Isolationsträger 20 um eine Keramik handeln, so dass das Substrat 2 ein Keramiksubstrat bildet. Beispielsweise kann der Isolationsträger 20 eines oder mehrere der folgenden Materialien umfassen: Aluminiumoxid (Al2O3); Aluminiumnitrid (AlN); Siliziumnitrid (Si3N4). Weiterhin kann die Dicke von einem, mehreren oder einem jeden derartigen Keramiksubstrate im Bereich von 0,2 mm bis 2 mm liegen. Alternativ ist der Isolationsträger aus isoliertem Metall (bei IMS-Subtraten).To ensure adequate cooling of the power semiconductor chips 1 to allow, there is an important feature of the insulation carrier 20 in a low heat transfer resistance. Therefore, it is necessary that the material and the thickness of the dielectric layer 20 to the requirements of the power semiconductor module 100 is adjusted. For example, it may be in the isolation carrier 20 to act on a ceramic, leaving the substrate 2 forms a ceramic substrate. For example, the insulation carrier 20 one or more of the following materials include: alumina (Al 2 O 3); Aluminum nitride (AlN); Silicon nitride (Si3N4). Furthermore, the thickness of one, several or each such ceramic substrate may be in the range of 0.2 mm to 2 mm. Alternatively, the isolation carrier is of insulated metal (for IMS subcrates).

Die Grundplatte 8 kann eine elektrisch leitende Metallplatte (z. B. aus Kupfer oder Aluminium) aufweisen oder aus einer solchen bestehen, die optional auf ihrer Oberfläche mit einer dünnen Materialschicht, z. B. aus Nickel, zur Verbesserung der Lötbarkeit der Grundplatte 8 versehen ist. Das Substrat 2 kann mit der Grundplatte 8 z. B. durch Weichlöten verbunden werden (Lotschicht 23). Leistungshalbleiter-Module können auch ohne Grundplatte 8 realisiert werden. Bei derartigen bodenplattenlosen Modulen ersetzt das Substrat 2 die Bodenplatte und bildet direkt den Boden des Moduls.The base plate 8th may comprise or consist of an electrically conductive metal plate (eg of copper or aluminum) which may optionally be provided on its surface with a thin layer of material, e.g. B. nickel, to improve the solderability of the base plate 8th is provided. The substrate 2 can with the base plate 8th z. B. be connected by soldering (solder layer 23 ). Power semiconductor modules can also be without a base plate 8th will be realized. In such bottomless modules replaced the substrate 2 the bottom plate and forms directly the bottom of the module.

Allgemein umfasst ein Leistungshalbleitermodul 100 eine Anzahl von Anschlussstiften 3 (oft rechteckig im Querschnitt), die mit Anschlüssen 31 versehen sind, welche eine elektrische Verbindung des Moduls 100 mit anderen Komponenten wie beispielsweise Spannungsversorgungseinheiten, Zwischenkreiskondensatoren, elektrischen Maschinen, anderen Leistungshalbleitermodulen und/oder einer Steuereinheit ermöglichen. Im Inneren des Modulgehäuses 4 sind die Anschlussstifte 3 elektrisch mit der oberen Metallisierung 21 und/oder mit einem oder mehreren der Leistungshalbleiterchips 1 verbunden. Bei dem Ausführungsbeispiel gemäß 1 sind die betreffenden elektrischen Verbindungen mit Hilfe von Bonddrähten 5 realisiert. Allerdings sind beliebige andere Verbindungstechniken zur Herstellung der betreffenden elektrisch leitenden Verbindungen ebenso geeignet.Generally includes a power semiconductor module 100 a number of pins 3 (often rectangular in cross section), with connections 31 are provided, which is an electrical connection of the module 100 with other components such as power supply units, DC link capacitors, electrical machines, other power semiconductor modules and / or a control unit allow. Inside the module housing 4 are the connection pins 3 electrically with the upper metallization 21 and / or with one or more of the power semiconductor chips 1 connected. In the embodiment according to 1 are the electrical connections in question with the help of bonding wires 5 realized. However, any other joining techniques are also suitable for making the subject electrically conductive connections.

Um die Unterseite 8b des Moduls 100 an einen (nicht dargestellten) Kühlkörper zu montieren, können die Grundplatte 8 und das Modulgehäuse 4 optionale Schraubenlöcher 84 bzw. 44 aufweisen. Optional kann das Innere des Gehäuses 4 mit einer isolierenden Weichvergussmasse (nicht gezeigt), z. B. einem Silikongel, gefüllt sein, welches sich ausgehend von der Grundplatte 8 erstreckt und zumindest die obere Metallisierung 21 und die Leistungshalbleiterchips 1 bedeckt, um die Isolationsfestigkeit des Moduls 100 zu erhöhen.Around the bottom 8b of the module 100 to mount to a (not shown) heat sink, the base plate 8th and the module housing 4 optional screw holes 84 respectively. 44 exhibit. Optionally, the interior of the case 4 with an insulating soft potting compound (not shown), e.g. As a silicone gel, filled, which is starting from the base plate 8th extends and at least the upper metallization 21 and the power semiconductor chips 1 covered to the insulation strength of the module 100 to increase.

Wie eingangs erwähnt kann die Lötverbindung zwischen den Halbleiter-Chips 1 und der Metallisierung 21 des Substrats 2 (z. B. Keramiksubstrat) auf unterschiedliche Art hergestellt werden, wobei bei der Vorbereitung des Lötprozesses häufig das Lot (vgl. Lotschicht 11 in 1) in pastöser Form auf die gewünschten Lötpositionen (Fügestelle) der Metallisierung 21 aufgedruckt wird. Bei der Verwendung von festen Lotformteilen (Preforms) stellt sich – im Gegensatz zum Aufdrucken von Lötpaste – das Problem der effizienten und zuverlässigen Positionierung der Preforms auf dem Substrat. Die 2 und 3 zeigen einen Teil eines Herstellungsverfahrens für ein Leistungselektronikmodul, insbesondere die das Löten vorbereitenden Verfahrensschritte, welche vor dem eigentlichen Lötprozess (d. h. das Erhitzen des Lots auf oder über die Liquidustemperatur des Lots) durchgeführt werden. Die 2a, 2b, 2c und 2d zeigen dabei die automatische Positionierung und Fixierung der Preforms 33 auf dem Substrat. Die 3a, 3b und 3c zeigen die darauf folgende automatische Positionierung und Fixierung der Halbleiter-Chips 1 auf den jeweiligen Preforms 33.As mentioned above, the solder joint between the semiconductor chips 1 and the metallization 21 of the substrate 2 (For example, ceramic substrate) can be produced in different ways, wherein in the preparation of the soldering process often the solder (see Lotschicht 11 in 1 ) in pasty form to the desired soldering positions (joints) of the metallization 21 is printed. When using solid preforms, the problem of efficient and reliable positioning of the preforms on the substrate arises, in contrast to the printing of solder paste. The 2 and 3 show a part of a manufacturing process for a power electronics module, in particular the soldering preparatory process steps, which are performed before the actual soldering process (ie, the heating of the solder at or above the liquidus temperature of the solder). The 2a . 2 B . 2c and 2d show thereby the automatic positioning and fixation of the preforms 33 on the substrate. The 3a . 3b and 3c show the subsequent automatic positioning and fixing of the semiconductor chips 1 on the respective preforms 33 ,

Das hier beschriebene Verfahren betrifft die Lötverbindung zwischen mindestens einem Halbleiter-Chip 1 und einem Substrat 2, welches beispielsweise als Leistungselektronik-Substrat mit keramischen Isolationsträger 20 ausgeführt ist. Bei Leistungshalbleiter-Modulen mit metallischer Grundplatte 8 (Bodenplatte) kann das Verfahren jedoch auch zur Herstellung einer Lötverbindung zwischen der unteren Metallisierung 22 des Substrats 2 und der Grundplatte 8 verwendet werden.The method described here relates to the solder connection between at least one semiconductor chip 1 and a substrate 2 , which, for example, as a power electronics substrate with ceramic insulation support 20 is executed. For power semiconductor modules with metallic base plate 8th However, (bottom plate), the method can also for producing a solder joint between the lower metallization 22 of the substrate 2 and the base plate 8th be used.

Gemäß dem hier beschriebenen Beispiel wird das Ausgangsmaterial für die Preforms in Form zu einer Spule (Lotrolle 30) gewickelten Folie bereitgestellt. Gemäß 2a wird die Folie abgewickelt und zu Preforms der erforderlichen Geometrie konfektioniert. Dies kann beispielsweise durch Ablängen der Folie mit Hilfe eines Schneidwerkszeuges 32 (Cutter), durch Ausstanzen des Preforms aus der Folie oder durch Ausschneiden (z. B. Laserschneiden) des Preforms aus der Folie bewerkstelligt werden. Dabei kann das Preform 33 mit einem Greifer 31 eines Pick-and-Place-Automaten (Bestückungsautomaten) gehalten (siehe 2b) und anschließend an der gewünschten Lötposition (Fügestelle) auf dem Substrat 2 positioniert werden (siehe 2c). Noch während der Greifer 31 das Preform 33 an der Lötposition hält (d. h. vor dem Loslassen des Preforms 33), wird das Preform 33 mit Hilfe eines Lasers 34 (Laserstrahl 35) durch sogenanntes Mikro-Laserschweißen an dem Substrat 2 fixiert. Als 34 Laser können hierbei lampen- oder diodengepumpte Festkörperlaser zum Einsatz kommen, wobei das Schweißen als Einzelpunktschweißen durchgeführt wird. Als Alternative kann der Strahl eines Faserlasers mit guter Strahlqualität und guter Fokussierbarkeit auf einer Kreisbahn (oder entlang einer anders geformten Bahn) geführt werden, entlang der das Preform 33 mit dem darunter liegenden Substrat verschweißt wird. Die genannten Schweißverfahren führen zu einer nur sehr geringen Einschweißtiefe in die Metallisierung 21 des Substrats 2 und verursacht einen geringen Energieeintrag in das Preform 33, um dieses möglichst wenig zu deformieren. Nach dem Schweißen kann der Greifer 31 des Pick-ans-Place-Automaten das Preform 33 loslassen. According to the example described here, the starting material for the preforms in the form of a coil (solder roll 30 ) wrapped film. According to 2a The film is unwound and assembled into preforms of the required geometry. This can be done, for example, by cutting the film to length using a cutting tool 32 (Cutter), by punching out of the preform from the film or by cutting (eg laser cutting) of the preform from the film accomplished. In this case, the preform 33 with a gripper 31 a pick-and-place machine (pick and place machines) held (see 2 B ) and then at the desired soldering position (joint) on the substrate 2 be positioned (see 2c ). Still during the grapple 31 the preform 33 stops at the soldering position (ie, before releasing the preform 33 ), the preform becomes 33 with the help of a laser 34 (Laser beam 35 ) by so-called micro laser welding on the substrate 2 fixed. When 34 Lasers can be used in this case lamp- or diode-pumped solid-state lasers, wherein the welding is carried out as a single-point welding. Alternatively, the beam of a fiber laser with good beam quality and good focusability can be guided on a circular path (or along a different shaped path) along which the preform 33 is welded to the underlying substrate. The welding methods mentioned lead to only a very small welding depth in the metallization 21 of the substrate 2 and causes a low energy input into the preform 33 to deform it as little as possible. After welding, the gripper can 31 the pick-ans-place vending machine the preform 33 let go.

Der Durchmesser der einzelnen Schweißpunkte (d. h. der Durchmesser der beim Schweißen entstehenden, annähernd kreisförmigen Fügestelle) ist gemäß einem Beispiel des hier beschriebenen Verfahrens kleiner als 0,5 mm, wobei zur Fixierung eines Preforms 33 mehr als ein Schweißpunkt vorgesehen ist. Zur Vermeidung bzw. Reduktion von Oxidationsprozessen, welche durch das Schweißen bewirkt werden, kann der beschriebene Laserschweißvorgang in einer Schutzgasatmosphäre (beispielsweise Argon oder Stickstoff) durchgeführt werden. Das Schutzgas (Inertgas) kann über eine Düse zugeführt werden. Des Weiteren kann der Schweißvorgang in einer Kammer durchgeführt werden, in der sich aufgrund des Gewichts der Gasmoleküle sich eine homogene Atmosphäre (z. B. aus Argon) bildet. Ein mit Preforms 33 bestücktes Substrat 2 ist in 2d dargestellt.The diameter of the individual welding points (ie the diameter of the approximately circular joint produced during welding) is less than 0.5 mm, according to an example of the method described here, wherein a preform is used for fixing 33 more than one welding point is provided. In order to avoid or reduce oxidation processes which are caused by the welding, the described laser welding process can be carried out in a protective gas atmosphere (for example argon or nitrogen). The inert gas (inert gas) can be supplied via a nozzle. Furthermore, the welding process can be carried out in a chamber in which a homogeneous atmosphere (eg of argon) forms due to the weight of the gas molecules. One with preforms 33 equipped substrate 2 is in 2d shown.

Auf die am Substrat 2 durch Laserschweißen fixierten Preforms 33 werden in der Folge die mit dem Substrat (durch Weichlöten) zu verbindenden (Leistungs-)Halbleiter-Chips 1 aufgebracht. Dieser Vorgang ist in 3a, 3b und 3c dargestellt. Gemäß 3a wird, beispielsweise mit Hilfe eines Dispensers 36, auf die fixierten Preforms 33 ein Tropfen einer niederviskosen Flüssigkeit 37 aufgetropft. Die Flüssigkeitsmenge ist abhängig von der jeweiligen Anwendung und für eine konkrete Konfiguration des Verfahrens individuell zu ermitteln. Die (dynamische) Viskosität der Flüssigkeit 37 ist insbesondere kleiner als 5 mPa·s. Auf die Preforms 33 und somit auch auf die darauf aufgetropfte Flüssigkeit werden jeweils die aufzulötenden Halbleiter-Chips 1 mit einer definierten Kraft und einer definierten Haltedauer angedrückt. Zu diesem Zweck kann ebenfalls ein Greifer 40 eines Pick-and-Place-Automaten verwendet werden, der je einen Halbleiter-Chip 1 über dem korrespondierenden Preform 33 positioniert und mit definierter Kraft auf das Preform 33 drückt. Nach dem Loslassen des Halbleiter-Chips 1 (nach der genannten Haltedauer) hält der Chip 1 auf dem Preform 33 aufgrund der von der Flüssigkeit 37 bewirkten Adhäsionskräfte. Die auf die beschriebene Weise vorbereitete Baugruppe (Substrat 2, Preforms 33, Flüssigkeitstropfen 37 und Chips 1) kann nun im Lötofen gelötet werden, wobei die Preforms 33 aufschmelzen und die in 1 dargestellten Lotschichten 11 gebildet werden.On the on the substrate 2 laser-welded preforms 33 Subsequently, the (power) semiconductor chips to be connected to the substrate (by soldering) are formed 1 applied. This process is in 3a . 3b and 3c shown. According to 3a is, for example, with the help of a dispenser 36 on the fixed preforms 33 a drop of a low viscosity liquid 37 dripped. The amount of liquid depends on the particular application and can be determined individually for a specific configuration of the method. The (dynamic) viscosity of the liquid 37 is in particular less than 5 mPa · s. On the preforms 33 and thus also on the liquid dropped thereon are each aufzulötenden semiconductor chips 1 pressed with a defined force and a defined holding time. For this purpose can also be a gripper 40 a pick-and-place machine, each containing a semiconductor chip 1 above the corresponding preform 33 positioned and with defined force on the preform 33 suppressed. After releasing the semiconductor chip 1 (after the mentioned holding period) the chip stops 1 on the preform 33 due to the fluid 37 caused adhesion forces. The prepared in the manner described assembly (substrate 2 , Preforms 33 , Liquid drop 37 and chips 1 ) can now be soldered in a soldering oven, the preforms 33 melt and the in 1 shown solder layers 11 be formed.

In den Halbleiter-Chips 1 können ein oder mehrere Leistungshalbleiter-Bauelemente integriert sein wie z. B. IGBTs, MOSFETs, Dioden, etc. Die Halbleiter-Chips 1 haben dabei eine Fläche von zwischen 1 × 1 mm2 und 15 × 15 mm2 und sind zwischen 20 μm und 1000 μm dick. Optional können vor dem Löten, die Halbleiter Chips 1 noch mit einem Gewicht 41 beschwert werden, welches beim Löten eine definierte (Gewichts-)Kraft auf die Halbleiter-Chips 1 und damit einen definierten Druck auf die Fügestellen (an den Lötpositionen zwischen Chips 1 und Substrat 2) ausübt.In the semiconductor chips 1 For example, one or more power semiconductor devices may be integrated, such as. IGBTs, MOSFETs, diodes, etc. The semiconductor chips 1 have an area of between 1 × 1 mm 2 and 15 × 15 mm 2 and are between 20 microns and 1000 microns thick. Optionally, before soldering, the semiconductor chips 1 still with a weight 41 be weighed, which when soldering a defined (weight) force on the semiconductor chips 1 and thus a defined pressure on the joints (at the soldering positions between chips 1 and substrate 2 ) exercises.

In 4 (4a bis 4e) ist eine Alternative zu dem in 2 dargestellten Teil des Verfahrens dargestellt, wobei die 4a und 4b identisch sind mit den 2a und 2b, d. h. die Konfektionierung der Preforms 33 erfolgt auf die gleiche Weise wie bereits in Bezug auf 2a und 2b beschrieben. Im Gegensatz zu der oben beschriebenen Variante erfolgt die Fixierung des Preforms 33 an der Metallisierung 21 des Substrats 2 nicht durch Laserschweißen, sondern durch Adhäsionskräfte, welche durch eine Flüssigkeit 37 bewirkt werden, die an der Lötposition auf die Metallisierung 21 aufgebracht wird (siehe 4c). Alternativ kann auch das Preform 33 mit der Flüssigkeit benetzt werden. Mit Hilfe des Greifers 31 wird das Preform 33 an der gewünschten Lötposition auf der Metallisierung 21 des Substrats 2 positioniert (siehe 4d), sodass das Preform 33 durch die von der Flüssigkeit bewirkten Adhäsionskräfte an der Substrat-Metallisierung 21 gehalten (und gegen Verrutschen gesichert) wird (siehe 4e). Der restliche Teil des Verfahrens kann gemäß 3 fortgesetzt werden.In 4 ( 4a to 4e ) is an alternative to the one in 2 represented part of the method, wherein the 4a and 4b are identical to the 2a and 2 B ie the assembly of the preforms 33 takes place in the same way as in relation to 2a and 2 B described. In contrast to the variant described above, the fixation of the preform takes place 33 at the metallization 21 of the substrate 2 not by laser welding, but by adhesion forces, which by a liquid 37 be effected at the soldering position on the metallization 21 is applied (see 4c ). Alternatively, the preform can also be used 33 be wetted with the liquid. With the help of the gripper 31 becomes the preform 33 at the desired soldering position on the metallization 21 of the substrate 2 positioned (see 4d ), so the preform 33 by the adhesive forces on the substrate metallization caused by the liquid 21 held (and secured against slipping) is (see 4e ). The remainder of the procedure may be carried out in accordance with 3 to be continued.

Im Folgenden werden einige Aspekte der Erfindung zusammengefasst. Es sei jedoch angemerkt, dass es sich dabei nicht um eine abschließende Aufzählung handelt. Ein Aspekt der Erfindung betrifft ein Verfahren zum Herstellen einer Verbindung zwischen einem oder mehreren Halbleiter-Chips und einem Substrat mittels Weichlöten. Gemäß einem Beispiel der Erfindung wird ein Substrat 2 mit einer Metallisierung 21 sowie mindestens ein Preform 33 aus festem Lotmaterial bereitgestellt. Üblicherweise (jedoch nicht zwangsläufig) wird ein Preform pro Halbleiter-Chip benötigt. Die Preforms 33 werden auf den korrespondierenden Lötposition auf der Metallisierung 21 des Substrats 2 positioniert, was beispielsweise mit Hilfe eines Greifers 31 eines Pick-and-Place-Automaten bewerkstelligt werden kann. Die Preforms 33 werden dann an der Metallisierung 21 des Substrats 2 mittels Laserschweißen fixiert (siehe 2c). Beispielsweise wird die Schweißverbindung durch Herstellen mehrerer Schweißpunkte gebildet. Alternativ können die Preforms 33 auch durch Adhäsionskräfte an dem Substrat 2 fixiert werden, wozu vor dem Positionieren eines Preforms die Substrat-Metallisierung 21 an der Lötposition oder das Preform 33 mit einer Flüssigkeit benetzt wird.In the following, some aspects of the invention are summarized. It should be noted, however, that this is not an exhaustive list. One aspect of the invention relates to a method for establishing a connection between one or more semiconductor chips and a substrate by means of soft soldering. According to one example of the invention, a substrate 2 with a metallization 21 as well as at least one preform 33 made of solid solder material. Usually (but not necessarily) one preform is required per semiconductor chip. The preforms 33 be on the corresponding soldering position on the metallization 21 of the substrate 2 positioned, which for example with the help of a gripper 31 a pick-and-place machine can be accomplished. The preforms 33 are then at the metallization 21 of the substrate 2 fixed by laser welding (see 2c ). For example, the welded connection is formed by producing a plurality of welds. Alternatively, the preforms 33 also by adhesion forces on the substrate 2 be fixed, including, before positioning a preform, the substrate metallization 21 at the soldering position or the preform 33 is wetted with a liquid.

Im Anschluss werden die Halbleiter-Chips 1 auf den korrespondierenden (durch Laserschweißen oder Adhäsion fixierten) Preforms 33 positioniert. Wie oben erläutert, wird zuvor auf das Preform eine Flüssigkeit 37 aufgetropft, deren Adhäsionskräfte zwischen den Halbleiter-Chips 1 und der Metallisierung 21 des Substrats 2 wirken. Alternativ könnte auch ein Teil der Oberfläche des Halbleiterchips mit der Flüssigkeit benetzt werden. Durch die Adhäsionskräfte werden die Halbleiter-Chips 1 gegen Verrutschen gesichert. Während des Lötprozesses werden die Preforms 33 aufgeschmolzen, wodurch eine feste Lötverbindung mit intermetallsichen Phasen entsteht.Following are the semiconductor chips 1 on the corresponding (fixed by laser welding or adhesion) preforms 33 positioned. As explained above, a liquid is previously applied to the preform 37 dripped, whose adhesion forces between the semiconductor chips 1 and the metallization 21 of the substrate 2 Act. Alternatively, a part of the surface of the semiconductor chip could be wetted with the liquid. The adhesion forces become the semiconductor chips 1 secured against slipping. During the soldering process, the preforms 33 melted, creating a solid solder joint with intermetallic phases.

Im Gegensatz zu anderen Verfahren, welche ein pastöses Lot benötigen, wird gemäß den hier beschriebenen Beispielen das Lotmaterial in festem Aggregatzustand bereitgestellt, beispielsweise in Form einer Folie, welche zu einer Rolle gewickelt sein kann (von der die Folie während des Verfahrens sukzessive abgewickelt wird). Das Lotmaterial wird zugeschnitten, um die Preform 33 herzustellen. Das Zuschneiden kann z. B. mechanisch mit Hilfe eines Schneidwerkzeugs erfolgen oder durch Stanzen oder Laserschneiden.In contrast to other processes which require a pasty solder, according to the examples described here, the solder material is provided in a solid state of aggregation, for example in the form of a film which can be wound into a roll (from which the film is successively unwound during the process). , The solder material is cut to the preform 33 manufacture. The cropping can z. B. done mechanically using a cutting tool or by punching or laser cutting.

Das hier beschriebene Verfahren ermöglicht ein Positionieren der Preforms und der Halbleiter-Chips, ohne einen Lotrahmen verwenden zu müssen. Dadurch wird auch die Einbringung von Materialien (das des Lotrahmens) auf das Substrat vermieden, welche den weiteren Produktionsprozess beeinflussen können. Die Konfektionierung (das Zuschneiden) der Preforms und deren Verarbeitung ist effizient in einem Prozess möglich.The method described here allows positioning of the preforms and the semiconductor chips without having to use a solder frame. This also prevents the introduction of materials (that of the solder frame) onto the substrate, which can influence the further production process. The assembly (cutting) of the preforms and their processing is possible efficiently in one process.

Wie bereits erwähnt kann das hier beschriebene Verfahren bei der Herstellung von Leistungshalbleiter-Modulen mit metallischer Grundplatte (Bodenplatte) auch zur Herstellung der Lötverbindung zwischen Leistungselektronik-Substrat und Grundplatte verwendet werden (vgl. 1, Lotschicht 23). Ein weiterer Aspekt der Erfindung betrifft demnach ein Verfahren zum Herstellen eines Leistungshalbleiter-Moduls. Gemäß einem Beispiel der Erfindung umfasst das Verfahren das Bereitstellen der metallischen Bodenplatte 8, eines (bereits mit Halbleiter-Chips 1 bestückten) Leistungselektronik-Substrats 2 sowie eines Preforms 33 aus festem Lotmaterial. Das Preform 33 wird auf einer korrespondierenden Lötposition auf der Bodenplatte 8 positioniert und an der Bodenplatte 8 durch Laserschweißen fixiert. Alternativ kann das Preform 33 auch durch Adhäsionskräfte an der Bodenplatte 8 fixiert werden, wozu vor dem Positionieren des Preforms die Bodenplatte 8 an der Lötposition oder das Preform 33 mit einer Flüssigkeit benetzt wird.As already mentioned, the method described here can also be used for the production of the solder connection between power electronics substrate and base plate in the production of power semiconductor modules with a metallic base plate (bottom plate) (cf. 1 , Solder layer 23 ). A further aspect of the invention accordingly relates to a method for producing a power semiconductor module. According to an example of the invention, the method comprises providing the metallic bottom plate 8th , one (already with semiconductor chips 1 equipped) power electronics substrate 2 as well as a preform 33 made of solid soldering material. The preform 33 is on a corresponding soldering position on the bottom plate 8th positioned and at the bottom plate 8th fixed by laser welding. Alternatively, the preform 33 also by adhesion forces on the bottom plate 8th be fixed, including, before positioning the preform, the bottom plate 8th at the soldering position or the preform 33 is wetted with a liquid.

Im Anschluss wird das Leistungselektronik-Substrat 2 auf dem an der Bodenplatte 8 (durch Laserschweißen oder Adhäsion) fixierten Preform (33) positioniert. Während des Lötprozesses wird das Preform 33 aufgeschmolzen, wodurch eine feste Lötverbindung mit intermetallsichen Phasen entsteht. Um ein Verrutschen des Substrats auf dem Preform zu verhindern kann vor dem Positionieren in der bereits beschriebenen Art und Weise eine Flüssigkeit auf das Preform 33 aufgetropft werden. Alternativ kann auch die Metallisierung 22 des Substrats 2 benetzt werden. Die von der Flüssigkeit bewirkten Adhäsionskräfte halten das Substrat an der gewünschten Position auf dem Preform. Im Übrigen können sämtliche im Zusammenhang mit der Herstellung der Lötverbindung zwischen Halbleiter-Chips und Substrat beschriebenen Aspekte auch auf die Herstellung der Lötverbindung zwischen Substrat und Grundplatte übertragen werden. Werden zwei Komponenten durch Adhäsion aneinander fixiert spielt es keine Rolle, welcher der beiden Komponenten zuvor mit der Flüssigkeit 37 benetzt wird. Die Fixierung zweier Komponenten aneinander durch Laserschweißen kann in allen beschriebenen Beispielen durch eine Fixierung mittels Adhäsionskräften ersetzt werden.Following is the power electronics substrate 2 on the at the bottom plate 8th (by laser welding or adhesion) fixed preform ( 33 ). During the soldering process, the preform 33 melted, creating a solid solder joint with intermetallic phases. In order to prevent slippage of the substrate on the preform, a liquid may be applied to the preform prior to positioning in the manner already described 33 be dropped. Alternatively, the metallization 22 of the substrate 2 be wetted. The adhesive forces caused by the liquid hold the substrate in the desired position on the preform. Incidentally, all aspects described in connection with the production of the solder connection between semiconductor chips and substrate can also be transferred to the production of the solder connection between substrate and base plate. If two components are fixed to one another by adhesion, it does not matter which of the two components was previously mixed with the liquid 37 is wetted. The fixation of two components to each other by laser welding can be replaced in all the examples described by a fixation by means of adhesion forces.

Claims (11)

Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten; das Verfahren umfasst folgendes: Bereitstellen eines Substrats (2) mit einer Metallisierung (21); Bereitstellen von mindestens einem Preform (33) aus festem Lotmaterial; Positionieren des mindestens einen Preforms (33) auf einer korrespondierenden Lötposition auf der Metallisierung (21) des Substrats (2); Lokales Befestigen des mindestens einen Preforms (33) an der Metallisierung (21) des Substrats (2) durch Laserschweißen; Aufbringen einer Flüssigkeit (37) auf den mindestens einen Preform (33) oder den mindestens einen Halbleiter-Chip (1) und Positionieren des mindestens einen Halbleiter-Chips (1) auf dem korrespondierenden Preform (33), sodass der auf dem korrespondierenden Preform (33) positionierte Halbleiter-Chip (33) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit (37) weniger als 5 mPa s beträgt; Aufschmelzen des mindestens einen Preforms (33) zur Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip (1) und der Metallisierung (21) des Substrats (2).Method for establishing a connection between at least one semiconductor chip and a substrate by means of soft soldering; the method comprises: Providing a substrate ( 2 ) with a metallization ( 21 ); Providing at least one preform ( 33 ) made of solid soldering material; Positioning the at least one preform ( 33 ) on a corresponding soldering position on the metallization ( 21 ) of the substrate ( 2 ); Local fixing of the at least one preform ( 33 ) on the metallization ( 21 ) of the substrate ( 2 ) by laser welding; Applying a liquid ( 37 ) on the at least one preform ( 33 ) or the at least one semiconductor chip ( 1 ) and positioning the at least one semiconductor chip ( 1 ) on the corresponding preform ( 33 ), so that on the corresponding preform ( 33 ) positioned semiconductor chip ( 33 ) is maintained by the adhesive force caused by the liquid, the dynamic viscosity of the liquid ( 37 ) is less than 5 mPa s; Melting the at least one preform ( 33 ) for producing the solder connection between the at least one semiconductor chip ( 1 ) and metallization ( 21 ) of the substrate ( 2 ). Verfahren gemäß Anspruch 1, bei dem das Positionieren des mindestens einen Preforms (33) automatisiert mit Hilfe eines Greifers (31) eines Pick-and-Place Automaten durchgeführt wird.Method according to claim 1, wherein the positioning of the at least one preform ( 33 ) automated with the aid of a gripper ( 31 ) of a pick-and-place machine. Verfahren gemäß einem der Ansprüche 1 bis 2, bei dem das Substrat ein Leistungselektronik Substrat ist.Method according to one of claims 1 to 2, wherein the substrate is a power electronics substrate. Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten; das Verfahren umfasst folgendes: Bereitstellen eines Substrats (2) mit einer Metallisierung (21); Bereitstellen von mindestens einem Preform (33) aus festem Lotmaterial; Aufbringen einer Flüssigkeit (37) auf die Metallisierung (21) an mindestens einer Lötposition oder auf das mindestens eine Preform (33), wobei die dynamische Viskosität der Flüssigkeit (37) weniger als 5 mPa s beträgt; Positionieren eines Preforms (33) an jeder Lötposition auf der Metallisierung (21) des Substrats (2), sodass das mindestens eine Preform (33) von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird; Positionieren von mindestens einem Halbleiter-Chip (1) auf einem korrespondierenden Preform (33); Aufschmelzen des mindestens einen Preforms (33) zur Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip (1) und der Metallisierung (21) des Substrats (21).Method for establishing a connection between at least one semiconductor chip and a substrate by means of soft soldering; the method comprises: providing a substrate ( 2 ) with a metallization ( 21 ); Providing at least one preform ( 33 ) made of solid soldering material; Applying a liquid ( 37 ) on the metallization ( 21 ) at least one soldering position or on the at least one preform ( 33 ), wherein the dynamic viscosity of the liquid ( 37 ) is less than 5 mPa s; Positioning a preform ( 33 ) at each soldering position on the metallization ( 21 ) of the substrate ( 2 ), so that the at least one preform ( 33 ) is held by an adhesive force caused by the liquid; Positioning at least one semiconductor chip ( 1 ) on a corresponding preform ( 33 ); Melting the at least one preform ( 33 ) for producing the solder connection between the at least one semiconductor chip ( 1 ) and metallization ( 21 ) of the substrate ( 21 ). Verfahren gemäß Anspruch 1 oder 4, bei dem das Bereitstellen von mindestens einem Preform (33) folgendes umfasst: Bereitstellen von Lotmaterial (30) in festem Aggregatzustand; Zuschneiden des Lotmaterials (30) zu mindestens einem Preform (33).Method according to claim 1 or 4, wherein the provision of at least one preform ( 33 ) comprising: providing solder material ( 30 ) in a solid state of aggregation; Cutting the soldering material ( 30 ) to at least one preform ( 33 ). Verfahren gemäß Anspruch 5, bei dem das Lotmaterial in Form einer auf einer Rolle aufgewickelten Folie bereitgestellt wird.A method according to claim 5, wherein the solder material is provided in the form of a film wound on a roll. Verfahren gemäß Anspruch 5 oder 6, bei dem das Zuschneiden des Lotmaterials mechanisch mit einem Schneidwerkzeug oder durch Stanzen oder durch Laserschneiden erfolgt.A method according to claim 5 or 6, wherein the cutting of the solder material is carried out mechanically with a cutting tool or by punching or by laser cutting. Verfahren gemäß Anspruch 4, welches weiter umfasst: Aufbringen einer Flüssigkeit (37) auf das Preform (33) oder den Halbleiter-Chip (1) vor dem Positionieren des mindestens einen Halbleiter-Chips (1), sodass der nachfolgend auf dem Preform (33) positionierte Halbleiter-Chip (1) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird.The method of claim 4, further comprising: applying a liquid ( 37 ) on the preform ( 33 ) or the semiconductor chip ( 1 ) before positioning the at least one semiconductor chip ( 1 ), so that the following on the preform ( 33 ) positioned semiconductor chip ( 1 ) is maintained by the adhesive force caused by the liquid. Verfahren zum Herstellen eines Leistungshalbleiter-Moduls, das folgendes umfasst: Bereitstellen einer metallischen Bodenplatte (8); Bereitstellen eines Leistungselektronik-Substrats (2) mit mindestens einem darauf angeordneten Halbleiter-Chip (1); Bereitstellen eines Preforms (33) aus festem Lotmaterial; Positionieren des Preforms (33) auf einer korrespondierenden Lötposition auf der Bodenplatte (8); Lokales Befestigen des Preforms (33) an der Bodenplatte (8) durch Laserschweißen; Aufbringen einer Flüssigkeit (37) auf das Preform (33) oder das Leistungselektronik-Substrat (2) und Positionieren des Leistungselektronik-Substrats (2) auf dem auf der Bodenplatte (8) befestigten Preform (33), sodass das auf dem Preform (33) positionierte Leistungselektronik-Substrat (2) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit (37) weniger als 5 mPa·s beträgt; Aufschmelzen des Preforms (33) zur Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrat (2) und der Bodenplatte (8).A method of manufacturing a power semiconductor module, comprising: providing a metallic bottom plate ( 8th ); Provision of a power electronics substrate ( 2 ) with at least one semiconductor chip ( 1 ); Provision of a preform ( 33 ) made of solid soldering material; Positioning the preform ( 33 ) on a corresponding soldering position on the bottom plate ( 8th ); Locally fixing the preform ( 33 ) on the bottom plate ( 8th ) by laser welding; Applying a liquid ( 37 ) on the preform ( 33 ) or the power electronics substrate ( 2 ) and positioning the power electronics substrate ( 2 ) on the bottom plate ( 8th ) fixed preform ( 33 ), so that on the preform ( 33 ) positioned power electronics substrate ( 2 ) is maintained by the adhesive force caused by the liquid, the dynamic viscosity of the liquid ( 37 ) is less than 5 mPa · s; Melting of the preform ( 33 ) for producing the solder connection between the power electronics substrate ( 2 ) and the bottom plate ( 8th ). Verfahren zum Herstellen eines Leistungshalbleiter-Moduls, das folgendes umfasst: Bereitstellen einer metallischen Bodenplatte (8); Bereitstellen eines Leistungselektronik-Substrats (2) mit mindestens einem darauf angeordneten Halbleiter-Chip (1); Bereitstellen eines Preforms (33) aus festem Lotmaterial; Aufbringen einer Flüssigkeit (37) auf das Preform (33) oder die Bodenplatte (8), wobei die dynamische Viskosität der Flüssigkeit (37) weniger als 5 mPa·s beträgt; Positionieren des Preforms (33) auf einer korrespondierenden Lötposition auf der Bodenplatte (8), sodass das Preform (33) von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird; Positionieren des Leistungselektronik-Substrats (2) auf dem auf der Bodenplatte (8) befestigten Preform (33); Aufschmelzen des Preforms (33) zur Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrat (2) und der Bodenplatte (8).A method of manufacturing a power semiconductor module, comprising: providing a metallic bottom plate ( 8th ); Provision of a power electronics substrate ( 2 ) with at least one semiconductor chip ( 1 ); Provision of a preform ( 33 ) made of solid soldering material; Applying a liquid ( 37 ) on the preform ( 33 ) or the bottom plate ( 8th ), wherein the dynamic viscosity of the liquid ( 37 ) is less than 5 mPa · s; Positioning the preform ( 33 ) on a corresponding soldering position on the bottom plate ( 8th ), so that the preform ( 33 ) is held by an adhesive force caused by the liquid; Positioning the Power Electronics Substrate ( 2 ) on the bottom plate ( 8th ) fixed preform ( 33 ); Melting of the preform ( 33 ) for producing the solder connection between the power electronics substrate ( 2 ) and the bottom plate ( 8th ). Verfahren gemäß Anspruch 10, welches weiter umfasst: Aufbringen einer Flüssigkeit (37) auf das Preform (33) oder das Leistungselektronik-Substrat (2) vor dem Positionieren des Leistungselektronik-Substrats (2), sodass das nachfolgend auf dem Preform (33) positionierte Leistungselektronik-Substrat (2) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird.The method of claim 10, further comprising: applying a liquid ( 37 ) on the preform ( 33 ) or the power electronics substrate ( 2 ) prior to positioning the power electronics substrate ( 2 ), so that the following on the preform ( 33 ) positioned power electronics substrate ( 2 ) is maintained by the adhesive force caused by the liquid.
DE201310213135 2013-07-04 2013-07-04 Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid Active DE102013213135B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310213135 DE102013213135B3 (en) 2013-07-04 2013-07-04 Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310213135 DE102013213135B3 (en) 2013-07-04 2013-07-04 Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid

Publications (1)

Publication Number Publication Date
DE102013213135B3 true DE102013213135B3 (en) 2014-08-28

Family

ID=51349740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310213135 Active DE102013213135B3 (en) 2013-07-04 2013-07-04 Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid

Country Status (1)

Country Link
DE (1) DE102013213135B3 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3499553A1 (en) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Method for producing a component bonded to a soldering preform through thermocompression below the melting point of the solder
EP3499554A1 (en) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Method for producing a sandwich arrangement of two components with a solder therebetween through thermocompression below the melting point of the solder of a solder preform
DE102019106394A1 (en) * 2019-03-13 2020-09-17 Danfoss Silicon Power Gmbh Method for producing a cohesive connection
DE102019217061A1 (en) * 2019-11-06 2021-05-06 Zf Friedrichshafen Ag Arrangement with a substrate for receiving at least one semiconductor component for a power converter and method for diffusion soldering of at least one semiconductor component with a substrate for a power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924459B2 (en) * 1992-06-16 1999-07-26 富士電機株式会社 Pre-soldering method for lead frame
US5965197A (en) * 1996-12-03 1999-10-12 Lucent Technologies Inc. Article comprising fine-grained solder compositions with dispersoid particles
WO2002024391A1 (en) * 2000-09-22 2002-03-28 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US20020039373A1 (en) * 2000-09-29 2002-04-04 The Furukawa Electric Co., Ltd Optical module producing method and optical module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924459B2 (en) * 1992-06-16 1999-07-26 富士電機株式会社 Pre-soldering method for lead frame
US5965197A (en) * 1996-12-03 1999-10-12 Lucent Technologies Inc. Article comprising fine-grained solder compositions with dispersoid particles
WO2002024391A1 (en) * 2000-09-22 2002-03-28 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US20020039373A1 (en) * 2000-09-29 2002-04-04 The Furukawa Electric Co., Ltd Optical module producing method and optical module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3499553A1 (en) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Method for producing a component bonded to a soldering preform through thermocompression below the melting point of the solder
EP3499554A1 (en) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Method for producing a sandwich arrangement of two components with a solder therebetween through thermocompression below the melting point of the solder of a solder preform
WO2019115081A1 (en) * 2017-12-13 2019-06-20 Heraeus Deutschland GmbH & Co. KG Method for producing a stable sandwich arrangement of two components with solder situated therebetween
WO2019115077A1 (en) * 2017-12-13 2019-06-20 Heraeus Deutschland GmbH & Co. KG Method for producing a component which is connected to a solder preform
US11081465B2 (en) 2017-12-13 2021-08-03 Heraeus Deutschland GmbH & Co. KG Method for producing a stable sandwich arrangement of two components with solder situated therebetween
DE102019106394A1 (en) * 2019-03-13 2020-09-17 Danfoss Silicon Power Gmbh Method for producing a cohesive connection
DE102019106394B4 (en) 2019-03-13 2023-06-01 Danfoss Silicon Power Gmbh Method of making a cohesive bond and bonding material preform therefor
DE102019217061A1 (en) * 2019-11-06 2021-05-06 Zf Friedrichshafen Ag Arrangement with a substrate for receiving at least one semiconductor component for a power converter and method for diffusion soldering of at least one semiconductor component with a substrate for a power converter

Similar Documents

Publication Publication Date Title
DE102012214901B4 (en) Semiconductor device with a diffusion solder layer on a sintered silver layer and method for the production thereof
DE102009044641B4 (en) Device with a semiconductor chip and metal foil and a method for producing the device
EP0931346B1 (en) Microelectronic component with a sandwich design
DE102012215055B4 (en) Process for manufacturing a power semiconductor device
DE102010037439B4 (en) Device with a semiconductor chip and a carrier and fabrication process
DE102009017853B4 (en) Method for producing a semiconductor device
EP2743973A2 (en) Method for contacting a semiconductor element by welding a contact element to a sintered layer on the semiconductor element and semiconductor component with increased stability against thermomechanical influence
DE102018204887B3 (en) A method of mounting a semiconductor power module component and a semiconductor power module with such a module component
AT514085A4 (en) power module
DE102016120516A1 (en) Multi-die package with various types of semiconductor dies, attached to the same thermally conductive flange
DE102012100429A1 (en) Method for mounting a semiconductor chip on a carrier
DE102013213135B3 (en) Method for establishing connection between e.g. diode and substrate, involves positioning semiconductor chip on corresponding preform, so that semiconductor chip is held on preform through adhesion force produced by liquid
DE102016206542B4 (en) Method of manufacturing a semiconductor device
DE102009026480A1 (en) Module with a sintered joint
DE102005058654B4 (en) Method for the surface joining of components of semiconductor devices
DE112018001741T5 (en) Semiconductor device Method for its production and power converter device
DE102015114522B4 (en) A method of soldering a first soldering partner to a second soldering partner using spacers
DE102010061573B4 (en) Method for producing a semiconductor component
DE102015220639B4 (en) Semiconductor device and method of manufacturing the same
DE102016115221A1 (en) Method for connecting at least two substrates to form a module
EP1316999A1 (en) Method and device of contacting power electronic devices
DE10157362B4 (en) Power module and method for its production
DE102011001063B4 (en) Integrated circuit with a bond wire bonded directly to a pad, power module and method for producing the integrated circuit
EP3555913B1 (en) Semiconductor module with baseplate with hollow chamber
WO2017157680A1 (en) Semiconductor module and method for the production thereof

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative