DE102013213135B3 - Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls - Google Patents
Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls Download PDFInfo
- Publication number
- DE102013213135B3 DE102013213135B3 DE201310213135 DE102013213135A DE102013213135B3 DE 102013213135 B3 DE102013213135 B3 DE 102013213135B3 DE 201310213135 DE201310213135 DE 201310213135 DE 102013213135 A DE102013213135 A DE 102013213135A DE 102013213135 B3 DE102013213135 B3 DE 102013213135B3
- Authority
- DE
- Germany
- Prior art keywords
- preform
- substrate
- liquid
- semiconductor chip
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/20—Bonding
- B23K26/32—Bonding taking account of the properties of the material involved
- B23K26/323—Bonding taking account of the properties of the material involved involving parts made of dissimilar metallic material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the layer connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/2011—Temperature range 400 C=<T<450 C, 673.15K =<T< 723.15K
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
Abstract
Es wird ein Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten beschrieben. Gemäß einem ersten Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Das Preform wird auf einer korrespondierenden Lötposition auf der Metallisierung des Substrats positioniert und lokal an der Metallisierung des Substrat durch Laserschweißen befestigt. Mindestens ein Halbleiter-Chip wird auf dem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen Halbleiter-Chip(s) und der Metallisierung des Substrats durch Aufschmelzen des (der) Preform(s). Die Befestigung des Preforms durch Laserschweißen kann alternativ durch von einer Flüssigkeit bewirkten Adhäsionskräfte erfolgen.
Description
- Die Erfindung betrifft die Herstellung von Leistungshalbleitermodulen, insbesondere das Weichlöten von Leistungshalbleiter-Chips auf ein Leistungshalbleiter-Substrat.
- Beim Verbinden von leistungselektronischen Bauelementen mit einem Träger (z. B. Leistungselektronik-Substrat oder Leiterplatte) durch Weichlöten muss vor dem oder während dem Lötprozess Lotmaterial auf den Träger oder das Bauelement aufgebracht werden. Die Art der Aufbringung hängt hierbei von Faktoren wie der der Zugänglichkeit der Lötstelle und der Bauteilgeometrie ab. Auch die unterschiedliche Wirtschaftlichkeit verschiedener Verfahren können ein Kriterium für die Wahl der Aufbringung des Lotmaterials sein. Bekannte Löt-Verfahren verwenden beispielsweise eine druckbare Lötpaste, welche an der Lötposition auf den Träger aufgedruckt wird. Hierbei können direkt druckende Systeme zum Einsatz kommen als auch Systeme, bei denen die Kontur über eine Schablone bzw. ein Sieb vorgegeben wird. Nach dem Drucken der Lötpaste auf den Träger und vor dem eigentlichen Lötprozess wird der Träger mit den zu lötenden Bauelementen (z. B. Silizium-Chips) bestückt, wobei durch die adhäsive Wirkung der Lötpaste die Bauelemente an ihrer Soll-Position gehalten werden.
- Die Verwendung druckbarer Lötpasten ermöglicht eine hohe Produktivität, jedoch hat die Verwendung von Lot in pastöser Form anstatt eines festen Lots auch Nachteile. Bei bestimmten Anwendungen ist die Verwendung eines pastösen Lots nicht möglich. Alternativ kann das Lot in fester Form und in vorgefertigter Größe an die Lötposition gebracht werden. Zum Einsatz kommen häufig Verfahren, bei denen ein Lotformteil, ein sogenanntes „Preform” verwendet wird. Ein Preform besteht aus Lotmaterial und kann z. B. in Form einer Scheibe oder als Folie vorliegen. Zur Positionierung der Preforms auf dem Träger können z. B. Lötrahmen verwendet werden, durch deren Geometrie die Position des Preforms und der zu lötenden Bauelemente auf dem Träger definiert werden. Die Geometrie wird also durch den Lötrahmen bestimmt, und diese müssen bei der Fertigung unterschiedlicher Baugruppen entsprechend vorgehalten werden.
- Die
JP2924459B2 - Die
US2002/0039373A1 - Die
US5965197A beschreibt Lot-Preforms. - Die
WO02/024391A1 - Die der Erfindung zu Grunde liegende Aufgabe besteht darin ein Lötverfahren zur Verfügung zu stellen, welches für die Verwendung fester Preforms geeignet ist, jedoch keine Lötrahmen benötigt. Diese Aufgabe wird durch die Lötverfahren gemäß Anspruch 1 und 4 sowie die Verfahren zum Herstellen eines Leistungshalbleiter-Moduls gemaß Anspruch 9 und 10 gelöst. Unterschiedliche Ausgestaltungen und Weiterentwicklungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
- Es wird ein Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten beschrieben. Gemäß einem ersten Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Das mindestens eine Preform wird auf einer korrespondierenden Lötposition auf der Metallisierung des Substrats positioniert und lokal an der Metallisierung des Substrat durch Laserschweißen befestigt. Mindestens ein Halbleiter-Chip wird auf dem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip und der Metallisierung des Substrats durch Aufschmelzen des mindestens einen Preforms. Erfindungsgemäß wird auf das mindestens eine Preform oder auf den mindestens einen Halbleiter-Chip eine Flüssigkeit aufgebracht, sodass der auf dem Preform positionierte Halbleiter-Chip von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.
- Gemäß einem zweiten Beispiel der Erfindung umfasst das Verfahren das Bereitstellen eines Substrats mit einer Metallisierung und das Bereitstellen von mindestens einem Preform aus festem Lotmaterial. Mindestens ein Halbleiter-Chip wird auf einem korrespondierenden Preform positioniert, und im Anschluss erfolgt die Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip und der Metallisierung des Substrats durch Aufschmelzen des mindestens einen Preforms. Erfindungsgemäß wird auf das mindestens eine Preform oder auf die Metallisierung an mindestens einer Lötposition eine Flüssigkeit aufgebracht. An jeder Lötposition auf der Metallisierung des Substrats wird ein Preform so positioniert, dass das mindestens eine Preform von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.
- Ein weiterer Aspekt der vorliegenden Beschreibung betrifft ein Verfahren zum Herstellen eines Leistungshalbleiter-Moduls. Gemäß einem weiteren Beispiel der Erfindung umfasst das Verfahren das Bereitstellen einer metallischen Bodenplatte des Leistungshalbleiter-Moduls, das Bereitstellen eines Leistungselektronik-Substrats mit mindestens einem darauf angeordneten Halbleiter-Chip sowie das Bereitstellen eines Preforms aus festem Lotmaterial. Das Preform wird auf einer korrespondierenden Lötposition auf der Bodenplatte positioniert und lokal an der Bodenplatte durch Laserschweißen befestigt. Das Leistungselektronik-Substrat wird auf dem auf der Bodenplatte befestigten Preform positioniert. Schließlich erfolgt die Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrats und der Bodenplatte durch Aufschmelzen des Preforms.
- Erfindungsgemäß wird auf ein Preform oder auf die Bodenplatte eine Flüssigkeit aufgebracht und das Preform wird auf einer korrespondierenden Lötposition auf der Bodenplatte so positioniert, dass das Preform von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit weniger als 5 mPa s beträgt.
- Gemäß einem weiteren Beispiel der Erfindung umfasst das Verfahren das Bereitstellen einer metallischen Bodenplatte, das Bereitstellen eines Leistungselektronik-Substrats mit mindestens einem darauf angeordneten Halbleiter-Chip sowie das Bereitstellen eines Preforms aus festem Lotmaterial.
- Die Erfindung wird nachfolgend anhand von den in den Abbildungen dargestellten Beispielen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Erfindung beschränkt sich nicht nur auf die dargestellten Aspekte. Vielmehr wird Wert darauf gelegt, die der Erfindung zugrunde liegenden Prinzipien darzustellen. In den Abbildungen zeigt:
-
1 zeigt den prinzipiellen Aufbau eines Leistungshalbletiermoduls, -
2 zeigt einen ersten Teil eines Verfahrens zum Herstellen einer Lötverbindung zwischen einem oder mehreren Halbleiter-Chips und einem Leistungselektronik-Substrat; -
3 zeigt einen zweiten Teil eines Verfahrens zum Herstellen der Lötverbindung zwischen einem oder mehreren Halbleiter-Chips und einem Leistungselektronik-Substrat; -
4 zeigt eine Alternative zu dem Teil des Verfahrens gemäß3 - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder korrespondierende Komponenten mit gleicher oder ähnlicher Bedeutung.
- Für die folgende Beschreibung sei angemerkt, dass im Folgenden unter „Löten” grundsätzlich Weichlöten (Soldering) verstanden wird, wobei die Liquidustemperatur des Lotes typischerweise unter 450° Celsius liegt. Zum Zwecke der Verbindung von Halbleiterbauelementen mit einem Träger (z. B. einem Leistungselektronik-Substrat) kommt Hartlöten (Brazing) aufgrund der hohen Temperaturen beim Lötprozess nicht in Betracht (Liquidustemperatur des Lotes größer 450° Celsius).
- Zunächst wird bezugnehmend auf
1 ganz allgemein ein Beispiel eines Leistungshalbleitermoduls100 beschrieben. Das Leistungshalbleitermodul100 umfasst eine flache Grundplatte8 mit einer Oberseite8t und einer Unterseite8b . Zusammen bilden die Grundplatte8 und ein Spritzgussgehäuse4 , welches Seitenwände41 und (optional) einen Gehäusedeckel42 aufweist, ein Gehäuse des Leistungshalbleitermoduls100 . - Das Modul
100 umfasst wenigstens ein Leistungselektronik-Substrat2 (power electronic substrate). Jedes Substrat2 besitzt einen z. B. dielektrischen Isolationsträger20 , der mit einer oberen Metallisierung21 und mit einer optionalen unteren Metallisierung22 versehen ist. Der Isolationsträger20 dient dazu, die obere Metallisierung21 gegenüber der Grundplatte8 elektrisch zu isolieren. Bei dem Leistungselektronik-Substrat kann es sich insbesondere um eine DCB-Substrat (DCB = double copper bonded), ein DAB-Substrat (DAB = double aliminum bonded) oder ein AMB-Substrat (AMB = active metal braze) handeln, bei denen der Isolationsträger20 meist aus Keramik besteht. Ein weiteres Leistungselektronik-Substrat ist das sogenannte IMS-Substrat (IMS = insulated metal substrate), bei dem ein metallischer Träger durch eine dünne Isolationsschicht von der Metallisierung21 isoliert ist. Die obere Metallisierung ist strukturiert und weist daher Leiterbahnen, Löt-Pads und Bond-Pads und dgl. auf. - Auf dem Substrat
2 sind ein oder mehrere Leistungshalbleiterchips1 angeordnet. Bei dem Ausführungsbeispiel gemäß1 kann ein jeder der Leistungshalbleiterchips1 einen steuerbaren Leistungshalbleiterschalter aufweisen, beispielsweise einen IGBT (insulated gate bipolar transistor), einen MOSFET (metal oxide semiconductor field effect transistor), einen JFET (junction field effect transistor), einen Thyristor, oder eine Diode. Die Anzahl und die Art der auf dem Substrat2 angeordneten, Abwärme erzeugenden Leistungshalbleiterchips1 ist an jedoch beliebig und hängt von der jeweiligen Anwendung ab. - In
1 sind die Leistungshalbleiterchips1 mit Hilfe einer Lotschicht11 mit der oberen Metallisierung21 mechanisch und auch elektrisch leitend verbunden. Die Oberseiten der Halbleiterchips1 können elektrisch beispielsweise mit Hilfe von Bonddrähten oder Druckkontakten kontaktiert sein. Bei dem Ausführungsbeispiel gemäß1 sind mehrere Bonddrähte5 vorgesehen, die verschiedene Komponenten des Moduls100 miteinander verbinden. Die Lotschicht11 liegt vor dem Lötprozess in Form eines festen Lötformteils vor, welches in der Folge als Preform bezeichnet wird. - Um eine ausreichende Kühlung der Leistungshalbleiterchips
1 zu ermöglichen, besteht eine wichtige Eigenschaft des Isolationsträgers20 in einem geringen Wärmeübergangswiderstand. Daher ist es erforderlich, dass das Material und die Dicke der dielektrischen Schicht20 an die Erfordernisse des Leistungshalbleitermoduls100 angepasst ist. Beispielsweise kann es sich bei dem Isolationsträger20 um eine Keramik handeln, so dass das Substrat2 ein Keramiksubstrat bildet. Beispielsweise kann der Isolationsträger20 eines oder mehrere der folgenden Materialien umfassen: Aluminiumoxid (Al2O3); Aluminiumnitrid (AlN); Siliziumnitrid (Si3N4). Weiterhin kann die Dicke von einem, mehreren oder einem jeden derartigen Keramiksubstrate im Bereich von 0,2 mm bis 2 mm liegen. Alternativ ist der Isolationsträger aus isoliertem Metall (bei IMS-Subtraten). - Die Grundplatte
8 kann eine elektrisch leitende Metallplatte (z. B. aus Kupfer oder Aluminium) aufweisen oder aus einer solchen bestehen, die optional auf ihrer Oberfläche mit einer dünnen Materialschicht, z. B. aus Nickel, zur Verbesserung der Lötbarkeit der Grundplatte8 versehen ist. Das Substrat2 kann mit der Grundplatte8 z. B. durch Weichlöten verbunden werden (Lotschicht23 ). Leistungshalbleiter-Module können auch ohne Grundplatte8 realisiert werden. Bei derartigen bodenplattenlosen Modulen ersetzt das Substrat2 die Bodenplatte und bildet direkt den Boden des Moduls. - Allgemein umfasst ein Leistungshalbleitermodul
100 eine Anzahl von Anschlussstiften3 (oft rechteckig im Querschnitt), die mit Anschlüssen31 versehen sind, welche eine elektrische Verbindung des Moduls100 mit anderen Komponenten wie beispielsweise Spannungsversorgungseinheiten, Zwischenkreiskondensatoren, elektrischen Maschinen, anderen Leistungshalbleitermodulen und/oder einer Steuereinheit ermöglichen. Im Inneren des Modulgehäuses4 sind die Anschlussstifte3 elektrisch mit der oberen Metallisierung21 und/oder mit einem oder mehreren der Leistungshalbleiterchips1 verbunden. Bei dem Ausführungsbeispiel gemäß1 sind die betreffenden elektrischen Verbindungen mit Hilfe von Bonddrähten5 realisiert. Allerdings sind beliebige andere Verbindungstechniken zur Herstellung der betreffenden elektrisch leitenden Verbindungen ebenso geeignet. - Um die Unterseite
8b des Moduls100 an einen (nicht dargestellten) Kühlkörper zu montieren, können die Grundplatte8 und das Modulgehäuse4 optionale Schraubenlöcher84 bzw.44 aufweisen. Optional kann das Innere des Gehäuses4 mit einer isolierenden Weichvergussmasse (nicht gezeigt), z. B. einem Silikongel, gefüllt sein, welches sich ausgehend von der Grundplatte8 erstreckt und zumindest die obere Metallisierung21 und die Leistungshalbleiterchips1 bedeckt, um die Isolationsfestigkeit des Moduls100 zu erhöhen. - Wie eingangs erwähnt kann die Lötverbindung zwischen den Halbleiter-Chips
1 und der Metallisierung21 des Substrats2 (z. B. Keramiksubstrat) auf unterschiedliche Art hergestellt werden, wobei bei der Vorbereitung des Lötprozesses häufig das Lot (vgl. Lotschicht11 in1 ) in pastöser Form auf die gewünschten Lötpositionen (Fügestelle) der Metallisierung21 aufgedruckt wird. Bei der Verwendung von festen Lotformteilen (Preforms) stellt sich – im Gegensatz zum Aufdrucken von Lötpaste – das Problem der effizienten und zuverlässigen Positionierung der Preforms auf dem Substrat. Die2 und3 zeigen einen Teil eines Herstellungsverfahrens für ein Leistungselektronikmodul, insbesondere die das Löten vorbereitenden Verfahrensschritte, welche vor dem eigentlichen Lötprozess (d. h. das Erhitzen des Lots auf oder über die Liquidustemperatur des Lots) durchgeführt werden. Die2a ,2b ,2c und2d zeigen dabei die automatische Positionierung und Fixierung der Preforms33 auf dem Substrat. Die3a ,3b und3c zeigen die darauf folgende automatische Positionierung und Fixierung der Halbleiter-Chips1 auf den jeweiligen Preforms33 . - Das hier beschriebene Verfahren betrifft die Lötverbindung zwischen mindestens einem Halbleiter-Chip
1 und einem Substrat2 , welches beispielsweise als Leistungselektronik-Substrat mit keramischen Isolationsträger20 ausgeführt ist. Bei Leistungshalbleiter-Modulen mit metallischer Grundplatte8 (Bodenplatte) kann das Verfahren jedoch auch zur Herstellung einer Lötverbindung zwischen der unteren Metallisierung22 des Substrats2 und der Grundplatte8 verwendet werden. - Gemäß dem hier beschriebenen Beispiel wird das Ausgangsmaterial für die Preforms in Form zu einer Spule (Lotrolle
30 ) gewickelten Folie bereitgestellt. Gemäß2a wird die Folie abgewickelt und zu Preforms der erforderlichen Geometrie konfektioniert. Dies kann beispielsweise durch Ablängen der Folie mit Hilfe eines Schneidwerkszeuges32 (Cutter), durch Ausstanzen des Preforms aus der Folie oder durch Ausschneiden (z. B. Laserschneiden) des Preforms aus der Folie bewerkstelligt werden. Dabei kann das Preform33 mit einem Greifer31 eines Pick-and-Place-Automaten (Bestückungsautomaten) gehalten (siehe2b ) und anschließend an der gewünschten Lötposition (Fügestelle) auf dem Substrat2 positioniert werden (siehe2c ). Noch während der Greifer31 das Preform33 an der Lötposition hält (d. h. vor dem Loslassen des Preforms33 ), wird das Preform33 mit Hilfe eines Lasers34 (Laserstrahl35 ) durch sogenanntes Mikro-Laserschweißen an dem Substrat2 fixiert. Als34 Laser können hierbei lampen- oder diodengepumpte Festkörperlaser zum Einsatz kommen, wobei das Schweißen als Einzelpunktschweißen durchgeführt wird. Als Alternative kann der Strahl eines Faserlasers mit guter Strahlqualität und guter Fokussierbarkeit auf einer Kreisbahn (oder entlang einer anders geformten Bahn) geführt werden, entlang der das Preform33 mit dem darunter liegenden Substrat verschweißt wird. Die genannten Schweißverfahren führen zu einer nur sehr geringen Einschweißtiefe in die Metallisierung21 des Substrats2 und verursacht einen geringen Energieeintrag in das Preform33 , um dieses möglichst wenig zu deformieren. Nach dem Schweißen kann der Greifer31 des Pick-ans-Place-Automaten das Preform33 loslassen. - Der Durchmesser der einzelnen Schweißpunkte (d. h. der Durchmesser der beim Schweißen entstehenden, annähernd kreisförmigen Fügestelle) ist gemäß einem Beispiel des hier beschriebenen Verfahrens kleiner als 0,5 mm, wobei zur Fixierung eines Preforms
33 mehr als ein Schweißpunkt vorgesehen ist. Zur Vermeidung bzw. Reduktion von Oxidationsprozessen, welche durch das Schweißen bewirkt werden, kann der beschriebene Laserschweißvorgang in einer Schutzgasatmosphäre (beispielsweise Argon oder Stickstoff) durchgeführt werden. Das Schutzgas (Inertgas) kann über eine Düse zugeführt werden. Des Weiteren kann der Schweißvorgang in einer Kammer durchgeführt werden, in der sich aufgrund des Gewichts der Gasmoleküle sich eine homogene Atmosphäre (z. B. aus Argon) bildet. Ein mit Preforms33 bestücktes Substrat2 ist in2d dargestellt. - Auf die am Substrat
2 durch Laserschweißen fixierten Preforms33 werden in der Folge die mit dem Substrat (durch Weichlöten) zu verbindenden (Leistungs-)Halbleiter-Chips1 aufgebracht. Dieser Vorgang ist in3a ,3b und3c dargestellt. Gemäß3a wird, beispielsweise mit Hilfe eines Dispensers36 , auf die fixierten Preforms33 ein Tropfen einer niederviskosen Flüssigkeit37 aufgetropft. Die Flüssigkeitsmenge ist abhängig von der jeweiligen Anwendung und für eine konkrete Konfiguration des Verfahrens individuell zu ermitteln. Die (dynamische) Viskosität der Flüssigkeit37 ist insbesondere kleiner als 5 mPa·s. Auf die Preforms33 und somit auch auf die darauf aufgetropfte Flüssigkeit werden jeweils die aufzulötenden Halbleiter-Chips1 mit einer definierten Kraft und einer definierten Haltedauer angedrückt. Zu diesem Zweck kann ebenfalls ein Greifer40 eines Pick-and-Place-Automaten verwendet werden, der je einen Halbleiter-Chip1 über dem korrespondierenden Preform33 positioniert und mit definierter Kraft auf das Preform33 drückt. Nach dem Loslassen des Halbleiter-Chips1 (nach der genannten Haltedauer) hält der Chip1 auf dem Preform33 aufgrund der von der Flüssigkeit37 bewirkten Adhäsionskräfte. Die auf die beschriebene Weise vorbereitete Baugruppe (Substrat2 , Preforms33 , Flüssigkeitstropfen37 und Chips1 ) kann nun im Lötofen gelötet werden, wobei die Preforms33 aufschmelzen und die in1 dargestellten Lotschichten11 gebildet werden. - In den Halbleiter-Chips
1 können ein oder mehrere Leistungshalbleiter-Bauelemente integriert sein wie z. B. IGBTs, MOSFETs, Dioden, etc. Die Halbleiter-Chips1 haben dabei eine Fläche von zwischen 1 × 1 mm2 und 15 × 15 mm2 und sind zwischen 20 μm und 1000 μm dick. Optional können vor dem Löten, die Halbleiter Chips1 noch mit einem Gewicht41 beschwert werden, welches beim Löten eine definierte (Gewichts-)Kraft auf die Halbleiter-Chips1 und damit einen definierten Druck auf die Fügestellen (an den Lötpositionen zwischen Chips1 und Substrat2 ) ausübt. - In
4 (4a bis4e ) ist eine Alternative zu dem in2 dargestellten Teil des Verfahrens dargestellt, wobei die4a und4b identisch sind mit den2a und2b , d. h. die Konfektionierung der Preforms33 erfolgt auf die gleiche Weise wie bereits in Bezug auf2a und2b beschrieben. Im Gegensatz zu der oben beschriebenen Variante erfolgt die Fixierung des Preforms33 an der Metallisierung21 des Substrats2 nicht durch Laserschweißen, sondern durch Adhäsionskräfte, welche durch eine Flüssigkeit37 bewirkt werden, die an der Lötposition auf die Metallisierung21 aufgebracht wird (siehe4c ). Alternativ kann auch das Preform33 mit der Flüssigkeit benetzt werden. Mit Hilfe des Greifers31 wird das Preform33 an der gewünschten Lötposition auf der Metallisierung21 des Substrats2 positioniert (siehe4d ), sodass das Preform33 durch die von der Flüssigkeit bewirkten Adhäsionskräfte an der Substrat-Metallisierung21 gehalten (und gegen Verrutschen gesichert) wird (siehe4e ). Der restliche Teil des Verfahrens kann gemäß3 fortgesetzt werden. - Im Folgenden werden einige Aspekte der Erfindung zusammengefasst. Es sei jedoch angemerkt, dass es sich dabei nicht um eine abschließende Aufzählung handelt. Ein Aspekt der Erfindung betrifft ein Verfahren zum Herstellen einer Verbindung zwischen einem oder mehreren Halbleiter-Chips und einem Substrat mittels Weichlöten. Gemäß einem Beispiel der Erfindung wird ein Substrat
2 mit einer Metallisierung21 sowie mindestens ein Preform33 aus festem Lotmaterial bereitgestellt. Üblicherweise (jedoch nicht zwangsläufig) wird ein Preform pro Halbleiter-Chip benötigt. Die Preforms33 werden auf den korrespondierenden Lötposition auf der Metallisierung21 des Substrats2 positioniert, was beispielsweise mit Hilfe eines Greifers31 eines Pick-and-Place-Automaten bewerkstelligt werden kann. Die Preforms33 werden dann an der Metallisierung21 des Substrats2 mittels Laserschweißen fixiert (siehe2c ). Beispielsweise wird die Schweißverbindung durch Herstellen mehrerer Schweißpunkte gebildet. Alternativ können die Preforms33 auch durch Adhäsionskräfte an dem Substrat2 fixiert werden, wozu vor dem Positionieren eines Preforms die Substrat-Metallisierung21 an der Lötposition oder das Preform33 mit einer Flüssigkeit benetzt wird. - Im Anschluss werden die Halbleiter-Chips
1 auf den korrespondierenden (durch Laserschweißen oder Adhäsion fixierten) Preforms33 positioniert. Wie oben erläutert, wird zuvor auf das Preform eine Flüssigkeit37 aufgetropft, deren Adhäsionskräfte zwischen den Halbleiter-Chips1 und der Metallisierung21 des Substrats2 wirken. Alternativ könnte auch ein Teil der Oberfläche des Halbleiterchips mit der Flüssigkeit benetzt werden. Durch die Adhäsionskräfte werden die Halbleiter-Chips1 gegen Verrutschen gesichert. Während des Lötprozesses werden die Preforms33 aufgeschmolzen, wodurch eine feste Lötverbindung mit intermetallsichen Phasen entsteht. - Im Gegensatz zu anderen Verfahren, welche ein pastöses Lot benötigen, wird gemäß den hier beschriebenen Beispielen das Lotmaterial in festem Aggregatzustand bereitgestellt, beispielsweise in Form einer Folie, welche zu einer Rolle gewickelt sein kann (von der die Folie während des Verfahrens sukzessive abgewickelt wird). Das Lotmaterial wird zugeschnitten, um die Preform
33 herzustellen. Das Zuschneiden kann z. B. mechanisch mit Hilfe eines Schneidwerkzeugs erfolgen oder durch Stanzen oder Laserschneiden. - Das hier beschriebene Verfahren ermöglicht ein Positionieren der Preforms und der Halbleiter-Chips, ohne einen Lotrahmen verwenden zu müssen. Dadurch wird auch die Einbringung von Materialien (das des Lotrahmens) auf das Substrat vermieden, welche den weiteren Produktionsprozess beeinflussen können. Die Konfektionierung (das Zuschneiden) der Preforms und deren Verarbeitung ist effizient in einem Prozess möglich.
- Wie bereits erwähnt kann das hier beschriebene Verfahren bei der Herstellung von Leistungshalbleiter-Modulen mit metallischer Grundplatte (Bodenplatte) auch zur Herstellung der Lötverbindung zwischen Leistungselektronik-Substrat und Grundplatte verwendet werden (vgl.
1 , Lotschicht23 ). Ein weiterer Aspekt der Erfindung betrifft demnach ein Verfahren zum Herstellen eines Leistungshalbleiter-Moduls. Gemäß einem Beispiel der Erfindung umfasst das Verfahren das Bereitstellen der metallischen Bodenplatte8 , eines (bereits mit Halbleiter-Chips1 bestückten) Leistungselektronik-Substrats2 sowie eines Preforms33 aus festem Lotmaterial. Das Preform33 wird auf einer korrespondierenden Lötposition auf der Bodenplatte8 positioniert und an der Bodenplatte8 durch Laserschweißen fixiert. Alternativ kann das Preform33 auch durch Adhäsionskräfte an der Bodenplatte8 fixiert werden, wozu vor dem Positionieren des Preforms die Bodenplatte8 an der Lötposition oder das Preform33 mit einer Flüssigkeit benetzt wird. - Im Anschluss wird das Leistungselektronik-Substrat
2 auf dem an der Bodenplatte8 (durch Laserschweißen oder Adhäsion) fixierten Preform (33 ) positioniert. Während des Lötprozesses wird das Preform33 aufgeschmolzen, wodurch eine feste Lötverbindung mit intermetallsichen Phasen entsteht. Um ein Verrutschen des Substrats auf dem Preform zu verhindern kann vor dem Positionieren in der bereits beschriebenen Art und Weise eine Flüssigkeit auf das Preform33 aufgetropft werden. Alternativ kann auch die Metallisierung22 des Substrats2 benetzt werden. Die von der Flüssigkeit bewirkten Adhäsionskräfte halten das Substrat an der gewünschten Position auf dem Preform. Im Übrigen können sämtliche im Zusammenhang mit der Herstellung der Lötverbindung zwischen Halbleiter-Chips und Substrat beschriebenen Aspekte auch auf die Herstellung der Lötverbindung zwischen Substrat und Grundplatte übertragen werden. Werden zwei Komponenten durch Adhäsion aneinander fixiert spielt es keine Rolle, welcher der beiden Komponenten zuvor mit der Flüssigkeit37 benetzt wird. Die Fixierung zweier Komponenten aneinander durch Laserschweißen kann in allen beschriebenen Beispielen durch eine Fixierung mittels Adhäsionskräften ersetzt werden.
Claims (11)
- Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten; das Verfahren umfasst folgendes: Bereitstellen eines Substrats (
2 ) mit einer Metallisierung (21 ); Bereitstellen von mindestens einem Preform (33 ) aus festem Lotmaterial; Positionieren des mindestens einen Preforms (33 ) auf einer korrespondierenden Lötposition auf der Metallisierung (21 ) des Substrats (2 ); Lokales Befestigen des mindestens einen Preforms (33 ) an der Metallisierung (21 ) des Substrats (2 ) durch Laserschweißen; Aufbringen einer Flüssigkeit (37 ) auf den mindestens einen Preform (33 ) oder den mindestens einen Halbleiter-Chip (1 ) und Positionieren des mindestens einen Halbleiter-Chips (1 ) auf dem korrespondierenden Preform (33 ), sodass der auf dem korrespondierenden Preform (33 ) positionierte Halbleiter-Chip (33 ) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit (37 ) weniger als 5 mPa s beträgt; Aufschmelzen des mindestens einen Preforms (33 ) zur Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip (1 ) und der Metallisierung (21 ) des Substrats (2 ). - Verfahren gemäß Anspruch 1, bei dem das Positionieren des mindestens einen Preforms (
33 ) automatisiert mit Hilfe eines Greifers (31 ) eines Pick-and-Place Automaten durchgeführt wird. - Verfahren gemäß einem der Ansprüche 1 bis 2, bei dem das Substrat ein Leistungselektronik Substrat ist.
- Verfahren zum Herstellen einer Verbindung zwischen mindestens einem Halbleiter-Chip und einem Substrat mittels Weichlöten; das Verfahren umfasst folgendes: Bereitstellen eines Substrats (
2 ) mit einer Metallisierung (21 ); Bereitstellen von mindestens einem Preform (33 ) aus festem Lotmaterial; Aufbringen einer Flüssigkeit (37 ) auf die Metallisierung (21 ) an mindestens einer Lötposition oder auf das mindestens eine Preform (33 ), wobei die dynamische Viskosität der Flüssigkeit (37 ) weniger als 5 mPa s beträgt; Positionieren eines Preforms (33 ) an jeder Lötposition auf der Metallisierung (21 ) des Substrats (2 ), sodass das mindestens eine Preform (33 ) von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird; Positionieren von mindestens einem Halbleiter-Chip (1 ) auf einem korrespondierenden Preform (33 ); Aufschmelzen des mindestens einen Preforms (33 ) zur Herstellung der Lötverbindung zwischen dem mindestens einen Halbleiter-Chip (1 ) und der Metallisierung (21 ) des Substrats (21 ). - Verfahren gemäß Anspruch 1 oder 4, bei dem das Bereitstellen von mindestens einem Preform (
33 ) folgendes umfasst: Bereitstellen von Lotmaterial (30 ) in festem Aggregatzustand; Zuschneiden des Lotmaterials (30 ) zu mindestens einem Preform (33 ). - Verfahren gemäß Anspruch 5, bei dem das Lotmaterial in Form einer auf einer Rolle aufgewickelten Folie bereitgestellt wird.
- Verfahren gemäß Anspruch 5 oder 6, bei dem das Zuschneiden des Lotmaterials mechanisch mit einem Schneidwerkzeug oder durch Stanzen oder durch Laserschneiden erfolgt.
- Verfahren gemäß Anspruch 4, welches weiter umfasst: Aufbringen einer Flüssigkeit (
37 ) auf das Preform (33 ) oder den Halbleiter-Chip (1 ) vor dem Positionieren des mindestens einen Halbleiter-Chips (1 ), sodass der nachfolgend auf dem Preform (33 ) positionierte Halbleiter-Chip (1 ) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird. - Verfahren zum Herstellen eines Leistungshalbleiter-Moduls, das folgendes umfasst: Bereitstellen einer metallischen Bodenplatte (
8 ); Bereitstellen eines Leistungselektronik-Substrats (2 ) mit mindestens einem darauf angeordneten Halbleiter-Chip (1 ); Bereitstellen eines Preforms (33 ) aus festem Lotmaterial; Positionieren des Preforms (33 ) auf einer korrespondierenden Lötposition auf der Bodenplatte (8 ); Lokales Befestigen des Preforms (33 ) an der Bodenplatte (8 ) durch Laserschweißen; Aufbringen einer Flüssigkeit (37 ) auf das Preform (33 ) oder das Leistungselektronik-Substrat (2 ) und Positionieren des Leistungselektronik-Substrats (2 ) auf dem auf der Bodenplatte (8 ) befestigten Preform (33 ), sodass das auf dem Preform (33 ) positionierte Leistungselektronik-Substrat (2 ) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird, wobei die dynamische Viskosität der Flüssigkeit (37 ) weniger als 5 mPa·s beträgt; Aufschmelzen des Preforms (33 ) zur Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrat (2 ) und der Bodenplatte (8 ). - Verfahren zum Herstellen eines Leistungshalbleiter-Moduls, das folgendes umfasst: Bereitstellen einer metallischen Bodenplatte (
8 ); Bereitstellen eines Leistungselektronik-Substrats (2 ) mit mindestens einem darauf angeordneten Halbleiter-Chip (1 ); Bereitstellen eines Preforms (33 ) aus festem Lotmaterial; Aufbringen einer Flüssigkeit (37 ) auf das Preform (33 ) oder die Bodenplatte (8 ), wobei die dynamische Viskosität der Flüssigkeit (37 ) weniger als 5 mPa·s beträgt; Positionieren des Preforms (33 ) auf einer korrespondierenden Lötposition auf der Bodenplatte (8 ), sodass das Preform (33 ) von einer durch die Flüssigkeit bewirkten Adhäsionskraft gehalten wird; Positionieren des Leistungselektronik-Substrats (2 ) auf dem auf der Bodenplatte (8 ) befestigten Preform (33 ); Aufschmelzen des Preforms (33 ) zur Herstellung der Lötverbindung zwischen dem Leistungselektronik-Substrat (2 ) und der Bodenplatte (8 ). - Verfahren gemäß Anspruch 10, welches weiter umfasst: Aufbringen einer Flüssigkeit (
37 ) auf das Preform (33 ) oder das Leistungselektronik-Substrat (2 ) vor dem Positionieren des Leistungselektronik-Substrats (2 ), sodass das nachfolgend auf dem Preform (33 ) positionierte Leistungselektronik-Substrat (2 ) durch von der Flüssigkeit bewirkte Adhäsionskraft gehalten wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310213135 DE102013213135B3 (de) | 2013-07-04 | 2013-07-04 | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201310213135 DE102013213135B3 (de) | 2013-07-04 | 2013-07-04 | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102013213135B3 true DE102013213135B3 (de) | 2014-08-28 |
Family
ID=51349740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201310213135 Active DE102013213135B3 (de) | 2013-07-04 | 2013-07-04 | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102013213135B3 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3499553A1 (de) * | 2017-12-13 | 2019-06-19 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung eines mit einer lotvorform verbundenen bauelements mittels heisspressens unterhalb der schmelztemperatur des lotmaterials |
EP3499554A1 (de) * | 2017-12-13 | 2019-06-19 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform |
DE102019106394A1 (de) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen einer kohäsiven Verbindung |
DE102019217061A1 (de) * | 2019-11-06 | 2021-05-06 | Zf Friedrichshafen Ag | Anordnung mit einem Substrat für eine Aufnahme von wenigstens einem Halbleiterbauelement für einen Stromrichter und Verfahren zum Diffusionsverlöten wenigstens eines Halbleiterbauelements mit einem Substrat für einen Stromrichter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2924459B2 (ja) * | 1992-06-16 | 1999-07-26 | 富士電機株式会社 | リードフレームの予備半田付け方法 |
US5965197A (en) * | 1996-12-03 | 1999-10-12 | Lucent Technologies Inc. | Article comprising fine-grained solder compositions with dispersoid particles |
WO2002024391A1 (en) * | 2000-09-22 | 2002-03-28 | Flip Chip Technologies, L.L.C. | Polymer collar for solder bumps |
US20020039373A1 (en) * | 2000-09-29 | 2002-04-04 | The Furukawa Electric Co., Ltd | Optical module producing method and optical module |
-
2013
- 2013-07-04 DE DE201310213135 patent/DE102013213135B3/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2924459B2 (ja) * | 1992-06-16 | 1999-07-26 | 富士電機株式会社 | リードフレームの予備半田付け方法 |
US5965197A (en) * | 1996-12-03 | 1999-10-12 | Lucent Technologies Inc. | Article comprising fine-grained solder compositions with dispersoid particles |
WO2002024391A1 (en) * | 2000-09-22 | 2002-03-28 | Flip Chip Technologies, L.L.C. | Polymer collar for solder bumps |
US20020039373A1 (en) * | 2000-09-29 | 2002-04-04 | The Furukawa Electric Co., Ltd | Optical module producing method and optical module |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3499553A1 (de) * | 2017-12-13 | 2019-06-19 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung eines mit einer lotvorform verbundenen bauelements mittels heisspressens unterhalb der schmelztemperatur des lotmaterials |
EP3499554A1 (de) * | 2017-12-13 | 2019-06-19 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform |
WO2019115077A1 (de) * | 2017-12-13 | 2019-06-20 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung eines mit einer lotvorform verbundenen bauelements |
WO2019115081A1 (de) * | 2017-12-13 | 2019-06-20 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung einer festen sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot |
US11081465B2 (en) | 2017-12-13 | 2021-08-03 | Heraeus Deutschland GmbH & Co. KG | Method for producing a stable sandwich arrangement of two components with solder situated therebetween |
DE102019106394A1 (de) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen einer kohäsiven Verbindung |
DE102019106394B4 (de) | 2019-03-13 | 2023-06-01 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür |
DE102019217061A1 (de) * | 2019-11-06 | 2021-05-06 | Zf Friedrichshafen Ag | Anordnung mit einem Substrat für eine Aufnahme von wenigstens einem Halbleiterbauelement für einen Stromrichter und Verfahren zum Diffusionsverlöten wenigstens eines Halbleiterbauelements mit einem Substrat für einen Stromrichter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
EP0931346B1 (de) | Mikroelektronisches bauteil in sandwich-bauweise | |
DE102012215055B4 (de) | Verfahren zur Herstellung einer Leistungshalbleiteranordnung | |
DE102010037439B4 (de) | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren | |
DE112015005836B4 (de) | Leistungsmodul | |
EP2743973A2 (de) | Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen | |
DE102018204887B3 (de) | Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente | |
AT514085A4 (de) | Leistungsmodul | |
DE102016120516A1 (de) | Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht | |
DE102012100429A1 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE102013213135B3 (de) | Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls | |
DE102016206542B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102009017853A1 (de) | Halbleitervorrichtung und Verfahren | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle | |
DE112018001741T5 (de) | Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung | |
DE102005058654B4 (de) | Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen | |
DE102015114522B4 (de) | Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
EP1316999A1 (de) | Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen | |
DE102015220639B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102016115221A1 (de) | Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls | |
DE10157362B4 (de) | Leistungsmodul und Verfahren zu seiner Herstellung | |
DE102011001063B4 (de) | Integrierter Schaltkreis mit einem direkt an ein Pad gebondeten Bonddraht, Leistungsmodul und Verfahren zur Herstellung des integrierten Schaltkreises | |
EP3555913B1 (de) | Halbleitermodul mit bodenplatte mit hohlwölbung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |