QUERVERWEIS AUF VERWANDTE ANMELDUNGENCROSS-REFERENCE TO RELATED APPLICATIONS
Diese Patentanmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2012-0087834 , welche am 10. August 2012 eingereicht wurde, deren Gegenstand hierdurch durch Bezugnahme mit eingebunden ist.This patent application claims the priority of Korean Patent Application No. 10-2012-0087834 , which was filed on 10 August 2012, the subject matter of which is hereby incorporated by reference.
HINTERGRUNDBACKGROUND
Das erfinderische Konzept bezieht sich auf Halbleiterspeichervorrichtungen und Verfahren zum Programmieren derselben. Genauer bezieht sich das erfinderische Konzept auf Halbleiterspeichervorrichtungen, welche nichtflüchtige Speicherzellen enthalten, und auf Programmierverfahren für dieselben. In bestimmten Ausführungsformen bezieht sich das erfinderische Konzept auf Halbleiterspeichervorrichtungen, welche dreidimensionale (3D) Speicherzell-Arrays von nichtflüchtigen Speicherzellen haben, und auf Programmierverfahren für dieselben.The inventive concept relates to semiconductor memory devices and methods of programming the same. More specifically, the inventive concept relates to semiconductor memory devices containing nonvolatile memory cells and programming methods for the same. In certain embodiments, the inventive concept relates to semiconductor memory devices having three-dimensional (3D) memory cell arrays of nonvolatile memory cells and to programming methods for same.
Halbleiterspeichervorrichtungen können allgemein gemäß ihrer operativen Natur als flüchtig oder nichtflüchtig klassifiziert werden. Flüchtige Speichervorrichtungen verlieren gespeicherte Daten in Abwesenheit von angelegter Leistung, während nichtflüchtige Speichervorrichtungen in der Lage sind, gespeicherte Daten auch zu halten, wenn eine Leistung nicht länger angelegt ist.Semiconductor memory devices may generally be classified as volatile or non-volatile in accordance with their operational nature. Volatile memory devices lose stored data in the absence of applied power, while nonvolatile memory devices are able to hold stored data even when power is no longer applied.
Es gibt verschiedene Arten von nichtflüchtigen Speichervorrichtungen, welche beispielsweise einen Masken-Lesespeicher (MROM – Mask Read-Only Memory), einen programmierbaren Lesespeicher (PROM = Programmable Read-Only Memory), einen löschbaren Lesespeicher (EPROM = Erasable Programmable Read-Only Memory) und einen elektrisch löschbaren programmierbaren Lesespeicher (EEPROM = Electrically Erasable Programmable Read-Only Memory) aufweisen.There are various types of nonvolatile memory devices including, for example, a mask read-only memory (MROM), a programmable read-only memory (PROM), an erasable programmable read-only memory (EPROM). and an electrically erasable programmable read only memory (EEPROM = Electrically Erasable Programmable Read-Only Memory).
Ein Flash-Speicher ist ein bestimmter Typ von EEPROM, welcher für eine Verwendung in einer großen Vielzahl von digitalen Systemen wie beispielsweise Computern, Mobiltelefonen, PDAs, Digitalkameras, Camcordern, Stimmrecordern, MP3-Playern, handgehaltenen bzw. handgeführten PCs, Spielen, Facsimiles, Scanner, Drucker und dergleichen eingesetzt wurde. Ein Faktor, der die weitverbreitete Verwendung von Flashspeicher in heutigen elektronischen Vorrichtungen empfiehlt, ist seine hohe Datendichte. Datendichte kann verstanden werden als die Anzahl von digitalen Datenbits, die in der Lage ist, pro Einheitsbereich, der durch einen Speichervorrichtung oder ein Speichersystem besetzt ist, gespeichert zu werdenFlash memory is a particular type of EEPROM that is suitable for use in a wide variety of digital systems such as computers, cell phones, PDAs, digital cameras, camcorders, voice recorders, MP3 players, hand-held personal computers, games, facsimiles, Scanners, printers and the like was used. One factor that recommends the widespread use of flash memory in today's electronic devices is its high data density. Data density can be understood as the number of digital data bits capable of being stored per unit area occupied by a storage device or storage system
Jüngere Versuche, die Datendichte von nichtflüchtigen Speichervorrichtungen wie beispielsweise Flash-Speichervorrichtungen weiter zu erhöhen, führten zu der Entwicklung und Verwendung von so genannten Multi-Bit-Speicherzellen (MLC = Multi-Bit Memory Cells) zusammen mit zugehörigen Programmiertechniken. Der Begriff „Multi-Level-Speicherzelle(n)” bzw. „Multi-Pegel-Speicherzelle(n)” oder „MLC” wurde verwendet, um allgemein eine Klasse von nichtflüchtigen Speicherzellen zu bezeichnen, welche in der Lage ist, mehr als ein Bit von binären Daten zu speichern (und insbesondere vorgesehen ist, um mehr als ein Bit von binären Daten zu speichern). Im Gegensatz hierzu sind „Einzel-Level-Speicherzellen” bzw. „1-Pegel-Speicherzellen” oder „SLC” entworfen und sie werden besonders dazu betrieben, nur ein einzelnes Bit von binären Daten (beispielsweise eine „1” oder „0”) zu speichern. In bestimmten Anwendungen kann ein Unterschied zwischen MLC und SLC mehr mit den bestimmten Programmier-, Lösch- und/oder Lese-Techniken zu tun haben, welche auf die Speicherzellen angewandt werden, als mit der physikalischen Struktur der Speicherzellen. Nichtsdestotrotz hat das Vorsehen von nichtflüchtigen Speicherzell-Arrays mit MLC eher als SLC zu dramatischen Anstiegen in der Gesamtdatendichte geführt.Recent attempts to further increase the data density of non-volatile memory devices such as flash memory devices have led to the development and use of so-called multi-bit memory cells (MLC) along with associated programming techniques. The term "multi-level memory cell (s)" or "MLC" has been used to generically refer to a class of nonvolatile memory cells capable of more than one Save bit of binary data (and in particular is provided to store more than one bit of binary data). In contrast, "single-level memory cells" or "1-level memory cells" or "SLC" are designed and operated particularly to use only a single bit of binary data (eg, a "1" or "0"). save. In certain applications, a difference between MLC and SLC may be more related to the particular programming, erasing and / or reading techniques applied to the memory cells than to the physical structure of the memory cells. Nonetheless, the provision of nonvolatile memory cell arrays with MLC rather than SLC has resulted in dramatic increases in overall data density.
Andere jüngere Versuche, um die Datendichte von nichtflüchtigen Speichervorrichtungen wie beispielsweise Flash-Speichervorrichtungen weiter zu erhöhen, haben zu der Entwicklung des so genannten dreidimensionalen (3D) Speicherzell-Array geführt. Historisch wurden Speicherzell-Arrays als planare (2D) Anordnungen von Speicherzellen, Wortleitungen und Bitleitungen implementiert. 3D-Speicherzell-Arrays jedoch stapeln bzw. schichten im Wesentlichen eine Mehrzahl von 2D-Speicherzell-Arrays, um eine Datendichte der resultierenden Struktur zu erhöhen.Other recent attempts to further increase the data density of nonvolatile memory devices, such as flash memory devices, have resulted in the development of the so-called three-dimensional (3D) memory cell array. Historically, memory cell arrays have been implemented as planar (2D) arrays of memory cells, wordlines, and bitlines. However, 3D memory cell arrays essentially stack a plurality of 2D memory cell arrays to increase a data density of the resulting structure.
Es wird herkömmlich verstanden, dass bestimmte Typen von nichtflüchtigen Speicherzellen Betriebsbelastungen oder Ermüdungserscheinungen bzw. einer Alterung unterliegen, wenn sie über eine vorbestimmte Anzahl von Zyklen programmiert und/oder gelöscht werden. Solche abgenutzten bzw. ermatteten nichtflüchtigen Speicherzellen sind nicht in der Lage, zuverlässig Daten zu speichern und vorzusehen.It is conventionally understood that certain types of non-volatile memory cells are subject to operational burdens or fatigue when programmed and / or erased over a predetermined number of cycles. Such worn out nonvolatile memory cells are unable to reliably store and provide data.
KURZFASSUNGSHORT VERSION
In einer Ausführungsform sieht das erfinderische Konzept ein Programmierverfahren für einen nichtflüchtigen Speicher vor, welcher einen Hauptbereich und einen Pufferbereich aufweist, wobei das Verfahren Folgendes aufweist: ein Programmieren erster Daten in eine nichtflüchtige Speicherzelle des Pufferbereichs unter Verwendung einer Einzel-Bit-Programmieroperation in Übereinstimmung mit einem eines Löschzustands und eines Programmierzustands, ein Invalidieren der ersten Daten, welche in der nichtflüchtigen Speicherzelle gespeichert sind und danach ein Re-Definieren bzw. Wiederdefinieren des Löschzustands.In one embodiment, the inventive concept provides a nonvolatile memory programming method having a main area and a buffer area, the method comprising: programming first data into a nonvolatile memory cell of the buffer area using a single bit programming operation in accordance with one of an erase state and a program state, invalidate the first data stored in the nonvolatile memory cell, and then re-define the erase state.
In einer anderen Ausführungsform sieht das erfinderische Konzept ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung vor, wobei das Verfahren Folgendes aufweist: ein Programmieren erster Daten in eine nichtflüchtige Speicherzelle unter Verwendung eines N-ten Löschzustands unter einer Gruppe von einem ersten bis M-ten Löschzustand und einem N-ten Programmierzustand unter einer Gruppe von einem ersten bis M-ten Programmierzustand, wobei „N” eine ganze Zahl ist, welche von 1 bis M reicht, ein Bestimmen, dass ein Lösch-Re-Definitionsereignis für die nichtflüchtige Speicherzelle aufgetreten ist, ein Re-Definieren bzw. Wiederdefinieren des N-ten Löschzustandes zu einem (N + 1)-ten Löschzustand, ein Re-Definieren bzw. Wiederdefinieren des N-ten Programmierzustands zu einem (N + 1)-ten Programmierzustand, und nach dem Programmieren der ersten Daten in die nichtflüchtige Speicherzelle ein Programmieren von zweiten Daten in die nichtflüchtige Speicherzelle in Übereinstimmung mit dem (N + 1)-ten Löschzustand und dem (N + 1) Programmierzustand vor einem physikalischen Löschen der nichtflüchtigen-ten Speicherzelle.In another embodiment, the inventive concept provides an operating method for a nonvolatile memory device, the method comprising: programming first data into a nonvolatile memory cell using an Nth erase state among a group of first through Mth erase states and one Nth programming state among a group from a first to Mth programming state, where "N" is an integer ranging from 1 to M, determining that a clear re-definition event has occurred for the nonvolatile memory cell Re-defining the Nth erase state to a (N + 1) th erase state, re-defining the Nth programming state to a (N + 1) th program state, and after programming the Nth erase state first data into the nonvolatile memory cell, programming of second data into the nonvolatile memory cell in About in accordance with the (N + 1) th erasure state and the (N + 1) program state before physically erasing the nonvolatile memory cell.
In einer anderen Ausführungsform sieht das erfinderische Konzept ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung vor, welches Folgendes aufweist: ein sukzessives bzw. nacheinander folgendes Programmieren einer nichtflüchtigen Speicherzelle ohne ein physikalisches Löschen der Speicherzelle, wobei jedes sukzessive Programmieren der Speicherzelle einen entsprechend erweiterten Löschzustandsbereich verwendet, um einen Löschzustand für die Speicherzelle anzuzeigen.In another embodiment, the inventive concept provides an operating method for a nonvolatile memory device, comprising: successively programming a nonvolatile memory cell without physically erasing the memory cell, each successive programming of the memory cell using a correspondingly extended erase state area indicate an erase state for the memory cell.
In einer anderen Ausführungsform sieht das erfinderische Konzept einen nichtflüchtigen Speicher vor, der Folgendes aufweist: einen ersten Speicher, welcher ein Array bzw. eine Anordnung von nichtflüchtigen Speicherzellen aufweist, welche gemäß einer Mehrzahl von Wortleitungen und einer Mehrzahl von Bitleitungen angeordnet sind, und einen zweiten Speicher, welcher Zustandsinformationen für die nichtflüchtigen Speicherzellen des ersten Speichers speichert, wobei die Zustandsinformationen einen ersten Löschzustand definieren, welcher einen ersten Löschzustandsbereich hat, und einen zweiten Löschzustand, welcher einen zweiten Löschzustandsbereich hat, welcher breiter als der erste Löschzustandsbereich ist.In another embodiment, the inventive concept provides a nonvolatile memory comprising: a first memory having an array of nonvolatile memory cells arranged according to a plurality of word lines and a plurality of bit lines, and a second one A memory storing state information for the nonvolatile memory cells of the first memory, wherein the state information defines a first erase state having a first erase state region and a second erase state having a second erase state region wider than the first erase state region.
In einer anderen Ausführungsform sieht das erfinderische Konzept einen nichtflüchtigen Speicher vor, der Folgendes aufweist: eine auf Zustandsinformationen antwortende Steuerlogik, welche eine sukzessive Ausführung einer ersten Programmieroperation und einer zweiten Programmieroperation steuert, ein Speicherzell-Array von nichtflüchtigen Speicherzellen und einen Spannungserzeuger, welcher unter der Steuerung der Steuerlogik arbeitet, welcher während der ersten Programmieroperation eine erste Programmierspannung vorsieht, um eine ausgewählte nichtflüchtige Speicherzelle in Übereinstimmung mit einem ersten Löschzustand zu programmieren, und während der zweiten Programmieroperation eine zweite Programmierspannung vorsieht, welche höher als die erste Programmierspannung ist, um die ausgewählte nichtflüchtige Speicherzelle in Übereinstimmung mit einem zweiten Löschzustand, welcher unterschiedlich von dem ersten Löschzustand ist, zu programmieren.In another embodiment, the inventive concept provides a nonvolatile memory comprising: state information responsive control logic controlling a successive execution of a first program operation and a second program operation, a memory cell array of nonvolatile memory cells, and a voltage generator provided under the Control logic operates to provide a first programming voltage during the first programming operation to program a selected nonvolatile memory cell in accordance with a first erase condition and provide a second program voltage higher than the first program voltage during the second program operation nonvolatile memory cell in accordance with a second erase state which is different from the first erase state to program.
In einer anderen Ausführungsform sieht das erfinderische Konzept ein Speichersystem vor, welches Folgendes aufweist: eine nichtflüchtige Speichervorrichtung und einen Controller, welcher konfiguriert ist, um einen Betrieb der nichtflüchtigen Speichervorrichtung gemäß gespeicherter Zustandsinformationen zu steuern, wobei die Zustandsinformationen für jede nichtflüchtige Speicherzelle der nichtflüchtigen Speichervorrichtung einen ersten Löschzustand, welcher einen ersten Löschzustandsbereich hat, und einen zweiten Löschzustand definiert, welcher einen zweiten Löschzustandsbereich hat, welcher breiter ist als der erste Löschzustandsbereich, wobei der Controller weiterhin konfiguriert ist, um eine Ausführung einer ersten Programmieroperation, welche auf eine ausgewählte nichtflüchtige Speicherzelle gerichtet ist, unter Verwendung des ersten Löschzustandes zu steuern, und eine Ausführung einer zweiten Programmieroperation, welche auf die nichtflüchtige Speicherzelle gerichtet ist, unter Verwendung des zweiten Löschzustandes zu steuern, wobei die zweite Programmieroperation sukzessive nach der ersten Programmieroperation vor einer physikalischen Löschung der ausgewählten nichtflüchtigen Speicherzelle ausgeführt wird.In another embodiment, the inventive concept provides a memory system comprising: a nonvolatile memory device and a controller configured to control operation of the nonvolatile memory device according to stored state information, wherein the state information for each nonvolatile memory cell of the nonvolatile memory device includes a first erase state having a first erase state region and a second erase state having a second erase state region wider than the first erase state region, the controller further configured to execute an execution of a first program operation directed to a selected nonvolatile memory cell is to control using the first erase state, and an execution of a second program operation geric on the nonvolatile memory cell hert is to control using the second erase state, wherein the second program operation is executed successively after the first program operation before physical erasure of the selected nonvolatile memory cell.
KURZE BESCHREIBUNG DER FIGURENBRIEF DESCRIPTION OF THE FIGURES
Bestimmte Ausführungsformen des erfinderischen Konzepts werden hierin nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.Certain embodiments of the inventive concept will be described hereinafter with reference to the accompanying drawings.
1 ist ein Blockschaltbild, welches eine Löschoperation, welche in einem Pufferbereich der nichtflüchtigen Speichervorrichtung durchgeführt wird, veranschaulicht. 1 Fig. 10 is a block diagram illustrating an erase operation performed in a buffer area of the nonvolatile memory device.
2 ist ein Blockschaltbild, welches eine nichtflüchtige Speichervorrichtung in Übereinstimmung mit einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht. 2 FIG. 10 is a block diagram illustrating a non-volatile memory device in accordance with some embodiments of the inventive concept. FIG.
3 ist eine perspektivische Darstellung, die ein mögliches Beispiel eines dreidimensionalen (3D) Speicherzell-Arrays veranschaulicht, welches in der nichtflüchtigen Speichervorrichtung der 2 enthalten sein kann. 3 FIG. 15 is a perspective view illustrating a possible example of a three-dimensional (3D) memory cell array used in the nonvolatile memory device of FIG 2 may be included.
4 ist eine perspektivische Querschnittsansicht, welche einen Speicherblock des 3D-Speicherzell-Array der 3 weiter veranschaulicht. 4 FIG. 16 is a perspective cross-sectional view showing a memory block of the 3D memory cell array of FIG 3 further illustrated.
5 ist ein äquivalentes Schaltbild für den Speicherblock der 4. 5 is an equivalent circuit diagram for the memory block of 4 ,
6 ist ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß einer Ausführungsform des erfinderischen Konzepts zusammenfasst. 6 FIG. 10 is a flowchart summarizing an operation method for a nonvolatile memory device according to an embodiment of the inventive concept. FIG.
7 ist ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß einer anderen Ausführungsform des erfinderischen Konzepts zusammenfasst. 7 FIG. 10 is a flowchart summarizing an operation method for a nonvolatile memory device according to another embodiment of the inventive concept. FIG.
8, einschließlich der 8A, 8B und 8C, ist eine Konzeptzeichnung, welche bestimmte Steuerverfahren in Übereinstimmung mit Ausführungsformen des erfinderischen Konzepts weiter veranschaulicht. 8th , including the 8A . 8B and 8C 13 is a conceptual drawing further illustrating certain control methods in accordance with embodiments of the inventive concept.
9 ist ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß noch einer anderen Ausführungsform des erfinderischen Konzepts zusammenfasst. 9 FIG. 10 is a flowchart summarizing an operation method for a nonvolatile memory device according to still another embodiment of the inventive concept.
10 ist ein Flussdiagramm, welches weiterhin ein Beispiel des Schrittes des Erweiterns des Löschzustandsbereichs in dem Flussdiagramm der 9 veranschaulicht. 10 FIG. 12 is a flowchart further illustrating an example of the step of expanding the clear state area in the flowchart of FIG 9 illustrated.
11 ist ein Flussdiagramm, welches weiterhin ein Beispiel des Schrittes des Löschens einer Speicherzelle in dem Flussdiagramm der 9 veranschaulicht. 11 FIG. 11 is a flowchart further illustrating an example of the step of erasing a memory cell in the flowchart of FIG 9 illustrated.
12 ist eine Konzeptzeichnung, welche weiterhin bestimmte Verfahren des Re-Definierens eines Löschzustandsbereichs gemäß Ausführungsformen des erfinderischen Konzepts veranschaulicht. 12 FIG. 11 is a conceptual drawing further illustrating certain methods of re-defining a purge state area according to embodiments of the inventive concept. FIG.
13 ist ein Spannungsdiagramm, welches mögliche Programmierspannungen und Verifikationsspannungen veranschaulicht, welche verwendet werden können, um eine nichtflüchtige Speicherzelle in bestimmten Ausführungsformen des erfinderischen Konzepts zu programmieren. 13 FIG. 10 is a voltage diagram illustrating possible programming voltages and verify voltages that may be used to program a nonvolatile memory cell in certain embodiments of the inventive concept.
14 ist ein Konzeptdiagramm, welches weiterhin bestimmte Programmierverfahren gemäß Ausführungsformen des erfinderischen Konzepts veranschaulicht. 14 FIG. 11 is a conceptual diagram further illustrating certain programming methods according to embodiments of the inventive concept. FIG.
15 ist ein Konzeptdiagramm, welches weiterhin bestimmte Programmierverfahren gemäß Ausführungsformen des erfinderischen Konzepts veranschaulicht. 15 FIG. 11 is a conceptual diagram further illustrating certain programming methods according to embodiments of the inventive concept. FIG.
16 ist ein Blockschaltbild, welches eine nichtflüchtige Speichervorrichtung in Übereinstimmung mit einer Ausführungsform des erfinderischen Konzepts veranschaulicht. 16 FIG. 10 is a block diagram illustrating a nonvolatile memory device in accordance with an embodiment of the inventive concept.
17 ist ein Blockschaltbild, welches eine nichtflüchtige Speichervorrichtung in Übereinstimmung mit einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. 17 Fig. 10 is a block diagram illustrating a nonvolatile memory device in accordance with another embodiment of the inventive concept.
18 ist ein Blockschaltbild, welches ein Speichersystem in Übereinstimmung mit einer Ausführungsform des erfinderischen Konzepts veranschaulicht. 18 FIG. 10 is a block diagram illustrating a memory system in accordance with an embodiment of the inventive concept. FIG.
19 ist ein Blockschaltbild, welches ein Speichersystem in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. 19 FIG. 10 is a block diagram illustrating a memory system in accordance with certain embodiments of the inventive concept. FIG.
20 ist ein Blockschaltbild, welches ein Festkörperlaufwerk (SSD = Solid State Drive) in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. 20 FIG. 10 is a block diagram illustrating a solid state drive (SSD) in accordance with certain embodiments of the inventive concept.
21 ist ein Blockschaltbild, welches eine Speicherkarte in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. 21 FIG. 10 is a block diagram illustrating a memory card in accordance with certain embodiments of the inventive concept. FIG.
22 ist ein Blockschaltbild, welches ein Computersystem bzw. Berechnungssystem in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. 22 FIG. 10 is a block diagram illustrating a computer system in accordance with certain embodiments of the inventive concept. FIG.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF THE EMBODIMENTS
Bestimmte Ausführungsformen des erfinderischen Konzepts werden nun in einigem zusätzlichen Details unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Das erfinderische Konzept kann jedoch in vielen verschiedenen Formen ausgeführt werden und sollte nicht als auf nur die veranschaulichten Ausführungsformen beschränkt betrachtet werden. Vielmehr sind diese Ausführungsformen als Beispiele vorgesehen, so dass diese Offenbarung gewissenhaft und vollständig sein wird und das Konzept des erfinderischen Konzepts Fachleuten vollständig vermitteln wird. Demzufolge mögen herkömmlich verstandene Vorgänge, Elemente und Techniken nicht im Detail in Hinsicht auf auf einige der veranschaulichten Ausführungsformen beschrieben sein. Solange nicht anderweitig angemerkt, werden gleiche Bezugszeichen und Kennzeichnungen verwendet, um gleiche oder ähnliche Elemente über die Zeichnungen und die Beschreibung hinweg zu bezeichnen.Certain embodiments of the inventive concept will now be described in some additional detail with reference to the accompanying drawings. However, the inventive concept may be embodied in many different forms and should not be considered as limited to only the illustrated embodiments. Rather, these embodiments are provided as examples, so that this disclosure will be thorough and complete, and the concept of the inventive concept will be fully conveyed to those skilled in the art. Accordingly, conventionally understood acts, elements, and techniques may not be described in detail with respect to some of the illustrated embodiments. Unless otherwise noted, like reference numerals and labels will be used used to designate the same or similar elements throughout the drawings and description.
Es wird verstanden werden, dass, obwohl die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites”, „dritter/dritte/drittes” etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten bzw. Bestandteile, Bereiche, Schichten und/oder Sektionen zu beschreiben, diese Elemente, Komponenten bzw. Bestandteile, Bereiche, Schichten und/oder Sektionen durch diese Wortlaute nicht beschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element, eine Komponente bzw. einen Bestandteil, einen Bereich, eine Schicht oder Sektion von einem anderen Bereich, einer anderen Schicht oder Sektion zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente bzw. ein erster Bestandteil, ein erster Bereich, eine erste Schicht oder Sektion welche untenstehend diskutiert ist, als ein zweites Element, eine zweite Komponente bzw. ein zweiter Bestandteil, ein zweiter Bereich, eine zweite Schicht und/oder Sektion benannt werden, ohne von den Lehren des erfinderischen Konzepts abzuweichen.It will be understood that, although the terms "first / first / first", "second / second / second", "third / third / third" etc. can be used herein to refer to various elements, components, regions To describe layers and / or sections, these elements, components, regions, layers and / or sections should not be limited by these words. These terms are only used to distinguish one element, one component, one region, one layer, or section from another region, layer, or section. Thus, a first element, a first component, a first region, a first layer or section discussed below could be a second element, a second component, a second region, a second layer and / or Section without departing from the teachings of the inventive concept.
Räumlich relative Begriffe wie beispielsweise ”unterhalb”, ”unter”, ”unterer”, „darunter” ”über”, ”oberer” und dergleichen können hierin zur Erleichterung der Beschreibung verwendet werden, um eine Beziehung eines Elements oder Merkmals zu einem anderen Element (anderen Elementen) oder einem anderen Merkmal (anderen Merkmalen) wie in den Figuren veranschaulicht zu beschreiben. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um verschiedene Orientierungen der Vorrichtung in Verwendung oder im Betrieb zusätzlich zu den Orientierungen, welche in den Figuren abgebildet sind, zu enthalten. Beispielsweise wären, wenn die Vorrichtung in den Figuren umgedreht wird, Elemente, welche als ”unter” oder ”unterhalb” anderen Elementen oder Merkmalen oder „darunter” beschrieben sind, dann ”über” den anderen Elementen oder Merkmalen orientiert sein. Demnach können die beispielhaften Begriffe ”unter” und „darunter” sowohl eine Orientierung über als auch unter enthalten. Die Vorrichtung kann anderweitig orientiert sein (um 90 Grad gedreht oder unter anderen Orientierungen) und die räumlich relativen Beschreibungen, welche hierin verwendet werden, werden demgemäß interpretiert. Es wird zusätzlich verstanden werden, dass, wenn auf eine Schicht als „zwischen” zwei Schichten Bezug genommen wird, sie die einzige Schicht zwischen den zwei Schichten sein kann, oder eine oder mehrere dazwischengeschaltete Schichten gegenwärtig sein können.Spatially relative terms such as "below," "below," "below," "below," "above," "upper," and the like, may be used herein for ease of description to refer to a relationship of one element or feature to another (FIG. other elements) or another feature (other features) as illustrated in the figures. It will be understood that the spatially relative terms are intended to include various orientations of the device in use or operation in addition to the orientations depicted in the figures. For example, when the device in the figures is turned over, elements described as "below" or "below" other elements or features or "below" would then be oriented "above" the other elements or features. Thus, the exemplary terms "below" and "below" may include both an orientation above and below. The device may be otherwise oriented (rotated 90 degrees or under other orientations) and the spatially relative descriptions used herein interpreted accordingly. It will additionally be appreciated that when referring to a layer as "between" two layers, it may be the only layer between the two layers, or one or more intervening layers may be present.
Die Terminologie, welche hierin verwendet ist, ist nur zum Zweck des Beschreibens bestimmter Ausführungsformen und sie ist nicht vorgesehen, um für das erfinderische Konzept beschränkend zu sein. Wenn hierin verwendet sind die Singularformen ”einer/eine/eines” und ”der/die/das” vorgesehen, um ebenso die Pluralformen mit einzuschließen, solange der Zusammenhang nicht deutlich Anderweitiges anzeigt. Es wird weiterhin verstanden werden, dass die Begriffe ”weist auf” und/oder ”aufweisend”, wenn sie in dieser Beschreibung verwendet werden, die Anwesenheit von genannten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen, und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder Hinzufügung eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen. Wenn hierin verwendet schließt der Begriff ”und/oder” irgendeine und alle Kombinationen eines oder mehrerer der zugeordneten aufgelisteten Gegenstände ein. Ebenso ist der Begriff „beispielhaft” vorgesehen, um auf ein Beispiel oder eine Veranschaulichung Bezug zu nehmen.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the inventive concept. As used herein, the singular forms "one" and "the" are intended to include as well the plural forms unless the context clearly indicates otherwise. It will further be understood that the terms "pointing to" and / or "having" when used in this specification specify the presence of said features, integers, steps, operations, elements, and / or components, however not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, and / or groups thereof. As used herein, the term "and / or" includes any and all combinations of one or more of the associated listed items. Likewise, the term "exemplary" is intended to refer to an example or an illustration.
Es wird verstanden werden, dass wenn auf ein Element oder eine Schicht Bezug genommen wird als „auf”, „verbunden mit”, „gekoppelt mit” oder „benachbart zu” einem anderen Element oder einer anderen Schicht, es/sie direkt auf, direkt verbunden mit, direkt gekoppelt mit oder direkt benachbart zu dem anderen Element oder der anderen Schicht sein kann, oder dazwischen liegende Elemente oder Schichten gegenwärtig sein können. Im Gegensatz hierzu sind, wenn auf ein Element Bezug genommen wird als „direkt auf”, „direkt verbunden mit”, „direkt gekoppelt mit” oder „unmittelbar benachbart zu” einem anderen Element oder einer anderen Schicht, keine dazwischen liegenden Elemente oder Schichten gegenwärtig.It will be understood that when reference is made to an element or layer as being "on," "connected to," "coupled to," or "adjacent to" another element or layer, it directly refers to, directly may be associated with, directly coupled to or directly adjacent to the other element or layer, or intervening elements or layers may be present. In contrast, when referring to an element as being "directly on," "directly connected to," "directly coupled to," or "immediately adjacent to" another element or layer, there are no intervening elements or layers present ,
Solange nicht anderweitig definiert, haben alle Wortlaute bzw. Begriffe (einschließlich technischer und wissenschaftlicher Betreffe), welche hierin verwendet werden, dieselbe Bedeutung wie allgemein durch einen Fachmann auf dem Gebiet, zu dem dieses erfinderische Konzept gehört, verstanden wird. Es wird weiterhin verstanden werden, dass Wortlaute, wie diese, welche in gemeinhin verwendeten Wörterbüchern definiert sind, interpretiert werden sollten als eine Bedeutung habend, welche konsistent mit ihrer Bedeutung in dem Kontext des relevanten Fachgebietes und/oder der vorliegenden Beschreibung ist, und nicht in einem idealisierten oder übermäßig formalen Sinn interpretiert werden, solange nicht ausdrücklich hierin so definiert.Unless defined otherwise, all terms (including technical and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this inventive concept belongs. It will further be appreciated that word lyrics, such as those defined in commonly used dictionaries, should be interpreted as having a meaning consistent with their meaning in the context of the relevant art and / or description, rather than in an idealized or overly formal sense, unless expressly so defined herein.
1 ist ein Blockschaltbild, welches ein Beispiel einer Löschoperation veranschaulicht, welche in einer herkömmlichen nichtflüchtigen Speichervorrichtung 10, welche designierte „Puffer”- und „Haupt”-Bereiche aufweist, ausgeführt wird. Der Pufferbereich kann verwendet werden, um ankommende Daten zu empfangen, zu sammeln und vorläufig zu speichern, wohingegen der Hauptbereich verwendet werden kann, um Daten, welche von dem Pufferbereich vorgesehen sind, zu speichern. Wie es typisch ist, ist der Pufferbereich signifikant kleiner als der Hauptbereich. 1 FIG. 12 is a block diagram illustrating an example of an erase operation performed in a conventional nonvolatile memory device. FIG 10 having designated "buffer" and "main" areas is executed. The buffer area can be used to receive, collect and provisionally access incoming data whereas the main area can be used to store data provided by the buffer area. As is typical, the buffer area is significantly smaller than the main area.
Beispielsweise wird angenommen, dass das Speicherzell-Array, welches die nichtflüchtige Speichervorrichtung 10 konstituiert, 64 Wortleitungen (WL) aufweist, welche dem Hauptdatenbereich zugeordnet sind, und nur 2 WL, welche dem Pufferbereich zugeordnet sind. Es wird weiterhin angenommen, dass die nichtflüchtigen Speicherzellen des Hauptbereichs als 3-Bit-MLC (oder „TLC”) betrieben (beispielsweise programmiert gelesen und/oder gelöscht) werden, während die nichtflüchtigen Speicherzellen des Pufferbereichs als Einzelbit-SLC betrieben werden. Letztendlich wird angenommen, dass jede nichtflüchtige Speicherzelle in der nichtflüchtigen Speichervorrichtung 10 eine Flash-Speicherzelle ist, welche vor einem Wiederprogrammiert-Werden bzw. Reprogrammiert-Werden gelöscht werden muss. Das heißt, dass folgend auf eine anfängliche Programmierung jeder Flash-Speicherzelle jede sukzessive bzw. nachfolgende Programmierung der Flash-Speicherzelle eine vorherige Löschung der Flash-Speicherzelle benötigt. Unter diesen herkömmlichen Annahmen benötigt die einzelne Löschung einer 3-Bit-Flash MLC in dem Hauptbereich die entsprechenden bzw. angemessenen Löschungen von entsprechenden SLC in dem Pufferbereich bis zu 96mal. Das heißt, die Löschung jedes Bit von Daten, welches in einer 3-Bit MLC des Hauptbereichs gespeichert ist, benötigt bis zu 32 Löschungen von entsprechenden SLC in dem Pufferbereich.For example, it is assumed that the memory cell array comprising the nonvolatile memory device 10 constituted having 64 word lines (WL) associated with the main data area and only 2 WL associated with the buffer area. It is further believed that the nonvolatile memory cells of the main area are operated (eg, programmed read and / or erased) as a 3-bit MLC (or "TLC") while the nonvolatile memory cells of the buffer area are operated as a single-bit SLC. Finally, it is assumed that any nonvolatile memory cell in the nonvolatile memory device 10 is a flash memory cell which must be erased before being reprogrammed or reprogrammed. That is, following initial programming of each flash memory cell, each successive programming of the flash memory cell requires prior erasure of the flash memory cell. Under these conventional assumptions, the single erasure of a 3-bit Flash MLC in the main area requires the appropriate deletions of corresponding SLC in the buffer area up to 96 times. That is, the erasure of each bit of data stored in a 3-bit MLC of the main area requires up to 32 erasures of corresponding SLC in the buffer area.
Dieses Ergebnis veranschaulicht ein wirkliches Potentialproblem bei herkömmlichen nichtflüchtigen Speichervorrichtungen, welche einen Pufferbereich einer relativen Hochgeschwindigkeitspuffer-SLC haben, welcher Programmdaten zu einem Hauptbereich einer MLC mit relativ niedriger Geschwindigkeit passiert. Fachleute werden erkennen, dass eine sehr häufige Löschung der Speicherzellen in einem Pufferbereich beispielsweise die Leistungsfähigkeit der nichtflüchtigen Speichervorrichtung schnell verschlechtern wird. Dies kann insbesondere für Speicherzellen wahr sein, welche vertikalen NAND-Flash(VNAND)-Speichervorrichtungen zugeordnet sind, welche durch (eine) relativ lange Löschzeiten) charakterisiert sind.This result illustrates a real potential problem with conventional nonvolatile memory devices having a high speed buffer SLC buffer area which passes program data to a main area of a relatively low speed MLC. Those skilled in the art will recognize that a very frequent erasure of the memory cells in a buffer area, for example, will quickly degrade the performance of the nonvolatile memory device. This may be especially true for memory cells associated with vertical NAND flash (VNAND) memory devices characterized by relatively long erase times.
In Hinsicht auf das Vorangehende und andere herkömmliche Speichersystemanordnungen und Operationsparameter bzw. Betriebsparameter, welche notwendigerweise zu einer dramatischen Verschlechterung bzw. Alterung von nichtflüchtigen Speicherzellen führen, sehen Ausführungsformen des erfinderischen Konzepts Betriebsverfahren und Speichersysteme vor, welche eine weniger häufige physikalische Löschung (oder weniger physikalische Löschungen) von konstituierenden nichtflüchtigen Speicherzellen benötigen. Die Begriffe „physikalisches Löschen” oder „physikalische Löschung” werden hier eingeführt, um herkömmliche Herangehensweisen besser vom Re-Programmieren von nichtflüchtigen Speicherzelle zu unterscheiden. Das heißt, dass Fachleute verstehen, dass eine vorangehend programmierte nichtflüchtige Speicherzelle (d. h. eine nichtflüchtige Speicherzelle, welche auf einen Grenzspannungszustand anders als einen Löschzustand programmiert worden ist) zuerst „physikalisch gelöscht” werden muss durch die Anwendung von bestimmten Steuerspannungen, welche die Grenzspannung der nichtflüchtigen Speicherzelle zum Löschzustand wiederherstellen. Unter Verwendung eines Beispiels von Flash-Speicherzellen können bestimmte Steuerspannungen, wie sie verschiedentlich durch Pegel und Zeitdauer im Stand der Technik definiert sind, angewandt werden, um im Wesentlichen elektrische Ladung von einer Gate-Struktur der Flash-Speicherzelle zu entfernen (oder zu entladen), wodurch die Grenzspannung der Flash-Speicherzelle zu einem Löschzustand wiederhergestellt wird.In view of the foregoing and other conventional memory system arrangements and operational parameters which necessarily result in dramatic aging of nonvolatile memory cells, embodiments of the inventive concept provide operating methods and memory systems which require less frequent physical erasure (or fewer physical erasures ) of constituent nonvolatile memory cells. The terms "physical erase" or "physical erase" are introduced herein to better distinguish conventional approaches from reprogramming nonvolatile memory cells. That is, those skilled in the art will understand that a previously programmed nonvolatile memory cell (ie, a nonvolatile memory cell that has been programmed to a threshold voltage state other than an erase state) must first be "physically erased" by the application of certain control voltages representing the nonvolatile voltage limit Restore memory cell to the clear state. Using an example of flash memory cells, certain control voltages, as variously defined by level and time in the prior art, may be employed to substantially remove (or discharge) electrical charge from a gate structure of the flash memory cell. whereby the threshold voltage of the flash memory cell is restored to an erase state.
Im Gegensatz dazu sehen bestimmte Ausführungsformen des erfinderischen Konzepts vor, was als eine oder mehrere „Logische Löschung(en)” für eine nachfolgend programmierte nichtflüchtige Speicherzelle verstanden werden kann, bevor die nichtflüchtige Speicherzelle zu irgendeinem Punkt in ihrer nachfolgenden Programmierung physikalisch gelöscht werden muss. Solch eine logische Löschung wird durch eine essentielle Re-Definition verschiedener Zustände, welche zum Programmieren, Verifizieren und/oder Lesen der nichtflüchtigen Speicherzelle verwendet werden, begleitet. Beispielsweise können 1 bis M gültige Löschzustände für eine nichtflüchtige Speicherzelle definiert sein. Während eines ersten Programmierens der nichtflüchtigen Speicherzelle kann eine erste Löschzustands-Definition, welche durch einen entsprechenden ersten Löschzustandsbereich einer möglichen Grenzspannungsverteilung für die nichtflüchtige Speicherzelle angezeigt wird, verwendet werden. Dann kann während eines zweiten nachfolgenden Programmierens der nichtflüchtigen Speicherzelle eine zweite Löschzustands-Definition, welche durch einen entsprechenden zweiten Löschzustandsbereich der Grenzspannungsverteilung für die nichtflüchtige Speicherzelle angezeigt wird, verwendet werden, welcher unterschiedlich ist von dem ersten Löschzustandsbereich. Durch ein Verwenden einer unterschiedlichen Definition für den Löschzustand (beispielsweise einen Zustand, welcher einem Datenwert von „1” in einer SLC entspricht) der nichtflüchtigen Speicherzelle vermeidet die Steuerlogik des Speichersystems die herkömmliche Notwendigkeit, die nichtflüchtige Speicherzelle zuerst vor der zweiten Programmieroperation physikalisch zu löschen. Dieses Konzept wird hierin nachstehend in einigen zusätzlichen Details erweitert.In contrast, certain embodiments of the inventive concept provide what may be understood as one or more "Logical Erase (s)" for a subsequently programmed nonvolatile memory cell before the nonvolatile memory cell must be physically erased at any point in its subsequent programming. Such logical erasure is accompanied by an essential re-definition of various states used to program, verify, and / or read the nonvolatile memory cell. For example, 1 to M valid clear conditions may be defined for a nonvolatile memory cell. During a first programming of the nonvolatile memory cell, a first erase state definition indicated by a corresponding first erase state region of a potential threshold voltage distribution for the nonvolatile memory cell may be used. Then, during a second subsequent programming of the nonvolatile memory cell, a second erase state definition indicated by a corresponding second erase state region of the threshold voltage distribution for the nonvolatile memory cell may be used, which is different from the first erase state region. By using a different definition for the erase state (eg, a state corresponding to a data value of "1" in an SLC) of the nonvolatile memory cell, the control logic of the memory system avoids the conventional need to first erase the nonvolatile memory cell prior to the second program operation physically delete. This concept will be expanded on in some additional details hereinbelow.
Zurückkehrend zu dem obenstehend in Verbindung mit 1 beschriebenen Beispiel müssen die Pufferbereich-Speicherzellen, welche verwendet werden, um Programmdaten in bzw. zu Hauptbereichs-Speicherzellen zu passieren, nicht mit einer solchen Frequenz physikalisch gelöscht werden, wenn eine Anzahl von herkömmlich benötigten physikalischen Löschungen durch logische Löschungen substitutiert werden könnte. Die Lösch- und Programmierzustände für die Speicherzellen eines Pufferspeichers sind während nachfolgende Programmieroperationen für eine Definition bereitwillig aufnahmefähig, da das einzelne Bit-Datum, welches in der SLC des Pufferbereichs gespeichert ist, invalidiert werden kann, sobald die Daten bzw. das Datum erfolgreich zu den Speicherzellen des Hauptbereichs passiert worden ist. Der Begriff „invalidiert”, wie er in diesem Zusammenhang verwendet wird, bezieht sich auf irgendeine Anzahl von Ereignissen, welche es essentiell ermöglichen, dass gespeicherte Daten als redundant, außerhalb des Datums, als nicht länger benötigt oder nicht länger zutreffend angesehen werden. Solche Ereignisse schließen ein Passieren von Daten von einem Puffer, ein Kopieren von Daten zu einem neuen Platz, eine Konsolidierung oder Aggregation von Daten (beispielsweise Ausschussdatensammlung), eine Fehlererfassung etc. ein.Returning to the above in connection with 1 described example, the buffer area memory cells used to pass program data to main area memory cells need not be physically erased at such a frequency if a number of conventionally required physical erasures could be substituted by logical erasures. The erase and program states for the memory cells of a buffer memory are readily receptive to subsequent definition during a definition operation because the single bit data stored in the SLC of the buffer area may be invalidated as soon as the data or data succeeds Memory cells of the main area has been passed. The term "invalidated" as used in this context refers to any number of events that essentially allow stored data to be considered redundant, out-of-date, no longer needed, or no longer valid. Such events include passing data from a buffer, copying data to a new location, consolidating or aggregating data (e.g., scrap data collection), error detection, and so forth.
In irgendeinem Ereignis kann, sobald das „migrierende” Datum das „fehlerhafte” Datum nicht länger als gültig betrachtet wird, der Löschzustand und/oder Programmierzustand (-zustände) für die Pufferbereichs-Speicherzelle redefiniert werden, um die Pufferbereichs-Speicherzelle logisch zu löschen. Mehrere mögliche Herangehensweisen für eine Lösch- und Programmierzustands-Re-Definition werden hierin nachstehend in einigen zusätzlichen Details beschrieben werden.In any event, as soon as the "migrating" date the "erroneous" date is no longer considered valid, the erase state and / or program state (states) for the buffer area memory cell may be redefined to logically clear the buffer area memory cell. Several possible approaches to erase and program state re-definition will be described hereinafter in some additional detail.
Es sollte festgehalten werden, dass der Umfang des erfinderischen Konzepts nicht auf nur Speichervorrichtungen, Speichersysteme und Programmierverfahren, welche einen Pufferspeicher verwenden, beschränkt ist. Auch ist der Umfang des erfinderischen Konzepts nicht auf Flash-Speicherzellen und verwandte bzw. bezogene Systeme und Verfahren beschränkt, trotz der Tatsache, dass einige der ermöglichenden Ausführungsformen, welche hierin nachstehend beschrieben sind, die Verwendung von Flash-Speicherzellen annehmen.It should be noted that the scope of the inventive concept is not limited to only memory devices, memory systems and programming methods using a buffer memory. Also, the scope of the inventive concept is not limited to flash memory cells and related systems and methods, despite the fact that some of the enabling embodiments described hereinbelow assume the use of flash memory cells.
Vielmehr überdeckt der Umfang des erfinderischen Konzepts alle nichtflüchtigen Speichervorrichtungen, welche in der Lage sind, einen Löschzustand und/oder Programmierzustand (Programmierzustände) zu re-definieren, um dadurch ein Auslassen einer physikalischen Löschoperation für konstituierende Speicherzellen zwischen wenigstens zwei aufeinanderfolgenden Programmieroperationen zu ermöglichen.Rather, the scope of the inventive concept covers all nonvolatile memory devices capable of re-defining an erase state and / or program state (program states), thereby allowing omission of a physical erase operation for constituent memory cells between at least two sequential program operations.
Beispielsweise kann derselbe technische Effekt in bestimmten Ausführungsformen des erfinderischen Konzepts, wenn es auf Speicherzellen, welche Metadaten speichern, angewandt wird, erhalten werden. Wie durch Fachleute anerkannt werden wird, werden Metadaten häufig aktualisiert. Eher als ein physikalisches Löschen von Speicherzellen in Antwort auf jede Metadaten-Aktualisierungsanforderung können die Lösch- und/oder Programmier-Zustände der nichtflüchtigen Speicherzellen, welche verwendet werden, um die Metadaten zu speichern, re-definiert werden, um logische Löschungen zwischen aufeinanderfolgenden physikalischen Löschungen zu bewirken. Auf diese Art und Weise kann die Anzahl von (physikalischen) Löschoperationen, welche auf die nichtflüchtigen Speicherzellen, welche Metadaten speichern, angewandt werden, dramatisch verringert werden.For example, the same technical effect may be obtained in certain embodiments of the inventive concept when applied to memory cells storing metadata. As will be appreciated by those skilled in the art, metadata is frequently updated. Rather than physically erasing memory cells in response to each metadata update request, the erase and / or program states of the nonvolatile memory cells used to store the metadata may be re-defined to logical erasures between successive physical erasures to effect. In this way, the number of (physical) erase operations applied to the nonvolatile memory cells storing metadata can be dramatically reduced.
2 ist ein Blockschaltbild, welches eine nichtflüchtige Speichervorrichtung in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 2 weist die nichtflüchtige Speichervorrichtung 100 im Allgemeinen in einem relevanten Teil ein Speicherzell-Array 110, einen Zeilen-Dekoder 120, einen Seitenpuffer 130, eine Steuerlogik 140 und einen Spannungserzeuger 150 auf. 2 FIG. 10 is a block diagram illustrating a nonvolatile memory device in accordance with certain embodiments of the inventive concept. Referring to 2 has the non-volatile storage device 100 generally in a relevant part of a memory cell array 110 , a line decoder 120 , a page buffer 130 , a control logic 140 and a voltage generator 150 on.
Das Speicherzell-Array 110 weist eine Mehrzahl von Zellsträngen bzw. Zellstrings auf, welche auf einem Substrat in Zeilen- und Reihenrichtungen angeordnet sind. Jeder Zellstrang weist eine Mehrzahl von Speicherzellen auf, welche in einer Richtung rechtwinklig zu dem Substrat geschichtet sind. Das heißt, dass Speicherzellen auf dem Substrat entlang einer Zeilenrichtung und einer Spaltenrichtung vorgesehen sind, und in einer Richtung rechtwinklig zu dem Substrat geschichtet sind, um eine dreidimensionale Struktur zu bilden. Das Speicherzell-Array 110 weist eine Mehrzahl von nichtflüchtigen Speicherzellen auf, von welchen jede in der Lage ist, ein oder mehrere Bits pro Speicherzelle zu speichern.The memory cell array 110 has a plurality of cell strands, which are arranged on a substrate in row and row directions. Each cell strand has a plurality of memory cells layered in a direction perpendicular to the substrate. That is, memory cells are provided on the substrate along a row direction and a column direction, and layered in a direction perpendicular to the substrate to form a three-dimensional structure. The memory cell array 110 has a plurality of nonvolatile memory cells, each of which is capable of storing one or more bits per memory cell.
Beispielsweise kann das Speicherzell-Array 110 der 2 einen Haupt-Datenbereich 110c, welcher verwendet wird, um Daten, welche durch die nichtflüchtige Speichervorrichtung 100 empfangen werden, zu speichern, einen Pufferbereich 110b, welcher verwendet wird, um vorübergehend die Daten, welche in dem Hauptdatenbereich 110c zu speichern sind, zu speichern, und einen Metadatenbereich 110a aufweisen, welcher verwendet wird, um Daten, welche sich auf Meta-Informationen beziehen, zu speichern. Die Speicherzellen des Hauptdatenbereichs 110c können als MLC verwendet werden (beispielsweise programmiert werden, gelesen werden und gelöscht werden), wohingegen die Speicherzellen des Pufferbereichs 110b und die Speicherzellen des Metabereichs 110a als SLC verwendet werden können.For example, the memory cell array 110 of the 2 a main data area 110c , which is used to store data generated by the non-volatile memory device 100 be received, store a buffer area 110b , which is used to temporarily store the data in the main data area 110c to save, save, and a metadata area 110a which is used to store data related to meta-information. The memory cells of the main data area 110c can be used as MLC ( for example, being programmed, read and erased), whereas the memory cells of the buffer area 110b and the memory cells of the metabereichs 110a can be used as SLC.
Der Zeilendekoder 120 ist mit dem Speicherzell-Array 110 durch eine Mehrzahl von Wortleitungen (WL) verbunden und kann konfiguriert sein, um in Antwort auf Steuersignale zu arbeiten, welche durch die Steuerlogik 140 vorgesehen sind, und in Antwort auf eine extern vorgesehene Adresse (ADDR). Das heißt, dass der Zeilendekoder 120 als ein auf die empfangene Adresse antwortender Zeilenadressdekoder konfiguriert sein kann, wobei der Zeilendekoder 120 eine oder mehrere Wortleitung(en) unter der Mehrzahl von Wortleitungen auswählt, welche durch einen dekodierten Zeilenadressabschnitt der empfangenen Adresse angezeigt wird (werden).The row decoder 120 is with the memory cell array 110 connected by a plurality of word lines (WL) and may be configured to operate in response to control signals generated by the control logic 140 are provided and in response to an externally provided address (ADDR). That is, the row decoder 120 may be configured as a row address decoder responding to the received address, the row decoder 120 select one or more word line (s) among the plurality of word lines indicated by a decoded row address portion of the received address.
Innerhalb dieser Konfiguration ist der Zeilendekoder 120 in der Lage, Steuerspannungen, welche durch den Spannungserzeuger 150 vorgesehen werden, einer ausgewählten Wortleitung und nicht-ausgewählten Wortleitungen in Antwort auf die dekodierte Zeilenadresse und die Steuersignale, welche von der Steuerlogik 140 empfangen werden, zur Verfügung zu stellen. Beispielsweise kann der Zeilendekoder 120 eine Pass-Spannung (Vpass), eine Programmierspannung (Vpgm), eine Lesespannung (Vread) etc. empfangen und selektiv für die Mehrzahl von Wortleitungen vorsehen.Within this configuration is the row decoder 120 able to generate control voltages through the voltage generator 150 a selected word line and unselected word lines in response to the decoded line address and the control signals supplied by the control logic 140 be provided. For example, the row decoder 120 receive a pass voltage (Vpass), a program voltage (Vpgm), a read voltage (Vread), etc., and selectively provide for the plurality of word lines.
Der Seitenpuffer 130 ist mit dem Speicherzell-Array 110 über eine Mehrzahl von Bitleitungen BL verbunden und arbeitet in Antwort auf Steuersignale, welche durch die Steuerlogik 140 vorgesehen sind, um ein oder mehrere Bitleitung(en) aus der Mehrzahl von Bitleitungen auszuwählen. In bestimmten Ausführungsformen kann der Seitenpuffer 130 eine Mehrzahl von individuellen Seitenpufferschaltungen aufweisen, welche mit einer oder mehreren Bitleitung(en) gemäß einer definierten Architektur verbunden sind. Jeder Seitenpuffer kann ein Daten-Latch und ein Re-Arrangier- bzw. Wiederanordnungs-Latch aufweisen.The page buffer 130 is with the memory cell array 110 connected via a plurality of bit lines BL and operates in response to control signals generated by the control logic 140 are provided to select one or more bit line (s) from the plurality of bit lines. In certain embodiments, the page buffer 130 a plurality of individual page buffer circuits connected to one or more bitlines according to a defined architecture. Each page buffer may include a data latch and a re-arrange latch.
Unter der Steuerung der Steuerlogik 140 kooperieren der Zeilendekoder 120 und der Seitenpuffer 130, um Programmier- und Leseoperationen auszuführen. Das heißt, dass durch eine selektive Steuerung der Wortleitungen durch den Zeilendekoder 120 und eine selektive Steuerung der Bitleitungen durch den Seitenpuffer 130 eine oder mehrere Speicherzellen in dem Speicherzell-Array 110 während der Ausführung einer Programmieroperation oder einer Leseoperation ausgewählt werden können. Während einer Programmieroperation kann eine Verifikations-Leseoperation durchgeführt werden, wie es durch Fachleute verstanden wird. Der Seitenpuffer 130 ist weiterhin konfiguriert, um Lesedaten als das Ergebnis einer Leseoperation oder einer Verifikations-Leseoperation vorzusehen, und um Programmierdaten (DATA) während einer Programmieroperation zu empfangen.Under the control of the control logic 140 cooperate the row decoder 120 and the page buffer 130 to perform programming and reading operations. That is, by selective control of the word lines by the row decoder 120 and a selective control of the bitlines by the page buffer 130 one or more memory cells in the memory cell array 110 during the execution of a program operation or a read operation. During a program operation, a verify read operation may be performed as understood by those skilled in the art. The page buffer 130 is further configured to provide read data as the result of a read operation or a verify read operation, and to receive program data (DATA) during a program operation.
Die Programmierdaten, welche durch den Seitenpuffer 130 empfangen werden, werden in das Speicherzell-Array 110 geschrieben werden. Das heißt, dass der Seitenpuffer 130 verwendet werden kann, um Daten zu dem Pufferbereich 110b zu programmieren und nachfolgend die vorübergehend gespeicherten Programmierdaten zu dem Hauptbereich 110c und/oder dem Metadatenbereich 110a zu transferieren bzw. zu übertragen. Alternativ können Programmierdaten, welche in dem Seitenpuffer 130 gespeichert sind, direkt in den Hauptbereich 110c oder den Metabereich 110a geschrieben werden. Bestimmte herkömmlich verstandene Operationen können verwendet werden, um die verschiedenen Bereiche des Speicherzell-Arrays 110 zu „haushalten”, und sie weisen (beispielsweise) eine Abfalldaten-Sammeloperation, eine Rückkopieroperation etc. auf.The programming data provided by the page buffer 130 are received in the memory cell array 110 to be written. That is, the page buffer 130 can be used to add data to the buffer area 110b and subsequently the temporarily stored programming data to the main area 110c and / or the metadata area 110a to transfer or transfer. Alternatively, programming data stored in the page buffer 130 stored directly in the main area 110c or the meta area 110a to be written. Certain conventionally understood operations may be used to describe the various areas of the memory cell array 110 to "house", and they have (for example) a waste data collection operation, a copyback operation, etc.
Der Spannungserzeuger 150 kann verwendet werden, um verschiedene Spannungen unter der Steuerung der Steuerlogik 140 zu erzeugen. Beispielsweise kann der Spannungsgenerator 150 die Pass-Spannung (Vpass), die Programmierspannung (Vpgm), die Lesespannung (Vread) sowie eine Verifikationsspannung (Vvfy) erzeugen. Von Interesse ist, dass es einige Ausführungsformen des erfinderischen Konzepts benötigen, dass einige oder mehrere dieser Steuerspannungen bei einem einer Mehrzahl von verschiedenen Pegeln während Programmier-, Lese- und Löschoperationen vorgesehen sind, abhängig von der gegenwärtigen Definition der Löschzustandsdefinition und/oder dem Programmierzustand (Programmierzuständen).The voltage generator 150 Can be used to control different voltages under control of the control logic 140 to create. For example, the voltage generator 150 generate the pass voltage (Vpass), the program voltage (Vpgm), the read voltage (Vread), and a verify voltage (Vvfy). Of interest, some embodiments of the inventive concept require that some or more of these control voltages be provided at one of a plurality of different levels during program, read and erase operations, depending on the current definition of the erase state definition and / or state ( programming states).
Die Steuerlogik 140 ist konfiguriert, um einen Gesamtbetrieb der nichtflüchtigen Speichervorrichtung 100 (beispielsweise Programmier-, Lese- und Löschoperationen) zu steuern. Die Steuerlogik 140 kann in Antwort auf bestimmte extern vorgesehene Steuersignale (CTRL) und/oder Befehle (CMD) arbeiten. Die Steuerlogik 140 kann die Ergebnisse einer Verifikations-Leseoperation von dem Seitenpuffer 130 empfangen, um beispielsweise zu bestimmen, welche Speicherzellen programmiert (program pass) oder fehlerhaft programmiert (program fail) sind.The control logic 140 is configured to perform an overall operation of the nonvolatile memory device 100 (for example, program, read, and delete operations). The control logic 140 may operate in response to certain externally provided control signals (CTRL) and / or commands (CMD). The control logic 140 can read the results of a verify read from the page buffer 130 for example, to determine which memory cells are programmed (program pass) or program fail.
Zusätzlich kann die Steuerlogik 140 verwendet werden, um eine Natur oder Gültigkeit von Daten zu bestimmen, welche in einer nichtflüchtigen Speicherzelle des Speicherzell-Array gemäß gegenwärtigen Definitionen des Löschzustands und/oder Programmierzustands (Programmierzuständen) gespeichert sind. Beispielsweise kann die Steuerlogik 140 nach einem Daten-Invalidierereignis (beispielsweise einem Datentransfer von einem Pufferspeicher oder einer Metadaten-Aktualisierungsanfrage) verwendet werden, um den Löschzustand und/oder Programmierzustand einer Pufferbereichs-Speicherzelle zu re-definieren derart, dass die Pufferbereichs-Speicherzelle nicht physikalisch gelöscht werden muss, bevor sie wieder programmiert wird.In addition, the control logic 140 may be used to determine a nature or validity of data stored in a nonvolatile memory cell of the memory cell array in accordance with current definitions of the erase state and / or program state (program states). For example, the control logic 140 after a data invalidation event ( a data transfer from a buffer memory or a metadata update request) may be used to re-define the erase state and / or program state of a buffer area memory cell such that the buffer area memory cell need not be physically cleared before being reprogrammed.
In bestimmten Ausführungsformen des erfinderischen Konzepts wird die Funktion des „Re-Definierens” eines Löschzustandes oder Programmier-Zustandes die Steuerlogik 140, welche relevante Zustandsinformationen, welche in einem Zustandsregister 141 gespeichert sind, ändert, involvieren. Solche Zustandsinformationen können nachfolgend verwendet werden, um den Pegel von Steuerspannungen, welche während nachfolgenden Programmieroperationen verwendet werden, zu definieren, oder verwendet werden, um gespeicherte Daten während nachfolgenden Leseoperationen zu interpretieren. Demzufolge können in bestimmten Ausführungsformen des erfinderischen Konzepts eine oder mehrere Tabelle(n) von Zustandsinformationen referenziert werden und/oder einer oder mehrere Einträge in einem Zustandsinformationsregister können durch die Steuerlogik 140 geändert werden, um die Re-Definition des Löschzustands und/oder eines Programmierzustands zu bewirken. Zusätzlich können die Zustandsinformationen – wenn sie durch die Steuerlogik 140 interpretiert werden – anzeigen, dass eine physikalische Löschoperation für eine bestimmte nichtflüchtige Speicherzelle benötigt wird.In certain embodiments of the inventive concept, the function of "re-defining" an erase state or program state becomes the control logic 140 which relevant state information contained in a state register 141 are stored, changed, involved. Such state information may subsequently be used to define the level of control voltages used during subsequent programming operations, or used to interpret stored data during subsequent read operations. Accordingly, in certain embodiments of the inventive concept, one or more tables of state information may be referenced and / or one or more entries in a state information register may be referenced by the control logic 140 be changed to effect the re-definition of the erase state and / or a program state. In addition, the state information - if it is through the control logic 140 - indicate that a physical erase operation is needed for a particular nonvolatile memory cell.
Beispielsweise kann in bestimmten Ausführungsformen des erfinderischen Konzepts die Steuerlogik 140 den Bereich einer Grenzspannungsverteilung, welche den Löschzustand anzeigt, erweitern. Demnach kann eine anfänglich definierte erste Löschzustands-Grenzspannungsverteilung, welche den Löschzustand während einer ersten Programmieroperation anzeigt, zu einer breiteren zweiten Löschzustands-Grenzspannungsverteilung erweitert werden, welche den Löschzustand während einer zweiten Programmieroperation, die der ersten Programmieroperation folgt, anzeigt. In der Tat wird der Löschzustandsbereich des Gesamtgrenzspannungsverteilungsbereichs für die nichtflüchtige Speicherzelle erhöht, um eine logische Löschoperation vorzusehen, welche die Notwendigkeit des Durchführens einer physikalischen Löschoperation vermeidet.For example, in certain embodiments of the inventive concept, the control logic 140 expand the range of a threshold voltage distribution indicating the erase state. Thus, an initially defined first erase state threshold voltage distribution indicative of the erase state during a first program operation may be extended to a wider second erase state boundary voltage distribution indicating the erase state during a second program operation following the first program operation. In fact, the erase state area of the total threshold voltage distribution area for the nonvolatile memory cell is increased to provide a logical erase operation that avoids the necessity of performing a physical erase operation.
Selbstverständlich stellt der Gesamtgrenzspannungsverteilungsbereich für nichtflüchtige Speicherzellen (d. h. der Bereich von einer Minimal-Grenzspannung zu einer Maximal-Grenzspannung für die nichtflüchtige Speicherzelle) eine praktische Grenze bzw. ein praktisches Limit für die Anzahl von Malen auf, die der Löschzustandsbereich erweitert werden kann. Sobald ein maximaler Löschzustandsbereich (oder eine maximale Löschzustands-Grenzspannungsverteilung) für eine nichtflüchtige Speicherzelle erreicht ist, wird die nächste Wiederverwendung (beispielsweise eine nächste Programmieroperation) eine vorangehende physikalische Löschung der nichtflüchtigen Speicherzelle benötigen. Die physikalische Löschung hat den Effekt des Zurückbringens (oder Re-Initialisierens) der Definition des Löschzustands zurück zu einer anfänglichen (beispielsweise minimal breiten) Lösch-Grenzspannungsverteilung. Die Zustandsinformationen können auch verwendet werden, um Steuerspannungen, welche nachfolgenden Programmieroperationen und Leseoperationen zugeordnet sind, welche re-definierte Lösch- und/oder Programmierzustände haben, zu definieren (oder re-definieren).Of course, the total limit voltage distribution range for nonvolatile memory cells (i.e., the range from a minimum threshold voltage to a maximum threshold voltage for the nonvolatile memory cell) provides a practical limit to the number of times the erase state area can be extended. Once a maximum erase state area (or maximum erase state boundary voltage distribution) for a nonvolatile memory cell is reached, the next reuse (eg, a next program operation) will require a previous physical erasure of the nonvolatile memory cell. The physical erasure has the effect of returning (or re-initializing) the definition of the erase state back to an initial (eg, minimum width) erase threshold voltage distribution. The state information may also be used to define (or re-define) control voltages associated with subsequent programming operations and read operations having re-defined erase and / or program states.
Zustandsinformationen können durch die Steuerlogik 140 gemanagt werden und können in dem Zustandsregister 141 der Steuerlogik 140 und/oder in dem Metadatenbereich 110a des Speicherzell-Array 110 gespeichert werden. Zustandsinformationen, welche wenigstens eine einer Löschzustandsinformation, einer Programmierzustandsinformation und einer Steuerspannungsinformation aufweisen, können auf einer Seite-zu-Seite-Basis und/oder einer Speicherblock-zu-Speicherblock-Basis gemanagt werden.State information can be obtained through the control logic 140 can be managed and can in the state register 141 the control logic 140 and / or in the metadata area 110a of the memory cell array 110 get saved. State information including at least one of an erase state information, program state information, and control voltage information may be managed on a page-by-page basis and / or a memory block-by-memory block basis.
Speichersysteme wie das Speichersystem 100 der 2 gemäß Ausführungsformen des erfinderischen Konzepts sind demzufolge in der Lage, eine oder mehrere nichtflüchtige Speicherzellen in einem Speicherzell-Array ohne eine 1-zu-1-Notwendigkeit zum Durchführen einer Löschoperation zu programmieren. Als ein Ergebnis kann die Häufigkeit von Löschoperationen, welche auf die nichtflüchtige Speicherzelle angewandt werden, verringert werden, wodurch eine Alterung der nichtflüchtigen Speicherzellen bemerkenswert nach hinten verschoben wird und eine Verringerung in der Betriebsgeschwindigkeit aufgrund der herkömmlich angelegten Multiplizität von Löschoperationen vermieden wird.Storage systems like the storage system 100 of the 2 Accordingly, according to embodiments of the inventive concept, it is capable of programming one or more nonvolatile memory cells in a memory cell array without a one-to-one need to perform an erase operation. As a result, the frequency of erase operations applied to the nonvolatile memory cell can be reduced, remarkably postponing aging of the nonvolatile memory cells and avoiding a reduction in the operation speed due to the conventionally applied multiplicity of erase operations.
3 ist eine perspektivische Darstellung, welche ein mögliches Beispiel des Speicherzell-Array 110 in 2 veranschaulicht. Bezug nehmend auf die 2 und 3 weist das Speicherzell-Array 110 eine Mehrzahl von Speicherblöcken BLK1 ~ BLKz auf. Jeder Speicherblock BLK hat eine dreidimensionale Struktur (oder vertikale Struktur). Jeder Speicherblock BLK kann Strukturen aufweisen, welche sich in einer ersten bis dritten Richtung erstrecken. Jeder Speicherblock BLK kann eine Mehrzahl von Strängen bzw. Strings (nicht gezeigt) aufweisen, welche sich in der zweiten Richtung erstrecken. Die Mehrzahl von Strängen kann voneinander entlang der ersten und dritten Richtung getrennt sein. 3 Fig. 16 is a perspective view showing a possible example of the memory cell array 110 in 2 illustrated. Referring to the 2 and 3 has the memory cell array 110 a plurality of memory blocks BLK1 ~ BLKz. Each memory block BLK has a three-dimensional structure (or vertical structure). Each memory block BLK may have structures extending in first to third directions. Each memory block BLK may have a plurality of strings (not shown) extending in the second direction. The plurality of strands may be separated from each other along the first and third directions.
Zellstränge eines Speicherblocks sind mit einer Mehrzahl von Bitleitungen BL, einer Mehrzahl von Strang-Auswahlleitungen SSL, einer Mehrzahl von Wortleitungen WL, einer oder einer Mehrzahl von Masse-Auswahlleitungen GSL und einer gemeinsamen Source-Leitung (nicht gezeigt) verbunden. Zellstränge der Mehrzahl von Speicherblöcken BLK1 ~ BLKz können die Mehrzahl von Bitleitungen BL teilen bzw. gemeinsam benutzen. Die Mehrzahl von Bitleitungen erstreckt sich entlang der zweiten Richtung, so dass sie in der Mehrzahl von Speicherblöcken BLK1 ~ BLKz gemeinsam benutzt wird.Cell strings of a memory block are connected to a plurality of bit lines BL, a plurality of string select lines SSL, a plurality of word lines WL, one or a plurality of ground select lines GSL, and a common source line (not shown). Cell strings of the plurality of memory blocks BLK1~BLKz can share the plurality of bit lines BL. The plurality of bit lines extend along the second direction so as to be shared in the plurality of memory blocks BLK1~BLKz.
Die Speicherblöcke BLK1 ~ BLKz können durch den Zeilendekoder 120 ausgewählt werden. Der Zeilendekoder 120 kann einen Speicherblock, welcher der empfangenen Adresse ADDR unter den Speicherblöcken BLK1 ~ BLKz entspricht, auswählen. Programmier-, Lese- und Löschoperationen werden in dem ausgewählten Speicherblock durchgeführt. Die Speicherblöcke BLK1 ~ BLKz werden detaillierter unter Bezugnahme auf 4 beschrieben werden.The memory blocks BLK1 ~ BLKz can be accessed by the row decoder 120 to be selected. The row decoder 120 may select a memory block corresponding to the received address ADDR among the memory blocks BLK1 ~ BLKz. Programming, reading and deleting operations are performed in the selected memory block. The memory blocks BLK1 ~ BLKz will be explained in more detail with reference to FIG 4 to be discribed.
4 ist eine perspektivische Querschnittsansicht, welche einen Speicherblock des Speicherzell-Array 110 der 3 weiter veranschaulicht. Bezug nehmend auf 4 ist ein erster Speicherblock (BLK1) entlang einer Richtung rechtwinklig zu einem Substrat (SUB) gebildet. Ein n+-Dotierungsbereich ist in dem Substrat gebildet. Eine Gate-Elektrodenschicht und eine Isolierschicht sind alternierend auf dem Substrat abgeschieden bzw. abgelagert. 4 FIG. 15 is a perspective cross-sectional view showing a memory block of the memory cell array. FIG 110 of the 3 further illustrated. Referring to 4 For example, a first memory block (BLK1) is formed along a direction perpendicular to a substrate (SUB). An n + doping region is formed in the substrate. A gate electrode layer and an insulating layer are alternately deposited on the substrate.
Eine Informationsspeicherschicht ist zwischen der Gate-Elektrodenschicht und der Isolierschicht gebildet. Die Informationsspeicherschicht in dem veranschaulichten Beispiel weist eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine Sperrisolierschicht auf.An information storage layer is formed between the gate electrode layer and the insulating layer. The information storage layer in the illustrated example includes a tunnel insulating layer, a charge storage layer, and a barrier insulating layer.
Nach dem Mustern bzw. Strukturieren der Gate-Elektrodenschicht und der Isolierschicht in einer vertikalen Richtung wird eine V-förmige Säule gebildet. Die Säule durchdringt die Gate-Elektrodenschicht und die Isolierschicht, so dass sie mit dem Substrat verbunden ist. Das Innere der Säule ist ein dielektrisches Feilenmuster (filing dielectric pattern) und kann durch ein isolierendes Material bzw. Isolationsmaterial wie beispielsweise Siliziumoxid konstituiert sein. Das Äußere der Säule ist ein vertikales aktives Muster bzw. eine vertikale aktive Struktur und kann durch einen Kanalhalbleiter konstituiert sein.After patterning the gate electrode layer and the insulating layer in a vertical direction, a V-shaped pillar is formed. The pillar penetrates the gate electrode layer and the insulating layer so as to be connected to the substrate. The interior of the pillar is a filing dielectric pattern and may be constituted by an insulating material such as silicon oxide. The exterior of the column is a vertical active pattern and a vertical active structure, respectively, and may be constituted by a channel semiconductor.
Bezug nehmend auf das veranschaulichte Beispiel der 4 ist die Gate-Elektrodenschicht des Speicherblocks BLK1 mit einer Masse-Auswahlleitung GSL, einer Mehrzahl von Wortleitungen WL1 ~ WL8 und einer Strang-Auswahlleitung SSL verbunden. Die Säule des Speicherblocks BLK1 kann mit einer Mehrzahl von Bitleitungen BLK1 ~ BLK3 verbunden sein. In 4 ist ein Speicherblock BLK1 veranschaulicht, so dass er zwei Auswahlleitungen GSL und SSL, acht Wortleitungen WL1 WL8 und drei Bitleitungen BL1 ~ BL3 hat, das erfinderische Konzept ist jedoch nicht darauf beschränkt.Referring to the illustrated example of 4 For example, the gate electrode layer of the memory block BLK1 is connected to a ground select line GSL, a plurality of word lines WL1~WL8, and a string select line SSL. The column of the memory block BLK1 may be connected to a plurality of bit lines BLK1~BLK3. In 4 That is, a memory block BLK1 is illustrated to have two select lines GSL and SSL, eight word lines WL1 WL8 and three bit lines BL1~BL3, but the inventive concept is not limited thereto.
5 ist ein äquivalentes Schaltbild des ersten Speicherblocks BLK1, welcher in 4 veranschaulicht ist. Bezug nehmend auf 5 sind NAND-Stränge NS11 ~ NS33 zwischen den Bitleitungen BL1 ~ BL3 und der gemeinsamen Source-Leitung CSL verbunden. Jeder NAND-Strang (beispielsweise NS11) weist einen Strang-Auswahltransistor SST, eine Mehrzahl von Speicherzellen MC1 ~ MC8 und einen Masse-Auswahltransistor GST auf. 5 FIG. 13 is an equivalent circuit diagram of the first memory block BLK1 incorporated in FIG 4 is illustrated. Referring to 5 NAND strings NS11~NS33 are connected between the bit lines BL1~BL3 and the common source line CSL. Each NAND thread (for example, NS11) has a thread select transistor SST, a plurality of memory cells MC1~MC8, and a ground select transistor GST.
Der Strang-Auswahltransistor SST ist mit Strang-Auswahlleitungen SSL SSL3 verbunden. Die Mehrzahl von Speicherzellen MC1 ~ MC8 ist jeweils mit den Wortleitungen WL1 ~ WL8 verbunden. Der Masse-Auswahltransistor GST ist mit einer Masse-Auswahlleitung GSL verbunden. Der Strang-Auswahltransistor SST ist mit einer Bitleitung BL verbunden, und der Masse-Auswahltransistor GST ist mit einer gemeinsamen Source-Leitung CSL verbunden.The string selection transistor SST is connected to string selection lines SSL SSL3. The plurality of memory cells MC1~MC8 are respectively connected to the word lines WL1~WL8. The ground selection transistor GST is connected to a ground select line GSL. The string selection transistor SST is connected to a bit line BL, and the ground selection transistor GST is connected to a common source line CSL.
Bezug nehmend auf 5 ist eine Wortleitung (beispielsweise WL1), welche auf einer gleichen „Höhe” über dem Substrat angeordnet ist, gemeinsam verbunden und die Strang-Auswahlleitungen SSL1 ~ SSL3 sind voneinander getrennt. Wenn ein Satz von Speicherzellen (hierin nachstehend „eine Seite”), welche mit der ersten Wortleitung WL1 verbunden ist und zu den NAND-Strängen NS11, NS12 und NS13 gehört, programmiert wird, werden die erste Wortleitung WL1 und die erste Strang-Auswahlleitung SSL1 ausgewählt.Referring to 5 That is, a word line (eg, WL1), which is disposed at a same "height" above the substrate, is commonly connected, and the string select lines SSL1~SSL3 are separated from each other. When a set of memory cells (hereinafter, "one page") associated with the first word line WL1 and belonging to the NAND strings NS11, NS12 and NS13 are programmed, the first word line WL1 and the first string selection line become SSL1 selected.
Unabhängig davon, ob das Speicherzell-Array einer nichtflüchtigen Speichervorrichtung, welche mit einer Ausführungsform des erfinderischen Konzepts konsistent ist, ein 2D- oder ein 3D-Speicherzell-Array ist, können die konstituierenden nichtflüchtigen Speicherzellen nacheinanderfolgend gemäß einem Betriebsverfahren programmiert werden, welches die Anzahl von Löschoperationen, welche auf die nichtflüchtigen Speicherzellen ausgeübt werden, verringert.Regardless of whether the memory cell array of a nonvolatile memory device consistent with an embodiment of the inventive concept is a 2D or 3D memory cell array, the constituent nonvolatile memory cells may be sequentially programmed according to an operating method which determines the number of times Erase operations that are applied to the nonvolatile memory cells, reduced.
Beispielsweise ist 6 ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß einer Ausführungsform des erfinderischen Konzepts zusammenfasst. Bezug nehmend auf 6 beginnt das Betriebsverfahren in einem relevanten Abschnitt, wenn erste Daten zu einer ersten nichtflüchtigen Speicherzelle in einer nichtflüchtigen Speichervorrichtung programmiert werden (S110). Genauer wird die erste Programmieroperation in Antwort auf einen ersten Programmierbefehl (oder Instruktion) durchgeführt, welcher durch eine nichtflüchtige Speichervorrichtung empfangen wird, welche ein Speicherzell-Array hat, welches einen Pufferbereich und einen Hauptbereich aufweist, wobei Schritt S110 die ersten Daten in eine SLC des Pufferbereichs unter Verwendung einer ersten Programmierspannung Vpgm1 und einer entsprechenden ersten Verifikationsspannung Vvfy programmiert.For example 6 5 is a flowchart summarizing an operation method for a nonvolatile memory device according to an embodiment of the inventive concept. Referring to 6 When the first data is programmed to a first nonvolatile memory cell in a nonvolatile memory device, the operation procedure starts in a relevant section (S110). More specifically, the first program operation is performed in response to a first program instruction (or instruction) executed by a nonvolatile memory device which has a memory cell array having a buffer area and a main area, wherein step S110 programs the first data into an SLC of the buffer area using a first program voltage Vpgm1 and a corresponding first verify voltage Vvfy.
Dann wird eine Bestimmung getätigt, ob die ersten Daten erfolgreich von der ersten nichtflüchtigen Speicherzelle zu einer zweiten nichtflüchtigen Speicherzelle in dem Hauptbereich übertragen bzw. transferiert worden sind (S120 = JA). Es wird angenommen, dass die zweite nichtflüchtige Speicherzelle des Hauptbereichs eine MLC ist. Die Bestimmung einer erfolgreichen Übertragung von ersten Daten von dem Pufferbereich zu dem Hauptbereich invalidiert effektiv die Daten, welche in der ersten nichtflüchtigen Speicherzelle gespeichert sind, und es ist ein Beispiel einer Anzahl von möglichen „Daten-Invalidierungsereignissen” oder einer Anzahl von möglichen „Zustands-Re-Definitionsereignissen”.Then, a determination is made as to whether the first data has been successfully transferred from the first nonvolatile memory cell to a second nonvolatile memory cell in the main area (S120 = YES). It is assumed that the second nonvolatile memory cell of the main area is an MLC. The determination of a successful transfer of first data from the buffer area to the main area effectively invalidates the data stored in the first nonvolatile memory cell, and is an example of a number of possible "data invalidation events" or a number of possible "statuses". Re-defining events. "
Demzufolge re-definiert bei einer Bestimmung, dass die ersten Daten erfolgreich zu der zweiten nichtflüchtigen Speicherzelle in dem Hauptbereich übertragen worden sind – als ein Zustands-Re-Definitionsereignis für die erste nichtflüchtige Speicherzelle – das Betriebsverfahren wenigstens den Löschzustand, welcher verwendet wird, um als nächstes Daten in der ersten nichtflüchtigen Speicherzelle zu speichern (S130). Es gibt eine Anzahl von Wegen, den Löschzustand (oder einen Programmierzustand) zu re-definieren. In einer Herangehensweise kann eine erste (oder anfängliche) Löschzustands-Grenzspannungsverteilung unter der Annahme eines einzelnen vorangehenden Programmierens der ersten nichtflüchtigen Speicherzelle auf eine zweite Löschzustands-Grenzspannungsverteilung erweitert werden, welche breiter ist als die erste Löschzustands-Grenzspannungsverteilung und diese subsumiert. In bestimmten Ausführungsformen des erfinderischen Konzepts subsumiert die zweite Löschzustands-Grenzspannungsverteilung eine erste Programmierzustands- Grenzspannungsverteilung, welche aus der Anwendung der ersten Programmierspannung Vpgm1 resultiert. Dieses Ergebnis macht demnach die entsprechende Re-Definition des Programmierzustands von der ersten Programmierzustands-Grenzspannungsverteilung zu einer höheren (außerhalb der zweiten Löschzustands-Grenzspannungsverteilung) zweiten Programmierzustands-Grenzspannungsverteilung notwendig derart, dass die erste nichtflüchtige Speicherzelle während einer nächsten nachfolgenden Programmieroperation wiederprogrammiert bzw. re-programmiert werden kann.Accordingly, upon determination that the first data has been successfully transferred to the second nonvolatile memory cell in the main area - as a state re-definition event for the first nonvolatile memory cell - the operating method re-defines at least the erase state which is used as storing next data in the first nonvolatile memory cell (S130). There are a number of ways to re-define the erase state (or a program state). In one approach, assuming a single prior programming of the first nonvolatile memory cell, a first (or initial) erase state threshold voltage distribution may be extended to a second erase state boundary voltage distribution that is wider than and subsumes the first erase state boundary voltage distribution. In certain embodiments of the inventive concept, the second erase state threshold voltage distribution subsumes a first programming state boundary voltage distribution resulting from the application of the first program voltage Vpgm1. This result therefore necessitates the corresponding re-definition of the programming state from the first programming state boundary voltage distribution to a higher (outside the second clear state boundary voltage distribution) second programming state boundary voltage distribution such that the first nonvolatile memory cell is reprogrammed during a next subsequent programming operation. can be programmed.
Mit einer vollendeten Re-Definition des Löschzustands und des Programmierzustands für die erste (SLC) nichtflüchtige Speicherzelle des Pufferbereichs kann sie mit zweiten Daten gemäß dem zweiten Löschzustand und dem zweiten Programmierzustand unter Verwendung einer zweiten Programmierspannung Vpgm2 und einer entsprechenden zweiten Verifikationsspannung Vvfy2 programmiert werden (S140). Hier wird die zweite Programmierspannung von einem ausreichenden Pegel sein, um die Grenzspannung der programmierten SLC in der zweiten Programmierzustands-Grenzspannungsverteilung zu platzieren, während die zweite Verifikationsspannung von einem ausreichenden Pegel ist, um zwischen dem zweiten Löschzustand und dem zweiten Programmierzustand zu unterscheiden.With a completed re-definition of the erase state and program state for the first (SLC) nonvolatile memory cell of the buffer area, it may be programmed with second data according to the second erase state and the second program state using a second program voltage Vpgm2 and a corresponding second verify voltage Vvfy2 (S140 ). Here, the second programming voltage will be of a level sufficient to place the threshold voltage of the programmed SLC in the second programming state threshold voltage distribution while the second verify voltage is of a sufficient level to distinguish between the second erase state and the second program state.
Als Teil des Löschzustands- und Programmierzustands-Re-Definier-Schrittes können beispielsweise Zustandsinformationen, welche die erste nichtflüchtige Speicherzelle charakterisieren, in dem Zustandsregister 141 der Steuerlogik 140 und/oder in dem Metabereich 110a des Speicherzell-Array 110 aktualisiert werden.As part of the erase state and program state re-define steps, state information characterizing the first nonvolatile memory cell may be in the state register, for example 141 the control logic 140 and / or in the meta area 110a of the memory cell array 110 to be updated.
Gemäß dem Betriebsverfahren der 6 können die jeweiligen nichtflüchtigen Speicherzellen der nichtflüchtigen Speichervorrichtung 100 der 2 beispielsweise nacheinanderfolgend programmiert werden, ohne eine physikalische Löschoperation durchzuführen. Das heißt, dass zwei oder mehr Programmieroperationen nacheinanderfolgend auf eine nichtflüchtige Speicherzelle angewandt werden können, ohne eine zwischenliegende physikalische Löschung. Dieses Auslassen der physikalischen Löschoperationen erhöht die Betriebsgeschwindigkeit der nichtflüchtigen Speichervorrichtung 100 und verringert eine Speicherzell-Alterung bzw. einen Speicherzell-Verschleiß, wodurch eine Speichersystemleistungsfähigkeits-Verschlechterung hinausgezögert wird.According to the operating method of 6 For example, the respective nonvolatile memory cells of the nonvolatile memory device 100 of the 2 for example, sequentially programmed without performing a physical erase operation. That is, two or more programming operations can be sequentially applied to a nonvolatile memory cell without an intermediate physical erase. This omission of the physical erase operations increases the speed of operation of the nonvolatile memory device 100 and reduces memory cell aging, which retards memory system performance degradation.
7 ist ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Hier wird angenommen, dass eine SLC in dem Metabereich 110a der 2 aktualisiert wird. 7 FIG. 10 is a flowchart illustrating an operation method for a nonvolatile memory device according to another embodiment of the inventive concept. FIG. Here it is assumed that an SLC is in the meta area 110a of the 2 is updated.
Die nichtflüchtige Speicherzelle in dem Metabereich 110a wird zuerst mit Daten programmiert (S210). Dann wird eine Aktualisierungsanfrage für die Metadaten, welche in den nichtflüchtigen Speicherzellen gespeichert sind, empfangen (S220). Diese Aktualisierungsanfrage wird als ein Daten-Invalidierungsereignis behandelt, und demnach als ein Zustands-Re-Definitionsereignis. Demzufolge wird der Löschzustand (und möglicherweise der Programmierzustand) der nichtflüchtigen Speicherzelle re-definiert (S230). Dann können die Daten, welche in der nichtflüchtigen Speicherzelle gespeichert sind, mit neuen Daten in Übereinstimmung mit dem (den) re-definierten Lösch- und/oder Programmierzustand (-zuständen) aktualisiert werden (S240).The nonvolatile memory cell in the meta area 110a is first programmed with data (S210). Then, an update request for the metadata stored in the nonvolatile memory cells is received (S220). This update request is treated as a data invalidation event, and thus as a state re-definition event. As a result, the erase state (and possibly the program state) of the nonvolatile memory cell is re-defined (S230). Then the data stored in the non-volatile memory cell may be updated with new data in accordance with the re- defined deletion and / or programming state (states) are updated (S240).
Der Löschzustand und der Programmierzustand kann wie obenstehend beschrieben re-definiert werden, zusammen mit entsprechenden Steuerspannungen und Zustandsinformationen.The erase state and the program state may be re-defined as described above, along with corresponding control voltages and state information.
8, einschließlich der 8A, 8B und 8C ist eine Zeichnung, welche ein Betriebsverfahren in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts weiter veranschaulicht. 8th , including the 8A . 8B and 8C FIG. 12 is a drawing further illustrating an operating method in accordance with certain embodiments of the inventive concept. FIG.
Bezug nehmend auf 8A wird ein anfänglicher (erster) Löschzustand für eine nichtflüchtige Ein-Pegel-Speicherzelle bzw. Ein-Level-Speicherzelle (beispielsweise Löschzustand E0) angenommen. Der erste Löschzustand kann von einem anfänglichen (ersten) Programmierzustand (beispielsweise Programmierzustand P1) unter Verwendung einer ersten Lesespannung Vread1 unterschieden werden. Der erste Löschzustand wird nominal angenommen durch die Gauß'sche Verteilungskurve E0, es wird aber angenommen, dass er sich nicht höher in die Gesamt-Grenzspannungsverteilung für die nichtflüchtige Speicherzelle erstreckt als eine erste Maximalspannung V1. Demnach erstreckt sich ein erster Löschzustandsbereich (ESR0) innerhalb der Gesamt-Grenzspannungsverteilung bis zu dem ersten Maximum V1.Referring to 8A For example, an initial (first) erase state for a one-level nonvolatile memory cell (for example, erase state E0) is assumed. The first erase state may be distinguished from an initial (first) program state (eg, program state P1) using a first read voltage Vread1. The first erase state is nominally assumed by the Gaussian distribution curve E0, but it is assumed that it does not extend higher in the overall marginal voltage distribution for the nonvolatile memory cell than a first maximum voltage V1. Accordingly, a first erase state area (ESR0) extends within the overall threshold voltage distribution up to the first maximum V1.
Bei Auftreten eines Zustands-Re-Definitionsereignisses (beispielsweise eine Datenübertragung von einem Pufferspeicher oder eine Daten-Aktualisierung in einem Metaspeicher) und wie in 8B veranschaulicht ist, wird der Löschzustand für die nichtflüchtige Speicherzelle von dem ersten ESR0 zu einem zweiten ESR1, welcher sich bis hinauf zu einer zweiten Maximalspannung V2 erstreckt, welche nicht nur den ersten Löschzustandsbereich sondern auch den ersten Programmierzustandsbereich P1 subsumiert, re-definiert.Upon the occurrence of a state re-definition event (for example, a data transfer from a buffer memory or a data update in a meta-memory) and as in 8B 1, the erase state for the nonvolatile memory cell is re-defined from the first ESR0 to a second ESR1 extending up to a second maximum voltage V2 which subsumes not only the first erase state region but also the first program state region P1.
Demzufolge ist es, wie in 8C veranschaulicht ist, notwendig, den Programmierzustand für die nichtflüchtige Speicherzelle zu re-definieren, da eine Grenzspannung, welche innerhalb die erste Programmierzustands-Grenzspannungsverteilung fällt, nun als in bzw. innerhalb den (re-definierten zweiten) Löschzustand fallend interpretiert werden wird. Demnach wird eine zweite Programmierzustands-Grenzspannungsverteilung P2 höher definiert als die erste Programmierzustands-Grenzspannungsverteilung P1 und außerhalb des zweiten Löschzustandsbereichs ESR1. Weiterhin wird eine zweite Programmierspannung Vpgm2 definiert, welche ausreichend ist, um die Grenzspannung der nichtflüchtigen Speicherzelle in den zweiten Programmierzustand zu platzieren, und eine zweite Lesespannung Vread2 wird definiert, um zwischen dem zweiten Löschzustand und dem zweiten Programmierzustand zu unterscheiden.As a result, as in 8C 9, it is necessary to re-define the programming state for the nonvolatile memory cell, since a threshold voltage falling within the first programming state threshold voltage distribution will now be interpreted as falling within the (re-defined second) erase state. Thus, a second program state boundary voltage distribution P2 is defined higher than the first program state boundary voltage distribution P1 and outside the second clear state area ESR1. Furthermore, a second program voltage Vpgm2 is defined, which is sufficient to place the limit voltage of the nonvolatile memory cell in the second programming state, and a second read voltage Vread2 is defined to distinguish between the second erase state and the second program state.
Demnach kann in einem Schritt des Re-Definierens eines Löschzustandsbereichs die nichtflüchtige Speichervorrichtung 100 der 2 den Löschzustandsbereich von einem ersten Löschzustandsbereich ESR1 erweitern, so dass der Programmierzustand P1 (ein erster Programmierzustand) als der Löschzustand gelesen wird. Das heißt, dass die nichtflüchtige Speichervorrichtung 100 den Löschzustandsbereich von einem ersten Löschzustandsbereich zu einem zweiten Löschzustandsbereich (ESR0 → ESR1) erweitern kann, so dass die nominale Verteilung von Grenzspannungen, welche den ersten Programmierzustand P1 anzeigen, innerhalb den re-definierten Löschzustandsbereich für die nichtflüchtige Speicherzelle fällt.Thus, in a step of re-defining an erase state area, the nonvolatile memory device 100 of the 2 extend the erase state area from a first erase state area ESR1 so that the program state P1 (a first program state) is read as the erase state. That is, the nonvolatile memory device 100 may extend the erase state area from a first erase state area to a second erase state area (ESR0 → ESR1) such that the nominal distribution of boundary voltages indicative of the first program state P1 falls within the re-defined erase state area for the nonvolatile memory cell.
In diesem Fall muss, um zwischen dem re-definierten Löschzustand und einem re-definierten Programmierzustand für die nichtflüchtige Speicherzelle zu unterscheiden, der Pegel der relevanten Steuerspannung (d. h. der Lesespannung Vread) angepasst werden, so dass er den Maximalwert V2 für den zweiten Löschzustandsbereich ESR1 überschreitet. Da die bestimmte re-definierte Lesespannung Vread2 nun höher ist als die maximale Grenzspannung des ersten Programmierzustandes P1, wird in einer Lesespannung, welche die Lesespannung Vread2 verwendet, die Speicherzelle, welche auf den ersten Programmierzustand P1 programmiert ist, als ein Löschzustand gelesen werden. Auf diese Art und Weise wird eine logische Löschoperation für die nichtflüchtige Speicherzelle ohne ein Benötigen einer tatsächlichen physikalischen Löschung der Speicherzelle durchgeführt.In this case, in order to discriminate between the re-defined erase state and a re-defined program state for the nonvolatile memory cell, the level of the relevant control voltage (ie, the read voltage Vread) must be adjusted to be the maximum value V2 for the second erase state area ESR1 exceeds. Since the certain re-defined read voltage Vread2 is now higher than the maximum limit voltage of the first program state P1, in a read voltage using the read voltage Vread2, the memory cell programmed to the first program state P1 will be read as an erase state. In this way, a logical erase operation is performed on the nonvolatile memory cell without requiring actual physical erasure of the memory cell.
Wenn der Re-Definitionsschritt, welcher in 8 veranschaulicht ist, vollständig ist, kann die nichtflüchtige Speichervorrichtung 100 während einer zweiten Programmieroperation gemäß (in Relation zu) dem re-definierten Lösch- und Programmierzustand programmiert werden.If the re-definition step, which in 8th illustrated is complete, the non-volatile memory device 100 during a second programming operation according to (in relation to) the re-defined erase and program state.
Nachdem die zweite Programmieroperation vollendet ist, kann die nichtflüchtige Speichervorrichtung 100 nachfolgende Leseoperationen unter Verwendung der zweiten Lesespannung Vread2 durchführen, wobei der zweite Löschzustandsbereich (ESR1), welcher einen Datenwert von „1” anzeigt, von dem zweiten Programmierzustand (P2), welcher einen Datenwert von „0” anzeigt, unterschieden wird.After the second program operation is completed, the nonvolatile memory device may 100 perform subsequent read operations using the second read voltage Vread2, wherein the second erase state area (ESR1) indicating a data value of "1" is discriminated from the second program state (P2) indicating a data value of "0".
9 ist ein Flussdiagramm, welches ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 9 beginnt das Verfahren wieder mit dem Programmieren von ersten Daten zu bzw. in eine nichtflüchtige Speicherzelle (S310) unter Verwendung einer ersten Programmierspannung und einer ersten Programmier-Verifikationsspannung. Das Programmieren der ersten Daten wird in Übereinstimmung mit einem Satz von Definitionen durchgeführt, welche einen ersten Löschzustand und einen ersten Programmierzustand für die SLC charakterisieren. 9 FIG. 10 is a flowchart illustrating an operation method for a nonvolatile memory device according to still another embodiment of the inventive concept. Referring to 9 the procedure begins again, with programming first data into or into a nonvolatile memory cell (S310) using a first programming voltage and a first program verify voltage. The programming of the first data is performed in accordance with a set of definitions that characterize a first erase state and a first program state for the SLC.
Dann wird ein Zustands-Re-Definitionsereignis erfasst (S320 = JA). Wie obenstehend bemerkt ist, können viele unterschiedliche Ereignisse (beispielsweise Bedingungen oder Operationen), welche innerhalb der nichtflüchtigen Speichervorrichtung 100 auftreten, als ein Zustands-Re-Definitionsereignis erfasst werden. Einige Re-Definitionsereignisse invalidieren die ersten Daten, welche in der nichtflüchtigen Speicherzelle gespeichert sind. Andere Re-Definitionsereignisse werden die ersten Daten, welche in der nichtflüchtigen Speicherzelle gespeichert sind, ultimativ überschreiben oder aktualisieren.Then, a state re-definition event is detected (S320 = YES). As noted above, many different events (e.g., conditions or operations) occurring within the nonvolatile memory device 100 occur as a state re-definition event is detected. Some re-definition events invalidate the first data stored in the nonvolatile memory cell. Other re-definition events will ultimately overwrite or update the first data stored in the nonvolatile memory cell.
Bei einem Erfassen des Re-Definitionsereignisses (S320 = JA), tätigt das Betriebsverfahren eine Bestimmung, ob ein Löschzustands-Re-Definitions(ESR)-Zählwert einen vorbestimmten Grenz- oder Referenzwert überschreitet (S330). Die Zustandsinformationen, welche jede nichtflüchtige Speicherzelle in einem Speicherzell-Array beschreiben, können einen gegenwärtigen ESR-Zählwert aufweisen.Upon detecting the re-definition event (S320 = YES), the operation method makes a determination as to whether an erasure state re-definition (ESR) count exceeds a predetermined limit or reference value (S330). The state information describing each nonvolatile memory cell in a memory cell array may include a current ESR count.
Während des Programmierens der ersten Daten kann die nichtflüchtige Speicherzelle beispielsweise einen ESR-Zählwert von 0 oder 1 haben. Wenn angenommen wird, dass die nichtflüchtige Speicherzelle 100 einen ESR-Zählwert von 0 hat, wie durch ihre Zustandsinformation angezeigt ist, dann wird die Steuerlogik 140 der nichtflüchtigen Speichervorrichtung 100 bestimmen, dass die nichtflüchtige Speicherzelle gemäß dem anfänglichen Löschzustandsbereich ESR0 und dem anfänglichen Programmierzustand P0 programmiert werden sollte. Im Gegensatz dazu wird, wenn angenommen wird, dass die nichtflüchtige Speicherzelle einen ESR-Zählwert von 1 hat, wie durch Ihre Zustandsinformation angezeigt, die Steuerlogik dann bestimmen, dass die nichtflüchtige Speicherzelle gemäß dem zweiten Löschzustandsbereich ESR1 und dem zweiten Programmierzustand P1 programmiert werden sollte.For example, during programming of the first data, the nonvolatile memory cell may have an ESR count of 0 or 1. If it is assumed that the nonvolatile memory cell 100 has an ESR count of 0, as indicated by its state information, then becomes the control logic 140 the nonvolatile memory device 100 determine that the nonvolatile memory cell should be programmed according to the initial erase state area ESR0 and the initial program state P0. In contrast, assuming that the nonvolatile memory cell has an ESR count of 1 as indicated by your state information, the control logic then determines that the nonvolatile memory cell should be programmed according to the second erase state area ESR1 and the second program state P1.
Der Referenzwert, welcher verwendet wird, um einen gegenwärtigen ESR-Zählwert zu überprüfen (S330), kann mit einer maximalen Anzahl von Malen korreliert sein, die die Lösch- und Programmierzustände der nichtflüchtigen Speicherzelle re-definiert werden kann. Beispielsweise wird es (eine) obere praktische Grenze(n) auf bzw. für den Pegel des Löschzustands und/oder Programmierzustands innerhalb einer Gesamt-Grenzspannungsverteilung für eine nichtflüchtige Speicherzelle (eine fundamentale Charakteristik der Speicherzelle) geben. Wenn der Löschzustandsbereich eine maximale Breite folgend auf nacheinanderfolgende Ausdehnungen, welche durch den ESR-Zählwert gezählt werden, erreicht, wird die nichtflüchtige Speicherzelle eine physikalische Löschung benötigen (d. h. benötigt eine Re-Initialisierung des Löschzustands und einen darauf bezogenen Programmierzustand), um wieder programmiert zu werden.The reference value used to check a current ESR count (S330) may be correlated to a maximum number of times that the erase and program states of the nonvolatile memory cell can be re-defined. For example, there will be an upper practical limit (s) on the level of the erase state and / or program state within an overall marginal voltage distribution for a nonvolatile memory cell (a fundamental characteristic of the memory cell). When the erase state area reaches a maximum width following successive expansions counted by the ESR count, the nonvolatile memory cell will require a physical erase (ie, requires an erase state re-initialization and related programming state) to be reprogrammed become.
Solange jedoch ein ESR-Zählwert weniger bzw. geringer ist als der Referenzwert (S330 = JA), wird die Steuerlogik 140 der nichtflüchtigen Speichervorrichtung 100 bestimmen, dass der Löschzustandsbereich für die nichtflüchtige Speicherzelle erweitert bzw. ausgedehnt werden kann (S340).However, as long as an ESR count is less than or less than the reference value (S330 = YES), the control logic becomes 140 the nonvolatile memory device 100 determine that the erase state area for the nonvolatile memory cell can be expanded (S340).
Wenn der Löschzustand (und entsprechend der Programmierzustand) für die nichtflüchtige Speicherzelle entweder re-initialisiert (S350) oder erweitert (S340) worden ist, kann die nichtflüchtige Speicherzelle wieder mit zweiten Daten programmiert werden (S360).When the erase state (and accordingly, the program state) for the nonvolatile memory cell has either been re-initialized (S350) or extended (S340), the nonvolatile memory cell may be reprogrammed with second data (S360).
Wie zuvor, können die notwendigen Steuerspannungen und Zustandsinformationen definiert und aktualisiert werden, um die gegenwärtigen Zustände für die nichtflüchtige Speicherzelle zu reflektieren.As before, the necessary control voltages and state information can be defined and updated to reflect the current states for the nonvolatile memory cell.
Gemäß dem vorangehenden Betriebsverfahren für die nichtflüchtige Speichervorrichtung 100 müssen physikalische Löschungen von jeweiligen Speicherzellen (oder definierten Gruppen von Speicherzellen – beispielsweise einer Seite von Speicherzellen) nur durchgeführt werden, wenn sie notwendig sind und nur nach wenigstens einer logischen Löschung, welche durch ein Erweitern des Löschzustandsbereichs und eine Re-Definieren des Programmierzustandes nach oben in Hinsicht auf den erweiterten Löschzustandsbereich erreicht wird.According to the foregoing operation method for the nonvolatile memory device 100 For example, physical deletions of respective memory cells (or defined groups of memory cells - eg, a page of memory cells) need only be performed, if necessary, and only after at least one logical erase, by expanding the erase state area and re-defining the program state up with regard to the extended extinguishing state area.
10 ist ein Flussdiagramm, welches weiterhin in einem Beispiel den Schritt des Erweiterns des Löschzustandsbereichs (S340) in 9 veranschaulicht. Hier erweitert die Steuerlogik 140 der nichtflüchtigen Speichervorrichtung 100 den Löschzustandsbereich der nichtflüchtigen Speicherzelle (S341) und inkrementiert dann den ESR-Zählwert, welcher beispielsweise in Zustandsinformationen für die nichtflüchtige Speicherzelle enthalten ist (S342). Wie obenstehend bemerkt, kann der ESR-Zählwert auf erzeugte angemessene Steuerspannungen während eines Programmierens der nichtflüchtigen Speicherzelle bezogen werden, und kann auch darauf bezogen werden, um zu bestimmen, ob die nichtflüchtige Speicherzelle eine Re-Initialisierung durch eine Ausführung einer physikalischen Löschoperation benötigt. 10 FIG. 10 is a flowchart further illustrating, in an example, the step of expanding the clear state area (S340) in FIG 9 illustrated. Here extends the control logic 140 the nonvolatile memory device 100 the erase state area of the nonvolatile memory cell (S341), and then increments the ESR count value included in state information for the nonvolatile memory cell, for example (S342). As noted above, the ESR count may be referenced to generated appropriate control voltages during programming of the nonvolatile memory cell, and may also be referenced to determine whether the nonvolatile memory cell requires re-initialization by execution of a physical erase operation.
11 ist ein Flussdiagramm, welches weiterhin in einem Beispiel den Schritt des physikalischen Löschens der Speicherzelle (S350) in 9 veranschaulicht. Hier wird die nichtflüchtige Speicherzelle unter Verwendung beispielsweise einer herkömmlichen Löschoperation und Steuerspannungs-Definitionen (S351) physikalisch gelöscht. Dann können die Zustandsinformationen für die nichtflüchtige Speicherzelle aktualisiert werden, um den anfänglichen Löschzustandsbereich ESR0 zu definieren (oder die Definition davon wiederherzustellen) (S352) und um den ESR-Zählwert auf „0” zurückzusetzen (S353). 11 FIG. 14 is a flowchart further illustrating, in an example, the step of physically erasing the memory cell (S350) in FIG 9 illustrated. Here, the nonvolatile memory cell is physically erased using, for example, a conventional erase operation and control voltage definitions (S351). Then, the state information for the nonvolatile memory cell may be updated to define (or restore the definition of) the initial erase state area ESR0 (S352) and to reset the ESR count value to "0" (S353).
12 ist eine Konzeptzeichnung, welche weiterhin ein beispielhaftes Betriebsverfahren veranschaulicht, welches verwendet werden kann, um einen Löschzustandsbereich gemäß einer Ausführungsform des erfinderischen Konzepts zu re-definieren. Bezug nehmend auf 12 wird nun angenommen, dass die nichtflüchtige Speicherzelle von Interesse als eine MLC betreibbar ist, trotzdem sie in einer SLC-Kapazität innerhalb (beispielsweise) eines Pufferbereichs oder Metabereichs eines Speicherzell-Array verwendet wird. Hierdurch kann, konsistent mit einem herkömmlichen Verständnis, die nichtflüchtige Speicherzelle gemäß einem Löschzustand E0 und einem ersten bis vierten Programmierzustand P1, P2, P3 und P4 programmiert werden. 12 FIG. 11 is a conceptual diagram further illustrating an example operating method that may be used to re-define an erase state area according to an embodiment of the inventive concept. Referring to 12 It is now assumed that the nonvolatile memory cell of interest is operable as an MLC, despite being used in an SLC capacity within (for example) a buffer area or meta area of a memory cell array. Thereby, consistent with a conventional understanding, the nonvolatile memory cell can be programmed according to an erase state E0 and a first to fourth program state P1, P2, P3, and P4.
Konsistent jedoch mit bestimmten Ausführungsformen des erfinderischen Konzepts können wenigstens drei (3) der vier (4) „programmierbaren” Zustände (beispielsweise) P1, P2, P3 der MLC nacheinanderfolgend durch einen inkrementiert erweiterten Löschzustandsbereich (beispielsweise ESR1, ESR2 und ESR3) subsumiert werden. Demnach werden während einer ersten SLC-Programmieroperation (1. PGM) ein anfänglicher Löschzustandsbereich ESR0 und ein erster Programmierzustand P0 verwendet. Diese Zustände sind durch einen ESR-Zählwert von 0 angezeigt. Während einer zweiten SLC-Programmieroperation (2. PGM) werden der ersten Löschzustandsbereich ESR1 und ein zweiter Programmierzustand P2 verwendet. Diese Zustände werden durch einen ESR-Zählwert von 1 angezeigt. Während einer dritten SLC-Programmieroperation (3. PGM) werden der zweite Löschzustandsbereich ESR2 und ein dritter Programmierzustand P3 verwendet. Diese Zustände werden durch einen ESR-Zählwert von 2 angezeigt. Letztendlich werden während einer vierten SLC-Programmieroperation (4. PGM) der dritte Löschzustandsbereich ESR3 und ein vierter Programmierzustand P4 verwendet. Diese anfänglichen Zustände werden durch einen ESR-Zählwert von 3 angezeigt. Unter der Annahme eines ESR-Referenzwerts von 4 wird eine nächste Programmieroperation zu einem physikalischen Löschen des nichtflüchtigen Speicherzell-Array vor dem Programmieren führen. Wenn die nichtflüchtige Speicherzelle physikalisch gelöscht ist und Zustandsinformationen zurückgesetzt sind, beginnt der Vorgang wiederum von Neuem.Consistent, however, with certain embodiments of the inventive concept, at least three (3) of the four (4) "programmable" states (eg, P1, P2, P3 of the MLC may be consecutively subsumed by an incrementally extended erase state area (eg, ESR1, ESR2, and ESR3). Thus, during a first SLC program operation (1st PGM), an initial erase state area ESR0 and a first program state P0 are used. These states are indicated by an ESR count of 0. During a second SLC programming operation (2nd PGM), the first erase state area ESR1 and a second program state P2 are used. These states are indicated by an ESR count of 1. During a third SLC program operation (3rd PGM), the second erase state area ESR2 and a third program state P3 are used. These states are indicated by an ESR count of 2. Finally, during a fourth SLC program operation (4th PGM), the third erase state area ESR3 and a fourth program state P4 are used. These initial states are indicated by an ESR count of 3. Assuming an ESR reference value of 4, a next programming operation will result in physically clearing the nonvolatile memory cell array prior to programming. When the non-volatile memory cell is physically erased and state information is reset, the process begins again.
12 veranschaulicht auch die Definition eines inkrementellen Erhöhens von Programm-Verifikationsspannungen und Lesespannungen, welche in Verbindung mit einem bestimmten ESR-Zählwert für die nichtflüchtige Speicherzelle verwendet werden können. Wie aus der vorangehenden Beschreibung anerkannt werden wird, benötigen der Erweiterungs-Löschzustandsbereich und ein zunehmender Programmierzustand entsprechende Änderungen für die Pegel von relevanten Steuerspannungen. 12 Figure 12 also illustrates the definition of incrementally increasing program verify voltages and read voltages that may be used in conjunction with a particular ESR count for the nonvolatile memory cell. As will be appreciated from the foregoing description, the expansion erase state area and increasing program state require corresponding changes in the levels of relevant control voltages.
Gemäß der vorangehenden Ausführungsform wird eine physikalische Löschung der nichtflüchtigen Speicherzelle nur nach vier nacheinanderfolgenden Programmieroperationen benötigt. Dieser Programmieransatz verringert die Verschlechterung einer nichtflüchtigen Speicherzelle in großem Maße und erweitert die nützliche Lebensdauer der Speicherzellen. Es ermöglicht auch, dass das inkorporierende Speichersystem unter einer erhöhten Geschwindigkeit arbeitet, da zahllose physikalische Löschoperationen ausgelassen werden.According to the foregoing embodiment, physical erasure of the nonvolatile memory cell is needed only after four sequential programming operations. This programming approach greatly reduces the degradation of a nonvolatile memory cell and extends the useful life of the memory cells. It also allows the incorporating storage system to operate at an increased speed since countless physical deletions are omitted.
13 ist ein Spannungsdiagramm, welches verschiedene Programmierspannungen und Verifikationsspannungen veranschaulicht, welche verwendet werden können, um eine nichtflüchtige Speicherzelle gemäß bestimmten Ausführungsformen des erfinderischen Konzepts zu programmieren. 13 FIG. 10 is a voltage diagram illustrating various programming voltages and verify voltages that may be used to program a nonvolatile memory cell in accordance with certain embodiments of the inventive concept.
In 13 sind eine erste Programmierspannung 211 und eine erste Verifikationsspannung 212 Spannungen, welche während einer ersten Programmieroperation verwendet werden. Die nichtflüchtige Speichervorrichtung 100 kann die Pegel der ersten Programmierspannung 211 und der ersten Verifikationsspannung 212 unter Bezugnahme auf den (beispielsweise) ESR-Zählwert bestimmen.In 13 are a first programming voltage 211 and a first verification voltage 212 Voltages used during a first programming operation. The nonvolatile storage device 100 can be the levels of the first programming voltage 211 and the first verification voltage 212 with reference to the (for example) ESR count.
Nach der ersten Programmieroperation wird der Löschzustandsbereich der Speicherzelle auf den ersten Löschzustandsbereich ESR1 re-definiert. Folgend auf die Löschzustandsbereichs-Re-Definition wird eine zweite Programmieroperation durchgeführt. Während des zweiten Programmierens werden eine zweite Programmierspannung 221 und eine zweite Verifikationsspannung 222 verwendet. Die nichtflüchtige Speichervorrichtung 100 bestimmt die Pegel der zweiten Programmierspannung 221 und der zweiten Verifikationsspannung 222 unter Bezugnahme (beispielsweise) auf den ESR-Zählwert.After the first program operation, the erase state area of the memory cell is re-defined to the first erase state area ESR1. Following the clear state area re-definition, a second program operation is performed. During the second programming will be a second programming voltage 221 and a second verification voltage 222 used. The nonvolatile storage device 100 determines the levels of the second programming voltage 221 and the second verification voltage 222 by referring (for example) to the ESR count.
Während der zweiten Programmieroperation wird der Löschzustand über denjenigen ausgedehnt bzw. erweitert, welcher während der ersten Programmieroperation verwendet wird. Demnach wird die zweite Programmierspannung 221 und die zweite Verifikationsspannung 222 jeweils höher sein als die erste Programmierspannung 211 und die erste Verifikationsspannung 212.During the second program operation, the erase state is extended beyond that used during the first program operation. Accordingly, the second programming voltage 221 and the second verification voltage 222 each higher than the first programming voltage 211 and the first verification voltage 212 ,
Nachdem die zweite Programmierung vollendet ist, wird der Löschzustandsbereich wieder auf den zweiten Löschzustandsbereich ESR2 re-definiert. Folgend der Löschzustands-Re-Definition wird eine dritte Programmieroperation durchgeführt. Während der dritten Programmieroperation werden eine dritte Programmierspannung 231 und eine dritte Verifikationsspannung 232 verwendet. Wieder kann die nichtflüchtige Speichervorrichtung 100 die Pegel der dritten Programmierspannung 231 und der dritten Verifikationsspannung 232 unter Bezugnahme auf (beispielsweise) den ESR-Zählwert bestimmen.After the second programming is completed, the erase state area is re-defined to the second erase state area ESR2. Following the erase state re-definition, a third program operation is performed. During the third programming operation will become a third programming voltage 231 and a third verification voltage 232 used. Again, the non-volatile memory device 100 the levels of the third programming voltage 231 and the third verification voltage 232 with reference to (for example) determine the ESR count.
Während der dritten Programmieroperation wird der Löschzustandsbereich für die Speicherzelle weiter über den Löschzustandsbereich erweitert, welcher während der zweiten Programmieroperation verwendet wird. Demnach werden die dritte Programmierspannung 231 und die dritte Verifikationsspannung 232 jeweils höher sein als die zweite Programmierspannung 221 und die zweite Verifikationsspannung 222.During the third program operation, the erase state area for the memory cell is further extended beyond the erase state area used during the second program operation. Thus, the third programming voltage 231 and the third verification voltage 232 each higher than the second programming voltage 221 and the second verification voltage 222 ,
14 ist eine Konzeptdarstellung, welche weiterhin ein Betriebsverfahren für eine nichtflüchtige Speichervorrichtung gemäß bestimmten Ausführungsformen des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 14 wird angenommen, dass eine nichtflüchtige Speicherzelle in der Lage ist, genau von einem anfänglichen Löschzustand E0 in den dritten Programmierzustand P3 während einer einzelnen Programmieroperation programmiert zu werden. Unter solchen Umständen ist es nicht notwendig, den Programmierzustand (P3) jedes Mal inkrementell zu ändern, wenn der Löschzustand inkrementell als das Ergebnis einer Löschzustands-Re-Definition geändert wird. Vielmehr wird die Grenzspannungsverteilung P3 in jeder Instanz verwendet, um den programmierten Zustand der nichtflüchtigen Speicherzelle, welche als eine SLC betrieben wird, anzuzeigen. Indes können verschiedene (beispielsweise inkrementell nach oben angepasste) Löschzustandsbereiche bis zu ESR2 verwendet werden, um den Löschzustand für die nichtflüchtige Speicherzelle anzuzeigen. 14 FIG. 4 is a conceptual diagram further illustrating an operating method for a nonvolatile memory device according to certain embodiments of the inventive concept. Referring to 14 It is assumed that a non-volatile memory cell is capable of being programmed accurately from an initial erase state E0 to the third program state P3 during a single program operation. In such circumstances, it is not necessary to incrementally change the program state (P3) each time the erase state is changed incrementally as the result of an erase state re-definition. Rather, the threshold voltage distribution P3 is used in each instance to indicate the programmed state of the nonvolatile memory cell operating as an SLC. However, various erase state areas (eg, incrementally adjusted up to ESR2) may be used to indicate the erase state for the nonvolatile memory cell.
Weiterhin kann in solchen Instanzen die Steuerlogik 140 der nichtflüchtigen Speichervorrichtung 100 eine angemessene Programmierspannung, welche beim Programmieren der nichtflüchtigen Speicherzelle zu verwenden ist, durch ein Bezugnehmen auf einen gegenwärtigen Löschzustandsbereich für die Speicherzelle bestimmen. Demnach wird eine relativ hohe Programmierspannung an die nichtflüchtige Speicherzelle angelegt, welche den zweiten Löschzustandsbereich ESR2 hat, und dadurch kann die Speicherzelle in einer einzelnen Programmieroperation auf den dritten Programmierzustand P3 programmiert werden, welcher eine hohe Grenzspannung hat.Furthermore, in such instances, the control logic 140 the nonvolatile memory device 100 determine an appropriate programming voltage to be used in programming the nonvolatile memory cell by referring to a current erase state area for the memory cell. Thus, a relatively high program voltage is applied to the nonvolatile memory cell having the second erase state area ESR2, and thereby the memory cell can be programmed in a single program operation to the third program state P3 having a high limit voltage.
15 ist eine Konzeptdarstellung, welche weiterhin eine physikalische Löschoperation veranschaulicht, welche auf nichtflüchtigen Speicherzellen in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts durchgeführt werden kann. Bezug nehmend auf 15 wird angenommen, dass ein ESR-Zählwert 4 – einen maximal zulässigen ESR-Zählwert erreicht hat. Demnach wurde in einer unmittelbar vorausgehenden Programmieroperation die nichtflüchtige Speicherzelle in Übereinstimmung mit einem vierten (und höchsten) Programmierzustand P4 programmiert. 15 FIG. 11 is a conceptual diagram further illustrating a physical erase operation that may be performed on nonvolatile memory cells in accordance with certain embodiments of the inventive concept. Referring to 15 It is assumed that an ESR count 4 - has reached a maximum allowable ESR count. Thus, in an immediately preceding program operation, the nonvolatile memory cell has been programmed in accordance with a fourth (and highest) program state P4.
Um unter diesen Bedingungen wieder reprogrammiert zu werden, muss sich die nichtflüchtige Speicherzelle zuerst einer einzigartigen Re-Definition von Sortierungen für ihren Löschzustandsbereich und Programmierzustandsbereich unterziehen. Da keine zusätzliche nach oben gerichtete Re-Definition des Löschzustandsbereichs möglich ist und/oder kein höherer Programmierzustand möglich ist, muss sich die nichtflüchtige Speicherzelle einer physikalischen Löschung (oder Rücksetz-Re-Definition) unterziehen. Die physikalische Löschoperation kann, wie obenstehend angemerkt ist, eine herkömmliche Löschoperation sein, welche auf eine nichtflüchtige Speicherzelle oder eine definierte Gruppe von nichtflüchtigen Speicherzellen angewandt wird. Eigentlich wird der Löschzustandsbereich durch eine Re-Definition in seinen anfänglichen Löschzustandsbereich ESR0 zurückgesetzt. Der Programmierzustand kann auch bei einer physikalischen Löschung der nichtflüchtigen Speicherzelle zurückgesetzt werden.In order to be reprogrammed under these conditions, the nonvolatile memory cell must first undergo a unique re-definition of sorts for its erase state area and program state area. Since no additional upward re-definition of the erase state area is possible and / or no higher program state is possible, the nonvolatile memory cell must undergo a physical erase (or reset re-definition). The physical erase operation, as noted above, may be a conventional erase operation applied to a nonvolatile memory cell or group of nonvolatile memory cells. Actually, the erase state area is reset to its initial erase state area ESR0 by a re-definition. The programming state can also be reset in the case of physical deletion of the nonvolatile memory cell.
Die Steuerlogik 140 der nichtflüchtigen Speichervorrichtung 100 kann verwendet werden, um eine Löschspannung hinsichtlich des Löschspannungsbereichs der nichtflüchtigen Speicherzelle zu bestimmen. Demnach kann eine relativ hohe Löschspannung an die nichtflüchtige Speicherzelle angelegt werden. Beispielsweise wird, wenn die nichtflüchtige Speicherzelle vorangehend auf den vierten Programmierzustand P4 programmiert worden ist, welcher eine hohe Grenzspannung hat, die Löschspannung, welche benötigt wird, um die nichtflüchtige Speicherzelle zurückzusetzen, relativ hoch sein.The control logic 140 the nonvolatile memory device 100 can be used to determine an erase voltage with respect to the erase voltage range of the nonvolatile memory cell. Thus, a relatively high erase voltage can be applied to the nonvolatile memory cell. For example, if the nonvolatile memory cell has been previously programmed to the fourth program state P4, which has a high threshold voltage, the erase voltage needed to reset the nonvolatile memory cell will be relatively high.
Es wird wohl verstanden, dass ein Durchführen einer physikalischen Löschoperation durch ein Anlegen einer hohen Löschspannung die Belastung der Speicherzelle erhöht. Nichtsdestotrotz verringert die verringerte Anzahl von physikalischen Löschoperationen, welche auf eine gegebene nichtflüchtige Speicherzelle durch Speichersysteme, welche in Übereinstimmung mit dem erfinderischen Konzept arbeiten, angewandt werden, markant die Gesamtbelastung, welche auf Speicherzellen platziert wird. Weiterhin können herkömmlich verstandene Verschleiß-Abgleichungsverfahren in Hinsicht auf das erfinderische Konzept angepasst werden und modifiziert werden, um Speicherzell-Belastungen über die vielen konstituierenden Speicherzellen in dem Speicherzell-Array 110 besser zu verteilen.It is well understood that performing a physical erase operation by applying a high erase voltage increases the load on the memory cell. Nonetheless, the reduced number of physical erase operations that can be applied to a given non-volatile memory cell by memory systems, which operate in accordance with the inventive concept, significantly affects the overall load placed on memory cells. Furthermore, conventionally understood wear matching methods may be adapted with respect to the inventive concept and modified to accommodate memory cell loads across the many constituent memory cells in the memory cell array 110 better to distribute.
Mit Blick auf diese Herangehensweise ist 16 ein Blockschaltbild, welches eine nichtflüchtige Speichervorrichtung in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 16 weist die nichtflüchtige Speichervorrichtung 300 analog ein Speicherzell-Array 310, einen Zeilendekoder 320, einen Seitenpuffer 330, eine Steuerlogik 340 und einen Spannungserzeuger 350 auf (vgl. 2).Looking at this approach is 16 a block diagram illustrating a non-volatile memory device in accordance with yet another embodiment of the inventive concept. Referring to 16 has the non-volatile storage device 300 analogous to a memory cell array 310 , a row decoder 320 , a page buffer 330 , a control logic 340 and a voltage generator 350 on (cf. 2 ).
Der Metabereich 310a kann verwendet werden, um Informationen für die Speicherzellen des Speicherzell-Array 310 zu speichern. Die Zustandsinformationen können Informationen aufweisen, welche Löschzustandsinformationen für entsprechende Speicherzellen beschreiben. Demnach kann, wenn der Löschzustand und/oder Programmierzustand für eine Speicherzelle re-definiert wird, die Steuerlogik 340 auf die entsprechenden Zustandsinformationen hinweisen und diese aktualisieren. Die Zustandsinformationen können auch in dem Register 341, welches in der Steuerlogik 340 enthalten ist, gespeichert werden. Wenn eine Programmier- oder Leseoperation auf den Speicherzellen des Speicherzell-Array 310 durchgeführt wird, kann die Steuerlogik 340 einen angemessenen Pegel für die erforderlichen Steuerspannungen wie beispielsweise die Programmierspannung, Pass-Spannung, Lesespannung oder Verifikationsspannung durch eine Bezugnahme auf die Zustandsinformation bestimmen.The meta area 310a can be used to store information for the memory cells of the memory cell array 310 save. The state information may include information describing erase state information for corresponding memory cells. Thus, when the erase state and / or program state is re-defined for a memory cell, the control logic may be used 340 indicate the appropriate status information and update it. The state information may also be in the register 341 which is in the control logic 340 is stored. When a program or read operation on the memory cells of the memory cell array 310 is carried out, the control logic 340 determine an appropriate level for the required control voltages such as the program voltage, pass voltage, read voltage, or verify voltage by referring to the state information.
Wie vorher kann die Steuerlogik 340 verwendet werden, um den Löschzustandsbereich für irgendeine Speicherzelle in dem Speicherzell-Array 310 durch ein Aktualisieren der Zustandsinformationen zu re-definieren, so dass die Zustandsinformation dem re-definierten Löschzustandsbereich entspricht.As before, the control logic 340 can be used to determine the erase state area for any memory cell in the memory cell array 310 by re-defining by updating the state information such that the state information corresponds to the re-defined erase state area.
Zusätzlich zu dem Vorangehenden kann die nichtflüchtige Speichervorrichtung 300 auch Verschleißinformationen (WI = Wearing Information) in dem Metabereich 310a und/oder dem Zustandsregister 343 speichern. Um die Belastung, welche auf irgendeine Speicherzelle (oder eine definierte Gruppe von Speicherzellen, beispielsweise eine Seite) ausgeübt wird, zu minimieren, kann die Steuerlogik 340 verwendet werden, um den Grad von Verschlechterung, welcher durch die Speicherzelle (beispielsweise) auf einer Seiteneinheitsbasis erfahren wird, durch eine Bezugnahme auf die Abnutzungsinformationen (WI) zu managen.In addition to the foregoing, the nonvolatile memory device can 300 also wear information (WI = Wearing Information) in the meta area 310a and / or the status register 343 to save. In order to minimize the stress exerted on any memory cell (or a defined group of memory cells, for example a page), the control logic may 340 may be used to manage the degree of degradation experienced by the memory cell (for example) on a page unit basis by reference to the wear information (WI).
Es wird angenommen, dass die Speicherzellen des Speicherzell-Array 310 auf einer Blockeinheitsbasis gelöscht werden. Wenn ein Löschzustandsbereich irgendeiner Speicherseite einen maximalen Wert erreicht und demnach ein physikalisches Löschen benötigt, werden andere Speicherseiten, welche in demselben Block enthalten sind, unabhängig von ihrem gegenwärtigen ESR-Zählwert oder Löschzustandsdefinition ebenso gelöscht werden. Demnach können ohne ein sorgfältiges Speicherzell-Abnutzungsmanagement bestimmte „übergesicherte” (beispielsweise häufig aktualisierte) Seiten, welche in einem bestimmten Block enthalten sind, zu einer relativ häufigen physikalischen Löschung des gesamten Blocks führen. Dies ist klar unerstrebenswert, da die überhäufige Verwendung von nur einer einzelnen Seite zu der Löschbelastung von allen Speicherzellen in dem viel größeren Block führen kann.It is assumed that the memory cells of the memory cell array 310 be deleted on a block unit basis. If an erase state area of any memory page reaches a maximum value and thus requires a physical erase, other memory pages contained in the same block will also be erased regardless of their current ESR count or erase state definition. Thus, without careful memory cell wear management, certain "over-assured" (e.g., frequently-updated) pages contained within a particular block may result in relatively frequent physical deletion of the entire block. This is clearly not desirable, as the excessive use of only a single page can lead to the erase load of all the memory cells in the much larger block.
Es wurde gesehen, dass Betriebsverfahren gemäß bestimmten Ausführungsformen des erfinderischen Konzepts in der Lage sind, die Anzahl von physikalischen Löschungen, welche auf individuelle Speicherzellen oder Seiten von Speicherzellen ausgeübt werden, zu verringern. Nichtsdestotrotz sollten intelligente Abnutzungsmanagementschemata auf das Speicherzell-Array als ein Ganzes und auf Speicherblöcke als ein Ganzes ausgeübt werden, um die maximalen Vorzüge des erfinderischen Konzepts zu realisieren. Beispielsweise werden Zustands-Re-Definitions- und Programmieroperationen häufig auf einer bestimmten Seite durchgeführt, so dass konstituierende Speicherzellen wiederholt zu einem höchsten Programmierzustand (beispielsweise P4) programmiert werden, welcher eine hohe Grenzspannung hat, und die spezifische Speicherseite an einer übermäßigen Belastung leiden kann.It has been found that operating methods according to certain embodiments of the inventive concept are capable of reducing the number of physical deletions that are applied to individual memory cells or sides of memory cells. Nonetheless, smart wear management schemes should be applied to the memory cell array as a whole and to memory blocks as a whole to realize the maximum benefits of the inventive concept. For example, state re-definition and programming operations are frequently performed on a particular page, so that constituent memory cells are repeatedly programmed to a highest programming state (eg, P4) which has a high threshold voltage and the specific memory page may suffer from excessive loading.
Demnach kann gemäß der veranschaulichten Ausführungsform der 16 die Steuerlogik 310 verwendet werden, um die Anzahl von Malen, welche jede Seite programmiert wird, zu managen, derart, dass Speicherseiten, welche in einem bestimmten Block enthalten sind, jeweils mit einer relativ gleichen Frequenz programmiert werden, um dadurch die Notwendigkeit für eine physikalische Löschung irgendeiner gegebenen Seite zu minimieren.Thus, according to the illustrated embodiment, the 16 the control logic 310 can be used to manage the number of times each page is programmed, such that memory pages contained in a particular block are each programmed at a relatively similar frequency, thereby eliminating the need for physical deletion of any given one Minimize page.
Es wird auf dem Wege eines einfachen Beispiels angenommen, dass es in einem Block eine erste, eine zweite und eine dritte Speicherseite gibt. Wenn die Anzahl von Programmierzyklen, welche jeweils auf die erste, zweite und dritte Speicherseite angewandt bzw. ausgeübt werden, 1, 3 und 10 sind, wird die Steuerlogik 340 danach auf die Abnutzungsinformationen Bezug nehmen, welche dieses Ungleichgewicht anzeigen, und vorzugsweise die erste Speicherseite programmieren, welche die geringste Anzahl von angewandten Programmierzyklen hat. Demnach kann die Abnutzungsinformation für jede Speicherseite, auf welche durch die Steuerlogik 340 Bezug genommen wird, eine Anzahl von ausgeübten Programmierzyklen, eine Anzahl von ausgeübten physikalischen Löschzyklen, Löschzustandsinformationen, Programmierzustandsinformationen, einen gegenwärtigen Löschzustandszählwert etc. aufweisen.It is assumed by way of a simple example that there is a first, a second and a third memory page in a block. When the number of program cycles respectively applied to the first, second, and third memory pages is 1, 3, and 10, the control logic becomes 340 afterwards on the Referring to wear information indicating this imbalance, and preferably programming the first memory page having the least number of programming cycles used. Thus, the wear information for each memory page may be referenced by the control logic 340 A number of executed programming cycles, a number of applied physical erase cycles, erase state information, program state information, a current erase state count, and so on.
In dieser Konfiguration und mit einer Verwendung dieser und ähnlicher Herangehensweisen sind Ausführungsformen des erfinderischen Konzepts wie die nichtflüchtige Speichervorrichtung 300 der 16 in der Lage, effektiv den Abnutzungsgrad für jeweilige Speicherseiten zu managen.In this configuration, and using these and similar approaches, embodiments of the inventive concept are like the nonvolatile memory device 300 of the 16 able to effectively manage the degree of wear for respective memory pages.
17 ist ein Blockschaltbild, welches weiterhin eine nichtflüchtige Speichervorrichtung gemäß noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 17 weist die nichtflüchtige Speichervorrichtung 400 allgemein ein Speicherzell-Array 410, einen Zeilendekoder 420, einen Seitenpuffer 430 und eine Steuerlogik 440 auf. 17 FIG. 10 is a block diagram further illustrating a nonvolatile memory device according to still another embodiment of the inventive concept. Referring to 17 has the non-volatile storage device 400 generally a memory cell array 410 , a row decoder 420 , a page buffer 430 and a control logic 440 on.
Obwohl in 17 nicht veranschaulicht, kann die nichtflüchtige Speichervorrichtung 400 weiterhin einen Spannungserzeuger aufweisen, welcher eine Pass-Spannung Vpass, eine Programmierspannung Vpgm, eine Verifikationsspannung Vvfy und eine Lesespannung Vread für den Zeilendekoder 420 vorsieht. Die Steuerlogik 440 kann ein Zustandsregister aufweisen, welches Zustandsinformationen des Speicherzell-Array 410 speichert. Das Speicherzell-Array 410 kann einen Metabereich zum Speichern von Zustandsinformationen aufweisen.Although in 17 not illustrated, the nonvolatile memory device 400 further comprising a voltage generator having a pass voltage Vpass, a program voltage Vpgm, a verify voltage Vvfy and a read voltage Vread for the row decoder 420 provides. The control logic 440 may comprise a state register which contains state information of the memory cell array 410 stores. The memory cell array 410 may include a metabase for storing state information.
Das Speicherzell-Array 410 ist mit dem Zeilendekoder 420 über Wortleitungen WLs oder Auswahlleitungen SSL und GSL verbunden. Das Speicherzell-Array 410 ist mit dem Seitenpuffer 430 durch Bitleitungen BL0 ~ BLm – 1 verbunden. Das Speicherzell-Array 410 weist eine Mehrzahl von NAND-Typ-Zellsträngen auf. Jeder Zellstrang ist mit einer Bitleitung durch einen Strang-Auswahltransistor SST verbunden.The memory cell array 410 is with the row decoder 420 connected via word lines WLs or select lines SSL and GSL. The memory cell array 410 is with the page buffer 430 connected by bit lines BL0 ~ BLm-1. The memory cell array 410 has a plurality of NAND-type cell strands. Each cell string is connected to a bit line through a string select transistor SST.
Eine Mehrzahl von Speicherzellen, welche mit derselben Wortleitung verbunden ist, kann in demselben Programmierzyklus programmiert werden. Jede von Speicherzellen MC0 ~ MCm – 1, welche mit einer Wortleitung WL1 verbunden sind, können zu demselben Programmierzustand oder einem unterschiedlichen Programmierzustand in demselben Programmierzyklus programmiert werden. Beispielsweise kann in einem Programmierzyklus die Speicherzelle MC0 auf einen Programmierzustand P1 programmiert werden, die Speicherzelle MC1 kann auf einen Programmierzustand P2 programmiert werden, und die Speicherzellen MC2 und MCm – 1 können auf einen Programmierzustand P3 programmiert werden. Das Speicherzell-Array 410 in Übereinstimmung mit einigen Ausführungsformen des erfinderischen Konzepts kann mit einer All-Bit-Line(ABL)-Struktur gebildet sein.A plurality of memory cells connected to the same wordline may be programmed in the same programming cycle. Each of memory cells MC0 ~ MCm-1 connected to a word line WL1 may be programmed to the same program state or a different program state in the same program cycle. For example, in one programming cycle, the memory cell MC0 may be programmed to a programming state P1, the memory cell MC1 may be programmed to a programming state P2, and the memory cells MC2 and MCm-1 may be programmed to a programming state P3. The memory cell array 410 in accordance with some embodiments of the inventive concept may be formed with an all-bit-line (ABL) structure.
Der Zeilendekoder 420 kann irgendeinen von Speicherblöcken aus der Speicherzelle 410 in Antwort auf eine Adresse ADDR auswählen. Der Zeilendekoder 420 kann irgendeine von Wortleitungen eines ausgewählten Speicherblocks auswählen. Der Zeilendekoder 420 transferiert bzw. überträgt eine Wortleitungsspannung von einem Spannungserzeuger (nicht veranschaulicht) zu einer Wortleitung eines ausgewählten Speicherblocks. Wenn eine Programmieroperation durchgeführt wird, überträgt der Zeilendekoder 420 eine Programmierspannung Vpgm und eine Verifikationsspannung Vvfy zu einer ausgewählten Wortleitung und überträgt eine Pass-Spannung Vpass an eine nichtausgewählte Wortleitung.The row decoder 420 can any of memory blocks from the memory cell 410 in response to an address select ADDR. The row decoder 420 can select any of word lines of a selected memory block. The row decoder 420 transfers a word line voltage from a voltage generator (not illustrated) to a word line of a selected memory block. When a program operation is performed, the row decoder transmits 420 a program voltage Vpgm and a verify voltage Vvfy to a selected word line and transmits a pass voltage Vpass to a non-selected word line.
Der Seitenpuffer 430 arbeitet als ein Schreibtreiber oder ein Leseverstärker, abhängig von einem Betriebsmodus. Wenn eine Programmieroperation durchgeführt wird, überträgt der Seitenpuffer 430 eine Bitleitungsspannung, welche zu programmierenden Daten entspricht, zu einer Bitleitung des Speicherzell-Array. Wenn eine Leseoperation durchgeführt wird, tastet der Seitenpuffer 430 die Daten, welche in einer ausgewählten Speicherzelle gespeichert sind, über ein Bitleitung ab. Der Seitenpuffer 430 latcht die abgetasteten Daten, um eine Ausgabe der Datenzustandsinformationen an eine externe Schaltung zu ermöglichen.The page buffer 430 operates as a write driver or a sense amplifier, depending on an operating mode. When a program operation is performed, the page buffer transfers 430 a bit line voltage corresponding to data to be programmed to a bit line of the memory cell array. When a read operation is performed, the page buffer samples 430 the data stored in a selected memory cell via a bit line. The page buffer 430 Latches the sampled data to allow output of the data state information to an external circuit.
Die nichtflüchtige Speichervorrichtung 400 ist auch in der Lage, einen Löschzustandsbereich auf einer Speicherseitenbasis (d. h. gemäß einem Satz von Speicherzellen, welcher mit derselben Wortleitung verbunden sind) zu managen. Demnach werden, auch wenn ein Programmierzustand jeder Speicherzelle unterschiedlich ist, dieselbe Programmierspannung, dieselbe Pass-Spannung und dieselbe Verifikationsspannung an eine Speicherzelle angelegt, welche in einer Speicherseite enthalten ist.The nonvolatile storage device 400 is also capable of managing an erase state area on a memory page basis (ie, according to a set of memory cells connected to the same word line). Thus, even if a programming state of each memory cell is different, the same program voltage, the same pass voltage, and the same verify voltage are applied to a memory cell included in a memory page.
Ähnlich werden Speicherzellen, welche in einer Speicherseite enthalten sind, zu derselben Zeit gelöscht, und Zustandsinformationen (oder Zustandszählungen) und der Löschzustandsbereich werden ebenso zu derselben Zeit initialisiert.Similarly, memory cells included in a memory page are erased at the same time, and status information (or state counts) and the erase state area are also initialized at the same time.
Gemäß dem obigen Aufbau kann der Löschzustandsbereich für Speicherzellen auf einer Seiteneinheitsbasis gemanagt werden. Demnach ist in der nichtflüchtigen Speichervorrichtung 400 ein Last-Managen des Löschzustandsbereichs verringert und ein Speicherplatz, welcher benötigt wird, um Zustandsinformationen zu speichern, ist auch verringert.According to the above configuration, the erase state area for memory cells can be managed on a page unit basis. Thus, in the nonvolatile memory device 400 a load Management of the erase state area is reduced and memory space needed to store state information is also reduced.
18 ist ein Blockschaltbild, welches ein Speichersystem in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 18 weist das Speichersystem 1000 allgemein eine nichtflüchtige Speichervorrichtung 1100 und einen Controller 1200 auf. 18 FIG. 12 is a block diagram illustrating a memory system in accordance with still another embodiment of the inventive concept. FIG. Referring to 18 assigns the storage system 1000 generally a non-volatile memory device 1100 and a controller 1200 on.
Die nichtflüchtige Speichervorrichtung 1100 kann dieselbe Struktur haben wie eine der nichtflüchtigen Speichervorrichtungen 100 bis 500 in Übereinstimmung mit einigen Ausführungsformen des erfinderischen Konzepts. Die nichtflüchtige Speichervorrichtung 1100 weist eine Mehrzahl von Zellsträngen CS11, CS12, CS21 und CS22 auf, welche auf einem Substrat 111 vorgesehen sind. Jeder Zellstrang weist eine Mehrzahl von Zelltransistoren CT auf, welche in einer Richtung rechtwinklig zu dem Substrat 111 geschichtet sind. Die nichtflüchtige Speichervorrichtung 1100 kann eine Programmieroperation gemäß dem Programmierverfahren, welches obenstehend beschrieben ist, durchführen. Die nichtflüchtige Speichervorrichtung 1100 führt ein Zustandslesen aus und kann eine Wiederanordnung bzw. Re-Arrangement gemäß einem Ergebnis des Zustandslesens in Betracht ziehen, um eine Programmieroperation durchzuführen.The nonvolatile storage device 1100 may have the same structure as one of the nonvolatile memory devices 100 to 500 in accordance with some embodiments of the inventive concept. The nonvolatile storage device 1100 has a plurality of cell strands CS11, CS12, CS21 and CS22 which are on a substrate 111 are provided. Each cell string has a plurality of cell transistors CT which are in a direction perpendicular to the substrate 111 are layered. The nonvolatile storage device 1100 may perform a program operation according to the programming method described above. The nonvolatile storage device 1100 performs state reading and may consider re-arranging according to a result of the state read to perform a program operation.
Der Controller 1200 ist mit einem Host und der nichtflüchtigen Speichervorrichtung 1100 verbunden. In Antwort auf eine Anfrage von dem Host ist der Controller 1200 konfiguriert, um auf die nichtflüchtige Speichervorrichtung 1100 zuzugreifen. Der Controller 1200 ist konfiguriert, um Lese-, Programmier-, Lösch-, Re-Definition von Löschzustandsbereichs- und Abnutzungs-Abgleichungs-Operationen der nichtflüchtigen Speichervorrichtung 1100 zu steuern. Der Controller 1200 ist konfiguriert, um eine Schnittstelle zwischen der nichtflüchtigen Speichervorrichtung 1100 und dem Host vorzusehen. Der Controller 1200 ist konfiguriert, um eine Firmware zum Steuern der nichtflüchtigen Speichervorrichtung 1100 zu treiben.The controller 1200 is with a host and the non-volatile storage device 1100 connected. In response to a request from the host is the controller 1200 configured to access the nonvolatile storage device 1100 access. The controller 1200 is configured to perform read, program, erase, re-definition of erase state area and wear leveling operations of the nonvolatile memory device 1100 to control. The controller 1200 is configured to interface between the nonvolatile storage device 1100 and the host. The controller 1200 is configured to provide firmware for controlling the nonvolatile memory device 1100 to drive.
Der Controller 1200 ist konfiguriert, um ein Steuersignal CTRL, einen Befehl CMD und eine Adresse ADDR für die nichtflüchtige Speichervorrichtung 1100 vorzusehen. Der Controller 1200 sieht einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR für Programmier-, Lösch- und Lese-Operationen für die nichtflüchtige Speichervorrichtung 1100 unter Bezugnahme auf den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 1100 vor.The controller 1200 is configured to receive a control signal CTRL, a command CMD and an address ADDR for the nonvolatile memory device 1100 provided. The controller 1200 sees a command CMD, a control signal CTRL and an address ADDR for program, erase and read operations for the nonvolatile memory device 1100 with reference to the erase state area of the nonvolatile memory device 1100 in front.
In Antwort auf einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR, welche von dem Controller 1200 vorgesehen werden, ist die nichtflüchtige Speichervorrichtung 1100 konfiguriert, um Lese-, Programmier-, Lösch-, Re-Definition des Löschzustandsbereichs- und Abnutzungs-Abgleichungs-Operationen durchzuführen.In response to a command CMD, a control signal CTRL and an address ADDR supplied by the controller 1200 to be provided is the nonvolatile memory device 1100 configured to perform read, program, erase, re-definition of erase state area and wear leveling operations.
Der Controller 1200 weist ein Zustandsregister 1220 auf, welches Zustandsinformationen für die nichtflüchtige Speichervorrichtung 1100 speichert, und einen Zustandsmanager 1210, welcher Zustandsinformationen erzeugt und aktualisiert, und den Löschzustandsbereich für die nichtflüchtige Speichervorrichtung 1100 unter Bezugnahme auf die Zustandsinformationen re-definiert.The controller 1200 has a status register 1220 on, which status information for the non-volatile memory device 1100 stores, and a state manager 1210 which generates and updates state information and the erase state area for the nonvolatile memory device 1100 re-defined with reference to the state information.
Die nichtflüchtige Speichervorrichtung 1100 ist in der Lage, eine Mehrzahl von Speicherseiten, welche in einem Speicherzell-Array (nicht veranschaulicht) enthalten sind, unter Verwendung einer Mehrzahl von Lesespannungen zu lesen, welche gemäß einem Befehl von dem Controller 1200 unterschiedliche Pegel haben. Die nichtflüchtige Speichervorrichtung 1100 gibt ein Zustands-Leseergebnis gemäß der Mehrzahl von Lesespannungen an den Controller 1200 aus. Das Zustands-Leseergebnis weist unter der Mehrzahl von Lesespannungen die Lesespannung eines minimalen Pegels auf, welcher bewirkt, dass all die Speicherzellen der Speicherseite, welche gelesen wird, AN-Zellen werden.The nonvolatile storage device 1100 is capable of reading a plurality of memory pages contained in a memory cell array (not illustrated) using a plurality of read voltages which are in accordance with a command from the controller 1200 have different levels. The nonvolatile storage device 1100 outputs a state read result according to the plurality of read voltages to the controller 1200 out. The state read result includes, among the plurality of read voltages, the minimum level read voltage which causes all the memory cells of the memory page which is read to become ON cells.
Der Controller 1200 kann den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 1100 unter Bezugnahme auf das Zustands-Leseergebnis finden. Wenn in dem Zustands-Leseergebnis die Lesespannung des minimalen Pegels, welche bewirkt, dass all die Speicherzellen der Speicherseite, welche gelesen wird, AN-Zellen werden, eine dritte Spannung Vread3 ist, weist ein Löschzustandsbereich der Speicherseite eine Verteilung der Grenzspannung des Löschzustandes E0 und eines ersten und zweiten Programmierzustandes P1 und P2 auf. Demnach kann der Löschzustandsbereich der Speicherseite, welche gelesen wird, bestimmt werden, der dritte Löschzustandsbereich ESR3 zu sein.The controller 1200 may the erase state area of the nonvolatile memory device 1100 with reference to the state read result. In the state read result, when the read voltage of the minimum level causing all the memory cells of the memory page being read to be ON cells is a third voltage Vread3, an erase state area of the memory page has a distribution of the threshold voltage of erase states E0 and a first and second programming state P1 and P2. Thus, the erase state area of the memory page which is read can be determined to be the third erase state area ESR3.
Auf der Basis des identifizierten Löschzustandsbereichs kann der Controller 1200 Zustandsinformationen erzeugen und sie in dem Zustandsregister 1220 speichern.Based on the identified erase state area, the controller may 1200 Generate state information and place it in the state register 1220 to save.
Der Controller 1200 kann dann Zustandsinformationen, welche in dem Zustandsregister 1220 gespeichert sind, dann auf der Basis des identifizierten Löschzustandsbereichs aktualisieren.The controller 1200 can then state information stored in the state register 1220 then update based on the identified erase state area.
Gemäß der Ausführungsform des erfinderischen Konzepts, welche in 18 veranschaulicht ist, ist das Speichersystem 1000 in der Lage, genau den gegenwärtigen Löschzustandsbereich für eine Speicherzellseite zu identifizieren, auch wenn eine entsprechende Zustandsinformation verloren oder nicht zur Verfügung stehend ist.According to the embodiment of the inventive concept, which in 18 illustrates is, is the storage system 1000 being able to accurately identify the current erase state area for a memory cell page, even if corresponding state information is lost or unavailable.
Der Controller 1200 kann weiterhin konstituierende Elemente wie beispielsweise ein Verarbeitungseinheit, eine Host-Schnittstelle und eine Speicherschnittstelle aufweisen. Die Verarbeitungseinheit steuert einen Gesamtbetrieb des Controllers 1200.The controller 1200 may further comprise constituent elements such as a processing unit, a host interface and a memory interface. The processing unit controls an overall operation of the controller 1200 ,
Die Host-Schnittstelle weist ein Protokoll zum Durchführen eines Datenaustausches zwischen dem Host und dem Controller 1200 auf. Der Controller 1200 ist konfiguriert, um mit außerhalb über wenigstens eines von verschiedenen Schnittstellenprotokollen wie beispielsweise einem Universal Serial Bus(USB)-Protokoll, einem Multimedia Card(MMC)-Protokoll, einem Peripheral Component Interconnection(PCI)-Protokoll, einem PCI-Express-Protokoll, einem Advanced Technology Attachment(ATA)-Protokoll, einem Serial-ATA-Protokoll, einem Parallel-ATA-Prokoll, einem Small Computer Small Interface(SCSI)-Protokoll, einem Enhanced Small Disk Interface(ESDI)-Protokoll und einem Integrated Drive Electronic(IDE)-Prokoll zu kommunizieren. Die Speicherschnittstellen koppeln mit der nichtflüchtigen Speichervorrichtung 1100. Die Speicherschnittstelle weist eine NAND-Typ-Schnittstelle oder eine NOR-Typ-Schnittstelle auf.The host interface has a protocol for performing data exchange between the host and the controller 1200 on. The controller 1200 is configured to communicate with outside via at least one of various interface protocols such as a Universal Serial Bus (USB) protocol, a Multimedia Card (MMC) protocol, a Peripheral Component Interconnection (PCI) protocol, a PCI Express protocol, Advanced Technology Attachment (ATA) protocol, Serial ATA protocol, Parallel ATA protocol, Small Computer Small Interface (SCSI) protocol, Enhanced Small Disk Interface (ESDI) protocol, and Integrated Drive Electronic (IDE) protocol to communicate. The memory interfaces couple with the nonvolatile memory device 1100 , The memory interface has a NAND-type interface or a NOR-type interface.
Das Speichersystem 1000 ist als eines von verschiedenen konstituierenden Elementen von elektronischen Vorrichtungen wie beispielsweise einem Computer, einem Ultra-Mobile PC (UMPC), einer Workstation, einem Netbook, einem persönlichen digitalen Assistenten (PDA = Personal Digital Assistant), einem tragbaren Computer, einem Web-Tablet, einem Tablet-Computer, einem drahtlosen Telefon, einem Mobiltelefon, einem Smartphone, einem E-Book, einem tragbaren Multimedia-Player (PMP), einer tragbaren Spielmaschine, einer Navigationsvorrichtung, einer Blackbox, einer Digitalkamera, einem digitalen Multimedia-Broadcasting(DMB)-Player, einem dreidimensionalen Fernseher, einem digitalen Audio-Rekorder, einem digitalen Audio-Abspieler, einem digitalen Bildrekorder, einem digitalen Bild-Abspieler, einem digitalen Videorekorder, einem digitalen Video-Abspieler, einem Speicher, welcher ein Datencenter konstituiert, einer Vorrichtung, welche Informationen in einer drahtlosen Umgebung übertragen/empfangen kann, einer von verschiedenen elektronischen Vorrichtungen, welche ein Heim-Netzwerk konstituieren, einer von verschiedenen elektronischen Vorrichtungen, welche ein Computernetzwerk konstituieren, einer von verschiedenen elektronischen Vorrichtungen, welche ein Telematik-Netzwerk konstituieren, einer RFID-Vorrichtung und einer von verschiedenen elektronischen Vorrichtungen, welche ein Computersystem konstituieren, sein.The storage system 1000 is as one of various constituent elements of electronic devices such as a computer, an ultra-mobile PC (UMPC), a workstation, a netbook, a personal digital assistant (PDA), a portable computer, a web tablet , a tablet computer, a wireless phone, a mobile phone, a smartphone, an e-book, a portable multimedia player (PMP), a portable game machine, a navigation device, a black box, a digital camera, a digital multimedia broadcasting (DMB) ) Player, a three-dimensional television, a digital audio recorder, a digital audio player, a digital image recorder, a digital image player, a digital video recorder, a digital video player, a memory constituting a data center of a device which can transmit / receive information in a wireless environment, one of several all of electronic devices constituting a home network, one of various electronic devices constituting a computer network, one of various electronic devices constituting a telematics network, an RFID device, and one of various electronic devices constituting a computer system , be.
Die nichtflüchtige Speichervorrichtung 1100 des Speichersystems 1000 kann mit verschiedenen Typen von Einhausungen (Packages) angebracht sein. Beispielsweise kann die nichtflüchtige Speichervorrichtung 1100 oder das Speichersystem mit verschiedenen Typen von Gehäusen bzw. Einhausungen (Packages) wie beispielsweise PoP (package on package), ball grid array (BGA), chip scale package (CSP), plastic leaded chip carrier (PLCC), plastic dual in-line package (PDIP), die in waffle pack, die in wafer form, chip on board (COB), ceramic dual in-line package (CERDIP), plastic metric quad flat pack (MQFP), thin quad flat pack (TQFP), small outline (SOIC), shrink small outline package (SSOP), thin small outline (TSOP), thin quad flat-pack (TQFP), system in package (SIP), multi chip package (MCP), wafer-level fabricated package (WFP) und wafer-level processed stack package (WSP) angebracht sein.The nonvolatile storage device 1100 of the storage system 1000 can be installed with different types of housings (packages). For example, the nonvolatile memory device 1100 or the storage system with various types of packages such as package on package, ball grid array (BGA), chip scale package (CSP), plastic leaded chip carrier (PLCC), plastic dual in-line package (PDIP) included in waffle pack, in wafer form, chip on board (COB), ceramic dual in-line package (CERDIP), plastic metric quad flat pack (MQFP), thin quad flat pack (TQFP), small outline (SOIC), shrink small outline package (SSOP), thin small outline (TSOP), thin quad flat-pack (TQFP), system in package (SIP), multi-chip package (MCP), wafer-level fabricated package (WFP ) and wafer-level processed stack package (WSP).
19 ist ein Blockschaltbild, welches ein Speichersystem in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 19 weist das Speichersystem 2000 eine nichtflüchtige Speichervorrichtung 2100 und einen Controller 2200 auf. Die nichtflüchtige Speichervorrichtung 2100 weist eine Mehrzahl von nichtflüchtigen Speicherchips auf. Die Mehrzahl von nichtflüchtigen Speicherchips bildet eine Mehrzahl von Gruppen. Jede Gruppe der Mehrzahl von nichtflüchtigen Speicherchips ist konfiguriert, um mit dem Controller 2200 über einen gemeinsamen Kanal zu kommunizieren. Die Mehrzahl von nichtflüchtigen Speicherchips kann mit dem Controller 2200 über erste bis k-te Kanäle CH1 ~ CHk kommunizieren. 19 FIG. 12 is a block diagram illustrating a memory system in accordance with still another embodiment of the inventive concept. FIG. Referring to 19 assigns the storage system 2000 a nonvolatile storage device 2100 and a controller 2200 on. The nonvolatile storage device 2100 has a plurality of nonvolatile memory chips. The plurality of nonvolatile memory chips form a plurality of groups. Each group of the plurality of nonvolatile memory chips is configured to interface with the controller 2200 to communicate over a common channel. The majority of nonvolatile memory chips can be used with the controller 2200 communicate via first to kth channels CH1 ~ CHk.
Jeder der nichtflüchtigen Speicherchips hat dieselbe Struktur wie eine der nichtflüchtigen Speichervorrichtungen 100 bis 500 in Übereinstimmung mit einigen Ausführungsformen des erfinderischen Konzepts und kann auf dieselbe Art und Weise wie eine der nichtflüchtigen Speichervorrichtungen 100 bis 500 arbeiten. Die nichtflüchtige Speichervorrichtung 2100 weist eine Mehrzahl von Zellsträngen CS11, CS12, CS21 und CS22 auf, welche an einem Substrat 111 vorgesehen sind, und jeder Zellstrang weist eine Mehrzahl von Zelltransistoren CT auf, welche in einer Richtung rechtwinklig zu dem Substrat 1111 geschichtet sind.Each of the nonvolatile memory chips has the same structure as one of the nonvolatile memory devices 100 to 500 in accordance with some embodiments of the inventive concept and may in the same manner as one of the non-volatile memory devices 100 to 500 work. The nonvolatile storage device 2100 has a plurality of cell strands CS11, CS12, CS21 and CS22 which are attached to a substrate 111 and each cell string has a plurality of cell transistors CT which are in a direction perpendicular to the substrate 1111 are layered.
In 19 ist eine Mehrzahl von nichtflüchtigen Speicherchips mit einem Kanal verbunden. Das Speichersystem 2000 kann jedoch abgewandelt werden, so dass ein nichtflüchtiger Speicherchip mit einem Kanal verbunden ist.In 19 For example, a plurality of nonvolatile memory chips are connected to one channel. The storage system 2000 however, it can be modified so that a nonvolatile memory chip is connected to a channel.
Mit Ausnahme dessen, dass der Controller 2200 mit einer Mehrzahl von nichtflüchtigen Speicherchips über einen gemeinsamen Kanal kommuniziert, sind die Inhalte über den Controller 2200 und die nichtflüchtige Speichervorrichtung 2100 dieselbe wie diejenigen, welche in 18 beschrieben sind. Except that the controller 2200 communicating with a plurality of nonvolatile memory chips via a common channel, the contents are via the controller 2200 and the non-volatile storage device 2100 same as those in 18 are described.
20 ist ein Blockschaltbild, welches ein Festkörperlaufwerk (SSD = Solid Stage Drive) in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 20 weist eine Verwendervorrichtung 3000 allgemein einen Host 3100 und ein SSD 3200 auf. Das SSD 3200 weist einen SSD-Controller 3210, einen Pufferspeicher 3220 und eine nichtflüchtige Speichervorrichtung 3230 auf. 20 FIG. 10 is a block diagram illustrating a solid state drive (SSD) in accordance with still another embodiment of the inventive concept. Referring to 20 has a user device 3000 generally a host 3100 and an SSD 3200 on. The SSD 3200 has an SSD controller 3210 , a cache 3220 and a nonvolatile memory device 3230 on.
Der SSD-Controller 3210 sieht eine physikalische Verbindung zwischen dem Host 3100 und dem SSD 3200 vor. Der SSD-Controller 3210 sieht eine Koppelung mit dem SSD 3200 in Antwort auf ein Bus-Format des Host 3100 vor. Der SSD-Controller 3210 dekodiert einen Befehl, welcher von dem Host 3100 vorgesehen wird. Gemäß einem dekodierten Ergebnis greift der SSD-Controller 3210 auf die nichtflüchtige Speichervorrichtung 3230 zu.The SSD controller 3210 sees a physical connection between the host 3100 and the SSD 3200 in front. The SSD controller 3210 sees a coupling with the SSD 3200 in response to a bus format of the host 3100 in front. The SSD controller 3210 decodes a command from the host 3100 is provided. According to a decoded result, the SSD controller accesses 3210 on the non-volatile storage device 3230 to.
Der SSD-Controller 3210 ist mit dem Host 3100 und der nichtflüchtigen Speichervorrichtung 3230 verbunden. In Antwort auf eine Anfrage von dem Host 3100 ist der SSD-Controller 3210 konfiguriert, um auf die nichtflüchtige Speichervorrichtung 3230 zuzugreifen. Der SSD-Controller 3210 ist konfiguriert, um Lese-, Programmier-, Lösch-, Re-Definition von Löschzustandsbereich- und Abnutzungs-Abgleichungs-Operationen der nichtflüchtigen Speichervorrichtung 3230 zu steuern. Der SSD-Controller 3210 ist konfiguriert, um eine Schnittstelle zwischen der nichtflüchtigen Speichervorrichtung 3230 und dem Host 3100 vorzusehen. Der SSD-Controller 3210 ist konfiguriert, um eine Firmware zum Steuern der nichtflüchtigen Speichervorrichtung 3230 zu treiben.The SSD controller 3210 is with the host 3100 and the non-volatile storage device 3230 connected. In response to a request from the host 3100 is the SSD controller 3210 configured to access the nonvolatile storage device 3230 access. The SSD controller 3210 is configured to perform read, program, erase, re-definition of erase state area and wear leveling operations of the nonvolatile memory device 3230 to control. The SSD controller 3210 is configured to interface between the nonvolatile storage device 3230 and the host 3100 provided. The SSD controller 3210 is configured to provide firmware for controlling the nonvolatile memory device 3230 to drive.
Der SSD-Controller 3210 ist konfiguriert, um ein Steuersignal CTRL, einen Befehl CMD und eine Adresse ADDR für die nichtflüchtige Speichervorrichtung 3230 vorzusehen. Der SSD-Controller 3210 sieht einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR für Programmier-, Lösch- und Lese-Operationen für die nichtflüchtige Speichervorrichtung 3230 unter Bezugnahme auf den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 3230 vor.The SSD controller 3210 is configured to receive a control signal CTRL, a command CMD and an address ADDR for the nonvolatile memory device 3230 provided. The SSD controller 3210 sees a command CMD, a control signal CTRL and an address ADDR for program, erase and read operations for the nonvolatile memory device 3230 with reference to the erase state area of the nonvolatile memory device 3230 in front.
In Antwort auf einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR, welche von dem Controller 3210 vorgesehen werden, ist die nichtflüchtige Speichervorrichtung 3230 konfiguriert, Lese-, Programmier-, Lösch-, Re-Definition von Löschzustandsbereichs- und Abnutzungs-Abgleichungs-Operationen durchzuführen.In response to a command CMD, a control signal CTRL and an address ADDR supplied by the controller 3210 to be provided is the nonvolatile memory device 3230 configured to perform read, program, erase, re-definition of erase state area and wear leveling operations.
Der Controller 1200 weist ein Zustandsregister 3212 auf, welches Zustandsinformationen der nichtflüchtigen Speichervorrichtung 1100 speichert, und einen Zustandsmanager 3211, welcher die Zustandsinformationen erzeugt und erneuert und den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 3230 unter Bezugnahme auf die Zustandsinformationen re-definiert.The controller 1200 has a status register 3212 on, which state information of the nonvolatile memory device 1100 stores, and a state manager 3211 which generates and renews the state information and the erase state area of the nonvolatile memory device 3230 re-defined with reference to the state information.
Die nichtflüchtige Speichervorrichtung 3230 ist in der Lage, eine Mehrzahl von Speicherseiten, welche in einem Speicherzell-Array (nicht veranschaulicht) enthalten sind, unter Verwendung einer Mehrzahl von Lesespannungen zu lesen, welche verschiedene Pegel gemäß einem Befehl von dem Controller 3210 haben. Die nichtflüchtige Speichervorrichtung 3230 gibt ein Zustands-Leseergebnis gemäß der Mehrzahl von Lesespannungen an den Controller 3210 aus. Das Zustands-Leseergebnis weist unter der Mehrzahl von Lesespannungen die Lesespannung eines minimalen Pegels auf, welche bewirkt, dass all die Speicherzellen der Speicherseite, welche gelesen wird, AN-Zellen werden.The nonvolatile storage device 3230 is capable of reading a plurality of memory pages contained in a memory cell array (not illustrated) using a plurality of read voltages having different levels in accordance with a command from the controller 3210 to have. The nonvolatile storage device 3230 outputs a state read result according to the plurality of read voltages to the controller 3210 out. The state read result includes, among the plurality of read voltages, the minimum level read voltage which causes all the memory cells of the memory page which is read to become ON cells.
Der Controller 3210 kann den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 3230 unter Bezugnahme auf das Zustands-Leseergebnis finden. Wenn in dem Zustands-Leseergebnis die Lesespannung des minimalen Pegels, welche bewirkt, dass all die Speicherzellen der Speicherseite, welche gelesen wird, AN-Zellen werden, eine dritte Spannung Vread3 ist, weist ein Löschzustandsbereich der Speicherseite eine Verteilung einer Grenzspannung des Löschzustands E0 und eines ersten und zweiten Programmierzustands P1 und P2 auf. Demnach kann der Löschzustandsbereich für die Speicherzellen einer Speicherseite, welche gelesen wird, als der dritte Löschzustandsbereich ESR3 bestimmt werden.The controller 3210 may the erase state area of the nonvolatile memory device 3230 with reference to the state read result. In the state read result, when the read voltage of the minimum level causing all the memory cells of the memory page being read to be ON cells is a third voltage Vread3, an erase state area of the memory page has a distribution of a threshold voltage of the erase state E0 and a first and second programming state P1 and P2. Thus, the erase state area for the memory cells of a memory page which is read can be determined as the third erase state area ESR3.
Auf der Basis des identifizierten Löschzustandsbereichs kann der Controller 3210 Zustandsinformationen erzeugen und sie in dem Zustandsregister 3212 speichern. Der Controller 3210 kann dann Zustandsinformationen, welche in dem Zustandsregister 3212 gespeichert sind, auf der Basis des identifizierten Löschzustandsbereichs aktualisieren.Based on the identified erase state area, the controller may 3210 Generate state information and place it in the state register 3212 to save. The controller 3210 can then state information stored in the state register 3212 are updated based on the identified erase state area.
Beispiele eines Bus-Formats des Host 3100 können ein Universal Serial Bus (USB), ein Small Computer System Interface (SCSI), ein PCI-Express, ein ATA, ein Parallel-ATA, ein Seriell-ATA, ein Serial Attached SCSI etc. sein.Examples of a bus format of the host 3100 can be a Universal Serial Bus (USB), a Small Computer System Interface (SCSI), a PCI Express, an ATA, a Parallel ATA, a Serial ATA, a Serial Attached SCSI, and so on.
Schreibdaten, welche von dem Host 3100 vorgesehen sind, oder Daten, welche von der nichtflüchtigen Speichervorrichtung 3230 gelesen werden, werden vorübergehend in dem Pufferspeicher 3220 gespeichert. Wenn Daten, welche in der nichtflüchtigen Speichervorrichtung 3230 existieren, gecacht werden, wenn eine Leseanfrage von dem Host 3100 empfangen wird, unterstützt der Pufferspeicher 3220 eine Cache-Funktion des direkten Vorsehens der gecachten Daten für den Host 3100. Allgemein ist eine Datenübertragungsgeschwindigkeit durch ein Bus-Format (beispielsweise SATA oder SAS) des Host 3100 viel höher als eine Übertragungsgeschwindigkeit eines Speicherkanals des SSD 3200. Wenn eine Schnittstellengeschwindigkeit des Host 3100 viel höher ist, kann eine Leistungsfähigkeitsverschlechterung aufgrund einer Geschwindigkeitsdifferenz durch ein Vorsehen eines Pufferspeichers 3220 mit einer hohen Kapazität minimiert werden.Write data from the host 3100 are provided, or data from the non-volatile memory device 3230 to be read, are temporarily in the cache 3220 saved. When data is stored in the non-volatile memory device 3230 exist, be cached when a read request from the host 3100 the cache is supported 3220 a cache function of directly providing the cached data to the host 3100 , Generally, a data transfer rate is through a bus format (for example, SATA or SAS) of the host 3100 much higher than a transmission speed of a memory channel of the SSD 3200 , If an interface speed of the host 3100 is much higher, performance deterioration due to a speed difference may be caused by providing a buffer memory 3220 be minimized with a high capacity.
Der Pufferspeicher 3220 kann als ein synchroner DRAM vorgesehen sein, um eine ausreichende Pufferung in dem SSD 3200, welches als eine Hilfs-Massenspeichervorrichtung verwendet wird, vorzusehen. Der Pufferspeicher 3220 kann jedoch nicht darauf beschränkt werden.The cache 3220 may be provided as a synchronous DRAM to provide sufficient buffering in the SSD 3200 which is used as an auxiliary mass storage device. The cache 3220 but can not be limited to this.
Die nichtflüchtige Speichervorrichtung 3230 ist als ein Speichermedium des SSD 3200 vorgesehen. Die nichtflüchtige Speichervorrichtung 3230 kann als ein NAND-Typ-Flashspeicher vorgesehen sein, welcher eine hohe Speicherkapazitätsmöglichkeit hat. Die nichtflüchtige Speichervorrichtung 3230 kann durch eine Mehrzahl von Speichervorrichtungen konstituiert sein. In diesem Fall ist jede Speichervorrichtung mit dem SSD-Controller 3210 durch eine Kanaleinheit verbunden. Als ein Speichermedium wird die nichtflüchtige Speichervorrichtung 3230 beschrieben, ein NAND-Typ-Flashspeicher als eine Veranschaulichung zu sein, das erfinderische Konzept ist jedoch nicht darauf beschränkt. Beispielsweise können ein PRAM, ein MRAM, ein ReRAM, ein FRAM, ein NOR-Flashspeicher etc. als ein Speichermedium verwendet werden, und ein Speichersystem, in welchem verschiedene Speichervorrichtungen gemischt werden, kann angewandt werden.The nonvolatile storage device 3230 is as a storage medium of the SSD 3200 intended. The nonvolatile storage device 3230 may be provided as a NAND-type flash memory having a high memory capacity capability. The nonvolatile storage device 3230 may be constituted by a plurality of storage devices. In this case, each storage device is with the SSD controller 3210 connected by a channel unit. As a storage medium, the nonvolatile storage device becomes 3230 described to be a NAND type flash memory as an illustration, but the inventive concept is not limited thereto. For example, a PRAM, an MRAM, a ReRAM, a FRAM, a NOR flash memory, etc. may be used as a storage medium, and a storage system in which various storage devices are mixed may be adopted.
21 ist ein Blockschaltbild, welches eine Speicherkarte 4000 in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 21 weist die Speicherkarte 4000 eine nichtflüchtige Speichervorrichtung 4100, einen Controller 4200 und einen Verbinder 4300 auf. 21 is a block diagram showing a memory card 4000 in accordance with yet another embodiment of the inventive concept. Referring to 21 assigns the memory card 4000 a nonvolatile storage device 4100 , a controller 4200 and a connector 4300 on.
Die nichtflüchtige Speichervorrichtung 4100 hat dieselbe Struktur wie eine der nichtflüchtigen Speichervorrichtungen 100 bis 500 in Übereinstimmung mit einigen Ausführungsformen des erfinderischen Konzepts und kann in derselben Art und Weise wie eine der nichtflüchtigen Speichervorrichtungen 100 bis 500 arbeiten. Die nichtflüchtige Speichervorrichtung 4100 weist eine Mehrzahl von Zellsträngen CS11, CS12, CS21 und CS22 auf, welche auf einem Substrat 111 vorgesehen sind, und jeder Zellstrang weist eine Mehrzahl von Zelltransistoren CT auf, welche in einer Richtung rechtwinklig zu dem Substrat 111 geschichtet sind.The nonvolatile storage device 4100 has the same structure as one of the nonvolatile memory devices 100 to 500 in accordance with some embodiments of the inventive concept and may in the same manner as one of the non-volatile memory devices 100 to 500 work. The nonvolatile storage device 4100 has a plurality of cell strands CS11, CS12, CS21 and CS22 which are on a substrate 111 and each cell string has a plurality of cell transistors CT which are in a direction perpendicular to the substrate 111 are layered.
Der Controller 4200 ist mit der nichtflüchtigen Speichervorrichtung 4100 verbunden, der Controller 4200 ist konfiguriert, um auf die nichtflüchtige Speichervorrichtung 4100 zuzugreifen. Der Controller 4200 ist konfiguriert, um Lese-, Programmier-, Lösch-, Re-Definition von Löschzustandsbereichs- und Abnutzungs-Abgleichungs-Operationen der nichtflüchtigen Speichervorrichtung 4100 zu steuern. Der Controller 4200 ist konfiguriert, um eine Schnittstelle für die nichtflüchtige Speichervorrichtung 4100 vorzusehen.The controller 4200 is with the non-volatile memory device 4100 connected, the controller 4200 is configured to access the nonvolatile storage device 4100 access. The controller 4200 is configured to perform read, program, erase, re-definition of erase state area and wear leveling operations of the nonvolatile memory device 4100 to control. The controller 4200 is configured to interface with the non-volatile memory device 4100 provided.
Der Controller 4200 ist konfiguriert, um ein Steuersignal CTRL, einen Befehl CMD und eine Adresse ADDR für die nichtflüchtige Speichervorrichtung 4100 vorzusehen. Der Controller 4200 sieht einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR für Programmier-, Lösch- und Lese-Operationen für die nichtflüchtige Speichervorrichtung 4100 mit Bezugnahme auf den Löschzustandsbereich der nichtflüchtigen Speichervorrichtung 4100 vor.The controller 4200 is configured to receive a control signal CTRL, a command CMD and an address ADDR for the nonvolatile memory device 4100 provided. The controller 4200 sees a command CMD, a control signal CTRL and an address ADDR for program, erase and read operations for the nonvolatile memory device 4100 with reference to the erase state area of the nonvolatile memory device 4100 in front.
In Antwort auf einen Befehl CMD, ein Steuersignal CTRL und eine Adresse ADDR, welche von dem Controller 4200 vorgesehen werden, ist die nichtflüchtige Speichervorrichtung 4100 konfiguriert, um Lese-, Programmier-, Lösch-, Re-Definition von Löschzustandsbereichs- und Abnutzungs-Abgleichungs-Operationen durchzuführen.In response to a command CMD, a control signal CTRL and an address ADDR supplied by the controller 4200 to be provided is the nonvolatile memory device 4100 configured to perform read, program, erase, re-definition of erase state area and wear leveling operations.
Der Controller 4200 weist ein Zustandsregister 4220, welches Zustandsinformationen für die nichtflüchtige Speichervorrichtung 4100 speichert, und einen Zustandsmanager 4210 auf, welcher die Zustandsinformationen erzeugt und aktualisiert und den Löschzustandsbereich für die nichtflüchtige Speichervorrichtung 4100 unter Bezugnahme auf die Zustandsinformationen re-definiert.The controller 4200 has a status register 4220 , which state information for the non-volatile memory device 4100 stores, and a state manager 4210 which generates and updates the state information and the erase state area for the nonvolatile memory device 4100 re-defined with reference to the state information.
Ein detailliertes Verfahren, durch welches der Controller 4200 die Zustandsinformationen der nichtflüchtigen Speichervorrichtung 4100 erzeugt oder aktualisiert, kann dasselbe wie dasjenige, welches obenstehend beschrieben ist, sein.A detailed procedure through which the controller 4200 the state information of the nonvolatile memory device 4100 generated or updated, may be the same as that described above.
Der Verbinder 4300 kann die Speicherkarte 4000 und einen Host elektrisch verbinden.The connector 4300 can the memory card 4000 and electrically connect a host.
Die Speicherkarte 4000 kann Speicherkarten wie beispielsweise eine personal computer memory card international association (PCMCIA), eine compact flash card (CF), eine smart media card (SM, SMC), einen memory stick, eine multimedia card (MMC, RS-MMC, MMCmicro), eine SD card (SD, miniSD, microSD, SDHC), eine universal flash memory Vorrichtung (UFS), etc. konstituieren.The memory card 4000 may include memory cards such as a personal computer memory card international association (PCMCIA), a compact flash card (CF), a smart media card (SM, SMC), a memory stick, a multimedia card (MMC, RS-MMC, MMCmicro), an SD card (SD, miniSD, microSD, SDHC), a universal flash memory device (UFS), etc.
22 ist ein Blockschaltbild, welches ein Berechnungssystem in Übereinstimmung mit noch einer anderen Ausführungsform des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf 22 weist ein Berechnungssystem 5000 eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit) 5100, einen Direktzugriffsspeicher (RAM = Random Access Memory) 5200, eine Verwenderschnittstelle 5300, ein Modem 5400 und ein Speichersystem 5600 auf. 22 FIG. 10 is a block diagram illustrating a computing system in accordance with still another embodiment of the inventive concept. FIG. Referring to 22 has a calculation system 5000 a central processing unit (CPU = Central Processing Unit) 5100 , Random Access Memory (RAM) 5200 , a user interface 5300 , a modem 5400 and a storage system 5600 on.
Das Speichersystem 5600 ist elektrisch mit der zentralen Verarbeitungseinheit (CPU) 5100, dem Direktzugriffsspeicher (RAM) 5200, der Verwenderschnittstelle 5300 und dem Modem 5400 über einen Systembus 5500 verbunden. Daten, welche über die Verwenderschnittstelle 5300 vorgesehen sind, oder durch die CPU 5100 verarbeitet werden, werden in dem Speichersystem 5600 gespeichert.The storage system 5600 is electrically connected to the central processing unit (CPU) 5100 , Random Access Memory (RAM) 5200 , the user interface 5300 and the modem 5400 via a system bus 5500 connected. Data, which via the user interface 5300 are provided, or by the CPU 5100 are processed in the storage system 5600 saved.
Das Speichersystem 5600 weist eine nichtflüchtige Speichervorrichtung 5610 und einen Controller 5620 auf. Das Speichersystem 5600 kann das Speichersystem 1000 und 2000, die Speicherkarte 3000 oder das Festkörperlaufwerk 4000 in Übereinstimmung mit bestimmten Ausführungsformen des erfinderischen Konzepts sein.The storage system 5600 has a non-volatile memory device 5610 and a controller 5620 on. The storage system 5600 can the storage system 1000 and 2000 , the memory card 3000 or the solid state drive 4000 in accordance with certain embodiments of the inventive concept.
Gemäß dem erfinderischen Konzept kann, soweit es seine fundamentale Charakteristik erlaubt, der Löschzustand (und möglicherweise der Programmierzustand) für eine nichtflüchtige Speicherzelle re-definiert werden, um nachfolgende Programmieroperationen anstelle eines physikalischen Gelöschtwerdens vor jeder Programmierung zu ermöglichen. Demnach kann die nichtflüchtige Speicherzelle nachfolgend gemäß neuen Zustandsinformationen reprogrammiert werden ohne die Notwendigkeit des Durchführens einer physikalischen Löschoperation. Demnach können die physikalische Löschhäufigkeit und die begleitende Speicherzellbelastung verringert werden, wodurch sich die Lebensdauer der Speicherzelle erweitert und die Arbeitsgeschwindigkeit der nichtflüchtigen Speichervorrichtung und des nichtflüchtigen Speichersystems zunimmt.According to the inventive concept, as far as its fundamental characteristic permits, the erase state (and possibly the program state) for a nonvolatile memory cell may be re-defined to allow subsequent programming operations instead of physical erasure prior to each programming. Thus, the nonvolatile memory cell can subsequently be reprogrammed according to new state information without the need to perform a physical erase operation. Thus, the physical erase frequency and the accompanying memory cell load can be reduced, thereby extending the life of the memory cell and increasing the operation speed of the nonvolatile memory device and the nonvolatile memory system.
Das Vorstehende ist für das erfinderische Konzept veranschaulichend und darf nicht als hierfür beschränkend betrachtet werden. Obwohl einige Ausführungsformen des erfinderischen Konzepts beschrieben worden sind, werden Fachleute bereitwillig anerkennen, dass viele Abwandlungen in den Ausführungsformen möglich sind, ohne materiell von der neuen Lehre und den Vorteilen des vorliegenden erfinderischen Konzepts abzuweichen. Demzufolge sind alle solchen Abwandlungen vorgesehen, um innerhalb des Umfangs des vorliegenden erfinderischen Konzepts, wie es in den Ansprüchen definiert ist, enthalten zu sein. Das erfinderische Konzept ist durch die folgenden Ansprüche definiert, wobei Äquivalente der Ansprüche darin enthalten sein sollen.The foregoing is illustrative of the inventive concept and should not be considered as limiting thereto. Although some embodiments of the inventive concept have been described, those skilled in the art will readily appreciate that many modifications are possible in the embodiments without materially departing from the novel teachings and advantages of the present inventive concept. Accordingly, all such modifications are intended to be included within the scope of the present inventive concept as defined in the claims. The inventive concept is defined by the following claims, wherein equivalents of the claims are intended to be included therein.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
KR 10-2012-0087834 [0001] KR 10-2012-0087834 [0001]
