DE102012221396A1 - Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich - Google Patents

Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich Download PDF

Info

Publication number
DE102012221396A1
DE102012221396A1 DE201210221396 DE102012221396A DE102012221396A1 DE 102012221396 A1 DE102012221396 A1 DE 102012221396A1 DE 201210221396 DE201210221396 DE 201210221396 DE 102012221396 A DE102012221396 A DE 102012221396A DE 102012221396 A1 DE102012221396 A1 DE 102012221396A1
Authority
DE
Germany
Prior art keywords
layer
rounding
electronic
sintered
gradient structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210221396
Other languages
English (en)
Inventor
Thomas Kalich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201210221396 priority Critical patent/DE102012221396A1/de
Publication of DE102012221396A1 publication Critical patent/DE102012221396A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Anordnung (12) für elektronische Baugruppen, welche mindestens ein elektronisches Bauteil (11), insbesondere ein Halbleiterbauteil, mindestens einen Fügepartner (14), und dazwischen mindestens eine Verbindungsschicht (10), umfasst, wobei die Verbindungsschicht (10) eine metallische Sinterschicht ist, welche durch ein Dispens- oder InkJet-Verfahren aufgebracht ist, und wobei die Verbindungsschicht (10) eine Gradientenstruktur und/oder eine Abrundung in mindestens einem Eckbereich aufweist, sowie ein Verfahren zur Herstellung einer solchen Anordnung und deren Verwendung in der Mikro- und insbesondere Fahrzeugelektronik zur verbesserten CTE-Anpassung.

Description

  • Die vorliegende Erfindung betrifft eine Anordnung für elektronische Baugruppen umfassend eine Verbindungsschicht, insbesondere eine Sinterverbindungsschicht für Halbleiter, mit einer Gradientenstruktur und/oder mit Abrundungen im der Eckbereich gemäß den Merkmalen des Anspruchs 1, ein Verfahren zur Herstellung einer elektronischen Baugruppe mit einer solchen Verbindungsschicht gemäß den Merkmalen des Anspruchs 6 sowie die Verwendung einer solchen Anordnung bevorzugt in hoch temperaturbelasteten Elektroniken.
  • Stand der Technik
  • Die heute am meisten eingesetzte Aufbau- und Verbindungstechnik bei der „Die Attach“-Montage in der Mikroelektronik ist die Lotverbindung. Aufgrund der Forderungen nach Verwendung von bleifreien Verbindungstechniken werden hierzu häufig Zinn-Silber-Lote verwendet. Die Anforderungen an die thermischen und thermomechanischen Eigenschaften an die Verbindungstechnik steigen jedoch stetig. Beispielsweise liegen die dauerhaften Temperaturbelastungen in der Leistungselektronik heute schon bei rund 175°C. Aufgrund der verwendeten Lotverbindungen und der hohen Einsatztemperaturen bis 245 °C, nahe ihrem Schmelzpunkt, zeigen die Lotverbindungsschichten abnehmende mechanische Eigenschaften. Ein häufiges Problem stellen die unterschiedlichen Ausdehnungskoeffizienten der Fügepartner und das daraus resultierende Kriechen des Lotes während des aktiven und passiven Betriebs dar. Eine Folgeerscheinung ist ein mögliches Risswachstum in der Lotschicht, resultierende Kurzschlüsse in der Baugruppe und somit ein Ausfall der Baugruppe.
  • Der Einsatz einer Sinterverbindung als Verbindungspartner könnte dieses Problem der Zerrüttung der Lotschicht lösen. Dieser Werkstoff wird bei einer unter dem Schmelzpunkt liegenden Temperatur verarbeitet. Die Paste besteht hauptsächlich aus edlen Metallpartikeln und/oder Metallverbindungen. Beim Erreichen der Verarbeitungstemperatur werden unter Temperatur- und Druckbeaufschlagung bestehende Metallverbindungen aufgebrochen und somit kann ein Kontakt mit den Fügepartnern, wie zum Beispiel Substrat und Halbleiter, stattfinden. Eine hochtemperaturstabile Sinterverbindung bildet sich als Verbindungsschicht aus. Bei solchen Verbindungsschichten beispielsweise aus Silber können im Vergleich zu Weichlotverbindungen Kriechvorgänge vernachlässigt werden. Thermomechanische Spannungen, wie sie aufgrund der CTE unterschiede zwischen Substrat, Sinterschicht und Bauelement auftreten, können daher nicht innerhalb der Sinterschicht abgebaut oder aufgefangen werden.
  • Der derzeitige Prozess für das Aufbringen einer Sinterpaste zur Ausbildung einer Verbindungsschicht ist der Schablonendruck. Die dadurch erzeugte Oberflächenstruktur ist jedoch in sich und auch zur Substratoberfläche nicht planar. Ein nachträgliches Andrücken des Grünlings der Sinterschicht erzeugt ebenfalls keine ebene Strukturebene und somit ist eine komplette vollflächige Anbindung des Halbleiters mittels geringem Druck nicht möglich.
  • Offenbarung der Erfindung
  • Gegenstand der vorliegenden Erfindung ist eine Anordnung für elektronische Baugruppen, welche mindestens ein elektronisches Bauteil, insbesondere ein Halbleiterbauteil, mindestens einen Fügepartner und dazwischen mindestens eine Verbindungsschicht umfasst. Erfindungsgemäß ist die Verbindungsschicht eine metallische Sinterschicht, welche durch ein Dispens- oder InkJet-Verfahren aufgebracht ist, und welche eine Gradientenstruktur und/oder eine Abrundung in mindestens einem Eckbereich aufweist.
  • Als Abrundung in mindestens einem Eckbereich wird gemäß der vorliegenden Erfindung insbesondere eine regelmäßige oder unregelmäßige Flächenstruktur verstanden, wobei die Sinterschicht mindestens zwei benachbarte Seitenlinien umfasst, welche über mindestens einen gebogenen Verlauf miteinander verbunden sind. Hierbei kann der Radius des gebogenen Verlaufs entweder negativ oder positiv sein. In dem Fall, dass der Radius negativ ist, weist die Seitenlinie vor dem Zusammentreffen mit der benachbarten Seitenlinie im Eckbereich eine Einbuchtung auf im Sinne einer Materialausnehmung. In dem Fall eines bogenförmigen Verlaufs der Seitenlinie mit positivem Radius weist genau der Eckbereich des Zusammentreffens mit der benachbarten Seitenlinie eine Abrundung auf. Diese kann auch im Sinne einer Ausbuchtung des Eckbereichs ausgestaltet sein.
  • Als Gradientenstruktur der Verbindungsschicht wird gemäß der vorliegenden Erfindung insbesondere eine regelmäßige oder unregelmäßige, bevorzugt eine geschlossene, Flächenstruktur verstanden, wobei die Schichtdicke und/oder die longitudinale Ausdehnung der Schicht in mindestens einem Bereich, insbesondere in einem Randbereich, graduiert abnehmend und/oder graduiert ansteigend ausgestaltet ist.
  • Mit anderen Worten ist ein optimierter Kantenverlauf Kernpunkt der erfindungsgemäßen Sinterschicht, der durch Abrundungen bzw. Schichtdickegradienten erreicht wird, um dadurch die nachfolgend genannten Vorteile insbesondere hinsichtlich der thermomechanischen Eigenschaften der Sinterverbindung zu erzielen.
  • Durch die Gradientenstruktur, insbesondere in den Randbereichen, und/oder die spezielle Geometrie der Eckbereiche der Sinterverbindungsschicht ist eine Optimierung der Gestaltung der Sinterschicht in Bezug auf die auch innerhalb der Sinterschicht unterschiedlich auftretenden Spannungsspitzen möglich. Es wurde beobachtet, dass sich sowohl die Temperaturwechselbelastungen als auch die dadurch induzierten Spannungszustände gerade in den Eck- und Randbereichen anders verhalten können bzw. auftreten als in den übrigen Bereichen einer Sinterverbindungsschicht. Dies ist zusätzlich auch noch abhängig von vielen anderen Einflussgrößen, beispielsweise von dem Layout der Bestückung in einer ganzen Baugruppe. Durch eine spezielle Geometrie bzw. Gestaltung der Sinterschicht, wie sie durch die Gradientenstruktur und/oder durch die Abrundungen erfindungsgemäß als Reaktion auf diese unterschiedlich auftretenden Spannungen innerhalb der Verbindungsschicht vorgesehen sind, kann beispielsweise ein an die Fügefläche und das Bauteil-Layout optimierter Kantenverlauf vorgesehen werden. Damit kann die Lebensdauer des gesamten elektronischen Bauteils erhöht werden. Im Zentrum der vorliegenden Erfindung liegt daher mit anderen Worten der Gedanke, insbesondere den Kantenverlauf der Sinterverbindungsschicht derart zu gestalten, dass im Bereich von stark auftretenden Spannungsspitzen, welche thermomechanisch induziert sind, die Richtungsänderungen des Kantenverlaufs keine Sprünge bzw. keine großen Sprünge aufweisen. Dies wird durch Abrundungen und/oder durch die Gradientenstruktur realisiert, so dass in den Bereichen der Sinterschicht mit Spannungsspitzen der Kantenverlauf entschärft wird und der Übergang der Flächen in diesen Bereichen sanfter verläuft. Dies kann bei entsprechender Geometrie auch auf den Flächenübergang im Rand- bzw. Kantenbereich zum angebundenen Substrat oder Fügepartner angewendet werden, so dass auch hier ein reduzierter Belastungszustand für diesen Bereich und damit für die gesamte Anordnung entsteht.
  • Mit der vorliegenden Erfindung ist es möglich, eine vollflächige Anbindung einer dünnen Sinterschicht beispielsweise an die Top-Metallisierung und/oder an die unbehandelte Oberfläche des Halbleiters herstellen zu können. Dadurch können unterschiedliche Strukturen auf einem Wafer und/oder einem anderen elektronischen Bauteil erzeugt werden und somit beispielsweise mehr Chipoberfläche effektiv genutzt werden.
  • Insgesamt können durch die Kombination der Maßnahmen der vorliegenden Erfindung beispielsweise durch Reduzierung des Sinterdrucks und durch Inline-Fähigkeit und Schnelligkeit von Dispens- und/oder InkJet-Verfahren die Prozesskosten gesenkt werden.
  • In einer Ausführungsform der Erfindung weist die Gradientenstruktur einen Gradienten der Dicke der Schicht derart auf, dass die Schichtdicke mindestens in Teilen des Randbereichs der Schicht kleiner ist als die Schichtdicke in der Mitte der Schicht.
  • Diese mittig nach oben gerundete Ausgestaltung der Anbindungsfläche der Sinterschicht kann durch ein Vorsintern „fixiert“ werden, so dass bei einer nachfolgenden Anbindung an einen Fügepartner mittels eines weiteren Sintervorgangs bei nur geringem Sinterdruck die Gradientenstruktur erhalten bleibt. Aufgrund der balligen Ausbildung der Sinterschicht kommt es im mittleren Bereich zu einer vollflächigen Anbindung mit dem Fügepartner, während im Randbereich ein zum Randbereich zunehmender Spalt zwischen dem Fügepartner und der Anbindungsfläche der Sinterschicht entstehen kann. Auf diese Weise ergibt sich ein sanfter Übergang der Sinterschicht bis zum angebundenen Fügepartner, mit anderen Worten kein harter Sprung, wodurch wiederum Spannungsspitzen reduziert werden.
  • In einer weiteren Ausführungsform der Erfindung beträgt die Dicke der Verbindungsschicht in mindestens einem Teil des Randbereichs zwischen 300 nm und 600 nm.
  • In einer weiteren Ausgestaltung der Erfindung beträgt die Dicke der Verbindungsschicht in mindestens einem Teil der Mitte zwischen 500 nm und 10 µm.
  • Durch Veränderung der Schichtdicke innerhalb der Sinterschichten, beispielsweise auf der Ober- und Unterseite bei doppelseitiger Anbindung eines Halbleiters, wird die thermische Spannung zusätzlich reduziert, die auf Halbleiter wirkt. Auch ein anderweitig geometrisch angepasstes Sinterschichtlayout, wie zum Beispiel ein runder Underprint mit zusätzlichen Ohren an den Ecken des Halbleiters, kann zu einer Spannungsreduzierung führen.
  • Mittels der Ausführungsvarianten können die unterschiedlichen Ausdehnungskoeffizienten der Anordnung nicht verändert werden, da sie Materialkonstanten darstellen. Jedoch kann Einfluss darauf genommen werden, in welcher Art und in welcher Intensität sich deswegen Spannungsspitzen innerhalb der Anordnung und vor Allem innerhalb der einzelnen Schichten bilden können. Alle Ausführungsalternativen und auch die Kombination der Ausführungsalternativen tragen daher dazu bei, die Spannungsspitzen durch eine optimierte geometrische Ausführung der Sinterschicht zu reduzieren und die Anordnung zu entlasten.
  • In einer weiteren Ausführungsform der Erfindung ist das elektronische Substrat ein ungesägter oder gesägter Halbleiter oder ein abgepickter Halbleiter oder ein Wafer.
  • Vorteilhafterweise kann man einen abgepickten Halbleiter oder Wafer auf beiden gegenüberliegenden Seiten mit der erfindungsgemäßen Verbindungsschicht versehen, auch weil sie mittels Dispens- oder InkJet-Verfahren aufgebracht ist. Somit kann hier auf beiden Chipoberflächen jeweils eine definierte strukturierte Sinterschicht erzeugt werden.
  • In einer weiteren Ausführungsform der Erfindung kann der Radius der Abrundung in mindestens einem Eckbereich der Verbindungsschicht zwischen 0,1 mm und 10 mm betragen.
  • Gegenstand der Erfindung ist weiterhin ein Verfahren zur Herstellung einer Anordnung für elektronische Baugruppen umfassend die Schritte:
    • – Bereitstellen mindestens eines elektronischen Bauteils, insbesondere eines Halbleiterbauteils,
    • – Aufbringen einer Sinterpastenschicht auf die Fügefläche des elektronischen Bauteils mittels Dispens- oder InkJet-Verfahren und
    • – Trocknen der aufgebrachten Sinterschicht und Ausbilden einer Gradientenstruktur und/oder Ausbilden von mindestens einer Abrundung im Eckbereich in der Verbindungsschicht,
    • – Aufbringen eines Fügepartners auf die getrocknete Verbindungsschicht, und
    • – Sintern der Verbindungsschicht unter endgültiger Ausbildung einer Gradientenstruktur und/oder einer Abrundung im Eckbereich der Verbindungsschicht.
  • Der Sinterprozess findet erfindungsgemäß in zwei aufeinanderfolgenden Schritten statt. Ein Trocknungsschritt dient zum Fixieren der Gradientenstruktur und/oder der Abrundung in mindestens einem Eckbereich der Verbindungsschicht. Hierbei ist ein Entweichen des Lösungsmittels aus der Sinterschicht vorgesehen. Die Trocknung wird bevorzugt unterhalb der Sintertemperatur, insbesondere bevorzugt unterhalb von 185 °C durchgeführt. Ein endgültiger Sinterschritt, bevorzugt mit vergleichsweise geringem Sinterdruck, beispielsweise kleiner als 5 MPa, dient der eigentlichen Versinterung des
  • Mittels des Ink-Jet-Verfahrens können sowohl gesägte und ungesägte Wafer als auch einzelne Halbleiterbauteile, zum Beispiel Dioden, IGBTs, Thyristoren, bestehend aus Silizium, Galliumnitrid oder Siliziumcarbid, mit einer Sinterpaste besprüht werden. Bei abgepickten oder losen Halbleiterbauteilen kann somit auf beiden Chipoberflächen jeweils eine definierte Sinterschicht erzeugt werden.
  • In einer Ausgestaltung des Verfahrens wird die Viskosität der Sinterpaste für einen Auftrag mittels Dispensverfahren bei einer Scherrate von 10 1/s und bei einer Temperatur von 23°C zwischen 160 Pa·s und 500 Pa·s, insbesondere zwischen 160 Pa·s und 250 Pa·s, eingestellt.
  • In einer weiteren Ausgestaltung des Verfahrens wird die Viskosität der Sinterpaste für einen Auftrag mittels InkJet-Verfahren bei einer Scherrate von 1000 1/s und bei einer Temperatur von 25°C kleiner als 110 mPa·s, insbesondere kleiner als 50 mPa·s, eingestellt.
  • Die Einstellung der vorgenannten Viskositäten kann durch an sich bekannte Maßnahmen erfolgen. Bevorzugt wird die Viskosität durch Zugabe von Lösungsmittel, wie beispielsweise Terpineol, Stearinsäure, Ölsäure, und/oder durch Auswahl der mittleren Partikeldurchmesser der Metallpartikel der Sinterpaste vorgenommen. Die Viskositätsmessung kann insbesondere derart ausgeführt werden, dass sie der DIN 53018-1 (1976-03) entspricht.
  • Die mittleren Partikeldurchmesser (d50) können in diesem Zusammenhang insbesondere < 20 µm betragen.
  • In einer weiteren Ausgestaltung des Verfahrens wird das Aufbringen einer Sinterpastenschicht auf die Fügefläche des elektronischen Bauteils durch ein vorher festgelegtes Computerprogramm gesteuert.
  • In einer weiteren Ausgestaltung des Verfahrens erfolgt das Aufbringen einer Sinterpastenschicht auf die Fügefläche des elektronischen Bauteils durch eine vorher gefertigte Schablone.
  • Mit den vorgenannten Maßnahmen wird vorteilhafterweise eine automatisierte Massenverarbeitung ermöglicht, die einen hohen Qualitätsstandart erreicht und zugleich durch vorherige Testbestimmungen optimierte Strukturen der Verbindungsschicht reproduzierbar auf die Fügefläche aufbringt.
  • In einer weiteren Ausgestaltung des Verfahrens erfolgt das Aufbringen einer Sinterpastenschicht auf die Fügefläche des elektronischen Bauteils in einer Nassschichtdicke zwischen 50 nm und 10 µm.
  • In einer weiteren Ausgestaltung des Verfahrens erfolgt das Einstellen der Viskosität durch Zugabe von Lösungsmittel bis zu einem Gewichtsanteil von 83 %, insbesondere bis zu einem Gewichtsanteil von 40 %.
  • Geeignete Lösungsmittel sind beispielsweise Terpineol, Stearinsäure und/oder Ölsäure.
  • Ein weiterer Gegenstand der Erfindung ist eine elektronische Baugruppe enthaltend mindestens ein elektronisches Bauteil insbesondere ein Halbleiterbauteil, mindestens einen Fügepartner und mindestens eine erfindungsgemäße Verbindungsschicht mit einer Gradientenstruktur und/oder Abrundungen in mindestens einem Eckbereich.
  • Ein weiterer Gegenstand der Erfindung ist die Verwendung einer erfindungsgemäßen Verbindungsschicht in der Mikroelektronik, insbesondere in der Fahrzeugelektronik und in der Solarelektronik, bevorzugt in hoch temperaturbelasteten Elektroniken.
  • Zeichnungen und Beispiele
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Zeichnungen veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Zeichnungen nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Es zeigt
  • 1 eine stark schematisierte Querschnittsansicht einer erfindungsgemäßen Verbindungsschicht auf einem Halbleiterbauteil aufweisend einen Gradienten in der Schichtdicke,
  • 2 eine stark schematisierte Querschnittsansicht einer erfindungsgemäßen Verbindungsschicht auf einem Halbleiterbauteil aufweisend einen Gradienten in der Schichtdicke mit aufgebrachtem Fügepartner und
  • 3a–3e stark schematisierte Draufsichten einer erfindungsgemäßen Verbindungsschicht auf einem Halbleiterbauteil mit verschiedenen Abrundungsgeometrien.
  • 1 zeigt in einer stark schematisierten Querschnittsansicht eine Verbindungsschicht 10 für elektronische Baugruppen, welche ein elektronisches Bauteil 11, nämlich ein Halbleiterbauteil, und eine Verbindungsschicht 10, und mindestens einen Fügepartner (nicht gezeigt) umfassen, wobei die Verbindungsschicht 10 eine metallische Sinterschicht ist, welche durch ein Dispens- oder InkJet-Verfahren aufgebracht ist. Die metallische Sinterschicht 10 kann beispielsweise aus Ag, Cu, Ni, Pd oder Au oder aus einer Legierung dieser Metalle sein. Erfindungsgemäß weist die Verbindungsschicht 10 in der vorliegend gezeigten Ausführungsform eine Gradientenstruktur auf. Die Gradientenstruktur weist einen Gradienten der Dicke der Schicht 10 derart auf, dass die Schichtdicke (a) mindestens in Teilen des Randbereichs der Schicht 10 kleiner ist als die Schichtdicke (b) in der Mitte der Schicht. Beispielsweise kann die Dicke (a) der Verbindungsschicht 10 in mindestens einem Teil des Randbereichs zwischen 300 nm und 600 nm betragen. Unter der Bedingung, dass die Dicke (b) der Verbindungsschicht 10 in mindestens einem Teil der Mitte größer ist als die Dicke (a) mindestens in Teilen des Randbereichs kann sie zwischen 500 nm und 10 µm betragen. Das elektronische Substrat 11 ist beispielsweise ein ungesägter oder gesägter Halbleiter oder ein abgepickter Halbleiter oder ein Wafer.
  • 2 zeigt eine erfindungsgemäße elektronische Anordnung 12, welche ein elektronisches Bauteil 11, insbesondere ein Halbleiterbauteil, und einen Fügepartner 14 umfasst. Zwischen diesen beiden Bauteilen ist erfindungsgemäß eine Verbindungsschicht 10 angeordnet, welche einen Gradienten der Schichtdicke derart aufweist, dass die Schichtdicke in der Mitte der Verbindungsschicht größer ist als im Randbereich.
  • Die 3a bis 3e zeigen in einer stark schematisierten Draufsicht jeweils die erfindungsgemäße Verbindungsschicht 10 auf einem elektronischen Bauteil 11, wobei eine Abrundung der Verbindungsschicht im Bereich der Ecken vorgesehen ist. Die Abrundungen weisen verschiedenen Geometrien auf und sind in ihren Radien derart ausgestaltet, dass sie die thermomechanischen Belastungen der Schicht, die im Betrieb insbesondere in Kraftfahrzeugen durch stark wechselnde Temperaturen auftreten, minimieren. So ist in 3a die Verbindungsschicht 10 nahezu vollflächig rechteckig aufgetragen und im Bereich der Ecken weist sie Abrundungen mit kleinen Radien r im Vergleich zur Kantenlänge auf. Demgegenüber weist die Geometrie der in 3b gezeigten Abrundung der Verbindungsschicht 10 einen großen Radius r im Vergleich zur Kantenlänge auf. Dies ist auch in der in 3c gezeigten Alternative der Fall. Selbstverständlich können auch mehrere Abrundungen der Verbindungsschicht 10 mit unterschiedlichen Radien vorgesehen sein, wie es beispielhaft in den 3d und 3e gezeigt ist. Die Abrundungen im Bereich der Ecken weisen hier kleine Radien r im Vergleich zur Kantenlänge der gesamten Schicht auf, wohingegen die zusätzlichen Abrundungen im Bereich der Kantenmitten einen deutlich größeren Radius aufweisen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • DIN 53018-1 (1976-03) [0026]

Claims (14)

  1. Anordnung (12) für elektronische Baugruppen, welche – mindestens ein elektronisches Bauteil (11), insbesondere ein Halbleiterbauteil, – mindestens einen Fügepartner (14), und dazwischen – mindestens eine Verbindungsschicht (10), umfasst, wobei die Verbindungsschicht (10) eine metallische Sinterschicht ist, welche durch ein Dispens- oder InkJet-Verfahren aufgebracht ist, und wobei die Verbindungsschicht (10) eine Gradientenstruktur und/oder eine Abrundung in mindestens einem Eckbereich aufweist.
  2. Anordnung nach Anspruch 1, wobei die Gradientenstruktur einen Gradienten der Dicke der Schicht derart aufweist, dass die Schichtdicke (a) mindestens in Teilen des Randbereichs der Schicht kleiner ist als die Schichtdicke (b) in der Mitte der Schicht.
  3. Anordnung nach Anspruch 1 oder 2, wobei die Schichtdicke (a) der Verbindungsschicht (10) in mindestens einem Teil des Randbereichs zwischen 300 nm und 600 nm beträgt.
  4. Anordnung nach Anspruch 1, 2 oder 3, wobei die Schichtdicke (b) der Verbindungsschicht (10) in mindestens einem Teil der Mitte zwischen 500 nm und 10 µm beträgt.
  5. Anordnung nach einem der vorhergehenden Ansprüche, wobei der Radius der Abrundung (r) in mindestens einem Eckbereich der Verbindungsschicht (10) zwischen 0,1 mm und 10 mm beträgt.
  6. Verfahren zur Herstellung einer elektronischen Anordnung (12) umfassend die Schritte: – Bereitstellen mindestens eines elektronischen Bauteils (11), insbesondere eines Halbleiterbauteils, – Aufbringen einer Sinterpastenschicht (10a) auf die Fügefläche des elektronischen Bauteils (11) mittels Dispens- oder InkJet-Verfahren, – Trocknen der aufgebrachten Sinterschicht (10a) und Ausbilden einer Gradientenstruktur und/oder Ausbilden von mindestens einer Abrundung im Eckbereich in der Verbindungsschicht (10), – Aufbringen eines Fügepartners (14) auf die getrocknete Verbindungsschicht (10), und – Sintern der Verbindungsschicht (10) unter endgültiger Ausbildung einer Gradientenstruktur und/oder einer Abrundung im Eckbereich der Verbindungsschicht (10).
  7. Verfahren nach Anspruch 6, wobei die Viskosität der Sinterpaste bei einer Scherrate von 10 1/s und bei einer Temperatur von 23°C zwischen 160 Pa·s und 500 Pa·s, insbesondere zwischen 160 Pa·s und 250 Pa·s, eingestellt wird.
  8. Verfahren nach Anspruch 6, wobei die Viskosität der Sinterpaste bei einer Scherrate von 1000 1/s und bei einer Temperatur von 25°C kleiner als 110 mPa·s, insbesondere kleiner als 50 mPa·s, eingestellt wird.
  9. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Aufbringen einer Sinterpastenschicht (10a) auf die Fügefläche des elektronischen Bauteils (11) durch ein vorher festgelegtes Computerprogramm gesteuert wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Aufbringen einer Sinterpastenschicht (10a) auf die Fügefläche des elektronischen Bauteils (11) durch eine vorher gefertigte Schablone erfolgt.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei das Aufbringen einer Sinterpastenschicht (10a) auf die Fügefläche des elektronischen Bauteils (11) in einer Nassschichtdicke zwischen 50 nm und 10 µm erfolgt.
  12. Verfahren nach einem der Ansprüche 7 oder 8, wobei das Einstellen der Viskosität durch Zugabe von Lösungsmittel bis zu einem Gewichtsanteil von 83 %, insbesondere bis zu einem Gewichtsanteil von 40 %, erfolgt.
  13. Elektronische Baugruppe enthaltend mindestens eine elektronische Anordnung (12) nach einem der Ansprüche 1 bis 6, insbesondere umfassend ein Halbleiterbauteil (11) und mindestens einen Fügepartner (14), welche durch mindestens eine Verbindungsschicht (10) mit Gradientenstruktur und/oder mit mindestens einer Abrundung im Eckbereich miteinander verbunden sind.
  14. Verwendung einer Anordnung (12) nach einem der Ansprüche 1 bis 6 in der Mikroelektronik, insbesondere in der Fahrzeugelektronik und in der Solarelektronik, bevorzugt in hoch temperaturbelasteten Elektroniken.
DE201210221396 2012-11-22 2012-11-22 Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich Withdrawn DE102012221396A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201210221396 DE102012221396A1 (de) 2012-11-22 2012-11-22 Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210221396 DE102012221396A1 (de) 2012-11-22 2012-11-22 Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich

Publications (1)

Publication Number Publication Date
DE102012221396A1 true DE102012221396A1 (de) 2014-06-05

Family

ID=50725901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210221396 Withdrawn DE102012221396A1 (de) 2012-11-22 2012-11-22 Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich

Country Status (1)

Country Link
DE (1) DE102012221396A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071079A1 (en) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Power semiconductor contact structure and method for the production thereof
WO2016071233A3 (en) * 2014-11-07 2016-06-30 Danfoss Silicon Power Gmbh Electronic sandwich structure with two parts joined together by means of a sintering layer with alternating regions of higher and lower density and corresponding manufacturing method
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267218A1 (en) * 2004-06-29 2006-11-30 Hitachi, Ltd. Electronic part mounting method, semiconductor module, and semiconductor device
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102009020733A1 (de) * 2009-05-11 2010-11-18 Danfoss Silicon Power Gmbh Verfahren zur Kontaktsinterung von bandförmigen Kontaktelementen
DE102011016034A1 (de) * 2011-04-04 2012-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Metallhaltige Zusammensetzung, Verfahren zur Herstellung einer elektrischen Kontaktstruktur sowie Verwendung eines Oxidationsmittels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267218A1 (en) * 2004-06-29 2006-11-30 Hitachi, Ltd. Electronic part mounting method, semiconductor module, and semiconductor device
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102009020733A1 (de) * 2009-05-11 2010-11-18 Danfoss Silicon Power Gmbh Verfahren zur Kontaktsinterung von bandförmigen Kontaktelementen
DE102011016034A1 (de) * 2011-04-04 2012-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Metallhaltige Zusammensetzung, Verfahren zur Herstellung einer elektrischen Kontaktstruktur sowie Verwendung eines Oxidationsmittels

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DIN 53018-1 (1976-03)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071079A1 (en) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Power semiconductor contact structure and method for the production thereof
WO2016071233A3 (en) * 2014-11-07 2016-06-30 Danfoss Silicon Power Gmbh Electronic sandwich structure with two parts joined together by means of a sintering layer with alternating regions of higher and lower density and corresponding manufacturing method
CN107112303A (zh) * 2014-11-07 2017-08-29 丹佛斯硅动力有限责任公司 功率半导体接触结构及其生产方法
US10079219B2 (en) 2014-11-07 2018-09-18 Danfoss Silicon Power Gmbh Power semiconductor contact structure and method for the production thereof
US10332858B2 (en) 2014-11-07 2019-06-25 Danfoss Silicon Power Gmbh Electronic sandwich structure with two parts joined together by means of a sintering layer
CN107112303B (zh) * 2014-11-07 2019-08-27 丹佛斯硅动力有限责任公司 功率半导体接触结构及其生产方法
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
US10438924B2 (en) 2016-04-29 2019-10-08 Danfoss Silicon Power Gmbh Method for cohesively connecting a first component of a power semiconductor module to a second component of a power semiconductor module

Similar Documents

Publication Publication Date Title
EP2729965B1 (de) Verfahren zum herstellen eines halbleiterbauelements mit strukturierter sinterverbindungsschicht und halbleiterbauelement mit strukturierter sinterverbindungsschicht
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE3009295A1 (de) Halbleiterbaustein
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
DE112013001425T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012201172A1 (de) Leistungshalbleitermodul mit geprägter Bodenplatte und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102013108354A1 (de) Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
EP2713685A2 (de) Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE112017002421B4 (de) Halbleitereinheit und verfahren zum herstellen einer halbleitereinheit
DE102012221396A1 (de) Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
WO2022174955A1 (de) Leistungsmodul, elektrisches gerät und verfahren zur herstellung eines leistungsmoduls
DE102010038130B4 (de) Dickdraht-Bondanordnung und Verfahren zum Herstellen
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
WO2017140574A1 (de) Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE19712219A1 (de) Verfahren zur Herstellung von Lothöckern definierter Größe

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination