DE102012206326A1 - Power switch arrangement for e.g. permanent excited synchronous motor of motor car, has control unit that adjusts duration of dead-time phases lying between switch-on phases such that switching elements are switched-off in duration - Google Patents

Abstract

The arrangement (10) has two switching elements (18a, 18b) electrically switched in series and connected in half-bridge circuits (16a-16c). The switching elements are activated or clocked for processing an input voltage (Udc) to an output voltage by a control unit such that the control unit alternates switch-on phases of the switching elements. The switch-on phases are separated from each other by dead-time phases. The control unit variably adjusts duration of the dead-time phases lying between two successive switch-on phases such that the switching elements are switched-off in the duration. The switching elements are designed as a switching transistor such as insulated-gate bipolar transistor (IGBT) and a FET i.e. MOSFET. An independent claim is also included for a method for controlling switching elements.

Description

Die vorliegende Erfindung betrifft eine Leistungsschalteranordnung mit wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung miteinander verbundenen Schaltelementen, wobei die Schaltelemente zur Verarbeitung einer Eingangsspannung zu einer Ausgangsspannung von einer Steuereinheit derart angesteuert oder getaktet sind, dass sich Einschaltphasen der Schaltelemente abwechseln, wobei die Einschaltphasen der Schaltelemente durch Totzeitphasen voneinander getrennt sind.The present invention relates to a circuit breaker arrangement with at least two electrically connected in series and in particular in a half-bridge circuit interconnected switching elements, wherein the switching elements are controlled or clocked to process an input voltage to an output voltage from a control unit such that alternate switching phases of the switching elements, wherein the Switch-on phases of the switching elements are separated by dead time phases.

Die vorliegende Erfindung betrifft ferner ein Verfahren zum Ansteuern von wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung miteinander verbundenen Schaltelementen.The present invention further relates to a method for driving at least two electrically connected in series and in particular in a half-bridge circuit interconnected switching elements.

Stand der TechnikState of the art

Aus dem Stand der Technik sind elektrische Maschinen bekannt, die mittels einer Gleichstromquelle gespeist werden, zum Betrieb jedoch eine oder mehrere Wechselstromphasen benötigen. Im Bereich des Automobilbaus sind derartige elektrische Maschinen insbesondere als Drehstrommotoren, z.B. permanent- oder fremderregte Synchronmotoren ausgeführt. Zum Ansteuern solcher elektrischer Maschinen werden u. a. Wechselrichter eingesetzt. Für jede Phase ist eine Halbbrücke mit jeweils zwei Schalttransistoren erforderlich. Bei den für die Ansteuerung der elektrischen Maschine notwendigen Umschaltvorgängen der Schalttransistoren müssen Fälle unbedingt vermieden werden, bei denen beide Schalttransistoren einer Halbbrücke gleichzeitig leitend sind. Diese Zustände würden umgehend zur Zerstörung der Schalttransistoren führen, da die Stromquelle, z.B. in Form einer Batterie, kurzgeschlossen werden würde und die auftretenden Ströme deutlich außerhalb der im Normalbetrieb auftretenden Werte liegen. Prinzipiell kann auch die Stromquelle zerstört werden.From the prior art electrical machines are known, which are fed by means of a DC power source, but require one or more AC phases for operation. In the automotive field, such electrical machines are particularly suitable as three-phase motors, e.g. permanently or externally excited synchronous motors. To control such electrical machines are u. a. Inverter used. Each phase requires a half-bridge with two switching transistors each. In the necessary for the control of the electrical machine switching operations of the switching transistors cases must be avoided in which both switching transistors of a half-bridge are simultaneously conductive. These conditions would immediately lead to the destruction of the switching transistors, since the current source, e.g. in the form of a battery, would be short-circuited and the currents occurring are well outside the values occurring in normal operation. In principle, the power source can be destroyed.

Die maximal darstellbare Systemleistung (z.B. Motorleistung bzw. Motormoment) hängt typischerweise von der maximal erreichbaren Einschaltdauer der Schalter ab. Diese maximale Einschaltdauer wird durch eine Totzeit herabgesetzt. In erster Näherung ist dieser Effekt prinzipbedingt und nicht zu vermeiden. Die erforderliche Totzeit hängt in hohem Maße vom gerade eingestellten Betriebspunkt und von weiteren Einflussgrößen, wie der Temperatur der Schalttransistoren, dem aktuell fließenden Strom, der aktuell anliegenden Hochvolt-Spannung, von vergangenen Lastprofilen usw., ab.The maximum displayable system performance (e.g., engine horsepower and engine torque, respectively) typically depends on the maximum achievable duty cycle of the switches. This maximum duty cycle is reduced by a dead time. As a first approximation, this effect is inherent and unavoidable. The required dead time depends to a large extent on the operating point just set and on other influencing variables, such as the temperature of the switching transistors, the currently flowing current, the currently applied high-voltage voltage, past load profiles, etc.

Offenbarung der ErfindungDisclosure of the invention

Es wird daher erfindungsgemäß eine Leistungsschalteranordnung vorgeschlagen mit wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung miteinander verbundenen Schaltelementen, wobei die Schaltelemente zur Verarbeitung einer Eingangsspannung zu einer Ausgangsspannung von einer Steuereinheit derart angesteuert oder getaktet sind, dass sich Einschaltphasen der Schaltelemente abwechseln, wobei die Einschaltphasen der Schaltelemente durch Totzeitphasen voneinander getrennt sind, wobei die Steuereinheit dazu ausgebildet ist, eine Dauer von Totzeitphasen, die jeweils zwischen zwei aufeinanderfolgenden Einschaltphasen liegen und während denen die Schaltelemente ausgeschaltet sind, variabel einzustellen.It is therefore proposed according to the invention a circuit breaker arrangement with at least two electrically connected in series and in particular in a half-bridge circuit interconnected switching elements, wherein the switching elements are controlled or clocked to process an input voltage to an output voltage from a control unit such that alternating switching phases of the switching elements, wherein the switching-on phases of the switching elements are separated from one another by dead-time phases, wherein the control unit is designed to variably set a duration of dead-time phases which respectively lie between two successive switch-on phases and during which the switching elements are switched off.

Die Erfindung schlägt ferner ein Verfahren zum Ansteuern von wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung miteinander verbundenen Schaltelementen vor.The invention also proposes a method for driving at least two switching elements electrically connected in series and in particular interconnected in a half-bridge circuit.

Vorteile der ErfindungAdvantages of the invention

Durch die Erfindung kann die Dauer der Totzeit so kurz wie möglich, jedoch mindestens so groß eingestellt werden, dass sich kein unzulässiger Betrieb, z.B. ein Halbbrückenkurzschluss, ergibt.Zugleich steigt die maximal mögliche Ansteuerzeit und damit die Systemlelistung an.By means of the invention, the duration of the dead time can be set as short as possible but at least so great that no inadmissible operation, e.g. At the same time, the maximum possible activation time and thus the system performance increases.

Bei einer Ausgestaltung der Erfindung sind die Schaltelemente jeweils als Schalttransistor mit jeweils einer Freilaufdiode ausgebildet.In one embodiment of the invention, the switching elements are each formed as a switching transistor, each with a freewheeling diode.

Schalttransistoren sind kostengünstig herzustellende, verlustarm schaltende Halbleiterbauelemente, die eine hohe Schaltgeschwindigkeit ermöglichen.Switching transistors are cost-effective to produce, low-loss switching semiconductor devices that allow a high switching speed.

Gemäß einer Ausführungsvariante der Erfindung sind die Schaltelemente jeweils als IGBT-(Insulated Gate Bipolar Transistor)-Transistor oder als Feldeffekttransistor (FET), insbesondere als Metall-Oxid-Halbleiter-Feldeffekttransistor (Mosfet) ausgebildet.According to one embodiment of the invention, the switching elements are each formed as an IGBT (Insulated Gate Bipolar Transistor) transistor or as a field effect transistor (FET), in particular as a metal-oxide-semiconductor field effect transistor (Mosfet).

Selbstverständlich können auch beliebige Kombinationen von bipolaren und unipolaren Bauelementen vorgesehen sein: Mosfet und Mosfet, IGBT und Mosfet, sowie IGBT und IGBT. Derartige Halbleiterschalter erlauben eine präzise zeitliche Koordinierung der Ein- und Ausschaltvorgänge der Halbleiterschalter, was den optimalen Betrieb der resultierenden Schaltanordnung ermöglicht.Of course, any combinations of bipolar and unipolar components can be provided: Mosfet and Mosfet, IGBT and Mosfet, and IGBT and IGBT. Such semiconductor switches allow precise timing of the switching on and off operations of the semiconductor switches, which enables the optimal operation of the resulting switching arrangement.

Bei einer Ausführungsform der Erfindung weist die Leistungsschalteranordnung zwei Eingangsleitungen zum Anschluss an eine Gleichspannungsquelle und wenigstens eine die beiden Eingangsleitungen verbindende Halbbrücke auf. Dabei weist die Halbbrücke eine Ausgangsleitung zum Anschluss eines Wechselstrom-Verbrauchers auf. Jede Halbbrücke weist zwei taktbare Leistungshalbleiterschalter mit jeweils einer der Freilaufdioden auf. In one embodiment of the invention, the power switch assembly comprises two input lines for connection to a DC voltage source and at least one half-bridge connecting the two input lines. In this case, the half-bridge has an output line for connecting an AC load. Each half-bridge has two clockable power semiconductor switches, each with one of the freewheeling diodes.

Damit kann auf schaltungstechnisch einfache Weise eine einphasige Umrichterkonfiguration gebildet werden. Ferner kann eine solche Leistungsschalteranordnung zu einer mehrphasigen, beispielsweise dreiphasigen Konfiguration erweitert werden. Dabei ist für jede Phase eine Halbbrücke mit lediglich zwei Schaltelementen erforderlich. This can be formed circuit-wise simple way a single-phase converter configuration. Furthermore, such a circuit breaker assembly can be extended to a multi-phase, for example, three-phase configuration. In this case, a half bridge with only two switching elements is required for each phase.

Vorzugsweise ist die Steuereinheit dazu ausgebildet, die Dauer der Totzeitphasen auf der Grundlage von Messwerten eines vorhergehenden Schaltzyklus der Schaltelemente einzustellen. Mit anderen Worten werden elektrische Größen in einem ersten Schaltzyklus gemessen und in einem folgenden Schaltzyklus wird die Totzeitphase auf der Grundlage der Messungen eingestellt.Preferably, the control unit is designed to set the duration of the dead time phases on the basis of measured values of a preceding switching cycle of the switching elements. In other words, electrical quantities are measured in a first switching cycle, and in a subsequent switching cycle, the deadtime phase is set based on the measurements.

Dadurch ist mit einfachen Mittel eine präziese Regelung der Totzeitphasen möglich. Vorzugsweise ist der Steuereinheit ein Speicher mit Kennfelddaten zugeordnet und die Steuereinheit dazu ausgebildet, die Dauer der Totzeitphasen auf der Grundlage der Kennfelddaten einzustellen. Dadurch können die Totzeitphasen mit einfachen Mitteln präzise eingestellt werden.As a result, precise control of the dead-time phases is possible with simple means. Preferably, the control unit is associated with a memory with map data and the control unit is adapted to set the duration of the dead time phases on the basis of the map data. As a result, the dead time phases can be precisely adjusted by simple means.

Dabei ist es besonders bevorzugt, wenn die Kennfelddaten eine aktuelle Temperatur der Leistungsschalteranordnung einen aktuellen Phasenstrom und/oder eine aktuelle Zwischenkreisspannung berücksichtigen. Dadurch können die Einflussgrößen effektiv berücksichtigt werden, die die Totzeitphasen besonders beeinflussen.In this case, it is particularly preferable for the map data to take into account a current temperature of the circuit breaker arrangement, a current phase current and / or a current intermediate circuit voltage. As a result, the factors influencing the dead time phases can be effectively taken into account.

Vorzugsweise sind den Freilaufdioden Strommessmittel zugeordnet, um einen Diodenstrom der Freilaufdioden zu messen und die Totzeiotphasen in Abhängigkeit des Diodenstroms einzustellen. Dabei ist die Steuereinheit vorzugsweise dazu ausgebildet ist, die Totzeitphasen derart einzustellen, dass der jeweilige Diodenstrom minimiert wird. Dadurch können die Totzeitphasen individuell und präzise eingestellt werden.Preferably, the freewheeling diodes current measuring means are assigned to measure a diode current of the freewheeling diodes and to adjust the Totzeiotphasen depending on the diode current. In this case, the control unit is preferably designed to set the dead time phases such that the respective diode current is minimized. As a result, the dead time phases can be set individually and precisely.

Vorzugsweise weist die Leistungsschalteranordnung eine Strommessvorrichtung auf, um einen ersten Strom, der durch ein erstes der Schaltelement fließt, zu erfassen und die Totzeiotphasen in Abhängigkeit des ersten Stroms einzustellen. Eine Steuereinheit erzeugt dabei vorzugsweise ein ein Einschalten eines zweiten der Schaltelemente bewirkendes Steuersignal, so dass der erste Strom einen ersten Stromschwellenwert unterschreitet, wobei der erste Schwellenwert größer als Null ist.Preferably, the power switch assembly includes a current measuring device for detecting a first current flowing through a first one of the switching elements and adjusting the deadze-time phases in response to the first current. In this case, a control unit preferably generates a control signal which brings about the activation of a second of the switching elements, so that the first current falls below a first current threshold value, wherein the first threshold value is greater than zero.

Dadurch kann der Schaltzeitpunkt des zweiten der Schaltelemente mit einfachen Mitteln eingestellt werden, um die Totzeitphase optimal einzustellen.Thereby, the switching time of the second of the switching elements can be adjusted by simple means to optimally adjust the dead time phase.

Bei einer alternativen Ausführungsform weist die Leistungsschalteranordnung eine Strommessvorrichtung auf, um einen ersten Strom, der durch das erste der Schaltelemente fließt, und einen zweiten Strom, der durch ein zweites der Schaltelemente fließt, zu erfassen und die Totzeiotphasen in Abhängigkeit der gemessenen Ströme einzustellen. Dabei erzeugt die Steuereinheit vorzugsweise ein ein Einschalten des zweiten Schaltelementes bewirkendes Steuersignal, so dass der erste Strom einen ersten Stromschwellenwert überschreitet und der zweite Strom einen zweiten Stromschwellenwert unterschreitet.In an alternative embodiment, the power switch assembly includes a current measuring device for detecting a first current flowing through the first one of the switching elements and a second current flowing through a second one of the switching elements, and adjusting the deadze-time phases depending on the measured currents. In this case, the control unit preferably generates a control signal which causes the second switching element to be switched on, such that the first current exceeds a first current threshold value and the second current falls below a second current threshold value.

Dadurch kann der Schaltzeitpunkt des zweiten Schaltelementes besonders präziese eingestellt werden, da die Ströme in beiden Schaltelementen gemessen werden.Thereby, the switching time of the second switching element can be adjusted particularly precise, since the currents are measured in both switching elements.

Bei einer weiteren Ausführungsform der Erfindung ist eine Spannungsmessvorrichtung vorgesehen, mit der die Teilspannungen, die jeweils über eines der Schaltelemente abfallen, gemessen werden. Die Steuereinheit erzeugt ein ein Einschalten des zweiten Schaltelementes bewirkendes Steuersignal, so dass die Teilspannung, die über das erste der Schaltelemete abfällt, einen ersten Spannungsschwellenwert überschreitet und die Teilspannung, die über das zweite der Schaltelemente abfällt, einen zweiten Spannungsschwellenwert unterschreitet.In a further embodiment of the invention, a voltage measuring device is provided, with which the partial voltages, which each drop across one of the switching elements, are measured. The control unit generates a control signal which causes the second switching element to be switched on, such that the partial voltage which drops across the first of the switching elements exceeds a first voltage threshold value and the partial voltage which drops across the second of the switching elements falls below a second voltage threshold value.

D. h. zur Regelung wird die jeweilige Spannung über beide Schaltelemente gemessen. Wenn diese Spannungen einen zu definierenden Wert über- bzw. unterschreitet, kann man davon ausgehen, dass einer der Schaltelemente sperrt und das gegenüberliegende Schaltelement geöffnet werden kann. Vorteilhaft ist hierbei, dass dieses Verfahren bei allen Schaltelementen, also auch bei asymmetrischen Schaltelementen, angewendet werden kann.Ie. To control the respective voltage across both switching elements is measured. If these voltages exceeds or falls below a value to be defined, it can be assumed that one of the switching elements blocks and the opposite switching element can be opened. It is advantageous in this case that this method can be used in all switching elements, including asymmetric switching elements.

Gemäß einer weiteren Ausführungsvariante weist die Leistungsschalteranordnung eine Strommessvorichtung auf, mit der ein dritter Strom erfasst wird, der durch die Freilaufdiode eines der Schaltelemete fließt. Dabei erzeugt die Steuereinheit ein ein Einschalten dieses Schaltelemetes bewirkendes Steuersignal, so dass der dritte Strom einen dritten Stromschwellenwert unterschreitet.According to a further embodiment variant, the power switch arrangement has a current measuring device with which a third current is detected, which flows through the free-wheeling diode of one of the switching elements. In this case, the control unit generates a control signal which brings about a switching on of this switching element, so that the third current falls below a third current threshold value.

Diese Ausführungsvariante macht sich die Erkenntnis zunutze, dass bei einem fließenden Phasenstrom und gesperrtem zweiten Schaltelemet so lange Strom durch die Freilaufdiode des ersten Schaltelemetes fließt, bis das erste Schaltelement durchschaltet. Im Umkehrschluss gilt daher, dass der unnötige Teil der Totzeit gegen Null geht, wenn der Diodenstrom gegen Null geht. Da der Strom nur sehr kurz fließt, genügt hier zur Messung des Stroms eine relativ langsame, tiefpassgefilterte Schaltung, die kostengünstig implementierbar ist. Ferner ist keine Strommessung in einem dauerhaft aktiven Stromzweig aktiv, was die Verlustleistung senkt und damit den Wirkungsgrad verbessert bzw. den Kühlungsbedarf der Leistungsschalteranordnung verringert. This embodiment makes use of the knowledge that, in the case of a flowing phase current and a blocked second switching element, current continues to flow through the freewheeling diode of the first switching element until the first switching element opens. Conversely, therefore, the unnecessary part of the dead time goes to zero when the diode current approaches zero. Since the current flows only very briefly, a relatively slow, low-pass filtered circuit, which can be implemented cost-effectively, is sufficient here to measure the current. Furthermore, no current measurement is active in a permanently active current branch, which reduces the power loss and thus improves the efficiency or reduces the cooling requirement of the circuit breaker arrangement.

Vorzugsweise werden die Schaltelemente von der Steuereinheit derart angesteuert, dass auf eine Einschaltphase eines ersten der Schaltelemente, das einem ersten Versorgungsspannungspotential zugeordnet ist, eine Einschaltphase eines zweiten der Schaltelemente, das einem zweiten Versorgungsspannungspotential zugeordnet ist, erfolgt und umgekehrt. Mit anderen Worten folgt auf eine Einschaltphase eines oberen Leistungshalbleiterschalters eine Einschaltphase eines unteren Leistungshalbleiterschalter und auf eine Einschaltphase des unteren Leistungshalberschalters folgt wiederum eine Einschaltphase des oberen Leistungshalbleiterschalters.Preferably, the switching elements are controlled by the control unit such that a turn-on of a first of the switching elements, which is associated with a first supply voltage potential, a turn-on of a second of the switching elements, which is associated with a second supply voltage potential, and vice versa. In other words, a switch-on of an upper power semiconductor switch is followed by a switch-on of a lower power semiconductor switch and a switch-on of the lower power half-circuit switch again follows a switch-on of the upper power semiconductor switch.

Dadurch kann eine symmetrische Regelung bzw. Steuerung der Schaltelemente realisiert werden, wodurch die Steuerung bzw. Regelung der Schaltelemente besonders einfach wird.Thereby, a symmetrical control or control of the switching elements can be realized, whereby the control or regulation of the switching elements is particularly simple.

Es versteht sich, dass Merkmale, Eigenschaften und Vorteile der erfindungsgemäßen Leistungsschalteranordnung auch entsprechend sinngemäß auf das erfindungsgemäße Verfahren zutreffen.It is understood that the features, properties and advantages of the circuit breaker arrangement according to the invention also apply mutatis mutandis to the inventive method.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1 zeigt ein Schaltbild einer Brückenschaltung, bei der das erfindungsgemäße Verfahren zum Einsatz kommen kann; 1 shows a circuit diagram of a bridge circuit, in which the inventive method can be used;

2a zeigt die zeitlichen Verläufe der Steuerspannungen an den Leistungshalbleiterschaltern in einem Betriebsfall mit einer zu groß gewählten Totzeit; 2a shows the time courses of the control voltages on the power semiconductor switches in an operating case with a dead time selected too large;

2b zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter im Betriebsfall der zu groß gewählten Totzeit; 2 B shows the change between on states and off states of the two power semiconductor switch in the case of operation of the excessively long dead time;

3a zeigt die zeitlichen Verläufe der Steuerspannungen an den Leistungshalbleiterschaltern bei einer Ansteuerung mit sich überlappenden Einschaltphasen; 3a shows the time courses of the control voltages on the power semiconductor switches in a control with overlapping switch-on;

3b zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter bei sich überlappenden Einschaltphasen; 3b shows the change between on states and off states of the two power semiconductor switches in overlapping switch-on;

4 zeigt eine Halbbrückenschaltung, einer ersten Konstruktionsvariante, mit eingezeichnetem gemäß einer ersten erfindungsgemäßen Verfahrensvariante erfasstem Strom; 4 shows a half-bridge circuit, a first design variant, with marked according to a first method variant according to the invention detected current;

5 zeigt die Halbbrückenschaltung, erster Konstruktionsvariante, mit eingezeichnetem gemäß einer zweiten Verfahrensvariante erfasstem Strom; 5 shows the half-bridge circuit, the first design variant, with marked according to a second method variant detected current;

6 zeigt die Halbbrückenschaltung, erster Konstruktionsvariante, mit eingezeichneten, gemäß einer erfindungsgemäßen dritten Verfahrensvariante erfassten Spannungen; 6 shows the half-bridge circuit, the first design variant, with marked, according to a third method variant according to the invention detected voltages;

7 zeigt eine Halbbrückenschaltung einer zweiten Konstruktionsvariante mit eingezeichnetem, gemäß einer vierten erfindungsgemäßen Verfahrensvariante erfasstem Strom; 7 shows a half-bridge circuit of a second construction variant with drawn, according to a fourth method variant according to the invention detected stream;

8a zeigt die zeitlichen Verläufe der Steuerspannungen an den Leistungshalbleiterschaltern der Halbbrückenschaltung, erster oder zweiter Konstruktionsvariante, mit erfindungsgemäß optimal eingestellter Totzeit; und 8a shows the timing of the control voltages to the power semiconductor switches of the half-bridge circuit, first or second design variant, with inventively optimally set dead time; and

8b zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter mit der erfindungsgemäß optimal eingestellten Totzeit. 8b shows the change between on states and off states of the two power semiconductor switch with the inventively optimally set dead time.

Ausführungsformen der ErfindungEmbodiments of the invention

In der nachfolgenden Beschreibung und den Zeichnungen entsprechen gleichen Bezugszeichen Elementen mit gleicher oder vergleichbarer Funktion.In the following description and the drawings, like reference numerals correspond to elements having the same or similar function.

Der in 1 dargestellte, funktional aus Halbrücken bestehende Wechselrichter 10 weist drei Halbbrücken 16a, 16b, 16c auf, die jeweils mit einem Wicklungsstrang 26a, 26b, 26c eines Drehstrommotors 22 elektrisch über je einen Mittenabgriff 24a 24b 24c verbindbar bzw. verbunden sind. Der als dreiphasiger Motor ausgebildete Drehstrommotor 22 ist, insbesondere im Bereich der Kraftfahrzeugantriebstechnik, als permanent- oder fremderregter Synchronmotor oder Asynchronmotor ausgeführt. Der Wechselrichter 10 wird insbesondere in einem Kraftfahrzeug angewendet, z.B. in einem rein elektrisch angetriebenen Kraftfahrzeug oder in Kraftfahrzeugen mit Hybridantrieb, bei denen der Drehstrommotor z.B. als Fahrzeugantriebsmotor ausgebildet ist.The in 1 shown, functionally made of half bridges inverter 10 has three half-bridges 16a . 16b . 16c on, each with a winding strand 26a . 26b . 26c a three-phase motor 22 electrically via one center tap each 24a 24b 24c connectable or connected. The designed as a three-phase motor three-phase motor 22 is, in particular in the field of motor vehicle drive technology, designed as a permanent or third-excited synchronous motor or asynchronous motor. The inverter 10 is used in particular in a motor vehicle, for example in a purely electrically driven motor vehicle or in motor vehicles with hybrid drive, in which the three-phase motor is designed, for example, as a vehicle drive motor.

Jede Halbbrücke 16a, 16b, 16c weist einen ersten Leistungshalbleiterschalter 18a sowie einen zweiten Leistungshalbleiterschalter 18b auf, die hier jeweils als Bipolartransistor mit isolierter Gate- Elektrode (Insulated Gate Bipolar Transistor, IGBT) ausgebildet sind. Die Dimensionierung bzw. Auslegung der Leistungshalbleiterschalter 18a, 18b erfolgt dabei entsprechend den in dem Wechselrichter 10 im Betrieb auftretenden Spannungen und/oder Strömen. Die Leistungshalbleiterschalter 18a, 18b weisen jeweils einen Steuereingang 32 in Form einer Gate-Elektrode auf. Die Leistungshalbleiterschalter 18a, 18b weisen ferner jeweils einen Eingang in Form einer Kollektor-Elektrode 35 und einen Ausgang in Form einer Emitter-Elektrode 37 auf. Zwischen der Kollektor-Elektrode 35 und der Emitter-Elektrode 37 ist jeweils eine Freilaufdiode 30 in bekannter Weise parallel geschaltet, beispielsweise in Sperrrichtung parallel geschaltet. Every half bridge 16a . 16b . 16c has a first power semiconductor switch 18a and a second power semiconductor switch 18b each formed here as an insulated gate bipolar transistor (Insulated Gate Bipolar Transistor, IGBT). The dimensioning or design of the power semiconductor switch 18a . 18b takes place in accordance with the in the inverter 10 operating voltages and / or currents. The power semiconductor switches 18a . 18b each have a control input 32 in the form of a gate electrode. The power semiconductor switches 18a . 18b further each have an input in the form of a collector electrode 35 and an output in the form of an emitter electrode 37 on. Between the collector electrode 35 and the emitter electrode 37 is each a freewheeling diode 30 connected in a known manner in parallel, for example, connected in parallel in the reverse direction.

Ein Zwischenkreis stellt eine Zwischenkreisspannung Udc als Gleichspannung am Eingang des Wechselrichters 10 bereit, die die Gleichspannung in eine Wechselspannung der gewünschten Frequenz und Phase zur Steuerung der Drehrichtung und der Drehzahl des anzutreibenden Drehstrommotors 22 umsetzt. Hierzu werden den jeweiligen Wicklungssträngen des Drehstrommotors 22 durch die jeweilige Halbbrücke eine Spannung bzw. ein Potential vorbestimmter Polarität für eine bestimmte Zeitdauer bereitgestellt. Dazu werden die Leistungshalbleiterschalter 18a, 18b der Halbbrücken 16a, 16b, 16c jeweils über ihren jeweiligen Steuereingang 32 mittels einer Steuerung entsprechend angesteuert. Der Spannungszwischenkreis, in dem ein Zwischenkreiskondensator 14 angeordnet ist, ist hier z.B. durch ein Gleichspannungsnetz gebildet, das eine Bordnetzbatterie 12 des Kraftfahrzeugs enthält. An intermediate circuit sets an intermediate circuit voltage Udc as DC voltage at the input of the inverter 10 ready, the DC voltage in an AC voltage of the desired frequency and phase to control the direction of rotation and the speed of the driven three-phase motor 22 implements. For this purpose, the respective phase windings of the three-phase motor 22 provided by the respective half-bridge, a voltage or a potential of predetermined polarity for a certain period of time. These are the power semiconductor switches 18a . 18b the half bridges 16a . 16b . 16c each via their respective control input 32 controlled accordingly by means of a control. The voltage intermediate circuit, in which a DC link capacitor 14 is arranged here, for example, is formed by a DC voltage network, which is an electrical system battery 12 of the motor vehicle.

Eine erste Eingangsleitung 36 des Wechselrichters 10 liegt auf negativem Potential, während eine zweite Eingangsleitung 34 des Wechselrichters 10 auf positivem Potential liegt. Hierdurch sind die zweiten Leistungshalbleiterschalter 18b jeweils mit dem Pluspol und die ersten Leistungshalbleiterschalter 18a jeweils mit dem Minuspol der Bordnetzbatterie 12 gekoppelt.A first input line 36 of the inverter 10 is at negative potential while a second input line 34 of the inverter 10 at a positive potential. As a result, the second power semiconductor switches 18b each with the positive pole and the first power semiconductor switch 18a each with the negative terminal of the electrical system battery 12 coupled.

Wenn der zweite Leistungshalbleiterschalter 18b einer Halbbrücke 16a, 16b, 16c eingeschaltet und der erste Leistungshalbleiterschalter 18a ausgeschaltet ist, dann liegen die Mittenabgriffe 24a, 24b, 24c der Halbbrücken 16a, 16b, 16c auf dem positiven Zwischenkreispotential. Schaltet die Halbbrücke 16a, 16b, 16c um, dann liegen die Mittenabgriffe 24a, 24b, 24c entsprechend auf dem negativen Zwischenkreispotential.When the second power semiconductor switch 18b a half bridge 16a . 16b . 16c turned on and the first power semiconductor switch 18a is off, then lie the center taps 24a . 24b . 24c the half bridges 16a . 16b . 16c on the positive DC link potential. Turn on the half bridge 16a . 16b . 16c um, then are the center taps 24a . 24b . 24c corresponding to the negative DC link potential.

Der Minuspol definiert ein Bezugspotenzial für den gesamten Wechselrichter 10. Die zweiten Halbbrückenschalter 18b liegen bezüglich des Bezugspotenzials zumindest in der Zeit, in der sie eingeschaltet sind, auf höherem Potenzial als die ersten Leistungshalbleiterschalter 18a.The negative pole defines a reference potential for the entire inverter 10 , The second half-bridge switch 18b are higher in potential than the first power semiconductor switches with respect to the reference potential at least in the time they are turned on 18a ,

Während des Schaltbetriebs der Leistungshalbleiterschalter 18a, 18b muss in jedem Fall vermieden werden, dass beide Leistungshalbleiterschalter 18a, 18b einer Halbbrücke 16a, 16b, 16c gleichzeitig eingeschaltet sind, da dies einen Kurzschluss der Bordnetzbatterie 12 bewirken würde. Dabei kann ein solcher Kurzschluss zumindest zu einer Fehlfunktion oder auch zur Zerstörung der betroffenen Leistungshalbleiterschalter 18a, 18b führen. Um einen solchen Kurzschluss auszuschließen, wird zwischen die Einschaltphasen, in denen einer der beiden Leistungshalbleiterschalter eingeschaltet ist, eine Zwischenphase eingefügt, in denen keiner der beiden Leistungshalbleiterschalter eingeschaltet ist. Diese Zwischenphase wird in der Literatur mit Totzeit bezeichnet.During switching operation, the power semiconductor switch 18a . 18b must be avoided in any case that both power semiconductor switches 18a . 18b a half bridge 16a . 16b . 16c are switched on at the same time, as this is a short circuit of the electrical system battery 12 would effect. In this case, such a short circuit at least to a malfunction or even the destruction of the affected power semiconductor switch 18a . 18b to lead. To exclude such a short circuit, an intermediate phase is inserted between the switch-on, in which one of the two power semiconductor switch is turned on, in which neither of the two power semiconductor switch is turned on. This intermediate phase is referred to in the literature as dead time.

Wenn die Dauer der Totzeiten länger ist als eine optimale Totzeit ergeben sich ungenutzte Spannungsbereiche, wodurch die Spannungsausnutzung reduziert und der Wirkungsgrad verschlechtert ist.If the duration of the dead times is longer than an optimal dead time, unused voltage ranges result, reducing the voltage utilization and degrading the efficiency.

2a zeigt den zeitlichen Verlauf der Steuerspannungen an den Leistungshalbleiterschaltern 18a, 18b einer Halbbrücke 16a, 16b, 16c im Betriebsfall mit einer zu groß gewählten Totzeit Tt. Dabei stellt die Funktion S2 den zeitlichen Verlauf der zweiten Steuerspannung (mit der der zweite Leistungshalbleiterschalter 18b angesteuert wird) dar, während die Funktion S1 den Verlauf der ersten Steuerspannung (mit der der erste Leistungshalbleiterschalter 18a angesteuert wird) beschreibt. Die Zeitverläufe sind in allen Figuren idealisiert dargestellt. 2a shows the time course of the control voltages on the power semiconductor switches 18a . 18b a half bridge 16a . 16b . 16c in the case of operation with a too long dead time Tt. In this case, the function S2 represents the time profile of the second control voltage (with which the second power semiconductor switch 18b is driven), while the function S1 the course of the first control voltage (with which the first power semiconductor switch 18a is controlled) describes. The time courses are shown in all figures idealized.

Die Steuerspannungen dienen als Steuersignale zum Steuern der Leistungshalbleiterschalter 18a, 18b. The control voltages serve as control signals for controlling the power semiconductor switches 18a . 18b ,

Die zweite Steuerspannung hat die Form einer rechteckigen Funktion S2 und kann einen Low- und einen High-Zustand annehmen. Die Intention der Steuerung besteht darin, dass der zweite Leistungshalbleiterschalter 18b durch Anlegen eines High-Steuersignals vom sperrenden (hochohmigen) Zustand in den leitenden (niederohmigen) Zustand überführt wird und umgekehrt vom leitenden Zustand durch Anlegen eines Low-Steuersignals in dem sperrenden Zustand überführt wird.The second control voltage is in the form of a rectangular function S2 and can assume a low and a high state. The intention of the controller is that the second power semiconductor switch 18b is transferred from the blocking (high-impedance) state in the conductive (low-resistance) state by applying a high-control signal and vice versa is transferred from the conductive state by applying a low-control signal in the blocking state.

Die erste Steuerspannung hat ebenfalls die Form einer rechteckigen Funktion S1 und kann wiederum einen Low- und einen High-Zustand annehmen. Die Intention der Steuerung besteht erneut darin, dass der erste Leistungshalbleiterschalter 18a vom sperrenden Zustand durch Anlegen eines High-Steuersignals in den leitenden Zustand überführt wird und umgekehrt vom leitenden Zustand durch Anlegen eines Low-Steuersignals in den sperrenden Zustand überführt wird.The first control voltage is also in the form of a rectangular function S1 and can again assume a low and a high state. The intention of the control is again that the first power semiconductor switch 18a from the blocking state by applying a high Control signal is transferred to the conductive state and vice versa is transferred from the conductive state by applying a low control signal in the blocking state.

2b liegt der gleiche Zeitmaßstab wie der 2a zugrunde und zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter 18a, 18b der Halbbrücke 16a, 16b, 16c im Betriebsfall der zu groß gewählten Totzeit Tt. 2 B is the same time scale as the 2a basis and shows the change between ON states and OFF states of the two power semiconductor switch 18a . 18b the half bridge 16a . 16b . 16c in case of operation of too long dead time Tt.

Zum Zeitpunkt t0 = 0 befinden sich beide Leistungshalbleiterschalter 18a, 18b im hochohmigen, d. h. ausgeschalteten Zustand. Zum Zeitpunkt t1 wird die zweite Steuerspannung auf den Wert 1 (High-Zustand) gesetzt, um eine Einschalten des zweiten Leistungshalbleiterschalters 18b zu bewirken. Der zweite Leistungshalbleiterschalter 18b wird, wie durch den steigenden Linearabschnitt LS2 der Funktion F2 beschrieben, proportional zur Zeit vom hochohmigen Zustand in einen niederohmigen Zustand überführt.At time t0 = 0, both power semiconductor switches are located 18a . 18b in the high-impedance, ie switched-off state. At time t1, the second control voltage is set to the value 1 (high state) to turn on the second power semiconductor switch 18b to effect. The second power semiconductor switch 18b is, as described by the increasing linear section LS2 of the function F2, proportional to the time of the high-impedance state in a low-resistance state transferred.

Der zweite Leistungshalbleiterschalter 18b bleibt bis zu einem Zeitpunkt t2 im niederohmigen Zustand. Das Ende dieses Zeitabschnitts wird dadurch eingeleitet, dass die zweite Steuerspannung S2 zum Zeitpunkt t3 auf den Wert 0 (Low-Zustand) gesetzt wird, woraufhin der zweite Leistungshalbleiterschalter 18b, wie durch den fallenden Linearabschnitt LF2 der Funktion F2 dargestellt, in den hochohmigen Ausgangszustand zurückkehrt.The second power semiconductor switch 18b remains in a low-resistance state until a time t2. The end of this period is initiated by the second control voltage S2 is set to the value 0 (low state) at time t3, whereupon the second power semiconductor switch 18b , as represented by the falling linear section LF2 of the function F2, returns to the high-impedance initial state.

Eine vergleichsweise lange Totzeitphase, die zwischen dem Ende der Einschaltphase des zweiten Leistungshalbleiterschalters 18b und dem Beginn der Einschaltphase des ersten Leistungshalbleiterschalters 18a liegt, in der also beide Leistungshalbleiterschalter 18a, 18b ausgeschaltet sind, wird durch Tt beschrieben. Durch eine derartige lange Totzeitphase Tt ist die Spannungsausnutzung reduziert, wodurch auch die Leistungsabgabe der elektrischen Maschine reduziert ist.A comparatively long dead-time phase between the end of the switch-on phase of the second power semiconductor switch 18b and the beginning of the turn-on phase of the first power semiconductor switch 18a is located, in which so both power semiconductor switches 18a . 18b are turned off, is described by Tt. By such a long dead time phase Tt the voltage utilization is reduced, whereby the power output of the electric machine is reduced.

Während dieser Totzeitphase Tt wird zum Zeitpunkt t4 die erste Steuerspannung S1 auf den Wert 1 (High-Zustand) gesetzt, um ein Einschalten des ersten Leistungshalbleiterschalters 18a zu bewirken. Der erste Leistungshalbleiterschalter 18a wird, wie durch den steigenden Linearabschnitt LS1 der Funktion F1 beschrieben, proportional zur Zeit vom hochohmigen Zustand in einen niederohmigen Zustand überführt. During this dead time phase Tt, the first control voltage S1 is set to the value 1 (high state) at time t4 in order to switch on the first power semiconductor switch 18a to effect. The first power semiconductor switch 18a is, as described by the increasing linear section LS1 of the function F1, proportional to the time transferred from the high-resistance state to a low-resistance state.

Der erste Leistungshalbleiterschalter 18a bleibt bis zu einem Zeitpunkt t5 im niederohmigen Zustand. Das Ende dieses Zeitabschnitts wird wiederum dadurch eingeleitet, dass die erste Steuerspannung S1 zum Zeitpunkt t6 auf den Wert 0 (Low-Zustand) gesetzt wird, worauf hin der erste Leistungshalbleiterschalter 18a, wie durch den fallenden Linearabschnitt LF1 der Funktion F1 dargestellt, in den hochohmigen Ausgangszustand zurückkehrt.The first power semiconductor switch 18a remains in a low-resistance state until a time t5. The end of this period is again initiated by setting the first control voltage S1 to the value 0 (low state) at time t6, whereupon the first power semiconductor switch 18a , as represented by the falling linear section LF1 of the function F1, returns to the high-impedance initial state.

Danach wiederholen sich die zuvor beschriebenen Wechsel zwischen den Ein-und Ausschaltzuständen der Leistungshalbleiterschalter 18a, 18b periodisch.Thereafter, the above-described changes between the on and off states of the power semiconductor switches repeat 18a . 18b periodically.

3a zeigt den zeitlichen Verlauf der Steuerspannungen an den Leistungshalbleiterschaltern 18a, 18b einer Halbbrücke 16a, 16b, 16c bei einer Ansteuerung der Leistungshalbleiterschalter 18a, 18b mit sich überlappenden Einschaltphasen. 3a shows the time course of the control voltages on the power semiconductor switches 18a . 18b a half bridge 16a . 16b . 16c at a control of the power semiconductor switch 18a . 18b with overlapping switch-on phases.

Die Funktion S2‘ stellt den zeitlichen Verlauf der zweiten Steuerspannung am zweiten Leistungshalbleiterschalter 18b der Halbbrücke 16a, 16b, 16c dar, während die Funktion S1‘ den Verlauf der ersten Steuerspannung am ersten Leistungshalbleiterschalter 18a der Halbbrücke 16a, 16b, 16c beschreibt.The function S2 'represents the time profile of the second control voltage at the second power semiconductor switch 18b the half bridge 16a . 16b . 16c while the function S1 'the course of the first control voltage at the first power semiconductor switch 18a the half bridge 16a . 16b . 16c describes.

Die zweite Steuerspannung und die erste Steuerspannung haben wiederum jeweils die Form einer rechteckigen Funktion S1’, S2’. Zum Zeitpunkt t1 wird dem Steuereingang 32 des ersten Leistungshalbleiterschalters 18a eine von Null verschiedene und das Einschalten des ersten Leistungshalbleiterschalters 18a bewirkende Steuerspannung zugeführt. Zum Zeitpunkt t1 befindet sich der Steuereingang 32 des zweiten Leistungshalbleiterschalters 18b noch auf logisch 1.The second control voltage and the first control voltage again each have the form of a rectangular function S1 ', S2'. At time t1, the control input 32 of the first power semiconductor switch 18a a nonzero and turning on the first power semiconductor switch 18a supplying control voltage supplied. At time t1 is the control input 32 of the second power semiconductor switch 18b still on logical 1.

3b, der der gleiche Zeitmaßstab wie der 3a zugrunde liegt, zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter 18a, 18b bei den sich überlappenden Einschaltphasen. Dabei stellt die Kurve F2’ jeweils die zeitlichen Wechsel zwischen den Einschalt- bzw. Ausschaltzuständen des zweiten Leistungshalbleiterschalters 18b dar, während die Kurve F1’ den zeitlichen Wechsel zwischen den Einschalt- bzw. Ausschaltzuständen des ersten Leistungshalbleiterschalters 18a darstellt. 3b which has the same time scale as the 3a is based, shows the change between ON states and OFF states of the two power semiconductor switch 18a . 18b at the overlapping switch-on phases. The curve F2 'in each case represents the time changes between the switch-on or switch-off states of the second power semiconductor switch 18b during the curve F1 ', the time change between the on and off states of the first power semiconductor switch 18a represents.

Die Einschaltphase des ersten Leistungshalbleiterschalters 18a erfolgt zu einem unzulässig frühen Zeitpunkt, d. h. während sich der zweite Leistungshalbleiterschalter 18b noch im leitenden Zustand befindet. Mit anderen Worten wird der erste Leistungshalbleiterschalter 18a schon eingeschaltet, während der zweite Leistungshalbleiterschalter 18b noch eingeschaltet ist. Der Schaltüberlappungszeitraum, in dem sich ein fallender Linearabschnitt LF2’ des zweiten Leistungshalbleiterschalters 18b mit einem steigenden Linearabschnitt LS1’ des ersten Leistungshalbleiterschalters 18a überlappt ist mit TÜ bezeichnet. Während des Schaltüberlappungszeitraums TÜ sind beide Leistungshalbleiterschalter 18a, 18b der Halbbrücke 16a, 16b, 16c gemeinsam leitend, so dass im Überlappungszeitraum TÜ die Zwischenkreisspannung Udc über die Halbbrücke 16a, 16b, 16c kurz geschaltet ist, was zu hohen Stromspitzen und damit zur Zerstörung der Leistungshalbleiterschalter 18a, 18b führen kann.The switch-on phase of the first power semiconductor switch 18a occurs at an impermissibly early time, ie, while the second power semiconductor switch 18b still in the conductive state. In other words, the first power semiconductor switch 18a already turned on while the second power semiconductor switch 18b is still switched on. The switching overlap period in which a falling linear section LF2 'of the second power semiconductor switch 18b with a rising linear section LS1 'of the first power semiconductor switch 18a overlapped is labeled TÜ. During the switching overlap period TÜ both are power semiconductor switches 18a . 18b the half bridge 16a . 16b . 16c conducting together, so that in the overlapping period TÜ the intermediate circuit voltage Udc on the half-bridge 16a . 16b . 16c is short, resulting in high current peaks and thus the destruction of the power semiconductor switch 18a . 18b can lead.

Die Leistungshalbleiterschalter 18a, 18b werden von einer Steuereinheit angesteuert, um die Totzeitphase Tt optimal einzustellen. Die Einstellung der Totzeitphasen Tp kann erfolgen auf der Grundlage eines Kennfeldes, das in einem Speicher abgelegt ist und der Steuereinheit zur Verfügung steht. Als Eingangsgrößen für das Kennfeld dienen dabei vorzugsweise die aktuelle Temperatur der Leistungsschalteranordnung oder die aktuelle Temperatur der einzelnen Leistungsschalter 18a, 18b, ein aktueller Phasenstrom in dem Phasenstränge 20a, 20b, 20c, eine aktuelle Zwischenkreisspannung an der Kapazität 14 und/oder weitere Einflussgrößen, die die Schaltgeschwindigkeit der Leistungshalbleiterschalter 18a, 18b maßgeblich beeinflussen. So kann mit geringem Regelaufwand die Totzeit Tt an die aktuellen Bedingungen angepasst werden.The power semiconductor switches 18a . 18b are controlled by a control unit to optimally adjust the dead time phase Tt. The adjustment of the dead time phases Tp can be made on the basis of a map, which is stored in a memory and the control unit is available. The current temperature of the circuit breaker arrangement or the current temperature of the individual circuit breakers preferably serve as input variables for the characteristic diagram 18a . 18b , a current phase current in the phase strands 20a . 20b . 20c , a current DC link voltage at the capacity 14 and / or other factors influencing the switching speed of the power semiconductor switches 18a . 18b influence significantly. Thus, the dead time Tt can be adapted to the current conditions with little control effort.

4 zeigt eine Halbbrückenschaltung 38 einer ersten Konstruktionsvariante mit eingezeichnetem gemäß einer ersten erfindungsgemäßen Verfahrensvariante erfasstem Strom. 4 shows a half-bridge circuit 38 a first design variant with marked according to a first method variant according to the invention detected current.

Die Halbbrückenschaltung 38, erster Konstruktionsvariante, ist gemäß der Erfindung durch eine dem grundsätzlichen Aufbau nach herkömmliche Halbbrücke gebildet, die eine Mehrzahl von Leistungshalbleiterschaltern 40a, 40b aufweist, zu denen je eine oder mehrere Freilaufdioden 42 antiparallel geschaltet ist. In einer einphasigen Konfiguration sind zwei IGBT-Schalttransistoren 40a, 40b in Reihe miteinander verbunden, wobei eine Emitter-Elektrode 44 des zweiten Leistungshalbleiterschalters 40b mit der Kollektor-Elektrode 52 des ersten Leistungshalbleiterschalters 40a verbunden ist.The half-bridge circuit 38 , First design variant, is formed according to the invention by a basic structure according to conventional half-bridge, which includes a plurality of power semiconductor switches 40a . 40b has, to each of which one or more freewheeling diodes 42 is connected in anti-parallel. In a single-phase configuration, there are two IGBT switching transistors 40a . 40b connected in series, with an emitter electrode 44 of the second power semiconductor switch 40b with the collector electrode 52 of the first power semiconductor switch 40a connected is.

Ein Verbindungspunkt zwischen den IGBT-Transistoren 40a, 40b bildet einen Mittenabgriff 46 der Halbbrückenschaltung 38, erster Konstruktionsvariante, von dem aus eine zu einem der Wechselspannungsanschlüsse führende Ausgangsleitung 48 abzweigt. Die Steuereinheit taktet die IGBT-Transistoren 40a, 40b der Halbbrückenschaltung 38, erster Konstruktionsvariante, um den Gleichstrom in Wechselstrom zu wandeln. Die Halbbrückenschaltung 38, erster Konstruktionsvariante, kann eine einphasige Wechselrichterkonfiguration bilden oder zu einer mehrphasigen Konfiguration erweitert werden.A connection point between the IGBT transistors 40a . 40b makes a center tap 46 the half-bridge circuit 38 , the first design variant, from which an output line leading to one of the AC voltage connections 48 branches. The control unit clocks the IGBT transistors 40a . 40b the half-bridge circuit 38 , first design variant, to convert the DC into AC. The half-bridge circuit 38 , the first design variant, can form a single-phase inverter configuration or be extended to a multi-phase configuration.

Beim Abschalten des zweiten IGBT-Transistors 40b und zu schnellem Einschalten des ersten IGBT-Transistors 40a teilt sich der Strom wie folgt auf: i(TO) = (i(TU) – i(D)) + i(I), worin i(TO) den Strom durch den zweiten IGBT-Transistor 40b, i (TU) den Strom durch den ersten IGBT-Transistor 40a, i(I) den Strom durch einen Phasenstrang des Drehstrommotors 22 und i(D) den Strom durch die Freilaufdiode 42 des ersten IGBT-Transistors 40a darstellt.When switching off the second IGBT transistor 40b and turning on the first IGBT transistor too fast 40a the current splits as follows: i (TO) = (i (TU) - i (D)) + i (I), where i (TO) is the current through the second IGBT transistor 40b , i (TU) the current through the first IGBT transistor 40a , i (I) the current through a phase strand of the three-phase motor 22 and i (D) the current through the freewheeling diode 42 of the first IGBT transistor 40a represents.

Das Ziel besteht darin, den Strom i(TO) durch den zweiten IGBT-Transistor 40b möglichst ohne weitere Effekte durch die Freilaufdiode 42 vom ersten IGBT-Transistors 40a zu übernehmen. Bei einem unzulässig frühen Einschalten des ersten IGBT-Transistors 40a tritt der durch die Totzeit zu vermeidende Kurzschlussstrom auf. Dieser fließt durch den ersten IGBT-Transistor 40a.The goal is to drive the current i (TO) through the second IGBT transistor 40b possibly without further effects by the freewheeling diode 42 from the first IGBT transistor 40a to take over. At an impermissibly early turn on the first IGBT transistor 40a occurs to be avoided by the dead time to short circuit current. This flows through the first IGBT transistor 40a ,

Die Totzeit zwischen den beiden sich gegenüberliegenden IGBT-Transistoren 40a, 40b wird nun derart geregelt, dass der Strom i(TU) durch den ersten IGBT-Transistor 40a praktisch Null wird bzw. kleiner als ein Schwellenwert und größer als Null wird. Da der Strom wegen der parallel geschalteten Freilauf-Diode 42 nur sehr kurz fließt, genügt hier zur Messung eine relativ langsame, tiefpassgefilterte Schaltung. Ein Regelalgorithmus der Steuereinheit hat demnach das Ziel, folgenden Zustand einzuhalten: 0 < i(TU) ≤ Schwellenwert 1. Der Schwellenwert 1 wird hierbei durch diverse Randparameter, wie z.B. Strom- und thermische Belastbarkeit der Bauelemente der Halbrückenschaltung 38, erster Konstruktionsvariante, bestimmt.The dead time between the two opposite IGBT transistors 40a . 40b is now regulated such that the current i (TU) through the first IGBT transistor 40a becomes practically zero or less than a threshold and greater than zero. Because the current because of the parallel freewheeling diode 42 flows only very briefly, is sufficient here for the measurement of a relatively slow, low-pass filtered circuit. A control algorithm of the control unit therefore has the goal of maintaining the following state: 0 <i (TU) ≦ threshold value 1. Threshold value 1 is determined by various boundary parameters, such as current and thermal capacity of the components of the half-bridge circuit 38 , first design variant, determined.

5 zeigt die Halbbrückenschaltung 38, erster Konstruktionsvariante, mit eingezeichnetem, gemäß einer zweiten Verfahrensvariante erfasstem Strom. Zur Regelung werden Stöme i(TO), i(TU) durch die jeweiligen IGBT-Transistoren 40a, 40b separat gemessen. Wenn einer der Ströme i(TO), i(TU) einen zu definierenden Wert unterschreitet, kann man davon ausgehen, dass einer der IGBT-Transistoren 40a, 40b sperrt und der gegenüberliegende IGBT-Transistor 40a, 40b leitfähig werden darf. Bei diesem Verfahren sind die Ströme beider IGBT-Transistoren der 40a, 40b zu messen. Ein Regelalgorithmus der Steuereinheit hat das Ziel, folgenden Zustand einzuhalten: Totzeit: = Δt(i(TO) ≤ Schwellenwert 2), (i(TU) ≥ Schwellenwert 3); 0 < Totzeit < Schwellenwert 4 5 shows the half-bridge circuit 38 , First construction variant, with marked, according to a second method variant detected current. For regulation, currents i (TO), i (TU) are passed through the respective IGBT transistors 40a . 40b measured separately. If one of the currents i (TO), i (TU) falls below a value to be defined, one can assume that one of the IGBT transistors 40a . 40b locks and the opposite IGBT transistor 40a . 40b may become conductive. In this method, the currents of both IGBT transistors are the 40a . 40b to eat. A control algorithm of the control unit has the goal of maintaining the following state: Dead time: = Δt (i (TO) ≤ threshold 2), (i (TU) ≥ threshold 3); 0 <dead time <threshold value 4

Mit anderen Worten werden die beiden Transistorenströme i(TO) und i(TU) erfasst und die Totzeitphasen Tt so eingestellt, dass einer der Ströme i(TO) den Schwellenwert 2 unterschreitet und der andere der Ströme i(TU) den Schwellenwert 3 überschreitet.In other words, the two transistor currents i (TO) and i (TU) are detected and the dead time phases Tt are set so that one of the currents i (TO) falls below the threshold value 2 and the other of the currents i (TU) exceeds the threshold value 3.

6 zeigt die Halbbrückenschaltung 38, erster Konstruktionsvariante, mit eingezeichneten, gemäß einer erfindungsgemäßen dritten Verfahrensvariante erfassten Spannungen. Zur Regelung werden Teilspannungen u(TU), u(TO) über die jeweiligen IGBT-Transistoren 40a, 40b gemessen. Wenn eine dieser Teilspannungen einen zu definierenden Wert überschreitet, kann man davon ausgehen, dass einer der IGBT-Transistoren 40a, 40b sperrt und der gegenüberliegende IGBT-Transistor 40a, 40b leitfähig werden darf. Ein Regelalgorithmus der Steuereinheit hat demzufolge das Ziel, folgenden Zustand einzuhalten: Totzeit: = Δt ((u(TO) ≥Schwellenwert 4), u(TU)≤ Schwellenwert 5)) 0 < Totzeit ≤Schwellenwert 6. 6 shows the half-bridge circuit 38 , first design variant, with drawn, according to a third invention Process variant detected voltages. For regulation, partial voltages u (TU), u (TO) are applied via the respective IGBT transistors 40a . 40b measured. If one of these partial voltages exceeds a value to be defined, one can assume that one of the IGBT transistors 40a . 40b locks and the opposite IGBT transistor 40a . 40b may become conductive. A control algorithm of the control unit therefore has the goal of maintaining the following state: Dead time: = Δt ((u (TO) ≥ threshold value 4), u (TU) ≦ threshold value 5)) 0 <dead time ≤ threshold value 6.

Darin ist u(TO) die Spannung, die am zweiten IGBT-Transistor 40b abfällt, während u(TU) die Spannung ist, die am ersten IGBT-Transistor 40a abfällt. Mit anderen Worten wird die Totzeitphase Tt so eingestellt, dass eine der Teilspannungen u(TO), u(TU) den Schwellenwert 4 überschreitet und die andere der Teilspannungen u(TO), u(TU) den Schwellenwert 5 unterschreitet.Therein, u (TO) is the voltage at the second IGBT transistor 40b drops while u (TU) is the voltage at the first IGBT transistor 40a drops. In other words, the dead time phase Tt is set such that one of the partial voltages u (TO), u (TU) exceeds the threshold value 4 and the other of the partial voltages u (TO), u (TU) falls below the threshold value 5.

7 zeigt eine Halbbrückenschaltung 54 einer zweiten Konstruktionsvariante mit eingezeichnetem, gemäß einer vierten erfindungsgemäßen Verfahrensvariante erfasstem Strom. Die Halbbrückenschaltung 54, zweiter Konstruktionsvariante, ist gemäß der Erfindung durch eine dem grundsätzlichen Aufbau nach herkömmliche Halbbrücke gebildet, die pro Gleichspannungszweig lediglich einen oder mehrere Leistungshalbleiterschalter in Form eines Feldeffekttransistors 56a, 56b benötigt, zu denen eine oder mehrere Freilaufdioden 58 antiparallel geschaltet sind. Eine Source-Elektrode 68 des zweiten FET-Transistors 56b ist mit der Drain-Elektrode 70 des ersten FET-Transistors 56a verbunden. 7 shows a half-bridge circuit 54 a second design variant with marked, according to a fourth method variant according to the invention detected current. The half-bridge circuit 54 , Second design variant is formed according to the invention by a basic structure according to conventional half-bridge, the per DC branch only one or more power semiconductor switch in the form of a field effect transistor 56a . 56b needed, to which one or more freewheeling diodes 58 are connected in anti-parallel. A source electrode 68 of the second FET transistor 56b is with the drain electrode 70 of the first FET transistor 56a connected.

Ein Verbindungspunkt zwischen den Feldeffekttransistoren 56a, 56b bildet einen Mittenabgriff 60 der Halbbrückenschaltung 54, zweiter Konstruktionsvariante, von dem eine zu einem der Wechselspannungsanschlüsse führende Ausgangsleitung 62 abzweigt. Eine Steuereinheit taktet die Feldeffekttransistoren 56a, 56b der Halbbrückenschaltung 54, zweiter Konstruktionsvariante, um Gleichstrom in Wechselstrom zu wandeln. Die Halbbrückenschaltung 54, zweiter Konstruktionsvariante, kann ebenfalls eine einphasige Wechselrichterkonfiguration bilden oder zu einer dreiphasigen Konfiguration erweitert werden. A connection point between the field effect transistors 56a . 56b makes a center tap 60 the half-bridge circuit 54 second construction variant of which an output line leading to one of the AC voltage terminals 62 branches. A control unit clocks the field effect transistors 56a . 56b the half-bridge circuit 54 second design variant to convert direct current into alternating current. The half-bridge circuit 54 The second design variant can also form a single-phase inverter configuration or be extended to a three-phase configuration.

Bei fließendem Phasenstrom i(I) und gesperrtem zweiten FET-Transistor 56b fließt der Strom dann so lange durch die Freilaufdiode 58 des ersten FET-Transistors 56a, bis der erste FET-Transistor 56b durchschaltet. Im Umkehrschluss gilt daher: Wenn der Strom i(D) gegen Null geht, geht auch der unnötige Teil der Totzeit gegen Null. Daher kann die Totzeit zwischen den sich gegenüberliegenden FET-Transistoren 56a, 56b dadurch reduziert werden, dass die Totzeit derartig geregelt wird, dass der Strom i(D) durch die Freilaufdiode 58 des ersten FET-Transistors 56a praktisch Null wird. Da der Strom wegen des zur Freilaufdiode 58 parallel geschalteten ersten IGBT-Tansistors 56a nur sehr kurz fließt, genügt hier zur Messung eine relativ langsame, tiefpassgefilterte Schaltung.With flowing phase current i (I) and locked second FET transistor 56b the current then flows through the freewheeling diode for so long 58 of the first FET transistor 56a until the first FET transistor 56b turns on. Conversely, therefore, when the current i (D) approaches zero, the unnecessary portion of the dead time also approaches zero. Therefore, the dead time between the opposing FET transistors 56a . 56b be reduced in that the dead time is controlled such that the current i (D) through the freewheeling diode 58 of the first FET transistor 56a practically zero. Because of the current because of the freewheeling diode 58 parallel connected first IGBT transistor 56a flows only very briefly, is sufficient here for the measurement of a relatively slow, low-pass filtered circuit.

Ein Regelalgorithmus der Steuereinheit hat demnach das Ziel, folgenden Zustand einzuhalten: 0 < i(D) ≤ Schwellenwert 6. Der Schwellenwert 6 wird dabei durch diverse Randparameter, wie z.B. Strom- und thermische Belastbarkeit der Bauelemente, definiert. Mit anderen Worten wird die Totzeit Tt derart eingestellt, dass der Diodenstrom i(D) minimiert wird bzw. im wesentlichen null wird.A control algorithm of the control unit therefore has the objective of maintaining the following state: 0 <i (D) ≦ threshold value 6. Threshold value 6 is determined by various boundary parameters, such as threshold values. Current and thermal capacity of the components, defined. In other words, the dead time Tt is set so that the diode current i (D) is minimized or becomes substantially zero.

Im Allgemeinen können die Schaltzeitpunkte der Leistungsschalter sowohl geregelt als auch gesteuert werden. In general, the switching times of the circuit breakers can both be controlled and controlled.

Für den Fall, dass die Schaltzeitpunkte bzw. die entsprechenden Totzeitphasen gesteuert werden, wird der Schaltzeitpunkt auf der Grundlage von Kennfelddaten eingestellt. Diese Kennfelddaten sind in einem Speicherelement gespeichet und berücksichtigen verschiedene Bedingungen, wie z.B. Umgebungstemperatur, Phasenstrom, Zwischenkeisspannung etc. So wird für jeden Schaltzyklus der entsprechede Schaltzeitpunkt neu bestimmt.In the event that the switching times or the corresponding dead time phases are controlled, the switching time is set on the basis of map data. These map data are stored in a memory element and take into account various conditions, such as e.g. Ambient temperature, phase current, intermediate voltage etc. For each switching cycle, the appropriate switching time is redetermined.

Alternativ kann der Schaltzeitpunkt auch geregelt werden, wobei wie oben beschrieben wenigstens eine elektrische Größe in einem Schaltzyklus erfasst wird und der Schaltzeitpunkt auf der Grundlage dieser Größe bzw. Größen in einem folgenden oder in dem nächsten Schaltzyklus eingestellt wird. Es wird also eine zeitliche Regelschleife eingerichtet, um eine optimale Totzeitphase einzustellen.Alternatively, the switching timing may also be controlled, wherein as described above, at least one electrical quantity is detected in a switching cycle and the switching timing is adjusted based on these quantities in a subsequent or next switching cycle. Thus, a temporal control loop is set up to set an optimal dead time phase.

8a zeigt den zeitlichen Verlauf der Steuerspannungen an den Leistungshalbleiterschaltern 40a, 40b; 56a, 56b der Halbbrückenschaltung 38, 54, erster oder zweiter Variante, mit nach dem erfindungsgemäßen Verfahren optimal eingestellter Totzeit. 8a shows the time course of the control voltages on the power semiconductor switches 40a . 40b ; 56a . 56b the half-bridge circuit 38 . 54 , first or second variant, with optimally adjusted dead time according to the inventive method.

Dabei stellt die Funktion S2’’ den zeitlichen Verlauf der zweiten Steuerspannung am zweiten Leistungshalbleiterschalter 40b; 56b dar, während die Funktion S2 den Verlauf der ersten Steuerspannung am ersten Leistungshalbleiterschalter 40a; 56a beschreibt. Die Steuerspannungen dienen erneut als Steuersignale zum Steuern der Leistungshalbleiterschalter 40a 40b; 56a, 56b. Hierzu stellen die Steuerspannungen Gatterspannungen an den Leistungshalbleiterschaltern 40a 40b; 56a, 56b dar. Die zweite Steuerspannung, mit der der zweite Leistungshalbleiterschalter 40b; 56b angesteuert wird, hat die Form einer rechteckigen Funktion S“ und kann einen Low-(logisch 0) und einen High-Zustand (logisch 1) annehmen. Die Intention der Steuerung besteht darin, dass der zweite Leistungshalbleiterschalter 40b; 56b durch Anlegen eines High-Steuersignals vom sperrenden (hochohmigen) Zustand in den leitenden (niederohmigen) Zustand überführt wird und umgekehrt vom leitenden Zustand durch Anlegen eines Low-Steuersignals in den sperrenden Zustand überführt wird. Entsprechend besteht die Intention der Steuerung erneut darin, dass der erste Leistungshalbleiterschalter 40a; 56a vom sperrenden Zustand durch Anlegen eines High-Steuersignals in den leitenden Zustand überführt wird und umgekehrt vom leitenden Zustand durch Anlegen eines Low-Steuersignals in den sperrenden Zustand überführt wird.In this case, the function S2 '' the time course of the second control voltage at the second power semiconductor switch 40b ; 56b while the function S2 the course of the first control voltage on the first power semiconductor switch 40a ; 56a describes. The control voltages again serve as control signals for controlling the power semiconductor switches 40a 40b ; 56a . 56b , For this purpose, the control voltages set gate voltages on the power semiconductor switches 40a 40b ; 56a . 56b dar. The second control voltage with which the second power semiconductor switch 40b ; 56b has the form of a rectangular function S "and can assume a low (logic 0) and a high state (logical 1). The intention of the controller is that the second power semiconductor switch 40b ; 56b is transferred from the blocking (high-impedance) state in the conductive (low-resistance) state by applying a high-control signal and vice versa is transferred from the conductive state by applying a low-control signal in the blocking state. Accordingly, the intention of the control is again that the first power semiconductor switch 40a ; 56a is transferred from the blocking state by applying a high-control signal in the conductive state and vice versa is transferred from the conductive state by applying a low-control signal in the blocking state.

8b, der der gleiche Zeitmaßstab wie der 8a zugrunde liegt, zeigt den Wechsel zwischen Einschaltzuständen und Ausschaltzuständen der beiden Leistungshalbleiterschalter der Brückenschaltung, erster oder zweiter Konstruktionsvariante, bei erfindungsgemäß optimal eingestellter Totzeit. Dabei stellt die Kurve F2’’ die zeitlichen Wechsel zwischen den Einschalt- bzw. Ausschaltzuständen des zweiten Leistungshalbleiterschalters 40b; 56b dar, während die Kurve F1’’ den zeitlichen Wechsel zwischen den Einschalt- bzw. Ausschaltzuständen des ersten Leistungshalbleiterschalters 40a; 56a darstellt. 8b which has the same time scale as the 8a is based, shows the change between switch-on and off states of the two power semiconductor switches of the bridge circuit, first or second design variant, according to the invention optimally set dead time. In this case, the curve F2 '' represents the time changes between the switch-on and switch-off states of the second power semiconductor switch 40b ; 56b during the curve F1 '', the time change between the on and off states of the first power semiconductor switch 40a ; 56a represents.

Zum Zeitpunkt t0 = 0 befinden sich beide Leistungshalbleiterschalter 56a, 56b; 40a, 40b im hochohmigen, d. h. ausgeschalteten Zustand. Zum Zeitpunkt t1 wird die zweite Steuerspannung auf den Wert 1 (High-Zustand) gesetzt, um ein Einschalten des zweiten Leistungshalbleiterschalters 40b; 56b zu bewirken. Der zweite Leistungshalbleiterschalter 40b; 56b wird, wie durch den steigenden Linearabschnitt LS2’’ der Funktion F2’’ beschrieben, proportional zur Zeit vom hochohmigen Zustand in einen niederohmigen Zustand überführt. Der zweite Leistungshalbleiterschalter 40b; 56b bleibt bis zu einem Zeitpunkt t2 im niederohmigen Zustand. Das Ende dieses Zeitabschnitts wird dadurch initiiert, dass die zweite Steuerspannung zum Zeitpunkt t3 in den Low-Zustand (logisch 0) gesetzt wird, woraufhin der zweite Leistungshalbleiterschalter 40b; 56b, wie durch den fallenden Linearabschnitt LF2’’ der Funktion F2’’ dargestellt, in den hochohmigen Ausgangszustand zurückkehrt. At time t0 = 0, both power semiconductor switches are located 56a . 56b ; 40a . 40b in the high-impedance, ie switched-off state. At time t1, the second control voltage is set to the value 1 (high state) to turn on the second power semiconductor switch 40b ; 56b to effect. The second power semiconductor switch 40b ; 56b is, as described by the increasing linear section LS2 '' of the function F2 '', converted in proportion to the time from the high-impedance state to a low-resistance state. The second power semiconductor switch 40b ; 56b remains in a low-resistance state until a time t2. The end of this period is initiated by setting the second control voltage to the low state (logic 0) at time t3, whereupon the second power semiconductor switch 40b ; 56b , as represented by the falling linear section LF2 '' of the function F2 '', returns to the high-impedance initial state.

Im Ansprechen auf ein Steuersignal, das von der Steuereinheit automatisch erzeugt wird, wenn einer der zuvor genannten Schwellenwerte über- bzw. unterschritten wird, wird der erste Leistungshalbleiterschalter 40a; 56a, wie durch den steigenden Linearabschnitt LS1’’ der Funktion F1’’ beschrieben, proportional zur Zeit vom hochohmigen in einen niederohmigen Zustand überführt. Die Totzeitphase, die zwischen dem Ende der Einschaltphase des ersten Leistungshalbleiterschalters 40a, 56a und dem Beginn der Einschaltphase des zweiten Leistungshalbleiterschalters 40b, 56b liegt, in der also beide Leistungshalbleiterschalter 40a, 40b; 56a, 56b ausgeschaltet sind, wird durch Topt beschrieben und ist so gut wie eliminiert. Die Dauer der Totzeitphase Topt ist dabei optimal eingestellt, d. h. die Dauer der Totzeit Topt ist so kurz wie möglich, jedoch mindestens so groß eingestellt, dass sich kein unzulässiger Betrieb, z.B. ein Halbbrückenkurzschluss, ergibt.In response to a control signal automatically generated by the control unit when one of the aforementioned thresholds is exceeded or undershot, the first power semiconductor switch becomes 40a ; 56a , as described by the increasing linear section LS1 '' of the function F1 '', proportional to the time transferred from the high-impedance to a low-resistance state. The dead time phase between the end of the switch-on phase of the first power semiconductor switch 40a . 56a and the beginning of the turn-on of the second power semiconductor switch 40b . 56b is located, in which so both power semiconductor switches 40a . 40b ; 56a . 56b are turned off, is described by Topt and is as good as eliminated. The duration of the dead time phase Topt is set optimally, ie the duration of the dead time Topt is as short as possible, but at least set so large that there is no inadmissible operation, for example, a half-bridge short circuit results.

Der erste Leistungshalbleiterschalter 40a; 56a bleibt bis zu einem Zeitpunkt t4 im niederohmigen Zustand. Das Ende dieses Zeitabschnitts wird wiederum dadurch eingeleitet, dass die erste Steuerspannung zum Zeitpunkt t5 auf den Wert 0 (Low-Zustand) gesetzt wird, woraufhin der erste Leistungshalbleiterschalter 40a; 56a, wie durch den fallenden Linearabschnitt LF1’’ der Funktion F1’’ dargestellt, in den hochohmigen Ausgangszustand zurückkehrt.The first power semiconductor switch 40a ; 56a remains in a low-resistance state until a time t4. The end of this period is again initiated by setting the first control voltage to the value 0 (low state) at time t5, whereupon the first power semiconductor switch 40a ; 56a , as represented by the falling linear section LF1 '' of the function F1 '', returns to the high-impedance initial state.

Danach wiederholen sich die zuvor beschriebenen Wechsel zwischen den Ein- und Ausschaltzuständen der Leistungshalbleiterschalter 40a, 40b; 56a, 56b periodisch.Thereafter, the above-described changes between the on and off states of the power semiconductor switches repeat 40a . 40b ; 56a . 56b periodically.

Insgesamt versteht es sich, dass die Regelung symmetrisch erfolgt, d. h. auf eine Schaltphase S2 der oberen Leistungshalbleiterschalter 18b folgt eine Schaltphase S1 der unteren Leistungshalbleiterschalter 18a und auf eine Schaltphase S2 der unteren Leistungshalbleiterschalter 18a folgt wiederum eine Schaltphase S2 der oberen Leistungshalbleiterschalter 18b.Overall, it is understood that the control is symmetrical, ie a switching phase S2 of the upper power semiconductor switch 18b follows a switching phase S1 of the lower power semiconductor switch 18a and to a switching phase S2 of the lower power semiconductor switches 18a in turn follows a switching phase S2 of the upper power semiconductor switch 18b ,

Im Allgemeinen versteht es sich, dass das Verfahren zur Optimierung der Totzeit in jeder Pulsweitenmodulationsperiode zur Anwendung kommt.In general, it will be understood that the method of optimizing deadtime is used in each pulse width modulation period.

Claims (17)

Leistungsschalteranordnung (10) mit wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung (16a, 16b, 16c; 38; 54) miteinander verbundenen Schaltelementen (18a, 18b; 40a, 40b; 56a, 56b), wobei die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) zur Verarbeitung einer Eingangsspannung (Udc) zu einer Ausgangsspannung von einer Steuereinheit derart angesteuert oder getaktet sind, dass sich Einschaltphasen der Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) abwechseln, wobei die Einschaltphasen der Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) durch Totzeitphasen (Topt) voneinander getrennt sind, dadurch gekennzeichnet, dass die Steuereinheit dazu ausgebildet ist, eine Dauer von Totzeitphasen (Topt), die jeweils zwischen zwei aufeinanderfolgenden Einschaltphasen liegen und während denen die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) ausgeschaltet sind, variabel einzustellen.Circuit breaker assembly ( 10 ) with at least two electrically connected in series and in particular in a half-bridge circuit ( 16a . 16b . 16c ; 38 ; 54 ) interconnected switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ), wherein the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are controlled or clocked for processing an input voltage (Udc) to an output voltage from a control unit such that switch-on phases of the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ), wherein the switch-on phases of the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are separated by dead time phases (topt), characterized in that the control unit is designed to have a duration of deadtime phases (topt), which lie in each case between two successive switch-on phases and during which the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are switched off, set variably. Leistungsschalteranordnung nach Anspruch 1, wobei die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) jeweils als Schalttransistoren mit jeweils einer Freilaufdiode (30; 42; 58) ausgebildet sind.Circuit breaker assembly according to claim 1, wherein the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) each as switching transistors, each with a freewheeling diode ( 30 ; 42 ; 58 ) are formed. Leistungsschalteranordnung nach Anspruch 1 oder 2, wobei die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) jeweils als IGBT-Transistor oder als Feldeffekttransistor, insbesondere als Metall-Oxid-Halbleiter-Feldeffekttransistoren ausgebildet sind.Circuit breaker assembly according to claim 1 or 2, wherein the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are each formed as an IGBT transistor or as a field effect transistor, in particular as a metal-oxide-semiconductor field effect transistors. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 3, wobei die Leistungsschalteranordnung (10; 38; 54) zwei Eingangsleitungen (34, 36) zum Anschluss an eine Gleichspannungsquelle (12) und wenigstens eine die beiden Eingangsleitungen (34, 36) verbindende Halbbrücke (16a, 16b, 16c; 38; 54) aufweist, wobei die Halbbrücke (16a, 16b, 16c; 38; 54) eine Ausgangsleitung (20a, 20b, 20c; 48; 62) zum Anschluss eines Wechselstrom- Verbrauchers (22) aufweist, wobei jede Halbbrücke (16a, 16b, 16c) zwei taktbare Leistungshalbleiterschalter (18a, 18b; 40a, 40b; 56a, 56b) mit jeweils einer der Freilaufdioden (30; 42; 58) aufweist, wobei die Ausgangsleitung (20a, 20b, 20c; 48; 62) an einen Mittenpunkt (24a, 24b, 24c; 46; 60) zwischen den Leistungshalbleiterschaltern (18a, 18b; 40a, 40b; 56a, 56b) angeschlossen ist. Circuit breaker assembly according to one of claims 1 to 3, wherein the circuit breaker assembly ( 10 ; 38 ; 54 ) two input lines ( 34 . 36 ) for connection to a DC voltage source ( 12 ) and at least one of the two input lines ( 34 . 36 ) connecting half bridge ( 16a . 16b . 16c ; 38 ; 54 ), wherein the half-bridge ( 16a . 16b . 16c ; 38 ; 54 ) an output line ( 20a . 20b . 20c ; 48 ; 62 ) for connecting an AC consumer ( 22 ), each half-bridge ( 16a . 16b . 16c ) two clockable power semiconductor switches ( 18a . 18b ; 40a . 40b ; 56a . 56b ) each with one of the freewheeling diodes ( 30 ; 42 ; 58 ), the output line ( 20a . 20b . 20c ; 48 ; 62 ) to a midpoint ( 24a . 24b . 24c ; 46 ; 60 ) between the power semiconductor switches ( 18a . 18b ; 40a . 40b ; 56a . 56b ) connected. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 4, wobei die Steuereinheit dazu ausgebildet ist, die Dauer der Totzeitphasen (Topt) auf der Grundlage von Messwerten eines vorhergehenden Schaltzyklus der Schaltelemente einzustellen.Circuit breaker assembly according to one of claims 1 to 4, wherein the control unit is adapted to set the duration of the dead time phases (topt) on the basis of measured values of a preceding switching cycle of the switching elements. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 5, wobei der Steuereinheit ein Speicher mit Kennfelddaten zugeordnet ist und wobei die Steuereinheit dazu ausgebildet ist, die Dauer der Totzeitphasen (Topt) auf der Grundlage der Kennfelddaten einzustellen.Circuit breaker assembly according to one of claims 1 to 5, wherein the control unit is a memory associated with map data and wherein the control unit is adapted to set the duration of the dead time phases (Topt) on the basis of the map data. Leistungsschalteranordnung nach Anspruch 6, wobei die Kennfelddaten eine aktuelle Temperatur der Leistungsschalteranordnung (10), einen aktuellen Phasenstrom und/oder eine aktuelle Zwischenkreisspannung berücksichtigen.Circuit breaker assembly according to claim 6, wherein the map data is a current temperature of the circuit breaker assembly ( 10 ), take into account a current phase current and / or a current intermediate circuit voltage. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 7, wobei den Freilaufdioden (30; 42; 58) Strommessmittel zugeordnet sind, um einen Diodenstrom i(D) der Freilaufdioden (30; 42; 58) zu messen und die Totzeitphase (Topt) in Abhängigkeit des Diodenstroms i(D) einzustellen.Circuit breaker arrangement according to one of claims 1 to 7, wherein the freewheeling diodes ( 30 ; 42 ; 58 ) Current measuring means are assigned to a diode current i (D) of the freewheeling diodes ( 30 ; 42 ; 58 ) and to set the dead time phase (topt) as a function of the diode current i (D). Leistungsschalteranordnung nach Anspruch 8, wobei die Steuereinheit dazu ausgebildet ist, die Totzeitphasen (Topt) derart einzustellen, dass der jeweilige Diodenstrom i(D) minimiert wird.Circuit breaker assembly according to claim 8, wherein the control unit is adapted to set the dead time phases (topt) such that the respective diode current i (D) is minimized. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 9, wobei die Leistungsschalteranordnung (10; 38; 54) eine Strommessvorrichtung aufweist, um einen ersten Strom i(TU), der durch ein erstes der Schaltelemente (18a; 40a) fließt, zu erfassen, und die Totzeitphase (Topt) in Abhängigkeit des ersten Stroms i(TU) einzustellen.Circuit breaker assembly according to one of claims 1 to 9, wherein the circuit breaker assembly ( 10 ; 38 ; 54 ) comprises a current measuring device for generating a first current i (TU) through a first of the switching elements ( 18a ; 40a ), and to set the dead time phase (Topt) in dependence on the first current i (TU). Leistungsschalteranordnung nach Anspruch 10, wobei die Steuereinheit ein ein Einschalten eines zweiten der Schaltelemente (18b; 40b) bewirkendes Steuersignal erzeugt, so dass der erste Strom i(TU) einen ersten Stromschwellenwert unterschreitet, wobei der erste Stromschwellenwert größer als Null ist.Circuit breaker assembly according to claim 10, wherein the control unit comprises a switching on of a second of the switching elements ( 18b ; 40b ) generates, so that the first current i (TU) falls below a first current threshold, wherein the first current threshold is greater than zero. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 11, wobei die Leistungsschalteraordnung eine Strommessvorrichtung aufweist, um einen ersten Strom i(TU), der durch das erste der Schaltelemente (18a; 40a) fließt, und einen zweiten Strom (i (TU), i(TO)), der durch ein zweites der Schaltelemente fließt, zu erfassen und die Totzeitphase (Topt) in Abhängigkeit des ersten und des zweiten Stroms i(TU), i(TO) einzustellen.Circuit breaker arrangement according to one of claims 1 to 11, wherein the circuit breaker arrangement comprises a current measuring device to a first current i (TU), by the first of the switching elements ( 18a ; 40a ), and a second current (i (TU), i (TO)) flowing through a second of the switching elements to detect and the dead time phase (Topt) in dependence of the first and the second current i (TU), i ( TO). Leistungsschalteranordnung nach Anspruch 12, wobei die Steuereinheit ein ein Einschalten des Schaltelements (18b; 40b) bewirkendes Steuersignal erzeugt, so dass der erste Strom (i (TU), i(TO)) einen ersten Stromschwellenwert überschreitet und der zweite Strom (i (TU), i(TO)) einen zweiten Stromschwellenwert unterschreitet.Circuit breaker assembly according to claim 12, wherein the control unit is a switching on of the switching element ( 18b ; 40b ) generates, so that the first current (i (TU), i (TO)) exceeds a first current threshold and the second current (i (TU), i (TO)) falls below a second current threshold. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 13, wobei die Leistungsschalteranordnung eine Spannungsmessvorrichtung aufweist, mit der Teilspannungen (u(TU), u(TO)), die jeweils über eines der Schaltelemente (18a, 18b; 40a, 40b) abfallen, gemessen werden, wobei eine Steuereinheit ein ein Einschalten des zweiten Schaltelementes (18b; 40b) bewirkendes Steuersignal erzeugt, so dass die Teilspannung (u(TU), u(TO)), die über das erste der Schaltelemente (18a; 40a) abfällt, einen ersten Spannungsschwellenwert überschreitet und die Teilspannung (u(TU), u(TO)), die über das zweite der Schaltelemente (18a; 40a) abfällt, einen zweiten Spannungsschwellenwert unterschreitet.Circuit breaker arrangement according to one of claims 1 to 13, wherein the circuit breaker assembly comprises a voltage measuring device, with the partial voltages (u (TU), u (TO)), each via one of the switching elements ( 18a . 18b ; 40a . 40b ) are measured, wherein a control unit a switching on the second switching element ( 18b ; 40b ) generates, so that the partial voltage (u (TU), u (TO)), via the first of the switching elements ( 18a ; 40a ), exceeds a first voltage threshold and the sub-voltage (u (TU), u (TO)), which via the second of the switching elements ( 18a ; 40a ) falls below a second voltage threshold. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 14, wobei mittels der Strommessmittel ein dritter Strom i(D) erfasst wird, der durch die Freilaufdiode eines der Schaltelemente (56a, 56b) fließt, und wobei die Steuereinheit ein ein Einschalten dieses Schaltelemetes (56b) bewirkendes Steuersignal erzeugt, so dass der dritte Strom i(D) einen dritten Stromschwellenwert unterschreitet.Circuit breaker arrangement according to one of claims 1 to 14, wherein means of the current measuring means a third current i (D) is detected, which by the freewheeling diode of one of the switching elements ( 56a . 56b ) and wherein the control unit activates a switching on of this switching element ( 56b ) effecting Generates control signal, so that the third current i (D) falls below a third current threshold. Leistungsschalteranordnung nach einem der Ansprüche 1 bis 15, wobei die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) von der Steuereinheit derart angesteuert werden, dass auf eine Einschaltphase eines ersten der Schaltelemente (18a; 40a; 56a), das einem ersten Versorgungspannungspotential zugeordnet ist, eine Einschaltphase eines zweiten der Schaltelemente (18b; 40b; 56), das einem zweiten Versorgungsspannungspotential zugerodnet ist, erfolgt und umgekehrt.Circuit breaker arrangement according to one of claims 1 to 15, wherein the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are controlled by the control unit such that a switch-on phase of a first of the switching elements ( 18a ; 40a ; 56a ), which is assigned to a first supply voltage potential, a switch-on of a second of the switching elements ( 18b ; 40b ; 56 ), which is connected to a second supply voltage potential, and vice versa. Verfahren zum Ansteuern von wenigstens zwei elektrisch in Reihe geschalteten und insbesondere in einer Halbbrückenschaltung (16a, 16b, 16c; 38; 54) miteinander verbundenen Schaltelementen (18a, 18b; 40a, 40b; 56a, 56b), wobei die Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) zur Verarbeitung einer Eingangsspannung (Udc) zu einer Ausgangsspannung derart angesteuert oder getaktet werden, dass sich Einschaltphasen der Schaltelemente (18a, 18b; 40a, 40b; 56a, 56b) abwechseln, wobei die Einschaltphasen der Schaltelemente durch Totzeitphasen (Topt) voneinander getrennt werden, dadurch gekennzeichnet, dass eine Dauer von Totzeitphasen (Topt), die jeweils zwischen zwei aufeinanderfolgenden Einschaltphasen liegen und während denen die Schaltelemente ausgeschaltet sind, variabel eingestellt wird.Method for driving at least two series-connected electrically and in particular in a half-bridge circuit ( 16a . 16b . 16c ; 38 ; 54 ) interconnected switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ), wherein the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ) are controlled or clocked for processing an input voltage (Udc) to an output voltage such that switch-on phases of the switching elements ( 18a . 18b ; 40a . 40b ; 56a . 56b ), wherein the switch-on of the switching elements by dead time phases (Topt) are separated from each other, characterized in that a duration of dead time phases (Topt), each of which is between two successive switch-on and during which the switching elements are turned off, is variably adjusted.

Images