DE102012203610A1

DE102012203610A1 - Verfahren zum Auffrischen eines Speicherbauelements, Auffrisch-adressengenerator und Speicherbauelement

Info

Publication number: DE102012203610A1
Application number: DE201210203610
Authority: DE
Inventors: Chul-Woo Park; Joo-Sun Choi; Hong-Sun Hwang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2011-05-25
Filing date: 2012-03-07
Publication date: 2012-11-29
Also published as: CN102800353A; CN102800353B

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Auffrischen eines Speicherbauelements, auf einen zugehörigen Auffrischadressengenerator und auf ein mit einem derartigen Auffrischadressengenerator ausgerüstetes Speicherbauelement. Spezieller befasst sich die Erfindung mit Auffrisch-Leveraging unter Verwendung mehrerer starker Speicherzellen für eine schwache Speicherzelle. Ein Verfahren zum Auffrischen eines Speicherbauelements gemäß der Erfindung umfasst das Erzeugen einer Auffrischadresse mit einer Auffrischperiode, das Durchführen einer jeweiligen Auffrischung an einer schwachen Zelle mit einer ersten Adresse, wenn die Auffrischadresse eine zweite Adresse ist, anstelle an einer ersten starken Zelle mit der zweiten Adresse und das Durchführen einer jeweiligen Auffrischung an einer von der ersten starken Zelle oder einer zweiten starken Zelle mit einer dritten Adresse, wenn die Auffrischadresse die dritte Adresse ist, wobei eine Adresseninformation für lediglich eine von der ersten, zweiten und dritte Adresse gespeichert wird und/oder wobei die dritte Adresse aus einem Pool von Adressen mit einem Bereich ausgewählt wird, der durch wenigstens zwei niederwertigste Bits von einer der ersten und zweiten Adresse definiert ist. Verwendung z. B. auf dem Gebiet der Technologie von flüchtigen Speicherbauelementen.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Auffrischen eines Speicherbauelements, auf einen zugehörigen Auffrischadressengenerator und ein Speicherbauelement, das mit einem derartigen Auffrischadressengenerator ausgerüstet ist. Spezieller befasst sich die Erfindung mit Auffrisch-Leveraging, das mehrere starke Speicherzellen für eine schwache Speicherzelle verwendet.
Ein flüchtiges Speicherbauelement, wie ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM), führt eine Auffrischoperation durch, um in Speicherzellen gespeicherte Daten zu erhalten. Wenn eine Speicherzelle eine Retentionszeit aufweist, die kürzer als eine Auffrischperiode der Auffrischoperation ist, ist eine Zeile von Speicherzellen mit einer derartigen Speicherzelle durch eine Zeile von Redundanzzellen zu ersetzen.
Mit schrumpfender Abmessung der Speicherzelle nimmt die Anzahl von Speicherzellen mit Retentionszeiten zu, die kürzer als die Auffrischperiode sind. Entsprechend sollte die Anzahl von Zeilen von Redundanzzellen in einem herkömmlichen flüchtigen Speicherbauelement erhöht werden. Eine derartig hohe Anzahl an Redundanzzellen erhöht jedoch die Abmessung und Komplexität des flüchtigen Speicherbauelements.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Speicherbauelement-Auffrischverfahrens, eines zugehörigen Auffrischadressengenerators und eines damit ausgerüsteten Speicherbauelements zugrunde, die in der Lage sind, Schwierigkeiten zu reduzieren oder zu vermeiden, die in Systemen des Standes der Technik angetroffen werden.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Auffrischverfahrens mit den Merkmalen des Anspruchs 1 oder 34, eines Auffrischadressengenerators mit den Merkmalen des Anspruchs 16 oder 38 und eines Speicherbauelements mit den Merkmalen des Anspruchs 33 oder 42. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung ermöglicht eine häufigere Durchführung von Auffrischungen für schwache Speicherzellen, um die Anzahl von Redundanzspeicherzellen zu reduzieren.
Die Erfindung kann mit einem Speicherbauelement, wie beansprucht, durchgeführt werden, das innerhalb eines Speichermoduls, eines mobilen Systems oder eines Rechnersystems arbeitet.
Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
1 ein Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging ist,
2 eine graphische Darstellung einer beispielhaften Verteilung einer Anzahl von Speicherzellenzeilen mit minimalen Retentionszeiten für ein flüchtiges Speicherbauelement ist,
3 ein Zeittaktdiagramm von beispielhaften Auffrischungen von Speicherzellenzeilen ist, die gemäß einem Auffrischverfahren von 1 durchgeführt werden,
4 ein Blockdiagramm eines flüchtigen Speicherbauelements zum Durchführen von Auffrischoperationen mit Auffrisch-Leveraging ist,
5 ein Blockdiagramm eines Auffrischadressengenerators ist, der zur Verwendung in dem flüchtigen Speicherbauelement von 4 geeignet ist,
6 ein weiteres Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging ist,
7 ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen ist, die gemäß 6 durchgeführt werden,
8 ein beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen zeigt,
9 ein Blockdiagramm eines Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 6 geeignet ist,
10 ein Zeittaktdiagramm von beispielhaften Auffrischungen ist, die in einem Burst-Modus durchgeführt werden,
11 ein weiteres Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging ist,
12 ein weiteres beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen zeigt,
13 ein Blockdiagramm eines Auffrischadressengenerators zum Durchführen des Auffrischverfahrens von 11 ist,
14 ein weiteres Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging ist,
15 ein weiteres beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen ist,
16 ein Blockdiagramm eines Auffrischgenerators ist, der zum Durchführen des Auffrischverfahrens von 14 geeignet ist,
17 ein weiteres beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen ist,
18 ein Blockdiagramm eines weiteren Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 14 geeignet ist,
19 ein Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements in Abhängigkeit eines Flags von starken Zellen ist,
20 ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen ist, die gemäß 19 durchgeführt werden,
21 ein Blockdiagramm eines Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 19 geeignet ist,
22 ein weiteres beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und ersten und zweiten Zeilen mit starken Zellen zeigt,
23 ein Blockdiagramm eines weiteren Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 19 geeignet ist,
24 ein Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements gemäß einer ausgewählten Speicherbank ist,
25 ein Blockdiagramm eines Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 24 geeignet ist,
26 ein Blockdiagramm eines weiteren Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 24 geeignet ist,
27 ein Flussdiagramm von Schritten zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging ist, das eine Mehrzahl von Zeilen mit starken Zellen verwendet,
28 ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen und mehreren ersten und zweiten Zeilen mit starken Zellen ist, die gemäß dem Auffrischverfahren von 27 durchgeführt werden,
29 ein weiteres beispielhaftes Speicherzellenfeld mit einer Zeile mit schwachen Zellen und mehreren ersten und zweiten Zeilen mit starken Zellen zeigt,
30 ein Blockdiagramm eines Auffrischadressengenerators ist, der zum Durchführen des Auffrischverfahrens von 27 geeignet ist,
31 ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen, mehreren ersten Zeilen mit starken Zellen und einer zweiten Zeile mit starken Zellen ist, die gemäß dem Auffrischverfahren von 27 durchgeführt werden,
32 ein Zeittaktdiagramm ist, das beispielhafte Auffrischungen darstellt, die in einem Burst-Modus für jedes Viertel von Zeilen eines Speicherzellenfelds durchgeführt werden,
33 ein Blockdiagramm eines Auffrischadressengenerators ist, der zur Verwendung in dem flüchtigen Speicherbauelement von 4 mit mehreren Vergleichseinheiten geeignet ist,
34 ein Blockdiagramm eines weiteren beispielhaften Auffrischadressengenerators mit mehreren Vergleichseinheiten ist,
35 ein Blockdiagramm eines weiteren beispielhaften Auffrischadressengenerators mit mehreren Vergleichseinheiten ist,
36 ein Blockdiagramm eines weiteren beispielhaften Auffrischadressengenerators mit mehreren Vergleichseinheiten ist,
37 ein Blockdiagramm eines weiteren beispielhaften Auffrischadressengenerators mit mehreren Vergleichseinheiten ist,
38 ein Blockdiagramm eines Speichermoduls ist, das ein Speicherbauelement mit Auffrisch-Leveraging aufweist, das gemäß der Erfindung durchgeführt wird,
39 ein Blockdiagramm eines mobilen Systems ist, das ein Speicherbauelement mit Auffrisch-Leveraging aufweist, das gemäß der Erfindung durchgeführt wird, und
40 ein Blockdiagramm eines Rechnersystems ist, das ein Speicherbauelement mit Auffrisch-Leveraging aufweist, das gemäß der Erfindung durchgeführt wird.
Die Figuren, auf die hierin Bezug genommen wird, sind zwecks Klarheit der Darstellung gezeichnet und sind nicht notwendigerweise maßstabsgetreu gezeichnet. Elemente mit den gleichen Bezugszeichen beziehen sich überall in den Figuren auf Elemente mit identischer oder ähnlicher Struktur und/oder Funktion, wenn nicht anders angegeben. Im Folgenden werden exemplarische Ausführungsformen der Erfindung vollständiger unter Bezugnahme auf die begleitenden Figuren beschrieben. In den Zeichnungen können die Abmessungen und relativen Abmessungen von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein.
Wenn ein Element als ”verbunden” oder ”gekoppelt” mit einem anderen Element bezeichnet wird, kann das Element direkt verbunden oder gekoppelt mit dem anderen Element sein oder es können zwischenliegende Elemente vorhanden sein. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als ”direkt verbunden” oder ”direkt gekoppelt” mit einem anderen Element bezeichnet wird. Weitere Worte, die zur Beschreibung der Beziehung zwischen Elementen verwendet werden, sind in einer ähnlichen Weise zu interpretieren (z. B. ”zwischen” im Gegensatz zu ”direkt zwischen”, ”benachbart” im Gegensatz zu ”direkt benachbart” etc.).
1 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging gemäß einer beispielhaften Ausführungsform der Erfindung dar. Bezugnehmend auf 1 wird eine Auffrischoperation initiiert (S110), wenn ein flüchtiges Speicherbauelement eingeschaltet wird. Zum Beispiel wird die Auffrischoperation nach Beendigung einer Einschaltsequenz oder nach Abschluss eines Abschaltmodus initiiert.
In einer beispielhaften Ausführungsform ist die Auffrischoperation eine Auto-Auffrischoperation, die in Reaktion auf einen periodischen Auffrisch-Befehl (REF) eine Auffrischzeilenadresse erzeugt, um eine Speicherzellenzeile aufzufrischen, welche die Auffrischzeilenadresse aufweist. In einer weiteren beispielhaften Ausführungsform ist die Auffrischoperation eine Selbst-Auffrischoperation zum periodischen Auffrischen von Speicherzellenzeilen mit einem eingebauten Zeittaktgeber in einem Selbst-Auffrischmodus des flüchtigen Speicherbauelements in Reaktion auf einen Selbst-Auffrischeintrittsbefehl (SRE). In einer weiteren beispielhaften Ausführungsform dient die Auffrischoperation einem verteilten auffrisch-Schema, wobei die Auffrischzyklen derart verteilt sind, dass die Auffrischzyklen zu vorgegebenen periodischen Auffrischintervallen (tREFI) getaktet werden. In einer weiteren beispielhaften Ausführungsform dient die Auffrischoperation einem Burst-Auffrischschema, wobei eine Serie von Auffrischzyklen nacheinander durchgeführt werden.
Bei Initiierung der Auffrischoperation wird wenigstens eine Zeile mit schwachen Zellen mit einer ersten Periode aufgefrischt, die kürzer als eine Auffrischperiode ist (S130), und wenigstens zwei Zeilen mit starken Zellen, die der Zeile mit schwachen Zellen zugeordnet sind, werden mit einer zweiten Periode aufgefrischt, die länger als die Auffrischperiode ist (S170). Die Zeile mit schwachen Zellen ist eine Zeile von Speicherzellen, die wenigstens eine Speicherzelle mit einer ersten Retentionszeit beinhaltet, die kürzer als die Auffrischperiode ist. Jede Zeile mit starken Zellen ist eine Zeile von Speicherzellen mit Retentionszeiten, die länger als die Auffrischperiode sind.
Die Auffrischperiode ist als ein Standard des flüchtigen Speicherbauelements definiert. Zum Beispiel beträgt die Auffrischperiode 32 ms, 64 ms etc. Gemäß einem Aspekt der Erfindung ist die erste Retentionszeit kürzer als die Auffrischperiode und länger als oder gleich der Hälfte der Auffrischperiode. Außerdem ist die zweite Retentionszeit länger als oder gleich dem Doppelten der Auffrischperiode. Zum Beispiel ist die erste Periode zum Auffrischen jeder Zeile mit schwachen Zellen die Hälfte der Auffrischperiode, und die zweite Periode zum Auffrischen jeder Zeile mit starken Zellen ist das Doppelte der Auffrischperiode. Jede Zeile mit schwachen Zellen steht in Beziehung zu wenigstens zwei Zeilen mit starken Zellen und wird während einer Auffrischperiode anstelle von wenigstens einer der zugehörigen Zeilen mit starken Zellen aufgefrischt. Ein Auffrischen einer Zeile mit schwachen Zellen anstelle einer Zeile mit starken Zellen wird hierin auch als ”auffrisch-Leveraging” bezeichnet.
In einer beispielhaften Ausführungsform der Erfindung entspricht eine Zeile mit schwachen Zellen einer ersten und zweiten Zeile mit starken Zellen, und die Zeile mit schwachen Zellen wird jedes Mal, wenn durch einen Auffrischzähler eine Auffrischzeilenadresse für die erste Zeile mit starken Zellen erzeugt wird, anstelle der ersten Zeile mit starken Zellen aufgefrischt. Des Weiteren werden die erste und zweite Zeile mit starken Zellen jedes Mal, wenn durch den Auffrischzähler eine Auffrischzeilenadresse für die zweite Zeile mit starken Zellen erzeugt wird, abwechselnd aufgefrischt.
Demgemäß wird die Zeile mit schwachen Zellen aufgefrischt, wenn die Auffrischzeilenadresse für die erste Zeile mit starken Zellen erzeugt wird, ebenso dann, wenn die Auffrischzeilenadresse für die Zeile mit schwachen Zellen erzeugt wird. Somit wird die Zeile mit schwachen Zellen mit der ersten Periode aufgefrischt, welche die Hälfte der Auffrischperiode ist. Des Weiteren wird jede der ersten und zweiten Zeile mit starken Zellen mit der zweiten Periode aufgefrischt, welche die Doppelte der Auffrischperiode ist.
In einer beispielhaften Ausführungsform der Erfindung wird die Zeile mit schwachen Zellen in ungeradzahligen Auffrischperioden anstelle der ersten Zeile mit starken Zellen aufgefrischt und wird in geradzahligen Auffrischperioden anstelle der zweiten Zeile mit starken Zellen aufgefrischt. Demgemäß wird die Zeile mit schwachen Zellen zweimal pro Auffrischperiode aufgefrischt, und jede der ersten und zweiten Zeile mit starken Zellen wird einmal alle zwei Auffrischperioden aufgefrischt.
Andere Speicherzellenzeilen als die Zeile mit schwachen Zellen und die erste und zweite Zeile mit starken Zellen werden mit der Auffrischperiode aufgefrischt (S150). Das heißt, normale Speicherzellenzeilen werden mit der in dem Standard des flüchtigen Speicherbauelements definierten Auffrischperiode aufgefrischt.
Die Erfindung ist für Zeilen von Speicherzellen beschrieben, wobei jede mit einer Wortleitung gekoppelt ist. Die Erfindung kann jedoch bei jeglicher Gruppe von Speicherzellen angewendet werden, die eine schwache Speicherzelle mit einer Retentionszeit, die kürzer als die Auffrischperiode ist, und eine erste und zweite Gruppe von Speicherzellen mit Retentionszeiten aufweist, die länger als die Auffrischperiode sind. Zum Beispiel kann die Erfindung bei einer schwachen Speicherzelle mit einer Retentionszeit, die kürzer als die Auffrischperiode ist, und einer ersten und zweiten starken Speicherzelle mit Retentionszeiten angewendet werden, die länger als die Auffrischperiode sind.
Wie vorstehend beschrieben, wird in jeder Auffrischperiode jede Zeile mit schwachen Zellen anstelle einer Zeile mit starken Zellen derart aufgefrischt, dass eine Gesamtanzahl von Auffrischungen, die pro Auffrischperiode durchgeführt werden, nicht zunimmt. Demgemäß nimmt die Periode des Auffrischens der Zeile mit schwachen Zellen ohne Zunahme eines Auto- oder Selbst-Auffrischstroms und eines Auffrisch-Leistungsverbrauchs ab. Des Weiteren braucht die Zeile mit schwachen Zellen nicht durch eine Zeile von Redundanzzellen ersetzt werden, da die Periode des Auffrischens der Zeile mit schwachen Zellen unter die Retentionszeit der Zeile mit schwachen Zellen abnimmt. Demgemäß kann ein Redundanzzellenfeld und ein Redundanzschaltkreis des flüchtigen Speicherbauelements in der Abmessung reduziert werden.
2 zeigt eine graphische Darstellung der Verteilung einer Anzahl von Speicherzellenzeilen mit minimalen Retentionszeiten von Speicherzellen in einer Speicherzellenzeile. 3 stellt ein Zeittaktdiagramm von beispielhaften Auffrischungen dar, die gemäß einem Auffrischverfahren von 1 durchgeführt werden. Bezugnehmend auf die 2 und 3 ist eine Speicherzellenzeile mit einer minimalen Retentionszeit, die kürzer als eine in dem Standard des flüchtigen Speicherbauelements definierten Auffrischperiode RP ist, eine Zeile 201 mit schwachen Zellen. Hierbei ist eine minimale Retentionszeit einer Speicherzellenzeile die kürzeste Retentionszeit von jeweiligen Retentionszeiten von Speicherzellen in der Speicherzellenzeile. Eine Auffrischung 210 für die Zeile 201 mit schwachen Zellen wird mit einer ersten Periode P1 durchgeführt, die kürzer als oder gleich der minimalen Retentionszeit der Zeile mit schwachen Zellen ist. Da die Zeile 201 mit schwachen Zellen mit der ersten Periode P1 aufgefrischt wird, die kürzer als ihre minimale Retentionszeit ist, braucht die Speicherzellenzeile nicht durch eine Zeile von Redundanzzellen ersetzt werden.
Wenigstens zwei Zeilen 202 und 203 mit starken Zellen werden für jede Zeile 201 mit schwachen Zellen ausgewählt. Speicherzellenzeilen mit minimalen Retentionszeiten, die länger als oder gleich einer zweiten Periode P2 sind, werden als die Zeilen 202 und 203 mit starken Zellen ausgewählt. Die Zeilen 202 und 203 mit starken Zellen behalten Daten, selbst wenn derartige Zeilen 202 und 203 mit der zweiten Periode P2 aufgefrischt werden, die länger als die Auffrischperiode RP ist. So werden einige Auffrischungen 230 für die Zeilen 202 und 203 mit starken Zellen durchgeführt, während verbleibende Auffrischungen, die für die Zeilen 202 und 203 mit starken Zellen bestimmt sind, stattdessen für die Zeile 201 mit schwachen Zellen durchgeführt werden.
Wie in 2 dargestellt, weisen die meisten Speicherzellenzeilen minimale Retentionszeiten auf, die länger als oder gleich der zweiten Periode P2 sind (z. B. etwa das Doppelte der Auffrischperiode RP). Demgemäß werden, wenn die Zeile 201 mit schwachen Zellen während einer Prüfprozedur als Teil eines Fertigungsprozesses aufgefunden wird, die Zeilen 202 und 203 mit starken Zellen, die der Zeile 201 mit schwachen Zellen zugeordnet werden, in irgendeiner von zahlreichen Weisen ausgewählt.
Abgesehen von den Zeilen 202 und 203 mit starken Zellen werden Speicherzellenzeilen mit minimalen Retentionszeiten, die länger als oder gleich der Auffrischperiode RP sind, mit der Auffrischperiode RP aufgefrischt. Durch einen auffrisch-Zähler wird mit der Auffrischperiode RP eine Auffrischzeilenadresse für jede Speicherzellenzeile derart erzeugt, dass eine Auffrischung 220 für eine derartige Speicherzellenzeile mit der Auffrischperiode RP durchgeführt wird.
In einer beispielhaften Ausführungsform der Erfindung wird eine Speicherzellenzeile mit einer minimalen Retentionszeit, die kürzer als die erste Periode P1 ist, durch eine Zeile von Redundanzzellen ersetzt. In einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung verringert das flüchtige Speicherbauelement eine Auffrischperiode für eine derartige Speicherzellenzeile, indem die Speicherzellenzeile mit wenigstens drei Zeilen mit starken Zellen in Beziehung gesetzt wird, wie nachstehend unter Bezugnahme auf die 27 bis 32 beschrieben. Demgemäß behält eine derartige Speicherzellenzeile Daten, selbst wenn die Speicherzellenzeile nicht durch eine Zeile von Redundanzzellen ersetzt wird.
4 stellt ein flüchtiges Speicherbauelement 300 zum Durchführen eines auffrisch-Leveraging gemäß einer beispielhaften Ausführungsform der Erfindung dar. Das flüchtige Speicherbauelement 300 beinhaltet eine Steuerlogik 310, ein Adressenregister 320, eine Banksteuerlogik 330, einen Zeilenadressen-Multiplexer 340, einen Spaltenadressen-Zwischenspeicher 350, Zeilendekoder 360a bis 360d, Spaltendekoder 370a bis 370d, Speicherzellenfelder 380a bis 380d, Abtastverstärker 385a bis 385d, einen Eingabe/Ausgabe-Torsteuerschaltkreis 390, einen Dateneingabe-/-ausgabepuffer 395 und einen Auffrischadressengenerator 400. Das flüchtige Speicherbauelement 300 kann ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM), wie ein synchroner, dynamischer Doppeldatenratenspeicher mit wahlfreiem Zugriff (DDR-SDRAM), ein synchroner, dynamischer Doppeldatenratenspeicher mit wahlfreiem Zugriff niedriger Leistung (LPDDR-SDRAM), ein graphischer, synchroner, dynamischer Doppeldatenratenspeicher mit wahlfreiem Zugriff (GDDR-SDRAM), ein dynamischer Rambus-Speicher mit wahlfreiem Zugriff (RDRAM), oder andere flüchtige Speicherbauelemente mit einer Auffrischoperation sein.
Das Speicherzellenfeld beinhaltet ein erstes, zweites, drittes und viertes Bankfeld 380a, 380b, 380c beziehungsweise 380d. Der Zeilendekoder beinhaltet einen ersten, zweiten, dritten und vierten Bankzeilendekoder 360a, 360b, 360c und 360d, die mit dem ersten, zweiten, dritten beziehungsweise vierten Bankfeld 380a, 380b, 380c und 380d gekoppelt sind. Der Spaltendekoder beinhaltet einen ersten, zweiten, dritten und vierten Bankspaltendekoder 370a, 370b, 370c und 370d, die mit dem ersten, zweiten, dritten beziehungsweise vierten Bankfeld 380a, 380b, 380c und 380d gekoppelt sind.
Der Abtastverstärker beinhaltet einen ersten, zweiten, dritten und vierten Bankabtastverstärker 385a, 385b, 385c und 385d, die mit dem ersten, zweiten, dritten beziehungsweise vierten Bankfeld 380a, 380b, 380c und 380d gekoppelt sind. Die vier Bankfelder 380a, 380b, 380c und 380d, die vier Bankzeilendekoder 360a, 360b, 360c und 360d, die vier Bankspaltendekoder 370a, 370b, 370c und 370d sowie die vier Bankabtastverstärker 385a, 385b, 385c und 385d können eine erste, zweite, dritte beziehungsweise vierte Bank bilden. Wenngleich das flüchtige Speicherbauelement 300 in 4 so dargestellt ist, dass es vier Bänke beinhaltet, kann die Erfindung mit dem flüchtigen Speicherbauelement 300 ausgeführt werden, das jegliche Anzahl von Bänken beinhaltet.
Das Adressenregister 320 empfängt eine Adresse ADDR, die eine Bankadresse BANK_ADDR, eine Zeilenadresse ROW_ADDR und eine Spaltenadresse COL_ADDR enthält, von einer Speichersteuereinheit (nicht gezeigt). Das Adressenregister 320 transferiert die empfangene Bankadresse BANK_ADDR zu der Banksteuerlogik 330, die empfangene Zeilenadresse ROW_ADDR zu dem Zeilenadressen-Multiplexer 340 und die empfangene Spaltenadresse COL_ADDR zu dem Spaltenadressen-Zwischenspeicher 350.
Die Banksteuerlogik 330 erzeugt Banksteuersignale in Reaktion auf die Bankadresse BANK_ADDR. Einer der Bankzeilendekoder 360a, 360b, 360c und 360d, welcher der Bankadresse BANK_ADDR entspricht, wird in Reaktion auf die Banksteuersignale aktiviert, und einer der Bankspaltendekoder 370a, 370b, 370c und 370d, welcher der Bankadresse BANK_ADDR entspricht, wird in Reaktion auf die Banksteuersignale aktiviert.
Der Zeilenadressen-Multiplexer 340 empfängt die Zeilenadresse ROW_ADDR von dem Adressenregister 320 und eine endgültige Auffrischzeilenadresse CREF_ADDR von dem Auffrischadressengenerator 400. Der Zeilenadressen-Multiplexer 340 gibt selektiv die Zeilenadresse ROW_ADDR oder die endgültige Auffrischzeilenadresse CREF_ADDR zur Anwendung auf die Bankzeilendekoder 360a, 360b, 360c und 360d ab.
Der aktivierte der Bankzeilendekoder 360a, 360b, 360c und 360d dekodiert die Zeilenadresse von dem Zeilenadressen-Multiplexer 340 und aktiviert eine Wortleitung, die der Zeilenadresse entspricht. Zum Beispiel legt der aktivierte Bankzeilendekoder eine Wortleitungstreiberspannung an die Wortleitung an, die der Zeilenadresse entspricht.
Der Spaltenadressen-Zwischenspeicher 350 empfängt die Spaltenadresse COL_ADDR von dem Adressenregister 320 und speichert sie temporär. In einem Burst-Modus gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung erzeugt der Spaltenadressen-Zwischenspeicher 350 von der empfangenen Spaltenadresse COL_ADDR inkrementierte Spaltenadressen. Der Spaltenadressen-Zwischenspeicher 350 legt eine derartige Spaltenadresse an die Bankspaltendekoder 370a, 370b, 370c und 370d an. Ein aktivierter der Bankspaltendekoder 370a, 370b, 370c und 370d dekodiert die Spaltenadresse COL_ADDR von dem Spaltenadressen-Zwischenspeicher 350, um den Eingabe/Ausgabe-Torsteuerschaltkreis 390 so zu steuern, dass er Daten abgibt, die der Spaltenadresse COL_ADDR entsprechen.
Der Eingabe/Ausgabe-Torsteuerschaltkreis 390 beinhaltet einen Schaltungsaufbau zur Torsteuerung von Eingabe-/Ausgabedaten, eine Eingabedatenmaskenlogik, Lesedaten-Zwischenspeicher zum Speichern von Daten von den Bankfeldern 380a, 380b, 380c und 380d sowie Schreibtreiber zum Schreiben von Daten in die Bankfelder 380a, 380b, 380c und 380d. Aus einem der Bankfelder 380a, 380b, 380c und 380d zu lesende Daten DQ werden mittels eines jeweiligen Abtastverstärkers abgetastet, der mit jenem Bankfeld gekoppelt ist, und werden in den Lesedaten-Zwischenspeichern gespeichert, und derartige Daten DQ werden der Speichersteuereinheit über den Dateneingabe-/-ausgabepuffer 395 zugeführt. In eines der Bankfelder 380a, 380b, 380c und 380d zu schreibende Daten DQ werden dem Dateneingabe-/-ausgabepuffer 395 von der Speichersteuereinheit zugeführt, und derartige Daten DQ werden über die Schreibtreiber in jenes Bankfeld geschrieben.
Die Steuerlogik 310 steuert den Betrieb des flüchtigen Speicherbauelements 300 mittels Erzeugen von Steuersignalen, um eine Lese- oder Schreiboperation durchzuführen. Die Steuerlogik 310 beinhaltet einen Befehlsdekoder 311, der einen von der Speichersteuereinheit empfangenen Befehl CMD dekodiert, und ein Modusregister 312, das einen Betriebsmodus des flüchtigen Speicherbauelements 300 festlegt.
Zum Beispiel erzeugt der Befehlsdekoder 311 die dem Befehl CMD entsprechenden Steuersignale mittels Dekodieren eines Schreibfreigabesignals (/WE), eines Zeilenadressen-Abtastsignals (/RAS), eines Spaltenadressen-Abtastsignals (/CAS) und eines Chipauswahlsignals (/CS). Der Befehlsdekoder 311 empfängt des Weiteren ein Taktsignal (CLK) und ein Taktfreigabesignal (/CKE) zum Betreiben des flüchtigen Speicherbauelements 300 in einer synchronen Weise. In einer beispielhaften Ausführungsform der Erfindung steuert die Steuerlogik 310 den Auffrischadressengenerator 400, um in Reaktion auf einen Auffrischbefehl (REF) eine Auto-Auffrischoperation durchzuführen oder in Reaktion auf einen Selbst-Auffrischeintrittsbefehl (SRE) eine Selbst-Auffrischoperation durchzuführen.
Der Auffrischadressengenerator 400 erzeugt eine Auffrischzeilenadresse und vergleicht die Auffrischzeilenadresse mit einer Zeilenadresse von starken Zellen, um die Auffrischzeilenadresse in eine Zeilenadresse von schwachen Zellen zu ändern, wenn die Auffrischzeilenadresse zu der Zeilenadresse von starken Zellen passt. Demgemäß wird die Zeilenadresse von schwachen Zellen anstelle der Zeilenadresse von starken Zellen an die Bankzeilendekoder 360a, 360b, 360c und 360d derart angelegt, dass eine Zeile mit schwachen Zellen, die der Zeilenadresse von schwachen Zellen entspricht, anstelle einer Zeile mit starken Zellen aufgefrischt wird, die der Zeilenadresse von starken Zellen in den Bankfeldern 380a, 380b, 380c und 380d entspricht.
Somit wird die Zeile mit schwachen Zellen aufgefrischt, wenn die Zeilenadresse der starken Zellen erzeugt wird, ebenso dann, wenn die Zeilenadresse von schwachen Zellen erzeugt wird. Das heißt, die Zeile mit schwachen Zellen wird zweimal pro Auffrischperiode aufgefrischt. In einer alternativen Ausführungsform der Erfindung wird die Zeilenadresse von schwachen Zellen lediglich an eine ausgewählte Bank angelegt, wenn die Zeilenadresse von starken Zellen erzeugt wird, während die Zeilenadresse von starken Zellen an andere Bänke angelegt wird. In diesem Fall wird die Zeile mit schwachen Zellen lediglich in der ausgewählten Bank anstelle der Zeile mit starken Zellen aufgefrischt, und die Zeile mit starken Zellen wird in den anderen Bänken aufgefrischt.
Auf diese Weise verringert das flüchtige Speicherbauelement 300 eine Auffrischperiode der Zeile mit schwachen Zellen, ohne den Auffrischstrom und den Auffrischleistungsverbrauch zu erhöhen. Des Weiteren können ein Redundanzzellenfeld und ein Redundanzschaltkreis in dem flüchtigen Speicherbauelement 300 in der Abmessung reduziert werden.
5 stellt den Auffrischadressengenerator 400 in dem flüchtigen Speicherbauelement 300 von 4 gemäß einer beispielhaften Ausführungsform der Erfindung dar. Bezugnehmend auf 5 beinhaltet der Auffrischadressengenerator 400 in diesem Beispiel eine Adressenspeichereinheit 410, einen Auffrischzähler 430, eine Vergleichseinheit 450 und eine Adressenänderungseinheit 470.
Die Adressenspeichereinheit 410 speichert Adresseninformationen ADDR_INFO für wenigstens eine Zeile mit schwachen Zellen. Die in der Adressenspeichereinheit 410 gespeicherte Menge der Adresseninformationen ADDR_INFO entspricht der Anzahl von Zeilen mit schwachen Zellen in dem Speicherzellenfeld. Für jede Zeile mit schwachen Zellen speichert die Adressenspeichereinheit 410 Adresseninformationen ADDR_INFO für wenigstens eine Zeilenadresse von schwachen Zellen für die Zeile mit schwachen Zellen und wenigstens zwei Zeilenadressen von starken Zellen, die mit der Zeilenadresse von schwachen Zellen in Beziehung stehen. In einer beispielhaften Ausführungsform der Erfindung speichert die Adressenspeichereinheit 410 Adresseninformationen ADDR_INFO für lediglich eine der Zeilenadresse von schwachen Zellen und der Zeilenadressen von starken Zellen. Die andere der Zeilenadresse von schwachen Zellen und der Zeilenadressen von starken Zellen ist aus vorgegebenen Bit-Beziehungen zwischen der Zeilenadresse von schwachen Zellen und den Zeilenadressen von starken Zellen ermittelbar.
In einer beispielhaften Ausführungsform der Erfindung wird die Adresseninformation ADDR_INFO in der Adressenspeichereinheit 410 gespeichert, bevor das flüchtige Speicherbauelement gepackt wird. Alternativ wird die Adresseninformation ADDR_INFO in der Adressenspeichereinheit 410 gespeichert, nachdem das flüchtige Speicherbauelement gepackt ist. Die Adressenspeichereinheit 410 kann in einer beispielhaften Ausführungsform der Erfindung mit einem elektrisch programmierbaren Schmelzsicherungsspeicher, einem laserprogrammierbaren Schmelzsicherungsspeicher, einem Anti-Schmelzsicherungsspeicher, einem einmalig programmierbaren Speicher, einem Flash-Speicher oder anderen Typen von nicht-flüchtigen Speichern ausgeführt sein.
In einer weiteren Ausführungsform der Erfindung beinhaltet die Adresseninformation ADDR_INFO ein Ergebnis einer vorgegebenen Operation (z. B. einer XOR-Operation), die an der Zeilenadresse von schwachen Zellen, der ersten Zeilenadresse von starken Zellen und/oder der zweiten Zeilenadresse von starken Zellen durchgeführt wird. Zum Beispiel wird die vorgegebene Operation mittels eines Prüfbauelements durchgeführt, während Zeilen mit schwachen Zellen während einer Prüfprozedur gesucht werden, und das Ergebnis der vorgegebenen Operation wird mittels des Prüfbauelements in die Adressenspeichereinheit 410 geschrieben.
Der Auffrischzähler 430 zählt, um eine anfängliche Auffrischzeilenadresse REF_ADDR zu erzeugen, die N Bits aufweist, wobei N eine ganze Zahl größer als 1 ist. Zum Beispiel inkrementiert der Auffrischzähler 430 die Auffrischzeilenadresse REF_ADDR und initialisiert die Auffrischzeilenadresse REF_ADDR auf eine minimale Zeilenadresse (z. B. ”0”), wenn die Auffrischzeilenadresse REF_ADDR eine maximale Zeilenadresse übersteigt.
Der Auffrischzähler 430 erzeugt des Weiteren ein Flag STR_FLAG von starken Zellen, um die Auffrischungen der Zeilen mit starken Zellen zu steuern. Der Auffrischzähler 430 invertiert das Flag STR_FLAG von starken Zellen in einer beispielhaften Ausführungsform der Erfindung jedes Mal, wenn die Auffrischzeilenadresse REF_ADDR initialisiert wird. Zum Beispiel ist der Auffrischzähler 430 mit einem N + M-Bitzähler ausgeführt, wobei M eine ganze Zahl größer als 0 ist. In diesem Fall werden die von dem Zähler 430 erzeugten unteren N Bits als die anfängliche Auffrischzeilenadresse REF_ADDR verwendet, und die oberen M Bits von dem Zähler 430 werden als das Flag STR_FLAG von starken Zellen verwendet.
In einer beispielhaften Ausführungsform der Erfindung ist der Auffrischzähler 430 mit einem N + 1-Bitzähler ausgeführt. In diesem Fall werden die unteren N Bits von dem N + 1-Bitzähler 430 als die anfängliche Auffrischzeilenadresse REF_ADDR verwendet, und das höchstwertige Bit (MSB) von dem Zähler 430 wird als das Flag STR_FLAG von starken Zellen verwendet.
Die Vergleichseinheit 450 vergleicht die anfängliche Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 430 mit der Adresseninformation ADDR_INFO von der Adressenspeichereinheit 410, um ein Übereinstimmungssignal MATCH aus dem Vergleich und/oder das Flag STR_FLAG von starken Zellen zu erzeugen. Zum Beispiel erzeugt die Vergleichseinheit 450 ein erstes Übereinstimmungssignal aus dem Vergleich der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse von starken Zellen.
Die Vergleichseinheit 450 erzeugt außerdem ein zweites Übereinstimmungssignal aus dem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse von starken Zellen und aus dem Flag STR_FLAG von starken Zellen. Wenn zum Beispiel die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, erzeugt die Vergleichseinheit 450 das zweite Übereinstimmungssignal mit einem hohen Logikpegel.
Die Adressenänderungseinheit 470 ändert die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf das Übereinstimmungssignal MATCH von der Vergleichseinheit 450, um eine endgültige Auffrischzeilenadresse CREF_ADDR zu erzeugen. Zum Beispiel ändert die Adressenänderungseinheit 470 die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf das erste Übereinstimmungssignal in die Zeilenadresse von schwachen Zellen oder ändert die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf das zweite Übereinstimmungssignal in die erste Zeilenadresse von starken Zellen.
In einer beispielhaften Ausführungsform der Erfindung ändert die Adressenänderungseinheit 470 die anfängliche Auffrischzeilenadresse REF_ADDR basierend auf der Adresseninformation ADDR_INFO von der Adressenspeichereinheit 410. Alternativ ändert die Adressenänderungseinheit 470 die anfängliche Auffrischzeilenadresse REF_ADDR unter Verwendung von Logikgattern, die eine vorgegebene Operation durchführen.
Die endgültige Auffrischzeilenadresse CREF_ADDR wird den Bankzeilendekodern 360a, 360b, 360c und 360d über den in 4 dargestellten Zeilenadressen-Multiplexer 340 zugeführt. Demgemäß wird eine Speicherzellenzeile, die der endgültigen Auffrischzeilenadresse CREF_ADDR entspricht, in den Bankfeldern 380a, 380b, 380c und 380d aufgefrischt.
Auf diese Weise ermöglicht der Auffrischadressengenerator 400, dass eine Zeile mit schwachen Zellen anstelle einer Zeile mit starken Zellen aufgefrischt wird, indem die Zeilenadresse von schwachen Zellen abgegeben wird, wenn der Auffrischzähler 430 eine der ersten und zweiten Zeilenadresse von starken Zellen erzeugt. Demgemäß wird eine Auffrischperiode für die Zeile mit schwachen Zellen verringert, ohne den Auffrischstrom und den Auffrischleistungsverbrauch zu erhöhen.
6 stellt Schritte für ein Verfahren zum Auffrischen eines flüchtigen Speicherbauelements mit auffrisch-Leveraging gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 6 wird, wenn eine Speicherzellenzeile als eine Zeile mit schwachen Zellen ermittelt ist, eine erste Zeilenadresse STR_ADDR_1 von starken Zellen ermittelt, indem ein höchstwertiges Bit (MSB) einer Zeilenadresse WEAK_ADDR von schwachen Zellen für die Zeile mit schwachen Zellen invertiert wird. Außerdem wird eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen ermittelt, indem ein niederwertigstes Bit (LSB) der ersten Zeilenadresse STR_ADDR_1 von starken Zellen invertiert wird.
Bezugnehmend auf 6 wird, wenn eine Auffrischoperation initiiert wird, ein Auffrischzähler initialisiert (S510), wie zum Beispiel auf ”0”. In jenem Fall wird das Flag STR_FLAG von starken Zellen auf einen niedrigen Logikpegel initialisiert. Die Auffrischzeilenadresse REF_ADDR weist gemäß einer beispielhaften Ausführungsform der Erfindung N Bits auf, wobei N eine ganze Zahl größer als 1 ist.
In jenem Fall werden obere N – 1 Bits der Auffrischzeilenadresse REF_ADDR mit oberen N – 1 Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen verglichen (S520). Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR nicht mit den oberen N – 1 Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S520: NEIN), wird eine Speicherzellenzeile aufgefrischt, die der anfänglichen Auffrischzeilenadresse REF_ADDR entspricht (S540), und danach inkrementiert der Auffrischzähler die Auffrischzeilenadresse REF_ADDR um 1 (S570).
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR mit den oberen N – 1 Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S520: JA), wird ein LSB der Auffrischzeilenadresse REF_ADDR mit einem LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen verglichen (S525). Derartige Vergleiche (S520) und (S525) können in einer beispielhaften Ausführungsform der Erfindung im Wesentlichen gleichzeitig durchgeführt werden.
Wenn die N Bits der anfänglichen Auffrischzeilenadresse REF_ADDR mit den N Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S520: JA, S525: JA), wird die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR erzeugt, indem das MSB der anfänglichen Auffrischzeilenadresse REF_ADDR invertiert wird (S550). In jenem Fall wird die Zeile mit schwachen Zellen, welche die Zeilenadresse WEAK_ADDR von schwachen Zellen aufweist, aufgefrischt (S555), und danach inkrementiert der Auffrischzähler die Auffrischzeilenadresse REF_ADDR um 1 (S570).
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR mit den oberen N – 1 Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S520: JA) und das LSB der Auffrischzeilenadresse REF_ADDR nicht mit dem LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt (S525: NEIN), stimmt die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen überein. In jenem Fall wird eine der ersten und zweiten Zeilen mit starken Zellen, welche die erste oder zweite Zeilenadresse STR_ADDR_1 oder STR_ADDR_2 von starken Zellen aufweisen, selektiv gemäß dem Flag STR_FLAG von starken Zellen aufgefrischt.
Wenn zum Beispiel die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S520: JA, S525: NEIN), wird ein Logikpegel des Flags STR_FLAG von starken Zellen überprüft (S530). Wenn das Flag STR_FLAG von starken Zellen einen ersten Logikpegel aufweist (z. B. einen niedrigen Logikpegel) (S530: JA), wird die zweite Zeile mit starken Zellen, die der Auffrischzeilenadresse REF_ADDR (d. h. der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen) entspricht, aufgefrischt (S540). Danach inkrementiert der Auffrischzähler die Auffrischzeilenadresse REF_ADDR um 1 (S570).
Nach jeder Inkrementierung der Auffrischzeilenadresse REF_ADDR (S570) wird die Auffrischzeilenadresse REF_ADDR mit einer maximalen Zeilenadresse MAX_ADDR verglichen, die der maximale Wert von Zeilenadressen für Speicherzellenzeilen ist, die in einem Speicherzellenfeld enthalten sind. Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S580: JA), wird die Auffrischzeilenadresse REF_ADDR erneut initialisiert, und das Flag STR_FLAG von starken Zellen wird invertiert (S585), so dass die Speicherzellenzeilen des Speicherzellenfelds erneut der Reihe nach aufgefrischt werden. Auf diese Weise wird das Flag STR_FLAG von starken Zellen bei jeder Auffrischperiode RP invertiert.
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S520: JA, S525: NEIN) und das Flag STR_FLAG von starken Zellen einen zweiten Logikpegel aufweist (d. h. einen hohen Logikpegel), wird die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt, indem das LSB der Auffrischzeilenadresse REF_ADDR invertiert wird (S560). Demgemäß wird die erste Zeile mit starken Zellen, welche die erste Zeilenadresse STR_ADDR_1 von starken Zellen aufweist, aufgefrischt (S565). Danach wird die Auffrischzeilenadresse REF_ADDR jedes Mal, wenn eine der Speicherzellenzeilen aufgefrischt wird, um 1 inkrementiert (S570).
Derartige Schritte der Auffrischoperation werden wiederholt, bis das flüchtige Speicherbauelement ausgeschaltet wird. Wie in 2 dargestellt, weisen die meisten Speicherzellenzeilen minimale Retentionszeiten auf, die länger als oder gleich dem Doppelten der Auffrischperiode RP sind. Wenn somit eine Speicherzellenzeile als eine Zeile mit schwachen Zellen ermittelt ist, wird eine erste Speicherzellenzeile mit einer Zeilenadresse, die mittels Invertieren des MSB einer Zeilenadresse der Zeile mit schwachen Zellen bestimmt wird, mit hoher Wahrscheinlichkeit eine minimale Retentionszeit aufweisen, die länger als oder gleich dem Doppelten der Auffrischperiode RP ist, so dass diese erste Speicherzellenzeile als eine Zeile mit starken Zellen verwendet werden kann.
Des Weiteren wird eine zweite Speicherzellenzeile mit einer Zeilenadresse, die mittels Invertieren des LSB der Zeilenadresse der ersten Speicherzellenzeile bestimmt wird, mit hoher Wahrscheinlichkeit eine minimale Retentionszeit aufweisen, die länger als oder gleich dem etwa Doppelten der Auffrischperiode RP ist, so dass diese zweite Speicherzellenzeile als eine weitere Zeile mit starken Zellen verwendet werden kann. Auf diese Weise wird die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt, wenn die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt wird. Demgemäß wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
7 zeigt ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen, einer ersten Zeile mit starken Zellen und einer zweiten Zeile mit starken Zellen, die gemäß dem Auffrischverfahren von 6 durchgeführt werden. Bezugnehmend auf 7 wird die Zeile mit schwachen Zellen mit einer ersten Periode (RP/2) aufgefrischt, welche die Hälfte einer Auffrischperiode RP ist. Zum Beispiel wird eine Auffrischung 510 für die Zeile mit schwachen Zellen durchgeführt, wenn die Zeilenadresse für die Zeile mit schwachen Zellen erzeugt wird, und eine weitere Auffrischung 515 für die Zeile mit schwachen Zellen wird anstelle jener für die erste Zeile mit starken Zellen durchgeführt, wenn die Zeilenadresse für die erste Zeile mit starken Zellen erzeugt wird. Somit wird die Zeile mit schwachen Zellen in jeder Auffrischperiode RP zweimal aufgefrischt.
Jede der ersten und zweiten Zeile mit starken Zellen wird mit einer zweiten Periode (2RP) aufgefrischt, die das Doppelte der Auffrischperiode RP ist. Die erste und zweite Zeile mit starken Zellen werden in jeder Auffrischperiode RP abwechselnd aufgefrischt. Zum Beispiel wird eine Auffrischung 530 für die zweite Zeile mit starken Zellen in jeder ungeradzahligen Auffrischperiode durchgeführt, und eine Auffrischung 525 für die erste Zeile mit starken Zellen wird in jeder geradzahligen Auffrischperiode durchgeführt, so dass jede der ersten und zweiten Zeile mit starken Zellen einmal alle zwei Auffrischperioden RP aufgefrischt wird.
8 zeigt ein beispielhaftes Speicherzellenfeld gemäß der Erfindung mit einer Zeile mit schwachen Zellen und einer ersten und zweiten Zeile mit starken Zellen. 8 zeigt ein Bankfeld 600a des Speicherzellenfelds. In 8 definiert das MSB einer Zeilenadresse einen oberen Teil und einen unteren Teil des Bankfelds 600a, und das LSB der Zeilenadresse definiert zwei benachbarte Speicherzellenzeilen.
Bezugnehmend auf 8 wird, nachdem die Zeilenadresse WEAK_ADDR von schwachen Zellen für die Zeile 610a mit schwachen Zellen aus einer Prüfung des Speicherzellenfelds ermittelt ist, die erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des MSB der Zeilenadresse WEAK_ADDR von schwachen Zellen ermittelt. Somit wird die Speicherzellenzeile 620a, die der ersten Zeilenadresse STR_ADDR_1 von starken Zellen entspricht, als eine erste Zeile mit starken Zellen festgelegt. Die zweite Zeilenadresse STR_ADDR_2 von starken Zellen wird mittels Invertieren des LSB der ersten Zeilenadresse STR_AADR_1 von starken Zellen ermittelt. Somit wird die Speicherzellenzeile 630a, die der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen entspricht, als eine zweite Zeile mit starken Zellen festgelegt.
Wie in 2 dargestellt, weisen die meisten Speicherzellenzeilen minimale Retentionszeiten auf, die länger als oder gleich dem Doppelten der Auffrischperiode RP sind. Wenngleich die erste und zweite Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen ohne Prüfen der Speicherzellenzeilen ermittelt werden, werden demgemäß die Speicherzellenzeilen 620a und 630a mit hoher Wahrscheinlichkeit minimale Retentionszeiten aufweisen, die länger als oder gleich dem Doppelten der Auffrischperiode RP sind.
9 stellt einen Auffrischadressengenerator 400a zum Durchführen des Auffrischverfahrens von 6 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Der Auffrischadressengenerator 400a in diesem Beispiel beinhaltet eine Adressenspeichereinheit 410a, einen Auffrischzähler 430a, eine Vergleichseinheit 450a und eine Adressenänderungseinheit 470a. Die Adressenspeichereinheit 410a beinhaltet einen ersten Speicherbereich 411a, der eine erste Zeilenadresse STR_ADDR_1 von starken Zellen speichert. Alternativ speichert die Adressenspeichereinheit 410a eine Zeilenadresse WEAK_ADDR von schwachen Zellen oder eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen anstelle der ersten Zeilenadresse STR_ADDR_1 von starken Zellen.
Die Adressenspeichereinheit 410a führt der Vergleichseinheit 450aN Bits SA11, SA12 und SA1N der ersten Zeilenadresse STR_ADDR_1 von starken Zellen zu. Die Adressenspeichereinheit 410a ist in einer beispielhaften Ausführungsform der Erfindung mit einem elektrisch programmierbaren Schmelzsicherungsspeicher, einem laserprogrammierbaren Schmelzsicherungsspeicher, einem Anti-Schmelzsicherungsspeicher, einem einmalig programmierbaren Speicher, einem Flash-Speicher oder anderen Typen von nicht-flüchtigen Speichern ausgeführt. Wenngleich 9 die Adressenspeichereinheit 410a so darstellt, dass sie eine erste Zeilenadresse STR_ADDR_1 von starken Zellen speichert, die zu einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung steht, kann die Adressenspeichereinheit 410a mehr erste Zeilenadressen von starken Zellen speichern, die mit mehr Zeilenadressen von schwachen Zellen in Beziehung stehen.
Der Auffrischzähler 430a erzeugt durch Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Der Auffrischzähler 430a ist in einer beispielhaften Ausführungsform der vorliegenden Erfindung ein N + 1-Bitzähler. In diesem Fall ist das N + 1-te Bit (d. h. das MSB) von dem Zähler 430a ein Flag STR_FLAG von starken Zellen, und die unteren N Bits von dem Zähler 430a bilden die anfängliche Auffrischzeilenadresse REF_ADDR.
Die Vergleichseinheit 450a vergleicht die Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 430a und die erste Zeilenadresse STR_ADDR_1 von starken Zellen von der Adressenspeichereinheit 410a, um ein erstes Übereinstimmungssignal MATCH1 aus einem derartigen Vergleich zu erzeugen. Die Vergleichseinheit 450a erzeugt ein zweites Übereinstimmungssignal MATCH2 aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen und aus dem Flag STR_FLAG von starken Zellen.
Das erste Übereinstimmungssignal MATCH1 wird mit einem hohen Logikpegel erzeugt, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt. Das zweite Übereinstimmungssignal MATCH2 wird mit einem hohen Logikpegel erzeugt, wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
Die Vergleichseinheit 450a beinhaltet eine Mehrzahl von Komparatoren 451a, 452a und 453a und eine Mehrzahl von Logikgattern 461a, 462a, 463a und 464a. Ein jeweiliger Komparator vergleicht ein jeweiliges Bit der Auffrischzeilenadresse REF_ADDR mit einem jeweiligen Bit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Zum Beispiel vergleicht ein erster Komparator 451a ein erstes Bit RA1 (d. h. das LSB) der Auffrischzeilenadresse REF_ADDR mit dem ersten Bit SA11 (d. h. dem LSB) der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Ein zweiter Komparator 452a vergleicht ein zweites Bit RA2 der Auffrischzeilenadresse REF_ADDR mit dem zweiten Bit SA12 der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Ein n-ter Komparator 453a vergleicht ein N-tes Bit RAN (d. h. das MSB) der Auffrischzeilenadresse REF_ADDR mit dem N-ten Bit SA1N (d. h. dem MSB) der ersten Zeilenadresse STR_ADDR_1 von starken Zellen.
Das erste UND-Gatter 461a erzeugt das erste Übereinstimmungssignal MATCH1 mittels Durchführen einer UND-Operation an Ausgangssignalen der ersten bis N-ten Komparatoren 451a, 452a und 453a. Wenn die N Bits RA1, RA2 und RAN der Auffrischzeilenadresse REF_ADDR jeweils mit den N Bits SA11, SA12 und SA1N der ersten Zeilenadresse STR_ADDR_1 von starken Zeilen übereinstimmen, erzeugt das erste UND-Gatter 461a das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel.
Ein Inverter 462a invertiert ein Ausgangssignal des ersten Komparators 451a. Das zweite UND-Gatter 463a führt eine UND-Operation an einem Ausgangssignal des Inverters 462a und den Ausgangssignalen der zweiten bis N-ten Komparatoren 452a und 453a durch. Wenn das erste Bit RA1 der Auffrischzeilenadresse REF_ADDR nicht mit dem ersten Bit SA11 der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt und die zweiten bis N-ten Bits RA2 und RAN der Auffrischzeilenadresse REF_ADDR mit den zweiten bis N-ten Bits SA12 und SA1N der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen, erzeugt das zweite UND-Gatter 463a ein Ausgangssignal mit einem hohen Logikpegel.
Das heißt, wenn die Auffrischzeilenadresse REF_ADDR mit einer Zeilenadresse übereinstimmt, bei der sich lediglich das LSB von der ersten Zeilenadresse STR_ADDR_1 von starken Zellen unterscheidet (d. h. wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt), erzeugt das zweite UND-Gatter 463a das Ausgangssignal mit einem hohen Logikpegel. Das dritte UND-Gatter 464a erzeugt das zweite Übereinstimmungssignal MATCH2 mittels Durchführen einer UND-Operation an dem Flag STR_FLAG von starken Zeilen und dem Ausgangssignal des zweiten UND-Gatters 463a. Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf dem hohen Logikpegel liegt, erzeugt das dritte UND-Gatter 464a das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel.
9 stellt die Vergleichseinheit 450a mit einem Satz der Komparatoren 451a, 452a und 453a sowie der Logikgatter 461a, 462a, 463a und 464a für eine Zeilenadresse WEAK_ADDR von schwachen Zellen dar. Die Erfindung kann jedoch auch mit der Vergleichseinheit 450a mit mehreren Sätzen von Komparatoren und Logikgattern ausgeführt werden, die mehreren Zeilenadressen von schwachen Zellen entsprechen.
Die Adressenänderungseinheit 470a empfängt die anfängliche Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 430a und das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 von der Vergleichseinheit 450a. Wenn das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 jeweils einen niedrigen Logikpegel aufweisen, gibt die Adressenänderungseinheit 470a die anfängliche Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse CREF_ADDR ab.
Wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470a die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR anstelle der anfänglichen Auffrischzeilenadresse REF_ADDR ab. Wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470a die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR anstelle der anfänglichen Auffrischzeilenadresse REF_ADDR ab.
Die Adressenänderungseinheit 470a beinhaltet einen ersten Inverter 471a und einen ersten Multiplexer 472a, um das erste Bit CRA1 der endgültigen Auffrischzeilenadresse CREF_ADDR aus dem ersten Bit RA1 der Auffrischzeilenadresse REF_ADDR und dem zweiten Übereinstimmungssignal MATCH2 zu erzeugen. Die Adressenänderungseinheit 470a beinhaltet einen zweiten Inverter 473a und einen zweiten Multiplexer 474a, um das N-te Bit CRAN der endgültigen Auffrischzeilenadresse CREF_ADDR aus dem N-ten Bit RAN der Auffrischzeilenadresse REF_ADDR und dem ersten Übereinstimmungssignal MATCH1 zu erzeugen.
Der zweite Inverter 473a invertiert das N-te Bit RAN der Auffrischzeilenadresse REF_ADDR. Der zweite Multiplexer 474a gibt in Reaktion auf das erste Übereinstimmungssignal MATCH1 selektiv das N-te Bit RAN oder eine Inversion desselben als das N-te Bit CRAN der endgültigen Auffrischzeilenadresse CREF_ADDR ab. Wenn zum Beispiel das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, erzeugt die Auffrischänderungseinheit 470a die Zeilenadresse WEAK_ADDR von schwachen Zellen mittels Invertieren des N-ten Bits RAN (d. h. des MSB) der anfänglichen Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse CREF_ADDR.
Der erste Inverter 471a invertiert das erste Bit RA1 der Auffrischzeilenadresse REF_ADDR. Der erste Multiplexer 472a gibt in Reaktion auf das zweite Übereinstimmungssignal MATCH2 selektiv das erste Bit RA1 oder eine Inversion desselben als das erste Bit CRA1 der endgültigen Auffrischzeilenadresse CREF_ADDR ab. Wenn zum Beispiel das zweite Übereinstimmungssignal auf einem hohen Logikpegel liegt, erzeugt die Auffrischänderungseinheit 470a mittels Invertieren des ersten Bits RA1 (d. h. des LSB) der anfänglichen Auffrischzeilenadresse REF_ADDR die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR.
Die Adressenänderungseinheit 470a beinhaltet des Weiteren eine Mehrzahl von Invertern 481a, 482a, 483a und 484a, um mittels Verzögern der zweiten bis N – 1-ten Bits (RA2 bis RAN – 1) der anfänglichen Auffrischzeilenadresse REF_ADDR die zweiten bis N – 1-ten Bits (CRA2 bis CRAN – 1) der endgültigen Auffrischzeilenadresse CREF_ADDR zu erzeugen.
Auf diese Weise gibt der Auffrischadressengenerator 400a die Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn der Auffrischzähler 430 die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt. Außerdem gibt der Auffrischadressengenerator 400a in jeder Auffrischperiode RP abwechselnd eine der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen ab, wenn der Auffrischzähler 430a die zweite Zeilenadresse STR_ADDR_2 von starken Zellen erzeugt. Somit wird eine Zeile mit schwachen Zellen anstelle einer ersten Zeile mit starken Zellen aufgefrischt, um eine Auffrischperiode der Zeile mit schwachen Zellen zu verringern, ohne den Auffrischstrom und den Auffrischleistungsverbrauch zu erhöhen.
Des Weiteren werden die erste und zweite Zeilenadresse von starken Zellen STR_ADDR_1 und STR_ADDR_2 aus vorgegebenen Bit-Beziehungen zu der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt. Zum Beispiel wird die erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des MSB der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt, und die zweite Zeilenadresse STR_ADDR_2 von starken Zellen wird mittels Invertieren des LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt. Somit kann der Auffrischadressengenerator 400a gemäß diesem Aspekt der Erfindung in Abmessung und Komplexität reduziert werden.
10 stellt ein Zeittaktdiagramm von beispielhaften Auffrischungen gemäß einer beispielhaften Ausführungsform der Erfindung dar, die in einem Burst-Auffrischmodus durchgeführt werden. Zum Beispiel wird eine erste Hälfte der Speicherzellenzeilen in einem Speicherzellenfeld in einer halben Auffrischperiode RP nacheinander aufgefrischt, und eine zweite Hälfte der Speicherzellenzeilen wird in einer halben Auffrischperiode RP nacheinander aufgefrischt, nachdem die erste Hälfte der Speicherzellenzeilen aufgefrischt ist. In diesem Fall wird eine erste Auffrischung 510 für eine Zeile mit schwachen Zellen durchgeführt, wenn die erste Hälfte der Speicherzellenzeilen aufgefrischt ist, und eine zweite Auffrischung 515 für die Zeile mit schwachen Zellen wird durchgeführt, wenn die zweite Hälfte der Speicherzellenzeilen aufgefrischt ist. Demgemäß wird selbst in einem Burst-Auffrischmodus die Zeile mit schwachen Zellen mit einer Periode (RP/2) aufgefrischt, welche die Hälfte der Auffrischperiode RP ist.
11 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 11 wird eine erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren eines höchstwertigen Bits (MSB) einer Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt. Außerdem wird eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen mittels Invertieren eines M-ten Bits der ersten Zeilenadresse von starken Zellen STR_ADDR_1 festgelegt, wobei M eine ganze Zahl größer als 0 und kleiner als N ist.
Das Auffrischverfahren von 11 ist dem Auffrischverfahren von 6 im Wesentlichen ähnlich, mit der Ausnahme, dass die zweite Zeilenadresse STR_ADDR_2 von starken Zellen mittels Invertieren des M-ten Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt wird. Bezugnehmend auf 11 wird, wenn eine Auffrischoperation initiiert wird, der Auffrischzähler in einer beispielhaften Ausführungsform der Erfindung auf ”0” initialisiert (S710), und außerdem wird ein Flag STR_FLAG von starken Zellen in einen niedrigen Logikpegel initialisiert.
Es werden alle Bits ausgenommen M-ter Bits der Auffrischzeilenadresse REF_ADDR und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen verglichen (S720). Außerdem werden die M-ten Bits der Auffrischzeilenadresse REF_ADDR und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen verglichen (S725). In einer beispielhaften Ausführungsform der Erfindung können derartige Vergleiche (S720) und (S725) im Wesentlichen gleichzeitig durchgeführt werden.
Wenn nicht alle Bits ausgenommen der M-ten Bits der Auffrischzeilenadresse REF_ADDR und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S720: NEIN), wird eine Speicherzellenzeile aufgefrischt, die der anfänglichen Auffrischzeilenadresse REF_ADDR entspricht (8740). Wenn alle Bits der Auffrischzeilenadresse REF_ADDR und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmen (S720: JA), wird die Zeilenadresse WEAK_ADDR von schwachen Zellen mittels Invertieren des MSB der anfänglichen Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse erzeugt (S755).
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S720: JA und S725: NEIN), wird eine der ersten und zweiten Zeile mit starken Zellen, die der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen entsprechen, selektiv gemäß dem Flag STR_FLAG von starken Zellen aufgefrischt. Wenn das Flag STR_FLAG von starken Zellen auf einem niedrigen Pegel liegt (S730: JA), wird die zweite Zeile mit starken Zellen, die der anfänglichen Auffrischzeilenadresse REF_ADDR (d. h. der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen) entspricht, aufgefrischt (S740).
Die Auffrischzeilenadresse REF_ADDR wird jedes Mal, wenn eine der Speicherzellenzeilen aufgefrischt wird, um 1 inkrementiert (S770). Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S780: JA), wird die Auffrischzeilenadresse REF_ADDR wieder initialisiert, und das Flag STR_FLAG von starken Zellen wird invertiert (S785). Das heißt, das Flag STR_FLAG von starken Zellen wird in jeder Auffrischperiode RP invertiert.
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S720: JA, S725: NEIN) und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt (S730: NEIN), wird die erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des M-ten Bits der anfänglichen Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse CREF_ADDR erzeugt (S760). In diesem Fall wird die erste Zeile mit starken Zellen, welche die erste Zeilenadresse STR_ADDR_1 von starken Zellen hat, aufgefrischt (S765).
Auf diese Weise wird, wenn die erste Zeilenadresse STR_ADDR_1 von starken Zellen durch den Auffrischzähler erzeugt wird, die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt. Demgemäß wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
12 stellt ein Beispiel einer ersten und zweiten Zeile mit starken Zellen dar, die gemäß den Schritten von 11 für eine Zeile mit schwachen Zellen in einem Bankfeld 600b eines Speicherzellenfelds ausgewählt werden. Bezugnehmend auf 12 wird eine Zeilenadresse WEAK_ADDR von schwachen Zellen für eine Zeile 610b mit schwachen Zellen aus einer Prüfung des Speicherzellenfelds ermittelt. Eine erste Zeilenadresse STR_ADDR_1 von starken Zellen einer ersten Zeile 620b mit starken Speicherzellen wird für die Zeile 610b mit schwachen Zellen mittels Invertieren eines MSB der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt. Eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen einer zweiten Speicherzellenzeile 630b wird für die Zeile 610b mit schwachen Zellen mittels Invertieren eines M-ten Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt.
13 stellt einen Auffrischadressengenerator 400b zum Durchführen des Auffrischverfahrens von 11 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Bezugnehmend auf 13 beinhaltet der Auffrischadressengenerator 400b eine Adressenspeichereinheit 410b, einen Auffrischzähler 430b, eine Vergleichseinheit 450b und eine Adressenänderungseinheit 470b. Der Auffrischadressengenerator 400b von 13 ist dem Auffrischadressengenerator 400a von 9 im Wesentlichen ähnlich, mit der Ausnahme, dass die erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren eines M-ten Bits der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen in 13 erzeugt wird.
Die Adressenspeichereinheit 410b beinhaltet einen ersten Speicherbereich 411b zum Speichern der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Der Auffrischzähler 430b erzeugt mittels Zählen eine Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Adressenspeichereinheit 410b von 13 speichert eine erste Zeilenadresse STR_ADDR_1 von starken Zellen, die zu einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung steht. Die Erfindung kann jedoch auch so durchgeführt werden, dass die Adressenspeichereinheit 410b mehrere erste Zeilenadressen von starken Zellen speichert, die mit mehreren Zeilenadressen von schwachen Zellen in Beziehung stehen.
Die Vergleichseinheit 450b erzeugt mittels Vergleichen der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen ein erstes Übereinstimmungssignal MATCH1. Die Vergleichseinheit 450b erzeugt außerdem basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen ein zweites Übereinstimmungssignal MATCH2. Die Vergleichseinheit 450b beinhaltet eine Mehrzahl von Komparatoren 451b, 452b und 453b sowie eine Mehrzahl von Logikgattern 461b, 462b, 463b und 464b.
13 zeigt die Vergleichseinheit 450b mit einem Satz der Komparatoren 451b, 452b und 453b und der Logikgatter 461b, 462b, 463b und 464b, um die Auffrischzeilenadresse REF_ADDR mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen zu vergleichen. Die Erfindung kann jedoch auch durchgeführt werden, wenn die Vergleichseinheit 450b mehrere Sätze von Komparatoren und Logikgattern zum Vergleichen der Auffrischzeilenadresse REF_ADDR mit jeweiligen ersten und zweiten Zeilenadressen von starken Zellen für mehrere Zeilenadressen von schwachen Zellen beinhaltet.
Wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470b mittels Invertieren eines N-ten Bits RAN der anfänglichen Auffrischzeilenadresse REF_ADDR die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab. Wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470b mittels Invertieren eines M-ten Bits RAM der anfänglichen Auffrischzeilenadresse REF_ADDR die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab.
Die Adressenänderungseinheit 470b beinhaltet einen ersten Inverter 471b und einen ersten Multiplexer 472b, um das M-te Bit RAM der anfänglichen Auffrischzeilenadresse REF_ADDR zu ändern. Die Adressenänderungseinheit 470b beinhaltet außerdem einen zweiten Inverter 473b und einen zweiten Multiplexer 474b, um das N-te Bit RAN der anfänglichen Auffrischzeilenadresse REF_ADDR zu ändern. Die Adressenänderungseinheit 470b beinhaltet des Weiteren eine Mehrzahl von Invertern 481b, 482b, 483b und 484b, um die verbliebenen Bits CRA1 und CRAN-1 der endgültigen Auffrischzeilenadresse CREF_ADDR mittels Verzögern von entsprechenden Bits RA1 und RAN – 1 der anfänglichen Auffrischzeilenadresse REF_ADDR abzugeben.
Auf diese Weise gibt der Auffrischadressengenerator 400b die Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn der Auffrischzähler 430b die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt. Außerdem gibt der Auffrischadressengenerator 400b bei jeder Auffrischperiode RP abwechselnd die erste und zweite Zeilenadresse STR_ADDR_1 von starken Zellen ab, wenn der Auffrischzähler 430b die zweite Zeilenadresse STR_ADDR_2 von starken Zellen erzeugt. Daher wird die Zeile mit schwachen Zellen bei jeder Auffrischperiode RP anstelle der ersten Zeile mit starken Zellen aufgefrischt, um eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
14 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 14 wird eine Zeilenadresse WEAK_ADDR von schwachen Zellen gemäß einer minimalen Retentionszeit einer entsprechenden Speicherzellenzeile festgelegt, und irgendwelche zwei anderen Zeilenadressen des Speicherzellenfelds werden als eine erste und zweite Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen festgelegt.
In 14 wird, wenn eine Auffrischoperation initiiert wird, ein Auffrischzähler zum Beispiel auf ”0” initialisiert (S810), und ein Flag STR_FLAG von starken Zellen wird auf einen niedrigen Logikpegel initialisiert. Die Auffrischzeilenadresse REF_ADDR wird mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen (S820) und mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen (S825) verglichen. Die Auffrischzeilenadresse REF_ADDR kann mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen (S820) und (S825) im Wesentlichen gleichzeitig verglichen werden.
Wenn die Auffrischzeilenadresse REF_ADDR nicht mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen übereinstimmt (S820: NEIN und S825: NEIN), wird eine Speicherzellenzeile, die der Auffrischzeilenadresse REF_ADDR entspricht, aufgefrischt (S840). Wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt (S820: JA), wird eine Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, aufgefrischt (S850).
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S825: JA), wird eine der ersten und zweiten Zeilen mit starken Zellen, die den ersten und zweiten Zeilenadressen STR_ADDR_1 und STR_ADDR_2 von starken Zellen entsprechen, gemäß dem Flag STR_FLAG von starken Zellen selektiv aufgefrischt. Zum Beispiel wird in jenem Fall, wenn das Flag STR_FLAG von starken Zellen auf einem niedrigen Logikpegel liegt (S830: JA), die zweite Zeile mit starken Zellen aufgefrischt (S840). Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S825: JA) und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt (S830: NEIN), wird die erste Zeile mit starken Zellen, die der ersten Zeilenadresse STR_ADDR_1 von starken Zellen entspricht, aufgefrischt (S865).
Die Auffrischzeilenadresse REF_ADDR wird jedes Mal, wenn eine Speicherzellenzeile aufgefrischt wird, um 1 inkrementiert (S870). Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S880: JA), wird die Auffrischzeilenadresse REF_ADDR initialisiert, und das Flag STR_FLAG von starken Zellen wird invertiert (S885), wie zum Beispiel bei jeder Auffrischperiode RP.
Auf diese Weise wird die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt, wenn die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt wird. Demgemäß wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
15 ist ein weiteres beispielhaftes Bankfeld 600c eines Speicherzellenfelds mit einer Zeile mit schwachen Zellen und einer ersten und zweiten Zeile mit starken Zellen gemäß der Erfindung. Bezugnehmend auf 15 wird eine Zeilenadresse WEAK_ADDR von schwachen Zellen für eine Zeile 610c mit schwachen Zellen aus einer Prüfung des Speicherzellenfelds ermittelt. Eine erste Zeilenadresse STR_ADDR_1 wird so ausgewählt, dass sie von der Zeile 610c mit schwachen Zellen um wenigstens ein vorgegebenes Intervall ITV beabstandet ist.
Das vorgegebene Intervall ITV wird gemäß einer minimalen Retentionszeit der Zeile 610c mit schwachen Zellen festgelegt. Wenn zum Beispiel das Bankfeld 600c X Speicherzellenzeilen beinhaltet und die minimale Retentionszeit der Zeile 610c mit schwachen Zellen drei Viertel einer Auffrischperiode RP ist, weisen die erste Zeilenadresse STR_ADDR_1 von starken Zellen und die Zeile 610c mit schwachen Zellen ein Intervall auf, das einem Zählen durch wenigstens X/4 Speicherzellenzeilen entspricht.
In diesem Fall wird, wenn die erste Zeile 620c mit starken Zellen von der Zeile 610c mit schwachen Zellen um X/3 Speicherzellenzeilen beabstandet ist, die Zeile 610c mit schwachen Zellen mit Zeitintervallen von einem Drittel und zwei Dritteln der Auffrischperiode RP aufgefrischt. Das heißt, das maximale Zeitintervall zwischen zwei aufeinanderfolgenden Auffrischungen für die Zeile 610c mit schwachen Zellen ist zwei Drittel der Auffrischperiode RP, was kürzer als die minimale Retentionszeit der Zeile 610c mit schwachen Zellen ist, die drei Viertel der Auffrischperiode RP beträgt.
Auf diese Weise wird die erste Zeile 620c so ausgewählt, dass sie um das vorgegebene Intervall ITV derart von der Zeile 610c mit schwachen Zellen beabstandet ist, dass die Zeile 610c mit schwachen Zellen vor der minimalen Retentionszeit wiederholt aufgefrischt wird. Außerdem kann in 15 jegliche Zeilenadresse außer der Zeilenadresse WEAK_ADDR von schwachen Zellen und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen als die zweite Zeilenadresse STR_ADDR_2 von starken Zellen ausgewählt werden.
16 stellt einen Auffrischadressengenerator 400c zum Durchführen eines Auffrischverfahrens von 14 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Bezugnehmend auf 16 beinhaltet der Auffrischadressengenerator 400c eine Adressenspeichereinheit 410c, einen Auffrischzähler 430c, eine Vergleichseinheit 450c und eine Adressenänderungseinheit 470c.
Die Adressenspeichereinheit 410c beinhaltet einen ersten Speicherbereich 411c zum Speichern einer Zeilenadresse WEAK_ADDR von schwachen Zellen, einen zweiten Speicherbereich 412c zum Speichern einer ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einen dritten Speicherbereich 413c zum Speichern einer zweiten Zeilenadresse STR_ADDR_2 von starken Zellen. 16 stellt die Adressenspeichereinheit 410c so dar, dass sie eine Zeilenadresse WEAK_ADDR von schwachen Zellen, eine erste Zeilenadresse STR_ADDR_1 von starken Zellen und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen speichert. Die vorliegende Erfindung kann jedoch auch so durchgeführt werden, dass die Adressenspeichereinheit 410c mehrere Zeilenadressen von schwachen Zellen und mehrere jeweilige erste und zweite Zeilenadressen von starken Zellen speichert.
Der Auffrischzähler 430c erzeugt mittels Zählen eine Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450c erzeugt ein erstes Übereinstimmungssignal MATCH1 mittels Vergleichen der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Die Vergleichseinheit 450c erzeugt außerdem ein zweites Übereinstimmungssignal MATCH2 aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen und basierend auf dem Flag STR_FLAG von starken Zellen.
Die Vergleichseinheit 450c beinhaltet eine Mehrzahl von ersten Komparatoren 451c und 452c, eine Mehrzahl von zweiten Komparatoren 453c und 454c sowie eine Mehrzahl von Logikgattern 461c, 462c und 463c. Die ersten Komparatoren 451c und 452c vergleichen die anfängliche Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Ein erstes UND-Gatter 461c erzeugt mittels Durchführen einer UND-Operation an Ausgangssignalen der ersten Komparatoren 451c und 452c das erste Übereinstimmungssignal MATCH1. Wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt, gibt das erste UND-Gatter 461c das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel ab.
Die zweiten Komparatoren 453c und 454c vergleichen die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen. Ein zweites UND-Gatter 462c führt eine UND-Operation an Ausgangssignalen der zweiten Komparatoren 453c und 454c durch. Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt, erzeugt das zweite UND-Gatter 462c ein Ausgangssignal mit einem hohen Logikpegel.
Ein drittes UND-Gatter 463c erzeugt mittels Durchführen einer UND-Operation an dem Flag STR_FLAG von starken Zellen und dem Ausgangssignal des zweiten UND-Gatters 462c das zweite Übereinstimmungssignal MATCH2. Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, gibt das dritte UND-Gatter 463c das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel ab.
16 zeigt die Vergleichseinheit 450c mit einem Satz der ersten Komparatoren 451c und 452c, der zweiten Komparatoren 453c und 454c sowie der Logikgatter 461c, 462c und 463c, um die Auffrischzeilenadresse REF_ADDR mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen zu vergleichen, die mit einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung stehen. Die Erfindung kann jedoch auch mit der Vergleichseinheit 450c mit mehreren Sätzen von ersten Komparatoren, zweiten Komparatoren und Logikgattern zum Vergleichen der Auffrischzeilenadresse REF_ADDR mit jeweiligen ersten und zweiten Zeilenadressen von starken Zellen durchgeführt werden, die mehreren Zeilenadressen von schwachen Zellen entsprechen.
Die Adressenänderungseinheit 470c gibt die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt. Alternativ gibt die Adressenänderungseinheit 470c die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt.
Die Adressenänderungseinheit 470c beinhaltet eine Mehrzahl von Logikgattern 471c, 472c und 473c, eine Mehrzahl von ersten Multiplexern 481c und 483c sowie eine Mehrzahl von zweiten Multiplexern 482c und 484c. Ein Inverter 471c invertiert das erste Übereinstimmungssignal MATCH1, und ein viertes UND-Gatter 472c erzeugt mittels Durchführen einer UND-Operation an dem zweiten Übereinstimmungssignal MATCH2 und der Inversion des ersten Übereinstimmungssignals MATCH1 ein erstes Auswahlsignal SEL1.
Das vierte UND-Gatter 472c gibt das erste Auswahlsignal SEL1 auf einem niedrigen Logikpegel ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, und gibt das erste Auswahlsignal SEL1 mit einem hohen Logikpegel ab, wenn das zweite Übereinstimmungssignal MATCH2 einen hohen Logikpegel aufweist, wobei das erste Übereinstimmungssignal MATCH1 auf einem niedrigen Logikpegel liegt. Die ersten Multiplexer 481c und 483c geben selektiv Bits WA1 bis WAN der Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, und geben selektiv Bits SA11 bis SA1N der ersten Zeilenadresse STR_ADDR_1 von starken Zellen ab, wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt.
Ein ODER-Gatter 473c erzeugt mittels Durchführen einer ODER-Operation an dem ersten Übereinstimmungssignal MATCH1 und dem zweiten Übereinstimmungssignal MATCH2 ein zweites Auswahlsignal SEL2. Wenn das erste oder das zweite Übereinstimmungssignal MATCH1 oder MATCH2 auf einem hohen Logikpegel liegt, gibt das ODER-Gatter 473c das zweite Auswahlsignal SEL2 mit einem hohen Logikpegel ab.
Die zweiten Multiplexer 482c und 484c geben in Reaktion auf das zweite Auswahlsignal SEL2 selektiv die anfängliche Auffrischzeilenadresse REF_ADDR oder eine Zeilenadresse von den ersten Multiplexern 481c und 483c ab. Wenn das erste und das zweite Übereinstimmungssignal MATCH1 und MATCH2 niedrige Logikpegel aufweisen, geben die zweiten Multiplexer 482c und 484c die anfängliche Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse CREF_ADDR ab.
Die zweiten Multiplexer 482c und 484c geben die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, und geben die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt.
Auf diese Weise gibt der Auffrischadressengenerator 400c die Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn der Auffrischzähler 430c die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt. Der Auffrischadressengenerator 400c gibt außerdem bei jeder Auffrischperiode RP, wenn der Auffrischzähler 430c die zweite Zeilenadresse STR_ADDR_2 von starken Zellen erzeugt, abwechselnd eine der ersten und zweiten Zeilenadressen STR_ADDR_1 und STR_ADDR_2 von starken Zellen ab. Somit ermöglicht der Auffrischadressengenerator 400c, dass die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt wird, um eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
17 zeigt ein Bankfeld 600d eines Speicherzellenfelds gemäß einer beispielhaften Ausführungsform der Erfindung mit einer Zeile mit schwachen Zellen und einer ersten und zweiten Zeile mit starken Zellen, die aus einem Pool von möglichen starken Speicherzellen ausgewählt sind. Bezugnehmend auf 17 wird eine Zeilenadresse WEAK_ADDR von schwachen Zellen für eine Zeile 610d mit schwachen Zellen aus einer Prüfung des Speicherzellenfelds ermittelt. Außerdem wird ein Pool mit starken Zellen, aus dem die erste und die zweite Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen ausgewählt werden, mittels Invertieren des MSB der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt.
Der Pool mit starken Zellen beinhaltet 2^M Zeilenadressen, von denen sich M niederwertigste Bits voneinander unterscheiden, wobei M eine ganze Zahl größer als 1 ist. Wenn zum Beispiel jede Zeilenadresse N Bits aufweist, weisen die 2^M Zeilenadressen, die den Pool mit starken Zellen bilden, die gleichen oberen N–M Bits auf und weisen unterschiedliche M niederwertigste Bits auf. Des Weiteren sind die oberen N–M Bits mit Ausnahme des MSB (d. h. die M + 1-ten bis N – 1-ten Bits) der 2^M Zeilenadressen in einer beispielhaften Ausführungsform der Erfindung die gleichen wie jene der Zeilenadresse WEAK_ADDR von schwachen Zellen.
Zum Beispiel beinhaltet der Pool mit starken Zellen in einem Fall, in dem eine Zeilenadresse 13 Bits aufweist und ein Pool mit starken Zellen Zeilenadressen beinhaltet, von denen sich die 4 niederwertigsten Bits voneinander unterscheiden, 16 Zeilenadressen. Jede derartige Zeilenadresse in dem Pool mit starken Zellen weist das MSB auf, das sich von jefem der Zeilenadresse WEAK_ADDR von schwachen Zellen unterscheidet, und weist fünfte bis zwölfte Bits auf, welche die gleichen wie jene der Zeilenadresse WEAK_ADDR von schwachen Zellen sind. Zwei Speicherzellenzeilen mit minimalen Retentionszeiten, die länger als oder gleich etwa dem Doppelten einer Auffrischperiode RP sind, werden als die erste und die zweite Zeile 620d und 630d mit starken Zellen unter den 16 Speicherzellenzeilen mit den 16 Zeilenadressen des Pools mit starken Zellen ausgewählt.
18 stellt einen Auffrischadressengenerator 400d zum Durchführen des Auffrischverfahrens von 14 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. 18 stellt ein Beispiel der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen dar, die aus 16 Zeilenadressen eines in 17 dargestellten Pools mit starken Zellen ausgewählt werden.
Bezugnehmend auf 18 beinhaltet der Auffrischadressengenerator 400d eine Adressenspeichereinheit 410d, einen Auffrischzähler 430d, eine Vergleichseinheit 450d und eine Adressenänderungseinheit 470d. Die Adressenspeichereinheit 410d beinhaltet einen ersten Speicherbereich 411d zum Speichern einer ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einen zweiten Speicherbereich 412d zum Speichern der 4 niederwertigsten Bits einer zweiten Zeilenadresse STR_ADDR_2 von starken Zellen.
Die Adressenspeichereinheit 410d beinhaltet außerdem einen dritten Speicherbereich 413d zum Speichern eines Resultats einer ersten XOR-Operation an den 4 niederwertigsten Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einer Zeilenadresse WEAK_ADDR von schwachen Zellen. Die Adressenspeichereinheit 410d beinhaltet des Weiteren einen vierten Speicherbereich 414d zum Speichern eines Resultats einer zweiten XOR-Operation an den 4 niederwertigsten Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen und der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen.
18 zeigt die Adressenspeichereinheit 410d, welche die erste Zeilenadresse STR_ADDR_1 von starken Zellen, die 4 niederwertigsten Bits der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen und die Resultate der ersten und zweiten XOR-Operation für eine Zeilenadresse WEAK_ADDR von schwachen Zellen speichert. Die Erfindung kann jedoch auch so durchgeführt werden, dass die Adressenspeichereinheit 410d ähnliche Adresseninformationen speichert, die mehreren Zeilenadressen von schwachen Zellen entsprechen.
Der Auffrischzähler 430d erzeugt mittels Zählen eine Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450d erzeugt mittels Vergleichen der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen ein erstes Übereinstimmungssignal MATCH1. Die Vergleichseinheit 450d erzeugt mittels Vergleichen der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen und basierend auf dem Flag STR_FLAG von starken Zellen ein zweites Übereinstimmungssignal MATCH2.
Die Vergleichseinheit 450d beinhaltet erste N Komparatoren 451d, 452d, 453d und 454d, zweite vier Komparatoren 456d bis 457d sowie eine Mehrzahl von Logikgattern 461d, 462d und 463d. Die ersten Komparatoren 451d, 452d, 453d und 454d vergleichen die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Ein erstes UND-Gatter 461d erzeugt mittels Durchführen einer UND-Operation an Ausgangssignalen der ersten Komparatoren 451d, 452d, 453d und 454d das erste Übereinstimmungssignal MATCH1. Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt, gibt das erste UND-Gatter 461d das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel ab.
Die zweiten Komparatoren 456d bis 457d vergleichen die vier niederwertigsten Bits der Auffrischzeilenadresse REF_ADDR mit den vier niederwertigsten Bits der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen. Ein zweites UND-Gatter 462d führt eine UND-Operation an Ausgangssignalen der zweiten Komparatoren 456d bis 457d und N – 4 Ausgangssignalen der N – 4 Komparatoren 453d und 454d durch, die N – 4 höchstwertigen Bits (d. h. fünften bis N-ten Bits) der Auffrischzeilenadresse REF_ADDR entsprechen.
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt, erzeugt das zweite UND-Gatter 462d ein Ausgangssignal mit einem hohen Logikpegel. Ein drittes UND-Gatter 463d erzeugt mittels Durchführen einer UND-Operation an dem Flag STR_FLAG von starken Zellen und dem Ausgangssignal des zweiten UND-Gatters 462d das zweite Übereinstimmungssignal MATCH2. Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, gibt das dritte UND-Gatter 463d das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel ab.
18 zeigt die Vergleichseinheit 450d, die einen Satz der ersten Komparatoren 451d, 452d, 453d und 454d, die zweiten Komparatoren 456d bis 457d und die Logikgatter 461d, 462d und 463d beinhaltet, um die Auffrischzeilenadresse REF_ADDR mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen zu vergleichen, die mit einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung stehen. Die Erfindung kann jedoch auch so durchgeführt werden, dass die Vergleichseinheit 450d mehrere Sätze von ersten Komparatoren, zweiten Komparatoren und Logikgattern zum Vergleichen der Auffrischzeilenadresse REF_ADDR mit ersten und zweiten Zeilenadressen von starken Zellen beinhaltet, die mit mehreren Zeilenadressen von schwachen Zellen in Beziehung stehen.
Die Adressenänderungseinheit 470d gibt die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt. Alternativ gibt die Adressenänderungseinheit 470d die erste Zeilenadresse STR_ADDTR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt.
Die Adressenänderungseinheit 470d beinhaltet ein jeweiliges erstes UND-Gatter 471d oder 476d, das eine UND-Operation des ersten Übereinstimmungssignals MATCH1 und jedes der in dem dritten Speicherbereich 413d gespeicherten Bits durchführt. Die Adressenänderungseinheit 470d beinhaltet außerdem ein jeweiliges zweites UND-Gatter 472d oder 477d, das eine UND-Operation des zweiten Übereinstimmungssignals MATCH2 und jedes der in dem vierten Speicherbereich 414d gespeicherten Bits durchführt.
Die Adressenänderungseinheit 470d beinhaltet des Weiteren ein jeweiliges ODER-Gatter 473d oder 478d, das eine ODER-Operation von Ausgaben von jeweiligen UND-Gattern durchführt, die Bits der gleichen Bitsignifikanz aus dem dritten und vierten Speicherbereich 413d und 414d eingeben. Somit geben die ODER-Gatter 473d und 478d die in dem dritten Speicherbereich 413d gespeicherten Bits ab, wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, und geben die in dem vierten Speicherbereich 414d gespeicherten Bits ab, wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt.
Jede der Ausgaben der ODER-Gatter 473d und 478d wird an einen Steueranschluss eines jeweiligen Multiplexers 475d oder 480d angelegt. Ein jeweiliger Inverter 474d oder 479d invertiert ein jeweiliges RA1 oder RA4 der vier niederwertigsten Bits der anfänglichen Auffrischzeilenadresse REF_ADDR. Der Inverter 481d invertiert das N-te Bit RAN der Auffrischzeilenadresse REF_ADDR.
Ein Multiplexer 482d gibt in Reaktion auf das erste Übereinstimmungssignal MATCH1 eines von dem N-ten Bit RAN der anfänglichen Auffrischzeilenadresse REF_ADDR oder einer Inversion desselben als ein N-tes Bit CRAN der endgültigen Auffrischzeilenadresse CREF_ADDR ab. Jeder der Multiplexer 475d und 480d gibt in Reaktion auf ein jeweiliges Ausgangssignal von dem jeweiligen ODER-Gatter 473d oder 478d selektiv eines von den jeweiligen Bits RA1 oder RA4 der anfänglichen Auffrischzeilenadresse REF_ADDR oder einer Inversion derselben als ein jeweiliges Bit CRA1 oder CRA4 der endgültigen Auffrischzeilenadresse CREF_ADDR ab. Die Adressenänderungseinheit 470d beinhaltet des Weiteren Inverter 483d, 484d, 485d und 486d zum Verzögern der fünften bis N – 1-ten Bits RA5 bis RAN – 1 der anfänglichen Auffrischzeilenadresse REF_ADDR, um die endgültige Auffrischzeilenadresse CREF_ADDR zu erzeugen.
Wenn demgemäß das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt (d. h. wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt), invertiert die Adressenänderungseinheit 470d das N-te Bit RAN der anfänglichen Auffrischzeilenadresse REF_ADDR. Außerdem invertiert die Adressenänderungseinheit 470d in jenem Fall jegliches Bit der vier niederwertigsten Bits RA1 bis RA4 der anfänglichen Auffrischzeilenadresse REF_ADDR, das sich von entsprechenden Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen unterscheidet.
Das heißt, die Adressenänderungseinheit 470d gibt die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt. Wenn des Weiteren das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt (d. h. wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt), invertiert die Adressenänderungseinheit 470d jegliches Bit der vier niederwertigsten Bits RA1 bis RA4 der anfänglichen Auffrischzeilenadresse REF_ADDR, das sich von entsprechenden Bits der ersten Zeilenadresse STR_ADDR_1 von starken Zellen unter den ersten bis vierten Bits RA1 bis RA4 der anfänglichen Auffrischzeilenadresse REF_ADDR unterscheidet. Somit gibt die Adressenänderungseinheit 470d die erste Zeilenadresse STR_ADDR_1 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
Auf diese Weise gibt der Auffrischadressengenerator 400d die Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn der Auffrischzähler 430d die erste Zeilenadresse STR_ADDR_1 von starken Zellen erzeugt.
Außerdem gibt der Auffrischadressengenerator 400d bei jeder Auffrischperiode RP abwechselnd die erste und zweite Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen ab, wenn der Auffrischzähler 430d die zweite Zeilenadresse STR_ADDR_2 von starken Zellen erzeugt.
Somit ermöglicht der Auffrischadressengenerator 400d, dass die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt wird, um eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern. Des Weiteren wird die zweite Zeilenadresse STR_ADDR_2 von starken Zellen aus einem Pool von Adressen mit einem Bereich ausgewählt, der durch wenigstens zwei niederwertigste Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen und/oder die erste Zeilenadresse STR_ADDR_1 von starken Zellen definiert ist.
19 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements in Abhängigkeit von einem Flag von starken Zellen gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 19 wird eine Zeile mit schwachen Zellen in einer ungeradzahligen Auffrischperiode anstelle einer ersten Zeile mit starken Zellen aufgefrischt, und die Zeile mit schwachen Zellen wird in einer geradzahligen Auffrischperiode anstelle einer zweiten Zeile mit starken Zellen aufgefrischt.
In 19 wird, wenn eine Auffrisch-Operation initiiert wird, ein Auffrischzähler zum Beispiel auf ”0” initialisiert (S910), und ein Flag STR_FLAG von starken Zellen wird auf einen niedrigen Logikpegel initialisiert. Die anfängliche Auffrischzeilenadresse REF_ADDR wird mit einer ersten Zeilenadresse STR_ADDR_1 von starken Zellen (S920) und mit einer zweiten Zeilenadresse STR_ADDR_2 von starken Zellen (S930) verglichen. In einer beispielhaften Ausführungsform der vorliegenden Erfindung werden Vergleiche der Auffrischzeilenadresse REF_ADDR mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 (S920) und (S930) im Wesentlichen gleichzeitig durchgeführt. Wenn die Auffrischzeilenadresse REF_ADDR mit keiner der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 übereinstimmt (S920: NEIN und S930: NEIN), wird eine Speicherzellenzeile, die der anfänglichen Auffrischzeilenadresse REF_ADDR entspricht, aufgefrischt (S940).
Wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt (S920: JA), wird eine erste Zeile mit starken Zellen, die der ersten Zeilenadresse STR_ADDR_1 von starken Zellen entspricht, oder eine Zeile mit schwachen Zellen, die einer Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, gemäß dem Flag STR_FLAG von starken Zellen selektiv aufgefrischt (S925, S940, S950). Zum Beispiel wird in diesem Fall, wenn das Flag STR_FLAG von starken Zellen auf einem ersten Logikpegel (z. B. einem hohen Logikpegel) liegt (S925: NEIN), die erste Zeile mit starken Zellen, die der ersten Zeilenadresse STR_ADDR_1 von starken Zellen entspricht, aufgefrischt (S940). Alternativ wird in diesem Fall, wenn das Flag STR_FLAG von starken Zellen auf einem zweiten Logikpegel (z. B. einem niedrigen Logikpegel) liegt (S925: JA), die Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, aufgefrischt (S950).
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S930: JA), wird eine zweite Zeile mit starken Zellen, die der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen entspricht, oder die Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, selektiv gemäß dem Flag STR_FLAG von starken Zellen aufgefrischt (S935, S940, S950). Zum Beispiel wird in diesem Fall, wenn das Flag STR_FLAG von starken Zellen den zweiten Logikpegel aufweist (S935: NEIN), die zweite Zeile mit starken Zellen, die der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen entspricht, aufgefrischt (S940). Alternativ wird in diesem Fall, wenn das Flag STR_FLAG von starken Zellen den ersten Logikpegel aufweist (S935: JA), die Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, aufgefrischt (S950).
Die Auffrischzeilenadresse REF_ADDR wird jedes Mal, wenn eine Speicherzellenzeile aufgefrischt wird, um 1 inkrementiert (S970). Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S980: JA), wird die Auffrischzeilenadresse REF_ADDR initialisiert, und das Flag STR_FLAG von starken Zellen wird invertiert (S985), so dass das Flag STR_FLAG von starken Zellen bei jeder Auffrischperiode RP invertiert wird.
Auf diese Weise wird die Zeile mit schwachen Zellen anstelle der zweiten Zeilen mit starken Zellen aufgefrischt, wenn das Flag STR_FLAG von starken Zellen auf dem ersten Logikpegel liegt. Außerdem wird die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen aufgefrischt, wenn das Flag STR_FLAG von starken Zellen auf dem zweiten Logikpegel liegt. Demgemäß wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
20 zeigt ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen und einer ersten und zweiten Zeile mit starken Zellen, die gemäß 19 durchgeführt werden, in einer beispielhaften Ausführungsform der Erfindung. Bezugnehmend auf 20 wird eine Zeile mit schwachen Zellen zweimal pro Auffrischperiode RP aufgefrischt. Zum Beispiel wird während einer ungeradzahligen Auffrischperiode eine Auffrischung 910 für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für die Zeile mit schwachen Zellen erzeugt wird, und eine zusätzliche Auffrischung 915 wird für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für eine erste Zeile mit starken Zellen erzeugt wird.
Alternativ wird während einer geradzahligen Auffrischperiode eine Auffrischung 910 für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für die Zeile mit schwachen Zellen erzeugt wird, und eine zusätzliche Auffrischung 916 wird für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für eine zweite Zeile mit starken Zellen erzeugt wird. Die Zeile mit schwachen Zellen wird vor der minimalen Retentionszeit mittels Auswählen von jeder der ersten und zweiten Zeile mit starken Zellen, die von der Zeile mit schwachen Zellen um wenigstens ein vorgegebenes Intervall zu beabstanden sind, wiederholt aufgefrischt. Zum Beispiel wird die Zeilenadresse für die erste Zeile mit starken Zellen mittels Invertieren des MSB der Zeilenadresse für die Zeile mit schwachen Zellen festgelegt, und die Zeilenadresse für die zweite Zeile mit starken Zellen wird mittels Invertieren des MSB und des LSB der Zeilenadresse für die Zeile mit schwachen Zellen festgelegt. In diesem Fall beträgt eine Auffrischperiode der Zeile mit schwachen Zellen die Hälfte der Auffrischperiode RP, die in dem Standard des Speicherbauelements definiert ist.
Jede der ersten und zweiten Zeile mit starken Zellen wird mit einer Periode 2RP aufgefrischt, was das Doppelte der Auffrischperiode RP ist. Zum Beispiel wird die erste Zeile mit starken Zellen in geradzahligen Auffrischperioden aufgefrischt, und die zweite Zeile mit starken Zellen wird in ungeradzahligen Auffrischperioden aufgefrischt. Das heißt, jede der ersten und zweiten Zeile mit starken Zellen wird einmal alle zwei Auffrischperioden RP aufgefrischt.
21 stellt einen Auffrischadressengenerator 400e zum Durchführen des Auffrischverfahrens von 19 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. 21 stellt ein Beispiel dar, bei dem die erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des MSB einer Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt wird und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen mittels Invertieren des LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt wird.
Bezugnehmend auf 21 beinhaltet der Auffrischgenerator 400e eine Adressenspeichereinheit 410e, einen Auffrischzähler 430e, eine Vergleichseinheit 450e und eine Adressenänderungseinheit 470e. Der Auffrischadressengenerator 400e ist dem Auffrischadressengenerator 400a von 9 im Wesentlichen ähnlich, mit der Ausnahme, dass der Auffrischadressengenerator 400e zusätzliche Logikgatter 462e, 463e und 473e beinhaltet.
Die Adressenspeichereinheit 410e beinhaltet einen ersten Speicherbereich 411e zum Speichern der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. 21 stellt die Adressenspeichereinheit 410e so dar, dass sie eine erste Zeilenadresse STR_ADDR_1 von starken Zellen für eine Zeilenadresse WEAK_ADDR von schwachen Zellen speichert. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheit 410e mehrere erste Zeilenadressen von starken Zellen speichert, die mehreren Zeilenadressen von schwachen Zellen entsprechen.
Der Auffrischzähler 430e erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450e erzeugt ein erstes Übereinstimmungssignal MATCH1 von dem Flag STR_FLAG von starken Zellen und einem Vergleich der anfänglichen Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Die Vergleichseinheit 450e erzeugt außerdem ein zweites Übereinstimmungssignal MATCH2 von dem Flag STR_FLAG von starken Zellen und einem Vergleich der anfänglichen Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen.
Die Vergleichseinheit 450e beinhaltet N Komparatoren 451e, 452e und 453e und eine Mehrzahl von Logikgattern 461e, 462e, 463e, 464e, 465e und 466e. Die N Komparatoren 451e, 452e und 453e vergleichen jeweilige Bits der anfänglichen Auffrischzeilenadresse REF_ADDR und der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Ein erstes UND-Gatter 461e führt eine UND-Operation an Ausgangssignalen der N Komparatoren 451e, 452e und 453e durch.
Ein erster Inverter 462e invertiert das Flag STR_FLAG von starken Zellen. Das zweite UND-Gatter 463e erzeugt mittels Durchführen einer UND-Operation an einem Ausgang des ersten UND-Gatters 461e und einer Inversion des Flags STR_FLAG von starken Zellen das erste Übereinstimmungssignal MATCH1. Entsprechend erzeugt die Vergleichseinheit 450e das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem niedrigen Logikpegel liegt.
Ein zweiter Inverter 464e invertiert den. Ausgang des ersten Komparators 461e. Ein drittes UND-Gatter 465e führt eine UND-Operation an den Ausgängen der N – 1 Komparatoren 452e und 453e und einem Ausgang des zweiten Inverters 464e durch. Das dritte UND-Gatter 465e erzeugt ein Ausgangssignal mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse REF_ADDR die gleiche wie die erste Zeilenadresse STR_ADDR_1 von starken Zellen ist, mit Ausnahme des LSB (d. h. wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt). Ein viertes UND-Gatter 466e erzeugt mittels Durchführen einer UND-Operation an dem Ausgangssignal des dritten UND-Gatters 465e und dem Flag STR_FLAG von starken Zellen das zweite Übereinstimmungssignal MATCH2. Entsprechend erzeugt die Vergleichseinheit 450e das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
21 stellt die Vergleichseinheit 450e dar, die einen Satz der Komparatoren 451e, 452e und 453e sowie die Logikgatter 461e, 462e, 463e, 464e, 465e und 466e für eine Zeilenadresse WEAK_ADDR von schwachen Zellen beinhaltet. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Vergleichseinheit 450e mehrere Sätze von Komparatoren und Logikgattern für mehrere Zeilenadressen von schwachen Zellen aufweist.
Wenn das erste Übereinstimmungssignal MATCH1 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470e die Zeilenadresse WEAK_ADDR von schwachen Zellen mittels Invertieren eines N-ten Bits RAN der anfänglichen Auffrischzeilenadresse REF_ADDR als eine endgültige Auffrischzeilenadresse CREF_ADDR ab. Wenn das zweite Übereinstimmungssignal MATCH2 auf einem hohen Logikpegel liegt, gibt die Adressenänderungseinheit 470e die Zeilenadresse WEAK_ADDR von schwachen Zellen mittels Invertieren eines ersten Bits RA1 und des N-ten Bits RAN der anfänglichen Auffrischzeilenadresse REF_ADDR als die endgültige Auffrischzeilenadresse CREF_ADDR ab.
Die Adressenänderungseinheit 470e beinhaltet einen ersten Inverter 471e und einen ersten Multiplexer 472e zum Ändern eines ersten Bits RA1 der Auffrischzeilenadresse REF_ADDR. Die Adressenänderungseinheit 470e beinhaltet außerdem ein ODER-Gatter 473e, einen zweiten Inverter 474e und einen zweiten Multiplexer 475e zum Ändern eines zweiten Bits RAN der Auffrischzeilenadresse REF_ADDR.
Der erste Inverter 471e und der erste Multiplexer 472e können in Reaktion auf das zweite Übereinstimmungssignal MATCH2 das erste Bit RA1 der anfänglichen Auffrischzeilenadresse REF_ADDR invertieren, um das erste Bit CRA1 der endgültigen Auffrischzeilenadresse CREF_ADDR zu erzeugen. Das ODER-Gatter 473e, der zweite Inverter 474e und ein zweiter Multiplexer 475e können das N-te Bit RAN der Auffrischzeilenadresse REF_ADDR in Reaktion auf das erste Übereinstimmungssignal MATCH1 oder das zweite Übereinstimmungssignal MATCH2 invertieren, um das N-te Bit CRAN der endgültigen Auffrischzeilenadresse CREF_ADDR zu erzeugen. Die Adressenänderungseinheit 470e beinhaltet außerdem Inverter 481e, 482e, 483e und 484e zum Verzögern der zweiten bis N-ten Bits RA2 und RAN – 1 der anfänglichen Auffrischzeilenadresse REF_ADDR, um entsprechende Bits CRA2 und CRAN-1 der endgültigen Auffrischzeilenadresse CREF_ADDR zu erzeugen.
Auf diese Weise gibt der Auffrischadressengenerator 400e in jeder Auffrischperiode RP die Zeilenadresse WEAK_ADDR von schwachen Zellen anstelle einer der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen ab. Daher ermöglicht der Auffrischadressengenerator 400e, dass die Zeile mit schwachen Zellen anstelle einer der ersten und zweiten Zeilen mit starken Zellen aufgefrischt wird, um eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
22 zeigt ein beispielhaftes Bankfeld 600f eines Speicherbauelements mit einer Zeile mit schwachen Zellen und einer ersten und zweiten Zeile mit starken Zellen gemäß einer weiteren Ausführungsform der Erfindung. Bezugnehmend auf 22 wird eine Zeilenadresse WEAK_ADDR von schwachen Zellen für eine Zeile 610f von schwachen Zellen aus einer Prüfung des Speicherbauelements ermittelt.
Eine erste Zeilenadresse STR_ADDR_1 von starken Zellen einer ersten Zeile 620f mit starken Zellen wird derart ausgewählt, dass ein Zeitintervall des Zählens zwischen der ersten Zeilenadresse STR_ADDR_1 von starken Zellen und der Zeilenadresse WEAK_ADDR von schwachen Zellen wenigstens ein erstes vorgegebenes Intervall ITV1 ist. Außerdem wird eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen einer zweiten Zeile 630f mit starken Zellen derart ausgewählt, dass ein Zeitintervall des Zählens zwischen der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen und der Zeilenadresse WEAK_ADDR von schwachen Zellen wenigstens ein zweites vorgegebenes Intervall ITV2 ist.
Das erste und das zweite vorgegebene Intervall ITV1 und ITV2 sind gemäß einer minimalen Retentionszeit der Zeile 610f mit schwachen Zellen festgelegt. Zum Beispiel wird in einem Fall, in dem das Bankfeld 600f X Speicherzellenzeilen beinhaltet und die minimale Retentionszeit der Zeile 610f mit schwachen Zellen drei Viertel einer Auffrischperiode RP ist, jede der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen derart ausgewählt, dass das erste und zweite vorgegebene Intervall ITV1 und ITV2 in jeder Richtung wenigstens X/4 ist.
Wenn zum Beispiel jede der Zeilen 620f und 630f mit starken Zellen von der Zeile 610f mit schwachen Zellen um ein Intervall beabstandet ist, das etwa N/3 Speicherzellenzeilen entspricht, können Auffrischungen für die Zeile 610f mit schwachen Zellen Zeitintervalle aufweisen, die etwa ein Drittel oder zwei Drittel der Auffrischperiode RP betragen. In jenem Fall beträgt das maximale Zeitintervall zwischen zwei aufeinanderfolgenden Auffrischungen für die Zeile 610f mit schwachen Zellen zwei Drittel der Auffrischperiode RP, was kürzer als die minimale Retentionszeit der Zeile 610f mit schwachen Zellen ist, die drei Viertel der Auffrischperiode RP beträgt.
23 stellt einen Auffrischadressengenerator 400f zum Durchführen des Auffrischverfahrens von 19 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. 23 stellt ein Beispiel dar, bei dem eine erste und zweite Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen willkürlich festgelegt werden.
Bezugnehmend auf 23 beinhaltet der Auffrischadressengenerator 400f eine Adressenspeichereinheit 410f, einen Auffrischzähler 430f, eine Vergleichseinheit 450f und eine Adressenänderungseinheit 470f. Die Adressenspeichereinheit 410f beinhaltet einen ersten Speicherbereich 411f zum Speichern einer Zeilenadresse WEAK_ADDR von schwachen Zellen, einen zweiten Speicherbereich 412f zum Speichern einer ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einen dritten Speicherbereich 413f zum Speichern einer zweiten Zeilenadresse STR_ADDR_2 von starken Zellen.
23 stellt die Adressenspeichereinheit 410f dar, die eine Zeilenadresse WEAK_ADDR von schwachen Zellen, eine erste Zeilenadresse STR_ADDR_1 von starken Zellen und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen speichert. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheit 410f mehrere Zeilenadressen von schwachen Zellen, mehrere erste Zeilenadressen von starken Zellen und mehrere zweite Zeilenadressen von starken Zellen speichert.
Der Auffrischzähler 430e erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450f erzeugt basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen ein erstes Übereinstimmungssignal MATCH1. Die Vergleichseinheit 450f erzeugt außerdem basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen ein zweites Übereinstimmungssignal MATCH2.
Die Vergleichseinheit 450f beinhaltet eine Mehrzahl von N ersten Komparatoren 451f und 452f, eine Mehrzahl von N zweiten Komparatoren 453f und 454f sowie eine Mehrzahl von Logikgattern 461f, 462f, 463f, 464f und 465f. Die ersten Komparatoren 451f und 452f, ein erstes UND-Gatter 461f, ein Inverter 462f und ein zweites UND-Gatter 463f sind so konfiguriert, dass sie das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem niedrigen Logikpegel liegt. Die zweiten Komparatoren 453f und 454f, ein drittes UND-Gatter 464f und ein viertes UND-Gatter 465f sind so konfiguriert, dass sie das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
23 zeigt die Vergleichseinheit 450f, die einen Satz der ersten Komparatoren 451f und 452f, der zweiten Komparatoren 453f und 454f sowie der Logikgatter 461f, 462f, 463f, 464f und 465f für eine Zeilenadresse WEAK_ADDR von schwachen Zellen beinhaltet. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Vergleichseinheit 450f mehrere Sätze von ersten Komparatoren, zweiten Komparatoren und Logikgattern für mehrere Zeilenadressen von schwachen Zellen aufweist.
Die Adressenänderungseinheit 470f erzeugt die Zeilenadresse WEAK_ADDR von schwachen Zellen als eine endgültige Auffrischzeilenadresse CREF_ADDR, wenn eines des ersten und zweiten Übereinstimmungssignale MATCH1 und MATCH2 auf einem hohen Logikpegel liegt. Die Adressenänderungseinheit 470f beinhaltet ein ODER-Gatter 471f und eine Mehrzahl von Multiplexern 472f, 473f, 474f und 475f. Das ODER-Gatter 471f erzeugt mittels Durchführen einer ODER-Operation an dem ersten und zweiten Übereinstimmungssignal MATCH1 und MATCH2 ein Auswahlsignal SEL.
Die Multiplexer 472f, 473fd, 474f und 475f empfangen die Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 430f und die Zeilenadresse WEAK_ADDR von schwachen Zellen von der Adressenspeichereinheit 410f. Die Multiplexer 472f, 473f, 474f und 475f geben in Reaktion auf das Auswahlsignal SEL selektiv die Auffrischzeilenadresse REF_ADDR oder die Zeilenadresse WEAK_ADDR von schwachen Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab.
Auf diese Weise gibt der Auffrischadressengenerator 400f in jeder Auffrischperiode RP die Zeilenadresse WEAK_ADDR von schwachen Zellen anstelle einer der ersten und zweiten Zeilenadresse STR_DDR_1 und STR_ADDR_2 von starken Zellen ab. Daher ermöglicht der Auffrischadressengenerator 400f, dass die Zeile mit schwachen Zellen anstelle von einer der ersten und zweiten Zeilen mit starken Zellen aufgefrischt wird, um eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
24 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements entsprechend einer ausgewählten Speicherbank gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 24 werden eine Zeilenadresse WEAK_ADDR von schwachen Zellen, eine erste Zeilenadresse STR_ADDR_1 von starken Zellen und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen auf einer Speicherbankbasis derart festgelegt, dass ein Auffrisch-Leveraging auf einer Speicherbankbasis durchgeführt wird.
In 24 wird, wenn eine Auffrisch-Operation initiiert wird, ein Auffrischzähler zum Beispiel auf ”0” initialisiert (S1010), und ein Flag STR_FLAG von starken Zellen wird auf einen niedrigen Logikpegel initialisiert. Die Auffrischzeilenadresse REF_ADDR wird mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen verglichen (S1020 und S1025). In einer beispielhaften Ausführungsform der Erfindung werden derartige Vergleiche (S1020 und S1025) im Wesentlichen gleichzeitig durchgeführt.
Wenn die Auffrischzeilenadresse REF_ADDR nicht mit der ersten und zweiten Zeilenadresse STR_ADDR_1 und STR_ADDR_2 von starken Zellen übereinstimmt (S1020: NEIN und S1025: NEIN), werden die der anfänglichen Auffrischzeilenadresse REF_ADDR entsprechenden Speicherzellenzeilen in allen Bänken aufgefrischt (S1040). Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt (S1020: JA), wird eine Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, in wenigstens einer, durch eine Bankinformation angezeigten Bank (d. h. einer ausgewählten Speicherbank) aufgefrischt, und Speicherzellenzeilen, die der anfänglichen Auffrischzeilenadresse REF_ADDR entsprechen, werden in den anderen Bänken (d. h. nicht ausgewählten Speicherbänken) aufgefrischt (S1050).
In einer beispielhaften Ausführungsform der Erfindung beinhaltet die Bankinformation eine Bankadresse, die in einer Adressenspeichereinheit gespeichert ist. Alternativ beinhaltet die Bankinformation in der Adressenspeichereinheit gespeicherte Bank-Flags für jeweilige Bänke.
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S1025: JA) und das Flag STR_FLAG von starken Zellen auf einem niedrigen Logikpegel liegt (S1030: JA), werden Speicherzellenzeilen, die der anfänglichen Auffrischzeilenadresse REF_ADDR entsprechen, in allen Bänken aufgefrischt (S1040). Die Auffrischzeilenadresse REF_ADDR wird jedes Mal, wenn eine jeweilige Speicherzellenzeile in den Speicherbänken aufgefrischt wird, um 1 inkrementiert (S1070). Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S1080: JA), wird die Auffrischzeilenadresse REF_ADDR initialisiert, und das Flag STR_FLAG von starken Zellen wird in jeder Auffrischperiode RP invertiert (S1085).
Wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S1025: JA) und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt (S1030: NEIN), wird eine erste Zeile mit starken Zellen, die der ersten Zeilenadresse STR_ADDR_1 von starken Zellen entspricht, in der Bank aufgefrischt, die der Bankinformation entspricht, und Speicherzellenzeilen, die der anfänglichen Auffrischzeilenadresse REF_ADDR entsprechen, werden in den anderen Bänken aufgefrischt (S1060). Auf diese Weise wird die Zeile mit schwachen Zellen anstelle der ersten Zeile mit starken Zellen lediglich in der ausgewählten Bank aufgefrischt, wie durch die Bankinformation angezeigt.
25 stellt einen Auffrischadressengenerator 400g zum Durchführen des Auffrischverfahrens von 24 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. 25 beinhaltet ein Auffrisch-Leveraging auf einer Bankbasis unter Verwendung einer Bankadresse BANK_ADDR. Außerdem wird in 25 eine erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des MSB einer Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt, und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen wird mittels Invertieren des LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt.
Bezugnehmend auf 25 beinhaltet der Auffrischadressengenerator 400g eine Adressenspeichereinheit 410g, einen Auffrischzähler 430g, eine Vergleichseinheit 450g und eine Adressenänderungseinheit 470g. Die Adressenspeichereinheit 410g beinhaltet einen ersten Speicherbereich 411g zum Speichern der ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einen zweiten Speicherbereich 412g zum Speichern der Bankadresse BANK_ADDR.
25 zeigt die Adressenspeichereinheit 410g, die eine erste Zeilenadresse STR_ADDR_1 von starken Zellen und eine Bankadresse BANK_ADDR speichert, die zu einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung stehen. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheit 410g mehrere erste Zeilenadressen mit starken Zellen und mehrere Bankadressen speichert, die zu mehreren Zeilenadressen von schwachen Zellen in Beziehung stehen.
Der Auffrischzähler 430g erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450g erzeugt aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen ein erstes Übereinstimmungssignal MATCH1. Die Vergleichseinheit 450g erzeugt außerdem basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen ein zweites Übereinstimmungssignal MATCH2.
Die Vergleichseinheit 450g führt das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 einer Bank, die der Bankadresse BANK_ADDR entspricht, unter einer Mehrzahl von Bänken 365a und 365h zu. Die Vergleichseinheit 450g beinhaltet eine Mehrzahl von Komparatoren 451g, 452g und 453g, eine Mehrzahl von Logikgattern 461g, 462g, 463g und 464g, einen ersten Demultiplexer 466g und einen zweiten Demultiplexer 467g. Die Komparatoren 451g, 452g und 453g und ein erstes UND-Gatter 461g sind so konfiguriert, dass sie das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt.
Die Komparatoren 451g, 452g und 453g, ein Inverter 462g, ein zweites UND-Gatter 463g und ein drittes UND-Gatter 464g sind so konfiguriert, dass sie das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt. Der erste Demultiplexer 466g transferiert das erste Übereinstimmungssignal MATCH1 in Reaktion auf die Bankadresse BANK_ADDR als eines einer Mehrzahl von ersten Bankübereinstimmungssignalen MATCH1_A und MATCH1_H.
Der zweite Demultiplexer 467g transferiert das zweite Übereinstimmungssignal MATCH2 in Reaktion auf die Bankadresse BANK_ADDR als eines einer Mehrzahl von zweiten Bankübereinstimmungssignalen MATCH2_A und MATCH2_H. Demgemäß werden das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 an die Bank, die der Bankadresse BANK_ADDR entspricht, unter der Mehrzahl von Bänken 365a und 465h angelegt.
25 zeigt die Vergleichseinheit 450g mit einem Satz der Komparatoren 451g, 452g und 453g, der Logikgatter 461g, 462g, 463g und 464g sowie der Demultiplexer 466g und 467g für eine Zeilenadresse WEAK_ADDR von schwachen Zellen. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Vergleichseinheit 450g mehrere Sätze von Komparatoren, Logikgattern und Demultiplexern für mehrere Zeilenadressen von schwachen Zellen aufweist. Die Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 430g wird über die Zeilenadressenmultiplexer 340 von 4 an jeweilige Bänke 365a und 365h angelegt.
Die Bänke 365a und 365h empfangen die Auffrischzeilenadresse REF_ADDR, die ersten Bankübereinstimmungssignale MATCH1_A und MATCH1_H sowie die zweiten Übereinstimmungssignale MATCH2_A beziehungsweise MATCH2_H. Die Adressenänderungseinheit 470g befindet sich an den Bänken 365a und 365h. Zum Beispiel beinhaltet die Adressenänderungseinheit 470g erste Inverter 471g und 481g, erste Multiplexer 472g und 482g, zweite Inverter 473g und 483g sowie zweite Multiplexer 474g und 484g in den Bänken 365a beziehungsweise 365h.
Die ersten Inverter 471g und 481g invertieren ein erstes Bit RA1 der anfänglichen Auffrischzeilenadresse REF_ADDR. Die ersten Multiplexer 472g und 482g geben das erste Bit RA1 der Auffrischzeilenadresse REF_ADDR oder die Inversion desselben in Reaktion auf die ersten Bankübereinstimmungssignale MATCH1_A beziehungsweise MATCH2_H als erste Bits CRA1_A und CRA1_H der jeweiligen endgültigen Auffrischzeilenadressen CREF_ADDR ab.
Die zweiten Inverter 473g und 483g invertieren ein N-tes Bit RAN der anfänglichen Auffrischzeilenadresse REF_ADDR. Die zweiten Multiplexer 474g und 484g geben in Reaktion auf die zweiten Bankübereinstimmungssignale MATCH2_A und MATCH2_H selektiv das N-te Bit RAN und die Inversion desselben der Auffrischzeilenadresse REF_ADDR als N-te Bits CRAN_A und CRAN_H der jeweiligen endgültigen Auffrischzeilenadressen CREF_ADDR ab.
Lediglich eines der ersten Bankübereinstimmungssignale MATCH1_A und MATCH1_H und lediglich eines der zweiten Bankübereinstimmungssignale MATCH2_A und MATCH2_H, die durch die Bankadresse BANK_ADDR angezeigt werden, werden aktiviert. Demgemäß ändert die Adressenänderungseinheit 470g die anfängliche Auffrischzeilenadresse REF_ADDR lediglich für die von der Bankadresse BANK_ADDR angezeigte Bank. Die jeweiligen endgültigen Auffrischzeilenadressen CREF_ADDR von der Adressenänderungseinheit 470g werden an in 4 dargestellte Bankzeilendekoder 360a, 360b, 360c beziehungsweise 360d angelegt.
Auf diese Weise ermöglicht der Auffrischadressengenerator 400g, dass eine Zeile mit schwachen Zellen lediglich in einer ausgewählten Speicherbank, die einer Bankadresse BANK_ADDR entspricht, anstelle einer ersten Zeile mit starken Zellen aufgefrischt wird. Demgemäß wird ein Auffrisch-Leveraging auf einer Bankbasis durchgeführt, und eine Auffrischperiode der Zeile mit schwachen Zellen wird ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
26 stellt einen Auffrischadressengenerator 400h zum Durchführen des Auffrischverfahrens von 24 mit einem Auffrisch-Leveraging auf einer Bankbasis unter Verwendung von Bank-Flags BANKA_FLAG und BANKH_FLAG gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Außerdem wird in 26 eine erste Zeilenadresse STR_ADDR_1 von starken Zellen mittels Invertieren des MSB einer Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt, und eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen wird mittels Invertieren des LSB der ersten Zeilenadresse STR_ADDR_1 von starken Zellen festgelegt.
Bezugnehmend auf 26 beinhaltet der Auffrischadressengenerator 400h eine Adressenspeichereinheit 410h, einen Auffrischzähler 430h, eine Vergleichseinheit 450h und eine Adressenänderungseinheit 470h. Der Auffrischadressengenerator 400h ist dem Auffrischadressengenerator 400g von 25 im Wesentlichen ähnlich, mit der Ausnahme, dass die Bank-Flags BANKA_FLAG und BANKH_FLAG verwendet werden.
Die Adressenspeichereinheit 410h beinhaltet einen ersten Speicherbereich 411h zum Speichern der ersten Zeilenadresse STR_ADDR_1 von starken Zellen und einen zweiten Speicherbereich 412h zum Speichern der Bank-Flags BANKA_FLAG und BANKH_FLAG. Jedes der Bank-Flags BANKA_FLAG und BANKH_FLAG kann ein Ein-Bit-Datenwert sein, der repräsentiert, ob ein Auffrisch-Leveraging in einer jeweiligen der Bänke 365a und 365h durchzuführen ist.
26 stellt die Adressenspeichereinheit 410h dar, die eine erste Zeilenadresse STR_ADDR_1 von starken Zellen und Bank-Flags BANKA_FLAG und BANKH_FLAG speichert, die mit einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Verbindung stehen. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheit 410h mehrere erste Zeilenadressen von starken Zellen und Bank-Flags speichert, die mit mehreren Zeilenadressen von schwachen Zellen in Beziehung stehen.
Der Auffrischzähler 430h erzeugt mittels Zählen eine Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450h erzeugt ein erstes Übereinstimmungssignal MATCH1 aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen. Die Vergleichseinheit 450h erzeugt außerdem basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen ein zweites Übereinstimmungssignal MATCH2.
Die Vergleichseinheit 450g führt einer Mehrzahl von Bänken 365a und 365h gemäß den Bank-Flags BANKA_FLAG und BANKH_FLAG selektiv das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 zu. Die Vergleichseinheit 450h beinhaltet eine Mehrzahl von Komparatoren 451h, 452h und 453h sowie eine Mehrzahl von Logikgattern 461h, 462h, 463h, 464h, 465h, 466h, 467h und 468h.
Die Komparatoren 451h, 452h und 453h und ein erstes UND-Gatter 461h sind so konfiguriert, dass sie das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der ersten Zeilenadresse STR_ADDR_1 von starken Zellen übereinstimmt. Die Komparatoren 451h, 452h und 453h, ein Inverter 462h, ein zweites UND-Gatter 463h und ein drittes UND-Gatter 464h sind so konfiguriert, dass sie das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit der Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
Vierte UND-Gatter 465h und 467h sind so konfiguriert, dass sie mittels Durchführen einer UND-Operation an dem ersten Übereinstimmungssignal MATCH1 und den Bank-Flags BANKA_FLAG und BANKH_FLAG eine Mehrzahl von ersten Bankübereinstimmungssignalen MATCH1_A und MATCH1_H erzeugen. Fünfte UND-Gatter 466h und 468h sind so konfiguriert, dass sie mittels Durchführen einer UND-Operation an dem zweiten Übereinstimmungssignal MATCH2 und den Bank-Flags BANKA_FLAG und BANKH_FLAG zweite Bankübereinstimmungssignale MATCH2_A und MATCH2_H erzeugen. Somit transferiert die Vergleichseinheit 450h das erste und zweite Übereinstimmungssignal MATCH1 und MATCH2 zu wenigstens einer Bank mit einem entsprechenden Bank-Flag, das auf einen hohen Logikpegel festgelegt ist.
26 zeigt die Vergleichseinheit 450h mit einem Satz der Komparatoren 451h, 452h und 453h sowie der Logikgatter 461h, 462h, 463h, 464h, 465h, 466h, 467h und 468h für eine Zeilenadresse WEAK_ADDR von schwachen Zellen. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Vergleichseinheit 450h mehrere Sätze von Komparatoren und Logikgattern für mehrere Zeilenadressen von schwachen Zellen aufweist.
Die anfängliche Auffrischzeilenadresse REF_ADDR, die von dem Auffrischzähler 430h erzeugt wird, wird über die Zeilenadressenmultiplexer 340 von 4 an jeweilige Bänke 365a und 365h angelegt. Die Bänke 365a und 365h empfangen die Auffrischzeilenadresse REF_ADDR, die ersten Bankübereinstimmungssignale MATCH_1A beziehungsweise MATCH1_H sowie die zweiten Übereinstimmungssignale MATCH2_A beziehungsweise MATCH2_H.
Wenigstens eines der ersten Bankübereinstimmungssignale MATCH1_A und MATCH1_H und wenigstens eines der zweiten Bankübereinstimmungssignale MATCH2_A und MATCH2_H werden gemäß den Bank-Flags BANKA_FLAG und BANKH_FLAG aktiviert. Somit ändert die Adressenänderungseinheit 470h die anfängliche Auffrischzeilenadresse REF_ADDR lediglich in wenigstens einer ausgewählten Speicherbank, bei der das Auffrisch-Leveraging durchzuführen ist, wie durch die Bank-Flags BANKA_FLAG und BANKH_FLAG angezeigt.
Die Adressenänderungseinheit 470h befindet sich an den Bänken 365a und 365h. Zum Beispiel beinhaltet die Adressenänderungseinheit 470h in den Bänken 365a und 365h jeweilige erste Inverter 471h und 481h, erste Multiplexer 472h und 482h, zweite Inverter 473h und 483h sowie zweite Multiplexer 474h und 484h. Die jeweiligen endgültigen Auffrischzeilenadressen CREF_ADDR von der Adressenänderungseinheit 470h werden an die Bankzeilendekoder 360a, 360b, 360c beziehungsweise 360d von 4 angelegt.
Auf diese Weise ermöglicht der Auffrischadressengenerator 400h, dass eine Zeile mit schwachen Zellen anstelle einer Zeile mit starken Zellen lediglich in wenigstens einer Bank aufgefrischt wird, bei der das Auffrisch-Leveraging durchzuführen ist, wie durch die Bank-Flags BANKA_FLAG und BANKH_FLAG angezeigt. Somit wird ein Auffrisch-Leveraging auf einer Bankbasis durchgeführt, und eine Auffrischperiode der Zeile mit schwachen Zellen wird ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
27 stellt Schritte zum Auffrischen eines flüchtigen Speicherbauelements mit Auffrisch-Leveraging unter Verwendung einer Mehrzahl von Zeilen mit starken Zellen gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung dar. In 27 ist eine minimale Retentionszeit von jeder Zeile mit schwachen Zellen kürzer als ”Auffrischperiode(RP)/(L – 1)” und länger als oder gleich ”Auffrischperiode(RP)/L”, wobei L eine ganze Zahl größer 1 ist. Des Weiteren werden L – 1 erste Zeilenadressen STR_ADDR_1s von starken Zellen und wenigstens eine zweite Zeilenadresse STR_ADDR_2 von starken Zellen für jede Zeilenadresse WEAK_ADDR von schwachen Zellen ausgewählt.
In 27 wird, wenn eine Auffrischoperation initiiert wird, ein Auffrischzähler zum Beispiel auf ”0” initialisiert (S1110), und ein Flag SGR_FLAG von starken Zellen wird auf einen niedrigen Logikpegel initialisiert. Die anfängliche Auffrischzeilenadresse REF_ADDR wird mit den L – 1 ersten Zeilenadressen STR_ADDR_1s von starken Zellen (S1120) und der wenigstens einen zweiten Zeilenadresse STR_ADDR_2 von starken Zellen (S1125) verglichen. In einer beispielhaften Ausführungsform der Erfindung werden derartige Vergleiche (S1120 und S1125) im Wesentlichen gleichzeitig durchgeführt.
Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit keiner der ersten Zeilenadressen STR_ADDR_1s von starken Zellen (S1120: NEIN) und der zweiten Zeilenadressen STR_ADDR_2 von starken Zellen (S1125: NEIN) übereinstimmt, wird eine Speicherzellenzeile, die der anfänglichen Auffrischzeilenadresse REF_ADDR entspricht, aufgefrischt (S1140). Wenn die Auffrischzeilenadresse REF_ADDR mit einer der ersten Zeilenadressen STR_ADDR_1s übereinstimmt (S1120: JA), wird eine Zeile mit schwachen Zellen, die der Zeilenadresse WEAK_ADDR von schwachen Zellen entspricht, aufgefrischt (S1150).
Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S1125: JA) und das Flag STR_FLAG von starken Zellen auf einem niedrigen Logikpegel liegt (S1130: JA), wird eine Speicherzellenzeile, die der anfänglichen Auffrischzeilenadresse REF_ADDR entspricht, aufgefrischt (S1140). Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit der zweiten Zeilenadresse STR_ADDR_2 von starken Zellen übereinstimmt (S1125: JA) und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt (S1130: NEIN), wird eine erste Zeile mit starken Zellen, die einer der ersten Zeilenadressen STR_ADDR_1s von starken Zellen entspricht, aufgefrischt (S1160).
Die Auffrischzeilenadresse REF_ADDR wird jedes Mal, wenn eine Speicherzellenzeile aufgefrischt wird, um 1 inkrementiert (S1170). Wenn die Auffrischzeilenadresse REF_ADDR die maximale Zeilenadresse MAX_ADDR übersteigt (S1180: JA), wird die Auffrischzeilenadresse REF_ADDR initialisiert, und das Flag STR_FLAG von starken Zellen wird bei jeder Auffrischperiode RP invertiert (S1185).
Auf diese Weise wird eine Zeile mit schwachen Zellen anstelle der Mehrzahl von ersten Zeilen mit starken Zellen aufgefrischt. Demgemäß wird die Zeile mit schwachen Zellen, selbst wenn eine minimale Retentionszeit der Zeile mit schwachen Zellen kürzer als die halbe Auffrischperiode RP ist, vor der minimalen Retentionszeit wiederholt aufgefrischt, und die Zeile mit schwachen Zellen braucht nicht durch eine Zeile von Redundanzzellen ersetzt zu werden. Des Weiteren wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
28 zeigt ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen und von mehreren ersten und zweiten Zeilen mit starken Zellen, die gemäß dem Auffrischverfahren von 27 durchgeführt werden, in einer beispielhaften Ausführungsform der Erfindung. 28 stellt ein Beispiel einer Zeile mit schwachen Zellen dar, die anstelle von drei ersten Zeilen mit starken Zellen aufgefrischt wird, wobei die drei ersten Zeilen mit starken Zellen und drei zweite Zeilen mit starken Zellen in jeder Auffrischperiode RP abwechselnd aufgefrischt werden.
Bezugnehmend auf 28 wird die Zeile mit schwachen Zellen vier Mal pro Auffrischperiode aufgefrischt. Zum Beispiel wird in jeder Auffrischperiode RP eine Auffrischung 1110 für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für die Zeile mit schwachen Zellen erzeugt wird. Außerdem werden des Weiteren Auffrischungen 1111, 1112 und 1113 für die Zeile mit schwachen Zellen anstelle von Auffrischungen 1121, 1122 und 1123 für die ersten Zeilen mit starken Zellen durchgeführt, wenn Zeilenadressen für die ersten Zeilen mit starken Zellen erzeugt werden.
Jede der ersten Zeilen mit starken Zellen und der zweiten Zeilen mit starken Zellen wird mit einer Periode 2RP aufgefrischt, die das Doppelte der Auffrischperiode RP ist. Zum Beispiel werden in ungeradzahligen Auffrischperioden Auffrischungen 1131, 1132 und 1133 für die zweiten Zeilen mit starken Zellen durchgeführt, und in geradzahligen Auffrischperioden werden Auffrischungen 1126, 1127 und 1128 für die ersten Zeilen mit starken Zellen anstelle von Auffrischungen 1136, 1137 und 1138 für die zweite Zeile mit starken Zellen durchgeführt.
29 stellt ein Bankfeld 600i eines Speicherbauelements mit einer Zeile mit schwachen Zellen und mehreren ersten und zweiten Zeilen mit starken Zellen gemäß einer beispielhaften Ausführungsform der Erfindung dar. 29 stellt ein Beispiel dar, bei dem eine minimale Retentionszeit einer Zeile 610i mit schwachen Zellen kürzer als ”Auffrischperiode(RP)/3” und länger als oder gleich ”Auffrischperiode(RP)/4” ist. 29 stellt außerdem drei erste Zeilen 621i, 622i und 623i mit starken Zellen und drei zweite Zeilen 631i, 632i und 633i mit starken Zellen dar, die für die Zeile 610i mit schwachen Zellen ausgewählt sind.
Bezugnehmend auf 29 wird aus einer Prüfung des Speicherzellenfelds eine Zeilenadresse WEAK_ADDR von schwachen Zellen für eine Zeile 610i mit schwachen Zellen ermittelt. Mittels Invertieren eines N – 1-ten Bits einer Zeilenadresse WEAK_ADDR von schwachen Zellen für die Zeile 610i mit schwachen Zellen wird eine STR_ADDR_1_1 von drei Zeilenadressen von starken Zellen für die ersten Zeilen 6211, 622i und 623i festgelegt. Eine weitere STR_ADDR_1_2 der drei Zeilenadressen von starken Zellen wird mittels Invertieren eines N-ten Bits (d. h. des MSB) der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt. Die andere STR_ADDR_1_3 der drei Zeilenadressen von starken Zellen wird mittels Invertieren des N-ten Bits und des N – 1-ten Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen festgelegt.
Die Zeile 610i mit schwachen Zellen wird anstelle der drei ersten Zeilen 621i, 622i und 623i mit starken Zellen aufgefrischt, die den drei ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 entsprechen. Somit wird die Zeile 610i mit schwachen Zellen mit einer Periode von einem Viertel der Auffrischperiode RP aufgefrischt.
Jegliche drei Speicherzellenzeilen mit minimalen Retentionszeiten, die länger als oder gleich dem Doppelten der Auffrischperiode RP sind, können als die drei zweiten Zeilen 631i, 632i und 633i mit starken Zellen ausgewählt werden. Zum Beispiel werden drei zweite Zeilenadressen STR_ADDR_2_1, STR_ADDR_2_2 und STR_ADDR_2_3 von starken Zellen für die drei zweiten Zeilen 631i, 632i und 633i mittels Invertieren der LSBs der drei ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 von starken Zellen festgelegt.
Das Verfahren zum Festlegen der ersten und zweiten Zeilen 621i, 622i, 623i, 631i, 632i und 633i mit starken Zellen von 29 kann auf einen Fall angewendet werden, bei dem die ersten und zweiten Zeilen 621i, 622i, 623i, 631i, 632i und 633i mit starken Zellen minimale Retentionszeiten aufweisen, die länger als oder gleich dem Doppelten der Auffrischperiode RP sind. In einer alternativen Ausführungsform der Erfindung können, wenn Zeilen mit starken Zellen minimale Retentionszeiten aufweisen, die länger als oder gleich dem Vierfachen der Auffrischperiode RP sind, drei erste Zeilen mit starken Zellen und eine zweite Zeile mit starken Zellen für jede Zeile mit schwachen Zellen ausgewählt werden, wie in 31 dargestellt.
30 stellt einen Auffrischadressengenerator 400i zum Durchführen des Auffrischverfahrens von 27 gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 30 werden erste und zweite Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2, STR_ADDR_1_3, STR_ADDR_2_1, STR_ADDR_2_2 und STR_ADDR_2_3 festgelegt, wie in 29 dargestellt.
Der Auffrischadressengenerator 400i beinhaltet eine Adressenspeichereinheit 410i, einen Auffrischzähler 430i, eine Vergleichseinheit 450i und eine Adressenänderungseinheit 470i. Die Adressenspeichereinheit 410i beinhaltet einen ersten Speicherbereich 4111 zum Speichern von einer der ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 von starken Zellen.
30 stellt die Adressenspeichereinheit 410i dar, die eine erste Zeilenadresse STR_ADDR_1_1 von starken Zellen speichert, die mit einer Zeilenadresse WEAK_ADDR von schwachen Zellen in Beziehung steht. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheit 410i mehrere erste Zeilenadressen von starken Zellen für mehrere Zeilenadressen von schwachen Zellen speichert.
Der Auffrischzähler 430i erzeugt mittels Zählen eine Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Vergleichseinheit 450i erzeugt erste Übereinstimmungssignale MATCH1_1, MATCH1_2 und MATCH1_3 aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit den ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 beziehungsweise STR_ADDR_1_3 von starken Zellen. Außerdem erzeugt die Vergleichseinheit 450i basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der Auffrischzeilenadresse REF_ADDR mit den zweiten Zeilenadressen STR_ADDR_2_1, STR_ADDR_2_2 beziehungsweise STR_ADDR_2_3 von starken Zellen zweite Übereinstimmungssignale MATCH2_1, MATCH2_2 und MATCH2_3.
Die Vergleichseinheit 450i beinhaltet eine Mehrzahl von Komparatoren 451i, 452i, 453i und 454i sowie eine Mehrzahl von Logikgattern 455i, 456i, 457i, 458i, 459i, 460i, 461i, 462i, 463i, 464i, 465i, 466i, 467i, 468i und 469i. Die Komparatoren 4511, 452i, 453i und 454i, erste Inverter 458i, 459i und 463i sowie erste UND-Gatter 455i, 460i und 464i sind so konfiguriert, dass sie eines der ersten Übereinstimmungssignale MATCH_1, MATCH_2 und MATCH_3 aktivieren, wenn die Auffrischzeilenadresse REF_ADDR mit einer entsprechenden der ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 von starken Zellen übereinstimmt.
Die Komparatoren 451i, 452i, 453i und 454i, zweite Inverter 456i, 4611 und 465i, zweite UND-Gatter 457i, 462i und 466i sowie dritte UND-Gatter 467i, 468i und 469i sind so konfiguriert, dass sie eines der zweiten Übereinstimmungssignale MATCH2_1, MATCH2_2 und MATCH2_3 aktivieren, wenn die Auffrischzeilenadresse REF_ADDR mit einer entsprechenden der zweiten Zeilenadressen STR_ADDR_2_1, STR_ADDR_2_2 und STR_ADDR_2_3 von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
30 zeigt die Vergleichseinheit 450i, die einen Satz der Komparatoren 451i, 452i, 453i und 454i sowie der Logikgatter 455i, 456i, 457i, 458i, 459i, 460i, 4611, 462i, 463i, 464i, 465i, 466i, 467i, 468i und 469i für eine Zeilenadresse WEAK_ADDR von schwachen Zellen beinhaltet. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Vergleichseinheit 450i mehrere entsprechende Sätze von Komparatoren und Logikgattern für mehrere Zeilenadressen von schwachen Zellen aufweist.
Die Adressenänderungseinheit 470i beinhaltet eine Mehrzahl von ODER-Gattern 4711, 472i und 473i, eine Mehrzahl von Invertern 481i, 483i, 485i, 487i und 488i sowie eine Mehrzahl von Multiplexern 482i, 484i und 486i. Derartige Komponenten der Adressenänderungseinheit 470i sind so konfiguriert, dass sie die Zeilenadresse WEAK_ADDR von schwachen Zellen als eine endgültige Auffrischzeilenadresse CREF_ADDR abgeben, wenn eines der ersten Übereinstimmungssignale MATCH1_1, MATCH1_2 und MATCH1_3 auf einem hohen Logikpegel liegt. Die Adressenänderungseinheit 470i gibt eine jeweilige der ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR ab, wenn ein entsprechendes der zweiten Übereinstimmungssignale MATCH1_1, MATCH1_2 und MATCH1_3 auf einem hohen Logikpegel liegt.
Auf diese Weise gibt der Auffrischadressengenerator 400i die Zeilenadresse WEAK_ADDR von schwachen Zellen ab, wenn der Auffrischzähler 430i eine der ersten Zeilenadressen STR_ADDR_1_1, STR_ADDR_1_2 und STR_ADDR_1_3 von starken Zellen erzeugt. Demgemäß wird die Zeile mit schwachen Zellen, selbst wenn eine minimale Retentionszeit der Zeile mit schwachen Zellen kürzer als eine halbe Auffrischperiode RP ist, vor der minimalen Retentionszeit wiederholt aufgefrischt, und die Zeile mit schwachen Zellen braucht nicht durch eine Zeile von Redundanzzellen ersetzt zu werden. Des Weiteren wird eine Auffrischperiode der Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
31 zeigt ein Zeittaktdiagramm von beispielhaften Auffrischungen einer Zeile mit schwachen Zellen, von mehreren ersten Zeilen mit starken Zellen und einer zweiten Zeile mit starken Zellen, die gemäß dem Auffrischverfahren von 27 durchgeführt werden, in einer beispielhaften Ausführungsform der Erfindung. In 31 wird eine Zeile mit schwachen Zellen anstelle von drei ersten Zeilen mit starken Zellen aufgefrischt, und die drei ersten Zeilen mit starken Zellen und eine zweite Zeile mit starken Zellen werden mit einer Periode, die etwa dem Vierfachen einer Auffrischperiode RP entspricht, abwechselnd aufgefrischt.
Bezugnehmend auf 31 wird eine Zeile mit schwachen Zellen pro Auffrischperiode RP viermal aufgefrischt. Zum Beispiel wird während jeder Auffrischperiode RP eine Auffrischung 1110 für die Zeile mit schwachen Zellen durchgeführt, wenn eine Zeilenadresse für die Zeile mit schwachen Zellen erzeugt wird, und weitere Auffrischungen 1111, 1112 und 1113 für die Zeile mit schwachen Zellen werden anstelle von Auffrischungen 1121, 1122 und 1123 für die ersten Zeilen mit starken Zellen durchgeführt, wenn Zeilenadressen für die ersten Zeilen mit starken Zellen erzeugt werden.
Jede der ersten Zeilen mit starken Zellen und der zweiten Zeile mit starken Zellen wird mit einer Periode aufgefrischt, die dem Vierfachen der Auffrischperiode RP entspricht. Zum Beispiel wird eine Auffrischung 1131 für die zweite Zeile mit starken Zellen in 4I + 1-ten Auffrischperioden durchgeführt, wobei I eine ganze Zahl größer als oder gleich 0 ist. Außerdem wird in 4I + 2-ten Auffrischperioden eine Auffrischung 1126 für eine der ersten Zeilen mit starken Zellen anstelle einer Auffrischung 1136 für die zweite Zeile mit starken Zellen durchgeführt. In 4I + 3-ten Auffrischperioden wird eine Auffrischung 1127 für eine weitere der ersten Zeilen mit starken Zellen anstelle einer Auffrischung 1137 für die zweite Zeile mit starken Zellen durchgeführt. In 4I + 4-ten Auffrischperioden wird eine Auffrischung 1128 für die andere der ersten Zeilen mit starken Zellen anstelle einer Auffrischung 1138 für die zweite Zeile mit starken Zellen durchgeführt.
In diesem Beispiel kann ein N + 2-Bit-Auffrischzähler verwendet werden, um die ersten Zeilen mit starken Zellen und die zweite Zeile mit starken Zellen abwechselnd mit einer Periode von dem Vierfachen der Auffrischperiode aufzufrischen. In diesem Fall werden obere 2 Zählbits, die von dem N + 2-Bit-Zähler erzeugt werden, als ein Flag von starken Zellen von 2 Bits verwendet, um eine der drei ersten Zeilen mit starken Zellen und die eine zweite Zeile von starken Zellen auszuwählen. Die ersten Zeilen mit starken Zellen und die zweite Zeile mit starken Zellen, die wie in 31 dargestellt aufgefrischt werden, können minimale Retentionszeiten aufweisen, die länger als oder gleich dem Vierfachen der Auffrischperiode RP sind.
32 zeigt ein Zeittaktdiagramm, das beispielhafte Auffrischungen darstellt, die für jedes Viertel von Zeilen eines Speicherfelds in einem Burst-Modus durchgeführt werden, gemäß einer beispielhaften Ausführungsform der Erfindung. Zum Beispiel wird ein Viertel von Speicherzellenzeilen eines Speicherzellenfelds nacheinander aufgefrischt. In diesem Fall werden vier Auffrischungen für eine Zeile mit schwachen Zellen durchgeführt, wenn die vier Viertel der Speicherzellenzeilen jeweils aufgefrischt werden. Demgemäß wird die Zeile mit schwachen Zellen selbst in einem Burst-Auffrischmodus mit einer Periode RP/4 aufgefrischt, was ein Viertel der Auffrischperiode RP ist.
33 stellt einen in dem flüchtigen Speicherbauelement von 4 enthaltenen Auffrischadressengenerator 500 mit mehreren Vergleichseinheiten gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Der Auffrischadressengenerator 500 beinhaltet eine Mehrzahl von Adressenspeichereinheiten 510_1 und 501_M, einen Auffrischzähler 530, eine Mehrzahl von Vergleichseinheiten 550_1 und 550_M, eine ODER-Operationseinheit 590 und eine Adressenänderungseinheit 570.
Die Mehrzahl von Adressenspeichereinheiten 510_1 und 510_M speichert eine Mehrzahl von Adresseninformationen ADDR_INFO_1 beziehungsweise ADDR_INFO_M für eine Mehrzahl von Zeilen mit schwachen Zellen. In einer beispielhaften Ausführungsform der vorliegenden Erfindung beinhalten die Adresseninformationen ADDR_INFO_1 und ADDR_INFO_M jeweils wenigstens eine Zeilenadresse von schwachen Zellen und Zeilenadressen von starken Zellen, die mit der Zeilenadresse von schwachen Zellen in Beziehung stehen. Alternativ beinhaltet jede der Adresseninformationen ADDR_INFO_1 und ADDR_INFO_M ein Resultat einer vorgegebenen Operation (z. B. einer XOR-Operation), die an der Zeilenadresse von schwachen Zellen und/oder den Zeilenadressen von starken Zellen durchgeführt wird.
In einer Ausführungsform der Erfindung ist die Mehrzahl von Adressenspeichereinheiten 510_1 und 510_M mit einem Speicherbauelement ausgeführt. Alternativ ist die Mehrzahl von Adressenspeichereinheiten 510_1 und 510_M mit einer Mehrzahl von Speicherbauelementen ausgeführt. Zum Beispiel kann jedes Speicherbauelement ein elektrisch programmierbarer Schmelzsicherungsspeicher, ein laserprogrammierbarer Schmelzsicherungsspeicher, ein Antischmelzsicherungsspeicher, ein einmalig programmierbarer Speicher, ein Flash-Speicher oder andere Typen von nicht-flüchtigen Speichern sein.
Der Auffrischzähler 530 zählt, um eine anfängliche Auffrischzeilenadresse REF_ADDR mit N Bits zu erzeugen, wobei N eine ganze Zahl größer als 1 ist. Der Auffrischzähler 530 erzeugt des Weiteren ein Flag STR_FLAG von starken Zellen, um Auffrischungen von Zeilen mit starken Zellen zu steuern. In einer beispielhaften Ausführungsform der Erfindung ist der Auffrischzähler 530 ein N + M-Bitzähler, wobei M eine ganze Zahl größer als 0 ist.
Die Vergleichseinheiten 550_1 und 550_M sind mit den Adressenspeichereinheiten 510_1 beziehungsweise 510_M gekoppelt. Die Vergleichseinheiten 550_1 und 550_M vergleichen die Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 530 mit den jeweiligen Adresseninformationen ADDR_INFO_1 und ADDR_INFO_M, die aus den jeweiligen Adressenspeichereinheiten 510_1 und 510_M ausgelesen werden, um basierend auf dem Flag STR_FLAG von starken Zellen jeweilige Übereinstimmungssignale MATCH_1 und MATCH_M zu erzeugen. Die ODER-Operationseinheit 590 erzeugt mittels Durchführen einer ODER-Operation an den Übereinstimmungssignalen MATCH_1 und MATCH_M ein Übereinstimmungssignal MATCH.
Die Adressenänderungseinheit 570 kann die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf das Übereinstimmungssignal MATCH ändern. Zum Beispiel ändert die Adressenänderungseinheit 570 die anfängliche Auffrischzeilenadresse REF_ADDR in eine Zeilenadresse von schwachen Zellen oder eine erste Zeilenadresse von starken Zellen.
Auf diese Weise speichert der Auffrischadressengenerator 500 die Adresseninformationen ADDR_INFO_1 und ADDR_INFOM_M für die Mehrzahl von Zeilen mit schwachen Zellen, um zu ermöglichen, dass die Zeilen mit schwachen Speicherzellen anstelle der Zeilen mit starken Zellen aufgefrischt werden. Demgemäß werden die Auffrischperioden der Zeilen mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
34 stellt einen beispielhaften Auffrischadressengenerator 500a mit mehreren Vergleichseinheiten gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 34 werden erste Zeilenadressen STR_ADDR_1 von starken Zellen mittels Invertieren von MSBs von Zeilenadressen von schwachen Zellen festgelegt, und zweite Zeilenadressen von starken Zellen werden mittels Invertieren von LSBs der ersten Zeilenadressen STR_ADDR_1 von starken Zellen festgelegt.
Der Auffrischadressengenerator 500a beinhaltet eine Mehrzahl von Adressenspeichereinheiten 510_1a und 510_Ma, einen Auffrischzähler 530a, eine Mehrzahl von Vergleichseinheiten 550_1a und 550_Ma, ODER-Operationseinheiten 591a und 592a sowie eine Adressenänderungseinheit 570a.
Die Adressenspeichereinheiten 510_1a und 510_Ma beinhalten jeweils einen Speicherbereich 511_1a zum Speichern einer jeweiligen ersten Zeilenadresse STR_ADDR_1 von starken Zellen, die mit einer jeweiligen Zeilenadresse von schwachen Zellen in Beziehung steht. In einer alternativen Ausführungsform der vorliegenden Erfindung speichern die Adressenspeichereinheiten 510_1a und 510_Ma eine Mehrzahl von zweiten Zeilenadressen von starken Zellen oder eine Mehrzahl von Zeilenadressen von schwachen Zellen anstelle der ersten Zeilenadressen STR_ADDR_1 von starken Zellen.
Die Adressenspeichereinheiten 510_1a und 510_Ma führen den Vergleichseinheiten 550_1a beziehungsweise 550_Ma die ersten Zeilenadressen STR_ADDR_1 von starken Zellen zu. Zum Beispiel gibt eine erste Adressenspeichereinheit 510_1a erste bis N-te Bits SA11_1, SA12_1 und SA1N_1 einer jeweiligen der ersten Zeilenadressen STR_ADDR_1 von starken Zellen an eine erste Vergleichseinheit 550_1a ab. In ähnlicher Weise gibt eine M-te Adressenspeichereinheit 510_Ma erste bis N-te Bits SA11_M, SA12_M und SA1N_M einer jeweiligen der ersten Zeilenadressen STR_ADDR_1 von starken Zellen an eine M-te Vergleichseinheit 550_Ma ab.
Der Auffrischzähler 530a erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Der Auffrischzähler 530a ist ein N + 1-Bit-Zähler, wobei das MSB des Zählwerts das Flag STR_FLAG von starken Zellen ist und die unteren N Bits des Zählwerts als die anfängliche Auffrischzeilenadresse REF_ADDR verwendet werden.
Die Vergleichseinheiten 550_1a und 550_Ma erzeugen mittels Vergleichen der anfänglichen Auffrischzeilenadresse REF_ADDR mit den jeweiligen ersten Zeilenadressen STR_ADDR_1 von starken Zellen eine Mehrzahl von ersten Übereinstimmungssignalen MATCH1_1 und MATCH1_M. Die Vergleichseinheiten 550_1a und 550_Ma erzeugen außerdem basierend auf dem Flag STR_FLAG von starken Zellen und aus einem Vergleich der anfänglichen Auffrischzeilenadresse REF_ADDR mit den jeweiligen zweiten Zeilenadressen von starken Zellen eine Mehrzahl von zweiten Übereinstimmungssignalen MATCH2_1 und MATCH2_M.
Jede Vergleichseinheit 550_1a oder 550_Ma beinhaltet eine jeweilige Mehrzahl von Komparatoren 551a, 552a und 553a sowie eine jeweilige Mehrzahl von Logikgattern 561a, 562a, 563a und 564a. Die ODER-Operationseinheiten 591a und 592a sind ein erstes ODER-Gatter 591a und ein zweites ODER-Gatter 592a. Das erste ODER-Gatter 591a erzeugt mittels Durchführen einer ersten ODER-Operation an der Mehrzahl von ersten Übereinstimmungssignalen MATCH1_1 und MATCH1_M ein erstes Übereinstimmungssignal MATCH1. Das zweite ODER-Gatter 592a erzeugt mittels Durchführen einer zweiten ODER-Operation an der Mehrzahl von zweiten Übereinstimmungssignalen MATCH2_1 und MATCH2_M ein zweites Übereinstimmungssignal MATCH2.
Wenn zum Beispiel die Auffrischzeilenadresse REF_ADDR mit einer der Mehrzahl von ersten Zeilenadressen STR_ADDR_1 von starken Zellen übereinstimmt, liegt ein entsprechendes der Mehrzahl von ersten Übereinstimmungssignalen MATCH1_1 und MATCH1_M auf einem hohen Logikpegel, so dass das erste ODER-Gatter 591a das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel abgibt. Wenn die Auffrischzeilenadresse REF_ADDR mit einer der Mehrzahl von zweiten Zeilenadressen von starken Zellen übereinstimmt und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, liegt ein entsprechendes der Mehrzahl von zweiten Übereinstimmungssignalen MATCH2_1 und MATCH2_M auf einem hohen Logikpegel, so dass das zweite ODER-Gatter 592a das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel abgibt.
Die Adressenänderungseinheit 570a beinhaltet Inverter 571a, 573a, 581a, 582a, 583a und 584a sowie Multiplexer 572a und 574a. Derartige Komponenten sind so konfiguriert, dass sie mittels Invertieren des MSB der Auffrischzeilenadresse REF_ADDR in Reaktion auf das erste Übereinstimmungssignal MATC1 eine entsprechende Zeilenadresse von schwachen Zellen abgeben. Alternativ gibt die Adressenänderungseinheit 570a mittels Invertieren des LSB der Auffrischzeilenadresse REF_ADDR in Reaktion auf das zweite Übereinstimmungssignal MATCH2 eine entsprechende erste Zeilenadresse von starken Zellen ab.
Auf diese Weise gibt der Auffrischadressengenerator 500a eine entsprechende Zeilenadresse von schwachen Zellen ab, wenn der Auffrischzähler 530a eine der Mehrzahl von ersten Zeilenadressen STR_ADDR_1 von starken Zellen erzeugt. Außerdem gibt der Auffrischadressengenerator 500a bei jeder Auffrischperiode RP abwechselnd eine der ersten Zeilenadressen von starken Zellen oder eine der zweiten Zeilenadressen von starken Zellen ab, wenn der Auffrischzähler 530a eine der zweiten Zeilenadressen von starken Zellen erzeugt. Demgemäß ermöglicht der Auffrischadressengenerator 500a, dass Zeilen mit schwachen Zellen anstelle von ersten Zeilen mit starken Zellen aufgefrischt werden, um Auffrischperioden der Zeilen mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
35 stellt einen Auffrischadressengenerator 500b mit mehreren Vergleichseinheiten gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 35 werden erste Zeilenadressen von starken Zellen mittels Invertieren des jeweiligen MSB von Zeilenadressen WEAK_ADDR von schwachen Zellen festgelegt, und zweite Zeilenadressen von starken Zellen werden mittels Invertieren des LSB der ersten Zeilenadressen von starken Zellen festgelegt.
Der Auffrischadressengenerator 500b beinhaltet eine Mehrzahl von Adressenspeichereinheiten 510_1b und 510_Mb, einen Auffrischzähler 530b, erste und zweite Inverter 581b und 582b, eine Mehrzahl von Vergleichseinheiten 550_1b und 550_Mb, eine Adressenänderungseinheit 570b sowie eine ODER-Operationseinheit mit einem ersten ODER-Gatter 591b, einem zweiten ODER-Gatter 592b und einem UND-Gatter 593b. Jede der Adressenspeichereinheiten 510_1b und 510_MB beinhaltet einen jeweiligen Speicherbereich 511_1a zum Speichern einer jeweiligen Zeilenadresse von schwachen Zellen.
In einer alternativen Ausführungsform der Erfindung speichern die Adressenspeichereinheiten 510_1b und 510_Mb eine Mehrzahl von ersten Zeilenadressen von starken Zellen oder eine Mehrzahl von zweiten Zeilenadressen von starken Zellen anstelle der Mehrzahl von Zeilenadressen WEAK_ADDR von schwachen Zellen. Die Adressenspeichereinheiten 510_1b und 510_Mb führen die Zeilenadressen WEAK_ADDR von schwachen Zellen den jeweiligen Vergleichseinheiten 550_1b und 550Mb zu.
Der Auffrischzähler 530b erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Der erste Inverter 581b invertiert ein erstes Bit RA1 der Auffrischzeilenadresse REF_ADDR, und der zweite Inverter 582b invertiert ein N-tes Bit RAN der Auffrischzeilenadresse REF_ADDR. Die Anzahl oder die Verbindungen der Inverter 581b und 582b können gemäß einem Verfahren, bei dem die ersten und zweiten Zeilen mit starken Zellen ausgewählt werden, und/oder gemäß Adresseninformationen variieren, die in der Mehrzahl von Adressenspeichereinheiten 510_1b und 510_Mb gespeichert sind. Zum Beispiel beinhaltet der Auffrischadressengenerator in einem Fall, bei dem die Mehrzahl von ersten Zeilenadressen von starken Zellen in den Adressenspeichereinheiten 510_1b und 510_Mb gespeichert ist, möglicherweise den zweiten Inverter 582b nicht.
Die Mehrzahl von Vergleichseinheiten 550_1b und 550_Mb empfängt ein erstes Bit, ein invertiertes erstes Bit, zweite bis N-te Bits und ein invertiertes N-tes Bit der Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 530b und den Invertern 581b und 582b. Die Mehrzahl von Vergleichseinheiten 550_1b und 550_Mb empfängt des Weiteren die Zeilenadressen WEAK_ADDR von schwachen Zellen von den Adressenspeichereinheiten 510_1b beziehungsweise 510_Mb.
Jede der Vergleichseinheiten 550_1b und 550_Mb beinhaltet einen ersten N-Bit-Komparator 551b und einen zweiten N-Bit-Komparator 552b. Der erste N-Bit-Komparator 551b empfängt die ersten bis N – 1-ten Bits und die invertierten N-ten Bits der Auffrischzeilenadresse REF_ADDR an einem ersten Eingangsanschluss IN1. Der erste N-Bit-Komparator 551b empfängt außerdem die Zeilenadresse WEAK_ADDR von schwachen Zellen an einem zweiten Eingangsanschluss IN2.
Der erste N-Bit-Komparator 551b erzeugt ein Ausgangssignal mit einem hohen Logikpegel, wenn die ersten bis N – 1-ten Bits und das invertierte N-te Bit der Auffrischzeilenadresse REF_ADDR mit den ersten bis N-ten Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen. Wenn die Auffrischzeilenadresse REF_ADDR mit einer ersten Zeilenadresse von starken Zellen übereinstimmt, erzeugt der erste N-Bit-Komparator 551b somit das Ausgangssignal mit einem hohen Logikpegel.
Der zweite N-Bit-Komparator 552b empfängt das invertierte erste Bit, die zweiten bis N – 1-ten Bits und das invertierte N-te Bit der Auffrischzeilenadresse REF_ADDR an einem ersten Eingangsanschluss IN1. Der zweite N-Bit-Komparator 552b empfängt außerdem die Zeilenadresse WEAK_ADDR von schwachen Zellen an einem zweiten Eingangsanschluss IN2.
Der zweite N-Bit-Komparator 552b erzeugt ein Ausgangssignal mit einem hohen Logikpegel, wenn das invertierte erste Bit, die zweiten bis N – 1-ten Bits und das invertierte N-te Bit der Auffrischzeilenadresse REF_ADDR mit den ersten bis N-ten Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen. Wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit einer zweiten Zeilenadresse von starken Zellen übereinstimmt, erzeugt somit der zweite N-Bit-Komparator 552b das Ausgangssignal mit einem hohen Logikpegel.
Das erste ODER-Gatter 591b erzeugt mittels Durchführen einer ODER-Operation an Ausgangssignalen der ersten N-Bit-Komparatoren 551b der Mehrzahl von Vergleichseinheiten 550_1b und 550_Mb ein erstes Übereinstimmungssignal MATCH1. Das erste ODER-Gatter 591b gibt das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel ab, wenn die Auffrischzeilenadresse REF_ADDR mit einer der Mehrzahl von ersten Zeilenadressen von starken Zellen übereinstimmt.
Das zweite ODER-Gatter 592b führt eine ODER-Operation an Ausgangssignalen der zweiten N-Bit-Komparatoren 552b der Mehrzahl von Vergleichseinheiten 550_1b und 550_Mb durch. Das UND-Gatter 593b führt eine UND-Operation an einem Ausgangssignal des zweiten ODER-Gatters 592b und dem Flag STR_FLAG von starken Zellen durch. Das zweite ODER-Gatter 592b und das UND-Gatter 593b sind so konfiguriert, dass sie ein zweites Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel erzeugen, wenn die Auffrischzeilenadresse REF_ADDR mit einer der Mehrzahl von zweiten Zeilenadressen von starken Zellen übereinstimmt und wenn das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt.
Die Adressenänderungseinheit 570b kann die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf das erste Übereinstimmungssignal MATCH1 in eine entsprechende Zeilenadresse von schwachen Zellen ändern. Die Adressenänderungseinheit 570b kann außerdem die Auffrischzeilenadresse REF_ADDR in Reaktion auf das zweite Übereinstimmungssignal MATCH2 in eine entsprechende erste Zeilenadresse von starken Zellen ändern. Auf diese Weise ermöglicht der Auffrischadressengenerator 500b, dass Zeilen mit schwachen Zellen anstelle von ersten Zeilen mit starken Zellen aufgefrischt werden, um Auffrischperioden der Zeilen mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern.
36 stellt einen Auffrischadressengenerator 500c mit mehreren Vergleichseinheiten gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. In 36 werden erste Zeilenadressen von starken Zellen mittels Invertieren der MSBs von Zeilenadressen WEAK_ADDR von schwachen Zellen festgelegt. Außerdem werden die zweiten Zeilenadressen von starken Zellen mittels Invertieren der LSBs der ersten Zeilenadressen von starken Zellen festgelegt.
Der Auffrischadressengenerator 500c beinhaltet eine Mehrzahl von ungeradzahligen Adressenspeichereinheiten 510_O_1c und 510_O_Lc, eine Mehrzahl von geradzahligen Adressenspeichereinheiten 510_E_1c und 510_E_Kc, einen Auffrischzähler 530c, einen ersten und zweiten Inverter 581c und 582c sowie eine Mehrzahl von ungeradzahligen Vergleichseinheiten 550_O_1c und 550_O_Lc. Der Auffrischadressengenerator 500c beinhaltet außerdem eine Mehrzahl von geradzahligen Vergleichseinheiten 550_E_1c und 550_E_Kc, eine ODER-Operationseinheit mit einem ersten und zweiten ODER-Gatter 591c und 592c, eine Mehrzahl von Logikgattern 593c, 594c, 595c, 596c, 597c und 598c sowie eine Adressenänderungseinheit 570c.
In dem Auffrischadressengenerator 500c gemäß einer beispielhaften Ausführungsform der Erfindung sind die Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c und 510_E_Kc in eine Mehrzahl von Gruppen aufgeteilt. Außerdem kann eine in den Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c und 510_E_Kc zu speichernde Zeilenadresse in einer Adressenspeichereinheit gespeichert werden, die gemäß wenigstens einem Bit der Zeilenadresse in einer entsprechenden Gruppe enthalten ist. Zum Beispiel sind M Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c und 510_E_Kc in eine erste Gruppe, die L ungeradzahlige Adressenspeichereinheiten 510_O_1c und 510_O_Lc beinhaltet, und eine zweite Gruppe unterteilt, die K geradzahlige Adressenspeichereinheiten 510_E_1c und 510_E_Kc beinhaltet, wobei L eine ganze Zahl größer 0 ist, K eine ganze Zahl größer 0 ist und M gleich L + K ist.
Obere N – 1 Bits einer Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”1” ist, werden in den ungeradzahligen Adressenspeichereinheiten 510_O_1c und 510_O_Lc gespeichert. Obere N – 1 Bits einer Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”0” ist, werden in den geradzahligen Adressenspeichereinheiten 510_E_1c und 510_E_Kc gespeichert. In einer beispielhaften Ausführungsform der Erfindung weisen L und K verschiedene Werte auf. Alternativ weisen L und K den gleichen Wert von M/2 auf.
Der Auffrischzähler 530c erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Der erste Inverter 581c invertiert ein erstes Bit RA1 der Auffrischzeilenadresse REF_ADDR, und der zweite Inverter 582c invertiert ein N-tes Bit RAN der Auffrischzeilenadresse REF_ADDR. Die Anzahl oder Verbindungen der Inverter 581c und 582c können gemäß einem Verfahren zum Auswählen der ersten und zweiten Zeile mit starken Zellen und/oder gemäß einer Adresseninformation variieren, die in den Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c und 510_E_Kc gespeichert ist.
Die Mehrzahl von Vergleichseinheiten 550_O_1c, 550_O_Lc, 550_E_1c und 550_E_Kc ist mit der Mehrzahl von Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c beziehungsweise 510_E_Kc gekoppelt. Die Mehrzahl von Vergleichseinheiten 550_O_1c, 550_O_Lc, 550_E_1c und 550_E_Kc ist ähnlich wie die Mehrzahl von Adressenspeichereinheiten 510_O_1c, 510_O_Lc, 510_E_1c und 510_E_Kc in eine Mehrzahl von Gruppen unterteilt. Zum Beispiel sind M Vergleichseinheiten 550_O_1c, 550_O_Lc, 550_E_1c und 550_E_Kc in eine erste Gruppe, die L ungeradzahlige Vergleichseinheiten 550_O_1c und 550_O_Lc beinhaltet, und eine zweite Gruppe unterteilt, die K geradzahlige Vergleichseinheiten 550_E_1c und 550_E_Kc beinhaltet.
Die ungeradzahligen Vergleichseinheiten 550_O_1c und 550_O_Lc empfangen zweite bis N-te Bits und ein invertiertes N-tes Bit der Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 530c. Außerdem empfangen die ungeradzahligen Vergleichseinheiten 550_O_1c und 550_O_Lc auch obere N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen von den ungeradzahligen Speichereinheiten 510_O_1c und 510_O_Lc.
Die geradzahligen Vergleichseinheiten 550_E_1c und 550_E_Kc empfangen die zweiten bis N-ten Bits und das invertierte N-te Bit der Auffrischzeilenadresse REF_ADDR von dem Auffrischzähler 530c. Die geradzahligen Vergleichseinheiten 550_E_1c und 550_E_Kc empfangen außerdem obere N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen von den geradzahligen Adressenspeichereinheiten 510_E_1c und 510_E_Kc.
Jede ungeradzahlige Vergleichseinheit 550_O_1c und 550_O_Lc beinhaltet einen ersten N – 1-Bit-Komparator 551c, und jede geradzahlige Vergleichseinheit 550_E_1c und 550_E_Kc beinhaltet einen zweiten N – 1-Bit-Komparator 552c. Jeder des ersten N – 1-Bit-Komparators 551c und des zweiten N – 1-Bit-Komparators 552c vergleicht die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR, von der ein N-tes Bit RAN (d. h. MSB) invertiert ist, mit den oberen N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen.
Das erste ODER-Gatter 591c führt eine ODER-Operation an Ausgangssignalen der ungeradzahligen Vergleichseinheiten 550_O_1c und 550_O_Lc durch. Das zweite ODER-Gatter 592c führt eine ODER-Operation an Ausgangssignalen der geradzahligen Vergleichseinheiten 550_E_1c und 550_E_Kc durch.
Die Logikgatter 593c, 594c, 595c, 596c, 597c und 598c sind so konfiguriert, dass sie ein erstes Übereinstimmungssignal MATCH1 und ein zweites Übereinstimmungssignal MATCH2 basierend auf Ausgangssignalen des ersten und zweiten ODER-Gatters 591c und 592c, ein erstes Bit RA1 und eine Inversion desselben der Auffrischzeilenadresse REF_ADDR und das Flag STR_FLAG von starken Zellen erzeugen. Ein erstes UND-Gatter 593c führt eine UND-Operation an dem Ausgangssignal des ersten ODER-Gatters 591c und dem ersten Bit RA1 der Auffrischzeilenadresse REF_ADDR durch. Das zweite UND-Gatter 595c führt eine UND-Operation an dem Ausgangssignal des zweiten ODER-Gatters 592c und dem invertierten ersten Bit der Auffrischzeilenadresse REF_ADDR durch.
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR, bei der das MSB invertiert ist, mit den oberen N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen und wenn das erste Bit RA1 (d. h. LSB) der Auffrischzeilenadresse REF_ADDR ”1” ist, erzeugt das erste UND-Gatter 593c ein Ausgangssignal mit einem hohen Logikpegel. Da die Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”1” ist, in den ungeradzahligen Adressenspeichereinheiten 510_O_1c und 510_O_Lc gespeichert ist, erzeugt das erste UND-Gatter 593c das Ausgangssignal mit einem hohen Logikpegel, wenn sich lediglich das MSB zwischen der Auffrischzeilenadresse REF_ADDR und der Zeilenadresse WEAK_ADDR von schwachen Zellen unterscheidet (d. h. wenn die anfängliche Auffrischzeilenadresse REF_ADDR mit einer ersten Zeilenadresse von starken Zellen übereinstimmt).
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR, bei der das MSB invertiert ist, mit den oberen N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen und wenn das LSB der Auffrischzeilenadresse REF_ADDR ”0” ist, erzeugt das zweite UND-Gatter 595c ein Ausgangssignal mit einem hohen Logikpegel. Da die Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”0” ist, in den geradzahligen Adressenspeichereinheiten 510_E_1c und 510_E_Kc gespeichert ist, erzeugt das zweite UND-Gatter 595c das Ausgangssignal mit einem hohen Logikpegel, wenn sich lediglich das MSB zwischen der Auffrischzeilenadresse REF_ADDR und der Zeilenadresse WEAK_ADDR von schwachen Zellen unterscheidet (d. h. wenn die Auffrischzeilenadresse REF_ADDR mit einer ersten Zeilenadresse von starken Zellen übereinstimmt).
Ein drittes UND-Gatter 594c führt eine UND-Operation an dem Ausgangssignal des ersten ODER-Gatters 591c, dem invertierten ersten Bit der Auffrischzeilenadresse und dem Flag STR_FLAG von starken Zellen durch. Ein viertes UND-Gatter 596c führt eine UND-Operation an dem Ausgangssignal des zweiten ODER-Gatters 592c, dem ersten Bit RA1 der Auffrischzeilenadresse REF_ADDR und dem Flag STR_FLAG von starken Zellen durch.
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR, bei der das MSB invertiert ist, mit den oberen N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen und wenn das LSB der Auffrischzeilenadresse REF_ADDR ”0” ist und wenn das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, erzeugt das dritte UND-Gatter 594c ein Ausgangssignal mit einem hohen Logikpegel. Da die Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”1” ist, in den ungeradzahligen Adressenspeichereinheiten 510_O_1c und 510_O_Lc gespeichert ist, erzeugt das dritte UND-Gatter 594c das Ausgangssignal mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse REF_ADDR mit einer zweiten Zeilenadresse von starken Zellen übereinstimmt und wenn das Flag STR_FLAG von starken Zellen einen hohen Logikpegel aufweist.
Wenn die oberen N – 1 Bits der Auffrischzeilenadresse REF_ADDR, bei der das MSB invertiert ist, mit den oberen N – 1 Bits der Zeilenadresse WEAK_ADDR von schwachen Zellen übereinstimmen, das LSB der Auffrischzeilenadresse REF_ADDR ”1” ist und das Flag STR_FLAG von starken Zellen auf einem hohen Logikpegel liegt, erzeugt das vierte UND-Gatter 596c ein Ausgangssignal mit einem hohen Logikpegel. Da die Zeilenadresse WEAK_ADDR von schwachen Zellen, bei der das LSB ”0” ist, in den geradzahligen Adressenspeichereinheiten 510_E_1c und 510_E_Kc gespeichert ist, erzeugt das vierte UND-Gatter 596c das Ausgangssignal mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse REF_ADDR mit einer zweiten Zeilenadresse von starken Zellen übereinstimmt und wenn das Flag STR_FLAG von starken Zellen einen hohen Logikpegel aufweist.
Das dritte ODER-Gatter 597 erzeugt mittels Durchführen einer ODER-Operation an den Ausgangssignalen des ersten und dritten UND-Gatters 593c und 594c das erste Übereinstimmungssignal MATCH1. Das dritte ODER-Gatter 597c erzeugt das erste Übereinstimmungssignal MATCH1 mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse mit einer von einer Mehrzahl von ersten Zeilenadressen von starken Zellen übereinstimmt.
Das vierte ODER-Gatter 598c erzeugt mittels Durchführen einer ODER-Operation an den Ausgangssignalen des zweiten und vierten UND-Gatters 595c und 596c das zweite Übereinstimmungssignal MATCH2. Das vierte ODER-Gatter 598c erzeugt das zweite Übereinstimmungssignal MATCH2 mit einem hohen Logikpegel, wenn die Auffrischzeilenadresse mit einer von einer Mehrzahl von zweiten Zeilenadressen von starken Zellen übereinstimmt und wenn das Flag STR_FLAG von starken Zellen einen hohen Logikpegel aufweist.
Die Adressenänderungseinheit 570c kann die Auffrischzeilenadresse REF_ADDR in Reaktion auf das erste Übereinstimmungssignal MATCH1 in eine entsprechende Zeilenadresse von schwachen Zellen ändern. Die Adressenänderungseinheit 570c kann außerdem die Auffrischzeilenadresse REF_ADDR in Reaktion auf das zweite Übereinstimmungssignal MATCH2 in eine entsprechende erste Zeilenadresse von starken Zellen ändern.
Auf diese Weise ermöglicht der Auffrischadressengenerator 500c, dass Zeilen mit schwachen Zellen anstelle von ersten Zeilen mit starken Zellen aufgefrischt werden, um Auffrischperioden der Zeilen mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern. Da des Weiteren jede Vergleichseinheit 550_O_1c, 550_O_Lc, 550_E_1c und 550_E_Kc einen jeweiligen N – 1-Bit-Komparator beinhaltet, kann der Auffrischadressengenerator 500c in Abmessung und Komplexität reduziert sein.
In 36 sind die Adressenspeichereinheiten und die Vergleichseinheiten gemäß dem LSB einer Zeilenadresse von schwachen Zellen in ungeradzahlige und geradzahlige Gruppen aufgeteilt. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheiten und die Vergleichseinheiten gemäß einem oder mehreren beliebigen Bits einer Zeilenadresse aufgeteilt sind.
Zum Beispiel können die Adressenspeichereinheiten und die Vergleichseinheiten gemäß den unteren 2 Bits einer Zeilenadresse von schwachen Zellen in vier Gruppen unterteilt sein. In jenem Fall werden obere N – 2 Bits einer Zeilenadresse (z. B. eine Zeilenadresse von schwachen Zellen, eine erste Zeilenadresse von starken Zellen oder eine zweite Zeilenadresse von starken Zellen) in jeder Adressenspeichereinheit gespeichert, und jede Vergleichseinheit beinhaltet einen jeweiligen N – 2-Bit-Komparator, der obere N – 2 Bits einer Auffrischzeilenadresse mit den oberen N – 2 Bits der in jeder Adressenspeichereinheit gespeicherten Zeilenadresse vergleicht.
37 stellt einen Auffrischadressengenerator 500d mit mehreren Vergleichseinheiten für mehrere Speicherbänke gemäß einer weiteren beispielhaften Ausführungsform der Erfindung dar. Der Auffrischadressengenerator 500d beinhaltet A-te bis H-te Bankadressenspeichereinheiten 510_A_1d, 510_A_Md, 510_H_1d und 510_H_Md, einen Auffrischzähler 530d, A-te bis H-te Vergleichseinheiten 550_A_1d, 550_A_Md, 550_H_1d und 550_H_Md, eine ODER-Operationseinheit mit ODER-Gattern und UND-Gattern 591d, 592d, 593d, 594d, 595d und 596d sowie eine Adressenänderungseinheit 570d.
Die Adressenspeichereinheiten 510_A_1d, 510_A_Md, 510_H_1d und 510_H_Md sind in eine Mehrzahl von Gruppen unterteilt. Eine Zeilenadresse ist in einer der Adressenspeichereinheiten 510_A_1d, 510_A_Md, 510_H_1d und 510_H_Md gespeichert, die gemäß einer Bank, die eine entsprechende Zeile mit schwachen Zellen beinhaltet, in einer entsprechenden Gruppe enthalten ist. Zum Beispiel sind die Adressenspeichereinheiten 510_A_1d, 510_A_Md, 510_H_1d und 510_H_Md gemäß A-ten bis H-ten Bänken unterteilt. In jenem Fall ist eine in Bank A enthaltene Zeilenadresse für eine Zeile mit schwachen Zellen in den A-ten Bankadressenspeichereinheiten 510_A_1d und 510_A_Md gespeichert. In ähnlicher Weise ist eine in Bank H enthaltene Zeilenadresse für eine Zeile mit schwachen Zellen in den H-ten Bankadressenspeichereinheiten 510_H_1d und 510_H_Md gespeichert.
Der Auffrischzähler 530d erzeugt mittels Zählen eine anfängliche Auffrischzeilenadresse REF_ADDR und ein Flag STR_FLAG von starken Zellen. Die Auffrischzeilenadresse REF_ADDR wird ähnlich wie in 4 dargestellt jeweiligen Bänken 365 über einen Zeilenadressenmultiplexer 340 zugeführt. Die Vergleichseinheiten 550A_1_d, 550_A_Md, 550_H_1d und 550_H_Md werden ähnlich wie die Mehrzahl von Adressenspeichereinheiten 510_A_1d, 510_A_Md, 510_H_1d und 510_H_Md in eine Mehrzahl von Gruppen unterteilt.
Zum Beispiel werden die Vergleichseinheiten 550_A_1d, 550_A_Md, 550_H_1d und 550_H_Md entsprechend jeder Speicherbank in die A-te bis H-te unterteilt. Die A-ten Vergleichseinheiten 550_A_1d und 550_A_Md vergleichen die Auffrischzeilenadresse REF_ADDR mit Zeilenadressen, die von den A-ten Bankadressenspeichereinheiten 510_A_1d und 510_A_Md empfangen werden. Die H-ten Vergleichseinheiten 550_H_1d und 550_H_Md vergleichen die Auffrischzeilenadresse REF_ADDR mit Zeilenadressen, die von den H-ten Bankadressenspeichereinheiten 510_H_1d und 510_H_Md empfangen werden.
Die ODER-Operationseinheit beinhaltet ein erstes, ein zweites, ein drittes und ein viertes ODER-Gatter 591d, 592d, 594d beziehungsweise 595d sowie ein erstes und ein zweites UND-Gatter 593d beziehungsweise 596d. Das erste ODER-Gatter 591d erzeugt ein erstes Übereinstimmungssignal MATCH_1_A für die Bank A. Das zweite ODER-Gatter 592d und das erste UND-Gatter 593d erzeugen ein zweites Übereinstimmungssignal MATCH2_A für die Bank A. Des Weiteren erzeugt das dritte ODER-Gatter 594d ein erstes Übereinstimmungssignal MATCH1_H für die Bank H. Das vierte ODER-Gatter 595d und das zweite UND-Gatter 596d erzeugen ein zweites Übereinstimmungssignal MATCH2_H für die Bank H.
Die Adressenänderungseinheit 570d weist in einer beispielhaften Ausführungsform der vorliegenden Erfindung Komponenten auf, die sich an den jeweiligen Bänken 465 befinden. Die Adressenänderungseinheit 570d kann die anfängliche Auffrischzeilenadresse REF_ADDR in Reaktion auf ein jeweiliges der ersten Übereinstimmungssignale MATCH1_A und MATCH_1_H für die jeweiligen Bänke 365 in eine Zeilenadresse von schwachen Zellen als der endgültigen Auffrischzeilenadresse in einer entsprechenden Bank ändern. Außerdem kann die Adressenänderungseinheit 570d die Auffrischzeilenadresse REF_ADDR in Reaktion auf ein jeweiliges der zweiten Übereinstimmungssignale MATCH2_A und MATCH2_H für die jeweiligen Bänke 365 in eine erste Zeilenadresse von starken Zellen in einer entsprechenden Bank ändern.
Wenn zum Beispiel das erste Übereinstimmungssignal MATCH1_A für die Bank A auf einem hohen Logikpegel liegt und andere erste Übereinstimmungssignale MATCH1_H auf einem niedrigen Logikpegel liegen, erzeugt die Adressenänderungseinheit 570d die Zeilenadresse von schwachen Zellen als eine endgültige Auffrischzeilenadresse CREF_ADDRA in der Bank A, erzeugt jedoch in den anderen Bänken die Auffrischzeilenadresse REF_ADDR, die nicht als die endgültige Auffrischzeilenadresse geändert ist. Wenn das zweite Übereinstimmungssignal MATCH2_H für die Bank H auf einem hohen Logikpegel liegt und andere zweite Übereinstimmungssignale MATCH2_A auf einem niedrigen Logikpegel liegen, erzeugt die Adressenänderungseinheit 570d die erste Zeilenadresse von starken Zellen als die endgültige Auffrischzeilenadresse CREF_ADDR_H in der Bank H, erzeugt jedoch in den anderen Bänken die Auffrischzeilenadresse REF_ADDR, die nicht als die endgültige Auffrischzeilenadresse geändert ist.
Auf diese Weise ermöglicht der Auffrischadressengenerator 500d, dass die Zeilen mit schwachen Zellen anstelle von ersten Zeilen mit starken Zellen aufgefrischt werden, um Auffrischperioden der Zeilen mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs zu verringern. Da des Weiteren die Adressenspeichereinheiten und die Vergleichseinheiten auf einer Bankbasis unterteilt werden, wird Auffrisch-Leveraging in wenigstens einer ausgewählten Bank durchgeführt, selbst wenn eine Bankinformation nicht in den Adressenspeichereinheiten gespeichert ist.
In 36 werden die Adressenspeichereinheiten und die Vergleichseinheiten gemäß Zeilenadressen unterteilt. In 37 werden die Adressenspeichereinheiten und die Vergleichseinheiten gemäß Bänken unterteilt. Die Erfindung kann jedoch auch so ausgeführt werden, dass die Adressenspeichereinheiten und die Vergleichseinheiten sowohl gemäß den Zeilenadressen als auch gemäß den Bänken unterteilt werden.
Die vorstehenden beispielhaften Ausführungsformen der Erfindung wurden zur Verwendung von Zeilen mit starken Zellen für ein Auffrisch-Leveraging einer Zeile mit schwachen Zellen beschrieben. Die Erfindung kann jedoch auch so ausgeführt werden, dass irgendeine Einheit von starken Zellen für ein Auffrisch-Leveraging irgendeiner Einheit einer schwachen Zelle verwendet wird. Zum Beispiel können allgemeiner mehrere starke Zellen für ein Auffrisch-Leveraging einer schwachen Zelle verwendet werden.
38 stellt ein Speichermodul 1200 mit einem Speicherbauelement mit Auffrisch-Leveraging dar, das gemäß beispielhaften Ausführungsformen der Erfindung durchgeführt wird. Das Speichermodul 1200 beinhaltet eine Mehrzahl von flüchtigen Speicherbauelementen 300. Zum Beispiel ist das Speichermodul 1200 ein ungepuffertes Dual-in-Line-Speichermodul (UDIMM), ein Registered-Dual-in-Line-Speichermodul (RDIMM), ein vollständig gepuffertes Dual-in-Line-Speichermodul (FBDIMM) oder ein lastreduziertes Dual-in-Line-Speichermodul (LRDIMM).
Das Speichermodul 1200 beinhaltet des Weiteren einen Puffer 1210, der ein Befehls-/Adressensignal und Daten mittels Puffern des Befehls-/Adressensignals und der Daten von einer Speichersteuereinheit über eine Mehrzahl von Übertragungsleitungen bereitstellt. In einer beispielhaften Ausführungsform sind Datenübertragungsleitungen zwischen dem Puffer 1200 und den flüchtigen Speicherbauelementen 300 in einer Punkt-zu-Punkt-Topologie gekoppelt, und Befehls-/Adressenübertragungsleitungen zwischen dem Puffer 1200 und den flüchtigen Speicherbauelementen 300 sind in einer Multi-Drop-Topologie, einer Daisy-Chain-Topologie, einer Fly-by-Daisy-Chain-Topologie oder dergleichen gekoppelt.
Da der Puffer 1200 sowohl das Befehls-/Adressensignal als auch die Daten puffert, fungiert die Speichersteuereinheit als Schnittstelle zu dem Speichermodul 1200 mittels Treiben lediglich einer Last des Puffers 1200. Demgemäß beinhaltet das Speichermodul 1200 mehrere flüchtige Speicherbauelemente und/oder mehrere Speicherränge, und ein Speichersystem beinhaltet mehrere Speichermodule.
Die flüchtigen Speicherbauelemente 300 führen Auffrisch-Leveraging gemäß Ausführungsformen der vorliegenden Erfindung durch, wie vorstehend beschrieben. So frischt jedes der flüchtigen Speicherbauelemente 300 wenigstens eine Zeile mit schwachen Zellen mit einer Periode auf, die kürzer als eine in dem Standard des Speicherbauelements definierte Auffrischperiode ist, ohne den Auffrischstrom und den Auffrischleistungsverbrauch zu erhöhen.
39 stellt ein mobiles System 1400 mit einem Speicherbauelement mit Auffrisch-Leveraging dar, das gemäß beispielhaften Ausführungsformen der Erfindung durchgeführt wird. Das mobile System 1400 beinhaltet einen Anwendungsprozessor 1410, eine Verbindungseinheit 1420, ein flüchtiges Speicherbauelement 1430, ein nicht-flüchtiges Speicherbauelement 1440, eine Nutzerschnittstelle 1450 und eine Leistungsversorgung 1460. Zum Beispiel ist das mobile System 1400 ein Mobiltelefon, ein Smartphone, ein Personal-Digital-Assistant (PDA), ein tragbarer Multimedia-Player (PMP), eine Digitalkamera, ein Musikplayer, eine tragbare Spielkonsole oder ein Navigationssystem.
Der Anwendungsprozessor 1410 führt Anwendungen aus, wie einen Webbrowser, eine Spieleanwendung oder einen Videoplayer. Zum Beispiel beinhaltet der Anwendungsprozessor 1410 einen einzelnen Kern oder mehrere Kerne, wie dann, wenn der Anwendungsprozessor 1410 ein Dualcore-Prozessor, ein Quadcore-Prozessor oder ein Hexacore-Prozessor ist. Außerdem kann der Anwendungsprozessor 1410 einen internen oder externen Cache-Speicher beinhalten.
Die Verbindungseinheit 1420 führt eine drahtgebundene oder drahtlose Kommunikation mit einem externen Bauelement aus. Zum Beispiel führt die Verbindungseinheit 1420 eine Ethernet-Kommunikation, eine Nahfeld-Kommunikation (NFC), eine Hochfrequenzidentifikations(RFID)-Kommunikation, eine mobile Telekommunikation, eine Speicherkarten-Kommunikation oder eine Kommunikation über einen universellen seriellen Bus (USB) durch. Zum Beispiel beinhaltet die Verbindungseinheit 1420 einen Basisband-Chipsatz, der Kommunikationen, wie ein globales System für mobile Kommunikationen (GSM), einen General-Packet-Radio-Service (GPRS), einen Wideband-Code-Division-Multiple-Access (WCDMA) oder einen Speed-Downlink/Uplink-Packet-Access (HSxPA) unterstützt.
Das flüchtige Speicherbauelement 1430 speichert Daten, die von dem Anwendungsprozessor 1410 verarbeitet werden, oder fungiert als ein Arbeitsspeicher. Zum Beispiel ist das flüchtige Speicherbauelement 1430 ein dynamischer Speicher mit wahlfreiem Zugriff, wie ein DDR-SDRAM, ein LPDDR-SDRAM, ein GDDR-SDRAM oder ein RDRAM. Außerdem ist das flüchtige Speicherbauelement 1430 ein flüchtiges Speicherbauelement, das eine Auffrischoperation mit Auffrisch-Leveraging gemäß vorstehend beschriebenen Ausführungsformen der Erfindung durchführt. So frischt das flüchtige Speicherbauelement 1430 wenigstens eine Zeile mit schwachen Zellen mit einer Periode auf, die kürzer als eine in dem Standard des Speicherbauelements definierte Auffrischperiode ist, ohne den Auffrischstrom und den Auffrischleistungsverbrauch zu erhöhen.
Das nicht-flüchtige Speicherbauelement 1440 speichert ein Boot-Abbild zum Hochfahren des mobilen Systems 1400. Zum Beispiel ist das nichtflüchtige Speicherbauelement 1440 ein elektrisch lösch- und programmierbarer Festwertspeicher (EEPROM), ein Flash-Speicher, ein Phasenänderungsspeicher mit wahlfreiem Zugriff (PRAM), ein Widerstandsspeicher mit wahlfreiem Zugriff (RRAM), ein Nanospeicher mit floatendem Gate (NFGM), ein Polymerspeicher mit wahlfreiem Zugriff (PoRAM), ein magnetischer Speicher mit wahlfreiem Zugriff (MRAM) oder ein ferroelektrischer Speicher mit wahlfreiem Zugriff (FRAM).
Die Nutzerschnittstelle 1450 beinhaltet wenigstens ein Eingabebauelement, wie eine Tastatur oder einen Berührbildschirm, und wenigstens ein Ausgabebauelement, wie einen Lautsprecher oder eine Anzeigevorrichtung. Die Leistungsversorgung 1460 führt dem mobilen System 1400 eine Leistungsversorgungsspannung zu. Das mobile System 1400 kann des Weiteren einen Kamerabildprozessor (CIS) und/oder ein Speicherbauelement beinhalten, wie eine Speicherkarte, ein Solid-State-Drive (SSD), ein Festplattenlaufwerk (HDD) oder einen CD-ROM.
Das mobile System 1400 und/oder Komponenten des mobilen Systems 1400 können von einem der folgenden Typen sein: Packaged-on-Package (PoP), Ball-Grid-Arrays (BGAs), Chip-Scale-Packungen (CSPs), Plastic-Leaded-Chip-Carrier (PLCC), Plastic-Dual-in-Line-Packung(PDIP), Die-in-Waffle-Pack, Die-in-Wafer-Form, Chip-on-Board (COB), Ceramic-Dual-in-Line-Packung (CERDIP), Plastic-Metric-Quad-Flat-Pack (MQFP), Thin-Quad-Flat-Pack (TQFP), Small-Outline-IC (SOIC), Shrink-Small-Outline-Packung (SSOP), Thin-Small-Outline-Package (TSOP), System-in-Packung (SIP), Multi-Chip-Packung (MCP), auf Waferniveau gefertigte Packung (WFP) oder auf Waferniveau verarbeitete Stapelpackung (WSP).
40 stellt ein Rechnersystem 1500 mit einem Speicherbauelement mit Auffrisch-Leveraging dar, das gemäß beispielhaften Ausführungsformen der Erfindung durchgeführt wird. Das Rechnersystem 1500 beinhaltet einen Prozessor 1510, einen Eingabe/Ausgabe-Hub (IOH) 1520, einen Eingabe/Ausgabe-Steuerhub (ICH) 1530, wenigstens ein Speichermodul 1540 und eine Graphikkarte 1550. Zum Beispiel ist das Rechnersystem 1500 ein Personalcomputer (PC), ein Servercomputer, eine Workstation, ein Laptop-Computer, ein Mobiltelefon, ein Smartphone, ein Personal-Digital-Assistant (PDA), ein tragbarer Multimedia-Player (PMP), eine Digitalkamera, ein digitaler Fernseher, eine Set-Top-Box, ein Musikplayer, eine tragbare Spielekonsole oder ein Navigationssystem.
Der Prozessor 1510 führt verschiedene Rechnerfunktionen durch, wie die Ausführung von spezifischer Software zur Durchführung spezifischer Berechnungen oder Aufgaben. Zum Beispiel ist der Prozessor 1510 ein Mikroprozessor, eine Zentralrechnereinheit (CPU), ein digitaler Signalprozessor oder dergleichen, der einen einzelnen Kern oder mehrere Kerne beinhaltet, wie ein Dualcore-Prozessor, ein Quadcore-Prozessor oder ein Hexacore-Prozessor. 40 stellt das Rechnersystem 1500 dar, das den einen Prozessor 1510 beinhaltet, das Rechnersystem 1500 kann jedoch auch eine Mehrzahl von Prozessoren beinhalten. Der Prozessor 1510 kann einen internen oder externen Cache-Speicher beinhalten.
Der Prozessor 1510 beinhaltet eine Speichersteuereinheit 1511 zum Steuern von Operationen des Speichermoduls 1540. Die Speichersteuereinheit 1511, die in dem Prozessor 1510 enthalten ist, kann als eine integrierte Speichersteuereinheit (IMC) bezeichnet werden. Eine Speicherschnittstelle zwischen der Speichersteuereinheit 1511 und dem Speichermodul 1540 kann mit einem einzelnen Kanal ausgeführt sein, der eine Mehrzahl von Signalleitungen beinhaltet, oder kann mit mehreren Kanälen ausgeführt sein, wobei mit jedem von ihnen wenigstens ein Speichermodul 1540 gekoppelt sein kann. In einigen Ausführungsformen kann sich die Speichersteuereinheit 1511 im Inneren des Eingabe/Ausgabe-Hubs 1520 befinden, der als ein Speichersteuerungs-Hub (MCH) bezeichnet werden kann.
Das Speichermodul 1540 beinhaltet eine Mehrzahl von flüchtigen Speicherbauelementen, die Daten speichern, die von der Speichersteuereinheit 1511 bereitgestellt werden. Die flüchtigen Speicherbauelemente führen in Reaktion auf einen Auffrischbefehl REF von der Speichersteuereinheit 1511 eine Auto-Auffrischoperation durch und/oder führen in Reaktion auf einen Selbstauffrisch-Eintrittsbefehl RSE von der Speichersteuereinheit 1511 eine Selbstauffrischoperation durch.
Bei der Durchführung der Auto-Auffrischoperation oder der Selbstauffrischoperation führen die flüchtigen Speicherbauelemente Auffrisch-Leveraging gemäß vorstehend beschriebenen Ausführungsformen der vorliegenden Erfindung durch. So wird eine Auffrischperiode von wenigstens einer Zeile mit schwachen Zellen ohne Erhöhen des Auffrischstroms und des Auffrischleistungsverbrauchs verringert.
Der Eingabe/Ausgabe-Hub 1520 regelt den Datentransfer zwischen dem Prozessor 1510 und Bauelementen wie der Graphikkarte 1550. Der Eingabe/Ausgabe-Hub 1520 ist über verschiedene Schnittstellen mit dem Prozessor 1510 gekoppelt. Zum Beispiel ist die Schnittstelle zwischen dem Prozessor 1510 und dem Eingabe/Ausgabe-Hub 1520 ein Front-Side-Bus (FSB), ein Systembus, ein HyperTransport, ein Blitzdatentransport (LDT), eine QuickPath-Zwischenverbindung (QPI) oder eine Common-System-Schnittstelle (CSI).
40 stellt das Rechnersystem 1500 mit dem einen Eingabe/Ausgabe-Hub 1520 dar, das Rechnersystem 1500 kann jedoch auch eine Mehrzahl von Eingabe/Ausgabe-Hubs beinhalten. Der Eingabe/Ausgabe-Hub 1520 stellt verschiedene Schnittstellen mit den Bauelementen bereit, wie mittels Bereitstellung einer Accelerated-Graphics-Port(AGP)-Schnittstelle, einer Peripheral-Component-Interface-Express(PCIe)-Schnittstelle oder einer Communications-Streaming-Architecture(CSA)-Schnittstelle.
Die Graphikkarte 1550 ist über AGP oder PCIe mit dem Eingabe/Ausgabe-Hub 1520 gekoppelt, um eine Anzeigevorrichtung (nicht gezeigt) so zu steuern, dass sie ein Bild anzeigt. Die Graphikkarte 1550 beinhaltet einen internen Prozessor zum Verarbeiten von Bilddaten und ein internes Speicherbauelement. Zum Beispiel beinhaltet der Eingabe/Ausgabe-Hub 1520 außerhalb der Graphikkarte 1550 ein internes Graphikbauelement zusammen mit oder anstelle der Graphikkarte 1550. Das Graphikbauelement, das in dem Eingabe/Ausgabe-Hub 1520 enthalten ist, kann als eine integrierte Graphik bezeichnet werden. Des Weiteren kann der Eingabe/Ausgabe-Hub 1520, der die interne Speichersteuereinheit und das interne Graphikbauelement beinhaltet, als ein Graphik- und Speichersteuerungs-Hub (GMCH) bezeichnet werden.
Der Eingabe/Ausgabesteuerungs-Hub 1530 führt eine Datenpufferung und eine Schnittstellenzuteilung durch, um verschiedene Systemschnittstellen effizient zu betreiben. Der Eingabe/Ausgabesteuerungs-Hub 1530 ist mit dem Eingabe/Ausgabe-Hub 1520 über einen internen Bus gekoppelt, wie ein Direct-Media-Interface (DMI), ein Hub-Interface, ein Enterprise-Southbridge-Interface (ESI) oder ein PCIe. Der Eingabe/Ausgabesteuerungs-Hub 1530 bildet eine Schnittstelle mit peripheren Bauelementen. Zum Beispiel stellt der Eingabe/Ausgabesteuerungs-Hub 1530 einen Universal-Serial-Bus(USB)-Port, ein Serial-Advanced-Technology-Attachment(SATA)-Port, einen General-Purpose-Input/Output(GPIO), einen Low-Pin-Count(LPC)-Bus, ein Serial-Peripheral-Interface (SPI), ein PCI oder ein PCIe bereit.
Der Prozessor 1510, der Eingabe/Ausgabe-Hub 1520 und der Eingabe/Ausgabesteuerungs-Hub 1530 können als separate Chipsätze oder separate integrierte Schaltkreise ausgeführt sein. Alternativ können wenigstens zwei des Prozessors 1510, des Eingabe/Ausgabe-Hubs 1520 und des Eingabe/Ausgabesteuerungs-Hubs 1530 als ein einzelner Chipsatz ausgeführt sein.
Ausführungsformen der Erfindung können auf jegliches flüchtige Speicherbauelement mit einer Auffrischoperation und/oder auf ein System mit dem flüchtigen Speicherbauelement angewendet werden. Das Vorstehende ist illustrativ für exemplarische Ausführungsformen und ist nicht dazu gedacht, dieselben zu beschränken. Ein Fachmann wird ohne Weiteres erkennen, dass viele Modifikationen in den exemplarischen Ausführungsformen innerhalb des Umfangs der begleitenden Ansprüche möglich sind.

Claims

Verfahren zum Auffrischen eines Speicherbauelements, das umfasst: – Erzeugen einer Auffrischadresse mit einer Auffrischperiode, – Durchführen einer jeweiligen Auffrischung an einer schwachen Zelle mit einer ersten Adresse, wenn die Auffrischadresse eine zweite Adresse ist, anstelle einer ersten starken Zelle mit der zweiten Adresse und – Durchführen einer jeweiligen Auffrischung an einer von der ersten starken Zelle oder einer zweiten starken Zelle mit einer dritten Adresse, wenn die Auffrischadresse die dritte Adresse ist, – wobei eine Adresseninformation für lediglich eine von der ersten, der zweiten und der dritten Adresse gespeichert wird und/oder wobei die dritte Adresse aus einem Pool von Adressen mit einem Bereich ausgewählt wird, der durch wenigstens zwei niederwertigste Bits von einer von der ersten und der zweiten Adresse definiert ist.
Verfahren nach Anspruch 1, wobei lediglich eine von der ersten, der zweiten und der dritten Adresse gespeichert wird und wobei die verbliebenen zwei von der ersten, der zweiten und der dritten Adresse aus einer vorgegebenen Bit-Beziehung ermittelbar sind.
Verfahren nach Anspruch 1 oder 2, wobei jede von der ersten und der zweiten starken Zelle nicht in jeder Auffrischperiode aufgefrischt wird und wobei eine weitere Auffrischung an der schwachen Zelle durchgeführt wird, wenn die Auffrischadresse die erste Adresse ist, so dass die schwache Zelle mehrere Male während der Auffrischperiode aufgefrischt wird.
Verfahren nach einem der Ansprüche 1 bis 3, das des Weiteren ein Vergleichen der Auffrischadresse mit der Adresseninformation umfasst, um zu ermitteln, wenn die Auffrischadresse irgendeine von der zweiten und der dritten Adresse ist.
Verfahren nach einem der Ansprüche 1 bis 4, wobei die schwache Zelle eine jeweilige Retentionszeit aufweist, die kürzer als die Auffrischperiode ist, und wobei die erste und zweite starke Zelle jeweils eine Retentionszeit aufweisen, die länger als das Doppelte der Auffrischperiode ist.
Verfahren nach einem der Ansprüche 1 bis 5, wobei eine jeweilige Auffrischung an einer der ersten und zweiten starken Zelle in Abhängigkeit von einem Flag durchgeführt wird, wenn die Auffrischadresse die dritte Adresse ist.
Verfahren nach einem der Ansprüche 1 bis 6, wobei sich die erste und zweite Adresse durch Inversion eines höchstwertigen Bits unterscheiden und wobei sich die zweite und dritte Adresse durch Inversion eines niederwertigsten Bits unterscheiden.
Verfahren nach einem der Ansprüche 1 bis 6, wobei sich die erste und zweite Adresse durch Inversion eines höchstwertigen Bits unterscheiden und wobei sich die zweite und dritte Adresse durch Inversion eines weiteren Bits unterscheiden, das nicht das höchstwertige Bit ist.
Verfahren nach einem der Ansprüche 1 bis 6, wobei die dritte Adresse aus einem Pool von Adressen mit einem Bereich ausgewählt wird, der durch wenigstens zwei niederwertigste Bits von einer der ersten und zweiten Adresse definiert ist.
Verfahren nach einem der Ansprüche 1 bis 9, wobei die erste, zweite und dritte Adresse jeweils eine Zeilenadresse sind und wobei das Verfahren des Weiteren umfasst: – Durchführen einer jeweiligen Auffrischung an einer schwachen Zeile mit der ersten Adresse, wenn die Auffrischadresse die zweite Adresse ist, anstelle einer ersten starken Zeile mit der zweiten Adresse und – Durchführen einer jeweiligen Auffrischung an einer der ersten starken Zeile oder einer zweiten starken Zeile mit der dritten Adresse, wenn die Auffrischadresse die dritte Adresse ist.
Verfahren nach einem der Ansprüche 1 bis 10, das des Weiteren umfasst: – Durchführen einer jeweiligen Auffrischung an einer von der schwachen Zelle oder der ersten starken Zelle in Abhängigkeit von einem Flag, wenn die Auffrischadresse die zweite Adresse ist, und – Durchführen einer jeweiligen Auffrischung an einer von der schwachen Zelle oder der zweiten starken Zelle in Abhängigkeit von dem Flag, wenn die Auffrischadresse die dritte Adresse ist.
Verfahren nach einem der Ansprüche 1 bis 11, das des Weiteren umfasst: – Durchführen einer jeweiligen Auffrischung an der schwachen Zelle mit der ersten Adresse, wenn die Auffrischadresse die zweite Adresse ist, anstelle an der ersten starken Zelle in einer ausgewählten Speicherbank und – Durchführen einer Auffrischung an einer jeweiligen Zelle mit der zweiten Adresse in einer nicht-ausgewählten Speicherbank.
Verfahren nach Anspruch 12, das des Weiteren umfasst: – Durchführen einer Auffrischung an einer von der ersten und zweiten starken Zelle, wenn die Auffrischadresse die dritte Adresse in der ausgewählten Speicherbank ist, und – Durchführen einer Auffrischung an einer jeweiligen Zelle mit der dritten Adresse in der nicht-ausgewählten Speicherbank.
Verfahren nach einem der Ansprüche 1 bis 13, das des Weiteren das Durchführen einer jeweiligen Auffrischung an der schwachen Zelle, wenn die Auffrischadresse irgendeine von mehreren zweiten Adressen ist, anstelle an jeweiligen Zellen der zweiten Adressen umfasst.
Verfahren nach Anspruch 14, das des Weiteren umfasst: – Durchführen einer Auffrischung an einer der jeweiligen Zellen der zweiten Adressen oder der jeweiligen Zellen von mehreren dritten Adressen, wenn die Auffrischadresse irgendeine der dritten Adressen ist, oder – Durchführen einer Auffrischung an einer der jeweiligen Zellen der zweiten Adressen oder der zweiten starken Zelle, wenn die Auffrischadresse die dritte Adresse ist, oder Speichern der zweiten Adressen zum Vergleichen mit der Auffrischadresse oder – Durchführen jeweiliger Auffrischungen für eine jeweilige schwache Zelle jedes Mal, wenn die Auffrischadresse irgendeine der jeweiligen mehreren zweiten Adressen für jede der mehreren Speicherbänke ist.
Auffrischadressengenerator mit: – einem Zähler (430) zum Erzeugen einer anfänglichen Auffrischadresse mit einer Auffrischperiode und – einer Adressenänderungseinheit (470) zum Erzeugen einer endgültigen Auffrischadresse, die eine erste Adresse einer schwachen Zelle ist, so dass die schwache Zelle anstelle einer ersten starken Zelle mit einer zweiten Adresse aufgefrischt wird, wenn die anfängliche Auffrischadresse die zweite Adresse ist, – wobei die Adressenänderungseinheit die endgültige Auffrischadresse als eine der zweiten Adresse und einer dritten Adresse einer zweiten starken Zelle erzeugt, wenn die anfängliche Auffrischadresse die dritte Adresse ist, und wobei eine von der ersten und zweiten starken Zelle mit der endgültigen Auffrischadresse aufgefrischt wird, und – wobei eine Speichereinheit (410) zum Speichern von Adresseninformationen für lediglich eine von der ersten, der zweiten und der dritten Adresse bereitgestellt ist und/oder wobei die dritte Adresse aus einem Pool von Adressen mit einem Bereich ausgewählt ist, der durch wenigstens zwei niederwertigste Bits von einer der ersten und zweiten Adresse definiert ist.
Auffrischadressengenerator nach Anspruch 16, wobei die Speichereinheit lediglich eine von der ersten, zweiten und dritten Adresse speichert und wobei die verbleibenden zwei der ersten, zweiten und dritten Adresse aus einer vorgegebenen Bit-Beziehung ermittelbar sind.
Auffrischadressengenerator nach Anspruch 16 oder 17, wobei jede von der ersten und zweiten starken Zelle nicht bei jeder Auffrischperiode aufgefrischt wird und wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die erste Adresse erzeugt, wenn die anfängliche Auffrischadresse die erste Adresse ist, so dass die schwache Zelle mehrere Male während der Auffrischperiode aufgefrischt wird.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 18, der des Weiteren eine Vergleichseinheit (450) zum Vergleichen der anfänglichen Auffrischadresse mit der Adresseninformation beinhaltet, um zu ermitteln, wenn die anfängliche Auffrischadresse irgendeine der zweiten und dritten Adresse ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 19, wobei die schwache Zelle eine jeweilige Retentionszeit aufweist, die kürzer als die Auffrischperiode ist, und wobei die erste und zweite starke Zelle jeweils eine Retentionszeit aufweisen, die länger als das Doppelte der Auffrischperiode ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 20, wobei die Adressenänderungseinheit die endgültige Auffrischadresse als eine der zweiten und dritten Adresse in Abhängigkeit von einem Flag erzeugt, wenn die anfängliche Auffrischadresse die dritte Adresse ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 21, wobei sich die erste und zweite Adresse durch Inversion eines höchstwertigen Bits unterscheiden und wobei sich die zweite und dritte Adresse durch Inversion eines niederwertigsten Bits unterscheiden.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 21, wobei sich die erste und zweite Adresse durch Inversion eines höchstwertigen Bits unterscheiden und wobei sich die zweite und dritte Adresse durch Inversion eines weiteren Bits unterscheiden, das nicht das höchstwertige Bit ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 21, wobei die dritte Adresse aus einem Pool von Adressen mit einem Bereich ausgewählt ist, der durch wenigstens zwei niederwertigste Bits von einer der ersten und zweiten Adresse definiert ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 24, wobei die erste, zweite und dritte Adresse jeweils eine Zeilenadresse sind und wobei eine Auffrischung an einer schwachen Zeile mit der ersten Adresse anstelle an einer ersten starken Zeile mit der zweiten Adresse durchgeführt wird, wenn die anfängliche Auffrischadresse die zweite Adresse ist, und wobei eine Auffrischung an einer der ersten starken Zeile oder einer zweiten starken Zeile mit der dritten Adresse durchgeführt wird, wenn die anfängliche Auffrischadresse die dritte Adresse ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 25, wobei die Adressenänderungseinheit die anfängliche Auffrischadresse als eine der ersten und zweiten Adresse in Abhängigkeit von einem Flag erzeugt, wenn die anfängliche Auffrischadresse die zweite Adresse ist, und wobei die Adressenänderungseinheit die endgültige Auffrischadresse als eine der ersten und dritten Adresse in Abhängigkeit von dem Flag erzeugt, wenn die Auffrischadresse die dritte Adresse ist.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 26, wobei die Speichereinheit Bankadresseninformationen derart speichert, dass eine jeweilige Auffrischung an der schwachen Zelle, wenn die anfängliche Auffrischadresse die zweite Adresse ist, anstelle an der ersten starken Zeile in einer ausgewählten Speicherbank durchgeführt wird, wie durch die Bankadresse angezeigt, und wobei eine jeweilige Auffrischung an einer jeweiligen Zelle mit der zweiten Adresse in einer nicht-ausgewählten Speicherbank durchgeführt wird.
Auffrischadressengenerator nach Anspruch 27, wobei eine jeweilige Auffrischung an einer der ersten und zweiten starken Zelle durchgeführt wird, wenn die anfängliche Auffrischadresse die dritte Adresse in der ausgewählten Speicherbank ist, und wobei eine jeweilige Auffrischung an einer jeweiligen Zelle mit der dritten Adresse in der nicht-ausgewählten Speicherbank durchgeführt wird.
Auffrischadressengenerator nach einem der Ansprüche 16 bis 28, wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die erste Adresse jedes Mal erzeugt, wenn die anfängliche Auffrischadresse irgendeine von mehreren zweiten Adressen ist.
Auffrischadressengenerator nach Anspruch 29, wobei die Adressenänderungseinheit die endgültige Auffrischadresse als eine der zweiten Adressen und mehreren dritten Adressen erzeugt, wenn die anfängliche Auffrischadresse irgendeine der dritten Adressen ist, oder die endgültige Auffrischadresse als eine der zweiten und dritten Adresse erzeugt, wenn die anfängliche Auffrischadresse die dritte Adresse ist.
Auffrischadressengenerator nach Anspruch 29 oder 30, wobei die Speichereinheit die zweiten Adressen zum Vergleichen mit der anfänglichen Auffrischadresse speichert.
Auffrischadressengenerator nach einem der Ansprüche 29 bis 31, wobei jeweilige Auffrischungen für eine jeweilige schwache Zelle jedes Mal, wenn die anfängliche Auffrischadresse irgendeine der jeweiligen mehreren zweiten Adressen ist, für jede der mehreren Speicherbänke durchgeführt werden.
Speicherbauelement mit: – einem Zellenfeld (380a bis 380d) und – einem Auffrischadressengenerator (440) gemäß einem der Ansprüche 16 bis 32 zum Auffrischen des Zellenfelds.
Verfahren zum Auffrischen eines Speicherbauelements, das umfasst: – Erzeugen einer Auffrischadresse mit einer Auffrischperiode, – Durchführen einer jeweiligen Auffrischung an einer von einer schwachen Zelle mit einer ersten Adresse oder einer ersten starken Zelle mit einer zweiten Adresse in Abhängigkeit von einem Flag, wenn die Auffrischadresse die zweite Adresse ist, und – Durchführen einer jeweiligen Auffrischung an einer von der schwachen Zelle oder einer zweiten starken Zelle mit einer dritten Adresse in Abhängigkeit von dem Flag, wenn die Auffrischadresse die dritte Adresse ist.
Verfahren nach Anspruch 34, das des Weiteren umfasst: – Durchführen einer jeweiligen Auffrischung an der schwachen Zelle anstelle an der ersten starken Zelle, wenn das Flag auf einem ersten vorgegebenen Pegel liegt und die Auffrischadresse die zweite Adresse ist, – Durchführen einer jeweiligen Auffrischung an der ersten starken Zelle anstelle an der schwachen Zelle, wenn das Flag auf einem zweiten vorgegebenen Pegel liegt und die Auffrischadresse die zweite Adresse ist, – Durchführen einer jeweiligen Auffrischung an der schwachen Zelle anstelle an der zweiten starken Zelle, wenn das Flag auf dem zweiten vorgegebenen Pegel liegt und die Auffrischadresse die dritte Adresse ist, und – Durchführen einer jeweiligen Auffrischung an der zweiten starken Zelle anstelle an der schwachen Zelle, wenn das Flag auf dem ersten vorgegebenen Pegel liegt und die Auffrischadresse die dritte Adresse ist.
Verfahren nach Anspruch 34 oder 35, wobei jede der ersten und zweiten starken Zelle nicht in jeder Auffrischperiode aufgefrischt wird und wobei die schwache Zelle mehrere Male während der Auffrischperiode aufgefrischt wird.
Verfahren nach einem der Ansprüche 34 bis 36, wobei die schwache Zelle eine jeweilige Retentionszeit aufweist, die kürzer als die Auffrischperiode ist, und wobei die erste und zweite starke Zelle jeweils eine jeweilige Retentionszeit aufweisen, die länger als das Doppelte der Auffrischperiode ist.
Auffrischadressengenerator mit: – einem Zähler zum Erzeugen einer anfänglichen Auffrischadresse mit einer Auffrischperiode und – einer Adressenänderungseinheit zum Erzeugen einer endgültigen Auffrischadresse als einer ersten Adresse einer schwachen Zelle oder einer zweiten Adresse einer ersten starken Zelle in Abhängigkeit von einem Flag, wenn die anfängliche Auffrischadresse die zweite Adresse ist, – wobei die Adressenänderungseinheit die endgültige Auffrischadresse als eine der ersten Adresse oder einer dritten Adresse einer zweiten starken Zelle in Abhängigkeit von dem Flag erzeugt, wenn die anfängliche Auffrischadresse die dritte Adresse ist, – und wobei die schwache Zelle oder eine von der ersten und zweiten starken Zelle mit der endgültigen Auffrischadresse aufgefrischt wird.
Auffrischadressengenerator nach Anspruch 38, – wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die erste Adresse anstelle der zweiten Adresse erzeugt, wenn das Flag auf einem ersten vorgegebenen Pegel liegt und die anfängliche Auffrischadresse die zweite Adresse ist, – und wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die zweite Adresse anstelle der ersten Adresse erzeugt, wenn das Flag auf einem zweiten vorgegebenen Pegel liegt und die anfängliche Auffrischadresse die zweite Adresse ist, – und wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die erste Adresse anstelle der dritten Adresse erzeugt, wenn das Flag auf dem zweiten vorgegebenen Pegel liegt und die anfängliche Auffrischadresse die dritte Adresse ist, – und wobei die Adressenänderungseinheit die endgültige Auffrischadresse als die dritte Adresse anstelle der ersten Adresse erzeugt, wenn das Flag auf dem ersten vorgegebenen Pegel liegt und die anfängliche Auffrischadresse die dritte Adresse ist.
Auffrischadressengenerator nach Anspruch 38 bis 39, wobei jede der ersten und zweiten starken Zelle nicht in jeder Auffrischperiode aufgefrischt wird und wobei die schwache Zelle mehrere Male während der Auffrischperiode aufgefrischt wird.
Auffrischadressengenerator nach einem der Ansprüche 38 bis 40, wobei die schwache Zelle eine jeweilige Retentionszeit aufweist, die kürzer als die Auffrischperiode ist, und wobei die erste und zweite starke Zelle eine jeweilige Retentionszeit aufweisen, die länger als das Doppelte der Auffrischperiode ist.
Speicherbauelement mit: – einem Zellenfeld und – einem Auffrischadressengenerator gemäß einem der Ansprüche 38 bis 41 zum Auffrischen des Zellenfelds.