-
Die Erfindung betrifft ein Steuergerät mit einer digitalen Schnittstelle, insbesondere für ein Kraftfahrzeug, und eine Transceiver-Einheit in einem Steuergerät. Als digitale Schnittstelle kommt dabei insbesondere eine PSI5-Schnittstelle in Betracht.
-
Stand der Technik
-
Mittels Steuergeräten werden in Kraftfahrzeugen Komponenten, wie bspw. Aktoren oder Injektoren am Motor, angesteuert. Hierzu ist es erforderlich, dass das Steuergerät Informationen bzw. Daten empfängt und sendet. Es ist bekannt, mittels digitaler Schnittstellen Informationen zwischen Sensoren/Aktoren und einem zugeordneten Steuergerät auszutauschen. Zur sicheren Kommunikation in Kraftfahrzeugen werden als digitale Schnittstellen bspw. PSI5-Schnittstellen eingesetzt.
-
Mit PSI5 (Peripheral Sensor Interface 5) wird eine digitale Schnittstelle für Sensoren bezeichnet, die auf einer Zweidrahtleitung basiert und in der Automobilelektronik zum Anschluss ausgelagerter Sensoren an elektronische Steuergeräte eingesetzt wird. Unterstützt werden dabei Punkt-Zu-Punkt und Bus-Konfigurationen mit asynchroner und synchroner Kommunikation.
-
Dabei arbeitet PSI5 nach dem Prinzip der Stromschnittstellenmodulation eines Sendestroms zur Datenübertragung auf die Versorgungsleitung. Durch den relativ hohen Signalstrom und die Bitcodierung im Manchestercode wird eine hohe Störsicherheit erreicht, wodurch der Einsatz einer kostengünstigen Zweidrahtleitung zur Verkabelung ausreichend ist.
-
Es ist möglich, mit Upstream-Daten Sensoren gezielt aufwecken und deaktivieren zu können. Dabei kann der Stromverbrauch des PSI5-Bussystems reduziert werden.
-
Im Automobilbereich werden seit einigen Jahren Sensoren mit PSI5-Schnittstelle und entsprechend auch Receiver und Transceiver für den Empfang von Sensordaten eingesetzt. Die bidirektionale Kommunikation ist auch über die Synchronisationspulse möglich, wobei die Daten vom Steuergerät zum Sensor über vorhandene bzw. fehlende Synchronisationspulse erfolgt.
-
Alle Receiver und Transceiver verfügen über einen Manchester-Decoder und eine SPI-Schnittstelle für die Datenübertragung zum Mikrocontroller. Für die Erzeugung von Synchronisationspulsen benötigen die auf dem Markt befindlichen Receiver und Transceiver eine höhere Spannung (Vsync) als die Sensorversorgungsspannung für den Sensorruhestrom (VAS). Es gibt auch keinen Zeitstempel und damit keine Aussage, wie alt die empfangenen Daten sind.
-
Es ist zu beachten, dass derzeit eingesetzte Motorsteuergeräte keine bzw. keine kostengünstige Gesamtlösung für die Erfassung von Manchester-codierten Daten bzw. für die bidirektionale Kommunikation mit PSI5-Sensoren bieten. Daher besteht auch nicht die Möglichkeit, ein Motortuning zu erkennen.
-
Offenbarung der Erfindung
-
Vor diesem Hintergrund werden ein Steuergerät mit einer digitalen Schnittstelle nach Anspruch 1 und eine Transceiver-Einheit mit den Merkmalen des Anspruchs 8 vorgestellt Ausführungen ergeben sich aus den abhängigen Ansprüchen und der Beschreibung.
-
Das vorgestellte Steuergerät ist somit für zwei unterschiedliche Betriebsmodi ausgelegt, die wahlweise eingestellt werden können.
-
Es wird hierin auch ein Steuergerät vorgestellt, das ausschließlich für den nachstehend beschriebenen ersten Modus ausgelegt ist. In diesem ersten Modus erfolgt die Übertragung der Daten, bspw. der PSI5-Daten, über eine SPI- oder eine ASC-Schnittstelle.
-
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und den beiliegenden Zeichnungen.
-
Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
-
Kurze Beschreibung der Zeichnungen
-
1 zeigt das Prinzip der Definition von Zeitfenstern
-
2 zeigt in einem Prinzipschaltbild eine Transceiver-Einheit.
-
3 zeigt in einem Blockschaltbild die unterschiedlichen Modi der vorgestellten digitalen Schnittstelle.
-
Ausführungsformen der Erfindung
-
Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird nachfolgend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
-
In 1 ist das Prinzip der Zeitfenster- bzw. Slot Definition gezeigt. Die Darstellung zeigt den Verlauf eines Signals 10 mit einem ersten Synchronisations(Sync-)Puls 12 und einem zweiten Synchronisations-Puls 14. Die Dauer zwischen den beiden Pulsen 12 und 14 wird mit einem Doppelpfeil 16 verdeutlicht und mit Tsync bezeichnet.
-
Weiterhin zeigt die Darstellung einen ersten Datenrahmen 18, einen zweiten Datenrahmen 20, einen dritten Datenrahmen 22 und einen vierten Datenrahmen 24. Den Datenrahmen 18 bis 24 ist ein 1 μs-Gitter 26 unterlegt. Das Gitter ist konfigurierbar. Das Zusammenspiel der Systemkomponenten Manchester-Decoder und Slot-Definition ermöglicht zudem ein detailliertes Fehlermanagement hinsichtlich der Frames, wie z. B. Frame nicht empfangen, Frame liegt nicht im definierten Slot bzw. Zeitschlitz usw.
-
Ein erster Pfeil 30 zeigt die Zeitdauer bis zu dem ersten Zeitfenster, ein zweiter Pfeil 32 die Zeitdauer bis zu dem Ende des ersten Zeitfenster und dem Beginn des zweiten Zeitfensters, ein dritter Pfeil 34 die Zeitdauer bis zu dem Ende des zweiten Zeitfensters und dem Beginn der dritten Zeitfensters, ein vierter Pfeil 36 die Zeitdauer bis zu dem Ende des dritten Zeitfensters und dem Beginn des vierten Zeitfensters und ein fünfter Pfeil 38 die Zeitdauer bis zu dem Ende des vierten Zeitfensters und dem Beginn des fünften Zeitfensters.
-
In der dargestellten Ausführung liegen somit zwischen den beiden Synchronpulsen 12 und 14 vier Zeitfenster mit jeweils einem Datenrahmen 18, 20, 22 bzw. 24. Es können in Ausgestaltung bis zu sechs Zeitfenster vorgesehen sein.
-
In 2 ist in einem Prinzipschaltbild ein Transceiver, in diesem Fall ein PSI5-Transceiver, insgesamt mit der Bezugsziffer 50 bezeichnet dargestellt. Dieser Transceiver 50 umfasst einen A/D-Wandler 52, ein adaptives Filter 54 eine Einheit 56 zur Dezimierung und einen Manchester-Decoder 58. Der Manchester-Decoder 58 ist mit einem Fehlerregister 60 verbunden. Weiterhin ist ein PSI5-Empfangsregister 62 vorgesehen, das mit dem Ausgang des Manchester-Decoders 58 verbunden ist. Ein Komparator 64 ist für die Nicht-ASC/SPI-Option vorgesehen. Eine Synchronisation 66 des Manchester-Decoders 58 erfolgt auf die Flankenwechsel der Startbits. Über eine Zweidrahtleitung 70 eines Bussystems (nicht dargestellt) wird ein Signal 72 von einem Sensor gesendet und im A/D-Wandler 52 mit einem Arbeitstakt 74 verarbeitet.
-
Die Optimierung des A/D-Wandlers 52 ist nur durch Verifikation mit Hardware sinnvoll. Die Ordnung des adaptiven Filters 54 wird durch die Einschwingdauer des Impulsantwort des Bussystems bestimmt.
-
In 3 sind in einem Blockdiagramm Ausführungen des vorgestellten Steuergeräts stark vereinfacht dargestellt, das insgesamt mit der Bezugsziffer 70 bezeichnet ist.
-
Die Darstellung zeigt einen ersten Mikrocontroller 80 gemäß erstem Modus und einen zweiten Mikrocontroller 84 gemäß zweitem Modus. Weiterhin zeigt die Darstellung einen Transceiver-Einheit 90, in diesem Fall für eine PSI5-Schnittstelle, einen PI-Filter 92 für die Schnittstelle und einen Spannungsregler 96.
-
Im ersten Mikrocontroller 80 ist ein ADC 100, ein Block für einen direkten Speicherzugriff (DMA) 102 und ein Kern 104 mit mit einem Rechnerkern 106 und einem RAM-Baustein 108 dargestellt. Im zweiten Mikrocontroller 84 ist ebenfalls ein ADC 120, ein Block für einen direkten Speicherzugriff (DMA) 122 und ein Kern 124 mit mit einem Rechnerkern 126 und einem RAM-Baustein 128 dargestellt. Weiterhin sind ein erster Schnittstellen-Controller 130, ein zweiter Schnittstellen-Controller 132 und ein dritter Schnittstellen-Controller 134 vorgesehen. Der erste Mikrocontroller 80 ist für den ersten Modus und der zweite Mikrocontroller 84 für den zweiten Modus vorgesehen.
-
Die Transceiver-Einheit 90 ist zur Verdeutlichung mit einem ersten Abschnitt 200, der mit einer durchgezogenen Linie umrandet ist, und einem zweiten Abschnitt 202, der mit einer gestrichelten Linie umrandet ist, dargestellt. In dem ersten Abschnitt 200 ist eine Bootstrap-Schaltung 220, ein erster Transceiver 222, ein zweiter Transceiver 224 und ein dritter Transceiver 226 sowie ein Multiplexer 228 und ein Synchronpuls-Zeitgeber bzw. Synchronous Pulse Timer 230 vorgesehen.
-
In dem zweiten Abschnitt 202 sind weiterhin ein erster Schnittstellen-Controller 250, ein zweiter Schnittstellen-Controller 252 und ein dritter Schnittstellen-Controller 254 sowie eine SPI/ASC-Schnittstelle 256 vorgesehen.
-
Die bei diesem Beispiel gegebene Anzahl der Transceiver 222, 224, 226 ist exemplarisch, die Anzahl an Transceiver 222, 224, 226 kann variieren.
-
Im ersten Modus wirkt nunmehr der erste Mikrocontroller 80 mit der Transceiver-Einheit 90 zusammen, die hierzu die Komponenten des ersten Abschnitts 200 und des zweiten Abschnitts 202 benötigt. Im zweiten Modus wirkt der zweite Mikrocontroller 84 mit der Transceiver-Einheit 90 zusammen, die hierzu nur die Komponenten des ersten Abschnitts 200 benötigt. Im zweiten Modus wenden nämlich die Schnittstellen-Controller 130, 132, 134, die im zweiten Mikrocontroller 84 vorgesehen sind, verwendet.
-
Es ist eine Ausführung denkbar, bei der auf dem Steuergerät 70 der erste Mikrocontroller 80 und der zweite Mikrocontroller 84 und auch zwei eigenständige bzw. voneinander getrennte Transceiver-Einheiten vorgesehen sind, von denen die erste die beiden Abschnitte 200 und 202 und die zweite Transceiver-Einheit nur den ersten Abschnitt umfasst. Zu beachten ist, dass das vorgestellte Steuergerät 70 beide Modi ausführen kann. Die Transceivereinheit 90 oder ggf. mehrere Transceivereinheiten sind typischerweise jeweils in einem ASIC implementiert. Selbstverständlich ist es auch möglich, den ersten Abschnitt 200 und den zweiten Abschnitt 202 getrennt in jeweils einem ASIC zu implementieren.
-
Grundsätzlich kann auch nur ein Mikrocontroller 80, 84 vorgesehen sein, in diesem Fall der zweite Mikrocontroller 84, bei dem im ersten Modus die intern vorhandenen Schnittstellen-Controller 130, 132, 134 nicht zur Anwendung kommen, sondern die Schnittstellen-Controller 250, 252, 254 in der Transceiver-Einheit 90.
-
Außerdem sind ein erster Sensor 300, ein zweiter Sensor 302, ein dritter Sensor 304, ein vierter Sensor 306 und ein fünfter Sensor 308 gezeigt, die von dem Steuergerät 70 ausgelesen werden.
-
Das vorgestellte Steuergerät 70 unterstützt zwei unterschiedliche Betriebsmodi. Beim ersten Modus erfolgt die Übertragung der PSI5-Daten über die SPI- und ASC- Schnittstelle 256. Im zweiten Modus sind die Schnittstellen-Controller 130, 132, 134 in dem zweiten Mikrocontroller 84 integriert. Ein Vorteil dieses Steuergeräts 70 ist es, dass beide Modi abgedeckt werden. Im folgenden beschränkt sich die Beschreibung auf den ersten Modus.
-
Das mit dem ersten Modus bezeichnete System besteht aus folgenden analogen Blöcken.
- – externer Spannungsregler 96
- – PSI5-ASIC bzw. Transceiver-Einheit 90
- – Bootstrap-Schaltung 220 für Synchronpuls-Erzeugung
- – Ladungspumpe 330 bzw. Charge Pump
- – Multiplexer-(MUX-) 228 Ausgang für die Diagnose der PSI5-pins
- – Spannungsversorgungsblock für den digitalen Kern der ASICs
sowie in den digitalen Blöcken
- – ASC oder SPI-Schnittstelle 256 über Datentransfer und Diagnose
- – RAM-Register mit Zeitstempel und Diagnose
- – PSI5-Manchester-Decoder und Datenauswertung (CRC-Berechnung)
- – Zeitgeber bzw. Timer und Timer-Stempel-Generator
- – Konfigurations- und Diagnoseregister
- – Upstream Data RAM
- – Synchronous Pulse Timer 230
-
Der vorgestellte elektronische Baustein stellt eine kostengünstige Hardware-Lösung für Steuergeräte, insbesondere für Motorsteuergeräte, dar. Der Baustein weist, zumindest in einigen der Ausführungen, erhebliche Vorteile auf. So kann mit dem Staggering von Synchronpulsen für zwei, drei oder mehr Transceiver die Anzahl der Bootstrap-Schaltungen im Baustein, bspw. einem, ASIC (anwendungsspezifischer Baustein), reduziert werden. Weiterhin ist eine automatisierte Upstream-Frame-Erzeugung möglich. Ein Watchdog-Timer für PSI5-Frames kann realisiert werden.
-
Da eine adaptive Filterung für PSI5-Eingangsdaten erfolgen kann, ist kein Busabschluss notwendig. Außerdem wird eine Verbesserung der Signalqualität erreicht, was wiederum zu einer Reduzierung der Anzahl nicht erkannter Bitfehler führt. Die Erzeugung der Vsync-Spannung wird mit einer in der Transceiver-Einheit 90 integrierten Schaltung, der sogenannten Bootstrap-Schaltung 220, erzeugt. Kompatibilität mit beiden Datenstromhüben, nämlich 22 mA bis 30 mA, und 11 mA bis 15 mA, ist gegeben.
-
Die hierin vorgestellte ASIC-Realisierung stellt eine rückwärtskompatible Lösung für die Erfassung von PSI5-Sensordaten und für die bidirektionale Kommunikation mit PSI5-Sensoren für bereits verfügbare Transceiver-Lösungen dar. Die dargestellte Transceiver-Lösung ist vielfältig einsetzbar. Es können unterschiedliche Schnittstellen im ASIC realisiert werden:
- – ASC
- – SPI
- – Parallel-Schnittstelle
-
Die Umschaltung erfolgt hierbei über Konfigurationsregister. Ein möglicher Vorteil des Steuergeräts 70 besteht in dem Zusammenspiel des Blocks „Synchronous Pulse Timer” mit der Bootstrap-Schaltung 220.
-
Mit dem Block „Synchronous Pulse Timer” 230 können automatisch für die verfügbaren PSI5-Transceiver 222, 224, 226 zeitdiskrete kontinuierliche Synchronpulse erzeugt werden. Der zeitliche Bezug der Synchronpulse untereinander lässt sich dabei frei programmieren, so dass niemals mehrere Synchronpulse unterschiedlicher PSI5-Transceiver eines ASICs gleichzeitig angefordert werden und dass der Abstand zwischen zwei Synchronpulsen im Vergleich zu einer bestimmten definierten Zeitdifferenz immer größer ist.
-
Dieses sogenannte Staffelung bzw. Abstufung (staggering) von Synchronpulsen in Zusammenspiel mit der Bootstrap-Schaltung 220, die für die eigentliche Synchronspannungserzeugung zuständig ist, ermöglicht es, mit nur einer Bootstrap-Schaltung 220 Synchronpulse für mehrere PSI5-Transceiver zu erzeugen.
-
Des weiteren ermöglicht der Block Synchronous Pulse Timer 230, dass ereignisgetriggerte Synchronpulse ausgeführt und erzeugt werden können. Zeitsynchronität zu Software-(SW-)Zeitscheiben kann garantiert werden, indem das Taktsignal des ASICs synchron zur SW-Zeitscheibe im Mikrocontroller taktet.
-
Das Upstream RAM Modul übernimmt die Aufbereitung der Daten, die von dem Steuergerät zu den Sensoren übertragen werden. Folgende Punkte werden automatisiert durchgeführt und reduzieren die SW-Laufzeit und damit die SW-Resourcen:
- – CRC-Berechnung
- – Start-, CRC- und Stuff-Bits werden in den Rahmen bzw. Frame automatisch integriert
- – Zwischenspeicherung des Upstream-Frames
- – Vertfikationsmöglichkeiten des erzeugten PSI5-Frames
-
Ein Watchdog-Timer überwacht die empfangenen Frames hinsichtlich:
- – Zeitfenster
- – konfigurierter Framebreite
-
Dieser Timer ist für jeden Transceiver und jeden Frame definiert. Die Funktion stellt sicher, dass die Datenübertragung jedes Frames hinsichtlich der vorstehend genannten Punkte überwacht wird. Die Framebreite kann dabei absolut zum Synchronpuls und relativ zum vorherigen und nachfolgenden Frame zeitgleich überwacht werden.
-
Das adaptive Filter (auch adaptiver Entzerrer) wird in vielen Bereichen der Telekommunikation eingesetzt. Da das PSI5-Bussystem über keinen Busabschluss verfügt, bilden sich in Abhängigkeit der verwendeten Bustopologie unterschiedliche Signalverzerrungen aus. Daher werden die Transceiver-Empfänger in Abhängigkeit der Bustopologie spezifisch konfiguriert.
-
Es ist nunmehr vorgesehen, dass dem PSI5-Transceiver-Empfänger ein adaptives Filter, in diesem Fall das Filter 92, vorgeschaltet wird. Dieses Filter 92 hat die Eigenschaft, dass es sich automatisch auf die Bustopologie adaptiert.
-
Es ist somit auch keine Bustopologie-spezifische Konfiguration mehr erforderlich. Durch die Verwendung einer digitalen Schnittstelle können die gelernten adaptiven Filterparameter zudem im Rechnerkern eines Steuergeräts gespeichert werden und beim erneuten Start bzw. Restart wieder in den Transceiver heruntergeladen werden. Dies führt zu Vorteilen hinsichtlich der Anlernzeit des adaptiven Filters. Sensordaten stehen somit schneller nach einem Einschalten eines Steuergeräts 70 zur Verfügung.
-
Es ist möglich, mit Downstream-Daten Sensoren gezielt aufwecken und deaktivieren zu können. Dabei kann der Stromverbrauch des PSI5-Bussystems reduziert werden. Der Transceiver unterstützt diesen Modus. Entsprechend verfügt der ASIC über eine Kompensation des DC-Stromlevels bei der PSI5-Datenauswertung.