DE102011002580A1 - Hall sensor for high temperature application, has selection circuitry provided in silicon on insulator (SOI) thin film, that is electrical connected with vertical Hall sensor element provided at sensor region - Google Patents

Abstract

The Hall sensor has a silicon on insulator (SOI) thin film (232) that is formed on a semiconductor substrate (234), such that thickness of semiconductor substrate is larger than thickness of SOI thin film. A sensor region is provided in semiconductor substrate, such that doping concentration of sensor region is higher than doping concentration of semiconductor substrate. A selection circuitry (202) provided in SOI thin film and a vertical Hall sensor element (210) provided at sensor region are electrical connected. An independent claim is included for method for manufacturing Hall sensor.

Description

Die vorliegende Erfindung bezieht sich auf Sensoren zur Erfassung magnetischer Felder, insbesondere auf einen Hall-Sensor umfassend eine Ausleseschaltung und ein vertikales Sensorelement, die elektrisch miteinander verbunden sind.The present invention relates to sensors for detecting magnetic fields, in particular to a Hall sensor comprising a readout circuit and a vertical sensor element, which are electrically connected to each other.

Die Messung von Magnetfeldern über den Hall-Effekt unter Verwendung von dünnen, plattenartigen Strukturen, wie beispielsweise einer Hall-Platte aus kristallinem Silizium, ist gut bekannt. Ein solcher, sogenannter lateraler Hall-Sensor erfasst das Magnetfeld senkrecht zu seiner Hauptoberfläche, wobei der Sensor üblicherweise derart ausgestaltet ist, dass ein näherungsweise rechteckiger oder kreuzförmiger, plattenartiger Siliziumbereich mit jeweils einem elektrischen Kontakt an jeder Kante versehen ist. Zwischen zwei sich gegenüberliegenden Kontakten wird ein Strom eingeprägt oder ein Stromfluss wird durch Anlegen einer Spannung eingestellt. Die sogenannte Hall-Spannung V_H wird an den senkrecht zum Stromfluss angeordneten Kontakten als Messgröße abgegriffen. Die Hall-Spannung ist dabei näherungsweise proportional zum vertikalen Magnetfeld B_V. Bei Anlegen einer Spannung V gilt für die abgegriffene Hall-Spannung V_H des Sensors folgender Zusammenhang: V_H = μ_H·(W/l)G·B_v·V, mit:

w

Weite der Hall-Platte,

l

Länge der Hall-Platte,

G

geometrischer Korrekturfaktor,

V

angelegte Spannung,

B_V

vertikales Magnetfeld, und

μ_H

Hall-Ladungsträgerbeweglichkeit.

The measurement of magnetic fields via the Hall effect using thin plate-like structures, such as a crystalline silicon reed plate, is well known. Such a so-called lateral Hall sensor detects the magnetic field perpendicular to its main surface, wherein the sensor is usually designed such that an approximately rectangular or cross-shaped, plate-like silicon region is provided with an electrical contact on each edge. A current is impressed between two opposing contacts or a current flow is adjusted by applying a voltage. The so-called Hall voltage V _H is tapped at the arranged perpendicular to the current flow contacts as a measured variable. The Hall voltage is approximately proportional to the vertical magnetic field B _V. When a voltage V is applied, the following relationship applies to the tapped Hall voltage V _{H of} the sensor: V _H = μ _H × (W / l) G × B _v × V, With:

w

Width of the Hall plate,

l

Length of the Hall plate,

G

geometric correction factor,

V

applied voltage,

B _v

vertical magnetic field, and

μ _H

Hall carrier mobility.

Da der Hall-Effekt entsprechend der obigen Gleichung näherungsweise proportional zur Hall-Ladungsträgerbeweglichkeit μ_H ist, kommen insbesondere kristalline Halbleitermaterialien mit einer hohen Elektronenbeweglichkeit als Sensormaterial in Frage, wie beispielsweise Si, Ge, SiGe, GaAs.Since the Hall effect in accordance with the above equation is approximately proportional to the Hall charge carrier mobility μ _H , crystalline semiconductor materials with a high electron mobility are particularly suitable as sensor material, such as Si, Ge, SiGe, GaAs.

In Anbetracht der Verfügbarkeit der fortgeschrittenen Silizium-Halbleitertechnologien können auf Silizium basierende, laterale Hall-Elemente besonders einfach als integrierte Bauelemente realisiert werden. Ein solcher lateraler Hall-Sensor ist beispielsweise in „Hall Effect Device” von R. S. Popovic, Seite 198 beschrieben. Dieser bekannte Hall-Sensor ist durch eine n-Wanne, die in einem p-Substrat implantiert ist, realisiert, wobei die elektrische Isolation der Wanne von dem umgebenden Substrat durch pn-Übergänge realisiert ist. Ferner kann eine CMOS-Ausleseschaltung in dem Substrat realisiert sein, in einem Bereich, der von dem Sensorbereich durch die pn-Übergänge isoliert ist. Der Einsatz solcher Sensorelemente ist jedoch nur begrenzt möglich, da aufgrund der pn-Übergänge bei höheren Temperaturen ein Leckstrom aufgrund thermischer Ladungsträgererzeugung auftritt. Eine Möglichkeit, dieses Problem zu lösen, besteht darin, die Dünnfilm-SOI-Technologie (SOI = Silicon on Insulator = Silizium auf Isolator) für die Ausleseschaltung zu verwenden. Bei dieser Technologie wird das Wafersubstrat durch einen Schichtstapel aus einem dünnen Siliziumfilm mit einer Dicke von typischerweise 0,1 bis 0,3 μm, einem vergrabenen Oxid (Buried Oxide: BOX) und einem Si-Substrat gebildet. In den dünnen Si-Film werden die Halbleiterbauelemente der Ausleseschaltung, wie beispielsweise Transistoren, Dioden, Widerstände, etc., eingebracht und dielektrisch durch Oxidgebiete voneinander isoliert. Die Oxidgebiete werden beispielsweise mit Hilfe der LOCOS-Technik (LOCOS = Local Oxidation of Silicon = lokale Oxidierung von Silizium) erzeugt. Dünne, plattenartige laterale Hall-Sensoren lassen sich ohne Weiteres in der Dünnfilm-SOI-Technologie integrieren. Ein derartiger, in Dünnfilm-SOI-Technologie integrierter Hall-Sensor ist z. B. von L. Portmann in „A SOI CMOS Hall effect sensor architecture for high termperature applications up to 300°C”, Sensor 2002, Proc. IEEE, S. 1401–1406 beschrieben.In view of the availability of advanced silicon semiconductor technologies, silicon-based lateral Hall elements can be particularly easily realized as integrated devices. Such a lateral Hall sensor is for example in "Hall Effect Device" by RS Popovic, page 198 described. This known Hall sensor is realized by an n-type well implanted in a p-type substrate, wherein the electrical isolation of the well from the surrounding substrate is realized by pn junctions. Further, a CMOS readout circuit may be realized in the substrate, in a region isolated from the sensor region by the pn junctions. The use of such sensor elements is limited, however, because due to the pn junctions at higher temperatures, a leakage current due to thermal carrier generation occurs. One way to solve this problem is to use thin-film silicon on insulator (SOI) technology for the readout circuit. In this technology, the wafer substrate is formed by a layer stack of a thin silicon film having a thickness of typically 0.1 to 0.3 μm, a buried oxide (BOX) and a Si substrate. In the thin Si film, the semiconductor components of the readout circuit, such as transistors, diodes, resistors, etc., are introduced and dielectrically isolated from each other by oxide regions. The oxide regions are produced, for example, by means of the LOCOS (Local Oxidation of Silicon = LOCOS) technique. Thin, plate-like lateral Hall sensors can be readily integrated into thin-film SOI technology. Such, in thin-film SOI technology integrated Hall sensor is z. B. from L. Portmann in "A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300 ° C", Sensor 2002, Proc. IEEE, pp. 1401-1406 described.

Für die Messung von Magnetfeldkomponenten parallel zur Siliziumoberfläche werden üblicherweise vertikale Hall-Sensoren (VHS) eingesetzt, die ebenfalls durch pn-Übergänge isoliert werden. Ein bekannter, vertikaler Hall-Sensor ist beispielsweise in „Hall-Effect Devices” von R. S. Popovic, S. 202 oder von R. S. Popovic in „The Vertical Hall-Effect Device”, IEEE, Electron Device Letters, vol. Edl-5, No. 9, September 1984, S. 357–358 beschrieben. Der vertikale Hall-Sensor (VHS) lässt sich in der mathematischen Modulierung durch eine mathematische konforme Transformation aus einer senkrecht stehenden (lateralen) Hall-Platte erzeugen. Technologisch wird der vertikale Hall-Sensor dabei im Wesentlichen durch eine tiefe n-Wanne realisiert, die an der Oberfläche mit Kontakten versehen ist. Um einen guten ohmschen Kontakt zu der n-Wanne zu erreichen, werden die Kontaktbereiche in Silizium mit einer Hochdosis-n⁺-Implantation lokal aufdotiert. Im Gegensatz zum lateralen Hall-Sensor liegen die Anschlusskontakte im Wesentlichen auf einer Linie.For the measurement of magnetic field components parallel to the silicon surface usually vertical Hall sensors (VHS) are used, which are also isolated by pn junctions. A well-known vertical Hall sensor is for example in "Hall Effect Devices" by RS Popovic, p. 202 or from RS Popovic in "The Vertical Hall-Effect Device", IEEE, Electron Device Letters, vol. Edl-5, No. 9, September 1984, pp. 357-358 described. The vertical Hall sensor (VHS) can be generated in the mathematical modulation by a mathematically compliant transformation of a vertical (lateral) Hall plate. Technologically, the vertical Hall sensor is essentially realized by a deep n-well, which is provided on the surface with contacts. In order to achieve a good ohmic contact with the n-well, the contact areas in silicon are locally doped with a high-dose n ⁺ implantation. In contrast to the lateral Hall sensor, the connection contacts are essentially in line.

Die 1 zeigt ein vertikales Hall-Sensorelement gemäß dem Stand der Technik, wie es von R. S. Popovic in „The Vertical Hall-Effect Device”, IEEE Electron Device Letters, vol. Edl-5, No. 9, September 1984 auf S. 357 und 358 beschrieben wird. Das Hall-Sensorelement umfasst ein n-Substrat 100, in dem ein Sensorbereich 102 definiert ist, der lateral durch eingebrachte p-Bereiche 104a und 104b von dem n-Substrat 100 durch die sich ergebenden pn-Übergänge isoliert ist. Fünf n⁺-Kontakte 106a bis 106e sind an einer Oberfläche 108 des n-Substrats 100 im Sensorbereich 102 gebildet. Auf der Oberfläche 108 ist ferner eine isolierende Schicht 110, beispielsweise eine SiO₂-Schicht gebildet, die Ausnehmungen aufweist, um einen Zugriff auf die Kontaktbereiche 106a bis 106e zu ermöglichen. Auf der isolierenden Schicht 110 ist eine strukturierte Metallschicht 112, beispielsweise aus Polysilizium gebildet. Der n⁺-Kontakt 106c bildet einen zentralen Speisekontakt C1. Die äußeren n⁺-Kontakte 106a und 106e sind kurzgeschlossen und bilden zwei kurzgeschlossene, äußere Kontakte C2' und C2''. Die n⁺-Kontakte 106b und 106d bilden Spannungsabgriffe S1 und S2.The 1 shows a vertical Hall sensor element according to the prior art, as of RS Popovic in "The Vertical Hall-Effect Device", IEEE Electron Device Letters, vol. Edl-5, No. 9, September 1984 on pages 357 and 358 is described. The Hall sensor element comprises an n-type substrate 100 in which a sensor area 102 is defined laterally by introduced p-areas 104a and 104b from the n-substrate 100 is isolated by the resulting pn junctions. Five n ⁺ contacts 106a to 106e are on a surface 108 of the n-substrate 100 in the sensor area 102 educated. On the surface 108 is also an insulating layer 110 , For example, formed a SiO ₂ layer having recesses to access the contact areas 106a to 106e to enable. On the insulating layer 110 is a structured metal layer 112 formed, for example, polysilicon. The n ⁺ contact 106c forms a central supply contact C1. The outer n ⁺ contacts 106a and 106e are short-circuited and form two short-circuited external contacts C2 'and C2''. The n ⁺ contacts 106b and 106d form voltage taps S1 and S2.

Bei dem in 1 dargestellten, bekannten vertikalen Hall-Sensorelement wird zwischen dem zentralen Speisekontakt C1 und den zwei kurzgeschlossenen, äußeren Kontakten C2' und C2'' ein Stromfluss bewirkt, entweder durch eine Spannungs- oder eine Strom-Speisung. Die Hall-Spannung, die durch ein laterales Magnetfeld B hervorgerufen wird, wird an den zwei zwischen den Speisekontakten C1, C2', C2'' liegenden Spannungsabgriffen S1 und S2 gemessen. Bei dieser bekannten Anordnung ist wichtig, dass die in der Wanne bewirkte Stromverteilung eine oberflächennahe, vertikale Stromkomponente besitzt, d. h. eine senkrecht zu den Kontakten gewichtete Stromkomponente, um eine Potenzialänderung entlang der Oberfläche zu bewirken. Die konkrete Form der Stromdichteverteilung hängt dabei von der Dotierung und insbesondere von der Tiefe der Wanne bzw. des Sensorbereichs 102 ab.At the in 1 shown, known vertical Hall sensor element, a current flow is effected between the central supply contact C1 and the two short-circuited external contacts C2 'and C2'', either by a voltage or a power supply. The Hall voltage, which is caused by a lateral magnetic field B, is measured at the two voltage taps S1 and S2 lying between the supply contacts C1, C2 ', C2 ". In this known arrangement, it is important that the current distribution effected in the well have a near-vertical vertical current component, ie a current component weighted perpendicularly to the contacts, to effect a potential change along the surface. The concrete form of the current density distribution depends on the doping and in particular on the depth of the trough or of the sensor region 102 from.

Im Stand der Technik ist ferner ein grabenisolierter, vertikaler Hall-Sensor mit tiefen Kontakten bekannt, der z. B. von Steiner-Vanha, et al. „Trench-Hall Devices” in Journal of Microelectromechanical Systems, vol. 9, No., March 2000, S. 82–87 beschrieben wird. Dieser Sensor wird mittels eines sogenannten ”pre-CMOS-Prozesses” in einen Standard-CMOS-Prozess integriert. Der Sensor umfasst tiefe Kontakte, welche die Rückseite der vertikalen Hall-Platte kontaktieren. Tiefe Gräben, beispielsweise 20 μm tiefe Gräben (trenches) werden mit Oxid und Polysilizium aufgefüllt. Dieser Sensor ist jedoch nachteilhaft, da der Herstellungsprozess aufwendig ist und ferner hinsichtlich seiner Temperaturtauglichkeit den Einschränkungen der gemäß dem Standard-CMOS-Prozess hergestellten Ausleseschaltung unterworfen ist.In the prior art, a trench-insulated, vertical Hall sensor with deep contacts is also known, the z. B. from Steiner-Vanha, et al. "Trench-Hall Devices" in Journal of Microelectromechanical Systems, vol. 9, No., March 2000, pp. 82-87 is described. This sensor is integrated into a standard CMOS process by means of a so-called "pre-CMOS process". The sensor includes deep contacts that contact the back of the vertical Hall plate. Deep trenches, for example 20 μm deep trenches, are filled with oxide and polysilicon. However, this sensor is disadvantageous, since the manufacturing process is complicated and is also subject to the limitations of the read-out circuit produced according to the standard CMOS process in terms of its temperature capability.

Die Integration der in Dünnfilm-SOI-Technologie herzustellenden Ausleseschaltung und eines vertikalen Hall-Elements ist aufgrund des dünnen Si-Films, der typischerweise zwischen 0,1 μm und 0,2 μm dick ist, und der damit verbundenen fehlenden Tiefe der Wanne, die typischerweise einige Mikrometer tief sein sollte, äußerst schwierig, wie dies auch von L. Portmann in „A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300°C” auf S. 1402 dargelegt wurde.The integration of the readout circuit to be fabricated in thin film SOI technology and a vertical Hall element is due to the thin Si film, which is typically between 0.1 .mu.m and 0.2 .mu.m thick, and the associated lack of depth of the well typically a few microns deep, extremely difficult as well as L. Portmann in "A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300 ° C" on p. 1402 was set out.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen verbesserten Magnetfeldsensor und ein Verfahren zu dessen Herstellung zu schaffen, insbesondere einen Magnetfeldsensor, der eine ausreichende Empfindlichkeit aufweist, Hochtemperatur-tauglich ist und einfach zu realisieren ist.Based on this prior art, the present invention has the object to provide an improved magnetic field sensor and a method for its production, in particular a magnetic field sensor having sufficient sensitivity, high temperature is suitable and is easy to implement.

Diese Aufgabe wird durch einen Hall-Sensor gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 10 gelöst.This object is achieved by a Hall sensor according to claim 1 and by a method according to claim 10.

Die vorliegende Erfindung schafft einen Hall-Sensor, mit
einem SOI-Dünnfilm, der zumindest einen Teil einer Ausleseschaltung umfasst; und
einem vertikalen Hall-Sensorelement, das eine Halbleiterschicht mit einer Dicke, die größer als eine Dicke des SOI-Dünnfilms ist, umfasst,
wobei die Ausleseschaltung und das vertikale Hall-Sensorelement elektrisch verbunden sind.The present invention provides a Hall sensor, with
an SOI thin film comprising at least a portion of a readout circuit; and
a vertical Hall sensor element comprising a semiconductor layer having a thickness greater than a thickness of the SOI thin film,
wherein the readout circuit and the vertical Hall sensor element are electrically connected.

Die vorliegende Erfindung schafft ferner ein Verfahren zum Herstellen eines Hall-Sensors, mit folgenden Schritten:
Bereitstellen eines SOI-Dünnfilms, der zumindest einen Teil einer Ausleseschaltung umfasst,
Bereitstellen eines vertikalen Hall-Sensorelements, das eine Halbleiterschicht mit einer Dicke, die größer als eine Dicke des SOI-Dünnfilms ist, umfasst, und
elektrisches Verbinden der Ausleseschaltung und des vertikalen Hall-Sensorelements.The present invention further provides a method of manufacturing a Hall sensor, comprising the following steps:
Providing an SOI thin film comprising at least a portion of a readout circuit,
Providing a vertical Hall sensor element comprising a semiconductor layer having a thickness greater than a thickness of the SOI thin film, and
electrically connecting the readout circuit and the vertical Hall sensor element.

Gemäß einem ersten Ausführungsbeispiel der Erfindung umfasst der Hall-Sensor ein SOI-Substrat mit einem SOI-Dünnfilm und einem Substrat (Bulk-Substrat), wobei die Ausleseschaltung bzw. Elemente derselben in dem SOI-Dünnfilm gebildet sind. Das vertikale Hall-Sensorelement kann zusammen mit der Ausleseschaltung in dem Bulk-Substrat des SOI-Substrats oder getrennt von der Ausleseschaltung in einem SOI-Dickfilm eines weiteren SOI-Substrats umfassend den SOI-Dickfilm und ein Substrat (Bulk-Substrat) gebildet sein.According to a first embodiment of the invention, the Hall sensor comprises an SOI substrate with an SOI thin film and a substrate (bulk substrate), the readout circuit or elements thereof being formed in the SOI thin film. The vertical Hall sensor element may be formed together with the readout circuit in the bulk substrate of the SOI substrate or separately from the readout circuit in a SOI thick film of another SOI substrate comprising the SOI thick film and a substrate (bulk substrate).

Das vertikale Hall-Sensorelement kann gemäß Ausführungsbeispielen durch einen Sensorbereich gebildet sein, der in der Halbleiterschicht (in dem Bulk-Substrat bzw. in dem SOI-Dickfilm) gebildet ist, wobei der Sensorbereich durch einen mit einem isolierenden Material gefüllten Graben umgeben ist, wobei sich der Graben von einer ersten Oberfläche der Halbleiterschicht in dieselbe erstreckt. Abhängig von der Wahl der Halbleiterschicht (des Bulk-Substrats bzw. des SOI-Dickfilms), insbesondere abhängig von einer Grunddotierung desselben, kann auf eine zusätzliche Dotierung im Sensorbereich verzichtet werden Alternativ kann jedoch auch vorgesehen sein, in den Sensorbereich eine Dotierung einzubringen, die höher als eine Dotierung der Halbleiterschicht (des Bulk-Substrats bzw. des SOI-Dickfilms) ist.According to embodiments, the vertical Hall sensor element can be formed by a sensor region which is formed in the semiconductor layer (in the bulk substrate or in the SOI thick film), wherein the sensor region is surrounded by a trench filled with an insulating material the trench extends from a first surface of the semiconductor layer into the same. Depending on the choice of the semiconductor layer (of the bulk substrate or of the SOI thick film), in particular depending on a basic doping thereof, an additional doping in the sensor region can be used Alternatively, however, it may also be provided to introduce into the sensor region a doping which is higher than a doping of the semiconductor layer (of the bulk substrate or of the SOI thick film).

Gemäß Ausführungsbeispielen, bei denen ein SOI-Substrat mit SOI-Dünnfilm vorgesehen ist, werden die Elemente der Ausleseschaltung und die Elemente des vertikalen Hall-Sensorelements während eines gemeinsamen Herstellungsprozesses erzeugt. Die Elemente der Ausleseschaltung werden in der Dünnfilmschicht des SOI-Substrats erzeugt, und die Elemente des vertikalen Hall-Sensorelements, insbesondere der Sensorbereich, werden in dem Bulk-Substrat des SOI-Substrats erzeugt. Hierfür kann vorgesehen sein, in einem anfänglichen Schritt einen Sensorbereich in dem Bulk-Substrat des SOI-Substrats freizulegen, durch Öffnen der Dünnfilmschicht und der isolierenden Schicht in dem entsprechenden Bereich. Ferner kann vorgesehen sein, ein in vertikaler Richtung unteres Ende des Sensorbereichs, also ein der ersten Oberfläche des Sensorbereichs abgewandtes Ende desselben durch eine isolierende Schicht innerhalb der Halbleiterschicht (des Bulk-Substrats) zu definieren. Alternativ kann auch vorgesehen sein, die Halbleiterschicht (das Bulk-Substrat) von der Rückseite bis zum unteren Ende des vertikalen Halbleiterbereichs zurückzuätzen und freizulegen, und gegebenenfalls durch eine isolierende Schicht zu bedecken.According to embodiments in which an SOI substrate with SOI thin film is provided, the elements of the readout circuit and the elements of the vertical Hall sensor element are generated during a common manufacturing process. The elements of the readout circuit are generated in the thin film layer of the SOI substrate, and the elements of the vertical Hall sensor element, in particular the sensor region, are generated in the bulk substrate of the SOI substrate. For this purpose, it may be provided to expose a sensor area in the bulk substrate of the SOI substrate in an initial step by opening the thin film layer and the insulating layer in the corresponding area. Furthermore, it can be provided to define a lower end of the sensor region in the vertical direction, that is to say an end thereof facing away from the first surface of the sensor region, by an insulating layer within the semiconductor layer (of the bulk substrate). Alternatively, it may also be provided to etch back and expose the semiconductor layer (the bulk substrate) from the rear side to the lower end of the vertical semiconductor region, and optionally to cover it with an insulating layer.

Auf den Sensorbereich des vertikalen Hall-Sensorelements kann eine isolierende Schicht aufgebracht werden. Ferner kann das vertikale Hall-Sensorelement einen oder mehrere Kontakte umfassen, die sich durch die isolierende Schicht zu dem Sensorbereich erstrecken und denselben kontaktieren. Gemäß Ausführungsbeispielen der Erfindung kann vorgesehen sein, an der ersten Oberfläche des Sensorbereichs hochdotierte Kontaktbereiche für einen Anschluss an die Kontakte vorzusehen.An insulating layer can be applied to the sensor region of the vertical Hall sensor element. Further, the vertical hall sensor element may include one or more contacts extending through and contacting the sensor area to the sensor area. According to exemplary embodiments of the invention, provision can be made for providing heavily doped contact regions for connection to the contacts on the first surface of the sensor region.

Werden das vertikale Hall-Sensorelement und die Ausleseschaltung getrennt hergestellt (z. B. in dem SOI-Substrat und in dem weiteren SOI-Substrat), so werden die sich ergebenden Halbleiterstrukturen elektrisch miteinander verbunden, z. B. durch Wafer-Bonden mit einem Lötprozess, vorzugsweise einem SLID-Prozess (SLID = Solid-Liquid Interdiffusion) unter Verwendung von Cu/Sn oder Au/Sn).When the vertical Hall sensor element and the readout circuit are fabricated separately (eg, in the SOI substrate and in the further SOI substrate), the resulting semiconductor structures are electrically interconnected, e.g. By wafer bonding with a soldering process, preferably a SLID process (SLID = Solid-Liquid Interdiffusion) using Cu / Sn or Au / Sn).

Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird zunächst die Ausleseschaltung hergestellt. Nach der Fertigstellung der Ausleseschaltung wird der Sensorbereich durch eine Dickfilmschicht auf einem Teil der Oberfläche der Ausleseschaltung angeordnet, wobei die Dickfilmschicht vorzugsweise auf Kontakten, die durch die Ausleseschaltung bereitgestellt werden, aufgebracht wird und die verbleibenden Bereiche des Sensorbereichs mit einem isolierenden Material umgeben sind. Die Dickfilmschicht kann eine polykristaline Schicht aus Si, Ge oder GeSi mit einer Abscheidetemperatur von weniger als 500°C oder eine laser-ausgeheilte a-Si Schicht umfassen.According to a further embodiment of the invention, first the readout circuit is produced. Upon completion of the readout circuit, the sensor region is disposed through a thick film layer on a portion of the surface of the readout circuit, wherein the thick film layer is preferably applied to contacts provided by the readout circuit and the remaining regions of the sensor region are surrounded by an insulating material. The thick film layer may comprise a polycrystalline layer of Si, Ge or GeSi with a deposition temperature of less than 500 ° C or a laser-annealed a-Si layer.

Gemäß Ausführungsbeispielen der Erfindung wird somit eine Möglichkeit geschaffen, die Tiefe des aktiven Bereichs (z. B. eine Wanne) des vertikalen Hall-Sensors unabhängig von der Dicke des Films für die Ausleseschaltung zu wählen, wodurch sich ein empfindlicher Magnetfeldsensor ergibt, der Hochtemperatur-tauglich ist – insbesondere eine Hochtemperatur-geeignete Ausleseschaltung besitzt – und der einfach zu realisieren ist. Außerdem ermöglicht der erfindungsgemäße Ansatz eine modulare Nutzung verschiedener Technologien, was den Vorteil hat, dass der Entwicklungs- und Fertigungsaufwand gering gehalten werden kann.Thus, in accordance with embodiments of the invention, a way is provided of choosing the depth of the active region (eg, a well) of the vertical Hall sensor irrespective of the thickness of the readout circuit film, resulting in a sensitive magnetic field sensor capable of detecting high temperature is suitable - in particular, has a high-temperature-suitable readout circuit - and is easy to implement. In addition, the inventive approach allows a modular use of different technologies, which has the advantage that the development and manufacturing costs can be kept low.

Gemäß Ausführungsbeispielen wird ein Dünnfilm-SOI-Chip mit einer Ausleseschaltung entweder ”monolithisch” oder ”hybrid” mit einem vertikalen Hall-Sensorelement elektrisch verbunden und damit zu einer Sensoreinheit kombiniert. Das vertikale Hall-Sensorelement ist aus einer dicken Halbleiterschicht (dem Bulk-Substrat bzw. dem SOI-Dickfilm) hergestellt, z. B. einer Si-, SiGe- oder Ge-Halbleiterschicht, und ist dielektrisch isoliert, z. B. durch einen oder mehrere Oxid-gefüllte Gräben. pn-Übergänge für eine Isolation von anderen Bereichen innerhalb eines Halbleitersubstrats werden vermieden.According to embodiments, a thin-film SOI chip having a readout circuit either "monolithic" or "hybrid" is electrically connected to a vertical Hall sensor element and thus combined to form a sensor unit. The vertical Hall sensor element is made of a thick semiconductor layer (the bulk substrate or the SOI thick film), for. B. a Si, SiGe or Ge semiconductor layer, and is dielectrically isolated, for. B. by one or more oxide-filled trenches. PN junctions for isolation from other regions within a semiconductor substrate are avoided.

Ausführungsbeispiele werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert. Es zeigen:Embodiments will be explained below with reference to the accompanying drawings. Show it:

1 ein vertikales Hall-Sensorelement gemäß dem Stand der Technik; 1 a vertical Hall sensor element according to the prior art;

2 einen schematischen Ausschnitt einer Anordnung von Bauelementen zur dreidimensionalen Messung eines Magnetfelds; 2 a schematic section of an arrangement of components for three-dimensional measurement of a magnetic field;

3(a)–(i) Querschnittdarstellungen eines Verfahrens zur Herstellung eines Hall-Sensors gemäß einem Ausführungsbeispiel entlang des Schnitts A-A' in 2; 3 (a) - (i) cross-sectional views of a method for producing a Hall sensor according to an embodiment along the section AA 'in 2 ;

4 einen separaten Sensorchip mit Grabenisolation, wobei 4(a) einen Schnitt durch den separaten Sensorchip zeigt, und wobei 4(b) eine schematische Aufsicht zeigt, 4 a separate sensor chip with trench isolation, where 4 (a) shows a section through the separate sensor chip, and wherein 4 (b) a schematic plan view shows

5 einen Hall-Sensor, der durch Wafer-Bonden eines Sensorchips und eines Auslesechips. erhalten wurde; und 5 a Hall sensor by wafer bonding a sensor chip and a readout chip. was obtained; and

6(a)–(c) Querschnittdarstellungen eines Verfahrens zur Herstellung eines Hall-Sensors gemäß einem weiteren Ausführungsbeispiel. 6 (a) - (c) cross-sectional views of a method for producing a Hall sensor according to another embodiment.

Nachfolgend werden Ausführungsbeispiele der Erfindung näher erläutert. In der nachfolgenden Beschreibung werden gleiche oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.Hereinafter, embodiments of the invention are explained in detail. In the following description, the same or similar elements are given the same reference numerals.

2 zeigt einen schematischen Ausschnitt einer Anordnung von Bauelementen zur dreidimensionalen Messung eines Magnetfelds, beispielsweise die Anordnung von Bauelementen auf einem ASIC (ASIC = application specific integrated circuit = anwendungsspezifisch integrierte Schaltung), die gemäß Ausführungsbeispielen der Erfindung erzeugt werden kann. Der in 2 gezeigte Chip oder Hall-Sensor 200 umfasst eine Ausleseschaltung 202, die in 2 lediglich schematisch dargestellt ist und beispielhaft durch einen Feldeffekttransistor repräsentiert wird. Der Hall-Sensor 200 umfasst ferner ein laterales Hall-Sensorelement 204, welches durch einen quadratischen Bereich des Hall-Sensors 200 definiert ist, und welches jeweils zwei gegenüberliegende Anschlusskontakte 206a, 206b und 208a, 208b aufweist. Der Hall-Sensor 200 umfasst ferner einen ersten vertikalen Hall-Sensor 210, der innerhalb eines Sensorgebiets 212 gebildet ist. Innerhalb des Sensorgebiets 212 ist ein Graben 214 gebildet, der einen Sensorbereich 216 definiert. An einer Oberfläche des Sensorbereichs 216 sind fünf Kontakte 258a–258e angeordnet. Der Hall-Sensor 200 umfasst ferner ein zweites vertikales Hall-Sensorelement 220, das innerhalb eines Sensorgebiets 222 gebildet ist. Innerhalb des Sensorgebiets 222 ist ein Graben 224 gebildet, der einen Sensorbereich 226 umfasst, wobei an einer Oberfläche des Sensorbereichs 226 Kontakte 268a–268e gebildet sind. 2 zeigt ein stark schematische Aufsicht auf eine erfindungsgemäße Anordnung. Neben dem Dünnfilmtransistor, der die Ausleseschaltung repräsentiert, und dem lateralen Hall-Sensor zur Erfassung der vertikalen Magnetfeldkomponente ist der erste und der zweite vertikale Hall-Sensor zur Erfassung der lateralen Magnetfeldkomponente vorgesehen, wobei der laterale Hall-Sensor zur Messung des vertikalen Magnetfelds B_Z mit jeweils einem Anschlusskontakt an jeder Kante vorgesehen ist, und wobei die zwei vertikalen Hall-Sensoren zur Messung der x- und der y-Komponente des Magnetfelds in der Zeichenebene vorgesehen sind. 2 FIG. 12 shows a schematic section of an arrangement of components for the three-dimensional measurement of a magnetic field, for example the arrangement of components on an ASIC (Application Specific Integrated Circuit), which can be produced according to embodiments of the invention. The in 2 shown chip or Hall sensor 200 includes a readout circuit 202 , in the 2 is shown only schematically and is exemplified by a field effect transistor. The Hall sensor 200 further includes a lateral Hall sensor element 204 passing through a square area of the Hall sensor 200 is defined, and which in each case two opposite connection contacts 206a . 206b and 208a . 208b having. The Hall sensor 200 further includes a first vertical Hall sensor 210 which is within a sensor area 212 is formed. Within the sensor area 212 is a ditch 214 formed, which has a sensor area 216 Are defined. On a surface of the sensor area 216 are five contacts 258a - 258E arranged. The Hall sensor 200 further includes a second vertical Hall sensor element 220 within a sensor area 222 is formed. Within the sensor area 222 is a ditch 224 formed, which has a sensor area 226 includes, wherein on a surface of the sensor area 226 contacts 268a - 268E are formed. 2 shows a highly schematic plan view of an inventive arrangement. In addition to the thin film transistor, which represents the readout circuit, and the lateral Hall sensor for detecting the vertical magnetic field component, the first and the second vertical Hall sensor for detecting the lateral magnetic field component is provided, wherein the lateral Hall sensor for measuring the vertical magnetic field B _Z is provided with a respective terminal contact on each edge, and wherein the two vertical Hall sensors are provided for measuring the x and the y component of the magnetic field in the plane of the drawing.

Bei der in 2 gezeigten Ausführungsform ist mindestens ein lateraler Hall-Sensor 204 vorgesehen, der als Hall-Platte in einem Si-Dünnfilm hergestellt ist. Ferner ist mindestens ein vertikaler Hall-Sensor 210, 212 in das Bulk-Substrat des SOI-Substrats eingebracht und durch einen Dünnfilm Hochtemperatur CMOS-Prozess integriert.At the in 2 shown embodiment is at least one lateral Hall sensor 204 provided, which is made as a Hall plate in a Si thin film. Furthermore, at least one vertical Hall sensor 210 . 212 introduced into the bulk substrate of the SOI substrate and integrated by a thin film high temperature CMOS process.

Nachfolgend wird anhand der 3 die monolithische Integration eines vertikalen Hall-Sensorelements in einen Dünnfilm-SOI-Prozess gemäß einer ersten Ausführungsform der Erfindung erläutert. 3 ist eine beispielhafte Beschreibung der Herstellungsschritte für den Hall-Sensor, insbesondere für die Herstellung der Ausleseschaltung 202 und des zweiten vertikalen Hall-Sensors 220, wobei anhand der 3 mehrere Prozessquerschnitte entlang des Schnitts A-A' in 2 gezeigt werden. Die nachfolgende Beschreibung offenbart die Integration eines vertikalen Hall-Sensors in Dünnfilm-Technologie anhand von Schnitten durch das Layout eines Transistors, der stellvertretend für die HT (Hochtemperatur) CMOS-Ausleseschaltung steht, und eines vertikalen Hall-Sensorelements. Die Ausleseschaltung kann unter anderem Mittel für die Messwerterfassung, die Offset- und Temperaturkompensation und Datenverarbeitung enthalten. Ebenso kann die Ausleseschaltung Elemente umfassen, die auf dem Hall-Sensorchip als diskrete Elemente angeordnet sind.The following is based on the 3 explains the monolithic integration of a vertical Hall sensor element into a thin-film SOI process according to a first embodiment of the invention. 3 is an exemplary description of the manufacturing steps for the Hall sensor, in particular for the production of the readout circuit 202 and the second vertical Hall sensor 220 , using the 3 several process cross-sections along the section AA 'in 2 to be shown. The following description discloses the integration of a vertical Hall sensor in thin film technology by sections through the layout of a transistor representative of the HT (high temperature) CMOS readout circuit and a vertical Hall sensor element. The readout circuit may include, among other things, means for data acquisition, offset and temperature compensation, and data processing. Likewise, the readout circuit may comprise elements which are arranged on the Hall sensor chip as discrete elements.

3(a) zeigt eine Querschnittdarstellung entlang des Schnitts A-A' aus 2 und zeigt die Bereiche, in denen die Ausleseschaltung 202 und das erste vertikale Hall-Sensorelement 210 zu erzeugen sind. Ein Teil eines SOI-Wafers 230 ist gezeigt, welcher einen ersten Halbleiter-Dünnfilm 232, ein Substrat 234, eine vergrabene Oxidschicht 236 und ein freigelegtes Sensorgebiet 212 zeigt, welches beispielsweise durch ein Plasma-Ätzen durch das BOX 236 (buried Oxide = vergrabenes Oxid) mit einem Ätzstopp auf dem Substrat 234 erhalten wird. Das Substrat 234 ist vorzugsweise ein n-dotiertes Substrat, und der Dünnfilm 232 ist vorzugsweise ein schwach dotierter, dünner Silizium-Film, vorzugsweise mit einer Dicke zwischen 0,1 bis 0,3 μm. Die Dotierung des n-Substrats 234 und des Dünnfilms 232 liegt vorzugsweise im Bereich von 10¹³ bis 10¹⁵ cm^–3, wobei als Dotiermittel vorzugsweise Phosphor verwendet werden kann. In einem ersten Schritt wird durch Anwenden einer Phototechnik das Sensorgebiet 212 definiert, wobei mit Hilfe der Phototechnik der Silizium-Dünnfilm 232 und das vergrabene Oxid 236 entfernt werden, vorzugsweise mittels eines anisotropen Plasma-Ätzschrittes, der auf dem Substratmaterial endet. Vorzugsweise wird als Wafersubstrat ein gebondetes SOI-Substrat (BSOI) mit einer Schichtfolge aus Si-Film 232, vergrabenem Oxid 236 und Si-Substrat 234 verwendet. Alternativ können aber auch andere Spezialsubstrate Anwendung finden, beispielsweise ein gebondetes Substrat bestehend aus der Schichtfolge Si-Film, vergrabenes Oxid, Germanium- oder GaAs-Substrat, d. h. Materialien, die eine besonders hohe Beweglichkeit aufweisen, wodurch ein besonders empfindlicher, vertikaler Hall-Sensor realisierbar ist. Neben gebondeten SOI Substraten ist natürlich auch die Nutzung von sogenannten SIMOX-Substraten (SIMOX = Separation by Implanted Oxygen = Trennung durch implantierten Sauerstoff) möglich. Ebenso können epitaktisch auf ein Substrat aufgewachsene Halbleiterschichten verwendet werden. Sowohl die Dünnschicht für die Elemente der Auswerteschaltung als auch die Dickschicht zur Bildung des vertikalen Hall-Sensorelements können epitaktisch aufgewachsen werden. 3 (a) shows a cross-sectional view along the section AA 'from 2 and shows the areas where the readout circuit 202 and the first vertical Hall sensor element 210 are to be generated. Part of an SOI wafer 230 is shown, which is a first semiconductor thin film 232 , a substrate 234 , a buried oxide layer 236 and an exposed sensor area 212 shows, for example, by a plasma etching through the BOX 236 (Buried oxides) with an etch stop on the substrate 234 is obtained. The substrate 234 is preferably an n-doped substrate, and the thin film 232 is preferably a lightly doped, thin silicon film, preferably with a thickness between 0.1 to 0.3 microns. The doping of the n-substrate 234 and the thin film 232 is preferably in the range of 10 ¹³ to 10 ¹⁵ cm ^-3 , wherein phosphorus can be preferably used as a dopant. In a first step, by applying a phototechnology, the sensor area becomes 212 defined using the phototechnology of the silicon thin film 232 and the buried oxide 236 are removed, preferably by means of an anisotropic plasma etching step, which ends on the substrate material. Preferably, a bonded SOI substrate (BSOI) having a layer sequence of Si film is used as the wafer substrate 232 , buried oxide 236 and Si substrate 234 used. Alternatively, however, it is also possible to use other special substrates, for example a bonded substrate consisting of the layer sequence Si film, buried oxide, germanium or GaAs substrate, ie materials which have a particularly high mobility, as a result of which a particularly sensitive, vertical Hall sensor is feasible. In addition to bonded SOI substrates, of course, the use of so-called SIMOX substrates (SIMOX = separation by implanted oxygen = separation by implanted oxygen) possible. Likewise, semiconductor layers grown epitaxially on a substrate can be used. Both the thin film for the elements of the evaluation circuit and the thick film for forming the vertical Hall sensor element can be grown epitaxially.

Nachfolgend zur Freilegung des Sensorgebietes 212 erfolgt mittels einer weiteren Phototechnik die Erzeugung eines dotierten Bereichs, einer aktiven Wanne, für den vertikalen Hall-Sensor, wie dies in 3(b) gezeigt ist. Die dotierte Wanne 238 erstreckt sich ausgehend von einer freigelegten Oberfläche 240 des Substrats 234 in das Substrat 234. Die Dotierung kann beispielsweise mittels einer Ionenimplantation erfolgen, wobei die Dosis so eingestellt wird, dass eine erwünschte Dotierstoffkonzentration erreicht wird, die typischerweise im Bereich von 10¹³ bis 10¹⁷ cm^–3 liegt. Vorzugsweise liegt die oberflächennahe Dotierstoffkonzentration für Hochtemperaturanwendungen im Bereich einer Konzentration von etwa 10¹⁶ cm^–3, um den Einfluss thermisch erzeugter Ladungsträger auf die Ladungsträgerdichten und die damit einhergehende Empfindlichkeitsveränderung gering zu halten. Zur Vermeidung einer Ausbildung eines pn-Übergangs, der Leckströme bei hohen Temperaturen zur Folge hätte, wird als Dotierstoff ein Donator, hier Phosphor, gewählt, der bereits für die Dotierung des Substrats 234 verwendet wurde. Die Implantation wird gemäß Ausführungsbeispielen mittels einer langen Diffusion (einige Stunden) einige Mikrometer weit ausgetrieben, wobei typische Parameter für die lange Diffusion eine Zeitdauer von sieben Stunden bei 1100°C sind. Der auf diese Weise entstandene n-dotierte Bereich, der Wannenbereich 238, ist nicht durch einen pn-Übergang vom Rest des Substrats 234 isoliert, sondern unterscheidet sich nur durch die Dotierung. Bei anderen Ausführungsbeispielen kann auf die gerade beschriebene Implantation verzichtet werden, falls das Substrat 234 bereits eine erwünschte oder optimale Dotierung aufweist.Below for the exposure of the sensor area 212 the generation of a doped region, an active well, for the vertical Hall sensor, as shown in FIG 3 (b) is shown. The doped tub 238 extends from an exposed surface 240 of the substrate 234 in the substrate 234 , For example, doping may be accomplished by ion implantation, with the dose adjusted to achieve a desired dopant concentration typically in the range of 10 ¹³ to 10 ¹⁷ cm ^-3 . Preferably, the near-surface dopant concentration for high temperature applications is in the range of a concentration of about 10 ¹⁶ cm ^-3 in order to minimize the influence of thermally generated charge carriers on the carrier densities and the associated sensitivity change. To avoid formation of a pn junction, which would result in leakage currents at high temperatures, a donor, here phosphorus, is selected as the dopant, which is already used for doping the substrate 234 has been used. The implantation is expelled a few microns by a long diffusion (a few hours) according to embodiments, with typical parameters for the long diffusion being a period of seven hours at 1100 ° C. The resulting n-doped region, the well region 238 , is not due to a pn junction from the rest of the substrate 234 isolated, but differs only by the doping. In other embodiments, the implant just described may be dispensed with if the substrate 234 already has a desired or optimal doping.

Nach der Erzeugung der Wanne 238 durch die Ausdiffusion erfolgt die Strukturierung der aktiven Bereiche durch einen LOCOS-Prozess und eine Feldoxidation. Der LOCOS-Prozess bewirkt eine lokale Oxidation des Siliziums in den Bereichen 242a, 242b und 242c (siehe 3(c)). Zwischen den Bereichen 242a und 242b verbleibt ein Teil des Silizium-Dünnfilms 232, wodurch ein aktiver Bereich der Ausleseschaltung definiert ist. Auf der Oberfläche des verbleibenden Silizium-Dünnfilms 232 wird durch die Feldoxidation das Feldoxid 244 erzeugt. Wie zu erkennen ist, erfolgt die lokale Oxidation derart, dass das Sensorgebiet 212 frei bleibt. Dies wird dadurch bewirkt, dass das Sensorgebiet 212 vor der Oxidation mit Nitrid abgedeckt wurde. Durch die Oxidation ergeben sich dielektrisch isolierte Inseln, Aktivgebiete, bei dem in 3(c) gezeigten Beispiel der Bereich 202 der Ausleseschaltung und der Bereich 212 des vertikalen Hall-Sensorelements. Das Layout des Sensorgebiets 212 ist so gewählt, dass das Sensorgebiet 212 im Aktivgebiet liegt. Nach der Feldoxidation erfolgt die Erzeugung der CMOS-Bauelemente, beispielsweise der erforderlichen n- und p-Kanaltransistoren, der Widerstände, Kapazitäten und gegebenenfalls weiterer Schaltungselemente, wie beispielsweise eines EEPROMs. In 3(c) ist dieser Schritt durch die Erzeugung eines Feldeffekttransistors im Bereich der Ausleseschaltung 202 schematisch gezeigt. In dem nach dem LOCOS-Prozess verbleibenden Abschnitt des Si-Dünnfilms 232 wird eine Implantation zur Festlegung des Source-Bereichs 246 und zur Festlegung des Drain-Bereichs 248 durchgeführt. Zwischen dem Source-Bereich 246 und dem Drain-Bereich 248 ist der Kanalbereich 250 definiert. Im Bereich oberhalb des Kanalbereichs 250 wird ein Gate 252 erzeugt, wobei das Gate-Oxid durch das Feldoxid 244 bereitgestellt wird. Zusammen mit der Implantation des Source- und Drain-Bereichs werden Kontaktbereiche 218a–218e in dem Sensorbereich 212 erzeugt, von denen in 3(c) nur der Kontaktbereich 218c gezeigt ist. Die in 3(c) gezeigte Struktur ergibt sich als Folge der Erzeugung der Dünnfilm-Bauelemente, hier beispielsweise ein FET, wobei mit der S/D-Implantation (S/D = Source/Drain) für den NMOS-Transistor gleichzeitig die Kontaktimplantation für den VHS eingebracht wird, ohne dass im Sensorgebiet 212 ein pn-Übergang erzeugt wird. Die Erzeugung der CMOS-Bauelemente erfolgt unter Verwendung verschiedener, bekannter Prozessschritte, beispielsweise einer Schwellspannungs-Implantation, einer Oxidation, z. B. für das Gateoxid 244, und einer Polysilizium-Abscheidung, z. B. für das Gate 252. Nach der Polyoxidation des Polysiliziums erfolgt die Source- und Drain-Implantation für den Transistor, zusammen mit der Implantation für die Kontaktbereiche 218a–218e für den Hall-Sensor. Für die Erzeugung der Kontaktbereiche 218a–218e des Hall-Sensors können aber auch andere Donatoren implantiert werden, die im Prozessablauf eingesetzt werden. Alternativ kann die Implantation auch mit einer separaten Phototechnik erfolgen. Bei der Erzeugung des Transistors kann vorgesehen sein, die S/D-Implantation mit Hilfe einer Spacer-Technik durchzuführen, um einen LDD-Transistor (LDD = lightly doped drain = leicht dotierte Drain) zu erzeugen.After the generation of the pan 238 the outdiffusion causes the structuring of the active areas by a LOCOS process and field oxidation. The LOCOS process causes a local oxidation of the silicon in the areas 242a . 242b and 242c (please refer 3 (c) ). Between the areas 242a and 242b remains a part of the silicon thin film 232 , whereby an active region of the readout circuit is defined. On the surface of the remaining silicon thin film 232 becomes field oxide by field oxidation 244 generated. As can be seen, the local oxidation takes place in such a way that the sensor area 212 remains free. This is caused by the sensor area 212 was covered with nitride before oxidation. The oxidation results in dielectrically isolated islands, active areas, in which 3 (c) shown example of the area 202 the readout circuit and the area 212 the vertical Hall sensor element. The layout of the sensor area 212 is chosen so that the sensor area 212 located in the active area. After the field oxidation, the generation of the CMOS components, for example, the required n- and p-channel transistors, the resistors, capacitances and possibly other circuit elements, such as an EEPROM. In 3 (c) is this step by the generation of a field effect transistor in the region of the readout circuit 202 shown schematically. In the portion of the Si thin film remaining after the LOCOS process 232 becomes an implantation to fix the source area 246 and defining the drain region 248 carried out. Between the source area 246 and the drain region 248 is the channel area 250 Are defined. In the area above the channel area 250 becomes a gate 252 generated, wherein the gate oxide by the field oxide 244 provided. Together with the implantation of the source and drain region become contact areas 218a - 218e in the sensor area 212 generated, of which in 3 (c) only the contact area 218c is shown. In the 3 (c) As a result of the production of the thin-film components, in this case, for example, a FET is shown, with the S / D implantation (S / D = source / drain) for the NMOS transistor simultaneously introducing the contact implantation for the VHS, without that in the sensor area 212 a pn junction is generated. The generation of the CMOS devices is carried out using various known process steps, such as a threshold voltage implantation, oxidation, z. For the gate oxide 244 , and a polysilicon deposition, e.g. For the gate 252 , After polyoxidation of the polysilicon, the source and drain implantation for the transistor occurs, along with the implantation for the contact areas 218a - 218e for the Hall sensor. For the generation of contact areas 218a - 218e However, the Hall sensor can also be used to implant other donors that are used in the process. Alternatively, the implantation can also take place with a separate phototechnology. In the generation of the transistor, it may be provided to perform the S / D implantation using a spacer technique to produce a lightly doped drain (LDD) transistor.

Anschließend zur Erzeugung der CMOS-Bauelemente und der gegebenenfalls weiteren, lateralen Hall-Sensorelemente, wie beispielsweise des Hall-Sensors 204 aus 2, erfolgt die Einbringung von tiefen Gräben zur lateralen Begrenzung des vertikalen Hall-Sensors. 3(d) zeigt die sich ergebende Struktur. Im Sensorgebiet 212 wurde der Graben 214 erzeugt, der sich ausgehend von der ersten Oberfläche 240 des Sensorgebiets 212 in das Substrat 234 erstreckt. Der Graben 214 umgibt die Kontakte, wie dies in der Draufsicht in 2 zu erkennen ist, und erstreckt sich über die Wanne 238 hinaus in das Substrat 234. Der Graben 214 wird mittels einer Phototechnik unter Verwendung einer Graben- bzw. Trenchmaske erzeugt, und der Bereich, der von dem Graben 214 umschlossen ist, definiert den tatsächlichen Aktivbereich oder den Sensorbereich 216 des vertikalen Hall-Sensors. Die Gräben haben eine Breite von typischerweise 0,8 μm, vorzugsweise zwischen 0,6 und 2 μm, und eine Tiefe von einigen Mikrometern, typischerweise im Bereich von 1 μm bis 10 μm, vorzugsweise 5 μm – entsprechend der Tiefe des Wannenbereichs 238. Der Graben 214 ist geschlossen und umgibt die näherungsweise auf einer Linie liegenden Kontakte und die Kontaktbereiche 218a–218e des vertikalen Hall-Sensors 210.Subsequently, for the production of the CMOS components and optionally further, lateral Hall sensor elements, such as the Hall sensor 204 out 2 , the introduction of deep trenches to the lateral boundary of the vertical Hall sensor. 3 (d) shows the resulting structure. In the sensor area 212 became the ditch 214 generated, starting from the first surface 240 of the sensor area 212 in the substrate 234 extends. The ditch 214 surrounds the Contacts, as shown in the plan view in 2 can be seen, and extends over the tub 238 out into the substrate 234 , The ditch 214 is generated by a photo technique using a trench mask, and the area from the trench 214 enclosed defines the actual active area or the sensor area 216 of the vertical Hall sensor. The trenches have a width of typically 0.8 μm, preferably between 0.6 and 2 μm, and a depth of a few micrometers, typically in the range of 1 μm to 10 μm, preferably 5 μm, corresponding to the depth of the well region 238 , The ditch 214 is closed and surrounds the approximately in-line contacts and the contact areas 218a - 218e of the vertical Hall sensor 210 ,

Bei anderen Ausführungsbeispielen sind auch mehrfach ineinander verschachtelte Gräben zur Verbesserung der Spannungsfestigkeit möglich. Die Strukturierung der Isolationsgräben 214 erfolgt vorzugsweise mittels eines anisotropen Plasma-Ätzschrittes oder auch mittels eines Tiefen-Si-Ätzschrittes mit abwechselnden Passivierungs- und Ätzschritten (der sogenannte Bosch-Prozess). Als Maske für die Strukturierung des Grabens ist eine Lack- oder eine Hartmaske, insbesondere aus Oxid möglich.In other embodiments, multiple interleaved trenches to improve the dielectric strength are possible. The structuring of the isolation trenches 214 is preferably carried out by means of an anisotropic plasma etching step or by means of a deep Si etching step with alternating passivation and etching steps (the so-called Bosch process). As a mask for the structuring of the trench a lacquer or a hard mask, in particular of oxide is possible.

Nachfolgend zur Erzeugung der Gräben 214 werden diese mit einem fließfähigen Oxid, z. B. BPSG, aufgefüllt, wobei hierzu das ohnehin für die Isolation einer Metalllage erforderliche Zwischenoxid dienen kann. Die Grabenfüllung wird in einem Reflow-Prozess, typischerweise bei 850°C bis 960°C bei einer Zeitdauer zwischen 30 und 60 Minuten geglättet. 3(e) zeigt die Struktur nach dem Abscheiden des Zwischenoxids 254 und der Füllung des Grabens 214 und der Glättung der Oberfläche mittels eines Reflow-Prozesses.Subsequently to the creation of the trenches 214 These are with a flowable oxide, eg. B. BPSG, filled, in which case the required anyway for the isolation of a metal layer intermediate oxide can serve. The trench filling is smoothed in a reflow process, typically at 850 ° C to 960 ° C for a period of between 30 and 60 minutes. 3 (e) shows the structure after the deposition of the intermediate oxide 254 and the filling of the trench 214 and the smoothing of the surface by means of a reflow process.

Anschließend läuft das CMOS-Verfahren standardmäßig weiter, um die Strukturen zu kontaktieren. Genauer gesagt werden Kontaktlöcher geätzt und Metallisierungen aufgebracht, vorzugsweise aus Wolfram, um eine hohe Elektromigrationsfähigkeit zu erreichen. Der CMOS-Prozess läuft danach mit dem Aufbringen von gegebenenfalls weiteren Metallisierungsschichten und dem Aufbringen einer Passivierung weiter, wobei 3(f) die sich nach der Passivierung ergebende Struktur erzeugt. Wie zu erkennen ist, wurde in das Zwischenoxid 218 ein erstes Kontaktloch zur Kontaktierung des Gates 252 und ein zweites Kontaktloch zur Kontaktierung des Anschlussbereichs 218c eingebracht und mit einer ersten Wolframmetallisierung 256 bzw. einer zweiten Wolframmetallisierung 258c verfüllt, z. B. durch Aufbringen und strukturieren einer Metalllage. Anschließend erfolgt die Abscheidung einer Passivierungsschicht 260.Subsequently, the CMOS process continues by default to contact the structures. More specifically, via holes are etched and metallizations applied, preferably tungsten, to achieve high electromigration capability. The CMOS process then continues with the application of optionally further metallization layers and the application of a passivation, wherein 3 (f) which produces structure resulting from passivation. As can be seen, was in the intermediate oxide 218 a first contact hole for contacting the gate 252 and a second contact hole for contacting the terminal area 218c introduced and with a first tungsten metallization 256 or a second tungsten metallization 258c filled, z. B. by applying and structuring a metal layer. Subsequently, the deposition of a passivation layer takes place 260 ,

3(g) zeigt einen Schnitt entlang der Linie B-B' in 2 durch den vertikalen Hall-Sensor aus 3(f). Durch den eingebrachten Graben 214 ist der aktive Bereich oder Sensorbereich 216 des vertikalen Hall-Sensors lateral begrenzt. Nach unten hin ist der aktive Bereich durch die eingebrachte Dotierung begrenzt. 3 (g) shows a section along the line BB 'in 2 through the vertical Hall sensor 3 (f) , Through the introduced ditch 214 is the active area or sensor area 216 laterally bounded by the vertical Hall sensor. Towards the bottom, the active region is limited by the introduced doping.

Gemäß Ausführungsbeispielen kann auch eine ”schärfere” vertikale Begrenzung des aktiven Bereichs 216 erwünscht sein, beispielsweise durch Einbringung einer tiefen Ätzung von der Rückseite des Substrats 234 und einem anschließenden Aufbringen einer weiteren Passivierungsschicht auf der Rückseite. Eine solche Struktur ist in 3(h) gezeigt. Wie zu erkennen ist, wurde ausgehend von einer Rückseite 262 des Substrats 234 im Bereich unterhalb der Wanne 238 eine Rückätzung durchgeführt, so dass sich der ausgenommene Bereich 264 ergibt. Der Bereich 262a der Rückseite 262 des Substrats 234 definiert das ”untere” Ende des Sensorbereichs 216. Auf die Rückseite 262 des Substrats 234 wird eine weitere Passivierungsschicht 266 aufgebracht. Die Ätzung der Rückseite 262 des Substrats 234 kann beispielsweise durch den Bosch-Ätzprozess erfolgen. Dies führt zu einer elektrischen Trennung/Entkopplung zwischen dem Substrat 234 und dem Sensor 210. Eine solche Entkopplung kann erwünscht sein, falls das Substrat 234 unabhängig von den anderen Abschnitten der Schaltung, z. B. dem Sensorbereich 216, auf ein gesondertes Potenzial gelegt werden soll. Alternativ kann die elektrische Isolation des VHS 210 von dem Substratbereich unterhalb der Schaltung 202 auch dadurch erreicht werden, dass ein oder mehrere das Sensorgebiet umgebende Gräben von der Rückseite 262 des Substrats geätzt und verfüllt werden, wobei die Gräben auf der vergrabenen Oxidschicht enden.According to embodiments, a "sharper" vertical boundary of the active area may also be used 216 be desired, for example, by introducing a deep etching from the back of the substrate 234 and then applying a further passivation layer on the backside. Such a structure is in 3 (h) shown. As can be seen, was starting from a back 262 of the substrate 234 in the area below the tub 238 performed an etchback, so that the recessed area 264 results. The area 262a the back 262 of the substrate 234 defines the "lower" end of the sensor area 216 , On the back 262 of the substrate 234 becomes another passivation layer 266 applied. The etching of the back 262 of the substrate 234 can be done for example by the Bosch etching process. This leads to an electrical separation / decoupling between the substrate 234 and the sensor 210 , Such decoupling may be desirable if the substrate 234 regardless of the other sections of the circuit, eg. B. the sensor area 216 to be placed on a separate potential. Alternatively, the electrical isolation of the VHS 210 from the substrate area below the circuit 202 can also be achieved by one or more trenches surrounding the sensor area from the rear side 262 etched and filled with the substrate, the trenches terminating on the buried oxide layer.

Bei einem weiteren, alternativen Ausführungsbeispiel kam auf die Rückseitenätzung verzichtet werden, und der aktive Bereich 216 des VHS kann vertikal durch eine weitere, in das Substrat eingebrachte Oxidschicht begrenzt werden. 3(i) zeigt eine solche alternative Realisierung, beispielsweise mit einem gebondeten Spezialsubstrat mit zwei vergrabenen Oxidschichten. Die Struktur umfasst zusätzlich die vergrabene Oxidschicht 268, auf der die Gräben 214 enden, wodurch der vertikale Sensorbereich 216 definiert ist. Die Oxidschicht 268 lässt sich beispielsweise durch ein Substrat mit zwei gebondeten Si-Schichten, d. h. einem Substrat bestehend aus einem dünnen Si-Film, einer vergrabenen ersten Oxidschicht, einem dicken Si-Film, einer vergrabenen zweiten Oxidschicht und einem Substrat erzeugen, welches aus Ausgangs-Wafermaterial benutzt wird. Der zweite Dickfilm kann auch durch ein von Silizium verschiedenes Material mit hoher Hall-Beweglichkeit bzw. großer Bandlücke realisiert sein. Alternativ kann die Oxidschicht 268 durch eine tiefe, ggf. lokal begrenzte Sauerstoffimplantation unter dem Sensorgebiet 216 mit einer sich an die Öffnung des Sensorgebiets anschließenden Oxidation erfolgen. Hierbei besteht die Möglichkeit, die Oxidschicht 268 nur im Bereich unterhalb des Sensors 210 vorzusehen.In a further, alternative embodiment, the backside etching could be dispensed with, and the active area 216 The VHS can be bounded vertically by another, introduced into the substrate oxide layer. 3 (i) shows such an alternative implementation, for example with a bonded special substrate with two buried oxide layers. The structure additionally includes the buried oxide layer 268 on the trenches 214 which causes the vertical sensor area 216 is defined. The oxide layer 268 For example, it may be formed by a substrate having two bonded Si layers, that is, a substrate consisting of a thin Si film, a buried first oxide layer, a thick Si film, a buried second oxide layer, and a substrate using source wafer material becomes. The second thick film may also be realized by a material other than silicon with high Hall mobility or large band gap. Alternatively, the oxide layer 268 through a deep, possibly local limited oxygen implantation under the sensor area 216 with an oxidation following the opening of the sensor area. In this case, there is the possibility of the oxide layer 268 only in the area below the sensor 210 provided.

Nachfolgend wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben, gemäß dem der Sensor zweiteilig aufgebaut wird, also in Hybridform vorliegt. Ein Auslesechip wird beispielsweise unter Verwendung einer HT CMOS-Technologie unter Verwendung eines Dünnfilm-SOI-Substrats realisiert, vorzugsweise durch eine sogenannte FD-Technologie (FD = fully depleted). Getrennt hiervon wird in Dickfilm-SOI-Technik ein Sensorchip hergestellt. Der Auslesechip und der Sensorchip werden elektrisch miteinander verbunden, beispielsweise durch ein geeignetes Bonding-Verfahren. Als Bonding-Verfahren kommen beispielsweise eine Drahtverbindung von Chip zu Chip oder auch eine galvanische Verbindung von Chip zu Wafer oder Wafer zu Wafer in Betracht, wobei für eine Verbindung (Lötverfahren) insbesondere das SLID-Verfahren (SLID = Solid-Liquid Interdiffusion) unter Verwendung eines Lötmittels insbesondere bestehend aus galvanisch abgeschiedenen Kupfer und Zinn oder bestehend aus galvanisch abgeschiedenen Gold und Zinn in Betracht kommt. Ebenso kann eine direkte Verbindung von Chip zu Chip durch das bekannte Flip-Chip-Verfahren erfolgen. Der Vorteil des Ausführungsbeispiels in Hybridform besteht darin, dass die Dicke des Films des Materials für den Sensor unabhängig von der Filmdicke des Auslesechips wählbar ist, so dass insbesondere für die Realisierung des VHS auf ein vorteilhaftes Spezialmaterial, neben einkristallinem Silizium z. B. auf Galliumarsenid (hohe Beweglichkeit und hoher Bandgap) oder auf Germanium (hohe Hall-Beweglichkeit) zurückgegriffen werden kann. In diesem Fall kann anstelle eines Dickfilm-SOI-Substrats ein sogenanntes GOI-Substrat (GaAs bzw. Ge an Insulator) benutzt werden. Materialien mit hohem Bandabstand (Bandgap) sind besonders vorteilhaft zur Realisierung eines VHS für hohe Temperaturen, da der Halbleiter dann auch bei erhöhten Einsatztemperaturen extrinsisch bleibt.Hereinafter, another embodiment of the invention will be described, according to which the sensor is constructed in two parts, that is in hybrid form. For example, a readout chip is realized using HT CMOS technology using a thin film SOI substrate, preferably by a so-called FD (Fully Depleted) technology. Separately, a sensor chip is produced in thick-film SOI technology. The readout chip and the sensor chip are electrically connected to one another, for example by a suitable bonding method. As a bonding method, for example, a wire connection from chip to chip or a galvanic connection from chip to wafer or wafer to wafer into consideration, for a compound (soldering) in particular the SLID method (SLID = Solid-Liquid Interdiffusion) using a solder, in particular consisting of electrodeposited copper and tin or consisting of electrodeposited gold and tin comes into consideration. Likewise, a direct connection can be made from chip to chip by the known flip-chip method. The advantage of the embodiment in hybrid form is that the thickness of the film of the material for the sensor is independent of the film thickness of the readout chip selectable, so that in particular for the realization of the VHS on a beneficial special material, in addition to single crystal silicon z. B. on gallium arsenide (high mobility and high bandgap) or on germanium (high Hall mobility) can be used. In this case, instead of a thick film SOI substrate, a so-called GOI substrate (GaAs or Ge an insulator) may be used. High bandgap materials are particularly advantageous for realizing a high temperature VHS because the semiconductor then remains extrinsic even at elevated use temperatures.

Der Sensorchip enthält einen oder mehrere grabenisolierte, vertikale Hall-Sensoren, die vorzugsweise so angeordnet sind, dass durch jeweils senkrecht zueinander angeordnete Sensorelemente die Richtung des Magnetfelds, genauer gesagt, die Richtung des auf die Oberfläche projizierten Magnetfelds in Bezug auf eine vorbestimmte Referenzlinie, bestimmt werden kann. In dem Dünnfilm-SOI-Auslesechip ist vorzugsweise mindestens ein lateraler Hall-Sensor (Hall-Platte) oder alternativ auch ein MAGFET oder eine Magnetodiode zur Erfassung der z-Komponente des Feldes (senkrecht zur Oberfläche) monolithisch integriert. Die Kombination, d. h. die elektrische Verbindung beider Chips resultiert in der Erzeugung einer Sensoreinheit, welche in der Lage ist, die x, y und z-Komponente des Magnetfeldes zu messen.The sensor chip contains one or more trench-isolated vertical Hall sensors, which are preferably arranged such that the direction of the magnetic field, or more precisely the direction of the magnetic field projected onto the surface with respect to a predetermined reference line, is determined by sensor elements arranged perpendicular to one another can be. In the thin-film SOI read-out chip, preferably at least one lateral Hall sensor (Hall plate) or alternatively also a MAGFET or a magnetodiode for detecting the z component of the field (perpendicular to the surface) is monolithically integrated. The combination, d. H. the electrical connection of both chips results in the creation of a sensor unit which is capable of measuring the x, y and z components of the magnetic field.

Der separate Sensorchip wird vorzugsweise auf einem Dickfilm SOI-Substrat hergestellt, wobei die typische Filmdicke ca. 1 bis 6 μm beträgt und damit unabhängig vom dünnen Siliziumfilm gewählt werden kann. Die Dotierung für den aktiven Bereich des VHS liegt zwischen 10¹⁴ und 10¹⁷ cm^–3, wobei als Donator vorzugsweise Phosphor eingesetzt wird. Vorzugsweise liegt die Dotierung bei 10¹⁶ cm^–3. Die Dotierung kann auch durch eine entsprechend dotierte EPI-Abscheidung eingestellt werden oder alternativ durch eine Ionenimplantation eines geeigneten Dotierstoffes mit einer anschließenden Ausdiffusion und gleichzeitiger Ausheilung. Der Sensorbereich wird durch sich bis zu dem vergrabenen Oxid erstreckende Gräben von dem umgebenen Substrat elektrisch isoliert, so dass eine allseitig isolierte Insel entsteht. Die entstehenden Gräben werden dabei vorzugsweise mit einem fließfähigen Oxid aufgefüllt, welches gleichzeitig als Zwischenoxid dient.The separate sensor chip is preferably produced on a thick film SOI substrate, wherein the typical film thickness is about 1 to 6 microns and thus can be selected independently of the thin silicon film. The doping for the active region of the VHS is between 10 ¹⁴ and 10 ¹⁷ cm ^-3 , wherein preferably phosphorus is used as a donor. Preferably, the doping is 10 ¹⁶ cm ^-3 . The doping may also be adjusted by a suitably doped EPI deposition or alternatively by ion implantation of a suitable dopant followed by outdiffusion and simultaneous annealing. The sensor region is electrically insulated from the surrounding substrate by trenches extending to the buried oxide, thereby forming an island isolated on all sides. The resulting trenches are preferably filled with a flowable oxide, which also serves as an intermediate oxide.

4 zeigt eine typische Ausführung eines separaten Sensorchips mit Grabenisolation, wobei 4(a) einen Schnitt durch den separaten Sensorchip zeigt, und 4(b) eine schematische Aufsicht. 4 shows a typical embodiment of a separate sensor chip with trench isolation, wherein 4 (a) shows a section through the separate sensor chip, and 4 (b) a schematic view.

Wie in 4(a) gezeigt ist, umfasst der Sensorchip 300 ein SOI-Substrat 302, welches einen SOI-Dickfilm 304, eine vergrabene Oxidschicht 306 und ein Substrat 308 (Bulk-Substrat) umfasst. In dem Siliziumdickfilm 304 ist der Graben 314 gebildet, der den Sensorbereich 316 umschließt. Der Sensorbereich 316 umfasst an einer Oberfläche 320 des Dickfilms 304 die n-dotierten Anschlussbereiche 318a bis 318g. Ferner ist auf der Oberfläche 320 ein Zwischenoxid 354 abgeschieden, und Kontakte 358a bis 358g sind vorgesehen, die sich durch das Oxid 354 erstrecken und mit den Anschlussbereichen 318a bis 318g in Kontakt sind. Der aktive Bereich oder Sensorbereich 316 ist somit durch die vergrabene Oxidschicht 306, die Gräben 314 und die Oxidschicht 354 begrenzt. 4(b) zeigt eine Aufsicht auf die Struktur aus 4(a) und zeigt hier insbesondere den Bereich 316, der durch den Graben 314 umschlossen ist sowie die Kontakte 358a bis 358g. Der in 4 dargestellte Sensor umfasst gemäß dem Ausführungsbeispiel sieben Kontakte, die näherungsweise auf einer Linie liegen, wie dies aus 4(b) zu erkennen ist.As in 4 (a) is shown, the sensor chip comprises 300 an SOI substrate 302 which is a SOI thick film 304 , a buried oxide layer 306 and a substrate 308 (Bulk substrate). In the silicon thick film 304 is the ditch 314 formed the sensor area 316 encloses. The sensor area 316 covers on a surface 320 the thick film 304 the n-doped connection areas 318a to 318g , Further, on the surface 320 an intermediate oxide 354 isolated, and contacts 358a to 358g are provided by the oxide 354 extend and with the connection areas 318a to 318g are in contact. The active area or sensor area 316 is thus through the buried oxide layer 306 , the ditches 314 and the oxide layer 354 limited. 4 (b) shows a view of the structure 4 (a) and shows here in particular the area 316 by the ditch 314 is enclosed as well as the contacts 358a to 358g , The in 4 shown sensor comprises according to the embodiment seven contacts, which are approximately in line, as is made 4 (b) can be seen.

Die beiden äußeren Kontakte CS (358a, 358g) sind elektrisch zusammengeschaltet und liegen auf demselben Potenzial. Zwischen den Kontakten CS und dem zentralen Kontakt CC (358c) wird ein Stromfluss bewirkt. Die entstehende Hall-Spannung wird zwischen den Kontakten SL und SR (358b, 358e) abgegriffen. Die optionalen Kontakte OL und OR (358b, 358f) dienen zur Kompensation eines möglichen Offset. Zwischen den Kontakten können gemäß einem Ausführungsbeispiel zusätzliche, dielektrisch isolierte Gates, z. B. aus Polysilizium, zur Potentialformung vorgesehen sein.The two outer contacts CS ( 358a . 358g ) are electrically interconnected and are at the same potential. Between the contacts CS and the central contact CC ( 358c ), a current flow is effected. The resulting Hall voltage is between the contacts SL and SR ( 358b . 358E ). The optional contacts OL and OR ( 358b . 358f ) are used to compensate for a possible offset. Between the contacts, according to an embodiment, additional, dielectrically isolated gates, for. B. of polysilicon, be provided for potential shaping.

5 zeigt den Auslesechip 400, der ein SOI-Substrat 402 umfasst, welches einen SOI-Dünnfilm 404, eine Oxidschicht 406, ein Substrat 408 und eine Isolierungsschicht 410 umfasst. In der SOI-Dünnfilmschicht 404 sind auf die oben beschriebene Art und Weise die Elemente für die Ausleseschaltung (452 bezeichnet z. B. ein Gate eines Transistors der die Ausleseschaltung repräsentiert) definiert, wobei die Isolierungsschicht 410 die Metallisierungen 458 für die Kontaktierung der Elemente der Ausleseschaltung umfasst. In 5 sind die Metallisierungen 458 schematisch gezeigt, einschließlich eines freigelegten Anschlusskontakts 458'. 5 zeigt ferner die Sensorschaltung 300', die im wesentlichen der in 4 gezeigten Schaltung entspricht, jedoch nur mit fünf Kontakten. 5 shows the selection chip 400 , which is an SOI substrate 402 comprising an SOI thin film 404 , an oxide layer 406 , a substrate 408 and an insulation layer 410 includes. In the SOI thin-film layer 404 are in the manner described above, the elements for the readout circuit ( 452 designates z. B. a gate of a transistor which represents the readout circuit), wherein the insulating layer 410 the metallizations 458 for contacting the elements of the readout circuit. In 5 are the metallizations 458 shown schematically, including an exposed terminal 458 ' , 5 further shows the sensor circuit 300 ' , which is essentially the one in 4 shown circuit corresponds, but only with five contacts.

Gemäß der Ausführungsform, wie sie hier beschrieben wird, wird ein Hall-Sensor durch Verbinden des Sensorchips 300' und des Auslesechips 400 erzeugt, wobei, wie in 5 gezeigt ist, eine Verbindung durch Wafer-Bonden mit einem Lötprozess, vorzugsweise einem SLID-Prozess (z. B. unter Verwendung von Cu/Sn oder Au/Sn) erfolgt. Die Lötbumps werden vorzugsweise galvanisch aufgebracht. Die Lötverbindung 470 ist schematisch in 5 gezeigt. Der Sensorchip wird kopfüber auf den Auslesechip 400 mit einem Lötprozess angebondet, wobei hierbei die Anschlusspads auf dem Sensorchip mit zugeordneten Anschlusspads auf dem Auslesechip elektrisch verbunden werden. Um eine niedrige Bauhöhe zu erreichen, kann das Substrat 308 des Sensorchips 300' und/oder das Substrat 408 des Ansteuerchips 400 gedünnt werden. Dies ist insbesondere dann erwünscht, falls der Sensorchip 300' und der Auslesechip 400 durch Wafer-zu-Wafer-Verbindung miteinander verbunden werden. In diesem Fall kann der aufgebondete Sensor-Wafer 308 z. B. durch eine Prozessfolge aus Schleifen und einem auf dem Oxid stoppenden Gasphasen-Ätzschritt (XeF2 oder SF6-Ätzen) selektiv zum Oxid entfernt werden. Alternativ zur Verbindung durch Wafer-Bonden kann auch eine Drahtverbindung von Chip zu Chip vorgesehen sein, wobei hier der Auslesechip neben einen oder mehreren Sensorchips in ein Gehäuse eingebracht wird, beispielsweise eingeklebt oder eingelötet wird, und die Chips durch entsprechende Bonddrähte, z. B. Aluminium- oder Golddrähte, miteinander verbunden werden.According to the embodiment as described herein, a Hall sensor becomes by connecting the sensor chip 300 ' and the selection chip 400 generated, where, as in 5 1, bonding is performed by wafer bonding with a soldering process, preferably a SLID process (eg, using Cu / Sn or Au / Sn). The solder bumps are preferably applied galvanically. The solder connection 470 is schematic in 5 shown. The sensor chip is turned upside down on the readout chip 400 bonded with a soldering process, in which case the connection pads on the sensor chip are electrically connected to associated connection pads on the readout chip. To achieve a low height, the substrate can 308 of the sensor chip 300 ' and / or the substrate 408 of the drive chip 400 to be thinned. This is particularly desirable if the sensor chip 300 ' and the selection chip 400 be connected by wafer-to-wafer connection. In this case, the bonded sensor wafer 308 z. For example, a process sequence of loops and an oxide-stopping gas phase etching step (XeF2 or SF6 etching) selectively removes the oxide. As an alternative to the connection by wafer bonding, a wire connection may be provided from chip to chip, in which case the readout chip is inserted next to one or more sensor chips in a housing, for example, glued or soldered, and the chips by appropriate bonding wires, for. As aluminum or gold wires are connected together.

Nachfolgend wird ein weiteres Ausführungsbeispiel der Erfindung erläutert, welches eine monolithische Integration von Sensor und Ausleseschaltung in einem Post-CMOS-Prozess realisiert.Hereinafter, another embodiment of the invention will be explained, which realizes a monolithic integration of sensor and readout circuit in a post-CMOS process.

Ausgangspunkt ist ein fertigprozessiertes SOI-Substrat mit den Elementen der Ausleseschaltung und einer planarisierten Oberfläche mit gefüllten Wolfram-Kontaktlöchern. 6(a) zeigt ein solches Substrat in schematischer Schnittdarstellung. Das Substrat umfasst ein SOI-Substrat 500 mit einem SOI-Dünnfilm 502, einer Oxidschicht 504, einem Substrat 506 und einer ein- oder mehrschichtigen. Passivierungsschicht 510, deren obere Oberfläche 510a planarisiert ist. In der Dünnfilmschicht 502 sind beispielsweise die Drain und Source-Bereiche des schematisch gezeigten Transistors mit dem Gate 552 gezeigt, wobei die Passivierungsschicht 510 eine oder mehrere strukturierte Metallisierungsebenen umfasst, die die Kontakte 556a und 556b der Ausleseschaltung sowie die Kontakte 558a bis 558d für den Anschluss des VHS umfassen.The starting point is a ready-processed SOI substrate with the elements of the readout circuit and a planarized surface with filled tungsten contact holes. 6 (a) shows such a substrate in a schematic sectional view. The substrate comprises an SOI substrate 500 with a SOI thin film 502 , an oxide layer 504 , a substrate 506 and a single or multi-layered. passivation 510 whose upper surface 510a is planarized. In the thin film layer 502 For example, the drain and source regions of the transistor shown schematically are connected to the gate 552 shown, wherein the passivation layer 510 includes one or more patterned metallization levels that comprise the contacts 556a and 556b the readout circuit as well as the contacts 558a to 558d for connecting the VHS.

Ausgehend von dieser Struktur erfolgt eine Abscheidung eines polykristallinen Materials 516 bei niedriger Abscheidungstemperatur direkt auf die Anschlusskontakte 558a bis 558d, wobei als polykristallines Material (Sensormaterial) z. B. PECVD-Germanium mit Abscheidungstemperaturen von weniger als 500°C, vorzugsweise weniger als 450°C, in Betracht kommt. Aufgrund der vergleichsweise niedrigen Abscheidetemperatur wird das Basissubstrat nicht nachteilig beeinflusst. Das Material wird bereits bei der Abscheidung dotiert, wobei dieser Vorgang als Sonderschritt erst nach der CMOS-Fertigung des Dünn filmsubstrat durchgeführt wird. Die sich ergebende Struktur ist in 6(b) gezeigt, in der der auf die Oberfläche 510 abgeschiedene Dickfilm 516 aus einem Sensormaterial gezeigt ist. Das Sensormaterial kann z. B. polykristallines Germanium oder SiGe oder a-Si sein, welches durch ein Laser Annealing – Laser-Ausheilung – polykristallin wird. Das Sensormaterial wird bei Temperaturen von weniger als 450°C direkt auf die Kontakte 558a bis 558d abgeschieden und anschließend strukturiert. Die Schicht 516 bildet den Sensorbereich für das vertikale Sensorelement.Starting from this structure, a deposition of a polycrystalline material takes place 516 at low deposition temperature directly on the connection contacts 558a to 558d , wherein as polycrystalline material (sensor material) z. B. PECVD germanium with deposition temperatures of less than 500 ° C, preferably less than 450 ° C, into consideration. Due to the comparatively low deposition temperature, the base substrate is not adversely affected. The material is already doped during the deposition, this process being carried out as a special step only after the CMOS production of the thin-film substrate. The resulting structure is in 6 (b) shown in the on the surface 510 deposited thick film 516 is shown from a sensor material. The sensor material may, for. Example, polycrystalline germanium or SiGe or a-Si, which is by a laser annealing - laser annealing - polycrystalline. The sensor material is applied directly to the contacts at temperatures of less than 450 ° C 558a to 558d separated and then structured. The layer 516 forms the sensor area for the vertical sensor element.

Nach der Erzeugung des Dickfilms aus dem Sensormaterial wird eine Schutzpassivierung 518 abgeschieden und anschließend wird der Kontakt 556a als externer Kontakt der Ausleseschaltung freigelegt. 6(c) zeigt die sich ergebende Struktur nach der Abscheidung der Schutzpassivierung 518 und der Öffnung des Pads 520. Diese Ausführungsform hat den Vorteil, dass in dem Basisprozess nicht eingegriffen werden muss.After the thick film of the sensor material is formed, a protective passivation becomes 518 separated and then the contact 556a exposed as external contact of the readout circuit. 6 (c) shows the resulting structure after the deposition of the protective passivation 518 and the opening of the pad 520 , This embodiment has the advantage that there is no need to intervene in the basic process.

Ausführungsbeispiele der Erfindung wurden oben unter Bezugnahme auf n-dotierte Halbleiter beschrieben. Die Erfindung ist nicht hierauf beschränkt, vielmehr können ebenso p-dotierte Halbleiter verwendet werden.Embodiments of the invention have been described above with reference to n-doped semiconductors. The invention is not limited to this, but p-type semiconductors may also be used.

Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Although some aspects have been described in the context of a device, it will be understood that these aspects also constitute a description of the corresponding method, so that a block or a component of a device is also to be understood as a corresponding method step or as a feature of a method step. Similarly, aspects described in connection with or as a method step also represent a description of a corresponding block or detail or feature of a corresponding device.

Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.The embodiments described above are merely illustrative of the principles of the present invention. It will be understood that modifications and variations of the arrangements and details described herein will be apparent to others of ordinary skill in the art. Therefore, it is intended that the invention be limited only by the scope of the appended claims and not by the specific details presented in the description and explanation of the embodiments herein.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturCited non-patent literature

• „Hall Effect Device” von R. S. Popovic, Seite 198 [0004] "Hall Effect Device" by RS Popovic, page 198 [0004]
• L. Portmann in „A SOI CMOS Hall effect sensor architecture for high termperature applications up to 300°C”, Sensor 2002, Proc. IEEE, S. 1401–1406 [0004] L. Portmann in "A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300 ° C", Sensor 2002, Proc. IEEE, pp. 1401-1406 [0004]
• „Hall-Effect Devices” von R. S. Popovic, S. 202 [0005] "Hall Effect Devices" by RS Popovic, p. 202 [0005]
• R. S. Popovic in „The Vertical Hall-Effect Device”, IEEE, Electron Device Letters, vol. Edl-5, No. 9, September 1984, S. 357–358 [0005] RS Popovic in "The Vertical Hall-Effect Device", IEEE, Electron Device Letters, vol. Edl-5, No. 9, September 1984, pp. 357-358 [0005]
• R. S. Popovic in „The Vertical Hall-Effect Device”, IEEE Electron Device Letters, vol. Edl-5, No. 9, September 1984 auf S. 357 und 358 [0006] RS Popovic in "The Vertical Hall-Effect Device", IEEE Electron Device Letters, vol. Edl-5, No. 9, September 1984 at p. 357 and 358 [0006]
• Steiner-Vanha, et al. „Trench-Hall Devices” in Journal of Microelectromechanical Systems, vol. 9, No., March 2000, S. 82–87 [0008] Steiner-Vanha, et al. "Trench-Hall Devices" in Journal of Microelectromechanical Systems, vol. 9, No., March 2000, pp. 82-87 [0008]
• L. Portmann in „A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300°C” auf S. 1402 [0009] L. Portman in "A SOI CMOS Hall effect sensor architecture for high temperature applications up to 300 ° C" on p. 1402. [0009]

Claims (19)

Hall-Sensor, mit einem SOI-Dünnfilm (232; 404; 502), der zumindest einen Teil einer Ausleseschaltung (202; 400; 500) umfasst; und einem vertikalen Hall-Sensorelement (210; 300, 300'), das eine Halbleiterschicht (234; 304; 516) mit einer Dicke, die größer als eine Dicke des SOI-Dünnfilms (232; 404; 502) ist, umfasst, wobei die Ausleseschaltung (202; 400; 500) und das vertikale Hall-Sensorelement (210; 300, 300') elektrisch verbunden sind.Hall sensor, with a SOI thin film ( 232 ; 404 ; 502 ) comprising at least a portion of a readout circuit ( 202 ; 400 ; 500 ); and a vertical Hall sensor element ( 210 ; 300 . 300 ' ) comprising a semiconductor layer ( 234 ; 304 ; 516 ) having a thickness greater than a thickness of the SOI thin film ( 232 ; 404 ; 502 ), wherein the readout circuit ( 202 ; 400 ; 500 ) and the vertical Hall sensor element ( 210 ; 300 . 300 ' ) are electrically connected. Hall-Sensor nach Anspruch 1, mit einem SOI-Substrat (230; 402), das den SOI-Dünnfilm (232; 404) und ein Substrat (234, 408) umfasst, wobei die Halbleiterschicht (234; 304) das Substrat (234) des SOI-Substrats (230) oder einen SOI-Dickfilm (304) eines weiteren SOI-Substrats (302), das den SOI-Dickfilm (304) und ein weiteres Substrat (308) aufweist, umfasst, und wobei das vertikale Hall-Sensorelement (210; 300, 300') zusammen mit der Ausleseschaltung (202) in dem Substrat (234) des SOI-Substrats (230) oder getrennt von der Ausleseschaltung (400) in dem SOI-Dickfilm (304) des weiteren SOI-Substrats (302) gebildet ist.Hall sensor according to claim 1, comprising an SOI substrate ( 230 ; 402 ) containing the SOI thin film ( 232 ; 404 ) and a substrate ( 234 . 408 ), wherein the semiconductor layer ( 234 ; 304 ) the substrate ( 234 ) of the SOI substrate ( 230 ) or a SOI thick film ( 304 ) of another SOI substrate ( 302 ), which is the SOI thick film ( 304 ) and another substrate ( 308 ), and wherein the vertical Hall sensor element ( 210 ; 300 . 300 ' ) together with the readout circuit ( 202 ) in the substrate ( 234 ) of the SOI substrate ( 230 ) or separated from the readout circuit ( 400 ) in the SOI thick film ( 304 ) of the further SOI substrate ( 302 ) is formed. Hall-Sensor nach Anspruch 1 oder 2, bei dem das vertikale Hall-Sensorelement (210; 300, 300') einen Sensorbereich (216; 316) in der Halbleiterschicht (234; 304) umfasst, der durch einen Graben (214; 314) festgelegt ist, der sich von einer ersten Oberfläche (240; 320) der Halbleiterschicht (234; 304) in die Halbleiterschicht (234; 304) erstreckt und mit einem isolierenden Material gefüllt ist.Hall sensor according to claim 1 or 2, wherein the vertical Hall sensor element ( 210 ; 300 . 300 ' ) a sensor area ( 216 ; 316 ) in the semiconductor layer ( 234 ; 304 ) by a trench ( 214 ; 314 ), which extends from a first surface ( 240 ; 320 ) of the semiconductor layer ( 234 ; 304 ) in the semiconductor layer ( 234 ; 304 ) and filled with an insulating material. Hall-Sensor nach Anspruch 3, bei dem der Sensorbereich (216) eine Dotierung aufweist, die höher ist als eine Dotierung der Halbleiterschicht (234).Hall sensor according to claim 3, wherein the sensor area ( 216 ) has a doping which is higher than a doping of the semiconductor layer ( 234 ). Hall-Sensor nach Anspruch 3 oder 4, bei dem ein unteres, der ersten Oberfläche (240; 320) der Halbleiterschicht (234; 304) abgewandtes Ende des Sensorbereichs (216; 316) durch die zumindest teilweise zurückgeätzte oder gedünnte zweite Oberfläche (262a) der Halbleiterschicht (234) oder durch eine Schicht (268; 306) aus einem isolierenden Material in der Halbleiterschicht (234; 304) definiert ist.Hall sensor according to claim 3 or 4, wherein a lower, the first surface ( 240 ; 320 ) of the semiconductor layer ( 234 ; 304 ) remote end of the sensor area ( 216 ; 316 ) by the at least partially etched back or thinned second surface ( 262a ) of the semiconductor layer ( 234 ) or through a layer ( 268 ; 306 ) of an insulating material in the semiconductor layer ( 234 ; 304 ) is defined. Hall-Sensor nach einem der Ansprüche 2 bis 5, bei dem das vertikale Hall-Sensorelement (210; 300, 300') eine isolierende Schicht (254; 354) auf dem Sensorbereich (216; 316) und einen oder mehrere Kontakte (258, 358) umfasst, die sich durch die isolierende Schicht (254; 354) zu dem Sensorbereich (216; 316) erstrecken.Hall sensor according to one of claims 2 to 5, wherein the vertical Hall sensor element ( 210 ; 300 . 300 ' ) an insulating layer ( 254 ; 354 ) on the sensor area ( 216 ; 316 ) and one or more contacts ( 258 . 358 ), which extends through the insulating layer ( 254 ; 354 ) to the sensor area ( 216 ; 316 ). Hall-Sensor nach einem der Ansprüche 2 bis 6, bei dem die Ausleseschaltung (400) und das vertikale Hall-Sensorelement (300, 300') durch Wafer-Bonden mit einem Lötprozess, vorzugsweise einem SLID-Prozess unter Verwendung von Cu/Sn oder Au/Sn) verbunden sind.Hall sensor according to one of claims 2 to 6, wherein the read-out circuit ( 400 ) and the vertical Hall sensor element ( 300 . 300 ' ) are connected by wafer bonding with a soldering process, preferably a SLID process using Cu / Sn or Au / Sn). Hall-Sensor nach Anspruch 1, bei dem die Halbleiterschicht eine Dickfilmschicht (516) ist, die auf einem Teil einer Oberfläche (510a) der Ausleseschaltung (500) angeordnet ist.Hall sensor according to Claim 1, in which the semiconductor layer is a thick-film layer ( 516 ) which is on a part of a surface ( 510a ) of the readout circuit ( 500 ) is arranged. Hall-Sensor nach Anspruch 8, bei dem die Dickfilmschicht (516) eine polykristaline Schicht aus Si, Ge oder GeSi mit einer Abscheidetemperatur von weniger also 500°C oder eine laser-ausgeheilte a-Si Schicht umfasst.Hall sensor according to claim 8, wherein the thick film layer ( 516 ) comprises a polycrystalline layer of Si, Ge or GeSi with a deposition temperature of less than 500 ° C or a laser-annealed a-Si layer. Verfahren zum Herstellen eines Hall-Sensors, mit folgenden Schritten: Bereitstellen eines SOI-Dünnfilms (232; 404; 502), der zumindest einen Teil einer Ausleseschaltung (202; 400; 500) umfasst, Bereitstellen eines vertikalen Hall-Sensorelements (210; 300, 300'), das eine Halbleiterschicht (234; 304; 516) mit einer Dicke, die größer als eine Dicke des SOI-Dünnfilms ist, umfasst, und elektrisches Verbinden der Ausleseschaltung (202; 400; 500) und des vertikalen Hall-Sensorelements (232; 432; 532).Method for producing a Hall sensor, comprising the following steps: providing an SOI thin film ( 232 ; 404 ; 502 ) comprising at least a portion of a readout circuit ( 202 ; 400 ; 500 ), providing a vertical Hall sensor element ( 210 ; 300 . 300 ' ) comprising a semiconductor layer ( 234 ; 304 ; 516 ) having a thickness greater than a thickness of the SOI thin film, and electrically connecting the readout circuit (10) 202 ; 400 ; 500 ) and the vertical Hall sensor element ( 232 ; 432 ; 532 ). Verfahren nach Anspruch 10, bei dem die Ausleseschaltung (202; 400) in einem SOI-Dünnfilm (232; 432) eines SOI-Substrats (230; 402), das den SOI-Dünnfilm (232; 404) und ein Substrat (234, 408) umfasst, erzeugt wird, die Halbleiterschicht (234; 304) das Substrat (234) des SOI-Substrats (230) oder einen SOI-Dickfilm (304) eines weiteren SOI-Substrats (302), das den SOI-Dickfilm (304) und ein weiteres Substrat (308) aufweist, umfasst, und das vertikale Hall-Sensorelement (210; 300, 300') zusammen mit der Ausleseschaltung (202) in dem Substrat (234) des SOI-Substrats (230) oder getrennt von der Ausleseschaltung (400) in dem SOI-Dickfilm (304) des weiteren SOI-Substrats (302) erzeugt wird.Method according to Claim 10, in which the readout circuit ( 202 ; 400 ) in an SOI thin film ( 232 ; 432 ) of an SOI substrate ( 230 ; 402 ) containing the SOI thin film ( 232 ; 404 ) and a substrate ( 234 . 408 ) is generated, the semiconductor layer ( 234 ; 304 ) the substrate ( 234 ) of the SOI substrate ( 230 ) or a SOI thick film ( 304 ) of another SOI substrate ( 302 ), which is the SOI thick film ( 304 ) and another substrate ( 308 ), and the vertical Hall sensor element ( 210 ; 300 . 300 ' ) together with the readout circuit ( 202 ) in the substrate ( 234 ) of the SOI substrate ( 230 ) or separated from the readout circuit ( 400 ) in the SOI thick film ( 304 ) of the further SOI substrate ( 302 ) is produced. Verfahren nach Anspruch 10 oder 11, bei dem das Bereitstellen des vertikalen Hall-Sensorelements (210; 300, 300') folgende Schritte umfasst: Bilden eines Grabens (214; 314) in der Halbleiterschicht (234; 304), der sich von einer ersten Oberfläche (240; 320) der Halbleiterschicht (234; 304) in die Halbleiterschicht (234; 304) erstreckt, wobei der von dem Graben (214; 314) umschlossene Bereich einen Sensorbereich (216; 316) des vertikalen Hall-Sensorelements (210; 300, 300') definiert; und Füllen des Grabens (214; 314) mit einem isolierenden Material.A method according to claim 10 or 11, wherein the provision of the vertical Hall sensor element ( 210 ; 300 . 300 ' ) comprises the steps of: forming a trench ( 214 ; 314 ) in the semiconductor layer ( 234 ; 304 ) extending from a first surface ( 240 ; 320 ) of the semiconductor layer ( 234 ; 304 ) in the semiconductor layer ( 234 ; 304 ), whereby that of the trench ( 214 ; 314 ) enclosed area a sensor area ( 216 ; 316 ) of the vertical Hall sensor element ( 210 ; 300 . 300 ' ) Are defined; and filling the trench ( 214 ; 314 ) with an insulating material. Verfahren nach Anspruch 12, bei dem ein Abschnitt der Halbleiterschicht (234), die den Sensorbereich (216) umfasst, dotiert wird, so dass der Abschnitt eine Dotierung aufweist, die höher ist als die Dotierung der Halbleiterschicht (234). The method of claim 12, wherein a portion of the semiconductor layer ( 234 ), which covers the sensor area ( 216 ) is doped, so that the portion has a doping which is higher than the doping of the semiconductor layer ( 234 ). Verfahren nach Anspruch 12 oder 13, mit folgenden Schritten: Erzeugen einer isolierenden Schicht (268; 306) in der Halbleiterschicht (234; 304) oder Rückätzen eines Teils (262a) der zweiten Oberfläche (262) der Halbleiterschicht (234), um ein der ersten Oberfläche (240; 320) der Halbleiterschicht (234; 304) abgewandtes Ende des Sensorbereichs (216, 316) zu definieren.Method according to claim 12 or 13, comprising the following steps: producing an insulating layer ( 268 ; 306 ) in the semiconductor layer ( 234 ; 304 ) or re-etching a part ( 262a ) of the second surface ( 262 ) of the semiconductor layer ( 234 ) to one of the first surface ( 240 ; 320 ) of the semiconductor layer ( 234 ; 304 ) remote end of the sensor area ( 216 . 316 ) define. Verfahren nach einem der Ansprüche 12 bis 14, mit folgenden Schritten: Aufbringen einer isolierenden Schicht (254; 354) auf dem Sensorbereich (216; 316); und Bilden eines oder mehrerer Kontakte (258; 358), die sich durch die isolierende Schicht (254; 354) zu dem Sensorbereich (216; 316) erstrecken.Method according to one of claims 12 to 14, comprising the following steps: application of an insulating layer ( 254 ; 354 ) on the sensor area ( 216 ; 316 ); and forming one or more contacts ( 258 ; 358 ) extending through the insulating layer ( 254 ; 354 ) to the sensor area ( 216 ; 316 ). Verfahren nach einem der Ansprüche 11 bis 15, bei dem die Ausleseschaltung (400) und das vertikale Hall-Sensor (300, 300') durch Wafer-Bonden mit einem Lötprozess, vorzugsweise einem SLID-Prozess unter Verwendung von Cu/Sn oder Au/Sn) verbunden werden.Method according to one of Claims 11 to 15, in which the readout circuit ( 400 ) and the vertical Hall sensor ( 300 . 300 ' ) by wafer bonding with a soldering process, preferably a SLID process using Cu / Sn or Au / Sn). Verfahren nach einem der Ansprüche 11 bis 15, bei dem die Ausleseschaltung (202) in dem SOI-Dünnfilm (232) des SOI-Substrats (230) erzeugt wird, und bei dem das vertikale Hall-Sensorelement (210) in dem Substrat (234) des SOI-Substrats (230) erzeugt wird, wobei das Verfahren folgenden Schritt umfasst: Freilegen eines Bereichs einer Oberfläche (240) des Substrats (234) des SOI-Substrats (230), um ein Sensorgebiet (212) für das vertikale Hall-Sensorelement (210) zu definieren.Method according to one of Claims 11 to 15, in which the readout circuit ( 202 ) in the SOI thin film ( 232 ) of the SOI substrate ( 230 ) and in which the vertical Hall sensor element ( 210 ) in the substrate ( 234 ) of the SOI substrate ( 230 ), the method comprising the step of: exposing a portion of a surface ( 240 ) of the substrate ( 234 ) of the SOI substrate ( 230 ) to a sensor area ( 212 ) for the vertical Hall sensor element ( 210 ) define. Verfahren nach Anspruch 10, bei dem das Bereitstellen des vertikalen Hall-Sensorelements ein Erzeugen einer Halbleiterdickfilmschicht (516) auf der Ausleseschaltung (500) umfasst.The method of claim 10, wherein providing the vertical Hall sensor element comprises generating a semiconductor thick film layer. 516 ) on the readout circuit ( 500 ). Verfahren nach Anspruch 18, bei dem die Dickfilmschicht (516) eine polykristaline Schicht aus Si, Ge oder GeSi mit einer Abscheidetemperatur von weniger als 500°C oder eine laser-ausgeheilte a-Si Schicht umfasst.The method of claim 18, wherein the thick film layer ( 516 ) comprises a polycrystalline layer of Si, Ge or GeSi having a deposition temperature of less than 500 ° C or a laser-annealed a-Si layer.

Images