DE102010029290B4 - Optical receiver structure and method of making same - Google Patents

Optical receiver structure and method of making same Download PDF

Info

Publication number
DE102010029290B4
DE102010029290B4 DE201010029290 DE102010029290A DE102010029290B4 DE 102010029290 B4 DE102010029290 B4 DE 102010029290B4 DE 201010029290 DE201010029290 DE 201010029290 DE 102010029290 A DE102010029290 A DE 102010029290A DE 102010029290 B4 DE102010029290 B4 DE 102010029290B4
Authority
DE
Germany
Prior art keywords
layer
contact layer
active layer
sequence
optical receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE201010029290
Other languages
German (de)
Other versions
DE102010029290A1 (en
Inventor
Prof. Dr. Vogt Holger
Dr. Russ Marco
Qiang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE201010029290 priority Critical patent/DE102010029290B4/en
Publication of DE102010029290A1 publication Critical patent/DE102010029290A1/en
Application granted granted Critical
Publication of DE102010029290B4 publication Critical patent/DE102010029290B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Abstract

Optische Empfängerstruktur (100) mit folgenden Merkmalen: einer ersten Kontaktschicht (110), die auf einem Substrat (105) angeordnet ist; einer aktiven Schichtfolge (120), die auf der ersten Kontaktschicht (110) angeordnet ist, wobei die aktive Schichtfolge eine intrinsische Schicht, eine Halbleiterschicht eines ersten Dotierungstyps, die an eine erste Seite der intrinsischen Schicht angrenzt und eine Halbleiterschicht eines zweiten Dotierungstyps, die an eine der ersten Seite gegenüberliegende Seite der intrinsischen Schicht angrenzt, aufweist; einer zweiten Kontaktschicht (130), die zumindest teilweise auf einer von der intrinsischen Schicht abgewandten Oberfläche einer der Halbleiterschichten der aktiven Schichtfolge (120) angeordnet ist, wobei die zweite Kontaktschicht voneinander getrennte Pixel, die durch einen isolierenden Graben definiert werden, leitfähig kontaktiert; und isolierenden Gräben (140), die sich durch die aktive Schichtfolge (120) erstrecken und voneinander getrennte Bereiche (150) der aktiven Schichtfolge (120) und der ersten Kontaktschicht (110) definieren; wobei ein Material, mit dem die Gräben (140) gefüllt sind, sich nicht auf eine obere Oberfläche (122) der aktiven Schichtfolge (120) erstreckt, wobei Abschnitte (132) der zweiten Kontaktschicht (130) auf einer durch die Gräben (140) und angrenzende Bereiche der aktiven Schichtfolge (120) gebildeten Oberfläche angeordnet sind; wobei die zweite Kontaktschicht (130) direkt auf der oberen Oberfläche (122) der aktiven Schichtfolge (120) angeordnet ist.Optical receiver structure (100) having the following features: a first contact layer (110) which is arranged on a substrate (105); an active layer sequence (120) which is arranged on the first contact layer (110), wherein the active layer sequence comprises an intrinsic layer, a semiconductor layer of a first doping type adjoining a first side of the intrinsic layer and a semiconductor layer of a second doping type adjoining a side of the intrinsic layer opposite the first side is adjacent; a second contact layer (130) which is arranged at least partially on a surface of one of the semiconductor layers of the active layer sequence (120) facing away from the intrinsic layer, the second contact layer making conductive contact with pixels which are separated from one another and are defined by an insulating trench; and insulating trenches (140) which extend through the active layer sequence (120) and define regions (150) of the active layer sequence (120) and the first contact layer (110) that are separate from one another; wherein a material with which the trenches (140) are filled does not extend onto an upper surface (122) of the active layer sequence (120), wherein sections (132) of the second contact layer (130) on one of the trenches (140) and adjacent areas of the active layer sequence (120) formed surface are arranged; wherein the second contact layer (130) is arranged directly on the upper surface (122) of the active layer sequence (120).

Description

Ausführungsbeispiele der Erfindung beziehen sich auf eine optische Empfängerstruktur und ein Verfahren zum Herstellen derselben. Weitere Ausführungsbeispiele der Erfindung beziehen sich auf eine optische Empfängerstruktur auf CMOS und deren Herstellung.Embodiments of the invention relate to an optical receiver structure and a method for producing the same. Further embodiments of the invention relate to an optical receiver structure on CMOS and their manufacture.

In der Literatur sind CCDs (charged coupled device, ladungsgekoppelte Schaltung) bekannt, die für den sichtbaren Bereich und angrenzendes UV und NIR (300 nm–1.000 nm) geeignet sind. Bei CCDs ist jedoch wenig bzw. keine On-Chip-(Auf-dem-Chip)Signalverarbeitung möglich, was insbesondere für einzelne Pixel einer CCD gilt.In the literature, charge coupled devices (CCDs) are known which are suitable for the visible and adjacent UV and NIR (300 nm-1000 nm). With CCDs, however, little or no on-chip (on-chip) signal processing is possible, which is especially true for individual pixels of a CCD.

CMOS-(complementary metal oxide semiconductor, komplementärer Metall-Oxid-Halbleiter)Bildaufnehmer haben typischerweise drei bis vier Transistoren je Pixel, die neben der Photodiode angeordnet sind. Bei hochskalierten Sensoren für Consumer-Anwendungen (Verbraucheranwendungen) haben diese bis zu nur 1,5 Transistoren, d. h. mehrere Pixel teilen sich die Elektronik Der Flächenanteil der Photodiode bzw. der optisch aktiven Fläche an der Pixel-Gesamtfläche (der so genannte Füllfaktor) liegt nur noch bei ca. 50%, wie es in der Albert Theuwissen: „CMOS Image Sensors: State-Of-The-Art and Future Perspectives”, 33rd European Solid State Circuits Conference, ESSCIRC, Munich, 2007, Seiten 21–27 beschrieben ist, und häufig noch darunter.Complementary metal oxide semiconductor (CMOS) imagers typically have three to four transistors per pixel located adjacent to the photodiode. For upscaled sensors for consumer applications (consumer applications), these have up to 1.5 transistors, i. H. several pixels are shared by the electronics The area fraction of the photodiode or of the optically active surface at the pixel total area (the so-called fill factor) is only about 50%, as described in the Albert Theuwissen: "CMOS Image Sensors: State- Of-The-Art and Future Perspectives, "33rd European Solid State Circuits Conference, ESSCIRC, Munich, 2007, pp. 21-27, and often below.

Bei kleinen Pixelmaßen oder bei komplexerer Signalverarbeitung im Pixel wird der Füllfaktor immer kleiner. Damit verschlechtern sich die optischen Eigenschaften und das Rauschen nimmt zu. Ein Beispiel hierfür ist die Integration eines Ladungsmultiplikators per Pixel für hochempfindliche Imager (Bildaufnehmer), wie es in der Ryu Shimizu et al.: „A Charge-Multiplication CMOS Image Sensor Suitable for Low-Light-Level Imaging”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, BD. 44, NR. 12, DEZEMBER 2009, Seiten 3.603–3608 beschrieben ist. In diesem Fall erhält man nur noch einen Füllfaktor von 10%.With small pixel dimensions or with more complex signal processing in the pixel, the fill factor gets smaller and smaller. This degrades the optical properties and the noise increases. An example of this is the integration of a charge multiplier per pixel for high-sensitivity imagers (imagers), as described in the Ryu Shimizu et al .: "A Charge-Multiplication CMOS Image Sensor Suitable for Low-Light-Level Imaging", IEEE JOURNAL OF SOLID STATE CIRCUITS, BD. 44, NR. 12, DECEMBER 2009, pages 3,603,3608. In this case, you only get a fill factor of 10%.

Ein im Stand der Technik bekannter Lösungsansatz zur Vermeidung des gerade genannten Problems beruht auf einer Anordnung des lichtempfindlichen Pixels (z. B. einer Photodiode) oberhalb der CMOS-Schicht. In diesem Fall sind also das lichtempfindliche Pixel und die CMOS-Schicht nicht mehr nebeneinander, sondern übereinander angeordnet, wie es in der Jeremy A. Theil et al.: „a-Si:H photodiode technology for advanced CMOS active pixel sensor imagers”, Journal of Non-Crystalline Solids 299–302 (2002), Seiten 1.234–1.239 und in der N. Moussy et al.: „A highly reliable Amorphous Silicon photosensor for above IC CMOS image sensor”, IEEE International Electron Devices Meeting, 2006. IEDM'06 beschrieben ist.An approach known in the art for avoiding the problem just mentioned is based on an arrangement of the photosensitive pixel (eg a photodiode) above the CMOS layer. In this case, therefore, the photosensitive pixel and the CMOS layer are no longer next to each other, but arranged one above the other, as described in Jeremy A. Theil et al .: "a-Si: H photodiode technology for advanced CMOS active pixel sensor imagers", Journal of Non-Crystalline Solids 299-302 (2002), pages 1,234-1,239 and in N. Moussy et al .: "A highly reliable amorphous silicon photosensor for CMOS image sensor IC", IEEE International Electron Devices Meeting, 2006. IEDM'06 is described.

Herstellbar sind solche Strukturen durch Schichtabscheidung auf CMOS-Wafern, was insbesondere unter „Post Processing” oder „Above IC Processing” bekannt ist. Dabei sind die CMOS-Wafer mit der Pixelelektronik als Ausgangssubstrat fertiggestellt. Die Pixelelektronik nimmt in jedem Pixel die ganze Fläche ein. Auf diese Wafer wird die lichtempfindliche Schichtfolge, die typischerweise ein Array (Raster) aus Photodioden darstellt, aufgebracht. Bei anderen Wellenlängen ist auch eine Schicht aus einem Photoleiter (z. B. PbSe für 3–5 μm) möglich.Such structures can be produced by layer deposition on CMOS wafers, which is known in particular under "Post Processing" or "Above IC Processing". In this case, the CMOS wafers are finished with the pixel electronics as the starting substrate. The pixel electronics occupy the entire area in each pixel. The photosensitive layer sequence, which typically represents an array of photodiodes, is applied to these wafers. At other wavelengths, a layer of a photoconductor (eg PbSe for 3-5 μm) is also possible.

Gemäß dem Artikel von Jeremy A. Theil wird zunächst auf einen planaren Wafer ein Metall abgeschieden („Bottom Pixel contact”) und strukturiert. Dann wird eine erste n-dotierte a-Si-(amorphes Silizium)Schicht („n-type a-Si”) abgeschieden und strukturiert. Dann wird eine Doppelschicht aus intrinsischem a-Si („intrinsic a-Si”) und p-dotiertem a-Si („p-type a-Si”) abgeschieden und strukturiert. Dann wird eine leitfähige lichtdurchlässige Schicht abgeschieden („transparent conductor”) und strukturiert. Zuletzt wird dann das Bondpad geöffnet. Bei dieser Struktur hat der „transparent conductor” seitlich Kontakt zu den Schichten „intrinsic a-Si” und „p-type a-Si”.According to the article by Jeremy A. Theil, a metal is first deposited on a planar wafer ("bottom pixel contact") and patterned. Then, a first n-type a-Si (amorphous silicon) layer ("n-type a-Si") is deposited and patterned. Then, a bilayer of intrinsic a-Si ("intrinsic a-Si") and p-type a-Si ("p-type a-Si") is deposited and patterned. Then, a conductive translucent layer is deposited ("transparent conductor") and patterned. Finally, the bondpad is opened. In this structure, the "transparent conductor" laterally contacts the layers "intrinsic a-Si" and "p-type a-Si".

Gemäß dem Artikel von N. Moussy wird auf eine planarisierte CMOS-Oberfläche mit Vias eine Chromschicht abgeschieden und strukturiert. Darauf wird ganzflächig intrinsisches a-Si (i-a-Si) und p-dotiertes a-Si abgeschieden. Cr und i-a-Si bilden dabei lokale (per Pixel) Schottky-Dioden. Auf diese Schicht wird eine leitfähige transparente ITO-(indium tin oxide, Indium-Zinn-Oxid)Schicht abgeschieden. Dann werden die a-Si-Schichten und die ITO-Schicht strukturiert. Darauf wird ein Isolator abgeschieden und strukturiert. Dann wird ein Metall abgeschieden und strukturiert. Schließlich werden die Bondpads geöffnet.According to the article by N. Moussy, a chromium layer is deposited and patterned on a planarized CMOS surface with vias. On top of this, intrinsic a-Si (i-a-Si) and p-doped a-Si are deposited over the whole area. Cr and i-a-Si form local (per pixel) Schottky diodes. Onto this layer a conductive transparent ITO (indium tin oxide, indium tin oxide) layer is deposited. Then, the a-Si layers and the ITO layer are patterned. Then an insulator is deposited and structured. Then a metal is deposited and structured. Finally, the bond pads are opened.

In der US 6 501 065 B1 wird ein CMOS-Bildaufnehmer beschrieben, der einen Aufbau der Struktur nach 9 hat. Die in 9 gezeigte Struktur weist eine erste leitfähige Schicht 14 zum Anschluss einer unteren Halbleiterschicht 20 einer a-Si p-i-n-(p-dotierte Schicht, intrinsische Schicht, n-dotierte Schicht)Diode 20, 21, 22 auf. Ferner weist die Struktur eine erste dielektrische Schicht 25 mit einer Öffnung und eine zweite leitfähige Schicht 27 zum Anschluss einer oberen Halbleiterschicht 22 der Diode 20, 21, 22 auf Hierbei wird die untere Halbleiterschicht 20 über einem Loch angeordnet, das kleiner als die Abmessung des Pixels ist. Daher ergibt sich typischerweise eine nicht homogene Oberfläche.In the US Pat. No. 6,501,065 B1 For example, a CMOS imager will be described which follows structure of the structure 9 Has. In the 9 The structure shown has a first conductive layer 14 for connecting a lower semiconductor layer 20 an a-Si pin (p-doped layer, intrinsic layer, n-doped layer) diode 20 . 21 . 22 on. Furthermore, the structure has a first dielectric layer 25 with an opening and a second conductive layer 27 for connecting an upper semiconductor layer 22 the diode 20 . 21 . 22 Here, the lower semiconductor layer becomes 20 placed over a hole that is smaller than the dimension of the pixel. Therefore, a non-homogeneous surface typically results.

Ferner kostet die Öffnung im Layer bzw. der dielektrischen Schicht 25 mit Anschlussschicht 27 Platz, wodurch die effektive lichtempfindliche Pixelfläche kleiner wird. Darüber hinaus hat die Anschlussschicht bzw. zweite leitfähige Schicht 27 keine schützende Schicht obendrauf. Solch eine fehlende Passivierung ist unüblich in der Halbleiterindustrie. Schließlich ist die dielektrische Schicht 25 eigentlich nicht notwendig, bzw. läge besser oberhalb der zweiten leitfähigen Schicht 27. Furthermore, the opening in the layer or the dielectric layer costs 25 with connection layer 27 Space, whereby the effective photosensitive pixel area becomes smaller. In addition, the connection layer or second conductive layer has 27 no protective layer on top. Such a lack of passivation is uncommon in the semiconductor industry. Finally, the dielectric layer 25 actually not necessary, or would be better above the second conductive layer 27 ,

In der US 2008/0 315 252 A1 wird eine andere Struktur beschrieben, bei der amorphes SiGe mit dazwischenliegender verspannter Si-Schicht auf einem Wafer mit einer Schaltung angeordnet ist. Die Schichten sind hierbei ganzflächig abgeschieden und ganzflächig belassen. Eine Trennung der Schichten findet nur in der unteren bzw. oberen Elektrode statt. Anstelle von a-SiGe ist auch Poly-SiGe bei niedriger Temperatur auf dem Metall der unteren Elektrode möglich. Die Verspannung ist jedoch schwierig reproduzierbar einzustellen, wobei die in der US 2008/0 315 252 A1 gezeigte 2B so nur für einkristallines Material, aber keineswegs für amorphes Material gilt.In the US 2008/0315252 A1 Another structure is described in which amorphous SiGe with an intervening strained Si layer is disposed on a wafer with a circuit. The layers are deposited over the entire surface and left over the entire surface. A separation of the layers takes place only in the lower or upper electrode. Instead of a-SiGe, poly-SiGe is also possible at low temperature on the metal of the lower electrode. However, the tension is difficult to set reproducible, with the US 2008/0315252 A1 shown 2 B so only for single crystalline material, but by no means applies to amorphous material.

In 10 ist eine Struktur gemäß der US 7 279 729 B2 gezeigt, bei der es einen Metallanschluss 30 zum CMOS gibt. Der Metallanschluss 30 ist durch eine Isolationsschicht 32 seitlich isoliert. Darauf befindet sich ein Isolator 34, 35, der gegebenenfalls als Doppelschicht ausgebildet ist, und von einem Via V unterbrochen wird. Auf dem Isolator 34, 35 befinden sich eine Kathodenschicht 38 aus n-dotiertem a-Si, wobei einzelne Kathodenbereiche seitlich durch mit Isoliermaterial gefüllte Gräben 40 isoliert sind. Auf der undotierten a-Si-Schicht 42 befindet sich ganzflächig eine Anodenschicht 24 aus p-dotiertem a-Si. Schließlich befindet sich darauf ganzflächig ein durchsichtiger metallischer Leiter 26.In 10 is a structure according to the US Pat. No. 7,279,729 B2 shown where there is a metal connection 30 to the CMOS. The metal connection 30 is through an insulation layer 32 isolated on the side. On it is an insulator 34 . 35 , which is optionally formed as a double layer, and is interrupted by a via V. On the insulator 34 . 35 There is a cathode layer 38 of n-doped a-Si, with individual cathode regions laterally through trenches filled with insulating material 40 are isolated. On the undoped a-Si layer 42 is located over the entire surface of an anode layer 24 of p-doped a-Si. Finally, there is a transparent metallic conductor over the entire surface 26 ,

In 11 ist eine Struktur gemäß der US 7 235 832 B2 gezeigt. Eine erste Elektrode 28 mit Oberfläche und Seitenwand ist vorhanden. Auf der Oberfläche befindet sich eine dotierte Halbleiterschicht 30A und an den Seitenwänden befindet sich eine dotierte Halbleiterschicht 30B. Dadurch ist die Substratschicht 24 teilweise offengelegt. Darauf befindet sich eine photoaktive, ladungsgenerierende Halbleiterschicht 36. Darauf befindet sich eine dotierte Halbleiterschicht 38. Schließlich befindet sich darauf eine leitfähige durchsichtige Leiterschicht 40. Die Metallschicht 28 ist jedoch relativ dick. Solche Seitenwände sind typischerweise nicht glatt und stellen somit kein ideales „Substrat” für eine Halbleiterschicht (z. B. 30B) dar. Dies kann zu einem schlechten pn-Übergang zwischen den Schichten 30B, 36 führen.In 11 is a structure according to the US Pat. No. 7,235,832 B2 shown. A first electrode 28 with surface and side wall is available. On the surface is a doped semiconductor layer 30A and on the side walls is a doped semiconductor layer 30B , This is the substrate layer 24 partially disclosed. On top of this is a photoactive, charge-generating semiconductor layer 36 , On top of that is a doped semiconductor layer 38 , Finally, there is a conductive transparent conductor layer thereon 40 , The metal layer 28 However, it is relatively thick. Such sidewalls are typically not smooth and thus do not provide an ideal "substrate" for a semiconductor layer (e.g. 30B This can lead to a poor pn junction between the layers 30B . 36 to lead.

In der US 2008/0 283 954 A1 werden ein Bildsensor und ein Verfahren zum Herstellen desselben beschrieben. Der Bildsensor umfasst ein Substrat, eine erste Elektrode, eine intrinsische Schicht, eine leitfähige Schicht eines zweiten Leitfähigkeits- bzw. Dotierungstyps und eine zweite Elektrode. Schaltungen, die eine untere Verbindung umfassen, sind auf dem Substrat angeordnet. Die erste Elektrode, die intrinsische Schicht und die leitfähige Schicht des zweiten Leitfähigkeits- bzw. Dotierungstyps sind sequenziell auf dem Substrat gestapelt. Die zweite Elektrode ist auf der Leitschicht des zweiten Leitfähigkeitstyps angeordnet und umfasst eine nicht-explosive transparente Elektrode.In the US 2008/0283954 A1 For example, an image sensor and a method of manufacturing the same are described. The image sensor comprises a substrate, a first electrode, an intrinsic layer, a conductive layer of a second conductivity or doping type and a second electrode. Circuits comprising a lower connection are arranged on the substrate. The first electrode, the intrinsic layer and the conductive layer of the second conductivity type are sequentially stacked on the substrate. The second electrode is disposed on the conductive layer of the second conductivity type and includes a non-explosive transparent electrode.

In der US 2009/0 020 149 A1 wird eine Mehrfach-Übergangs-Photovoltaikzelle mit einem Substrat und einer auf dem Substrat gebildeten Rückkontaktschicht beschrieben. Eine Solarabsorberschicht eines Materials der Gruppe IB-IIIB-VIB2 mit niedrigem Bandabstand ist auf der Rückkontaktschicht gebildet. Eine Heteroübergangs-Partnerschicht ist auf der Solarabsorberschicht mit niedrigem Bandabstand gebildet, um zum Bilden des unteren Zellübergangs beizutragen, und die Heteroübergangs-Partnerschicht umfasst zumindest eine Schicht eines hochresistiven Materials, das einen spezifischen Widerstand von zumindest 100 Ohm-Zentimetern aufweist. Das hochresistive Material hat die Formel (Zn und/oder Mg) (S, Se, O und/oder OH). Eine leitfähige Verbindungsschicht ist über der Heteroübergangs-Partnerschicht gebildet, und zumindest eine zusätzliche Einzelübergangs-Photovoltaikzelle ist auf der leitfähigen Verbindungsschicht als eine oberste Zelle gebildet. Die oberste Zelle kann eine Solarabsorberschicht aus amorphem Silizium oder p-Typ-Cadmiumselenid aufweisen. Cadmiumselenid kann mit einem Clorid-Dotierungsprozess vom n-Typ zum p-Typ umgewandelt werden.In the US 2009/0 020 149 A1 For example, a multiple junction photovoltaic cell having a substrate and a back contact layer formed on the substrate will be described. A solar absorber layer of a low band gap group IB-IIIB-VIB 2 material is formed on the back contact layer. A heterojunction partner layer is formed on the low bandgap solar absorber layer to help form the lower cell junction, and the heterojunction partner layer comprises at least one layer of a high resistivity material having a resistivity of at least 100 ohm-centimeters. The highly resistive material has the formula (Zn and / or Mg) (S, Se, O and / or OH). A conductive connection layer is formed over the heterojunction partner layer, and at least one additional single junction photovoltaic cell is formed on the conductive connection layer as a topmost cell. The uppermost cell may comprise a solar absorber layer of amorphous silicon or p-type cadmium selenide. Cadmium selenide can be converted to p-type with an n-type cloride doping process.

In der US 6 841 411 B1 wird ein Verfahren zum Bilden eines Bildsensor-Arrays beschrieben, das eine transparente oberste leitfähige Schicht zuerst als eine Ätzmaske beim Bilden von Zwischen-Pixel-Gräben und dann als einen Ätzstopp in einem Planarisierungsschritt verwendet, wonach die oberste leitfähige Schicht für den Betrieb des fertiggestellten Bildsensor-Arrays integral ist. Während der Herstellung wird ein Stapel von Schichten gebildet, um zusammen eine kontinuierliche lichtempfindliche Struktur über einem Array-Bereich zu definieren. Die betriebsabhängige transparente oberste leitfähige Schicht wird dann beim Strukturieren der lichtempfindlichen Struktur verwendet, um Gräben zwischen benachbarten Pixeln zu bilden. Ein isolierendes Material wird in den Gräben abgelagert, und die oberste leitfähige Schicht wird dann als der Ätzstopp beim Planarisieren des isolierenden Materials verwendet. Das Verfahren umfasst ein Vorsehen einer Leitfähigkeitsschicht, die elektrische Kontinuität entlang der strukturierten obersten leitfähigen Schicht bereitstellt.In the US Pat. No. 6,841,411 B1 For example, a method of forming an image sensor array using a transparent top conductive layer first as an etch mask in forming inter-pixel trenches and then as an etch stop in a planarization step, followed by the top conductive layer for operation of the finished image sensor Arrays is integral. During manufacture, a stack of layers is formed to collectively define a continuous photosensitive structure over an array region. The operationally-transparent uppermost conductive layer is then used in patterning the photosensitive structure to form trenches between adjacent pixels. An insulating material is deposited in the trenches and the uppermost conductive layer is then used as the etch stop in planarizing the insulating material. The method includes providing a conductive layer that provides electrical continuity along the patterned uppermost conductive layer.

In der US 7 608 830 B1 wird eine Photodiode zum Erfassen von bevorzugt Infrarotstrahlung beschrieben, die in der Lage ist, zwei verschiedene Wellenlängen zu erfassen, wobei Photonen in einer Region absorbiert und in einer anderen erfasst werden. Bei einem Ausführungsbeispiel liegt eine absorbierende P-Region an eine N-Region von niedrigerer Dotierung an, so dass die Verarmungsregion im Wesentlichen (bevorzugt vollständig) auf die N-Region beschränkt ist. Die N-Region ist auch, mit einer Abstufung der Zusammensetzung einer Region der N-Region in der Nähe der P-Region, mit einem größeren Bandabstand als die P-Region gewählt. Diese Abstufung der Zusammensetzung mäßigt die Potentialbarriere zwischen den jeweiligen Bandabständen. Unter ersten Spannungsbedingungen verhindert eine Potentialbarriere eine Bewegung von Minoritätsträgern von der P-Region zu der N-Region, jedoch werden Photonen mit ausreichend großer Energie, um Minoritätsträger innerhalb der N-Region zu erzeugen, erfasst. Bei Rückwärtsvorspannung ist die Barriere im Wesentlichen reduziert oder verschwindet, wodurch zugelassen wird, dass sich Ladungsträger von der absorbierenden P-Region in die N-Region (und darüber hinaus) bewegen, wo sie erfasst werden. Somit können bei Rückwärtsvorspannung beide Energiewellenlängen erfasst werden und durch Differenzieren der Ausgabe separiert werden. In the US Pat. No. 7,608,830 B1 There is described a photodiode for detecting preferably infrared radiation capable of detecting two different wavelengths, absorbing photons in one region and detecting them in another. In one embodiment, an absorbing P-region abuts an N-region of lower doping so that the depletion region is substantially (preferably completely) confined to the N-region. The N region is also chosen, with a gradation of the composition of a region of the N region near the P region, with a larger band gap than the P region. This gradation of the composition moderates the potential barrier between the respective band gaps. Under first stress conditions, a potential barrier prevents movement of minority carriers from the P region to the N region, but photons of sufficient energy to generate minority carriers within the N region are detected. With reverse bias, the barrier is substantially reduced or disappears, allowing charge carriers to move from the absorbent P region to the N region (and beyond) where they are detected. Thus, in reverse bias, both energy wavelengths can be detected and separated by differentiating the output.

Ein generelles Problem der im Vorhergehenden beschriebenen Strukturen ist, dass diese relativ aufwendig in der Herstellung sind und sich durch eine komplexe Bauweise auszeichnen.A general problem of the structures described above is that they are relatively expensive to manufacture and are characterized by a complex construction.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine optische Empfängerstruktur zu schaffen, die einfacher herzustellen ist und gleichzeitig eine kompaktere Bauweise ermöglicht.The object of the present invention is to provide an optical receiver structure which is easier to manufacture and at the same time allows a more compact design.

Diese Aufgabe wird durch eine optische Empfängerstruktur nach Anspruch 1 und ein Verfahren zum Herstellen derselben nach Anspruch 15 gelöst.This object is achieved by an optical receiver structure according to claim 1 and a method for producing the same according to claim 15.

Ausführungsbeispiele der vorliegenden Erfindung schaffen eine optische Empfängerstruktur, mit folgenden Merkmalen:
einer ersten Kontaktschicht, die auf einem Substrat angeordnet ist;
einer aktiven Schichtfolge, die auf der ersten Kontaktschicht angeordnet ist;
einer zweiten Kontaktschicht, die zumindest teilweise auf der aktiven Schichtfolge angeordnet ist; und
isolierenden Gräben, die sich durch die aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und der ersten Kontaktschicht definieren;
wobei ein Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt, wobei Abschnitte der zweiten Kontaktschicht auf einer durch die Gräben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche angeordnet sind.Embodiments of the present invention provide an optical receiver structure having the following features:
a first contact layer disposed on a substrate;
an active layer sequence disposed on the first contact layer;
a second contact layer at least partially disposed on the active layer sequence; and
insulating trenches extending through the active layer sequence and defining separate regions of the active layer sequence and the first contact layer;
wherein a material with which the trenches are filled does not extend onto an upper surface of the active layer sequence, wherein portions of the second contact layer are arranged on a surface formed by the trenches and adjacent regions of the active layer sequence.

Der Kerngedanke der vorliegenden Erfindung ist, dass die oben genannte vereinfachte Herstellung bzw. kompaktere Bauweise erreicht werden kann, wenn beim Herstellen einer optischen Empfängerstruktur isolierende Gräben, die sich durch eine aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und einer ersten Kontaktschicht definieren, ausgenommen und die Gräben mit einem Material gefüllt werden, das sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt. Dadurch ist es nicht erforderlich, zur Kontaktierung der aktiven Schichtfolge mit einer zweiten Kontaktschicht ein Material, das sich auf die obere Oberfläche der aktiven Schichtfolge erstreckt, zu durchdringen, so dass Abschnitte der zweiten Kontaktschicht direkt auf einer durch die Gäben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche aufgebracht werden können. Dies ermöglicht somit vorteilhaft eine vereinfachte Herstellung bei einer gleichzeitig kompakteren Bauweise einer optischen Empfängerstruktur, bei der insbesondere die zweite Kontaktschicht nur planare Abschnitte aufweist.The core idea of the present invention is that the above-mentioned simplified production or more compact construction can be achieved if, in the production of an optical receiver structure, insulating trenches which extend through an active layer sequence and define mutually separate regions of the active layer sequence and a first contact layer, and the trenches are filled with a material that does not extend to an upper surface of the active layer sequence. As a result, it is not necessary to penetrate a material which extends onto the upper surface of the active layer sequence for contacting the active layer sequence with a second contact layer, so that portions of the second contact layer directly on one through the grave and adjacent regions of the active layer sequence formed surface can be applied. This thus advantageously enables a simplified production with a simultaneously more compact design of an optical receiver structure, in which in particular the second contact layer has only planar sections.

Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung weist ein isolierender Graben der optischen Empfängerstruktur als Seitenwand eine Isolatorschicht auf und ist mit Metall gefüllt. Somit kann insbesondere ein optisches Übersprechen zwischen zwei voneinander getrennten Bereichen der aktiven Schichtfolge unterdrückt werden.In further embodiments of the present invention, an insulating trench of the optical receiver structure as a sidewall has an insulator layer and is filled with metal. Thus, in particular, an optical crosstalk between two separate regions of the active layer sequence can be suppressed.

Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Herstellen einer optischen Empfängerstruktur, mit folgenden Schritten:
Bereitstellen eines Substrats;
Aufbringen einer ersten Kontaktschicht auf das Substrat;
Aufbringen einer aktiven Schichtfolge auf die erste Kontaktschicht;
Ausnehmen von isolierenden Graben, die sich durch die aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und der ersten Kontaktschicht definieren;
Füllen der Graben mit einem Material, wobei das Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt; und
Aufbringen einer zweiten Kontaktschicht zumindest teilweise auf die aktive Schichtfolge, wobei Abschnitte der zweiten Kontaktschicht auf einer durch die Graben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche angeordnet sind.Further embodiments of the present invention provide a method for producing an optical receiver structure, comprising the following steps:
Providing a substrate;
Applying a first contact layer to the substrate;
Applying an active layer sequence to the first contact layer;
Excluding insulating trenches that extend through the active layer sequence and define separate regions of the active layer sequence and the first contact layer;
Filling the trenches with a material, wherein the material with which the trenches are filled does not extend to an upper surface of the active layer sequence; and
Applying a second contact layer at least partially to the active layer sequence, wherein sections of the second contact layer are arranged on a surface formed by the trenches and adjacent regions of the active layer sequence.

Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung erfolgt dabei das Aufbringen der aktiven Schichtfolge durch ein Abscheiden aller Schichten der aktiven Schichtfolge in einer Kammer ohne Unterbrechung des Vakuums, was eine effizientere Herstellung der optischen Empfängerstruktur ermöglicht.In further embodiments of the present invention, the application takes place the active layer sequence by depositing all layers of the active layer sequence in a chamber without interruption of the vacuum, which allows a more efficient production of the optical receiver structure.

Ausführungsbeispiele der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren, in denen gleiche oder gleich wirkende Elemente mit gleichen Bezugszeichen bezeichnet sind, näher erläutert. Es zeigen:Exemplary embodiments of the invention will be explained in more detail below with reference to the enclosed figures, in which identical or identically acting elements are designated by the same reference numerals. Show it:

1 eine Querschnittsansicht einer optischen Empfängerstruktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 1 a cross-sectional view of an optical receiver structure according to an embodiment of the present invention;

2 eine Querschnittsansicht einer optischen Empfängerstruktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 2 a cross-sectional view of an optical receiver structure according to another embodiment of the present invention;

3 eine Querschnittsansicht einer optischen Empfängerstruktur mit einer gitterförmig strukturierten zweiten Kontaktschicht gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 3 a cross-sectional view of an optical receiver structure with a lattice-structured second contact layer according to another embodiment of the present invention;

4A eine Querschnittsansicht eines Ausführungsbeispiels eines erfindungsgemäßen isolierenden Grabens; 4A a cross-sectional view of an embodiment of an insulating trench according to the invention;

4B eine Querschnittsansicht eines weiteren Ausführungsbeispiels eines erfindungsgemäßen isolierenden Grabens; 4B a cross-sectional view of another embodiment of an insulating trench according to the invention;

5 eine Querschnittsansicht eines weiteren Ausführungsbeispiels einer optischen Empfängerstruktur, bei der eine zweite Kontaktschicht in zumindest einem von voneinander getrennten Bereichen mit einer ersten Kontaktschicht verbunden ist; 5 a cross-sectional view of another embodiment of an optical receiver structure in which a second contact layer is connected in at least one of separate regions with a first contact layer;

6 eine Querschnittsansicht der in 5 gezeigten optischen Empfängerstruktur, bei der die zweite Kontaktschicht als Metallgitter ausgebildet ist, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 6 a cross-sectional view of in 5 shown optical receiver structure, wherein the second contact layer is formed as a metal grid, according to another embodiment of the present invention;

7 eine Querschnittsansicht einer optischen Empfängerstruktur mit einer Öffnung, die sich bis auf eine Metallschicht eines CMOS erstreckt, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 7 a cross-sectional view of an optical receiver structure having an opening which extends to a metal layer of a CMOS, according to another embodiment of the present invention;

8 ein Flussdiagramm eines Verfahrens zum Herstellen einer optischen Empfängerstruktur gemäß Ausführungsbeispielen der vorliegenden Erfindung; 8th a flowchart of a method for producing an optical receiver structure according to embodiments of the present invention;

9 eine Querschnittsansicht eines Ausführungsbeispiels einer optischen Empfängerstruktur gemäß dem Stand der Technik; 9 a cross-sectional view of an embodiment of an optical receiver structure according to the prior art;

10 eine Querschnittsansicht eines weiteren Ausführungsbeispiels einer optischen Empfängerstruktur gemäß dem Stand der Technik; und 10 a cross-sectional view of another embodiment of an optical receiver structure according to the prior art; and

11 eine Querschnittsansicht eines weiteren Ausführungsbeispiels einer optischen Empfängerstruktur gemäß dem Stand der Technik. 11 a cross-sectional view of another embodiment of an optical receiver structure according to the prior art.

Bevor im Folgenden die vorliegende Erfindung anhand der Figuren näher erläutert wird, wird darauf hingewiesen, dass in den nachfolgend dargestellten Ausführungsbeispielen gleiche Elemente oder funktionell gleiche Elemente in den Figuren mit den gleichen Bezugszeichen versehen sind. Eine Beschreibung von Elementen mit gleichen Bezugszeichen ist daher gegenseitig austauschbar und/oder in den verschiedenen Ausführungsbeispielen aufeinander anwendbar.Before the present invention is explained in more detail below with reference to the figures, it is pointed out that in the exemplary embodiments illustrated below, identical elements or functionally identical elements in the figures are provided with the same reference numerals. A description of elements with the same reference numerals is therefore interchangeable and / or applicable to each other in the various embodiments.

1 zeigt eine Querschnittsansicht einer optischen Empfängerstruktur 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Wie in 1 gezeigt, weist die optische Empfängerstruktur 100 eine erste Kontaktschicht 110, eine aktive Schichtfolge 120, eine zweite Kontaktschicht 130 und isolierende Gräben 140 auf. Dabei ist die erste Kontaktschicht 110 auf einem Substrat 105 angeordnet. Ferner ist die aktive Schichtfolge 120 auf der ersten Kontaktschicht 110 angeordnet. Die zweite Kontaktschicht 130 ist schließlich zumindest teilweise auf der aktiven Schichtfolge 120 angeordnet. Die in 1 gezeigten isolierenden Gräben 140 erstrecken sich durch die aktive Schichtfolge 120 und definieren voneinander getrennte Bereiche 150 der aktiven Schichtfolge 120 und der ersten Kontaktschicht 110. Insbesondere erstreckt sich dabei ein Material, mit dem die Graben 140 gefüllt sind, nicht auf eine obere Oberfläche 122 der aktiven Schichtfolge 120. In 1 ist dieses Material durch gepunktete Bereiche innerhalb der Gräben 140 dargestellt. Ferner ist in 1 zu erkennen, dass Abschnitte 132 der zweiten Kontaktschicht 130 auf einer durch die Gräben 140 und angrenzende Bereiche der aktiven Schichtfolge 120 gebildeten Oberfläche angeordnet sind. 1 shows a cross-sectional view of an optical receiver structure 100 according to an embodiment of the present invention. As in 1 shown has the optical receiver structure 100 a first contact layer 110 , an active layer sequence 120 , a second contact layer 130 and insulating trenches 140 on. Here is the first contact layer 110 on a substrate 105 arranged. Furthermore, the active layer sequence 120 on the first contact layer 110 arranged. The second contact layer 130 is finally at least partially on the active layer sequence 120 arranged. In the 1 shown insulating trenches 140 extend through the active layer sequence 120 and define separate areas 150 the active layer sequence 120 and the first contact layer 110 , In particular, a material extends with which the trench 140 are filled, not on an upper surface 122 the active layer sequence 120 , In 1 This material is through dotted areas within the trenches 140 shown. Furthermore, in 1 to recognize that sections 132 the second contact layer 130 on one through the trenches 140 and adjacent regions of the active layer sequence 120 formed surface are arranged.

In 1 ist zu erkennen, dass übereinander angeordnete Abschnitte der ersten Kontaktschicht 110 und der aktiven Schichtfolge 120 nur planare Schichten aufweisen. Ferner weist die zweite Kontaktschicht 130 nur planare Abschnitte auf. Somit ist die Bauweise der in 1 gezeigten optischen Empfängerstruktur 100 kompakt und insbesondere durch eine relativ geringe Höhe gekennzeichnet.In 1 It can be seen that superimposed portions of the first contact layer 110 and the active layer sequence 120 only have planar layers. Furthermore, the second contact layer 130 only planar sections on. Thus, the construction of in 1 shown optical receiver structure 100 compact and characterized in particular by a relatively low height.

2 zeigt eine Querschnittsansicht einer optischen Empfängerstruktur 200 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Bei der optischen Empfängerstruktur 200 ist das Substrat 105 als CMOS-Struktur 205 ausgebildet. Der CMOS 205 weist insbesondere ein Intermetalldielektrikum 206, eine Metallisierungsschicht 207, eine Passivierungsschicht 208 und ein Via 209 (vertical interconnect access, vertikale Durchkontaktierung) auf. Das Via 209 dient dazu, die erste Kontaktschicht 110 in Form eines unteren Kontaktmetalls 210 mit der Metallisierungsschicht 207 des CMOS 205 zu verbinden. Auf der unteren Kontaktmetallschicht 210 ist die aktive Schichtfolge 120 angeordnet, die bei dem Ausführungsbeispiel der 2 als p-i-n-(p-dotiert, intrinsisch, n-dotiert)Schichtfolge 220 ausgebildet ist. Auf der aktiven Schichtfolge 220 ist ganzflächig die zweite Kontaktschicht 130 angeordnet. Die ganzflächig ausgebildete zweite Kontaktschicht 230 des in 2 gezeigten Ausführungsbeispiels ist hierbei als leitfähige und durchsichtige Schicht, wie beispielsweise als ITO-(indium tin oxide, Indium-Zinn-Oxid)Schicht ausgebildet. In 2 definieren die isolierenden Gräben 140 die voneinander getrennten Bereiche 150, die hierbei jeweils als „Pixel n – 1”, „Pixel n” und „Pixel n + 1” 250 bezeichnet sind. Die Gräben 140 erstrecken sich dabei entsprechend der 1 durch die aktive Schichtfolge 220 und die untere Kontaktmetallschicht 210. 2 shows a cross-sectional view of an optical receiver structure 200 according to another embodiment of the present invention. In the optical receiver structure 200 is the substrate 105 as a CMOS structure 205 educated. The CMOS 205 notes in particular intermetal 206 , a metallization layer 207 , a passivation layer 208 and a via 209 (vertical interconnect access, vertical via). The Via 209 serves to the first contact layer 110 in the form of a lower contact metal 210 with the metallization layer 207 of the CMOS 205 connect to. On the lower contact metal layer 210 is the active layer sequence 120 arranged in the embodiment of the 2 as a pin (p-doped, intrinsic, n-doped) layer sequence 220 is trained. On the active layer sequence 220 is the second contact layer over the entire surface 130 arranged. The entire surface trained second contact layer 230 of in 2 shown embodiment is formed here as a conductive and transparent layer, such as ITO (indium tin oxide, indium tin oxide) layer. In 2 define the insulating trenches 140 the separate areas 150 , each referred to as "pixel n-1", "pixel n", and "pixel n + 1". 250 are designated. The trenches 140 extend in accordance with the 1 through the active layer sequence 220 and the lower contact metal layer 210 ,

Bei dem Ausführungsbeispiel der 2 weisen insbesondere die untere Kontaktmetallschicht 210 und die aktive Schichtfolge 220 eine gleich große Fläche auf.In the embodiment of the 2 in particular have the lower contact metal layer 210 and the active layer sequence 220 an equal area on.

Im Gegensatz zu dem Ausführungsbeispiel der 1 weist die optische Empfängerstruktur 200 zusätzlich eine Passivierungsschicht bzw. Antireflexschicht 260 auf, die auf der zweiten Kontaktschicht 230 angeordnet ist. Da die untere Kontaktmetallschicht 210 über das Via 209 eine elektrische Verbindung zu der Metallisierungsschicht 207 des CMOS 205 aufweist, ist im leitenden Zustand der aktiven Schichtfolge 220 die zweite Kontaktschicht 230 mit der ersten Kontaktschicht 210 und somit auch mit der Metallisierungsschicht 207 des CMOS 205 leitfähig verbunden.In contrast to the embodiment of 1 has the optical receiver structure 200 additionally a passivation layer or antireflection layer 260 on that on the second contact layer 230 is arranged. Because the lower contact metal layer 210 over the Via 209 an electrical connection to the metallization layer 207 of the CMOS 205 is in the conducting state of the active layer sequence 220 the second contact layer 230 with the first contact layer 210 and thus also with the metallization layer 207 of the CMOS 205 conductively connected.

3 zeigt eine Querschnittsansicht einer optischen Empfängerstruktur 300 mit einer gitterförmig strukturierten zweiten Kontaktschicht 330 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Bei dem in 3 gezeigten Ausführungsbeispiel ist die zweite Kontaktschicht 130 beispielsweise als ganzflächiges Metallgitter 330 ausgebildet, dessen Stege 331, 332, 333 über der durch die Gräben 140 und angrenzende Bereiche der aktiven Schichtfolge 220 gebildeten Oberfläche angeordnet sind. Die zweite Kontaktschicht 330 bzw. die einzelnen Stege 331, 332, 333 stellen dabei den oberen Kontakt zu der aktiven Schichtfolge 220 dar, während die erste Kontaktschicht 110 den unteren Kontakt zu der aktiven Scichtfolge 220 darstellt. Wie in 3 gezeigt, ist der untere Kontakt 110 der aktiven Schichtfolge 220 nicht ganzflächig, sondern als strukturierte Kontaktmetallschicht 310 ausgebildet. Die Kontaktmetallschicht 310 der 3 weist somit eine im Vergleich zur unteren Kontaktmetallschicht 210 der 2 kleinere Fläche auf. 3 shows a cross-sectional view of an optical receiver structure 300 with a lattice-structured second contact layer 330 according to another embodiment of the present invention. At the in 3 the embodiment shown is the second contact layer 130 for example, as a whole-area metal grid 330 trained, whose webs 331 . 332 . 333 over the through the trenches 140 and adjacent regions of the active layer sequence 220 formed surface are arranged. The second contact layer 330 or the individual webs 331 . 332 . 333 make the upper contact to the active layer sequence 220 while the first contact layer 110 the lower contact to the active sequence 220 represents. As in 3 shown is the bottom contact 110 the active layer sequence 220 not over the entire surface, but as a structured contact metal layer 310 educated. The contact metal layer 310 of the 3 thus has one compared to the lower contact metal layer 210 of the 2 smaller area on.

Die aktive p-i-n-Schichtfolge 220 der optischen Empfängerstruktur 300 kann beispielsweise eine erste Reihenfolge 321 oder eine zweite Reihenfolge 322 der einzelnen Schichten (p, i, n) aufweisen. Bei der ersten Reihenfolge 321 stellen die p-dotierte Schicht (Anode) die untere Schicht und die n-dotierte Schicht (Kathode) die obere Schicht der aktiven Schichtfolge 220 dar, während bei der zweiten Reihenfolge 322 die p-dotierte Schicht bzw. Anode die obere Schicht und die n-dotierte Schicht bzw. Kathode die untere Schicht der aktiven Schichtfolge 220 darstellen.The active pin layer sequence 220 the optical receiver structure 300 for example, a first order 321 or a second order 322 of the individual layers (p, i, n). In the first order 321 For example, the p-doped layer (anode), the lower layer and the n-doped layer (cathode), the upper layer of the active layer sequence 220 while in the second order 322 the p-doped layer or anode, the upper layer and the n-doped layer or cathode, the lower layer of the active layer sequence 220 represent.

4A zeigt eine Querschnittsansicht eines Ausführungsbeispiels eines erfindungsgemäßen isolierenden Grabens 400-1. Bei Ausführungsbeispielen weist der isolierende Graben 400-1 als Seitenwand eine Isolatorschicht 410 auf. Ferner ist der isolierende Graben 400-1 mit einem Metall 420 gefüllt. Die Füllung aus Metall bzw. die Metallschicht 420 ist in 4A als schraffierte Fläche dargestellt. Der isolierende Graben 400-1 ist insbesondere ausgebildet, um ein optisches Übersprechen zwischen zwei voneinander getrennten Bereichen 401, 402 der aktiven Schichtfolge 120 zu unterdrücken. 4A shows a cross-sectional view of an embodiment of an insulating trench according to the invention 400-1 , In embodiments, the insulating trench 400-1 as side wall an insulator layer 410 on. Further, the insulating trench 400-1 with a metal 420 filled. The filling of metal or the metal layer 420 is in 4A shown as hatched area. The insulating trench 400-1 is particularly adapted to provide optical crosstalk between two separate regions 401 . 402 the active layer sequence 120 to suppress.

Bezug nehmend auf das Ausführungsbeispiel der 4A ist eine Breite (lGR) des Grabens 400-1 kleiner als die Dicke (dSF) der Schichtfolge, durch die sich der Graben 400-1 erstreckt. Insbesondere kann dabei die Breite lGR des Grabens zwischen 0,2 μm und 0,6 μm liegen.Referring to the embodiment of the 4A is a width (l GR ) of the trench 400-1 smaller than the thickness (d SF ) of the layer sequence through which the trench 400-1 extends. In particular, the width l GR of the trench may be between 0.2 μm and 0.6 μm.

4B zeigt eine Querschnittsansicht eines weiteren Ausführungsbeispiels eines erfindungsgemäßen isolierenden Grabens 400-2. Der in 4B gezeigte isolierende Graben 400-2 weist auf einer Seitenwand eine undotierte Halbleiterschicht 430 auf, so dass die Isolatorschicht 410 und die aktive Schichtfolge 120 voneinander getrennt sind. Dadurch lässt sich vermeiden, dass die Isolatorschicht 410 und die Übergänge p-i und i-n an ihrer Grenzfläche (gestrichelte Linie) direkt aneinander stoßen, was eine Reduzierung von Oberflächeneffekten an der Grenzfläche bewirken kann. 4B shows a cross-sectional view of another embodiment of an insulating trench according to the invention 400-2 , The in 4B shown insulating trench 400-2 has an undoped semiconductor layer on a sidewall 430 on, leaving the insulator layer 410 and the active layer sequence 120 are separated from each other. This will avoid the insulator layer 410 and the junctions pi and b at their interface (dashed line) abut each other directly, which may cause a reduction of surface effects at the interface.

Bezug nehmend auf die 4A; 4B ist anzumerken, dass die gezeigten Bereiche 401, 402 beispielsweise dem Pixel n bzw. dem Pixel n + 1 der 2 entsprechen.Referring to the 4A ; 4B It should be noted that the areas shown 401 . 402 for example, the pixel n or the pixel n + 1 of the 2 correspond.

5 zeigt eine Querschnittsansicht einer optischen Empfängerstruktur 500, bei der eine zweite Kontaktschicht 530 in zumindest einem 550 der voneinander getrennten Bereiche 150 mit der ersten Kontaktschicht 110 verbunden ist, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Wie in 5 beispielhaft gezeigt, ist die zweite Kontaktschicht 530 der optischen Empfängerstruktur 500 in dem zumindest einen Bereich 550 in Richtung der ersten Kontaktschicht 110 gebogen und erstreckt sich bis auf eine obere Oberfläche 515 der ersten Kontaktschicht 110, so dass die zweite Kontaktschicht 530 mit der ersten Kontaktschicht 110 verbunden ist. Die zweite Kontaktschicht 530 kann hierbei beispielsweise als ganzflächige ITO-Schicht ausgebildet sein. Ferner kann die Passivierungsschicht 260 über der zweiten Kontaktschicht 530 angeordnet und an die jeweilige Form der zweiten Kontaktschicht 530 angepasst sein. Bei dem Ausführungsbeispiel der 5 kann insbesondere die zweite Kontaktschicht 530 bzw. die obere leitfähige Schicht mit der ersten Kontaktschicht 110 bzw. der unteren leitfähigen Schicht der optischen Empfängerstruktur 500 und somit über das Via 209 mit dem CMOS 205 besonders niederohmig verbunden werden. 5 shows a cross-sectional view of an optical receiver structure 500 in which a second contact layer 530 in at least one 550 the separate areas 150 with the first contact layer 110 is connected, according to one another embodiment of the present invention. As in 5 shown by way of example is the second contact layer 530 the optical receiver structure 500 in the at least one area 550 in the direction of the first contact layer 110 bent and extends to an upper surface 515 the first contact layer 110 so that the second contact layer 530 with the first contact layer 110 connected is. The second contact layer 530 This may be formed, for example, as a whole-area ITO layer. Furthermore, the passivation layer 260 over the second contact layer 530 arranged and to the respective shape of the second contact layer 530 be adjusted. In the embodiment of the 5 in particular, the second contact layer 530 or the upper conductive layer with the first contact layer 110 or the lower conductive layer of the optical receiver structure 500 and thus over the Via 209 with the CMOS 205 be connected particularly low impedance.

6 zeigt eine Querschnittsansicht eines weiteren Ausführungsbeispiels 600 der in 5 gezeigten optischen Empfängerstruktur 500, bei der die zweite Kontaktschicht 530 als Metallgitter 630 ausgebildet ist. Hierbei erstreckt sich das Metallgitter 630 der optischen Empfängerstruktur 600 im Wesentlichen in vertikaler Richtung 601 entsprechend der zweiten Kontaktschicht 530 der optischen Empfängerstruktur 500 in dem zumindest einen Bereich 550 bis auf die obere Oberfläche 515 der ersten Kontaktschicht 110. Ferner kann bei dem Ausführungsbeispiel der 6 das Metallgitter 630 nur teilweise ausgebildet sein und sich in horizontaler Richtung 602 von einer Stelle 605 innerhalb des zumindest einen Bereichs 550 bis zu einem Rand 615 des isolierenden Grabens 140 oder darüber hinaus auf die obere Oberfläche 122 der aktiven Schichtfolge 120 erstrecken. Die Passivierungsschicht 260 verläuft hierbei in angepasster Weise über dem Metallgitter 630, wie es in 6 beispielhaft gezeigt ist. Durch die Kontaktierungen der ersten Kontaktschicht 110 bzw. des unteren Kontaktmetalls mit dem Metallgitter 630 bzw. dem oberen Kontakt der optischen Empfängerstruktur 600 kann über das Via 209 wiederum die Verbindung des oberen Kontakts (obere Elektrode) zur Metallisierungsschicht 207 des CMOS 205 bereitgestellt werden. 6 shows a cross-sectional view of another embodiment 600 the in 5 shown optical receiver structure 500 in which the second contact layer 530 as a metal grid 630 is trained. In this case, the metal grid extends 630 the optical receiver structure 600 essentially in the vertical direction 601 according to the second contact layer 530 the optical receiver structure 500 in the at least one area 550 down to the upper surface 515 the first contact layer 110 , Furthermore, in the embodiment of the 6 the metal grid 630 only partially formed and in a horizontal direction 602 from one place 605 within the at least one area 550 up to an edge 615 of the insulating trench 140 or beyond on the top surface 122 the active layer sequence 120 extend. The passivation layer 260 in this case runs in an adapted manner over the metal grid 630 as it is in 6 is shown by way of example. By the contacts of the first contact layer 110 or the lower contact metal with the metal grid 630 or the upper contact of the optical receiver structure 600 Can via the Via 209 again the connection of the upper contact (upper electrode) to the metallization layer 207 of the CMOS 205 to be provided.

7 zeigt eine Querschnittsansicht einer optischen Empfängerstruktur 700 mit einer Öffnung 710, die sich bis auf die Metallisierungsschicht 207 eines CMOS 205 erstreckt, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Wie in 7 beispielhaft gezeigt, erstreckt sich die Öffnung 710 in dem zumindest einen Bereich 550 durch die Passivierungsschicht 160, die zweite Kontaktschicht 130, die aktive Schichtfolge 120 und die erste Kontaktschicht 110 bis auf die Metallisierungsschicht 207 des CMOS 205. Der durch die Öffnung 710 definierte Bereich (geöffneter „Bondpad”-Bereich) stellt insbesondere einen Zugang zum CMOS 205 dar. 7 shows a cross-sectional view of an optical receiver structure 700 with an opening 710 extending down to the metallization layer 207 a CMOS 205 extends, according to another embodiment of the present invention. As in 7 shown by way of example, the opening extends 710 in the at least one area 550 through the passivation layer 160 , the second contact layer 130 , the active layer sequence 120 and the first contact layer 110 except for the metallization layer 207 of the CMOS 205 , The one through the opening 710 defined area (opened "Bondpad" area) provides access to the CMOS in particular 205 represents.

8 zeigt ein Flussdiagramm eines Verfahrens 1100 zum Herstellen einer optischen Empfängerstruktur 100 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Das Verfahren 1100 weist beispielsweise die folgenden Schritte auf. Zunächst wird ein Substrat 105 bereitgestellt (Schritt 1110). Dann wird eine erste Kontaktschicht 110 auf das Substrat 105 aufgebracht (Schritt 1120). Dann wird eine aktive Schichtfolge 120 auf die erste Kontaktschicht 110 aufgebracht (Schritt 1130). Dann werden isolierende Gräben 140, die sich durch die aktive Schichtfolge 120 erstrecken und voneinander getrennte Bereiche 150 der aktiven Schichtfolge 120 und der ersten Kontaktschicht 110 definieren, ausgenommen (Schritt 1140). Dann werden die Graben 140 mit einem Material gefülllt (Schritt 1150), wobei das Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche 122 der aktiven Schichtfolge 120 erstreckt. Schließlich wird eine zweite Kontaktschicht 130 zumindest teilweise auf die aktive Schichtfolge 120 aufgebracht (Schritt 1160). Hierbei sind Abschnitte 132 der zweiten Kontaktschicht 130 auf einer durch die Graben 140 und angrenzende Bereiche der aktiven Schichtfolge 120 gebildeten Oberfläche angeordnet. 8th shows a flowchart of a method 1100 for producing an optical receiver structure 100 according to embodiments of the present invention. The procedure 1100 has, for example, the following steps. First, a substrate 105 provided (step 1110 ). Then a first contact layer 110 on the substrate 105 applied (step 1120 ). Then an active layer sequence 120 on the first contact layer 110 applied (step 1130 ). Then become insulating trenches 140 , which is characterized by the active sequence of layers 120 extend and separate areas 150 the active layer sequence 120 and the first contact layer 110 define, except (step 1140 ). Then the ditches 140 filled with a material (step 1150 ), wherein the material with which the trenches are filled does not rest on an upper surface 122 the active layer sequence 120 extends. Finally, a second contact layer 130 at least partially on the active layer sequence 120 applied (step 1160 ). Here are sections 132 the second contact layer 130 on one through the ditch 140 and adjacent regions of the active layer sequence 120 formed surface arranged.

Bei weiteren Ausführungsbeispielen kann insbesondere das Aufbringen (Schritt 1130) der aktiven Schichtfolge 120 durch ein in-situ Abscheiden aller Schichten der aktiven Schichtfolge 120 erfolgen. In-situ bedeutet hierbei, dass alle Schichten der aktiven Schichtfolge 120 direkt hintereinander in einer Kammer ohne Unterbrechung des Vakuums abgeschieden werden.In further embodiments, in particular the application (step 1130 ) of the active layer sequence 120 by an in-situ deposition of all layers of the active layer sequence 120 respectively. In-situ here means that all layers of the active layer sequence 120 be deposited directly in a row in a chamber without interruption of the vacuum.

Bei weiteren Ausführungsbeispielen kann vor dem Aufbringen (Schritt 1130) der aktiven Schichtfolge 120 die erste Kontaktschicht 110 strukturiert werden. Insbesondere kann dabei die untere Kontaktmetallschicht 310 bereits vor dem Aufbringen der aktiven Schichtfolge 220 die in 3 gezeigte beispielhafte Struktur aufweisen, so dass das Ausnehmen der isolierenden Graben 140 vereinfacht werden kann und beispielsweise nur noch ein Durchätzen der aktiven Schichtfolge 220 umfasst. Ferner können die aktive Schichtfolge und die erste Kontaktschicht auch gleichzeitig strukturiert werden.In further embodiments, prior to application (step 1130 ) of the active layer sequence 120 the first contact layer 110 be structured. In particular, while the lower contact metal layer 310 even before the application of the active layer sequence 220 in the 3 shown exemplary structure, so that the exclusion of the insulating trench 140 can be simplified and, for example, only a throughput of the active layer sequence 220 includes. Furthermore, the active layer sequence and the first contact layer can also be structured simultaneously.

Bei weiteren Ausführungsbeispielen der Erfindung dient als Ausgangspunkt bzw. Substrat 105 ein bereits fertig prozessierter CMOS-Wafer mit planarisierter Oberfläche.In further embodiments of the invention serves as a starting point or substrate 105 an already processed CMOS wafer with planarized surface.

Der Zugang vom CMOS zur Oberfläche erfolgt beispielsweise über wolframgefüllte Vias. In jedem Pixel kann z. B. ein Via angeordnet sein. Die Oberfläche des CMOS-Wafers bzw. der Scheibe einschließlich der Vias bleibt glatt durch Polieren, wie beispielsweise durch CMP (chemisch-mechanisches Polieren bzw. Planarisieren).Access from the CMOS to the surface occurs, for example, via tungsten-filled vias. In each pixel can z. B. a via. The surface of the CMOS wafer or disc including the vias remains smooth by polishing, such as by CMP (chemical mechanical polishing or planarizing).

Auf diese Scheibe kann eine ganzflächige untere Metallkontaktschicht aufgebracht werden. Diese Schicht kann sehr dünn sein (20–50 nm), so dass sie leicht zu ätzen ist. Sie ist, wie im Vorhergehenden beschrieben, mit den Vias elektrisch leitend verbunden und hat somit elektrischen Kontakt mit dem CMOS.On this disc, a full-surface lower metal contact layer can be applied. This layer can be very thin (20-50 nm), so it is easy to etch. It is, as described above, electrically conductively connected to the vias and thus has electrical contact with the CMOS.

Als aktive Schichtfolge kann ganzflächig eine amorphe Si/Ge-(a-Si/Ge)Schichtfolge, z. B. als p-i-n, n-i-p, n-p oder p-n-Schichtfolge, abgeschieden werden. Hierbei bezeichnen „p” eine p-dotierte, „n” eine n-dotierte und „i” eine intrinsische bzw. undotierte oder nur ganz schwach dotierte Schicht.As an active layer sequence, an amorphous Si / Ge (a-Si / Ge) layer sequence, for. B. as p-i-n, n-i-p, n-p or p-n layer sequence deposited. Here, "p" denotes a p-doped, "n" an n-doped and "i" an intrinsic or undoped or only very weakly doped layer.

Bei weiteren Ausführungsbeispielen der Erfindung kann insbesondere als Schichtmaterial für die i-Schicht reines Si, SiGe oder Ge verwendet werden. Eine p-dotierte Schicht der aktiven Schichtfolge kann durch gleichzeitiges zusätzliches Abscheiden von Bor und eine n-dotierte Schicht der aktiven Schichtfolge durch das gleichzeitige Abscheiden von Phosphor oder Arsen erzeugt werden. Die Schichtfolge kann vorteilhaft auf einer ebenen Grundlage, die durch den planarisierten, mit der Metallkontaktschicht versehenen Wafer bereitgestellt wird, in-situ (d. h. ohne Unterbrechung des Vakuums) erzeugt werden. Somit ergeben sich gute Grenzflächen zwischen p und i, i und n oder p und n, welche die kritischen Grenzflächen für die Ladungstrennung bei Lichteinfall darstellen.In further exemplary embodiments of the invention, it is possible in particular to use pure Si, SiGe or Ge as layer material for the i-layer. A p-doped layer of the active layer sequence may be formed by simultaneously depositing additional boron and an n-doped layer of the active layer sequence by the simultaneous deposition of phosphorus or arsenic. The layer sequence may advantageously be generated in-situ (i.e., without interrupting the vacuum) on a planar base provided by the planarized wafer provided with the metal contact layer. This results in good interfaces between p and i, i and n or p and n, which are the critical interfaces for charge separation when exposed to light.

Die Schichtfolge kann auch mikrokristallin oder polykristallin sein. Zum Abscheiden derselben kann eine neue Abscheidemethode mit hohem Gasfluss verwendet werden, die auch bei einer Temperatur von 400°C durchführbar ist, was maximal erlaubt ist, weil ein CMOS einschließlich temperaturempfindlicher Metallisierung als Substrat dient, und eine gute Schichtqualität liefert. Mikrokristallin heißt in diesem Zusammenbang, dass die Schicht kleine Kristallite des Halbleiters enthält und dass deshalb weniger Wasserstoff in der Schicht zur Absättigung von Bindungen notwendig ist.The layer sequence can also be microcrystalline or polycrystalline. For depositing them, a new high gas flow deposition method can be used, which is feasible even at a temperature of 400 ° C, which is maximally allowed because a CMOS including temperature-sensitive metallization serves as a substrate and provides good layer quality. In this context, microcrystalline means that the layer contains small crystallites of the semiconductor and therefore less hydrogen is needed in the bond saturation layer.

Bei weiteren Ausführungsbeispielen der Erfindung kann die aktive Schichtfolge daher als a-Si-p-i-n-Schichtfolge ausgebildet sein. Ferner kann die aktive Schichtfolge a-Si/Ge, mikrokristallines Si oder SiGe aufweisen. Schließlich kann eine gesamte Schichtdicke der aktiven Schichtfolge zwischen 0,2 μm und 5 μm liegen.In further embodiments of the invention, the active layer sequence can therefore be formed as a-Si-p-i-n layer sequence. Furthermore, the active layer sequence may comprise a-Si / Ge, microcrystalline Si or SiGe. Finally, a total layer thickness of the active layer sequence can be between 0.2 μm and 5 μm.

Schmale gefüllte Isolationsgräben rings um jede Photodiode können beispielsweise mit Tench-Ätz-Technologien hergestellt werden und dienen der elektrischen Isolation der Pixel untereinander. Durch diese Isolation kann ein elektrisches Übersprechen verhindert werden. Die Gräben können insbesondere in einem Ätzschritt hergestellt werden und trennen die beispielsweise a-SiGe-Halbleiterschichtfolge und das untere Kontaktmetall. Ferner können sie sehr schmal sein und ein hohes Aspektverhältnis, wie beispielsweise eines an der Auflösungsgrenze der Lithographie, aufweisen. Sie können z. B. 0,35 μm breit und 3,5 μm tief sein, was einem Aspektverhältnis von 10:1 bei konservativer Technologie entspricht, oder 0,1 μm breit und 2 μm tief sein, was einem Aspektverhältnis von 20:1 bei fortschrittlicher Technologie entspricht.Narrow filled isolation trenches around each photodiode can be fabricated, for example, with Tench etch technologies and serve to electrically isolate the pixels from one another. This isolation can prevent electrical crosstalk. In particular, the trenches can be produced in an etching step and separate the, for example, a-SiGe semiconductor layer sequence and the lower contact metal. Furthermore, they can be very narrow and have a high aspect ratio, such as one at the lithography resolution limit. You can z. B. 0.35 microns wide and 3.5 microns deep, which corresponds to an aspect ratio of 10: 1 in conservative technology, or be 0.1 microns wide and 2 microns deep, which corresponds to an aspect ratio of 20: 1 with advanced technology ,

Die Graben rings um jedes Pixel dienen auch der optischen Lichtführung, weil der geringere Brechungsindex des Isolationsmaterials (typischerweise SiO2) im Graben zu einer Totalreflexion des Lichts im Halbleiter an der Grabenwand, also zu einer Führung des Lichts innerhalb des Halbleiters eines jeden Pixels, führt. Damit kann auch das optische Übersprechen von Pixel zu Pixel vermindert werden.The trenches around each pixel are also for optical light guidance because the lower refractive index of the insulating material (typically SiO2) in the trench results in total reflection of the light in the semiconductor at the trench wall, thus guiding the light within the semiconductor of each pixel. This also reduces the optical crosstalk from pixel to pixel.

Die oben beschriebene elektrische und optische Isolierung erlaubt es, auch dicke p-i-n-Schichten von einigen Mikrometern Dicke einzusetzen, um die IR-Empfindlichkeit zu erhöhen. Dies beruht auf der größeren Absorptionslänge bei großen Wellenlängen. Die Gräben rings um jedes Pixel sorgen auch in diesem Fall für eine gute elektrische Isolation.The electrical and optical isolation described above allows to use also thick p-i-n layers of a few micrometers thickness to increase the IR sensitivity. This is due to the greater absorption length at long wavelengths. The trenches around each pixel provide good electrical isolation in this case as well.

Bezug nehmend auf die 2 wird auf der aktiven Schichtfolge eine leitfähige, optisch durchlässige Kontaktschicht, die z. B. aus ITO besteht, angeordnet. Als zusammenhängende Schicht dient sie als gemeinsame Elektrode aller Pixel und kann beispielsweise auf Masse liegen. Außerdem kann sie an mindestens einer Stelle mit dem CMOS verbunden werden (siehe 5).Referring to the 2 On the active layer sequence is a conductive, optically transmissive contact layer, the z. B. ITO consists, arranged. As a continuous layer, it serves as a common electrode of all pixels and can be grounded, for example. In addition, it can be connected to the CMOS in at least one place (see 5 ).

Als Alternative zu einer ganzflächigen Schicht aus ITO, die insbesondere teuer und nicht sehr gut leitfähig ist, kann ein Metallgitter entsprechend der 3 dienen, dessen Stege im Wesentlichen über dem gefüllten Graben liegen. Dadurch, dass die restlichen Bereiche der Pixeloberfläche (abgesehen von einer kleinen Überlappung) freigelassen werden, kann das Licht ungehindert auf die Diode fallen. Auch dieses über allen Pixeln zusammenhängende Metallgitter kann an mindestens einer Stelle mit dem CMOS verbunden werden.As an alternative to a full-surface layer of ITO, which is particularly expensive and not very conductive, a metal mesh according to the 3 serve, whose webs lie substantially above the filled trench. By leaving the remaining areas of the pixel surface exposed (except for a small overlap), the light can fall unimpeded on the diode. This metal grid, which is connected over all pixels, can also be connected to the CMOS at at least one point.

Eine weitere Alternative ist es, die untere Metallschicht zu strukturieren (siehe 3), bevor beispielsweise die p-i-n-Schichtfolge abgeschieden wird. Wie im Vorhergehenden beschrieben, erlaubt dies eine einfachere Grabenätzung, da nur noch die p-i-n-Schicht aus beispielsweise Si oder SiGe durchgeätzt werden muss.Another alternative is to structure the lower metal layer (see 3 ) before, for example, the pin layer sequence is deposited. As described above, this allows a simpler trench etching, since only the pin layer of, for example, Si or SiGe has to be etched through.

Bezug nehmend auf die 4A; 4B kann der Graben in seiner einfachsten Variante mit einem Isolator, wie beispielsweise Siliziumdioxid, gefüllt sein. Wird die Grabenbreite geringer, ist zwar noch eine elektrische Isolation gegeben, aber die optische Isolation wird schlechter. Daher besteht die Möglichkeit, zunächst eine Oxidschicht auf die Seitenwand des Grabens aufzubringen und dann den verbleibenden Spalt in der Mitte mit einem Metall aufzufüllen. Hierzu bietet sich beispielsweise ALD (atomic layer deposition, atomare Schichtabscheidung) mit seiner sehr guten Kantenbedeckung an. Dieses Metallfüllung dienst als optische Abschirmung und als Reflektor. Mit ALD lässt sich z. B. TiN in den Spalt abscheiden. Damit wird das optische Übersprechen im Prinzip komplett unterdrückt. Referring to the 4A ; 4B For example, in its simplest variant, the trench may be filled with an insulator, such as silicon dioxide. If the trench width becomes smaller, electrical insulation is still present, but the optical isolation becomes worse. Therefore, it is possible to first apply an oxide layer on the side wall of the trench and then fill the remaining gap in the middle with a metal. For example, ALD (atomic layer deposition) with its very good edge coverage is suitable for this purpose. This metal filling serves as an optical shield and as a reflector. With ALD can be z. B. deposit TiN in the gap. Thus, the optical crosstalk is completely suppressed in principle.

Bei der Füllung des Grabens stößt der Isolator auf der Seitenwand direkt an die Übergänge p-i und i-n. Zur Reduktion der Oberflächeneffekte, wie z. B. durch überhöhte Feldstärken oder Traps (Einfangstellen) an der Grenzfläche, kann zunächst eine typischerweise undotierte Halbleiterschicht auf der Seitenwand erzeugt werden. Dies kann z. B. durch ganzflächiges Abscheiden der dünnen Schicht und anschließendes gerichtetes senkrechtes Ätzen im Plasma erfolgen. Dabei wird die Schicht nur auf den waagrechten Oberflächen (d. h. auf der Pixeloberfläche und im Boden des Grabens) wieder abgetragen, während sie auf der Seitenwand stehen bleibt. Schließlich erfolgt beispielsweise die Isolatorabscheidung, gegebenenfalls gefolgt von der Metallabscheidung in den verbleibenden Spalt.When filling the trench, the insulator on the sidewall abuts directly on the junctions p-i and i-n. To reduce the surface effects, such. B. by excessive field strengths or traps (traps) at the interface, a typically undoped semiconductor layer on the sidewall can be generated first. This can be z. B. by blanket deposition of the thin layer and then directed perpendicular etching in the plasma. In doing so, the layer is removed again only on the horizontal surfaces (i.e., on the pixel surface and in the bottom of the trench) while remaining on the sidewall. Finally, for example, the insulator deposition takes place, optionally followed by the metal deposition in the remaining gap.

Die obere leitfähige Schicht muss an mindestens einer Stelle mit dem CMOS verbunden werden. Dies gelingt durch die Anordnung entsprechend der 5, bei der beispielhaft eine transparente ganzflächige Schicht, wie z. B. aus ITO, gezeigt ist. In einem vom Graben umschlossenen und elektrisch isolierten Bereich kann vor der ITO-Abscheidung durch die p-i-n-Schichtfolge ein Loch geöffnet werden. Der Ätzprozess kann dabei so gefahren werden, dass die untere Kontaktschicht jedoch nicht angegriffen wird und im Lochboden erhalten bleibt. Dann kann die ITO-Abscheidung und die Passivierung erfolgen. Das beispielsweise ITO bekommt dadurch schließlich elektrischen Kontakt zum Kontaktmetall und somit zum CMOS.The upper conductive layer must be connected to the CMOS at at least one location. This is achieved by the arrangement according to the 5 in the example, a transparent full-surface layer, such. B. from ITO, is shown. In a trench-enclosed and electrically insulated area, a hole can be opened before the ITO deposition by the pin layer sequence. The etching process can be driven so that the lower contact layer is not attacked and remains in the hole bottom. Then the ITO deposition and the passivation can take place. The example ITO finally gets electrical contact to the contact metal and thus to the CMOS.

Das gleiche Verfahren lässt sich anwenden, wenn statt der ITO-Schicht ein Metallgitter, wie es in 6 beispielhaft gezeigt ist, zur Kontaktierung der oberen Halbleiterschicht mit dem CMOS genutzt wird.The same procedure can be applied if, instead of the ITO layer, a metal mesh, as in 6 is exemplified, is used for contacting the upper semiconductor layer with the CMOS.

Schließlich ist es noch notwendig, den Zugang zum CMOS zu schaffen. Dies geschieht, wie im Vorhergehenden beschrieben, durch Öffnen der Bondpads. Im vorliegenden Fall kann eine Öffnung beispielsweise so aussehen, wie es in 7 skizziert ist.Finally, it is still necessary to provide access to the CMOS. This is done as described above by opening the bond pads. In the present case, for example, an opening may look like that in FIG 7 outlined.

Der Bondpad-Bereich ist durch mindestens einen Graben ringförmig umschlossen und somit zur Seite elektrisch (und optisch) isoliert. Innerhalb dieses Rings kann in einem Ätzschritt die gesamte Schicht bis auf das obere CMOS-Metall des Bondpads durchgeätzt werden.The bondpad region is surrounded by at least one trench and thus electrically insulated (and optically) to the side. Within this ring, the entire layer may be etched through to the upper CMOS metal of the bond pad in an etching step.

Ausführungsbeispiele der vorliegenden Erfindung schaffen somit eine optische Empfängerstruktur, die beispielsweise als Pixel bzw. Pixelarray (Pixel-Raster) für einen optischen Empfänger oder einen optischen Bildaufnehmer geeignet ist. Die erfindungsgemäße optische Empfängerstruktur beruht auf der Umsetzung eines optischen Signals in ein elektrisches Signal basierend auf einer Halbleiterstruktur. Sie kann einerseits als Einzelpixel für Kommunikationsanwendungen oder andererseits als zweidimensionales Array von Pixeln für die Aufnahme eines optischen Bilds verwendet werden. Dabei ist die erfindungsgemäße optische Empfängerstruktur für typische Wellenlängen im sichtbaren Bereich empfindlich. Sie kann jedoch auch im nahen Infrarot- oder im ultravioletten Bereich eingesetzt werden. Insgesamt sind Wellenlängen von ca. 200 nm–2.000 nm erfassbar.Embodiments of the present invention thus provide an optical receiver structure suitable, for example, as a pixel array for an optical receiver or an optical image sensor. The optical receiver structure according to the invention is based on the conversion of an optical signal into an electrical signal based on a semiconductor structure. On the one hand, it can be used as a single pixel for communication applications or, on the other hand, as a two-dimensional array of pixels for taking an optical image. In this case, the optical receiver structure according to the invention is sensitive to typical wavelengths in the visible range. However, it can also be used in the near infrared or ultraviolet range. Overall, wavelengths of about 200 nm-2000 nm can be detected.

Ein Vorteil der vorliegenden Erfindung ist, dass die aktive Schichtfolge in-situ, also durch Abscheiden aller wichtigen Sichten direkt hintereinander, erfolgen kann.One advantage of the present invention is that the active layer sequence can take place in-situ, ie by depositing all the important views directly one behind the other.

Ein weiterer Vorteil der erfindungsgemäßen optischen Empfängerstruktur ist, dass mehrere Pixel elektrisch und optisch voneinander isoliert sind, was ein Übersprechen der elektrischen oder optischen Signale unterdrückt bzw. verhindert. Dies stellt insbesondere gegenüber den im Stand der Technik weit verbreiteten Strukturen mit gemeinsamen ganzflächigen Halbleiterschichten eine deutliche Verbesserung dar.A further advantage of the optical receiver structure according to the invention is that several pixels are electrically and optically isolated from one another, which suppresses or prevents crosstalk of the electrical or optical signals. This represents a significant improvement, in particular in comparison to the structures with common whole-area semiconductor layers that are widespread in the prior art.

Die vorliegende Erfindung ist auch dahin gehend vorteilhaft, dass (laterale) Leckströme und Dunkelströme zwischen benachbarten Pixeln vermieden werden können. Insbesondere ist dies auch bei einer aktiven Schichtfolge mit einer Schichtdicke von mehr als 1 μm möglich. Ferner kann durch die erfindungsgemäße Verwendung der isolierenden Graben ein potentielles (laterales) elektrisches und/oder optisches Übersprechen zwischen den benachbarten Pixeln unterdrückt werden. Dies gilt auch bei schrägem Lichteinfall bzw. im Fall einer Skalierung der Strukturen zu kleineren Abmessungen.The present invention is also advantageous in that (lateral) leakage currents and dark currents between adjacent pixels can be avoided. In particular, this is also possible with an active layer sequence with a layer thickness of more than 1 μm. Furthermore, by using the insulating trench according to the invention, a potential (lateral) electrical and / or optical crosstalk between the adjacent pixels can be suppressed. This also applies to oblique incidence of light or in the case of scaling of the structures to smaller dimensions.

Weitere Vorteile der erfindungsgemäßen optischen Empfängerstruktur sind, dass die effektive lichtempfindliche Pixelfläche optimiert wird bzw. nicht eingeschränkt ist und die obere Kontaktschicht der Struktur durch eine darüberliegende Passivierungsschicht geschützt wird.Further advantages of the optical receiver structure according to the invention are that the effective photosensitive pixel area is optimized or not and the upper contact layer of the structure is protected by an overlying passivation layer.

Zusammenfassend schaffen Ausführungsbeispiele der vorliegenden Erfindung eine optische Empfängerstruktur, die einen sehr schmalen Graben (Breite z. B. 0,4 μm–0,8 μm) zur Trennung der Pixel aufweist. Weitere Ausführungsbeispiele ermöglichen es, die Schichtfolge der Diode (p-i-n, n-i-p, n-p oder p-n) in-situ, d. h. in einem Abscheidezyklus, z. B. ohne Unterbrechung des Vakuums, zu erzeugen. Bei der Herstellung der erfindungsgemäßen optischen Empfängerstruktur können sehr schmale und gleichzeitig tiefe Gräben erzeugt werden, was die Verwendung einer beispielsweise dicken p-i-n-Schicht ermöglicht. Dadurch kann die Empfindlichkeit zu langen Wellenlängen, bis hin zu NIR, verbessert werden.In summary, embodiments of the present invention provide an optical receiver structure having a very narrow trench (width, eg, 0.4 μm-0.8 μm) for separating the pixels. Further embodiments make it possible to use the layer sequence of the diode (p-i-n, n-i-p, n-p or p-n) in-situ, ie. H. in a deposition cycle, e.g. B. without interruption of the vacuum to produce. In the production of the optical receiver structure according to the invention, very narrow and at the same time deep trenches can be produced, which makes it possible to use an example thick p-i-n layer. As a result, the sensitivity to long wavelengths, up to NIR, can be improved.

Die erfindungsgemäße optische Empfängerstruktur zeichnet sich einerseits durch einen hohen Füllfaktor, d. h. den Anteil der lichtempfindlichen zur gesamten Pixelfläche, und anderseits eine gute Lichtführung, d. h. ein geringes optisches Übersprechen, was eine verbesserte örtliche Auflösung ermöglicht, aus. Die Schichtdicke der aktiven lichtempfindlichen Schichtfolge und deren Materialzusammensetzung ist an die jeweilige Anwendung anpassbar. Ferner ist eine komplexe Pixelelektronik möglich, da der gesamte Platz des Pixels für die Schaltung zur Verfügung steht. Schließlich kann ein gleicher Aufbau prinzipiell auf jeden CMOS-Wafer aufgebracht werden, und zwar unabhängig von der CMOS-Herstellung. In diesem Fall ist als „Schnittstelle” die Planarisierung, das Via und das untere Kontaktmetall anzubringen.The optical receiver structure according to the invention is characterized on the one hand by a high fill factor, d. H. the proportion of photosensitive to the entire pixel area, and on the other hand a good light management, d. H. low optical crosstalk, allowing for improved local resolution. The layer thickness of the active photosensitive layer sequence and its material composition can be adapted to the particular application. Furthermore, a complex pixel electronics is possible because the entire space of the pixel is available for the circuit. Finally, a similar structure can in principle be applied to any CMOS wafer, regardless of the CMOS production. In this case, the planarization, the via and the bottom contact metal must be used as the "interface".

Technische Anwendungsgebiete der vorliegenden Erfindung sind beispielsweise Einzelpixel mit CMOS-Elektronik für optische Kommunikation und zweidimensionale Pixelarrays für Imager-Chips (Bildaufnehmer-Chips), die in Kameras eingebaut werden. Dies ermöglicht eine potentielle Low-Cost-Lösung (kosteneffektive Lösung) für Kameras, die den Nah-Infrarot-Bereich bedienen. Beispielhafte Anwendungen sind Überwachungskameras, Nachtsichtunterstützung für Autofahrer (Fahrerassistenz) und Kameras, die durch Blut sehen können (z. B. für die Assistenz bei Operationen).Technical fields of application of the present invention are, for example, individual pixels with CMOS electronics for optical communication and two-dimensional pixel arrays for imager chips (image sensor chips) which are installed in cameras. This provides a potential low-cost solution (cost-effective solution) for cameras operating near-infrared. Exemplary applications are surveillance cameras, night vision support for drivers (driver assistance) and cameras that can see through blood (eg for assistance with operations).

Claims (17)

Optische Empfängerstruktur (100) mit folgenden Merkmalen: einer ersten Kontaktschicht (110), die auf einem Substrat (105) angeordnet ist; einer aktiven Schichtfolge (120), die auf der ersten Kontaktschicht (110) angeordnet ist, wobei die aktive Schichtfolge eine intrinsische Schicht, eine Halbleiterschicht eines ersten Dotierungstyps, die an eine erste Seite der intrinsischen Schicht angrenzt und eine Halbleiterschicht eines zweiten Dotierungstyps, die an eine der ersten Seite gegenüberliegende Seite der intrinsischen Schicht angrenzt, aufweist; einer zweiten Kontaktschicht (130), die zumindest teilweise auf einer von der intrinsischen Schicht abgewandten Oberfläche einer der Halbleiterschichten der aktiven Schichtfolge (120) angeordnet ist, wobei die zweite Kontaktschicht voneinander getrennte Pixel, die durch einen isolierenden Graben definiert werden, leitfähig kontaktiert; und isolierenden Gräben (140), die sich durch die aktive Schichtfolge (120) erstrecken und voneinander getrennte Bereiche (150) der aktiven Schichtfolge (120) und der ersten Kontaktschicht (110) definieren; wobei ein Material, mit dem die Gräben (140) gefüllt sind, sich nicht auf eine obere Oberfläche (122) der aktiven Schichtfolge (120) erstreckt, wobei Abschnitte (132) der zweiten Kontaktschicht (130) auf einer durch die Gräben (140) und angrenzende Bereiche der aktiven Schichtfolge (120) gebildeten Oberfläche angeordnet sind; wobei die zweite Kontaktschicht (130) direkt auf der oberen Oberfläche (122) der aktiven Schichtfolge (120) angeordnet ist.Optical receiver structure ( 100 ) having the following features: a first contact layer ( 110 ) on a substrate ( 105 ) is arranged; an active layer sequence ( 120 ) on the first contact layer ( 110 wherein the active layer sequence comprises an intrinsic layer, a semiconductor layer of a first doping type adjacent to a first side of the intrinsic layer, and a semiconductor layer of a second doping type adjacent to a side of the intrinsic layer opposite the first side; a second contact layer ( 130 ), which at least partially on a surface facing away from the intrinsic layer surface of one of the semiconductor layers of the active layer sequence ( 120 ), wherein the second contact layer conductively contacts separate pixels defined by an insulating trench; and insulating trenches ( 140 ), which are characterized by the active layer sequence ( 120 ) and separate areas ( 150 ) of the active layer sequence ( 120 ) and the first contact layer ( 110 define); a material with which the trenches ( 140 ) are not located on an upper surface ( 122 ) of the active layer sequence ( 120 ), where sections ( 132 ) of the second contact layer ( 130 ) on one through the trenches ( 140 ) and adjacent regions of the active layer sequence ( 120 ) are formed; wherein the second contact layer ( 130 ) directly on the upper surface ( 122 ) of the active layer sequence ( 120 ) is arranged. Die optische Empfängerstruktur nach Anspruch 1, bei der übereinander angeordnete Abschnitte der ersten Kontaktschicht (110) und der aktiven Schichtfolge (120) nur planare Schichten aufweisen.The optical receiver structure according to claim 1, wherein superimposed portions of the first contact layer (16) 110 ) and the active layer sequence ( 120 ) have only planar layers. Die optische Empfängerstruktur nach Anspruch 1 oder 2, bei der die zweite Kontaktschicht (130) nur planare Abschnitte aufweist.The optical receiver structure according to claim 1 or 2, wherein the second contact layer (FIG. 130 ) has only planar sections. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 3, bei der die zweite Kontaktschicht (330) gitterförmig strukturiert ist, wobei ein Gittersteg (331, 332, 333) der zweiten Kontaktschicht (330) über der durch die Gräben (140) und die angrenzenden Bereiche der aktiven Schichtfolge (220) gebildeten Oberfläche angeordnet ist.The optical receiver structure according to one of claims 1 to 3, wherein the second contact layer ( 330 ) is grid-shaped, wherein a grid web ( 331 . 332 . 333 ) of the second contact layer ( 330 ) over the trenches ( 140 ) and the adjacent regions of the active layer sequence ( 220 ) formed surface is arranged. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 3, bei der die zweite Kontaktschicht (230) als leitfähige und durchsichtige Schicht ausgebildet ist, die ganzflächig auf der aktiven Schichtfolge (220) angeordnet ist.The optical receiver structure according to one of claims 1 to 3, wherein the second contact layer ( 230 ) is formed as a conductive and transparent layer which covers the entire surface of the active layer sequence ( 220 ) is arranged. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 5, die ferner eine Passivierungsschicht (260) aufweist, die auf der zweiten Kontaktschicht (230) angeordnet ist.The optical receiver structure according to one of claims 1 to 5, further comprising a passivation layer ( 260 ), which on the second contact layer ( 230 ) is arranged. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 6, bei der die erste Kontaktschicht (210) eine elektrische Verbindung zu einer Metallisierungsschicht (207) einer CMOS-Struktur (205) aufweist. The optical receiver structure according to one of claims 1 to 6, wherein the first contact layer ( 210 ) an electrical connection to a metallization layer ( 207 ) a CMOS structure ( 205 ) having. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 7, bei der ein isolierender Graben (400-1) als Seitenwand eine Isolatorschicht (410) aufweist und mit Metall (420) gefüllt ist.The optical receiver structure according to any one of claims 1 to 7, wherein an insulating trench ( 400-1 ) as side wall an insulator layer ( 410 ) and with metal ( 420 ) is filled. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 8, bei der der isolierende Graben (400-2) auf einer Seitenwand eine undotierte Halbleiterschicht (430) aufweist, so dass die Isolatorschicht (410) und die aktive Schichtfolge (120) voneinander getrennt sind.The optical receiver structure according to any one of claims 1 to 8, wherein the insulating trench ( 400-2 ) on a sidewall an undoped semiconductor layer ( 430 ), so that the insulator layer ( 410 ) and the active layer sequence ( 120 ) are separated from each other. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 9, bei der die zweite Kontaktschicht (530) in zumindest einem (550) der voneinander getrennten Bereiche (150) in Richtung der ersten Kontaktschicht (110) gebogen ist und sich bis auf eine obere Oberfläche (515) der ersten Kontaktschicht (110) erstreckt, so dass ein Abschnitt der zweiten Kontaktschicht (530) mit der ersten Kontaktschicht (110) verbunden ist.The optical receiver structure according to one of claims 1 to 9, wherein the second contact layer ( 530 ) in at least one ( 550 ) of the separate areas ( 150 ) in the direction of the first contact layer ( 110 ) is bent and except for an upper surface ( 515 ) of the first contact layer ( 110 ), so that a portion of the second contact layer ( 530 ) with the first contact layer ( 110 ) connected is. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 10, die in dem zumindest einen (550) der voneinander getrennten Bereiche (150) eine Öffnung (710) aufweist, die sich bis auf die Metallisierungsschicht (207) der CMOS-Struktur (205) erstreckt.The optical receiver structure according to any one of claims 1 to 10, which is in the at least one ( 550 ) of the separate areas ( 150 ) an opening ( 710 ), which except for the metallization layer ( 207 ) of the CMOS structure ( 205 ). Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 11, bei der die erste Kontaktschicht (210) und die aktive Schichtfolge (220) eine gleich große Fläche aufweisen.The optical receiver structure according to one of claims 1 to 11, wherein the first contact layer ( 210 ) and the active layer sequence ( 220 ) have an equal area. Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 12, bei der eine Breite (lGR) des Grabens (400-1) kleiner als die Dicke (dSF) der Schichtfolge ist, durch die sich der Graben (400-1) erstreckt.The optical receiver structure according to one of claims 1 to 12, wherein a width (l GR ) of the trench ( 400-1 ) is smaller than the thickness (d SF ) of the layer sequence through which the trench ( 400-1 ). Die optische Empfängerstruktur nach einem der Ansprüche 1 bis 13, bei der die Breite (lGR) des Grabens zwischen 0,2 μm und 0,6 μm liegt.The optical receiver structure according to any one of claims 1 to 13, wherein the width (l GR ) of the trench is between 0.2 μm and 0.6 μm. Ein Verfahren (1100) zum Herstellen einer optischen Empfängerstruktur (100) mit folgenden Schritten: Bereitstellen (1110) eines Substrats (105); Aufbringen (1120) einer ersten Kontaktschicht (110) auf das Substrat (105); Aufbringen (1130) einer aktiven Schichtfolge (120) auf die erste Kontaktschicht (110), wobei die aktive Schichtfolge eine intrinsische Schicht, eine Halbleiterschicht eines ersten Dotierungstyps, die an eine erste Seite der intrinsischen Schicht angrenzt und eine Halbleiterschicht eines zweiten Dotierungstyps, die an eine der ersten Seite gegenüberliegende Seite der intrinsischen Schicht angrenzt, aufweist; Ausnehmen (1140) von isolierenden Gräben (140), die sich durch die aktive Schichtfolge (120) erstrecken und voneinander getrennte Bereiche (150) der aktiven Schichtfolge (120) und der ersten Kontaktschicht (110) definieren; Füllen (1150) der Gräben (140) mit einem Material, wobei das Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche (122) der aktiven Schichtfolge (120) erstreckt; und Aufbringen (1160) einer zweiten Kontaktschicht (130) zumindest teilweise auf eine von der intrinsischen Schicht abgewandten Oberfläche einer der Halbleiterschichten der aktiven Schichtfolge (120), so dass die zweite Kontaktschicht voneinander getrennte Pixel, die durch einen isolierenden Graben definiert werden, leitfähig kontaktiert; wobei Abschnitte (132) der zweiten Kontaktschicht (130) auf einer durch die Gräben (140) und angrenzende Bereiche der aktiven Schichtfolge (120) gebildeten Oberfläche angeordnet sind, wobei die zweite Kontaktschicht (130) direkt auf der oberen Oberfläche (122) der aktiven Schichtfolge (120) angeordnet ist.A procedure ( 1100 ) for producing an optical receiver structure ( 100 ) with the following steps: providing ( 1110 ) of a substrate ( 105 ); Application ( 1120 ) a first contact layer ( 110 ) on the substrate ( 105 ); Application ( 1130 ) of an active layer sequence ( 120 ) on the first contact layer ( 110 wherein the active layer sequence comprises an intrinsic layer, a semiconductor layer of a first doping type adjacent to a first side of the intrinsic layer, and a semiconductor layer of a second doping type adjacent to a side of the intrinsic layer opposite the first side; Except ( 1140 ) of insulating trenches ( 140 ), which are characterized by the active layer sequence ( 120 ) and separate areas ( 150 ) of the active layer sequence ( 120 ) and the first contact layer ( 110 define); To fill ( 1150 ) of the trenches ( 140 ) with a material, wherein the material with which the trenches are filled, not on an upper surface ( 122 ) of the active layer sequence ( 120 ) extends; and applying ( 1160 ) a second contact layer ( 130 ) at least partially on a surface facing away from the intrinsic layer surface of one of the semiconductor layers of the active layer sequence ( 120 ), so that the second contact layer conductively contacts separate pixels defined by an insulating trench; where sections ( 132 ) of the second contact layer ( 130 ) on one through the trenches ( 140 ) and adjacent regions of the active layer sequence ( 120 ) are formed, wherein the second contact layer ( 130 ) directly on the upper surface ( 122 ) of the active layer sequence ( 120 ) is arranged. Das Verfahren nach Anspruch 15, bei dem das Aufbringen (1130) der aktiven Schichtfolge (120) durch ein Abscheiden aller Schichten der aktiven Schichtfolge (120) in einer Kammer ohne Unterbrechung des Vakuums erfolgt.The method of claim 15, wherein the application ( 1130 ) of the active layer sequence ( 120 ) by depositing all layers of the active layer sequence ( 120 ) takes place in a chamber without interruption of the vacuum. Das Verfahren nach Anspruch 15 oder 16, bei dem vor dem Aufbringen (1130) der aktiven Schichtfolge (120) die erste Kontaktschicht (110) strukturiert wird oder die aktive Schichtfolge (120) und die erste Kontaktschicht (110) gleichzeitig strukturiert werden.The method of claim 15 or 16, wherein prior to application ( 1130 ) of the active layer sequence ( 120 ) the first contact layer ( 110 ) or the active layer sequence ( 120 ) and the first contact layer ( 110 ) at the same time.
DE201010029290 2010-05-25 2010-05-25 Optical receiver structure and method of making same Expired - Fee Related DE102010029290B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201010029290 DE102010029290B4 (en) 2010-05-25 2010-05-25 Optical receiver structure and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010029290 DE102010029290B4 (en) 2010-05-25 2010-05-25 Optical receiver structure and method of making same

Publications (2)

Publication Number Publication Date
DE102010029290A1 DE102010029290A1 (en) 2011-12-01
DE102010029290B4 true DE102010029290B4 (en) 2014-02-13

Family

ID=44924680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010029290 Expired - Fee Related DE102010029290B4 (en) 2010-05-25 2010-05-25 Optical receiver structure and method of making same

Country Status (1)

Country Link
DE (1) DE102010029290B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841411B1 (en) * 2003-06-30 2005-01-11 Agilent Technologies, Inc. Method of utilizing a top conductive layer in isolating pixels of an image sensor array
US20080283954A1 (en) * 2007-05-16 2008-11-20 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US20090020149A1 (en) * 2007-07-16 2009-01-22 Woods Lawrence M Hybrid Multi-Junction Photovoltaic Cells And Associated Methods
US7608830B1 (en) * 2005-09-20 2009-10-27 Drs Sensors & Targeting Systems, Inc. Separate absorption and detection diode for two-color operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501065B1 (en) 1999-12-29 2002-12-31 Intel Corporation Image sensor using a thin film photodiode above active CMOS circuitry
US6852566B2 (en) 2003-03-12 2005-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned rear electrode for diode array element
US7279729B2 (en) 2003-05-26 2007-10-09 Stmicroelectronics S.A. Photodetector array
KR100872991B1 (en) 2007-06-25 2008-12-08 주식회사 동부하이텍 Image sensor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841411B1 (en) * 2003-06-30 2005-01-11 Agilent Technologies, Inc. Method of utilizing a top conductive layer in isolating pixels of an image sensor array
US7608830B1 (en) * 2005-09-20 2009-10-27 Drs Sensors & Targeting Systems, Inc. Separate absorption and detection diode for two-color operation
US20080283954A1 (en) * 2007-05-16 2008-11-20 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
US20090020149A1 (en) * 2007-07-16 2009-01-22 Woods Lawrence M Hybrid Multi-Junction Photovoltaic Cells And Associated Methods

Also Published As

Publication number Publication date
DE102010029290A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
DE102018122392B4 (en) SPAD image sensor and manufacturing method
DE102008046101B4 (en) Image sensor and method for its production
DE102015105451B4 (en) Method and apparatus for forming backlit image sensors with embedded color filters
DE102018124677A1 (en) SPAD image sensor and related manufacturing process
DE102018130470A1 (en) PIXEL DEVICE ON STRUCTURE DEEP TRENCH INSULATION (DTI) FOR IMAGE SENSOR
DE102016100013A1 (en) Additional spiked area for back deep trench isolation
DE10160501A1 (en) Solid-state image processing device
DE102007049400A1 (en) Image sensor and method of making the same
DE102008046036A1 (en) Image sensor and method for its production
DE102008061820A1 (en) Image sensor and method for its production
DE102010043822B4 (en) Photodiode and photodiode array and method for their operation
DE102020100097B4 (en) IMAGE SENSOR WITH AN OVERLAP OF A TRENCH BACK ISOLATION STRUCTURE WITH A VERTICAL TRANSFERGATE
DE102020124766A1 (en) EMBEDDED LIGHT SHIELDING STRUCTURE FOR CMOS IMAGE SENSOR
DE102020110791A1 (en) INTEGRATED CIRCUIT STRUCTURE, DEVICE AND METHOD
DE102007041190A1 (en) Image sensor and method for its production
DE102018122925A1 (en) SPAD IMAGE SENSOR AND ASSOCIATED FABRICATING METHOD
DE102007040870A1 (en) Image sensor and method for its production
DE102008051449A1 (en) Image sensor and method for its production
DE102007041076A1 (en) Image sensor and method for its production
DE102010029290B4 (en) Optical receiver structure and method of making same
DE102009043255A1 (en) Image sensor and method for its production
DE102008062489A1 (en) Image sensor and method for its production
EP1208598B1 (en) Image cell, image sensor and production method therefor
DE112021006393T5 (en) Photodiode device with improved properties
DE102021104497A1 (en) IMAGE SENSOR WITH PASSIVATION LAYER FOR DARK CURRENT REDUCTION

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141114

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee