DE102010028121A1 - Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature - Google Patents

Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature Download PDF

Info

Publication number
DE102010028121A1
DE102010028121A1 DE201010028121 DE102010028121A DE102010028121A1 DE 102010028121 A1 DE102010028121 A1 DE 102010028121A1 DE 201010028121 DE201010028121 DE 201010028121 DE 102010028121 A DE102010028121 A DE 102010028121A DE 102010028121 A1 DE102010028121 A1 DE 102010028121A1
Authority
DE
Germany
Prior art keywords
thermoplastic material
carrier
semiconductor chips
temperature
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201010028121
Other languages
German (de)
Inventor
Ricardo Ehrenpfordt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201010028121 priority Critical patent/DE102010028121A1/en
Publication of DE102010028121A1 publication Critical patent/DE102010028121A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The method involves embedding a semiconductor chip (14) into a plastic mass at temperature for forming a connector from the plastic mass and the semiconductor chips, where temperature of a thermoplastic material (12) i.e. polycyclic olefin, is lower or equal to another temperature. A softening of the thermoplastic material is utilized, and the connector of the plastic mass and the semiconductor chips is removed from a carrier (10) by thermal decomposition of the thermoplastic material at the latter temperature that is higher than the former temperature. An independent claim is also included for a connector including a carrier.

Description

Stand der TechnikState of the art

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleiter-Bauelementen, ein durch ein solches Verfahren erhältliches Halbleiter-Bauelement und einen als Zwischenprodukt des Verfahrens erhältlichen Verbund mit eingebetteten Halbleiterchips.The present invention relates to a method of manufacturing semiconductor devices, a semiconductor device obtainable by such a method, and an embedded semiconductor chip package obtainable as an intermediate of the method.

In der Aufbau- und Verbindungstechnik von Halbleiter-Bauelementen werden zunehmend neue substratlose Gehäuseformen verwendet. Eine Variante dabei ist das sogenannte ”Embedded Wafer Level Package” (eWLP). Diese Variante verwendet für einen Bestückung und Molden umfassenden Packageprozess ein Trägersubstrat, welches als temporärer Träger für die aufgesetzten und eingebetteten Halbleiterchips dient und nach dem Einbetten der Halbleiterchips in eine Kunststoffmasse vom so gebildeten scheibenförmigen Mold-Chip-Verbund auch ”Reconstituted Wafer” oder Moldwafer genannt, wieder gelöst wird. Dabei werden zuerst Halbleiterchips in einem ”Pick And Place”-Prozess mit ihrer aktiven Oberfläche, wie u. a. Padflächen für die elektrische Kontaktierung, nach unten (face-down) auf den temporären Träger bestückt und anschließend mit einer Moldmasse aus Kunststoff, beispielsweise Epoxidharz, übermoldet. Zwischen dem Moldwafer und dem Träger eingebrachte Folien oder Beschichtungen ermöglichen ein Ablösen des neu geschaffenen Moldwafers vom temporären Träger. Die Adhäsionskräfte der Folien beziehungsweise Beschichtungen zum Moldwafer und/oder zum Träger können über Temperaturprozesse und/oder mechanische Belastung vermindert und der temporäre Verbund zwischen Moldwafer und Träger somit gelöst werden. Im einfachsten Fall handelt es sich bei dieser Bondbeschichtung, um beidseitig klebende Bondtapes.In the construction and connection technology of semiconductor devices, new substrateless housing shapes are increasingly being used. One variant is the so-called "Embedded Wafer Level Package" (eWLP). This variant uses for packaging and Molden comprehensive package process a carrier substrate, which serves as a temporary support for the mounted and embedded semiconductor chips and after embedding the semiconductor chips in a plastic mass from the disk-shaped mold-chip composite thus formed also called "reconstituted wafer" or Moldwafer , will be solved again. In this case, first semiconductor chips in a "pick and place" process with their active surface, such as. a. Pad surfaces for the electrical contact, fitted down (face-down) on the temporary support and then overmolded with a molding compound made of plastic, such as epoxy resin. Between the mold wafer and the carrier introduced films or coatings allow detachment of the newly created mold wafer from the temporary carrier. The adhesion forces of the films or coatings to the mold wafer and / or to the support can be reduced by means of temperature processes and / or mechanical stress and the temporary bond between mold wafer and carrier can thus be achieved. In the simplest case, this bond coating is double-sided adhesive bond tape.

Eine weitere Bondbeschichtung ist in der DE 10 2005 041539 B4 offenbart. Dieses Dokument beschreibt die Verwendung einer adhäsiven Folie, welche eine Kernfolie enthält, als temporäre Bondbeschichtung. Die Kernfolie ist beidseitig oder auf ihrer Bestückseite mit einer adhäsiven Klebeschicht belegt. Des Weiteren ist die Klebeschicht der Bestückseite oberflächennah durch Sputter-, Sprühtechnik oder Ionenimplantation mit einem weiteren Material belegt, welches sich unter Temperatur- und/oder Druckeinwirkung zersetzt und gasförmige Zersetzungsprodukte abspaltet. Halbleiterchips werden auf einen mit der Folie belegten Träger gesetzt und haften durch die adhäsive Wirkung der auf der Folie enthaltenen Klebeschicht. Während der Einbettung der Halbleiterchips in eine Kunststoffmasse unter Temperatur und Druck beginnt sich das oberflächennah in die Klebstoffschicht der Folie eingebrachte Material zu zersetzen und löst den Verbund der Folie mit dem Träger von dem neu geschaffenen Moldwafer durch Ausbildung eines Gaspolsters zwischen Folie und Moldwafer. Als Vorteil dieses Verfahrens wird genannt, dass durch das Lösen des Verbundes von Moldwafer und Träger während der Aushärtphase der Kunststoffmasse diese ungestört aushärten und schrumpfen kann, ohne dass mechanische Spannungen oder Wölbungen eingefroren werden. Weiterhin soll durch das Lösen des Verbundes der Kontakt der Halbleiterchips und des Moldwafers zur adhäsiven Klebeschicht der Folie verhindert werden, um mögliche Kontaminationsreste zu vermindern.Another bond coating is in the DE 10 2005 041539 B4 disclosed. This document describes the use of an adhesive film containing a core film as a temporary bond coat. The core foil is covered on both sides or on its Bestückseite with an adhesive adhesive layer. Furthermore, the adhesive layer of the Bestückseite is covered near the surface by sputtering, spraying or ion implantation with another material which decomposes under temperature and / or pressure and gaseous decomposition products splits off. Semiconductor chips are placed on a carrier coated with the film and adhere by the adhesive effect of the adhesive layer contained on the film. During the embedding of the semiconductor chips in a plastic compound under temperature and pressure, the material introduced near the surface into the adhesive layer of the film begins to decompose and dissolves the composite of the film with the carrier of the newly created mold wafer by forming a gas cushion between the film and mold wafer. An advantage of this method is that, by dissolving the composite of mold wafer and carrier during the curing phase, the plastic compound can harden and shrink undisturbed without any mechanical stresses or bulges being frozen. Furthermore, by loosening the bond, the contact of the semiconductor chips and the mold wafer with the adhesive layer of the film is to be prevented in order to reduce possible contamination residues.

Offenbarung der ErfindungDisclosure of the invention

Das erfindungsgemäße Verfahren zum Herstellen von Halbleiter-Bauelementen nach Anspruch 1, das durch ein solches Verfahren erhältliche Halbleiter-Bauelement nach Anspruch 11 sowie der Verbund gemäß Anspruch 12 weisen gegenüber bekannten Lösungsansätzen die Vorteile auf, dass ein sowohl kostengünstiger als auch spannungs- und kontaminationsarmer Aufbau ermöglicht wird.The inventive method for producing semiconductor devices according to claim 1, the semiconductor device obtainable by such a method according to claim 11 and the composite according to claim 12 have over known approaches to the advantages that a cost effective as well as low-voltage and low-contamination structure is possible.

Der Erfindung liegt die Erkenntnis zu Grunde, dass bei Verwendung eines thermoplastischen Materials für die Bondbeschichtung zwischen temporärem Träger und Moldwafer, wobei das thermoplastische Material die Eigenschaft hat, dass es bei einer im Moldprozess, bei dem Halbleiterchips in die Kunststoffmasse eingebettet werden, verwendeten Temperatur zur Erweichung und bei einer Temperatur, die über der im Moldprozess verwendeten Temperatur liegt, zur Zersetzung neigt, diese Erweichung in der Phase der Aushärtung der Moldmasse zu einer mechanischen Entkopplung der Moldmasse vom Träger führt, wodurch eine spannungsarme und verwölbungsfreie Aushärtung der Moldmasse ermöglicht wird. Vorzugsweise findet die Erweichung des thermoplastischen Materials nach erfolgtem Moldflussende statt. Entkopplung bedeutet in diesem Fall, dass die Verbundpartner des asymmetrischen Verbundes bestehend aus Träger und Moldwafer einander durch die erweichte Zwischenschicht bestehend aus dem thermoplastischen Material nicht oder nur vermindert wahrnehmen, der Verbund aber erhalten bleibt und weder eine Ablösung noch eine Zersetzung stattfindet. Eine Zersetzung des thermoplastischen Materials, die zum Ablösen des Trägers vom Moldwafer führt, findet bei einer höheren Temperatur als der beim Molden verwendeten Moldtemperatur statt. Dadurch ist das Verfahren gut reproduzierbar. Auch wird eine Kontamination einer zum Einbetten der Halbleiterchips verwendeten Moldanlage vermieden. Das Ablösen des Trägers durch Zersetzung des thermoplastischen Materials kann außerhalb der Moldanlage in einem abgesaugten, beziehungsweise stickstoff- oder sauerstoffgefluteten Ofen erfolgen. Vorzugsweise wird der Zersetzungsschritt prozesskonform innerhalb eines für die Endvernetzung der Moldmasse notwendigen ”Post Mold Cure”-Schrittes durchgeführt.The invention is based on the finding that, when using a thermoplastic material for the bond coating between temporary carrier and mold wafer, wherein the thermoplastic material has the property that it is used in a temperature used in the molding process in which semiconductor chips are embedded in the plastics material Softening and at a temperature which is higher than the temperature used in the molding process, tends to decomposition, this softening in the curing phase of the molding compound leads to a mechanical decoupling of the molding compound from the support, whereby a low-stress and warp-free curing of the molding compound is made possible. Preferably, the softening of the thermoplastic material takes place after the Moldflussende. In this case, decoupling means that the composite partners of the asymmetric composite consisting of carrier and mold wafer do not perceive or only diminish each other through the softened intermediate layer consisting of the thermoplastic material, but the composite is retained and neither detachment nor decomposition takes place. A decomposition of the thermoplastic material, which leads to the detachment of the carrier from the mold wafer, takes place at a higher temperature than the molding temperature used in the molding process. This makes the process easy to reproduce. Also, contamination of a mold used for embedding the semiconductor chips is avoided. The detachment of the carrier by decomposition of the thermoplastic material can be done outside of the mold in a suctioned, or nitrogen or oxygen-flooded oven. Preferably, the decomposition step is in accordance with the process within one for the final crosslinking of Mold mass necessary "Post Mold Cure" step performed.

Dadurch, dass die Herstellung des spannungsarmen und verwölbungsfreien Moldwafers nicht auf der Zersetzung eines Materials in der Moldanlage, sondern auf Entkopplung der Verbundpartner durch Erweichung basiert, wird zum Einen eine Kontamination der Moldanlage mit, möglicherweise giftigen und brandfördernden Substanzen, wie Aciden und Peroxiden, und anderereseits die Entstehung von Poren oder Einschlüssen in der Oberfläche der Kunststoffmasse des Moldwafers, die durch Ausgasung von Zersetzungsprodukten in die noch nicht vollständig ausgehärtete Moldmasse verursacht wird, vermieden. Dadurch wird die Weiterprozessierung erleichtert und die Zuverlässigkeit der so hergestellten Bauelemente erhöht. Außerdem wird sichergestellt, dass die Halbleiterchips bis zum Ende des Moldflusses im Moldprozess positionsstabil fixiert sind, da während des Moldprozesses keine Zersetzung des thermoplastischen Materials stattfindet.The fact that the production of low-stress and warp-free Moldwafer is not based on the decomposition of a material in the Moldanlage, but on decoupling of the composite partners by softening, on the one hand, contamination of the mold with potentially toxic and oxidizing substances such as acids and peroxides, and On the other hand, the formation of pores or inclusions in the surface of the plastic mass of the Moldwafer, which is caused by outgassing of decomposition products in the not yet fully cured molding compound, avoided. This facilitates further processing and increases the reliability of the components produced in this way. In addition, it is ensured that the semiconductor chips are fixed in a positionally stable manner until the end of the mold flow in the molding process, since no decomposition of the thermoplastic material takes place during the molding process.

Bei dem als temporäre Bondbeschichtung verwendeten thermoplastischen Material handelt es sich insbesondere um thermoplastischen Polymerlack. Dieser kann durch Aufschleudern und Ausbacken auf den Träger aufgebracht werden, wobei die Lackdicke über die Viskosität und Schleuderparameter einstellbar ist. Dadurch können die Herstellungskosten verhältnismäßig gering gehalten werden. Außerdem ist Polymerlack sehr einfach litographisch strukturierbar. Eine Variation der Bondtiefe und somit Topographien, beispielsweise Überstände der Halbleiterchips über die geschaffene Moldoberfläche des scheibenförmigen Verbundes, sind leicht durch Bestückung in die Tiefe des thermoplastischen Materials realisierbar, da nicht die Einschränkung besteht, eine bestimmte Materialebene nicht durchdringen zu dürfen. Die Zersetzung des thermoplastischen Materials zum Ablösen des temporären Trägers findet im gesamten Volumen des thermoplastischen Materials statt.The thermoplastic material used as a temporary bond coating is, in particular, thermoplastic polymer paint. This can be applied by spin-coating and baking on the carrier, wherein the paint thickness on the viscosity and spin parameters is adjustable. As a result, the manufacturing cost can be kept relatively low. In addition, polymer paint is very easy structurable lithographically. A variation of the bond depth and thus topographies, for example supernatants of the semiconductor chips over the created mold surface of the disk-shaped composite, can easily be realized by placement in the depth of the thermoplastic material, since there is no restriction that it should not be allowed to penetrate a certain material plane. The decomposition of the thermoplastic material to release the temporary carrier takes place throughout the volume of the thermoplastic material.

Das Erweichen des thermoplastischen Materials erfolgt zeit- und temperaturabhängig, vorzugsweise ab einer Temperatur von 100°C aufwärts. Die Zersetzungstemperatur des thermoplastischen Materials liegt vorzugsweise zwischen 200°C und 260°C. Bei einer besonders bevorzugten Ausführungsform der Erfindung wird der Moldprozess bei einer Temperatur zwischen 120°C und 180°C für zwei bis vier Minuten durchgeführt, wohingegen der nächste Prozessschritt, währenddessen eine Zersetzung des thermoplastischen Materials erfolgt, für zwei bis acht Stunden bei einer Temperatur von 180°C bis 240°C, besonders bevorzugt zwischen 180°C bis 220°C durchgeführt wird.The softening of the thermoplastic material is time and temperature-dependent, preferably from a temperature of 100 ° C upwards. The decomposition temperature of the thermoplastic material is preferably between 200 ° C and 260 ° C. In a particularly preferred embodiment of the invention, the molding process is carried out at a temperature between 120 ° C and 180 ° C for two to four minutes, whereas the next process step, during which a decomposition of the thermoplastic material takes place, for two to eight hours at a temperature of 180 ° C to 240 ° C, more preferably between 180 ° C to 220 ° C is performed.

Zeichnungendrawings

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are illustrated in the drawings and explained in more detail in the following description.

Es zeigen:Show it:

1 eine Querschnittsansicht eines ersten Prozessstadiums bei dem Herstellungsverfahren gemäß einem ersten Ausführungsbeispiel der Erfindung; 1 a cross-sectional view of a first process stage in the manufacturing method according to a first embodiment of the invention;

2 eine Querschnittsansicht eines zweiten Prozessstadiums bei dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der Erfindung; 2 a cross-sectional view of a second process stage in the manufacturing method according to the first embodiment of the invention;

3 eine Querschnittsansicht eines Prozessstadiums bei dem Herstellungsverfahren gemäß einem zweiten Ausführungsbeispiel der Erfindung; 3 a cross-sectional view of a process stage in the manufacturing method according to a second embodiment of the invention;

4 eine Querschnittsansicht eines dritten Prozessstadiums bei dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der Erfindung; 4 a cross-sectional view of a third process stage in the manufacturing method according to the first embodiment of the invention;

5 eine Querschnittsansicht eines dritten Prozessstadiums bei dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der Erfindung; und 5 a cross-sectional view of a third process stage in the manufacturing method according to the first embodiment of the invention; and

6a–e Querschnittsansichten aufeinander folgender Prozessstadien bei dem Herstellungsverfahren gemäß dem ersten Ausführungsbeispiel der Erfindung. 6a Cross-sectional views of successive process stages in the manufacturing method according to the first embodiment of the invention.

Beschreibung der AusführungsbeispieleDescription of the embodiments

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.In the figures, the same reference numerals designate the same or functionally identical components.

1 ist eine Querschnittsansicht eines ersten Prozessstadiums eines Herstellungsverfahrens gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. 1 FIG. 12 is a cross-sectional view of a first process stage of a manufacturing method according to a first preferred embodiment of the present invention. FIG.

Gemäß den bevorzugten Ausführungsbeispielen der Erfindung wird zuerst ein scheibenförmiger Träger 10 bereitgestellt. Auf diesen wird ein thermoplastischer Polymerlack 12 aufgebracht. Bei dem Polymerlack handelt es sich vorzugsweise um einen Thermoplast aus der Gruppe der polyzyklischen Olefine. Der verwendete Polymerlack ist photo- oder nasschemisch beziehungsweise trocken strukturierbar. Ferner sollte er hohe Adhäsionskräfte gegenüber Silizium und Metall aufweisen. Die Erweichungstemperatur des thermoplastischen Polymerlackes, welche eine Funktion der Zeit ist, liegt in einem Bereich von 100°C und darüber. Typische Zersetzungstemperaturen liegen in einem Bereich zwischen 200°C und 260°C, es sind jedoch auch niedrigere Zersetzungstemperaturen möglich. Die Zersetzungsprodukte des bevorzugten Polymerlackes sind Kohlenmonoxid, Kohlendioxid und Wasserstoff.According to the preferred embodiments of the invention, a disc-shaped carrier is first 10 provided. On this is a thermoplastic polymer paint 12 applied. The polymer paint is preferably a thermoplastic from the group of polycyclic olefins. The polymer lacquer used is photo- or wet-chemically or dry structurable. Furthermore, it should have high adhesion to silicon and metal. The softening temperature of the thermoplastic polymer varnish, which is a function of time, is in a range of 100 ° C and above. Typical decomposition temperatures range between 200 ° C and 260 ° C, but are also lower Decomposition temperatures possible. The decomposition products of the preferred polymer varnish are carbon monoxide, carbon dioxide and hydrogen.

Das Aufbringen des thermoplastischen Polymerlackes 12 erfolgt vorzugsweise durch Aufschleudern und Ausbacken, wobei die Lackdicke über Lackviskosität und Schleuderparameter einstellbar ist. Typische Lackdicken liegen zwischen 2 und 150 μm.The application of the thermoplastic polymer varnish 12 is preferably carried out by spin-coating and baking, wherein the paint thickness is adjustable via paint viscosity and spin parameters. Typical paint thicknesses are between 2 and 150 μm.

2 ist eine Querschnittsansicht eines zweiten Prozessstadiums des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung. 2 FIG. 12 is a cross-sectional view of a second process stage of the manufacturing method according to the first embodiment of the invention. FIG.

Gemäß dem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden Halbleiterchips 14 auf eine Bestückseite des mit Polymerlack 12 belegten Trägers 10 aufgebracht, wobei elektrische Kontaktflächen 16, auch Anschlusskontakte oder Anschlusspads genannt, und/oder in der Figur nicht dargestellte aktive Sensorbereiche auf der im Träger 10 zugewandten Seite der Halbleiterchips 14 liegen. Für die Bestückung des Trägers 10 mit Halbleiterchips 14 wird vorzugsweise ein automatischer Bestücker verwendet, wobei Kraft, Temperatur und Haltezeit Bestückparameter sind. Eine Bestücktiefe 18, die der Halbleiterchip 14 in den Polymerlack 12 hineinragt, ist einstellbar. Dadurch lassen sich leicht Topographien, wie beispielsweise Überstände der Halbleiterchips 14 über die Moldoberfläche des zu schaffenden, scheibenförmigen Verbundes, realisieren.According to the first embodiment of the method according to the invention are semiconductor chips 14 on a Bestückseite of the polymer varnish 12 occupied vehicle 10 applied, with electrical contact surfaces 16 , also called terminal contacts or connection pads, and / or not shown in the figure active sensor areas on the in the carrier 10 facing side of the semiconductor chips 14 lie. For the equipment of the carrier 10 with semiconductor chips 14 Preferably, an automatic mounter is used, wherein force, temperature and holding time are placement parameters. An insertion depth 18 that the semiconductor chip 14 in the polymer paint 12 protrudes, is adjustable. This allows easy topographies, such as supernatants of the semiconductor chips 14 on the mold surface of the to be created, disk-shaped composite realize.

3 ist eine Querschnittsansicht eines Prozessstadiums eines Herstellungsverfahrens gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung. 3 FIG. 12 is a cross-sectional view of a process stage of a manufacturing method according to a second preferred embodiment of the invention. FIG.

Gemäß einem zweiten Ausführungsbeispiel der Erfindung werden vor der Bestückung mit Halbleiterchips 14 weitere Schichten 22 und 24 auf den Polymerlack aufgebracht.According to a second embodiment of the invention, prior to assembly with semiconductor chips 14 more layers 22 and 24 applied to the polymer paint.

3 zeigt eine mit Epoxidharz 24 beschichtete Kupferfolie 23 (RCC-Folie), die auf den Polymerlack 12 auflaminiert wurde. Die Halbleiterchips 14 werden dann darauf aufgesetzt und das Verfahren wird analog dem ersten Ausführungsbeispiel fortgeführt. 3 shows one with epoxy resin 24 coated copper foil 23 (RCC film) on the polymer varnish 12 was laminated. The semiconductor chips 14 are then placed on it and the method is continued analogously to the first embodiment.

4 ist eine Querschnittsansicht eines dritten Prozessstadiums des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung. 4 FIG. 12 is a cross-sectional view of a third process stage of the manufacturing method according to the first embodiment of the invention. FIG.

Nach der Bestückung mit den Halbleiterchips 14 werden diese in eine Moldmasse 20 aus Kunststoff eingebettet. Dazu wird eine Moldanlage, insbesondere eine Spritz-Pressanlage verwendet. Dabei erfolgt eine Temperatureinwirkung von 120°C bis 180°C über zwei bis drei Minunten. Bei der Moldmasse handelt es sich beispielsweise um eine Pressmasse, eine Epoxidmasse mit Siliziumdioxid-Füllstoffen oder eine Spritz-Pressmasse. Unter der Temperaturbelastung des Moldprozesses erweicht der thermoplastische Polymerlack 12 zwischen den Halbleiterchips 14, der Moldmasse 20 und dem Träger 10 zeitabhängig bevorzugt nach erfolgtem Ende des Moldflusses, und diese Erweichung bei gleichzeitiger Aushärtung der Moldmasse führt zu einer mechanischen Entkopplung der Moldmasse 20 vom Träger 10. Es findet keine Ablösung und kein Zersetzen statt, sondern der Verbund aus Träger 10 und Moldmasse 20 mit eingebetteten Halbleiterchips 14 bleibt bestehen, wobei die Verbundpartner einander durch die erweichte Zwischenschicht nicht oder vermindert wahrnehmen. Dadurch kann die Moldmasse unter Moldtemperatur spannungs- und wölbungsarm aushärten.After the assembly with the semiconductor chips 14 These are in a molding compound 20 embedded in plastic. For this purpose, a molding plant, in particular a spray-pressing plant is used. This results in a temperature of 120 ° C to 180 ° C for two to three minutes. The molding compound is, for example, a molding compound, an epoxy compound with silicon dioxide fillers or an injection molding compound. Under the temperature load of the molding process softens the thermoplastic polymer paint 12 between the semiconductor chips 14 , the molding compound 20 and the carrier 10 time-dependent preferably after the end of the mold flow, and this softening with simultaneous curing of the molding compound leads to a mechanical decoupling of the molding compound 20 from the carrier 10 , There is no detachment and no decomposition, but the composite carrier 10 and molding compound 20 with embedded semiconductor chips 14 remains, with the composite partners perceive each other through the softened interlayer not or diminished. As a result, the molding compound can harden under tension and low arching under mold temperature.

5 ist eine Querschnittsansicht eines vierten Prozessstadiums des Herstellungsverfahrens gemäß dem ersten Ausführungsbeispieles der Erfindung. 5 FIG. 12 is a cross-sectional view of a fourth process stage of the manufacturing method according to the first embodiment of the invention. FIG.

Nach dem Aushärten der Moldmasse 20 wird der Verbund aus Träger 10 und Moldmasse 20 mit eingebetteten Halbleiterchips 14 in einen abgesaugten und stickstoff- oder sauerstoffgefluteten Ofen außerhalb der Moldanlage verbracht und dort auf eine Temperatur erwärmt, bei der eine Zersetzung des thermoplastischen Polymerlackes folgt. Gemäß dem bevorzugten Ausführungsbeispiel der Erfindung erfolgt die Zersetzung des thermoplastischen Polymerlackes innerhalb des für die Endvernetzung der Moldmasse notwendigen Post Mold Cure-Schrittes bei 180°C bis 220°C für zwei bis acht Stunden. So ist für die Zersetzung des Polymerlackes 12 kein zusätzlicher Prozessschritt notwendig. Durch die Zersetzung des Polymerlackes 12 wird der scheibenförmige Verbund aus Moldmasse 20 und eingebetteten Halbleiterchips 14, der auch Moldwafer genannt wird, vom Träger 10 gelöst. In 5 ist ein sich aus der Bestücktiefe 18 ergebender Überstand des Halbleiterchips 14 über die Oberfläche der Moldmasse 20 zu erkennen. Der vom Träger gelöste Moldwafer kann noch von etwaigen Rückständen des thermoplastischen Polymerlackes 12 gereinigt werden. Dies stellt sich prozesstechnisch als geringer Aufwand dar, da darauffolgende Prozessschritte der Dünnschichtumverdrahtung ohnehin wieder in nass- und trockenchemischer Umgebung statt finden, für die eine Reinigung der Oberfläche ohnehin üblich ist.After curing the molding compound 20 becomes the composite of carrier 10 and molding compound 20 with embedded semiconductor chips 14 placed in a suctioned and nitrogen or oxygen flooded furnace outside the mold and heated there to a temperature at which a decomposition of the thermoplastic polymer paint follows. According to the preferred embodiment of the invention, the decomposition of the thermoplastic polymer lacquer takes place within the post-mold cure step required for the final cross-linking of the molding compound at 180 ° C. to 220 ° C. for two to eight hours. So is for the decomposition of the polymer varnish 12 no additional process step necessary. By the decomposition of the polymer varnish 12 becomes the disc-shaped composite of molding material 20 and embedded semiconductor chips 14 , which is also called Mold Wafer, from the vehicle 10 solved. In 5 is one of the nesting depth 18 resulting supernatant of the semiconductor chip 14 over the surface of the molding compound 20 to recognize. The Moldwafer solved by the carrier can still of any residues of the thermoplastic polymer paint 12 getting cleaned. This represents process technology as a low cost, since subsequent process steps of the thin-film rewiring take place anyway again in wet and dry chemical environment for which a cleaning of the surface is already common.

6a–e sind Querschnittsansichten aufeinander folgender Prozessstadien bei einem Herstellungsverfahren gemäß einem dritten Ausführungsbeispiel der Erfindung. 6a -E are cross-sectional views of successive process stages in a manufacturing method according to a third embodiment of the invention.

Gemäß dem dritten Ausführungsbeispiel der Erfindung werden, wie in 6a gezeigt, unterschiedliche Halbleiterchips 14 und 15 auf den mit dem thermoplastischen Polymerlack 12 belegten temporären Träger 10 aufgebracht.According to the third embodiment of the invention, as in 6a shown, different semiconductor chips 14 and 15 on with the thermoplastic polymer paint 12 occupied temporary porters 10 applied.

Bei dem Chip 14 handelt es sich jeweils um einen mikromechanischen Sensorchip, während es sich bei dem Chip 15 um einen anwendungsspezifischen, integrierten Schaltkreis (ASIC) handelt.At the chip 14 each is a micromechanical sensor chip, while it is the chip 15 is an application specific integrated circuit (ASIC).

6b zeigt das Prozessstadium, nachdem die Chips 14 und 15 in die Moldmasse 20 eingebettet wurden. 6b shows the process stage after the chips 14 and 15 into the molding compound 20 were embedded.

6c zeigt den vom Träger 10 gelösten Moldwafer nach Zersetzung des Polymerlacks 12. 6c shows that of the wearer 10 dissolved Moldwafer after decomposition of the polymer paint 12 ,

Wie in 6d gezeigt ist, werden nach dem Lösen des Moldwafers vom Träger 10 weitere zur Umverdrahtung dienende Schichten aufgebracht. Eine mit Epoxidharz 24 beschichtete Kupferfolie 22 wird auf den geschaffenen Wafer auflaminiert.As in 6d are shown, after releasing the Moldwafers from the carrier 10 applied for rewiring serving layers. One with epoxy 24 coated copper foil 22 is laminated on the created wafer.

6e zeigt schließlich den fertig umverdrahten Moldwafer. Die Kupferlage 22 ist strukturiert und mittels Durchkontaktierungen 26 sind elektrische Verbindungen zu den Anschlusskontakten 16 der Chips 14 und 15 hergestellt worden. Außerdem sind Bereiche der strukturierten Kupferschicht 22 mit einer Passivierungsschicht 28 bedeckt worden. Zum Schluss erfolgt eine Vereinzelung entlang der gestrichelten Linie 30 in Bauelemente gemäß einer Ausführungsform der Erfindung, die jeweils einen Sensorchip 14 und einen Chip 15 mit einem anwendungsspezifischen integrierten Schaltkreis enthalten. 6e finally shows the finished rewired mold wafer. The copper layer 22 is structured and through vias 26 are electrical connections to the connection contacts 16 the chips 14 and 15 been prepared. In addition, areas of the patterned copper layer 22 with a passivation layer 28 been covered. Finally, a separation takes place along the dashed line 30 in devices according to an embodiment of the invention, each having a sensor chip 14 and a chip 15 with an application specific integrated circuit included.

Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele erläutert worden ist, ist sie nicht darauf beschränkt, sondern auch in anderer Weise ausführbar.Although the present invention has been explained above with reference to preferred embodiments, it is not limited thereto, but also executable in other ways.

Das erfindungsgemäße Verfahren kann zur Herstellung substratloser Sensor-Moldpackages, unter anderem für Druck-, Beschleunigungs- und Drehratensensoren eingesetzt werden. Allerdings ist die Erfindung nicht auf Sensorchips beschränkt, sondern prinzipiell auf beliebige Halbleiterchips anwendbar.The method according to the invention can be used for producing substrateless sensor mold packages, inter alia for pressure, acceleration and rotation rate sensors. However, the invention is not limited to sensor chips, but in principle applicable to any semiconductor chips.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102005041539 B4 [0003] DE 102005041539 B4 [0003]

Claims (12)

Verfahren zum Herstellen von Halbleiter-Bauelementen mit folgenden Schritten: Bereitstellen eines Trägers (10); Aufbringen einer Schicht aus einem thermoplastischen Material (12) auf eine Oberfläche des Trägers (10); Bestücken des Trägers (10) mit Halbleiterchips (14, 15) auf der mit thermoplastischem Material (12) beschichteten Oberfläche, wobei Anschlusskontakte (16) aufweisende aktive Oberflächen der Halbleiterchips (14, 15) sich auf der dem Träger (10) zugewandten Seite der Chips (14, 15) befinden, wobei beim Bestücken des Trägers (10) mit den Halbleiterchips (14, 15) eine Bestücktiefe (18), mit der die Halbleiterchips (14, 15) auf das thermoplastische Material (12) aufgebracht werden, einstellbar ist; Einbetten der Halbleiterchips (14, 15) in eine Kunststoffmasse (20) bei einer ersten Temperatur zum Bilden eines Verbundes aus Kunststoffmasse (20) und Halbleiterchips (14, 15), wobei das thermoplastische Material (12) die Eigenschaft hat, dass bei einer Temperatur, die niedriger oder gleich der ersten Temperatur ist, eine Erweichung des thermoplastischen Materials (12) einsetzt; und Lösen des Verbundes aus Kunststoffmasse (20) und den eingebetteten Halbleiterchips (14, 15) vom Träger (10) durch thermische Zersetzung des thermoplastischen Materials (12) bei einer zweiten Temperatur, die höher als die erste Temperatur ist.Method for producing semiconductor components, comprising the following steps: providing a carrier ( 10 ); Application of a layer of a thermoplastic material ( 12 ) on a surface of the carrier ( 10 ); Loading the carrier ( 10 ) with semiconductor chips ( 14 . 15 ) on the with thermoplastic material ( 12 ) coated surface, wherein connection contacts ( 16 ) having active surfaces of the semiconductor chips ( 14 . 15 ) on the wearer ( 10 ) facing side of the chips ( 14 . 15 ) when loading the carrier ( 10 ) with the semiconductor chips ( 14 . 15 ) a mounting depth ( 18 ), with which the semiconductor chips ( 14 . 15 ) on the thermoplastic material ( 12 ), is adjustable; Embedding the semiconductor chips ( 14 . 15 ) in a plastic mass ( 20 ) at a first temperature for forming a composite of plastic material ( 20 ) and semiconductor chips ( 14 . 15 ), wherein the thermoplastic material ( 12 ) has the property that at a temperature which is lower than or equal to the first temperature, a softening of the thermoplastic material ( 12 ) begins; and releasing the composite of plastic material ( 20 ) and the embedded semiconductor chips ( 14 . 15 ) from the carrier ( 10 ) by thermal decomposition of the thermoplastic material ( 12 ) at a second temperature higher than the first temperature. Verfahren nach Anspruch 1, wobei der von der Kunststoffmasse (20) und den eingebetteten Halbleiterchips (14, 15) gebildete Verbund nach dem Lösen vom Träger (10) von etwaigen Rückständen des thermoplastischen Materials (12) gereinigt wird.The method of claim 1, wherein the of the plastic mass ( 20 ) and the embedded semiconductor chips ( 14 . 15 ) formed composite after detachment from the carrier ( 10 ) of any residues of the thermoplastic material ( 12 ) is cleaned. Verfahren nach Anspruch 1 oder 2, wobei auf die mit dem thermoplastischen Material (12) beschichtete Oberfläche des Trägers (10) vor dem Bestücken mit Halbleiterchips (14, 15) weitere zum Herstellen von Halbleiter-Bauelementen erforderliche Schichten (22, 24) aufgebracht werden.Process according to claim 1 or 2, wherein the thermoplastic material ( 12 ) coated surface of the carrier ( 10 ) prior to loading with semiconductor chips ( 14 . 15 ) further layers required for the production of semiconductor components ( 22 . 24 ) are applied. Verfahren nach einem der Ansprüche 1 bis 3, wobei weitere zum Herstellen von Halbleiter-Bauelementen erforderliche Schichten (22, 24) auf die durch das Lösen vom Träger (10) freigegebene Oberfläche des Verbundes aus der Kunststoffmasse (20) und den eingebetteten Halbleiterchips (14, 15) aufgebracht werden.Method according to one of claims 1 to 3, wherein further required for the manufacture of semiconductor devices layers ( 22 . 24 ) by the release of the carrier ( 10 ) released surface of the composite from the plastic compound ( 20 ) and the embedded semiconductor chips ( 14 . 15 ) are applied. Verfahren nach Anspruch 4 oder 5, wobei die zum Herstellen von Halbleiter-Bauelementen erforderlichen Schichten eine leitfähige Folie (22) umfassen.Method according to claim 4 or 5, wherein the layers required for the production of semiconductor components comprise a conductive foil ( 22 ). Verfahren nach Anspruch 6, wobei die leitfähige Folie (22) zum Herstellen von Leiterbahnen strukturiert wird.Method according to claim 6, wherein the conductive foil ( 22 ) is structured to produce printed conductors. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem thermoplastischen Material (12) um einen thermoplastischen Polymerlack, insbesondere aus der Gruppe der polyzyklischen Olefine handelt.Method according to one of the preceding claims, wherein the thermoplastic material ( 12 ) is a thermoplastic polymer paint, in particular from the group of polycyclic olefins. Verfahren nach einem der vorhergehenden Ansprüche, wobei das thermoplastische Material (12) auf die Oberfläche des Trägers (10) aufgeschleudert und anschließend ausgebacken wird.Method according to one of the preceding claims, wherein the thermoplastic material ( 12 ) on the surface of the carrier ( 10 ) and then baked. Verfahren nach Anspruch 8, wobei das thermoplastische Material (12) nach dem Aufschleudern auf die Oberfläche des Trägers (10) trocken- oder nasschemisch strukturiert wird.Process according to claim 8, wherein the thermoplastic material ( 12 ) after spin-coating onto the surface of the carrier ( 10 ) is structured dry or wet-chemically. Verfahren nach einem der vorhergehenden Ansprüche, wobei die thermische Zersetzung des thermoplastischen Materials (12) gleichzeitig mit einem anderen Prozessschritt erfolgt.Method according to one of the preceding claims, wherein the thermal decomposition of the thermoplastic material ( 12 ) takes place simultaneously with another process step. Halbleiter-Bauelement, das mit einem Verfahren gemäß einem der vorhergehenden Ansprüche hergestellt ist.A semiconductor device fabricated by a method according to any one of the preceding claims. Verbund mit einem Träger (10); einer Schicht aus thermoplastischem Material (12) auf dem Träger (10); einer Vielzahl von Halbleiterchips (14, 15) auf der Schicht aus thermoplastischem Material (12), wobei Anschlusskontakte (16) aufweisende aktive Oberflächen der Halbleiterchips (14, 15) sich auf der dem Träger (10) zugewandten Seite der Chips (14, 15) befinden; und einer Schicht aus Kunststoffmasse (20), in die die Halbleiterchips (14, 15) eingebettet sind, auf der Schicht aus thermoplastischem Material (12).Composite with a carrier ( 10 ); a layer of thermoplastic material ( 12 ) on the support ( 10 ); a plurality of semiconductor chips ( 14 . 15 ) on the layer of thermoplastic material ( 12 ), whereby connection contacts ( 16 ) having active surfaces of the semiconductor chips ( 14 . 15 ) on the wearer ( 10 ) facing side of the chips ( 14 . 15 ) are located; and a layer of plastic compound ( 20 ) into which the semiconductor chips ( 14 . 15 ) are embedded on the layer of thermoplastic material ( 12 ).
DE201010028121 2010-04-22 2010-04-22 Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature Withdrawn DE102010028121A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201010028121 DE102010028121A1 (en) 2010-04-22 2010-04-22 Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010028121 DE102010028121A1 (en) 2010-04-22 2010-04-22 Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature

Publications (1)

Publication Number Publication Date
DE102010028121A1 true DE102010028121A1 (en) 2011-10-27

Family

ID=44751541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010028121 Withdrawn DE102010028121A1 (en) 2010-04-22 2010-04-22 Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature

Country Status (1)

Country Link
DE (1) DE102010028121A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041539B4 (en) 2005-08-31 2008-04-10 Infineon Technologies Ag Process for producing a disc-shaped and / or plate-shaped composite body

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041539B4 (en) 2005-08-31 2008-04-10 Infineon Technologies Ag Process for producing a disc-shaped and / or plate-shaped composite body

Similar Documents

Publication Publication Date Title
DE102011001304B4 (en) Component and method for manufacturing a component
DE102016106137B4 (en) Electronic device housing comprising a dielectric layer and an encapsulating material
DE102014102006B4 (en) Semiconductor module
DE102010041129A1 (en) Multifunction sensor as PoP mWLP
EP0862788A2 (en) Vertically integrated semiconductor component and method of producing the same
DE102005025083A1 (en) Thermoplastic thermoset composite and method of bonding a thermoplastic material to a thermoset material
DE102008039706A1 (en) Semiconductor device
DE102010001711A1 (en) Semiconductor device and corresponding manufacturing method
DE102011000530A1 (en) Method for producing a semiconductor device
WO2006034682A1 (en) Semiconductor component comprising semiconductor component parts that are potted in a plastic housing mass
DE102006012738A1 (en) Benefits of a composite board with semiconductor chips and plastic housing composition as well as methods and molding for the production thereof
DE102015101561B4 (en) SEMICONDUCTOR PACKAGE AND METHOD OF MAKING SEMICONDUCTOR PACKAGE
EP2695499A1 (en) Housing-side separating layer for the stress decoupling of potted electronics
WO2016131872A1 (en) Method for producing a light-emitting component and light-emitting component
EP2308105B1 (en) Optoelectronic semiconductor component
WO2009033871A1 (en) Method for producing a multiplicity of chips and correspondingly produced chip
DE102010029550A1 (en) Method for the production of semiconductor devices and corresponding semiconductor device
DE102016101887A1 (en) Attaching a chip mounting medium to an already encapsulated electronic chip
DE102009001932A1 (en) Chip module and method for producing a chip module
DE102006001429A1 (en) Semiconductor component functional unit and production process has rows and columns of chips on a connection plate and a multi-layer wiring structure insulated by a hybrid organic-inorganic polymer dielectric
DE112005001962B4 (en) Systems and methods for mounting chips in stacked chip packages
WO2016045668A1 (en) Method for applying a protective layer, protective layer and semi-finished product with a protective layer
DE102010030457B4 (en) A method for the production of packaged micromechanical devices and corresponding housed micromechanical device
DE102013112029B4 (en) Semiconductor device with encapsulation
DE102010028121A1 (en) Method for manufacturing e.g. application-specific integrated switching circuit, involves removing connector of plastic mass and chips from carrier by thermal decomposition of thermoplastic material at temperature

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee