DE102010006996A1 - Method for manufacturing semiconductor component e.g. high voltage component, involves filling insulating material in narrow trench aperture, and forming electrical conductive guard material in spread trench aperture - Google Patents

Method for manufacturing semiconductor component e.g. high voltage component, involves filling insulating material in narrow trench aperture, and forming electrical conductive guard material in spread trench aperture Download PDF

Info

Publication number
DE102010006996A1
DE102010006996A1 DE201010006996 DE102010006996A DE102010006996A1 DE 102010006996 A1 DE102010006996 A1 DE 102010006996A1 DE 201010006996 DE201010006996 DE 201010006996 DE 102010006996 A DE102010006996 A DE 102010006996A DE 102010006996 A1 DE102010006996 A1 DE 102010006996A1
Authority
DE
Germany
Prior art keywords
trench
substrate
semiconductor
insulating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201010006996
Other languages
German (de)
Other versions
DE102010006996B4 (en
Inventor
Ewald STÜCKLER
Günther Dr. Koppitsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102010006996.5A priority Critical patent/DE102010006996B4/en
Publication of DE102010006996A1 publication Critical patent/DE102010006996A1/en
Application granted granted Critical
Publication of DE102010006996B4 publication Critical patent/DE102010006996B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

A spread trench aperture and a narrow trench aperture are formed on a top face of a semiconductor substrate (1). An electrical isolating insulating material such as polysilicon is applied on the top surface (10) of the substrate to fill the narrow trench aperture. An electrical conductive guard material doped with polysilicon is formed in the spread trench aperture. An independent claim is included for semiconductor component.

Description

Die vorliegende Erfindung betrifft die Herstellung eines Halbleiterbauelements mit mindestens einem Isolationsgraben und mindestens einem Leitergraben, der ein elektrisch leitfähiges Material enthält.The present invention relates to the production of a semiconductor device having at least one isolation trench and at least one conductor trench, which contains an electrically conductive material.

Bei der Herstellung von Halbleiterbauelementen ist es oftmals erforderlich, Bereiche des Halbleitersubstrats elektrisch voneinander zu isolieren. Dazu dienen Isolationsgräben, die mit einem elektrisch isolierenden Material gefüllt sind, insbesondere so genannte STIs (shallow trench isolations). Gräben im Halbleitermaterial können statt dessen mit einem elektrisch leitfähigen Material gefüllt werden. Damit erhält man vertikal im Substrat angeordnete Leiter, die zum Beispiel im Substrat vergrabene Kontaktbereiche elektrisch leitend mit oberseitigen Anschlüssen verbinden. Verfahren zur Herstellung elektrisch leitender und elektrisch isolierender Gräben sind in US 4 924 284 A , DE 10 2006 029 682 A1 , WO 2007/144053 A2 und US 2009/0160050 A1 beschrieben.In the fabrication of semiconductor devices, it is often necessary to electrically isolate regions of the semiconductor substrate from one another. Serve this purpose isolation trenches, which are filled with an electrically insulating material, in particular so-called STIs (shallow trench isolation). Trenches in the semiconductor material may instead be filled with an electrically conductive material. In order to obtain vertically arranged in the substrate conductors that connect, for example, buried in the substrate contact areas electrically conductive with top-side terminals. Methods for producing electrically conductive and electrically insulating trenches are in US 4,924,284 A . DE 10 2006 029 682 A1 . WO 2007/144053 A2 and US 2009/0160050 A1 described.

Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie auf vorteilhafte Weise Halbleiterbauelemente mit Isolationsgräben und vertikalen Leitern im Halbleitermaterial versehen werden können.The object of the present invention is to indicate how advantageously semiconductor devices with isolation trenches and vertical conductors in the semiconductor material can be provided.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 bzw. mit dem Halbleiterbauelement mit den Merkmalen des Anspruchs 9 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.This object is achieved by the method having the features of claim 1 or by the semiconductor component having the features of claim 9. Embodiments emerge from the respective dependent claims.

Bei dem Verfahren zur Herstellung eines Halbleiterbauelementes werden eine breite und eine schmale Grabenöffnung an einer Oberseite eines Substrates aus Halbleitermaterial hergestellt. Ein elektrisch isolierendes Isolationsmaterial wird aufgebracht oder aus einem oberflächigen Schichtanteil des Halbleitermaterials erzeugt, so dass das Isolationsmaterial die schmale Grabenöffnung füllt. Das Isolationsmaterial wird von der Oberseite und aus der breiten Grabenöffnung entfernt, während die schmale Grabenöffnung mit dem Isolationsmaterial gefüllt bleibt. In die breite Grabenöffnung wird ein elektrisch leitfähiges Leitermaterial eingebracht.In the method of fabricating a semiconductor device, a wide and a narrow trench opening are formed on an upper surface of a substrate of semiconductor material. An electrically insulating insulating material is applied or generated from a surface layer portion of the semiconductor material, so that the insulating material fills the narrow trench opening. The insulation material is removed from the top and from the wide trench opening, while the narrow trench opening remains filled with the insulation material. In the wide trench opening an electrically conductive conductor material is introduced.

Bei einem Ausführungsbeispiel des Verfahrens ist das Isolationsmaterial ein Oxid des Halbleitermaterials.In one embodiment of the method, the insulating material is an oxide of the semiconductor material.

Bei einem weiteren Ausführungsbeispiel des Verfahrens ist das Isolationsmaterial Polysilizium.In a further embodiment of the method, the insulating material is polysilicon.

Bei einem weiteren Ausführungsbeispiel des Verfahrens wird vor dem Einbringen des Leitermaterials eine Isolationsschicht gebildet, die dafür vorgesehen ist, das Leitermaterial von dem Halbleitermaterial des Substrates elektrisch zu isolieren.In a further embodiment of the method, an insulating layer is formed before the introduction of the conductor material, which is intended to electrically isolate the conductor material from the semiconductor material of the substrate.

Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Isolationsschicht durch eine thermische Oxidation des Halbleitermaterials erzeugt.In a further embodiment of the method, the insulation layer is produced by a thermal oxidation of the semiconductor material.

Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Isolationsschicht vor dem Einbringen des Leitermaterials zu Seitenwandspacern rückgeätzt.In a further exemplary embodiment of the method, the insulation layer is etched back to side wall spacers before the introduction of the conductor material.

Bei einem weiteren Ausführungsbeispiel des Verfahrens ist das Leitermaterial dotiertes Polysilizium.In a further embodiment of the method, the conductor material is doped polysilicon.

Bei einem weiteren Ausführungsbeispiel des Verfahrens bildet das Leitermaterial einen Kontakt mit dem Halbleitermaterial des Substrates.In a further embodiment of the method, the conductor material forms a contact with the semiconductor material of the substrate.

Das Halbleiterbauelement besitzt ein Substrat aus Halbleitermaterial, einen Isolationsgraben, der ein elektrisch isolierendes Isolationsmaterial enthält, und einen Leitergraben, der ein elektrisch leitfähiges Leitermaterial enthält. Der Leitergraben ist mit einer breiteren Grabenöffnung in dem Substrat gebildet als der Isolationsgraben.The semiconductor device has a substrate of semiconductor material, an isolation trench containing an electrically insulating insulating material, and a conductor trench containing an electrically conductive conductor material. The ladder trench is formed with a wider trench opening in the substrate than the isolation trench.

Bei einem Ausführungsbeispiel des Halbleiterbauelements ist der Leitergraben von dem Halbleitermaterial des Substrates durch eine Isolationsschicht getrennt.In one embodiment of the semiconductor device, the conductor trench is separated from the semiconductor material of the substrate by an insulating layer.

Es folgt eine genauere Beschreibung von Beispielen des Verfahrens und des Halbleiterbauelements anhand der beigefügten Figuren.The following is a more detailed description of examples of the method and the semiconductor device with reference to the attached figures.

Die 1 zeigt einen Querschnitt durch ein mit Isolationsgräben und Leitergräben versehenes Halbleiterbauelement.The 1 shows a cross section through a provided with isolation trenches and conductor trenches semiconductor device.

Die 2 zeigt einen Querschnitt eines weiteren Ausführungsbeispiels.The 2 shows a cross section of another embodiment.

Die 3 zeigt einen Querschnitt eines Zwischenprodukts eines Herstellungsverfahrens nach dem Aufbringen einer ersten Maske auf einem Substrat aus Halbleitermaterial.The 3 shows a cross-section of an intermediate product of a manufacturing method after the application of a first mask on a substrate made of semiconductor material.

Die 4 zeigt einen Querschnitt gemäß 3 nach dem Herstellen einer ersten Grabenöffnung.The 4 shows a cross section according to 3 after making a first trench opening.

Die 5 zeigt einen Querschnitt gemäß 4 nach dem Füllen einer schmalen Grabenöffnung mit einem Isolationsmaterial.The 5 shows a cross section according to 4 after filling a narrow trench opening with an insulating material.

Die 6 zeigt einen Querschnitt gemäß 5 nach dem Entfernen des außerhalb der schmalen Grabenöffnung vorhandenen Isolationsmaterials.The 6 shows a cross section according to 5 after removing the insulation material present outside the narrow trench opening.

Die 7 zeigt einen Querschnitt gemäß 6 nach dem Erzeugen einer Isolationsschicht. The 7 shows a cross section according to 6 after creating an insulation layer.

Die 8 zeigt einen Querschnitt gemäß 7 nach dem Einbringen eines Leitermaterials.The 8th shows a cross section according to 7 after introducing a conductor material.

Die 9 zeigt einen Querschnitt gemäß 7 nach dem Rückätzen der Isolationsschicht zu Seitenwandspacern.The 9 shows a cross section according to 7 after re-etching the insulating layer to Seitenwandspacern.

Die 10 zeigt einen Querschnitt gemäß 9 nach dem Einbringen eines Leitermaterials.The 10 shows a cross section according to 9 after introducing a conductor material.

Die 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel des Halbleiterbauelements. In einem Substrat 1 aus Halbleitermaterial sind an einer Oberseite 10 Isolationsgräben 21, 22, 23 und Leitergräben 31, 32, 33 angeordnet.The 1 shows a cross section through an embodiment of the semiconductor device. In a substrate 1 made of semiconductor material are on an upper side 10 isolation trenches 21 . 22 . 23 and ladder trenches 31 . 32 . 33 arranged.

Die Isolationsgräben 21, 22, 23 sind mit elektrisch isolierendem Material, im Folgenden als Isolationsmaterial bezeichnet, gefüllt. Das Isolationsmaterial kann ein Dielektrikum, zum Beispiel ein Oxid des Halbleitermaterials, Polysilizium oder ein anderes in der Halbleiterprozesstechnik einsetzbares elektrisch isolierendes Material sein. Die Isolationsgräben 21, 22, 23 können dieselbe Tiefe im Substrat 1 aufweisen, wobei die Tiefe als Abstand von der Oberseite 10 in der vertikalen Richtung gemessen wird, oder statt dessen, wie in der 1 angedeutet, unterschiedlich tief ausgebildet sein.The isolation trenches 21 . 22 . 23 are filled with electrically insulating material, hereinafter referred to as insulating material filled. The insulating material may be a dielectric, for example an oxide of the semiconductor material, polysilicon or another electrically insulating material that can be used in semiconductor processing technology. The isolation trenches 21 . 22 . 23 can have the same depth in the substrate 1 have, wherein the depth as a distance from the top 10 is measured in the vertical direction, or instead, as in the 1 indicated, be formed differently deep.

Die Leitergräben 31, 32, 33 weisen ein elektrisch leitfähiges Material, im Folgenden als Leitermaterial bezeichnet, auf und sind als vertikale leitende Verbindungen in dem Substrat 1 vorgesehen. Die Verwendung der elektrischen Leiter ist erfindungsgemäß nicht auf bestimmte Ausführungsformen beschränkt. Als Beispiel ist in der 1 ein Leitergraben 32 als elektrisch leitende Verbindung zwischen einem im Substrat 1 vergrabenen dotierten Bereich 5 und der Oberseite 10 vorhanden. Der dotierte Bereich 5 kann zum Beispiel eine dotierte Wanne sein, die zur Ausbildung von Transistorbauelementen oder dergleichen vorgesehen sein kann, oder ein dotierter Anschlussbereich, der einen elektrischen Anschluss eines weiteren dotierten Bereiches in dem Substrat 1 bildet.The ladder trenches 31 . 32 . 33 have an electrically conductive material, hereinafter referred to as conductor material, and are as vertical conductive connections in the substrate 1 intended. The use of electrical conductors according to the invention is not limited to specific embodiments. As an example, in the 1 a ladder ditch 32 as an electrically conductive connection between one in the substrate 1 buried doped area 5 and the top 10 available. The doped area 5 For example, it may be a doped well that may be provided to form transistor devices or the like, or a doped junction region that electrically connects another doped region in the substrate 1 forms.

Der in der 1 auf der rechten Seite dargestellte weitere Leitergraben 33 weist zwischen dem Leitermaterial und dem Halbleitermaterial des Substrats 1 eine Isolationsschicht 4 auf. Die Isolationsschicht 4 kann zum Beispiel als Gate-Dielektrikum dienen, wenn der Leitergraben 33 als Gate-Elektrode einer Transistorstruktur vorgesehen ist. Auf der von dem Leitergraben 33 abgewandten Seite der Isolationsschicht 4 können in diesem Fall geeignet dotierte Bereiche oder Wannen des Transistors angeordnet sein.The Indian 1 on the right side shown further ladder ditch 33 has between the conductor material and the semiconductor material of the substrate 1 an insulation layer 4 on. The insulation layer 4 For example, it may serve as a gate dielectric when the ladder trench 33 is provided as a gate electrode of a transistor structure. On the from the ladder ditch 33 opposite side of the insulation layer 4 In this case, suitably doped regions or wells of the transistor can be arranged.

Wesentlich für die Erfindung ist, dass ein Leitergraben 31, 32, 33 in einer Grabenöffnung des Substrats 1 angeordnet ist, die eine quer zu der vertikalen Richtung gemessene laterale Abmessung aufweist, die größer ist als die laterale Abmessung einer Grabenöffnung eines Isolationsgrabens 21, 22, 23. Die im Vergleich zu den Grabenöffnungen der Isolationsgräben 21, 22, 23 breiteren Grabenöffnungen der Leitergräben 31, 32, 33 ermöglichen die Anwendung eines besonders vorteilhaften Herstellungsverfahrens für dieses Halbleiterbauelement. Die 1 zeigt außerdem, dass die Grabenöffnungen ansonsten unterschiedlich breit sein können, das heißt, dass die Isolationsgräben 21, 22, 23 untereinander unterschiedliche laterale Abmessungen aufweisen können und dass die Leitergräben 31, 32, 33 untereinander unterschiedliche laterale Abmessungen aufweisen können.Essential for the invention is that a ladder trench 31 . 32 . 33 in a trench opening of the substrate 1 is arranged, which has a lateral dimension measured transversely to the vertical direction, which is greater than the lateral dimension of a trench opening of an isolation trench 21 . 22 . 23 , The compared to the trench openings of the isolation trenches 21 . 22 . 23 wider trench openings of the ladder trenches 31 . 32 . 33 allow the application of a particularly advantageous manufacturing method for this semiconductor device. The 1 also shows that the trench openings can otherwise be of different widths, that is, the isolation trenches 21 . 22 . 23 can have different lateral dimensions and that the conductor trenches 31 . 32 . 33 can have different lateral dimensions.

Die 2 zeigt ein im Vergleich zum Ausführungsbeispiel der 1 einfacheres Ausführungsbeispiel, bei dem nur ein Isolationsgraben 2 und ein Leitergraben 3 vorhanden sind. Dieses Ausführungsbeispiel dient im Folgenden zur Erläuterung eines bevorzugten Herstellungsverfahrens.The 2 shows a compared to the embodiment of 1 simpler embodiment, in which only an isolation trench 2 and a ladder ditch 3 available. This embodiment serves to explain a preferred manufacturing method.

Die 3 zeigt ein erstes Zwischenprodukt des Herstellungsverfahrens in einem Querschnitt. Auf einer Oberseite des Substrats 1 aus Halbleitermaterial wird eine erste Maske 6 aufgebracht. Die erste Maske 6 kann zum Beispiel eine Fotolackmaske sein; es kann aber auch eine andere Maske verwendet werden. Die erste Maske 6 besitzt eine Öffnung im Bereich einer herzustellenden breiten Grabenöffnung 7. In der Richtung der in der 1 nach unten weisenden Pfeile wird die breite Grabenöffnung 7 unter Verwendung der Öffnung der ersten Maske 6 zum Beispiel durch Ätzen des Halbleitermaterials hergestellt. Je nach Bedarf kann anschließend eine Isolationsimplantation in die breite Grabenöffnung 7 vorgenommen werden. Die erste Maske 6 wird entfernt. Das Substrat 1 ist jetzt an seiner Oberseite mit der breiten Grabenöffnung 7 versehen.The 3 shows a first intermediate of the manufacturing process in a cross section. On top of the substrate 1 of semiconductor material becomes a first mask 6 applied. The first mask 6 For example, it may be a photoresist mask; but it can also be used a different mask. The first mask 6 has an opening in the region of a wide trench opening to be produced 7 , In the direction of the in the 1 downwards pointing arrows becomes the wide trench opening 7 using the opening of the first mask 6 for example, produced by etching the semiconductor material. Depending on requirements, then an isolation implantation in the wide trench opening 7 be made. The first mask 6 will be removed. The substrate 1 is now at its top with the wide trench opening 7 Mistake.

Die 4 zeigt einen Querschnitt gemäß 3 nach einem weiteren Verfahrensschritt, in dem eine zweite Maske 8 aufgebracht worden ist. Zur Herstellung der zweiten Maske 8 kann insbesondere das an sich bekannte Verfahren des Nanospray-Coatings eingesetzt werden. Die zweite Maske 8 besitzt eine Öffnung im Bereich einer herzustellenden schmalen Grabenöffnung 9, die durch Ätzen in der Richtung des in der 4 nach unten weisenden Pfeils hergestellt werden kann. Nach dem Entfernen der zweiten Maske 8 verbleibt die in der 2 im Querschnitt dargestellte Struktur mit noch ungefüllten Grabenöffnungen 7, 9 unterschiedlicher Breiten. Bei dem hier dargestellten Ausführungsbeispiel wird der Isolationsgraben 2 tiefer ausgebildet als der Leitergraben 3, was bei einer Vielzahl von Anwendungen erwünscht ist. Es ist statt dessen auch möglich, den Leitergraben 3 tiefer auszubilden als den Isolationsgraben 2. In diesem Fall kann es genügen, wenn statt der oben angegebenen Masken 6, 8 nur eine einzige Maske mit Öffnungen in den Bereichen beider herzustellender Grabenöffnungen verwendet wird und ausgenutzt wird, dass beim gleichzeitigen Ausätzen beider Grabenöffnungen die breitere Grabenöffnung von selbst eine größere Tiefe erreicht als die schmalere Grabenöffnung. Beide Grabenöffnungen können daher bei dieser Ausführungsform in demselben Ätzschritt hergestellt werden. Wenn dagegen sichergestellt werden soll, dass der Leitergraben 3 eine geringere Tiefe aufweist als der Isolationsgraben 2, wird vorzugsweise das oben beschriebene Verfahren angewendet, bei dem das Ätzen unter Verwendung zweier verschiedener Masken nacheinander durchgeführt wird.The 4 shows a cross section according to 3 after a further method step, in which a second mask 8th has been applied. For making the second mask 8th In particular, the known per se method of nanospray coating can be used. The second mask 8th has an opening in the region of a narrow trench opening to be produced 9 by etching in the direction of in the 4 down arrow can be made. After removing the second mask 8th remains in the 2 Cross-section structure with still unfilled trench openings 7 . 9 different widths. In the embodiment shown here, the isolation trench 2 deeper than the ladder trench 3 which is desirable in a variety of applications is. It is also possible, the ladder trench 3 lower than the isolation trench 2 , In this case, it may suffice if instead of the masks given above 6 . 8th Only a single mask with openings in the areas of both trench openings to be produced is used and utilized, that the simultaneous trenching of both trench openings, the wider trench opening by itself reaches a greater depth than the narrower trench opening. Both trench openings can therefore be produced in the same etching step in this embodiment. If, on the other hand, it is to be ensured that the ladder ditch 3 has a smaller depth than the isolation trench 2 , the method described above is preferably used, in which the etching is carried out successively using two different masks.

Die 5 zeigt einen Querschnitt gemäß 4 nach dem Herstellen einer Schicht aus dem Isolationsmaterial 11. Das Isolationsmaterial 11 kann zum Beispiel aufgebracht werden. Es kann insbesondere ein Oxid des Halbleitermaterials oder auch elektrisch isolierendes, das heißt, nicht dotiertes Polysilizium sein. Das Isolationsmaterial 11 kann aber auch durch eine Oxidation, insbesondere durch eine thermische Oxidation eines Schichtanteils des Halbleitermaterials an der Oberfläche des Substrats 1 erzeugt werden.The 5 shows a cross section according to 4 after producing a layer of the insulating material 11 , The insulation material 11 can be applied for example. In particular, it may be an oxide of the semiconductor material or else electrically insulating, that is to say, undoped polysilicon. The insulation material 11 but can also by an oxidation, in particular by a thermal oxidation of a layer portion of the semiconductor material on the surface of the substrate 1 be generated.

Die schmale Grabenöffnung 9 wird vollständig mit dem Isolationsmaterial 11 gefüllt, so dass der Isolationsgraben 2 auf diese Weise ausgebildet wird. Die für den Leitergraben 3 vorgesehene breite Grabenöffnung 7 wird nicht gefüllt, und es bleibt darin eine restliche Grabenöffnung 12. Das Isolationsmaterial 11 wird anschließend von der Oberseite entfernt. Die restliche Grabenöffnung 12 ermöglicht es, das Isolationsmaterial 11 auch aus der breiten Grabenöffnung 7 zu entfernen, da das Isolationsmaterial 11 dort nur eine ähnliche Schichtdicke wie auf der Oberseite besitzt. Die schmale Grabenöffnung 9 bleibt dagegen gefüllt.The narrow trench opening 9 gets complete with the insulation material 11 filled, leaving the isolation trench 2 is formed in this way. The for the ladder ditch 3 provided wide trench opening 7 is not filled, and it remains in a remaining trench opening 12 , The insulation material 11 is then removed from the top. The remaining trench opening 12 allows the insulation material 11 also from the wide trench opening 7 remove as the insulation material 11 there only has a similar layer thickness as on the top. The narrow trench opening 9 remains filled.

Die 6 zeigt einen Querschnitt gemäß 5 nach dem Entfernen der oberseitigen Schicht des Isolationsmaterials 11. Ausgehend von dem Zwischenprodukt der 5 ist es hierfür nur erforderlich, das Isolationsmaterial 11 ganzflächig in näherungsweise derselben Schichtdicke abzutragen, um die in der 6 im Querschnitt dargestellte Struktur zu erhalten. Die schmale Grabenöffnung 9 bleibt mit dem Isolationsmaterial 11 gefüllt, so dass die schmale Grabenöffnung 9 mit dem restlichen Isolationsmaterial 13 den Isolationsgraben 2 bildet. Die breite Grabenöffnung 7, aus der das Isolationsmaterial 11 entfernt wurde, kann jetzt mit dem Leitermaterial gefüllt werden. Vor dem Einbringen des Leitermaterials kann nach Bedarf eine Isolationsschicht hergestellt werden, die dafür vorgesehen ist, das Leitermaterial von dem Halbleitermaterial des Substrates zu trennen.The 6 shows a cross section according to 5 after removing the top layer of the insulating material 11 , Starting from the intermediate of 5 it is only necessary for this, the insulation material 11 ablate over the entire surface in approximately the same layer thickness, in order to 6 obtained in cross-section structure. The narrow trench opening 9 stays with the insulation material 11 filled, leaving the narrow trench opening 9 with the remaining insulation material 13 the isolation trench 2 forms. The wide trench opening 7 from which the insulation material 11 has been removed, can now be filled with the conductor material. Before the introduction of the conductor material, an insulating layer can be produced as required, which is intended to separate the conductor material from the semiconductor material of the substrate.

Die 7 zeigt einen Querschnitt gemäß 6 nach dem Herstellen einer ganzflächigen Isolationsschicht 14, die zum Bespiel ein Oxid des Halbleitermaterials sein kann. Ein solches Oxid kann insbesondere durch thermische Oxidation der Halbleiteroberfläche hergestellt werden. Ein dünner Schichtanteil des Halbleitermaterials erfährt hierbei eine Volumenvergrößerung. Das ist in dem Querschnitt der 7 dadurch angedeutet, dass das Isolationsmaterial des Isolationsgrabens 2 die Oberseite des Halbleitermaterials des Substrats 1 jetzt geringfügig überragt. Die in der breiten Grabenöffnung 7 verbleibende Grabenöffnung 15 ist zur Aufnahme des Leitermaterials vorgesehen.The 7 shows a cross section according to 6 after producing a full-surface insulation layer 14 , which may be an oxide of the semiconductor material, for example. Such an oxide can be produced in particular by thermal oxidation of the semiconductor surface. A thin layer portion of the semiconductor material undergoes an increase in volume. That is in the cross section of 7 indicated that the insulation material of the isolation trench 2 the top of the semiconductor material of the substrate 1 now slightly overshadowed. The one in the wide trench opening 7 remaining trench opening 15 is intended for receiving the conductor material.

Die 8 zeigt einen Querschnitt gemäß 7 nach dem Einbringen des Leitermaterials 16, das zum Beispiel elektrisch leitfähig dotiertes Polysilizium sein kann. Das Leitermaterial 16 weist in dem dargestellten Ausführungsbeispiel einen oberseitigen Anteil auf, der die breite Grabenöffnung 7 überragt und zum Beispiel mittels einer weiteren Maske zu einer Leiterbahn 30 oder einer anderen elektrisch leitenden Verbindung strukturiert werden kann.The 8th shows a cross section according to 7 after the introduction of the conductor material 16 , which may be, for example, electrically conductive doped polysilicon. The conductor material 16 has in the illustrated embodiment, an upper-side portion of the wide trench opening 7 surmounted and, for example, by means of another mask to a conductor track 30 or another electrically conductive connection can be structured.

In dem Ausführungsbeispiel der 8 wird das Leitermaterial 16 von dem Halbleitermaterial des Substrats 1 durch die Isolationsschicht 14 elektrisch isoliert. Das kann zum Beispiel erwünscht sein, wenn der Leitergraben 3 eine Gate-Elektrode einer Transistorstruktur bilden soll. In diesem Fall ist die Isolationsschicht 14 als Gate-Dielektrikum vorgesehen. Statt dessen kann der Leitergraben 3 aber auch als vertikale elektrisch leitende Verbindung zu einem elektrisch leitenden Bereich des Substrates 1 vorgesehen werden.In the embodiment of 8th becomes the conductor material 16 from the semiconductor material of the substrate 1 through the insulation layer 14 electrically isolated. This may be desirable, for example, when the ladder trench 3 to form a gate electrode of a transistor structure. In this case, the insulation layer is 14 provided as a gate dielectric. Instead, the ladder trench 3 but also as a vertical electrically conductive connection to an electrically conductive region of the substrate 1 be provided.

Die 9 zeigt einen Querschnitt gemäß 7 nach einem anisotropen Rückätzen der Isolationsschicht 14 zur Ausbildung von Seitenwandspacern 17 auf der Innenwand der breiten Grabenöffnung 7. Die Isolationsschicht 14 ist jetzt von der Oberseite 10 des Substrats 1 vollständig entfernt, und der Grabenboden 18 wird durch das dort freigelegte Halbleitermaterial des Substrats 1 gebildet.The 9 shows a cross section according to 7 after anisotropic re-etching of the insulation layer 14 for the formation of Seitenwandspacern 17 on the inner wall of the wide trench opening 7 , The insulation layer 14 is now from the top 10 of the substrate 1 completely removed, and the trench bottom 18 is due to the exposed there semiconductor material of the substrate 1 educated.

Die 10 zeigt einen Querschnitt gemäß 9 nach dem Einbringen des Leitermaterials 19, das zum Beispiel elektrisch leitfähig dotiertes Polysilizium sein kann. Da von der Isolationsschicht 14 nur die Seitenwandspacer 17 verblieben sind, bildet das Leitermaterial 19 am Grabenboden einen Kontakt 20 mit dem Halbleitermaterial des Substrats 1. Auf diese Weise kann zum Beispiel eine dotierte Wanne oder ein vergrabener dotierter Anschlussbereich innerhalb des Substrats 1 elektrisch leitend mit dem Leitermaterial 19 kontaktiert werden, so dass der Leitergraben 3 eine vertikale elektrische Verbindung zu der Wanne beziehungsweise zu dem Anschlussbereich des Substrats 1 bildet.The 10 shows a cross section according to 9 after the introduction of the conductor material 19 , which may be, for example, electrically conductive doped polysilicon. Because of the insulation layer 14 only the sidewall spacers 17 remain, forms the conductor material 19 a contact at the bottom of the trench 20 with the semiconductor material of the substrate 1 , In this way, for example, a doped well or a buried doped connection region within the substrate 1 electrically conductive with the conductor material 19 be contacted so that the ladder trench 3 a vertical electrical connection to the trough or to the connection region of the substrate 1 forms.

Das beschriebene Herstellungsverfahren erlaubt eine einfache und kostengünstige Herstellung von Bauelementen mit Isolationsgräben und Leitergräben, die nach dem Ätzen sämtlicher Grabenöffnungen in einem gegenüber herkömmlichen Verfahren vereinfachten Prozessablauf hergestellt werden können. Das Verfahren hat insbesondere den Vorteil, dass nach dem Füllen der Isolationsgräben kein weiterer Maskenschritt erforderlich ist, um die Grabenöffnungen der Leitergräben herzustellen.The described manufacturing method allows a simple and cost-effective production of components with isolation trenches and conductor trenches, which can be produced after the etching of all trench openings in a simplified process compared to conventional methods. The method has the particular advantage that after filling the isolation trenches no further mask step is required to produce the trench openings of the conductor trenches.

Das Verfahren lässt sich insbesondere vorteilhaft anwenden zur Herstellung von Hochvolt-Bauelementen oder Grabenkondensatoren.The method can be used particularly advantageously for the production of high-voltage components or trench capacitors.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
Substratsubstratum
22
Isolationsgrabenisolation trench
33
LeitergrabenLeiterngraben
44
Isolationsschichtinsulation layer
55
dotierter Bereichdoped area
66
erste Maskefirst mask
77
breite Grabenöffnungwide trench opening
88th
zweite Maskesecond mask
99
schmale Grabenöffnungnarrow trench opening
1010
Oberseitetop
1111
Isolationsmaterialinsulation material
1212
restliche Grabenöffnungremaining trench opening
1313
restliches Isolationsmaterialremaining insulation material
1414
Isolationsschichtinsulation layer
1515
verbleibende Grabenöffnungremaining trench opening
1616
Leitermaterialconductors
1717
Seitenwandspacersidewall
1818
Grabenbodengrave soil
1919
Leitermaterialconductors
2020
KontaktContact
2121
Isolationsgrabenisolation trench
2222
Isolationsgrabenisolation trench
2323
Isolationsgrabenisolation trench
3030
Leiterbahnconductor path
3131
LeitergrabenLeiterngraben
3232
LeitergrabenLeiterngraben
3333
LeitergrabenLeiterngraben

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • US 4924284 A [0002] US 4924284 A [0002]
  • DE 102006029682 A1 [0002] DE 102006029682 A1 [0002]
  • WO 2007/144053 A2 [0002] WO 2007/144053 A2 [0002]
  • US 2009/0160050 A1 [0002] US 2009/0160050 A1 [0002]

Claims (10)

Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem – eine breite Grabenöffnung (7) und eine schmale Grabenöffnung (9) an einer Oberseite (10) eines Substrates (1) aus Halbleitermaterial hergestellt werden, – ein elektrisch isolierendes Isolationsmaterial (11) aufgebracht oder aus dem Halbleitermaterial erzeugt wird und mit diesem Isolationsmaterial (11) die schmale Grabenöffnung (9) gefüllt wird, – das Isolationsmaterial (11) von der Oberseite (10) und aus der breiten Grabenöffnung (7) entfernt wird, so dass die schmale Grabenöffnung (9) mit dem Isolationsmaterial (11) gefüllt bleibt, und – ein elektrisch leitfähiges Leitermaterial (16, 19) in die breite Grabenöffnung (7) eingebracht wird.Method for producing a semiconductor component, in which - a wide trench opening ( 7 ) and a narrow trench opening ( 9 ) on a top side ( 10 ) of a substrate ( 1 ) are made of semiconductor material, - an electrically insulating insulating material ( 11 ) is applied or generated from the semiconductor material and with this insulating material ( 11 ) the narrow trench opening ( 9 ), - the insulating material ( 11 ) from the top ( 10 ) and from the wide trench opening ( 7 ) is removed so that the narrow trench opening ( 9 ) with the insulating material ( 11 ), and - an electrically conductive conductor material ( 16 . 19 ) into the wide trench opening ( 7 ) is introduced. Verfahren nach Anspruch 1, bei dem das Isolationsmaterial (11) ein Oxid des Halbleitermaterials ist.Method according to Claim 1, in which the insulating material ( 11 ) is an oxide of the semiconductor material. Verfahren nach Anspruch 1, bei dem das Isolationsmaterial (11) Polysilizium ist.Method according to Claim 1, in which the insulating material ( 11 ) Is polysilicon. Verfahren nach einem der Ansprüche 1 bis 3, bei dem vor dem Einbringen des Leitermaterials (16, 19) eine Isolationsschicht (14) gebildet wird, mit der das Leitermaterial (16, 19) von dem Halbleitermaterial des Substrates (1) elektrisch isoliert wird.Method according to one of claims 1 to 3, wherein prior to the introduction of the conductor material ( 16 . 19 ) an insulation layer ( 14 ) is formed, with the conductor material ( 16 . 19 ) of the semiconductor material of the substrate ( 1 ) is electrically isolated. Verfahren nach Anspruch 4, bei dem die Isolationsschicht (14) durch eine thermische Oxidation des Halbleitermaterials erzeugt wird.Method according to Claim 4, in which the insulating layer ( 14 ) is generated by a thermal oxidation of the semiconductor material. Verfahren nach Anspruch 4 oder 5, bei dem die Isolationsschicht (14) vor dem Einbringen des Leitermaterials (16, 19) zu Seitenwandspacern (17) rückgeätzt wird.Method according to Claim 4 or 5, in which the insulating layer ( 14 ) before the introduction of the conductor material ( 16 . 19 ) to sidewall spacers ( 17 ) is etched back. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Leitermaterial (16, 19) dotiertes Polysilizium ist.Method according to one of claims 1 to 6, wherein the conductor material ( 16 . 19 ) is doped polysilicon. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Leitermaterial (16, 19) einen Kontakt (20) mit dem Halbleitermaterial des Substrates (1) bildet.Method according to one of claims 1 to 7, wherein the conductor material ( 16 . 19 ) a contact ( 20 ) with the semiconductor material of the substrate ( 1 ). Halbleiterbauelement mit – einem Substrat (1) aus Halbleitermaterial, – einem Isolationsgraben (2; 21, 22, 23), der ein elektrisch isolierendes Isolationsmaterial (11) enthält, und – einem Leitergraben (3; 31, 32, 33), der ein elektrisch leitfähiges Leitermaterial (16, 19) enthält, wobei – der Leitergraben mit einer breiteren Grabenöffnung (7) in dem Substrat (1) gebildet ist als der Isolationsgraben.Semiconductor device having - a substrate ( 1 ) of semiconductor material, - an isolation trench ( 2 ; 21 . 22 . 23 ), which is an electrically insulating insulating material ( 11 ), and - a ladder trench ( 3 ; 31 . 32 . 33 ), which is an electrically conductive conductor material ( 16 . 19 ), wherein - the ladder trench with a wider trench opening ( 7 ) in the substrate ( 1 ) is formed as the isolation trench. Halbleiterbauelement nach Anspruch 9, bei dem der Leitergraben (3; 31, 32, 33) von dem Halbleitermaterial des Substrates (1) durch eine Isolationsschicht (14) getrennt ist.Semiconductor component according to Claim 9, in which the ladder trench ( 3 ; 31 . 32 . 33 ) of the semiconductor material of the substrate ( 1 ) through an insulating layer ( 14 ) is disconnected.
DE102010006996.5A 2010-02-05 2010-02-05 Method for producing a semiconductor component Expired - Fee Related DE102010006996B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010006996.5A DE102010006996B4 (en) 2010-02-05 2010-02-05 Method for producing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010006996.5A DE102010006996B4 (en) 2010-02-05 2010-02-05 Method for producing a semiconductor component

Publications (2)

Publication Number Publication Date
DE102010006996A1 true DE102010006996A1 (en) 2011-08-11
DE102010006996B4 DE102010006996B4 (en) 2017-08-24

Family

ID=44316478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010006996.5A Expired - Fee Related DE102010006996B4 (en) 2010-02-05 2010-02-05 Method for producing a semiconductor component

Country Status (1)

Country Link
DE (1) DE102010006996B4 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3715232A1 (en) * 1987-05-07 1988-11-17 Siemens Ag Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches
US4924284A (en) 1985-10-31 1990-05-08 International Business Machines Corporation Method of trench filling
DE102005010944A1 (en) * 2005-03-10 2006-09-14 X-Fab Semiconductor Foundries Ag Method for producing a carrier disk contact in trench-insulated integrated SOI circuits with high-voltage components
DE102006029682A1 (en) 2005-06-29 2007-01-11 Infineon Technologies Ag Production of a semiconductor structure with deep trench isolation and buried layer contact etches a trench and a shallower and narrower hole in a single crystal semiconductor layer
WO2007144053A2 (en) 2006-06-12 2007-12-21 Austriamicrosystems Ag Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body
WO2008058829A1 (en) * 2006-11-17 2008-05-22 Austriamicrosystems Ag Method for producing a semiconductor component with two trenches
US20090160050A1 (en) 2005-08-26 2009-06-25 Honda Motor Co., Ltd. Semiconductor device manufacturing method, semiconductor device and wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032003B4 (en) * 2007-07-09 2016-03-03 Zweibrüder Optoelectronics Gmbh & Co. Kg Combination of battery cartridge and flashlight housing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924284A (en) 1985-10-31 1990-05-08 International Business Machines Corporation Method of trench filling
DE3715232A1 (en) * 1987-05-07 1988-11-17 Siemens Ag Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches
DE102005010944A1 (en) * 2005-03-10 2006-09-14 X-Fab Semiconductor Foundries Ag Method for producing a carrier disk contact in trench-insulated integrated SOI circuits with high-voltage components
DE102006029682A1 (en) 2005-06-29 2007-01-11 Infineon Technologies Ag Production of a semiconductor structure with deep trench isolation and buried layer contact etches a trench and a shallower and narrower hole in a single crystal semiconductor layer
US20090160050A1 (en) 2005-08-26 2009-06-25 Honda Motor Co., Ltd. Semiconductor device manufacturing method, semiconductor device and wafer
WO2007144053A2 (en) 2006-06-12 2007-12-21 Austriamicrosystems Ag Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body
WO2008058829A1 (en) * 2006-11-17 2008-05-22 Austriamicrosystems Ag Method for producing a semiconductor component with two trenches

Also Published As

Publication number Publication date
DE102010006996B4 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
EP0001100B1 (en) Method for forming recessed dielectric isolation regions in silicon by means of charged and accelerated particles
DE102006019950B4 (en) Semiconductor device with dielectric separation
DE102013218238B4 (en) METHOD FOR PRODUCING A CONTROLLABLE SEMICONDUCTOR COMPONENT
DE10141916A1 (en) MOS semiconductor device and method of manufacturing the same
DE102020101247B4 (en) DEEP DITCH INSULATION STRUCTURE AND METHOD FOR MANUFACTURING IT
DE2502235A1 (en) CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT
DE102005010944A1 (en) Method for producing a carrier disk contact in trench-insulated integrated SOI circuits with high-voltage components
DE102008051245A1 (en) High-voltage transistor with high current carrying capacity and method of manufacture
DE10345346A1 (en) A method of manufacturing a semiconductor device having active regions separated by isolation structures
DE10219107A1 (en) SOI transistor element with an improved back contact and a method for producing the same
DE19837395A1 (en) Method for producing a semiconductor insulation layer and a semiconductor component containing this semiconductor insulation layer
DE19501557A1 (en) Semiconductor device and method for its production
DE112016000050B4 (en) Method for manufacturing a split gate power device
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE102016202110B4 (en) Semiconductor structure with backgate regions and method for its production
DE102007018098B4 (en) Method for producing a semiconductor body with a trench and semiconductor body with a trench
DE102020116563A1 (en) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
DE102021201635A1 (en) Vertical DMOS semiconductor device and manufacturing method thereof
DE19853432A1 (en) Semiconductor device and method of manufacturing the same
DE10261404B4 (en) Method for producing a semiconductor component
DE3842749A1 (en) METHOD FOR PRODUCING AN INTEGRATED CIRCUIT
DE10242145B4 (en) Semiconductor device with local interconnect layer and manufacturing method
DE10147120B4 (en) Trench capacitor and method of making the same
DE102010006996B4 (en) Method for producing a semiconductor component
DE102010034116B3 (en) Method for producing an insulation layer between two electrodes

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee