-
GEBIET DER ERFINDUNG
-
Die Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren zur DC-DC-Umwandlung und insbesondere eine Schaltungsanordnung zur Ansteuerung eines Leistungsschalters.
-
HINTERGRUND
-
Bei DC-DC-Wandlern werden ein oder mehrere Schalter zur Umwandlung eines Eingangsspannungspegels in einen Ausgangsspannungspegel verwendet. Bei Abwärts-DC-DC-Wandlern kann einer der Schalter an die Eingangsspannungsversorgung gekoppelt sein. Dieser Schalter wird als High-Side-Schalter (HSS) bezeichnet. Wenn der High-Side-Schalter ein NMOS-Transistor ist, muss der Spannungspegel am Steuergate des Transistors zum Einschalten des Schalters größer sein als der Eingangsspannungspegel. Ein solcher hoher Steuerspannungspegel wird gewöhnlich mit einer Bootstrap-Schaltung erzeugt. Es kann ferner ein Steuertransistor vorhanden sein, der zwischen dem Ausgangsknoten der Bootstrap-Schaltung und dem Steuergate des High-Side-Schalters gekoppelt ist. Dieser Steuertransistor erfordert eine komplizierte aktive Gate-Treiberschaltung zum Ein- und Ausschalten des Steuertransistors. Darüber hinaus müssen die Spannungspegel am Drain-, Source- und Gateanschluss des Steuertransistors mit den Bedingungen der verwendeten Technologie übereinstimmen. Wenn der High-Side-Schalter mit Signalen mit relativ hoher Schaltfrequenz angesteuert wird, kann die zeitliche Abstimmung der Signale für die Transistoren schwierig sein.
-
KURZZUSAMMENFASSUNG
-
Eine Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung zur DC-DC-Umwandlung und ein Verfahren bereitzustellen, die weniger kompliziert sind und eine bessere zeitliche Abstimmung haben als Schaltungen und Verfahren aus dem Stand der Technik.
-
Gemäß einem Aspekt der Erfindung wird eine elektronische Vorrichtung zur Ansteuerung eines Leistungsschalters eines DC-DC-Wandlers bereitgestellt. Der Leistungsschalter kann der High-Side-Schalter eines Abwärts-DC-DC-Wandlers und ein NMOS-Transistor sein. Der Leistungsschalter kann mit einer Seite seines Kanals an eine erste Spannungsversorgung gekoppelt sein. Es kann ein Steuerschalter vorhanden sein, der so gekoppelt ist, dass er an einer ersten Seite seines Kanals einen variierenden Steuerspannungspegel empfängt. Der maximale Spannungspegel der variierenden Steuerspannung kann dann größer sein als ein maximaler Spannungspegel der ersten Spannungsversorgung. Die erste Spannungsversorgung kann eine Eingangsspannungsversorgung der Abwärts-DC-DC-Wandlerkonfiguration sein. Um einen solchen hohen Steuerspannungspegel zu empfangen, kann der Steuerschalter mit der ersten Seite seines Kanals an eine Bootstrap-Schaltung gekoppelt sein. Der Steuerschalter kann mit einer zweiten Seite seines Kanals an ein Steuergate des Leistungsschalters gekoppelt sein, um selektiv die Steuerspannung zum Steuergate des Leistungsschalters zu speisen. Die erste Seite des Kanals und das Steuergate des Steuerschalters können dann zusammengekoppelt sein. Es kann ein Kondensator vorgesehen sein, der mit einer ersten Seite an das Steuergate des Steuerschalters und mit einer zweiten Seite an eine konstante Spannungsversorgung (zum Beispiel Massepegel) gekoppelt ist. Gemäß diesem Aspekt der Erfindung wird ein sehr einfacher Mechanismus zum Schalten eines Steuerschalters und zum Anlegen eines Hochspannungspegels an das Steuergate des Leistungsschalters bereitgestellt. Der kapazitive Spannungsteiler zwischen dem Kondensator und einer parasitären Kapazität des Transistors (zum Beispiel die Source-Gate-Spannung des High-Side-Schalters) ermöglichen das Schalten von hohen Spannungspegeln. Wenn die erste Seite des Kanals des Steuerschalters der Source-Anschluss eines PMOS-Transistors ist, ist ein sehr schnelles Schalten möglich, da der Steuertransistor von der Source-Seite angesteuert wird. Es kann angenommen werden, dass das Gate des Steuerschalters auf AC (Wechselstrom, Kleinsignaläquivalent) geerdet ist. Der Zeitpunkt des Schaltens des Steuertransistors wird genau und inhärent beispielsweise mit der Bootstrap-Schaltung synchronisiert, die zur Erzeugung der variierenden Steuersignalpegel verwendet wird. Der Steuertransistor benötigt keine zusätzliche Bootstrap-Schaltung. Die am Kondensator gespeicherte Energie kann automatisch zur ersten Seite des Kanals des Steuertransistors zurückgeleitet werden. Die Bootstrap-Schaltung auf der ersten Seite des Kanals des Steuerschalters hat keine DC-Last.
-
Gemäß einem weiteren Aspekt der Erfindung kann eine Diode vorgesehen sein, die mit einer Kathode an die erste Seite des Kanals und mit einer Anode an das Steuergate des Steuerschalters gekoppelt sein kann. Dies sorgt dafür, dass der Knoten zwischen dem Steuergate des Steuerschalters und dem Kondensator rasch entladen werden kann.
-
Ein erster Widerstand kann zwischen dem Steuergate des Steuerschalters und der ersten Seite des Kondensators gekoppelt sein. Der erste Widerstand kann so ausgeführt sein, dass er einen Strom von dem Knoten zwischen dem Kondensator und dem. Steuergate des. Steuerschalters und der ersten Seite des Kanals durch die Diode begrenzt.
-
Die Diode kann eine Zenerdiode sein. Die Zenerdiode kann dann eine Durchbruchspannung haben, die dem maximal zulässigen Spannungsabfall zwischen der ersten Seite des Kanals und dem Steuergate des Steuerschalters entspricht oder niedriger ist als dieser. Die Zenerdiode kann eine Durchbruchspannung haben, die der maximal zulässigen Source-Gate-Spannung des Steuerschalters entspricht.
-
Bei einer weiteren Ausführungsform kann eine Reihe von Dioden zwischen der ersten Seite des Kanals und dem Steuergate so gekoppelt sein, dass sie in Durchlassrichtung vorgespannt sind. Die Reihe von Dioden kann so ausgeführt sein, dass sie den Spannungsabfall zwischen der ersten Seite des Kanals und dem Steuergate des Steuerschalters bereitstellt, der dem maximal zulässigen Spannungsabfall zwischen der ersten Seite des Kanals und dem Steuergate des Steuerschalters entspricht oder niedriger ist als dieser. Dies kann eine alternative Implementierung zur Verwendung einer Zenerdiode sein.
-
Bei einem Aspekt der Erfindung kann die Durchbruchspannung an der Zenerdiode oder alternativ der Spannungsabfall an der Reihe von Dioden so ausgewählt sein, dass sie/er den gleichen Betrag hat wie eine konstante Ausgangsspannung eines Spannungsreglers minus einem Dioden-Vorwärtsspannungsabfall. Dies kann nützlich sein, um Spannungspegel zu erzeugen und diese an alle Knoten des Steuertransistors (zum Beispiel Source-, Drain- und Steuergate) anzulegen, die nicht zu einer Spannungsdifferenz führen, die größer ist als ein maximal zulässiger Spannungspegel für den Steuertransistor.
-
Gemäß einem weiteren Aspekt der Erfindung kann ein zweiter Widerstand zwischen dem Steuergate des Steuerschalters und der ersten Seite des Kanals gekoppelt sein. Dieser zweite Widerstand kann so ausgeführt sein, dass er gewährleistet, dass der Steuerschalter im DC-Betrieb abgeschaltet ist. Der Widerstandswert des ersten Widerstands kann dann viel kleiner sein als der Widerstandswert des zweiten Widerstands. Der zweite Widerstand kann einen Widerstandswert von etwa 100 kΩ bis zu mehreren hundert kΩ haben. Der erste Widerstand kann Widerstandswerte im Bereich von mehreren zehn Ohm bis zu mehreren hundert Ohm haben. Darüber hinaus kann eine Diode so gekoppelt sein, dass sie an einer Anode einen zweiten Versorgungsspannungspegel empfängt. Die Kathode der Diode kann an die erste Seite des Kondensators gekoppelt sein. Dies sorgt dafür, dass die erste Seite des Kondensators auf einen vorbestimmten Spannungspegel geladen werden kann. Dieser Spannungspegel kann von einem Spannungsgenerator erzeugt werden, der an die erste Spannungsversorgung gekoppelt ist.
-
Die Erfindung stellt auch ein Verfahren zur Ansteuerung eines Leistungsschalters eines DC-DC-Wandlers bereit. Ein Steuerspannungspegel kann selektiv an ein Steuergate des Leistungsschalters angelegt werden. Das Steuergate kann dann kapazitiv an einen konstanten Versorgungsspannungspegel gekoppelt sein.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Weitere Aspekte der Erfindung ergeben sich aus der nachfolgenden Beschreibung einer Ausführungsform der Erfindung anhand der beigefügten Zeichnungen. Darin zeigen:
-
1 ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
-
1 zeigt eine elektronische Vorrichtung 1 zur DC-DC-Umwandlung, die gemäß Aspekten der Erfindung implementiert ist. Es gibt einen Leistungsschalter HSS, der mit einem Drain-Anschluss an eine erste Spannungsversorgung und mit einem Source-Anschluss an einen Schaltknoten SW gekoppelt ist. Die gezeigte Architektur kann sich auf einen Abwärts-DC-DC-Wandler beziehen, und der Leistungsschalter kann der High-Side-Schalter des DC-DC-Wandlers sein. Die erste Spannungsversorgung kann dann die Eingangsspannung des Abwärtswandlers sein. Bei dieser Ausführungsform ist der High-Side-Schalter ein NMOS-Transistor. Der Schaltknoten SW kann an einen anderen Leistungsschalter oder an eine Diode (nicht gezeigt) gekoppelt sein. Eine Induktivität kann dann an den Schaltknoten SW gekoppelt sein, um die Ausgangsspannung der DC-DC-Umwandlung in einen Ausgangsknoten (auch nicht gezeigt) zu speisen. Die Eingangsspannungsversorgung kann einen Eingangsspannungspegel von 20 V oder mehr haben. Es gibt einen Spannungsregler REG 3 zur Erzeugung eines konstanten Versorgungsspannungspegels von 8 V. Bei dieser Ausführungsform entspricht der konstante Versorgungsspannungspegel von 8 V der maximalen Gate-Source-Spannung VGS des NMOS-Schalters. Wenn der Kondensator CBOOT geladen ist, ist der negative Knoten von CBOOT geerdet. Somit ist die Ausgangsspannung des Spannungsreglers REG 3 auch der Spannungspegel an CBOOT am Ende des Ladezyklus. Wenn die Kapazität von CBOOT viel größer ist als die effektive Eingangskapazität des Leistungs-NMOS, verliert CBOOT bei seiner Entladung lediglich einen geringen Prozentsatz (von beispielsweise 10% bis 20%) zum Gate des Leistungs-NMOS. Somit definiert der Regler REG 3 die durchschnittliche Arbeitsspannung von CBOOT und die Gate-Source-Spannung des Leistungs-NMOS. Ein Takttreibersignal CLKDR wird von einer Gatetreiberstufe oder einer Steuerlogik empfangen, um geeignete Treibersignale für den High-Side-Schalter zu erzeugen. Das Takttreibersignal CLKDR wird in eine Stufe 4 eingespeist, die einen Inverter INV und einen Pegelschieber LS aufweisen kann. Die Stufe 4 empfängt typische niedrige Spannungspegel zur Logikgateansteuerung und stellt ein entsprechendes Signal bei einem hohen Spannungspegel, d. h. zwischen 0 V und VIN, bereit. Um die maximalen positiven Spannungspegel weiter zu erhöhen, wird eine Bootstrap-Schaltung mit einem Kondensator CBOOT und einer Diode D2 bereitgestellt. Der Kondensator CBOOT ist zwischen dem Ausgang der Stufe 4 und einer ersten Seite des Kanals eines Steuertransistors MP1 gekoppelt. Die erste Seite des Kanals ist der Source-Anschluss des Transistors MP1. Die zweite Seite des Kanals, d. h. der Drain-Anschluss von MP1, ist an das Steuergate des Leistungsschalters HSS gekoppelt. Der Steuertransistor MP1 dient dazu, die hohen Steuerspannungspegel zum Steuergate des High-Side-Schalters zu leiten. Dazu ist es erforderlich, dass das Steuergate des Steuertransistors MP1 Spannungspegel empfangen kann, die hoch genug sind, um die Spannungspegel für den Leistungsschalter aufzunehmen. Die maximal zulässigen Spannungspegel sind durch Technologieanforderungen, wie etwa die maximale Gate-Source- oder Gate-Drain-Spannung, und durch die erforderliche zeitliche Abstimmung und den Betrieb des Steuertransistors MP1 begrenzt. Ein Kondensator C1 ist an Masse (einen konstanten Versorgungsspannungspegel) und mit der anderen Seite an einen Widerstand R1 gekoppelt. Der Widerstand R1 ist an das Steuergate des Steuertransistors MP1 gekoppelt. Darüber hinaus ist das Steuergate des Steuertransistors MP1 über den Transistor R2 und die Zenerdiode ZD1 an den Source-Anschluss des Steuertransistors MP1 gekoppelt. Die Komponenten Z1, R1, R2 und ZD1 sorgen dafür, dass das Steuergate des Steuertransistors MP1 stets die erforderlichen Steuerspannungspegel mit der exakten zeitlichen Abstimmung empfängt. Der Widerstand R2 ist nur erforderlich, wenn in einer Technologie keine Zenerdiode verfügbar ist. Statt ZD1 kann eine Standarddiode verwendet werden, und der resistive Teiler von R1 und R2 kann so bemessen sein, dass er die Gate-Source-Spannung von MP1 begrenzt.
-
Es gibt zwei Phasen oder Perioden eines Taktsignals, die als P1 (erste Phase) und P2 (zweite Phase) bezeichnet werden. Die jeweiligen Spannungspegel an einigen Knoten werden auch mit Bezug auf die entsprechende Phase angegeben. Das Takttreibersignal CLKDR ist während der Phase P1 logisch hoch und während der Phase P2 logisch niedrig. Die jeweiligen Zustände am Ausgang des Pegelschiebers 4 betragen während der Phase P1 0 V und während der Phase P2 VIN. Diese Signale werden an eine erste Seite des Bootstrap-Kondensators CBOOT angelegt. Die zweite Seite des Bootstrap-Kondensators wird während der ersten Phase P1 über die Diode D2 auf 7,3 V geladen. Wenn die erste Seite auf VIN erhöht wird, nimmt die zweite Seite einen Spannungspegel von VIN + 7,3 V an, der größer (positiver) ist als der Spannungspegel der Eingangsversorgungsspannung VIN. Die Spannungspegel an der zweiten Seite des Bootstrap-Kondensators CBOOT werden in den Source-Anschluss des Steuertransistors MP1 eingespeist. MP1 ist in Phase P1 eingeschaltet und in Phase P2 abgeschaltet. Das Steuergate des Steuertransistors MP1 hat einen Spannungspegel von 7,3 V während der ersten Phase P1. Dies ist auf die Diode ZD1, den Widerstand R2 und den Widerstand R1 zurückzuführen. Während der Phase P1 wird der Kondensator C1 auf 7,3 V geladen. Dies wird über die Diode D1 durchgeführt, die an den Spannungsregler 3 gekoppelt ist, um eine konstante Spannung von 8 V an ihrer Anode zu empfangen. Die Kathode ist an die erste Seite des Kondensators C1 gekoppelt. Die zweite Seite des Kondensators bleibt in beiden Phasen P1 und P2 beim gleichen konstanten Spannungspegel. Wenn der Spannungspegel am Knoten zwischen dem Bootstrap-Kondensator CBOOT und dem Source-Anschluss des Steuertransistors MP1 während der zweiten Phase P2 jedoch auf VIN + 7,3 V steigt, wird die erste Seite des Kondensators C1 auf VIN geladen. Dies ist auf die Durchbruchspannung der Zenerdiode ZD1 zurückzuführen, von der angenommen wird, dass sie 7,3 V beträgt. Bei dieser Ausführungsform entspricht der Spannungsabfall an der Zenerdiode etwa dem Spannungspegel, der von dem Spannungsregler gespeist wird (bei diesem Beispiel 8 V), minus dem Spannungsabfall in Durchlassrichtung an den Dioden D1 und D2 (in diesem Beispiel 0,7 V). Die Zenerdiode ZD1 dient jedoch hauptsächlich dazu, die Gate-Source-Spannung des Transistors MP1 zu begrenzen, und muss nicht auf die Ausgangsspannung des Reglers REG 3 abgestimmt sein. Die Spannung am Drain-Anschluss des Steuertransistors und am Steuergate des Leistungsschalters HSS beträgt dann VIN + 7,3 V während der zweiten Phase P2 und 0 V während der ersten Phase P1. Das bedeutet, dass der Leistungsschalter während der zweiten Phase P2 komplett eingeschaltet ist (sehr kleiner EIN-Widerstand) und während der ersten Phase komplett abgeschaltet ist. Die Spannung am Steuergate des Leistungsschalters HSS wird während der ersten Phase P1 über den Transistor MN1 nach unten gebracht. Der Transistor MN1 kann mit den normalen Logikpegeln des Treibersignals CLKDR angesteuert werden. MN1 ist während der zweiten Phase P2 abgeschaltet. Die Zenerdiode ZD1 stellt darüber hinaus sicher, dass das Steuergate des Steuertransistors zu Beginn der ersten Phase P1 rasch auf den Spannungspegel am Source-Anschluss des Steuertransistors MP1 entladen wird. Dies stellt sicher, dass der Transistor MP1 während der Phase MP1 abgeschaltet ist. Der Widerstand R2 dient im Wesentlichen dazu, das Steuergate für langsame Frequenzen oder DC-Zustände komplett zu entladen. Der erste Widerstand R1 begrenzt den Strom durch die Zenerdiode ZD1 in Durchlassrichtung.
-
Die Schaltung gemäß dieser Ausführungsform sorgt dafür, dass die Spannungsabfälle zwischen dem Source- und dem Gate-Anschluss und dem Drain- und dem Gate-Anschluss des Steuertransistors MP1 nie 7,3 V überschreitet. Darüber hinaus ist die zeitliche Abstimmung für die Steuersignale für den Transistor MP1 inhärent korrekt. Eine Bootstrap-Schaltung zur Ansteuerung des Steuergates ist nicht erforderlich.
-
Die in 1 gezeigte Ausführungsform bezieht sich auf eine Abwärtswandlerkonfiguration. Die Prinzipien und Aspekte der Erfindung können jedoch auch auf andere DC-DC-Wandlertypen angewendet werden, ohne von der Erfindung abzuweichen.
-
Die Erfindung wurde im Vorangehenden zwar anhand einer besonderen Ausführungsform beschrieben, sie ist jedoch nicht auf diese Ausführungsform beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen.
