-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen mit Transistorelementen, die eine Metallgateelektrodenstruktur mit großem ε aufweisen, die in der frühen Fertigungsphase hergestellt wird.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es notwendig, dass eine große Anzahl an Schaltungselementen auf einer gegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Verhalten der integrierten Schaltungen wesentlich bestimmen. Aktuell wird eine Vielzahl von Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen an Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet gebildet sind, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine planare Transistorstruktur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die in den letzten 50 Jahren gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa in Ausheizprozessen zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass dabei die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren eingesetzt, die die Gateelektroden, die häufig aus Polysilizium aufgebaut sind, von dem Siliziumkanalgebiet trennen. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass die Verringerung der Kanallänge bei einer planaren Transistorstruktur eine größere kapazitive Kopplung in Verbindung mit komplexen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sourcegebieten notwendig macht, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen, Aggressiv skalierte planere Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung zeigen eine exponentielle Zunahme des Leckstromes auf Grund der erforderlichen höheren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet. Die Dicke der Siliziumdioxidschicht muss daher verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu schaffen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistoren mit einem äußerst kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistoren, kann der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm erreichen, die nicht mehr mit den Erfordernissen für viele Arten von Schaltungen kompatibel sind.
-
Aus diesem Grunde wurden neue Strategien entwickelt, um die Einschränkungen zu überwinden, die durch hohe Leckströme sehr dünner siliziumbasierter Gateisolationsschichten auferlegt werden. Ein vielversprechender Ansatz ist das Ersetzen der konventionellen dielektrischen Materialien, zumindest teilweise, durch dielektrische Materialien mit einer Dielektrizitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante siliziumbasierter Materialien. Beispielsweise werden dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstante von 10,0 oder deutlich höher verwendet, beispielsweise in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zum Vorsehen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten können auch geeignete metallenthaltende Materialien eingebaut wenden, da die erforderlichen Austrittsarbeitswerte für p-Kanaltransistoren und n-Kanaltransistoren nicht auf der Grundlage standardmäßiger Polysiliziumgatematerialien erreicht werden können. Dazu werden geeignete metallenthaltende Materialien so vorgesehen, dass sie die empfindlichen dielektrischen Materialien mit großem ε abdecken und als eine Quelle dienen, um eine geeignete Metallsorte, etwa Lanthan, Aluminium und dergleichen einzubauen, um damit in geeigneter Weise die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren einzustellen. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials wird ferner das Erzeugen einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden. Der Vorgang der Herstellung einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert ggf. eine moderat komplexe Prozesssequenz auf Grund von beispielsweise der Einstellung einer geeigneten Austrittsarbeit für die Transistoren unterschiedlicher Leitfähigkeitsart und auf Grund der Tatsache, dass dielektrische Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie gewissen Prozessbedingungen unterworfen werden, etwa höheren Temperaturen in Anwesenheit von Sauerstoff und dergleichen. Daher wurden unterschiedliche Ansätze entwickelt, etwa das Vorsehen des dielektrischen Materials mit großem ε in einer frühen Fertigungsphase und das Bearbeiten der Halbleiterbauelemente mit einem hohen Grad an Kompatibilität zu standardmäßigen Prozesstechniken, wobei das typische Elektrodenmaterial Polysilizium in einer sehr fortgeschrittenen Fertigungsphase durch geeignete Metalle ersetzt wird, um die Austrittsarbeit der unterschiedlichen Transistoren einzustellen und um ein gut leitendes Elektrodenmetall bereitzustellen. Obwohl diese Vorgehensweise eine bessere Gleichmäßigkeit der Austrittsarbeit und somit der Schwellwertspannung der Transistoren ermöglicht, da die eigentliche Einstellung der Austrittsarbeit nach jeglichen Hochtemperaturprozessen bewerkstelligt wird, ist dennoch eine komplexe Prozesssequenz zum Bereitstellen der unterschiedlichen Austrittsarbeitsmetalle in Verbindung mit dem Elektrodenmetall erforderlich. In anderen sehr vielversprechenden Vorgehensweisen werden die komplexen Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt, während die weitere Bearbeitung auf einer Vielzahl gut etablierter Prozessstrategien beruht. In diesem Falle werden das dielektrische Material mit großem ε und Metallsorten zum Einstellen der Austrittsarbeit vor oder beim Strukturieren des Gateelektrodenstapels bereitgestellt, der gut etablierte Materialien, etwa Silizium/Germanium aufweisen kann, wodurch die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken erfolgen kann. Andererseits bleibt der Gateelektrodenstapel und insbesondere das empfindliche dielektrische Material mit großem ε in Verbindung mit metallenthaltenden Deckschichten zuverlässig über die gesamte Bearbeitung des Halbleiterbauelements hinweg durch geeignete Materialien eingeschlossen.
-
Obwohl die Vorgehensweise des Bereitstellens einer komplexen Metallgateelektrodenstruktur mit großem ε mit geeignet eingestellter Austrittsarbeit in einer frühen Fertigungsphase ein sehr vielversprechendes Verfahren ist, zeigt sich dennoch, dass konventionelle Strategien eine Reihe von Prozessungleichmäßigkeiten aufweisen, wie dies detaillierter mit Bezug zu den 1a und 1b erläutert ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, etwa einem Siliziumsubstrat, und mit einer siliziumbasierten Halbleiterschicht 102, die einen Teil eines kristallinen Siliziummaterials des Substrats 101 repräsentieren kann, wenn eine „Vollsubstratkonfiguration” vorgesehen ist. In der gezeigten Fertigungsphase umfasst das Halbleiterbauelement 100 ferner Transistoren 150a, 150b in einer frühen Fertigungsphase, wobei die Transistoren 150a, 150b in und über jeweiligen aktiven Gebieten 102a bzw. 102b gebildet sind. Ein aktives Gebiet ist als ein Halbleitergebiet in der Schicht 102 zu verstehen, in welchem die pn-Übergänge für einen oder mehrere Transistoren herzustellen sind. In dem gezeigten Beispiel repräsentiert der Transistor 150a einen p-Kanaltransistor, während der Transistor 150b einen n-Kanaltransistor repräsentiert. Die Transistoren 150a, 150b weisen Gateelektrodenstrukturen 160a bzw. 160b auf. In dieser Fertigungsphase enthalten die Gateelektrodenstrukturen 160a ein Gatedielektrikumsmaterial 161, das als eine dielektrische Gateisolationsschicht mit großem ε bezeichnet werden kann, da zumindest ein Teil des Gatedielektrikumsmaterials 161 ein Material oder eine Schicht aufweist, die für eine Dielektrizitätskonstante von ungefähr 10,0 oder höher sorgt. Beispielsweise werden hafniumoxidbasierte Materialien, zirkonoxidbasierte Materialien und dergleichen häufig als ein dielektrischer Materialbereich mit großem ε in komplexen Gateelektrodenstrukturen verwendet, möglicherweise in Verbindung mit „konventionellen” Gatedielektrika, etwa Siliziumoxinitrid und dergleichen. Ferner enthalten die Gateelektrodenstrukturen 160a, 160b ein Elektrodenmaterial 163, beispielsweise in Form eines Siliziummaterials, etwa ein amorphes oder polykristallines Siliziummaterial. Des weiteren ist eine dielektrische Deckschicht 164, typischerweise aus Siliziumnitrid, möglicherweise in Verbindung mit Siliziumdioxid auf dem Elektrodenmaterial 163 ausgebildet. Wie zuvor erläutert ist, enthält die Gateelektrodenstruktur 160a ferner ein leitendes Deckmaterial 162a, das auf dem Gatedielektrikumsmaterial 161 ausgebildet ist und eine geeignete austrittsarbeitseinstellende Metallsorte aufweist, etwa Aluminium, wodurch die gewünschten elektronischen Eigenschaften erhalten werden. Zu beachten ist, dass in einigen Verfahren das aktive Gebiet 102a ein geeignetes „Kanalhalbleitermaterial” 102c aufweist, um einen gewünschten Bandlückenversatz zu erhalten, der in Verbindung mit den Materialien 161 und 162a zu der gewünschten Schwellwertspannung des Transistors 150a führt. Beispielsweise wird das Material 102c als eine Silizium/Germanium-Mischung oder Legierung mit einer spezifizierten Dicke und einer spezifizierten Germaniumkonzentration vorgesehen, wie dies zum Anpassen der Bandlückenverschiebung für den Transistor 150a erforderlich ist. In ähnlicher Weise weist die Gateelektrodenstruktur 160b eine leitende Deckschicht 162b auf, die wiederum eine geeignete austrittsarbeitseinstellende Metallsorte, etwa Lanthan und dergleichen enthält.
-
Da die Stabilität der Austrittsarbeit und somit der Schwellwertspannung der Transistoren 150a, 150b wesentlich von der Integrität der Materialien 161 und 162a, 162b abhängt, ist ferner ein Abstandshaltermaterial oder ein Beschichtungsmaterial 165 so vorgesehen, dass es die Seitenwände der Gateelektrodenstrukturen 160a, 160b verschließt. Zu diesem Zweck wird typischerweise ein Siliziumnitridmaterial verwendet, das auf der Grundlage komplexer Abscheidetechniken hergestellt wird, etwa durch thermisch aktivierte CVD (chemische Dampfabscheidung), plasmaunterstützte CVD, oder eine Kombination davon, wobei ein sehr konformes und dichtes Siliziumnitridmaterial erhalten wird. Ferner ist in dieser Fertigungsphase ein Opferabstandshalter 103, etwa ein Oxidabstandshalter und dergleichen, an dem schützenden Abstandshalter 165 ausgebildet.
-
Typischerweise wird das in 1a gezeigte Halbleiterbauelement 100 auf der Grundlage der folgenden Prozesse hergestellt. Nach dem Bereitstellen der aktiven Gebiete 102a, 102b, was typischerweise durch Herstellen von Isolationsstrukturen (nicht gezeigt) bewerkstelligt wird, so dass entsprechende Halbleitergebiete in der Schicht 102 lateral abgegrenzt werden, schließt sich der Einbau einer geeigneten Dotierstoffsorte an, um die grundlegenden Transistoreigenschaften einzustellen, werden Materialien für das Gatedielektrikumsmaterial 161 und die leitenden Deckschichten 162a, 162b entsprechende Materialien gebildet. Zu diesem Zweck können gut etablierte Fertigungstechniken eingesetzt werden. Beispielsweise wird das Gatedielektrikumsmaterial 161 in Form eines Siliziumoxidmaterials gefolgt von einem dielektrischen Material mit großem ε, etwa Hafniumoxid, vorgesehen. Daraufhin werden ein oder mehrere Materialien abgeschieden, etwa Titannitrid in Verbindung mit einer geeigneten Austrittsarbeitssubstanz, etwa Aluminium. Abhängig von der Prozessstrategie werden auch geeignete Materialien für die Gateelektrodenstruktur 160b aufgebracht, wobei ein nicht erwünschter Bereich von entsprechenden zuvor bereitgestellten Materialien auf der Grundlage gut etablierter Lithographie- und Strukturierungsstrategien entfernt werden kann. Ferner kann eine thermische Stabilisierung dieser Materialien in dieser Fertigungsphase bei Bedarf erreicht werden, so dass etwa die Metallsorte in das Gatedielektrikumsmaterial 161 verteilt wird. Bei Bedarf werden die Metallmaterialien entfernt und es wird ein Elektrodenmaterial, etwa Titannitrid, und dergleichen gemeinsam für die Gateelektrodenstrukturen 160a, 160b aufgebracht. Als nächstes wird das Siliziummaterial 163 abgeschieden, beispielsweise durch Niederdruck-CVD und dergleichen, woran sich das Abscheiden des dielektrischen Deckmaterials 164 anschließt. Ferner können weitere Materialien, etwa Hartmaskenmaterialien, ARC-Materialien und dergleichen bei Bedarf vorgesehen werden. Danach wird eine komplexe Lithographie- und Ätzsequenz ausgeführt, wodurch die Gateelektrodenstrukturen 160a, 160b strukturiert werden, so dass die gewünschte Gatelänge entsprechend den Entwurfsregeln erreicht wird. Beispielsweise beträgt die Gatelänge, d. h. in 1a die horizontale Erstreckung beispielsweise der leitenden Deckmaterialien 162a, 162b, 40 nm und weniger.
-
Daraufhin wird die schützende Seitenwandabstandshalterstruktur 165 hergestellt, beispielsweise durch Abscheiden eines Siliziumnitridmaterials und durch Ätzen dieses Materials auf der Grundlage eines plasmaunterstützten Ätzprozesses. Während nachfolgender Prozesse, etwa während der Reinigungsprozesse und dergleichen, sind somit die Materialien 161 und 162a, 162b durch den Abstandshalter 165 eingeschlossen. Um unerwünschte Schwankungen der elektronischen Eigenschaften der Gateelektrodenstrukturen 160a, 160b zu vermeiden, müssen zumindest die Materialien 161 und 162a, 162b über den gesamten Prozessablauf hinweg durch den Abstandshalter 165 eingeschlossen werden, da typischerweise viele nasschemische Ätzprozesse auf der Grundlage von Schwefelsaure, Flusssäure und dergleichen auszuführen sind, die bei Kontakten mit beispielsweise den Materialien 162a, 162b einen großen Anteil davon entfernen würden, wodurch entsprechende Bauteilausfälle hervorgerufen wurden.
-
In einer fortgeschrittenen Fertigungsphase werden die Opferabstandshalter 103 hergestellt, etwa durch Aufbringen von beispielsweise einem Siliziumdioxidmaterial und durch Ätzen dieses Materials auf der Grundlage eines plasmaunterstützten Ätzrezepts. Die Opferabstandshalter 103 werden so vorgesehen, dass die Abstandshalter 165 während eines Ätzprozesses zum Entfernen des dielektrischen Deckmaterials 164 geschützt sind, das während der Strukturierung der Gateelektrodenstrukturen 160a, 160b verwendet wurde und das in einer anderen Prozesssequenz verwendet werden kann, in der ein zuverlässiger Einschluss der Materialien 163, 162a, 162b und 161 der Gateelektrodenstrukturen 160a, 160b erforderlich ist.
-
Auf Grund der vorhergehenden Bearbeitung und insbesondere auf Grund der Abstandshalterätzprozesse zur Herstellung des Opferabstandshalters 103 wird ein gewisser Grad an Vertiefung, wie dies durch 102r angegeben ist, in den aktiven Gebieten 102a, 102b erzeugt. Ferner wird dieser Grad der Vertiefung 102r weiter vergrößert, indem die dielektrische Deckschicht 164 auf der Grundlage heißer Phosphorsäure entfernt wird, wobei die Opferabstandshalter 103 zuverlässig die Abstandshalter 165 schützen. Als nächstes werden die Opferabstandshalter 103 entfernt, beispielsweise auf der Grundlage von Flusssäure, ohne dass die Abstandshalter 165 wesentlich beeinflusst werden.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Versatzabstandshalter 166 an den schützenden Abstandshalter 165 ausgebildet, um in geeigneter Weise einen lateralen Abstand für die Implantationssorten durchführt, die in die aktiven Gebiete 102a, 102b einzubauen sind, einzustellen. Zu diesem Zweck dienen die Gateelektrodenstrukturen 160a, 160b, in denen die dielektrische Deckschicht 164 (siehe 1a) entfernt wurde, als eine Implantationsmaske. Beispielsweise bedeckt eine Implantationsmaske die Gateelektrodenstruktur 160b und das aktive Gebiet 102b, indem beispielsweise eine Lackmaske (nicht gezeigt) vorgesehen wird, während der Transistor 150a der Einwirkung einer Ionenimplantationsprozesssequenz 104a ausgesetzt ist, um damit Drain- und Sourcedotiermittel zur Herstellung von Drain- und Sourceerweiterungsgebieten einzubauen und um auch eine gegendotierende Sorte einzuführen, wie dies typischerweise zur Herstellung von Halo-Gebieten erforderlich ist, wodurch das kritische Dotierstoffprofil beispielsweise im Hinblick auf das Einstellen des Leckstromes der Transistoren in geeigneter Weise eingestellt wird. Typischerweise wird die gegendotierende Stoffsorte unter den Drain- und Sourceerweiterungsgebieten angeordnet und erfordert somit höhere Implantationsenergien im Vergleich zu den Drain- und Sourceerweiterungsgebieten, wobei jedoch die Ionenblockierwirkung der Gateelektrodenstrukturen 160a, 160b durch die Höhe und die Länge des Elektrodenmaterials 163 begrenzt ist. Um ein unerwünschtes Eindringen der Halo-Dotierstoffsorte in kritische Bereiche, etwa die Materialien 162a, 162b, zu vermeiden, wird die entsprechende Implantationsenergie geeignet beschränkt, um unerwünschte Schwellwertspannungsverschiebungen zu vermeiden. Auch die ausgeprägte Vertiefung kann zu einem weniger effizienten Gesamtdotierstoffprofil in der Nähe der Kanalgebiete 151 beitragen und kann zu einer deutlichen Verringerung des Leistungsverhaltens der Transistoren 150a, 150b führen, wobei insbesondere Halbleiterbauelemente betroffen sind, die für Niederleistungsanwendungen ausgelegt sind.
-
Die
WO 00/79581 A2 offenbart konventionelle Verfahren zum Bilden von Halogebieten.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen ein gewünschtes Dotierstoffprofil insbesondere von Halo-Gebieten bereitgestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in deren Auswirkung reduziert wird.
-
Überblick über die vorliegende Erfindung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen ein höherer Grad an Einschluss empfindlicher Materialien in Metallgateelektrodenstrukturen mit großem ε erreicht wird, indem ein entsprechendes schützendes Abstandshalterelement mit einer geeigneten Breite so vorgesehen wird, dass dieses als ein Versatzabstandshalter während der Implantationsprozesse dient. Ferner können die kritischen Halo-Implantationsprozesse in Anwesenheit des dielektrischen Materials ausgeführt werden, das somit die Ionenblockierwirkung der Gateelektrodenstruktur erhöht, wobei auch der kritische Ätzprozess zum Entfernen der dielektrischen Deckschicht nach Implantationsprozessen und den zugehörigen Reinigungs- und Lackabtragungsprozessen ausgeführt wird, die typischerweise das Vorsehen der jeweiligen Implantationsmasken für Transistoren unterschiedlicher Leitfähigkeitsart und für Transistoren der gleichen Leitfähigkeitsart mit unterschiedlichen Schwellwertspannungseinstellungen, erfordern. Somit kann die Anzahl an Abstandshalterätzprozessen verringert werden, wodurch eine bessere Bauteiltopographie in den aktiven Gebieten erreicht wird und wodurch auch höhere Implantationsenergien für die Halo-Implantationsprozesse angewendet werden, die somit zu einem besseren Dotierstoffprofil führen. Folglich können bessere Transistoreigenschaften erreicht werden, insbesondere für Transistoren für Anwendungen mit geringer Leistung, in denen komplexe verformungsinduzierende Halbleitermaterialien nicht in die aktiven Gebiete eingebaut werden, wodurch somit ein höherer Grad an Flexibilität bei der Auswahl der anfänglichen Breite des schützenden Abstandshalterelements geschaffen wird.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Gateelektrodenstruktur eines Transistors über einem Halbleitergebiet eines Halbleiterbauelements, wobei die Gateelektrodenstruktur eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein metallenthaltendes Deckmaterial, das auf der Gateisolationsschicht ausgebildet ist, ein Elektrodenmaterial, das über dem Deckmaterial ausgebildet ist, und eine dielektrische Deckschicht aufweist. Das Verfahren umfasst ferner das Bilden einer schützenden Seitenwandabstandshalterstruktur an an Seitenwänden der Gateelektrodenstruktur. Das Verfahren umfasst zusätzlich das Ausführen eines Implantationsprozesses, um eine Dotierstoffsorte zur Herstellung von Halo-Gebieten in das Halbleitergebiet einzufügen, wobei die dielektrische Deckschicht und die schützende Seitenwandabstandshalterstruktur als eine Implantationsmaske dienen. Das Verfahren umfasst ferner das Entfernen der dielektrischen Deckschicht, während zumindest ein Teil der schützenden Seitenwandabstandshalterstruktur beibehalten wird, und das Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet.
-
Ein noch weiteres anschauliches Verfahren betrifft die Herstellung eines Transistors eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines Gatedielektrikumsmaterials auf einem Halbleitergebiet und das Bilden eines leitenden Deckmaterials auf dem Gatedielektrikumsmaterial, wobei das leitende Deckmaterial eine austrittsarbeitseinstellende Metallsorte aufweist. Das Verfahren umfasst ferner das Bilden eines Elektrodenmaterials und einer dielektrischen Deckschicht über dem leitenden Deckmaterial. Ferner umfasst das Verfahren das Bilden einer Gateelektrodenstruktur aus dem Gatedielektrikumsmaterial, dem leitenden Deckmaterial, dem Elektrodenmaterial und der dielektrischen Deckschicht. Ferner wird eine schützende Seitenwandabstandshalterstruktur an Seitenwänden der Gateelektrodenstruktur hergestellt. Das Verfahren umfasst ferner das Bilden von Drain- und Sourceerweiterungsgebieten und von Halo-Gebieten in Anwesenheit der dielektrischen Deckschicht unter Anwendung der schützenden Seitenwandabstandshalterstruktur als eine Implantationsmaske, um einen lateralen Abstand einzustellen. Das Verfahren umfasst ferner das Entfernen der dielektrischen Deckschicht und das Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet, wobei die erste Gateelektrodenstruktur eine erste austrittsarbeitseinstellende Metallsorte aufweist. Das Verfahren umfasst ferner das Bilden einer zweiten Gateelektrodenstruktur über einem zweiten aktiven Gebiet, wobei die zweite Gateelektrodenstruktur eine zweite austrittsarbeitseinstellende Metallsorte aufweist, die sich von der ersten austrittsarbeitseinstellenden Metallsorte unterscheidet. Eine schützende Abstandshalterstruktur ist an den Seitenwänden der ersten und der zweiten Gateelektrodenstruktur ausgebildet. Das Verfahren umfasst ferner das Ausführen einer ersten Implantationssequenz, um erste Drain- und Sourceerweiterungsgebiete und Halo-Gebiete in dem ersten aktiven Gebiet unter Anwendung der schützenden Abstandshalterstruktur als Implantationsmaske zu bilden, während das zweite aktive Gebiet abgedeckt ist. Das Verfahren umfasst des weiteren das Ausführen einer zweiten Implantationssequenz, um zweite Drain- und Sourceerweiterungsgebiete und Halo-Gebiete in dem zweiten aktiven Gebiet zu erzeugen, wobei die schützende Abstandshalterstruktur als eine Implantationsmaske dient, während das erste aktive Gebiet abgedeckt ist. Zudem wird eine zweite Abstandshalterstruktur an der schützenden Abstandshalterstruktur hergestellt, und es werden Drain- und Sourcegebiete in dem ersten und dem zweiten aktiven Gebiet, unter Anwendung der zweiten Abstandshalterstruktur als eine Implantationsmaske, erzeugt.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine komplexe Metallgateelektrodenstruktur mit großem ε eingeschlossen wird und wenn Drain- und Sourceerweiterungs- und Halo-Implantationsprozesse gemäß konventioneller Strategien ausgeführt werden;
-
2a bis 2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine Metallgateelektrodenstruktur mit großem ε in einer frühen Fertigungsphase hergestellt wird und die Gateelektrodenstruktur als eine Implantationsmaske mit einer größeren Ionenblockierwirkung auf Grund der Anwesenheit eines dielektrischen Deckmaterials gemäß anschaulicher Ausführungsformen verwendet wird;
-
2i und 2j schematisch das Halbleiterbauelement gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen das dielektrische Deckmaterial auf der Grundlage eines Opfermaterials entfernt wird, das die Abstandshalterstruktur und die aktiven Gebiete schützt; und
-
2k und 2l schematisch Querschnittsansichten eines Halbleiterbauelements in noch weiter fortgeschrittenen Fertigungsphasen zeigen.
-
Detaillierte Beschreibung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen das dielektrische Deckmaterial von Metallgateelektrodenstrukturen mit großem ε zumindest für die Halo-Implantationsprozesse beibehalten wird, wodurch das Anwenden geeigneter Implantationsenergien für die Halo-Gebiete ermöglicht wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die schützende Seitenwandabstandshalterstruktur in geeigneter Weise ausgebildet, d. h. im Hinblick auf die Abstandshalterbreite, so dass diese als effizienter Versatzabstandshalter zum Definieren des lateralen Abstands des Eintrittspunkts der Implantationssorte dient, ohne dass die Einschränkung einer sehr geringen Abstandshalterbreite besteht, da der Einbau eines verformungsinduzierenden Halbleitermaterials in die Drain- und Sourcegebiete von p-Kanaltransistoren vermieden wird, der häufig in Hochleistungshalbleiterbauelementen der Fall ist, wodurch zu einer deutlich geringeren Leistungsaufnahme der resultierenden Transistorelemente beigetragen wird, was vorteilhaft ist, um Halbleiterbauelemente mit geringer Leistungsaufnahme herzustellen. Andererseits trägt die verbesserte Oberflächentopographie des aktiven Gebiets, die durch das Vermeiden zusätzlicher Abstandshalterätzprozesse erreicht wird, in Verbindung mit einer höheren Implantationsenergie zu einem besseren Transistorleistungsverhalten bei, wodurch zumindest teilweise das Fehlen einer verformungsinduzierenden Halbleiterlegierung in den p-Kanaltransistoren ausgeglichen wird. Beim Vorsehen einer größeren Breite der schützenden Abstandshalterstruktur und beim Ausführen mehrerer Reinigungsprozesse und Lackabtragungsprozesse in Anwesenheit der Abstandshalterstruktur, die noch nicht der reaktiven Ätzumgebung zum Entfernen des dielektrischen Deckmaterials unterworfen wurde, kann eine bessere Integrität der empfindlichen Gatematerialien erreicht werden, was wiederum direkt zu einer besseren Schwellwertspannungsstabilität führt. In einigen hierin offenbarten anschaulichen Ausführungsformen wird das dielektrische Deckmaterial auf der Grundlage eines Opfermaterials entfernt, das ebenfalls zuverlässig das aktive Gebiet abdeckt, wodurch noch weiter zu einer besseren Integrität der empfindlichen Gatematerialien am Fuße der Gateelektrodenstrukturen beigetragen wird. In einigen anschaulichen Ausführungsformen wird das Opfermaterial auf der Grundlage von Ätztechniken entfernt, die die aktiven Gebiete nicht wesentlichen beeinflussen, so dass zusätzliche topographieabhängige Ungleichmäßigkeiten vermieden werden.
-
Mit Bezug zu den 2a bis 2l werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer Fertigungsphase, in der Gateelektrodenstrukturen 260a, 260b auf aktiven Gebieten 202a bzw. 202b ausgebildet sind. Die aktiven Gebiete 202a, 202b, die als Halbleitergebiete im obigen definierten Sinne verstanden werden, können in einer siliziumbasierten Halbleiterschicht 202 ausgebildet sein und lateral durch Isolationsstrukturen 202d abgegrenzt sein, die beispielsweise in Form von flachen Grabenisolationen und dergleichen vorgesehen sind. Die Halbleiterschicht 202 in Verbindung mit einem Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentiert, können eine Vollsubstratkonfiguration bilden, in der sich die Halbleiterschicht 202 in der Tiefenrichtung, d. h. in 2a in der Abwärtsrichtung, bis zu einer gewünschten Dicke erstreckt, die größer ist als eine Tiefe der aktiven Gebiete 202a, 202b. In anderen Fallen wird ein vergrabenes isolierendes Material (nicht gezeigt) zwischen der Halbleiterschicht 202 und dem Substrat 201 vorgesehen, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration geschaffen wird. In der gezeigten Ausführungsform entspricht das aktive Gebiet 202 etwa dem aktiven Gebiet eines p-Kanaltransistors, während das aktive Gebiet 202b verwendet wird, um darin und darüber einen n-Kanaltransistor zu erzeugen. Bei Bedarf weist eines der aktiven Gebiete 202a, 202b, etwa das aktive Gebiet 202a, zusätzlich ein schwellwerteinstellendes Halbleitermaterial 202c auf, beispielsweise in Form einer Silizium/Germanium-Legierung, und dergleichen.
-
In der gezeigten Fertigungsphase enthält die Gateelektrodenstruktur 260a ein Gatedielektrikumsmaterial 261, das ein dielektrisches Material mit großem ε aufweisen kann, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist, und das somit bei Bedarf zwei oder mehr einzelne Materialschichten aufweisen kann. Ferner ist ein leitendes Deckmaterial 262a auf dem Gatedielektrikumsmaterial 261 gebildet und besitzt darin eingebaut eine austrittsarbeitseinstellende Metallsorte 276a, beispielsweise in Form von Aluminium und dergleichen. Wie zuvor erläutert ist, kann die austrittsarbeitseinstellende Metallsorte 267a zusätzlich oder alternativ in das Gatedielektrikumsmaterial 261 eingebaut sein. Ferner ist ein Elektrodenmaterial 263, etwa Silizium, vorgesehen, woran sich eine dielektrische Deckschicht 264 anschließt, die eine Unterschicht 264b aufweist, beispielsweise in Form von Siliziumnitrid, in Verbindung mit einer oberen Schicht 2641, etwa in Form von Siliziumdioxid. Die Gateelektrodenstruktur 260b besitzt einen ähnlichen Aufbau im Hinblick auf die Komponenten 261, 262 und 263, während eine leitende Deckschicht 262 eine austrittsarbeitseinstellende Metallsorte 267b aufweist, etwa Lanthan, und dergleichen. Auch in diesem Falle kann die austrittsarbeitseinstellende Metallsorte zusätzlich oder alternativ in dem Gatedielektrikumsmaterial 261 eingebaut sein.
-
Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie sie etwa auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. D. h., die aktiven Gebiete 202a, 202b und die Isolationsstruktur 202d wenden gemäß gut etablierter Prozesstechniken hergestellt. Bei Bedarf wird das Halbleitermaterial 202c selektiv auf dem aktiven Gebiet 202a ausgebildet, so dass es ein Teil des aktiven Gebiets wird, was bewerkstelligt werden kann mittels selektiver epitaktischer Aufwachstechniken. Daraufhin werden geeignete Materialien für das Gatedielektrikumsmaterial 261 hergestellt, beispielsweise durch Abscheidung, woran sich eine geeignete Abscheidung und Strukturierung für das Bereitstellen leitender Deckmaterialien 262a, 262b in Verbindung mit den jeweiligen Metallsorten 267a, 267b anschließt. Beispielsweise werden Metallsorten 267a, 267b in Form entsprechender Metallschichten bereitgestellt, wie dies durch die gestrichelten Linien angegeben ist, wobei eine nachfolgende thermische Behandlung so ausgeführt wird, dass die Metallsorten in das darunter liegende Material verteilt werden, wodurch die Deckschichten 262a bzw. 262b erzeugt werden. Es sollte beachtet werden, dass eine beliebige andere Prozessstrategie zum Einbauen der geeigneten Metallsorten in die Materialien 262a, 262b ebenfalls angewendet werden kann. Beispielsweise wird eine Diffusion der Metallsorte in das dielektrische Material 261 in Gang gesetzt, indem eine Wärmbehandlung ausgeführt wird, nach der die anfänglichen Schichten 262a, 262b möglicherweise mit weiteren Schichten durch Metalielektrodenmaterial, etwa Titannitrid und dergleichen ersetzt werden. Der Einfachheit halber sind die entsprechenden Materialschichten, die somit die gleiche Konfiguration in den Gateelektrodenstrukturen 260a, 260b aufweisen, ebenfalls als Schichten 262a, 262b benannt. Nach dem Vorsehen der Metallsorten 267a, 267b wird das Halbleitermaterial 263 aufgebracht, woran sich die dielektrischen Deckmaterialien 264 anschließen, möglicherweise in Verbindung mit weiteren Materialien, wie sie zum Strukturieren des resultierenden Gateschichtstapels auf der Grundlage komplexer Ätztechniken erforderlich sind.
-
2b zeigt schematisch das Halbleiterbauelement 200 mit einer schützenden Seitenwandabstandshalterstruktur 265, die an Seitenwänden der Gateelektrodenstruktur 260a, 260b ausgebildet ist. Die Abstandshalterstruktur 265 kann ein Siliziumnitridmaterial mit einer gewünschten hohen Dichte aufweisen, was bewerkstelligt werden kann, indem eine Abstandshalterschicht 265a auf der Grundlage etablierter Abscheidetechniken aufgebracht wird, woraus sich eine sehr konforme Schicht mit gut gesteuerter Dicke 265t ergibt. Beispielsweise wird die Dicke 265t auf ungefähr 10 bis 30 nm eingestellt, wobei dies von den Bauteilerfordernissen und der weiteren Prozessstrategie abhängt. Nach dem Abscheiden der Schicht 265a wird ein plasmaunterstützter Ätzprozess ausgeführt, um die Abstandshalter 265 mit einer gewünschten Breite 265w zu erhalten, die somit durch die anfängliche Dicke 265t und die laterale Ätzrate des entsprechenden plasmaunterstützten Ätzprozesses bestimmt ist. Es sollte beachtet wenden, dass bei Bedarf ein zusätzliches Ätzstoppmaterial vor dem Abscheiden der Schicht 265a vorgesehen wenden kann, beispielsweise durch Oxidieren freiliegender Oberflächenbereiche der Gateelektrodenstruktur 260a und der aktiven Gebiete 202a, 202b. Daraufhin kann die weitere Bearbeitung fortgesetzt werden, ohne dass ein verformungsinduzierendes Halbleitermaterial in das aktive Gebiet 202a eingebaut wird. Somit kann die Breite 265w im Hinblick auf einen guten Einschluss der empfindlichen Materialien 261, 262a, 262b und auch im Hinblick darauf ausgebildet werden, dass der laterale Abstand eines Eintrittspunktes für Dotierstoffe festgelegt wird, die in einer späteren Fertigungsphase eingebaut werden.
-
2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, bedeckt eine Implantationsmaske 205a, etwa eine Lackmaske, das aktive Gebiet 202b und die Gateelektrodenstruktur 260b, die Teil eines n-Kanaltransistors 250b sind. Andererseits unterliegt ein Transistor 250a, d. h. die Gateelektrodenstruktur 260a und das aktive Gebiet 202a eine Sequenz aus Implantationsprozessen 204a, um Drain- und Sourceerweiterungsgebiete 251 und gegendotierte Halo-Gebiete 252 zu erzeugen. Zu diesem Zweck enthält die Implantationssequenz 204a eine erforderliche Anzahl und Art an Implantationsschritten, etwa das Einbringen einer voramorphisierenden Implantationssorte (nicht gezeigt) und das Einfüllen der Drain- und Sourcedotiermittel für die Erweiterungsgebiete 251. Ferner müssen, wie zuvor erläutert ist, die Dotiermittel für die Halo-Gebiete 252 benachbart und unter den Erweiterungsgebieten 251 angeordnet werden, wodurch höhere Implantationsenergien erforderlich sind, die angewendet werden können, ohne dass die elektronischen Eigenschaften der Gateelektrodenstruktur 260a wesentlich beeinflusst werden auf Grund der Anwesenheit der dielektrischen Deckschicht 264, wobei auch die größere Breite 265w für eine bessere Ionenblockierwirkung im Hinblick auf geneigte Implantationsschritte sorgt. Ferner kann der horizontale Eintrittspunkt der diversen Implantationsschritte der Sequenz 204a ebenfalls durch den Abstandshalter 265 mit der Breite 265w geeignet festgelegt werden.
-
2d zeigt schematisch das Bauelement 200 während einer weiteren Implantationssequenz 204b, in der der Transistor 250a durch eine Implantationsmaske 205b abgedeckt ist, während die Gateelektrodenstruktur 260b und insbesondere die dielektrische Deckschicht 264 und der schützende Abstandshalter 265 als eine Implantationsmaske für den Transistor 250b dienen. Folglich können auch in diesem Falle geeignete Implantationsenergien angewendet werden, ohne das im Wesentlichen die elektronischen Eigenschaften der Gateelektrode 260b beeinflusst werden.
-
Es sollte beachtet werden, dass das Halbleiterbauelement 200 mehrere p-Kanaltransistoren aufweisen kann, die einen sehr ähnlichen Aufbau im Vergleich zu dem Transistor 250a besitzen, die jedoch unterschiedliche Transistoreigenschaften erfordern, das bewerkstelligt werden kann, indem die Implantationsenergie und die Dosis der Drain- und Sourceerweiterungsgebiete 251 und/oder der Halo-Gebiete 252 geeignet gesteuert werden. Zu diesem Zweck werden geeignete Masken während der Sequenz 204a, 204b vorgesehen, wie dies mit Bezug zu den 2c und 2d beschrieben ist, um damit einen unerwünschten Einbau an Dotiermitteln in derartige Transistoren zu vermeiden. Daraufhin wird eine spezielle Implantationsprozesssequenz für derartige Transistoren ausgeführt. In ähnlicher Weise können n-Kanaltransistor ähnlich dem Transistor 250b ein anderes Dotierstoffprofil und eine Konzentration erfordern, das ebenfalls bewerkstelligt werden kann, indem ein entsprechendes Maskierungsschema angewendet wird. Beispielsweise werden unterschiedliche Varianten” der grundlegend gleichen Transistorkonfiguration erhalten, beispielsweise in Form von Transistoren mit hoher Schwellwertspannung, von Transistoren mit regulärer Schwellwertspannung und von Transistoren mit geringer Schwellwertspannung, was erreicht werden kann, indem geeignete Implantationsprozesse in Verbindung mit entsprechenden Implantationsmasken ausgeführt werden. Typischerweise sind Reinigungsprozesse und Maskenabtragungsprozesse mit den diversen Implantationssequenzen verknüpft und diese aggressiven Reinigungsprozesse können auf der Grundlage des Abstandshalters 265 mit der größeren Breite ausgeführt werden, der noch nicht einen Materialabtrag während eines Prozesses zum Ätzen von Siliziumnitridmaterial erfahren hat, wie dies typischerweise in konventionellen Strategien der Fall ist, wie sie auch zuvor mit Bezug zu dem Bauelement 100 erläutert sind.
-
2e zeigt schematisch das Bauelement 200 mit einer Opferabstandshalterschicht 203a, beispielsweise in Form eines Siliziumdioxidmaterials, die über den aktiven Gebieten 202a, 202b und den Gateelektrodenstrukturen 260a, 260b gebildet ist. Zu diesem Zweck kann eine beliebige geeignete Abscheidetechnik eingesetzt werden.
-
2f zeigt schematisch das Bauelement 200 mit Opferabstandshalterelementen 203, die an der schützenden Seitenwandabstandshalterstruktur 265 ausgebildet sind, was auf der Grundlage eines beliebigen geeigneten plasmaunterstützten Ätzrezepts erreicht werden kann, um beispielsweise Siliziumdioxid selektiv in Bezug auf Silizium und Siliziumnitrid zu ätzen. Während des entsprechenden Ätzprozesses kann auch ein Teil der dielektrischen Deckschicht 264, etwa die untere Schicht 2641, wenn dies aus Siliziumdioxid aufgebaut ist, effizient entfernt werden. Zu beachten ist, dass auf Grund des vereinfachten Gesamtprozessablaufes, in welchem zusätzliche Versatzabstandshalterelemente nicht erforderlich sind, die resultierende Oberflächentopographie der aktiven Gebiete 202a, 202b weniger ausgeprägt ist im Vergleich zur konventionellen Prozessstrategie, wie sie zuvor erläutert ist.
-
2g zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen der dielektrischen Deckschicht 264 oder des verbleibenden Teils davon (siehe 2f), was mittels heißer Phosphorsäure gelingt, wobei der Opferabstandshalter 203 die Integrität zumindest eines wesentlichen Teils der Abstandshalterstruktur 265 beibehält, wodurch weiterhin zuverlässig die empfindlichen Materialien 262a, 262b und 261 eingeschlossen bleiben. In anderen anschaulichen Ausführungsformen wird ein plasamunterstützter Ätzprozess ausgeführt, um das dielektrische Deckmaterial abzutragen.
-
2h zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, wenn die Opferabstandshalterelemente 203 aus 2g entfernt sind, was bewerkstelligt werden kann unter Anwendung von Flusssäure und dergleichen. Folglich sind die Transistoren 250a, 250b in einer geeigneten Phase, um Drain- und Sourcegebiete zu erhalten. Obwohl die vorhergehende Prozesssequenz einen gewissen Verlust an Material in den aktiven Gebieten 202a, 202b (nicht gezeigt) hervorrufen kann, ist die resultierende Oberflächentopographie noch deutlich weniger ausgeprägt im Vergleich zu einer konventionellen Vorgehensweise.
-
2i zeigt schematisch das Halbleiterbauelement 200 gemäß anschaulicher Ausführungsformen, in denen ein Opfermaterial 206 über den Transistoren 250a, 250b nach dem Herstellen der Drain- und Sourceerweiterungsgebiete 251 und der Halo-Gebiete 252 ausgebildet ist. Zu diesem Zweck wird ein beliebiges geeignetes Material, etwa Siliziumdioxid und dergleichen verwendet, das durch eine geeignete Abscheidetechnik, etwa subatmosphärische CVD, plasmaunterstützte CVD und dergleichen, aufgebracht wird. In einigen anschaulichen Ausführungsformen wird das Opfermaterial 206 in Form von amorphem Kohlenstoffmaterial bereitgestellt, was auf der Grundlage gut etablierter CVD-Techniken aufgebracht werden kann. Durch Vorsehen des Opfermaterials 206 derart, dass es vollständig die aktiven Gebiete 202a, 202b einschließt, kann die Integrität des Abstandshalters 265 am Fuße der Gateelektrodenstruktur 260b, 260b beibehalten werden, unabhängig von jeglichen strukturierungsabhängigen Unregelmäßigkeiten. In einigen Fällen, wenn beispielsweise amorpher Kohlenstoff verwendet wird, kann ein weiterer Materialverlust in den aktiven Gebieten 202a, 202b beim Entfernen des Opfermaterials 206 vermieden werden, der beispielsweise mit dem Entfernen von Opferabstandshalterelementen verknüpft ist.
-
2j zeigt schematisch das Halbleiterbauelement 200 während einer Prozesssequenz 207 zum Entfernen des dielektrischen Deckmaterials 264 (siehe 2i) und somit zum Freilegen des Elektrodenmaterials 263. In einigen anschaulichen Ausführungsformen umfasst die Prozesssequenz 207 einen Einebnungsprozess, etwa einen CMP (chemisch-mechanischer Polier-)Prozess, um Material der Schicht 206 abzutragen, während das Deckmaterial 264 als ein Stoppmaterial dient. Danach wird die Bearbeitung fortgesetzt, indem das dielektrische Deckmaterial 264 beispielsweise durch heiße Phosphorsäure möglicherweise in Verbindung mit Flusssäure, abhängig von der Zusammensetzung des Materials 264, wie sie in 2i gezeigt ist, geätzt wird. In anderen anschaulichen Ausführungsformen, wie dies in 2j gezeigt ist, umfasst die Sequenz 207 einen weiteren CMP-Schritt, um die Elektrodenmaterialien 263 auf der Grundlage eines Polierprozesses freizulegen. Folglich bleiben die aktiven Gebiete 202a, 202b und die unteren Bereiche der Gateelektrodenstrukturen 260a, 260b zuverlässig durch den verbleibenden Teil des Materials 206 eingeschlossen, wodurch eine unerwünschte Wechselwirkung aggressiver Chemikalien, etwa von Schleifmaterialien, Ätzchemien und dergleichen, vermieden wird. Danach wird das Opfermaterial 206 entfernt, beispielsweise auf der Grundlage von Flusssäure, wenn Siliziumdioxid zu ätzen ist, während in anderen anschaulichen Ausführungsformen ein Sauerstoffplasma angewendet wird, um etwa amorphes Kohlenstoffmaterial zu entfernen. In diesem Falle beeinflusst das Sauerstoffplasma andere Bauteilbereiche im Wesentlichen nicht und kann daher zu einer besseren Integrität des Abstandshalters 265 und der aktiven Gebiete 202a, 202b beitragen.
-
2k zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, enthalten die Transistoren 250a, 250b eine weitere Seitenwandabstandshalterstruktur 255, die an den schützenden Abstandshaltern 265 gebildet ist. Die Abstandshalterstruktur 255 besitzt einen beliebigen geeigneten Aufbau, beispielsweise im Hinblick auf Ätzstoppbeschichtungen in Verbindung mit einem Abstandshalterelement, indem eine geeignete Materialzusammensetzung vorgesehen wird, etwa Siliziumdioxid in Verbindung mit Siliziumnitrid. Ferner sind Drain- und Sourcegebiete 254 in den aktiven Gebieten 202a, 202b hergestellt, wodurch das gewünschte gesamte Dotierstoffprofil in Verbindung mit den Erweiterungsgebieten 251 und den Halo-Gebieten 252 erhalten wird.
-
Die Abstandshalterstruktur 255 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden und daraufhin wird ein geeignetes Maskierungsschema angewendet, um die Drain- und Sourcegebiete 254 für die jeweiligen Transistoren 250a, 250b zu bilden. Beispielsweise können ähnliche Maskierungsschemata angewendet werden, wie sie zuvor erläutert sind, als auf die Erweiterungsgebiete 251 und die Halo-Gebiete 252 Bezug genommen wurde. Als nächstes werden ein oder mehrere Ausheizprozesse ausgeführt, um Dotiermittel zu aktivieren und um durch Implantation hervorgerufene Schäden zu rekristallisieren. Ferner wird ein gewisser Grad an Dotierstoffdiffusion bei Bedarf in Gang gesetzt, um das schließlich gewünschte gesamte Dotierstoffprofil zu erhalten.
-
2l zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Metallsilizidgebiete 256, etwa Nickelsilizidgebiete, und dergleichen in den aktiven Gebieten 202a, 202b ausgebildet, wobei ein lateraler Abstand zu den Kanalgebieten 253 im Wesentlichen durch die Abstandshalterstrukturen 265 und 255 ausgelegt ist. Ferner können Metallsilizidgebiete 268 in den Gateelektrodenstrukturen 260a, 260b ausgebildet sein, wodurch eine bessere Leitfähigkeit erreicht wird.
-
Die Metallsilizidgebiete 256, 268 können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Daraufhin wird ein dielektrisches Zwischenschichtmaterial abgeschieden, beispielsweise auf der Grundlage von Siliziumnitrid, Siliziumdioxid und dergleichen. Zu beachten ist, dass weitere leistungssteigernde Mechanismen eingebaut werden können, indem zumindest ein Teil des dielektrischen Zwischenschichtmaterials mit einer hohen inneren Verspannung vorgesehen wird, wodurch eine gewünschte Verformungskomponente in den Kanalgebieten 253 eines oder beider Transistoren 250a, 250b erzeugt wird. Es ist gut bekannt, dass ein gewisser Grad an Verformung die Ladungsträgerbeweglichkeit in den Kanalgebieten 253 für eine spezielle Kristallkonfiguration der aktiven Gebiete 202a, 202b modifizieren kann. Durch geeignetes Auswählen der Kristallkonfiguration des Halbleiterbasismaterials und durch Anwenden einer geeigneten Verformungskomponente, etwa einer kompressiven Verformung oder Zugverformung, kann somit eine deutliche Steigerung des Leistungsvermögens erreicht werden. Beispielsweise erhöht eine kompressive Verformung für spezielle Kristallkonfigurationen das Leistungsverhalten von p-Kanaltransistoren und somit kann ein entsprechendes verspanntes dielektrisches Material über dem Transistor 250a selektiv angeordnet werden. In ähnlicher Weise kann eine hohe Zugverspannung des dielektrischen Materials, das über dem Transistor 250b zu bilden ist, die Leistung des n-Kanaltransistors verbessern.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen Metallgateelektrodenstrukturen mit großem ε auf der Grundlage geeigneter Austrittsarbeitsmetalle hergestellt werden können, die zuverlässig mittels einer Seitenwandabstandshalterstruktur eingeschlossen werden, die nachfolgend auch als ein effizienter Versatzabstandshalter dient, um Drain- und Sourceerweiterungsgebiete und Halo-Gebiete zu erzeugen. Während der entsprechen Implantationssequenz kann auch das dielektrische Deckmaterial der Gateelektrodenstruktur als eine effiziente Implantationsmaske verwendet werden, wodurch die Ionenblockierwirkung der Gateelektrodenstrukturen deutlich verbessert wird, so dass die Anwendung höherer Implantationsenergien für die Halo-Gebiete ermöglicht wird. Es können eine Vielzahl aggressiver Reinigungsprozesse, die typischerweise mit den Maskierungsschemata zum Einbau der Dotierstoffe für die Erweiterungsgebiete und die Halo-Gebiete verknüpft sind, insbesondere für unterschiedliche Varianten von Transistoren in einem Zustand mit hoher Integrität der schützenden Seitenwandabstandshalter ausgeführt werden, wodurch ebenfalls für eine bessere Integrität der empfindlichen Gatematerialien gesorgt wird und wodurch somit Schwellwertspannungsfluktuationen verringert werden.
