DE102009039247B9 - Semiconductor body with a connection cell - Google Patents
Semiconductor body with a connection cell Download PDFInfo
- Publication number
- DE102009039247B9 DE102009039247B9 DE102009039247A DE102009039247A DE102009039247B9 DE 102009039247 B9 DE102009039247 B9 DE 102009039247B9 DE 102009039247 A DE102009039247 A DE 102009039247A DE 102009039247 A DE102009039247 A DE 102009039247A DE 102009039247 B9 DE102009039247 B9 DE 102009039247B9
- Authority
- DE
- Germany
- Prior art keywords
- effect transistor
- channel field
- region
- semiconductor body
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000005669 field effect Effects 0.000 claims abstract description 88
- 241001323319 Psen Species 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 52
- 239000002800 charge carrier Substances 0.000 description 28
- 230000006378 damage Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 1
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 1
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 1
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 1
- 101150092599 Padi2 gene Proteins 0.000 description 1
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 1
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
Halbleiterkörper mit einer Anschlusszelle, aufweisend
– eine Anschlussfläche (PAD);
– einen ersten Anschluss (VDD) zur Zuführung eines oberen Versorgungspotentials;
– einen zweiten Anschluss (VSS) zur Zuführung eines unteren Versorgungspotentials;
– eine im Halbleiterkörper aufgebaute p-Kanal-Feldeffekttransistorstruktur (PMOS), die beabstandet zu ihrem Drain-Bereich (DP) einen p-dotierten ersten Sensorbereich (PW3, PSEN) aufweist; und
– eine im Halbleiterkörper aufgebaute n-Kanal-Feldeffekttransistorstruktur (NMOS), die beabstandet zu ihrem Drain-Bereich (DN) einen n-dotierten zweiten Sensorbereich (NW3, NSEN) aufweist; wobei
– in der p-Kanal-Feldeffekttransistorstruktur (PMOS) der Drain-Bereich (DP) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich (SP) elektrisch mit dem ersten Anschluss (VDD) verbunden ist, und der erste Sensorbereich (PW3, PSEN) über ein erstes Widerstandselement (R1) mit dem zweiten Anschluss (VSS) und direkt mit einem Gate-Anschluss (GN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) elektrisch verbunden ist; und
– in der n-Kanal-Feldeffekttransistorstruktur (NMOS) der Drain-Bereich (DN) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich...Semiconductor body with a connection cell, comprising
- a pad (PAD);
- A first terminal (VDD) for supplying an upper supply potential;
- A second connection (VSS) for supplying a lower supply potential;
A p-channel field effect transistor structure (PMOS) constructed in the semiconductor body and having a p-doped first sensor region (PW3, PSEN) at a distance from its drain region (DP); and
An n-channel field-effect transistor structure (NMOS) constructed in the semiconductor body and having an n-doped second sensor region (NW3, NSEN) at a distance from its drain region (DN); in which
- In the p-channel field effect transistor structure (PMOS), the drain region (DP) is electrically connected to the pad (PAD), a source region (SP) is electrically connected to the first terminal (VDD), and the first sensor region (PW3, PSEN) is electrically connected via a first resistance element (R1) to the second terminal (VSS) and directly to a gate terminal (GN) of the n-channel field effect transistor structure (NMOS); and
In the n-channel field-effect transistor structure (NMOS), the drain region (DN) is electrically connected to the pad (PAD), a source region ...
Description
Die Erfindung betrifft einen Halbleiterkörper mit wenigstens einer Anschlusszelle, welche insbesondere eine Anschlussfläche als Eingangskontakt und/oder Ausgangskontakt aufweist.The invention relates to a semiconductor body having at least one terminal cell, which in particular has a pad as input contact and / or output contact.
Anschlusszellen werden bei integrierten Halbleiterschaltungen dazu verwendet, um einen Kontakt von der integrierten Schaltung nach außen herzustellen. Insbesondere dienen derartige Kontakte zum Zuführen von Versorgungsspannungen oder Bezugsspannungen. Weiterhin können der integrierten Schaltung über die Kontakte Steuersignale, Datensignale oder weitere beliebige Signale zugeführt werden bzw. von ihr abgegriffen werden.Terminal cells are used in semiconductor integrated circuits to make contact from the integrated circuit to the outside. In particular, such contacts serve to supply supply voltages or reference voltages. Furthermore, the integrated circuit via the contacts control signals, data signals or other arbitrary signals can be supplied or tapped from her.
Im Betrieb der integrierten Schaltung können Fehlersituationen auftreten, beispielsweise wenn Überspannungen an die Kontakte angelegt werden bzw. infolge elektrostatischer Entladungen. Damit solche Überspannungen nicht zu einer Beschädigung oder Zerstörung der integrierten Schaltung führen, werden vielfach Schutzelemente eingesetzt, über die resultierende Ströme abgeleitet werden können. Vielfach werden hierzu Feldeffekttransistorstrukturen eingesetzt. Bedingt durch den Aufbau der Feldeffekttransistorstrukturen ergeben sich jedoch in Verbindung mit dem Substrat des Halbleiterkörpers der integrierten Schaltung parasitäre Bipolarstrukturen, über welche im Fehlerfall signifikante Stromflüsse entstehen. Insbesondere werden Stromflüsse in das Substrat erzeugt, die bei entsprechenden Spannungsverhältnissen zu einem dauerhaft niederohmigen Zustand der parasitären Bipolarstrukturen führen. Dies kann in vielen Fällen zur Zerstörung des Halbleiterkörpers mit der integrierten Schaltung führen. Ein solcher Zustand wird auch als Latch-up-Effekt bezeichnet.In the operation of the integrated circuit, error situations may occur, for example when overvoltages are applied to the contacts or due to electrostatic discharges. In order that such overvoltages do not lead to damage or destruction of the integrated circuit, protective elements are often used, via which the resulting currents can be dissipated. In many cases, field effect transistor structures are used for this purpose. Due to the structure of the field effect transistor structures, however, parasitic bipolar structures result in conjunction with the substrate of the semiconductor body of the integrated circuit, over which significant current flows occur in the event of a fault. In particular, current flows are generated in the substrate, which lead to a permanently low-impedance state of the parasitic bipolar structures under appropriate voltage conditions. This can in many cases lead to the destruction of the semiconductor body with the integrated circuit. Such a condition is also called a latch-up effect.
Um die Folgen eines derartigen Latch-up-Effekts zu begrenzen, wird in herkömmlichen Schaltungen vorgeschlagen, einen Strom im Substrat zu detektieren und im Detektionsfall die Schaltung über eigens vorgesehene Schalter von entsprechenden Anschlüssen bzw. Kontakten zu trennen. Da in diesem Fall aber bereits ein Fehlerstrom im Substrat entstanden ist, kann eine Zerstörung der Halbleiterschaltung unter Umständen nicht verhindert werden, insbesondere da sich bereits signifikant viele Ladungsträger im Substrat in Bewegung befinden. Weiterhin ist durch die Trennung des Kontakts von der Schaltung eine Funktion der Schaltung eingeschränkt bzw. vollständig unterbrochen.In order to limit the consequences of such a latch-up effect, it is proposed in conventional circuits to detect a current in the substrate and, in the event of detection, to separate the circuit via dedicated switches from corresponding terminals or contacts. However, since a fault current has already been generated in the substrate in this case, destruction of the semiconductor circuit can under certain circumstances not be prevented, in particular since significantly many charge carriers are already in motion in the substrate. Furthermore, a function of the circuit is limited or completely interrupted by the separation of the contact from the circuit.
Dokument
Dokument
In Dokument
Es ist folglich wünschenswert, einen Halbleiterkörper mit einer Anschlusszelle bereitzustellen, die verbessert gegen Beschädigung aufgrund von Überspannungen geschützt ist.It is therefore desirable to provide a semiconductor body with a terminal cell that is better protected against damage due to overvoltages.
Ein derartiger Halbleiterkörper ist mit dem Gegenstand des unabhängigen Patentanspruchs 1 gegeben. Weiterbildungen und besondere Ausführungsformen sind Gegenstand der abhängigen Patentansprüche.Such a semiconductor body is given by the subject of independent claim 1. Further developments and special embodiments are the subject of the dependent claims.
In einem Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle weist diese eine Anschlussfläche, einen ersten Anschluss zur Zuführung eines oberen Versorgungspotentials und einen zweiten Anschluss zur Zuführung eines unteren Versorgungspotentials auf. Hierbei liegt das obere Versorgungspotential insbesondere höher als das untere Versorgungspotential. Die Anschlusszelle weist ferner eine im Halbleiterkörper aufgebaute p-Kanal-Feldeffekttransistorstruktur auf, die beabstandet zu ihrem Drain-Bereich einen p-dotierten ersten Sensorbereich aufweist. Ferner ist im Halbleiterkörper eine n-Kanal-Feldeffekttransistorstruktur aufgebaut, die beabstandet zu ihrem Drain-Bereich einen n-dotierten zweiten Sensorbereich aufweist.In one embodiment of a semiconductor body having a connection cell, the latter has a connection area, a first connection for supplying an upper supply potential and a second connection for supplying a lower supply potential. In this case, the upper supply potential is in particular higher than the lower supply potential. The connection cell furthermore has a p-channel field-effect transistor structure constructed in the semiconductor body, which has a p-doped first sensor region at a distance from its drain region. Furthermore, an n-channel field-effect transistor structure is constructed in the semiconductor body, which has an n-doped second sensor region at a distance from its drain region.
Hierbei ist in der p-Kanal-Feldeffekttransistorstruktur der Drain-Bereich elektrisch mit der Anschlussfläche verbunden, ein Source-Bereich ist elektrisch mit dem ersten Anschluss verbunden, und der erste Sensorbereich ist über ein erstes Widerstandselement mit dem zweiten Anschluss und direkt mit einem Gate-Anschluss der n-Kanal-Feldeffekttransistorstruktur elektrisch verbunden. Weiterhin sind in der n-Kanal-Feldeffekttransistorstruktur der Drain-Bereich elektrisch mit der Anschlussfläche verbunden, ein Source-Bereich elektrisch mit dem zweiten Anschluss verbunden und der zweite Sensorbereich über ein zweites Widerstandselement mit dem ersten Anschluss und direkt mit einem Gate-Anschluss der p-Kanal-Feldeffekttransistorstruktur elektrisch verbunden.Here, in the p-channel field effect transistor structure, the drain region is electrically connected to the pad, which is a source region electrically connected to the first terminal, and the first sensor area is electrically connected via a first resistance element to the second terminal and directly to a gate terminal of the n-channel field effect transistor structure. Furthermore, in the n-channel field effect transistor structure, the drain region is electrically connected to the pad, a source region is electrically connected to the second terminal, and the second sensor region is connected via a second resistor element to the first terminal and directly to a gate terminal of the p Channel field effect transistor structure electrically connected.
Im Falle einer positiven Überspannung an der Anschlussfläche wird ein Stromfluss vom Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur nicht ins Substrat des Halbleiterkörpers geführt, sondern fließt über den ersten Sensorbereich und das erste Widerstandselement zum zweiten Anschluss ab. Dadurch entsteht ein Spannungsabfall über dem ersten Widerstandselement, welcher das Gate der n-Kanal-Feldeffekttransistorstruktur aufsteuert. Dadurch kann die Überspannung von der Anschlussfläche über Drain und Source der n-Kanal-Feldeffekttransistorstruktur zum zweiten Anschluss abfließen. Ein Stromfluss ins Substrat des Halbleiterkörpers ist somit wirksam verhindert.In the case of a positive overvoltage at the connection surface, a current flow from the drain region of the p-channel field-effect transistor structure is not guided into the substrate of the semiconductor body, but flows away via the first sensor region and the first resistance element to the second connection. This results in a voltage drop across the first resistive element, which opens the gate of the n-channel field effect transistor structure. As a result, the overvoltage can flow away from the pad via the drain and source of the n-channel field effect transistor structure to the second terminal. A current flow into the substrate of the semiconductor body is thus effectively prevented.
In ähnlicher Weise reagiert die Anschlusszelle, wenn an der Anschlussfläche eine negative Überspannung anliegt bzw. eine Spannung, die wesentlich niedriger als das untere Versorgungspotential am zweiten Anschluss ist. In diesem Fall wird ein Stromfluss vom Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur zum zweiten Sensorbereich erzeugt und somit ein Abfließen von Ladungsträgern ins Substrat verhindert. Vom zweiten Sensorbereich fließt der Strom über das zweite Widerstandselement zum ersten Anschluss, wobei bei dieser angenommenen Stromrichtung der Stromwert negativ ist. Der Spannungsabfall über dem zweiten Widerstandselement steuert das Gate der p-Kanal-Feldeffekttransistorstruktur auf, sodass ein Fehlerstrom über den Drain-Bereich und den Source-Bereich der p-Kanal-Feldeffekttransistorstruktur zum ersten Anschluss abfließen kann, wiederum mit negativem Stromwert. Auch in diesem Fall ist ein Abfluss von Ladungsträgern ins Substrat, der den Halbleiterkörper zerstören könnte, verhindert.Similarly, if there is a negative overvoltage on the pad, or a voltage much lower than the lower supply potential on the second pad, the pad will respond. In this case, a current flow is generated from the drain region of the n-channel field-effect transistor structure to the second sensor region, and thus a discharge of charge carriers into the substrate is prevented. From the second sensor region, the current flows via the second resistance element to the first connection, the current value being negative in this assumed current direction. The voltage drop across the second resistive element drives the gate of the p-channel field effect transistor structure so that a fault current can drain across the drain region and the source region of the p-channel field effect transistor structure to the first port, again with a negative current value. Also in this case, an outflow of charge carriers into the substrate, which could destroy the semiconductor body, is prevented.
Vorzugsweise bilden der erste Sensorbereich und der Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur mit einem dazwischen liegenden Bereich eine PNP-Bipolarstruktur, zum Beispiel in Form eines lateralen Bipolartransistors. Beispielsweise ist der dazwischen liegende Bereich eine n-dotierte Wanne, in der der Drain-Bereich und der erste Sensorbereich ausgebildet sind.Preferably, the first sensor region and the drain region of the p-channel field effect transistor structure with an intermediate region form a PNP bipolar structure, for example in the form of a lateral bipolar transistor. For example, the intermediate region is an n-doped well in which the drain region and the first sensor region are formed.
Weiterhin vorzugsweise bilden der zweite Sensorbereich und der Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur mit einem dazwischen liegenden Bereich eine NPN-Bipolarstruktur, zum Beispiel wiederum in Form eines lateralen Bipolartransistors.Further preferably, the second sensor region and the drain region of the n-channel field effect transistor structure with an intermediate region form an NPN bipolar structure, again in the form of a lateral bipolar transistor, for example.
Mit den durch die Sensorbereiche bewusst gebildeten Bipolarstrukturen werden der Einfluss bzw. die Bedeutung von sonstigen auftretenden parasitären Bipolarstrukturen verringert. Insbesondere sind die Sensorbereiche so im Halbleiterkörper angeordnet, dass Ladungsträger, die durch Überspannungen in Bewegung geraten, vorzugsweise zu den Sensorbereichen gezogen werden und nicht ins Substrat.With the bipolar structures deliberately formed by the sensor regions, the influence or the significance of other occurring parasitic bipolar structures is reduced. In particular, the sensor regions are arranged in the semiconductor body in such a way that charge carriers which are set in motion by overvoltages are preferably drawn to the sensor regions and not into the substrate.
In einer Ausführungsform umfasst der Halbleiterkörper ein p-dotiertes Substrat, in dem die p-Kanal-Feldeffekttransistorstruktur und die n-Kanal-Feldeffekttransistorstruktur aufgebaut sind. Beispielsweise ist die p-Kanal-Feldeffekttransistorstruktur in einer ersten n-dotierten Wanne innerhalb des Substrats aufgebaut, wobei der zugehörige Drain-Bereich und der zugehörige Source-Bereich jeweils als p-dotierte Bereiche innerhalb der ersten n-dotierten Wanne aufgebaut sind und die erste n-dotierte Wanne elektrisch mit dem ersten Anschluss verbunden ist.In an embodiment, the semiconductor body comprises a p-doped substrate in which the p-channel field effect transistor structure and the n-channel field effect transistor structure are constructed. For example, the p-channel field effect transistor structure is constructed in a first n-doped well within the substrate, wherein the associated drain region and the associated source region are each constructed as p-doped regions within the first n-doped well and the first n-doped well is electrically connected to the first terminal.
In einer darauf basierenden Ausführungsform ist der erste Sensorbereich innerhalb des Substrats aufgebaut, wobei der erste Sensorbereich stärker p-dotiert ist als das Substrat.In an embodiment based thereon, the first sensor region is constructed within the substrate, wherein the first sensor region is more p-doped than the substrate.
In einer alternativen und bevorzugten Ausführungsform ist der erste Sensorbereich jedoch innerhalb der ersten n-dotierten Wanne aufgebaut. Beispielsweise bilden der Drain-Bereich, die n-dotierte Wanne und der p-dotierte Sensorbereich einen lateralen PNP-Bipolartransistor.However, in an alternative and preferred embodiment, the first sensor region is constructed within the first n-doped well. By way of example, the drain region, the n-doped well and the p-doped sensor region form a lateral PNP bipolar transistor.
In einer weiteren Ausführungsform ist der erste Sensorbereich parallel beabstandet zum Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur angeordnet. Alternativ ist der erste Sensorbereich zumindest teilweise bogenförmig umlaufend um den Drain-Bereich und den Source-Bereich der p-Kanal-Feldeffekttransistorstruktur angeordnet. In beiden Fällen dient der erste Sensorbereich als Auffangbereich für vom Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur ausgehende Ladungsträger bzw. bei entsprechend anderer Betrachtung der Stromrichtung als primärer Ladungsträgerlieferant.In a further embodiment, the first sensor region is arranged parallel to the drain region of the p-channel field-effect transistor structure. Alternatively, the first sensor region is arranged at least partially in arcuate fashion around the drain region and the source region of the p-channel field-effect transistor structure. In both cases, the first sensor region serves as a collecting region for charge carriers emanating from the drain region of the p-channel field-effect transistor structure or, according to another consideration of the current direction, as a primary charge carrier supplier.
In einer Ausführungsform ist die n-Kanal-Feldeffekttransistorstruktur in einer zweiten n-dotierten Wanne innerhalb des Substrats aufgebaut. Dabei ist der Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur als n-dotierter Bereich innerhalb der zweiten n-dotierten Wanne aufgebaut und stärker dotiert als die zweite n-dotierte Wanne. Der Source-Bereich der n-Kanal-Feldeffekttransistorstruktur ist in einer p-dotierten Wanne innerhalb der zweiten n-dotierten Wanne aufgebaut. Die p-dotierte Wanne ist hierbei elektrisch mit dem zweiten Anschluss verbunden. In dieser Ausführungsform ist der zweite Sensorbereich beabstandet zur zweiten n-dotierten Wanne angeordnet. Dementsprechend bilden beispielsweise der zweite Sensorbereich, der zwischen dem zweiten Sensorbereich und der zweiten n-dotierten Wanne liegende Substratbereich und die zweite n-dotierte Wanne einen lateralen NPN-Transistor, über den im Fehlerfall ein Strom fließt, der zum Auslösen des p-Kanal-Feldeffekttransistors führt. Durch die laterale Anordnung von zweitem Sensor und zweiter n-dotierter Wanne wird ein Ladungsträgerfluss im Substrat auf den zwischenliegenden Substratbereich begrenzt, sodass auch hier ein signifikanter Stromfluss in das p-dotierte Substrat hinein verhindert ist.In one embodiment, the n-channel field effect transistor structure is constructed in a second n-doped well within the substrate. In this case, the drain region of the n-channel field-effect transistor structure is constructed as an n-doped region within the second n-doped well and is more heavily doped than the second n-doped well. The source Area of the n-channel field effect transistor structure is constructed in a p-doped well within the second n-doped well. In this case, the p-doped well is electrically connected to the second connection. In this embodiment, the second sensor region is arranged at a distance from the second n-doped well. Accordingly, for example, the second sensor region, the substrate region located between the second sensor region and the second n-doped well, and the second n-doped well form a lateral NPN transistor over which, in the event of a fault, a current flows which is used to trigger the p-channel transistor. Field effect transistor leads. Due to the lateral arrangement of the second sensor and the second n-doped well, a charge carrier flow in the substrate is limited to the intermediate substrate region, so that here too a significant current flow into the p-doped substrate is prevented.
Beispielsweise ist der zweite Sensorbereich parallel beabstandet zur zweiten n-dotierten Wanne angeordnet. Alternativ ist der zweite Sensorbereich zumindest teilweise bogenförmig umlaufend um die zweite n-dotierte Wanne angeordnet. Wie zuvor für den ersten Sensorbereich angeführt, dient auch der zweite Sensorbereich in den beschriebenen Ausführungsformen als Ladungsträgerlieferant bei einem Stromfluss über den lateralen NPN-Bipolartransistor.By way of example, the second sensor region is arranged spaced parallel to the second n-doped well. Alternatively, the second sensor region is arranged at least partially in an arcuate manner around the second n-doped well. As previously stated for the first sensor region, the second sensor region in the described embodiments also serves as a charge carrier supplier during a current flow via the lateral NPN bipolar transistor.
Im Fehlerfall, also im Falle einer positiven oder negativen Überspannung, ist der jeweilige Strom, der über die Sensorbereiche bzw. die lateralen Bipolarstransistoren fließt, gering. Der größte Anteil des jeweils entstehenden Fehlerstroms wird nämlich über die jeweils aktivierte Feldeffekttransistorstruktur abgeleitet, die vorzugsweise zum Führen von großen Strömen ausgelegt ist. Ein Latch-up-Effekt wird somit durch das Ableiten des jeweiligen Latch-up-Stroms durch die Feldeffekttransistorstrukturen verhindert bzw. beseitigt.In the event of a fault, that is to say in the case of a positive or negative overvoltage, the respective current flowing across the sensor regions or the lateral bipolar transistors is small. Namely, the largest portion of each resulting fault current is derived via the respectively activated field effect transistor structure, which is preferably designed for carrying large currents. A latch-up effect is thus prevented or eliminated by deriving the respective latch-up current through the field-effect transistor structures.
Wenn in einem Halbleiterkörper mehrere Anschlusszellen der beschriebenen Art vorgesehen sind, können diese ohne Weiteres nahe beieinander platziert werden, ohne zwingend nicht leitende Schutzbereiche zwischen den Anschlusszellen vorzusehen. Dies ist deshalb möglich, da bei den beschriebenen Strukturen der Anschlusszellen kein signifikanter Stromfluss im Substrat entsteht, welcher benachbarte Anschlusszellen beeinträchtigen könnte.If a plurality of terminal cells of the type described are provided in a semiconductor body, they can readily be placed close to one another without necessarily providing non-conductive protective areas between the terminal cells. This is possible because in the described structures of the terminal cells no significant current flow in the substrate is produced, which could adversely affect adjacent terminal cells.
Die Funktion der Anschlusszelle ist auch im Überlastfall, also bei positiver oder negativer Überspannung, gewährleistet, weil eine Verbindung zum ersten und zweiten Anschluss zur Zuführung der Versorgungspotentiale nicht unterbrochen wird. Ein Signalzustand an der Anschlussfläche wird somit durch die Schutzanordnung mit den Sensorbereichen nicht verändert.The function of the connection cell is also guaranteed in the event of an overload, that is to say in the case of a positive or negative overvoltage, because a connection to the first and second connection for supplying the supply potentials is not interrupted. A signal state at the pad is thus not changed by the protection arrangement with the sensor areas.
In einigen Ausführungsformen von Halbleiterkörpern ist es vorgesehen, dass zusätzlich zu Anschlusszellen auch Ableitelemente für elektrostatische Entladungen, englisch: electrostatic discharge, ESD, vorgesehen sind. Ein derartiges Ableitelement weist üblicherweise ein Trigger-Element wie eine Diode auf, die im ESD-Fall ein eigentliches Ableitelement auslöst, um die Überspannung infolge des ESD-Ereignisses sicher ableiten zu können. Wenn eine derartige Diode besonders sensibel auf Stromflüsse reagiert, besteht grundsätzlich die Gefahr, dass es zu unerwünschten Auslösungen des ESD-Ableitelements kommt.In some embodiments of semiconductor bodies, it is provided that, in addition to terminal cells, also discharge elements for electrostatic discharges, English: electrostatic discharge, ESD, are provided. Such a diverting element usually has a trigger element such as a diode, which triggers an actual diverting element in the ESD case in order to be able to safely divert the overvoltage as a result of the ESD event. If such a diode is particularly sensitive to current flows, there is always the danger that unwanted tripping of the ESD dissipation element occurs.
Insbesondere wenn ein solches Ableitelement mit Diode neben einer Anschlusszelle angeordnet ist, können Ladungsträger, die von der Anschlusszelle ins Substrat gelangen, einen Stromfluss in der Diode erzeugen, welcher zum unerwünschten Auslösen führt. Dies kann insbesondere kritisch sein, wenn die Diode direkt neben der Anschlusszelle im Halbleiterkörper angeordnet ist.In particular if such a diverting element with a diode is arranged next to a terminal cell, charge carriers which pass from the terminal cell into the substrate can generate a current flow in the diode, which leads to undesired tripping. This can be particularly critical if the diode is arranged directly next to the connection cell in the semiconductor body.
Dementsprechend kann das zuvor beschriebene Prinzip, unerwünschte Ladungsträger im Substrat zu verhindern bzw. rechtzeitig abzufangen, dafür verwendet werden, einen unerwünschten Strom in einer Trigger-Diode eines Ableitelements zu verhindern.Accordingly, the previously described principle to prevent unwanted charge carriers in the substrate or to intercept in time, be used to prevent unwanted current in a trigger diode of a diverter.
Beispielsweise weist ein Halbleiterkörper eine erste Anschlusszelle und eine zweite Anschlusszelle auf, die beabstandet zu der ersten Anschlusszelle aufgebaut ist. Ferner umfasst der Halbleiterkörper eine Ableitstruktur, die zwischen der ersten und der zweiten Anschlusszelle im Substrat aufgebaut ist. Die Ableitstruktur weist hierbei eine zweite und eine dritte p-Kanal-Feldeffekttransistorstruktur auf, die in jeweiligen n-dotierten Wannen aufgebaut sind, sowie eine Diodenstruktur, die mit einem p-dotierten Bereich in einer weiteren n-dotierten Wanne zwischen den n-dotierten Wannen der zweiten und dritten p-Kanal-Feldeffekttransistorstruktur aufgebaut ist. Die Diodenstruktur ist hierbei eingerichtet, bei einer elektrostatischen Entladung im Halbleiterkörper die zweite und dritte p-Kanal-Feldeffekttransistorstruktur als Ableitelemente aufzusteuern.For example, a semiconductor body has a first terminal cell and a second terminal cell, which is constructed at a distance from the first terminal cell. Furthermore, the semiconductor body comprises a dissipation structure, which is constructed between the first and the second terminal cell in the substrate. In this case, the dissipation structure has a second and a third p-channel field-effect transistor structure, which are constructed in respective n-doped wells, and a diode structure which has a p-doped region in another n-doped well between the n-doped wells the second and third p-channel field effect transistor structure is constructed. In this case, the diode structure is set up to control the second and third p-channel field effect transistor structure as diverting elements in the case of an electrostatic discharge in the semiconductor body.
Mit der vorgeschlagenen Struktur ist zum einen der Weg für Ladungsträger, die möglicherweise von der Anschlusszelle ins Substrat gelangen, zur Diodenstruktur im Vergleich zu herkömmlichen Anordnungen vergrößert. Somit gelangen geringe Ladungsträgerkonzentrationen gar nicht bis zur Diodenstruktur als Triggerelement, wodurch ein erster Schutz gewährleistet ist.With the proposed structure, on the one hand, the path for charge carriers, which possibly reach from the terminal cell into the substrate, is increased to the diode structure in comparison to conventional arrangements. Thus, low charge carrier concentrations do not even reach the diode structure as a trigger element, whereby a first protection is ensured.
Zudem sind die jeweiligen n-dotierten Wannen der zweiten und dritten p-Kanal-Feldeffekttransistorstruktur vorzugsweise mit dem ersten Anschluss zur Zuführung des oberen Versorgungspotentials verbunden oder alternativ mit einem Anschluss für ein anderes, höher gelegenes Potential. Somit werden Ladungsträger, die von den benachbarten Anschlusszellen in das Substrat gelangen, bevorzugt in die jeweiligen n-dotierten Wannen aufgenommen, sodass sie nicht zu der zwischen den p-Kanal-Feldeffekttransistorstrukturen gelegenen Diodenstruktur gelangen können. Folglich ist auch eine sensible Triggerstruktur mit Diode vor unerwünschten Auslösungen durch Ladungsträger im Substrat geschützt.In addition, the respective n-doped wells of the second and third p-channel field effect transistor structures are preferably connected to the first Connection connected to the supply of the upper supply potential or alternatively with a connection for another, higher potential. Thus, charge carriers entering the substrate from the adjacent terminal cells are preferably accommodated in the respective n-doped wells, so that they can not get to the diode structure located between the p-channel field effect transistor structures. Consequently, a sensitive trigger structure with diode is also protected against undesired triggering by charge carriers in the substrate.
In einer Ausführungsform ist die weitere n-dotierte Wanne der Diodenstruktur über ein drittes Widerstandselement mit dem ersten Anschluss und direkt mit Gate-Anschlüssen der zweiten und der dritten p-Kanal-Feldeffekttransistorstruktur elektrisch verbunden. Somit ist eine Auslösung durch die Diodenstruktur im ESD-Fall gewährleistet.In one embodiment, the further n-doped well of the diode structure is electrically connected to the first terminal via a third resistance element and directly to gate terminals of the second and third p-channel field effect transistor structures. This ensures tripping by the diode structure in the ESD case.
Die beschriebene Anordnung von Anschlusszellen und dazwischen gelegener Ableitstruktur kann im Prinzip mit herkömmlichen Anschlusszellen gebildet sein. Jedoch sind erfindungsgemäß eine oder beide benachbarte Anschlusszellen gemäß der eingangs beschriebenen Anschlusszelle mit erstem und zweitem Sensorbereich ausgeführt. Somit kann auch für besonders sensible Fälle ein ausreichender Schutz gegen unbeabsichtigtes Auslösen der Ableitstruktur aufgrund von Ladungsträgern im Substrat gewährleistet werden.The described arrangement of connection cells and diverted structure located therebetween can in principle be formed with conventional connection cells. However, according to the invention, one or both adjacent connection cells according to the connection cell described above are designed with first and second sensor regions. Thus, even for particularly sensitive cases sufficient protection against unintentional triggering of the dissipation structure due to charge carriers in the substrate can be ensured.
Die Erfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele mit Hilfe der Figuren beschrieben. Gleiche Bezugszeichen verweisen in den Figuren auf gleichartige Elemente oder Strukturen.The invention will be described below with reference to several embodiments with the aid of the figures. Like reference numerals refer to similar elements or structures in the figures.
Es zeigen:Show it:
Aus dem Blockschaltbild auf der linken Seite wird ersichtlich, dass die Anschlussfläche PAD mit jeweiligen Drain-Anschlüssen DP, DN der p-Kanal-Struktur PMOS und der n-Kanal-Struktur NMOS direkt elektrisch verbunden ist. Ein Source-Anschluss SP der p-Kanal-Struktur PMOS ist direkt mit einem ersten Anschluss VDD verbunden, über den ein oberes Versorgungspotential zuführbar ist. Der Bulk-Anschluss BP der p-Kanal-Struktur PMOS ist mit dem Source-Anschluss SP verbunden.It can be seen from the block diagram on the left side that the pad PAD is directly electrically connected to respective drain terminals DP, DN of the p-channel structure PMOS and the n-channel structure NMOS. A source terminal SP of the p-channel structure PMOS is connected directly to a first terminal VDD, via which an upper supply potential can be fed. The bulk port BP of the p-channel structure PMOS is connected to the source terminal SP.
In der p-Kanal-Struktur PMOS ist ein lateraler PNP-Bipolartransistor LPNP gebildet, dessen Emitteranschluss elektrisch dem Drain-Anschluss DP entspricht und dessen Kollektoranschluss dem ersten Sensorbereich PSEN entspricht. Die Basis des Bipolartransistors LPNP ist durch einen Grundbereich der p-Kanal-Struktur, beispielsweise eine n-dotierte Wanne, gebildet, die mit dem ersten Anschluss VDD elektrisch verbunden ist.In the p-channel structure PMOS, a lateral PNP bipolar transistor LPNP is formed whose emitter terminal electrically corresponds to the drain terminal DP and whose collector terminal corresponds to the first sensor area PSEN. The base of the bipolar transistor LPNP is formed by a base region of the p-channel structure, for example an n-doped well, which is electrically connected to the first terminal VDD.
In ähnlicher Weise ist bei der n-Kanal-Struktur NMOS der Source-Anschluss SN mit einem zweiten Anschluss VSS zur Zuführung eines unteren Versorgungspotentials verbunden, wobei ein Bulk-Anschluss BN der n-Kanal-Struktur NMOS ebenfalls an den Source-Anschluss SN bzw. den zweiten Anschluss VSS angeschlossen ist. Hierbei liegt das obere Versorgungspotential spannungsmäßig höher als das untere Versorgungspotential.Similarly, in the n-channel structure NMOS, the source terminal SN is connected to a second terminal VSS for supplying a lower supply potential, wherein a bulk terminal BN of the n-channel structure NMOS also to the source terminal SN and The second connection VSS is connected. In this case, the upper supply potential is higher in voltage than the lower supply potential.
Bei der n-Kanal-Struktur NMOS ist unter anderem durch den zweiten Sensorbereich NSEN ein lateraler NPN-Bipolartransistor LNPN gebildet, dessen Kollektoranschluss dem zweiten Sensorbereich NSEN entspricht und dessen Emitteranschluss mit dem Drain-Anschluss DN der n-Kanal-Struktur NMOS korrespondiert. Der Basisanschluss des Bipolartransistors LNPN ist durch einen Grundbereich der n-Kanal-Struktur NMOS gebildet und an den zweiten Anschluss VSS elektrisch angeschlossen.In the n-channel structure NMOS, a lateral NPN bipolar transistor LNPN is formed, inter alia, by the second sensor region NSEN, whose collector terminal corresponds to the second sensor region NSEN and whose emitter terminal corresponds to the drain terminal DN of the n-channel structure NMOS. The base terminal of the bipolar transistor LNPN is formed by a base region of the n-channel structure NMOS and electrically connected to the second terminal VSS.
Der erste Sensorbereich PSEN bzw. der Kollektor des Transistors LPNP ist über ein erstes Widerstandselement R1 mit dem zweiten Anschluss VSS sowie direkt mit einem Gate-Anschluss GN der n-Kanal-Struktur NMOS verbunden. Ebenso ist der zweite Sensorbereich NSEN bzw. der Kollektor des Transistors LNPN über ein zweites Widerstandselement R2 mit dem ersten Anschluss VDD sowie direkt mit einem Gate-Anschluss GP der p-Kanal-Struktur PMOS elektrisch verbunden. The first sensor area PSEN or the collector of the transistor LPNP is connected via a first resistance element R1 to the second terminal VSS and directly to a gate terminal GN of the n-channel structure NMOS. Likewise, the second sensor area NSEN or the collector of the transistor LNPN is electrically connected via a second resistance element R2 to the first terminal VDD and directly to a gate terminal GP of the p-channel structure PMOS.
Im Falle einer positiven Überspannung, also einer Spannung, die größer als das obere Versorgungspotential am Anschluss VDD ist, entsteht über dem Bipolartransistor LPNP ein Stromfluss über Kollektor und Emitter, der über dem Widerstandselement R1 einen Spannungsabfall erzeugt. Dieser Spannungsabfall bewirkt ein positives Spannungsverhältnis zwischen dem Gate-Anschluss GN und dem Source-Anschluss SN, sodass die n-Kanal-Struktur NMOS leitend wird. Somit wird die Anschlussfläche PAD gegenüber dem zweiten Anschluss VSS kurzgeschlossen, sodass die Überspannung an der Anschlussfläche PAD sich über einen Strom über die n-Kanal-Struktur NMOS entladen kann.In the case of a positive overvoltage, that is to say a voltage which is greater than the upper supply potential at the terminal VDD, a current flow via the collector and emitter is produced across the bipolar transistor LPNP which generates a voltage drop across the resistor element R1. This voltage drop causes a positive voltage ratio between the gate terminal GN and the source terminal SN, so that the n-channel structure NMOS becomes conductive. Thus, the pad PAD is shorted to the second terminal VSS, so that the overvoltage on the pad PAD can discharge via a current through the n-channel structure NMOS.
Dementsprechend ist bei der auftretenden positiven Überspannung ein geringer Strom über den lateralen Bipolartransistor LPNP entstanden sowie ein größerer Kurzschlussstrom über den Kanal der n-Kanal-Struktur NMOS, die für entsprechende Strombelastungen ausgelegt ist.Accordingly, when the positive overvoltage occurs, a small current has developed across the lateral bipolar transistor LPNP, as well as a larger short-circuit current across the channel of the n-channel structure NMOS, which is designed for corresponding current loads.
Im Falle einer negativen Überspannung, d. h. einer Spannung, die niedriger als das untere Versorgungspotential ist, an der Anschlussfläche PAD, resultieren entsprechende Vorgänge mit den jeweils komplementären Strukturen. Insbesondere wird über den zweiten Sensorbereich NSEN als Kollektor und den Drain-Bereich DN der n-Kanal-Struktur NMOS als Emitter der lateralen Bipolartransistorstruktur LNPN ein Stromfluss erzeugt, welcher von dem ersten Anschluss VDD über das zweite Widerstandselement R2 gespeist wird. Dementsprechend wird durch den Spannungsabfall über das zweite Widerstandselement R2 das Potential am Gate-Anschluss GP der p-Kanal-Struktur heruntergezogen, sodass der Kanal der p-Kanal-Struktur leitend wird. Folglich entsteht ein Kurzschlussstrom zwischen erstem Anschluss VDD und der Anschlussfläche PAD, welche vorzugsweise die negative Überspannung entlädt. Wiederum entsteht hierbei ein geringer Strom über die Bipolarstruktur LNPN sowie ein größerer Strom über die Feldeffekttransistorstruktur PMOS. Wegen der gerichteten und kontrollierten Stromflüsse gelangen keine Ladungsträger ins Substrat des Halbleiterkörpers, der dadurch gegen Beschädigung oder Zerstörung geschützt ist.In case of a negative overvoltage, i. H. a voltage which is lower than the lower supply potential, at the pad PAD, corresponding operations result with the respective complementary structures. In particular, a current flow which is fed by the first terminal VDD via the second resistance element R2 is generated via the second sensor region NSEN as collector and the drain region DN of the n-channel structure NMOS as emitter of the lateral bipolar transistor structure LNPN. Accordingly, by the voltage drop across the second resistance element R2, the potential at the gate terminal GP of the p-channel structure is pulled down, so that the channel of the p-channel structure becomes conductive. Consequently, a short-circuit current between the first terminal VDD and the pad PAD arises, which preferably discharges the negative overvoltage. Again, this results in a low current through the bipolar structure LNPN and a larger current through the field effect transistor PMOS. Because of the directed and controlled current flows, no charge carriers enter the substrate of the semiconductor body, which is thereby protected against damage or destruction.
Bei dem Blockschaltbild in
Über den Kanalbereich zwischen den Source-Bereich SP und den Drain-Bereich DP ist eine Gate-Elektrode GP angeordnet. Ferner befindet sich beabstandet zum Drain-Bereich DP ein weiterer p-dotierter Bereich PW3, der als Sensorbereich PSEN wirkt. Der Bereich PW1, die Wanne NW1 und der Bereich PW3 bilden eine laterale PNP-Bipolarstruktur LPNP, bei der der Drain-Bereich DP der p-Kanal-Struktur PMOS als Emitter wirkt. Der Sensorbereich PSEN ist dabei der Kollektor und die Wanne NW1 bildet die Basis der Bipolarstruktur LPNP.A gate electrode GP is arranged above the channel region between the source region SP and the drain region DP. Furthermore, a further p-doped region PW3, which acts as a sensor region PSEN, is located at a distance from the drain region DP. The region PW1, the well NW1 and the region PW3 form a lateral PNP bipolar structure LPNP, in which the drain region DP of the p-channel structure PMOS acts as an emitter. The sensor region PSEN is the collector and the well NW1 forms the base of the bipolar structure LPNP.
Für die n-Kanal-Feldeffekttransistorstruktur NMOS ist im Substrat PSUB eine weitere n-dotierte Wanne NW2 vorgesehen, in der ein stark n-dotierter Bereich DN als Drain-Bereich der n-Kanal-Struktur NMOS vorgesehen ist. Dieser Drain-Bereich DN ist elektrisch mit der Anschlussfläche PAD verbunden. Ferner ist innerhalb der n-dotierten Wanne NW2 eine p-dotierte Wanne PW2 vorgesehen, die als Bulk-Bereich der n-Kanal-Struktur NMOS dient und die an den zweiten Anschluss VSS elektrisch angeschlossen ist. In dieser p-dotierten Wanne PW2 ist ein weiterer stark n-dotierter Bereich SN eingebracht, der als Source-Bereich der n-Kanal-Struktur NMOS dient und ebenfalls mit dem zweiten Anschluss VSS elektrisch verbunden ist. über dem Kanal zwischen dem Drain-Bereich DN und dem Source-Bereich SN ist eine Gate-Elektrode GN vorgesehen, die elektrisch mit dem Sensorbereich PSEN verbunden ist. Beabstandet zur zweiten n-dotierten Wanne NW2 ist eine dritte n-dotierte Wanne NW3 im Substrat PSUB angeordnet, welche einen zweiten Sensorbereich NSEN bildet, der elektrisch mit dem Gate-Anschluss GP der p-Kanal-Struktur PMOS verbunden ist.For the n-channel field-effect transistor structure NMOS, a further n-doped well NW2 is provided in the substrate PSUB, in which a heavily n-doped region DN is provided as the drain region of the n-channel structure NMOS. This drain region DN is electrically connected to the pad PAD. Furthermore, a p-doped well PW2 is provided within the n-doped well NW2, which serves as a bulk region of the n-channel structure NMOS and which is electrically connected to the second terminal VSS. In this p-doped well PW2, another heavily n-doped region SN is introduced, which serves as a source region of the n-channel structure NMOS and is also electrically connected to the second terminal VSS. above the channel between the drain region DN and the source region SN, a gate electrode GN is provided, which is electrically connected to the sensor region PSEN. Spaced apart from the second n-doped well NW2, a third n-doped well NW3 is arranged in the substrate PSUB, which forms a second sensor region NSEN, which is electrically connected to the gate connection GP of the p-channel structure PMOS.
Die Wanne NW3, das Substrat PSUB und die Wanne NW2 bilden eine NPN-Bipolarstruktur LNPN mit dem Sensorbereich NSEN als Kollektor, dem Substrat PSUB als Basis und der zweiten Wanne NW2 als Emitter. The well NW3, the substrate PSUB and the well NW2 form an NPN bipolar structure LNPN with the sensor region NSEN as collector, the substrate PSUB as base and the second well NW2 as emitter.
Die übrige Beschaltung des Halbleiterkörpers bzw. der Anschlusszelle mit den Widerstandselementen R1, R2 entspricht der in
Da für die Bipolarstruktur LPNP die n-dotierte Wanne NW1 bzw. der Bulk-Bereich BP die Basis bilden, erfolgt kein Ladungsträgerabfluss ins Substrat PSUB. Ein unerwünschter Stromfluss im Substrat PSUB kann somit wirksam verhindert werden.Since the n-doped well NW1 and the bulk region BP form the basis for the bipolar structure LPNP, there is no charge carrier flow into the substrate PSUB. An undesirable current flow in the substrate PSUB can thus be effectively prevented.
In ähnlicher Weise erfolgt im Falle der negativen Überspannung der Ladungsträgerfluss in der n-Kanal-Struktur NMOS bzw. im lateralen Bipolartransistor LNPN. Ladungsträger aus dem Drain-Bereich DN bzw. der zweiten n-dotierten Wanne NW2 bewegen sich vornehmlich an der Oberfläche des Halbleiterkörpers PSUB zum zweiten Sensorbereich NSEN. Obwohl somit ein Ladungsträgerfluss an der Oberfläche im Substrat stattfindet, nimmt die Ladungsträgerverteilung im Überspannungsfall zu tieferen Regionen des Substrats PSUB hin ab. Anders ausgedrückt wird auch durch den zweiten Sensorbereich NSEN ein signifikanter Stromfluss im Substrat PSUB verhindert.Similarly, in the case of the negative overvoltage, the charge carrier flow takes place in the n-channel structure NMOS or in the lateral bipolar transistor LNPN. Charge carriers from the drain region DN or the second n-doped well NW2 move primarily on the surface of the semiconductor body PSUB to the second sensor region NSEN. Thus, although a charge carrier flux at the surface takes place in the substrate, the charge carrier distribution in the case of overvoltage decreases towards deeper regions of the substrate PSUB. In other words, a significant current flow in the substrate PSUB is also prevented by the second sensor region NSEN.
In einer alternative Ausführungsform kann der erste Sensorbereich PSEN auch im Substrat PSUB angeordnet sein, analog zu der Anordnung des zweiten Sensorbereich NSEN. Dabei ist der Sensorbereich PSEN als p-dotierte Wanne ausgeführt, bei der die p-Dotierung stärker als die des Substrats PSUB ist.In an alternative embodiment, the first sensor area PSEN can also be arranged in the substrate PSUB, analogous to the arrangement of the second sensor area NSEN. In this case, the sensor region PSEN is designed as a p-doped well, in which the p-doping is stronger than that of the substrate PSUB.
Eine hierzu alternative Ausführungsform des Halbleiterkörpers mit Anschlusszelle ist in
Mit der dargestellten umlaufenden Struktur der Sensorbereiche PSEN, NSEN können Ladungsträger, die von den Feldeffekttransistorstrukturen PMOS, NMOS ausgehen, verbessert abgegriffen bzw. abgefangen werden. Dadurch wird noch wirksamer verhindert, dass Ladungsträgerströme im Substrat PSUB entstehen.With the illustrated circumferential structure of the sensor regions PSEN, NSEN, charge carriers emanating from the field-effect transistor structures PMOS, NMOS can be tapped or removed in an improved manner. As a result, charge carrier currents in the substrate PSUB are prevented even more effectively.
Bei der in
Die Ableitstruktur PCL weist zwei Hälften eines vorzugsweise symmetrisch geteilten p-Kanal-Feldeffekttransistors auf, zwischen denen eine Diodenstruktur TRG angeordnet ist. Die Angabe ½PMOS in den dargestellten p-Kanal-Feldeffekttransistorstrukturen PMOS3, PMOS3 gibt an, dass im Vergleich zu einer herkömmlichen Ableitstruktur mit p-Kanal-Feldeffekttransistor die hier verwendeten Strukturen PMOS3, PMOS4 jeweils ungefähr halb so groß dimensioniert sind.The dissipation structure PCL has two halves of a preferably symmetrically divided p-channel field-effect transistor, between which a diode structure TRG is arranged. The indication ½PMOS in the illustrated p-channel field-effect transistor structures PMOS3, PMOS3 indicates that the structures PMOS3, PMOS4 used here are dimensioned approximately half as large in comparison to a conventional p-channel field-effect transistor leakage structure.
Die Diodenstruktur TRG weist in der n-dotierten Wanne NW63 einen stark p-dotierten Bereich auf, der einen PN-Übergang für die Diodenstruktur bildet.The diode structure TRG has a heavily p-doped region in the n-doped well NW63, which forms a PN junction for the diode structure.
Unterhalb der Querschnittsdarstellung ist in
Im Falle einer elektrostatischen Entladung kommt es zu einem Stromfluss über das Diodenelement TRG, welcher durch den Spannungsabfall über das Widerstandselement R3 die Transistorstrukturen PMOS3, PMOS4 aufsteuert, sodass diese als Ableitelemente für die elektrostatische Entladung wirken. Die Auslöseempfindlichkeit der Ableitstruktur PCL hängt von der Empfindlichkeit der Diodenstruktur TRG ab. Um zu verhindern, dass durch das Einwirken unerwünschter Ladungsträger, die nicht von einer elektrostatischen Entladung herrühren, die Ableitstruktur ausgelöst wird, sind bei dem vorliegenden Ausführungsbeispiel die n-dotierten Wannen NW61, NW62 um die Wanne NW63 der Diodenstruktur TRG angeordnet, sodass Ladungsträger, die möglicherweise von den Anschlusszellen IO1, IO2 bzw. deren Wannen NW64, NW65 ausgehen, von den Wannen NW61, NW62 abgefangen werden und nicht die Wanne NW63 erreichen.In the case of an electrostatic discharge, there is a flow of current through the diode element TRG, which aufsteuert the transistor structures PMOS3, PMOS4 by the voltage drop across the resistor element R3, so that they act as discharge elements for the electrostatic discharge. The tripping sensitivity of the dissipation structure PCL depends on the sensitivity of the diode structure TRG. In order to prevent the discharge structure from being triggered by the action of undesired charge carriers, which do not originate from an electrostatic discharge, the n-doped wells NW61, NW62 are arranged around the well NW63 of the diode structure TRG in the present exemplary embodiment, so that charge carriers, the may possibly originate from the connection cells IO1, IO2 or their wells NW64, NW65, be intercepted by the wells NW61, NW62 and do not reach the well NW63.
Somit wird bei der in den
Im Vergleich zu einer herkömmlichen Ableitstruktur, bei der der Trigger-Bereich bzw. Diodenbereich TRG direkt neben der Anschlusszelle platziert ist, können mit der vorgeschlagenen Ausführungsform deutlich verbesserte Sensitivitäten bzgl. unerwünschter Auslösung der Ableitelemente erreicht werden. Zudem wird durch die Aufteilung der üblicherweise als einteilig aufgebauten p-Kanal-Feldeffekttransistorstruktur in die zwei Strukturen PMOS3, PMOS4 kein zusätzlicher Platz bei der Integration auf dem Halbleiterkörper benötigt.Compared to a conventional dissipation structure, in which the trigger region or diode region TRG is placed directly next to the connection cell, significantly improved sensitivities with respect to undesired triggering of the diverting elements can be achieved with the proposed embodiment. In addition, the splitting of the p-channel field effect transistor structure, which is usually constructed in one piece into the two structures PMOS3, PMOS4, requires no additional space in the integration on the semiconductor body.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
-
- VDD, VSSVDD, VSS
- Anschlussconnection
- PMOS, PMOS1, PMOS2PMOS, PMOS1, PMOS2
- p-Kanal-Feldeffekttransistorstrukturp-channel field-effect transistor structure
- PMOS3, PMOS4PMOS3, PMOS4
- p-Kanal-Feldeffekttransistorstrukturp-channel field-effect transistor structure
- NMOS, NMOS1, NMOS2NMOS, NMOS1, NMOS2
- n-Kanal-Feldeffekttransistorstrukturn-channel field effect transistor structure
- PADPAD
- Anschlussflächeterminal area
- PSUBPSUB
- Substratsubstratum
- PSEN, NSENPSEN, NSEN
- Sensorbereichsensor range
- GP, GNGP, GN
- Gate-AnschlussGate terminal
- BP, BNBP, BN
- Bulk-BereichBulk sector
- SP, SNSP, SN
- Source-BereichSource region
- DP, DNDP, DN
- Drain-BereichDrain region
- R1, R2, R3R1, R2, R3
- Widerstandselementresistive element
- NW1, NW2, NW3NW1, NW2, NW3
- n-dotierte Wannen-doped tub
- NW61, NW62, NW63NW61, NW62, NW63
- n-dotierte Wannen-doped tub
- NW64, NW65NW64, NW65
- n-dotierte Wannen-doped tub
- PW1, PW2, PW3PW1, PW2, PW3
- p-dotierte Wannep-doped tub
- PCLPCL
- AbleitstrukturAbleitstruktur
- TRGTRG
- Diodenstrukturdiode structure
- IO1, IO2IO1, IO2
- Anschlusszelleconnection cell
- LPNP, LNPNLPNP, LNPN
- laterale Bipolarstrukturlateral bipolar structure
Claims (15)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009039247A DE102009039247B9 (en) | 2009-08-28 | 2009-08-28 | Semiconductor body with a connection cell |
| PCT/EP2010/062586 WO2011023806A1 (en) | 2009-08-28 | 2010-08-27 | Semiconductor body having a terminal cell |
| US13/407,575 US8525266B2 (en) | 2009-08-28 | 2012-02-28 | Semiconductor body having a terminal cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009039247A DE102009039247B9 (en) | 2009-08-28 | 2009-08-28 | Semiconductor body with a connection cell |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE102009039247A1 DE102009039247A1 (en) | 2011-04-21 |
| DE102009039247B4 DE102009039247B4 (en) | 2011-09-01 |
| DE102009039247B9 true DE102009039247B9 (en) | 2012-01-26 |
Family
ID=43016616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102009039247A Expired - Fee Related DE102009039247B9 (en) | 2009-08-28 | 2009-08-28 | Semiconductor body with a connection cell |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8525266B2 (en) |
| DE (1) | DE102009039247B9 (en) |
| WO (1) | WO2011023806A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6034268B2 (en) * | 2013-09-13 | 2016-11-30 | 株式会社東芝 | Semiconductor device |
| US9484339B2 (en) | 2014-11-26 | 2016-11-01 | Infineon Technologies Ag | Smart semiconductor switch |
| CN109979931B (en) * | 2017-12-28 | 2020-11-10 | 无锡华润上华科技有限公司 | Bidirectional electrostatic discharge protection device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020149059A1 (en) * | 2001-02-02 | 2002-10-17 | Ming-Dou Ker | ESD protection design with turn-on restraining method and structures |
| US20060028776A1 (en) * | 2004-08-09 | 2006-02-09 | Michael Stockinger | Electrostatic discharge protection for an integrated circuit |
| US20060223258A1 (en) * | 2000-05-15 | 2006-10-05 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US20070002508A1 (en) * | 2005-03-30 | 2007-01-04 | Pieter Vanysacker | Electrostatic discharge protection circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9323144D0 (en) * | 1993-11-10 | 1994-01-05 | Texas Indstruments Limited | Multi-slot i/os |
| US6060752A (en) * | 1997-12-31 | 2000-05-09 | Siliconix, Incorporated | Electrostatic discharge protection circuit |
| US6661631B1 (en) | 2000-09-09 | 2003-12-09 | Stmicroelectronics, Inc. | Automatic latchup recovery circuit for fingerprint sensor |
| EP1321984A3 (en) * | 2001-08-24 | 2004-01-14 | STMicroelectronics Limited | Semiconductor input/output circuit arrangement |
| TW563298B (en) | 2002-05-29 | 2003-11-21 | Ind Tech Res Inst | Latchup protection circuit for integrated circuits on chip |
| US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| US20050045952A1 (en) * | 2003-08-27 | 2005-03-03 | International Business Machines Corporation | Pfet-based esd protection strategy for improved external latch-up robustness |
| US7145204B2 (en) * | 2005-04-15 | 2006-12-05 | Texas Instruments Incorporated | Guardwall structures for ESD protection |
| US7348793B2 (en) | 2006-01-19 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for detection and prevention of bulk CMOS latchup |
| US7868414B2 (en) * | 2007-03-28 | 2011-01-11 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
| KR20140053154A (en) * | 2011-07-21 | 2014-05-07 | 마이크로칩 테크놀로지 인코포레이티드 | Multi-channel homogenous path for enhanced mutual triggering of electrostatic discharge fingers |
-
2009
- 2009-08-28 DE DE102009039247A patent/DE102009039247B9/en not_active Expired - Fee Related
-
2010
- 2010-08-27 WO PCT/EP2010/062586 patent/WO2011023806A1/en active Application Filing
-
2012
- 2012-02-28 US US13/407,575 patent/US8525266B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060223258A1 (en) * | 2000-05-15 | 2006-10-05 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
| US20020149059A1 (en) * | 2001-02-02 | 2002-10-17 | Ming-Dou Ker | ESD protection design with turn-on restraining method and structures |
| US20060028776A1 (en) * | 2004-08-09 | 2006-02-09 | Michael Stockinger | Electrostatic discharge protection for an integrated circuit |
| US20070002508A1 (en) * | 2005-03-30 | 2007-01-04 | Pieter Vanysacker | Electrostatic discharge protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011023806A1 (en) | 2011-03-03 |
| US8525266B2 (en) | 2013-09-03 |
| DE102009039247A1 (en) | 2011-04-21 |
| DE102009039247B4 (en) | 2011-09-01 |
| US20120211842A1 (en) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102009035953B4 (en) | Device for protection against electrostatic discharges | |
| EP1714321B1 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
| DE102011056317B4 (en) | Semiconductor ESD circuit and method | |
| DE19518550C2 (en) | Input protection circuit for a MOS device | |
| DE102007040875B4 (en) | Circuit arrangement for protection against electrostatic discharges and method for operating such | |
| DE102008036834B4 (en) | Diode-based ESE concept for demos protection | |
| DE102011054700B4 (en) | Semiconductor ESD device and method | |
| DE19518549C2 (en) | MOS transistor triggered protection circuit against electrostatic overvoltages of CMOS circuits | |
| DE69535142T2 (en) | ELECTROSTATIC DISCHARGE PROTECTION CIRCUITS USING POLARIZED AND CONNECTED PNP TRANSISTOR CHAINS | |
| DE102016106309A1 (en) | High-speed interface protection device | |
| DE102011018450B4 (en) | Semiconductor device with through-connected parasitic thyristor in a light attack and semiconductor device with alarm circuit for a light attack | |
| DE69631940T2 (en) | Semiconductor device | |
| DE102017112963B4 (en) | Circuits, devices and processes for protection against transient voltages | |
| DE102009045793B4 (en) | Clamping device for electrostatic discharge | |
| DE102004009981A1 (en) | ESD protection circuit with collector-current-controlled ignition for a monolithic integrated circuit | |
| DE102011004774B4 (en) | Integrated circuit with a radiation-sensitive thyristor structure, chip card with radiation-sensitive thyristor structure and method for protecting against an attack on a security circuit | |
| EP1679746A2 (en) | Device, arrangement and system for ESD protection | |
| DE102013207542B4 (en) | Apparatus for protecting the gate dielectric in a semiconductor device | |
| DE102010005715B4 (en) | Transistor arrangement as ESD protection measure | |
| DE112004002717B4 (en) | Buffer circuit and buffer circuit arrangement with electrostatic discharge protection | |
| DE10216015A1 (en) | Overvoltage protection circuit for CMOS circuits has potential divider and inverter circuits and switching element formed on same substrate as protected integrated CMOS circuit | |
| DE102009039247B9 (en) | Semiconductor body with a connection cell | |
| EP1082815B1 (en) | Smart power component | |
| DE10314601B4 (en) | Semiconductor circuit with a protection circuit against reverse polarity or overvoltage or undervoltage at the output | |
| DE102013203076B4 (en) | Device with detection of the latch-up effect and method for forming this device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R018 | Grant decision by examination section/examining division | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| R020 | Patent grant now final | ||
| R130 | Divisional application to |
Ref document number: 102009061167 Country of ref document: DE Effective date: 20110311 |
|
| R020 | Patent grant now final |
Effective date: 20111202 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |