DE102008045417A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008045417A1
DE102008045417A1 DE102008045417A DE102008045417A DE102008045417A1 DE 102008045417 A1 DE102008045417 A1 DE 102008045417A1 DE 102008045417 A DE102008045417 A DE 102008045417A DE 102008045417 A DE102008045417 A DE 102008045417A DE 102008045417 A1 DE102008045417 A1 DE 102008045417A1
Authority
DE
Germany
Prior art keywords
insulating layer
via hole
metal
metal structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008045417A
Other languages
English (en)
Inventor
Soo Hong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008045417A1 publication Critical patent/DE102008045417A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein nichtflüchtiges Speicherhalbleiterbauelement und ein Verfahren zu seiner Herstellung werden offenbart. Das Halbleiterbauelement umfasst eine PN-Übergang-Diode, die über einem Halbleitersubstrat ausgebildet ist. Isolierschichten können über der PN-Übergang-Diode ausgebildet und so strukturiert sein, dass sie Durchkontaktierungslöcher aufweisen. Ein resistiver Speicher mit wahlfreiem Zugriff, der eine erste Metallstruktur umfasst, kann sich in Kontakt mit einem ersten Gebiet der PN-Übergang-Diode befinden. Eine Oxidschichtstruktur kann über der ersten Metallstruktur und einer über der Oxidschichtstruktur ausgebildeten zweiten Metallstruktur ausgebildet sein. Die erste Metallstruktur, die Oxidschichtstruktur und die zweite Metallstruktur können in den Durchkontaktierungslöchern ausgebildet sein.

Description

  • Diese Patentanmeldung beansprucht die Priorität der (am 7. September 2007 eingereichten) koreanischen Patentanmeldung Nr. 10-2007-0090758 , die hiermit durch Bezugnahme vollständig aufgenommen wird.
  • HINTERGRUND
  • Ein als nichtflüchtiger Speicher verwendeter Flash-Speicher speichert Daten, indem er Elektronen speichert oder aus einem floatenden Polysilizium oder Siliziumnitrid entfernt, um eine Schwellenspannung Vth zu ändern. In der letzten Zeit haben ein Phasenwechselspeicher (PRAM), ein Magnetspeicher (MRAM) und dergleichen Daten durch Ändern eines Widerstands unter Verwendung von extern angelegter Hitze oder Magnetfeldern gespeichert. Obgleich Forschung hinsichtlich eines resistiven Speichers mit wahlfreiem Zugriff (ReRAM), der Spannung zum Ändern des Widerstands einer Oxidschicht verwendet, betrieben wurde, war die Entwicklung der Struktur des ReRAM unzureichend.
  • ZUSAMMENFASSUNG
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement und insbesondere auf ein nichtflüchtiges Speicherhalbleiterbauelement und ein Verfahren zu seiner Herstellung. Ausführungsformen beziehen sich auf einen resistiven Speicher mit wahlfreiem Zugriff (ReRAM), bei dem der Widerstand einer Oxidschicht entsprechend dem Anlegen einer Spannung geändert werden kann, das heißt ein zum selektiven Schalten einer Zelle fähiges nichtflüchtiges Speicherhalbleiterbauelement und ein Verfahren zu seiner Herstellung.
  • Ausführungsformen beziehen sich auf ein Halbleiterbauelement, das eine PN-Übergang-Diode umfasst, die über einem Halbleitersubstrat ausgebildet ist. Isolierschichten können über der PN-Übergang-Diode ausgebildet und so strukturiert sein, dass sie Durchkontaktierungslöcher aufweisen. Ein resistiver Speicher mit wahlfreiem Zugriff, der eine erste Metallstruktur umfasst, kann sich in Kontakt mit einem ersten Gebiet der PN-Übergang-Diode befinden. Eine Oxidschichtstruktur kann über der ersten Metallstruktur und einer über der Oxidschichtstruktur ausgebildeten zweiten Metallstruktur ausgebildet sein. Die erste Metallstruktur, die Oxidschichtstruktur und die zweite Metallstruktur können in den Durchkontaktierungslöchern ausgebildet sein.
  • Ausführungsformen beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, das umfasst:
    Ausbilden eines ersten Fremdstoffgebiets durch Implantieren von ersten Fremdstoffen in ein Halbleitersubstrat;
    Ausbilden eines zweiten Fremdstoffgebiets durch Implantieren von zweiten Fremdstoffen in das erste Fremdstoffgebiet;
    Ausbilden einer ersten Isolierschicht über dem Halbleitersubstrat und Ausbilden eines ersten Durchkontaktierungslochs in der ersten Isolierschicht, um einen Bereich des zweiten Fremdstoffgebiets freizulegen;
    Ausbilden einer ersten Metallstruktur im ersten Durchkontaktierungsloch durch Abscheiden einer Metallschicht über der ersten Isolierschicht und durch Polieren der Metallschicht;
    Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und Ausbilden eines zweiten Durchkontaktierungslochs in der zweiten Isolierschicht, um die erste Metallstruktur freizulegen;
    Ausbilden einer Oxidschichtstruktur im zweiten Durchkontaktierungsloch durch Abscheiden einer Oxidschicht über der zweiten Isolierschicht und durch Polieren der Oxidschicht;
    Ausbilden einer dritten Isolierschicht über der zweiten Isolierschicht und Ausbilden eines dritten Durchkontaktierungslochs in der dritten Isolierschicht, um die Oxidschichtstruktur freizulegen; und
    Ausbilden einer zweiten Metallstruktur im dritten Durchkontaktierungsloch durch Abscheiden einer Metallschicht über der dritten Isolierschicht und durch Polieren der Metallschicht.
  • Bei dem Halbleiterbauelement, das den resistiven Speicher mit wahlfreiem Zugriff gemäß Ausführungsformen aufweist, ist es einfach, die Zellen zu schalten, ohne eine benachbarte Zelle zu beeinflussen. Des Weiteren ist es möglich, einen hochleistungsfähigen nichtflüchtigen Speicherbaustein konstant und stabil herzustellen.
  • ZEICHNUNGEN
  • 1 stellt eine Draufsicht dar, die einen Bereich eines Halbleiterbauelements gemäß Ausführungsformen zeigt.
  • 2 stellt eine Querschnittsansicht entlang einer Linie I-I' von 1 dar.
  • Die 3 bis 14 stellen Querschnittsansichten dar, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen zeigen.
  • 15A ist ein Diagramm, das die Spannung-Strom-Kennlinien eines resistiven Speichers mit wahlfreiem Zugriff zeigt.
  • 15B ist ein Diagramm, das die Spannung-Strom-Kennlinien eines resistiven Speichers mit wahlfreiem Zugriff gemäß Ausführungsformen zeigt.
  • BESCHREIBUNG
  • 1 stellt eine Draufsicht dar, die einen Bereich eines Halbleiterbauelements gemäß Ausführungsformen zeigt. 2 stellt eine Querschnittsansicht entlang einer Linie I-I' von 1 dar. Die 1 und 2 stellen Zellen dar, die auf einem Halbleitersubstrat 100 ausgebildet sind. Ein erstes Fremdstoffgebiet 101 kann durch Implantieren von ersten Fremdstoffen in das Halbleitersubstrat 100 ausgebildet sein. Ein zweites Fremdstoffgebiet 103 kann durch Implantieren von zweiten Fremdstoffen in das erste Fremdstoffgebiet 101 ausgebildet sein. Das erste Fremdstoffgebiet 101 und das zweite Fremdstoffgebiet 103 können eine PN-Übergang-Diode bilden. Ein resistiver Speicher mit wahlfreiem Zugriff kann eine erste Metallstruktur 107, eine Oxidschichtstruktur 115 und eine zweite Metallstruktur 119 umfassen, die über dem zweiten Fremdstoffgebiet 103 ausgebildet sind.
  • Die erste Metallstruktur 107 kann in einem ersten Durchkontaktierungsloch 105a einer über dem Halbleitersubstrat 100 ausgebildeten ersten Isolierschicht 105 ausgebildet sein. Die Oxidschichtstruktur 115 kann in einem zweiten Durchkontaktierungsloch 113a einer über der ersten Isolierschicht 105 ausgebildeten zweiten Isolierschicht 113 ausgebildet sein. Die zweite Metallstruktur 119 kann in einem dritten Durchkontaktierungsloch 117a einer über der zweiten Isolierschicht 113 ausgebildeten dritten Isolierschicht 117 ausgebildet sein.
  • Eine dritte Metallstruktur 109 kann über dem ersten Fremdstoffgebiet 101 ausgebildet sein. Die dritte Metallstruktur 109 kann in einem vierten Durchkontaktierungsloch 105b ausgebildet sein, das in der ersten Isolierschicht 105 ausgebildet ist. Eine in Kontakt mit der dritten Metallstruktur 109 befindliche erste Metallleitung 111 kann zwischen der ersten Isolierschicht 105 und der zweiten Isolierschicht 113 ausgebildet sein. Eine in Kontakt mit der zweiten Metallstruktur 119 befindliche zweite Metallleitung 120 kann über der dritten Isolierschicht 117 ausgebildet sein.
  • Das Halbleitersubstrat 100 kann beispielsweise ein Siliziumsubstrat, ein Silizium-auf-Isolator-(SOI)-Substrat, ein Gallium-Arsen-Substrat, ein Silizium-Germanium-Substrat, ein Keramiksubstrat, ein Quarzsubstrat und ein Glassubstrat zur Darstellung umfassen. Die ersten Fremdstoffe können beispielsweise p-Typ-Fremdstoffe sein und die zweiten Fremdstoffe können n-Typ-Fremdstoffe sein. Alternativ können die ersten Fremdstoffe n-Typ-Fremdstoffe sein und die zweiten Fremdstoffe können p-Typ-Fremdstoffe sein. Jede der ersten bis dritten Isolierschicht 105, 113 und 117 kann mindestens eine von einer Oxidschicht und einer Nitridschicht umfassen. Die erste Metallstruktur 107, die Oxidschichtstruktur 115 und die zweite Metallstruktur 119 können die selbe Querschnittsgröße oder verschiedene Querschnittsgrößen haben.
  • Die Zellen des Halbleiterbauelements können durch Verbinden der PN-Übergang-Diode mit dem resistiven Speicher mit wahlfreiem Zugriff selektiv geschaltet werden. Die Spannung-Strom-Kennlinien des resistiven Speichers mit wahlfreiem Zugriff weisen einen AN-Zustand ("0") und einen AUS-Zustand ("1") auf, auch wenn die Spannung positiv (+) ist. Der ReRAM hat auch einen AN-Zustand und einen AUS-Zustand, wenn die Spannung negativ (–) ist, wodurch er einen großen Bereich der Lesespannung Vread bereitstellt. Demgemäß ist es nicht einfach, die Zellen voneinander zu isolieren, und daher schwierig, nur eine gewünschte Zelle zu schalten. Doch ist es in Ausführungsformen, wenn die PN-Übergang-Diode mit dem resistiven Speicher mit wahlfreiem Zugriff verbunden ist, einfach, die Zellen zu steuern, weil der resistive Speicher mit wahlfreiem Zugriff nur dann einen AN-Zustand und einen AUS-Zustand hat, wenn die Spannung positiv ist.
  • Der resistive Speicher mit wahlfreiem Zugriff kann als nichtflüchtiger Speicher verwendet werden, weil eine bestimmte Spannung, die an eine dünne Schicht angelegt wird, den Widerstand der dünnen Schicht schnell ändert. Der resistive Speicher mit wahlfreiem Zugriff erfährt keine Verschlechterung aufgrund von unbegrenztem Aufzeichnen und Wiedergeben. Der resistive Speicher mit wahlfreiem Zugriff kann bei einer relativ hohen Temperatur betrieben werden und ist nichtflüchtig, um eine hervorragende Datensicherheit zu bieten.
  • Des Weiteren kann der resistive Speicher mit wahlfreiem Zugriff mit einer relativ hohen Geschwindigkeit von ungefähr 10~20 ns geschaltet werden. Da er eine Einzelschichtstruktur hat, können hohe Integration und hohe Geschwindigkeit erreicht werden. Da er grundsätzlich als einschichtige Struktur hergestellt wird, kann der Energieverbrauch durch Verwendung eines verwandten CMOS-Prozesses und einer Integrationsprozesstechnik minimiert werden.
  • Die 3 bis 14 stellen Querschnittsansichten dar, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen zeigen. Wie in 3 dargestellt, kann eine erste Fotolackstruktur 151 über dem Halbleitersubstrat 100 ausgebildet werden. Dann können unter Verwendung der ersten Fotolackstruktur 151 als Maske Ionen in das Halbleitersubstrat 100 implantiert werden, um das erste Fremdstoffgebiet 101 auszubilden. Das erste Fremdstoffgebiet 101 kann durch Implantieren von n-Typ- oder p-Typ-Fremdstoffen ausgebildet werden.
  • Wie in 4 dargestellt, kann dann, nachdem die erste Fotolackstruktur 151 entfernt wurde, eine zweite Fotolackstruktur 152 über dem Halbleitersubstrat 100, welches das erste Fremdstoffgebiet 101 aufweist, ausgebildet werden. Dann können unter Verwendung der zweiten Fotolackstruktur 152 als Maske Ionen in das Halbleitersubstrat 100 implantiert werden, um das zweite Fremdstoffgebiet 103 auszubilden. Das zweite Fremdstoffgebiet 103 kann im ersten Fremdstoffgebiet 101 ausgebildet werden. Das zweite Fremdstoffgebiet 103 kann durch Implantieren von Fremdstoffen ausgebildet werden, die den in das erste Fremdstoffgebiet 101 implantierten Fremdstoffen entgegengesetzt sind. Das zweite Fremdstoffgebiet 103 kann durch Implantieren von p-Typ-Fremdstoffen oder n-Typ-Fremdstoffen ausgebildet werden.
  • Wie in 5 dargestellt, kann, nachdem die zweite Fotolackstruktur 152 entfernt wurde, die erste Isolierschicht 105, die das erste Durchkontaktierungsloch 105a und das vierte Durchkontaktierungsloch 105b aufweist, auf dem Halbleitersubstrat 100 ausgebildet werden, welches das erste Fremdstoffgebiet 101 und das zweite Fremdstoffgebiet 103 aufweist. Die erste Isolierschicht 105 kann mindestens eine von einer Oxidschicht und einer Nitridschicht umfassen. Das erste Durchkontaktierungsloch 105a kann einen Bereich des zweiten Fremdstoffgebiets 103 freilegen. Das vierte Durchkontaktierungs loch 105b kann einen Bereich des ersten Fremdstoffgebiets 101 freilegen.
  • Wie in 6 dargestellt, kann eine Metallschicht über der ersten Isolierschicht 105, die das erste Durchkontaktierungsloch 105a und das vierte Durchkontaktierungsloch 105b aufweist, ausgebildet werden. Die Metallschicht kann poliert werden, um die obere Oberfläche der ersten Isolierschicht 105 freizulegen, wodurch die erste Metallstruktur 107 und die dritte Metallstruktur 109 ausgebildet werden, die das erste Durchkontaktierungsloch 105a beziehungsweise das vierte Durchkontaktierungsloch 105b füllen.
  • Die erste Metallstruktur 107 kann aus einem aus einer Gruppe, die aus Ni, Zr, Pt, Au, Al, Cu und Ti oder einer Legierung hiervon besteht, ausgewählten Metall ausgebildet werden. Die Metallschicht kann mit einem Verfahren zur Laserimpuls-Abscheidung (PLD), einem Verfahren zur physikalischen Gasphasenabscheidung (PVD), einem Verfahren zur chemischen Gasphasenabscheidung (CVD) oder einem Verfahren, das sowohl PVD als auch CVD verwendet, ausgebildet werden. Die Metallschicht kann mit einem Verfahren zum chemisch-mechanischen Polieren (CMP) poliert werden.
  • Wie in 7 dargestellt, kann eine Metallschicht 111a zum Ausbilden einer Leitung über der ersten Isolierschicht 105 ausgebildet werden. Dann kann, wie in 8 dargestellt, die Metallschicht 111a strukturiert werden, um die mit der dritten Metallstruktur 109 in Kontakt befindliche und in einer Richtung ausgebildete erste Metallleitung 111 auszubilden.
  • Danach kann, wie in 9 dargestellt, die zweite Isolierschicht 113 über der ersten Isolierschicht 105 und der ersten Metallleitung 111 ausgebildet werden. Die zweite Isolierschicht 113 kann mindestens eine von einer Oxidschicht und einer Nitridschicht umfassen. Die obere Oberfläche der zweiten Isolierschicht 113 kann wegen der Dicke der ersten Metallleitung 111 uneben sein. Dementsprechend kann, wie in 10 dargestellt, die obere Oberfläche der zweiten Isolierschicht 113 zum Planarisieren poliert werden.
  • Wie in 11 dargestellt, kann die planarisierte zweite Isolierschicht 113 selektiv geätzt werden, wodurch das zweite Durchkontaktierungsloch 113a in der zweiten Isolierschicht 113 ausgebildet wird, um die erste Metallstruktur 107 freizulegen. Wie in 12 dargestellt, kann eine Oxidschicht über der zweiten Isolierschicht 113, die das dritte Durchkontaktierungsloch 113a aufweist, ausgebildet werden. Dann kann die Oxidschicht poliert werden, um die obere Oberfläche der zweiten Isolierschicht 113 freizulegen, wodurch die Oxidschichtstruktur 115 im zweiten Durchkontaktierungsloch 113a ausgebildet wird. Die Oxidschicht kann durch Oxidieren einer Metallschicht nach dem Ausbilden der Metallschicht ausgebildet werden.
  • Dann kann, wie in 13 dargestellt, die dritte Isolierschicht 117 über der zweiten Isolierschicht 113, welche die Oxidschichtstruktur 115 aufweist, ausgebildet werden. Die dritte Isolierschicht 117 kann ein drittes Durchkontaktierungsloch 117a zum Freilegen der Oxidschichtstruktur 115 aufweisen. Eine Metallschicht kann über der dritten Isolierschicht 117, die das dritte Durchkontaktierungsloch 117a aufweist, ausgebildet werden. Die Metallschicht kann poliert werden, um die dritte Isolierschicht 117 freizulegen, wodurch die in das dritte Durchkontaktierungsloch 117a gefüllte zweite Metallstruktur 119 ausgebildet wird.
  • Die zweite Metallstruktur 119 kann aus einem aus einer Gruppe, die aus Ni, Zr, Pt, Au, Al, Cu und Ti oder einer Legierung hiervon besteht, ausgewählten Metall ausgebildet werden. Die Metallschicht kann mit einem Verfahren zur Laserimpuls-Abscheidung (PLD), einem Verfahren zur physikalischen Gasphasenabscheidung (PVD), einem Verfahren zur chemischen Gasphasenabscheidung (CVD) oder einem Verfahren, das sowohl PVD als auch CVD verwendet, ausgebildet werden. Die Metallschicht kann mit einem Verfahren zum chemisch-mechanischen Polieren (CMP) poliert werden.
  • Wie in 14 dargestellt, kann eine Metallschicht zum Ausbilden einer Leitung über der dritten Isolierschicht 117, welche die zweite Metallstruktur 119 aufweist, ausgebildet werden. Die Metallschicht kann strukturiert werden, wodurch eine in Kontakt mit der zweiten Metallstruktur 119 befindliche zweite Metallleitung 120 ausgebildet wird. Die zweite Metallleitung 120 kann in einer die erste Metallleitung 111 kreuzenden Richtung ausgebildet werden.
  • 15A ist ein Diagramm, das die Spannung-Strom-Kennlinien eines resistiven Speichers mit wahlfreiem Zugriff zeigt. 15B ist ein Diagramm, das die Spannung-Strom-Kennlinien des resistiven Speichers mit wahlfreiem Zugriff gemäß Ausführungsformen zeigt. 15A ist ein Vergleichsdiagramm, das erhalten wurde, indem die Strommenge in einem resistiven Speicher mit wahlfreiem Zugriff, der eine erste Metallstruktur, eine Oxidschichtstruktur und eine zweite Metallstruktur umfasst, während des Änderns des Widerstands der Oxidschichtstruktur durch Anlagen von Spannung an die erste Metallstruktur und die zweite Metallstruktur gemessen wurde.
  • 15B ist ein Vergleichsdiagramm, das erhalten wurde, indem die Strommenge während des Änderns des Widerstands der Oxidschichtstruktur 115 durch Verbinden der PN-Übergang-Diode 101 und 103 mit dem resistiven Speicher mit wahlfreiem Zugriff, der die erste Metallstruktur 107, die Oxidschichtstruktur 115 und die zweite Metallstruktur 119 umfasst, und durch Anlegen von Spannung zwischen dem resistiven Speicher mit wahlfreiem Zugriff, 107, 115 und 119 und der PN-Übergang-Diode 101 und 103 gemessen wurde.
  • Wie im Vergleichsdiagramm in 15A dargestellt, kann der resistive Speicher mit wahlfreiem Zugriff entsprechend der Widerstandsänderung einen AN-Zustand und einen AUS-Zustand haben. Der Widerstand kann entsprechend der Änderung der externen Spannung umkehrbar geändert werden, auch wenn die Spannung positiv oder negativ ist.
  • Die Spannung-Strom-Kennlinien des resistiven Speichers mit wahlfreiem Zugriff weisen einen AN-Zustand ("0") und einen AUS-Zustand ("1") auf, auch wenn die Spannung positiv (+) ist. Der ReRAM hat auch einen AN-Zustand und einen AUS-Zustand, wenn die Spannung negativ (–) ist, wodurch er einen großen Bereich der Lesespannung Vread bereitstellt. Demgemäß ist es nicht einfach, die Zellen voneinander zu isolieren, und daher schwierig, nur eine gewünschte Zelle zu schalten.
  • Wie im Diagramm in 15B dargestellt, ist es jedoch gemäß Ausführungsformen, wenn die PN-Übergang-Diode 101 und 103 mit dem resistiven Speicher mit wahlfreiem Zugriff 107, 115 und 119 verbunden ist, einfach, die Zellen zu steuern, weil der resistive Speicher mit wahlfreiem Zugriff nur dann einen AN-Zustand und einen AUS-Zustand hat, wenn die Spannung positiv ist.
  • Für den Fachmann wird es naheliegend und offenkundig sein, dass mannigfaltige Abwandlungen und Änderungen an den offenbarten Ausführungsformen vorgenommen werden können. Daher versteht es sich, dass die offenbarten Ausführungsformen die naheliegenden und offenkundigen Abwandlungen und Änderungen abdecken, sofern sie unter den Umfang der angefügten Ansprüche und ihrer Äquivalente fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2007-0090758 [0001]

Claims (19)

  1. Vorrichtung, umfassend: eine PN-Übergang-Diode, die über einem Halbleitersubstrat ausgebildet ist; Isolierschichten, die über der PN-Übergang-Diode ausgebildet und so strukturiert sind, dass sie Durchkontaktierungslöcher aufweisen; und einen resistiven Speicher mit wahlfreiem Zugriff, der eine mit einem ersten Gebiet der PN-Übergang-Diode in Kontakt befindliche erste Metallstruktur, eine über der ersten Metallstruktur ausgebildete Oxidschichtstruktur und eine über der Oxidschichtstruktur ausgebildete zweite Metallstruktur umfasst, wobei die erste Metallstruktur, die Oxidschichtstruktur und die zweite Metallstruktur in den Durchkontaktierungslöchern ausgebildet sind.
  2. Vorrichtung nach Anspruch 1, bei welcher der resistive Speicher mit wahlfreiem Zugriff umfasst: eine erste Metallleitung, die mit einem zweiten Gebiet der PN-Übergang-Diode verbunden ist; und eine zweite Metallleitung, die mit der zweiten Metallstruktur verbunden ist.
  3. Vorrichtung nach einem der Ansprüche 1 bis 2, bei der die PN-Übergang-Diode umfasst: ein erstes Fremdstoffgebiet, das durch Implantieren von ersten Fremdstoffen in das Halbleitersubstrat ausgebildet ist; und ein zweites Fremdstoffgebiet, das durch Implantieren von zweiten Fremdstoffen in einen Bereich des ersten Fremdstoffgebiets ausgebildet ist.
  4. Vorrichtung nach Anspruch 3, bei der die ersten Fremdstoffe n-Typ-Fremdstoffe sind und die zweiten Fremdstoffe p-Typ-Fremdstoffe sind.
  5. Vorrichtung nach einem der Ansprüche 1 bis 4, bei der sich die erste Metallstruktur in Kontakt mit dem zweiten Fremdstoffgebiet befindet und die erste Metallleitung mit dem ersten Fremdstoffgebiet verbunden ist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei dem die Isolierschichten umfassen: eine erste Isolierschicht, die ein erstes Durchkontaktierungsloch und die im ersten Durchkontaktierungsloch ausgebildete erste Metallstruktur aufweist; eine zweite Isolierschicht, die über der ersten Isolierschicht ausgebildet ist und ein zweites Durchkontaktierungsloch und die im zweiten Durchkontaktierungsloch ausgebildete Oxidschichtstruktur aufweist; und eine dritte Isolierschicht, die über der zweiten Isolierschicht ausgebildet ist und ein drittes Durchkontaktierungsloch und die im dritten Durchkontaktierungsloch ausgebildete zweite Metallstruktur aufweist.
  7. Vorrichtung nach Anspruch 5, bei der die Isolierschichten umfassen: eine erste Isolierschicht, die ein erstes Durchkontaktierungsloch, ein viertes Durchkontaktierungsloch, die im ersten Durchkontaktierungsloch ausgebildete erste Metallstruktur und die im vierten Durchkontaktierungsloch ausgebildete dritte Metallstruktur aufweist; eine zweite Isolierschicht, die über der ersten Isolierschicht ausgebildet ist und ein zweites Durchkontaktierungs loch und die im zweiten Durchkontaktierungsloch ausgebildete Oxidschichtstruktur aufweist; und eine dritte Isolierschicht, die über der zweiten Isolierschicht ausgebildet ist und ein drittes Durchkontaktierungsloch und die im dritten Durchkontaktierungsloch ausgebildete zweite Metallstruktur aufweist.
  8. Vorrichtung nach Anspruch 7, bei der das erste Durchkontaktierungsloch, das zweite Durchkontaktierungsloch und das dritte Durchkontaktierungsloch auf einer senkrechten Linie angeordnet sind.
  9. Vorrichtung nach Anspruch 7, bei der sich die erste Metallstruktur in Kontakt mit dem zweiten Fremdstoffgebiet befindet und sich die dritte Metallstruktur in Kontakt mit dem ersten Fremdstoffgebiet befindet.
  10. Vorrichtung nach einem der Ansprüche 1 bis 9, bei der die erste Metallstruktur mindestens eines von Ni, Zr, Pt, Au, Al, Cu und Ti umfasst.
  11. Vorrichtung nach einem der Ansprüche 1 bis 10, bei der die zweite Metallstruktur mindestens eines von Ni, Zr, Pt, Au, Al, Cu und Ti umfasst.
  12. Verfahren, umfassend: Ausbilden eines ersten Fremdstoffgebiets durch Implantieren von ersten Fremdstoffen in ein Halbleitersubstrat; Ausbilden eines zweiten Fremdstoffgebiets durch Implantieren von zweiten Fremdstoffen in das erste Fremdstoffgebiet; Ausbilden einer ersten Isolierschicht über dem Halbleitersubstrat und Ausbilden eines ersten Durchkontaktierungslochs in der ersten Isolierschicht, um einen Bereich des zweiten Fremdstoffgebiets freizulegen; Ausbilden einer ersten Metallstruktur im ersten Durchkontaktierungsloch durch Abscheiden einer Metallschicht über der ersten Isolierschicht und durch Polieren der Metallschicht; Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und Ausbilden eines zweiten Durchkontaktierungslochs in der zweiten Isolierschicht, um die erste Metallstruktur freizulegen; Ausbilden einer Oxidschichtstruktur im zweiten Durchkontaktierungsloch durch Abscheiden einer Oxidschicht über der zweiten Isolierschicht und durch Polieren der Oxidschicht; Ausbilden einer dritten Isolierschicht über der zweiten Isolierschicht und Ausbilden eines dritten Durchkontaktierungslochs in der dritten Isolierschicht, um die Oxidschichtstruktur freizulegen; und Ausbilden einer zweiten Metallstruktur im dritten Durchkontaktierungsloch durch Abscheiden einer Metallschicht über der dritten Isolierschicht und durch Polieren der Metallschicht.
  13. Verfahren nach Anspruch 12, umfassend das Ausbilden eines vierten Durchkontaktierungslochs in der ersten Isolierschicht, um einen Bereich des ersten Fremdstoffgebiets freizulegen, und das Ausbilden einer dritten Metallstruktur im vierten Durchkontaktierungsloch.
  14. Verfahren nach Anspruch 13, umfassend das Ausbilden einer ersten Metallleitung, die mit der dritten Metallstruktur verbunden ist, über der ersten Isolierschicht.
  15. Verfahren nach einem der Ansprüche 12 bis 14, umfassend das Ausbilden einer zweiten Metallleitung, die mit der zwei ten Metallstruktur verbunden ist, über der dritten Isolierschicht.
  16. Verfahren nach einem der Ansprüche 12 bis 15, bei dem die ersten Fremdstoffe p-Typ-Fremdstoffe sind und die zweiten Fremdstoffe n-Typ-Fremdstoffe sind.
  17. Verfahren nach einem der Ansprüche 12 bis 16, umfassend des Planarisieren der zweiten Isolierschicht nach dem Ausbilden der zweiten Isolierschicht.
  18. Verfahren nach einem der Ansprüche 12 bis 17, bei dem die erste Metallstruktur mindestens eines von Ni, Zr, Pt, Au, Al, Cu und Ti umfasst.
  19. Verfahren nach einem der Ansprüche 12 bis 18, bei dem die zweite Metallstruktur mindestens eines von Ni, Zr, Pt, Au, Al, Cu und Ti umfasst.
DE102008045417A 2007-09-07 2008-09-02 Halbleiterbauelement und Verfahren zu seiner Herstellung Ceased DE102008045417A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0090758 2007-09-07
KR1020070090758A KR100909537B1 (ko) 2007-09-07 2007-09-07 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102008045417A1 true DE102008045417A1 (de) 2009-04-30

Family

ID=40430856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008045417A Ceased DE102008045417A1 (de) 2007-09-07 2008-09-02 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US7670897B2 (de)
JP (1) JP2009065159A (de)
KR (1) KR100909537B1 (de)
CN (1) CN101383373B (de)
DE (1) DE102008045417A1 (de)
TW (1) TWI373829B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842897B (zh) 2007-10-30 2011-11-02 松下电器产业株式会社 非易失性半导体存储装置和其制造方法
KR101661306B1 (ko) 2010-02-23 2016-09-30 삼성전자 주식회사 반도체 소자 및 그 제조방법
TWI480881B (zh) * 2010-08-20 2015-04-11 Chien Shine Chung 單次性可編程記憶體、電子系統、及提供單次性可編程記憶體之方法
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090758A (ko) 2006-03-03 2007-09-06 치아 후아 리아오 연속 공기 충진이 가능한 공기 충진 에어백 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608744B1 (en) * 1999-11-02 2003-08-19 Oki Electric Industry Co., Ltd. SOI CMOS input protection circuit with open-drain configuration
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
JP4509467B2 (ja) * 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
TW200421988A (en) 2003-04-21 2004-11-01 Nissin Food Products Ltd Instant noodles and method for producing instant noodle dishes
WO2006028117A1 (ja) * 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100621774B1 (ko) 2005-04-08 2006-09-15 삼성전자주식회사 반도체 메모리 장치에서의 레이아웃구조 및 그에 따른레이아웃 방법
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070090758A (ko) 2006-03-03 2007-09-06 치아 후아 리아오 연속 공기 충진이 가능한 공기 충진 에어백 및 그 제조방법

Also Published As

Publication number Publication date
CN101383373A (zh) 2009-03-11
TWI373829B (en) 2012-10-01
US20090065759A1 (en) 2009-03-12
JP2009065159A (ja) 2009-03-26
US7670897B2 (en) 2010-03-02
CN101383373B (zh) 2012-07-18
TW200913172A (en) 2009-03-16
KR20090025705A (ko) 2009-03-11
KR100909537B1 (ko) 2009-07-27

Similar Documents

Publication Publication Date Title
DE102012104427B4 (de) Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben
DE602005001924T2 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbauelements aus elektrischem Widerstandsmaterial
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE102009006402B4 (de) Resistiv arbeitende Speicherzelle, resistiv arbeitende Speichervorrichtung und Verfahren zur Herstellung derselben
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE112018000142B4 (de) Verfahren zur Integration eines abgegrenzten Phasenwechselspeichers mit bei einem Schwellenwert schaltendem Material
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE10297191B4 (de) Phasenwechselmaterial-Speicherbauteil und Verfahren zur Herstellung
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
DE102016114156A1 (de) Speichervorrichtung und Verfahren zum Herstellen derselben
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE112012003382T5 (de) Mikroelektronische Einheit
EP1543569A2 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102008033353A1 (de) Integrierte Schaltung, die ein unter Druck eingefülltes, seine Resistivität änderndes Material aufweist
DE102008018741A1 (de) Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst
DE1954939B2 (de) Speicheranordnung mit einer elektrischen Speichermatrix ·
DE102007017252A1 (de) Phasenwechselspeicher
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102021108598A1 (de) Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE102008045417A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection