DE102008045036A1 - Verringern kritischer Abmessungen und Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen - Google Patents

Verringern kritischer Abmessungen und Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen Download PDF

Info

Publication number
DE102008045036A1
DE102008045036A1 DE102008045036A DE102008045036A DE102008045036A1 DE 102008045036 A1 DE102008045036 A1 DE 102008045036A1 DE 102008045036 A DE102008045036 A DE 102008045036A DE 102008045036 A DE102008045036 A DE 102008045036A DE 102008045036 A1 DE102008045036 A1 DE 102008045036A1
Authority
DE
Germany
Prior art keywords
openings
layer
dielectric material
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008045036A
Other languages
English (en)
Other versions
DE102008045036B4 (de
Inventor
Kai Frohberg
Sven Mueller
Tino Hertzsch
Volker Jaschke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008045036A priority Critical patent/DE102008045036B4/de
Priority to US12/506,678 priority patent/US20100055902A1/en
Publication of DE102008045036A1 publication Critical patent/DE102008045036A1/de
Application granted granted Critical
Publication of DE102008045036B4 publication Critical patent/DE102008045036B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Kontaktelemente auf der Grundlage einer Maskenschicht gebildet, die Öffnungen aufweist, deren Breite durch Ätzen oder Abscheiden reduziert wird, wodurch die Prozesstoleranzbereiche für eine gegebene Lithographietechnik erweitert werden. Folglich können Ausbeuteverluste, die durch Kurzschlüsse in Kontaktebene modernster Halbleiterbauelemente hervorgerufen werden, verringert werden.

Description

  • Gebiet der vorliegenden Offenbarung
  • Die vorliegende Offenbarung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von leitenden Verbindungen zwischen einzelnen Ebenen einer Kontaktstruktur und einer oder mehrerer Metallisierungsschichten.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung sind eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren und dergleichen in oder auf einem geeigneten Substrat hergestellt, wobei dies für gewöhnlich in einer im Wesentlichen ebenen Konfiguration erfolgt. Auf Grund der großen Anzahl an Schaltungselementen und dem erforderlichen komplexen Schaltungsaufbau in modernen integrierten Schaltungen werden im Allgemeinen die elektrischen Verbindungen der einzelnen Schaltungselemente nicht innerhalb der gleichen Ebene eingerichtet, in der die Schaltungselemente hergestellt sind, sondern derartige elektrische Verbindungen werden in einer oder mehreren zusätzlichen „Verdrahtungsschichten” hergestellt, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten Metallleitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten auch eine Vielzahl von Zwischenebenenverbindungen, die Kontaktdurchführungen bezeichnet werden, wobei die Metallleitungen und die Kontaktdurchführungen auch gemeinsam als Verbindungsstruktur bezeichnet werden. In dieser Anmeldung, falls dies nicht anderweitig angegeben ist, wird ein Kontakt, der mit einem Schaltungselement oder einem Teil davon, beispielsweise eine Gateelektrode oder ein Draingebiet oder ein Sourcegebiet eines Transistors, verbunden ist, ebenfalls als eine Zwischenebenenverbindung betrachtet.
  • Auf Grund der zunehmenden Reduzierung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine vorgegebene Chipfläche an, d. h. die Packungsdichte nimmt zu. Die erhöhte Packungsdichte erfordert im Allgemeinen eine noch größere Zunahme der Anzahl der elektrischen Verbindungen, um die gewünschte Schaltungsfunktion zu erhalten. Daher steigt die Anzahl der gestapelten Metallisierungsschichten an, wenn die Anzahl an Schaltungselementen pro Chipfläche größer wird. Die Herstellung einer Vielzahl von Metallisierungsschichten beinhaltet jedoch entsprechende Herausforderungen, die es zu lösen gilt. Daher gehen die Halbleiterhersteller dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten ermöglicht, um somit auch eine Verringerung der Abmessungen der Verbindungsstrukturen zulässt. Beispielsweise sind Kupfer und Legierungen davon Metalle, die als aussichtsreiche Kandidaten zum Ersetzen von Aluminium betrachtet werden auf Grund der guten Eigenschaften im Hinblick auf eine höhere Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf einen deutlich geringeren elektrischen Widerstand im Vergleich zu Aluminium.
  • Obwohl gut leitende Metalle in dem Metallisierungssystem modernster Halbleiterbauelemente eingesetzt werden, müssen dennoch die lateralen Abmessungen der Verbindungsstrukturen den kleineren Strukturgrößen in der Halbleiterebene des Bauelements angepasst werden, wodurch aufwendige Strukturierungstechniken für entsprechende Metallleitungen und die Zwischenebenenverbindungen erforderlich sind, die den Kontakt zwischen den einzelnen Metallisierungsebene und zwischen der Bauteilebene und dem Metallisierungssystems herstellen. Daher müssen kritische Lithographieschritte ausgeführt werden, um geeignete Lackmasken bereitzustellen, auf deren Grundlage entsprechende Öffnungen in dem dielektrischen Material zu bilden sind, die dann nachfolgend mit einem geeigneten leitenden Material gefüllt werden. Eine sehr kritische Fertigungssequenz repräsentiert die Herstellung von Kontaktelementen, d. h. von Zwischenebenenkontakten, die eine Verbindung zu Kontaktbereichen von Schaltungselementen herstellen, die in der Bauteilebene des Halbleiterbauelements vorgesehen sind, da während dieses Strukturierungsschrittes das dielektrische Zwischenzwischenmaterial bis hinab zu unterschiedlichen Höhenpegeln geätzt werden muss, wobei auch eine präzise Justierung der Kontaktelemente erforderlich ist, um in geeigneter Weise in Verbindung zu den Kontaktbereichen, etwa zu Gateelektroden, Source- und Draingebieten und dergleichen der kleinen Transistorelemente herzustellen. Insbesondere in Bauteilbereichen mit einer hohen Packungsdichte an Schaltungselementen ist typischerweise ein noch höhere Dichte an Kontaktelementen erforderlich, da für gewöhnlich jedes Schaltungselement zwei oder mehr elektrische Verbindungen zu anderen Schaltungselementen erfordert. Somit müssen zusätzlich zu der anspruchsvollen Oberflächentopographie und den unterschiedlichen Höhenniveaus, zu denen die entsprechenden Kontaktelemente sich erstrecken müssen, die entsprechenden Lackmasken auf der Grundlage kritischer Abmessungen für die entsprechende Bauteilebene hergestellt werden, wobei jedoch entsprechende Prozessschwankungen zu Kontaktausfällen führen können. Beispielsweise kann ein gewisses Maß an Schwankung zu einer gewisser Fehljustierung eines entsprechenden Kontaktelements führen, das somit mit benachbarten Schaltungselementen, etwa Gateelektroden in Kontakt kommen kann, wodurch ein Leckstromweg oder sogar ein Kurzschluss hergestellt wird, was zu einer geringeren Zuverlässigkeit oder zu einem vollständigen Ausfall des Halbleiterbauelements führen kann. Andererseits kann ein gewisses Maß an Fehljustierung oder einer Schwankung der kritischen Abmessungen dicht beieinander liegender Kontaktelemente ebenfalls zu erhöhten Leckströmen und/oder Kurzschlüssen führen, was zu größeren Ausbeuteverlusten beiträgt.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren zur Herstellung von Zwischenebenenkontakten in einem dielektrischen Material, das über der Bauteilebene von Halbleiterbauelementen vorgesehen ist, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen stellt die vorliegende Offenbarung Techniken zur Offenbarung von Zwischenebenenverbindungen bereit, d. h. von Kontaktelementen oder Kontaktdurchführungen, wobei eine effektive Breite von Maskenöffnungen zum Strukturieren des betrachteten dielektrischen Materials ohne Einschränkung durch die Gegebenheiten des entsprechenden Lithographieprozesses eingestellt werden können. Dazu werden in einigen anschaulichen Aspekten eines Ätzprozesses in geeigneter Weise eingestellt, so dass Maskenöffnungen mit reduzierter Breite erhalten werden, die auf Grundlage einer Lackmaske hergestellt werden, die durch Lithographie strukturiert wird, wodurch die Prozesstoleranzbereiche im Hinblick auf das Einstellen kritischer Abmessungen von Zwischenebenenverbindungen deutlich vergrößert werden. In anderen Fällen wird die endgültige effektive Breite von Maskenöffnungen auf der Grundlage eines Abscheideprozesses eingestellt, wodurch ebenfalls für eine erhöhte Flexibilität und Unabhängigkeit von den Fähigkeiten eines entsprechenden kritischen Lithogaphieprozesses gesorgt wird. Somit können Zwischenebenenverbindungen mit geringeren lateralen Abmessungen hergestellt wird, wodurch auch die Wahrscheinlichkeit des Erzeugens von Leckstrompfaden und Kurzschlüssen während kritischer Strukturierungsprozesse verringert werden, die über der Bauteilebene des Halbleiterbauelements auszuführen sind.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Maskenschicht eines dielektrischen Zwischenschichtmaterials, das über einer Bauteilebene eines Halbleiterbauelements ausgebildet ist, auf der Grundlage einer Ätzmaske, die mehrere erste Öffnungen aufweist. Das Verfahren umfasst ferner das Bilden mehrerer zweiter Öffnungen in der Maskenschicht auf der Grundlage der mehreren ersten Öffnungen, wobei die zweiten Öffnungen eine Breite zumindest an deren Unterseiten besitzen, die kleiner ist als eine maximale Breite der ersten Öffnungen. Des weiteren werden Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial auf der Grundlage der zweiten Öffnungen hergestellt, und die Kontaktöffnungen werden dann mit einem leitenden Material gefüllt, um Zwischenebenenverbindungen herzustellen.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Öffnung in einer ersten dielektrischen Materialschicht, die über einer Bauteilebene eines Halbleiterbauelements gebildet ist, wobei die Öffnung einer erste Breite an deren Oberseite aufweist und eine zweite Breite an der Unterseite davon besitzt, wobei die zweite Breite kleiner ist als die erste Breite. Das Verfahren umfasst ferner das Bilden einer Kontaktöffnung in einem zweiten dielektrischen Material auf der Grundlage der Öffnung und das Füllen der Kontaktöffnung mit einem leitenden Material.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Öffnung in einer ersten dielektrischen Materialschicht, die über eine Bauteilebene eines Halbleiterbauelements gebildet ist. Des weiteren wird eine Breite der ersten Öffnung reduziert und anschließend wird eine Kontaktöffnung in einem zweiten dielektrischen Material auf der Grundlage der Öffnung mit der reduzierten Breite hergestellt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn dies mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Kontaktelementen zeigen, die eine Verbindung mit Schaltungselementen herstellen, die in einer Bauteilebene eines Halbleiterbauelements auf der Grundlage geeigneter Maskenöffnungen herstellt werden, die eine geringere laterale Breite gemäß anschaulicher Ausführungsformen aufweisen;
  • 1e schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß einer weiteren anschaulichen Ausführungsform zeigt, in der die Maskenschicht mit dem sich verjüngenden Seitenwänden ein Teil des dielektrischen Zwischenschichtmaterials ist;
  • 1f bis 1h schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen eine anfängliche Breite von Maskenöffnungen auf der Grundlage eines Abscheideprozesses reduziert wird, um damit eine geringere laterale Breite für Kontaktöffnungen zu schaffen;
  • 1i schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, in der eine Maskenschicht mit Öffnungen mit geringerer Breite verwendet wird, um Kontaktdurchführungen oder Gräben in einem Metallisierungssystem des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zu bilden.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die hierin offenbarte Lehre Techniken zur Herstellung von Zwischenebenenverbindungen auf der Grundlage eines Maskenmaterials, in der Öffnungen mit reduzierten lateralen Abmessungen im Vergleich zu entsprechenden Öffnungen ausgebildet sind, die durch eine lithographisch definierte Ätzmaske vorgesehen werden. Somit können für ein vorgegebenes Auflösungsvermögen einer Lithographietechnik die entsprechenden Prozesstoleranzgrenzen während der Herstellung kritischer Zwischenebenenverbindungen deutlich erhöht werden, indem die endgültige effektive Breite der entsprechenden Maskenöffnungen durch eine Prozesstechnik eingestellt wird, die unabhängig von dem Lithographieschritt ist. Zu diesem Zweck wird eine dielektrische Maskenschicht auf einem oberen Bereich eines dielektrischen Zwischenschichtbereichs mit geeigneten Materialeigenschaften so vorgesehen, dass diese als ein Maskenmaterial während des nachfolgenden Strukturierens des verbleibenden dielektrischen Zwischenschichtmaterials dient. Beispielsweise wird in einigen hierin offenbarten anschaulichen Ausführungsformen das Strukturieren des Maskenmaterials auf der Grundlage einer Lackmaske ausgeführt, wobei jedoch im Gegensatz zu konventionellen Lösungen Prozessparameter des Ätzprozesses so eingestellt werden, dass eine geringere Breite der resultierenden Öffnungen in dem Maskenmaterial erreicht wird, zumindest an der Unterseite davon, so dass die entsprechende reduzierte Breite dann die Herstellung von Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial mit geringeren kritischen Abmessungen ermöglicht. Die Einstellung von Ätzparametern ermöglicht damit einen effizienten Gesamtprozessablauf, da lediglich die zusätzliche Abscheidung des Maskenmaterials in die Abscheidesequenz zur Herstellung des dielektrischen Zwischenschichtmaterials eingeführt werden muss, während der Ätzprozess im Zusammenhang mit dem gesamten Strukturierungsprozess für das dielektrische Zwischenschichtmaterial effizient ausgeführt wird. In einigen Fallen wird das Maskenmaterial als ein Teil des dielektrischen Zwischenschichtmaterials betrachtet, wenn entsprechende Materialeigenschaften mit der weiteren Bearbeitung des Bauelements und auch mit den gesamten Bauteilerfordernissen kompatibel sind. In diesem Falle kann ein spezieller Prozess zum Entfernen des Maskenmaterials nach dem Bilden der Kontaktöffnungen weggelassen werden.
  • In anderen anschaulichen Ausführungsformen wird die endgültige effektive Breite der Maskenöffnungen auf der Grundlage eines Abscheideprozesses eingestellt, die, nach dem Bereitstellen der anfänglichen Maskenöffnungen auf der Grundlage der Lackmaske, kann durch konformes Abscheiden eines geeigneten Materials verringert werden, das nachfolgend in Form von Seitenwandabstandshaltern strukturiert wird, die für die gewünschten kritischen Abmessungen der Kontaktöffnungen sorgen.
  • Es sollte beachtet werden, dass die hierin offenbarten Prinzipien vorteilhaft auf Halbleiterbauelement mit Schaltungselementen in der Bauteilebene angewendet werden können, die kritische Abmessungen von ungefähr 50 nm oder weniger besitzen, da in diesem Falle auch die entsprechenden Lithographieprozesse, die in der Kontaktebene und dem Metallisierungssystem auszuführen sind, äußerst aufwendige Materialien und Lithographietechniken erfordern, wobei dennoch erhöhte Ausbeuteverluste gemäß konventioneller Strategien auftreten. Die hierin offenbarten Techniken können jedoch auch auf weniger kritische Anwendungen angewendet werden, wodurch die Bedingungen im Hinblick auf die Lithographieprozesse vereinfacht werden, so dass die Verwendung von weniger komplexen Lithographieanlagen möglich ist. Somit können geringere Herstellungskosten für einen gegebenen Technologiestandard erreicht werden, wobei gleichzeitig die Möglichkeit zur Verbesserung der gesamten Zuverlässigkeit und der Ausbeute gegeben ist.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierte beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf und darüber eine Halbleiterschicht 102 zu bilden. Beispielsweise repräsentiert das Substrat 101 ein Halbleitermaterial, etwa Silizium und dergleichen, oder ein isolierendes Material, wobei dies von den gesamten Bauteilerfordernissen abhängt. Die Halbleiterschicht 102 ist typischerweise eine siliziumbasierte Schicht, d. h. eine Schicht mit einem deutlichen Anteil an Silizium, möglicherweise in Verbindung mit anderen Komponenten, etwa Germanium und dergleichen. Es sollte jedoch beachtet werden, dass die Halbleiterschicht 102 auch aus anderen geeigneten Materialien aufgebaut sein kann, die die Herstellung einer Bauteilebene 110 ermöglichen, die als eine Ebene des Halbleiterbauelements 100 zu verstehen ist, in der halbleiterbasierte Schaltungselemente 111 ausgebildet sind. In dem in 1a gezeigten Beispiel repräsentieren die mehreren Schaltungselemente 111 Transistorelemente, die Komponente mit kritischen Abmessungen aufweisen, wie sie durch die entsprechenden Entwurfsregeln festgelegt sind. Beispielsweise werden im Falle von Feldeffekttransistoren entsprechende Gateelektrodenstruktur 113 vorgesehen, in denen eine kritische laterale Abmessung, die eine Gatelänge der Transistoren 111 festlegt, im Bereich von ungefähr 50 nm oder weniger liegt. Des weiteren umfassen die Schaltungselemente 111 entsprechende Kontaktbereiche 112, die Drain- und Sourcegebiete der Transistoren 111 repräsentieren können, wobei auch, wie zuvor erläutert ist, die Gateelektrodenstrukturen 113 geeignete Kontaktbereiche (nicht gezeigt) aufweisen, für die ebenfalls in einer späteren Fertigungsphase Kontaktelemente zu bilden sind. Ferner ist eine Kontaktebene 120 durch ein oder mehrere dielektrische Materialien, etwa eine Ätzstoppschicht 122 in Verbindung mit einem dielektrischen Zwischenschichtmaterial 121 vorgesehen. Folglich werden Material auf Siliziumdioxidbasis für das dielektrische Zwischenschichtmaterial 121 in Verbindung mit einem Material auf Siliziumnitridbasis für das Ätzstoppmaterial 122 vorgesehen werden. Es sollte beachtet werden, dass auch andere Materialzusammensetzungen verwendet werden können, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Beispielsweise wird die Ätzstoppschicht 122 mit hohen inneren Verspannungspegeln vorgesehen, um damit das Leistungsverhalten entsprechender Transistorelemente 111 bei Bedarf zu verbessern. Zu diesem Zweck wird ein Siliziumnitridmaterial, ein stickstoffenthaltendes Siliziumkarbidmaterial und dergleichen über Transistorelementen vorgesehen, die eine hohe kompressive Verspannung erfordern, die wiederum eine entsprechende Verformungskomponente in Kanalgebieten der jeweiligen Transistoren hervorruft, die somit darin die Ladungsträgerbeweglichkeit erhöht. In anderen Fällen wird das Ätzstoppmaterial 122 mit einer hohen Zugverspannungskomponente vorgesehen, wodurch die Elektronenbeweglichkeit erhöht wird und damit für ein besseres Leistungsverhalten von n-Kanaltransistoren sorgt. Somit können unterschiedliche Materialzusammensetzungen für das Ätzstoppmaterial 122 über den entsprechenden Transistorelementen bei Bedarf vorgesehen werden. Des weiteren ist in der gezeigten Fertigungsphase eine Maskenschicht 130 auf dem dielektrischen Zwischenschichtmaterial 121 mit geeigneten Materialeigenschaften ausgebildet, um als eine Ätzmaske während der Strukturierung der Kontaktebene 120 zu dienen. In einer anschaulichen Ausführungsform umfasst die Maskenschicht 130 eine erste dielektrische Schicht 132, die in Form eines Siliziumnitridmaterials oder eines anderen Materials, das eine hohe Ätzselektivität in Bezug auf das dielektrische Zwischenschichtmaterial 121 besitzt, vorgesehen ist. Des weiteren ist eine zweite dielektrische Materialschicht 131 auf der Materialschicht 132 ausgebildet und dient als eine Lackschutzschicht, die den Einbau unerwünschter Sorten in ein Lackmaterial unterdrückt, das auf der Maskenschicht 130 in einer späteren Phase hergestellt wird. Bekanntlich weisen Lackmaterialien für kurze Belichtungswellenlängen von beispielsweise weniger als 300 nm eine erhöhte Empfindlichkeit im Hinblick auf das photochemische Verhalten auf, wenn gewisse Sorten, etwa Stickstoff, eingebaut werden. D. h., Stickstoff führt zu einem modifizierten photochemischen Verhalten, was somit zu nicht entfernten Bereichen des Lackmaterials führen kann, wodurch zu einer geringeren Genauigkeit des Lithogaphieprozesses beigetragen wird. Folglich können durch Vorsehen der dielektrischen Schicht 131 derartige Effekte, wie „Lackvergiftung” verringert werden, indem das Material 131 als eine im Wesentlichen stickstofffreie Materialszusammensetzung vorgesehen wird, die auch in effizienter Weise eine Stickstoffdiffusion in das Lackmaterial unterdrückt. Z. B. Kann Siliziumdioxid effizient als das Material 131 verwendet werden. In anderen Fällen wird die Oberfläche der Materialschicht 132 in geeigneter Weise so behandelt, dass diese die gewünschte Lackschutzwirkung besitzt, was auf der Grundlage einer oxidierenden Plasmaumgebung bewerkstelligt werden kann, wenn das Material 132 in Form eines Siliziumnitridmaterials vorgesehen ist. In diesem Falle wird eine dünne siliziumdioxidartige Materialschicht erzeugt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden.
  • Nach dem Bilden der Schaltungselemente 111 in der Bauteilebene 110 auf der Grundlage entsprechender Fertigungstechniken, die mit den betrachteten Technologiestandard und den jeweiligen Entwurfsregeln übereinstimmen, werden die dielektrischen Materialien für die Kontaktebene 120 abgeschieden. Zu diesem Zweck sind gut etablierte plasmaunterstützte CVD-Techniken verfügbar, um Materialien auf Siliziumnitridbasis oder auf Siliziumkarbidbasis mit einem geeigneten Anteil an Stickstoff und dergleichen herzustellen. Wie zuvor erläutert ist, können, wenn hohe innere Verspannungspegel im Hinblick auf die Verbesserung des Transistorverhaltens der Elemente 111 erforderlich sind, entsprechende Abscheideparameter in geeigneter Weise auf der Grundlage gut etablierter Prozessrezepte eingestellt werden. Es sollte ferner beachtet werden, dass die Ätzstoppschicht 122 mit unterschiedlichen Verspannungspegeln in unterschiedlichen Bauteilgebieten vorgesehen werden kann, indem entsprechende Strukturierungsschemata angewendet werden, in denen Bereiche der Schicht 122 entfernt und durch ein Material ersetzt werden, das die gewünschten Eigenschaften im Hinblick auf die Materialzusammensetzung, den Verspannungspegel und dergleichen aufweist. Danach wird das dielektrische Zwischenschichtmaterial 121 abgeschieden, beispielsweise durch plasmaunterstützte CVD und/oder subatmosphärische CVD und dergleichen. Bei Bedarf kann sich ein Einebnungsschritt anschließen, um damit die gesamte Oberflächentopographie vor dem Bilden der Maskenschicht 130 zu verbessern. Zu diesem Zweck kann CMP (chemisch-mechanisches Polieren) und dergleichen eingesetzt werden. Als nächstes wird die Materialschicht 132 abgeschieden, beispielsweise durch plasmaunterstützte CVD, woran sich die Abscheidung des Materials 131 anschließt, oder mittels Oberflächenbehandlung, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen, wie sie nachfolgend beschrieben sind, die Maskenschicht 130 ein Teil der Kontaktebene 120 bleiben kann, so dass eine entsprechende Dicke der Materialien 121 und 130 so angepasst wird, dass dies mit den gesamten Entwurfsregeln verträglich ist.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Lackmaske 103 oder eine andere Ätzmaske über der Maskenschicht 130 gebildet und umfasst Öffnungen 103a, die auf der Grundlage eines Lithographieprozesses definiert sind, der einen kritischen Prozessschritt repräsentiert, wie dies auch zuvor beschrieben ist. Somit besitzen die Öffnungen 103a eine laterale Abmessung, die konventioneller Weise der lateralen Abmessung der entsprechenden Ätzmaske entspricht, die zum Strukturieren der Kontaktebene 120 zu verwenden ist. Gemäß den hierin offenbarten Prinzipien wird die Schicht 103 zum Strukturieren der Maskenschicht 130 verwendet, um damit eine effektive laterale Breite weiter zu reduzieren, die anfänglich durch die Öffnungen 103a definiert ist, um damit Kontaktöffnungen in der Kontaktebene 120 mit einer reduzierten Breite im Vergleich zur Breite der Öffnungen 103a zu erhalten. Somit können für den Lithographieprozess zur Herstellung der Ätzmaske 103 gut etablierte Lithographietechniken eingesetzt werden. Wie zuvor erläutert ist, kann durch Vorsehen der Lackschutzschicht 131 eine unerwünschte Lackvergiftung während des Aufbringens und Strukturierens des Lackmaterials zur Herstellung der Maske 103 unterdrückt werden. Auf der Grundlage der Maske 103 wird ein Ätzprozess 104 ausgeführt, in welchem die Prozessparameter in geeigneter Weise so eingestellt sind, dass eine geringere laterale Ätzrate mit zunehmender Ätztiefe erhalten wird. Bekanntlich können anisotrope Ätzrezepte auf der Grundlage plasmaunterstützter Ätzumgebungen eingerichtet werden, in denen die Richtungstreue der reaktiven Ionen für ein gewisses Maß an Richtungstreue des Materialabtrags sorgt, während andererseits der Einbau geeigneter Polymersorten zusätzlich ein effizientes Verhalten des Ätzprozesses ermöglicht. Beispielsweise werden entsprechende Polymermaterialien typischerweise eingebaut, die sich vorzugsweise an freiliegenden Oberflächenbereichen ansammeln, die einen geringer ausgeprägten Ionenbeschuss erfahren, etwa an im Wesentlichen vertikalen Seitenwandbereichen einer Öffnung, wodurch eine laterale Ätzrate der durch Polymer bedeckten Seitenwandbereiche deutlich verringert wird, so dass die Ätzfront im Wesentlichen vertikal fortschreitet. Andererseits kann durch geeignetes Einstellen der Menge an Polymermaterial, durch Einstellen des Prozessdruckes, dem Grad an Ionenbeschuss, eine geneigte Seitenwandfläche mit zunehmender Ätztiefe erzeugt werden. D. h., durch Variieren dieser Prozessparameter kann nahezu eine beliebige gewünschte Form der Seitenwandbereiche erzeugt werden, beispielsweise eine zunehmende laterale Breite an der Unterseite bis zu einer reduzierten lateralen Breite an der Unterseite oder es können auch nahezu vertikale Seitenwände erzeugt werden, die geeignet erscheint. In dem vorliegenden Falle wird eine reduzierte Breite im Vergleich zur Breite der Öffnungen 103a ausgewählt, um damit eine Maskenöffnung mit geringerer lateraler Abmessung in der Schicht 130 zu schaffen. Es sollte beachtet werden, dass entsprechende gut etablierte Prozessrezepte, beispielsweise für Siliziumnitrid, eingesetzt werden können und spezielle Parametereinstellungen effizient durch Testmessungen und dergleichen bestimmt werden kennen.
  • 1c zeigt schematisch das Halbleiterbauelement 100 nach dem zuvor beschriebenen Ätzprozess 104 und nach dem Entfernen der Ätzmaske 103. Somit sind Öffnungen 130a in der Maskenschicht 130 gebildet, wobei eine Breite 130t an der Oberseite der Öffnungen 103a größer ist als eine entsprechende Breite 130b an der Unterseite. Dies kann durch sich verjüngende Seitenwände 130s der Öffnungen 130a erreicht werden. Folglich besitzt zumindest ein Teil der Öffnung 130 eine effektive Breite die kleiner ist im Vergleich zu einer Breite der Öffnungen 103a (siehe 1b), wodurch eine Ätzmaske mit geringeren kritischen Abmessungen zur Herstellung entsprechender Kontaktöffnungen 120a in der Kontaktebene 120 bereitgestellt wird, wie dies durch die gestrichelten Linien angezeigt ist. Die Kontaktöffnungen 120a können auf der Grundlage eines beliebigen geeigneten Ätzrepets hergestellt werden, beispielsweise unter Anwendung standardmäßiger konventioneller Ätztechniken, wobei die Maskenschicht 130 oder zumindest die Schicht 132 als ein effizientes Maskenmaterial dienen. Folglich können die Öffnungen 120a mit geringeren Abmessungen hergestellt werden, wodurch auch die Wahrscheinlichkeit verringert wird, entsprechende Ausfälle auf Grund von Leckströmen, Kurzschlüssen und dergleichen zu erzeugen, wie dies auch zuvor erläutert ist. Nach dem Ätzprozess wird die Maskenschicht 130 entfernt, was in einigen anschaulichen Ausführungsformen während eines Ätzschrittes zum Ätzen der Ätzstoppschicht 122 bewerkstelligt wird, wenn die Schicht 132 und die Schicht 122 aus einem Material aufgebaut sind, das im Wesentlichen die gleichen Ätzeigenschaften besitzt. Anschließend werden Kontaktöffnungen 120a mit einem geeigneten leitenden Material, etwa Wolfram, Kupfer, Aluminium und dergleichen abhängig von den gesamten Bauteilerfordernissen gefüllt. Ein entsprechender Füllprozess kann auf der Grundlage gut etablierter Techniken ausgeführt werden, die das Abscheiden eines geeigneten Barrierenmaterials beinhalten, etwa Titannitrid, Tantal, Tantalnitrid, und dergleichen, wobei dies von dem in die Öffnungen 120a einzufüllenden leitenden Material abhängt. Danach wird überschüssiges Material entfernt, beispielsweise durch CMP, wodurch ebenfalls die gesamte Oberflächentopographie eingeebnet wird.
  • 1d zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz. Wie gezeigt, sind Kontaktelemente 123, die mit einem geeigneten leitenden Material gefüllt sind, in der Kontaktebene 120 hergestellt und erstrecken sich bis zu den Kontaktbereichen 112. Da die Kontaktelemente 123 für eine vorgegebene Lithographietechnik kleiner laterale Abmessungen im Vergleich zu konventionellen Halbleiterbauelementen besitzen, können Kontaktausfälle, die durch Kurzschlüsse von Leckstromwege hervorgerufen werden, reduziert werden, wie dies auch zuvor erläutert ist.
  • 1e zeigt schematisch das Halbleiterbauelement 100 gemäß einer weiteren anschaulichen Ausführungsform, in der die Maskenschicht 130 ein Teil der Kontaktebene 120 ist. D. h., die Höhe des dielektrischen Zwischenschichtmaterials 121 ist in geeigneter Weise so festgelegt, dass dieses in Verbindung mit der Schicht 131 als ein Zwischenschichtmaterialstapel gemäß den gesamten Entwurfserfordernissen dient. Somit wird nach dem Bilden der Maskenschicht 130 auf dem dielektrischen Zwischenschichtmaterial 121 eine Lackmaske gebildet, etwa die Maske 103 (siehe 1b) und es wird ein Ätzprozess ausgeführt, etwa der Prozess 104 (siehe 1b), um die Öffnungen 130a mit der gewünschten geringeren lateralen Abmessung zu bilden, wie dies zuvor erläutert ist. Danach werden die Ätzchemie und die Prozessparameter geeignet geändert, um durch das dielektrische Zwischenschichtmaterial 121 zu ätzen, um somit die Öffnungen 120a mit geringeren Abmessungen zu erhalten. Anschließend wird die Ätzstoppschicht 122 geöffnet und die Lackmaske wird entfernt. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes leitendes Material abgeschieden wird, wie dies auch zuvor dargelegt ist. Somit wird in dieser Ausführungsform ein zusätzlicher Ätzschritt zum Entfernen der Maskenschicht weggelassen, wodurch die gesamte Prozesseffizienz verbessert wird. Es sollte beachtet werden, dass bei Bedarf die Schicht 131 mit geeigneten Oberflächeneigenschaften vorgesehen wird, um damit ein höheres Maß an Kompatibilität mit konventionellen Techniken zu erreichen, da die Schicht 131 für ähnliche Materialeigenschaften wie in dem dielektrischen Zwischenschichtmaterial 121 sorgen kann.
  • 1f zeigt schematisch das Halbleiterbauelement 100 gemäß noch weiterer anschaulicher Ausführungsformen, in denen die Maskenschicht 130 so strukturiert wird, dass diese Öffnungen 130a aufweiset, die im Wesentlichen den Öffnungen 130a (siehe 1b) einer entsprechenden Lackmaske entsprechen. Zu diesem Zweck wird ein beliebiges gut etabliertes anisotropes Ätzrezept eingesetzt, um das Material der Schicht 131 selektiv zu dem dielektrischen Zwischenschichtmaterial 121 zu ätzen, das als ein Ätzstoppmaterial dient.
  • 1g zeigt schematisch das Halbleiterbauelement 100 während eines Abscheideprozesses 105, der so gestaltet ist, dass ein dielektrisches Material 133, beispielsweise Siliziumnitrid und dergleichen konform abgeschieden wird, das somit auch an Seitenwänden 130s der Öffnung 130a gebildet wird, wodurch die effektive Breite der Öffnungen 130a verringert wird. Der Abscheideprozess 105 kann auf der Grundlage gut etablierter Rezepte ausgeführt werden, beispielsweise in Form von plasmaunterstützter CVD, die auf Basis moderat geringer Temperaturen durchführbar ist, die wiederum mit der Fertigungsphase des Bauelements 100 verträglich sind. Somit kann durch geeignetes Auswählen einer Dicke 133t mit entsprechenden Ätzparametern eines nachfolgenden Ätzprozesses die effektive Breite der Öffnungen 130a eingestellt werden.
  • 1h zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Abstandshalterelemente 133s an Seitenwänden 130s ausgebildet, was durch Ausführen eines anisotropen Ätzprozesses bewerkstelligt wird, um das Material der Schicht 133 von horizontalen Bauteilbereichen zu entfernen. Zu diesem Zweck können weniger gut etablierte plasmaunterstützte Ätzrezepte eingesetzt werden. Beispielsweise sind eine Vielzahl selektiver Ätzrezepte zum Ätzen von Siliziumnitrid selektiv zu Siliziumdioxid verfügbar, die zum Herstellen der Abstandshalterelemente 133s angewendet werden können. Somit kann während des entsprechenden Ätzprozesses 131 als ein Ätzstoppmaterial dienen, wodurch ein Materialabtrag der Schicht 132 im Wesentlichen vermieden wird. Somit definieren die Abstandshalter 133s die effektive Breite 130w der Maskenschicht 130, wobei dies unabhängig von dem vorhergehenden Lithographieprozess ist. Somit kann durch geeignetes Einstellen der Breite der Abstandshalterelemente 133s eine gewünschte geringere kritische Abmessung der entsprechenden Kontaktöffnungen erreicht werden. Danach wird die weitere Bearbeitung fortgesetzt, wie dies auch zuvor beschrieben ist, d. h. die Kontaktebene 120 wird auf der Grundlage der Maskenschicht 130 strukturiert und anschließend wird die Maskenschicht 130 abgetragen, beispielsweise wenn die Ätzstoppschicht 122 geöffnet wird, wie dies zuvor erläutert ist.
  • 1i zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen die Maskenschicht 130 mit den Öffnungen 120a mit geringerer Breite zum Strukturieren von Kontaktöffnungen in einer Metallisierungsebene des Halbleiterbauelements 100 angewendet wird. Wie gezeigt, weist das Bauelement 100 zusätzlich zu der Kontaktebene, die zuvor erläutert ist, eine oder mehrere Metallisierungsschichten 140, 150 auf, wovon zumindest eine auf der Grundlage von Zwischenebenenverbindungen angeschlossen wird, die auf der Grundlage der Maskenschicht 130 hergestellt werden. In der gezeigten Ausführungsform enthält die Metallisierungsschicht 140 ein geeignetes dielektrisches Material 141, in welchem Metallgebiete 143, beispielsweise in Form von Metallleitungen und dergleichen, eingebettet sind. Es sollte beachtet werden, dass in anspruchsvollen Anwendungen die Metallgebiet 143 Kupfer in Verbindung mit leitenden Barrierenmaterialien aufweisen, wie dies auch zuvor beschrieben ist. In ähnlicher Weise kann das dielektrische Material 141 ein dielektrisches Material mit kleinem ε aufweisen, was als ein dielektrisches Material zu verstehen ist, das eine Dielektrizitätskonstante von 3,0 oder weniger besitzt. Ferner ist eine Ätzstoppschicht oder Deckschicht 142 über dem dielektrischen Material 141 und den Metallgebieten 143 gebildet. Auch die Metallisierungsschicht 150 weist ein geeignetes dielektrisches Material 151 auf, etwa ein dielektrisches Material mit kleinem ε und dergleichen.
  • Die Metallisierungsschichten 150, 140 können gemäß gut etablierter Prozesstechniken hergestellt werden. Es sollte beachtet werden, dass eines oder mehrere der Metallgebiete 143 auf der Grundlage einer Maskenschicht, etwa der Maskenschicht 120, hergestellt werden können, um in geeigneter Weise deren lateralen Abmessungen auf der Grundlage einer vorgegebenen Lithographietechnik zu verringern. Wenn beispielsweise die Metallisierungsschicht 140 die erste Metallisierungsschicht repräsentiert, können die Metallleitungen 143 mit geringeren lateralen Abmessungen hergestellt werden, um damit in geeigneter Weise eine Verbindung zur Kontaktebene mit einer geringeren Wahrscheinlichkeit zum Erzeugen von Leckstromwegen und Kurzschlüssen herzustellen, wie dies zuvor beschrieben ist. Danach wird das dielektrische Material 151 abgeschieden, das das dielektrische Material für eine Schicht mit Kontaktdurchführungen repräsentiert, die über der Metallisierungsschicht 140 zu bilden ist. Als nächstes wird die Maskenschicht 130 gemäß den Prozesstechniken hergestellt, wie sie zuvor erläutert sind. D. h., es werden geeignete Materialien abgeschieden und nachfolgend strukturiert, beispielsweise unter Anwendung des Ätzprozesses 104 (siehe 1b), um die Öffnungen 130a mit reduzierter Breite zu erhalten. Danach werden entsprechende Kontaktöffnungen 150a auf der Grundalge der Maskenschicht 130 hergestellt. Als nächstes wird die Maskenschicht 130 entfernt, was beispielsweise bewerkstelligt werden, indem durch die Ätzstoppschicht 142 geätzt wird, wenn die Materialien der Schicht 130 und die Ätzstoppschicht 142 im Wesentlichen die gleichen Ätzeigenschaften besitzen.
  • Folglich kann die Maskenschicht 130 auch vorteilhaft zur Herstellung von Kontaktdurchführungen oder Gräben für Metallleitungen mit geringeren lateralen Abmessungen eingesetzt werden, wodurch die gesamten Prozesstoleranzbereiche im Hinblick auf eine vorgegebene Lithographietechnik vergrößert werden.
  • Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Herstellung kritischer Zwischenebenenverbindungen bereit, etwa für Kontaktelemente in der Kontaktebene moderner Halbleiterbauelemente, indem die beschränkten Lithographieauflösungsvermögen erweitert werden, indem eine Maskenschicht vorgesehen wird, deren Öffnungen beispielsweise mittels eines gestalteten Ätzprozesses oder mittels eines Abscheideprozesses verringert werden, wodurch die Wahrscheinlichkeit des Erzeugens von Kurzschlüssen und Leckströmen in Bauteilbereiche verringert wird, in denen Eine hohe Dichte der entsprechenden Zwischenebenenverbindungen erforderlich ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung lediglich anschaulicher Natur und dient dem Zweck, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (22)

  1. Verfahren mit: Bilden einer Maskenschicht auf einem dielektrischen Zwischenschichtmaterial, das über einer Bauteilebene eines Halbleiterbauelements ausgebildet ist, auf der Grundlage einer Ätzmaske mit mehreren ersten Öffnungen; Bilden mehrerer zweiter Öffnungen in der Maskenschicht auf der Grundlage der mehreren ersten Öffnungen, wobei die Öffnungen eine Breite zumindest an deren Unterseite besitzen, die kleiner ist als eine maximale Breite der ersten Öffnungen; Bilden von Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial auf der Grundlage der zweiten Öffnungen; und Füllen der Kontaktöffnungen mit einem leitenden Material, um Zwischenebenenverbindungen zu bilden.
  2. Verfahren nach Anspruch 1, wobei Bilden der Maskenschicht umfasst: Bilden einer ersten Materialschicht auf dem dielektrischen Zwischenschichtmaterial und Bilden einer Lackschutzschicht auf der ersten Materialschicht.
  3. Verfahren nach Anspruch 1, wobei die erste Materialschicht Stickstoff aufweist.
  4. Verfahren nach Anspruch 3, wobei die Lackschutzschicht aus Siliziumdioxid aufgebaut ist.
  5. Verfahren nach Anspruch 1, wobei die Zwischenebenenverbindungen eine Verbindung zu Kontaktbereichen von Transistorelementen herstellen, die in der Bauteilebene ausgebildet sind.
  6. Verfahren nach Anspruch 1, wobei die Zwischenebenenverbindungen eine Verbindung zu Metallgebieten einer Metallisierungsschicht des Halbleiterbauelements herstellen.
  7. Verfahren nach Anspruch 1, wobei Bilden der zweiten Öffnungen umfasst: Einstellen von Prozessparametern eines Ätzprozesses derart, dass die zweiten Öffnungen mit sich verjüngenden Seitenwänden gebildet werden.
  8. Verfahren nach Anspruch 1, wobei Bilden der mehreren zweiten Öffnungen umfasst: Bilden einer Vorform der zweiten Öffnungen auf der Grundlage der ersten Öffnungen und Reduzieren einer Breite der Vorform durch konformes Abscheiden einer Materialschicht.
  9. Verfahren nach Anspruch 8, das ferner umfasst: Bilden von Abstandshalterelementen an Seitenwänden der zweiten Öffnungen.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen der Maskenschicht vor dem Füllen der Kontaktöffnungen.
  11. Verfahren mit: Bilden einer Öffnung in einer ersten dielektrischen Materialschicht, die über einer Bauteilebene eines Halbleiterbauelements ausgebildet ist, wobei die Öffnung eine erste Breite an deren Oberseite und eine zweite Breite an deren Unterseite besitzt, wobei die zweite Breite kleiner ist als die erste Breite; Bilden einer Kontaktöffnung in der zweiten dielektrischen Materialschicht auf der Grundlage der Öffnung; und Füllen der Kontaktöffnung mit einem leitenden Material.
  12. Verfahren nach Anspruch 11, wobei die erste und die zweite Breite durch Einstellen von Prozessparametern eines Ätzprozesses erzeugt werden.
  13. Verfahren nach Anspruch 11, das ferner umfasst: Bilden einer dritten dielektrischen Materialschicht auf der ersten dielektrischen Materialschicht, und wobei die Öffnung in der ersten und der dritten dielektrischen Materialschicht gebildet wird.
  14. Verfahren nach Anspruch 13, wobei die dritte dielektrische Materialschicht eine Lackschutzschicht ist, um den Stickstoffeinbau in eine Lackschicht zu verringern, die zur Herstellung der Öffnung verwendet wird.
  15. Verfahren nach Anspruch 13, wobei die dritte dielektrische Materialschicht aus Siliziumdioxid aufgebaut ist.
  16. Verfahren nach Anspruch 11, wobei die erste dielektrische Materialschicht Stickstoff aufweist.
  17. Verfahren nach Anspruch 11, wobei die Kontaktöffnung sich bis zu der Bauteilebene erstreckt.
  18. Verfahren nach Anspruch 11, wobei die Kontaktöffnung sich bis zu einem Metallgebiet einer Metallisierungsschicht des Halbleiterbauelements erstreckt.
  19. Verfahren mit: Bilden einer ersten Öffnung in einer ersten dielektrischen Materialschicht, die über einer Bauteilebene eines Halbleiterbauelements gebildet ist; Reduzieren einer Breite der ersten Öffnung; und Bilden einer Kontaktöffnung in einer zweiten dielektrischen Materialschicht auf der Grundlage der Öffnung mit reduzierter Breite.
  20. Verfahren nach Anspruch 19, wobei Reduzieren einer Breite der ersten Öffnung Bilden eines Abstandshalterelements an Seitenwänden der ersten Öffnung umfasst.
  21. Verfahren nach Anspruch 19, das ferner umfasst: Bilden einer dritten dielektrischen Materialschicht auf der ersten dielektrischen Materialschicht, und wobei die erste Öffnung in der ersten und der dritten dielektrischen Materialschicht gebildet wird.
  22. Verfahren nach Anspruch 21, wobei die dielektrische Materialschicht eine Lackschutzschicht ist, um den Stickstoffeinbau in eine Lackschicht zu verringern, die zur Herstellung der ersten Öffnung verwendet wird.
DE102008045036A 2008-08-29 2008-08-29 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen Expired - Fee Related DE102008045036B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008045036A DE102008045036B4 (de) 2008-08-29 2008-08-29 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen
US12/506,678 US20100055902A1 (en) 2008-08-29 2009-07-21 Reducing critical dimensions of vias and contacts above the device level of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008045036A DE102008045036B4 (de) 2008-08-29 2008-08-29 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102008045036A1 true DE102008045036A1 (de) 2010-07-15
DE102008045036B4 DE102008045036B4 (de) 2011-06-22

Family

ID=41726085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008045036A Expired - Fee Related DE102008045036B4 (de) 2008-08-29 2008-08-29 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen

Country Status (2)

Country Link
US (1) US20100055902A1 (de)
DE (1) DE102008045036B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010064289A1 (de) * 2010-12-28 2012-06-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102017127530A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Verbindungsstruktur und Verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105636B2 (en) 2013-08-26 2015-08-11 Micron Technology, Inc. Semiconductor constructions and methods of forming electrically conductive contacts
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913148A (en) * 1989-09-08 1999-06-15 Lucent Technologies Inc Reduced size etching method for integrated circuits
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
WO2002071476A2 (en) * 2001-03-06 2002-09-12 Advanced Micro Devices, Inc. Method of forming conductive interconnections in porous insulating films and associated device
US6743712B2 (en) * 2002-07-12 2004-06-01 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US6953746B2 (en) * 2001-05-23 2005-10-11 Sony Corporation Method of manufacturing a semiconductor apparatus with a tapered aperture pattern to form a predetermined line width
DE102004042169A1 (de) * 2004-08-31 2006-07-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
US7272106B2 (en) * 2002-09-10 2007-09-18 Samsung Electronics Co., Ltd. Optical information storage medium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US6008123A (en) * 1997-11-04 1999-12-28 Lucent Technologies Inc. Method for using a hardmask to form an opening in a semiconductor substrate
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
KR100457046B1 (ko) * 2002-08-07 2004-11-10 삼성전자주식회사 반도체 장치의 제조에서 콘택 형성 방법
US7297628B2 (en) * 2003-11-19 2007-11-20 Promos Technologies, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
DE102006046374B4 (de) * 2006-09-29 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913148A (en) * 1989-09-08 1999-06-15 Lucent Technologies Inc Reduced size etching method for integrated circuits
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
WO2002071476A2 (en) * 2001-03-06 2002-09-12 Advanced Micro Devices, Inc. Method of forming conductive interconnections in porous insulating films and associated device
US6953746B2 (en) * 2001-05-23 2005-10-11 Sony Corporation Method of manufacturing a semiconductor apparatus with a tapered aperture pattern to form a predetermined line width
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6743712B2 (en) * 2002-07-12 2004-06-01 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile
US7272106B2 (en) * 2002-09-10 2007-09-18 Samsung Electronics Co., Ltd. Optical information storage medium
DE102004042169A1 (de) * 2004-08-31 2006-07-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010064289A1 (de) * 2010-12-28 2012-06-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
US8563426B2 (en) 2010-12-28 2013-10-22 Globalfoundries Inc. Shrinkage of contact elements and vias in a semiconductor device by incorporating additional tapering material
DE102010064289B4 (de) 2010-12-28 2019-06-19 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102017127530A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Verbindungsstruktur und Verfahren
US10522468B2 (en) 2017-07-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US11251127B2 (en) 2017-07-31 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure with vias extending through multiple dielectric layers

Also Published As

Publication number Publication date
US20100055902A1 (en) 2010-03-04
DE102008045036B4 (de) 2011-06-22

Similar Documents

Publication Publication Date Title
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102008016424A1 (de) Verringern der Strukturierungsschwankung von Gräben in Metallisierungsschichtstapeln mit einem Material mit kleinem ε durch Verringerung der Kontamination der Grabendielektrika
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
DE102010028460A1 (de) Reduzierte Defektrate in Kontakten eines Halbleiterbauelements, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102008045036B4 (de) Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20110923

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee